Brevet FR2293795A1 — publié le 19760702

La présente invention concerne un procédé de fabrication de transistors à effet de champ à porte isolée améliorés, et plus particulièrement des transistors à effet de champ du type à enrichissement dont au moins a région drain présente un profil d'impureté graduel dans la direction horizontale. Les transistors à effet de champ sont bien connus dans l'art antérieur et comportent une électrode de porte métallique séparée par un fin materiau diélectrique, de la surface du corps semiconducteur convenablement dopé, d'un premier type de conductivite . Des régions de source et de drain de faible résistance, espacée, et d'un type de conductivité opposé sont formes, dans le corps semiconducteur . Un champ électrique, habituellement créé par l'électrode de porte métallique, module la densité de charge le long de la surface dans une région appelée canal de conduction situee entre les régions de source et de drain. Les deux types classiques de transistors à effet de champ à porte isolée sont le type à enrichissement et le type à appauvrissement. Les dispositifs du type à enrichissement sont ceux dans lesquels la région de canal entre la source et le drain manque de porteurs minoritaires par rapport au corps semiconducteur et présente une conductance source-drain minimum pour une polarisation de porte nulle. On peut créer cette condition, de façon naturelle par exemple, en utilisant un substrat semiconducteur de type P uniformmént dopé et les régions de source et de drain de type N. Les dispositifs du type à "appauvrissement sont ceux présentant un excès des porteurs minoritaires par rapport au corps semiconducteur, dans la région de canal et présentant une conductivité de source-drain substantielle pour une polarisation de porte nulle. Des dispositifs de type à appauvrissement peuvent être créés en déposant des impuretés du meme type que celui des régions source et drain dans la région de canal ou en créant un canal induit dans le semiconducteur grâce à des charges disposées dans la région d'isolation. Le développement des dispositifs semiconducteurs, et des dispositifs à transistors à effets de champ en particulier, a pour objet d'ameliorer la performance en augmentant la densité, en réduisant la capacité et en accroissant la sensibilité. Pour augmenter la densité, la région de canal est raccourcie, ce qui entraine un encombrement plus faible et une réponse plus rapide. Cependant, lorsqu'on réduit la longueur de canal, on établit des contraintes sur la tension de fonctionnement du dispositif.Les gradients d'impurete des régions de diffusion peu profondes et de faibles résistivit8s avec des impuretés de type N notamment l'arsenic ou dans une moindre mesure le phosphore sont élevés. La tension de multiplication par effet d'avalanche des dispositifs à transistors à effet de champ à porte isolée à canal courts à type N peut être faible. Pour une tension de fonctionnement donnée, ceci limite la longueur de canal minimum des dispositifs à canaux N, et réciproquement, la longueur de canal minimum donnee limite la tension de fonctionnement. Pour un transistor à effet de champ ou FET donné présentant une longueur de canal courte, le champ électrique proche de la région de drain est très élevé.Lorsque la tension entre la région de source et la région de drain est accrue, des effets d'avalanche se produisent d'abord adjacents à la région de drain pres de la surface du dispositif. Les électrons et les trous sont générés par le phénomène d'avalanche grâce aux électrons se trouvant dans la couche dielectrique située entre la région de porte et le corps semiconducteur. Ceci entraine un accroissement des charges negatives qui ont un effet ourla tension de seuil du dispositif. Ainsi, lorsque les longueurs de canal du transistor à effet de champ sont plus courtes, la tension de fonctionnement permise entre la région de drain et la région de source devient plus réduite. Il se passe la même chose pour les dispositifs à canal P mais avec moins d'ampleur.Cette invention permet de diminuer ceqtUnconve- nient en donnant ainsi une structure et un procédé de fabrication/pour une longueur de canal donnée permet l'utilisation d'une tension de fonctionnement maximum Le transistor FET amélioré décrit dans la presente invention se compose d'un corps semiconducteur monocristallin dopé par une impureté d'un premier type de conductivitgppSgse régions de source et de drain espacées l'une de l'autre, d'un type/de conductivite, ces régions définissant une région de canal entre elles; au moins la region de drain est composee par au moins une région centrale présentant une concentration de surface élevée d'un second type de conductivité et par une région périphérique entourant ladite région centrale avec une concentration d'impuretés inférieure; le transistor FET comporte aussi une couche d'isolation sur la surface du corps semiconducteur, des électrodes de source et de drain en contact ohmique avec la région centrale desdites régions de source et de drain, et enfin une electrode de porte placée au-dessus de la région de canal. Le procéde permettant de réaliser un transistor à effet de champ amelioré nécessite la formation d'une couche de masquage sur la surface du corps semiconducteur dope d'un premier type de conductivite, la couche de masquage est pourvue d'ouvertures espacées permettant de réaliser les régions de source et de drain, par l'introduction d'une impureté d'un second type de conductivité opposé audit premier type dans le corps à travers les ouvertures, et le chauffage du corps pour diffuser l'impureté à l'intérieur du corps semiconducteur, puis en introduisant une impureté supplementaire dudit second type de conductivité dans le corps à travers les ouvertures dans la couche de masquage, cette impureté supplémentaire est introduite pour realiser une concentration d'impurete élevée au moins près de la surface du corps dans le voisinage immédiat des ouvertures du masque. Par conséquent, un objet de cette invention consiste a réaliser un transistor à effet de champ amélioré présentant une région de drain avec un profil graduel d'impureté. Un autre objet de cette invention consiste a réaliser un transistor a effet de champ amélioré présentant une longueur de canal courte et une tension de fonctionnement relativement elevée. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de ltexpose qui suit fait en référence aux dessins annexés à ce texte qui représentent un iode de réalisation préféré de oelle-ci. Les figures là 7 sont une séquence de coupes verticales qui illustre une réalisation preférée de l'invention pour la fabrication d'un transistor FET à canal court. La figure 8 est une vue détaillée d'une coupe agrafe représentant la région de drain du transistor de la présente invention et le profil d'imbu retés correspondant. La figure 9 est un graphique qui donne la tension de fonctionnement de crête en fonction de la longueur de canal et qui illustre aussi graphiquement 1 'amélioration de la tension de fonctionnement obtenue par les dispositifs de la présente invention. Un problème classique affectant les transistors à effet de champ à performance élevée est l'effet d'injection par avalanche des électrons excités dans le diélectrique de porte. On peut montrer que la stabilité et la performance des dispositifs subissant cet effet se dégradent jusqu'a des niveaux inacceptables. Les électrons excites sont generés par les champs électriques élevés existants dans la région d'appauvrissement du drain créant une ionisation par impact qui cause la multiplication des porteurs; cela conduit à l'injection par effet d'avalanche des electrons dans les dielectrique. Les champs élevés se trouvant dans la région d'appauvrissement peuvent être réduits en augmentant l'épaisseur de la région d'appauvrissement du drain. En se référant maintenant aux dessins, on trouvera dans la séquence des figures 1à 7 qui representent une réalisation particulière préférée du procédé de l'invention. Dans la figure 1, il est représente une couche de masquage 10 de préférence du dioxyde de silicium réalisée par l'oxydation thermique du corps de silicium monocristallin 12 dans une atmosphère oxydante pendant un temps suffisant pour obtenir une épaisseur de l'ordre de 6.000 a 10.000 R pour la couche 10. Des ouvertures 14 et 16 sont alors ménagées par des techniques classiques phototlithographiques et de décapage. Les ouvertures 14 et 16 sont localisées au-dessus des régions de'source et de drain qui doivent être réalisées dans le corps n substrat semiconducteur 12. Sur la figure 2, il est représente une premiere etape d'introduction d'impuretés dans laquelle une impureté de type N est introduite par l'intermédiaire des ouvertures 14 et 16 dans le corps semiconducteur 12 créant les régions 18 et 20. De préférence, la premiere impureté est du phosphore ou une autre impureté de type N présentant un pouvoir de diffusion relativement élevé. L'impurete peut être introduite soit par diffusion classique, soit par implantationionique. Si l'impureté est introduite par diffusion, la concentration de surface devra être de l'ordre de 4 x 1018 atomes/cm3 . Lorsque l'impureté est introduite par bombardement ionique, le dosage des ions est choisi de façon à donner une concentration à la surface voisine. Le bombardement est en général de l'ordre de 50 Kev. On peut aussi utiliser du bore comne impureté pour réaliser les diffusions dans les zones 18 et 20 pour des dispositifs-à canal de type P. Comme indique sur la figure 3, le corps semiconducteur 12 est alors chauffe à une température élevée pendant un temps suffisant pour permettre la pEneration et la dispersion ou étalement (drive in) de la première impureté de type N dans le corps 12.De façon classique, l'étalement consiste à chauffer le corps dans une atmosphère d'azote à une température de l'ordre de 11Q4 C pendant 1 à 4 heures. Pendant cette opération, la résistivité des régions 18 et 20 à la surface ou à proximité de celle-ci devrait être de l'ordre de 340 a/13 , ce qui correspond à une concentration d'impuretes en surface de 1,6 x 1018 atomes/cm3. Comme indique sur la figure 4, une seconde impurete de type N, présentant de préférence un pouvoir de diffusion plus faible est introduit dans le corps semiconducteur 12 à travers les mêmes ouvertures 14 et 16 réalisant les regions de concentration d'impureté élevée 22 et 24. Les régions 22 et 24 sont prévues de façon à assurer un contact ohmique pour les régions de source et de drain dans le transistor à effet de champ terminé. L'impureté préférée peut être dè l'arsenic qui peut être introduit par diffusion en capsule fermee. D'autre part, l'impureté peut être également introduite par bombardement ionique avec l'énergie et le dosage adequats pour donner des régions 22 et 24 présentant une concentration de surface elevée, de préférence de l'ordre de 1 à 6x1020 atomes/cm3. Les surfaces et ouvertures 14 et 16 sont nettoyées, si nécessaire, comme représenté sur la figure 5, le corps semiconducteur est oxydé thermiquement pour donner une couche 26 d'une épaisseur de l'ordre de 4000 A. Sur la figure 6, l'elimination d'une partie de la couche dielectrique 10, situee entre les ouvertures 14 et 16 est mise en evidence.Ceci peut être obtenu en déposant une couche photorésistante sur la surface de la couche 10, et en la développant après exposition a travers un masque pour laisser une ouverture au-dessus de la région de canal 28, puis en éliminant l'oxyde exposé par des techniques de décapage. On obtient alors la structure qui est illustrée sur la figure 6. On réalise ensuite une couche 30 au-dessus de la région de canal 28 par oxydation thermique ou par toute autre technique adéquate dans le but d'obtenir le diélectrique de porte puis on ménage de nouvelles ouvertures 32 et 34 pour réaliser le contact de source et de drain avec les régions 22 et 24.En utilisant les techniques de dépôt métallurgique et photolithographiques classiques, on réalise les éléments métallurgiques constituant l'electrode de source 36, 36, l'electrode de porte 38 et l'electrode de drain 40. Cette structure est illustrée sur la figure 7. On comprendra que différentes modtfications peuvent intervenir dans le procédé décrit précédemment pour realiser une région diélectrique de porte particulière ou un oxyde de champ particulier. La figure 8 représente la nature du profil d'impureté des régions 20 et 24 qui constituent la région de drain du dispositif. La courbe 42 decrit la concentration d'impuretés de la région 24 tandis que la courbe 44 indique le profil de concentration d'impuretes de la région 20. Cette courbe de profil est réalisée à partir de la partie centrale des regions. Le procéde décrit précédemment peut être utilisé pour réaliser des transistors à effet de champ à canal N, comBe illustré, ou de transistors à effet de champ à canal P dans lesquels les conducti vi tés respectives des impuretes permettant de réaliser les différentes régions sont de type oppose. En outre, le procédé est applicable aux transistors à effet de champ de type à enrichissement ou de type à appauvrissement. Le fait que des dispositifs présentent dans la région de drain un profil d'impureté graduel leur permet de fonctionner a une tension de fonctionnement supérieure. Lorsqu'un transistor à effet de champ est polarise dans la région de saturation, des électrons traversent le canal et arrivent dans la region de charge d'espace qui entoure la jonction de drain. Lorsque le champ électrique est suffisamment elevé dans cette region de charge d'espace, un électron du canal est accéléré jusqu'au moment où il possède une énergie cinétique suffisante pour libérer une paire d'électron-trou après collision avec un atome de silicium. Ce phénomène d'ionisation par impact dans la région d'appauvrissement entourant la région de drain, est réference comme un phénomène de multiplication des porteurs. Les electrons créés par cette ionisation sont dans un état d'énergie très élevé. Dans les dispositifs utilisant le mode d'enrichissement, une charge positive est appliquée à l'électrode de porte 38, ce qui attire les electrons vers elle. Ces électrons peuvent se loger dans la couche diélectrique de porte 30, ce qui amène alors cette couche à être chargée négativement de façon relativement permanente. Ces charges négatives ont une influence importante sur les tensions de seuil et de fonctionnement du dispositif. Afin de faciliter une meilleure compréhension des détails de cette invention, on a donné à titre d'illustration un exemple mettant en evidence le fonctionnement et l'aspect pratique de la présente invention. Exemple Une tranche de test réalisée dans un corps dopé par une impureté de type P et presentant une résistivite de 0,6ohm cm est nettoyée puis on réalise une couche d'oxyde de masquage par oxydation thermique de la surface, on obtient alors une couche de SiO2 ayant une epaisseur approximative de 6000 R. Cinq types différents d'ouverture-source-drain sont ménagés dans la tranche grâce à des techniques photolithographiques classiques. Les espaces entre les ouvertures source et drain sont respectivement 2,54, 3,17, 3,8, 4,43, 5,70 millième de millimetres. On effectue une diffusion d'arsenic dans la tranche par le procédé en capsule fermee en chauffant la tranche à 105O0C pendant 105 minutes dans une ambiance d'arsenic.Les régions de source et de drain résultantes ont une concentration en impureté de surface de 5 x 1020 atomes /cm3 et une résistivité de 10,2 ohms/#. Après ré-oxydation des ouvertures, des contacts ohmiques sont établis avec les régions de source et de drain et des électrodes de source et de drain et une électrode de porte sont formées en utilisant les techniques classiques de dépôt, de photolithographie, et de décapage chimique. La largeur effective du canal situee entre le drain et la source est déterminée par l'équation suivante: Leff = Lmasque- L, ou -masque est l'espace situé entre la source et le drain sur le masque lui-même, Leff est la longueur effective réelle du canal entre la source et le drain, et L représente la distance totale de diffusion des impuretés sous la partie du masque situee au-dessus du canal.On utilisera la relation suivante: Id = r W/Leff (Vg - Vt - Yds/2) .Vds ou Id représente le courant allant du drain au substrat, r représente le conductance de transfert du matériau semiconducteur dans le canal, W représente la profondeur dans le corps de substrat, g est la tension de porte Vt est la tension de seuil, Vds est la tension entre le drain et la source.L'expression suivante peut être simplifiée lorsque Vds est beaucoup plus petit que Vg-Vt ce qui donne l'expression suivante: Id = Y W/Leff (Vg - Vt).Vds ou Id est reporté en fonction de g pour chacun des dispositifs pour différentes tensions de porte. Le point où la courbe rencontre l'axe horizontal donne la tension de seuil Vt. On utilise alors les expressions: &gamma;W Vds Pente (S) = Leff On obtient une seconde courbe en reportant l'inverse de la pente en fonction des valeurs Lmasque. L'intersection de la courte avec l'axe horizontal donne la valeur pour L, c'est-à-dire la distance sur laquelle la diffusion s'est faite au-dessous de l'oxyde recouvrant la zone de porte.En connaissant Masque et L, on peut déterminer en se'réfêrant a la prellère expression, la longueur de canal effective Le fi La Même opération est réalisée sur chacun des dispositifs présentant des largeurs de canal différentes. On s'arrange pour mesurer sur chacun des dispositifs la valeur Vd'attaque qui est la tension mensurée à travers le drain et le substrat lorsque le dispositif est placé en condition de saturation. La tension Vd'attaque est la tension qui est mesurée au moment où le courant passe du substrat vers le drain et lorsque la tension de porte est telle qu'elle rende sinimu la tension d'attaque.On a reporte sous forme de tableau les différents résultats: Lmasque Leff L Vd'attaque (volts) (Source-drain) t s (Vonset) 2,54 1,39 1,14 6,5 3,17 2,03 : 1,14 7,0 3,80 2,66 w 1,14 7,2 4,43 3,80 i 1,14 7,4 5,7 4,57 1,14 Ces longueurs sont données en milliéme de Illiliietres. Les résultats sont reportes sous forme de graphique sur la figure 9 qui représente Vd'attaque, que l'on mesure a partir de la tension de fonctionnement de crête du transistor en fonction de la largeur réelle du canal Leff sur la courbe 50 de la figure 8. Le même processus est réalise avec un second ensemble de dispositifs dans lesquels on a utilisé la structure de l'invention. On réalise sur un substrat de silicium de la façon decrite précédemment un masque dans lequel on a ménagé des ouvertures espacées de 1,90 a 6,35 millimètres pour permettre la diffusion des régions de source et de drain. On réalise une implantation ionique de phosphore à 50 KEV avec un dosage de 1,7 1014atomes/cm2. Après l'implantation ionique de phosphore, le substrat est chauffe à 1.1000C pendant 60 minutes dans une atmosphère d'azote de façon à étaler le phosphore dans le corps semiconducteur. Apres cette etape de chauffage, on réalise une diffusion d'arsenic à travers le même masque à 10500C pendant 30 minutes dans une capsule fermée. La concentration d'arsenic résultante a la surface est de 5 x 1020 atomes/cm3. La largeur réelle du canal est déterminée pour chaque ensemble de dispositifs de la façon décrite précédemment et la tension de fonctionnement est aussi déterminée ultérieurement de la même manière.Les résultats sont classés sous la forme d'un tableau de la manière suivante: Leff L Vd'attaque Lmasque (Source-drain) (Vonset) (Vots) 1,90 0,025 1,87 5,3 2,54 1 0,64 1,87 6,8 3,17 j 1,29 1,87 7,7 3,80 1,93 1,87 8,3 4,43 : 2,56 i 1,87 8,6 5,70 4,47 1 1,87 t 9,2 Sur ce tableau toutes les longueurs sont données en millième de millimètres. Les résultats du tableau sont exploites sous forme de graphique dans la figure 8 et apparaissent sous la forme de la courbe 52. (Les distances Leff sont données en millièmes de millimètres). Un examen des courbes 50 et 52 indique (pour une longueur de canal effective donnée dans le domaine) la tension de fonctionnement du dispositif muni de source et drain ayant subi deux diffusions, (ce qui donne un gradient d'impureté et qui permet au dispositif de fonctionner a une tension de fonctionnement beaucoup plus élevée). En examinant la situation sous un autre angle, il apparait que pour une tension de fonctionnement donnée, la longueur de canal peut être raccourcie de façon importante lorsque la région de source et la région de drain, et particulierement la région de drain sont fabriquées de la façon enseignée par la présente invention. On notera que pour des dispositifs à canaux tres courts, inférieurs à 0,00062 mm soit 0,62 millième de millimètre, la tension de court-circuit de la base peut être inferieure à la tension d'attaque. Dans ces conditions, la tension de fonctionnement sera limitée par la tension de court-circuit de base. Bien que l'on ait décrit dans ce qui précède et représente sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est evident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Procedé de fabrication de transistors à effet de champ perfectionnés caractérisé en ce qu'il comprend les étapes suivantes: elaboration d'un substrat semiconducteur d'un premier type de conductivite, formation d'une couche de masquage munie d'au moins une ouverture correspondante à la région drain, introduction d'une impureté d'un second type de conductivité opposé audit premier type à travers ladite ouverture, étalement de ladite impureté dans le substrat, introduction d'une impureté additionnelle dudit second type de conductivité dans ladite ouverture pour former une concentration d' impuretés du second type, importante au voisinage de ladite ouverture, ladite region drain ayant un profil d'impurete graduel. 2.- Procédé de fabrication selon la revendication 1 dans lequel la région source est formée simultanément et dans les mêmes conditions que la région drain. 3.- Procédé de fabrication selon la revendication 2 dans lequel la longueur de la région de canal située entre lesdites régions source et drain telle qu'elle est definie par la couche de masquage est inférieure à 3,810 et de préférence située entre 0,610 3 et 2,5410-3mn. 4.- Procédé de fabrication selon la revendication 3 dans lequel ledit premier type d'impureté correspond au type P, et que ladite impureté et impureté additionnelle sont respectivement le phosphore et l'arsenic. 5.- Procédé de fabrication selon la revendication 4 dans lequel la concentration en surface du phosphore après etalement est comprise entre environ 31017at/cm3 et 51018 at/cm3 alors que celle d'arsenic est comprise entre environ 1x1020 et 6x1020 at/cm3. 6.- Procédé de fabrication selon la revendication 4 dans lequel le phosphore et l'arsenic sont introduits par implantation ionique. 7.- Transistor à effet de champ perfectionne caractérisé en ce qu'il comprend un substrat semiconducteur monocrystallin d'un premier type de conductivité des régions source et drain espacées d'un second type de conductivité opposé audit premier type formées dans le substrat, au moins la région drain étant constituée par une première région centrale fortement dopée et une region périphérique entourant ladite région centrale oins dopée, une couche isolante sur la surface dudit substrat, des contacts de source, de drain et de grille 8.- Transistor à effet de champ selon la revendication 7 dans lequel ladite région centrale est dopée au phosphore et ladite région périphérique est dopée à l'arsenic. 9.- Procédé de fabrication selon la revendication 8 dans lequel la concentration en surface du phosphore après étalement est comprise entre environ 31017 at/cm3 et 51018 at/cm3 alors que celle d'arsenic est comprise entre environ 1x1020 et 6x1020 at/cm3.