Brevet FR2286435A1 — publié le 19760423

La présente invention est relative à un registre d'adresse pour mini-calculateur, auquel sont fournies à partir d'un registre d'instructions, des adresses d'autres registres à partir desquels doivent etre lus un premier et un second opérande, à l'aide d'une instruction de lecture, les opérandes étant mémoriséE.. dans un premier et un second registre d'opérandes et étant combinés dans une unité de traitement à l'aide d'instructions de combinaison, tandis que le résultat de la combinaison est à nouveau mémorisé dans l'un des autres registres On connatt déjà des mini-calculateurs qui comportent une unité de traitement constituée par deux registres d'opérande et une unité de combinaison pour des combinaisons logiques et arithmétiques de ces opérandes, ainsi qu'un registre d'instructions qui mémorise à titre intermédiaire et décode les instructions offertes par une mémoire de programme.En outre, de tels mini-calculateurs comportent un compteur d'instructions qui est avancé après chaque instruction et qui provoque après le déroulement d'une instruction, une lecture d'une autre instruction, En outre, ilscomportent encore une mémoire de données constituée par une multiplicité de registres, dans laquelle sont mémorisés les opérandes et introduits les résultats des combinaisons. Les opérandes peuvent aussi provenir d'une unité entrée/sortie, par l'intermédiaire de laquelle on effectue une entrée et une sortie de données.Les résultats des combinaisons peuvent aussi entre transférés à cette unité entrée/sortie, Dans les mini-calculateurs connus, les opérandes sont mémorisés dans les registres d'opérande à l'aide d'instructions de lecture, par l'intermédiaire de lignes de donnée partant des registres de'la armoire de données ou de l'unité entrée/sortie. A A l'aide d'i-- e t.s Ictions de combinaison, les opérandes sont combi nes entre eux et le résultat est ensuite retransmis à l'aide d'une instruction d'écriture dans un registre de la mémoire de données ou de l'unité entrée/sortie. Il est cependant fréquemment nécessaire que le résultat soit ré-inscrit dans un registre à partir duquel on a lu précédemment l'un des opérandes. Une telle remémorisation n'est cependant pas possible dans les mini-calculateurs connus conjointement avec une instruction de combinaison, car l'adresse du regis tre n'est plus d spor,ible. On doit par conséquent exécuter une :nstruction d'écriture après chaque instruction de combinaison. L'invention a pour base le problème d'offrir un registre d'adresse pour mini-calculateur, avec lequel aucune instruction d'écriture n'est nécessaire après une instruction de traitement pour remémoriser le résultat d'une combinaison dans un registre qui contenait un opérande. Suivant l'invention, ce problème est résolu dans un registre d'adresse du genre dépeint précédemment gr ce à une mémoire intermédiaire reliée au registre d'instructinns, dans laquelle on introduit et mémorise pendant l'exécution des instructions de lecture, l'adresse de l'autre registre qui contient un des opérandes lus, et qui fournit au cours de l'exécution de l'instructinn de combinaison, cette adresse en tant qu'adresse de l'autre registre dans lequel le résultat doit être inscrit. Le registre d'adresse suivant l'invention offre l'avantage que la vitesse de travail ou de traitement du mini-calculateur est augmentée, car le temps requis pour une instruction d'écriture supplémentaire n'est plus nécessaire. En outre, à cause d'un raccourcissement du programme, on a besoin de moins de place de mémorisation dans la mémoire de programme et le prix de revient de cette dernière est par conséquent nettement réduit. Une réalisation particulièrement simple du registre d'adresse se caractérise par IL présence d'une mémoire intermédiaire dans laquelle on mémorise au cours de l'exécution des instructions de lecture, l'adresse de l'autre registre qui contient l'o- pérande lu en dernier lieu. Lorsque l'on doit fréquemment comparer successivement un premier opérande avec plusieurs seconds opérandes différents et ensuite he combiner avec un autre second opérande, une forme de réalisation avantageuse du registre d'adresse est obtenue à l'aide d'une mémoire intermédiaire dans laquelle on mémorise au cours de l'exécution des instructions de lecture, l'adresse de l'autre registre qui contient l'opérande qui a été mémorisé dans le premier registre d'opérande. Afin de pouvoir également mettre en oeuvre de façon avantageuse le registre d'adresse lorsque le résultat d'une combinaison doit soit Entre remémorisé, soit être introduit dans un regis tre qui ne contenait aucun des opérandes, il est utile de prévoir dans la voie de transmission entre le registre d'instructions et la mémoire intermédiaire, un commutateur par 1' intermé- diaire duquel l'adresse de l'autre registre dans lequel doit être inscrit le résultat est fournie sélectivement à partir de la mémoire intermédiaire ou à partir du registre d'instructions. D'autres détails et particularités de l'invention ressortiront de la description ci-après, donnée à titre d'exemple non limitatif et en se référant aux dessins annexés, dans lesquels: La figure 1 est un schéma synoptique d'un mini-calculateur, La figure 2 est un schéma synoptique d'un mini-calculateur équipé d'un registre d'adresse pour la remémorisation des résultats de combinaisons Le mini-calculateur illustré à la figure I comporte une u nité de traitement VA qui combine entre eux logiquement ou arithmétiquement deux opérandes, sous la commande d'un programme mémorisé dans une mémoire de programme PS.Le mode de combinaison et les adresses des registres dans lesquels sont mémorisés les opérandes et dans lesquels doivent être introduits les résultats de la combinaison, sont contenus dans les instructions qui sont lues à partir de la mémoire de programme PS et envoyées à un registre d'instructions BR. Ce registre d'instructions BR décode les instructions et commande leur déroulement dans le temps. En outre, il émet les adresses intéressées des registres en tant que signaux AD, Avec l'exécution de chaque instruction, on fait avancer un compteur d'instructions Bz, afin que l'instruction immédiatement suivante soit lue après chaque instruction, à partir de la mémoire de programme PS. La mémoire de programme PS contient le programme requis pour les fonctions à exécuter par le mini-calculateur. Elle est réalisée par exemple en tant que mémoire permanente et constituée à partir de composants semi-conducteurs. Le mini-calculateur comporte en outre une mémoire de données DS constituée par plusieurs registres, dans laquelle on mémorise les opérandes et les résultats des combinaisons. Elle est reliée à l'unité de traitement VA par l'intermédiaire de lignes de données DL, sur lesquelles les opérandes et les résultats sont trans mis sous forme de signaux de données DS, Les adresses des registres à partir desqueD les opérandes sont lus ou dans lesquels les résultats sont mémorisés, sont envoyées à la mémoire de données par l'intermédiaire de lignes d'adresse AL. En plus de la mémoire de données DS, on a également relié aux lignes de données DL et aux lignes d'adresse AL, une unité entrée/sortie EA, par l'intermédiaire de laquelle les données peuvent 8tre introduites et émises. Dans l'unité entrée/sortie EA, les opérandes et les résultats sont également mémorisés dans des registres qui sont reliés aux lignes de données DL et dont les adresses sont indiquées par les signaux AD Les opérandes sont requis avant une combinaison dans l'u- nité de traitement VA, à l'aide d'instructions de lecture, à partir de la mémoire de données DS ou de l'unité entrée/sortie EA et ils sont envoyés à l'unité de traitement VA, Ensuite, ils sont combinés entre eux grace à une instruction de combinaison et le résultat est ensuite remémorisé dans un registre. Le mini-calculateur illustré à la figure 2 comporte un registre d'adresse ADR, grace auquel aucune instruction d'écri- ture n'est nécessaire après une instruction de combinaison lorsque le résultat de la combinaison doit étre remémorisé dans un registre qui contenait l'un des deux opérandes. Le registre d'adresse ADR comporte une mémoire intermédiaire ZS qui mémorise à titre intermédiaire les adresses des registres qui contiennent les opérandes.A chaque instruction de lecture, les adresses des registres sont envoyées en tant que signaux AD1 au registre d'adresse ADR et elles sont transmises par l'intermédiaire d'un inverseur S, qui se trouve dans la position illustrée en traits pleins, en tant que signaux AD2 à la mémoire de données DS ou à l'unité entrée/sortie EA, Les opérandes sont transmis par l'intermédiaire des lignes de données DL à l'unité de traitement VA et ils y sont mémorisés par des signaux S1 dans deux registres d'opérandes RA et RB, Après les instructions de lecture, la mémoire intermédiaire ZS contient l'adresse du registre qui contenait l'opérande lu en dernier lieu. Ensuite, une instruction de combinaison est envoyée à partir de la mémoire de programme PS, non représentée, au registre d'instructions BR et elle y est décodée. Le mode de combinaison est communiqué par des signaux S2 ~d'une unité de combinaison VE, à l'unité de traitement VA. Le résultat de la combinaison est ensuite mémorisé à titre intermédiaire dans le registre d'opérande RA Si une remémorisation du résultat de la combinaison doit être effectuée dans le registre qui contenait l'un des opérandes lus, par exemple celui lu en dernier lieu, l'inverseur S reste dans la position illustrée en traits pleins et l'adresse du registre qui contenait l'opérande est appliquée aux lignes d'adresse AL, De la sorte, le résultat de la combinaison est remémorisé dans ce registre, encore au cours de l'instruction de combinaison. Lorsqu'aucune remémorisation du résultat ne doit étre effectuée dans le registre qui contenait l'un des opérandes lus, on transmet à l'aide d'une instruction d'écriture, le résultat du registre d'opérande RA vers un registre. Un signal S3 amène l'inverseur S dans le registre d'adresse ADR à la position illustrée en pointillés et par son intermédiaire l'adresse du registre située dans le registre d'instructions BR est envoyée aux lignes d'adresse AL, Simultanément, un signal S4 libère les sorties du registre d'opérande RA et le résultat est mémorisé dans le registre par l'intermédiaire des lignes de données DL. Il doit étre entendu que la présente invention n'est en aucune façon limitée aux formes de réalisation ci-avant et que ;lien des modifications peuvent y etre apportées sans sortir du càdre du présent brevet. REVENDICATIONS 1. Registre d'adresse pour mini-calculateur, auquel on applique à partir d'un registre d'instructions des adresses d'autres registres à partir desquels un premier et un second opérande doivent être lus à l'aide d'une instruction de lecture, les opérandes étant mémorisés dans un premier et un second registre d'opérande et étant combinés à l'aide d'instructions de combinaison dans une unité de traitement, tandis que le résultat de la combinaison est remémorisé dans l'un des autres registres, caractérisé en ce qu'il comporte une mémoire intermédiaire reliée au registre d'instructions, mémoire dans laquelle on mémorise au cours de l'exécution des instructions de lecture, l'adresse de l'autre registre qui contient l'un des opérandes lus et qui fournit au cours de l'exécution de l'instruction de combinaison, cette adresse en tant qu'adresse de l'autre registre dans lequel le résultat doit Entre inscrit. 2. Registre d'adresse suivant la revendication 1, caractérisé en ce qu'il comprend une mémoire intermédiaire dans laquelle on mémorise au cours de l'exécution des instructions de lecture, l'adresse de l'autre registre qui contient l'opérande lu en dernier lieu. 3, Registre d'adresse suivant la revendication 1, caractérisé en ce qu'il comprend une mémoire intermédiaire dans laquelle est mémorisée au cours de l'exécutisn des instructions de lecture, l'adresse de l'autre registre qui contient l'opérande qui a été mémorisé dans le premier registre d'opérande. 4. Registre d'adresse suivant la revendication 1, caractérisé en ce que dans la voie de transmission entre le registre d'instructions et la mémoire intermédiaire est prévu un inverseur par l'intermédiaire duquel l'adresse de l'autre registre dans lequel est inscrit le résultat est fournie sélectivement à partir de la mémoire intermédiaire ou à partir du registre d'instructions.