Brevet FR2312887A1 — publié le 19761224

La présente invention concerne un procédé de codage différentiel par impulsions codées du type DPCM à intervalles variables et un système de transmission de données utilisant un tel procédé. 4 B'invention a pour but d'obtenir un taux élevé de compression permettant, à qualité égale, d'accroitre la rapidité de la transmis sion de données ou, à rapidité similaire, d'accroitre la qualité de la transmission. L'invention s'applique avantageusement à la transmission images demi-teintes telles notamment des images de télévision. La modulation différentielle par impulsions codées dite usuel lement DPCM ("Differential Pulse Code Modulation" selon la terminologie anglo-saxonne) a déjà été utilisée en ce sens. En modulation DPCM la différence d'amplitude entre 11 échantillon actuel et celui qui le précède est codée. Afin de réduire le nombre de bits de la tr ls;nission, il peut être procédé de manière connue à une quantifi cation d'amplitude non linéaire, fine pour les petites différences et plus grossière pour les différences plus élevées.Ceci correspond dans le cas de transmission d'images à une caractéristique de l'oeil lequel est très sensible à de petits changements de niveau et l'est beaucoup moins à de grands changements, exigeant de ce fait une précision moindre pour des variations importantes de niveau que pour les petites variations qui sont à reproduire fidèlement.Par ce procédé 3 ou 4 bits stavèrent suffisants pour coder chaque point d'une image et un taux de compression de 2 environ est obtenu par rapport au procédé classique utilisant une quantification uniforme et pour lequel, à qualité égale, 6 à 8 bits sont nécessaires pour effectuer le codage Ie tax de compression est encore amélioré en utilisant un codage à longueur variable, court pour les petites différences qui sont les plus fréquentes et plus long pour les grandes différences qui apparaissent plus rarement. D'autres techniques connues sont basées sur la prédiction de la valeur du prochain échantillon à partir des valeurs présentées par un ou plusieurs échantillons précédents. Si la valeur prédite est égale à la valeur réelle de l'échantillon considéré ou qu'elle ne s'en écarte que d'une valeur inférieure ou au plus égale à une valeur d'écart maximal prédéterminée en plus ou en moins, il n'y a pas de transmission pour cet échantillon et ce, aussi longtemps que les valeurs prédites successives vérifient respectivement cette condition. Dès qu'une valeur prédite présente un écart supérieur à la valeur maximale d'écart, ltéchantillon est dit non redondant, sa valeur est alors prise en considérantion et est transmise accompagnée de 1 'infor- mation d'intervalle de temps le séparant de 1' échantillon non redondant précédent. L'étendue de cette plage temporelle est fonction du nombre d'échantillons redondants intermédiaires. te prédicteur d'ordre zéro est en général utilisé, étant le plus facile à réaliser et présentant de bonnes performances. Suivant une caractéristique du procédé selon l'invention, les données numériques d'écart en amplitude entre échantillons successifs résultant d'un codage DPCM à intervalle régulier d 'un signal analogique à transmettre, sont transcodées selon un codage à longueur variable basé sur la probabilité d'apparition des différents écarts présentés d'un échantillon au suivant, un codage court étant réservé pour les écarts de forte probabilité et un codage de plus en plus long pour ceux de probabilité de plus en plus faible, ledit transcodage étant réservé aux données correspondant à un état non redondant c'est-à-dire à un échantillon d'amplitude différente du précédent, les données correspondant à un état redondant n'étant prises en compte que si cet état s'est trouvé répété un nombre m, prédéterminé au moins égal à deux, de fois de suite, ledit transcodage étant déterminé pour produire à la fois l'information d'écart et celle d'intervalle de temps séparant la donnée transcodée de celle précédemment prise en compte. tes particularités et avantages de l'invention apparattront dans la description qui suit donnée à titre d'exemple'non limitatif à l'aide des figures annexées où les mêmes éléments sont référencés de mdme et qui représentent - la figure 1, une illustration relative à I'gchantlllonnage par découpe d'un signal en vue d'un codage DPCM - la figure 2, des courbes de probabilité d'états non redondant présentés par les échantillons du signal à transmettre - la figure 3, un exemple de sélection d'échantillons sur une image de télévision en vue de la détermination des valeurs de probabilité d'états non-redondant de la figure 2 - la figure 4, un schéma simplifié d'un système de transmission de données procédant selon 11 invention - les figures 5 à 11, des schémas d'un exemple de réalisation d'un système selon la figure 4 et des formes d'ondes de fonctionnement s'y rapportant. te procédé utilisé est basé sur l'analyse de la probabilité d'état présenté par un échantillon relativement à celui qui le précède ; il est entendu par état celui d'amplitude, les échantillons étant dits redondants lorsqu'ils présentent la meme amplitude et non redondants dans le cas contraire. Le procédé se particularise en ce que cette analyse n'est prise en compte au cours d'une première compte raison, c'est-à-dire, entre deux échantillons successifs, que s'il s'agit d'échantillons non redondants et qu'elle se poursuit lorsque les échantillons successifs sont redondants au stade d'une deuxième comparaison avec l'échantillon d'ordre suivant et ainsi de suite le cas échéant.On s'impose pour les besoins d'une mise en pratique du procédé de limiter le nombre des comparaisons successives éventuelles à une valeur m prédéterminée et choisie suffisamment élevée telle que la probabilité d'apparition de m échantillons successifs redondants est faible et inférieure à une valeur de pourcentage désirée. On verra dans ce qui suit que, pour une valeur m limitée à 5, cette probabilité n'est déjà que de 3 ffi environ, pour m = 4 elle serait de 6 ffi environ. te procédé permet de ne pas prendre en compte les échantillons redondants dans une plage temporelle d'étendue maximale limitée volontairement à celle de m échantillons successifs soit m périodes d'hor- loge de synchronisation du découpage DPCM. Cette particularité est très avantageuse compte tenu qu'aux différents stades de comparaison retenus la probabilité d'apparition d'échantillons redondants est nettement plus élevée que celle d'apparition d'échantillons non redondants. Un codage à longueur variable du type Shannon-Fano est utilisé, le code le plus court étant utilisé pour l'état présentant la plus forte probabilité d'apparition et des codes de plus en plus longs pour les autres états en fonction de la valeur de plus en plus faible de la probabilité d'apparition de ces états. Les figures 1 et 2 illustrent le procédé utilisé, Sur la figure 1 est représenté un signal analogique S(t) dont l'amplitude V varie en fonction du temps t. En général le signal S varie dans une plage d'étendue VM connue, un tel signal peut entre par exemple le signal vidéo image d'une caméra de télévision.Selon la technique DPCM à intervalle régulier un échantillonnage est opéré à la cadence d'un signal d'horloge Ho de période TO pour prélever des échantillons successifs Vi, Vi + 1, ... aux instants de découpe ti, ti + 1, Les amplitudes sont généralement quantifiées en divisant la plage d'étendue VM prévue en p niveaux distincts espacés de =-dY de l'un p au suivant pour produire une conversion numérique à r bits avec p = 2r des'différentes amplitudes comprises entre 0 et VM ; sur l'exemple figuré p est supposé égal à 32. Suivant le procédé utilisé, les échantillons redondants ne sont pas pris en compte pour la transmission sauf si ltétat de redondance s'est trouvé répété m fois de suite. On considère un premier Bchan- tillon Vi + 1 suivant un échantillon Vi transmis ce qui impose que Vi était soit, non redondant c 'est-à-dire d'amplitude différente de celle de l'échantillon Vi - 1 précédent soit, redondant c'est-a-dire de méme amplitude que Vi - 1 Si cette condition s'est répétée M fois de suite de Vi à Vi - m.Ta probabilité d'état de l'échantillon Vi + 1 relativement à celui de l'échantillon Vi est donné par la courbe Pn, 1 de la figure 2 et la colonne 1 du tableau I sur la page ci-après. Les courbes figure 2 et les tableaux I et II sont à considérer dans le cadre d'une applidEtion envisagée à un signal image de télévision quantifié à 32 niveaux étant entendu qu'il s'agit d1imaaes demi- teinte c 'est-à-dire qui peuvent présenter entre le blanc et le noir les nuances de gris intermédiaire afin de produire les différents Probabilité d'état - Tableau I Numéro de l'échantillon Probabilité d'état - Tableau II Numéro de l'échantillon niveaux d'amplitude de O à 32 ; des images constituées exclusivement de zones blanches et noires tel qu'un affichage de caractères ne produirait que des niveaux extr & es O ou 32 et ne présenterait pas dtintérêt pour l'application du procédé. Les valeurs indiquées ont été obtenues et vérifiées par analyse d'un nombre élevé de cas, par exemple de plusieurs centaines par image, prélevés de manière aléatoire et répétés sur plusieurs images différentes. Chaque cas correspond à la mesure d'amplitude d'échantillons successifs ou points successifs d'une ligne Lj de l'image (figure 3), le point A-l correspondant à l'échantillon Vi - 1, Ao à 1' échantillon Vi et ainsi de suite, la série étant limitée à A5 pour m = 5 dans le cas d'échantillons successifs redondants à partir de l'échantillon AO.Les résultats statistiques se sont avérés constants pour chaque cycle de mesure et autorisent de ce fait la mise en oeuvre du procédé. La proba bilié' P + 1, 1 ou P - 1, 1 est celle d'un accroissement de +1 ou -1 c'est-à-dire de + dV ou - dV de l'amplitude quantifiée de l'échantil- lon Vi+î d'ordre 1 relativement à l'échantillon Vi. De manière générale Pn,q indique la probabilité d'un accroissement positif ou négatif de valeur n égal ou supérieur à un échantillon Vi+q d'ordre relatif q par rapport à l'échantillon Vi précédent étant entendu que q est limité à la valeur maximale m et que pour q supérieur à 1 le ou les échantin- lons intermédiaires précédents d'ordre relatif 1, 2, ... q-2, q-l sont redondants.Il s'en suit que le paramètre m doit entre choisi au moins égal à la valeur minimale deux. Sur le tableau I, la probabilité est indiquée pour des valeurs au moins égales à 0,01, le tableau II suivant représente la même distribution mais avec une précision plus élevée poussée au millième. Il apparat au premier stade de la comparaison que la probabilité que l'échantillon Vi+1 soit redondant est élevée puisqu'elle avoisine 0,40. Ce pourcentage se répartit ensuite comme indiqué sur la courbe Pn,2 et colonne 2 des tableaux au cours de la deuxIème comparaison d'amplitude entre Vi+2 et Vi+î ou Vi puisque redondant, là encore une probabilité élevée d'environ 0,20 correspond aux cas de redondance restante. Finalement au cours de la cinquième comparaison la probabilité de redondance se trouve réduite à 0,03. Ainsi en moyenne pour 100 échantillons codés il y en aura 97 d'entre eux qui correspondront à des échantillons non redondants alors qu'un codage après le premier stade de comparaison ne révélerait que 60 échantillons non redondants environ.On remarque sur le tableau I que la probabilité d'apparition d'écarts élevés est limitée aux écarts maximals + 3 avec la précision du centième considérée. A partir des résultats statistiques ainsi relevés, il est produit un transcodage à longueur variable des données DPCM qui peut entre par exemple le suivant pour l'exemple envisagé d'un signal image quantifié à 32 niveaux Probabilités Codes longueurs P+1,1 = 0,23 00 2 P-1,1 = 0,23 01 P+1,2 = 0,08 1000 = 0,08 1 0 0 0 P-1,2 = 0,08 1 0 0 1 4 2+2,1 = 0,05 1 0 1 0 P-2,1 = 0,05 1011 P+1,3 = 0,04 1 1 0 0 0 P0,5 = 0,03 1 1 0 1 0 P+1,4 0,02 1 1 0 1 1 P1,4 = 0,02 1 1 1 0 0 0 P+3,1 = 0,01 1 1 1 0 0 1 6 P-3,1 = 0,01 1 1 1 0 1 ~0 Preste= 0,11 (3 %) 1 1 1 1 O X X X X X 10 (8 %) 1.1 1 1 1 X X X X X X X X X 14 tes codes de longueur variable de 2 à 6 bits correspondent à des valeurs de probabilité reportées sur le tableau I, la longueur du code étant choisie courte pour les états de probabilité élevée et de plus en plus longue pour les états de probabilité de pitis en plus faible. te codage le plus court à deux bits est effectué pour environ la moitié des cas en fait 46 ffi pour cet exemple, le premier bit O caractérisant la longueur du code et le deuxième bit les deux états de probabilité maximale 23 %.Le codage suivant à quatre bits correspond environ à la moitié des cas restants en fait 26 %, les deux premiers bits 1 et O caractérisant la longueur du code et les deux bits restants permettant le codage des quatre états de probabilité plus fable 8 et 5 % considérés. te mécanisme du codage est ainsi apparent, un ou plusieurs des bits de premiers rangs selon les valeurs présentées 0,10, 110 ou 1110 permettent de différencier respectivement les différentes longueurs de code à considérer 2, 4, 5 ou 6 bits et le ou les bits suivants de différencier les états Pn,q respectifs considérés. Afin de ne produire aucune dégradation de l'image relativement à un procédé DPCM conventionnel il est nécessaire de prendre en compte la totalité des états restants correspondant à 11 ffi des cas et qui se répartissent presque tous au-delà des valeurs d'écart indiquées sur le tableau I. Pour ces états restants il apparaît de peu d'intér8t de poursuivre le mode de codage précédent qui conduirait par multiplication du nombre de codes à une élaboration complexe avec des circuits particularisés et très peu utilisés. Suivant l'exemple indiqué et qui nTest pas à considérer comme limitatif, le codage des états restants a été fait en divisant ces états en deux groupes.Un premier groupe englobe à environ 3 ffi des cas restants correspondant à 16 valeurs de probabilités comprises entre 0,012 et 0,001 (tableaux I et II). Ce premier groupe est codé selon un code de longueur fixe égal à 10 bits avec 5 premiers bits 11110 identifiant la longueur,un bit de signe et les 4 bits suivants pour identifier respectivement les 16 différents états choisis. te deuxième groupe correspond au 8 ffi environ de cas restants de probabilité d'apparition inférieure ou égale à 0,001. Un code de longueur fixe de 14 bits est utilisé, les 5 premiers bits 11111 identifiant la longueur,un bit suivant identifiant le signe et les 8 bits restants pour identifier avec les 3 premiers d'entre eux la plage temporelle de 1 à m à considérer et avec les 5 derniers la valeur d'écart codée binaire pour des valeurs situées entre 3 et 32. Le nombre de bits/échantillons transmis est égal à 2 . 0,46 + 4 . 0,26 + 5 . 0,17 + 6 . 0,04 + 10 . 0,03 + 14 . 0,8 = 4,27 pour une longueur moyenne de plage temporelle mesurée de 1.,86 fois environ la période horloge, d'où il résulte un taux de compression de 5 4 267 = 2,27 relativement à une transmission DPCM classique. La figure 4 représente un schéma simplifié d1un système de transmission de données comportant des moyens de codage selon l'invention. Dans le cadre d'une application à la transmission d'images plus parti culièrement envisagée, il est considéré comme moyens générateurs du signal S(t) à transmettre une caméra de télévision en 1. Le signal est appliqué à l'émetteur qui comporte en 2 des moyens de codage DPCM conventionnels ctest-à-dire à quantification uniforme et à intervalles réguliers.Le signal y est découpé à la cadence d'une horloge de synchronisation Ho pour obtenir les échantillons successifs Vi, Vu+1, ... puis une comparaison d'amplitude et une conversion analogique-numérique permet de produire les données successives des différences Di = Vi+î - Vi sous forme numérique comportant la valeur absolue quantifiée DN et le signe DS. te signal codé DPCM est transcodé avant modulation dans l'ensemble 3 précédant un modulateur 4 et un aérien 5 pour effectuer une transmission à distance. Le bloc 6 figure les moyens de synchronisation de l'émetteur. Le récepteur comporte de manière inverse un aérien 7, un démodulateur 8 et des moyens de décodage groupant des circuits d'entrée 9 effectuant le passage série-parallèle des données transmises, une mémoire tampon 10 et un circuit de décodage Il. te signal quantifie issu du circuit 11 est transmis à un circuit convertisseur numériqueanalogique 12 qui restitue le signal analogique S(t) lequel peut alors entre transmis à son tour à des circuits d'exploitation, tel un moniteur de télévision 13. Le bloc 14 figure les moyens de synchronisation du récepteur comportant notamment un circuit de restitution du signal de synchronisation de bits utilisé pour la transmission et produit de manière connue à partir du signal démodulé. Ce signal dthorloge de bits restitué est utilisé pour cadencer les circuits d'entrée 9. L'enseuible du transcodage 3 de l'émetteur comporte un circuit de transcodage 20 pour produire le transcodage selon le procédé décrit précédemment, une mémoire tampon 21 et des circuits de sortie effectuant le passage parallèle-série des données transcodées à la cadence régulière du signal horloge de bits. Le circuit 24 produit à partir de la valeur différence DN un signal de validation du transcodage incluant l'information d'intervalle séparant les données prises en compte ; il comporte des moyens d'identification d'état redondant ou non redondant présenté et des moyens de comptage d'intervalle dans le cas d'états redondants dans la limite d'un intervalle maximal correspondant à m périodes d'horloge HO.Ces moyens peuvent consister en un circuit comparateur à zéro 25, un compteur 26 et des circuits de remise à zéro du compteur comportant un inverseur 27 pour effectuer la remise à zéro en présence d'un état non redondant et un circuit décompteur à m 28 pour produire cette action dans le cas de m états redondants successifs suivant l'état précédent validé et transcodé. tes figures 5 à 11 suivantes ont trait 9 un exemple de réalisation d'un système selon la figure 1 en considérant un transcodage de données DPCM codées à 5 bits selon le codage à longueur variable de 2 à 14 bits envisagé. Il va de soi que la réalisation est intimement liée au tableau de codage prévu et qu'un tableau différent nécessiterait un agencement différent de circuits et qu'en conséquence la forme de réalisation présentée ne doit pas être considérée comme limitative pour l'invention. j La figure 5 correspond à l'ensemble des circuits 2, 20 et 24 de la figure 1 et la figure 6 à des formes d'ondes et relevés se rapportant au fonctionnement. te signal S(t) à traiter est transmis à un circuit d'échantillonnage 29 cadencé par un signal d'horloge Ho de période To (figure 6a) provenant du générateur de synchronisation 5. tes différents autres signaux de synchronisation issus du générateur et référencés H1 à H6 résultent du signal Ho retardé successivement de manière croissante, le retard le plus élevé étant,celui affecté au signal H6 et étant considéré inférieur à une période To. Les échantillons prélevés sont quantifiés selon un code à 5 bits identifiant les niveaux d'amplitude 0 à 32 dans un circuit convertisseur analogique-numérique 30 à sorties parallèles. L'ensemble 29-30 permet ainsi de produire un codage PCM du signal S(t) en délivrant les valeurs quantifiées Vi, V+1, ... successives des échantillons (figure 6c). te circuit convertisseur 30 est synchronisé par le signal H1 (figure 6b).Le signal différence DN = /Vi - Vi-i/ est élaboré à l'aide de deux circuits registres à 5 étages 31 et 32 dont le contenu est transmis à un circuit de soustraction 33 ; la sortie DN s'effectue en parallèle. Un premier circuit sélecteur 34 permet de transférer les valeurs quantifiées Vi successives alternativement sur les registres 31 et 32. Il reçoit à cet effet un signal de commande H2 (figure 6d) résultant du signal d'horloge décalé suffisamment pour tenir compte du délai nécessaire à la conversion analogique numérique en 30 (figure 6c).Ainsi l'un des registres, 32 par exemple, reçoit les valeurs dléchantillons Vi, Vi+2, Vi+4 ... (figure 6e) et le second 31 les valeurs Vu+1, Vi+3, Vi+5 ... (figure 6f) Un deuxième circuit sélecteur 35 cadence par le signal H2 permet de commander alternativement par le signal H3 (figure 6g) le transfert des registres vers le circuit de soustraction 33 ainsi que vers un circuit comparateur 36. Ce dernier est utilisé notamment pour produire l'information de signe DS de la différence.Il comporte une première sortie 37 qui délivre l'information "un" lorsqué le contenu du registre 31 est supérieur à celui du registre 32 et "zéro" dans le cas inverse, une deuxième sortie 38 délivre l'information "un" dans le cas d'égalité des contenus et "zéro" lorsqu'il y a inégalité. Compte tenu que la comparaison en 36 s'effectue avec une inversion de signe une fois sur deux (figure 6h), un circuit inverseur 39 et un circuit de multiplexage 40 sont utilisés pour produire le bit de signe DS à partir de la sortie 37 du comparateur. Le circuit 40 est cadencé par le signal H4 (figure 6i). La sortic 38 du comparateur égale à "un" dans le cas d'échantillons redondants et à "zéro" dans le cas de non redondance est utilisée pour produire un signal de validation qui commande le transcodage quand il y a lieu et pour fournir conjointement l'information d'intervalle séparant les données validées pour le transcodage. Les circuits correspondants comportent les circuits compteur 26 et décodeur d'état m 28 précités et complémentairement des circuits logiques simples 41 à 48. Le fonctionnement de ces circuits est apparent sur le schéma de la figure 5. La remise à zéro du compteur 26 s'effectue au moyen du circuit ET 41 dans le cas de non redondance et par les circuits inverseur 44, ET 42 et OU 43 dans le cas de redondance répétée m fois.Le compteur 28 délivre l'information d'intervalle SI pouvant varier de un à cinq sous forme numérique codée binaire par trois sorties parallèles. Les circuits ET 45 à 47 et le circuit OU 48 produisent le signal de validation SV du transcodage. Le circuit de transcodage comporte une mémoire morte 50 et un circuit de transfert 51 à la mémoire tampon 21 située en aval (figure 7). La mémoire 50 reçoit les informations différence d'amplitude DN, DS et intervalle ou plage temporelle de séparation SI. Les signaux produisent un adressage de la mémoire programmée de manière à produire à chaque impulsion de commande d'écriture un mot de 14 bits ayant la longueur maximale de codage prévue et dans lequel les bits inutilisés ont la valeur 0. Ainsi, par exemple, l'état P+3,1 pour lequel DS = 1, DN = 00011 et SI = 001 est transcodé 11101000000000. L'écriture est prodvite à la cadence de l'horloge de synchronisation H5 (figure 6j). Le mot ainsi codé est transféré par le circuit 51 à la mémoire tampon que lorsque le signal de validation SV présente la valeur "un". La commande de lecture SV est retardée vis-à-vis de la commande d'écriture 45 au moyen du signal d'horloge H6 (figure 6k) appliqué aux circuits ET 46 et 47. La mémoire 50 comporte de plus une entrée d'adressage écriture 52 destinée à la réception d'un signal ST et est programmée en sorte que durant l'application d'un créneau ST de valeur "un" toutes les données sont codées selon le codage de longueur fixe de 14 bits normalement réservé à 8 ffi des cas, la commande régulière de lecture correspondante est produite au moyen d'un circuit ET 53 et du circuit OU 48.Cette commande est produite lorsque le nombre de mots stockés dans la mémoire tampon en aval atteint une valeur inférievre limite prédéterminée afin de se prémunir contre le risque éventuel d'un état vide de la mémoire tampon 21 et de préserver la continuité à cadence régulière de la transmission. La figure 7 représente les circuits restants de l'ensemble de transcodage 3 de la figure 1 à savoir le circuit mémoire tampon 21 et les circuits de sortie 22. Ces derniers comportent deux circuits registre à 14 étages dans lesquels les mots successifs de la mémoire tampon 21 sont alternativement transférés en parallèle à l'aide d'un circuit sélecteur 62. Un deuxième circuit sélecteur 63 permet de commander alternativement le vidage série des registres dont les sorties respectives sont de même prélevées alternativement par un circuit de démultiplexage 64 relié au modulateur en aval. Ces circuits sont agencés en sorte que durant le vidage d'un registre, l'autre est rempli par le mot suivant extrait de la mémoire.Le vidage série des registres s'effectue via le sélecteur 63 à la cadence d'une horloge de bits HB dont la période est prédéterminée en fonction du taux de compression produit par le procédé mis en oeuvre. Afin de ne prendre en compte pour la transmission que les bits utiles des mots de 14 bits successifs, le préambule du mot en cours de transmission est analysé pour provoquer l'arr8t de la transmission correspondante à la longueur de code voulue. il a été vu que les données transmises pouvaient avoir les longueurs 2, 4, 5, 6, 10 ou 14 bits et que les préambules 0, 10, 110, 1110, 11110 et 11111 les caractérisent respectivement. tes circuits d'analyse et de commande correspondant comportent essentiellement un circuit générateur de remise à zéro 65 et un groupement de six circuits compteurs bloqués 66 à 71. Le circuit 65 est composé d'éléments logiques simples repré sentés sur la figure 9.Les sorties du registre en cours de lecture de rang 1 à 5 indiquées par Bt à B5 sont appliquées à travers un circuit de demultiplexage 80 aux circuits logique 85 à 89 du type circuit ET agencés en sorte que chacun d'eux permet d'identifier l'un des préambules précités et délivre l'information "un" en sortie ; les sorties de ces circuits et la connexion BI sont respectivement connectés aux circuits ET 90 à 95 qui recoivent par ailleurs un signal de remise à zéro RAZ. Lorsque ce signal est de valeur "un" l'une des six sorties transmet cette information à un compteur bloqué correspondant pour effectuer sa remise à zéro et déclencher un comptage de période d'horloge de bits HB correspondant à la longueur du code de la donnée en cours.A cet effet les compteurs 66 à 71 e:3ectuent respectivement les comptages 2, 4, 5, 6, 10 et 14. La figure 8 représente des formes d'ondes de fonctionnement de ces circuits. tes compteurs sont normalement à l'état bloqué et délivrent zéro en sortie vers le circuit NON-ET 72, à l'exception d'un compteur en cours de comptage dont la sortie est "un" jusqu'à l'impulsion d'horloge HB (figure 8a) correspondant à la fin du comptage. A cet instant t1, la sortie de ce compteur revient à l'état "zéro" (figure 8b) et la sortie du circuit NON-ET 72 passe de l'état "zéro" à l'état "un".Cette sortie est appliquée notamment à un circuit 75, tel un bistable, qui change d'état à son tour et commande les circuits sélecteurs 62-63 et les circuits de démultiplexage 64 et 80. te mot suivant qui se trouve dans l'autre registre est alors pris en compte, son préambule analysé par le circuit 65 dont la sortie de l'un des circuits 85 à 89 ou la valeur B1 inversée devient égale à "un" (figure 8d). La sortie du circuit 72 est appliquée par ailleurs à un circuit de retard 73 tel un circuit monostable suivi par un deuxième circuit monostable 74 pour produire une impulsion à un instant t2 retardé vis-à-vis de l'instant t1 et ultérieur au change- ment d'état spécifié en 8d, le retard étant inférieur à la période d'horloge HB.Cette impulsion déclenche via le circuit 65 la remise à zéro du compteur correspondant (figure 8e) do-nt la sortie revient à l'état "un" après le comptage du nombre de bits utiles du mot en cours de transmission et déclenche via le circuit NON-ET 72 le cycle suivant. La figure 8f représente la sortie du circuit 72 et la figure 8g la sortie du circuit 75. tes moyens utilisés pour remédier à un éventuel vidage de la mémoire tampon 21 comportent un circuit compteur décompteur recevant d'une part le signal SV et d'autre part le signal de sortie du circuit NON-ET 72 en sorte que son état reflète le nombre de mots stockés dans la mémoire 21. Cet état est comparé dans un circuit comparateur 77 à une valeur fixe fournie par un circuit annexe 78 tel un registre. Cette valeur fixe est prédéterminée et correspond à un stockage minimal envisagé dans la mémoire 21. Dès que cette valeur est atteinte, le circuit comparateur commande par sa sortie un circuit monostable 79 qui délivre le créneau ST. La durée de ce créneau peut être prédéterminée en sorte que plusieurs données codées à longueur fixe de 14 bits sont transférés dans la mémoire 21 et que la commande par le signal ST n'est pas répétée successivement. La figure 10 se rapporte aux circuits de réception 9 à Il de la figure 4 et la figure 11 à des formes d'ondes de fonctionnement de ces circuits. Le signal numérique issu du démodulateur 8 est transmis au circuit de démultiplexage 100 pour effectuer un passage semiparallèle des bits reçus. te signal d'horloge de bits restitué HB (figure lita) est appliqué à un circuit compteur 4 bits 102 dont les sorties commandent le circuit 100 ainsi que 1' écriture dans une mémoire 101 de capacité 14 mots de un bit. Ainsi la donnée en cours est transférée bit à bit dans la mémoire.Les bits successifs 31 à 35 sont simultanément transmis à une mémoire morte de décodage 103 programmée de manière à fournir la valeur numérique de longueur de la donnée en cours dès identification de son préambule donné par un à cinq bits selon le cas. Cette valeur est appliquée à un circuit comparateur 104 qui reçoit par ailleurs les sorties du compteur 102 correspondant à l'information du nombre de bits transférés dans la mémoire 101. Dès que cette information correspond à la longueur devant être prise en considération par la donnée en cours, le comparateur 104 délivre un signal de sortie S1 qui est utilisé notamment pour déclencher la remise à zéro du compteur 102 et reprendre dans le même ordre les bits de la donnée suivante à considérer au cours du cycle suivant de démultiplexage.La longueur de la donnée pouvant être de 2, 4, 5, 6, 10 ou 14 bits, le circuit de démultiplexage comporte quatorze sorties reliées respectivement aux quatorze entrées de la mémoire 101. tes bits de la mémoire 101 sont transférés au fur et à mesure vers le circuit de transfert 105 par action d'un signal de lecture résultant du signal d'horloge HE retardé en 105 (figure 11b) pour tenir compte du délai d'inscription en mémoire 101. La remise à zéro du compteur 102 et le transfert du circuit 106 en vue écriture dans la mémoire tampon 10 sont produits ultérieurement au signal de lecture précité au moyen du signal d'horloge HB retardé en 108 (figure lic) et appliqué conjointement avec le signal SI à un circuit ET 107. Les circuits 108 et 106 sont analogues chacun à l'ensemble des circuits 73-74 de la figure 7. La mémoire tampon 10 est déclenchée à la lecture en synchronisme avec un signal d'horloge de période TO correspondant à celle du signal H) de découpage utilisé à l'émission. Ce signal HO (figure 11d) est soit produit localement par un circuit 1 20, soit obtenu par restitution, en outre le déclenchement est opéré en tenant compte de l'intervalle de séparation entre données. Soit une donnée extraite de la mémoire tampon 10, elle est transférée dans le circuit de transcodage 109 constitué par une mémoire morte qui effectue l'opération inverse du circuit 50 (figure 5) de l'émetteur et délivre les informations DN, DS et SI. Les informations DN, DS sont entrées dans un circuit tampon 110 composé de six registres à décalage à deux étages. L'information d'intervalle SI est transférée par un circuit de transfert 111 à un circuit décompteur 112 dont l'état est comparé à la valeur "zéro" dans un circuit comparateur 113. Après décompte de l'intervalle considéré qui peut être de 1 à 5 bits selon le cas, le comparateur 113 délivre un signal "un" en sortie.Ce signal S2 est appliqué à un circuit ET 114 conjointement avec l'horloge Ho et dès apparition d'une impulsion de synchronisation HO la sortie du circuit 114 déclenche un décalage des registres 110 et commande par lecture de la mémoire 10 le déroulement d'un cycle correspondant pour la donnée suivante. tes circuits en aval des registres 110 comportent en série un.circuit sommatevr 115, un circuit registre à cinq étages 116 et un circuit de conversion numérique analogique t17. te circuit sommateur 115 reçoit les informations DN et DS dé la donnée en cours et les additionne en valeur et en signe à la valeur numérique prélevée en sortie du registre et correspondant à l'amplitude quantifiée du signal S(t), après additions successives des données DN, DS précé- dentes. te circuit de conversion 117 produit à partir de la valeur numérique le signal analogique S(t) destiné à l'exploitation. Afin de tenir compte des retards dus aux circuits 109, 110 et 115, le circuit de transfert 111 et le circuit registre 116 sont déclenchés par le signal Ho retardé en 118 (figure 1 1 e) et appliqué ensuite au circuit ET 119 conjointement avec le signal S2 issu du comparateur 113. te circuit 118 est analogue aux circuits 108 ou 106 précités. Dans la description faite à l'aide des figures 4 à 11 certains circuits n'ont pas été détaillés car pouvant être produits selon des techniques connues et ne constituant pas l'objet principal de l'invention, il s'agit notamment des circuits de modulation 4, de transmission herzienne 6-7, de démodulation 8 et de synchronisation 6-14. Afin de ne pas surcharger inutilement la description il n'a pas été non plus détaillé la partie relative à la transmission des signaux de synchronisation ligne et trame de l'image qui sont généralement inclus dans le signal vidéo délivré par la caméra 1 (figure 1). Un autre problème est l'identification du premier bit de la première donnée d'une ligne c 'est-à-dire le premier point image de la ligne. Tous ces problèmes sont accessoires et résolvables aisément par le technicien selon des techniques connues. On remarquera que chaque ligne de l'image comporte un nombre prédéterminé N de points et que si TL est la période de ligne la cadence de découpage To est donnée par TL/N ; le nombre N étant connu, le signal Ho peut ainsi être aisément restitué à la réception, la restitution de horloge de transmission KB étant faite selon un procédé conventionnel. De la description faite, il apparat que le principe de base du procédé consistant à éliminer les états redondants sauf si répété m fois de suite, peut être appliqué de manière générale à tout signal à transmettre sous réserve de fournir en sortie de transcodage l'information d'intervalle de séparation en sus de celle d'écart d'amplitude. Dans un tel concept il n'est pas nécessaire de faire l'analyse statistique préalable aboutissant à la détermination des paramètres Pn,m. Il va de soi néanmoins que l'utilisation d'un codage à longueur variable est déterminant en ce qui concerne l'obtention d'un taux intéressant de compression. Un tel codage pourrait être fait de manière empirique en se basant sur le fait que d'une manière générale les écarts faibles sont les plus fréquents, il en résulterait un taux de compression plus faible que si cette opération est basée comme décrit sur une détermination précise des paramètres Pn,m. Une valeur élevée du taux de compression est liée à cette détermination précise préalable et à un choix judicieux des codes de différentes longueurs affectés aux différents paramètres Pn,m. REVENDICATIONS 1. Procédé de codage différentiel par impulsions codées, du type DPCM à intervalles variables dans lequel les données numériques d'écart en amplitude entre échantillons successifs résultant d'un codage DPCM à intervalle régulier d'un signal analogique à transmettre, sont transcodées selon un codage à longueur variable basé sur la probabilité d'apparition des différentes valeurs d'écart présentées, un codage court étant réservé pour des écarts de forte probabilité et un codage de plus en plus long pour ceux de probabilité de plus en plus faible, caractérisé en ce que ledit ~transcodage est réservé aux données correspondant à un état non redondant ctest-à-dire à un échantillon d'amplitude différente du précédent, les données correspondant à un état redondant n'étant prises en compte que si cet état s'est trouvé répété un nombre m, prédéterminé au moins égal à deux, de fois de suite, ledit transcodage étant déterminé pour produire à la fois l'information d'écart et celle d'intervalle de temps séparant la donnée transcodée de celle précédemment prise en compte. 2. Procédé de codage selon la revendication 1, caractérisé en ce que les probabilités d'écart utilisées pour le transcodage sont d'une part, celles d'apparition d'un état non redondant en tenant compte du nombre d'échantillons redondants interposés le cas échant entre l'échantillon non redondant considéré et celui précédemment prise en compte pour le transcodage dans la limite maximale de m - 1 échantillons redondants interposés et non pris en compte par le transcodage, d'autre part, celles d'apparition d'un état redondant lorsque répété m fois de suite et alors pris en compte par le transcodage, ledit codage à longueur variable comportant pour chaque code ét sous forme codée l'information de longueur de code dans un préambule et dans sa partie restante lesdites informations d'écart et d'intervalle de séparation. 3. Procédé de codage selon la revendication 2, caractérisé en ce qu'il comporte les étapes suivantes - codage DPCM à intervalle régulier pour produire lesdites données d'écart à transcoder - sélection des données prises en compte par identification des écarts non nuls et des écarts nuls répétés m fois de suite pour produire à chaque fois un signal de validation pour le transcodage - comptage des écarts nuls interposés entre deux données prises en compte pour produire à chaque fois l'information dudit intervalle de séparation correspondant - transcodage selon ledit codage à longueur variable desdites données prises en compte sur réception desdits signaux de validation et desdites informations dtintervalle de séparation. 4. Système de transmission de données du type comportant à l'émission, des moyens de codage DPCM à intervalle régulier pour produire les données numériques d'écart en amplitude entre échantillons successifs d'un signal à transmettre et des moyens de transcodage selon un codage à longueur variable desdites données, ledit transcodage étant basé sur la probabilité d'apparition des différents écarts présentés d'un échantillon au suivant, un codage court étant réservé pour les écarts de forte probabilité et un codage de plus en plus long pour ceux de probabilité de plus en plus faible, caractérisé en ce que l'émetteur comporte complémentairement des moyens de sélection (24) des données prises en compte pour le transcodage réduites à celles correspondant à des échantillons non redondants c'est-à-dire d'amplitude différente de l'échantillon prcédent et à celles correspondant à un échantillon redondant lorsque cet état stest répété un nombre prédéterminé m fois de suite, m étant un entier choisi au moins égal à 2, lesdits moyens de sélection produisant un signal de validation pour le transcodage, des moyens de comptage (26-27,28) de l'intervalle de séparation entre deux données successives prises en compte pour produire une information d'intervalle correspondant et des moyens de transmission bit à bit (21-22-6) des données transcodées à une cadence déterminée tenant compte de la compression résultant du transcodage, lesdits moyens de transcodage (20) produisant le transcodage d'une donnée prise en compte sur réception dudit signal de validation (SV) et de ladite information d'intervalle (S1), ledit codage à longueur variable comportant pour chaque code ltinformation de longueur de code dans un préambule et dans sa partie restante les informations d'écart et d'intervalle de séparation vis-à-vis de la donnée précédente prise en compte. 5. Système de transmission de données selon la revendication 4 ou selon l'un quelconque des ensembles de revendications 1-4, 2-4, .3-4 et destiné à la transmission d'images de télévision à partir du signal vidéo produit par une caméra, caractérisé en ce qu'il comporte en combinaison à l'émission un circuit de codage DPCM (2) à intervalle régulier alimenté par ledit signal vidéo (S(t)) et délivrant successivement lesdites données (DN, DS) à un circuit de transcodage (20), un ensemble (24) de sélection des données et de comptage dudit intervalle de séparation comportant notamment un circuit d'identification d'état par comparaison (25, 36), un circuit de comptage (26) et un circuit de décomptage à m (28) pour produire lesdites validations (SV) et information d'intervalle (SI) destinées au circuit de transcodage, un circuit mémoire tampon (21) alimenté par ledit circuit de sortie série (22) des données transcodées vers un circuit de modulation et d'émission (4-6) et des moyens de synchronisation (6) des circuits d'émission produisant notamment un signal d'horloge (Ho) du découpage DPCM et un signal d'horloge de bits (HB) pour la transmission, et à la réception, un circuit de réception et de démodulation (7-8) de données reçues en série avec un circuit d'entrée parallèle (9) dans une mémoire tampon (10) suivie d'un circuit de décodage (11) et d'un circuit de conversion numérique analogique (12) pour reproduire ledit signal analogique et des moyens de synchronisation (14) des circuits de réception pour restituer lesdits signaux de synchronisation. 6. Système de transmission de données selon l'une quelconque des revendications 4 ou 5, caractérisé en ce que ledit codage à longueur variable utilisé est du type Shnnnon-Fano pour l'ensemble des états de probabilité supérieure à une valeur prédéterminée, et comporte pour les états restants de probabilité inférieure à cette valeur au moins un code de longueur fixe et supérieure à celles des états précités dans lequel la partie suivant le préambule comporte un bit de signe d'écart (du), une première pluralité de bits pour l'information nsmé- rique linéaire d'écart (DN) et une deuxième pluralité de bits pour l'information numérique binaire d'intervalle de séparation (SI), lesdits circuits de transcodage étant aménagés pour tenir compte du code de plus grande longueur en y indiquant la valeur zéro pour les bits inutilisés le cas échéant. 7. Système de transmission de données selon l'une quelconque des revendications 4 à 6, caractérisé en ce que le circuit de transcodage et le circuit de décodage comportent chacun une mémoire morte (50-109) programmée pour effectuer la conversion de code correspondante. 8. Système de transmission de données procédant selon l'une quelconque des revendications 1 à 3.