Brevet FR2291654A1 — publié le 19760611

L'invention concerne un système de transmission dtinforma- tions comprenant au moins deux unités réunies en boucle par des lignes de transmission d'informations multiplexées selon des canaux repartis dans le temps et repérés par au moins un code repère, lesdites unités étant pourvues d'une partie réception desdites informations multiplexées pour les distribuer en voies séparées, d'une partie émission d'informations multiplexées pour multiplexer les informations provenant de voies séparées et d'au moins une base de temps synchronisée à l'aide d'au moins un code reperde. Le fonctionnement satisfaisant d'un tel système repose sur la reconnaissance de code repère ; c'est à partir de cette reconnais sance qu'il est possible de repérer tous les canaux et de lâ de fournir convenablement les informations aux voies séparées. Par suite de perturbations survenant soit sur une des lignes de transmission soit dans une unité, le code repère synchronisant les bases de temps peut ne pas etre reconnu au niveau d'une unité et de ce fait sa base de temps ne donne plus les signaux appropriés pour distribuer convenablement les informations sur les voies séparées; d'autre part si cette base de temps est commune aux parties réception et émission de cette meme unité il n'est plus possible d'émettre les informations. La présente invention propose un systeme dans lequel, lors d'une perte de synchronisme, on a prévu des mesures pour accélérer et faciliter la reprise du synchronisme de telle manière que le système reste peu longtemps hors service. Un systeme de transmission du genre decrit dans le préam- bule est remarquable en ce que chaque unité est munie d'un détecteur de perte de synchronisme qui, en cas de perte, fournit en direction d'une autre unité un signal d'alarme et d'un détecteur de signal d'alarme qui,en cas de réception de ce signal,fournit un signal de blocage d'émission d'informations. La description suivante, en regard des dessins annexés, le tout donné a' titre d'exemple non limitatif fera bien comprendre comment l'invention peut être réalisée. La figure 1 représente un système conforme à l'invention. Les figures 2a, 2b, 2c montrent l'organisation du multiplex utilisé. Les figures 3a, 3b, 3c montrent l'allure de quelques si gnaux logiques présents dans le système. La figure 4 montre en détail la consti* > tion d'un détec teur de perte de synchronisme et d'une base de temps. Le système montré à la figure 1 permet de transmettre entre deux unités des informations en multiplex temporel ; ces informations proviennent de voies séparées de signaux analogiques et sont distribuées sur d'autres voies separées. Ces voies sont représentées par des séries de huit fils eO ... e7, e'O ... e'7, fO ... f7 et f'O ... f'7. Les fils eO e7, fO ... f7 représentent des voies de signaux entrants et les fils e'O ... e'7 et f'O ... f'7 des voies de signaux sortants. Les groupes de fils eO ... e7 et f'O ... f'7 appartiennent à l'unité 1 et les groupes de fils fO ... f7 et e'O ... e'7 à unité 2. Ces unités 1 et 2 sont séparées et réunies entre elles par deux lignes de transmission 3 et 4 destinées à transmettre ces informations dans le sens unité I vers unité 2 pour la ligne 3 et dans le sens unité 2 vers unité 1 pour la ligne 4. Ce système est ainsi bouclé. Les deux unités 1 et 2 dudit système sont pourvues chacune respectivement d'une partie émission 5 et 6 qui, à partir des signaux analogiques entrants selon des voies séparées (eO ... e7, fO ... f7), fournit sur la ligne 3 et 4 des informations multiplexées et d'une partie réception 7 et 8 qui à partir d'informations multiplexées fournit des signaux analogiques sortants sur des voies séparées (e'O ... e'7, f'O ... f'7). Les parties émission 5 et 6 sont munies respectivement d'un multiplexeur 9 et 10 de signaux analogiques qui fournit successivement à sa sortie des échantillons de chaque signal présent sur les fils eO ... e7 pour l'unité l et les fils fO ... f7 pour l'unité 2, d'un convertisseur 11, 12 pour délivrer des signaux numé-riques représentant selon un code binaire les valeurs des différents échantillons et d'un registre à décalage à huit positions 13 et 14 dont les entrées parallèles sont reliées aux sorties du convertisseur 11, 12 respectivement. La sortie série du registre à décalage 13, 14 est reliée auxdites lignes de transmission 3 et 4. Aux autres extrémités des lignes 3 et 4 est branchée l'entrée série d'un registre à décalage à huit positions 15, 16 faisant partie de la partie réception 7, 8 ; des sorties parallèles de ce registre 25, 26 sont reliées aux entrées d'un convertisseur numérique analogique 17, 18 dont la sortie est reliée à un distributeur 19, 20. Ce distributeur fournit sur les fils f'0 ... f'7 et e'O ... e'7 les signaux analogiques sortants. Les informations sur les lignes 3 et 4 sont transmises suivant un multiplex temporel dont l'organisation est montrée aux figures 2a, 2b et 2c. A la figure 2a, on a représenté par ti la durée d'un bit. Ce temps ti est subdivisé en durées plus petites : hl, h2,.. h8. Chacun desdits échantillons de signal analogique est codé selon huit bits ; c'est ce qui est représenté à la figure 2b où les différents bits occupent des tranches de temps successives représentées par tl, t2 ... t8. Un neuvième emplacement t9 pour un autre bit est prévu sa présence sera justifiée ci-dessous. Le temps occupé par ces neuf bits constitue un canal vi (O Ai Ces différents canaux temporels sont agencés pour former 16 trames trO à trl6 dont la durée de chacune est égale à la durée des huit voies successives (voir la figure 2c). Le fonctionnement d'un tel multiplex est basé sur le fait qu'il est possible de repérer chacun des bits, chacune des voies et chacune des trames. Ceci est obtenu a' l'aide de deux mots de coderepère MO et Ml dont chaque bit constitutif occupe certains emplacements t9 ; la figure 2c montre que les huit bits constituant le not MO occupent les emplacements t9 des canaux vO à v7 de la trame trO alors que les huit bits constituant le mot Ml occupent les emplacements t9 des canaux vO à v7 de la trame tr8. A la figure I les générateurs de mots de code-repère MO et MI portent les références 21 et 23 lorsqu'ils sont compris dans la partie émission 5 et les références 24, 26 dans la partie émission 6. La sortie de ces générateurs 21, 23, 24 et 26 est reliée à ltentrée série des registres 13 et 14. Ces mots MO et M1 sont détectés dans chacune des parties réception par des décodeurs 27 et 29 pour la partie 7 et des décodeurs 30 et 32 pour la partie 8 ; les entrées de ces décodeurs sont reliées aux sorties parallèles de registres à décalage qui portent pour la partie 7 la référence 33 et pour la partie 8 la référence 34 ; l'entrée série de ces registres 33 et 34 est reliée à la sortie série des registres 15, 16. Ces registres sont commandés pour ne contenir que les bits contenus dans le temps t9. Tout le système dont il est question travaille selon un rythme imposé par une base de temps pilote 35 ; cette base de temps comprise dans la partie émission 5 fournit, sur un ensemble de fils se, différentes tensions qui commandent différents organes constituant-cette partie émission 5 ; dans l'unité 2 à partir des informations provenant de la ligne de transmission 3 on reconstitue dans une base de temps 36 les différents signaux d'horloge qui, délivrés sur un ensemble de fils sont utilisés à la fois par la partie émission 6 et par la partie réception 8. A la partie réception 7 de l'unité 1, on trouve une base de temps 37 qui est synchronisée à l'aide des signaux numériques transmis par la ligne et dont les signaux de sortie présentent un ensemble de fils si servant uniquement à la partie réception 7 de l'unité 1. Conformément à l'invention le système montré à la figure 1 est remarquable en ce que chaque unité 1, 2 est munie d'un détecteur de perte de synchronisme 39, 40 qui, en cas de perte, fournit sur un fil 41, 42, en direction d'une autre unité par l'intermédiaire de la partie émission un signal d'alarme et d'un détecteur de signal d'alar- me 43, 44 qui en cas de réception de ce signal fournit sur un fil 47, 48 un signal de blocage d'informations multiplexées ; ce signal de blocage est appliqué a' la commande de chargement des registres 13, 14 de telle manière que les signaux de sortie des convertisseurs Il et 12 ne sont plus emmagasinés dans ces registres 13 et 14.Par contre les signaux représentant les mots de code-repère MO et M1 appliqués à l'entrée série sont toujours émis sur la ligne 3, 4. Donc à ce moment, on n'émet en direction de la partie réception 7 que les mots repère, ce qui facilite la reprise dè synchro- nisme de la base de temps 37 puisque les mots de code ne peuvent plus se confondre avec les autres informations. Pour expliquer en détail le fonctionnement d'un tel système on explicite ci-dessous les différents signaux logiques utilisés pour mettre en oeuvre l'invention Les signaux commandant les convertisseurs 11, 12-, 17, 18, les multiplexeurs 9, 10, les distributeurs 19, 20 et les générateurs 21, 23; 24, 26 ne sont pas montrez car non nécessaires pour l'explication de l'invention. Ces signaux logiques sont repérés par des lettres majuscules suivies dgun chiffre pour les signaux délivrés par la base de temps 36; à ces références on ajoute soit la lettre minuscule e pour signaler que les signaux sont alors émis par la base de temps mère 35 soit la lettre r pour la base de temps 37. La figure 3a, placée en regard de la figure 2a montre les signaux H2, H4, H6, H8, H2e, H4e, H6e, H8e, H2r, H4r, H6r, H8r qui prennent la valeur logiqu 1" en coincidence avec les durées h2, h4, h6, h8. De même la figure 3b placée en regard de la figure 2b représente un signal logique T9, T9e, T9r qui passe à l'état "1" en coincidence avec la tranche de temps t9. La figure 3c placée en regard de la figure 2c donne de la même manière l'allure des signaux V7, V7e, V7r dont le passage à la valeur logique "1" survient en même temps que l'apparition de l'intervalle de temps v7 et l'allure des signaux TRO, TROe, TROr, TR2, TR2e, TR2r, TR8, TR8e, TR8r, TR10, TRlOe, TRlOr qui prennent la valeur "1" devant les temps trO, tr2, tr8 et trlO. Les différents signaux sont combinés pour donner les signaux suivants I = T9.H8 J = T9.H2.V7. (TR2 + TR10) K = T9.H2.V7. (TRO + TR8) L = TRO + TR8 M = V7. (TRO + TR8) Ces différents signaux I, J, K, L, M peuvent prendre comme référence le, Je, Ke, Me lorsqu'ils sont émis par la base de temps pilote 35 et Ir, Jr, Kr lorsqu'ils sont émis par la base de temps 37; leurs références restent inchangées lorsqu'ils sont émis par la base de temps 36. On examine maintenant le fonctionnement du système montré à la figure l dans le cas où la perte de synchronisme est détectée au niveau de l'unité 1. Cette perte de synchronisme est détectée par le détecteur 39. Tant que cette perte est constatée, un signal de valeur numérique égale à "1" est présent sur le fil 4i. Par ce signal, le bit A qui occupe l'espace de temps t9 de la voie v7, des trames tr2 et trlO est mis à l'état "1" ; pour cela le signal présent sur le fil 41 met une bascule 53 à l'état "I" par l'intermédiaire d'une porte "ON" 55, d'une autre porte "ON" 57 (les portes "C6N' sont connues dans la littérature anglo-saxonne sous le nom de porte "NARD") et d'une porte "ET" 59 ; les portes 55 et 59 sont commandées par des signaux logiques Je et T9e ; l'émission des 9 bits c'est-à-dire ceux contenus dans le registre 13 plus celui de la bascule 53 sont émis en série sous la commande du signal H6e.Simultanément le signal présent sur le fil 41 interdit, par l'intermédiaire de l'inverseur 61 et de la porte "ET" 63, le transfert, dans le registre à décalage 13, des informations délivrées par le convertisseur 11. Ainsi, sur la ligne 3 sont transmis seulement les mots de code-repère fournis par les générateurs 21 et 23 et les bits "1" représentant le signal d'alarme ; en dehors de ces émissions seuls des signaux de valeurs logiques égales à "0" sont transmis. L'émission de ces codes-repères permet d'assurer le synchronisme de la base de temps 36 de l'unité 2 qui continue de fonctionner correctement. Le registre à décalage 34 contenu dans la partie réception 8 de cette unité 2 et commandé par le signal T9 délivré par la base de temps 36 n'emmagasine que les bits occupant l'espace de temps t9 ; la première sortie parallèle de ce registre est connectée à entrée D d'une bascule de type D 44 qui fait aussi office de détecteur de signal d'alarme, et dont l'entrée H reçoit un signal J ainsi cette bascule ne peut prendre l'état "1" que si le bit "A" est à l'état "1" ; à la sortie Q reliée au fil 48, on a donc un signal de valeur logique "0" et ce signal appliqué à l'entrée de chargement du registre 14 empêche que les signaux numériques délivrés par le convertisseur soient emmagasinés dans ce registre. Donc, on émet, en direction de l'unité 1 où une perte de synchronisme a été constatée, que les mots de code-repères, ce qui va faciliter la reprise de synchronisme et diminuer la durée de fonctionnement. Lorsque le synchronisme est rétabli le signal numérique sur le fil 41 prend la valeur "O", la partie émission S n'émet plus le signal d'alarme et émet à nouveau les informations provenant des voies eO à e7. Au niveau de l'unité 2 l'absence du signal d'alarme se traduit par la présence sur le fil 48 d'un signal numérique de valeur logique égale à "1", ce qui autorise l'émission des informations provenant des voies fO à f7. Le système fonctionne alors normalement. On examine maintenant le cas où la perte de synchronisme est détectée au niveau de l'unité 2. Cette perte de synchronisme est décelée par le détecteur 40 et un signal de valeur logique égale à "1" apparaît sur le fil 42. Ce signal appliqué à la remise à zéro du registre 14 fait que tous les bits occupant les positions de celui-ci sont mis à zéro donc sur la ligne 4 ne sont transmis que des zéros. Avant la perte de synchronisme, on émettait un signal de valeur égale à "1" dans la tranche de temps t9 des voies v7, des trames tr2 et tr7. Cela était obtenu à l'aide d'une porte "ON" 66 à une entrée de laquelle est appliqué de façon permanente un signal logique de valeur "1" et à l'autre entrée de laquelle le signal J est appliqué.La sortie de cette porte 66 était reliée à l'entrée d'une porte 'tON" 68 dont les deux autres entrées sont reliées aux sorties du générateur de mots 24 et 26 ; le signal de sortie de la porte 68 est appliqué à une entrée d'une porte "ET" 70 dont l'autre entrée re çoit le signal T9 ; le signal de sortie de cette dernière porte est emmagasiné dans une bascule 72 selon les signaux H6 appliqué son entrée d'horloge. A cause de la perte de synchronisme constatée au niveau de l'unité 2, le bit contenu dans ladite tranche de temps t9, des voies v7, des trames tr2 et tr7 passe à l'état "O" et constitue ainsi de cette manière un signal d'alarme ; le détecteur 43 contenu dans l'unité I va rapidement détecter ce signal d'alarme avant que le détecteur de synchronisme ne détecte une perte de synchronisme ; le détecteur 43 constitué de la même manière que le détecteur 44 par une bascule de type D connectée et commandée d'une manière analogue, délivre sur sa sortie Q reliée au fil 47 un signal de valeur "O" qui va empêcher l'émission des informations provenant du convertisseur 11. Cette première mesure va permettre sans perte de temps de faciliter la reprise du synchronisme de la base de temps 36. Puis, puisque aucune information n'est émise sur la ligne 4 la base de.temps 37 perd son synchronisme ce qui est détecté par le détecteur 39 ; celui-ci émet sur le fil 41 un signal de valeur "1" pour constituer un signal d'alarme. La base de temps 36 va se synchroniser,puis ce dernier signal d'alarme va pouvoir alors être interprété et de là on pourra faciliter la reprise de synchronisme de la base de temps 37. On peut remarquer que le bit d'alarme émis de l'unité 2 vers l'unité i pour accélérer encore la reprise de'synchronisme, n'est pas nécessaire : le blocage de toute émission y compris l'émis- sion code-repère constitue ainsi un signal d'alarme. La figure 4 montre d'une manière détaillée la constitution de la base de temps 36 et du détecteur de perte de synchronisme 40. Il est entendu que la constitution de la base de temps 37 et du dé-. tecteur 39 est la meme. La structure de la base de temps pilote 35 formée d'un oscillateur suivi d'un diviseur ne sera pas décrite en détail, car elle ne présente pas d'intérêt pour la compréhension de l'invention. A partir des données reçues sur la ligne 3 on reconstitue dans la base de temps 36, au moyen d'un dispositif de restitution 80 les différents signaux H2, H4, H6 et H8 ; ce dispositif est formé d'un oscillateur à verrouillage de phase dont la fréquence de repos est huit fois plus élevée que l'inversé dé la durée d'un bit et d'un compteur par huit à partir duquel on élabore les différents-signaux H2, H4, H6, H8 décalés les uns par rapport aux autres. Le signal H8 est appliqué à un compteur par neuf 81 appelé compteur de bits avec lequel on constitue le signal 19. Ce signal T9 est appliqué par l'intermédiaire d'une porte "ET" 82 et d'une porte "ON" 83 à l'entrée d'un compteur par huit 84 dont une sortie est reliée à un compteur par seize 85 ; à une autre sortie de ce compteur 84 apparalt le signal7. Le compteur 85 se compose d'un compteur par huit 86 et d'une bascule 87 ; cette dernière bascule possède une entrée pour remise à "un" qui est connectée à la sortie d'une porte "ON" 88 et une entrée de remise à"zérd'qui est connectee à la sortie-d'une porte "ON" 89. Le compteur 81 peut être initialisé par un signal apparaissant à la sortie d'une porte "ON" 90. Dans le détecteur 40 on examine à des instants convenables si les mots MO ou Ml sont bien contenus dans le registre 34 ; pour cela, on a connecté à la sortie des décodeurs 30 et'32 deux portes "ON" 100 et 101 qui sont "ouvertes" par des signaux provenant des portes "ON" 102 et 103. Si un mot MO ou MI est bien contenu dans le registre 34,un signal de valeur logique "I" apparaît à la sortie d'une porte "ON" 104 à un court instant avant que le signal K ne prenne la valeur I à l'aide de trois bascules 105, 106 et 107 montées en registre à décalage, on emmagasine le résultat de trois examens successifs.Pour décider qu'il y a une perte effective de synchronisme, il faut qu'il y ait deux absences successives du meme mot ; lorsqu'on est dans ce cas, il va apparaître deux signaux de valeur "1" aux sorties Q des bascules 105 et 107 de sorte qu'à l'instant où le signal H4 prend la valeur "1" un signal de valeur "O" apparat - la sortie d'une porte "ON" 108 dont deux entrées sont reiies aux sorties Q des bascules 105 et 107 et dont une autre reçoit le signal H4. Ce dernier signal de valeur ltOt provoque la mise à zéro d'une bascule 109. Lorsque le signal présent sur le fil 42 a pris la valeur "O" la base de tenDs 36 n'est plus synchronisée (pour la resynchronisation on se base sur le fait que les seules informations reçues sur la ligne sont les mots MO et Ml et que par conséquent, tous les bits à l'état "1" correspondent à l'instant où le signal T9 prend la valeur 1). Le compteur 84 est bloqué d'une manière telle que le signal V7 reste à l'état I ; ceci est obtenu en fermant la porte 83 par un signal provenant d'une porte "ON" 110 dont deux entrées sont reliées aux sorties des bascules 105 et 109 et dont une troisième reçoit le signal M ; du fait du blocage du compteur 84 le compteur 85 est bloqué dans une position telle que soit le signal TRO soit le signal TR8 ait la valeur "1". D'autre part, la porte "ON" 90 est ouverte par un signal apparaissant à la sortie d'un inverseur 111 dont entrée est connectée à la sortie de la porte "ON" 110. Ainsi, si des signaux de ligne de valeur numérique égale à "T" apparaissent sur la ligne 3, ils vont initialiser le compteur 81 de manière telle que le signal T9 prenne la valeur "1" ; le signal de ligne de valeur 1 est aussi emmagasiné dans le registre 16 et après huit décalages il rentrera dans le registre 34 à l'instant où T9 prendra la valeur 1 ; c'est donc un des mots de code-repère qui s'emmagasinera dans le registre 34. Le signal de sortie de la bascule 109 appliqué à deux premières entrées de portes "ON" 112 et 113 les ferment de telle manière que les signaux TRO et TR8 présents sur leur deuxième entrée n'ont plus d'influence. Par contre la porte "ON" 114 est ouverte par le signal complémentaire apparaissant à la sortie Q de 109 qui est reliée à l'une des entrées de cette porte ; l'autre entrée de cette porte 114 reçoit un signal L ce qui permet de déterminer au moyen des portes 100 à 103 si les mots de code-repère sont emmagasinés dans le registre 34. Dès qu'un mot est reconnu MO ou Ml, le compteur 85 de-la base de temps 36 est positionné quelle que soit la position dans laquelle il était bloqué et d'une manière telle que soit le signal TRO prend la valeur I si c'est le mot MO qui est reconnu soit TR8 prend cette valeur si c'est le mot Mol ; ce positionnement est obtenu par les signaux de sortie des portes 88 et 89 dont une entrée de chaque est reliée respectivement par l'intermédiaire d'un inverseur 115, 116 aux sorties des portes 100 et 101 ; ces portes sont ouvertes d'une part par un signal qui provient de la sortie Q de la bascule 109 et qui est appliqué à leur deuxième entrée et d'autre part par le signal K appliqué à une troisième entrée. Un mot reconnu fait que le signal à la sortie Q de la bascule 105 prend la valeur "0"; la porte 110 se ferme ainsi que la porte 90 et la porte 83 s'ouvre ; le compteur 81 ne sera pas ainsi positionné intempestivement par des signaux parasites provenant de la ligne 3. La base de temps fonctionne alors sans pour cela qu'on ait encore décidé que le synchronisme soit effectif. On attend un temps égal à la durée de 8 trames pour vérifier si un autre mot peut être reconnu. Deux cas alors peuvent survenir ler cas Un autre mot est reconnu alors à la sortie Q des bascules 105 et 106 on aura un signale valeur 1 ; mais avant que le signal sur le fil 42 passe à ltétat "O" il faudra qu'on reconnaisse une troisième fois consécutive un mot alors les signaux aux sorties Q des bascules 105, 106, 107 seront égaux à "X" en valeur logique et une porte "ON" 117 dont les entres sont reliées aux sorties Q de ces bascules délivrera un signal de remise à "1" pour la bascule 109. 2ème cas On ne reconnaît pas un autre mot : le signal à la sortie Q prend alors la valeur "1" ce qui mène à la situation antérieure à la première reconnaissance de mot. REVENDICATIONS 1. Système de transmissin.d'informations comprenant au moins deux unités'réunies en boucle par des lignes de transmission d'informations multiplexées selon des canaux répartis dans le temps et repérés par au moins un code-repère, lesdites unités étant pourvues d'une partie réception desdites informations multiplexées pour les distribuer en des voies séparées, d'une partie émission d'informa- tions multiplexées pour multiplexer les informations provenant de voies séparées et d'au moins une base de temps synchronisée à l'aide de code-repère, système caractérisé en ce que chaque unité est munie d'un détecteur de perte de synchronisme qui, en cas de perte, commande en direction d'une autre unité l'émission d'un signal d'alarme et d'un détecteur de signal d'alarme pour, en cas de réception de ce signal, bloquer l'émission d'informations multiplexées. 2. Système de transmission selon la revendication 1 caractérisé en ce que le signal d'alarme est émis dans un espace de temps du multiplex. 3. Système de transmission selon la revendication 1 ou 2 caractérisé en-ce que le signal d'alarme est constitué par un blocage total de l'émission sur la ligne de transmission. 4. Système de transmission selon l'une des revendications I à 3 dans lequel lesdites bases de temps comprennent un compteur de bits caractérisé en ce que la commande d'initialisation de ce compteur est connectée dans le cas de la perte de synchronisme, à la ligne de transmission. 5. Système de transmission selon l'une des revendicationsl à 4 caractérisé en ce que lesdits canaux sont repérés à l'aide de deux codes-repères dont chaque élément est réparti dans ledit multiplex 6. Système de transmission selon la revendication 5 caractérisé en ce que le détecteur de synchronisme est agencé pour délivrer un signal de perte de synchronisme dès que le meme mot n'a pas été reconnu deux fois de suite. 7. Système de transmission selon la revendication 6 caractérisé en ce que le détecteur de synchronisme est agencé pour que le signal de perte de synchronisme ne disparaisse que lorsque trois fois de suite lesdits codes-repères ont été reconnus.