Brevet FR2316658A1 — publié le 19770128

L'invention concerne un procédé pour traiter des instructions machine comportant des opérandes formés d'ensembles de multiplets dans un' processeur microprogrammé d'une installation de traitement des données comportant une orientation des mots, et selon lequel pour le traitement multiplet par multiplet d1un ensemble de multiplets, il se produit à nouveau toujours le dérou- lement d'une boucle de microprogramme, dans laquelle, outre la préparation des opérandes, les multiplets devant être respectivement traités sont sélectionnés et combinés, des résultats sont mé morisés temporairement, des longueurs des parties non encore traitées des ensembles de multiplets sont décomptées et des contrtles d'adresses et de longueurs sont exécutés. Dans des installations connues de traitement des données, il est prévu, pour le traitement de tels ensembles de multiplets, des instructions logiques ou décimales déterminées possédant des formats d'instructions différents. Naturellement, ces instructions contiennent également toujours le code d'opération, c'est-à-dire un code concernant le type de 11 opération à exécuter et la caractérisation des opérandes auxquels cette opération doit étre exécutée. Ces instructions se différencient cependant par leur format et se répartissent ici en deux groupes : dans le premier groupe, on trouve les opérandes situés en des emplacements de mémoires de travail et l'instruction contient les adresses de départ des opérandes ainsi que leurs longueurs, caractérisées par le nombre des multiplets.En ce qui concerne le second groupe d'instructions, le premier opérande possédant une longueur égale à un multiplet est caractérisé par l'adresse, tandis que le second opérande est un opérande immédiat, c 'est-à-dire un opérande qui est Indique immédiatement @@@@ l'instruction. Le traitement de telles instructions machine comportant des opérandes formés de multiplets steffectue dans le cas de pro cesseurs#microprogrammés d'installations de traitement des données, multiplet #ar multiplet dans une boucle d'un microprogramme.Dans cette boucle, les opérar#0s sont par exemple préparés ou mis à disposition mot par moto différents multiplets sont respectivement choisis et également combinés entre eux conformément à l'opé- ration désirée de traitaraent, les résultats sont mémorisés tempo- rairement et simultanémervt différents contrôles ou tests sont ef fectués. Ces dernIers ont pour objet notamment le décompte et le contrôle de longueurs et le décompte d'adresest.- Le problème essentiel lors du traitement multiplet par multiplet d'ensembles de multiplets réside dans le fait que ces ensembles de multiplets peuvent avoir des longueurs différentes et également ne sont en général pas alignés sur une limite de mot dans la mémoire de travail, tandis que des unités de traitement des processeurs sont en général orientées du point de vue des mots. Malgre un défaut de coincidence entre la constitution des opérandes d'une instruction machine et la structure d'une unité de traitement, dans tous les cas des multiplets quelconques de deux opérandes doivent pouvoir titre combinés entre eux lors du traitement d'ensembles de multiplets. L'invention a pour but de fournir un procédé du type indiqué plus haut qui permet, avec une dépense en circuit supplémentaire faible, un traitement efficace et rentable, multiplet par multiplet, d'ensembles de multiplets dans une boucle de microprogramme. Cela signifie que les signaux de commande, décodés à partir du microprogramme dans une unité de commande du processeur, peuvent commander le déroulement des opérations de traitement dans l'unité de traitement du processeur de la façon la plus simple possible, c1est-à-dire sans dépense élevée du point de vue des circuIts et avec une économie de temps, c'est-à-dire sans occupation trop longue de l'unité de traitement. Ce problème est résolu conformément à l'invention gracie au fait que les adresses des opérandes devant étire traités respectivement en commun sont enregistrées, en étant commandées par un microprogramme, dans des registres d'adresses et que ces opérandes euximemes sont préparés ou mis à disposition dans des registres d'opérandes englobant respectivement un mot machine, que l'ensemble du déroulement ultérieur dans la boucle de programme est commandé avec une micro-instruction particulière unique, à savoir ce qu'on appelle une micro-instruction formée d'ensembles de multiplets, dont la fonction principale et les fonctions par ticulières sont traitées en parallèle dans un cycle machine unique, que les multiplets, qui doivent être combinés entre eux lors de l'exécution d'une micro-instruction formée d'ensembles de multiplets et qui sont préparés dans des registres de travail, sont sélectionnés de façon indexée sur la base des deux positions binaires possédant les poids les plus faibles des adresses de mémoire de travail, mémorisées temporairement dans des registres d'adresses, des deux opérandes formés de multiplets, qu'avec les multiplets sélectionnés ,dans une unité de traitement il se produit l'exdoution de l'opération de traitement déterminée par la fonction principale et qu'ensuite le résultat en découlant est ténorisé temporairement dans le premier registre de travail à l'emplacement du multiplet sélectionné du premier opérande jus- qu'à ce que le mot de mémoire préparé de cet opérande soit traité globalement et que le résultat soit, à partir de là, transmis dans la mémoire de travail, et que la mémorisation de résultats partiels et définitif s ainsi que la préparation de nouveaux mots des opérandes sont déclenchées à nouveau par d'autres microinstructions dont les adresses sont produites avec des fonctions secondaires de la micro-instruction formée d'ensembles de multiplets. Cette solution permet d'effectuer dans un cycle tachine unique le déroulement unique d'une boucle de microprograne, dans laquelle respectivenent un multiplet des opérandes est traité. Ceci est basé notaient sur la constitution des micro-instructions formées de multiplets, choisies (con- cela ressort d'une premiè- re variante de l'invention) avec lesquelles on peut exécuter un grand noibre de contztles et de tests dans des fonctions secondaires, parallèlement à la fonction principale proprement dite, c'est-à-dire à l'opération de coibinaison multiplet par multiplet des deux opérandes. Ce travail en parallèle est exécuté essentiellement avec des dispositifs de co atation par ailleurs présents de l'unité de commande et de 1 'unité de traitement du processeur, étant donné que la plupart des fonctions secondaires sont utilisées gale- ment dans d'autres micro-instructions. Cosse cela résulte d'autres variantes de l'invention, seuls sont nécessaires des dispositifs de commande particuliers pour la sélection indexée des multiplets sur la base des deux positions binaires possédant les poids les plus faibles des adresses des opérandes dans la mémoire de travail et pour la sélection de priorité des essais exécutés. Sur la base de cette sélection de priorité, il se produit dans une microinstruction formée d1 ensembles de multiplets, mêiorisée temporai- remuent dans le registre de micro-instructions, le prélèvement d'adresses de séquences déterminées qui conduisent à des sauts dans le microprograne, en sorte que des résultats provenant de registres de travail de l'unité de traitement du processeur peuvent cotre placés dans la mémoire#de travail ou bien qu'à partir de cette dernière, des parties d'opérandes devant Outre encore traitées peuvent Outre transmises dans ces registres de travail. Ce travail en parallèle possible, pour une dépense en circuit supplémentaire faible, grtce à la conformation des micro-instruc- tions formées d'ensembles de multiplets conduit à un gain élevé de puissance par rapport à des installations dans lesquelles une boucle de microprogramme est formée, pour le-traitenent d'un multiplet d'un ensemble de multiplets, par plusieurs micro-instructions, et signifie en outre également une économie en place dans la mémoire de microprogrammes. A titre d'exemple, on a décrit ci-dessous et illustré schématiquement aux dessins annexés les dispositifs selon l'in- vention pour la mise en oeuvre d'un procédé confârme à la présen- te invention. La figure 1 montre le schéma-bloc d'un processeur mi croprogrammé comportant une unité de commande et une unité de traitement et le système de mémoire principale, associé à ces unités par l'intermédiaire d'un coordinateur et comportant une mé- moire de travail et une mémoire de microprogrammes, dans laquelle on peut effectuer un enregistrement. La figure 2 représente schématiquement la constitution d'une micro-instruction formée d'ensembles de multiplets confor dément à son format. La figure 3 représente le schéma fonctionnel de déroule- ment pour la représentation des opérations élémentaires devant store exécutées avec une micro-instruction formée d'ensembles de multiplets. La figure 4 représente schématiquement la sélection indexée de multiplets pour une opération de combinaison, ainsi que la mémorisation temporaire du résultat partiel. La figure 5 représente schématiquement la formation des adresses de séquencoeen fonction de différents tests et contrôles et de branchements, qui y sont liés, lors du déroulement du microprogramme. On va expliciter ci-après de façon résumée, en référence à la figure 1, la constitution schématique d'un processeur com- mandé par microprogrammes et comportant une unité de commande SS et une unité de traitement VE, afin de pouvoir décrire ensuite, sur la base d'un tel processeur, un procédé pour traiter des instructions machine comportant des opérandes d'ensembles de multi plets dans un processeur commandé par microprogrammes. Outre le processeur, la figure 1 montre un système de mémoire principale HSP qui est lié à l'unité de commande SE par l'intermédiaire d'un coordinateur KOOR.Le système de mémoire principale HSP contient, outre une mémoire de travail ASP, une mémoire de microprogrammes MSP, dans laquelle on peut réaliser des enregistrements et dans laquelle la majeure partie des microprogrammes est enregistée. En outre, on a représenté schématiquement un dispositif SPS de commande de raccordement de mémoire au moyen duquel des données de mémoire sont introduites dans la mémoire principale ou en sont extraites. Dans l'unité de commande SE elle-même, il est prévu, outre la mémoire MSP de microprogrammes lente, située dans la mémoire principale, deux autres sources de microprogramme5 : en effet, par l'intermédiaire d'un dispositif MBA d'adressage de micro-instructions, on peut adresser aussi bien la mémoire MSP de microprograsmes, dans laquelle on peut effectuer des enregistrements, qu'une mémoire tampon MC de microprogrammes ou une mémoire fixe ROM La mémoire tampon de micro-instructions MC, relativement petite, reçoit des parties en circulation de micro programmes en sorte que lesdites parties doivent titre lues, dans le cas d'une utilisation réitérée, seulement une fois à partir de la mémoire lente MSP de microprogrammes. La mémoire fixe ROM, qui est encore en outre prévue, contient différentes parties non modifiables du microprogramme, notamment des parties qui ne doivent également pas être perdues dans le cas d'une défaillance de l'alimentation en courant, telles que des programmes de chargement, etc. On peut transmettre au choix à partir des trois mémoires indiquées de micrcprogrammes MSP, MC et ROM, différentes micro instructions dans un registre de micro-instructions MBR. Ce der iew permet de commander d'une part le dispositif MBA d'adressage de micro-instructions, ainsi qu'une unité de décodage DEC re premier tee seulement e façon schématique. Cette dernière décode les différentes - binaires d'une micro-instruction se trouvant dans le registre de micro-instructions MBR et les convertit en des signaux de commande qui commandent le flux de données dans l'unité de traitement VE, et ce dans un circuit non représenté ici.En GV e, l'unité de commande oE contient, de la même façon que le dispositif NBÂ d'adressage de micro-instruc- tions, une unité représentée ici de façon simplifiée, désignée sous le nom de dispositif SPA d'adressage de la mémoire de travail et prévue pour réaliser l'adressage de la mémoire de travail ASP. A l'unité de commande SE est associée une unité de traitement VE comportant une structure registres-lignes omnibus. Cette unité de traitement contient à cet effet en plus d'une mémoire de registre, qui est souvent désignée également sous le nom de "bloc-notes", des registres d'adresses dont deux ont été reprd- sentés ici expressément e façon détaillée, à savoir les registres A-RES et 3-REG. Cette unité de traitement comporte en outre des registres de travail dont seuls deux d'entre eux ont été ici représentés expressément et sont désignés par les références U-REG et V-REG. Outre d'autres registres de commande ST-REG, l'unité de traitement VE contient une unité de combinaison arithmétique et logique ALU et une unité de décalage SU qui sont reliées entre elles ainsi qu1P#ux registres indiqués, par l'intermédiaire de trois lignes omnibus A-3us, 3plus et C-Bus larges chacune d'un mot de mémoire. A la suite de cette explication résumée d'un processeur microprogrammé, on va décrire maintenant un procédé pour traiter des instructions machine comportant des opérandes formés d'ensem- bles de multiplets dans un tel processeur. Une caractéristique importante de ce procédé est l'utilisation de micro-instructions formées d'ensembles de multiplets, dont la structure de principe est représentée schématiquement sur la figure 2. Pour cet exemple, on suppose qu'un mot machine ainsi qu'une micro-instruction peuvent englober 32 positions binaires.Cette cotncidence résulte du fait que l'on suppose, comme cela a dé#à été expliqué, une mémoire de microprogrammes MSP, dans laquelle on peut effectuer des enregistrements, et qui constitue une partie du système de mémoire principale HSP et est commandée de la même façon que la mémoire de travail proprement dite ASP. Conformément à la constitution de principe, représentée sur la figure 2, d'une micro-instruction formée d'ensembles de multiplets, ces 32 positions binaires se répartissent en un certain nombre de différents ensembles : des micro-instructions d'ensembles de multiplets se différencient d'autres groupes de micro-instructions par un signal caractéristique de groupe GR comportant trois bits.A cbté de ce signal caractéristique de groupe, le signal caractéristique de fonction F de la microinstruction formée d'ensembles de multiplets, qui détermine la fonction principale de cette micro-instruction est codé dans un ensemble ou zone s'étendant sur quatre bits. I1 peut stagir tout aussi bien d'une opération de combinaison logique que d'une fonction binaire ou décimale d'additionneur. La micro-instruction contient en outre deux ensembles ou zones, s'étendant chacune sur respectivement cinq bits, pour des adresses d'opérandes ADRI et ADR2, dans lesquelles les adresses du registre de travail sont déterminées pour deux opérandes formés ~ de multiplets OP1 et OP2 devant être combinés ensemble. La micro-instruction contient en outre une zone de signal carac téristique s'étendant sur un bit pour la détermination de la direction de traitement R, en sorte que les deux opérandes peuvent être traités soit à partir de la gauche, soit à partir de la droite. A cette zone de signal caractéristique se raccorde une zone s'étendant sur deux bits et prévus pour un contrôle de comptage. De ce fait, le comptage ultérieur des adresses d'opérandes peut être commandé et l'on peut sélectionner le fait que seule i 'adres- se du premier opérande ou bien seule l'adresse du second opérande ou bien les adresses des deux opérandes peuvent être décomptées. Le format des micro-instructions formées d'ensembles de multiplets contient en outre, en temps qu'autre partie constitutive essentielle, trois zones s'étendant sur quatre bits chacune et prévues pour des adresses de séquencoe de micro-instructions FA1 à FA3. noe cela sera encore explicité, ces zones préparent ou mettent à disposition les adresses de séquences nécessaires pour les différents branchements possibles de la boucle de micro prografle. L'ixportance de cette constitution formelle du format des laicro-instructions. formées d'ensembles de multiplets résulte de l'exemple représenté sur la figure 3 pour le déroulement fonctionnel d'une instruction de combinaison logique déterminée. La représentation graphique choisie d'un tel schéma de déroulement est courante cosse méthode de représentation dans le traitement des données et, par conséquent, est également utilisée dans ce cas. Le diagramme de déroulement contient une partie entourée par une ligne en traits discontinus qui caractérise toutes les fonctions d'une micro-instruction formée d'ensembles de multiplets. Pour les phases opératoires du procédé, représentées en outre sur la figure 3, il est nécessaire d'avoir autres micro-instructions qui sont également représentées par conséquent ici uniquement pour une meilleure compréhension. in outre, dans l'exprica- tion donnée ci-après d'une opération de combinaison logique multiplet par multiplet, on se référera également au montage expliqué en référence à la figure 1. tomme condition initiale de démarrage pour une microinstruction formée d'ensembles de Multiplets, ses deux opérandes formés de multiplets OPI et OP2 doivent être préparés ou mis à disposition, mot par mot, dans les deux registres de travail U-REG et Y-REG. Pour ce faire, ces opérandes sont extraits de la mémoire de travail ASP pour être placés avec les deux adresses d'opérandes dans les registres d'adresses A-REG et B-REG. On obtient de ce fait, sur le schéma de déroulement, un point de dé- part A servant de point de démarrage pour l'exécution de la microinstruction formée d'ensembles de multiplets. On a choisi ici comme exemple d'une micro-instruction formée par un ensemble de multiplets une instruction de combinai- son logique "#". opération de combinaison multiplet par multiplet, indiquée schématiquement dans le bloc 1, est représentée de façon plus nette sur la figure 4. On y a représenté tout d'abord deux éléments ASP1 et ASP2 de la mémoire de travail, qui contiennent le début des deux opérandes Les hachures représentées sur les deux éléflnts de la mémoire de travail indiquent que seul le premier opérande OPI est aligné sur une limite de mot WG.Lors de la préparation d'opérandes, un mot de la néioire de travail est alors respectivement reproduit dans les deux registres de travail U-REG et V-REG. Pour la combinaison des deux multiplets guides des deux opérandes de multiplets OPI, OP2, préparés dans les registres de travail U-REG et V-REG, le premier multiplet Uf et le second mul- tiplet V1 doivent être sélectionnés. Ceci est réalisé sur la base des deux positions binaires de poids les plus faibles des adresses A, 3 qui sont mémorisées dans les deux registres d'adresses A-REG et B-REG. Sur la figure 4, ces deux positions binaires sont indiquées au-dessus des deux éléments ASP1 et ASP2 des mémoires de travail.Dans le cas choisi, on a A3#, choisi, 31 = 0~ et B 3#, 31 = 01. L'exploitation de ces deux positions binaires a pour effet que dans le premier déroulement de la boucle de microprogramme, le premier multiplet U~ du premier opérande est combiné avec le second multiplet V1 du second opérande dans un organe de combinaison VG représenté schématiquement et qui constitue une partie de l'unité arithmétique et logique ALU. Le résultat est inscrit en retour dans le premier multiplet sélectionné U~ du registre de travail U-REG. Lors du traitement de micro-instructions formées de multiplets, respectivement avec la transmission du résultat dans un multiplet du premier registre de travail U-REG se produit le positionnement respectivement d'une bascule bistable d'affichage associée à ce multiplet, à savoir ce qu'on appelle un marqueur de multiplets, par exemple SM0. Les marqueurs de multiplets B0 ... sont exploités lors de l'inscription du résultat mémorisé temporairement, dans la mémoire de travail ASP : dans le mot sélectionné de la mémoire de travail, seuls les multiplets, dont les marqueurs associés de multiplets sont positionnés, sont modifiés. Si les multiplets indexés sont transmis, tous les marqueurs de multiplets sont ramenés à l'état initial et les affichages sont à nouveau reconstitués lors de l'exécution ultérieure de microinstructions formées d'ensembles de multiplets. Lors du déroulement fonctionnel de la micro-instruction conformément à la figure 3, il est ensuite vérifié dans le bloc 2 si l'ensemble des multiplets est complètement traité. Ceci stefl fectue au moyen d'un essai de longueur indiqué dans le bloc 2. Ceci permet un premier branchement désigné par a. Dans le cas d'un essai négatif, il se produit ensuite un second essai indiqué dans le bloc 3 pour savoir si le mot circulant du premier opérande OPI est traité complètement. Le test positif conduit à un second branchement désigné par b. Dans le cas où le test est négatif, il se produit ensuite un troisième test indiqué dans le bloc 4 pour savoir si le mot circulant du second opérande OP2 est traité complètement. Ce troisième test permet un troisième branchement désigné par c. Cependant, si également ce test est négatif, comme dans le cas de l'exemple choisi ici, il se produit automatiquement un branchement sur d et, conformément au bloc 5, le contenu de la zone d'adresses FAI est transmis dans le registre MBA d'adresses de micro-instructions. En outre, conformément aux indications dans les blocs 6, 7 et 8, le dispositif indicateur L de longueurs est diminué de 1 et les deux adresses des opérandes de multiplets OPI et OP2 sont accrues de 1. De#ce fait, la micro-instruction formée d'un ensemble de multiplets est terminée.Comme microinstruction suivante, il se produit alors l'exécution de la mi cro-instruction adressée par la zone d'adresses Fla1, c'est-à-dire ici à nouveau la micro-instruction formée d'un ensemble de multiplets, qui a exécuté un saut sur elle-même. Cependant, au moins lors du quatrième déroulement, l'essai indiqué dans le bloc 3 est satisfaisant. Pour le branchement désigné par b, le contenu du registre MBA d'adresses de micro-instructions est accru de 1, comme cela est indiqué dans le bloc 31. Conformément aux blocs 32 # 34, le dispositif d'afficha- ge de longueurs est réduit de-î et les adresses des deux opérandes de multiplets CPI et OPS sont accrues de 1. Etant donné que le mot circulant du premier opérande CPI est complètement traité, comme le test l'a indiqué, le résultat partiel se trouvant dans le premier registre de travail U-REG doit alors être mémorisé. Comme cela a été explicité plus haut, les multiplets indexés par des marqueurs positionnés de multiplets 3M# ... 3M3 B#jsont alors transmis et les marqueurs de multiplets sont ensuite ramenés à l'état initial. Ensuite, un nouveau mot de mémoire de travail du premier opérande OP1 est préparé dans ce registre. Comme indiqué dans le bloc 35, cela s'effectue sur la base d'une micro-instruction particulière qui est sélectionnée avec la nouvelle adresse qui se trouve maintenant dans le registre MBA d'adresses de micro-instructions.Après cette préparation d'un nouveau mot du premier opérande de multiplets CPI, un test est réalisé en outre conformément au bloc 36 pour savoir si dven- tuellement également le mot circulant du second opérande de multiplets OP2 est traité complètement. Si cet essai est positif, et avant que le microprogramme puisse revenir à nouveau à la microinstruction formée d'ensembles de multiplets en (A), un cuveau mot du second opérande doit être encore également préparé dans le second registre de travail V-REG, conformément au bloc 37. Le troisième branchement c provenant du troisième test dans le bloc 4 correspond essentiellement à ce branchement b, qui vent entre décrit, à cette différence près que dans cette branche, aucun résultat ne doit être transmis à la mémoire de travail ASP. Cette différence de fonctionnement peut être obtenue grtce au fait que, avec le bloc 41, le contenu de la troisième zone d'adresses de séquences FA3 est transmis dans le registre MBA d'adresses de micro-instructions. A ceci se raccorde le fait de la diminution de I, déjà décrite dans les deux branches, du dispositif L d'affichage de longueurs de multiplets ainsi que l'accrois- sement respectif de i des deux adresses d'opérandes dans les blocs 42 à 44.Grace à une micro-instruction déterminée sur la base de la nouvelle adresse de micro-instruction, un nouveau mot du second opérande est alors encore préparé dans le second registre de travail V-REG avant l'entrée du microprogramme au point de départ A, comme ceci est indiqué dans le bloc 43. Enfin, il faut encore considérer le branchement a qui se produit automatiquement lorsque l'essai de longueurs est positif. Si le système indicateur de longueurs de multiplets est L = ~, l'ensemble des multiplets est complètement traité. La seconde zone d'adresses de séquences FA2 est alors transmise à partir de la micro-instruction formée d'ensembles de multiplets, située dans le registre de micro-instructions, dans le registre MBA d'adresses de micro-instructions. De ce fait, il se produit l'adressage d'une nouvelle micro-instruction avec laquelle la dernière partie du résultat situé dans le premier registre de travail U-REG est mémorisé dans la mémoire de travail ASP et alors le microprogramme pour le traitement d'ensembles de multiplets est terminé, comme ceci est indiqué dans le bloc 22. Si alors avec une telle micro-instruction formée d'ensembles de multiplets, un déroulement de boucle doit être terminé dans chaque cycle machine, à côté de la fonction principale de l'instruction, indiquée dans le bloc 1, également toutes les autres fonctions doivent être exécutées en parallèle dans le domaine de la figure 3 entourée par un trait discontinu, en tant que fonctions secondaires.Cependant, ceci ne signifie aucune dépense accrue du point de vue de la technique de montage étant donné que dans 1 'unité de traitement proprement dite VE du processeur, les hypothèses relatives au montage pour chaque test et chaque con truble doivent être dé#à présentes en soi et qu'un tel fonctionnement en parallèle est tout à fait usuel dans la microprograna- tion. Dans le cas présent cependant, il existe encore une particularité dans la mesure où au total quatre branches sont possibles lors du déroulement d'une micro-instruction et que, par conséquent, les branchements, dont les conditions sont testées en parallèle, doivent être rendus prioritaires. La priorité la plus importante est affectée au branchement a. Les branchemerts b, c et d ont une priorité inférieure ordonnée suivant la succession indiquée. Cet établissement de priorités est commandé par une unité PSE de commande par programmes, qui est représentée schématiquement sur la figure 5 et qui est constituée de façon usuelle sous la forme d'un réseau de priorité, ciblé de façon fixe. Cette unité est branchée entre le registre de MBR de micro-instructions et le registre MBA d'adresses de micro-instructions et fait partie de l'unité de décodage et de commande DEC. L'unité de commande de priorité fait passer directement, comme indiqué schématiquement sur la figure 5, respectivement l'une des zones d'adresses de séquences FAI à FA3 en fonction de signaux de- commande, dérivés des essais positifs, dans le registre MBA d'adresses de--micro-instruc- tions. Ainsi, il est maintenant clair que, pour le traitement de micro-instructions formées d'ensembles de multiplets, seuls sont nécessaires essentiellement des montages qui sont également nécessaires dans le cas d'un ensemble d'autres micro-instructions. Seul est nécessaire en supplément un dispositif de commande pour l'établisserent de priorités d'essaisouou d'adresses de séquences, implicites, comme ceci est représenté sur la figure 5. Pour le gain en puissance obtenu et pour la réduction obtenue de la place nécessaire dans la mémoire de microprogrammes, cette dépense du point de vue du montage est faible d'une façon admissible en sorte que le déroulement apparemment très compliqué d'une microinstruction formée d'ensembles de multiplets -comme ceci résulte de la figure 3- représente en réalité une simplification importante dans le traitement d'ensembles de multiplets par un processeur microprogrammé. R B V s N D I C A T I O N S 1. Procédé pour traiter des instructions machine comportant des opérandes formés d'ensembles de multiplets dans un processeur microprogrammé d'une installation de traitement des données comportant une orientation des mots, et selon lequel pour le traitement multiplet par multiplet d'un ensemble de multiplets, il se produit à nouveau toujours le déroulement d'une boucle de microprogramme, dans laquelle, outre la préparation des opérandes, les multiplets devant être respectivement traités sont sélectionnés et combinés, des résultats sont mémorisés temporairement, des longueurs des parties non encore-traitées des ensembles de multiplets sont décomptées et des contrles d'adresses et de longueurs sont exécutés, caractérisé par le fait que les adresses des opérandes (OP1, OP2) devant être traités respectivement en commun sont enregistrées, en étant commandées par un microprogramme, dans des registres d'adresses (A, B) et que ces opérandes euxmêmes sont préparés ou mis à disposition dans des registres d'opé- randes (U, V) englobant respectivement un mot machine, que lsen- semble du déroulement ultérieur dans la boucle de programme est commandé avec une micro-instruction particulière unique, à savoir ce qu'on appelle une micro-instruction formée atensembles de multiplets, dont la fonction principale et les fonctions particulières sont traitées en parallèle dans un cycle machine unique, que les multiplets (par exemple Uf et V1), qui doivent être combinés entre eux lors de l'exécution d'une micro-instruction formée d'ensembles de multiplets et qui sont-préparés dans des registres de travail (U-REG, v-REG), sont sélectionnés de façon indexée sur la base des deux positions binaires possédant les poids les plus faibles (par exemple A3#, 31 et B3#, B31) des adresses de mémoire de travail (#R (OP1)), (ADR (OP2)), mémorisées temporairement dans des registres d'adresses (A, B), des deux opérandes (oui, OP2) formés de multiplets, qu'avec les multiplets sélectionnés dans une unité de traitement (VE) il se produit l'exécution de l'opéra- tion de traitement déterminée par la fonction principale et au'en suite le résultat en découlant est mémorisé temporairement dans le premier registre de travail (U) à l'emplacement du multiplet sélectionné du premier opérande (U0) jusqu'à ce que le mot de mémoire préparé de cet opérande soit traité globalement et que le résultat soit, à partir de là, transmis dans la mémoire de travail (ASP), et que la mémorisation de résultats partiels et définitifs ainsi que la préparation de nowteaux mots des opérandes sont déclenchées à nouveau par d'autres micro-instructions dont les adresses sont produites avec des fonctions secondaires de la micro-instruction formée d'ensembles de multiplets. 2. Procédé suivant la revendication 1, caractérisd par le fait que les micro-instructions formées d'ensembles de multiplets contiennent, dans leur format, les ensembles suivants a) un signal caractéristique de groupe (GR) pour différencier des micro-instructions formées d'ensembles de multiplets, d'autres groupes de micro-instructions, b) un signal caractéristique de fonction (F) pour définir la fonction principale devant entre exécutée avec l'instruction, c) une première zone d'adresses (ADRI) pour le registre d'adresses du premier opérande formé de multiplets (OPi), d) une seconde zone d'adresses (ADR2) pour le registre d'adresses du second opérande formé de multiplets (OP2) et e) trois autres zones (FA1 à FA3) pour caractériser des adresses de séquences de micro-instructions dans lesquelles sont indiquées des adresses de saut dépendant d'essais en ce qui concerne la longueur (i) traitée des ensembles de multiplets et en ce qui concerne le traitement progressif des opérandes préparés. 3. Procédé suivant la revendication 2, caractérisé par le fait que le format des micro-instructions formées d'ensembles de multiplets contient en outre une zone pour des contrôles de comptage (zK) et une autre zone pour la détermination du sens de traitement (R). 4. Procédé suivant l'une quelconque des revendications 1 à s caractérisé par le fait qu'avec la mémorisation intermédiai- re du résultat d'une opération d'ensembles de multiplets dans une partie du premier registre de travail (U-REG), il se produit le positionnement d'une bascule bistable d'affichage associée à ce multiplet du registre, à savoir ce qu'on appelle le marqueur de multiplets (bu0, 3M1, 3M2 et Su3), que lors de la transmission du résultat à partir du premier registre de travail dans la mémoire de travail (ASP) seuls peuvent être adressés par le mot sélectionné de la mémoire de travail les multiplets dont le martueur de multiplets associé est positionné, et que, lors de la transmission indexée ainsi multiplet par multiplet du résultat, tous les m2rqueurss de multiplets sont remis à l'état initial. 5. Procédé suivant l'une quelconque des revendications 1 à 4, caractérisé par le fait que les essais implicites, devant être réalisés en parallèle pour la fonction principale d'une micro-instruction formée d'ensembles de multiplets, sont mis en oeuvre en étant commandés par une unité (PSE) de commande de priorité, dans laquelle des priorités sont associées suivant une succession décroissante à l'essai de longueur (2), aux essais respectifs pour le traitement du premier et du second opérandes (3, 4) et à la condition (aucun essai positif), qu'avec l'essai respectivement positif de priorité la plus élevée se trouve déclenchée, par l'unité de commande de priorité, la transmission d'une zone d'adresses de séquences (FA1, FA2 et FA3) de la microinstruction située dans le registre (MBR) de micro-instructions dans le registre (MBA) d'adresses de micro-instructions ou bien l'augmentation de "1t du registre (MBA) d'adresses de microinstructions et que de ce fait est déterminée une adresse de séquence de la micro-instruction suivante, avec laquelle le microprogramme continue.