Brevet FR2298244A1 — publié le 19760813

La présente invention concerne un circuit d'interface destiné à la commande par multiplexage de dispositifs présentant un seuil, et notamment de dispositifs d'affichage constitués par des matrices ou des groupes de digits utilisa@t des cellules à cristaux liquides. On rappelle que la commande par multiplexage d'une matrice d'éléments consiste à commander les élements non plus individuellement, mais en les groupant ligne par ligne ou colonne par colonne, les différentes lignes, ou les différentes colonnes, étant commandées successivement. Ainsi, dans le cas particulier où les éléments ont à transcrire une information binaire -ce qui est le cas notamment des dispositifs d'affichage, où les éléments. doivent être ou éteints, ou allumés- une commande par multiplexage opérant, à titre d'exemple, par les lignes, fonctionne de la façon suivante. Un générateur de commande envoie simultanément à la matrice pendant un laps de temps donné, autant de signaux logiques de commande qu'il y y a de lignes et de colonnes dans la matrice ; le signal lo- gique nl" est adressé å la ligne à commander, les autres lignes recevant le signal "O" et les colonnes recevant le signal logique "0" ou 1n à transcrrre dans les éléments correspondants de la ligne à laquelle est adressé le signal unité ; pendant le laps de' temps suivant, un nouvel ènsemble de signaux est envoyé de la meame façon à une autre ligne, et ainsi de suite jusqu'à 'ce que toutes les lignes aient été adressées.Le rôle du circuit d'interface est alors de recevoir du générateur de commande, pour chacune @des lignes et colonnes, le signal logique qui lui est destiné et de.transcrire ce signal sous forme de tensions appropriées à La commande des éléments de la matrice. Il est également connu que lorsque les éléments composant la matrice -sont des dispositifs à seuil qui, comme par exemple' les dispositifs à cristaux liquides, ne sont sensibles qu'à la valeur absolue de la tension d'excitation, indépendemment de son signe, il est possible d'appliquer aux éléments de la matrice une tension de commande égale au triple de la tension seuil VS, à condition de disposer de quatre niveaux de tension V, V + VS, V + 2VS et V + 3VS, où V est une tension arbitraire. les seuls éléments excités sont ceux qui sont à 11 intersection d'une ligne à la tension V et d'une colonne à la tension V + 3Vs, et sont ainsi soumis à une différence de potentiel 3Vs , triple de la tension seuil. les autres éléments étant soumis à une différence de potentiel Vs (intersection d'une ligne à la tension V et d'une colonne à la tension V + Vs ou d'une ligne à la tension V + 2VS et d'une colonne à la tension V + 3Vs) ou -Vs (ligne à la tension V + 2Vs, colonne à la tension V + Vs), ne sont pas excités puisque l'effet utilisé ne se manifeste que pour une différence de potentiel supérieure en valeur absolue à la tension seuil. Enfin, on sait par ailleurs qu'un dispositif d'affichage digital comportant M digits de N segments est susceptible du même type de commande par multiplexage qu'une matrice de M lignes et N colonnes. l'électrode commune des N segments d'un même digit fait office de ligne, et tous les segments identiques des différents digits sont électriquement connectés pour faire office de colonnes. En ce qui concerne plus particulièrement les dispositifs d'affichage utilisant des cellules à cristaux liquides, il n'est pas inutile de rappeler que leurs applications ont été jusqu'à présent limitées principalement par les difficultés posées par les circuits d'interface. Alors qu'un des principaux intérêts de ces cellules est de n'entratner que de très faibles puissances de commande, les circuits d'interface jusqu'à présent proposés pour leur mise en oeuvre étaient en eux-mêmes de gros consommateurs d'énergie.En outre, leur complexité, liée à l'existence d3.une tension seuil et à la quasi obligation d'une commande en tension alternative pour accroître la durée de vie des cellules, rendait ces circuits d'interface par trop volumineux. I1 apparait maintenant que l'emploi futur de matrices importantes ou d'affichages comportant plus de huit digits à sept segments et utilisant des cellules à cristal liquide, soit conditionné par la réalisation circuits d'interface intégrés, peu encombrants et à faible consommation. l'objet de la présente invention est précisément un circuit d'interface pour commande par multiplexage qui réponde à ces divers impératifs. Le présent circuit est notamment utilisable pour la commande des dispositifs d'affichage à cristaux liquides, et ceci quelque soit leur-mode de fonctionnement : diffusion dynamique, biré fringence ou structure Pn hélice. I1 permet de fournir une tension d'excitation alternative triple de la tension de seuil. Enfin, notamment du fait qu'il ne met en jeu aucun élément résistif faisant office de diviseur de tension, il est facilement intégrable. Conformément à la présente invention, on constitue un circuit d'interface en associant à chaque ligne et à chaque colonne un groupe de trois commutateurs à deux positions disposés en Y. les quatre entrées présentées par les deux commutateurs formant les branches supérieures de 1'Y reçoivent les tensions d'alimentation V, V + Vs, V + 2Vs et V + 3V. te commutateur formant la branche inférieure qui a ses deux entrées reliées aux sorties des deux commutateurs précédents, alimente par sa sortie la ligne ou la colonne associées. le signal binaire de commande destiné à la ligne ou à la colonne commande soit les deux premiers commutateurs, soit le troisième, tandis qu'un signal de commutation binaire commun à toutes les lignes et colonnes, commande soit le troisième commutateur, soit les deux premiers. l'invention et les avantages qu'elle présente seront mieux compris à l'aide de la description détaillée ci-après et des dessins annexés, où: - la figure 2 représente le schéma d'un circuit d'interface selon l'invention, coopérant avec une matrice d'éléments, un générateur de commande par multiplexage et un générateur de tensions d'alimentation - la figure 2 représente selon l'invention le schéma d'un des blocs identiques constituant le circuit d'interface de la figure t. On peut voir, sur la figure 1, un schéma de principe montrant la connexion du circuit d'interface selon l'invention avec d'une part, la matrice à multiplexer, et d'autre part, le générateur de commande émettant les signaux logiques de multiplexage et le géné rateur de commande émettant les signaux logiques de multiplexage et le générateur d'alimentation en tension de la matrice. La matrice t est composée de M x N éléments à seuil, par exemple M x N cellules à cristal liquide E11, ..., M ; les électrodes inférieures de ces cellules sont interconnectées pour former les lignes li, ..L3, les électrodes supérieures le sont également pour former les colonnes C1, ... CN. Ces cellules, toutes identiques, sont caractérisées par l'existence d'une tension de seuil VS : le phénomène électro-optique mis en jeu pour l'affichage (diffusion dynamique par exemple) ne se manifeste que si la différence de potentiel appliquée entre les bornes de la cellule est supérieure à Vs. le générateur de commande 2 émet l'ensemble de (M + N) signaux logiques binaires simultanés SL1, ... SLM, Sc1, ... ScN, renouvelés à la fréquence F, nécessaire pour la commande par multiplexage de la matrice. L'existence des générateurs 3 et 4 est liée au fonctionnement du dispositif d'interface. le générateur 3, synchronisé avec le générateur de commande 2 émet un signal binaire de commutation K, à une fréquence kF qui est un multiple entier de la fréquence F à laquelle se renouvellent les signaux logiques de commande ; il émet également le signal E, déphasé d'une demi-période par rapport au précédent et qui représente la valeur logique complémentée ou inverse du signal K. Le générateur de tensions 4 engendre les tensions continues 0, VS, 2V5 et 3VS destinées à l'alimentation du circuit d'interface 5 ( tensions correspondant aux tensions V + Vs, V + 2VS et V + 3VS ci-dessus mentionnées dans lesquelles une valeur nulle est choisie comme valeur de la tension V). Le circuit d'interface 5 est composé d'autant de blocs identiques (référencés 5L1, ..., 5LM, 5C1, ..., 5CN), à savoir M+N, qu'il y a de lignes et de colonnes à alimenter dans la matrice, chaque bloc étant associé à une ligne ou une colonne particulière. I1 comporte (M + N) entrées pour recevoir les (M + N) signaux logiques de commande SL1, ..., SEM, Scl, ..., ScN, 4 entrées pour recevoir les quatre tensions d'alimentation 0, Vs, 2VS et 3VS et 2 entrées pour recevoir les signaux de commutation K et K. I1 alimente par (M + N) sorties les M lignes et N colonnes de la matrice I auxquelles il délivre des tensions sous forme de signaux carrés de même fréquence kF que le signal de commutation ; l'amplitude crête à crête des tensions délivrées est égale à Vs lorsque le bloc reçoit le signal logique de commande S = O, à 3YS lorsqu'il reçoit le signal logique de commande S = 1 ; les tensions délivrées aux lignes et aux colonnes pour une même valeur du signal de commande sont en opposition de phase. Chaque bloc tel que 5C1 composant le circuit d'interface est essentiellement composé de trois commutateurs à deux positions A1, A2, A3 montés en T. les deux commutateurs Ai et A2 reçoivent, le premier deux tensions d'alimentation VS et 2V5, l'autre les deux autres tensions d'alimentation 3VS et 0. La sortie du commutateur al est branchée sur l'une des deux entrées du commutateur A3, celle du commutateur A2 sur l'autre entréede A3. La sortie du commutateur A3 constitue-l'une des sorties du circuit d'interface.Elle alimente en tension la ligne ou la colonne associée au bloc, en l'occurence, la colonne Cl les deux commutateurs A1 et A2 constituant la branche haute de llY sont commandés par le signal de commutation K, le commutateur A3, constituant la branche inférieure, est commandé par le signal de commande, en ltoccurence SC1, concernant la ligne ou la colonne associée au bloc. Les blocs "lignes" sont rigoureusement identiques aux blocs 'colonnes', mais les deux commutateurs formant la branche supérieure de l'y sont commandés par la valeur inverse K du signal de commutation K. Il est également possible, tout en restant dans le cadre de l'invention ,de commander les deux commutateurs A1 et x par le signal de commande, et le commutateur A3 par le signal de commutation. les deux entrées de A1 sont alors reliées aux tensions VS et 3V5 et celles de A2 aux tensions 2VS et 0. Dans un cas comme dans l'autre chacune des quatre combinaisons possibles des valeurs binaires des deux signaux S et K correspond une valeur différente de la tension délivrée par le bloc. Du fait que les blocs 'lignes' sont alimentés par le signal K alors que les blocs "colonnes" le sont par le signal K, les tensions, en forme de créneaux carrés, délivrées par les blocs "lignes" et "colonnes" sont en opposition de phase. Le tableau ci-joint, résume le fonctionnement du circuit d'interface 5. Il indique les tensions V délivrées par les blocs "ligne" et "colonne n en fonction des valeurs des signaux S et K, ainsi que les différences de potentiel appliquées à un élément de la matrice situé à l'intersection d'une ligne et d'une colonne soumises à des tensions données. On voit que chaque élément est soumis à une tension alternative, dont l'amplitude crête est égale à 3V) lorsque les signaux S simultanément appliqués à la ligne et à la colonne présentent tous deux la valeur logique "1" et à VS lorsque l'un au moins de ces signaux présente la valeur logique "0". I X COSQNNE \ K = O K = t K = O K = 1 MG Ve = S c = 2V5 Vc= 3V5 Vc = 0 K = Q K = O VL = 2V5 -Vo r +VSsX 5=0 E = 1 VL = VS J +3V K = Ô K = Ó VI, = o +5vus K = t VL = 3VS - tableau 1 la figure 2 décrit un exemple de réalisation d'un des blocs identiques composant le circuit d'interface 5, dans lequel chaque commutateur à deux positions )\k est constitué par deux portes analogiques MOS ou C/MOS (MOS complémentaires) pk et P'k et un inverseur Ik. Chaque porte analogique joue le roule d'un interrupteur, ouvert (résistance quasi infinie entre émetteur et collecteur) lorsqu'il est commandé par la valeur logique 1 et fermé (résistance quasi nulle entre émetteur et collecteur) lorsqu'il est commandé par la valeur logique 0. Bes deux commutateurs A1 et A2 sont commandés par le signal de commutation K dans les blocs colonnes, par la valeur inverse K de ce même signal dans les blocs lignes; le commutateur A3 est commandé par le signal de commande S. A titre d'exemple, on décrit le fonctionnement d'un bloc colonne lorsque S = 1 et K = O. la valeur logique "1" est appliquée au commutateur AD ; la porte P3, sur la base de laquelle est appliquée la valeur logique "1" joue le rôle d'un interrupteur ouvert, alors que la porte P' 3, sur la base de laquelle est appliquée, par le canal de l'inverseur B3, la valeur inverse E,soit "O", joue le rôle d'un interrupteur fermé. Le commutateur A3 branch ainsi la colonne sur le commutateur A2. Dans ce dernier, l'interrupteur branché sur la tension 3V5 et constitué par la porte P2, commandée par le signal E = O est fermé, alors que l'interrupteur branché sur la tension O et constitué par la porte P'2, commandée par le signal K = 1, est ouvert.La tension 3VS est ainsi appliquée sur la colonne correspondante par le canal des deux commutateurs en série A2 et A3. Par contre, pour les mêmes valeurs S = I et K = O, le bloc "ligne", commandé par le signal K, applique sur la ligne correspondante la tension 0. L'élément de la matrice situé à l'intersection de la ligne et de la colonne est ainsi soumis à la différence de potentiel + 3V Lors de la demi-alternance suivante de commutation K, où K présente la valeur "1", les mêmes blocs, si le signal S n'a pas été modifié, appliqueront la tension O à la colonne et 3VS à la ligne, soumettant l'élément à la différence de potentiel - 3V. L'invention a été décrite dans le cas spécifique oW les portes analogiques PR et P'R R contenues dans les commutateurs à deux positions sont des portes à canal p, ouvertes sur commande de la valeur logique 1. Il est également possible, en modifiant en conséquence la position de l'inverseur ou en inverti ssant les signaux de commande d'utiliser des portes analogiques à canal n, ouvertes sur commande de la valeur logique"O" Dans ce qui précède, les signaux de commutation K et K ont été décrits comme ayant une fréquence qui est un multiple entier de la fréquence à laquelle se renouvellent les signaux logiques de commande S. Cette précaution qui entraine la synchronisation des générateurs 2 eut 3, n'est en rien indispensable à un fonctionnement correc-t -de l'invention, à condition toutefois que la fréquence des signaux K et K reste notablement supérieure à celle du signal de commande. REVENDICATIONS 1. Circuit d'interface pour la commande par multiplexage d'une matrice de M lignes et N colonnes d'éléments présentant une tension seuil d'excitation, recevant à fréquence fixe (M+N) signaux de commande binaires respectivement associés à chaque ligne et colonne pour soumettre lesdits éléments à une tension alternative de valeur crête égale au triple de ladite tension seuil pour les éléments à exciter et à la tension de seuil pour les éléments à ne pas exciter ; ledit circuit étant caractérisé en ce que recevant également un signal de commutation binaire, de fréquence fixe supérieure à celle dudit signal de commande et commun à toutes les lignes et colonnes, ainsi que quatre tensions continues d'alimente tation de valeur V, V+V5, V+2Vs, et V+3VS, V5 étant la valeur de ladite tension de seuil et V une tension arbitraire il comporte M+N blocs identiques respectivement associés à chaque ligne et colonne ; chaque bloc comprenant trois commutateurs à deux positions, les deux premiers commutateurs étant commandées par l'un des deuxdits signaux de commande et de commutation et recevant sur leurs entrées lesdites tensions d'alimentation, le troisième commutateur étant commandé par l'autre desdits signaux de commande et de commutation ayant ses deux entrées et sa sortie respectivement connectées aux sorties des deux premiers commutateurs et à ladite ligne ou colonne associée ; et ledit signal de commutation étant pris respectivement sous ses valeurs directes et inverses pour commander les blocs associés aux colonnes et aux lignes. ?. Circuit d'interface selon la revendication 1, caractérisé en ce que lesdits commutateurs à deux positions comprennent chacun une première et une seconde porte analogique et un inverseur, le signal commandant lesdits commutateurs étant appliqué aux bases desdites portes analogiques directement pour la première ft par le canal dudit inverseur pour la seconde. 3. Circuit d'interface selon la revendication 2, caractérisé en ce que lesdites portes analogiques sont des portes MOS. 4. Circuit d'interface selon la revendication 2, caractérisé en ce que lesdites portes analogiques sont des portes MOS supplémentaires.