Brevet FR2296265A1 — publié le 19760723

La présente invention concerne un dispositif semiconduc teur constituant un circuit logique, et concerne plus particuliè rement un circuit logique perfectionné en technologie du type selon gique intdgrbe à injection", ou "12t". tes circuits logiques du type I2L sont apparus récemment et présentent par rapport aux circuits logiques c;Lassiques, par exemple du type #t, un certain nombre d'avantages parmi lesquels on peut citer : une plus grande simplicité de structure, un rende ment de fabrication plus élevé, un degré d'intégration plus élevé, et une plus faible valeur du produit ptiissance-durée de propaga tion. Un dispositif semiconducteur du type I2L comporte un tran sistor latéral et un transistor vertical formés dans un substrat semiconducteur de manière à ce qu'une partie du substrat soit commune à ces deux transistors.Les deux transistors ont des types de conductivité opposés, et l'injection de porteurs minori-~ taires dans la base du transistor vertical, par l'intermédiaire du transistor latéral, permet de commander le signal d'entrée de base du transistor vertical de fapon à définir le signal de sor tie de collecteur de ce transistor, et donc à faire fonctionner ce transistor vertical en transistor de commutation. Pour fabriquer un dispositif semiconducteur I2L de ty pe classique, on forme une couche semiconductrice de type N de faible concentration en impureté sur un substrat semiconducteur d'un type de conductivité donné, par croissance épitaxiale , et on forme ensuite une première région de type P et une seconde région de type P dans la couche semiconductrice de type N- , par diffusion sélective de bore dans cette couche, jusqu'à une con centration de 1017 à 1019 atomes/c#. On effectue ensuite une diffusion sélective de phosphore dans la première couche de type P, jusqu'à une concentration de 1018 à 1021 atomes/c#, pour for- mer une région de type N+ .On obtient ainsi un transistor PNP latéral dont les régions d'émetteur, de base et de collecteur sont constituées respectivement par la seconde région de type P , par la couche semiconductrice de type N , et par la première région de type P ; et un transistor NPN vertical dont les régions d' émetteur, de base et de collecteur sont constituées respectivement par la couche semiconductrice de type N , par. la première région de type P, et par la région de type N+.La seconde région de type P est connectée à une borne d'alimentation de façon à Jouer le rale d'injecteur de trous, la première région de type P,qui correspond à la base du transistor vertical est connectée à une borne d'entrée de signal, et la région de type N+ qui constitue le collecteur du transistor vertical est connectée à une borne de sortie de signal. ta consommation d'un dispositif semiconducteur du type I2L dépend fortement du gain en courant oc PNP du transistor PNP latéral fonctionnant en base commune, et la consommation est d' autant plus faible que ce gain est voisin de l'unité. Le facteur pyramidal de sortie et l'immunité au bruit dépendent fortement du gain en courant ssNPN du transistor NPN vertical fonctionnant en émetteur commun. Pour qu'un dispositif semiconducteur de type I2L fonctionne de façon satisfaisante, il est donc nécessai- re d'augmenter à la fois les gains en courant &alpha;PNP et ssPNP des transistors PNP et NPN, respectivement. Dans un transistor NPN vertical d'un dispositif 12L classique, la région d'émetteur est constituée par la couche semiconductrice de type N , ayant une faible concentration en impureté, et la région de base est constituée par la première région diffusée de type P, de forte concentration en impureté. La concentration en impureté de la région de base est donc supérieure à celle de la région d'émetteur, ce qui engendre un champ décélérateur qui est appliqué aux porteurs minoritaires injectés dans la région de base. Ceci a pour effet de diminuer fortement le rendement de l'injection des porteurs minoritaires dans la région de base, à partir de la région d'émetteur , et empèche d'augmenter le gain en courant #NPN de ce transistor NPN. Du fait que la région d'émetteur du transistor NPN vertical et la région de base du transistor PNP latéral utilisent en commun la couche semiconductrice de type N , une variation de la distribution de la concentration en impureté visant à améliorer le rendement dtinjection de l'émetteur de l'un des transistors produit une diminution du rendement#d'injection d'émetteur pour 1' autre transistor. I1 est donc impossible d'augmenter simultanément les gains en courants PNP et PNP des deux transistors De plus la région de base du transistor PNP latéral est constituée par une partie de la couche semiconductrice de type N située entre les deux régions de type P formées par une diffusion hémisphérique d'une impureté de type P dans la région semiconductrice de type N , et la région de base s'élargit progressivement en éventail à partir de la surface de la couche semiconductrice de type N . Ceci limite à une valeur très faible le rendement de transport des porteurs dans la région de base. I1 est donc impossible d'améliorer notablement les caractéristiques d'un dispositif semiconducteur I2L classique. En conséquence, l'objet de l'invention porte sur un dispositif semiconducteur I2L perfectionné dans lequel le rendement de transport des porteurs du transistor latéral et le rendement d'injection d'émetteur du transistor vertical sont plus élevés que dans les dispositifs classiques, et dans lequel le gain en courant du transistor latéral et celui du transistor vertical sont simultanément augmentés, de façon à diminuer le produit puissance-durée de propagation, et à diminuer la consommation. Un circuit intégré logique à semiconducteur selon lin- vention comprend un substrat semiconducteur d'un premier type de conductivité de forte concentration en impureté; une couche semiconductrice d'un second type de conductivité, opposé au premier, et de faible concentration en impureté, formée sur le substrat du premier type de conductivité ; une première région du premier type de conductivité formée sur la couche semi-conductrice du second type de conductivité de manière à traverser cette couche pour atteindre le substrat ; une région du second type de conductivité formée dans la première région du premier type de conductivité, et une seconde région du premier type de conductivité formée dans la couche semiconductrice du second type de conductivité à une certaine distance de la première région du premier type de conductivité. Cette structure définit un transistor PNP latéral dont les régions d'émetteur, de base et de collecteur sont constituées respectivement par la région Qu second type de conducti vité, par la première région du premier type de conductivité et par la couche semiconductrice du second type de conductivité ;et un transistor NPN vertical dont les régions d'émetteur, de base et de collecteur sont constituées respectivement par le substrat du premier type de conductivité, par la couche semiconductrice du second type de conductivité, et par la seconde région du premier type de conductivité.La région du second type de conductivité constituant l'émetteur du transistor PNP latéral, la couche semiconductrice du second type de conductivité constituant la base du transistor NPN vertical, et la seconde région du premier type de conductivité constituant le collecteur du transistor NPN vertical sont connectées respectivement à une borne d'alimentation, à une borne d'entrée de signal et à une borne de sortie de signal. D'autres objets et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation et en se référant aux dessins annexés sur lesquels: Les figures 1A à 1H montrent les étapes de fabrication d'un dispositif semiconducteur 12L correspondant à un mode de réalisation de l'invention ; La figure 2 est une représentation en coupe du dispositif correspondant au mode de réalisation de la figure 1 La figure 3 est un schéma représentant un circuit équivalent du dispositif de la figure 2 ; La figure 4 est une représentation en coupe d'une version modifiée du dispositif de l'invention. On décrira maintenant un dispositif semiconducteur du type I2L correspondant à un mode de réalisation de l'invention, en se référant aux dessins annexés. On considérera tout d'abord les figures 1A à 1H, pour décrire le procédé de fabrication du dispositif semiconducteur I2L de l'invention. La figure lA montre qu'une couche semiconductrice 2 de type P#, ou # est formée par croissance epitaxiale sur un substrat semiconducteur de type N+, avec une épaisseur de 2 à 3 La concentration en impureté de la couche semiconductrice 2 de type P est très inférieure à celle du substrat semiconducteur de type N+, et correspond par exemple à 1014 à 1016 atomes/cm3. Dans ce cas on utilise du bore comme impureté de type P . Dans la phase suivante, correspondant à la figure 1B, une couche de silice 3 est déposée sur la couche semiconductrice 2 de type P , de façon à constituer une pellicule isolante, et une première ouverture 4 est réalisée# par un procédé classique de photogravure. A ltétape suivante, représentée sur la figure 1C, la couche semiconductrice 2 de type P est revêtue d'une couche 5 obtenue par croissance en phase vapeur à faible température. La couche 5 est constituée par une pellicule de silice dopée au phosphore, jouant le rôle d'impureté de type N.On chauffe ensuite la couche 5 dans une atmosphère non oxydante, à une température de diffusion de 11000C, et on diffuse du phosphore dans la partie de la couche semiconductrice 2 de type P qui correspond à la première ouverture 4. On réalise ainsi une région diffusée 6 de type N qui pé nètre à travers la couche semiconductrice 2 et atteint le substrat semiconducteur de type N+ . La concentration en impureté de la région 6 de type N est de 11 ordre de 1016 à 1018 atomes/cm3, et est donc supérieure à celle de la couche semiconductrice 2 de type P~. Au cours de l'étape suivante représentée sur la figure 1D, les ouvertures 7 et 8 sont réalisées par photogravure en des emplacements distants de la pellicule composite formée par les couches isolantes 3 et 5. La figure IE montre que la première région de type P+, 9,et la seconde région de type P+,lO, sont formées respectivement dans la région 6 de type N, et dans la couche semiconductrice 2 de type P', par diffusion de bore (impureté de type P) dans la région 6 de type. ,et dans la couche semiconductrice 2 de type P- , à travers les ouvertures 7 et 8 . Cette diffusion est effectuée en atmosphère oxydante à une température de 1050 0C . Dans ce cas, la profondeur de diffusion est de 1 d 2 *, et les surfaces de la région 6 de type N et de la couche 2 de type P sont revêtues par une pellicule isolante de silice 11.La région 9 de type P+ constitue l'émetteur, c'est-à-dire l'injecteur de trous du transistor PNP latéral, et la région 10 de type P+ constitue une région de contact ohmique pour la région de base du transistor vertical NPN. Il n'est pas nécessaire que la région 6 de type N et les régions 9 et 10 de type P+ soient formées par diffusion, et ces régions peuvent être réalisées par implantation ionique ou par d'autres procédés. La figure 1F montre qu'une quatrième ouverture 12 est réalisée par photogravure dans les couches isolantes 3 et 5 après quoi une impureté de type N constituée par du phosphore est diffusée à travers la quatrième ouverture 12 (figure 1G) pour former une région 13 de type N+ qui constitue le collecteur du transistor NPN vertical. Cette opération de diffusion est réalisée à haute température sous une atmosphère oxydante. La formation par diffusion de la région 13 de type N+ s'accompagne de 1' apparition d'une pellicuie isolante de silice , 14,à la surface de la région 13.On réalise ensuite des ouvertures dans les couches isolantes 11, 11 et 14 recouvrant respectivement la surface de la région 9 de type P+ (région d'injecteur) , de la région 10 de type P+ (région de contact ohmique), et de la région 13 de type N+ (région de collecteur). Un métal servant à la réalisation d'électrodes, comme par exemple de 11 aluminium, est déposé sous vide sur les surfaces respectives des régions 9, 10 et 13, avec une épaisseur de plusieurs microns. Ensuite (figure 1H) , on forme par photogravure une électrode d'injecteur 15, une électrode de base 16 et une électrode de collecteur 17, de façon à achever la fabrication d'un dispositif semiconducteur. On notera que le substrat semiconducteur 1 de type N+ est mis à la masse. Le dispositif de la figure 1H comprend un transistor PNP latéral dont les régions d'émetteur, de base et de collecteur sont constituées respectivement par la région 9 de type P+, par la région 6 de type N, et par la couche semiconductrice 2, de type P- ou 7T; et un transistor NPN vertical dont les régions d' émetteur, de base et de collecteur sont constituées respectivement par le substrat semiconducteur 1 de type Ns , par la couche semiconductrice 2 de type P- (yr)et par la seconde région 13 de type N+. A l'étape correspondant à la figure 1C, la couche de silice 5, dopée au phospore peut être enlevée par exemple à 1t aide de fluorine, après formation de la région 6 de type N. L'enlèvement de la pellicule 5 permet de supprimer l'étape de photogravure servant à la réalisation de la seconde ouverture 7 et, de plus,permet ltutilisation commune de la première ouverture 4 au moment de la formation de la région 9 de type P par diffusion de bore, ce qui permet d'obtenir un auto-alignement précis pour la double diffusion servant à former la région 6 de type N et la région 9 de type P. La figure 2 représente un mode de réalisation du dispositif semiconducteur 12L de l'invention r fabriqué selon le proche dé des figures 1A à 1H. Les éléments correspondants de la figure 2 et des figures 1A à 1H portent les mêmes numéros de référence. L'électrode d'injecteur 15 formée dans la région d'émetteur 9 du transistor PNP latéral doit être connectée à une borne d'alimentation E reliée à une source de courant, l'électrode de base 16 du transistor NPN vertical doit être connectée à une borne dtentrée de signal I, et l'électrode de collecteur 17 doit être connectée à une borne de sortie de signal 0. La figure 3 représente un circuit équivalent du dispositif correspondant au mode de réalisation de la figure 2. On expliquera maintenant le fonctionnement du dispositif semiconducteur 12L décrit ci-dessus, en se référant aux figures 2 et 3. On suppose que le substrat semiconducteur 1 de type N+, c1est-à-dire la région d'émetteur du transistor NPN vertical, se trouve au potentiel zéro (potentiel de la masse), et qu'un niveau logique nln (0,8 v) est appliqué à l'électrode de base 16, par 1' intermédiaire de la borne d'entrée de signal I. Ce niveau logique "1" a une valeur positive appropriée supérieure à la tension de seuil du transistor NPN vertical fonctionnant en émetteur commun, ou correspond à l'état dans lequel le circuit d'entrée de l'élec- trode de base du transistor vertical est ouvert.L'injecteur, c' est-à-dire l'électrode d'émetteur 15 du transistor PNP latéral, reçoit un courant provenant de la borne d'alimentation E, et des trous (porteurs positifs) sont injectés à partir de la région 9 de type P+ constituant l'émetteur du transistor latéral et entrent dans la région 6 de type N constituant la base du transistor latéral. Les trous injectés dans la base 6 traversent celle-ci et atteignent la couche semiconductrice 2 de type P qui constitue la région de collecteur, ce qui produit un excès de trous dans cette région. Du fait que la région de collecteur 2 sert également de région de base du transistor NPN vertical, des électrons provenant de la région d1 émetteur 1 du transistor NPN vertical sont injectés dans la région de base 2 dans laquelle il existe un excès de trous.Pour cette raison, la jonction base-émetteur du transistor NPN vertical se trouve polarisée en sens direct ce qui provoque la conduction du transistor NPN vertical et amène donc sa région de collecteur 13 à un potentiel voisin de zéro. Un niveau logique "On apparatt ainsi sur la borne de sortie 0, par 1' intermédiaire de l'électrode de collecteur 17. On supposera maintenant qu'un niveau logique "O" (poten tiel nul) est appliqué à l'électrode de base du transistor NPN vertical, à partir de la borne d'entrée de signal I . Le courant appliqué à lXinJecteur 15 du transistor PNP latéral par la borne d'alimentation E s'écoule alors vers la borne d'entrée de signal I par l'intermédiaire de la région d'émetteur 9 et de la région de base 6 du transistor latéral, ainsi que de la région de base 2 et de la région de contact ohiiiiqoedu transistor vertical.Ainsi, puisque la région de collecteur 2 du transistor PNP latéral, ct est-à-dire la région de base du transistor NPN vertical , ne peut pas comporter un excès de trous, le transistor NPN vertical est bloqué ce qui fait apparaître un niveau logique "1" sur la borne de sortie 0, par l'intermédiaire de l'électrode de collecteur 17. Le dispositif semiconducteur I2L de l'invention présente donc des signaux d'entrée de polaritéou de phase, opposée, et ce dispositif constitue ainsi un circuit logique inverseur. La combinaison de plusieurs dispositifs~121 de ce type permet donc de réaliser un circuit logique fondamental, comme une porte NON-ET, NON-OU etc, et permet également de réaliser des circuits intégrés à forte densité dtintdgration correspondant à des fonctions complexes. La figure 4 représente une version modifiée du dispositif de l'invention dans laquelle le transistor NPN vertical a deux régions de collecteurs 13, 13 et deux électrodes de collecteur 17, 17, de façon à ce que les signaux de sortie apparaissent sur deux bornes de sortie distinctes Ol et 02 Les modes de réalisation précédents concernaient un dispositif semiconducteur formé sur un substrat semiconducteur 1 de type N. Cependant, si on inverse les polarités des potentiels, et les types de conductivité de chaque couche et de chaque région de ce dispositif semiconducteur, on obtient un dispositif semiconducteur à substrat de type P qui fonctionne évidemment de la meme manière que les dispositifs décrits précédemment. Selon l'invention, la couche semiconductrice 2 de P# ou rr, de faible concentration en #impureté, sert de région de base pour le transistor NPN vertical, et le substrat semiconducteur 1 de type N , de forte concentration en impureté, sert de région d'émetteur du transistor NPN vertical. Ceci permet d'augmenter à la fois le rendement d'injection d'émetteur et le rendement de transport dans la région de base, pour obtenir un gain en courant élevé et augmenter simultanément la vitesse de fonctionnement sans augmentation de la capacité de Jonction, de façon à conserver une faible consommation.De plus, du fait que la région d'émetteur du transistor NPN vertical n'est pas commune avec la région de base 6 du transistor PNP latéral, les distributions des concentrations respectives en impureté du transistor NPN vertical et du transistor PNP latéral peuvent être choisies de façon optimale indépendamment l'une de l'autre. Ceci permet d'augmenter simultanément les gains en courant t NPN et KPNP des deux transis NPN tors.De plus, du fait que la région d'injecteur 9 et la région de base 6 du transistor PNP latéral sont formées par double diffu- sion dans l'ordre indiqué précédemment, les frontières des régions 9 et 6 sont incurvées dans la même direction, ce qui donne une région de base de largeur faible et pratiquement uniforme en profondeur, ce qui augmente de façon remarquable l'efficacité du transport des porteurs minoritaires injectés à partir de l'inSec- teur. Ceci a pour effet d'augmenter le gain en courant du transistor PNP latéral, ce qui donne un bon facteur pyramidal de sortie et une bonne immunité au bruit. Bien entendu diverses modifications peuvent être apportées par lthomme de ltart aux dispositifs ou procédés qui viennent d'être décrits uniquement à titres d'exemples non limitatifs sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif semiconducteur du type "logique intégrée à injection' caractérisé en ce qu'il comprend un substrat se.'- conducteur d'un pressier type de conductivité ; une couche se.'- conductrice d'un second type de conductivité, opposé au premier, formée sur ledit substrat semiconducteur du premier type de conductivité; une première région du premier type de conductivité formée dans ladite couche semiconductrice du second type de con- ductivité de façon à pénétrer dans cette couche et à atteindre le substrat ; une région du second type de cooductivité formée dans ladite première région du premier type de conductivité ; et au moins une seconde région du premier type de conductivité fonde dans ladite couche semiconductrice du second type de conductivité à une certaine distance de ladite première région du premier type de conductivité, grâce à quoi ladite région du second type de conductivité, ladite première région du premier type de conducti- vité et ladite couche semiconductrice du second type de conductivité forment un transistor latéral d'une prière polarité ;; et ledit substrat semiconducteur du premier type de conductivité, ladite couche semiconductrice du second type de conductivité et ladite seconde région du premier type de conductivité forment un transistor vertical de polarité opposée. 2. Dispositif selon la revendication 1, caractérisé ce qu'il colporte une borne d'allientation connectée à ladite région du second type de conductivité; une borne a'entrée de signal connectée à ladite couche s-iconductrice du second type de conductivité ;; et une borne de sortie de signal connectée à ladite -seconde région du premier type de conductivité0 3. Dispositif selon la revendication 2, caractérisé en ce qu'il comporte une seconde région du second type de conductivité disposée dans ladite couche semicoriductrice du second type de conductivité, et en ce que cette seconde région du second type de conductivité est connectée à ladite borne d'entrée de signal. 4. Dispositif selon la revendication 1, caractérisé en ce que la concentration en impureté dudit substrat du premier type de conductivité est supérieure à celle de ladite courbe semiconductrice du second type de conductivité. 5. Dispositif selon la revendication 1, caractérisé en ce que deux régions du premier type de conductivité soot for mées dans ladite couche semiconductrice du second type de conduc tivité, à une certaine distance l'une de l'autre. 6. Dispositif selon la revendication 1, caractérisé en ce que ledit premier type de conductivité est le type J. et ledit second type de conductivité est le type P, ledit transistor latéral étant alors un transistor PNP, et ledit transistor wer- tical étant alors un transistor NPN. 7. Dispositif selon la revendication l, caractéiiéé en ce que ladite première région du premier type de conductivité et ladite région du second type de conductivité sont formées par diffusion à travers la même ouverture.