Brevet FR2319972A1 — publié le 19770225

L'invention concerne un procédé de fabrication de diodes du type "FIN" et des diodes @@ves à gésa partielle" obtenues par ledit procédé- Il s'agit de diodes constituées eu sein d'un bloc de matériau semiconducteur par trois couches de dopages et de conduc- tibilités différentes s'étageant dans la section transversale du matériau : une couche, généralement fortement dopée de type P, reletivement mince, une couche "I" dite intrinsèque de matériau de conductivité quesi-nulle, relativement très épaisse dans le cas de l'invention, et une couche, généralement fortement dopée de type N, relativement mince. Une "mésa I partielle" est caractérisée par une section au niveau d'une jonction pus faible que la section au niveau de l'autre jonction latérale.Cela assure une bien meilleure évacuation de chaleur que pour une "mésa totale". De plus la résistance série est plus faible. La fabrication de diodes PIN à très torte épaisseur de semiconducteur intrinsèque nécessite l'utilisation de procédés assez complexes, faisant appel soit à une première attaque chimique, soit à un procédé mxte, mécanique et chimique, pour la séparation de chacune des diodes de la rondelle sur laquelle elles ont été préa- lablement réalisées, Après la séparation des diodes chacune d'elles doit subir une nouvelle attaque chimique après avoir été montée sur un support ou dans Uri boîtier, Ces divers procédés sont difficiles à mettre en oeuvre, car les vitesses d'attaque chimique d'un semiconducteur intrinsèque sont très différentes de celles d'un semiconducteur fortement dopé : il en résulte une attaque latérale irrégulière et un dispositif de moindres qualité. En outre l'attaque chimique augment la résistance de fuite, ce qui peut se révèler être un défaut dans certaines applications. L'invention permet de remédier à ces difficultés. Le procédé selon l'invention, part d'une plaquette de matériau semi-conducteur comportant, comme on l'a dit, deux couches superficielles respectivement dopées P et N, situées de part et d'autre d'une couche interne de semiconducteur intrinsèque dite couche "I" beaucoup plus épaisse que lesdites couches superwicielles ; il s'agit d'un procédé de type collectif permettant de réaliser de nombreuses diodes en une seule opération ; il est caractérisé en ce qu'il com- porte au moins les étapes suivantes : a) exécution d'un quadrillage de traits de scie péné trant au coeur de la couche interne et comportant des paires de traits perpendiculaires, lesdites paires délimitant deux à deux les parties "mésa" d'un certain nombre de diodes ; b) sciage de la plaquette en morceaux suivant les traits d'un deuxième quadrillage encadrant lesdites parties "mésa". L'invention sera mieux comprise, et d'autres caractéristiques apparaitront, au moyen de la description qui suit, et des dessins qui 11 accompagnent, parmi lesquels La figure 1 est un croquis perspectif d'un fragment de la plaquette sur laquelle on a dessiné, de façon conventionnelle, les marques d'un sciage à exécuter ; La figure 2 est une coupe transversale d'une portion de plaquette après sciage ; La figure 3 est un croquis perspectif d'une diode terminée. A A la surface du fragment de plaquette T représenté figure 1, on a dessiné un premier quadrillage de traits -continus > comprenant une première paire il de traits parallèles 111 et 112, et une deuxième paire 12 de traits 121 et 122 perpendiculaires aux précédents. Les paires li et 12 délimitent à leur croisement la partie mésa M d'une diode D choisie au hasard parmi celles qui sont fabriquées collectivement dans la plaquette T. Un deuxième quadrillage de traits discontinus représente par convention les traits de sciage qui permettront de séparer les différentes diodes semblables à la diode D délimitée par les traits 21, 22, 23 et 24. Une coupe de la diode D suivant un plan de trace XX sur la rigure 1, est représentée figure 2, en faisant apparattre les couches 1 (N+), 2 (I) et 3 (P+). Les traits de scie 111 et 112 pénétrent au coeur de la couche I, ici à environ la moitié. La profondeur de ce premier sciage peut aller du tiers à la moitié de la couche I. Par contre, les traits de scie visibles 21 et 23, et les traits de scie 22 et 24 (invisibles parce que parallèles au plan de figure) son prolongés Jusqu'à séparation complète de la diode D. Les dimensions usuelles de telles diodes sont les suivantes - épaisseur des couches P+ et N de l'ordre de 10 à 40 microns ; - épaisseur de la couche I de l'ordre de 50 à 200 microns ; - longueur et largeur de la diode de l'ordre du millimètre, mais susceptibles dtêtre largement majorées pour écouler des puissances relativement importantes. Figure 3, on a représenté en perspective le bloc D sur lequel apparaissent les sillons 111 112, 121 et 122. On laisse subsister les huit saillies qui bordent la partie "mésa". La surface 30 de cette partie est métallisée au cours d'une étape de finition de la rondelle effectuée en protégeant de préférence de tout dépit de métal les surfaces des saillies telles que 31, 32, 33. De mseme la face opposée à la surface 30 reçoit une métallisation au cours de la même étape. Ces métallisation n'ont pas été représentées figure 3, pas plus que le support de la diode ni ses bornesde raccordement électrique. On peut utiliser une telle diode, dans laquelle les surfaces internes des gorges séparant la partie "mésa" des saillies sont laissées brutes de sciage. On met ainsi à profit la résistance de fuite de valeur finie, généralement bien reproductible lorsqu'on utilise des machines de sciage perfectionnées (à disque diamanté ou à fils). Lrutilisation de ces-diodes est décrite dans la demande de brevet déposée par la demanderesse le 16 Avril 1974 sous le NO 74.13 206. On peut également, par divers procédés de finition (vernis, dépit de silice ou de verre), protéger les surfaces 31, 32, 33 et les surfaces analogues des différentes saillies, ainsi que les gorges du dispositif. Les avantages du procédé selon l'invention sont les suivantes - une meilleure reproductibilité (par rapport au procédé d'at- taque chimique) des dimensions de la diode et de sa capacité propre il y a notamment une très faible dispersion des capacités ; - une bonne évacuation transversale de la chaleur dissipée à l'utilisation - un prix de revient plus faible que par attaque chimique totale. Une très légère attaque chimique peut cependant être effectuée soit à l'échelon rondelle après traits de scie 111, 112, 121, 122 ou mme éventuellement à l'échelon "puce unitaire". Le procédé est également applicable à une plaquette où l'on inverserait le type de conductibilité des couches extrêmes. En outre la couche I pourrait être de haute résistivité de type N ou sans être littéralement "intrinsèque". REVENDICATIONS 1. Procédé de fabrication de diodes de type PIN à partir d'une plaquette de matériau semiconducteur comportant deux couches superficielles respectivement dopées P et N situées de part et d'autre d'une couche interne de semiconducteur intrinsèque dite couche "I" beaucoup plus épaisse que lesdites couches superficielles, caractérisé en ce qu il comporte au moins les étapes suivantes a) exécution d'un premier quadrillage de traits de scie pénétrant au coeur de la couche interne et comportant des paires de traits perpendiculaires, lesdites paires délimitant deux à deux les parties mésa d'un certain nombre de diodes de type "PIN" ; b) sciage de la plaquette en morceaux suivant les traits d'un deuxième quadrillage encadrant lesdites parties lésa. 2. Procédé suivant la revendication 1, caractérisé en ce que, à l'étape (a), les traits de scie pénètrent dans la couche interne, à une profondeur atteignant environ le tiers ou la moitié de la profondeur de cette couche. 3. Procédé suivant la revendication 1, caractérisé en ce comporte une étape supplémentaire au cours de laquelle les gorges et les saillies entourant la partie "mésa" reçoivent une protection isolante. 4. Diode caractérisée en ce qu'elle est obtenue par un procédé suivant l'une des revendications 1 à 3.