Brevet FR2298243A1 — publié le 19760813

La présente invention concerne un circuit d'interface destiné à la commande par multiplexage de dispositifs présentant un seuil, et notamment de dispositifs d'affichage constitués par des matrices ou des groupes de digits utilisant des cellules à cristauxe liquides. On rappelle que la commande par multiplexage d'une matrice d'éléments consiste à commander les éléments non plus individuellement, mais en les groupant ligne par ligne ou colonne par colonne, les différentes lignes, ou les différentes colonnes, étant commandées successivement. Ainsi, dans le cas particulier où les éléments ont à transcrire une information binaire -ce qui est le cas notamment des dispositifs d'affichage, où les éléments doivent être ou éteints, ou allumés- une commande par multiplexage opérant, à titre d'exemple, par les lignes, fonctionne de la façon suivante. Un générateur de commande envoie simultanément à la matrice pendant un laps de temps donné, autant de signaux logiques de commande qu'il y a de lignes et de colonnes dans la matrice ; le signal logique "1" est adressé à la ligne à commander, les autres lignes recevant le signal "0" et les colonnes recevant le signal logique "0" ou "1" à transcrire dans les éléments correspondants de la ligne à laquelle est adressé le signal unité : pendant le laps de temps suivant, un nouvel ensemble de signaux est envoyé de la même façon à une autre ligne, et ainsi de suite jusqu'à ce que toutes les lignes aient été adressées. Le rôle du circuit d'interface est alors de recevoir du générateur de commande, pour chacune des lignes et colonnes, le signal logique qui lui est destiné et de transcrire ce signal sous forme de tensions appropriées à la commande des éléments de la matrice. Il est également connu que lorsque les éléments compos@nt la matrice sont des dispositifs à seuil qui, comme par e@emple les dispositifs à cristaux liquides, ne sont sensibles qu'à la valeur absolue de la tension d'excitation, indépendemment de son signe, il est possible d'appliquer aux éléments de la matrice une tension de commande égale au triple de la tension seuil VS, à condition de disposer de quatre niveaux de tension V, V + VS, V + 2VS et V + 3VS, ou' V est une tension arbitraire. les seuLs éléments excités sont ceux qui sont à l'intersection d'une ligne à la tension V et d'une colonne à la tension V + 3VS, et sont ainsi soumis à une différence de potentiel 3VS , triple de la tension seuil Les autres éléments étant soumis à une différence de potentiel VS (intersection d'une ligne à la tension V et d'une colonne à la tension V + VS ou d'une ligne à la tension V + 2VS et d'une colonne à la tension V + 3VS) ou -vS (ligne à la tension V + 2VS, colonne à la tension V + VS), ne sont pas excités puisque l'effet utilisé ne se manifeste que pour une-différence de potentiel supérieure en valeur absolue à la tension seuil. Enfin, on sait pst ailleurs qu'un dispositif d'affichage digital comportant M digits de N segments est susceptible du m8me type de commande par multiplexage qu'une matrice- de M lignes et N colonnes. L'électrode commune des N segments d'un même digit fait office de ligne, et tOus les segments identiques des différents digits-sont électriquement connectés pour faire office de colonnes. -- En ce qui concerne plus particulièrement les dispositifs d'affichage utilisant des celtes à cristaux liquides, il n'est pas inutile de rappeler que leurs applications ont été jusqu'à présent limitées principalement par les difficultés posées par les circuits d'interface.Alors qu'un des principaux intéreAts de ces cellules est de n'entraîner que de très faibles puissances de commande, les circuits d'interface jusqu'à présent proposés pour leur mise en oeuvre étaient en eux-mêmes de gros consommateurs a' énergie. En outre, leur complexité, liée à l'existence d'une tension seuil et à la quasi obligation u'une commande en tension alternative pour accroitre la durée de vie des cellules, rendait ces circuits d'interface par trop volumineux. Il apparait maintenant que l'emploi futur de matrices importantes ou d'affichages comportant plus de huit digits à sept segments et utilisant des cellules à cristal liquide, soit conditionné par la réalisation circuits d'interface intégrés, peu encombrants et à faible consommation. L'objet de la présente invention est précisément.un circuit d'interface pour commande par multiplexage qui réponde à ces divers impératifs. Le présent circuit est notamment utilisable pour la commande des dispositifs d'affichage à cristaux liquides, et ceci quel que soit leur mode de fonctionnement : diffusion dynamique, bire-fringence ou structure en hélice. Il permet de fournir une tension d'excitation alternative triple de la tension de seuil. Enfin, notamment du fait qu'i l ne met en jeu aucun élément résistif faisant of fice de diviseur de tension, il est facilement intégrable. Conformément à la présente invention, on constitue un circuit d'interface en associant à chaque ligne et à chaque colonne de la matrice un groupe de quatre interrupteurs disposés en parallèle. Chaque interrupteur reçoit l'une des quatre tensions V, V + VS, V + 2VS et V + TVs ; il est commande par une porte logique à double entrée, l'une recevant soit le signal logique de commande destiné à la ligne ou à la colonne, soit la valeur complémentée de ce signal, et l'autre recevant un signal de commutation binaire commun à l'en- semble des lignes et colonnes, ou sa valeur complémentée. L'invention et les avantages qu'elle présente seront mieux compris à Laide de la description détaillée ci-après et des dessins annexés, où - la figure I représente le schéma d'un circuit d'interface selon l'invention, coopérant avec une matrice d'éléments, un générateur de commande par multiplexage et un géné rateur de tensions d'alimentation ; - la figure 2 représente selon l'invention le schéma d'un des blocs identiques constituant le circuit d'interface de la figure 1. On peut voir,.ur la figure I, un schéma de principe montrant la connexion du circuit à'interface selon l'invention avec d'une part, la matrice à multiplexer, et d'autre part, le générateur de commande émettant les signaux logiques de multiplexage et le générateur d'alimentation en tension de la matrice Ia matrice 1 est composée de M x N éléments à seuil, par exemple M x N cellules à cristal liquide E11 ....,EMN ; les électrodes inférieures de ces cellules sont interconnectées pour former les lignes L1 ... , les électrodes supérieures le sont égale ment pour former les colonnes C1, s CN.Ces cellules, toutes identiques, sont caractérisées par l'existence d'une tension de seuil VS : le phénomène électro-optique mis en jeu pour l'affichage (dif- fusion dynamique par exemple) ne se manifeste que si la différence de potentiel appliquée entre les bornes de la cellule est supérieure à le générateur de commande 2 émet l'ensemble de (M + N) signaux logiques binaires de commande SL1,...,SLM, $C1,.., SCN simultanés, renouvelés à la fréquence F, nécessaires pour la commande par multiplexage de la matrice. L'existence des générateurs 3 et 4 est liée au fonctionnement du circuit d'interface. Le générateur 3, synchronisé avec le générateur de commande 2, émet un signal binaire de commutation E, à une fréquence kF qui est un multiple entier de la fréquence F à laquelle se renouvellent les signaux logiques de commande ; il émet également le signal X, déphasé d'une demi-période par rapport au précédent, et qui représeite la valeur logique complémentée ou inverse du signal K.Lc générateur de tensions 4 engendre les tensions continues 0, VQ, 2VS et 3VS destinées à l'alimentation du circuit d'interface5(tensions correspondant aux tensions V + VS, V + 2Vs et V t 3V3 ci-dessus mentionnées, dans lesquelles une valeur nulle est choisie comme valeur de la tension V). Le circuit d'interface 5 est composé d'autant de blocs identiques (référencés 5L1, ..., 5LM, 5C1, ...,5CN), à savoir M + N, qu'il y a de lignes et de colonnes à alimenter dans la matrice, chaque bloc étant associé à une ligne ou une colonne particulière. il comporte (M + N) entrées pour recevoir les (M + N) signaux logiques de commande SL1,...,SLM, SC1,..,SCN, 4 entrées pour recevoir les quatre tensions d'alimentation , Vs, 2VS et YVs et 2 entrées pour recevoir les signaux de commutation K et K .Il alimente par (M + N) sorties les M lignes et N colonnes de la matrice 1 auxquelles il délivre des tensions sous forme de signaux carrés de même fréquence kF que le signal de commutation ; l'amplitude crête à crête des tensions délivrées est égale à VS lorsque le bloc reçoit le signal logique de commande S = 0, à 3VS lorsqu'il reçoit le signal logique de commande S = 1 ; les tensions délivrées aux lignes et aux colonnes pour une même valeur du signal de commande sont en opposition de phase. Chaque bloc,tel que 5C1, composant le circuit d'interface est essentiellement composé de quatre interrupteurs Iî, I2, w3 et T4,dont la manoeuvre est commandée par un circuit logique Cl. Ces quatres interrupteurs ont leurs entrées respectives reliées aux tensions O, VS, 2V3 et 3VS ; leurs sorties sont branchées en parallèle sur l'une des sorties du circuit d'interface pour alimenter la ligne ou la colonne correspondante, en l'occurence la colonne C1.Le circuit de commande CL comporte une entrée destinée à recevoir le signal de commande, en l'occurence SC1, concernant la ligne ou la colonne associée au bloc, ainsi que deux autres entrées destinées à recevoir respectivement les signaux K et z pour les blocs "ligne", K et K pour les blocs "colonne". A chacune des quatre combinaisons possibles des valeurs binaires des deux signaux S et K correspond la fermeture de l'un des quatre interrupteurs ; l'interversion des entrées K et K entre les blocs "ligne" et "colonne" permet aux tensions en forme de créneaux carrés, délivrées par ces blocs respectifs pour une même valeur du signal S d'etre en opposition de phase. le tableau I résume le fonctionnement du circuit d'interface 5. Il indique les tensions V délivrées par les blocs "ligne" et "colonne" en fonction des valeurs des signaux S et K, ainsi que les différences de potentiel appliquées à un élément de la matrice situé à l'inter- section d'une ligne et d'une colonne soumises à des tensions données. On voit que chaque élément est soumis à une tension alternative, dont l'amplitude crête est égale à 3VS,lorsque les signaux S simultanément appliqués à la ligne et à la colonne présentent tous deux la valeur logique "1" et à VS lorsque l'un au moins de ces signaux présente la valeur logique "O". 1 S=0 I 5=1 COLONNE - m K=0 K=1 K=0 K=1 LIGNB I Yc = VS Vc = 2V3 Vc= 3V3 Vc = O K = O V1 = 2V3 V3 S=O K = = Yî VS +VS ~VS 3=1 = O VX = O ----- +3VS K = = VI,= VS -jVS L rrPCI -3V3 - Tableau 1 La figure 2 décrit un exemple de réalisation d'un des blocs identiques composant le circuit d'interface 5, dans lequel la disposition des entrées permettant de recevoir le signal de commutation K et sa valeur complémentée ou inverse K est celle d'un bloc alimentant les colonnes. les quatre interrupteurs Il, I2, I3 et I4 sont réalisés à l'aide de portes analogiques MOS ou C/MOS (MOS complémentaires). Ils sont ouverts (résistance quasi infinie entre émetteur et collecteur) lorsque commandés par la valeur logique 1, fermés (résistance quasi nulle entre émetteur et collecteur) lorsque commandés par la valeur logique O. Ils sont respectivement reliés aux tensions d'alimentation 3VS, O, VS et 2VS. Le circuit de commande Cl est constitué par les quatre portes logiques "OU":CL1, CL2, CL3, CL4 à une sortie et deux entrées, et par l'inverseur INV. Le signal de sortie d'une porte CLi d'indice donné commande la porte Ii de même indice. La première entrée dechaque porte reçoit le signal de commande S (portes CL3 et CL4) ou sa valeur complémentée S (portes Cli et CL2) fournie par le canal de l'inverseur INV. La seconde entrée de chaque porte reçoit le signal de commutation K (portes Cli et CL3) ou sa valeur complémentée K (portes CL2 etCL4). On rappelle qu'une porte logique "OU" fournit un signal logique de valeur "0" lorsque les signaux appliqués à son entrée présentent simultanément la valeur "0", et la valeur "ln lorsque l'un au moins des signaux d'entrée présente la valeur "1". les tables de vérité du tableau 2 permettent alors de comprendre le fonctionnement de l'en- semble du circuit de commande CL.On y trouve : dans les colonnes 1 et 2, les combinaisons de valeurs binaires présentées par les signaux S et K -dans les colonnes 3, 6, 9 et 12, la valeur du signal logique S ou S correspondant appliqué aux premières entrées respectives des portes CL1, GL2, CL3 et CL4 -dans les colonnes 4, 7, 10, 13, la valeur du signal logique K ou K correspondant appliqué aux deuxièmes entrées des mêmes portes--et dans les colonnes 5, 8, 11 et 14, la valeur du signal logique de sortie correspondant délivré par ces portes. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 CL1(3VS) CL2(O) CL3 (VS) CL4 (2VS) 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 0 1 - Tableau 2 Le tableau 2 nermet de vérifier que le bloc d'interface, constitué et alimenté comme indiqué par la figure 2, délivre bien à la colonne associée, pour chaque paire de valeurs du couple S et K, les tensions indiquées dans le tableau I. Ainsi, on constate que l'interrupteur li n'est fermé que pour le couple de valeurs : S = 1, K = 0, pour lequel la porte Cli qui le commande fournit le signal logique O ; le bloc d'interface applique alors.8 la colonne associée la tension 3V3 sur laquelle est branchée l'interrupteur I1. Dans les blocs alimentant les lignes, les signaux K et K sont intervertis sur les entrées correspondantes des blocs, ce qui revient à inverser la phase de ces signaux. A titre d'exemple, lorsque le signal S = 1 est envoyé simultanément sur un bloc ligne et un bloc colonne, pendant l'alternance où le signal E est égal à "1t, le bloc colonne délivre la tension 3VS alors que le bloc ligne, qui reçoit alors le signal E en opposition de phase, soit K = 0, délivre la tension 0. l1invention, et notamment les blocs identiques composant les circuits d'interface et représentés par la fig. 2, ont été décrits dans le cas spécifique où les portes analogiques sont des portes à canal p, ouvertes par la valeur logique "\' Les nombreuses variantes possibles, bien connues dans la technique des circuits logiques, qui peuvent être obtenues en remplaçant les portes logiques "OU" par d'autres types de portes logiques et en faisant les modifications correspondantes pour l'alimentation par les signaux S, S, E et K, et notamment celle qui consiste à utiliser des portes analogiques à canal n, coopérant avec des portes logiques "OU NON", entrent toutes dans le cadre de la présente invention. Dans cé qui précède, les signaux de commutation K et Z ont été décrits comme ayant une fréquence qui est un multiple entier de la fréquence à laquelle se renouvellent les signaux logiques de commande S. Cette précaution qui entraine la synchronisation des générateurs 2 et 3, n'est en rien indispensable à un fonctionnement correct de l'invention, à condition toutefois que la fréquence des signaux K et K reste notablement supérieure à celle du signal de commande. REVBNDICADIONS 1. Circuit d' interface pour la commande par multiplexage d'une matrice de M lignes et N colonnes d'éléments présentant une tension seuil d'excitation, recevant à fréquence fixe (M + N) signaux de commande binaires respectivement associés à chaque ligne et colonne pour soumettre les dits éléments à une tension alternative de valeur croate égale au triple de la dite tension seuil pour les éléments à exciter et à la tension de seuil pour les éléments à ne pas exciter le dit circuit étant caractérisé en ce que :: recevant également un signal de commutation binaire, de fréquence fixe supérieure à celle du dit signal de commande et commun à toutes les lignes. et colonnes, ainsi que quatre tensions continues d'aliméntation de valeur V, V + VS, V + 2Vs et V + 3Vs, VS étant la valeur. de la dite tension de seuil et V une tension arbitraire ;; il comporte M + N blocs identiques respectivement associés à chaque ligne et colonne chaque bloc comprenant quatre interrupteurs disposés en paral tble pour appliquer à la dite ligne ou colonne associée l'une des dites tensions d'alimentation ainsi qu'un circuit logique de' commande des dits interrupteurs actionné d'une part par le dit signal logique de commande associé à la dite ligne ou colonne et d'autre part, par les valeurs directes et inverses du dit signal de commutation. 2. Circuit d'interface selon la revendication 1, caractérisé en ce que le dit circuit logique de commande des dits interrupteurs comporte un inverseur et quatre portes logiques identiques respectivement associées aux dits interrupteurs le dit inverseur recevant le dit signal de commande pour en fournir la valeur inverse chaque porte logique ayant une première et une deuxième entrée et une sortie ; les premières entrées recevant respectivement pour deux des portes et pour les deux autres, les valeurs directes et inverses du dit signal de commande ; les secondes entrées recevant respectivement, pour deux des portes et pour les deux autres. les valeurs directes et inverses du dit signal dé commutation ; et la sortie de chaque porte délivrant une tension binaire de commande à l'interrupteur associé. 3 Circuit d'interface selon la revendication 2, caractérisé en ce que les dites portes logiques sont des portes "OU" ; les premières entrées des premières et secondes portes d'une part, des troisièmes et quatrièmes portes d'autre part recevant res pectivement les valeurs inverses et directes du dit signal de commande les secondes entrées des premières et troisièmes portes d'une part, des deuxièmes et quatrièmes portes d'autre part recevant respectivement les valeurs directes et compldmentées du dit signal de commutation les premières, deuxièmes, troisièmes et quatrièmes portes actio 2Vs. 4. Circuit dtinterface selon la revendication 1, caractérisé en ce que les dits interrupteurs sont constitués par des portes analo tiques MOS. 5. Circuit d'interface selon la revendication 1, caractérisé en ce que les dits interrupteurs sont constitués par des portes analogiques MOS complémentaires.