Brevet FR2313769A1 — publié le 19761231

La présente invention a trait a un procédé de fabrication de transistors à effet de champ et, plus particulièrement à un procédé de fabrication de transistors à effet de champ du type comportant une électrode de grille dopée. Le procédé de l'invention est caractérisé par le fourniture d'un substrat de matière semi-conductrice dopée, la constitution d'une couche d'oxyde de grille sur ledit substrat, la constitution d'une couche de silicium polycristallin dopé sur ladite couche d'oxyde de grille, le rev & ment de ladite couche de silicium polycristallin par une couche d'oxyde de masquage, lEnlèvement en une seule opération des parties recouvrant les couches susmentionnées pour définir l'électrode grille et exposer les zones dudit substrat adjacentes à l'électrode grille formée, et le dopage, par diffusion, des parties exposées pour constituer des régions limitées de cor,ductivité opposées à celles du substrat afin de définir la source et le drain du transistor. On comprendra donc que l'invention offre un procédé simple et efficace de fabrication de transistors du type susmentionné et réduit le nombre d'opérations nécessaires à leur fabrication. Dans la réalisation préférée de l'invention, la grille est dopée au bore et le substrat est une matièr.e de type P à haute résistance, les régions source et drain étant constituées par une matière du type N. Ainsi est constitué un transistor à effet de champ qui est un dispositif à canal N capable de fonctionner en mode en richissement. Pour permettre de mieux comprendre l'invention, un exemple de réalisation sera décrit dans ce qui suit avec référence aux dessins joints dans lesquels La figure 1A est une vue en coupe d'un corps de silicium comportont une première couche d'oxyde réalisée par croissance thermique sur le substrat de silicium, une couche de nitrure de silicium déposée sur la couche d'oxyde et une couche d'oxyde de masquage réalisée par croissance ou déposée sur la couche de ni truie;; La figure 1B est une vue en coupe de la structure de la figure lA avec un sacque photorésistant constitué sur la couche d'oxyde de masquage supérieure pour définir la région sur laquelle sera constitué le dispositif semi-conducteur La figure 1C est une vue en coupe de la structure de la figure 1B après re trait de l'oxyde de masquage de la région où l'on fera croltre 10 l'oxyde de zone ul- térieurement La figure ID est une vue en coupe de la structure de la figure 1C après retrait de la couche de nitrure de la région où l'on fera croître ultérieurement l'oxyde de zone La figure 1E est une vue en coupe de la structure de la figure 1D après que l'on a fait croire l'oxyde de zone sur les parties exposées du substrat; La figure 1 F est une vue en coupe de la structure de la figure 1 E après retrait de l'oxyde de masquage, de la couche de nitrure et de la première couche dioxyde de la région sur laquelle le dispositif semi-conducteur sera constitué - La figure 1G est une vue en coupe de la structure de la figure IF après que l'on ait fait croltre une couche d'oxyde de grille dans la région sur laquelle sera constitué le dispositif semi-conducteur La figure 1H est une vue en coupe de la structure de la figure 1G après que l'on ait appliqué une couche de silicium polycristallin (dénommé ci-après polysilicium) sur la couche d'oxyde de grille et que la couche de polysilicium ait été dopée au bore La figure 1I est une vue en coupe de la structure de la figure 1H après que l'on ait fait crotte ou déposer une couche d'oxyde de masquage sur la couche de polysilicium dopée au bore et qu'un masquage photorésistant ait étg placé sur la couche d'oxyde de masquage pour définir la région grille La figure 1J est une vue en coupe de la structure de la figure 1I après que les parties exposées ou non masquées des couches d'oxyde de masquage, de polysilicium dopée au bore et d'oxyde de grille aient été retirées pour révéler les régions drain et source en vue de leur dopage La figure 1K est une vue en coupe de la structure de la figure 1J après qu' une couche d'oxyde dopé ait été déposée sur la totalité de la structure, après qu'un masque photorésistant ait été ajouté et après que le dispositif ait été attaqué pour constituer les trous de contact La figure 1L est une vue en coupe de la structure de la figure 1K après qu' une couche d'aluminium ait été ajoutée pour établir les contacts avec le drain, la grille et la source du dispositif, et après qu'un masque approprié ait été appliqué à la couche d'aluminium afin d'attaquer l'aluminium et de former les contacts ; et La figure 1M est une vue en coupe de la structure de la figure IL après que des parties de la couche d'aluminium aient été attaquées pour constituer les fils et que la matière photorésistante ait été enlevée. Les opérations initiales du procédé de constitution d'une grille de polysilicium dopée au bore à canal N sont représentées figure lA dans laquelle un substrat 10 en matière type P ayant une orientation cristalline de est recouvert o d'une couche de silicium 12 d'environ 650 A d'épaisseur, obtenue par exemple en faisant circuler de l'oxygène sec (02) sur le substrat 10 dans un four maintenu à une température approximative de 10000 C pendant environ 90 minutes. Ensuite, une couche de nitrure de silicium (Si3N4) 14 est déposée sur la couche 12.Cette cou o che de nitrure de silicium a une épaisseur approximative de 1200 A et peut entre réalisée dons un réacteur en soumettant la couche 12 à un mélange de silane et d'an-maniaque (SiH4 + NH débité à environ 2600 cc par minute dans un four ayant une température d'environ 920 C pendant une période d'environ 5 minutes. La couche d'oxyde de masquage 16 est réalisée sur la couche de nitrure 14 dans un réacteur utilisant une méthode de dépôt de vapeurs chimiques. Cette méthode, typiquement, peut utiliser un mélange de silone et d'oxygène (SiH4+ 02) débité à environ 2000 cc par minute pendant environ 3 minutes à la température d'environ c 625 C pour produire une épaisseur d'environ 1000 A . A ce stade, comne l'indique la figure 1B, un masque photorésistant est appliqué sur certaines régions de b couche d'oxyde de masquage 16 de la figure 1A afin de masquer la région sous laquel le les parties drain, source et canal apparaitront dans le substrat 10.Les parties non masquées représentent les régions sur lesquelles on fera croître L'oxy de de zone ainsi qu'il sera décrit claprès. Pour réaliser la croissance de l'oxyde de zone il est maintenant nécessaire de retirer sélectivement les parties non masquées des couches 14 et 16 des figures 1B et 1C comme l'indique la figure 1C. Dans un premier temps, la partie non masquée de la couche d'oxyde de masquage 16 est retirée. Comme l'indique la figure ID, le masque photorésistant 18 de la figure 1C a été retiré et la partie précédemment masquée de la couche d'oxyde de masquage 16 agit alors comne masque pour faciliter le retrait de la partie non masquée de la couche de nitrure de silicium 14. La figure 1 E représente la coupe d'une structure après la croissance de l'oxyde de zone qui peut être réalisée corrFonr au procédé exposé dans l'ar- ticle de F. Morandi intitulé "Planox Process Smooths Path to GateOS Density", paru dans le numéro du 20 décembre 1971 d'Electronics. Ensuite, la couche d'oxyde 12, qui avait été masquée précéderrent par les couches 14 et 16 est retirée par attaque, de mOrne que les couches 14 et 16 avec une partie des zones exposées de l'oxyde de grille 20 afin de révéler la région 22 La région 22 représente la zone où la grille, la source et le drain du dispositif semi-conducteur seront constitués. Les opérations qui viennent d'étire décrites, sont celles nécessaires à la constitution de l'oxyde de zone 20. Les opérations suivantes sont celles nécessaires à la constitution du dispositif. L'opération suivante du procédé est représentée figure 1G ou la couche d'oxyde de grille 20.1 a été déposée sur la couche d'oxyde de zone 20 et la ré- gion 22 de la figure 1F. On a fait croire. cet oxyde de grille à la température d'environ 1000 o Cen utilisant de l'oxygène sec (02) à un débit d'environ 2600 cc par minute pendant environ 150 minutes. Ensuite, comme l1indique la figure 1H, une o couche de polysilicium 24 ayant une épaisseur d'environ 4000 A est déposée dans un réacteur par un processus de dépôt de vapeur chimique a' environ 700 o C en utilisant du silane (SiH4) débité à environ 2000 cc par minute pendant environ 3 minutes.La couche de polysilicium 24 est déposée en utilisant du tribromure de bore (BBrS avec une température de four d'environ 1050 C + 10 C. Comme porteur primaire, on utilise de l'azote débité à environ 2950 cc par minute avec de l'oxygène débité à environ 20 cc par minute que l'on fait circuler à travers un barboteur contenant 99,99 de tribromure de bore (BBr3) que l'on maintient à environ 240 C. Le dopage au bore, dans ces conditions, est poursuivi pendant une vingtaine de minutes ou jusqu'au moment où la couche de polysilicium24 est dopée sur la totalité de son épaisseur. La figure Il représente une couche de polysilicium dopée au bore 24.1 recru~ vrant une couche d'oxyde de grille 20.1 et recouverte d'une couche de masquage 26. La couche d'oxyde de masquage 26 peut être réalisée dans un réacteur en uti lisant de l'oxygène sec débité à environ3000 cc par minute la température appr ximative de 1000a C. Ensuite, un masque photorésistant 28 est déposé sur certaines zones de la couche d'oxyde de masquage 26 pour définir la région devant Stre pro tégée contre les opérations d' attaque suivantes et qui représente la grille. Ensuite le procédé exige que les parties non masquées de la couche d'oxyde de masquage 26, ainsi que les parties non masquées de la couche de polysilicium 24.1 soient attaquées ou enlevées d'une autre façon avec toute couche mince d'o xyde de grille 20.1 apparotssant sous les parties masquées du masque photordsis- tant 28 pour définir ainsi les régions où seront implantés la source 30 et le drain 32 de la figure 7J. Lorsque les parties excédentaires des couches 20.1, 24.1 et 26 ont été enlevées, le dispositif est alors soumis à une atmosphère d'oxychlorure phosphoreux débité à environ 2500 cc par minute avec un gaz porteur constitué par de l'azote sec débité à environ 20 cc par minute dans un four Se trouvant à environ 900 o C pendant une vingtaine de minutes afin de diffuser ou de doper les parties exposées du substrat 10 pour constituer la source 30 et le drain 32 représentés figure 1J. A l'achèvement des opérations représentées figure 1J, une couche d'oxyde légèrement dopée 34 est déposée sur la couche 20.1 ainsi que sur la région de grille constituée par les couches 20.1, 24.1 et 26. La couche 34 peut être consti tuée dans un réacteur à environ 4500 en utilisant un mélange de silane et d'oxy gène (Si H4 +02) débité pendant environ 20 minutes pour produire une couche d'en o viron 8000 A . Ensuite, la couche du masque photorésistant 36 est déposée sur cette couche ayant des zones ouvertes 38, 40 et 42. Ces zones ouvertes, lorsqu'un agent d'attaque approprié leur a été appliqtté, constituent les ouvertures de contact permettant respectivement l'établissement de contacts avec les zones drain, grille et source représentées figure 1K. Ensuite, comme l'indique la figure 1L, une couche d'aluminium 44 est projetée sur la totalité du dispositif jusqu'à concurrenoe o d'une épaisseur d'environ 15 000 A après quoi elle est recouverte d'une matière .otorésistante 46 comportant des ouvertures 48 et ET en vue de l'attaque ultérieu- re de l'aluminium. Lors de l'attaqt;e, comme l'indique la figure IM, les zones 48.1 et 50.1 sont ouvertes jusqu'à la couche d'oxyde de masquage 34 pour fournir l'isolation électrique nécessaire entre les conducteurs 44.3, 44.2 et 44.1. REVENDICATIONS 1. Procédé de fabrication d'un transistor à effet de champ caractérisé par la fourniture d'un substrat de matière semi-conductrice dopée, la constitution d'une couche d'oxyde de grille sur ledit substrat, la constitution d'une couche de silicium polycristallin dopé sur ladite couche d'oxyde de grille, le revêtement de ladite couche de silicium polycristallin par une couche d'oxyde de masquage, l'enlèvement en une seule opération des parties recouvrant les couches sus-mentionnées pour définir l'électrode de grille et exposer des zones dudit substrat adJacentes à l'électrode de grille constituée, et le dopage, par diffusion, des zones exposées pour constituer des régions limitées de conductivité opposées à celles du substrat afin de définir la source et le drain du transistor. 2. Procédé salon la revendication 1, caractérisé en ce que ledit substrat est une matière de type P à haute résistance et les régions source et drain sont une matière du type N. 3. Procédé selon la revendication I ou 2, caractérisé en ce que ladite couche de silicium polycristallin est dopée au bore. 4. Procédé selon l'une quelconque des revendications I à 3, caractérisé en ce qu'une couche d'oxyde dopée est constituée sur l'électrode grille et sur lesdites régions limitées et en ce que des trous de contact sont gravés dans ladite couche d'oxyde dopée et sont alignés sur chacune des régions limitées et sur l'électrcde grille. 5. Procédé selon la revendication 4, caractérisé ente ce qu'une couche métal- lique est constituée sur ladite couche d'oxyde dopée et pénètre dans les trous de contact, certaines parties de la couche métallique étant attaquées de façon à constituer des conducteurs discrets qui sont en contact chimique avec chaque région limitée et avec l'électrode grille.