Brevet FR2254923A1 — publié le 19750711

La présente invention a pour objet un élément de sélection électronique à deux étages au moins. Elle est applicable dans les systèmes de commutation temporelle de signaux codés et notamment danses centraux téléphoniques appliquant la commutationtemporelle de signaux ayant fait ltobjet dtune modulation dtimpulsions avec codage. Aux entrées drun tel central, les signaux provenant des lignes en activité sont échantillonnés à 8 kHz et chaque echantil- lon est traduit par une combinaison codée de 8 signaux binaires (bits). Chaque combinaison est transmise en série sur un conducteur, dans un intervalle de temps très court constituant une voie temporelle. Il est ainsi possible de multiplemer dans le temps 32 voies par exemple. La période de répétition des combinaisons successives d2une voie est de 125 ss, tandis que lrintervalle de temps imparti à chaque voie a une durée drenviron is. Un groupe multiplex entrant achemine les signaux provenant de 32 lignes.Un groupe multiplex sortant similaire achemine les signaux destinés à ces mimes 32 lignes. A lrintérieur du central, il existera généralement de nombreux groupes multiplex entrants et sortants. I1 est nécessaire qutune combinaison codée apparaissant sur une voie temporelle drun groupe multiplex puisse Qtre retransmise sur une voie temporelle dtun groupe multiplex quelconque. Cela implique des opérations de commutation spatiales (connexions de groupe à groupe) et temporelles (connexions de voie à voie). Elles seront réalisées à laide drun réseau qui comprendra des commutateurs et des mémoires. Ce réseau peut entre, par exemple, du type bien connu dit temporel-spatialtemporel. Dans une forme de réalisation simplifiée, ce réseau comprendra une mémoire entrante ayant 32 cases pour chaque groupe entrant à 32 voies et une mémoire sortante ayant 32 cases pour chaque groupe sortant à 32 voies. Les mémoires entrantes seront connectées aux mémoires sortantes par un réseau de connexion permettant à chaque mémoire entrante dtaccéder à chaque mémoire sortante. Une connexion entre une voie entrante d t un groupe entrant et une voie sortante dtun groupe sortant emprunte ainsi une case affectée à -la voie entrante dans la mémoire entrante propre au groupe entrant, un trajet de connexion entre cette mémoire entrante et la mémoire sortante propre au groupe sortant et une case de cette mémoire sortante affectée à la voie sortante. Au temps propre à la voie entrante, une combinaison codée, reçue en série sur le groupe entrant, est enregistrée dans la case de mémoire entrante. Au cours dtun temps de voie sélectionné pour la connexion considérée, le trajet de connexion est établi entre la mémoire entrante et la mémoire sortante2 la case de mémoire entrante est lue et la combinaison quelle contient est acheminée, en série, par le trajet de connexion, jusqutà la mémoire sortante ; là, elle est enregistrée dans la case de mémoire de la voie sortante. Enfin, au temps de voie propre à la voie sortante, la case de mémoire sortante est lue et la combinaison codée quelle contient est transmise en série sur le groupe sortant. Le réseau connectant les mémoires entrantes aux mémoires sortantes doit donc entre capable de fournir, à chaque temps de voie, autant de trajets de connexion qutil y a de mémoires entrantes (ou sortantes). Il sera nécessairement électronique en raison de la vitesse exigée et il est évidemment souhaitable qutil soit compact, ce qui concourt à la vitesse de fonctionnement, mais aussi qutil ait une faible dissipation thermique, ce qui favorise la compacité, et, bien sur, que son prix soit aussi faible que possible. Ce qui précède suggère de construire ce réseau à l'aide de modules de commutation montés sur des cartes à circuits imprimés. Le brevet français nO 7t 43195 déposé le 2 Décembre 1971 au nom de la Société Anonyme dite Compagnie Générale de Constructions Téléphoniques pour un "Module de commutation électronique décrit un tel module réalisé sous la forme d1un circuit intégré en technologie M.O.S. (métal - oxyde - semiconducteur) et qui constitue une matrice de connexion à huit entrées et huit sorties. De nombreux modules de ce type peuvent être montés sur une carte de dimensions moyennes. Toutefois, un problème se présente en raison du nombre limité des connexions d'entrée et de sortie de la carte. En effet, les cartes à circuits imprimés sont généralement pourvues de connecteurs offrant un nombre de points de connexion limité. Par ailleurs, chaque module de commutation possède huit entrées qui doivent être connectées à des mémoires entrantes, ou huit sorties qui doivent être connectées à- des mémoires sortantes, et huit entrées d'adresse au moins pour commander l'exécution des connexions, soit au moins seize circuits à prolonger hors de la carte. Comme xLes çonnecteurs actuellement disponibles ne permettent guère de disposer que' de deux cents points de connexion, on voit que l'on ne peut envisager de monter plus d'une dizaine de modules sur une carte qui pourrait en porter un nombre bien supérieur. Ainsi, une contrainte d t équipement pouvant parattre secondaire se trouve à 11 origine d'une restriction considérable dans la compacité du réseau de connexion et, par suite, dans sa vitesse de fonctionnement. La présente invention permet de minimiser sensiblement les effets de cette contrainte, au point quelle cesse d'entre critique, et eoncerne un arrangement de modules de commutation et de leurs circuits de commande constituant un élément de sélection à deux étages au moins prévu pour Qtre monté sur une seule carte, le nombre de modules implantés sur la carte étant relativement élevé. Lut élément de sélection électronique de la présente invention comprend notamment m modules de commutation possédant chacun n premiers acces qui seront appelés sorties, p seconds accès qui seront appelés entrées, nXp circuits de commutation permettant de connecter chacune des n sorties à Itune quelconque des E entrées, n entrées d'adresse chacune prévue pour recevoir une adresse codée fournissant l'identité d'-une entrée à connecter à la sortie à laquelle elle est associée, au moins une entrée dtimpulsions d'enregistrement et une entrée d'impulsions de mise en oeuvre de ces adresses.iCet élément se caractérise par le fait qutà un groupe de m modules sont associée n sources d'adresses, chacune d'entre elles étant connectée en parai- lèle à une entrée d'adresse de chacun des modules du groupe et four-. nissant cycliquement des adresses pour ces modules, ainsi qutune horloge fournissant cycliquement des séries d'impulsions d'enregistrempent à cés m modules, de sorte que chaque module, à son tour, enregistre n adresses, puis une impulsion de mise en oeuvre, de sore que les m modules mettent en oeuvre ensemble les adresses qu'ils ont enregistrées successivement, une telle disposition limitant le nombre de conducteurs à prévoir entre les sources d'adresses et les modules en vue de-. placer les sources d'adresses hors de la carte. Les différents objets et caractéristiques de 11 invention vont maintenant Qtre détaillés dans la description qui va suivre, faite à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent - la figure t, le diagramme général d'un réseau de commutation temporel dans lequel peut etre appliquée la présente invention - la figure 2, ltélément de base du réseau de commutation CS de la figure i - la figure 32 le diagramme général des circuits d'un module de commutation connu utilisé-dans le réseau de la présente invention - la figure 4, un exemple de réalisation d'un élément de sélection à deux étages conforme à la présente invention - la figure 5, des courbes illustrant le fonctionnement des différents constituants de ltélément de sélection de la figure 4 - la figure 6, un diagramme général d'un réseau de commutation dans lequel est utilisé l'élément de sélection faisant ltobjet de la présente invention. On décrira, tout d'abord, en se reportant à la figure 1, le diagramme général des circuits d'un réseau de commutation dans lequel peut entre appliquée l'invention. Ce réseau comprend des groupes multiplex entrants tels que Gent. A chacun d'eux correspond un groupe multiplex sortant tel que GS1. Ces groupes multiplex comportent chacun, par exemple, 32 voies temporelles. A chaque voie temporelle correspond un intervalle de temps de voie ou, plus simplement, un temps de voie de 4 s environ dans lequel est transmise une combinaison codée de 8 bits sous forme série Un m8me temps de voie se répète toutes les 125rus. On a également représenté sur la figure 1, une mémoire de communications entrantes MOTET associée au groupe multiplex GEl ainsi qutune mémoire de communications entrantes MTEp associée à un groupe multiplex entrant GEp.De mêmes on associe, aux groupes multiplex sortants GSî et GSp les mémoires de communications sortantes MTSl et MTSp. Ces mémoires possèdent chacune 32 cases. Les mémoires entrantes sont connectées aux mémoires sortantes par un réseau de connexion CS permettant à chaque mémoire entrante d'accéder à chaque mémoire sortante. Onconsidère le cas d'une communication entre un abonné (Aa) auquel correspond le temps de voie ta sur les groupes entrant et sortant GEt et GS19 et un autre abonné (Bb) auquel correspond le temps de voie tb sur les groupes entrant et sortant GEp et GSp. Au temps de voie ta, une combinaison codée, reçue en série sur le groupe multiplex GE1, est enregistrée dans une case ca affectée à la voie entrante dans la mémoire entrante MIEL. Au cours d'un temps de voie tx sélectionné pour la connexion entre cette mémoire entrante et la mémoire sortante MTSp-propre au groupe sortant GSp, le trajet de connexion est établi entre ces deux mémoires. La case de mémoire ca est lue et la combinaison codée qu'elle contient est acheminée par le trajet de connexion jusqutà la mémoire sortante MrSp ; là, elle est enregistrée dans la case de mémoire cb affectée à la voie sortante. Enfin, au temps de voie tb propre à la voie sortante, la case de mémoire sortante cb est lue et la combinaison qu'elle contient est transmise en série sur le groupe sortant GSp. Symétriquement, la connexion dans le sens opposé, entre la voie sortante de la première ligne (Aa) et la voie entrante de la deuxième ligne (Bb), est réalisée de la meme façon et emprunte les cases de mémoire car et cb' des mémoires sortante et entrante MTSt et MTEp et un trajet de connexion établi au temps de voie tx ou à tout autre temps de voie. On voit donc finalement que la communication considérée, entre deus abonnés, nécessite notamment les cases ca et cb, cat et cb' des mémoires MOTET, MTSp et MTS1, MTEp et deux trajets de connexion. Ces trajets sont établis par le réseau de connexion CS. Ce réseau doit Qtre capable de fournir, à chaque temps de voie, autant de trajets de connexion qutil y a de mémoires entrantes ou sortantes. Ainsi, selon l'exemple choisi, le réseau de connexion CS possède 512 entrées pouvant chacune & re connectée à l'une quelconque des 512 sorties. On l'a illustré sous la forme d'une simple matrice de connexion 512x512 qui peut évidemment fournir 512 trajets à la fois, mais une telle solution serait excessivement onéreuse. On se propose, pour réaliser un tel réseau, d'utiliser comme élément de base, selon l'invention, un élément de sélection dont le diagramme est représenté par la figure 2. L'élément de sélection de la figure 2 comprend notamment deux étages A et B. L'étage A comprend huit matrices de commutation AEO,...,AE7 comportant chacune huit entrées telles que eaO et huit sorties telles que saO, De mimez étage B comprend huit matrices de commutation BSO,..., BS7 comportant chacune huit entrées telles que ebO et huit sorties telles que sbO. La sortie de rang m d'une matrice de rang p de l'étage A est reliée à l'entrée de rang p de la matrice de rang m de l'étage B.Ainsi, la sortie saO de rang 0 de la matrice AEO est reliée à entrée ebO de la matrice BSO. De mêmes la sortie de rang O de la matrice AE7, sa56, est reliée à l'entrée de rang 7, eb7, de la matrice BSO. Chacune des 64 sorties saO à sa63 de l'étage A est reliée à l'une des 64 entrées ebO à eb63 de l'étage B par une des 64 mailles esO à es63. L'élément de sélection à deux étages de la figure 2 comprend 64 entrées et 64 sorties. Pour commander les verticales par exemple, il faut aussi prévoir au moins un conducteur d'adresse par verticale, donc2 selon l'exemple choisi, 64 conducteurs d'adresse par étage. Un tel élément de sélection à deux étages nécessiterait donc plus de deux cents points de connecteur. Ceci n'est pas possible dans l'état de la technique, les connecteurs actuellement disponibles, comme on l'a vu précédemment, ne permettant de disposer que de deux cents points de connexion environ. La présente invention concerne un arrangement de modules de commutation et de leurs circuits de commande constituant un élément de sélection prévu pour être monté sur une seule carte, dans lequel on sgest affranchi de la contrainte précédente. On décrira maintenant, pour permettre une compréhension plus aisée de l'invention qui sera décrite ultérieurement en relation avec la figure 4, un module de commutation utilisé dans la présente invention. Ce module, dont le diagramme des circuits est illustré par la figure 3 fait l'objet du brevet français nO 71 43195 précédemment cité. Le module de la figure 3 comprend notamment huit entrées EO à E72 huit sorties SO à S7 et huit circuits de commutation DEO à DE7, comprenant chacun huit points de croisement PCOO à PC07, PC70 à PC77. Pour simplifier la figure, on n'a représenté que la première et la dernière entrée, la première et la dernière sortie et les circuits de commutation correspondants. Si l'on suppose que le circuit PCOO, qui peut etre une simple porte, est rendu conducteur, l'entrée EO est connectée à la sortie SO. Si l'on s'arrange pour rendre sélectivement conductrice une seule despotes associées à la sortie SO, l'une quelconque des entrées EO à E7 est sélectivement connectée à cette sortie SO. Si l'on fait de mme et indépendamment pour chacune des sorties, le module permettra finalement d'établir une connexion pour chaque sortie avec ltune quelconque des entrées. A la sortie SO sont également associés un conducteur d'adresse ad prévu pour la réception d'une adresse à trois bits, transmise en série et désignant une entrée à laquelle doit être connectée la sortie, un registre de réception RRO recevant ces trois bits en série et les fournissant ensuite en parallèle, un registre tampon RTO recevant les trois bits fournis en parallèle par le registre RRO et les mémorisant ensuite, de sorte que le registre RRO soit libéré pour recevoir une nouvelle adresse. La sortie S7 est pourvue de meame de registres RR7 et RT7 pour la réception dtune adresse fournie sur un conducteur d'adresse ad7. Il en est de meme pour les autres sorties non représentées. On décrira maintenant le fonctionnement de ce module en se reportant également aux courbes 02, 04 et 06 de la figure 5, bien que celles-ci illustrent plus spécialement le fonctionnement des circuits de la figure 4. Le premier bit ADOO d'une adresse ADO, par exemple, est reçu dans le registre RRO au cours d'une phase p2. Il est enregistre. Le deuxième bit ADOf est reçu dans une phase 04 tandis que le premier progresse dtun pas dans le registre. Le troisième bit ADO2 enfin est reçu dans une deuxième phase p2. Après un intervalle de temps que l'on ne précisera pas, à ce stade de la description, un signal de phase PF6 est fourni. Ce signal provoque le transfert de l'adresse du registre RRO dans le registre RTO. Dès cet instant, 1'adresse est transmise par le registre RTO au circuit de eommutation DEo. Elle est décodée et rend conducteur un point de croisement PCOO par exemple. L'entrée EO est connectée à la sortie SO.Les huit bits d'une combinaison codee reçue en série sur l'entrée EO peuvent alors Qtre transmis sur la sortie SO. Pendant ce temps, le registre RRO est disponible pour recevoir une nouvelle adresse. Au signal de phase p6 suivant, cette nouvelle adresse sera communiquée au circuit de commutation DEO pour établir une autre connexion en vue de l'acheminement sur la sortie SO dtune combinaison codée suivante. il en est de meme pour chacune des sorties S0 à S7. On décrira maintenant, en se reportant à la figure 4, un exemple de realisation de ltélément de sélection conçu conformément à la présente- invention, en accord avec le diagramme général de la figure 2 et employant le module de la figure 3. A chaque matrice telle que AEO de la figure 2 correspond, dans l'élément de sélection de la figure 4, un module identique à celui de la figure 3. C1 est ainsi que l'élément de selection de la figure 4 comprend notamment deux étages A et B composés respectivement des huit modules, MAO à MA7 et MBO à MB7, identiques au module précédemment décrit. Pour simplifier la figure on nta représenté que le premier et le dernier module de chaque étage et, pour chacun deux, que les premiers et derniers conducteurs d'entrée, de sortie et d'adresse. Ainsi, pour l'étage A, on a représenté le module MAO, ses entrées EAOO et EA07, ses sorties SAOO et SA07 et ses conducteurs d'adresse adAOO et adA072 ainsi que le module MA7, ses entrées EA70 et EA77, ses sorties SA70 et SA77 et ses conducteurs d'adresse adA70 et adA77. Pour étage B, on a représenté le module MBO, ses entrées EBOO et EB07, ses sorties SBOO et SB07 et ses conducteurs d'adresse adBOO et adB07, ainsi que le module MB7, ses entrées EB70 et EB77, ses sorties SB70 et SB77 et ses conducteurs d'adresse adB70 et adB77. Les entrées successives EBOO à EB07 du module MBO de rang O de l t étage B sont connectées respectivement aux sorties de rang O, SAOO à SA70, des modules MAO à MA7 de l'étage A et ainsi de suite, les entrées successives EB70 à EB77 du module MB7 de rang 7 de l'étage B étant connectées aux sorties de rang 7 SA07 à SA77 des modules successifs de étage A. Réciproquement, les sorties successives SAOO à SA07 du module MAO de rang O de l'étage A sont connectées respectivement aux entrées de rang O EBOO à EB70 des modules MBO à MB7, 1 sorties successives SA70 à SA77 du module MA7 de rang 7 étant connectées respectivement aux entrées de rang 7 EB07 à EB77 des modules successifs de l'étage B. On prévoit d'implanter cet élément de sélection sur une seule carte CES. Cette carte comprend également deux démultiplexeurs DPA et DPB. Le démultiplexeur DPA fournit sur ses conducteurs de sortie phO/7 des signaux de phase aux modules de l'étage A. Ainsi, le module MAO reçoit ces signaux sur ses deux conducteurs de signaux de phase phO et ainsi de suite, le module MA7 recevant ces signaux sur ses deux conducteurs ph7. De la mdme façon, le démultiplexeur DPB fournit des signaux de phase aux modules MBO,..., MB7 de l'étage B par l'intermédiaire des ensembles respectifs de deux conducteurs ph'O,..., ph'7. Des impulsions de commande sont également fournies aux modules de l'étage A sur un conducteur g et des impulsions de com- mande sont fournies aux modules de 1'étage B sur un conducteur L'horloge HG, qui est une sorte de compteur, est commandée par des impulsions 0 et fournit des signaux de phase 2, 4 et 6 illustrés par les courbes de la figure 5 ainsi qu'un signal codé de trois bits NM. Les mémoires MTAO à MTA7, sous ltaction de signaux de commande non représentés, fournissent chacune, en un temps de voie, huit adresses successives en série sur un conducteur adAO à adA7 en direction des modules de étage A. De même, les mémoires MTBO à M?B7 fournissent chacune huit adresses successives par temps de voie, en série sur un conducteur adBO à adB7 en direction des modules de ltétage B. La carte CES comprend donc 64 conducteurs d'entrée EAOO à EA77, 64 conducteurs de sortie SBOO à SB77, huit conducteurs d'adresse par étage au lieu des 64 précédemment nécessaires ainsi que, par étage, 3 conducteurs nma ou nmb, pour la transmission du signal codé à trois bits NM au démultiplexeur DPA ou DPB associé à cet étage, deux conducteurs pa ou pb, , pour la transmission des signaux de phase #2 et 4 à ces démultiplexeurs et un conducteur pe où pe' commun aux modules d'un même étage On décrira maintenant le fonctionnement de l'élément de sélection de la figure 4 en se reportant également aux courbes de la figure 5. La figure 5 représente, outre les signaux 0, 02, 4 et 06, des signaux CP et AD. Les signaux 0 sont des impulsions de base de temps fournies par une horloge centrale non représentée. Les signaux CP sont des impulsions propres à lthorloge HG. Elles ont été représentées sur la figure 5 pour illustrer les changements de valeur du signal NM. La courbe AD représente des groupes de signaux d'adresse ADO, ADI, AD2,..., AD7 et ADtO transmis sur le conducteur adresse adAO. On considèrera tout d'sabord la transmission des bits ADOO, ADOl et AD coeisiituant adresse ADO fournie par la mémoire de trajets MTAO sur le conducteur adAO. On suppose que le compteur HG est à zéro. La combinaison codée à trois bits NM est 000. Selon 1'exemple choisi, adresse ADO désigne 1'entrée du module MAO à connecter à la sortie SAOO de ce module. Elle est transmise à chaque module de ltétage A sur les conducteurs dradresse adAOO à adA70 connectés tous en parallèle au conducteur adAO. Aux trois bits de cette adresse correspond une série de signaux de phase #2, #4 et #2 de l'horloge HG fournie au démultiplexeur DPA. Ce dernier, commandé par le signal MM, fournit ces impulsions sur les conducteurs phO à destination du module MssQv Puisque ce module est ainsi le seul à recevoir les signaux de phase 2, 4 et 2, l'adresse ADO est inscrite uniquement dans le registre RRO de ce module. Simultanément, les sept autres mémoires de trajets, telles que MTA7, fournissent chacune les trois bits d'une combinaison codée sur les conducteurs tels que adA7 vers les modules de étage A.Pour la meme raison que précédemment, ces adresses sont énregistrées uniquement dans les registres d'adresse associés aux sorties du module MAO qui seul reçoit les signaux de phase 2, 4 et 2. Après un temps mort, la quatrième impulsion d'horloge O donne naissance, dans l'horloge HG, à une impulsion CP, laquelle augmente d'une unité la combinaison NM qui devient 001. Puis, à l'apparition des impulsions 00 suivantes, la mémoire MTAO fournit sur le conducteur adAO les trois bits AD10, AD11 et AD12 de l'adresse AD1 auxquels correspond une série de signaux de phase #2, #4 et #2. Par l'intermédiaire du démultiplexeur DPA commandé par le signal codé NM, ces signaux sont fournis au module MAI (non représenté). Ltadresse ADI est donc inscrite uniquement dans le registre d'adresse RRO de ce module. Simultanément et de la mdme façon, les adresses fournies par les autres mémoires de trajets associées à l'étage A sont enregistrées dans les autres registres d'adresse du module MAI. Après un nouveau temps mort une deuxième impulsion CP est produite. Le signal NM est augmenté d'une unité. Les trois bits AD24 AD21 et AD22 de l'adresse AD2 fournie par la mémoire MTAO sur le conducteur adAO sont enregistrés dans le module MA2 (non représenté) de l'étage A qui seul reçoit les signaux de phase 2, 4 et 2. Ainsi, la mémoire MTAO fournit huit adresses successives en série sur le conducteur d'adresse adAO. Simultanément, les sept autres mémoires de trajets telles que MTA7 fournissent chacune huit adresses successives en série sur un conducteur d'adresse tel que adA7. Aux trois-bits de chacune de ces adresses correspond une série de signaux de phase 022 4 et #2. A chacune de ces adresses correspond une valeur du signal NM. Par l'intermédiaire du démultiplexeur DPA, commandé par le signal NM, les séries de signaux de phase sont fournies successivement aux modules MAO à MA7.Le module qui reçoit une série de signaux 02, 4 et 2 voit entrer respectivement les huit adresses fournies simultanément par les huit mémoires de trajets MTAO à MTA7 dans ses huit registres RRO à RR7. Il. en va de meme successivement pour les autres modules. Puis, l'horloge HG fournit un signal de phase 6 qui est transmis sur le conducteur p. Tous les modules MAO à MA7 reçoivent ce signal de phase qui permet, comme on l'a vu précédemment, la mise en oeuvre des adresses inscrites dans les registres d'adresse. Les connexions désirées entre les différentes sorties et entrées des modules de l'étage A sont alors établies. Les huit bits de chaque combinaison codée transmise en série sur les entrées des modules MAQ à MA7 sont aiguillés sur les sorties qui conviennent de ces modules. Pendant cette transmission en série de huit bits, chaque mémoire de trajets, telle que MTÂO, fournit à nouveau huit adresses successives en série sur les huit conducteurs d'adresse de rang homologue tels que adAOO,..., adA70 des huit modules de l'étage A. Au début du temps de voie suivant, un signal de phase Ó est fourni à tous les modules. Les connexions désirées à travers ltétage A sont établies et les huit bits de chaque combinaison codée fournie à une entrée de cet étage sont aiguillés sur la sortie qui convient Simultanément, on fournit aux huit modules MAO à MA7 les adresses dtaiguillage de chacune des combinaisons à transmettre au temps de voie suivant. Ainsi, pour fournir les adresses à huit sorties de chacun des modules MAO à MA7, il suffit de prévoir, outre les conducteurs pe, p;a et nma, huit conducteurs d'adresse adAQ à adA7, au lieu des 64 conducteurs précédemment mentionnés. Le fohctionnement des différents modules de étage B et des moyens de commande associés est identique au fonctionnement des modules de l'étage A et des moyens de commande qui vient autre décrit. Ainsi, la mémoire de trajets MTBO fournit successivement huitadresses sur le conducteur adBO pendant un intervalle de temps de voie. Par l'intermédiaire du démultiplexeur DPB, commandé par le signal MM fourni sur les conducteurs nmb, les signaux de phase 2 et 4 fournis sur les conducteurs pb sont distribués successivement aux huit modules MBO à MB7. Simultanément, chacune des sept mémoires de trajets telles que MTB7 fournit successivement huit adresses sur un conducteur tel que adB7. Chaque module regoit ainsi huit adresses permettant chacune dtassoeier à chacune de ses huit sorties une de ses huit ventrées. Au début du temps de voie suivant, un signal de phase 6 est fourni à tous les modules MBO à MB7 de l'étage B. Les connexions désirées à travers l'étage B sont établies et les huit bits de chaque combinaison codée fournie à une entrée de cet étage sont aiguilés sur la sortie qui convient. Simultanément, on fournit aux huit modules MBO à MB7 les adresses d'aiguillage de chacune des combinaisons à transmettre au temps de voie suivant. Pour simplifier, on a supposé que les-signaux de phase 2, 4 et p6 ainsi que le signal NM conditionnant le fonctionnement des éléments de l'étage B étaient identiques aux signaux de phase 2, 4 et 6 et au signal NM conditionnant le fonctionnement des éléments de l'étage A. Ceci suppose que les deux étages fonctionnent en synchronisme. Si l t os veut tenir campte du temps de transmission des bits des combinaisons codées à travers ltétage A, on peut fournir à l'étage B des impulsions 52, t4 et '6 différentes et obtenues à partir d'une deuxième horloge HG', décalée par rapport à la première. Lut élément de sélection de la figure 4 est donc un élément à 64 entrées et 64 sorties qui ne demande, pour les besoins dtadressage, que 14 connexions par étage avec l'extérieur de la carte. On peut ainsi envisager de disposer sur une seule carte un élément de sélection ayant jusqu'à trois étages. En effet, l'introduction d'un étage supplémentaire ntaugmente le nombre de points de connexions avec l'extérieur que des t4 connexions nécessaires à l'adressage ; dans ces gonditions, pour un élément de sélection à trois étages disposé sur une seule carte, le nombre de conducteurs de sortie serait égal à 64+64 + 3xî4 soit 170.Comme les connecteurs actuellement disponibles permettent de disposer de près de 200 points de connexion, cela laisse plus d'une vingtaine de points disponibles pour apporter à la carte les différentes tensions d'alimentation nécessaires. On décrira maintenant, en se reportant à la figure 6, un exemple de réalisation d'un réseau de commutation dans lequel est utilisé l'élément de sélection faisant l'objet de la présente invention. On a vu, dans I'exemple précédemment choisi (figure 1), que chaque groupe multiplex comporte 32 voies temporelles. Dans le réseau de la figure 6, prévu pour 16384 voies en 512 groupes, on trouve notamment 512 mémoires de communications entrantes, 512 mémoires de communications sortantes et un réseau connexion CS. Les 512 mémoires de communications entrantes sont réparties en 64 groupes de 8 mémoires. Ainsi, le groupe de rang 1 GRi, comprend 8 mémoires MTEt/O à MTEt/7, le groupe de rang 2, GR2, comprend 8 mémoires MTE2/0 à MTE2/7 et ainsi de suite, le groupe de rang 64, GR64, comprenant 8 mémoires MTE64/o à MTE64/7. A la sortie de chacune de ces mémoires est connectée l'entrée dtun démultiplexeur à une entrée et huit sorties.Ainsi, aux sorties des mémoires MTE1/0 à MTEt/7 sont connectées respectivement les entrées des démultiplexeurs DM1 /0 à DM1/7, aux sorties des mémoires MTE2/O à MTE2/j sont connectées respectivement les entrées des démultiplexeurs DM2/0 à DM2/7 et ainsi de suite, aux sorties des mémoires MTE64/O à MTE64/7 étant connectées respectivement les entrées des démultiplexeurs DM64/O a' DM64/7. Les sorties homologues des 8 démultiplexeurs d'un même groupe sont multiplées.Ainsi, les sorties-de rang 7 des démultiplexeurs DM1/0 à DM1/7 sont multiplées et connectées à un conducteur sortie d11, les sorties de rang 2 de ces mêmes démultiplexeurs sont multiplées et connectées à un conducteur de sortie d12, les sorties de rang 8 étant multiplées et connectées à un conducteur de sortie d18. De la même façon, les sorties de rangs 1, 2,..., 8 des démultiplexeurs DM2/O,..., DM2/7 à DM64/0,..., DM64/7 sont respectivement multiplées et connectées à des conducteurs de sortie d21, d22, ..., d28 à d641, d642,..., d648. Ces différents conducteurs de sortie sont connectés aux entrées du réseau de connexion CS. Le réseau de connexion CS est composé de huit cartes d'éléments de sélection CES1, CES2,...2 CES8 chacune identique à la carte CES de la figure 4. Les 64 entrées de la carte CES1 sont respectivement connectées aux conducteurs de sortie bill, d21,..., d641 des démultiplexeurs DMt/O à DM6k/7. De'la même façon, les 64 entrées de la carte CES2 sont respectivement connectées aux conducteurs de sortie d12, d22,... d642 et ainsi de suite, les 64 entrées de la carte CES8 étant respectivement connectées aux conducteurs de sortie d18, d28-,.... d648. Les sorties du réseau de connexion CS sont connectées aux entrées de 64 groupes GRst à GR'64 de huit multiplexeurs à huit entrées et une sortie ML1/0 à MLt/7, ML2/0 à ML2/7,..., ML64/0 à ML64/7. Les entrées homologues des multiplexeurs d'un méme groupe sont multiplées. En outre2 la sortie de rang f d'une carte de rang k du réseau CS est connectée aux entrées multiplées de rang k des multiplexeurs du groupe de rang f.Ainsi, les sorties respectives de rang 1, ml1, m12,..., m18 des cartes CES, CES2,..., CES8 sont connectées respectivement aux entrées multiplées de rangs 1 2 8 des multiplexeurs ML1/0 à ML1/7 du groupe GRtl de rang 1, les sorties de rang 2, m21 , m22,..., m28 de ces mêmes cartes sont connectées respectivement aux entrées multiplées de rangs 1, 2,..., 8 des multiplexeurs ML2/0 à ML2/7 du groupe GR22 de rang 2 et ainsi de suite, les sorties de rang 64, m641, m642,..., m648 de ces cartes étant connectées respectivement aux entrées de rangs 1, 2,..., 8 des multiplexeurs ML64/o à ML64/7 du groupe GRt8 de rang 8. Enfin, la sortie de chaque multiplexeur est connectée à une mémoire de communications sortantes MTS1/0 à MTS1/7, MTS2/0 à MTS2/7,..., MTS64/O à MTS64/7-. A chaque temps de voie, une combinaison codée, reçue en série sur chacun des 512 groupes multiplex à 32 voies non représentés, est enregistrée dans la case de mémoire entrante correspondante. Au premier temps -de voie les démultiplexeurs DM1/0 à DM1/7 prennent une orientation déterminée, différente d'un démultiplexeur à autre. La combinaison codée fournie en série par la mémoire MTEI/O et reçue par le démultiplexeur DM1/0 est ainsi aiguillée sur le conducteur de sortie d18, par exemple, en direction de la carte dtéléments de sélection CES8. Simultanément, la combinaison codée fournie en série par la mémoire MTE1/7 et reçue par le démultiplexeur DM1/7 est aiguillée sur le conducteur de sortie d11, par exemple, en direction de la carte d'éléments de sélection CES1. La combinaison codée issue de la mémoire MTEl/0 est fournie, en sortie de la carte CES8 sur le conducteur m28, par exemple, en vue de son enregistrement dans la mémoire MTS2/7, par exemple, via le multiplexeur ML2/7. Simultanément, la combinaison codée issue de la mémoire MTEl/7 est fournie, en sortie de la carte CES1 sur le conducteur m641, par exemple, en vue de son enregistrement dans la mémoire MTS64/7, par exemple, via le multiplexeur ML64/7. il en est de même et simultanément pour chaque combinaison codée fournie en série par chacune des 512 mémoires entrantes MTE1/O à MTE64/7 qui se retrouve enregistrée dans l'une des 512 mémoires sortantes MTS1/0 à MTS64/7. Ce réseau, que lton peut assimiler à un réseau à quatre étages spatiaux compris entre deux étages temporels, présente l'avantage de permettre des extensions sans modification du sablage existant, De plus, la conception modulaire de étage spatial, composé de huit cartes identiques à la carte CES de la figure 4, présente une grande sécurité de fonctionnement, plusieurs cartes de réserve pouvant entre prévues. il est bien évident que la description qui précède n'a été donnée qu'à titre d'exemple non limitatif et que de nombreuses variantes peuvent etre envisagées sans sortir pour autant du cadre de l'invention. Les précisions numériques notamment n'ont été fournies que pour faciliter la compréhension et peuvent varier selon l'application. REVENDICATIONS 1. Elément de sélection électronique à deux étages au moins prévu pour etre réalisé sous la forme de circuits intégrés câblés sur une seule carte à circuits imprimés sans outrepasser le nombre de points de connecteur disponibles, chaque étage comprenant notamment des modules de commutation possédant chacun n premiers accès qui seront appelés sorties, 2 seconds accès qui seront appelés entrées, nX circuits de commutation permettant de connecter chacune des n sorties à ltune quelconque des 2 entrées, n entrées d'adresse chacune prévue pour recevoir une adresse codée fournissant ltidentité d'une entrée à connecter à'la sortie à laquelle elle est associée, au moins une entrée d'impulsions d'enregistrement et une entrée d1 impulsions de mise en oeuvre de ces adresses, caractérisé par le fait qutà un groupe de m modules sont associées n sources d'adresses, chacune d'entre elles étant connectée en parallèle à une entrée d'adresse de chacun des modules du groupe et fournissant cycliquement des adresses pour ces modules , ainsi qu'unie horloge fournissant cycliquement des séries d'impulsions d'enregistrement à ces m modules, de sorte que chaque module, à son tour, enregistre n adresses, et une impulsion de mise en oeuvre commune à ces m modules, de sorte que les m modules mettent en oeuvre ensemble les adresses qu'ils ont enregistrées successivement, une telle disposition limitant le nombre de conducteurs à prévoir entre les sources d'adresses et les modules en vue de placer les sources dtadresses hors de la carte. 2. Elément de sélection électronique tel que défini en 1? caractérisé par le fait que l'on prévoit au moins un groupe de modules par étage et que chaque groupe possède ses sources d'adresses et son horloge ce qui permet de décaler leur fonctionnement pour tenir compte des délais de propagation. 3. Elément de sélection électronique tel que défini en 1, caractérisé par le fait que l'on dispose horloge hors de la carte et que l'on prévoit un démultiplexeur placé sur la carte à circuits imprimés qui reçoit les séries d'impulsions d'enregistrement et qui les distribue tour à tour à chacun des modules du groupe.