Brevet FR2266303A1 — publié le 19751024

L'invention concerne, d'une manière générale, des dispositifs a semi-conducteurs et plus particulièrement des méthodes de passivation des dispositifs a semiconducteurs. Les spécialistes connaissent bien les dispositifs à semiconducteurs utilisant la passivation planar. On recouvre sur l'une de ses faces un substrat, ou pastille de matériau semiconducteur, tel que le silicium ou le germanium, d'un oxyde tel que le bioxyde de silicium. On ouvre des fenêtres dans l'oxyde par des méthodes de photolithographie, de façon à mettre à nu une portion de la pastille. Ces fenêtres permettent de faire diffuser dans la pastille des impuretés telles que le bore ou le phosphore, afin d'obtenir des jonctions de transistors. On peut réaliser plusieurs jonctions de transistors, pourvu que toutes les régions de la surface de la pastille autres que celles à travers lesquelles une impureté doit diffuser soient recouvertes d'une couche d'oxyde. Pour protéger la pastille et les jonctions de transistor qu'on a obtenues par diffusion, on peut réaliser une couche isolante d'oxyde sur laquelle on forme une barrière comportant une couche de nitrure de silicium. Le nitrure de silicium est un diélectrique plus dense que le bioxyde de silicium et il empêche que des ions contaminants ne migrent à travers le diélectrique vers la surface de la pastille. Pour réaliser le branchement électrique du dispositif à semi conducteurs, on fixe classiquement des contacts métalliques sur des parties apparentes appropriées de la pastille semiconductrice. On a utilisé de nombreux métaux pour réaliser ces contacts, mais ~c'est principalement l'aluminium que l'on a employé jusqu'à présent. L'utilisation de l'aluminium comme contact présente de nombreux inconvénients, en particulier à cause de son bas point de fusion et de sa tendance à la corrosion. Aussi a-t-on développé des contacts utilisant une première couche de siliciure de platine sur laquelle on applique des couches successives de molybdène et d'or. Pour l'application de ces éléments, on emploi des techniques de photolithographie analogues à celles utilisées pour la réalisation des jonctions de transistors. Pour protéger le dispositif à semiconducteur et accroître sa durée de-vie en réalisant une barrière contre la migration des ions alcalins et l'humidité, on recouvre sur toutes leurs faces les pastilles semiconductrices d'une couche de matériau de scellement, ce matériau étant généralement un verre. Malheureusement, les divers types de verres utilisés jusqu'd présent pour ce scellement n'ont pas fourni une protection optimale des dispositifs à semiconducteurs. On s'est heurté à des difficultes dues à la fissuration du verre après son dépôt, et à des difficultés lors de l'attaque du verre dans le but de mettre à nu les contacts métalliques. Nombre de verres utilisés précédemment nécessitent une température de cuisson élevée, ce qui entraîne une dégradation des propriétés électriques du dispositif à semiconducteur et une formation d'alliage avec les contacts métalliques. En outre, nombre de ces verres adhérent mal aux contacts métalliques avant l'attaque chimique et il en résulte des tensions qui rendent fragiles, à la fois le verre et les contacts.Des piqûres dans le verre laissent passer les ions alcalins et l'humidité, avec comme conséquences une diminution de la puissance dissipée totale permise, de la fiabilité et de la durée de vie. La présente invention permet de réduire les inconvénients de la technique précédente. Dans l'une de ses formes, on obtient sur une pastille de matériau semiconducteur des jonctions de transistors grâce à des techniques classiques de photolithographie et de diffusion. On réalise une barrière de nitrure de silicium avant de former les contacts métalliques. Les contacts comportent du siliciure de platine, du molybdène et de l'or et on les obtient grâce à des techniques de photolithographie et de dépôt en phase vapeur. On recouvre le dispositif à semiconducteur d'une couche protectrice adhérente de bioxyde de silicium formée à basse température, puis on le recouvre de deux couches minces de verre. On ouvre des fenêtres dans le verre et dans le bioxyde de silicium pour mettre à nu les contacts métalliques. La suite de la description se réfère aux figures annexées qui représentent respectivement Figures 1 à 11, des vues en coupe de parties d'une pastille semiconductrice, montrant les étapes d'un procédé de fabrication d'un dispositif à semiconducteur selon une forme de l'invention. Figure 12, une vue en coupe d'une réalisation de l'invention, obtenue par le procédé illustré sur les figures 1 à 11. Figures 13 à 25, des vues en coupe de parties d'une pastille semiconductrice, montrant les étapes d'un procédé de fabrication d'un autre dispositif à semiconducteur selon une forme de l'invention, Figure 26, une vue en coupe ad'une autre réalisation de ltin- vention obtenue par le procédé illustré sur les-figures 13 à 25. La figure 1 représente une pastille semiconductrice 10, constituée d'un matériau tel que le silicium ou le germanium. La pastille 10 comporte une région interne 12 à concentration électronique excédentaire, ou région N+ et une région superficielle 11, ou région N, dont la concentration en électrons est inférieure à celle de la région N+. La résistivité de la région N est de façon caractéristique de 5 ohmqzentimetre, et son épaisseur de l'ordre de 20 microns. La région N est également dite collecteur lorsqu'elle est utilisée dans un transistor. On a recouvert la pastille 10 sur au moins l'une de ses faces 13, d'une couche d'oxyde 14 constituée de bioxyde de silicium pur obtenu par voie humide. L'épaisseur de la couche 14 est de o l'ordre de 10000 A. Par des procédés classiques de photolithographie, on ouvre une fenêtre 15 dans la couche d'oxyde 14, de façon à faire appa reître une.partie-de la région N 11, telle que la surface 13a. La figure 2 illustre ceci. Le rôle de la fenêtre 15 est de permettre l'introduction de diverses impuretés dans la région N 11. Comme le reste de la couche d'oxyde 14 n'a pas été perturbé, il ne peut pénétrer d'impuretés dans la région N 11 qu'à travers la surface 13 a. La figure 3 illustre l'introduction d'une impureté dans la région N 11. Cette impureté peut, par exemple, être du bore, et être introduite dans la région N 11 par des techniques classiques de diffusion. L'introduction du bore produit une région P 20 ayant une concentration de trous. La résistivité de couche de la région P 20 est d'environ 135 ohms par carré. La région P a une épaisseur d'environ 6 microns, et elle forme une première jonction de transistor 21. On appelle la région P "base". Comme le montre ensuite la figure 3, une seconde couche 22 de bioxyde de silicium est formée après la région P 20 et déposée sur la surface 13a à travers la fenêtre 15, ainsi que sur la première couche d'oxyde 14. La couche d'oxyde 22 est plus mince que la couche d'oxyde 14, son épaisseur étant de 0,9 micron environ. On crée ensuite une seconde fenêtre 25 par des techniques de photolithographie, comme l'illustre la figure 4. La fenêtre 25 traverse complètement la couche d'oxyde 22, de façon à faire apparaître une partie 13b de la surface 13. On voit que la fenêtre 25 est centrée sur la région P 20 et est plus petite que cette dernière. La position exacte de la fenêtre 25 n'a pas une importance primordiale pour l'invention, mis à part le fait qu'elle doit se trouver à l'intérieur de la jonction 21. De la même façon que l'on a formé la région P 20 et comme le montre la figure 5, on fait diffuser une impureté dans la région P 20 à travers la fenêtre 25 afin de former la région N+ 30 appelée aussi émetteur. Dans cet exemple de réalisation, on a obtenu la région N+ 30 par diffusion de phosphore dans la région P 20. La région N+ 30 pénètre à l'intérieur de la région P 20 jusqu'à une profondeur d'environ 4 microns et forme avec elle une deuxième jonction de transistor 33. La diffusion de phosphore pour former la région N+ 30 produit en même temps la formation d'une couche d'oxyde 31 sur la surface 13b, ainsi que sur la couche d'oxyde 22 préalablement formée. L'épaisseur de la couche d'oxyde 31 est d'environ 0,5 micron. Comme le montre la figure 6, on ouvre des fenêtres 35 et 36 dans les couches d'oxyde. Comme les fenêtres 15 et 25, les fenêtres 35 et 36 traversent complètement les couches d'oxyde, de façon à faire apparaître des régions 13c et 13d de la surface 13. Pour plus de commodité, on appellera dans la suite les parties restantes des couches d'oxyde "couches d'oxyde 40 et 41". Les régions 40 et 41 ainsi définies assurent la protection des jonctions de transistors 21 et 33. Comme le montre la figure 7, les régions apparentes de la surface 13 et les couches d'oxyde 40 et 41 sont recouvertes d'une couche ou barrière de nitrure de silicium pyrolytique 44, d'épais o seur 1000 A environ. La figure 8 montre que certaines parties de la barrière de nitrure de silicium ont été éliminées par des techniques de photolithographie pour former des fenêtres 46 et 47, de façon à faire apparaitre des régions 13e et 13f de la surface 13. Le nitrure de silicium qui reste recouvre entièrement les couches d'oxyde 40 et 41 et s'étend légèrement au-delà de chaque couche d'oxyde pour recouvrir également certaines parties de la surface 13. Le nitrure de silicium formant cette barrière est un diélectrique plus dense que le bioxyde de silicium, et il empêche que les ions contaminants mobiles ne migrent à travers le diélectrique jusqu'à la surface 13.Le revêtement des-bords évite la diffusion latérale des ions contaminants mobiles sur la surface 13-. Le dispositif à semiconducteur est maintenant prêt àzcevoir ses contacts électriques. En utilisant une méthode analogue à celle illustrée sur les figures 7 et 8, on dépose une couche de platine o de 400 A sur la barrière de nitrure de silicium et sur les parties apparentes 13e et 13f de la surface 13. On chauffe alors le dispositif à 6500C environ pour former du siliciure de platine à l'interface entre la couche de platine et les surfaces 13e et 13f. Puis, par des techniques de photolithographie, on élimine le platine de toutes les parties de la barrière de nitrure de#sili- cium 44. Comme le montre la figure 9#, il reste alors une couche de siliciure de platine sur les parties 13e et 13f de la surface 13 qui n'étaient pas recouvertes auparavant par la barrière de nitrure de silicium 44.Inversement, les différentes parties de la barrière de nitrure de silicium 44 montrées sur la figure 8, y compris celles recouvrant les revêtements latéraux 45, ne sont pas recouvertes. La figure 9 montre la couche de siliciure de platine 50 que l'on a métallisée, cette metallisation-comprenant une première couche de molybdène et une seconde couche d'or. - Le rle de cette métallisation est de fournir les contacts électriques. A cette fin, on dépose sur toute la surface du semiconducteur une première couche 51a d'environ 5000 A de molybdène, et une seconde o couche 51b d'environ 5000 A d'or, l'ensemble formant une couche molybdène-or 52. On effectue cette opération à une température de l'ordre de 300 à 400 C. La surface ainsi recouverte comprend la couche de siliciure de platine 50 et la couche de nitrure de silicium 44. On élimine par des techniques de photolithographie la couche molybdène-or 52 sur la barrière de nitrure de silicium 44, ne laissant recouverte que la couche de siliciure de platine 50. Ceci est illustré sur la figure 10 où l'on voit les contacts électriques 53, ces contacts étant constitués d'une première couche de siliciure de platine 50 et d'une seconde couche de molybdène-or 52. Après formation des contacts électriques, le dispositif à semiconducteur est prêt à subir la passivation. On recouvre l'ensemble de la surface du dispositif déterminée maintenant par la barrière de nitrure de silicium 44 et les contacts électriques 53, d'une couche de bioxyde de silicium formée à basse température, o d'épaisseur 600 A environ, cette couche pouvant être recuite à très basse température. C'est la couche 55 représentée sur la figure 11. Comme le montre encore la figure 11, on dépose une couche de verre 56 sur la couche 55, l'épaisseur de cette couche de verre étant d'environ 1,6 micron. Un exemple de verre qui s'est avéré une barriere particulierement efficace vis-à-vis des ions alcalins et de l'humidité est le verre au borosilicate de plomb. Ce verre donne aussi des contraintes plus faibles et adhère mieux aux contacts électrique$ du fait que son coefficient de dilatation est plus proche que celui des autres verres du coefficient de dilatation des contacts électriques. On le dépose par une quelconque des techniques de centrifugation bien connues, et on le recuit à 5600C environ. A ce stade, une mince couche 55 de bioxyde de -silicium formée à basse température recouvre la barrière de nitrure de silicium 44 et les contacts électriques 53, et une couche de verre 56 recouvre la couche 55. Comme le montre la figure 12, l'étape finale de la réalisation du transistor, dit transistor NPN, est l'ouverture de fenêtres 60 dans les revêtements 55 et 56 de façon à découvrir partiellement les contacts électriques 53. L'emploi d'une couche de scellement multiple a permis de surmonter les difficultés rencontrées avec la technique précédente, mentionnées plus haut. La couche de bioxyde de silicium 55 formée à basse température peut être recuite#à très basse température. Aussi ne se produit-il plus de corrosion sur les contacts électriques 53. De plus, les tensions entre le revêtement et des parties du dispositif à semiconducte#: restent faibles, et la fissuration est très réduite. Le bioxyde de silicium adhère aussi mieux aux contacts que les revetements précédemment utilisés. Il est maintenant possible de mieux protéger le dispositif à semiconducteur, avec une couche de verre plus étanche appliquée sur le bioxyde de silicium, tout en causant moins de dommage au dispositif à semiconducteur que par une application directe du verre sur le dispositif.Ceci provient de ce que la température de cuisson du bioxyde de silicium est suffisamment faible pour ne pas endommager le dispositif à semiconducteur, l'application du verre à une température plus élevée ne provoque ensuite que peu de dommages au dispositif, car celui-ci est protégé par la couche de bioxyde de silicium précédemment appliquée. Pour surmonter les difficultés dues aux piqûres dans le revêtement, on applique la couche de verre 56 en deux temps. On applique par centrifugation une première couche que l'on soumet ensuite à une cuisson à 5600 C environ. Cette première couche a une épaisseur de 1,2 micron environ. On applique de la même façon une seconde couche de verre sur la première couche. Cette seconde couche a une épaisseur d'environ 0,4 micron. L'application en deux étapes de la couche de verre 56 a pour résultat que la seconde couche recouvre les piqûres de la première couche. Ceci est obtenu sans augmentation d'épaisseur du produit fini, car la couche de verre 56 n'est pas plus épaisse que la couche de scellement unique utilisée auparavant.Des résultats d'essais montrent que la puissance dissipée totale permise, la fiabilité et la durée de-vie des dispositifs comportant le scellementamélioré sont nettement accrues. Ctest ainsi, par exemple, que pour la puissance très élevée de 1200 mW, qui représente plus du triple de la puissance normale, 40 dispositifs munis du scellement amélioré ne présentérent qu'un taux de défaillances de 17,5 8, aucune de ces défaillances n'étant irrémédiable, alors que les 40 dispositifs non munis du scellement amélioré tombèrent tous en panne complète. Les figures 13 à 26 illustrent une autre réalisation de la présente invention. Alors que l'on connaît la forme de l'invention décrite en premier sous la dénomination de dispositif NPN, on connaît la seconde réalisation de l'invention sous le nom-de dispositif PNP. La fabrication de cette seconde réalisation se fait d'une manière identique à celle de la première réalisation, avec certaines différences cependant, comme on va le voir dans la description qui suit. On a utilisé les mêmes numéros de réf é- rence pour les elements qui se correspondent dans les deux réalisations. La différence essentielle entre les deux réalisations est que les régions N et P sont permutées, c'est-à-dire que la région N Il de la figure 1 correspond à la région P 71 de la figure 13. On forme également une région 72 de concentration excédentaire en trous, ou région P+. La figure 13 montre que l'on a formé une couche de bioxyde de silicium 14 sur la surface 13. Comme le montre la figure 14, on ouvre une fenêtre 15 dans la couche d'oxyde 14 afin de faire apparaître la surface 13a de la plaquette 70. En utilisant des techniques classiques de diffusion, on crée une région N 80, cette région formant une première jonction de transistor 21 comme l'illustre la figure 15. Comme pour la région N+ 30 et la jonction de transistor de la première réalisation, l'impureté utilisée pour former la région N 80 de la seconde réalisation est du phosphore. La région N 80, ainsi obtenue, a une résistance de couche de 100 ohms par carré environ, et une épaisseur de 4 microns environ. La diffusion du phosphore s'accompagne comme précédemment de la formation d'une couche d'oxyde 31. La couche d'oxyde 31 a une épaisseur de 0,9 micron environ et recouvre à la fois la surface 13a et la couche d'oxyde 14. Comme le montre la figure 16, on ouvre une fenêtre 25 dans la couche d'oxyde 31 pour faire apparaître une partie 13b de la surface 13, centrée sur la région N 80 et plus petite que cette dernière. Comme précédemment, la position de la fenêtre 25 n'est pas primordiale, mis à part le fait qu'elle doit se trouver à l'intérieur de la jonction de transistor 21. Sur la figure 17, on réalise une région P+ 90 en faisant diffuser du bore dans la région N 80 à travers la fenêtre 25. La région P+90 a une épaisseur d'environ 3 microns et forme une seconde jonction de transistor 33. La diffusion P+ s'accompagne de la formation simultanée d'une couche supplémentaire d'oxyde 22, d'épaisseur 0,3 micron environ, de telle sorte que la couche d'oxyde 31 et la surface 13b se trouvent recouvertes. On réalise alors une opération supplémentaire qui distingue cette réalisation de la première réalisation. La région N 80 est munie d'une région supplémentaire N+ 80. Comme le montre la figure 18, cette opération s'effectue en ouvrant une fenêtre 94 dans les couches d'oxyde, de façon à faire apparaître une région 13c de la surface 13 située directement au-dessus de la région N 80. La fenêtre 94 se trouve entre les jonctions de transistors 21 et 33. Comme le montre la figure 19, on procède à une diffusion de phosphore supplémentaire pour former une mince région N+ 95, o d'épaisseur 1000 A environ. Le but de cette opération est de réduire la résistance qui existera entre le contact métallique et la région N 80. Comme les autres processus de diffusion de phosphore, ce processus s'accompagne de la formation simultanée o d'une couche d'oxyde 96 d'épaisseur 2000 A env-iron. D'une façon analogue à celle représentée sur la figure 6, on ouvre des fenêtres 35 et 36 dans les couches d'oxyde précédemment déposées afin de faire apparaître des régions 13d et 13e de la surface 13. Pour plus de commodité, on appellera dans la suite les parties restantes de la couche d'oxyde "couches d'oxyde 40 et 41". Les régions 40 et 41 ainsi définies assurent la protection des jonctions de transistor 21 et 33. Comme le montrent les figures 21 à 25, le reste du processus correspond exactement à celui de la première réalisation. Il comprend la réalisation d'une barrière de nitrure de silicium 44 présentant des revêtements latéraux 45 comme précédemment décrit. On utilise aussi le même procédé de métallisation pour réaliser les contacts électriques. Une première couche de platine est transformée en une couche de siliciure de platine 50 aux interfaces avec la surface 13 ~ le platine en excès est également éliminée. Puis des couches d'or et de molybdène, éliminées sélectivement de façon appropriée, forment les contacts électriques 53. Puis, on réalise le Xême-processus de passivation par du verre que dans la première réalisation, cette passivation par du verre comprenant une première couche de bioxyde de silicium formée #à basse température et une seconde couche de verre, ce verre étant appliqué en deux étapes. La figure 26 représente le dispositif terminé. Il correspond a celui représenté sur la figure 12, mis à part le fait que les régions N, N+ et P ne sont pas situées au même endroit. En outre, une mince région N+ a été incorporée à la région N. On peut appliquer l'invention dans de nombreux dispositifs à semi-conducteurs comprenant les diodes, les relais PNPN, les circuits intégrés et, d'une façon générale, les dispositifs à semiconducteurs dépendant de l'établissement des propriétés de surface de la pastille semiconductrice. REVENDICATIONS 1 -procédé de fabrication d'un di#spositif à semiconducteur comprenant les étapes suivantes - diffusion d'impuretés dans une pastille semiconductrice par des techniques de photolithographie, - revêtement de certaines régions de la pastille avec une couche de nitrure de silicium pyrolytique, - formation de siliciure de platine sur les régions apparentes de la pastille, et - réalisation de contacts métalliques sur le siliciure de platine, procédé caractérisé en ce qu'il comprend a) la formation d'une première couche de bioxyde de silicium à basse température sur la pastille ; et b) la formation d'une seconde-couche de verre sur le bioxyde de silicium. 2 - Procédé selon la revendication 1, caractérisé en ce que la seconde couche de verre est formée en appliquant un premier revêtement mince de verre et en appliquant un second revêtement mince de verre sur le premier revêtement de verre. 3 - Procédé selon la revendication 2, caractérisé en ce que la première couche de bioxyde de silicium a une épaisseur d'environ o 600 A, le premier revêtement mince de verre a une épaisseur d'environ 1,2 micron, et le second revêtement mince de verre a une épaisseur d'environ 0,4 micron. 4 - Procédé de fabrication d'un dispositif à semiconducteur caractérisé en ce qu'il comprend les étapes suivantes - réalisation d'une pastille de matériau semiconducteur, ayant au moins une jonction PN à son intérieur et des contacts électro-conducteurs sur sa surface, et ayant une surface oxydée - formation d'un premier revêtement mince en verre ; et - application sur le premier revêtement, d'un second revêtement mince de verre. 5 - Procédé selon la revendication 4, caractérisé en ce que l'oxyde à la surface de la pastille a une épaisseur d'environ 600 A le premier revêtement mince de verre a une épaisseur d'environ 1,2 micron et le second revêtement mince de verre a une épaisseur d'environ 0,4 micron. 6 - Procédé selon l'une des revendications 4 et 5, caractérisé en ce que la pastille est en silicium. 7 - Dispositif à semiconducteur réalisé selon la procédé se l'une quelconque des revendications 1 à 6