Brevet FR2281028A1 — publié le 19760227

La présente invention concerne un coupleur à plusieurs étages, conçu en particulier pour des centres de distribution de programmes radio-télévisés dans lesquels la connexion entre des lignes entrée (sources) et des lignes de sortie (utilisateurs) est réalisée par ltopérateur au moyen dtune sélection directs On connaît déjà des coupleurs å un seul étage, se composant essentiellement de (m x n) points de couplage (relais, composants semiconducteurs, etc.) qui permettent de relier chacune des n sources à chacun des m utilisateurs; il est éga- lement possible de raccorder en parallèle plusieurs utilisateurs b la meme source'. Dans les coupleurs à un seul étage de type connu, il est possible de réaliser au maximum m (si m 4 n ) ou n (si m an} .connexions simultanées s toutefois, des études statistiques préci- ses sur les caractéristiques du trafic ont montré qu'une semblable capacité de connexion était superflue par rapport aux exigences réelles, car le nombre maximal de connexions qui sont effectivement réalisées en mme temps est très infdrieur au nombre maximal théorique (en général, il correspond à 2030 % de celui-ci'.) En outre, les coupleurs b un seul étage de type connu sont ordinairement équipés de dispositifs d'identification;; c'est-à-dire de circuits qui, après avoir reçu en code (par exemple décimal) les adresses de la source et de l'utilisateur b relier, engendrent les polarités nécessairss pour commander la fermeture du point d'intersection de la matrice. La présence de ces circuits interdit à l'opérateur de déclencher une manoeuvre de connexion avant d'avoir achevé la manoeuvre précédente; en effet, le dispositif d'identification nepeut satisfaire qu'une demande de connexion à la fois (si, pour des motifs de sécurité ou d'autres raisons, il y a plus d'un dispositif dtiden~ tification, ceux-ci sont munis d'un interblocage). La présente invention a donc pour objet un coupleur à plusieurs étages dont l'encombrement (et, par suite, le coOt) ne dépend pas seulement du nombre de sources et d'utilisateurs; mais aussi de la capacité de couplage (nombre maximal de liaisons simultanées) voulu ou imposé par le trafic, sans qu'il en résulte des limitations à la pleine accessibilité à toutes les sources de la part de chaque utilisateur et à la possibilité de réaliser des connexions en parallèle En outre, bien que rien n'empoche d'adopter la sélection indirecte, le coupleur réalisé selon l'invention se prOte particulièrement bien à l'adoption de la sélection directe, ce qui permet d'éliminer les circuits coûteux et compliqués d'identification; au prix d'une logique extrêmement réduite et d'une augmentation des dimensions du pupitre de l'opérateur, lequel est ordinairement unique dans toute 1' installation. L'invention consiste en un coupleur à plusieurs étages à sélection directe pour centre de distribution de programmes, comprenant t - un premier étage de couplage réalisé au moyen dtune matrice (m x z) de points de couplage, m étant le nombre des sources raccordées à ce coupleur et z étant le nombre des voies de connexion à l'intérieur de ce coupleur; - un second étage de couplage réalisé au moyen d'une matrice (z x n) de points de couplage, n étant le nombre des utilisateurs raccordés au coupleur; - un sélecteur, destiné à affecter cycliquement les voies de liaison internes; - un premier clavier, comprenant les touches correspondant aux m sources; - un second clavier, comprenant les touches correspondant aux n utilisateurs;; - un premier réseau logique commandé par le premier clavier et destiné à piloter le premier étage de couplage; - un second réseau logique, analogue au premier, commandé par le second clavier et destiné à piloter le second étage de coupla ge; le second réseau logique commande également la mise en marche du sélecteur. En outre, chacun des deux réseaux logiques signale à l'autre l'établissement d'un couplage en un point d'intersection dans l'étage de couplage qu'il contrtle. L'invention va maintenant Outre décrite en référence à un exemple de réalisation de caractère non limitatif, illustré par les dessins annexés dans lesquels s La figure 1 est un schéma par blocs d'un coupleur à deux étages selon l'inventionO La figure 2 illustre un exemple de réalisation du réseau logique de ce Les figures 3 et 4a illustrent des exemples de réalisation de parties de ce réseau logique'. Les figures 4b et 4c montrent les formes d'ondes des signaux apparaissant dans les circuits des figures 2 et 4a. Dans l'exemple de réalisation représentésur la figez 1, l'invention consiste en un couplez t deux étages (m x n) comportant 2 voies de liaison internes, z étant le nombre maximal admissible de connexions simultanées'. I1 comprend un premier étage (m x z) ou étage des sources (55), en mesure de raccorder l'une des voies de liaison à uns ou plusieurs des sources (S1 -- Sm) et un second étage (z x n) ou étage des utilisateurs (SU), en mesures raccorder l'un des n utilisateurs (U1 ... ün) à une voie de liaisons L'affectation des voies de liaison est demandée à un sélecteur S qui répartit uniformément le trafic sur toutes les z voies disponibles. Rien n'interdit d'utiliser, pour des raisons de sécu rité, deux ou plusieurs sélecteurs opérant en parallèle Chaque étage est commandé par l'opérateur, au moyen d'un clavier (TS, TU), par l'intermédiaire d'un réseau logique (RLI, RL2) qui protège le coupleur contre les fausses manoeuvres (déclenchement d'une nouvelle manoeuvre de connexion avant d'avoir achevé la précédente, pression accidentelle de deux touches, etc.) et qui marque (signaux a et b ) la coordonnée de la matrice de couplage qui correspond à la touche pressés. Les deux réseaux logiques sont connectés entre eux (signal c) et chacun envoie à l'autre un signal lorsqu'un couplage a été effectué en un point dtinterssetion dans la matrice qu'il contrôle le réseau logique RL2 commande en outre (signal d) la mise en marche du sélecteur 5. Pour augmenter la fiabilité du système, une et l'autre des matrices de couplage peuvent titre divisées en plusieurs parties, chacune étant contrôlée par son propre réseau logique, les réseaux logiques se rapportant à la même matrice étant munis d' un interverrouillage. Pour réaliser une connexion, l'opérateur agit d'abord sur la touche relative à l'utilisateur, puis sur celle qui se rapporte à la source A la pression de la touche d'utilisateur (clavier TU), le réseau logique RL2 marque (signal b) dans la matrice SU la coordonnée qui correspond à l'utilisateur présélecté, met en marche le sélecteur S (signal d), effectue les contrôles requis et, si nécessaire, ramène l'ensemble à ltétat de repos.Ayant repéré une voie de liaison libre, le sélecteur S y applique une polarité qui provoque l'attraction du point d'intersection dans la matrice SU et marque une coordonnée dans la matrice SS; l'attraction du point d'intersection de la matrice 55, à la suite de la pression de la touche de source (clavier TS), est commandée par le réseau logique RL1 qui effectue également les contrtles requise Il est possible de raccorder en parallèle deux ou plusieurs utilisateurs (jusqu'3 un maximum de z) à la meme source, en répétant pour chaque utilisateur l'ensemble de la manoeuvre de connexionte Le réseau logique RL2 est représenté schématiquement sur la fig. 2i. Lorsque l'opérateur agit sur l'une des touches T1 ... Tng constituant dans leur ensemble le clavier TU, il provoque le passage d'un courant-dans la résistance R correspon denté;; Le circuit de contrôle 1/n (représenté sur la fig-. 3) est sensible à l'intensité de ce courant et il produit une polarité seulement dans le cas ou une seule touche a été pres sée. Cette polarité provoque 11 attraction du relais de branchement Vi (V1 -- Vn) de la coordonnée de la matrice SU présélectée par l'opérateur, relais qui est maintenu au moyen de son contact vi, et elle met en marche le sélecteur S (signal Lorsque le sélecteur S a affecté une voie de liaison, il provoque la fermeture d'un point d'intersection; cela se traduit par la fermeture du contact u dans le réseau logique RL2 et par l'ouverture du contact s dans l'autre réseau logique.La fermeture du contact u provoque l'activation du circuit logique à temporisateur CLT (représenté sur la fig. 4a)qui produit une polarité (signal g) qui maintient accroché le relais de branchement V Si l'opérateur mène à bonne fin l'opération de connexion (ouverture du contact s) dans les limites d'un temps prédé terminé, le circuit CLT se remet au repos en maintenant activés (signal f fig. 4b) les circuits de maintien du point d'intersection; dans le cas contraire, le circuit CLT désactive le circuit de maintien du point d'intersection avant de se remettre au repos (fig'. 4c). Si, pour des raisons de fiabilité, la matrice a été divisés en deux ou plusieurs parties, chacune étant contrôlée par un réseau logique RL, l'interverrouillage psut outre obtenu en raccordant, dans chaque réseau logique RL, en parallèle sur les touches Ti, les sorties des circuits de centrale des autres réseaux logiques (signal i). Le réseau logique RLl qui contrôle la matrice SS est semblable dans l'essentiel au réseau logique RL2 s sa structure et son mode de fonctionnement sont analogues à ceux qui ont été décrits à propos du réseau logique RL2. Sans sortir du cadre de l'invention il est possible à l'homme de l'art d'apporter des modifications évidentes à l'exemple de réalisation ici représenté, comme par exemple de faire commander le sélecteur S par le réseau logique RL1 (l'opérateur sélectionne d'abord la source, puis ltutilisateur). Le circuit de contrôle 1/n représenté sur la fig. 3 se compose de deux étages en cascade, réalisés au moyen des transistors Tsi et Ts2, couplés par l'intermédiaire de la diode Zener Z. On a indiqué par Ri la valeur de la résistance montée à l'entrée ducircuit; la valeur de cette résistance est nulle au repos (aucune touche pressée), égale à R lorsqu'une seule touche est pressée, à R/2 lorsque deux touches sont pressées simultanément, etc. Les résistances de polarisation et la diode Z sont choisies de sorte que i - au repos, Tsi est conducteur, Z et Ts2 sont bloqués; - avec Ri = R, Ts1 est bloqué, Z et Ts2 sont conducteurs - avec R. = R/n (n > 1), Tsi, Z et Ts2 sont bloqués'. Etant donné la nécessité de commander des enroulements de relais dont l'autre borne est reliée à la masse, il est possible de monter en aval de Ts2 un troisième étage (non indiqué sur la figure)* comprenant un troisième transistor Ts3 et réalisée de manière en soi connue;. Le circuit logique à temporisateur qui est représenté sur la fig. 4a se compose d'un premier inverseur Il dont la sortie est connectée à une première entrée d'un circuit NI N, et d'un circuit à retard (#) , qui est monté en parallèle sur l'inverseur Il et dont la sortie est connectée à la seconde entrée du circuit NI N et à l'entrée d'un second inverseur 12. Le signal de sortie de l'jnverseur 12 constitue le signal f de commande descircuits de maintien des points d'intersection, tandis que le signal desortie du circuit NI N constitue la polarité g qui maintient accroché le relais V. de branchement de l'une des coordonnées de la matricez Si l'opérateur mène à bonne fin la connexion dans les limites du temps # prescrit, le comportement du circuit CLT est celui qui est illustré par les diagrammes temporels de la fig. 4b; dans le cas contraire, le comportement du système est illustré par les diagrammes temporels de la figi. 4c), ou l'on a désigné par # le temps compris entre la désactivation des circuits de maintien (passage de 1 à O du signal f) et la commutation des contacts u et/ou s On notera que le passage de O à 1 du signal de sortie t du circuit à retard se produit avec un retard # (égal au temps maximal donné à l'opérateur pour mener à bien la connexion) par rapport au passage de O à i du signal d'entrée e, tandis que ce retard est nul pour le passage de 1 à 0. Le mode de fonctionnement du circuit CtT apparattra très nettement d'après le tableau suivant où l'on a indiqué par I l'état de repos, par Il l'état atteint à la suite de la fermeture du contact u, et par III l'étant atteint à la suite de l'intervention du circuit t '. I II III e 0 1 1 g O 1 1 O -s- REVENDICATIONS -s ( 1. Coupleur à plusieurs étages àsélection directe pour centre de distribution de programmes, caractérisé en ce qui comprend s un premier étage de couplage (SS)réalisé au moyen d'tune matrice t x z) de points de couplage, m étant le nombre des sources raccordées à ce coupleur et z étant le nombre des voies de liaison à l'intérieur dece coupleur; un second étage de couplage (SU) réalisé au moyen d'une matrice (z x n) de points de couplage, a étant le nombre des utilisateurs raccordés au coup leur; un sélecteur (S), destiné à affecter cycliquement les voies de liaison internes; un premier clavier (TS), comprenant des touches qui correspondent aux m sources;. un second clavier (TU), comprenant des touches qui correspondent eux fl utilisateurs; un premier réseau logique (RL1) commandé par le premier clavier (TS) et destiné à piloter (signal a) le premier étage de couplage (SS)t un second réseau logique (RL2), analogue au premier réseau logique (RL1),commandé par le second clavier (TU) et destiné à piloter(signal b) le second étage de couplage (SU), ce second réseau logique commandant en outre (signal d) l'activation du sélecteur (S); le premier et le second réseaux logiques se signalant réciproquement (signal c) l'exécution d'un couplage en un point d'intersection dans l'étage de couplage qu'ils contrlent. 2. Coupleur selon la revendication 1, caractérisé en ce que le premier et le second réseaux logiques comprennent chacun: une pluralité de résistances (R) de mOme valeur, chacune connec tée à une touche du clavier (TS, TU) correspondant, ces résistances (R) étant montées en parallèle entre elles; un circuit de contrôle ti/n) qui active sa sortie dans le seul et unique cas ou une seule desdites résistances (R) est parcourue par un courant, cette sortie pilotant l'étage de couplage associé au réseau logique; un circuit logique à temporisation (CLT) qui, à la suite de l'exécution du couplage en un point d'intersection dans l'étage de couplage associé au réseau logique, produit sur une première de ses sorties un premier signal (g) de maintien du point d'intersection, et qui, à la suite de la réalisation manquée du couplage an un point d'intersection dans l'autre étage de couplage dans les limites d'un tempsprédéterminé, produit un second signal de blocage (signal f) sur une seconde de ses sorties. 38. Coupleur selon la revendication 2, caractérisé en ce que le circuit de contrôle (t/n) comprend untremier transistor (Ts1) et un second transistor (Ts2) couplés par l'intermédiaire d'une diode Zener (Z), ce premier transistor (ts1) étant bloqué lorsqu'une au moins des résistances (R(est parcourue par le courant, le second transistor (Ts2) et la diode Zener (Z) n'étant pas bloqués dans le seul et unique cas où une seule des résistances (R) est parcourue par le courant;. 4. Coupleur selon la revendication 2, caractérisé en ce que le circuit logique à temporisation (CLT) comprend un premier inverseur (11) qui est alimenté par un signal (e) d'entrée et dont la sortie est connectée à une première entrée d'un cir cuit NI (N),ainsqu un élément à retard ( # ) qui est lui aussi alimenté par le signal (e) d'entrée et dont la sortie est connectée à une seconde entrée du circuit NI (N) et à l'entrée d'un second inverseur (I2), le signal de sortie de ce circuit NI (N) constituant le premier signal de maintien (signal g) et le signal de sortie du second inverseur (I2) constituant le second signal de blocage (signal f)i. 5. Coupleur selon la revendication 1 ou 2, caractérisé en ce que le premier et le second étages de couplage (SS, SU) sont subdivisés en plusieurs sections, pilotées chacune par un réseau logique (RL), et en ce que ces réseaux logiques (RL) sont munis d'un interverrouillage;