Brevet FR2256541A1 — publié le 19750725

La présente invention concerne d'une manière générale lesdispositifsà semi-conducteurs, et concerne plus particulièrement des transistors de type NRJ ou de type PNP pour lesquels on désire éviter les variations de capacité des métallisations allant aux régions de base et d'énetteur, lorsque la jonction base-collecteur est polarisée en sens inverse. Divers procédés ont été utilisés dans l'art antérieur pour résoudre les problèmes dus aux charges de surface apparaissant à la surface des dispositifs à semi-conducteurs. Lorsqu'on a tout d'abord découvert qu'il existait de façon naturelle une couche d'inversion de type N à la surface d'un substrat de silicium de type P, sous la couche de silice, on a utilisé différents procédés pour s 'afranchir des difficultés liées à l'existence de cette couche d'inversion. Ces procédés font appel à l'utilisation de différents types d'oxydes, comme l'oxyde d'aluminium, qui, placés au-dessus de la couche de silice sous-jacente, ou servant de masque, ont pour effet de compenser et d'éliminer en grande partie le canal de type N qui se forme normalement à la surface du semi-conducteur, sous la couche de silice.Un autre procédé consiste à utiliser des contacts de grandes dimensions pour l'électrode de base, ces contacts s'étendant au-dessus de la jonction PN base-collecteur, et ayant pour effet d'agir sur la charge de surface dans la région de la jonction PN. On a également utilise une opération de diffusion réalisée dans la région superficielle du substrat semi-conducteur, en employant, par exemple, une impureté de type PA pour empêcher la formation, ou pour interrompre la continuité d'un canal conducteur de type N. Cependant, d'autres problèmes plus subtils et plus complexes > mettant en jeu des phénomènes liés aux états quantiques de surface, apparaissent au cours de la fabrication de transistors bipolaires, et ces problèmes doivent être résolus pour pouvoir obtenir des transistors fiables, relativement peu sensibles à la tension, et présentant une stabilité élevée. Dans le cas de métallisations déposées sur des surfaces isolantes se trouvant au-dessus de diverses régions semi-conductrices-, Il est apparu que la capacité présentée par le condensateur métal-isolant-substrat de silicium est sujette à des variations, en particulier lorsqu'une tension est appliquée à ia métallisation alors que le transistor fonctionne en ayant sa jonction base-collecteur polarisée en sens inverse. I1 faillait trouver une solution au problème constitué par cette capacité variant en fonction de la tension qui perturbe gravement le fonctionnement et la stabilité des circuits employant des transistors présentant une telle capacité variable. En conséquence, un premier objet de l'invention concerne des transistors perfectionnés. Un second objet de l'invention concerne un condensateur de structure métal-isolant-semi-conducteur présentant une capacité stable et relativement indépendante de la tension. Un troisième objet de l'invention concerne un transistor perfectionné de type NPN ou PNP possédant des métallisations dont la capacité est pratiquement indépendante de la tension. Un quatrième objet de l'invention concerne un procédé de fabrication de transistors de type NPN ou PNP présentant des métallisations dont la capacité est pratiquement indépendante de la tension. D'autres objets et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation et en se référant aux dessins annexés sur lequels - la figure 1 est une vue en coupe en élévation montrant un transistor de type NPN possédant des régions de type N+ situées sous les métallisations allant aux régions de base et d'émetteur du transistor; - la figure 2 est une vue agrandie de la structure métallisation-isolant-semi-conducteur montrant l'effet de l'application d'une tension négative à la métallisation au niveau de la région de semi-conducteur adjacente à l'isolant; - la figure 3 est une vue analogue à celle de la figure 2, à l'exception du fait que la région de semi-conducteur-située au-dessous de la métallisation comporte une région de type N+, conformément à la représentation de la figure 1;; - la figure 4 est une vue similaire à celle de la figure 1, représentant un transistor de type PNP selon l'invention. Sur la figure 1, un transistor de type NPN est désigné globalement par le numéro de référence 10. Le transistor 10 possède une région d'émetteur 12 de type N+, une région de base 14 de type P et une région de collecteur 16 de type N située sur une région de substrat 18 de type N+. Une métallisation d'émetteur 20, ou contact d'émetteur, est connectée à la région d'émetteur 12 de type N+, une métallisation de base 22, ou contact de base, est connectée à la région de base 14, et un contact de collecteur 24 est connecté à la face arrière de la région de substrat 18 de type N+. Une couche diélectrique 26 est disposée du même caté que les contacts de base et d'émetteur, et cette couche sert à isoler élec triquement les métallisations, ou contacts, de base et d'émetteur par rapport aux régions de la surface du semi-conducteur avec lesquelles on ne désire pas établir de contact. Une paire de régions de type N+ 28 et 30, sont situées respectivement sous la métallisation 20 de l'électrode d'émetteur, et sous la métallisation 22 de l'électrode de base On a constaté que les régions de type N+ 28 et 30 situées respectivèment sous les métallisations d'émetteur et de base > 20 et 22 > constituent une source d'électrons supplementaires dans la région de surface du substrat semi-conducteur.Ceci est important du fait que cette région de surface du semi-conducteur fait partie du condensateur constitué avec la couche diélectrique 26 et soit avec la métallisation d'émetteur 20, soit avec la métallisation de base 22. Les figures 2 et 3 montrent plus clairement le mode de fonctionnefflent des régions N+ 28 et 30 servant à empêcher la variation de la capacité du condensateur métal-oxyde-silicium sous l'effet de tensions négatives comprises, par exemple, entre -14 et -25 V. Ce mode dè fonctionnement sera décrit ci-après en détail en se référant à ce8 figures. Sur la figure 2, une métallisation 32 est polarisée néga tiveent par l'application d'une tension comprise entre environ -14 V et environ -25 V. Une couche isolante de silice 34 est disposée entre la métallisation 32 et une région semi-conductrice 36 de type K qui constitue norma liement la région de collecteur d'un transistor de type NPN. Comme le montre la figure 2, la tension négative appliquée à la métallisation 32 produit une accélération des particules mobiles chargées positivement se trouvant dans la couche d'oxyde (corme il est indiqué par les flèches) dans la direction de la métallisation, ou électrode 32. On considère généralement que les particules mobiles chargées positivement se trouvant dans là couche d'oxyde sont des corps contaminants, coe le sodium, qui existent naturellement dans une certaine proportion dans la couche de silice. Ces particules mobiles chargées positivement de la couche d'oxyde sont désignées par QO dans le livre intitulé "Physics and Technology of Semiconductor Devices" par Crove éditeur : Wiley, 1967.D'une manière similaire, les particules de surface chargées positivement représentées par les signes "+" à la région frontière entre la couche de silice 34 et le substrat semi-conducteur 36 sont appelées dans le livre indiqué ci-dessus "charges positives d'interface", ou "charges d'états de surface", et désignéespar le symbole Q85. Ces charges sont pratiquement fixes. On a constaté que les électrons se trouvant normalement dans la partie superficielle de la région de semi-conducteur 36 (du fait de la conductivité de type N de cette région) sont chassés dans la direction opposée à la métallisation 32 polarisée négativement, et s'enfoncent dans la profondeur de la région de substrat 36, donnant ainsi naissance à une région d'appauvrissement en électrons, comte il est représenté sur la figure 2. Lorsque cela se produit, le condensateur formé par l'électrode métallique 32, par la couche diélectrique;ou couche de silice, 34, et par le substrat de silicium 36 de type N, présente une capacité variant en fonction de la tension appliquée. On se référera ma-ntenant à la figure 3 sur laquelle on a utilisé les mêmes numéros de réference que sur la figure 2, avec l'adjonction de la lettre A, pour désigner les éléments correspondant à des éléments de la figure 2. Dans ce mode de réalisation, il n a pas de variation en fonction de la tension de la capacité du condensateur constitué par llélec- trode métallique 32A, la couche de silice 34A et la région s mi-cónductrice de type N 36A. Au contraire, cette capacité demeure pratiquement constante malgré l'application à l'électrode métallique 32A dtune tension négative comprise entre environ -14 V et environ -25 V.Une région 38 de type N+ est disposée au-dessous de la couche diélectrique de silice 34A, et cette région a pour fonction de fournir un excès d'électrons. Dans ces conditions, lorsqu'une tension négative comprise entre environ -14 V et environ -25 V est appliquée à l-électrode 32A, la capacité du condensateur constitué par l'électrode métallique 32A, par la couche diélectrique 34A et par le substrat de type N 36A, ne subit pas de variation, du fait de la présence d'électrons supplémentaires issus de la région de type N+ 38 dans la région d'appauvrissenent en électrons qui existerait en l'absence de la région N+ 38. L'amélioration apportée par l'utilisation des régions N+ 28 et 30 dans le dispositif à semi-conducteur de type NPN représenté sur la figure 1 s'est avérée extrêmement importante, dans la mesure où la caractéristique d'intermodulation du transistor est passée de -59 dB à -63 dB, ce qui est très important pour des dispositifs de ce type qui sont utilises en particulier dans des applications pour lesquelles il est essentiel d'améliorer la linéarité de la caractéristique de transfert des transistors.Ceci a permis pratiquement d'éliminer une source très fréquente de distorsions dans les transistors de puissance fonctionnant en haute fréquence et destinés à des applications linéaires, comme par exemple pour les amplificateurs utilisés en"télédistributio > "(télévision par câble). Les régions N+ 28 et 30 ont une concentration en impuretés de l'ordre de 1020 à 10 atomes/cm , et sont formées de préférence par des procédés de diffusion ou d'implantation ionique au cours dTune phase particulière du processus de fabrication, de façon à éviter les complica- tions dues à des épaisseurs d'oxyde variables. La figure 4 représente un transistor de type PNP pratiquement identique au transistor de type NPN de la figure 1, à ltexception du fait que les différentes régions possèdent des types de conductivité opposés. Les éléments de la figure 4 portent les mêmes numéros de référence que les éléments correspondants de la figure 1, suivis de la letre A. Dans ce mode de réalisation, l'excédent de trous produits par les régions de type P+ 28A et 30A sert à établir une compensation et à fournir des trous lorsque les métallisations20A et 22A sont polarisées positivement, au moment où la jonction basecollecteur est polarisée en sens inverse. De cette 7nrnière, la capacité du condensateur de structure métallisationoxyde-silicium de ce transistor de type PNP est indépendante de la tension. Bien que les modes de réalisation décrits concernent l'utilisation de régions de type N+ séparées (dans le cas d'un transistor de type NPN) ou de régions de type P séparées (dans le cas d'un transistor de type PNP) dans la région de surface de collecteur, il peut être souhaitable d'utiliser une seule de ces régions fortement dopées, entourant la région de base du transistor de manier que les métallisations allant aux régions de base et d'émetteur présentent une capacité pratiquement cons- tante et indépendant-e de la tension. Bien entendu, diverses modifications peuvent être apportées par l'hormone de l'art aux dispositifs ou procédés qui viennent d'être décrits uniquement à titre dtexemples non limitatifs, sans sortir du cadre de 1 1inventiQn. REVENDICATIONS 1 - Transistor à semi-conducteur comprenant : une région de collecteur; une région de base formant une jonction PN avec ladite région de collecteur; une région d'émetteur formant une jonctton PN avec ladite région de base; une couche isolante située sur une surface dudit transistor, au-dessus desdites régions d'emettet de base et de collecte; une métallisation d'émetteur disposée sur une partie de ladite couche isolante, une partie de ladite métallisation d'émetteur étant en contact électrique avec ladite région d'émetteur; une métallisation de base disposée sur une partie de ladite couche isolante, une partie de ladite métallisation de base étant en contact électrique avec ladite région de base, caractérisé en ce que ladite région de collecteur comporte au moins une région de surface fortement dopée située au-dessous de ladite couche isolante et en contact direct avec celle-ci, et au-dessous d'une partie notable de la partie desdites métallisations d'émetteur et de base située sur ladite couche isolante, afin de rendre linéaire la capacité parasite existant entre lesdits métallisations d'émetteur et de base et ladite région de collecteur. 2 - Transistor selon la revendication 1, caractérisé en ce qu'il est de type NPN. 3 - Transistor selon la revendication 1, caractérisé en ce qu'il est de type PNP. 4 - Transistor selon la revendication 2, caractérisé en ce que ladite région de surface fortement dopée de ladite région de collec -teur présente une conductivité de type N+. 5 - Transistor selon la revendication 3, caractérisé en ce que ladite région de surface fortement dopée de ladite région de collecteur présente une conductivité de type P+. 6 - Transistor selon la revendication 4, caractérisé en ce que ladite région de surface fortement dopée de ladite région de collec teur est composée par deux régions de type N+ séparées l'une de l'autre, l'une de ces deux régions de type N+ étant située au-dessous de la partie de ladite métallisation d'émetteur qui est située sur ladite couche isolante, l'autre de ces deux régions de type N+ étant située sous la partie de ladite métallisation de base qui est située sur ladite couche isolante. 7 - Transistor selon la revendication 5, caractérisé en ce que ladite région de surface fortement dopée due ladite région de collec teur est constituée par deux régions de type P+ séparées l'une de l'autre, l'une de ces deux régions de type Pf étant située sous la partie de ladite métallisation d'émetteur qui se trouve sur ladite couche isolante, I'autre de ces deux régions de type Pt étant située sous la partie de ladite métallisation de base qui se trouve sur ladite couche isolante. 8 - Transistor selon l'une quelconque des revendications 6 ou 7, caractérisé en ce qu'il comporte une région de substrat fortement dopée du 90 e type de condnctivité que ladite région de collecteur, située sous ladite région de collecteur et en contact avec celle-ci. 9 - Transistor selon la revendication 8, caractérisé en ce qu'il comporte un contact métallique de collecteur disposé sur ladite région de substrat fortement dopée. 10 - Transistor selon la revendication I, caractérisé en ce que lesdites métallisations d'éme teur et de base sont des métallisations à un seul niveau.