Brevet FR2285761A1 — publié le 19760416

La présente invention concerne un circuit de régulation de la phase de la porteuse à la transmission d'un signal de données comportant un signal à bande latérale unique modulé en amplitude, circuit comprenant un générateur de porteuse dans le récepteur qui crée une porteuse à la réception, et qui comporte une entrée de commande pour un signal d'erreur, pour commander la position de la phase de la porteuse de réception, avec un déphaseur, dont l'entrée est reliée à la sortie du générateur de porteuse, et qui déphase de 900 la porteuse, un premier et un second démodulateur, qui reçoivent tous deux le signal à bande latérale mimique de réception, et qui reçoivent séparément la porteuse ou la porteuse déphnaée de 90 , et qui fournissent un premier et un second signal démodulé, un premier et un second filtre passe bas, dont l'entrée reçoit le~premier ou le second signal démo dulé, et dont la sortie fournit un premier et un second signal démodulé limité en bande de fréquence, avec un étage de décision, qui, en fonction du premier signal démodulé, à limitation de bande, fournit des valeurs de détection de consigne obtenues à la réception pour le signal de données et fournit le signal correspondant, suivant la transformation de HLLbert. Lors de la transmission à bande latérale unique, à modulation d'amplitude, il faut une porteuse à la réception, dont la fréquence et la phase coïnci- dent avec la porteuse de l'émission. En utilisant cette porteuse de réception, on démodule le signal reçu et on récupère à la réception, les données envoyées par l'émetteur. Pour régler la phase de la porteuse à la réception, on peut transmettre la porteuse de bande latérale, ou encore transmettre des fréquences qui correspondent à des harmoniques de la porteuse d'émission. Il est également connu de transmettre des fréquences pilotes particulières et d'effectuer ainsi le réglage de la phase de la porteuse à la réception. Dans ces réglages de phase de porteuse connus, il faut ainsi transmettre non seulement les signaux de bande latérale unique, soit avec une porteuse, soit avec des fréquences reliées de façon figée en phase à la porteuse, ou encore des fréquences pilotes particulières. On peut également régler la phase de la porteuse, en transmettant à la fois un reste de la bande latérale, supprimée aussi bien qu'une bande latérale complète, et en comparant le reste de la bande latérale avec la bande latérale transmise complètement, on règle la phase de la porteuse. Les deux types de régulation de phase de porteuse, connus, présentent l'inconvénient de consommer de la puissance pour les signaux (par exemple pour la porteuse transmise ou pour les fréquences pilotes transmi- ses ou encore pour la transmission auxiliaire d'un reste de la bande latérale supprimée), cette consommation de puissance ne servant pas nécessairement à la transmission des données. Â l'aide d'un circuit connu, on effectue une régulation de phase de porteuse, de bande latérale unique, sans nécessiter la transmission de la porteuse ou de fréquences pilotes d'émission ou encore des restes de la bande latérale supprimée. Â l'aide de ce schéma connu, on dérive le signal d'erreur ? suivant l'équation suivante : F = [f2(t) + f-2 (t)) sin Dans cette équation i(t) représente le signal de bande de base, filtré, récupéré à la réception f(t) représente la transformation de Hilbert correspondant à i(t) 0 représente la différence de phase entre la porteuse fictive à la réception et la porteuse réelle à la réception. Le schéma connu présente l'inconvénient que pour créer les signaux f(t) et f(t) et pour retarder les signaux démodulés, que l'on obtient à la réception, il est nécessaire de prévoir des moyens techniques rela- tivement importants. La présente invention a pour but d'assurer une régulation de phase de porteuse en utilisant le signal d'entrée de réception, sans transmettre une porteuse d'émission, ou un signal pilote ou encore le reste d'une bande latérale supprimée, et cela en mettant en oeuvre des moyens techniques relativement réduits. A cet effet, l'invention concerne un circuit du type ci-dessus, caractérisé en ce quil comporte une premier multiplicateur qui reçoit à l'entrée le premier signal démodulé et les valeurs de détection de consigne du signal de données correspondant à la transformation de Hilbert et qui fournit un premier signal de mélange de mul- tiplication, ainsi qu'un second multiplicateur, dont l'entrée reçoit le second signal démodulé et les valeurs de détection de consigne du signal de données obtenues à la réception, ce multiplicateur fournissant un second signal de mélange de multiplication, le circuit comprenant en outre un additionneur qui, par soustraction du premier et da second signal de mélange de multiplication fournit le signal d'erreur. Le circuit selon l'invention se caractérise par les moyens techniques réduits mis en oeuvre, puisqu'il ne nécessite aucun organe de temporisation à fonc tionnement analogique, pour retarder les signaux démodulés, et puisque les multiplicateurs créant les signaux de mélange de multiplication, peuvent être construits simplement, étant donné que les valeurs de détection de consigne récupérées à la réception, pour les signaux de données ainsi que les signaux oorrespondants suivant la transformation de Hilbert sont des signaux numériques, contrairement à des signaux de bande de base, filtrés et des signaux de bande de baee filtrés, transformés suivant la transformation de Hilbert, comme dans les circuit contus, décrits ci-dessus. La présente invention sera décrite plus en détail à l'aide de divers exemples de réalisa- tion représentés aux figures 1 à 4, dans lesquelles les mOmes éléments port les mazes références. - la figure 1 représente un premier système de transmission à bande latérale unique. - la figure 2 représente les signaux qui se produisent dans le système rsprésenté à la figure 1. - la figure 3 représente un second système de transmission de données à bande latérale unique. - la figure 4 représente les signaux correspondant au système de la figure 3. Le système représenté à la figure 1 comporte du côté de l'émission, la source de données DQ, le formeur d'impulsions IF, l'émetteur SE t du ctté de la réception, le système comprend les démodulateurs DM1, DM2, le déphaseur #, les filtres passe-bas TP1, TP2, le générateur de porteuse TG, l'additionneur SU, les multiplicateurs MU1, MU2, l'étage de décision ES, le déccdeur DC et le puits de données DS. La figure 2 représente quelques uns des signaux créés dans le système de transmission de données selon la figure 1. Lesabscisses représentent le temps. La source de données DQ fournit le signal A1 représenté à la figure 1, au formeur d'impulsions IF. Les valeurs binaires de ce signal il portent les références L et M. instants de détection t1 ... t8, on obtient ainsi suivant le signal A1, la série de valeurs binaires L, M, N, M, L,M, L, M. Le signal A1 est envoyé au formeur d'impulsions IF, qui transforme le signal rectangu- laire A1 en un signal à limitation de bande convenant pour la transmission des données, de façon à conserver les valeurs binaires correspondant aux instants de détection ti à t8. Le signal B1 assure la modulation en amplitude d'une porteuse créée par l'émetteur et la sortie de l'émetteur SE fournit un signal à bande latérale unique, qui est transmis par le chemin de transmission. Â la réception, le signal à bande latérale unique C1, modulé en amplitude, est envoyé aux démodulateurs DM1 et DM1. En outre, ces deux démodulateurs ml et DM2 reçoivent la porteuse T1 créée par le générateur de porteuse TG, et la porteuse T2 déphasée de 90 , pour fournir les signaux démodulés D1 et D2, aux filtres passe bas TP1 et TP2. Les sorties des filtres passe bas TP1, TP2, fournissent les signaux H1, H2, représentés à la figure 2. Les lignes de zéro de ces signaux ainsi que des autres signaux sont repré sentées par des lignes en tiretés. Deux amplitudes de consigne du signal H 1 portent les références +2 et -2.Aux ins- tants de détection t1 ... t8, les amplitudes du signal H1, sont pratiquement égales aux amplitudes de consigne +2 et -2. Le signal H2 est le signal qui correspond au signal H1 suivant la transformation de Hilbert. Le signal H1 est enveyé à l'étage de décision ES, dans lequel on obtient les signaux S1 et S2. les amplitudes de consigne des signaux S1 et 52 por tent respeotivement les références +a, -a et +b, -b. L'étage de décision ES détermine les amplitudes du signal H1, existant aux instants de détection t1 ... t8, et à l'aide de ces amplitudes, on détermine la valeur de consigne suivante +b ou -b da signal S2, et on maintient cette valeur pendant la durée d'un bit. A titre d'exemple, l'amplitude du signal H1, déterminée à l'instant t5, reçoit la valeur de consigne +b du signal 52, et cette valeur reste maintenue Jusqu'à l'instant t6.Le signal 52 caractérise la valeur de détection de consigne, obtenue à la réception du signal de données et correspond ainsi au signal B1, envoyé à l'émission pat le formeur d'impulsions IF. Comme le montre une comparaison des signaux B1 et 52, les deux signaux représentent les mêmes données à savoir le mot LMMLLMIM. Le signal S1 correspond au signal 52 suivant la transformée de Hilbert. Le signal fourni par le décodeur DC est le signal de données obtenu à la réception, qui est analogue au signal A1 et est envoyé au puits de données DS. En utilisant les multiplicateurs MU1, MU2, on forme les produits des signaux H1 par S1 et H2 par S2. Aux sorties des multiplicateurs MU1, MU2, on obtient les signaux de mélange de multiplication G1 = H1 . SI ou G2 = H2 . s2 , et dans l'additionneur 52, on forme la différence des signaux G1 et G2. Le signal d'erreur F1 fourni par l'additionneur SU correspond à la formule suivante FI 2 G2 - G1 = H2 . S2 - H1 . S1 Le signal d'erreur F1 régle la phase de la porteuse T1 créée dans le générateur de porteuse TG. Contrairement aux circuits connus décrits de façon détaillée dans le préambule de la description, les multiplicateurs MU2 ou MU1 ne reçoivent pas le signal de données,filtré, obtenu de façon analogue du côté de la réception ni le signal de donnée, filtré de façon analo gueg et correspondant à une transformation de Hilbert, mais les signaux de données non filtrés S2, SI. Grâce à ces caractéristiques, il est inutile d'avoir des générateurs pour créer des signaux de données filtrés, correspondant à la transfor- mation de Hilbert, ni de créer le signal de données filtré t en outre, il est inutile de prévoir des étages de temporisation pour temporiser les signaux H1 et E2. Comme les signaux Si et S2 sont des signaux numériques, les multiplicateurs MU1 et MU2 peuvent être constitués sous forme dlétages de commutation. Le produit des signaux H1 et S1 est alors par exemple formé de façon qu'en présence de l'amplitude de consigne +a du signal S1, le signal H1 soit transmis comme signal de multiplication GI, alors que pendant la durée de l'amplitude de con- signe -a, du signal S1, le signal H1, de polarité inverse, est transmis comme signal de multiplication G1. De façon ana logue, on forme le produit des signaux H2 et S2. Si les signaux S1 et S2 étaient des signaux analogiques, il faudrait prévoir comme multiplicateurs MU1 et MU2, des circuits de commutation beaucoup plus onéreux. La figure 3 représente un autre mode de réalisation d'un système de transmission de données ; cette variante se distingue du système de la figure 1 essentiellement par le formeur d'impulsions IF1, par les deux étages de détection AS1, Â52, par l'intégrateur iNT et par le décodeur DCI. Le formeur d'impulsions IF1 associe aux diverses valeurs binaires du signal A3, des impulsions de réponse partielles et par superposition on obtient le signal 33 représenté à la figure 4. À titre d'exemple, aux diverses valeurs binaires du signal A3, on peut associer des impulsions de réponse partielles de classe 4.Les amplitudes de consigne du signal 33 portent les références +2, 0, et -2. À l'aide des amplitudes de consigne du signal B3, on caractérise les données à transmettre. À l'aide du signal B3 comme dans le cas du système de transmission de données décrit en relation avec la figure 1, on transmet à l'émission, une porteuse modulée et l'émetteur SE envoie un signal à bande latérale unique, modulée en amplitude, au récepteur. Le signal reçu C3 est envoyé aux deux démodulateurs DM1 et DM2. Par les sorties des démodulateurs DM1, DM2, on fournit les signaux D3, D4 et par les sorties des filtres passe bats TP9 et TP2, en fournit lee signaux démodulés HO et H4. Les amplitudes de consigne des Si- gnaux HO portent les références +2, 0, -2. À l'aide de l'étage de détection AS1, on détecte le signal H3 aux instants de dé- tection t1 ... t12, et les amplitudes déterminées à ces instante, sont maintenues jusqu'à l'instant de détection suivant. De cette façon, on obtient le signal E3.De la même façon, en utilisant l'étage de détection AS2, on dérive le signal E4 du signal R4. Le signal 33 est envoyé à l'étage de décision ES qui fournit les signaux S3 et S4. Le signal S4 correspond au signal S2 et peut prendre les valeurs de consigne +b, O, -b. Le signal S4 est analogue au signal B3. Le décodeur DC1 fournit un signal qui est analogue au signal À3. Le signal S3 correspond signal S1 représenté à la figure 2 et peut prendre les valeurs de consigne +a, 0, -a. À l'aide de l'étage de décision ES comme dans le cas de la figure 1, on associé aux amplitudes du signal E3 qui se produisent aux instants de détection t1 ... t12, les amplitudes de consigne correspondantes du signal S4 et on les conserve jusqu'à l'ins tant de détection suivant. Le signal 54 caractérise la valeur de détection de consigne du signal de données. Le signal 53 correspond au signaux 54 suivant la transformation de Hilbert. Les multiplicateurs MU3 et MU4 forment les produits des signaux 33 et S3 ou 34 et 54 et permettent d'obtenir des signaux de mélange de multiplication G3, G4. De cette façon, on dérive le signal d'erreur F5 qui se représente par l'équation suivante : F3 = G4 - G3 = E4 # S4 - E3 # S3 Le signal d'erreur F3 est envoyé à l'intégrateur INT, qui intégre le signal F3 et fournit le signal d'erreur F4, intégré, au générateur de porteuse TG. À l'aide du signal d'erreur F4, comme pour le signal d'erreur FI, on régle la phase de la por teuse TI. Etant donné la nature numé- rique des signaux S3 et S4, les deux multiplicateurs MU3 et MU4 peuvent être réalisés de façon relativement simple comme étages de commutation et par exemple dans le Cas du multiplicateur MU3, à partir de l'instant t1 jusqu'à l'instant t8, le signal E1 est fourni sous forme de signal G3 ; entre l'instant te et l'instant 19, le multiplicateur MU3 fournit le signal 33 de polarité opposée au précédent et après l'instant t9, il fournit de nouveau le signal E3, correspondant à la polarité représentée, et constituant le signal G3. Les multiplicateurs MU3 et NU4 utilisés comme étages de commutation, doivent ainsi dans le cas présent, pouvoir prendre trois états de commutation et pendant la durée d'un premier, d'un second ou d'un troisième état de commutation, des parties des signaux E3 et E4, ou un signal d'amplitude O ou des parties des signaux E3 et E4 à polarité inversée, doivent être envoyées à l'additionneur SU. Les signaux 35 et E4 fournis par les étages de commutation sont envoyés aux multiplicateurs NU3, MU4, représentés à la figure 3. On pourrait également envisager de remplacer les signaux F3 et E4 par les signaux H3 et H4, comme cela se produit de façon analogue, au système de transmission de données représenté à la figure 1. Il serait également possible dans le système de transmission de données représenté à la figure 1, d'envoyer les signaux H1 et H2 ainsi que les signaux de sortie à ces étages de détection à la place des signaux H1 et H2, pour les multiplicateurs MJI et MU2. Â titre d'exemple, partant du signal H1 représenté à la figure 2, et en utilisant un étage de détection non représenté, on pour- rait obtenir le signal El et l'envoyer au multiplicateur MU1. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. R E V E N D I C A T I O N S 1 ) Circuit de régulation de la phase de la porteuse à la transmission d'un signal de données comportant un signal à bande latérale unique modulé en amplitude, circuit comprenant un générateur de porteuse dans le récepteur qui crée une porteuse à la réception, et qui comporte une entrée de commande pour un signal d'erreur, pour commander la position de la phase e de la porteuse de réception, avec un déphaseur, dont l'entrée est reliée à la sortie du générateur de porteuse, et qui déphase de 900 la porteuse, un premier et un second démodulateur, qui reçoivent tous deux le signal à bande latérale unique de réception, et qui reçoivent séparément la porteuse ou la porteuse déphasée de 900, et fournissent un premier et un second signal démodulé , un premier et un second filtre passe~bas, dont l'entrée reçoit le premier GU le second signal démodulé, et dont la sortie fournit un premier et un second signal démodulé limité en bande de fréquence, avec un étage de décision, qui, en fonction du premier signal démodulé, à limitation de bande, fournit des valeurs de détection de consigne obtenues à la réception pour le signal de données et fournissent le signal correspondant, suivant la transformation de Hilbert, circuit caractérisé en ce qu'il comporte un premier multiplicateur (MU1, MU3), qui reçoit à l'entrée le premier signal démodulé (H1, H3) et les valeurs de détection de consigne du signal de données correspondant à la transformation de Hilbert (51, S3), et qui fournit un premier signal de mélange de multiplication (G1, G3), ainsi qu'un second multiplicateur (MU2, MU4), dont l'entrée reçoit le second signal démodulé (H2, H4) et les valeurs de détection de consigne du signal de données (S2, S4), obtenues à la réception, ce multiplicateur fournissant un second signal de mélange de multiplication (G2, G4), le circuit comprenant en outre un additionneur (SU), qui, par soustraction du premier et du second signal de mélange de multiplication (GI, G3 oil G29 G4) fournit le signal d'erreur (FI, le, (F3, F4) (figures 1 à 4). 2 ) Circuit selon la revendication 1, caractérisé en ce qu'il comporte un premier et un second étage de détection (AS1, Â52) recevant le premier et le second signal démodulé (H1, H3 ou H2, H4), et fournissant un premier et un second signal de détection (El, E3, E2, E4) (figures I, 2 et 3). 30) Circuit selon lune quelconque des revendications 1 et 2, caractérisé en ce que le premier multiplicateur (MU1, MU3) et le second multiplicateur (NU2, MU4) reçoivent respectivement le premier et le second signal de détection (E1, E3; E2, E4) à la place du premier ou du second signal démodulé 1 , H3 ou H2, H4) (figures 1, 2, 3). 4 ) Circuit selon la revendication I, caractérisé en ce que la sortie de l'additionneur (SU) est reliée au générateur de porteuse (TG) par l'intermédiaire de l'intégrateur (INT) (figure 3).