Brevet FR2260900A1 — publié le 19750905

La présente invention se rapporte aux systèmes de transmission de signaux numériques de données entre centraux téléphoniques électroniques, et plus particulièrement elle concerne un modulateur-démodulateur (modem) numérique à division de tempe pour la transmission asynchrone de données. Les systèmes modernes téléphoniques utilisant les centraux électroniques à division de temps contrôléspar des élaborateurs, et les nouvelles exigences du service téléphonique, en particulier les services facultatifs de conférence, appel retardé, connexion phonique et/ou pour données, télédocumentation des charges, etc., impliquent la transmission d'une grande quantité de données dans les deux directions et le plus tôt possible, de façon à réduire au minimum le temps nécessaire pour établir une connexion. Ceci implique un haut degré de sophistication des systèmes de signalisation et documentation entre les centraux. La transmission de la signalisation et des données entre les centraux peut être bien effectuée au moyen de communs modems (modulateurs-démodulateurs)FSK qui, avec la même bande de lavoie phonique, atteignent une vitesse de transmission plus élevée que celle qu t on peut obtenir avec les communs systèmes de signalisation en bande. On connaît bien dans la technique des systèmes d'échange de signalisation entre les centraux utilisant des modems à division d'espace ; ces systèmes utilisent une signalisation à voie commune (Recommandations n. 6 et normes relatives du C.C.I.T.T. c'est-à-dire que la signalisation de tous les circuits entre deux centraux est envoyée sur une ou plusieurs voies téléphoniques établies précédemment pour chaque direction ; ces modems y sont connectés de façon rigide. Ces systèmes nécessitent un traitement très complexe et en outre ils impliquent le maintien de connexione oujours "chaudes" entre les différents centraux, même en l'absence de trafic les installations sont donc utilisées de façon insuffisante dan le cas de trafic très variable , en plus, il comportent la perte d'une ou plusieurs voies utilisées par les abonnés, en augmen- tent par conséquent les files d'attente de signalisation créées par les différentes sources connectées à la même voie de sisna- lisation ; ceci comporte Qonc des vitesses opératives moyennes pas très élevées par rapport à l'établissement de chaque cor@e- xion, et une adaptation très réduite aux variations contingente.- ou progressives du trafic téléphonique. Dans la technique on connait aussi des systèmes de signalisation sur une voie associée, qui utilisent, comme voie de transmission des données de signalisation entre les centraux, la même voie employée ensuite pour la connexion phonique et/ou des données entre les abonnées. Ces systèmes présentent un certain degré de flexibilitg des capacités de signalisation entre points différents par rapport aux exigences de trafic, comportent une réduction des attentes et les abonnés peuvent accéder à toutesales voies. L'application des communs modems à division d'espace à ces systèmes, pour une ultérieure amélioration du fonctionnement, ne conviennent pas, car il faudrait en installer un grand nombre en position centralisée de façon à les relier, à travers des connexions commutées, à toutes les voies du central ; mais cette solution comporte de graves problèmes de coût, espace, consommation de puissance, maintien et fiabilité, car le nombre des modems dépend du trafic et de la durcie de la signalisation. Ces inconvénients des systèmes de signalisation sur une voie associée sont surmontés par le modem numérique FSK (abréviation de "Frequency-Shift Keying" qui signifie : manipulation par variation de fréquence) à division de temps objet de la présente invention, qui, au moyen de circuits assez simples, peut traiter en même temps et à division de temps toutes les voies de données, qui correspondent aux transmissions d'un entier groupe MIC ; ce dispositif comporte seulement des circuits logiques intégrés et donc une réduction de maintien, de consommation de puissance et d'encombrement, et présente une bonne fiabilité de fonctionnement. La présente invention se rapporte en particulier à un modulateur-démodulateur (modem) pour la transformation de données asynchrones en échantillons numériqUen synchronisme avec la vitesse de transmission du système de signaux FS]f sans discontinuité de phase et vice-versa, apte à effectuer cette transformation par des méthodes numériques, à fonctionner à division de temps prenant, à chaque temps élémentaire de voie, une configura- tion déterminée caractéristique du signal relatif;; ledit modem étant composé, du côté transmetteur par l'ensemble des organes suivants - un circuit pour la synchronisation, avec une première vitesse égale à autant de fois le temps élémentaire de voie que la fréquence d'échantillonnage du système de transmission, des signaux asynchrones engendrés par la source de données, par exemple par l'unité de traitement du central, avec une émission, en parallèle pour chaque message et en série pour chaque voie, des signaux synchronisés ; - un multipiexeur pour sérialiser, à division de temps pour chaque voie, les signaux parallèles d'un message, avec émission des signaux à la première vitesse susdite ; - un réseau logique pour transcoder lesdits signaux en échantillons digitaux de signaux FSK ;; - une pluralité de circuits aptes conjointement à changer, lorsqu'il est nécessaire, la phase du signal FSK invertissant le signe des numéros indicatifs de ces échantillons ; - un compteur-temporisateur apte à adresser les opérations dudit multiplexeur et dudit réseau logique pour transcoder les signaux ; ledit modem étant composé, du côté récepteur, par l'ensemble des organes suivants - un circuit apte à convertir les signaux reçus modulés en fréquence en signaux modulés en amplitude ; - des moyens aptes à empêcher le passage de faux signaux et à filtrer de façon opportune les signaux informatifs qui en ressortent ; - un registre de déplacement apte à recevoir lesdits signaux en série, à division de temps pour toutes les voies, sur commande d'un signal d'adressage, et apte à présenter en parallèle à ladite unité de traitement les signaux d'un message ; ; - une ligne de retard apte à empêcher toute opération des circuits qui y sont attachés, lorsque les signaux en arrivée sont isolés ; - un compteur-temporisateur apte à générer, à division de temps, une première série d'impulsions de maintien du message en arrivée, une deuxième série d'impulsions apte à prédisposer ledit registre pour l'enregistrement d'un signal, et une troisième série d'impulsions apte à transférer ledit message à l'unité de traitement. Ces caractéristiques et d'autres encore de la présente invention ressortiront plus clairement de la description d'une forme pré férée de réalisation de la même donnée à titre d'exemple et nullement limitatif, prise en connexion avec les dessins annexés, ou - Les figures la et lb représentent en axes cartésiens la génération numérzNe avec 6 échantillons de formes d'onde FSK relatives à une période de bit. 1 - La figure 2 est un schéma général de connexion du modem à un groupe MIC (abréviation de "Modulation par Impulsions codées") connecté à un réseau de commutationmlmfrique d'un côte et à l'unité de traitement des données du central de l'autre côté;; - La figure 3 est un schéma-bloc du transmetteur, désigné par MT en figure 1. - La figure 4 est un schéma-bloc du récepteur, désigné par MR en figure 1. - La figure 5 est un tableau de fonctionnement du compteur désigné par CT en figure 3. - La figure 6 est un tableau de fonctionnement du réseau logique désigné par RLl en figure 3. - La figure 7 est un tableau synoptique de l'évolution des signaux traités par des circuits désignés par RLl, RL2, RL3, LR en figure 3. - La figure 8 est un tableau synoptique de 1 'évo- lution des signaux traités par les circuits désignés par T, F2, RL4, BCR, Dl, D2 en figure 4. Pour mieux comprendre les fonctions du circuit qui carac terisait le modem numérique en objet, on va exposer quelques principes fondamentaux sur la modulation FSK et sur la relative adaptation à une connexion MIC. On sait bien que la modulationnumique de fréquence (FSK) prévoit la tansmission, en correspondance de chaque numéro binaire (1,0) du message, de l'un ou de l'autre de deux signaux sinusoTdaux, ayant des fréquences opportunément différenciées à cheval sur une fréquence centrale de référence de la bande vocale. Pour la génération numérique d'échantillons de formes d'onde à transmettre, il est bon que la durée des bits binaires à transmettre soit multiple de la période d'échantillonnage dans cet exemple de réalisation du dispositif on a choisi (figure 1) une durée du bit binaire égale à 6 fois la durée de la période d'échantillonnage, établie égale à 125 gs comme pour le système MIC. En outre, pour obtenir un spectre du signal modulé apte à la transmission sur des voies à bande limitée, il est nécessaire de prévoir un choix opportun des fréquences et une continuité de phase au moment du passage d'une fréquence à l'autre. Pour garantir avec des moyens simples la continuité de phase entre les échantillons des formes d'onde émises en des instants successifs, il est souhaitable que les valeurs des fréquences de signalisation soient des multiples entiers ou des semi-multiples de la fréquence de répétition des bits. Dans le premier cas (figure la), pour la périodicité de l'onde dans le temps de bit, la continuité de phase est garantie sans aucun doute, tandis que dans le deuxième cas (figure lb) il faut inverser de 1800, à chaque temps de bit, la phase de l'onde transmise; cette opération consiste, comme l'on verra ensuite, en un simple changement de signe des échantillons à transmettre dans cette période de bit. La figure 1 représente les séquences des 6 échantillons Cl, C2 , C6 des deux formes d'onde Fl et F2 de type FSK relatives à une période de bit ; en particulier les échantillons de la figure la génèrent la forme d'onde F1 associée au bit 1 et les échantillons de la figure lb génèrent la forme d'onde F2 associée au bit 0. Pour transférer les formes d'onde associées à ces bits à un système MIC, dont le temps de trame est 125 ps, il faut occuper 6 intervalles de voie en 6 trames MIC successives ; chaque intervalle de voie contient, sous formenusiérique , la valeur pesée de la valeur absolue et le signe de chacun des Cl, C2 ...., C6 échantillons à transmettre. Dans la suite on considère un système de transmission MIC à 32 voies et 8 bits, à titre d'exemple, car ce dispositif peut être utilisé aussi par d'autres types de MIC. En se référant à la figure 2, RC désigne un réseau de commutation numémque quelconque à division de temps, relatif à un central téléphonique électronique. MN désigne le modem numériqueà division de temps, objet de la présente invention, qui se compose d'un transmetteur MT connecté à RC au moyen d'une connexion 2 et d'un récepteur MR connecté à RC au moyen d'une connexion 1. Nf et MR seront décrits dans la suite en se référant respectivement aux figures 3 et 4. Les données organisées selon la technique MIC, avec le 8 bits de chaque intervalle de voie en parallèle, transitent sur des connexions 1 et 2 ; le groupe MIC a été subdivisé, pour des raisons de clarté, en une direction d'entrée (connexion 1) et en une direction de sortie (connexion 2) ; il est entendu que l'association ordonnée entre chacune des 32 voies de la connexion 1 et les 32 voies de la connexion 2 est bien rigide. En outre, pour des raisons de simplicité, une configuration particulière des 32 configurations opératives possibles, caractéristique du modem à division de temps MN, correspond de façon rigide à chacune des 32 voies MIC ; cette association établie à l'avance ne limite point la versatilité du modem numérique, objet de la présente invention, car, comme il est bien connu de l'homme de l'art, le réseau de commutation digitale RC doit connecter une quelconque des 32 voies MIC entrantes et/ou sortantes de MN sur les connexions 1 et 2, à une quelconque des voies de n'importe quel système MIC entrant et/ou sortant du central téléphonique où RC et MN sont insérés. UED désigne une unité quelconque de traitement prévue pour le traitement des données et, en particulier, elle peut s'identifier avec l'unité du processeur du central téléphonique à division de temps ou le modem numérique MN est inséré. UED reçoit, du récepteur MR de MN, au moyen d'une connexion 3, les données démodulées, à division de temps, relatives à chacune des 32 voies MIC de la connexion 1 et transmet au moyen d'une connexion 4 au transmetteur MT de MN, à division de temps, les données moduler, relatives à chacune des 32 voies MIC de la connexion 2. Dans la suite, on désigne par ml, m2, , mi, , m32 chaque configuration de MN dans les 32 intervalles de voie de la trame MIC présents sur les fils 1 et 2. D'une façon analogue, clic2 . .., cri,...., c32 désignent les intervalles de voie de cette trame en correspondance des configurations ml, m2, ...., ....., , m32 du modem MN. Transmetteur Dans la figure 3, CK désigne un commun circuit temporisateur, apte à générer les signaux nécessaires à tous les circuits de MN (figure 2), soit pour le récepteur MR que pour le transmetteur MT. CK (figure 3) engendre les signaux suivants CR pour l'exploration de l'adresse de la configuration mi du modem MN (ou de l'intervalle de voie c.) du côté de la i i réception CI pour l'exploration de l'adresse de la configuration mi du modem MN (ou de l'intervalle de voie ci) du côté de la transmission ; TL pour l'ordinaire temporisation de tous les circuits logiques. RLl désigne un premier réseau logique, dont la fonction sera décrite dans la suite : RL2 désigne un deuxième réseau logique ayant des fonctions OU-exclusif ; RL3 désigne un troisième réseau logique ayant des. fonctions NON-OU-exclusif RL désigne une ligne-normale de retard numérique avec 6 cellules de mémoire pour 32 adresses, apte à fonctionner à division de temps selon l'adresse donnée par le signal CI ; MXl désigne un multiplexeur avec plusieurs entrées et une sortie, de n'importe quel type connu. CT désigne un circuit fonctionnant comme compteurjtemporisateur, dont le fonctionnement sera illustré en connexion avec le tableau de la figure 5 ; il engendre à division de temps, pour chacun des 32 intervalles de voie c., deux signaux (tt comptage TC et TB, ayant respectivement modulo-6 et modulo-K, où K est le numéro déjà établi de signaux qui constituent la longueur standardisée des messages traités par MN. MB désigne une mémoire tampon qui reçoit en parallèle de l'unité de traitement UED sur la connexion 4 soit les données que le modem MN traitera en chacun des 32 intervalles de temps Ci à division de temps, soit l'indication asynchrone de libre ou occupé pour chacune des mi configurations de ces modems assignées aux intervalles de voie ci. Sur la base du signal de temporisation CI exploré par CK, MB fournit, sur une pluralité de K fils 5, en parallèle, à division de temps et de façon asynchrone avec la trame MIC relative à la connexion 2, les données relatives aux mi configurations de modem, et fournit sur un fil 5, toujours à division de temps, un signal synchrone TR de configuration de modem d'état libre ou occupé. Le circuit de comptage/temporisation CT, temporisé par le met signal de temporisation CI produit par CK, reçoit sur le fil 5 le signal TR et l'emploie pour commencer deux séries de codage : une pour la génération du signal TC et l'autre pour la génération cu signal TB ; ces signaux sont émis respectivement sur les connexions 8 et 7. La corrélation entre les signaux TR, la temporIsation CI et les signaux TE et TC est illustrée dans le tableau de la figure 5. A titre d'exemple, on considère la situation d'une ième configuration de modem, et on la suit pour un certain nombre de trames en se référant, évidemment, à l'ième intervalle de voie. Le numéro d'intervalles de voie représentés est supérieur à K, pour suivre un message complet. Dans la réalisation de cet exemple, on a choisi arbitrairement seulement les valeurs de TR, car les autres valeurs en sont le juste conséquence. En correspondance de la ligne du signal CI on a désigné par ci les intervalles de temps 125 : 324 ps > 4 Ms, qui se réfèrent à une particulière configuration mi du modem MN. Ces intervalles de temps, pour aller de pair avec une trame MIC, se suivent avec le rythme d'un intervalle tous les 125 us. En correspondance de la ligne du signal TR et du temps de voie ci, TR peut avoir deux valeurs ; en particulier, on a indiqué avec o l'état de modem libre et avec 1 l'état de modem occupé. Le signal TC a un cours tel qu'il augmente par dégrés de 1 unité, de la valeur 0 jusqu'à 5, en part-ant de l'intervalle de temps ci successif à celui où la valeur 1 pour TR commence G paraltre ; après, si TR est toujours 1, le cycle de comptage recommence.Le signal TE a un cours tel cue, en partant de l'in tervalle de temps ci successif à celui où commence le 2-ième cycle de comptage pour TC (c'est-à-dire TC revient 0 après avoir atteint la valeur 5), il prend ia valeur i , qui augmente de l'u nité chaque fois que TC revient à la valeur 0, jusqu a rejoindre la valeur K-l ; après le cycle de comptage commence, pourvu que la valeur de TR soit toujours égale à 1. Si en un instant quelconque la valeur de TR doit retcur- ne à 0 comme par exemple dans l'intervalle de temps ci consi- aéré, soit TB soit TC serait poussé à o en partant de l'intervalle de temps immédiatement successif. Le circuit CT qui effectue ces comptages peut être projeté de façons différentes ; pour l'homme de l'art, qui Oonnsit les précités modalités de comptage, l'élaboration de ce circuit fait partie du travail ordinaire de projet de circuits. Le multiplexeur MX1 (figure 3), sur la base du signal H que reçoit sur la connexion 7, à chaque intervalle c., c' est-à- dire à chaque intervalle de temps qui se rapporte à chacune des mi configurations de MiN considérées à division de temps, prend position avec un certain ordre sur un des K fils de la conpe\i'on 5, en étroite correspondance avec le nombre désigné par TB, en transférant ainsi les données de la connexion 5 aux fils 9 et 17 de sortie. Le réseau logique RL1, sur la base de la donnée que reçoit à division de temps de Mxl sur le fil 9 et du signal TC que reçoit de CT sur l'ensemble des fils 8, engendre à ses sorties pour les fils 10 et 11, respectivement, l'indication du signe et la valeur absolue de l'échantillon qui doit être transmis selon l'indication du tableau de la figure 6. Ledit tableau de la figure 6 met en évidence la tâche particulière de RL1, qui est de transformer les signaux logiques reçus en série de Mxl sur le fil 9, en échantillons d'un signal FSK déjà mémorisés à l'intérieur de RLl; il s'agit là d'échantillons MIC qui sont engendrés en octets en parallèle sur la pluralité de sept fils ll et sur le fil 10. Comme l'on a déjà précisé dans l'introduction théorique, la durée d'un signal sortant du processeur, et donc de Mxl, est égale à 6 fois la durée de la période d'échantilonnage, établie égale à 125 ouas, comme celle d'un NiC ; ce rapport 1 : 6 est introduit en RU par le signal TC qui, étant un comptage avec modulo 6, peut être exprime par 3 bits (colonne TC de figure ó) , le signal sortant du prccern:seur ne peut te que 1 ou 0 et par conséquent il est représenté par un seul bit sur le fil 9 (co lonne 9 de figure 5).En correspondance des configurations binaires sur le fil 9 et sur la connexion 8 (signal TC) on va obtenir en sortie de R-il en parallèle sur les sept fils de la connexion Il les bits qui correspondent au codage de l'amplitude de chacun des 6 échantillons, en succession établie à l'avance, de celui des deux bits FSK (figure 1) individualisé par le bit présent sur le fil 9 ; sur le fil 10, RLl engendre un bit, l'octave de l'octet IC, qui exprime le signe de l'échantillon, relatif à la valeur absolue sur 11, dans la même succession établie à l'avance; par convention on supposera que la valeur binaire 0 correspond à un échantillon positif ou nul (Cl, C2, C6 de la figure la et Cl, C2, C4, C5, C6 de la figure lb) tandis que la valeur binaire 1 correspond à un échantillon négatif (C3, C4, C5 de la fiGure a et C3 de la ligure lb). RL1 peut être par exemple une mémoire à lecture seulement, adressée conjointement par les signaux en arrivée sur 9 et 8. En figure 6, l'adresse est constituée par les colonnes 9 et TC et la sortie par les colonnes 10 (sortie sur le fil 10) et ll (sortie sur le fil 11). Pour une majeure clarté de lecture, la colonne FSK rappelle les échantillons C1 (0) .... C6(O) (figure 1) du signal FSK = O et les échantillons Cl (1).... (C6 (1) du signal FSK = 1, qui sont alignés horizontalement avec la numérotation relative (colonnes 10, 11). Le circuit comportant la ligne de retard ER et les réseaux logiques RL2 et RL3 est utilisé pour l'inversion du signe présent sur le fil 10. Ceci a lieu, comme l'on a déjà dit, à la fin de chaque bit FSK = 0 (figure 1). La ligne de retard LR (figure 3) sur la base de la temporisation du signal CI, au rythme de 125 tels, reçoit de MB le signal TR au moyen du fil 12 et, quelque soit le signal logique présent sur l'autre entrée correspondant au fil lS, met au zéro ses cellules de mémoire en correspondance de la valeur C de TR. Aussitôt que TR devient égal à 1, et après pour tout le temps que cette valeur est présente, LF, retransmet en sortie sur les fils 14, 15, 16 avec un retard de temps égal à six fois 125 ps, le signal logique présent sur le fil 13. Le circuit NON-OU exclusif RL3 engendre sur le fil 13 le signal présent sur le fil 15 quand sur le fil 17 en sortie de MX@, il y a un 1 logique; quand sur le fil 17 il y a un 0 il engendre sur le fil 13 le signal inversé présent sur le fil 15. Le circuit OU-exclusif RL2 engendre sur le fil 18 le signal présent sur le fil 10 Si le signal présent sur le fil 16 est par exemple o ; si sur le fil 16 il y a un signe opposé, il engendre le complément du signal présent sur le fil 10. En figure 7 on a reporté pour cinq signaux, chacun de 6 bits, les symboles binaires présents sur les connexions 9=17 1415-16, 13, 10, 18,2. La séquence sur le fil 9 et la séquence initiale sur les fils 14 et 13 ont été établies de façon arbitraire, tandis que les autres ont été obtenues de la façon suivante Le signal sur 10 est obtenu du transcodage de la figure 6, colonnes 9 et 10 le signal sur 14=15=16, après le signal initial, est obtenu du fonctionnement précité de LR le signal sur 13 est obtenu du fonctionnement précité de RL3 le signal sur 18 est obtenu du fonctionnement précité de RL2 ; le signal présent sur le fil 2 tient compte de la valeur des échantillons numeYriques sur le fil 11 et du signe relatif indiqué sur le fil 18. Comme le montre la figure, la continuité de phase est assurée au moyen des inversions de signe effectuées par RL2 chaque fois qu'un signal 0 est complété. L'ensemble des fils 11 et 18 atteint la connexion 2 et fournit en parallèle pour chaque voie les échantilons MIC à transmettre. Récepteur En se référant à la figure 4, CK désigne encore le circuit de temporisation déjà illustré pour le transmetteur, apte à générer les signaux CR, CI, TL qui fournissent toutes les temporisations nécessaires ; LD désigne un limiteur nwéii-qrde dynamique, de n'importe quel type, qui a la fonction de limiter en amplitude les échantillons MIC des signaux FSK reçus sur la connexion 1, de façon à réduire l'effet du bruit associé auxdits échantillons ;DN désigne un circuit n1érueordinaIre apte à agir comme discriminateur de fréquence, qui a la fonction de discrimer du signal reçu sur une connexion 19 (figure 4), les deux fréquences FSK, F1 et F2 (figure 1) et d'engendrer sur une connexion 26, sur la base de la temporisation fournie par J e signal TC sortant de CK, une séquence d'échantillons, dont les ampleurs sont des fonctions de F1 et de F2. L'ampleur de ces échantillons change selon le type de discriminateur DN employé. S01 est un circuit logique de décision qui, sur la base du fait qu'un seuil établi ait été dépassé ou non par les écan- tillons reçus sur la connexion 26, fournit en sortie sur le fil 29 une séquence d'impulsions à deux niveaux, dont chacun est en exacte correspondance avec la fréquence F1 ouF2 relative aux échantillons MIC reçus de LD sur la connexion 1. Les échantillons en sortie de DN, à travers la connexion 28, sont aussi envoyés à un circuit logique M03, qui extrait la valeur absolue de ces échantillons et en transfère le résultat, à travers la connexion 30, à un filtrenmiricle récursif passebas FN de n'importe quel type. Cette opération, comme l'on sait dans la technique des circuits, est nécessaire après toute opération de redressement des échantillons des signaux effectués en M03. En sortie de FN, sur la connexion 31, lesdits échantillons filtrés atteignent le circuit logique de décision S02, du même type que SOI ; S02 compare ces échantillons avec un seuil établi, en général différent de S01, et engendre en sortie sur le fil 32 un signal logique qui peut avoir deux valeurs, une pour le cas où le seuil établi en S02 ait été atteint ou dépass, l'autre pour le cas où ce seuil n'a pas été atteint. Chacun de ces signaux est en correspondence avec la présence ou non d'un signal utile sur la connexion 1 et prédispose ou valide une porte P1 de type ET à transférer sur le fil 33 le signal présent sur le fil 29. La fonction de la chaine logique M03, FN, S02 et P1 est d'arrêter les signaux présents sur le fil 29 qui n'ont pas pour origine des échantillons relatifs à la transmission FSK, mais des bruits de la voie de transmission ; en ce cas en effet, le niveau d'amplitude des valeurs sur la connexion 31 serait inférieur au seuil établi de S02. P2 est une porte ET avec deux entrées, la première entrée 34 reçoit les échantillons en provenance de P1 et la deuxième entrée 36 reçoit les échantillons qui dans un cycle précé- axant (par exemple le cycle immédiatement précédent, c'est-à-dire 125 us à l'avance) étaient présents sur entrée 34. Ces échantillons sont retardés par une ligne conventionnelle à retard digital T. La porte P2 engendre un 1 sur le fil 37 lorsque les deux échantillons présents aux entrées 34 et 36 ont la valeur 1.Ce signal E est transféré à un réseau logique RL4, qui reçoit sur sa deuxième entrée 38 un signal IN dont la génération scia écri- te dans la suite Le réseau logique RL4 engendre à sa sortie 39 un signal 1 lorsqu une au moins des deux entrées présente un signal 1. Le signal IN est déclenché, à travers un circuit de décodage D1 dont le fonctionnement sera décrit dans la suite, par un signal BRR engendré par un circuit de comptage/temporisation BCR qui fonctionne par division de temps à la suite de l'identifiction des voies effectuées par le signal CR, ledit circuit BCR étant déclenché par un signal RE arrivant sur le fil 39 et cadencé par le signal commun de temporisation TL. BCR effectue deux comptages, le premier, qui engendre le signal désigné par CRR, est déclenché par le signal RR et présente un cycle avec modulo 6 ; le deuxième, qui engendre un signai désigné par BRR avec mqdulo K, augmente de 1 chaque fois que le premier comptage a atteint une position d'ordre supérieur à 2, par exemple la position 3.Un troisième signal en sortie de BCR, désigné par PB, parait sur un fil 43 chaque fois que le compteur qui engendre le signal CRR atteint une certaine position déjà établie, par exemple la position 3, pour la K-ième fois, ctest-à-dire chaque fois qu'il se trouve au niveau de comptage K-1. Le décodeur D1 est structuré de façon à donner en sortie un signal 1 lorsque le signal à l'entrée prend la valeur 1 et à maintenir le signal 1 jusqu'au moment où le cycle relatif au signal BRR revient à 0. Le décodeur D1 peut être réalisé selon les méthodes bien connues de lthomme de l'art. Le signal CRR est décodé par un décodeur D2 structuré de façon à fournir en sortie un signal CP devient 1 chaque fois que le CP signal CRR prend, par exemple, la valeur 3 Tous ces signaux sont représentés en correspondance temporelle dans la figure 8, où chaque ligne présente comme en-tête le numéro de la connexIon qui transporte le signal, ou son sigle caractéristique s'il y en a un. Comme on l'a déjà précisé à propos du tableau-de la figure re 5, chacun de ces signaux est référé a un même intervalle de temps ci qui, comme on le sait, est en rapport avec une configu- rat ion déterminée mi du modem MN. La séquence des signaux sur le fil 34 a été établie de façon arbitraire et suppose une certaine signalisation. Tous les signaux des autres lignes illustrent visuellement la valeur des signaux relatifs, selon la précédente description. On peut observer que dans la ligne 34 on a supposé au début une perturbation qui, même en déclenchant le circuit de temporisation BCR, ne permet pas à CER d'atteindre la valeur 3 ; par conséquent elle ne produit point de signal BRR et donc point de signal IN, et ECR se met à zéro. Il est clair que pour obtenir un ensemble de circuits plus "résistants" par rapport aux signaux, il suffit de concevoir les circuits eux-mêmes de façon à déclencher les différents comptages après avoir atteint le niveau 3. Ce niveau a été choisi comme satisfaisant, sur la base de considérations statistiques sur la durée des bruits. Revenant à la figure 4, S désigne un registre de déplacement qui fonctionne à division de temps sur les 32 voies et reçoit en série sur les fils 33 et 40 les échantillons en provenance de P1. Ledit registre est constitué par autant de colonnes que de voies ; chaque colonne, avec K cellules, est remplie progressivement par le haut, à la suite d'une prédisposition-obtenue du signal CP 5 le signal de temporisation CR adresse les données a la colonne relative à leur voie et les données disposées en colonne sont présentées en parallèle sur la liaison 42. L'identification du moment où sur ltensemble des fils 42 on enregistre la totalité ces K données relatives à un message, a lieu à travers le signal ?s engendré par le circuit de comptage @@@ sur le fil 43 ; l'ensemble des signaux présents sur la con 3 vers l'unité de traitement des données UED. Lorsque BCR, au moyen de son comptage, identifie qu'un message entier est fini, il se remet automatiquement dans les conditions initiales avec le signal BRR à o, et y restetant que le fil ne décèle pas, à travers la logique RL4, le début d'un nouveau message, Fonctionnement du dispositif Le fonctionnement du dispositif MN (figure 1) va être examiné en connexion avec le traitement d'un signal transmis pas le transmetteur Nf et d'un signal reçu par le récepteur, se référant, pour des raisons de clarté, à une seule des mi configu- rations du modem MN ; il est naturellement valable, à division d temps, pour toutes les autres configurations possibles. Transmission Sur la connexion 4 (figure 3) on enregistre la présence des K données asynchrones en parallèle, provenant de l'unité de traitement UED, relatives aux 32 configurations du modem Mut con sidérées à division de temps, et l'indication 4synchrone de libre ou occupé pour chacune desdites configurations. La mémoire tampon ME, qui fonctionne comme interface entre UED et la logique du transmetteur MT de MN, présente sur la connexion 5 et sur le fil 6, respectivement les données et le signal TR en cadence synchrone avec une cadence de voie MICs c'est-à-dire avec une périodicité de 125 ps, fournie par le signal CI, en provenance du temporisateur CK. Le signal TR, en sortie de MB, agit sur le circuit de comptage/temporisation CT déclenchant les comptages TC et TB selon le tableau de la figure 5 et agit sur la ligne de retard LR en provoquant soit le déplacement des données qui entrent en LE sur le fil 13, soit la mise à zéro correspondante. Les données asynchrones présentes sur le fils 5 atteint gnent le multiplexeur Mxl, qui, sur la base de l'adresse fournie par le signal de comptage TE, sélectionne le bit à transmettre sur le fil 9 ; ce bit est traité par le réseau logique RL1 avec le signal TC-qui arrive de CT sur le fil 8, selon le tableau dc la figure 6. Le signe et la valeur absolue de l'échantillon FSK sont ob ervls respectivement sur les connexions 10 et 11 à la sortie de EL1. I1 faut observer que sur une séquence de signaux, expri més sous forme de signal FSK, constituée complètement par des 1, il n'y a pas de problèmes de discontinuité dans le Signe entre un signal et le suivant ; un problème de discontinuité est posé par un signal 0, après lequel suit soit un 1 soit un autre 0, car on enregistrerait alors une brusque discontinuité de signe qui manifeste par un saut de phase de 180 , comme il est évident de la figure 1. Pour surmonter ce désavantage on a prévu un réseau logi1 que qu RL2 (figure 3) qui,comme on lta vu , inverse ou non le signe sur le fil 10 sur la base du signal présent sur le fil 16. Les signaux présents sur la connexion 2 à la sortie du transmetteur M7, correspondent au codage MIC d'échantillons de signaux FSK ; comme l'on a déjà dit, le réseau de connexion digi tal du central électronique qui connecte MN doit envoyer dans la direction établie la transmission des signaux traités par la configuration particulière de modem précitée, et le convertisseur nuniersq'e/analogique du circuit MIC sortant doit convertir la sé quence d'échantillons MIC en un signal analogique FSK apte à passer sur une voie phonique. Réception Les 8 bits qui couvrent un intervalle de temps MIC sont présents en parallèle sur la connexion 1 (figure 4) ; ces 8 bits correspondent au codage MIC des échantillons que le circuit MIC entrant, non représenté à la figure, a tiré du signal analogique reçu. Le limiteur de dynamique LD reçoit lesdits échantillons en parallèle et les renvoie à sa sortie sur la connexion 19, dament limités en amplitude, de façon à réduire les perturbations causées par le bruit. Le discriminateurnuire DN discrimine les échantillons qui se rapportent aux deux fréquences FSK en émettant sur la connexion 26, à la sortie, une séquence d'échantillons dont la valeur est une fonction de chacune des 2 fréquences FSK identi fiées, selon la caractéristique amplitude-fréquence typique de DN. Ces échantillons sont transmis au circuit de décision S01 qui les compare avec un seuil prédéterminé de façon à émettre à la sortie, sur le fil 29 vers la porte P1, un échantillon à deux niveaux, dont chacun est en corrélation avec une des deux fré quences FSK et par conséquent avec un signal dtinformation déter- mine. La porte P1 transfère sur le fil 33 l'échantillon reçu de SOl seulement si, à travers la chaîne M03, FN, 502 et les con- vexions y associées 28, 30, 31 et 32, elle reçoit un échanllon qui, comme lton a déjà vu, est l'indication de la présence sur les connexions 6 et 28 de vrais signaux à'information et non nas de bruit.Outre ce contrôle d'amplitude des échantillons arrivant, effectue par MO3-FN-SO2, et la reconstruction des échantillons des signaux O - 1 effectuée par 501, on effectue un contrôle de persistance ans le temps des échantillons des signaux 0 - 1 de façon à éliminer les faux signaux liés au bruit. En théorie, si aucun échantillon ntest perdu, car la durée des signaux FSY arrivant sur la connexion 1 est égale à si trames MIC, six échantillons égaux et successifs devraient corres- pondre à chacun des bits FSK effectifs. Dans ce dispositif, on vérifie la persistance du signal sur quatre échantillons (deux échantillons pour déclencher P2 et BCR et deux échantillons pour déclencher BRR). Ce contrôle est effectué par le réseau constitue' par T et P2. Le premier signal utile ainsi reconnu déclenche dans le circuit de temporisation BCR la génération de la série de signaux du tableau 8 ; après la reconnaissance du premier signal, pour tous les K données du message, ECR organise, au moyen du signal CP sur le fil 41, le flux de données en RS, voie par voie, et ordonne, au moyen du signal PB sur le fil 43, le passage en parallèle des K données complètes vers UED à travers la connexion 3. REVENDICATIONS 1. Un modulateur-démodulateur (modem) utilisable dans un système MIC de transmission de signaux numériques de données entrez centrales électroniques, pour la transformation de données asyIl- chrones en échantillonsrnrneries, en synchronisme avec la vitesse de transmission du système,de signaux FSK sans discontinuité de phase, et vice-versa, caractérisé en ce qu'il est apte à effectuer cette transformation par des méthodes numériques, à fonctionner à1 division de temps prenant, à chaque temps élémentaire de voie (ci),lt une configuration déterminée (mi) caractéristique du signal relatif ; ledit modem étant composé, du côté transmetteur, par l'en- semble des organes suivants - un circuit (MB) pour la synchronisation, avec une première vitesse égale à autant de fois le temps élémentaire de voie que la fréquence d'échantillonnage du système de transmission, des signaux asynchrones engendrés par la source de données, par exemple par l'unité de traitement du central (UED), avec une émission en parallèle pour chaque message et en série pour chaque voie, des signaux synchronisés - un multiplexeur (MX1) pour mettre en série, à division de temps pour chaque voie, les signaux parallèles d'un message, avec émission des signaux à la première vitesse susdite ;; - un réseau logique (RL1) pour transcoder lesdits signaux en échantillonsnunieriquesde signaux FSK ; ce transcodage entant effectué à division de temps pour toutes les voies, en faisant correspondre à chaque signal entrant avec ladite première vitesse la génération, à une deuxième vitesse égale au temps élémentaire de voie, d'échantillons digitaux - une pluralité de circuits (LR, RL2, RL3) aptes conjointement à changer, lorsque cela est nécessaire, la phase du signal FSK inversant le signe des numéros indicatifs de ces échantillons ; cette inversion étant obtenue au moyen d'un anneau de circuits (LR, RL3) aptes à conserver la dernière inversion effectuée jusqu'au moment où arrive un signal qui nécessite une inversion ultérieure. - un compteur/temporisateur (CT) apte à adresser les opérations dudit multiplexeur (MX1) et dudit réseau logique (RLlj pour transcoder les signaux ledit modem étant composé, du côté récepteur, par l'ensemble des organes suivants - un circuit (DN) apte à convertir les signaux reçus modulés en fréquence en signaux modulés en amplitude ; - des moyens (M03, FN, S01, S02) aptes à empêcher le passage de faux signaux et à filtrer de façon opportune les signaux résultants d'information qui en ressortent - un registre de déplacement (RS) apte à recevoir lesdits signaux en série, à division de temps pour toutes les voies, sur commande d'un signal d'adressage (CP), et apte à présenter en parallèle, à ladite unité de traitement (UED) les signaux d'un message ;; - une ligne de retard (T) apte à empêcher tout fonctionnement des circuits qui y sont reliés lorsque les signaux d'entrée sont isolés - un compteur/temporisateur (BCR) apte à engendrer à division de temps, une première série d'impulsions (BRR) de maintien du message entrant, une deuxième série d'impulsions (CRR) apte à prédisposer ledit registre pour l'enregistrement d'un signal, et une troisème série d'impulsions (PB) apte à transférer lesdits messages à l'unité de traitement. 2. Un modulateur- démodulateur selon la revendication 1, caractérisé en ce que, dans le transmetteur, ledit compteur/ temporisateur (CT) accomplit ladite opération d'adressage dudit multiplexeur (MX1) par ltémission d'une première série d'impulsions (TB) selon un comptage modulo (K) des signaux composant le message, et accomplit ladite opération d'adressage dudit réseau logique (RL1) de transcodification des signaux, par l'émission d'une seconde série d'impulsions (TC) selon un comptage qui a comme modulo le nombre des échantillons en lesquels sera subdivisé le signal à transmettre ; lesdites émissions étant déclenchées par un signal (TR) indiquant que le modem est libre dans l'unité de temps correspondante, le tout étant effectué à division de temps. 3. Un modulateur-démodulateur, selon la revendication 1, caractérisé en ce que ledit compteur/temporisateur (BCR) du récepteur déclenche ladite première série d'impulsions (BRR) après l'arrivée d'au moins deux signaux du message, ledit comptage ayant comme modulo le nombre (K) de signaux dudit message, il déclenche ladite deuxième série dtimpulsions de comptage (CRR) à l'arrivée d'au moins le deuxième desdits signaux, ce comptage ayant comme modulo le nombre d'échantillons qui, sur la ligne de transmission, composent lesdits signaux, et il engendre chaque impulsion (P3) de ladite troisième série après que chaque message est achevé, le tout étant effectué à division de temps.