Brevet FR2275028A1 — publié le 19760109

La présente invention se rapporte d'une façon gknérale aux appareils cfironométriques électroniques et concerne plus particulièrement leur rdslisation en logique par injection intégrée bipolaire. Des appareils chronométriques électroniques et numériques dont la consommation est suffisamment faible pour permettre leur application à des montres-bracelets ont été décrits en détail dans la littérature. Des circuits à métal-oxyde-semiconducteur complémentaires comportant des compteurs asyiichrones qui attaquent d'autres compteurs asynchrones sont actuellement disponibles sur le marche et peuvent commander aussi bien des dispositifs d'affichage numérique à diodes électroluminescentes et à cristaux liquides. En outre, des circuits électroniques bipolaires du type à faible consommation et comportant des compteurs synchrones ont été proposés, comme par exemple dans la demande de brevet des Etats-Unis d'Amérique n0 254 212 déposée le 19 juin 1972 au nom de Williams et Collaborateurs. Les problèmes soulevés par l'application à des montresbracelets numériques ont été définis et sont bien connus. Par exemple, les circuits de la montre peuvent entre réalisés de manière que la consommation soit minimale, afin d'augmenter au maximum la longévité de la pile. En outre, une technologie doit titre mise en oeuvre qui se prote elle-m#me à la réalisation en circuits intégrés, ce qui impose des paramètres et des limitations qui conviennent aux processus d'intégration. Par exemple, les paramètres du processus doivent titre bien déterminés et reproductibles et la géométrie des composants doit ttre telle que leur densité soit maximale dans la pastille de circuits intégrés.De plus, si une technologie relativement nouvelle est mise en oeuvre dans le processus de réalisation de circuits intégrés, les circuits logiques et fonctionnels classiques doivent être étudiés à nouveau pour que les fonctions soient remplies de façon plus efficace. Des principes de circuits intégrés bipolaires de haute densité en circuits et à faible puissance ont été proposés, utilisant la logique à.injection intégrée (IL) récemment dé couverte Par exemple, le brevet des Etats-Unis dtAmérique n0 3 736 477 décrit en détail la structure semi-conductrice d'un circuit logique à injection intégrée, dans lequel un transistor P:#- latéral est utilisé comme un injecteur d'un transistor NPN vertical commandé inversement.Une description s'en trouve également dans "Integrated Injection Logis dans Microelectronics and Peliability, Pergamon Press, 1972 (Grande-Bretagne) volume 11, page 94 et dans "InteFrated Logic Circuits", IEEE International Solid State Circuits Conference (IISSCC) 1972, pages 90 à 93. L'application de ces circuits logiques à injection intégrée à une montre-bracelet numérique électronique a égale ment été proposée, en utilisant des circuits logiques couplés directement dans des empilements Olectroniques. L'invention a donc pour objet une montre numérique électronique réalisée en logique par injection intégrée, dont les composants sont empilés électriquement en série, les empilements étant interconnectés par des diodes. L'invention concerne également une montre à logique par injection intégrée avec une channe de décomptage à puissance progressive grâce à des géométries variables de transistors, comme par exemple des géomé tries variables d'injecteurs. L'inventionconcerne encore une combinaison oscillateur/rezulateur en série empilés électriquement dans une telle montre à logique I L, et destinée à réduire la consommation d'énergie.L'invention concerne également lluti- lisation de compteurs asynchrones synchronisés avec le signal d'horloge entre des fonctions, et comportant de préférence des circuits basculeurs D réalisés en logique par injection intégrée et dont les sorties Q correspondantes sont ramenées aux entrées D afin de réduire au minimum les besoins en composants. En résumé, une montre électronique bipolaire selon l'invention est réalisée en logique par injection intégrée, de manière que la chatte de décomptage et les compteurs soient répartis en plusieurs niveaux qui sont connectés en série entre deux potentiels de référence, les niveaux logiques étant interconnec tés par une diode en série. Un courant passe par un niveau pour commander les éléments connectés en parallèle qui s'y trouvent, et il est ensuite collecté et couplé au niveau suivant, et ainsi de suite. Les différents niveaux comportent chacun un nombre différent de portes connectées en parallèle et la géométrie des éléments d'injecteurs d'émetteurs varie de manière à répartir la distribution de puissance.Des compteurs asynchrones sont synchronisés avec l'horloge de l'ensemble, de manière telle que le signal d'horloge soitintroduit sélectivement dans le compteur suivant au lieu du signal de sortie du compteur précédent, afin de réduire au minimum les besoins en portes logiques. Un régulateur de courant est connecté en série avec un osciliateur et il est réalise de manière à produire un signal chronométrique parfaitement régulé, avec une consommation minimale d'énergie. Les circuits basculeurs D constituant la chatne de comptage sont réalisés de manière que leur sortie Q soit ramenée à leur entrée D afin de réduire au minimum les besoins en composants.L'injecteur dans les portes logiques par injection intégrée présente une géométrie variable afin de régler la puissance de commande fournie à la porte correspondante. D'autres avantages et caractéristiques de l'invention apparattront au cours de la description qui va suivre. Aux dessins annexés, donnés uniquement à titre d'exemple la Fig. 1 est un diagrmmme fonctionnel d'une montrebracelet numérique électronique, les Fig. 2a à 2c représentent les niveaux logiques empilés des circuits logiques I L selon l'invention, les Fig. 3a à 3k, assemblées comme le montre la Fig. 31, constituent un diagramme fonctionnel détaillé de la montre électronique de la Fig. 1, les Fig. 4a à 4k, assemblées comme le montre la Fig. 41, représentent des circuits spécifiques du diagramme fonctionnel détaillé çes Fig. 3a à 3k, en logique I L, la Fig. 5 représente la combinaison de régulateur et d'oscillateur utilisée selon l'invention, les Fig. 6a à 6c représentent la réalisation d'un circuit basculeur du type D en logique 12L selon l'invention et, les Fig. 7a et 7b représentent la réalisation en logique IL de l'invention, utilisant une puissance progressive et des géométries d'injecteurs détermirldes. Une description fonctionnelle de l'ensemble d'une montre, d'un mode particulier de réalisation comprenant des compteurs asynclirones synchronisés, puis d'une réalisation particulière en circuits 12L sera faite ci-apr#s en regard des dessins. Il ressort de l'examen des Fig. que les Fig. 3a à 3k représentent en détail un mode dé réalisation de la montre de la Fig. 1, et que les Fig. 4a à 4k représentent une version détaillée des circuits des Fig. ta à 3k. Ensuite, des circuits spécifiques utilisés dans les circuits en logique 12L des Fig. 4a à 4k et leur réalisation en circuits intégrés seront dderits. Les Fig. 1, 3a à 3k, 4a à 4k représentent lets éléments électroniques d'une montre-bracelet numérique selon l'invention. Une pile 701 applique une tension VCC nominale de j volts à l'entrée 712 d'un régulateur 714. Un oscillateur 716 commandé par cristal produit un signal chronométrique à 32,768 kliz, appliqué à une channe de décomptage 718 à quinze étages. La combinaison en série du régulateur 714 et de l'oscillateur 716 constitue une caractéristique de l'invention qui sera décrite en détail en regard des Fig. 2b, 2c et 5. Le signal d'horloge principal à la fréquence de 32,768 kIIz est appliqué à la chatne de décomptage 718 par l'intermédiaire d'un inverseur 114. L'inverseur comporte une paire de transistors 12L à collecteurs multiples, et il fonctionne d'une manière maintenant bien connue. Par exemple, lorsque le transistor de sortie 18 de l'oscillateur 716 est conducteur, il bloque le transistor inverseur 17. Comme cela sera expliqué plus en détail en regard des Fig. 6a à 6c, l'entrée d'électrode de commande de la paire de transistors I2L est utilisée pour "bloquer" cette électrode en supprimant la commande d'injection. La chaîne de décomptage 718 consiste en un compteur à progression à quinze étages comprenant six circuits basculeurs à déclenchement successifs, un compteur Johnson à deux étages et sept autres circuits basculeurs à déclenchement successifs. La sortie du dernier circuit basculeur de la chatne 718 délivre le signal chronométrique de base à la fréquence de 1 Hz qui est transmis aux compteurs par le conducteur 720. Les trois derniers étages de la chatne 718 peuvent autre ramenés à zéro afin de donner une précision de 1/8 seconde à la mise à l'heure de la montre. Du fait que le signal de sortie à 1 Hz est combiné avec les signaux de décomptage à 1, 2, 4, 8, et 16 Hz par la porte 304, la durée de l'impulsion produite est environ 0,03 seconde, ce qui représente un rapport d'impulsion de 1/32. Puisque ce signal est utilisé à l'entrée des différents compteurs, et en partie à la commande des commutateurs de mise à l'heure 742 et 744, la possibilité d'une erreur due au rebondissement inhérent de ces conmutateurs~est réduite au minimum, Car l'apparition de l'impulsion de 0,03 seconde doit coïncider avec la manoeuvre du commutateur de mise à ltheure. La chatne de décomptage est constituée par plusieurs circuits basculeurs D connectés en série, et réalisés en logique IL. La contigu ration particulière de ces circuits basculeurs D constitue une caractéristique de l'invention, et elle sera décrite en détail en regard des Fig. 6a à 6c. Le signal chronométrique à 1 Hz est appliqué aux compteurs asynchrones 722a à 722f qui remplissent respectivement les fonctions des secondes (chiffres des dizaines et des unités), des minutes (chiffres des dizaines et des unités) et des heures (chiffres des dizaines et des unités). Le compteur 722a de chiffres des unités est un compteur asynchrone diviseur par dix qui délivre une sortie décimale-codée-binaire par chacun de ses quatre étages afin d'afficher le chiffre d'unité des secondes. Le compteur 722 de chiffres des dizaines est un compteur asynchrone diviseur par six, commandé par la sortie du compteur 722a par l'intermédiaire du conducteur 750, et qui délivre une sortie décimale-codée-binaire indiquant le chiffre des dizaines de secondes. La combinaison globale des compteurs 722a et 722b constitue un compteur asynchrone diviseur par 60 qui produit l'affichage des chiffres de dizaines et d'unités de secondes. La sortie du second compteur 722b est connectée au circuit de commande 726b par un conducteur 751. Le circuit de commande 726b est commandé par le circuit de commande 726a par l'intermédiaire du conducteur 752 et par le signal chronométrique à 1 Hz par le conducteur 720, de manière à appliquer au compteur 722c par le conducteur 720a, une impulsion du signal à 1 Hz provenant du second compteur 722b, ou une série de signaux à 1 Hz destinés au réglage rapide des minutes.Le couplage logique de la sortie du compteur asynchrone avec le circuit de commande pour transmettre sélectivement le signal chronométrique au compteur suivant nécessite moins de circuits logiques que Si la sortie asynchrone et le signal chronométrique étaient appliqués sélectivement. Le circuit de commande 726b est également commandé par le circuit de commande 726a par l'intermédiaire du conducteur 754 pour ramener à zéro par le conducteur 755 le compteur des secondes 722a et 722b pendant la mise à l'heure de la montre. L'entrée du compteur 722c de chiffres d'unités des minutes connectée au conducteur 720a reçoit une impulsion par minute ou une impulsion par seconde à la commande du circuit de commande 726a, comme cela Q été décrit ci-dessus. Le compteur 722c est un compteur asynchrone diviseur par dix qui délivre une sortie décimale-codée-binaire indiquant le chiffre des unités des minutes. Le compteur 722d est un compteur asynchrone diviseur par six qui délivre, à la commande du compteur 7220 une sortie décimale-codée-binaire représentent le chiffre des dizaines de minutes.La sortie Q prélevée au collecteur du transistor 425 du compteur des minutes 722c est ramenée par le conducteur 757 dans ce méme compteur de manière à constituer un compteur en anneau, et elle est cab1#'e selon une fonction ET pour la mise à zéro. L'autre sortie du collecteur est introduite dans le compteur 722d par le conducteur 756. Les sorties des compteurs 722c et 722d et des circuits de commande 726a et 726b sont reliées au circuit de commande 726c pour commande l'entrée des compteurs des heures.Le circuit de commande 726c comporte une porte NON-ET 437 qui réagit à un 5 décimal-codé-binaire et à un 9 décimal-codé-binaire provenant des compteurs 722c et 722d et au signal d'un conducteur 7rif2 provenant d'un circuit de commande 726a en délivrant un signal de sortie dans la condition 5-9. La sortie de la porte 437 est combinée par une fonction NON-ET avec la sortie du commutateur 744 de réglage des heures sur le conducteur 758. Lorsque le signal de réglage provenant du commutateur des heures est reçu par le conducteur 758, ou que la condition 5-9 à l'entrée de la porte 437 est remplie, la porte NON-ET 436 est ouverte et permet au signal du conducteur 720 autre appliqué à entrée du compteur des heures 722e.Suivant que le conducteur de réglage des heures est marqué ou non, ou que la sortie de la porte 437 est ouverte, une seule impulsion de 1 Hz est appliquée à l'entrée du compteur, ou une série d'impulsions de 1 Hz pour en effectuer le réglage. Il faut noter que la fonction logique NON-El~est réalisée par cabrage comme le montre le schéma détaillé de la Fig. 5. De menue, la porte NON-ET 437 est cablée avec la base du transistor 437. Pendant la période où le compteur des heures ne progresse pas, le transistor 436 est à l'état conducteur et maintient le signal à 1 Hz sur le conducteur 720a au niveau logique #O#. Le compteur 722e de chiffres des unités des heures est commandé par le conducteur 720b de manière à progresser d'une position chaque cycle de 60 minutes, ou à progresser d'une positien à la fréquence de 1 Hz. Ce compteur 722e est un compteur asynchrone diviseur par dix tandis que l'étage 7Z2f qui lui est associé pennet d'effectuer une division pnr vingt pour afficher le chiffre des dizaines. Mais un circuit dc réaction 722g fait recommencer le cycle des compteurs 722e et 722f tous les douze dtats (de 1 à 13) pour produire la sortie décimale codée-binaire des heures. En ce qui concerne le circuit de commande 72ôta, la mnnoeuvre du co:nmutateur d'#ffichnee 746 produit sur le conducteur 760 un signal qui est inversé sur le conducteur 7 k du circuit basculeur D 35 passe à tat logique "1", qui est transmis à la porte NON-ET 189 dont la sortie délivre un signal "0". Le conducteur 773 rainène ce signal à l'entrée D du circuit basculeur 35, de sorte que cette entrée est maintenue au niveau bas pendant environ une seconde et demie, quelle que soit la position du commutateur d'affichage. Ce signal de sortie est transmis par le conducteur 774 à la porte 141 d'autorisation de chiffres, qui ouvre les portes 145 à 148 de manière à débloquer les circuits d'attaque de chiffres 730 correspondants. Ainsi, immédiatement après la manoeuvre du commutateur d'affichage, les chiffres d'heures et de minutes sont affichés. La sortie Q du circuit basculeur 35 est ensuite combinée par une fonction OU avec le signal à 8 Hz provenant de la chatne de décomptage par le conducteur 767 et avec la sortie normalement au niveau haut de la porte NON-ET 219 sur le conducteur 768 afin de permettre au signal à 8 Hz de progresser par les étages 36 à 39. Entre 1-1/8 et 1-1/2 seconde plus tard, la porte NON-ET 218 reçoit des signaux d'entrée au niveau t1 n provenant des circuits basculeurs 37 et 39 et elle délivre sur le conducteur 769, un signal logique "O" appliqué à la porte NO-ET 189 afin de faire cesser l'affichage des heures et des minutes.A peu près simultanément, la porte NON-ET 219 reçoit une autre entrée "1" et produit sur le conducteur 768 un niveau "O" qui autorise à nouveau le circuit d'attaque des minutes par l'intermédiaire du circuit logique 730 et du conducteur 770, et qui bloque l'entrée du circuit basculeur 3G. Si le commutateur d'affichage a été maintenu pendant cet interval le, de sorte qu'un signal "o" est encore appliqué au circuit basculeur 35 par le conducteur 761 , les bornes P des circuits basculeurs 36 à 39 continuent h recevoir un signal "0", et la porte NON-ET 219 est autorisée a ouvrir les portes NON-1#' 143 et 144 pour autoriser l'affichage des sorties des compteurs de secondes 722n et 722b. Les portes 1!63 à 148 sont connectées en serin par des diodes aux sorties des compteurs correspondants de manière à entre fermées sauf si l'affichage est souhaité. flans le schéma des Ijg. 4a à 4k, les différents niveaux logiques peuvent autre identifiés en se reportant aux émetteurs des transistors I 1. Un émetteur au premier niveau logique est repré senté avec une indication de masse à un seul trait pour indiquer un potentiel de référence et le second niveau logique est représenté par une indication de potentiel de référence à deux traits. Le troisième niveau logique est représenté par une indication à troits traits sur l'émetteur. Cela sera expliqué plus en détail par la suite en regard des Fig. 2a à 2c. La Fig. 4d montre que les émetteurs des portes 143 à 148 sont connectés au second niveau logique, en logique par injection intégrée, tandis que les anodes des diodes D 13 à D18 correspondantes sont connectées aux bases de portes dont les émetteurs sont connectés respectivement au troisième niveau en logique par injection intégrée. L'introduction des diodes D 13 à D 18 en série entre les niveaux logiques électroniques dans le présent circuit en constitue une caractéristique. Autrement dit, gracie à l'utilisation de la chute de tension d'environ 0,7 volt quand les portes 143 à 148 sont débloquées, l'excursion de tension est moindre. Ceci améliore les temps de commutation et par conséquent, les performances. Lorsque le commutateur d'affichage 746 est relâché pendant l'affichage des secondes, la sortie Q du circuit basculeur 35 revient au niveau logique "0" sur le conducteur 762, ce qui fait apparattre des signaux "1" aux bornes fl des circuits basculeurs 36 à 39 et les sorties des portes 218 et 219 reviennent à l'état "1". Quand la sortie de la porte 219 est revenue à l'état "1", le conducteur 770 revient également au niveau "1" et les circuits d'attaque des minutes (secondes) sont bloqués. De mime, ses portes 143 et 144 séparent la sortie du registre des secondes du décodeur 732. A la réception du signal d'affichage par le circuit bas culcur 15, lo signal "1" provenant de la sortie T est transmis par le conducteur 763 à la borne S du circuit basculeur 42 dont li sortie Q passe nu niveau "1". Le conducteur 765 transmet ce signal "1" " à la porte 287 qui ramène à l'état "0" les trois derniers étages de la channe de décomptage 718. Cela permet une meilleure précision de la mise à l'heure, allait jusqu'à environ 1/8 de seconde. En outre, la sortie Q du circuit basculeur 42 est reliée par le conducteur 754 à la porte NON-ET 408 qui ramène à zéro le compteur des secondes par le conducteur 755. A la manoeuvre du commutateur 742 de réglage des minutes, un signal "0" est produit sur le conducteur 777 vers l'entr.Aw n du circuit basculeur 40 et à des portes ET ciblées qui sont connectées aux entrées des portes NON 159, 160. Un signal "1" est appliqué à l'entrée D inversée du circuit basculeur 41 dont la sortie Q délivre un signal de niveau bas qui est inversé sur les conducteurs 752 et 778. Le conducteur 752 commande le circuit de commande 726b pour outil permette la progression rapide du registre des minutes 722c à la fréquence de 1 Hz par le conducteur 720a. Le conducteur 778 provenant de' la sortie Q du circuit basculeur 141 est connecté à la porte logique 14 t de manière à permettre que les sorties des compteurs des minutes et des heures soient reliées au décodeur de segments 732 pour entre transmises ensuite aux circuits d'attaque de chiffres 730 pour provoquer l'affichage des minutes et des heures. A la manoeuvre du commutateur 742 de réglage des minutes, les sorties Q des circuits basculeurs 40 et 41 passent au niveau haut, ce qui fait passer au niveau haut la sortie Q du circuit basculeur 42 par l'intermédiaire du conducteur 764. A la manoeuvre du commutateur 742, la sortie Q du circuit basculeur 40 passe au niveau bas, ce qui supprime le signal de passage à l'état "1" du circuit l)ascuteur 42 dont la sortie Q passe au niveau "0" à l'impulsion d'horloge suivante. Un signal "0" sur le conducteur de sortie Q 765 bloque la porte NON-ET 287 qui arrête la montre par le retour à zéro des trois derniers chiffres de la channe de comptage et qui ramène à zéro les compteurs des secondes. La manoeuvre du commutateur 744 du réglage des heures ouvre directement par le conducteur 779 la porte logique 141 qui relie le compteur des heures aux circuits d'attaque et commande les circuits d attaque de chiffres des minutes et des heures. Ensuite, par le conducteur 780, lo commutateur devréglage des heures est relié au circuit logique de commande 726c afin d'y ouvrir la porte NON-ET 436 et permettre que le signal chronométrique à 1 Hz du conducteulu 720b fasse progresser le compteur des heures d'un nombre approprié d'impulsions pour la remise à l'heure. Le décodeur 724 à un parmi quatre comporte plusieurs portes NON-OU 132 à 1 39 qui sont commandées par des conducteurs 738 provenant de la channe de d4comj > tage 718 de manière a effectuer une sélection à un parmi quatre. Un rapport dtilllpulsions d'environ 23 , du décodeur soit marquée à un instant donné.Les sorties 781 sont connectées aux portes NON-ET 143 à 148 afin de transférer sélectivement les contenus des compteurs corres pondallts des secondes, des minutes et des heures sur les lignes omnibus, afin qu'ils soient transmis au décodeur 732, et les conducteurs 781 sont également reliés aux circuits d'attaque de chiffres pour autoriser successivement chaque chiffre par cycle. Les circuits d'attaque 728 comprennent plusieurs portes NON-ET à collecteur ouvert 512, 514 à 520, 523 à 530 et 533 à 540 destinées à attaquer les lignes omnibus 729 qui relient les compteurs à la matrice de décodage 732. Des inverseurs 511 521, 522, 531, 532 et 541 sont commandés par le circuit logique 726a, et plus particulièrement par les portes NON-ET 143 à 148 de manière à transmettre séîectivement le contenu du registre approprié sur la ligne omnibus et à l'instant voulu. Autrement dit, pendant le cycle dtaffichage des minutes et des heures, les inverseurs 522, 531, 532 et 541 transmettent sélectivement les quatre chiffres des compteurs des minutes et des heures sur les lignes omnibus 729 pendant le cycle.Dans le mode d'affichage des secondes, les inverseurs 511 et 521 transmettent sur les lignes omnibus et par les circuits d'attaque, les chiffres des unités et des dizaines provenant des compteurs des secondes. n décodeur décimal-codé-binaire en sept segments est relié aux lignes omnibus pour en recevoir les informations trains mises sélectivement depuis les compteurs correspondants. Les informations décimal es-codées-binaires provenant des compteurs respectifs sont décodées logiquement pour produire un affichage classique à sept segments. L'affichage est effacé dans la position 15 ou au code décimal-codé-binaire l 111 ,de sorte que pendant la période où les circuits d'attaque de chiffrcs 730 sont bloqués, les circuits d'attaque de segments le sont également.La sortie du decodeur 732 est reliée par les circuits d'attaque 732 aux broches de sortie qui sont reliées au dispo sitif d'nffichage. Les circuits d'attique 732 sont réalisés eii logique transistor-transistor TTL à émetteurs multiples classiques. Les Fig. 2;1 à 2c sont des représentations en coupe, fonctionnelles et de circuits du dispositif électronique de la Fig. 1, dans lequel les circuits en logique par injection intégrez sont réalisés par des régions empilées, connectes en série, séparées par des diodes. La cellule de porte représentée dans chacun des niveaux 1 à 3 est décrite et illustrée dans l'article précité de lEEE ISSCC. Un substrat 806 de type P dopé au bore présente une résistivité de 10 à 20 ohms par centimètre et il est recouvert d'une couche épitaxiale 807 d'une épaisseur de 4,8 à 5,8 microns. La résistivité P de la couche 807 est 0,3 t 0,02 ohm par centimètre.La cellule logique l2L sousjacente est une couche N+ dopée à l'antimoine dont la résistivité superficielle p est de l'ordre de 1,5 à 2,5 ohms par centimètre carré et dont l'épaisseur est comprise entre 0,95 et 1,1 micron afin de réduire la résistance d'émetteur. Des régions 802 de diffusion d'isolement P+ sont forméesdans le substr tt 806 afin d'isoler et de former chaque niveau logique. Des régions 900 et 901 du type P sont dopées au bore jusqu'à une résistance superficielle de 28 à 47 ohms par centimètre carré et s'étendent dans la couche épitaxiale 807 d'environ 9 à 10 raies Hg. Les régions N+ 808 et 810 présentent une résistivité superficielle de o,6 à 1,8 ohms par centimètre carré et s'étendent dans la région P 901 d'environ 7 à 8 raies Hg. Cette structure semi-conductrice peut entre réalisée selon ltétat de la technique du traitement du type transistor-transistor Schottky ; par exemple, selon la technique standard photographique Schottky et l'étude d'implantation. Les régions 900-810-901 forment le transistor PNP latéral utilisé comme l'injecteur dont la région 900 constitue l'émet- teur. Les régions 808-901-810 fonctionnent comme un transistor NPN vertical commandé inversement. Un perfectionnement essentiel est dû au substrat P et à ltisol lement sélectif paar par les réions 802 des différentes combinaisons de cellules dans un niveau logique électronique, et par l'interconnexion sélective des niveaux au moyen de diodes 800 et 801. Le concept de base des niveaux empilés électroniquement sur un seul substrat n'est pas concerné par l'invention, mais l'Introduction des diodes #OOet 801 eiitrt, des niveaux Sot logiques apporte un perfectionnement à la technique.Autrement dit, l'introduction des diodes 800 et 801 dont la cathode est con bectée à la région de collecteur N+ du transistor inverse vertical dans une couche et dont l' anode est connectée à la région de collecteur de conductibilité P du transistor PNP latéral d'uni autre niveau réduit l ≈excursion de tension au collecteur dans la première région. Il en résulte une plus grande vitesse de commutation et une amélioration des perfor- mances du circuit. Les Fig. 2b et 2c illustrent une répartition spécifique des circuits de la montre numérique électronique des Fig. 4a à 4k dans les différents niveaux logiques empilés. La Fig. 2c est une représentation d'un circuit spécifique d'interconnexion entre les niveaux logiques représentés fonctionnellement sur la Fig. 2b. Dans la montre numérique à faible consommation selon l'invention, un courant d'une intensité prédéterminée, de préférence de 6 mJ eroampères, est produit par deux piles de tension nominale de 1,5 volt, et commandé par le régulateur 714. Ce dernier absorbe et distribue deux mieroanpères à l'oscilla- teur 716 et 4 microampères à la channe de décomptage et autres circuits diviseurs. Il apparaît donc qu'un courant régulé est uniquement transmis aux circuits chronométriques selon lXinven- tion, de manière à obtenir des circuits extrêmement fiables et plus efficaces. Il apparaît également que le courant régulé de deux microampères absorbé par le régulateur n' est pas perdu, niais qu'il est utilisé par l'oscillateur connecté en strie pour produire le signal à 32,768 kHz. Le courant de 4 microampères délivré par le régulateur de courant 714 est appliqué au niveau logique N3 comprenant d'une façon générale les compteurs 722 et le décodeur 732. Les Fig. 4a à 4k montrent que le courant d'injecteur de 4 microam- peres est appi Iqué aux compteurs et au décodeur par le conducteur 802. Comme le montre la Fig. 2b, le niveau logique N3 contient environ 250 portes et les compteurs fonctionnent à une fréquence maximale de 1 Hz. Cl est là une fréquence relati vement basse et par conséquent, les circuits basculeurs qui constituent les compteurs n'ont besoin que d'un courent d1.at- taque relativement réduit. Un nombre relativement important de portes se trouve donc à ce niveau et le courant d'attaque de 4 microampères suffit pour le nombre de portes choisi. La répartition de puissance sera décrite plus en détail en regard des Fig. 7a et 7b. La combinaison de régulateur et d'oscillateur selon l'invention, représentée sur la Fig. 5, produit le signal chronométrique de base à haute fréquence pour la chatne de décomptage. Le courant d'injecteur de 4 microampères du niveau N3 est collecté dans le substrat représenté par un symbole à un seul trait sur les Fig. 4a à 4k et il est transmis par le couplage 804 au niveau logique N2, comme le montre la Fig. 4c, près du transistor 28. Le niveau N2 comporte environ 175 portes et il est désigné par un symbole de potentiel de référence à deux raits sur les Fig. 4a à 4k, sur les émetteurs des transistors IL. Le niveau N2 contient essentiellement le circuit de commande 726, les circuits d'attaque de chiffres 730, le décodeur 724 à un parmi quatre, et une partie de la chatne de décomptage 718. Les niveaux N2 et N3 sont interconnectés par la diode 800 (représentant les diodes D13 à D18 des Fig. 4a à 4k) afin d'amé- liorer les performances du circuit. Le courant d'environ environ 4 microampères est collecté dans le substrat du niveau N2 et il est transmis par le couplage 805 (près du transistor 126 sur la Fig. 4a) aurpremier niveau à grande puissance. Le niveau Ni comprend essentiellement les circuits basculeurs à fréquences plus élevées de la chatne de décomptage, et dans laquelle le courant n'est pas partagé également entre les circuits basculeurs.Leurs géométries sont telles que la puissance est répartie ; autrement dit, un circuit basculeur reçoit i ,6 microampère, le second 0,8 microampère, le troisiême#0,4 microampère, etc..., en raison de leurs dimensions décroissantes. Cette répartition de puissance a pour but d'augmenter au maximum le produit de la puissance par la fréquence, de sorte qu'un circuit basculeur ne reçoit que la puis sance nécessaire pour le commander à la fréquence prévue.Par exemple, l'oscillateur 716 à 32 kHz attaque le premier circuit basculeur de la channe de decomptige à cette fréquence, ce qui impose la plus grande puissance. Le second circuit basculeur fonctionne à 1G kEIz,- ce qui nécessite la valeur de puissance qui #uit immédiatement, et le troisième circuit basculeur fonctonne à 8 kHz imposant la valeur suivante de la puissance, et ainsi de suite. La Fig. 5 représente la combinaison spécifique du régula teur 714 et de ltoscillateur 716 connectés en série et qui sont utilisés pour produire un signai chronométrique sûr et extrtme- ment régulé avec une consommation minimale. Le circuit régula- teur 714 est similaire à celui décrit dans la demande de brevet des Etats-Unis d'Amérique n 263 819 déposée le 19 juin 1972. Une brève description fonctionnelle en est donnee ci-après pour permettre de comprendre e son fonctionnement. Les transistors 4 à 7 et 1 à 3 constituent des sources de courant avec des bases en commun dont le courant d'attaque est commandé par le transistor 10. En connectant ensemble plusieurs collecteurs des transistors 5 à 7 pour produire le courant I2, le courant Il est réglé à une valeur plusieurs fois inférieure à celle du courant I2. Les transistors 8 et 9 à bases en commun sont réa~ lisés de manière à recevoir les courants Il et I2 et la différence entre leurs courants d'émetteurs correspondants produit une différence de tension VBE aux bornes de la résistance pi. Par conséquent, en plaçant une résistance de référence R1 de valeur appropriée entre les émetteurs des transistors 8 et 9, il est possible de produire un courant régulé déterminé à la borne de référence. Les transistors 1 à 3 sources de courant sont connectés de manière que le courant de collecteur du transistor 3 dépende du courant dans la résistance Pi. En choisissant de façon appropriée les géométries des transistors 1 à 3 ou en connectant en commun un nombre déterminé de collecteurs d'un transistor à collecteurs multiples, un courant régulé d'une intensité prédéterminée circule dans les collecteurs connectés en commun des transistors 1 et 2 vers les injecteurs du niveau Par le conducteur 803.Des géométries et des para mètres appropriés sont choisis de manière qu'un Ull courant d'environ 4 microaripères soit conduit dans le conducteur 803 et qu'un courant de 2 microampères soit fourni à l'oscillateur 71G à partir du point de référence constitué par les émetteurs en commun des transistors 9, 410, 10 et 11 et la résistance R1. Le régulateur représenté sur la Fig. 5 est un perfectionnement à un régulateur.similaire décrit dans la demande de brevet des Etats-Unis d'Amérique n 263 819, en ce que la résis- tance de référence est réalisée sous forme d'une résistance intégrée au lieu d'une résistance extérieure, et que les transistors 410, 416 en combinaison avec les diodes Schottky D38 et D42 forment un circuit d' auto-démarrage contrairement au régulateur décrit dans la demande de brevet précitée.Cette demaiide de brevet conti cnt une description plus complète du fonctionnement général -du régulateur. L'oscillateur 71G représenté sur la Fig. 5 est une version améliorée d'un oscillateur Perce comprenant un transistor PNP d'enttée, décrit dans la demande de brevet des Etats-Unis d'Amerique n0 263 919 déposée le 19 juin 1972 au nom de Stanley W. Holcomb.Mais ce dernier oscillateur reçoit un courant pulsé provenant de transistors sources de courant et fonctionne en détermination automatique de puissance Le présent oscillateur reçoit du régulateur 714 un courant constant d'environ 2 microarnpèrcs. Il en résulte un circuit oscillateur simplifié en ce qu'aucun circuit supplémentaire de réaction de stabilisation de polarisation n'est nécessaire puisque le régulateur 714 fournit un courant régulé.En outre, du fait que l'oscillateur est empilé on série avec le régulateur plutôt que autre connecté en parallèle comme dans la demande de brevet précitée, aucune puissance supplémentaire n'est es absorbée et le mame courant de 2 microampères produit dans le régulateur est utilisé dans l'oscillateur. L1oscillateur 7t4 peut autre considéré comme un oscilla- teur Pierce commandé par cristal comportant des transistors alimentés par des sources de courant constant, la sortie étant prélevée d un émetteur de l'un des transistors complémentaires fonctionnant en charge d'émetteur. Le circuit de réaction vers le cristal de commande est prélevé au collecteur de l'autre des transistors complémentrlires. Un transistor amplificateur de sortie du même type que les autres transistors complémentaires est alimenté par une autre source de courant constant, à savoir le transistor 16. La polarisation continue est fournie par la diode D34 et les résistances 92 et R3 connectées aux transistors 12 à 16 diviseurs de courant. Le circuit de réaction entre le collecteur du transistor 19 et la base du transistor 20 par la diode D34 assure la stallilisation en maintenant la tension de col lecteur du transistors 19 à une valeur légèrement supérieure ù la chute de tension aux bornes de la combinaison en série de la diode D34 et de la résistance P3 ; autrement dit, le transistor 19 ne sucut se saturer. Le transistor 17 à émetteurs mul- tipl os attaque les transistors 12 à 16 sources de courant et diviseurs de courant.Il présente une résistance de diode au circuit de masse par l'un de ses émetteurs afin d'établir la tension de référence de base des transistors 12 à 16 à une valeur VBE au-dessus de la masse. En outre, ce transistor 17 au moyen de son autre émetteur connecté à sa base, élève les transistors 18 et 19 à environ loo millivolts au-dessus du potentiel de la masse. Ce résultat est obtenu en utilisant le circuit collecteur-émetteur du transistor 17 comme un circuit de tension de décalage.Quand le transistor 17 est saturé, sa jonction base-collecteur est polarisée dans le sens direct et des porteurs sont injectés dans les émetteurs qui sont connectés à la tuasse. Bien que la Fig. 5 ne représente fonctionnellement qutun seul émetteur, plusieurs émetteurs sont prévus et connectés en point commun. Selon cette configuration, sept émetteurs combinés avec le collecteur fonctionnent comme un transistor inversé et une fixation de coefficient beta. Pour que l'oscillateur soit polarisé correctement en courant continu, la tension VBE du transistor 19 doit entre supérieure à la tension VBE dans le transistor 20, plus la chute de tension ri vers la masse. Du fait que la logique à injection intégrée impose une couche épitaxiale de résistivité relativement basse, telle que 0,20 ohm par centimètre, et un gain inverse élevé du transistor NPN, la paire de transistors 18,19 doit titre élevée aux environs de 100 millivolts au-dessus de la masse pour obtenir une polarisation continue correcte du transistor 20. Cette élévation est obtenue par le transistor 17. Une brève description du fonctionnement de l'oscillateur est faite ci-sprès. Un courant d'environ 2 microampères est appliqué aux transistors diviseurs de courant 12 à 16 et ce courant est divisé dans un rapport trois à un. Une polarisation continue est appliquée à la base du transistor 20 à charge d'émetteur par la diode 34 et les résistances D2 et R3 par rapport à la masse. Quand la tension à la base du transistor 20 varie en fonction du cristal extérieur et du condensateur de réglage, le transistor N T 19 est conducteur ou bloqué.Lors qutil est conducteur, son circuit collecteur-é.netteur est couplé à la masse par le circuit collecteu-émetteur du transistor 17 et la base du transistor 2base trouve à une tension supérieure à celle de la base du transistor 19 par rapport à la masse. Mais si la tension à la base du transistor 20 est inférieure de plus d'une valeur VBE à la tension à la base du transistor 19, le courant d'attaque de base du transistor 19 s'écoule à la masse par le transistor 20 et le transistor 19 est bloqué.Quand le transistor 20 est débloqué, le transistor de sortie 18 est bloqué et un état logique "1" est transmis à la sortie. Inversement, lorsque le transistor PNP 20 est bloqué, le transistor 16 diviseur de courait fournit un courant d' attaque de base au transistor de sortie 18 qui est débloqué et (lui dé livre un signal logique ItO" à la sortie. Il est bien entendu que le transistor 20 à émetteurs multiples peut être remplacé par deux transistors PNP à un seul émetteur avec les bases en commun et les émetteurs en commun pour produire le signal de sortie de ce transistor.Il est également bien entendu que les transistors 12 à 16 sources de courant qui sont utilisés comme des transistors de division de courant peuvent entre constitués par un seul transistor à collecteurs multiples, de manière qu'un rapport de sortie trois à un soit obtenu. Les Fig. 6a à 6c représentent respectivement un circuit basculeur à déclenchement du type D réalisé en technologie I L, un groupe de formes d'ondes, et un circuit basculeur D de type courant en forme logique. La sortie Q du circuit basculeur D de type courant est ramenée à son entrée D et il comporte une borne S de forçage destinée à faire passer la sortie Q au niveau haut à la commande. Il est bien connu qu'en logique à injection intégrée, un transistor IZL à collecteurs multiples peut btre utilisé pour réaliser une porte logique NON-ET, cette techiiolo- gie permettant de recevoir des connexions câblées selon une fonction ET.Sur la Fig. 4d, le circuit basculeur D constitué par les transistors 360-362, 382 et 384-387 constitue un circuit basculeur à déclenchement D en logique I L. Sa représentation logique apparat t sur la Fig. 6c avec les transistors 12L correspondants constituant la porte NON-ET voulue. Il faut noter que l'entrée de la porte 361 de la Fig. 4d est une simple fonction ET ciblée provenant de l'entrée d'horloge, de la sortie de la porte #86, et de la sortie de la porte 360. La Fig. fia représente un circuit basculeur à déclenchement D réalisé en technologie I L, de sorte que les sorties et l'cntrée D sont inversées et que la sortie~* est ramenée à 11 entrée D. Cette modification est avantageuse en ce que les bornes S et a sont également inversées. La Fig. Oc montre que trois entrées R des portes 360, 386 et 362 sont nécessaires tandis que deux entrées S des portes 385 et 387 suffisent.Par con séquent, en utilisant des circuits basculeurs D dans un mode de déclenchement comme cela q été décrit pour la montre selon l'invention qui nécessite des impulsions de remise à zéro, un seul transistor de remise à zéro d deux collecteurs suffit, comme les transistors 127 à 130.En ce qui concerne les compteurs en général, et plus particulièremont le compteur 722a, il nappa raît que deux types de circuits basculeurs D sont utilisés, l'un dont la sortie Q est ramellée à l'entrée D ce qui impose un transistor de remise à zéro à trois collecteurs, et un circuit basculeur D dont la sortie Q est ramenée à une entrée D et comportant un transistor de remise à zéro à deux collecteurs. Gracie à l'élimination de la nécessité d'un collecteur supplémentaire sur le transistor de remise à zéro et l'interconnexion métallique qui en résulte, le circuit obtenu est plus dense et consomme moins d'énergie. Le fonctionnement en circuit du circuit basculeur D comportant des sorties et des entrées D et remplissant des fonctions inversées de commande de forçage et de remise à zéro est le suivant. Il sera supposé qu'à la mise sous tension initiale, le transistor T6 est conducteur, et que le courant d'attaque de base est supprimé du transistor T2 et du transistor 13 par les portes ET ciblées associées. Si le signal d'horloge est au niveau bas, le courant d'attaque de base des transistors T4 et T5 est supprimé par la porte ET ciblée associée. Le courant d'attaque de base du transistor Il est fourni par la porte ET chblée associée car 12 est polarisé à l'état bloqué.Du fait que les transistors T1 à T6 sont réalisés en logique par injection intégrec, comme cela a été décrit précédemment en regard des circuits spécifiques de la montre, un transistor se trouve obligatoirement dans le mode conducteur, à moins que son courant d'attaque de base ne soit supprimé par un autre composant, comme un circuit collecteur-émetteur. Le circuit basculeur dans l'état décrit ci-dessus reste dans un état stable. Ensuite, si le signal d'orlo passe au niveau haut, un courant d'attague de base est fourni à Tj car T2 est polarisé à l'état bloqué. Le transistor T5 est conducteur et il supprime le courant dtat- taque de base du transistor T6 et par conséquent, le transistor T3 reçoit un courant d'attaque de base.Quand l'horloge passe ensuite au niveau bas, bas le courant d' attaque de base est stip- primé au transistor T5 qui, en combinaison avec le transistor T6 à l'état non con bise au transistor T2. La conduction du transistor T2 ssupprime l'attaque de base de T1 et T5. Quand le signal d'horloge passe au niveau haut pour la seconde fois, un courant d' attaque de base est appliqué nu transistor T4 qui supprime l'attaque de base du transistor T3.Quand les transistors T2 et T5 sont pou arisés à l'état non conducteur, un courant d'attaque de base est appliqué au transistor T6 qui supprime le courant d'attaque de base de T2. Quand l'horloge passe à nouveau au niveau bas, l ' attaque de base est supprimée à T5 et avec T4 et T2 polarisés à l'état bloqué, T1 reçoit un courant d'attaque de base. Ce cycle se poursui t tant que le signal d'horloge est présent à moins qu'une impulsion de remise à zéro n'apparaisse. Une impulsion de remise à zéro fait passer la sortie Q au niveau haut. Ouand le conducteur de remise à zéro passe au niveau haut, un courant d'attaque de base est fourni au transistor 17 qui supprime le courant d' d'attaque de base des transistors T3 et Ti. Avec le transistor T3 polarisé à l'état non conducteur, la sortie Q passe au niveau haut. Les Fig 7a et 7b sont des vues en plan représentant res- pectivement une cellule logique à injection intégrée de type antérieur et une cellule logique à injection íntégrée à puis sance progressive selon l'invention. Autrement dit, ainsi que le décrit l'article "Tntegrated Injection Logic, A New Approach to LSI" par hart et collaborateurs, paru en 1972 dans IEEE IISSCC, page 93 figure 3, un procédé de réalisation de la cellule I L spécifique consiste à former la région d'émetteur du transistor PNP latterai sous forme d' une bande allongée utilisée comme un injecteur commun pour toutes les cellules. Des régions 901 du type P constituent les collecteurs du transistor latéral, et également les bases des transistors NPN verticaux (voir Fig. 2a). Il apparaît facilement que selon cette disposi tiori, chacune des régions girl du type P reçoit une valeur é##al e du courant ## attaque d' injecteur par la bande d'émetteur 900.Mais il est souvent souhaitable de prévoir des valeurs différentes de courant d'attaque pour des transistors 12L dé- terminés car, bien que des économies substantiel les d'énergie soient obtenues par le choix de la logique I L, de plus plus grandes économies encore sont obtenues par une progression de la puis- sance permettant d1 optimiser les produits fréquence/puissance La Fig. 7b montre donc une bande allonp(e '9OOA d'inj allongée, de manière à fournir sélectivement un courant d'attaque d'injecteur plus important à différents transistors IL.Par exemple, la longueur et la largeur de la partie 90013 de l'injecteur perpendiculaire à la bande 900A sont choisies de manière à obtenir une phérie et une surface appropriées d' émetteur pour commander l'intensité du courant injecté dans las régions 901A de type P. Ainsi que cela a été mentionné précédemment au cours de la présente description, les différents circuits basculeurs de la channe de décomptage reçoivent (les puissances différentes de manière à obtenir un produit fréquence/puissance optimal. Autrement dit, les circuits basculeurs successifs de cette cl lune de décomptage fonctionnent chacun à une fréquence réduite dans un rapport égal à deux par rapport à la fréquence précédente, et chaque circuit basculeur demande donc moins de puissance. Trace à la technique d'injecteur à géométrie variable illustrée par la Fig. 7b, une valeur optimale du produit fréquence/puissance peut entre obtenue. Il apparatt donc que l'invention concerne une montre électronique bipolaire réalisée en logique par injection intégrée. A la fréquence voulue de fonctionnement, la consommation est minimale et 6 microampères suffisent pour alimenter les circuits chronométriques . En outre, des économies d'énergie sont obtenues en répartissant progressivement la puissance fournie à la chaîne de décomptage grtce au fait que les dimensions de ltémet- teur du transistor injecteur varient de façon telle que les circuits basculeurs qui fonctionnent à une fréquence plus élevée reçoivent un courant d'injection plus intense.Par ailleurs, des économies d'énergie sont obtenues en couplant le régulateur en série avec 1 grâce l'oscillateur qui délivre le signal chronométrique, de sorte que le courant utilisé par le régulateur pour produire sa sortie re Par conséquent, la consommation d' ensemble est réduite. Les circuits electroîiiques sont répartis en plusieurs niveaux qui sont interconnectés en série par une diode. Par conséquent, chaque niveau logique utilise le même courant, ce qui réduit encore la consommation.La diode d'interconnexion des niveaux logiques réduit ltexcursion de tension du transistor assurant l'inter- face entre des niveaux logiques interconnectés, ce qui réduit le temps de commutation et améliore les performances du circuit. L'utilisation d'un circuit basculeur à déclenchement D dont les sorties sont inversées ainsi que l'entrée D permet une rdali- sation en logique IL qui élimine un transistor ou un collecteur d'un transistor à collecteurs multiples par rapport à la configuration habituelle dtun circuit basculeur à déclenchement D. Afin de réduire les circuits logiques nécessaires par ailleurs, des compteurs asynchrones sont utilisés pour les compteurs des secondes, des minutes et des heures, et la sortie de chaque compteur est utilisée comme une entrée d'aiguillage du signal chronométrique à 1 Hz vers le compteur suivant. Il est évident que différentes modifications peuvent zetre apportées au mode de réalisation décrit ci-dessus sans sortir du cadre ni de l'esprit de l'invention. REVENDICATIONS 1. Circuit numérique, caractérisé en ce qu'il comporte plusieurs niveaux logiques interconnectés en série entre deux potentiels de référence, chaque niveau logique comprenant plusieurs éléments logiques comportant des électrodes d'entrée et de sortie d'alimentation connectées en commun et des bornes d'entrée et de sortie logiques, le circuit comprenant un élément à jonction PN reliant la borne d'entrée logique d'un niveau logique à la borne de sortie logique d'un autre niveau. 2. Circuit numérique selon la revendication 1, caractérisé en ce que ledit élément à jonction PN consiste en une diode. 3. Circuit numérique selon la revendication 2, caractérisé en ce que chaque élément logique consiste en un circuit semi-conducteur monolithique comprenant un corps semi-conducteur d'un premier type de conductibilité, deux régions espacées l'une de l'autre dans ledit corps, et chacune d'un second type de conductibilité, lesdites régions constituant respectivement l'émetteur et le collecteur d'un transistor latéral, ladite région de collecteur contenant une région dudit premier type de conductibilité et constituant un collecteur d'un transistor vertical fonctionnant en mode inverse, ladite région de collecteur dudit transistor latéral constituant la région de base dudit transistor vertical, ledit corps semi-conducteur constituant la région de base dudit transistor latéral et la région d'émetteur dudit transistor vertical, un dispositif d'alimentation en courant étant relié à l'émetteur dudit transistor latéral afin de lui fournir du courant et assurer ainsi la polarisation dans le sens direct de ladite jonction base-émetteur. 4. Circuit numérique selon la revendication 2, caractérisé en ce que chacun desdits niveaux logiques est constitué par plusieurs transistors PNP latéraux et plusieurs transistors NPN verticaux couplés par paires de manière telle qu'un transistor PNP injecte un courant d'attaque de base dans un transistor NPN associé. 5. Circuit numérique selon la revendication 4, caractérisé en ce que ladite diode relie la base d'un transistor NPN d'un niveau logique à un collecteur d'un transistor NPN d'un autre niveau logique. 6. Circuit numérique selon la revendication 5, caractérisé en ce que l'anode de ladite diode est connectée à la base dudit transistor NPN. 7. Circuit numérique selon la revendication 6, caractérisé en ce que lesdits niveaux logiques constituent des compteurs et comprennent également des circuits chronométriques et un dispositif d'affichage associé, ledit circuit numérique constituant une montre.