Brevet FR2254064A1 — publié le 19750704

La présente invention concerne un système de transmission de donnÉes numériques utilisable, par exemple, dans un système de traitement de données du type décrit dans la demande de brevet déposée en France par la demanderesse le 2 août 1974 sous le No. 74 27485. Dans un tel système, il est souhaitable de réduire au minimum le nombre de lignes utilisées pour acheminer des informations entre les différents composants. Cela permet non seulement de réduire le coût du support de transmission effectivement employé, c'est-à-dire des lignes elles memes, mais aussi de réduire le nombre de circuits électroniques associés, tels que des circuits de commande, et d'augmenter ainsi la fiabilité de. l'ensemble du système. L'un des objets de la présente invention est donc de réaliser un système de transmission de données numériques permettant de diviser facilement un signal composite émis par une station centrale en un certain nombre d'éléments à une station secondaire. Le système de transmission de données numériques de la présente invention comprend une station centrale et deux stations secondaires ou davantage interconnectées par une ligne commune, la station centrale pouvant transmettre sur cette ligne commune un signal composite présentant au moins trois états distincts relatifs aux sens des transitions et à leur amplitude de façon à pouvoir acheminer des informations chronologiques et des données vers lesdites stations secondaires, dont chacune comprend un circuit d'horloge réglable en phase sous le contrôle d'une combinaison prédéterminée desdits états et un circuit de séparation de données permettant, sous le contrôle de ce circuit d'horloge, d'obtenir à partir du signal composite des signaux discrets représentant des données, ces derniers signaux représentant l'apparition dans ledit signal d'états représentant des données à des instants prédéterminés. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente schématiquement un système de traitement de données numériques incorporant la présente invention. La figure 2 représente schématiquement la logique de séparation que comporte chaque station secondaire de la figure 1. La figure 3 représente la forme des principaux signaux présents dans le circuit de la figure 2. La figure 4 représente lafaçon dont les signaux de la figure 3 sont obtenus On a représenté sur la figure 1 un système de traitement de données simplifié du type décrit dans la demande de brevet précitée No. 74 27485 Une unité de commande centrale 1, qui peut être constituée par un calculateur général pouvant fournir des sorties en série ou recevoir des sorties en série, ou par un calculateur spécial adapté aux besoins de la présente application, est connectée à un certain nombre de stations secondaires au moyen d'une ligne commune de sortie 2 et d'une ligne commune de retour 4. Chacune de ces stations secondaires comprend un module 3 et une unité d'entrée/sortie.La façon dont les unités d'entrée/sortie et les modules 3 sont connectés de même que la conception générale des modules 3 ne font pas partie de la présente invention car ils sont décrits de façon détaillée dans ladite demande de brevet. Pour les besoins de la présente description, il suffit d'indiquer que les modules 3 sont d'un type général permettant de coupler l'interface à l'une quelconque des unités d'entrée/sortie grâce aux circuits logique et de commande qu'ils contiennent. Ces modules assurent des fonctions essentielles de traitement de données afférentes à la régulation des données circulant sur les lignes communes auxquelles ils sont associés et peuvent exécuter des instructions relatives au fonctionnement des unités d'entrée/sortie qui leur sont associées. Dans le système décrit dans la demande de brevet précitée No. 42 359/73, une horloge distincte et une ligne commune de synchronisation sont prévues pour assurer la synchronisation de tous les modules 3 et de l'unité de commande centrale 1. Ainsi qu'on l'a précédemment mentionné, il est souhaitable de réduire au minimum le nombre de lignes communes, et dans le présente système la ligne commune de sortie 2 est utilisée aux fins de l'acheminement des signaux d'horloge et des informations de synchronisation ainsi que des données provenant de l'unité 1. La ligne commune de retour 4 permet de communiquer à l'unité 1 les réponses des différents modules.Afin que les informations nécessaires puissent être acheminées sur la ligne commune 2, l'unité 1 est conçue de manière à fournir un signal présentant trois valeurs dans lequel les informations chronologiques sont représentées par des transitions positives du signal et les informations de synchronisation ainsi que les données par des transitions négatives. Ce signal composite est représenté dans la partie supérieure de la figure 3. Dans le système de la figure I, les circuits de traitement des données et les circuits de commande que comportent les modules 3 sont réalisés au moyen d'une logique à quatre phases. Ce type de logique, qui est bien connu, convient particulièrement bien à l'emploi de transistors à effet de champ et présente des avantages importants, notamment en ce qui concerne son adaptabilité à la technologie dite d'intégration à grande échelle CLSI), de même qu'à un système du type dont il s'agit ici puisqu'elle s'applique essentiellement à des données en série. Ladite logique exige la présence d'un intervalle dit intervalle de données entre les signaux qui représentent les informations, cet intervalle étant divisé en quatre phases désignées ci-après phases A, B, C et D.Selon les conventions utilisées. l'une de ces phases est considérée comme la phase d'entrée de données cependant qu'une autre phase fait fonction de phase de sortie de données. Les phases intermédiaires permettent au circuit de se stabiliser après avoir reçu les entrées. Par ailleurs, il est nécessaire que les phases soient définies avec précision par un signal chronologique et qu'une synchronisation effective soit maintenue entre les modules qui communiquent les uns avec les autres. Comme le montre la figure 3, le signal composite obtenu sur la ligne commune de sortie comprend un signal d'horloge de base à une fréquence quatre fois supérieure à la fréquence de bit, cette dernière étant définie par l'intervalle séparant des phases A successives de la logique à quatre phases. Dans un but de clarté, le signal a été représenté sur la figure sous la forme d'un signal rectangulaire, mais on tiendra compte du fait que, par suite de la dégradation qui se produit le long de la ligne commune, il existe en réalité une distorsion considérable des transitions du signal. L'emploi d'une fréquence correspondant à quatre fois la fréquence de bit permet de définir les phases au moyen d'un passage unidirectionnel du signal par zéro et, par conséquent, de définir facilement la durée des impulsions de phase qui ne devraient pas etre affectées par les variations du rapport "travail/repos" du signal par suite de la dégradation qui se produit le long de la ligne commune. Les données sont transmises sur la ligne commune lors des transitions négatives des impulsions qui se produisent toutes les quatre positions. Sur la figure, les bits 14 et 15 d'un train de 15 bits d'information arrivent sur la ligne commune et sont suivis des bits 1 et 2 du train de bits suivant. Les impulsions sont représentées en pointillés de façon à indiquer la convention utilisée, c'est-à-dire que la présence d'une impulsion présentant une transition négative indique la présence d'un bit cependant que l'absence d'une telle impulsion indique un bit 0 dans cette position. Des impulsions de synchronisation sont prévues à la fin de chaque train de 15 bits, le cycle complet étant de 16 en raison de la présence d'une impulsion de pré-seynchronisation de transition négative PS immédiatement suivie d'une impulsion de synchronisation S. La figure 2 représente le circuit utilisé dans chaque module 3 pour séparer les différents éléments du signal composite afin de commander le fonctionnement de l'unité d'entrée/ sortie associée. Ce circuit peut être décrit comme étant un anneau à quatre bits dont chaque étage commande la génération de l'un des signaux de commande de phase A, B, C ou D de la logique à quatre phases précédemment mentionnée. La transition négative que subit le signal transmis sur la ligne commune sert à commander le front arrière de chaque impulsion de phase ou commande à son tour le début de l'impulsion de phase suivante, de telle sorte que les impulsions de phase ne puissent pas se recouvrir. Les différentes impulsions de phase sont identifiées en verrouillant périodiquement l'anneau dans un état connu au moyen d'un signal de verrouillage de phase obtenu depuis l'impulsion de présynchronisation PS. Comme le montre la figure 2, la logique de séparation des impulsions de données d'horloge et de synchronisation se compose d'un ensemble de circuits logiques et de deux circuits de seuil 15 et 16 permettant de distinguer les sign#aux qui, sur la ligne commune, dépassent certains niveaux spécifiés, des signaux qui se trouvent au-dessous de ces niveaux, Les circuits 14 et 15 sont d'un type bien connu décrit, par exemple, dans le livre intitulé "Electronic Digital Components and Circuits par R.K. Richards, édité par la D, Van Nostrand Company, 19671 page 87.Le niveau de seuil du circuit 14 est tel que ce circuit engendre une sortie dans le cas des signaux qui dépassent le niveau 1 dans le sens positif vivoir aussi la figure 33 cependant que le circuit 15 engendre une sortie uniquement lorsque les signaux présents sur la ligne commune dépassent le niveau 2 dans le sens négatif, c'est-à-dire seulement lors de l'apparition d'une impulsion de donnée, d'une impulsion de présynchronisation ou d'une impulsion de synchronisation. Les principaux circuits restants de la logique de la figure 2 sont de trois types: (a) Circuits ET inversé (AI) dont la sortie est négative lorsque leurs deux entrées sont positives et qui ont une sortie positive dans tous les autres cas; (b) Circuits OU inversé tOI) dont la sortie est positive lorsque leurs deux entrées sont négatives. et dont la sortie est négative dans tous les autres cas. La réalisation de ces circuits ne fait pas partie de la présente invention et n'est donc pas décrite ci-après. On en trouvera quelques exemples aux pages 92 et 93 du livre de R.K. Richards précé demment mentionné; et (c) Inverseurs (I) qui peuvent être réalisés sous une forme analogue à celle de la partie inversion- des circuits logiques mentionnés ci-dessus. Le fonctionnement du circuit de la figure 2 est décrit ci-après à l'aide des signaux représentés sur les figures 3 et 4. Ainsi qu'on l'a précédemment mentionné. le signal qui apparaît au sommet de la figure 3 est une version idéalisée du signal présent sur la ligne commune d'entrée du circuit. Cette ligne commune est représentée en 16 sur la figure 2 et est connectée aux deux circuits de seuil 14 et 15. La sortie du circuit 15 est appliquée par une ligne 17 à un inverseur 8 dont la sortie est appliquée à un circuit ET inversé 19. L'entrée d'un circuit ET inversé 20 faisant partie d'une bascule bistable avec un autre circuit ET inversé 21 est également connectée à la ligne 17, La sortie du circuit 20 sur la ligne 25 est représentée par le signal référencé 25 sur la figure 3. Lorsqu'un signal présent sur la ligne commune 16 présente une transition négative qui dépasse le seuil du circuit 15, c'est-à-dire lorsqu'une impulsion de donnée, une impulsion de présynchronisation ou une impulsion de synchronisation apparat, la ligne 25 passera un niveau positif. En d'autres termes, la bascule est enclenchée par l'une quelconque de ces impulsions, et est restaurée lors de l'apparition de l'impulsion de phase D. Un circuit ET inversé 28, dont les deux entrées sont respectivement connectées aux lignes 25 et 17. engendre une sortie qui est connectée à un autre circuit ET inversé 29 qui forme une seconde- bascule avec un circuit ET inversé 30. La# sortie de cette seconde bascule apparaît sur une ligne 26, qui est également représentée sous la forme d'un signal référencé 26 sur la figure 3. Comme on peut le voir, la ligne 26 devient positive si la ligne commune 18 devient positive pendant l'intervalle de temps durant lequel la bascule constituée par les circuits 20 et 21 est enclenchée.Cet état positif sur la ligne 26 est maintenu jusqu'à ce que l'apparition d'une impulsion de phase 0 provoque la restauration de la bascule, cette restauration étant due à l'application d'une entrée au circuit ET inversé 30 alors que celui-ci engendre une sortie sur la ligne 31 qui est positive. L'impulsion suivante qui présente une transition négative sur la ligne 17 permet alors. grâce à l'inverseur 18, d'appliquer une impulsion de transition positive à un#circuit ET inversé 19 qui est également connecté à la ligne 31#, rendant ainsi la# ligne 24 négative. La ligne 24 se trouve donc normalement dans un état positif, mais présente une impulsion-de transition négative chaque fois que l'impulsion de présynchronisation PS apparaît et également chaque fois qu'une impulsion de données apparaît. Une troisième bascule bistable constituée par deux circuits ET inversé 32 et 33 permet de séparer les impulsions de synchronisation et de les appliquer à une ligne 27, qui est représentée sous la forme d'un signal 27 sur la figure 3. Cette troisième bascule est enclenchée par la sortie du circuit ET inversé 34 et restaurée par la présence sur une ligne 35 d'impulsions inversées de phase A. Le circuit 34 répond à l'application à l'une de ses entrées de la sortie de l'inverseur 18 et à l'application à son autre entrée de la sortie du circuit ET inversé 29 transmise par la ligne 26. Le circuit 34 ne produit donc une sortie négative que lorsqu'une impulsion de données, de présynchronisation ou de synchronisation coincide avec l'état enclenché de la bascule constituée par les circuits 29 et 30.La figure 3 montre que cette situation n'existe que lors de l'arrivée de l'impulsion de synchronisation S. Le reste du circuit de la figure 2 est constitué par un anneau à quatre étages permettant d'engendrer les quatre signaux de commande de phase A, B, C et D représentés sur la figure 2 à partir du signal présent sur la ligne commune d'entrée représenté en 16. Chaque tage de l'anneau se compose de trois circuits ET inversé et d'un circuit OU inversé ainsi que d'autres circuits ET inversé faisant fonction de circuits de transfert entre les différents étages. Afin de décrire le fonctionnement de cet anneau, on supposera qu'un nombre suffisant d'impulsions a été transmis sur la ligne commune 16 pour que la ligne 24 (voir aussi figure 33 subisse sa première transition négative. Une tension négative est de ce fait appliquée aux entrées des circuits ET inversé 36, 37, 38 et 39, la sortie de chacun de ces circuits étant positive.L'application de la sortie positive du circuit 36 à la ligne 40 se traduit par la génération, par un circuit OU inversé 41, d'une sortie négative sur la ligne 42 de commande de phase 0. Cette sortie négative est appliquée par une ligne 43 à l'une des entrées d'un circuit OU inversé 53 qui commande la sortie de phase A. Comme le montre la figure 3, la ligne commune 16 est négative à l'instant où la transition négative de la ligne 24 se produit et par conséquent la sortie du circuit 14 est elle aussi négative. Cette sortie est inversée par un inverseur 44 dont la sortie est elle-même inversée par un inverseur 45. La sortie de ce dernier, qui est appliquée à la ligne 46, est donc négative, si bien que la sortie d' un circuit ET inversé 47 dont une des entrées est connectée à la ligne 46 est positive. La sortie du circuit 47 est appliquée à un circuit ET inversé 48, qui reçoit également la sortie du circuit ET inversé 38 précédemment décrit et qui est également positive. En conséquence, la sortie du. circuit 48 est négative, ce qui a pour effet de rendre la sortie d'un circuit ET inversé 49 positive. Un circuit ET inversé 50, qui reçoit la sortie du circuit 49 et celle du circuit ET inversé 39, cette dernière étant positive, applique donc une sortie négative à une ligne 51. Ses deux entrées étant négatives, le circuit OU inversé 53 produit donc une sortie positive représentant lemmencement de l'impulsion de commande de phase A. L'état du circuit à cet instant est également indiqué sur la figure 4, qui montre de façon plus détaillée que sur la figure 3 la façon dont les signaux de commande de phase sont obtenus à partir des transitions du signal présent sur la ligne commune 16. Dans un but de clarté, on a représenté sur la figure 4, des signaux intermédiaires A', B', Cl correspondant aux niveaux de tension aux sorties des circuits ET inversé 39 et 48 déjà mentionnés et d'autres circuits ET inversé 51 et 52. Le signal restant D' n'est pas représenté sur la figure= 4, mais la façon dont il est obtenu deviendra évidente d'après la description ci-dessous. Les flèches qui relient différents signaux sur la figure 4 indiquent le changement de niveaux de tension ou la combinaison de niveaux de tension conduisant à la transition particulière que désigne la tête de la flèche.Par exemple, la transition positive du signal présent sur la ligne commune à l'instant T2 combinée avec l'état positif du signal de phase A à cet instant se traduit par le passage du signal B' au niveau positif ainsi qu'on le verra plus loin. Comme on l'a déjà indiqué, l'état du circuit immédiatement après l'apparition d'une impulsion de présynchronisation est le suivant: le circuit OU inversé 53 engendre une sortie positive cependant que tous les autres circuits OU inversé 54, 55 et 41 ont leurs sorties à un niveau négatif. Le point référencé A' sur le schéma est à un niveau positif et les autres points B' > C' et D' sont à un niveau négatif. Le circuit reste dans cet état jusqu'à l'instant T2 (figure 43 où le signal présent sur la ligne commune devient positif. il en résulte une transition positive sur la ligne 46 car les inverseurs 44 et 45 font passer l'entrée supérieure du circuit ET inversé 47 à un niveau positif.Comme l'autre entrée de ce circuit est maintenue à un niveau positif par la sortie du circuit OU inversé 53, l'entrée située à main gauche du circuit OU inversé 48 devient négative, ce qui a pour effet de faire passer le point B' à un niveau positif, comme le montre la figure 4. Bien que ceci ait pour effet de faire passer 11 entrée supérieure du circuit ET inversé 49 à un niveau positif, l'entrée inférieure de ce circuit est déjà passée à un niveau négatif en raison de l'action exercée par la sortie de l'inverseur 44, la sortie du circuit 49 restant à un niveau positif. Cela permet de maintenir la sortie de phase A du circuit OU inversé 53. A la transition suivante du signal présent sur la ligne commune, à l'instant T3, l'entrée inférieure du circuit ET inversé 49 devient positive, la sortie de ce circuit devenant donc négative. De ce fait, la bascule constituée par les circuits ET inversé 39 et 50 est restaurée, et le point A' passe à un niveau négatif, l'application d'une impulsion positive à l'entrée située à main droite du circuit OU inversé 53 ayant pour effet de bloquer l'impulsion de phase A.L'état du circuit 38 à l'instant T3 est tel que sa sortie est négative puisque lors de la suppression de l'impulsion de présynchronisation à l'instant T2 la ligne 24 est de nouveau passée à son niveau positif normal et la sortie du circuit ET inversé 56 reste comme précédemment à un niveau positif en raison de l'application d'une entrée négative continue depuis le point C'. En conséquence, l'entrée à la droite du circuit ET inversé 54 se trouve à un niveau négatif à l'instant où la sortie du circuit 53 passe à un niveau négatif. Le circuit 54 commence donc à produire une sortie positive qui constitue le commencement de l'impulsion de phase B, comme le montre la figure 4.Etant donné que la chute de l'impulsion de phase A sert à déclencher le commencement de l'impulsion de phase D, il n'y a pas de recouvrement entre les impulsions de phase. Lors de la transition suivante du signal présent sur la ligne commune, à l'instant T4, un circuit ET inversé 57 dont la sortie à précédemment été maintenue à un niveau positif en raison de l'entrée négative provenant du circuit OU inversé 54, engendre à présent une sortie de niveau négatif, faisant passer la sortie du circuit ET inversé 51 au niveau positif et portant également le point C' au niveau positif.Un cycle complet du circuit a donc été effectué, le point C' passant à présent au niveau haut dans l'attente de la génération de l'impulsion de phase C à l'instant T5 où les niveaux au point B' de la sortie du circuit OU inversé 54 deviennent négatifs en raison de la transition négative qui se produit alors sur la ligne commune. Le signal présent sur la ligne commune assure donc une progression du circuit dans un cycle chronologique à quatre étages et, ainsi qu'on l'a précédemment mentionné, une mise-en phase correcte est obtenue au moins une fois pendant chaque cycle en raison du fait que l'impulsion de présynchronisation fait passer la ligne 24 à un niveau négatif. L'agencement décrit ci-dessus permet de séparer, d'une façon à la fois simple et efficace, les signaux de synchronisation de signaux continus d'un type prédéterminé. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. En particulier on peut faire varier le sens et l'amplitude des différentes transitions en fonction de l'application particulière à laquelle l'invention est destinée. Cela peut être nécessaire, par exemple, dans des conditions d'interférence particulières ou lorsque le milieu dans lequel la ligne de transmission doit être utilisée impose à celle-ci des contraintes particulières. REVENDICATIONS 1.- Système de transmission de données numériques comprenant une station centrale et au moins deux stations secondaires associées interconnectées par une ligne commune, caractérisé en ce que ladite station centrale permet de transmettre par la ligne commune un signal composite possédant au moins trois états distincts relatifs aux sens des transitions et à leur amplitude de façon à acheminer des informations chronologiques et des données auxdites stations secondaires, en ce que chacune de ces dernières comprenent un circuit d'horloge dont la phase peut être réglée sous le contrôle d'une combinaison prédéterminée desdits états et un circuit de séparation de données permettant, sous le contrôle dudit circuit chronologique, d'obtenir, à partir dudit signal composite, des signaux discrets représentant des données, ces derniers signaux définissa#nt l'apparition, dans ledit signal, d'état représentant des données à des instants prédéterminés. 2.- Système selon la revendication 1, caractérisé en ce que chaque station secondaire permet d'effectuer une distinction entre deux états d'amplitude lors d'une transition dudit signal dans un sens prédéterminé. 3.- Système selon une quelconque des revendications 1 ou 2, caractérisé en ce que ledit état prédéterminé est une transition dudit signal dépassant un seuil prédéterminé dans ledit sens prédéterminé. 4.- Système selon l'une quelconque des revendications précédentes, caractérisé en ce que ledit circuit d'horloge est un anneau à plusieurs étages de circuits bistables, chaque étage pouvant être enclenché ou restauré, et en ce qu'un étage prédéterminé quelconque peut être mis dans l'état dit enclenché par suite de l'apparition dudit état prédéterminé du signal, l'état enclenché progressant autour dudit cercle en synchronisme avec les transitions dudit signal.