Brevet FR2284984A1 — publié le 19760409

La présente invention a pour objet un procédé de réalisation de transistors MOS sur support isolant pour la détection de rayonnements et le transistor MOS obtenu par ledit procédé. On sait que l'on peut détecter l'apparition de rayonnements et en particulier, de photons à l'aide de dispositifs semi-conducteurs. Dans de tels dispositifs, l'énergie des photons pénétrant dans le cristal semi-conducteur crée une paire électron-trou. Si le semi-conducteur présente une jonction n-p polarisée, il va circuler un courant dans le semi-conducteur. Parmi les convertisseurs semi-conducteurs de l'énergie lumineuse en énergie électrique les plus utilises, on peut citer les diodes photo-électriques. Ces dispositifs présentent toutefois, l'inconvénient de donner un gain inférieur ou égal à 1. Pour recueillir un courant utilisable, il est nécessaire de lui associer un amplificateur. La présente invention a Frécisément pour objet un procédé de réalisation de transistors MOS sur isolant qui présente de bonnes propriétés de conversion de rayonnements en énergie électrique avec un gain suffisamment important pour ne pas nécessiter l'utilisation d'un circuit annexe d'amplification. Avant de décrire l'invention, il est nécessaire de préciser ce qu'il faut entendre par transistor MOS. On le comprendra mieux en se référant à la figure 1 annexée sur laquelle on a représenté un transistor MOS sur isolant en coupe verticale. Schématiquement, il comprend un support isolant 2 réalisé de préférence en saphir ou en spinelle. Sur ce support, on réalise une mince couche de semi-conducteur 4 par exemple du silicium. Dans ce silicium, on trouve une zone de drain 6 de type N et une zone de source 8 également de type N . Entre ces deux zones, on trouve la zone de substrat 10 (bulk en anglais) qui est de type P. Au-dessus de la zone 10, on crée une couche mince d'isolant 12, appelée en général isolant de grille (par exemple en silice ou en nitrure de silicium) et sur cette couche 12, une électrode de grille 14 qui peut par exemple être en aluminium ou en silicium polycristallin. La source et le drain sont également munis d'un contact électrique. On sait qu'en appliquant une différence de potentiel VDS entre la source et le drain, on a le passage d'un courant IDS lorsqu'on applique sur l'électrode de grille 14 une tension Suffisante pour créer dans la zone de substrat 10 un canal d'inversion. Il va de soi qu'il existe également des transistors MOS dans lesquels la source et le drain sont de type P et la zone de substrat de type N (ils sont dits alors à canal P). Le procédé de réalisation de transistors MOS sur isolant pour la détection de rayonnements, se caractérise en ce qu'on augmente le dopage de la zone de substrat dans la région de ladite zone de substrat qui est voisine du drain et du support isolant, de telle façon que le champ électrique soit maximal dans cette région et provoque la multiplication des porteurs crées dans cette région par le rayonnement. Ce dopage peut être obtenu en dopant uniformément la zone de substrat par un taux d'impuretés de l'ordre de 16 1016 3 5. 10 at/cm De préférence alors, la réalisation du transistor MOS sur isolant est complétée par une étape qui consiste à créer dans la zone de substrat, au contact de la zone de drain et de la couche d'isolant de grille, une zone ayant un dopage de même type que la zone de drain, mais avec un taux d'impuretés très inférieur, de telle façon que le champ électrique dans cette région soit inférieur ou égal au champ électrique critique. Le dopage uniforme, et le dopage complémentaire, ci-dessus mentionnés, peuvent être obtenus par diffusion thermique, ou par implantation ionique. Un dopage augmenté dans la région de la zone de substrat voisine du drain et du support isolant peut également être obtenu directement sur un substrat dopé avec les taux d'impuretés habituels. Le dopage de la région de la zone de substrat voisine du drain et du support isolant peut alors être obtenu par implantation ionique profonde. La présente invention concerne également les transistors MOS sur isolant obtenus par la mise en oeuvre des différentes variantes du procédé précédent. De toutes façons, l'invention sera mieux comprise à la lecture de la description qui suit de plusieurs modes de mise en oeuvre du procédé, objet de l'invention, ainsi que des transistors obtenus. La description se réfère aux figures annexées sur lesquelles on a représenté - sur la figure 1, déjà décrite, un transistor MOS sur isolant en coupe verticale, - sur la figure 2, une vue d'une partie d'un transistor MOS montrant l'effet produit par un faisceau de photons, - sur les figures 3 et 4, deux modes de réalisation de transistors MOS, selon l'invention, et, - sur la figure 5, un exemple d'utilisation de tels transis-tors pour réaliser sur un même support deux circuits intégrés à couplage électrique. On sait qu'un transistor MOS sur isolant a certes une sensibilité aux rayonnements et en particulier aux photons, mais que cette sensibilité est très mauvaise en raison de la vitesse de recombinaison très élevée des paires électron-trou créés. Ceci, est dû, en particulier, à l'interface isolant semi-conducteur et à la mauvaise qualité de volume. Pour mieux comprendre la solution apportée à ce problème, on se reportera avantageusement à la figure 2 annexée. Sur cette figure (od l'on a repris les mêmes références que sur la figure 1), on a représenté par des flèches, les photons incidents d'énergie hv #qui ont traversé le support isolant 2 transparent vis-a-vis de ce rayonnement. On a également représenté par le trait 20,#le canal d'inversion. Comme on l'a indiqué précédemment, les photons incidents créent des paires électron-trou. Ces por teurs créent un courant Iph qui est multiplié par un facteur de multiplication #'. Ce facteur dépend bien sûr du champ électrique régnant dans la zone de formation des paires électron-trou. Ce courant, qui est le courant direct de la jonction substrat source, (puisque le substrat est isolé) polarise la zone de substrat, c'est-à-diré qu'on a une différence de potentiel VBS Or, on sait que la tension de seuil VTH d'un transistor MOS est donnée par la formule Dans laquelle, VTHO k et VO sont des constantes.Comme la tension VBS est positive, un accroissement de VBS diminue la valeur de VTH Par ailleurs, le courant IDS, qui circule entre la source et le drain, varie en sens inverse de la tension de seuil VTH On voit donc que le courant IpH en polarisant la zone de substrat provoque un accroissement du courant IDS Pour rendre ce phénomène utilisable, et recueillir un courant IDS suffisant, le procédé consiste à accroître dans la région de la jonction drain-zone de substrat et au contact du support isolant, le champ électrique et de le rendre supérieur à, ou voisin du champ critique du matériau semi-conducteur, c'est-à-dire au champ d'avalanche. Pour obtenir ce résultat, on peut augmenter le dopage de la zone de substrat dans cette région. Par exemple, un dopage de l'ordre de 5.1016 at/cm3 convient parfaitement alors que le dopage du reste de la zone de substrat est de 15 3 l'ordre de 5.1ou5 at/cm3. On utilise avantageusement une implantation ionique en profondeur. La couche de silicium ayant une épaisseur de l'ordre de 0,8 pm, ce résultat est obtenu avec une énergie d'implantation pour les ions bore de l'ordre de 150 keV. On effectue ensuite, un recuit thermique à une température de l'ordre de 7000C pour restructurer la couche superficielle du cristal et pour activer les impuretés implantées. On a représenté, sur la figure 3, un tel transistor MOS. La zone 22 représente# la région implantée de type P+. Pour éviter cette implantation supplémentaire, on peut doper directement l'ensemble de la couche 4 de silicium, de telle façon qu'on obtienne un dopage de l'ordre de 5.1016 at/cm3. On réalise ensuite, par exemple par diffusion, les zones de drain et de source. On a montré dans la demande de brevet n0 EN 7431137 pour "Procédé d'amélioration des caractéristiques des transistors MOS sur support isolant et transistors obtenus par ledit procédé" déposée ce jour au nom du demandeur que la polarisation de la jonction source-zone de substrat d'un transistor MOS sur support isolant donnait des caractéristiques IDS en fonction de VDS qui ne saturent plus à partir d'une certaine valeur de VDS Pour éviter ce phénomène, on diminue en surface, au voisinage de la jonction drain-zone de substrat, la valeur du champ électrique Emax pour l'amener à une valeur voisine de celle du champ électrique critique.Dans ce but, on crée dans la partie superficielle de la zone de substrat et au contact du drain une zone ayant le même type de conduction que le drain mais avec un taux a 'impuretés beaucoup plus faible. Si par exemple, le drain est du type N cette zone sera du type N . Elle est avantageusement obtenue par implantation ionique. Or cet effet de non saturation du courant IDS en fonction de VDSI à partir d'une certaine valeur de VDS, provient d'un effet de multiplication des porteurs du canal, ce qui aug mente le courant IDB. Ce courant IDB s'ajoute au courant I DB ph créé par irradiation et multiplication, et a tendance à diminuer la sensibilité du dispositif à l'irradiation. Il est donc intéressant de diminuer le phénomène de multiplication dans le canal et de combiner ce procédé au procédé déjà décrit. On aura donc au contact du drain une zone profonde 22 de type P+ (~ 5.1016 3 at/cm3) et une zone superficielle 24 de type N . C'est ce qu'on a représenté sur la figure 4. Le procédé peut être avantageusement appliqué à la réalisation de circuits intégrés à base de MOS dans lesquels on veut avoir une entrée sous forme lumineuse. Un des composants est un transistor MOS du type précédent qui reçoit le signal d'entrée sous forme d'un signal lumineux. On sait que les transistors MOS sur isolant sont particulièrement bien adaptés à la réalisation de circuits intégrés, puisqu'ils ne nécessitent pas de circuit d'isolation. De plus, on a montré qu'un tel transistor comporte en lui-même, son propre circuit d'amplification, grâce à la multiplication des porteurs créés par les rayonnements et ensuite par diminution de la tension de seuil. Par ce procédé, on peut également réaliser sur un même support isolant deux circuits présentant un haut isolement entre eux. C'est ce qu'on a représenté sur la figure 5. Sur un même support isolant 30 en saphir ou spinelle (transparent aux photons) d'une épaisseur de l'ordre de 200 Vm, on réalise sur chaque face 32 et 34 un circuit intégré. Par exemple sur la face 32, le circuit comprend un transistor MOS 36 d'entrée, tel que celui qui a été décrit précédemment. Sur la face 34, on réalise un deuxième circuit intégré comportant comme élément de sortie une diode photo-émettrice 38. On obtient ainsi un couplage entre les deux circuits par le faisceau photonique émis par la diode et qui traverse le support isolant 30. Les éléments, respectivement émetteur et récepteur, au lieu d'être situés sur les deux faces d'un même support isolant peuvent aussi être situés sur deux supports isolants et transparents distincts. Comme on l'a indiqué précédemment, de tels transistors peuvent être utilisés pour la détection et la conversion en énergie électrique d'autres rayonnements. On peut citer par exemple, les rayons X et y et les électrons du moment qu'ils ont une énergie suffisante pour traverser le support isolant et créer des paires électron-trou. En résumé, le transistor selon l'invention peut être utilisé -a)- en tant qu'élément isolé capable de détecter un rayonnement -b)- en tant qu'élément détecteur de rayonnement pouvant être inclus dans un circuit intégré complexe et sur le même support que celui-ci -c)- en tant qu'élément détecteur de rayonnement inclus dans une matrice photosensible. REVENDICATIONS 1. Procédé de réalisation de transistors MOS sur support isolant pour la détection de rayonnements du type comportant, dans une couche de semi-conducteur, une zone de source et une zone de drain ayant un dopage d'un premier type, séparées par une zone de substrat ayant un dopage d'un 2ème type, caractérisé en. ce qu'on augmente le dopage de la zone de substrat dans la région de ladite zone de substrat qui est voisine du drain et du support isolant, de telle façon que le champ électrique soit maximal dans cette région et voisin du champ d'avalanche du semi-conducteur. 2. Procédé selon la revendication 1, caractérisé en ce que le dopage de la région de la zone de substrat voisine du drain et du support isolant est obtenu en dopant de façon uniforme la zone de substrat avec un taux d'impu 16 3 retés de l'ordre de 5.1016 at/cm3. 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'on crée dans la zone de substrat, au contact de la zone de drain et de la couche d'isolant de grille, une zone ayant un dopage de même type que la zone de drain mais avec un taux d'impuretés très inférieur, de telle façon que le champ électrique dans cette région soit inférieur ou égal au champ électrique critique. 4. Procédé selon la revendication 1, caractérisé en ce que le dopage de la région de la zone de substrat voisine du drain et du support isolant est obtenu par implantation ionique profonde, localisée. 5. Transistor MOS obtenu par la mise en oeuvre du procédé selon la revendication 1, caractérisé en ce qu'il comprend un support isolant en un matériau transparent au rayonnement qu'on veut détecter, et sur ce support une couche mince en matériau semi-conducteur comportant une zone de drain et une zone de source d'un premier type de conduction et une zone de substrat d'un deuxième type de conduction séparant des deux premières zones, ladite zone de substrat comportant dans sa région voisine du support isolant et de la zone de drain un dopage du même type de conduction que le reste de ladite zone mais avec un taux d'impuretés supérieur. 6. Transistor MOS obtenu par la mise en oeuvre du procédé selon la revendication 3, caractérisé en ce qu'il comprend un support isolant en un matériau transparent au rayon nement qu'on veut détecter, et sur ce support une couche mince en matériau semi-conducteur comportant une zone de drain et une zone de source d'un premier type de conduction et une zone de substrat d'un deuxième type de conduction séparant des deux premières zones, ladite zone de substrat comportant dans sa région voisine du support isolant et de la zone de drain un dopage du même type de conduction que le reste de ladite zone mais avec un taux d'impuretés supérieur et dans sa région superficielle et au contact de la zone de drain un dopage du premier type de conduction mais avec un taux d'impuretés très inférieur à celui de la zone de drain.