Brevet FR2257999A1 — publié le 19750808

Les transistors des dispositifs semi-conducteurs monolithi- ques ont des résistanees de collecteur relativement élevées et, par conséquent, ne conviennent pas bien pour des- dispositifs de grande puissance, par exemple pour des dispositifs de plus de 1 ampère. De tels transistors connus comprennent par exemple une diffusion de base P dans une couche épitaxiale du type N, cette couche épitaxiale étant formée par croissance sur un substrat du type P. Une couche enterrée N+ est formée par diffusion dans le substrat P avant la croissance de la couche épitaxiale du type N et au-dessous de la région de base.Une diffusion d'émetteur Nh est formée dans la région de diffusion de base P et une région de connexion de collecteur est formée par une diffusion N+ dans la couche épitaxiale du type N avec décalage latéral par rapport à la région de diffusion de base du type P. La résistance de collecteur d'un tel transistor est formée par le parcours entre le bord inférieur de la région de base P et le bord supérieur de la couche enterrée Nh, plus le parcours latéral compris entre le dessous de la région de base et le dessous de la région de connexion de collecteur N+, principalement par l'intermédiaire de la région de la couche enterrée NS et plus le parcours vertical ascendant entre la couche enterrée N et la région de connexion de collecteur. Pour des géométries largement dimensionnées et bien conçues, le parcours latéral représente environ la moitié de la résistance de collecteur totale et le parcours vertical au-dessous de la région de diffusion de connexion de collecteur représente environ quarante pour cent du total. Une technique connue permettant de réduire la résistance de collecteur totale consiste à diffuser profondément la région de connexion de collecteur NX de telle manière qu'elle traverse entièrement vers le bas la couche épitaxiale N pour entrer en contact avec la région de la couche enterrée N+. Etant donné que le parcours entre la couche enterrée Nh et la région de contact de collecteur représente environ quarante pour cent de la résistance de collecteur totale, on obtient une réduction appréciable de la résistance de collecteur, Toutefois, le parcours latéral partant du dessous de la région de base et aboutissant au-dessus de la région de contact de collecteur profondément diffusée subsiste encore et représente une grande partie de la résistance totale. Dans un transistor discret, il n'existe aucun parcours la téral de ce genre et la résistance de collecteur est faible. Les régions d'émetteurs, de base et de collecteur sont disposées en alignement vertical, tandis que la région de couche épitaxiale N, dans laquelle la diffusion de la base est effectuée, est obtenue par croissance sur un substrat N+ et tandis que la surface inf6- rieure du substrat est utilisée comme surface de connexion de collecteur. La résistance principale est formée seulement entre la base P et le bord inférieur de la couche épitaxiale N et, par conséquent, la résistance de collecteur est faible et un tel transistor discret présente de bonnes caractéristiques de capacité de courant. L'invention a pour objét un transistor destiné à être monté sur un circuit intégré monolithique, ce transistor ayant une faible résistance de collecteur et par conséquent convenant pour un fonctionnement à des courants intenses avec une basse tension de saturation. Le transistor à grande capacité de courant est formé verticalement dans le semi-conducteur avec une connexion de collecteur sur la surface inférieure du substrat ; les autres dis positifs-transistors prévus sur la pastille sont formés latéralement avec leurs contacts de collecteur disposés sur la pastille. Ces dispositifs-transistors sont électriquement isolés du dispositif à grande capacité de courant. Sous une forme -RPN type, de dispositif fabriqué suivant l'invention, le substrat de départ est un matériau N dans lequel est diffusée une région de couche N+ dans la zone où le transistor à grande capacité de courant doit être formé. Une couche P est alors formée par croissance épitaxiale sur le substrat N et une seconde région de couche Nh, est ensuite diffusée dans la surface supérieure de la couche épitaxiale P dans la zone située au-dessus de la première région de couche Ns, de sorte que deux couches N+ enterrées sont formées dans cette zone.Des régions de couche enterrée B+ sont également formées dans la surface supérieure de la couche épitaxiale P, dans chaque zone où un transistor latéral isolé doit Autre formé sur la pastille. Une couche épitaxiale N est ensuite formée par croissance au-dessus de la couche épitaxiale P et des régions de diffusion d'isolement sont formées pour séparer les divers dispositifs0 Ces opérations sont suivies de la diffusion de base P pour tous les transistors, y compris le transistor pour courant intense ët des diffusions d'émetteur NX ultérieures pour chaque transistor, ainsi que des diffusions de connexion de collecteur de surface supérieure Nh pour les transistors latéraux isolés. Au cours des opérations à haute température du traitement du dispositif monolithique, les deux régions de diffusion b du transistor pour courant intense sont étalées verticalement l'une vers l'autre jusqu'à ce qu'elles se chevauchent et forment une couche enterrée Bt épaisse ou diffusée profondément s'étendant à partir d'une région espacée au-dessous de la base P vers le bas, jusque dans le substrat N+. La connexion de collecteur de ce transistor est effectuée avec le substrat X et, par conséquent, la résistance de collecteur formée par la région épitaxiale du type N étroite, entre le dessous de la base P et le dessus de la couche enterrée NG profondément diffusée, est relativement faible. La couche épitaxiale du type P forme la région de substrat pour les autres transistors qui sont des dispositifs de type stalr dard comportant des collecteurs connectés latéralement. Un seul transistor transmettant un courant vertical est formé sur une microplaquette ; toutefois, plusieurs transistors de ce type peuvent entre formés s'ils utilisent tous un collecteur commun sur le substrat N. L'invention sera mieux comprise à la lecture de la description détaillée qui suit, et à l'examen du dessin joint qui en représente à titre d'exemple non limitatif, un mode de réalisation. Sur ce dessin la figure I est une vue en coupe transversale d'une partie de structure de circuit intégré monolithique représentant deux transistors latéraux isolés qui y sont formés conformément à la technique antérieure la figure 2 est une vue en coupe transversale d'un dispositif analogue à celui de la figure 1 mettant en évidence une technique connue de réduction de la résistance de collecteur du transistor ; ; la figure 3 est une vue en coupe transversale d'une partie du nouveau dispositif monolithique suivant l'invention au cours d'un des stades de sa fabrication la figure 4 est une vue en coupe transversalé du nouveau dispositif monolithique de la figure 3 représentant le transistor transmetteur de ousant vertical fini, ainsi que l'un des transistors latéraux tout On sa/d'abord examiner la figure 1 sur laquelle sont repré sentés deux transistors du type latéral formés d'une manière bien connue sur une structure monolithique comprenant un substrat 11 dutyperlégèrement dopé (présentant une résistance de volume dteno viron l-lOJLcm) sur lequel est formée par croissance une couche épitaxiale 12 du type N (environ 1-5 Rcm), des couches enterrées #, 13s (d'une résistance par carré d'environ 20JL/1) étant diffusées dans le substrat P antérieurement à la croissance de la couche épitaxiale N. Les diverses zones de transistor sont ensuite délimitées par des diffusions d'isolement 14 du type P de profondeur standard. Les régions de diffusion de base P, 15 sont ensuite formées puis cette formation est suivie de celle des zones de diffusion d'émetteur X+, 16 et des régions de contact superficielles 17 de diffusion de collecteur N La couche superficielle d'oxyde 18 est ensuite percée dtouvertures- our les diverses connexions métalliques qui comprennent les connexions de collecteur 21, les connexions émetteur 22, et les connexions de base 23. De tels transistors ne se prêtent pas bien à une utilisa- tion avec des courants intenses, par exemple un courant de plus de 1 ampère, étant donné que les valeurs de la résistance de collecteur sont trop grandes pour permettre de réaliser des disposi- tifs de dimension raisonnable.La résistance de collecteur est formée par le matériau comprenant le parcours entre la surface inférieure de la région de base P, 15 et la surface supérieure de la couche enterrée NX, 13, plus le parcours latéral partant de dessous la base P, 15 et aboutissant au-dessous de la région de connexion de collecteur Nh, 17 principalement par l'interzé- diaire de la couche enterrée N+, 13, plus le parcours s1 étendant entre la surface supérieure de la couche enterrée s 13, 13, vers le haut, jusqu'à la région de connexion NX, 17. la résistance totale est formée, pour environ quarante pour cent, par le parcours entre la région de connexion de collecteur N+, 17 et la couche enterrée N+, 13 et, pour environ cinquante pour cent, par le par- cours latéral à travers la couche épitaxiale N compris entre le dessous de la région de base 15 et le dessous de la région de connexion de collecteur 17. Ces chiffres approximatifs s'appliquent à la plupart des géométries largement dimensionnées et bien conçues, Une technique connue permettant de réduire la résistance de collecteur consiste à éliminer le parcours vertical à travers la couche épitaxiale 12 entre la région de connexion de collecteur 17 et la couche enterrée N+, 13.A cet effet, on forme la région de connexion de collecteur 17 sous la forme d'un bouchon de diffusion N+ profonde (voir figure 2) antérieurement à la formation des régions de base 15 et des émetteurs 16. Cette diffusion profonde assure une pénétration de la région de connexion de collecteur ou bouchon 17 à travers la couche épitaxiale N, 12 et jusqu'en relation de connexion avec chevauchement avec la couche enterrée Nh, 13. On obtient ainsi une amélioration correspondant sensiblement à une multiplication par deux de la capacité de courant du collecteur du transistor.Toutefois, cette technique ne permet pas encore d'obtenir la résistance de collecteur plus faible désirée, étant donné que le parcours latéral partant du dessous de la base 15 et aboutissant à la région de connexion de collecteur, principalement par l'intermédiaire de la couche enterrée N+, 13 subsiste et que c'est ce parcours qui provoque le plus fort accroissement de la résistance de collecteur. On va maintenant examiner la figure 3 sur laquelle on peut voir que le stade initial de la formation d'un transistor à faible résistance de collecteur suivant l'invention comprend la diffusion d'une première couche N+, 31, dans le corps-ou substrat semi-conducteur du type X, 32 (avec une résistivité de volume d'environ 0,1 ohm. cm) dans la région où le transistor à forte capacité de courant doit être situé.On provoque ensuite la croissance épitaxiale d'une couche P, 33, ( environ liScm) audessus du substrat N, 32. Une seconde couche N+, 34, est diffusée dans la couche épitaxiale P, 33, directement au-dessus de la région de la première couche enterrée 31 et des couches N+ similaires telles que 35 sont diffusées dans la couche épitaxiale P, 33, aux emplacements des autres transistors, #qui doivent être formés sous forme de transistors isolés sur le substrat0 Comme représenté sur la figure 4, une couche épitaxiale N, 36 (d'environ 1 ohm. cm) est ensuite formée par croissance audessus de la couche épitaxiale P, 33, puis les régions d'isolement P+, 14 sont diffusées dans cette couche épitaxiale N, 36. Les diffusions de base P, 15, sont ensuite effectuées puis sont suivies de celles des émetteurs N+, l6,etdela formation des ré gions de connexion de collecteur N+, 17 pour les transistors isolés * Au cours des stades de fabrication à haute température, par exemple pendant la diffusion P+ profonde des régions d'isolement telles que 14, les couches enterrées N+, 31 et 34 se diffusent dans une direction verticale jusqu'à ce que les deux couches enterrées se chevauchent et forment une unique couche enterrés NS épaisse, comme représenté sur la figure 4.La connexion de collecteur du transistor de droite peut maintenant être établie avec la surface inférieure du substrat N, 32, par exemple à l'aide d'un connecteur métallique 37, et la résistance de collecteur principale n'est alors plus formée que par le parcours entre la surface inférieure de la région de base 15 et le bord supérieur de la région de la couche enterrée N+, 34. Les couches enterrées Nh, 34, 31 et le substrat N, 32 forment un parcours de très faible résistance. La couche épitaxiale P, 33, forme le substrat du dispositif pour tous les autres transistors formés sur la pastille semi-conductrice, comme représenté par le transistor de gauche sur la figure 4. Etant donné que ce transistor a une forte résistance de collecteur, il ne possède pas la capacité de courant du transistor vertical représenté du c#té droit de la figure 4. Etant donné que le parcours de collecteur du transistor à faible résistance comprend le substrat N, 32, un seul transistor à forte capacité de courant indépendant de-ce type peut être fabriqué sur le corps semi-conducteur, deux ou plus de deux transistors de ce genre pouvant toutefois être formés s'ils possèdent une connexion de collecteur commune, Des techniques standards et bien connues de masquage à photorésistance, de croissance épitaxiale et de diffusion sont utilisées dans la fabrication de ces structures nouvelles, En outre, bien que l'invention ait été décrite en se référant à des dispositifs NPN, elle peut également être appliquée à la création de dispositifs PNP. REVENDICATI0NS 1. Procédé de fabrication d'un transistor à faible résis- tance de collecteur sur un circuit intégré monolithique, ledit procédé étant caractérisé en ce qu'il comprend en combinaison les opérations consistant à former une région de première couche de matériau an premier type de conductibilité dans la surface d'un substrat dudit premier type de conductibilité, à former une second de couche de matériau dlun second type de conductibilité au-dese de la surface du substrat et de la région de première couche, à former une région de troisième couche de matériau du premier type de conductibilité dans la surface de la seconde couche, sur la région de première couche, à former une quatrième couche de ma- tériau du premier type de conductibilité sur la surface de la seconde couche et de la région de troisième couche, la région de première couche et La région de troisième couche s1étendant verticalement åusqu'd se trouver en relation de chevauchement à l'in térieur de la seconde couche pour former une région de couche profonde du premier type de conductibilité s'étendant à partir de la quatriè-e couche et à travers la seconde couche jusque dans le substrat, à former une région de base du second type de conducti- bilité dans la quatrième couche sur la région de troisième couche, à former une région d'émetteur du premier type de conductibilité dans la région de base, à former un contact d'émetteur en contact avec la région émetteur et un contact de base en contact avec la région de base, et à unir le substrat d'un contact de collec- teur. 2. Procédé suivant la revendication 1, caractérisé en ce qu'il comprend les opérations consistant à former une région de cinquième couche de matériau du premier type de conductibilité dans la seconde couche avec espacement latéral par rapport à la région de troisième couche, la quatrième couche étant formée sur cette région de cinquième couche, à former une région de base du second type de conductibilité dans la quatrième couche sur la région de cinquième couche, à former une région d'émetteur de maté- riau du premier type de conductibilité dans la région de base mentionnée en dernier, à former une région de contact de collec Nteur de matériau du premier type de conductibilité dans la quatrière couche avec espacement par rapport à ladite région de base à former des régions d'isolement du second type de conductibilite à travers la Ruatribme couche et de telle maniere qu'elles pénè- trent dans la région de seconde couche et à former des contacts peur les dites régions de base, d'émetteur et de collecteur. 3. Procédé de fabrication d'un transistor à faible résistance de collecteur sur un circuit intégré monolithique, ledit procédé étant caractérisé en ce qu'il comprend en combinaison les opérations consistant à former une région de première couche Nh dans la surface d'un substrat du type N, à former une couche épitaxiale P sur la surface de- ce subtrat et cette région de pre mière couche N+, à former une région de seconde couche Nh dans la surface de la couche épitaxiale P et sur la région de la première couche Nh, à former une couche épitaxiale N sur la surface de la seconde couche Np et de la couche épitaxiale P, les régions des première et seconde couches N+ s'étendant verticalement jussqutà établir une relation de chevauchement å l'intérieur de la couche épitaxiale P pour former une couche N+ profonde s'étendant i partir de la-couche épitaxiale N, traversant la couche épitaxiale P et pénétrant dans le substrat N, à former une région de base P dans la couche épitaxiale N sur la région de couche Nh profonde, à former une région d'émetteur Nh dans la région de base, à former un contact dtémettear en contact avec la région d'émetteur et un contact de base en contact avec la région de base, et à munir le substrat N d'un contact de collecteur. 4. Procédé suivant la revendication 3, caractérisé en ce qu'il comprend les opérations consistant à former une région de troisième couche N+ dans la couche épitaxiale P avec espacement par rapport à la région de seconde couche N+, la couche épitaxia- le N étant formée sur la région de troisième couche N+, à former une région de base P dans la couche épitaxiale N sur la région de troisième couche Dh, à former une région d'émetteur N+ dans ladite région de base, à former une région de contact de collecteur N+ dans la couche épitaxiale N avec espacement par rapport à ladite région de base, à former des régions d'isolement P+ traversant la couche épitaxiale N et pénétrant dans la région de la couche épitaxiale P, et à former des contacts pour lesdites régions de base,- d'émetteur et de collecteur0 5. Structure de circuit intégré monolithique comprenant un transistor faible résistance de collecteur, ladite structure étant caractériséeen ce qu'elle comporte en combinaison un substrat en matériau d'un premier type de conductibilité, une pre mièvre couche de matériau d'un second type de conductibilité sur ce substrat, une seconde couche de matériau du premier type de conductibilité sur cette première couche, une région de couche profonde de matériau du premier type de conductibilité s'étendant vers le bas, depuis la partie inférieure de la seconde couche et traversant la première couche pour pénétrer dans le substrat, une région de base en matériau du second type de conductibilité dans la seconde couche, sur la région de couche profonde, une région d'émetteur en matériau du premier type de conductibilité dans la région de base, un contact d'émetteur en contact avec la région d'émetteur, un contact de base en contact avec la région de base et un contact de collecteur en contact avec le substrat. 6. Structure suivant la revendication 1, caractérisée en ce qu'elle comprend une région de troisième couche de matériau du premier type de conductibilité à l'interface entre les première et seconde couches avec espacement par rapport à la région de couche pronfonde, une région de base de matériau du second type de conductibilité dans la seconde couche, sur la région de troisième couche, une région d'émetteur de matériau du premier type de con ductibilité dans la région de base mentionnée en dernier, une région de contact de collecteur de matériau du premier type de conductibilité dans la seconde couche avec espacement par rapport à ladite région de base, des régions d'isolement de matériau du second type de conductibilité traversant la seconde couche et pénétrant dans la région de première couche, et des contacts pour lesdites régions de base, d'émetteur et de collecteur. 7. Structure de circuit intégré monolithique comprenant un transistor à faible résistance de collecteur, ladite structure étant caractérisée en ce qu'elle comporte en combinaison un substrat N, une couche épitaxiale P sur ce substrat, une couche épi axiale K sur cette couche épitaxiale P, une région Mt de couche profonde s'étendant vers le bas depuis la partie inférieure de la couche épitaxiale N et traversant la couche épitaxiale P pour pénétrer dans le substrat N, une région de base P dans la couche épitaxiale N, sur la région de couche N+ profonde, une région d'émetteur N+ dans la région de base, un contact d'émetteur en contact avec la région d'émetteur, un contact de base en contact avec la région de base et un contact de collecteur en contact avec le substrat, 8. Structure suivant la revendication 7, caractérisée en ce qu'elle comprend une région N+ de couche peu profonde à l'interface entre la couche épitaxiale N et la couche épitaxiale P avec espacement latéral par rapport à la région N+ de couche profonde, une région de base P dans la couche épitaxiale N, sur la région N+ de couche peu profonde, une région d'émetteur N+ dans ladite région de base, une région de contact de collecteur N+ dans la couche épitaxiale N avec espacement par rapport à la région de base mentionnée en dernier, des régions d'isolement P traversant la couche épitaxiale N et pénétrant dans la couche épitaxiale P, et des contacts pour lesdites régions de base, d'émetteur et de collecteur.