Brevet FR2268411A1 — publié le 19751114

La présente invention concerne d'une façon générale un système de transmission de données et, plus particulièrement, un système de transmission asynclirone bidirectionnel à l'alternat utilisant le réseau téléphonique commuté. Dans son état actuel, le réseau téléphonique commuté permet de disposer sur chaque canal téléphonique dtune voie principale à 1200 bits par seconde qui sera utilisée comme voie aller et d'une voie auxiliaire à 75 bits par seconde qui sera utilisée comme voie de retour (cf. avis V23 du Comité Consultatif International Téléphonique et Télégraphique). Le système de transmission de l'invention comprend deux postes reliés par un canal téléphonique et chaque poste comprend un équipement d'émission et un équipement de réception.L'équipement démission du poste momentanément en position d'émission émet des trames de données sur la voie principale et ces trames de données sont reçues par l'équipement de réception du poste momentanément en position de réception0 Rémission des trames de données, ou leur réémission en cas d'erreur de transmission est commandée par l'équipement d'émission du poste momentanément en position de réception, qui dispose de la voie de retour pour envoyer des ordres. L'objet de la présente invention est de réaliser un système de transmission de données permettant l'adaptation de la vitesse de transmission en freinant l'extrémité émettrice lorsque l'extrémité réceptrice est plus lente ou lorsque la capacité de transmission du réseau se trouve être le goulot d'étranglement0 Un autre objet de l'invention est de corriger les erreurs de transmission par des demandes de répétition. Pour s'assurer qutaucune trame de données n'a été perdue ou perturbée en cours de transmission et pour permettre de repérer une trame perdue ou perturbée et de la réémettre, il est nécessaire que les trames de données soient indexées. Ordre autorisant à émettre la trame d'indice (i + 1) est en même temps un acquittement de la trame dtindice i et de toutes les trames d'indice inférieur. Il ne peut donc être émis par le récepteur que lorsque la trame d'indice i a été reçue0 Si l'on veut permettre à l'émetteur, en l'absence d'erreurs de transmission, une transmission quasi-con tinue de données, il faut éviter d'attendre, avant d'émettre une trame, d'avoir reçu 11 acquittement de la trame précédente. I1 est donc nécessaire que l'émetteur prenne dans son émission une trame d'avance sur les accusés de réception, quitte à avoir à réémettre deux trames en cas d'erreur de transmission. Cette manière de procéder impose que l'indice de trame i puisse prendre au moins trois valeurs. Les trames sont repérées par un indice prenant cycliquement les valeurs 0,1 et 2. Le format de ces trames, d'une longueur fixe égale à 64 octets est le suivant 1 er octet : - Les deux premiers bits donnent en binaire la valeur de l'indice de trame0 Le septième bit indique la nature de la trame t O i trame ordinaire 1 t trame spéciale qui sera définie ultérieurement et qui n'obéit pas aux mêmes règles que les trames ordinaires. le huitième bit est un bit de statut qui distingue deux cas pour une trame ordinaire t O t trame de signalisation 1 t trame de données Les autres bits sont inutilisés. 2ème octet s - Si la trame est une trame ordinaire, cet octet contient le nombre n d'octets à prendre en compte dans les 60 octets suivants. Les octets de numéro (n + 1) à 60 sont alors sans signification et uniquement destinés à former une trame de longueur standard. L'émission des trames se faisant de manière continuet aux erreurs de transmission- près, n peut très bien être nul si l'émetteur garde momentanément le silence Si la trame est une trame spéciale, cet octet en donne la signification. Le corps de la trame (les 60 octets suivants) est alors inutilisée 3ème au 62ème octets: - il stagit du corps de la trame. 63ème et 64ème octets t - Il s'agit de deux octets de redondance portant sur le reste de la trame et obtenus par utilisation du 16 12 5 code cyclique engendré par le polynome générateur x1 + x + x +1 en vue de la détection des erreurs de transmission. Les trames ordinaires sont émises sur la voie principale par l'émetteur, leur émission étant conditionnée par la réception sur la voie de retour d'un certain nombre d'ordres que lton va main-tenant énumérer et dont on va donner la signification t Ordre "TRON". Pour le poste récepteur l'émission d'un tel ordre indique la permission de voir s'amorcer la transmission et l'auto- risation qu'il donne au poste émetteur de lui envoyer les deux premières trames. Pour le poste émetteur, la réception d'un ordre "TRON" indique que le récepteur est prêt et entratne l'émission des deux premières trames. Si l'on veut pouvoir détecter la perte éventuelle de la première trame, il faut que l'indice de cette première trame émise soit connue de la partie réception et soit fixée par la procédure. La valeur O a été choisie La réception d'un deuxième ordre "TRON", ou d'un nième avec n 71, qui surviendra en cas de perte des deux premières trames, devra entratner de la part de l'émetteur la réémission de ces deux premières trames. Ordre "TRONi". i, comme pour les trames, prend cycliquement les valeurs 0,1 et 2. Pour le poste récepteur, le début d'émission d'un ordre "TRONi" signifie qu'il s'attend à recevoir la trame d'indice i et qu'il peut stocker la trame suivante. Pour le poste émetteur, la réception d'un ordre "TRONi", si j est l'indice de la de trame émise, a effet suivant t si i = j, il procède à l'émission d'une nouvelle trame si i = J + il procède à émission de deux nouvelles trames si i = ;; - 1,il procède à la réémission des deux dernières trames émises Ordre R . L'démission de cet ordre pour le poste récepteur débute une séquence aboutissant au retournement du sens de transmission. Cet ordre est émis en substitution d'un ordre "TRON " dès que le récepteur a reçu 6 trames transmises correctement et à condition qui ait quelque chose à émettre Les conséquences en sont les suivantes - à la réception de cet ordre, le poste émetteur suspend le signal de "demande pour émettre" qu'il adressait à son modem. Côté réception, cela se traduit, par la fin de la"détection du signal de ligne" Le poste recepteur devient émetteur en adressant à son modem un signal de "demande pour émettre Le retournement du sens de transmission sur la voie de retour s'effectue simultanément et de manière analogue Â l'issue du retournement suivant, les échanges repren dront comme après une simple attente, à 1 t endroit où il se sont arrêtés. Ltutilisation d'un ordre spécial, "TRON" pour l'amorçage de la transmission n'est pas indispensable. Le môme effet, c'est-à-dire ltenvoi successif de deux trames, peut hêtre obtenu avec un ordre "TRONi" moyennant côté émetteur une initialisation correcte du j. L'émission de chacun de ces ordres est maintenue tant que la récepteur n'a pas obtenu satisfaction. Tout évènement ne correspondant pas à 11 ordre émis n'est pas pris en compte. Un ordre n'est considéré comme bien reçu que s'il nta subi aucune altération. La durée totale de son émission doit tore prise aussi grande que possible afin d'éviter les risques de confusion. Compte tenu du début de trame dont on parlera plus loin, le temps 640 10 d'émission d'une trame est : + = 0,55s. Le temps d'émission d'un octet sur la vore de retour est : = 0,13s. 75 La comparaison de ces deux temps amène à décider qu'un ordre sera jugé correctement reçu lorsque l'on aura détecté 3 fois l'octet qui lui correspond, cet ordre étant réémis à intervalle régulier tant qu'il n'a pas été exécuté; La transmission se fait à 1200 bits/seconde et est asynchrone. Chaque octet est donc transmis encadré de deux bits t un bit de START et un bit de STOP. Le début de trame consiste, de la part du poste émetteur, à émettre un octet composé de 8 zéros et ceci à une fréquence moitié de la fréquence normale d'émission. Le récepteur fonctionnant à la vitesse normale détectera 8 zéros et une erreur de cadence correspondant à l'absence de bit de STOP : ctest cette combinaison qu'il interprètera comme un début de trame. L'existence des trames spéciales est justifiée par le fait que lorsque le chemin normal qu'emprunte les octets est bloqué, il doit autre possible au poste émetteur d'interroger le poste récepteur sur son état et de commander la réinitialisation de la liaison. Ces trames spéciales sont émises à la seule initiative du poste émetteur. Elles sont dès leur réception, grace au test du premier octet1 aiguillées vers un registre spécial où elles sont exploitées. Une trame spéciale "demande d'état" permet au poste émetteur de recevoir en réponse sur la voie de retour l'état du poste récepteur. Une trame spéciale "demande d'initialisation" émise par le poste émetteur se traduit par une réinitialisation de l'ensemble de la liaison et par une confirmation de la bonne réception de cette demande transmise sur la voie de retour. Le poste récepteur peut également, grâce à la voie de retour, demander une initialisation en utilisant la même combinaison que pour la confirmation ci-dessus. Il-recevra en réponse la trame spéciale "demande d'initialisation". Après une initialisations l'équipement se trouvant provisoirement en émission est celui qui a le premier imposé sa "demande pour émettre O L'invention va entre maintenant décrite en détails en relation avec les dessins annexés dans lesquels - les Figs. 1A, ID, 1C, 1D, 1E représentent des diagrammes de signaux faisant comprendre l'enchaînement des trames transmises et des signaux d'ordre d'émission ou de réemission de trames;; - la Fig. 2 représente l'algorithme du processeur contenu Dans les équipements d' émission-réception du système de transmission de données - la Fig. 3 représente sous la forme d'un diagramme de blocs les circuits composant les équipements d1émission-réception du système; - la Figo 4 représente l'interface entre les émetteur et récepteur de données a connecter et les équipements d'émission-réception du système de transmission de données; et - la rig 7 représente plus en détail le coupleur de modem compris dans chaque équipement d'émission-réception. En se référant à la Fig. 1A, le poste récepteur émet sur la voie de retour ou de supervision (ligne ES de la Fig. 1) le signal "TRON" ou en abrégé TRo Ce signal TR est reçu par le poste émetteur sur la voie de supervision (ligne RS de la Fig. 1A). Le poste émetteur envoie alors les trames T0 et T1 puis, s'il nty a pas dter- reurs de transmission , les trames T1 suivantes (ligne EP de la Fig. 1A) et ces trames sont reçues par le poste récepteur (ligne RP de la Fig. 1A).Le poste récepteur renvoie alors après la réception correcte de chaque trame les signaux TR1, TR2, TR0 ... (ligne ES de la Fige 1A) accusant respectivement réception des trames T0, T1, T2 ... et invitant le poste émetteur à transmettre les trames T2, T0, T1 ... Ces signaux TR1, TR2, TR0 ... sont reçue par le poste émetteur (ligne RS de la Fig. 1A). On voit que chaque signal est reçu au poste émetteur avant le début de l'envoi de la trame suivante Ti+1 ç On est dans le cas où i = j puisque le signal TRi par exemple est exploté au moment où la trame Ti est déjà transmise.Donc à chaque réception d'un signal TRi, le poste émetteur envoie une trame et une seule trame Ti+î i l'extrémité droite de la Fig. 1A, on a représenté sur la ligne ES un signal R émis par le poste récepteur sur la voie de supervision. Ce signal R est reçu par le poste émetteur (ligne RS de la Fig. 1A) et ce dernier cesse l'émission après l'envoi de la trame T0. Le poste émetteur devient récepteur et le poste récepteur devient-émetteurO A l'alternat suivant, les deux postes reprennent leur fonction initiale, la dernière trame émise étant la trame T0 (j = o). Dans la Fig. 1B, on suppose que cette dernière trame transmise n'a pas été reçue. Le poste récepteur envoie l'ordre TRo (i = 0), (ligne ES de la Fig. 1B) qui est reçu par le poste émetteur (ligne RS de la Figo 1B), On est dans le cas où i = j et le poste émetteur émet la trame T1 (ligne EP de la Fig. 1B), (j =1).Dans ces conditions la trame T0 a été sauts Le poste récepteur réémet le signal TRo (i = O) qui est reçu par le poste émetteur (ligne RS de la Fig. 1B). On est dans le cas où i = j - 1 et le poste émetteur retransmet les deux dernières trames émises reTO et reT1 (re = réémission)O Dans la Fig. 1C on suppose que la dernière trame transmise (j = O) a bien été reçue. Le posterécepteur envoie l'ordre TR1 (i = 1) (ligne ES de la Fig. lc) qui est reçu par le poste émetteur (ligne RS de la Fig. 1C). On est dans le cas où i = j + 1 et le poste émetteur procède à l'émission de deux nouvelles trames T1 et T2. La Fig. 1D est relative à des pertes répétées, au cours de la transmission de la première ou des premières trames. Le posterécepteur envoie le signal TR (ligne ES de la Fig. 1D) qui est reçu per le poste émetteur (ligne RS dela Fig. 1D). Le poste émetteur émet les trames T0 et T1 dont on suppose qu'elles ne sont pas reçues. 600ms après le premier signal TR, le poste récepteur en émet un second (ligne ES de la Fig. lD) qui est reçu par le poste émetteur (ligne RS de la Fig. 1D). Le poste émetteur retransmet les deux premières trames reTO et reT et on suppose que de nouveau elles ne sont pas reçues. Avec cette fois-ci un retard de 700ms après le second signal TR le poste récepteur en émet un troisième (ligne ES de Ja Fig. 1v) qui est reçu par le poste émetteur (ligne RS de la Fig. 1D). Le poste émetteur retransmet une deuxième fois les trames reT0 et reT1. Les ayant reçues, le poste récepteur envoie le signal TR1 d'accusé de réception de reT0 puis TR2 d'accusé de réception de reTt et ainsi de suite. La manière dont on répète les ordres TR. en cas de pertes de trames est la même que celle qui vient d'être décrite pour l'ordre TR. La première répétition a lieu après 600ms et la seconde après 700ms. Dans le cas de la Fig. 1A, le poste récepteur a la rapidité voulue pour absorber les trames à la vitesse elles lui arrivent. Ceci se traduit par le fait que 11 envoi du signal TR. par le poste récepteur commence dès la fin de la réception de la trame T. l par ce poste récepteur. Dans la Fig. 1E, le poste récepteur est trop lent et il limite la vitesse d'envoi des trames par le poste émetteur. Le signal TRo (ligne ES de la Fig. 1D) est envoyé par le poste récepteur avec un retard sur la fin de la réception de la trame T2 et il est reçu par le poste émetteur (ligne RP de la Fig. 13) (i = 0). La dernière trame émise est T0 (J = 0). Le poste émetteur émet donc la trame T1 (ligne EP de la Fig. 12) qui est reçue par le poste récepteur (ligne RP de la Fig. 1D). A la fin de la réception de T1, le poste récepteur s'attend à recevoir T2 et envoie TR2 qui est reçu par le poste émetteur (i = 2). La dernière trame émise est T1 (å = 1). On se trouve dans le cas où i = i + 1 et le poste émetteur émet les deux-nouvelles -trames T2et T0. En se référant maintenant à la Fig. 2 qui représente l'algo- rithme du programme de l'équipement de transmission, on voit que l'équipement étant en attente, la réception de l'ordre TR provoque l'émission des trames T0 et T1 puis le retour en attente de l'équipement. La réception de ltordre TR1 ou de l'ordre TR2 provoque l'émission de la trame T2 et la mise en mémoire de l'indice 2 (plus généralement j) de la dernière trame transmise T2. L, arrivée d'un signal TRj provoque l'émission de la trame Tj+1.L'arrivée d'un signal TRj+1 provoque l'émission des trames Tj+1 et Tj+2 et l'arrivée d'un signal TRj-1 provoque la réémission des trames En se référant à la Fig. 3,11 représente un termin nateur ou un ordinateur et 21 un ordinateur ou un terminal d'ordi- nateut. Les transcepteurs effet 21 sont reliés à des équipements logiques de transmission de données 10 et 20 conforme à l'invention. Ces équipements logiques 10 et 20 sont eux mêmes reliés à des modems 12 et 22. Les modems 12 et 22 sont reliés entre eux par une ligne téléphonique présentant une voie principale à 1200 bits par seconde et une voie de retour ou de supervision à 75 bits par seconde. Les équipements logiques 10 et 20 approvisionnent les modems en données et commandent les sens de transmission sur la voie à haute capacité et la voie à faible capacité. Si l'équipement 10 est émetteur et l'équipement 20 récepteur, le modem 12 a sa borne d'émission connectée à la voie à haute capacité et sa borne de réception connectée à la voie à faible capacité et le modem 22 a sa borne d'émission connectée à la voie à faible capacité et sa borne de réception connectée à la voie à forte oapacité.Si les rôles des équipements 10 et 20 sont inverses 2 les sens sur les voies à haute et faible capacités sont également inversés. Des modems connectables à deux voies dont l'une à forte capacité (1200 bits par seconde) et l'autre à faible capacité (75 bits par seconde) sont connus dans la technique notamment par l'avis NO 23 du Comité Consultatif International Téléphonique et Télégraphique. A la ligne téléphonique 100 reliant les modems 12 et 22 peuvent titre raccordés des postes téléphoniques 14 et 24 par l'intermédiaire de commutateurs 15 et 25. Entre les transcepteurs 11 et 21 et les équipements de transmission de données 10 et 20, sont interposées des interfaces 13 et 23 (Fig. 4). Ces interfaces comprennént, dans chaque sens, huit fils d'information numérotés respectivement BEo à BE7 et Bso à BS7 = = bit entrant ; BS 5 bit sortant), deux fils de régulation désignés respectivement par PARE et PARS (PAR = pret à recevoir E = entrant t S = sortant) et par DOPE et DOPS (Dop = données protes ; E = entrant ;S = sprtant), un fil indiquant la nature de l'informations données ou signalisation, désigné respectivement par /S)E et (D/S)S, deux fils d'initialisation désignés respectivement par DIE et DIS (DI = demande d'initialisation ; E = entrante S = sortante) et CIE et CIS (CI = cessation demande d'initialisation; E = entrante ; S = sortante) et deux fils de terre TS (terre de signalisation) et TP (terre de protection). Dans la suite, on ne considérera que les signaux DOPE, DOPS, PARE, PARS. Dans les équipements 10 et 20 sont compris des coupleurs à 11 interface, respectivement 102 et 202, des coupleurs au modem, respectivement 103 et 203, un processeur, respectivement 101 et 201, une mémoire, respectivement 104 et 204, et un circuit de vérification cyclique de redondance, respectivement 105 et 205. Les différents circuits d'un équipement sont - réunis par un bus, respectivement 106 et 206. Le coupleur 103 avec le modem 12, ou 203 avec le modem 22, est représenté sur la Fig. 5. Il comprend essentiellement un transmetteur-récepteur asynchrone universel TRAPU 30, connecté d'un côté au modem 12 par les connexions d'émission et de réception EP et RP relatives à la voie principale, et par les connexions ES et RS relatives à la voie de supervision. On sait qu'un transmetteurrécepteur asynchrone universel remplit les fonctions de convertisseur série-parallèle et parallèle-série et celles d'adjonction et de vérification de bits de start et de stop. Le transmetteur-récepteur asynchrone universel 30 est également relié à un registre de transmission de données 31, à un registre de réception de données 32, à un registre de commande du transmetteur récepteur asynchrone universel 33 et à un registre de contrôle 34 de ce même TRAU. L'aiguillage des données ou des instructions entre le bus 106 relié au processeur 101 et les registres 31 à 35 est fait par le multiplexeur 36 ou le démultiplexeur 37 selon le sens de circulation des données. Le multiplexeur 36 et le démultiplexeur 37 sont adressés par le registre d'adresses 38. Une horloge 39 distribue des impulsions aux fréquences de 1200, 600 et 75 par seconde. Le mot de commande du transmetteur-récepteur asynchrone universel venant du processeur et envoyé par celui-ci dans le registre 33 comprend les bits suivants : - NB et NB2 qui donnent le nombre de bits par caractère selon le code NB1 NB2 Nombre de bits par caractère O 0 5 1 0 6 0 1 > 7 1 1 8 - TSB qui donne le nombre de bits de stop; si TSB = O, il y a un bit de stop ; si TSB = 1, il y a deux bits de stop ; - NP qui commande l'insertion ou la suppression du bit de parité , - EPS qui commande la polarité de l'imparité; si EPS = 0, l'impa- rite est relative au nombre de zéros du mot transmis ; si EPS = 1, l'imparité est relative au nombre de uns du mot transmis - ER qui commande le choix de la voie principale conne voie d'émis sion ou de réception, et corrélativement le choix de la vdie de supervision comme voie de rée potion ou d'émission - DB qui marque le debut d'un blocs Si DB = 1, on est au début d'un bloc. La combinaison des bits ER et DB permet de définir le;s fréquences émission et réception de lthorloge 39, d'après le tableau suivant DB ER Fréquence Fréquence émission réception 1 1 600 75 o 7 1200 75 1 0 75 1200 75 1200 Les commandes directement écnangées entre le registre 35 et le modem sont définies dans l'avis 24 du Comité Co########## Téléphonique et Télégraphique et ne sont nas décrites ici en détail. Toutefois, lors de l'explication du @ onctionnoment, on donnera le rôle de certains bits de commande du modem. Le transmetteur-recepteur asynchrone universel 30 transmet au processeur, par l'intermédiaire du registre 34, les bits suivants erreur de parité - rE erreur de cadrage - OR erreur de cadence - EOC fin de caractère - TBMT registre d'émission vide. Chaque fois qu'une donnée est envoyée par le processeur vers le modèm, le bit TBMT passe à zéro. Il repasse à un lorsqu'un octet est transféré dans le registre à décalage d'émission du TRAU, ce qui provoque une interruption du programme en cours pour charger de nouveau le registre d'émission 31. - DA donnée présente. Quand un octet venant du modem est désérialisé dans le registre à décalage de réception du TRAU, le bit DA tinsse à un, ce qui provoque une interruption du programme en cours pour transférer dans le registre de récent ion 32 et dans la mémoire 104 ou 204 l'octet en cours de réception. Le fonctionnement est le suivant Un des deux transcepteurs (11 ou 21) voulant échanger des données avec l'autre, ltopérateur établit la communication au moyen du cadran du poste 14 ou 24. Une fois la communication établie, les commutateurs 15 et 25 sont placés sur la position "Modem". Chaque processeur 101 ou 201 envoie alors au modem, par le registre de commande du modem 35, un mot dans lé quel le bit DPEP (demande pour émettre sur voie principale) est égal à t, ce qui a pour effet de faire émettre par le modem la porteuse de la voie principale. A l'autre extrémité, le bit DPP, qui traduit la détection de la porteuse sur la voie principale, est reçu dans le registre 35. Cette récention provoque une interruption de programme et le processeur arrête 11 envoi du signal DIEP. Le poste qui a le premier detecté la porteuse se trouve en position de réception. Le processeur de ce poste envoie alors au modem par le registre de commende 35 un mot dans loquel le bit DPES (demande pour émettre sur voie de supervision) est égal à 1, ce qui a pour effet de faire émettre par le modem la porteuse de la voie de supervision. En même temps, il envoie au transmetteur-récepteur asynchrone universel un mot dans lequel le bit ER est-un zéro, ce oui place le TRAU dans la position "émission sur la voie de supervision". A l'autre extrémité, le bit DPS, qui traduit le détection de la porteuse sur la voie de supervision, est reçu dans le registre 35.Cette réception provoque une interruption de programme et le processeur place le transmetteur-réoepteur asynchrone universel sur la position "émission sur la voie principalen en lui envoyant, par l'intermédiaire du registre de commande du TRAPU 33, un mot dans lequel le bit ER est un un. Le poste récepteur envoie alors l'ordre TR qui est reçu dans le registre 32 du poste -émetteur dont le processeur, à la réception de cet ordre, fait passer de la mémoire 104 ou 204 au registre 31 les trames T0 et Ti octet par octet et avec les débuts de trames et le processus se poursuit comme il a été expliqué en relation avec les Figs. 1A à 1E. Le transcepteur-émetteur Il ou 21 dialogue avec la mémoire 104 ou 204 dont une partie, 1041 ou 204i, sert de mémoire-tampon destinée à ltaccumulation des octets formant les trames à émettre, tandis que la seconde partie, 1042 ou 2042, est une mémoire-tampon destinée a l'accumulation des octets formant les trames reçues. Tant qutil y a de la place dans la mémoire-tampon, le processeur remplit le tampon avec les octets fournis par le transcepteur 11 ou 21. Dans ce but, il envoie à ce transcepteur un signal PARS et celui-ci retourne un octet et un signal. DOPS. Quand la mémoire-tampon estpleine, le signal PARS cesse et le transcepteur attend. Côté réception, le transcepteur 11 ou 21 envoie un signal PARE quand il peut recevoir une donnée et le processeur transfère alors de la mémoire-tampon au terminal un octet et un signal DOPE. On vois que le signal PARE ou PARS indique que le transcepteur ou le registre qui reçoit les octets (1041 ou 204i, registre d'entrée du terminal relié à l'équipement récepteur) est apte à les recevoir et le signal DOPS ou DOPE indique que le transcepteur ou le registre qui transmet les octets (registre de sortie du transcepteur relié à l'équipement émetteur 1042 ou 2042) a en fait des octets à transmettre. Dès que l'équipement en position de réception a reçu six trames correctes, il provoque automatiquement, s'il a quelque chose à émettre, l'envoie sur la voie de supervision d'un ordre R dont effet a été décrit dans l'entrée en matière et expliqué en relation avec la Fig. 1A. il résulte de la description qui précède que l'objet principal de l'invention, qui consiste à asservir la vitesse de transmission sur la capacité de l'extrémité réceptrice ou sur la capacité de la voie principale quand c'est cette dernière qui limite la vitesse de transmission, est bien atteint. En effet, si par exemple le poste transcepteur 11 est en cours d'émission, il émet jusqutà ce que la mmoire-tampon 1041 de l'équipement 10 soit pleine, c'est-à-dire tant qu'il reçoit des signaux PARS. La memoire-tampon 1041 se vide par trames entières dans la voie principale et son débit de vidage est commandé par les signaux TRi émis par l'équipement 20 en cours de réception. Corrélativement, la mémoire-tampon 2042 se remplit; simultanément, elle se vide dans le transcepteur 21 en cours de réception. Si donc le transcepteur 21 en cours de réception, pour une raison ou une autre, ne peut plus recevoir de données, il n'envoie plus de signal PARE. La mémoire-tampon 2042 continue à se remplir jusqu'au moment où elle est pleine. A ce moment, l'équipe- ment 20 n'envoie plus de signaux TRi et la mémoire 1041 continue à se remplir. Quand elle est pleine, elle stoppe, par l'absence de signaux PARS, le transcepteur en cours d'émission. L'arrêt de 21 a donc entratné l'arrêt de 11 mais 11 ne starrête que quand 2042 et 1 41 ont été remplies RE V NDICATI ONS 1 - Système de transmission de données du type asynchrone fonctionnant à l'alternat, comprenant un équipement émetteur de données relié à un poste transmetteur de données et ayant une mémoire-tampon d'émission pour accumuler les mots de données fournis par ledit poste transmetteur et un circuit récepteur d'ordres, et un éqt)ipement récepteur de données relié à un poste récepteur de données et ayant une mémoire-tampon de réception pour accumuler des mots de données à transmettre audit poste récepteur et un circuit émetteur d'ordres, caractérisé en ce qutil comprend deux voies de transmission, l'une ayant une capacité en bits par seconde forte et l'autre une capacité en bits par seconde faible, des moyens de connecter sélectivement lesdits équipement émetteur de données et équipement récepteur de données à la voie à forte capacité et lesdits circuit récepteur d'ordres et circuit émetteur d'ordres à la voie à faible capacité, en ce que la réception d'un mot de données dans la mêmoire-tampon de l'équipement récepteur provoque l'envoi d'un ordre par le circuit émetteur d'ordres et que la réception d'un ordre par le circuit récepteur d'ordres provoque 11 envoi d'un mot de données de la mémoire-tampon de l'équipement émetteur à l'équipement récepteur et en ce que l'équipement émetteur de données envoie un signal au poste transmetteur de données tant que sa mémoire-tampon n'est pas pleine et que le poste récepteur de données reçoit un signal de l'équipement récepteur de données lui demandant des données, d'où il résulte que le débit du poste transmetteur de données est asservi au débit du poste récepteur de données et à celui du moyen de transmission utilisé. 2 - Système de transmission de données conforme à la revendication 1, caractérisé en ce que les mots de données et les ordres occupent des rangs dans une mtme séquence cyclique et que la réception d'un mot de données de rang déterminé par la voie à forte capacité provoque 1' émission en retour, par la voie à faible capacité, d'un ordre de rang immédiat-ment supérieur et que la réception d'un ordre de ranb déterminé par la voie à faible capacité provoque l'émission d'au moins le mot de do;;ulées de rang immédiatement supérieur en retour par la voie à forte capacité0 3 - Système de transmission de donnees conforme à la revendication 2, caractérisé en ce que les mots de données et les ordres occupent des rangs respectivement j et i dans une morne séquence cyclique i, j = 1, 2, 3, que la réception d'un mot de données de rang déterminé par la voie à forte capacité provoque l'émission en retour, par la voie à faible capacité, d'un ordre de rang ininédia- tement supérieur et que la réception d'un ordre de rang donné i par la voie à faible capacité provoque, selon la valeur du rang j du dernier mot de données transmis, les opérations suivantes - émission d'un nouveau mot si i = j - émission de deux nouveaux mots si i = j + i - réémission des deux derniers mots émis si i = j - i en rctour par la voie à forte capacité. 4 - Système de transmission de données conforme à la revendication 1, caractérisé en ce que l'équipement récepteur de données comprend des moyens de compter les trames reçues et des moyens de provoquer l'envoi d'un ordre particulier par son circuit émetteur d'ordres quand le compte de trames a atteint un nombre prédéterminé et que l'envoi de cet ordre fait passer l'équipement récepteur en position d'équipement émetteur et que la réception dudit ordre particulier par le circuit récepteur d'ordres de l'équipement émetteur fait passer cet équipement émetteur en position d'équipement récepteur0