Brevet FR2254817A1 — publié le 19750711

La présente invention concerne un mécanisme de commande pas à pas électronique programmable pour la restitution pas à pas d'ordres en fonction d'annonces en retour également appelées pas à pas. On connatt déåà un tel mécanisme décrit dans le catalogue S214 "Schaltkreissystem SIMATIC C3" , mai 1973, p.2/5, édité par la société Siemens ÂG. Dans une commande automatique de séquence, le mécanisme pas à pas commande le déroulement dans le temps des différents processus. Ires ordres du mécanisme qui agissent sur les entrées du signal de commande des différents groupes fonctionnels, sont déclenchées pas à pas par des annonces en retour que le mécanisme de commande reçoit de ces groupes fonctionnels. Dès qu'une telle annonce en retour indique par exemple un dérangement, le déroulement normal du programme est abandonné, et l'on saute à un pas prévu pour un tel dérangement. Dans ce cas, avec le mécanisme de commande pas à pas électronique connu, il y a d'abord, dans un premier pas, émission d'un ordre de saut, puis, dans un pas suivant, exécution du saut Cela complique la programmation et réduit la vitesse de travail du dispositif programmateur. La présente invention a par conséquent pour objet de réaliser un mécanisme de commande pas à pas électroni- que facile a' programmer et fonctionnant de façon particulièrement rapide. Selon l'invention, ce résultat est atteint avec un mécanisme du type précité par la combinaison des élé- ments suivants a) une mémoire d'opérations, une mémoire d'adresses d'opérations et une mémoire d'adresses de saut, mémoires dont les entrées d'adressage sont attaquées ensemble et en parallè le par les sorties d'un compteur pas à pas commandé par une impulsion d'horloge b) des moyens d'appel ou interrogation de condition, constitués par un multiplexeur dont les entrées d'adressage sont, ainsi que celles d'étages émetteurs d'ordre, reliées aux sorties de la mémoire d'adresses d'opérations, les informations étant appliquées aux entrées de signal dudit multiplexeur c) une liaison entre les sorties de la mémoire d'a dresses de saut et les entrées de présélection du compteur pas à pas d) un commutateur (aiguillage) commande', transmettant une impulsion d'horloge au compteur pas à plus, cela soit à l'entrée de comptage d'impulsions d'horloge de ce dernier, soit à son entrée de positionnement e) un circuit d'interprétation dont les entrées sont reliées aux sorties de la mémoire d'opérations et à la sortie du multiplexeur, ce circuit d'interprétation commandant ledit commutateur et engendrant des signaux de validation à destination du multiplexeur ou des étages émetteurs d'ordres. Le mécanisme pas à pas selon l'invention n'a besoin d'aucun ordre supplémentaire de saut. Comme une adresse de saut est adjointe à chaque pas, il en résulte que le saut est possible parallèlement à l'exécution de chaque opération, cela sans qu'il y ait besoin d'un pas supplémentaire pour l'ordre de saut. Aucun ordre de saut n'a plus à être programmé. Un mécanisme de commande pas à pas électronique programmable, tel que celui prévu par l'invention, est décrit ci-après, à titre d'exemple non limitatif, en se référant au dessin annexé sur lequel la figure 1 représente le schéma d'un dispositif selon l'invention ; et les figures 2 et 3 représentent respectivement un commutateur (aiguillage) commandé et un circuit d'interprétation. le mécanisme de commande pas à pas représenté sur la figure 1 comporte une mémoire 1 d'opérations, une mémoire 2 d'adresses d'opérations et une mémoire 3 d'adresses d'ordre de transfert ou de saut. Ces mémoires-sont réalisées sous la forme de mémoires à contenu fixe. Les adresses pour les mémoires 1 , 2 et 3 sont formées par un compteur pas à pas 12 qui est commandé par l'impulsion T1 d'une horloge 14. Dans la mémoire d'opérations 1 sont inscrits les codes propres aux différents types d'opérations. Ces codes ou signes peuvent, par exemple correspondre à la table de codage suivante X = os Y = 0 ,,,,, "ordre" X = o, Y = 1 .* "ordre de commande de mémoire" X = 1, Y = 0 .... "transfert ou saut si condition satisfaite" X = 1 ,Y = 1 .... transfert ou saut si con dition non satisfaite" Dans la mémoire 2 d'adresses d'opérations, sont inscrites les adresses des différents ordres stockés dans les étages 6, 7 et 9 émetteurs d'ordres.L'étage 6 sert à l'é- mission d'ordresipulsionnels, l'étage 7 à l'émission d'ordres prolongés (impulsions prolongées grâce à des bascules 8), et l'étage 9 à-l'émission d'ordres stockés dans la mémoire 10 qu'il commande Il y a émission d'un ordre, sélectionné par l'adresse d'opérations à laquelle il est associé, lorsque l'é- tage émetteur d'ordre concerné est validé par un circuit d'interprétation 4 qui interprète à chaque fois le code dtopéra- tion et les conditions présentes Selon l'invention, il est prévu, en plus de la mémoire 1 d'opérations et de la mémoire 2 d'adresses d'opérations, une mémoire 3 d'adresses de saut ou d'ordres de transfert. les adresses de saut sont appliquées aux entrées EVl2 de présélection du compteur pas à pas 12, par l'intermédiaire d'une mémoire tampon lle Le circuit d'interprétation 4 amène un ai- guillage ou commutateur commandé 13, par exemple à la position représentée et provoque ainsi l'application de l'impulsion Tl de l'horloge 14 à l'entrée ET13 du compteur pas à pas 12. Celui-ci progresse alors avec l'impulsion T1 et, par ses sorties Â12,-commande les adresses dans les mémoires 1, 2-et 3. Aux sorties de ces mémoires apparaissent simultanément le code d'opération et l'adresse d'opérations du pas suivant, ainsi qu'une adr-esse de saut ou de transfert. Cette dernière est appliquée aux entrées de préparation de la mémoire tampon 11. lorsqu'apparaît l'impulsion T2 d'une deuxième horloge 15, cette adresse de saut est inscrite dans la mémoire tampon 11 et parvie-nt ainsi aux entrées -EV12 de présélection du compteur pas à pas 12. L'impulsion d'horloge T2 est choisie de façon à n'apparatre que pendant les pauses de l'impulsion T1. Une adresse de saut n'est admise dans le compteur 12 que s'il doit y avoir un saute Sis par exemple, le code d'opération est: X b 1, Y 0 O-.... "saut si condition satisfaite", et si le multiplexeur 5 transmet, en tant que moyen d'interrogation ou d'appel de condition, un signal de condition satisfaite, le circuit d'interprétation 4 commute alors le commutateur 13 et applique l'impulsion suivante TI provenant de l'horloge 14 à l'entrée ES12 de positionnement du compteur 12. Lors de l'impulsion suivante, le compteur 12 va alors non pas pro -gresser avec celle-ci, mais passer aussitôt à une valeur correspondant à l'adresse de saut présente à ses entrées EV12 de présélection.L'avantage essentiel obtenu est que l'on peut amorcer n'importe quel as de programme désiré sans avoir à recourir à un ordre supplémentaire de saut. L'adresse d'opérations est présente aux-entrées d'adressage des étages émetteurs d'ordre 6, 7 et 9. Ces derniers. font office de décodeurs. En présence du code d'opération X " 0, Y = 0 le circuit d'interprétation 4 valide les étages 6 et 7. En présence du code d'opération r - o, y 2 1 c'est l'étage 9 qui est validé pour transmettre des ordres à la mémoire 10. Pour connaître les conditions existantes, lorsque le code d'opération est X r 1 ; Y = O (ou encore x = 1, Y n 1), le multiplexeur 5 faisant office de moyens d'interrogation-de condition est validé. Celui-ci, en fonction des adresses apparaissant à ses entrées d'adressage EA5, relie à la sortie A5 celles de ses entrées de signal ES5 sur lesquelles sont présentes les informations en retour relatives aux "conditions" (ou à la condition) considérées. La programmation du mécanisme de commande pas à pas selon l'invention est particulièrement simple. I1 suffit simplement de tenir compte du fait qu a chaque ordre est en principe adjoint l'adresse du pas suivant comme adresse de saut. I1 n'y a donc plus à programmer des ordres séparés pour les sauts. La figure 2 représente un exemple d'aiguillage ou commutateur commandé convenant pour assumer la fonction du commutateur 13. C'est en fonction du signal â-î1en- trée de commande ES13 que l'impulsion Tl de l'horloge 14 est appliquée soit à l'entrée ES12 de positionnement, par l'intermédiaire de la porte ET 16 , soit g l'entrée BS12 du compteur pas à pas 12 par l'intermédiaire de la porte ET 18. Lorsque l'entrée ES12 est soumise à un signal de commande, l'entrée BU12 est bloquée par un étage inverseur 17. La figure 3 représente un exemple de réalisation d'un circuit d'interprétation 4. Ce circuit interprète les signaux apparaissant aux sorties X et Y de la mémoire 1 d'opérations et à sortie A5 du multiplexeur 5 jouant le rôle de moyen d'interrogation de condition.Le circuit d'interprétation 4 fournit un signal de commande à l'entrée ES13 de commande de l'aiguillage ou commutateur 13, et fournit des signaux de validation aux sorties 25, 26 et 27 pour les différents étages émetteurs d'ordres. lorsqu'fun saut doit avoir lieu (code d'opération : X M 1, Y = O ; ou X M 1, Y M 1), ure bascule 19 est préconditionnée , de façon correspondante, en son entrée de préparation Vl9, puis se trouve positionné par l'apparition à son entrée d'horloge 219 de l'impulsion suivante T2 provenant de l'horloge 15.En présence d'un code d'opération x = 0, Y = 0, relatif à un ordre, les étages 6 et 7 émetteurs d'ordre sont validés par leurs entrées de validation raccordées à la sortie 25 . les ordres de l'étage 6 émetteur d'ordre correspondent à une impulsion de l'impulsion d'horloge 22. Les ordres prolongés de 11 étage émetteur d'ordre 7, 8 ont à chaque fois une durée égale au temps compris entre deux flancs montants successifs du signal d'horloge 22. En présence du code d'opération X - O, Y 1 l'entrée de validation de l'étage émetteur d'ordre 9 pour les ordres de commande de mémoire est validée via une porte 3T 24 et la borne de sortie 26. Les ordres de commande de mémoire agissent sur la mémoire 10. En présence de conditions (code d'opération X - 1, Y = O ; ou I = 1, Y = 1), le multiplexeur 5, en qualité de moyen d'appel ou interrogation de condition, est validé par la sortie 27 . L'état d'entrée de la condition adressée est appliqué à l'entrée de préparation V19 de la bascule 19 via un circuit logique OU- exclusif constitué par des portes NI (20 , 21 et 22) . Selon le code d'opération, l'état correspondant à la condition est soit inversé par le circuit OU-exclusif, soit non inversé. La bascule 19 est elle aussi positionnée, lors du saut, par l'impulsion -T2 de l'autre horloge 15. R E V E N D I C h T I O N S 1. Mécanisme de commande pas à pas électronique programmable pour la restitution pas à pas d'ordres en fonction d'annonces en retour également appelées pas à pas caractérisé par le fait qutil comporte en combinaison : une mémoire d'opérations, une mémoire d'adresses d'opérations et une mémoire d'adresses de saut, mémoires dont les entrées d'adressage sont attaquées ensemb-le et en parallèle par les sorties d'un compteur pas à pas commandé par une impulsion d'horloge, des moyens d'appel ou interrogation de condition, constitués par un multiplexeur dont les entrées d'adressage sont, ainsi que celles d'étages émetteurs d'ordre7 reliées aux sorties de la mémoire d'adresses d'opérations, les informations étant appliquées aux entrées de signal dudit multiplexeur, une liaison entre les sorties de la mémoire d'adresses de saut et les entrées de présélection du compteur pas à pas, un commutateur (aiguillage) commandé, transmettant une impulsion d'horloge au compteur pas à pas, cela soit à l'entrée de comptage d'impulsions d'horloge de ce dernier, soit à son entrée de positionnement, un circuit d'interprétation dont les entrées sont reliées aux sorties de la mémoire d'opérations et à la sortie du multiplexeur, ce circuit d'interprétation commandant ledit commutateur et engendrant des signaux de validation à destination du multiplexeur ou des étages émetteurs d'ordres. 2. Mécanisme de commande selon la revendication 1, cazac;érisé par le fait que la mémoire d'opérations, la mémoire d'adresses d'opérations et la mémoire d'adresses de saut, sont réalisées sous la forme de mémoires à valeurs fixes. 3. Mécanisme de commande selon la revendication 1, caractérisé parle fait que les sorties de la mémoire d'adresses de saut sont reliées, par l'intermédiaire d'une mémoire tampon aux entrées de présélection du compteur pas à pas