Brevet FR2225898A1 — publié le 19741108

L'invention est du domaine des moyens de transformation d'un ensemble de trames MIC en trains numériques et inversement. On rappelle qu'une trame MIC à trente voies téléphoniques plus deux voies annexes comprend 32 intervalles de temps (IT) contenant chacun n bits servant à coder un échantillon (pour les trente voies téléphoniques) ou à fournir un signal auxiliaire (pour les deux autres voies). L'invention concerne en particulier des moyens logiques simples pour transformer un ensemble de n voies MIC parallèles, numérotées de 1 à n, en n trains numériques dont le premier contient tous les bits n" 1 des IT successifs des n trames, le deuxième contient tous les bits nO 2 des IT des n trames, etc., jusqu'au nième et inversement. Les moyens utilisés comprennent des moyens de retard en combinaison avec des moyens de sélection temporelle. Il existe différents cas où les n bits d'un IT dtune trame MIC, arrivant en série dans chaque trame, doivent être réémis en parallèle sur n trains numériques. Par exemple en commutation temporelle, un IT arrivant sur une voie temporelle correspondant au demandeur doit être retransmis dans une voie temporelle correspondant à l'appelé. Cette opération, effectuée par calculateur, exige un multiplexage série-parallèle suivi d'un démultiplexage parallèle-série du type ci-dessus Des transformations du même type se rencontrent également dans les détecteurs de parole multiplex utilisés dans les dispositifs concentrateurs de voies (type CELTIC par exemple). Pour effectuer de tels regroupements, il est connu d'utiliser n registres à décalage à n bascules ou arrive chaque trame HIC, associés à n mémoires tampons comprenant également n bascules chacune. Soit pour n = 8, cas le plus fréquent (1 bit de signe plus 7 bits numériques par IT), 64 + 64 = 128 bascules. L'invention propose une autre solution nécessitant seulement 64 bascules en tout, soit pour un multiplexeur, soit pour un démultiplexeur, associées à un sélecteur temporel constitué par un ensemble de circuits simples : portes ET, circuits OU. Le montage selon l'invention comprend, en tête d'un sélecteur temporel, des organes de retard sur chaque voie incidente, de zéro à n-l temps d'horloge, et derrière le sélecteur temporel, des organes de retard sur chaque sortie pour le regroupement, allant de n à un temps d'horloge. Les retards étant produits par des registres à décalage, on a en tout n fois n bascules entre les arrivées et les 2 2 sorties, donc n bascules au total, au lieu de 2.n dans le montage connu. La solution de l'invention va être exposée en détail en se référant aux figures annexées, parmi lesquelles - les figures 1,(a) et (b), présentent des schémas symboliques d'un multiplexeur et d'un démultiplexeur, respectivement ; - les figures 2,(a) et (b) sont des diagrammes de fonctionnement simplifiés d'un multiplexeur et d'un démultiplexeur de l'invention, respectivement - la figure 3 est un schéma d'un exemple de réalisation - la figure 4 est un schéma d'un groupe de conditionneurs fonctionnant en sélecteurs temporels, faisant partie du schéma selon la figure 3. FIGURES I, (a) et (b) - Les figures 1, (a) et (b), symbolisent le fonctionnement d'un multiplexeur et d'un démultiplexeur selon l'invention, respectivement. On a pris pour base la valeur du paramètre n = 8. Le multiplexeur M (figure 1(a) reçoit sur huit entrées huit trames MIC, dont chaque IT comprend huit bits, désignées par Ma, Mb, ... Mg, Mh, respectivement. Dans chaque trame MIC, les bits d'un IT défilent en série. A la sortie du multiplexeur M, on trouve huit trains numériques T1, T2, T7, T8, fournissant en parallèle les huit bits, respectivement, de chaque IT. La figure l(b) symbolise un démultiplexeur D qui réalise le processus inverse : il reçoit huit trains numériques T1 à T8, où les bits de même indice défilent en parallèle, et émet huit trames MIC Ma à Mh, où les huit bits d'un même défilent en série. Dans le cas de trames MIC comportant sept bits par IT (n = 7), le nombre de trames et de trains serait ramené à sept bien entendu. FIGURES 2,(a) et (b) - Les figures 2,(a) et (b), symbolisent le principe de base de l'invention. Chacune consiste en un tableau matriciel où les bits sont groupés de façon différente à l'entrée et à la sortie. Dans la figure 2(a), la première ligne contient de gauche à droite les bits 1 des différentes trames Mh à Ma, tels qu'ils se présentent dans un registre à décalage à un instant donné ; la deuxième ligne contient les bits 2 des trames Mg à Ma, et ainsi de suite. On constate que les trames MIC Ma à Mh progressent dans le tableau matriciel dans un sens parallèle à la diagonale. Les trains numériques de sortie progressent dans le sens horizontal, à partir des cases formant la diagonale du carré. La moitié droite du tableau sous la diagonale n'est pas utilisée. Dans la figure 2(b) on trouve une disposition réciproque, avec les trains Tl à T8 progressant parallèlement à la diagonale et les trames MIC Ma à Mh sortant dans le sens horizontal au niveau de la diagonale. Un tableau selon les figures 2,(a) ou (b), comporte donc - sur la première ligne un registre à décalage de 8 bits, sur la deuxième ligne un registre à décalage de 7 bits,... - sur la huitième ligne un registre à décalage de I bit. L'ensemble du dispositif doit donc comprendre, en plus, des organes assurant la progression des trames (ou train numériques) selon la-diagonale et la sélection de chaque bit vers sa destination respective. La progression selon la diagonale du tableau matriciel est assurée par d'autres registres à décalage, de longueur échelonnée de O à 7 bits, comme on le montrera ci-dessous. FIGURE 3 - La figure 3 est un schéma d'ensemble de l'appareil complet, dans le cas du multiplexeur. Les registres du tableau précédent désignés par R (figure 2(a)) sont représentés dans la partie droite. L'horloge de décalage est l'horloge du MIC (2,048 NHz L'entrée de chacun des registres R est désignée par Ep, avec p variant de 1 à 8. Sur la partie gauche de la figure 3 on représente la trame MIC Ma, point d'application S1 sur la première ligne. Sur la deuxième ligne, la trame Mb est décalée d'un temps d'horloge au point S2, et et ainsi de suite, jusqu'à ia huitième ligne, où la trame Mh est décalée de sept temps d'horloge au point S8. Ces retards sont effectués par des registres à décalage, désignés globalement par R', dont le premier à zéro bascule, le deuxième une bascule, etc., le huitième sept bascules, de sortie respective S1,S2,...S8. FIGURE 4 - Un ensemble de conditionneurs logiques formant un ensemle C associent chaque entrée Ep aux sorties S1 à S8 des registres R' et à des temps d'horloge élémentaires numérotés ti à t8. La loi générale de sélection est de la norme Ep = F (S1, S2, .... S8, ti, t2, ... t8). Pour trouver la loi, on prend par exemple la première ligne du tableau de la figure 2(a) hl gi fl el dl cl bl al l'entrée El du registre R correspondant a reçu à l'instant tl la sortie S1, à l'instant t2 la sortie S2, ... à l'instant t8 la sortie S8. Pour l'entrée El, la loi de sélection est donc : El = S1.t1 + S2.t2 + S3.t3 + ... + S8.t8 D'une manière générale Ep = S1.tp t S2.t(p+1)m8 + S3.t(p+2)m8 + ... +S8.t(p+7)m8 L'expression t(...)m8, où m8 remplace modulo 8, signifie que les indices correspondants doivent être pris chaque fois entre I et 8. La figure 4 représente de façon condensée un tel ensemble de conditionneurs, 1 8 1 8 comprenant huit circuits OU J1 à J8 et huit fois portes ET : K1 à K1, ... K8 à K8. On voit que la sélection des sorties Si des registres R' par les temps ti joue différemment pour les diverses entrées Ep des registres R. On a décrit en détail un multiplexeur selon l'invention, mais llidendité de structure des figures 2,(a) et (b), prouve que la constitution d'un démultiplexeur est absolument identique. REVENDICATION Multiplexeur série-parallèle et démultiplexeur parallèle-série pour n trames MIC dont chaque intervalle de temps contient n éléments binaires, circulant sur n lignes et n trains numériques circulant également sur n autres lignes, caractérisés en ce qu'ils contiennent du côté de l'entrée n registres à décalage R', de longueur zéro sur la première ligne, un sur la deuxième ligne, ... n-l sur la nième ligne, de sorties respectives S1, S2, ...Sn, du côté de la sortie n registres à décalage, de longueur n sur la première ligne, n-l sur la deuxième ligne, ... un sur la nième ligne, d'entrées respectives El; E2, ... En, ainsi qu'un ensemble de n conditionneurs fonctionnant en sélecteurs temporels contenant chacun n portes ET recevant respectivement les diverses sorties Si, ... Sn, et une porte OU à n entrées et une sortie qui est reliée à une entrée El, E2, ... En d'un des registres R.