Brevet FR2212709A1 — publié le 19740726

La présente invention se rapporte aux temporisateurs à résistance et condensateur destinés à commander des circuits de charge, et qui présentent des intervalles de fermeture et d:ouvertI1re nouvant titre sélectionnés indépendamment, et qui peuvent etre-répétés continuellement ou interrompus automatiquement après une série déterminée dtopérations de fermeture et d'-ouverture, de manière à maintenir ensuite le circuit de charge dans un état prédéterminé. L'invention s'applique plus particulièrement aux circuits de commande de moteur à auto-temporisation destinés à des appareils de prise de vues entraînés par moteur. Le brevet des Etats-Unis dtAmérique NO 3 703 649 décrit un circuit temporisateur destiné à commander un appareil de prise de vues, et qui comporte un premier et un second circuits de temporisation, et un premier et un second circuits de commande de démarrage. Chaque circuit de temporisation consiste en un circuit intégrateur à constante de temps comprenant une résistance et un condensateur connectés en série, un circuit de détection de niveau et de déclenchement, et un circuit de maintien. Le premier et le second circuits de commande de démarrage sont interconnectés respectivement entre une source dtalimentation et le premier et le second circuits de temporisation, de manière que chaque circuit de commande de démarrage soit connecté ou déconnecté par un signal de commande provenant de l'autre circuit d commande de démarrage. Les circuit de temporisation sont commandés alternativement par les circuits de commande de démarrage, et les signaux de sortie des deux circuits de temporisation sont appliqués à une porte ET de manière à produire un signal de commande de l'appa- reil de prise de vues. lie circuit temporisateur comporte des commutateurs destinés à le placer sélectivement dans l2un de plusieurs modes de fonctionnement. Mais le circuit de temporisation décrit ci-dessus ntest pas avantageux car Si le temporisateur est commandé répétitivement, le temps de maintien de la première commande diffère du temps de maintien de chacune des suivantes. En outre, les variations de la tension de la source nuisent au bon fonctionnement du temporisateur. li'invention concerne donc un temporisateur perfectionné qui peut fonctilcnner non seulement dans un mode cyclique perma- nent, mais également dans l'un quelconque de quatre autres modes qui seront décrits par la suite. Ce temporisateur fonctionne de façon stable en dépit des variations de la tension de la source. lie circuit de commande de charge selon l'invention peut fonctionner dans cinq modes différents, grâce à la combinaison d'un temporisateur à résistance et condensateur à cycle répété et d'un circuit d'interruption. Dans le premier mode de fonctionnement, le circuit de commande de charge exécute en permanence un cycle de fermeture et dtouverture à une fréquence prédéterminée. Dans le second mode de fonctionnement, si un commutateur de fonctionnement est manoeuvré, le circuit de commande de charge est d'abord amené, puis maintenu à l'état de fermeture pendant une période prédéterminée, puis il est amené et maintenu en permanence à l'état d'ouverture.Dans le troisième mode de fonctionnement, si le commutateur de fonctionnement est manoeuvré, le circuit de commande de charge est d'abord amené, puis maintenu à l'état d'ouverture pendant une période prédéterminée, puis il est amené et maintenu en permanence à l'état de fermeture. Dans le quatrième mode de fonctionnement, si le commutateur de fonctionnement est manoeuvré, le circuit de commande de charge est d'abord amené, puis maintenu à l'état d'ouverture pendant une période prédéterminée, puis il est amené et maintenu à l'état de fermeture pendant une autre période prédéterminée, et il est ensuite amené et maintenu en permanence à ltétat d'ouverture.Dans le cinquième mode de fonctionnement, si le commutateur de fonctionnement est manoeuvré, le circuit de commande de charge est d'abord amené, puis maintenu à l'état de fermeture pendant une période prédéterminée, puis il est amené et maintenu à l'état d'ouverture pendant une autre période prédéterminée, et il est ensuite amené à nouveau et maintenu en permanence à l'état de fermeture. li'invention sera décrite plus en détail en regard des dessins annexés à titre dtexemples nullement limitatifs et sur lesquels, les mêmes références dCsignent des composants identiques. la figure l est un diagramme synoptique d'un premier mode ae fonctionnement dtvn circuit temporisateur de commande de charge selon l'invention la figure 2 est un schéma du circuit de la figure 1 la figure 3 est un diagramme de temps illustrant le premier mode de fonctionnement du circuit de la figure 1 la figure 4 est un diagramme synoptique d'un second mode de réalisation de l'invention la figure' 5 est un diagramme synoptique d'un troisième mode de réalisation de l'invention la figure 6 est un diagramme synoptique d'un quatrième mode de réalisation de l'invention la figure 7 est un diagramme synoptique d'un cinquième mode de réalisation de l'invention ;; les figures 8 et 9 sont respectivement des schémas du quatrième et du cinquième modes de réalisation des figures 6 et 7 ; la figure 10 est un diagramme synoptique d'un sixième mode de réalisation de l'invention la figure il est un schéma du circuit de la figure 10 et les figures 12, 13 et 14 sont des diagrammes de temps qui illustrent les différents modes de fonctionnement du dispositif selon l'invention. La figure 1 est un diagramme synoptique d'un premier mode de réalisation d'un temporisateur à résistance et condensateur à cycle répété possédant un premier mode de fonctionnement dans lequel le-temporisateur exécute en permanence un cycle de fermeture et d'ouverture à une fréquence prédéterminée. Un circuit bistable ou basculeur 1 comprend deux éléments amplificateurs 1a et lb interconnectés entre eux avec une réaction positive, de manière que lorsque l'élément la se trouve à l'état "1", l'autre élément lb se trouve à l'état "0" et réciproquement.Lorsque l'élément lb est à ltétat "l", un premier élément 2 de décision dtétat initial est amené en état de décharger complètement le con densateur dtun premier intégrateur RC z comprenant ce condensa ter et une résistance (ce qui sera appelé par la suite état d'intégration initial). Lorsque l'amplificateur lb est à l'état "0", l'élément de décision 2 est amené en état de libérer le condensateur de son état initial pour déclencher l'opération dtintcgration effectuée par l'intégrateur 3.Lorsque la tension aux bornes du condensateur du premier intégrateur 7 atteint un niveau prédéterminé, un premier détecteur à seuil ou circuit de déclenchement 4 délivre un signal de déclenchement qui est appliqué à l'élément la du circuit basculeur 1, de manière que cet élément la soit amené à l'état "0", et l'élément lb à l'état " 1 " . Un circuit 5 de commande de charge est amené à l'état de fermeture lorsque l'élément la est amené à.l'état "1", et il est amené à l'état d'ouverture lorsque l'élément la est amené à l'état "0", de manière à commander une charge. Un second élé- ment 6 de décision d'état initial est placé en état de ramener ltintégrateur 7 à résistance et condensateur dans son état initial où l'élément la est à l'état "1", de sorte que le condensateur d'un second circuit intégrateur RC constitué par ce condensateur et une résistance est complètement déchargé (état dtinté- gration initial).Lorsque l'élément la est amené à l'état "0", le second élément de décision est amené en état de libérer le condensateur de son état initial, de manière à déclencher le fonctionnement du second intégrateur RC 7. Un- second circuit de déclenchement 8 délivre un signal de déclenchement lorsque la tension aux bornes du condensateur du second intégrateur 7 atteint un niveau prédéterminé. A la commande d'un signal de déclenchement provenant du second détect-eur à seuil ou circuit de déclen- chement 8, l'élément lb du circuit basculeur 1 est amené à l'état "0" et l'élément la est amené à l'état "1". lie fonctionnement du temporisateur dans le premier mode sera maintenant décrit. Il sera supposé que l'élément la du circuit basculeur 1 est amené à ltétat "1" et que l'élément lb est à l'état "0". lie premier élément de décision 2 est alors amené en état de libérer le condensateuz du premier intégrateur de son état initiai, de syrte que 'opération d'intégration de ce premier intégrateur est déclenchée.Du fait que l'élément la est à l'état "1", le circuit 5 de commande de charge est à l'état de fermeture. lie second élenent de décision 6 se trouve en état de décharger le condensateur du second intégrateur 7, de sorte que ce dernier est amené à l'état dtintégration initiale.Lorque la tension aux mornes du condensateur dtintégration du premier in tégrateur 3 atteint un niveau prédéterminé, le premier circuit de déclenchement 4 délivre un signal de déclenchement, à la commande duquel le premier élément la est amené à l'état ztO" et l'élément lb à l'état "1". lie circuit 5 de commande de charge est alors amené à ltétat d'ouverture et le second élément de décision est amené en état de libérer le second intégrateur 7 de son état d'intégration initiale. Ce second intégrateur 7 commence donc son opération d'intégration.Puisque l'élément lb est à l'état "1", le premier élément de décision 2 est en état de maintenir le premier intégrateur 3 dans l'état d'intégration initiale. Lorsque la tension aux bornes du condensateur du second intégrateur 7 atteint un niveau prédéterminé, le second circuit de déclenchement 8 délivre un signal de déclenchement à l'élément lb du circuit basculeur 1, et cet élément lb est amené à l'état "0", et l'élément la passe à l'état "1". lie temporisateur à cycle répété est donc revenu dans son état initial, et les opérations décrites ci-dessus se répètent. Dans le temporisateur à cycle répété de la figure 1, les circuits 2, 3 et"4 consistent en un premier circuit à retard Y et les circuits 6, 7 et 8 en un second circuit à retard M. lia figure 2 est un schéma du temporisateur à cycle répété représenté sous forme d'un diagramme synoptique sur la figure 1. lie circuit basculeur 1 est constitué par des résistances R4 à R11 et des transistors T3 et T5 qui correspondent respectivement aux éléments amplificateurs lb et la. lie premier intégrateur est constitue par une résistance R1 et un condensateur Cl et le second intégrateur est constitué par une résistance R15 et un con denaaeur C2. lie circuit 5 de commande de charge est constitué par une résistance R12, une charge li et des transistors T? et T8. le premier élément de décision 2 est constitué par un transistor T2 et le premier circuit de déclenchement 4 est constiqué par des transistors T1 et T6 et des résistances R2 et R3. lie second élément de décision 6 est constitué pai un transistor T10 et des résistances R16 et R17 et le second circuit de déclen chbment 8 est constitué par des transistors T4 et T9 et des résistances R13 et R14. lia tension d'alimentation E du circuit temporisateur est fournie par une source d'alimentation E. La forme d'onde A de la figure 3 représente la tension aux bornes du condensateur dtintégration C1 ; la forme d'onde B représente le courant de base du transistor T6 ; la forme d'onde C représente les états de fermeture et d'ouverture du transistor T3 ; la forme tonde D représente la tension aux bornes du condensateur dtintégration C2 ; la forme d'onde E représente le courant de base du transistor T4 ; et la forme tonde F représente les états de fermeture et d'ouverture du transistor T5. lie premier mode de fonctionnement sera maintenant décrit en détail. il sera supposé qu'à l'instant to, le transistor T3 du circuit basculeur 1 est amené à l'état bloqué et le transistor T5 à l'état conducteur. lie transistor T2 est donc bloqué tandis que les transistors T7, T8 et T10 sont conducteurs. La tension aux bornes du condensateur C1 augmente avec le temps, tandis que la tension aux bornes du condensateur C2 est nulle puisque ce condensateur est court-circuitéwpar le transistor T10. Puisque le transistor T8 est conducteur, un courant est fourni à la charge L. Ce mode de fonctionnement est également prévu dans les modes de réalisation qui seront décrits par la suite en regard des figures 4 à 14. La base du transistor Tl est connectée au point de jonction entre les résistances R2 et-R3 qui divisent la tension E de la source dtalimentation t de manière qu'au moment où laten- sion aux bornes du condensateur Cl (potentiel d'émetteur) augmente au-delà du potentiel de base déterminé par le rapport des résistances R2 et R3, c 2 est-à-dire lorsque le potentiel d'émetteur dépasse la tension seuil Vs1 entre l'émetteur et la base du transistor T1, ce transistor T1 soit amené à 11 état conducteur. lie temps (t0-t1) nécessaire pour que le premier intégrateur 3 fasse passer le transistor T1 de l'état d'intégration initiale à l'état conducteur est déterminé par Lorsque le transistor Tl est amené à l'état conducteur, son courant de collecteur circule dans la base du transistor 26 pour le débloquer.Par conséquent, le potentiel de base du transistor T5'annule, et ce transistor est bloqué, tandis que le transistor T3 est débloqué. il en résulte que le transistor T2 est amené à lteStat conducteur, et quril court-circuite ainsi le condensateur CI. lia tension aux bornes du condensateur Cl devient nulle et le transistor Tl est amené à l'état bloqué. Bye courant de base du transistor T6 s'annule. Ce courant de base consiste en une impulsion représentée par la forme d'onde B sur la figure 3. Lorsque le transistor T5 est amené à l'état bloqué, les transistors T7, T8 et T10 sont égalementbloqués de sorte que la ten s ion aux bornes du condensateur C2 peut augmenter avec le temps. Autrement dit, le fonctionnement du second intégrateur est déclenché. Puisque le transistor T8 est bloqué, aucun alimentation n'est fournie à la charge L. lies circuits se trouvent dans les états indiqués entre les instants tj et t2 sur la figure 3. Lorsque la tension aux bornes du condensateur C2 et le potentiel d'émetteur dutransistor T9 augmentent au-delà d'une tension de référence'déterminée par les résistances R13 et R14, c'est-à-dire lorsque le potentiel d'émetteur dépasse la tension seuil Vs2 entre fa base et l'émetteur du transistor T9, ce dernier est amené à l'état conducteur. lie temps (t1-t2) nécessaire pour que le second intégrateur amène le transistor T9 à l'état conducteur est déterminé par Lorsque le transistor T9 est amené à l'état conducteur, son courant de collecteur circule dans la base du transistor T4 à l'amener à l'état conducteur Far conséquent, le potentiel de base du transistor T3 s'annule, de sorte que ce transistor est bloqué et le transistor T5 est débloqué. lies iransistors T7, T8 et T10 scnt étalement amenés à l'état conducteur, de sorte que le condensateur C2 est court-circuité par le transistor T10. La tenson aux bornes du condensateur-C2 s'annule donc, de sorte que le transistor T9 est bloqué. Par conséquent, le courant ae base du transistor T4 stannule. Ce courant de base a la forme d'une impulsion, comme le montre la forme tonde E de la figure 3. Du falt que le transistor T8 est amené à l'état conducteur, un courant est fourni à la charge L et la tension aux bornes du condensateur C1 augmente avec le temps. lie mode suivant de fonctionnement entre t2 et t3 est sensiblement le même que celui entre t0 et tl. Ensuite, les opérations se poursuivent cycliquement de la manière décrite ci-dessus. Ainsi qu'il a été décrit précédemment, dans le premier mode de réalisation, un courant est fourni à la charge L pendant une période t0-t1 qui est déterminée par le premier intégrateur 7 et le premier circuit de déclenchement 4, et la fourniture de courant à la charge L est interrompue pendant une période t1-t2 qui est déterminée par le second intégrateur 7 et le second circuit de déclenchement 8. lies durées des périodes d'établissement et d'ouverture peuvent être déterminées indépendamment l'une de l'autre par le réglage des résistances variables R1 et R15. lie second mode de réalisation illustré par le diagramme synoptique de la figure 4 autorise un second mode de fonctionnement dans lequel, après la manoevvre d'un commutateur de commande, le circuit de commande de charge est d ' abord amené et maintenu à l'état de fermeture pendant une période prédéterminée, puis il est amené et maintenu en permanence à l'état d'ouverture.Le circuit est sensiblement le même que celui du premier mode de réalisation décrit ci-dessus, à l-'exception près qu'un circuit dtin- terrupteur, sous forme dùne mémoire 9, est connecté au second circuit de déclenchement 8 lia mémoire 9 possède un état "1" et un état "0". Lorsque la mémoire 9 est à l'état "1", le second cir cuit de déclenchement 8 est bloqué, de sorte qu'aucun signal de déclenchement n'est appliqué à 1'élément lb du circuit basculeur 1. lia mémoire 9 est agencée de manière à entre amenée de l'état "0" à l'état "1" à la commande du signal de déclechement provenant du premier circuit de déclenchement 4 lorsque le commuta teûr SW1 est fermé, et à se maintenir dans cet état "1" jusqu'à ce qu'elle soit ramenée à l'état 1011. lie second mode de fonctionnement sera maintenant décrit. il sera supposé que la mémoire 9 se trouve à l'état ItOH lorsque le commutateur STf1 est ouvert. lie second circuit de déclenchement 8 n'est pas bloqué de sorte que le mode de fonctionnement est identique à celui du premier mode de réalisation, c'est-àdire que les opérations de fermeture et d'ouverture se poursuivent cycliquement en permanence comme dans le premier mode de fonctionnement. Lorsque le commutateur SW1 est fermé, la mémoire 9 se trouve à l'état "0" jusqu'à ce que le premier circuit de déclenchement 4 fournisse un signal. Par conséquent, les opérations de fermeture et d'ouverture périodiques se déroulent cycliquement comme dans le cas où le commutateur SW1 est ouvert.A la commande du signal de déclenchement provenant du premier circuit de déclenchement 4, l'élément la d circuit basculeur 1 est amené à l'état tlOtt et l'élément lb à l'état l. lie premier élément de décision 2 est amené à l'état où il ramène l'intégrateur 3 à l'état initial, et le circuit de commande de charge 5 est amené à l'état d'ouverture. lie second élément de décision 6 est amené à l'état de libération du second intégrateur de son état initial, de sorte que cet intégrateur commence son opération d'intégra- tion. A la commande du signal de déclenchement provenant du premier circuit de déclenchement 4, la mémoire 9 passe à l'état '1. Autrement dit, cette mémoire 9 mémorise l'information. Puisque la mémoire 9 est maintenue à l'état 1:111, mme si la tension aux bornes du condensateur du second intégrateur 7 atteint un niveau prédéterminé, le second circuit de déclenchement 8 est bloqué et ne délivre aucun signal. Par conséquent, les opérations de fermeture et d'cuverture sont interrompues, et le circuit de commande 5 est maintenu à Irétat dxouverture, selon ce second mode de fonctionnement. le troisième mode de réalisation de la figure 5 peut fonctionner dans le premier et dans le second moau , et il est réalisé sensiblement de la même manière que le second mode de réalisation, à l'exception près qu'un troisième circuit 10 de décision d'état initial est intercalé entre la mémoire 9 et le second intégrateur 7. lie troisième élément de décision 10 est agencé de manière à être amené en état de libérer lrintégrateur 7 de son état initial lorsque la mémoire 9 se trouve à lrétat "0", et dans l'état de placer l'intégrateur à l'état initial lorsque la mémoire 9 se trouve à l'état "1".Le second intégrateur 7 est commandé à la fois par le second et par le troisième circuit de décision 6 et 10 pour entre amené à l'état initial. Autrement dit, le second intégrateur 7 est amené à l'état initial à la commande du signal provenant de l'un ou l'autre des éléments de décision 6 ou 10. Ce troisième mode de réalisation fonctionne de la manière suivante. Lorsque le commutateur SW1 est ouvert, les cycles de fermeture et d'ouverture se répètent comme dans le cas du second mode de réalisation de la figure 4. Lorsque le commutateur SW1 est fermé, les opérations de fermeture et d'ouverture se répètent jusqurà ce que le premier circuit de déclenchement 4 délivreun signal.Plus particulièrement, lorsque l'élément la du circuit basculeur 1 est amené à l'état "0" et l'élément lb à ltetat 11111 à la commande du signal provenant du premier circuit de déclenchement 4, le premier élément de décision 2 est amené en état de placer l'intégrateur 3 dans l'état initial. lie circuit de commande de charge 5 connecté à ltélément la du circuit basculeur est amené à l'état d2ouverture lie second circuit de décision 6 est amené en état de libérer l'intégrateur 7 de son état initial. La mémoire 9 est déclenchée par le signal provenant du premier circuit de déclenchement 4, et elle est amenée à l'état "1". Autrement dit, le signal de déclenchement est mémorisé. Par con- séquent, le troisième élément de décision 10 est maintenu en état de placer l'intégrateur 7 à l'état initial de manière qu'il ne puisse exécuter son intégration. Par conséquent, le second circuit de déclenchement 8 est bloqué et les opérations de fer meture et dtouerture sont interrompuesb Le circuit de commande de charge 5, connecté à rééet la du circuit basculeur, est maintenu en permanence à l'état d'ouverture selon ce second mode de fonctionnement. lie quatrième mode de réalisation illustré par la figure 6 peut également fonctionner dans le premier et dans le second mode , et il est à peu près semblable au second mode de réalisation de la figure 4, à l'exception près que le signal de sortie de la mémoire 9 est appliqué su second élément de décision 6 au lieu du second circuit de déclenchement 8. Le second circuit de décision 6 est donc commandé par les signaux de commande provenant du circuit basculeur 1 et de la mémoire 9.Plus particulièrement, le second circuit de décision 6 est commandé par le signal provenant du circuit basculeur I lorsque la mémoire 9 est est à ltétat "0, mais lorsque cette mémoire/à l'état 1, le second élément de décision 6 est amené en état de placer lrintégrateur 7 dans son état initial, indépendamment de l'état du circuit basculeur 1. Lorsque le commutateur SW1 est ouvert, les opérations de fermeture et d'ouverture se répètent cycliquement comme dans le cas du second mode de réalisation. Lorsque le commutateur SW1 est fermé, les opérations de fermeture et d'ouverture se répètent cycliquement jusqu'à ce que le premier circuit de déclenchement 4 émette un signal. A la commande du signal de déclenchement, l'élément 1a du circuit basculeur 1 est amené à l'état "0" et l'élément lb à l'état "1", de sorte qu'à la commande du signal provenant dt circuit basculeur 1, le second élément de décision 6 est amené en état de placer l'intégrateur 7 à l'état. initial. Mais la mémoire 9 est amenée simultanément a l'état "1" et le second élément de décision 6 et donc maintenu en état de placer l'intégrateur 7à itétat initial. Les opérations de fermeture et d'ouverture sont donc irterromp-es et le circuit de commande de charge 5 est maintenu en permanence à l'état d t ouverture. lie cinol3ième mode de réalisation illustré par la figure 7 peut également fonctionner dans le premier et dans le second mode, et il est sensiblement identique au quatrième mode de réa lisaticn de la figure 6, à ltexception que la sortie de 2a mé- moire 9 est connectée au circuit de commande de charge 5 au lieu du second élément de décision 6. Par conséquent, le circuit de coininande de charge 5 est commandé par les signaux de commande provenant du circuit basculeur 1 et de la mémoire 9.Autrement dit, le circuit de commande de charge 5 est commandé par le signal provenant du circuit basculeur 1 lorsque la mémoire 9 est à l'état "C", mais il peut être amené à l'état "0" par-le signal "1" provenant de la mémoire 9, indépendamment du signal de commande du circuit basculeur 1. Lorsque le commutateur SW1 est ouvert, les opérations de fermeture et d'ouverture se répètent cycliquement comme dans le cas du second mode de réalisation de la figure 4. Lorsque le commutateur '8W1 est fermé, et avant que le premier circuit de dé clenchement 4 ne délivre son signal, les opérations de fermeture et d'ouverture se poursuivent.Mais à la commande du signal provenant du premier circuit de déclenchement 4, la mémoire 9 est amenée à l'état 111 de sorte que le circuit de commande de charge 5 est maintenu en permanence à ltétat dtouvertureO La figure 8 est un schéma du quatrième mode de réalisation illustré par la figure 6 sous forme d'un diagramme synoptique. lie circuit basculeur 1, le premier et le second intégrateurs 3 et 7, ainsi que le circuit de commande de charge 5 sont semblables à ceux du premier mode de réalisation de la figure 1. lie premier circuit de déclenchement 4 est constitué par des tran s stores Tî, T11 et T6 et des résistances R2, R3, R18 et R21. De second élément de décision 6 et le circuit de commande de charge 5 comprennent un transistor T10, des réslstances R16 et R17 et une diode D ; le second circuit de déclenchement 8 est constitué par des résistances R1) et R14 et des transistors T4 et T9. La mémoire 9 consiste en un thyristor ou un redresseur au silicium commandé et en des résltances R19 et R20. lie thyristor, ou redresseur au silicium commandé est bloqué lorsque la mémoire est à l'état 0, et il est amené à l'état conducteur ou état 1 lorsque la mémoire 9 est à l'état 8'1". Lorsque le commutateur SW1 est fermé, le transistor T11 du circuit de déclenchement 4 est amené à l'état cond-cteur, le thyristor est déclenché à ltétat tel", de sorte que la tension aux bornes de la résistance 2a, ctest-à-dire la sortie de la mémoire 9, est appliquée à la base du transistor T10 du second élément de décision 6 de manière à maintenir ce transistor débloqué. lie fonctionnement du circuit de la figure 8 sera maintenant décrit. il sera supposé que le transistor T3 do circuit basculeur 1 est bloqué et que le transistor T5 est débloqué, le thyristor étant bloqué et le commutateur SW1 ouvert. lie transistor T2 est bloqué tandis que les transistors T7, T8 et T10, sont à l'état conducteur0 La tension aux bornes du condensateur C1 augmente avec le temps, tandis que la tension aux bornes du condensateur C2 court-circuité par le transistor T10, est nulle. Puisque le transistor T8 est conducteur, un courant est fourni à la charge li. La tension aux bornes du condensateur C1, et par conséquent le potentiel de base du transistor T1 dépasse son potentiel d'émetteur après une période prédéterminée, de sorte que ce transistor est amené à l'état conducteur.Des transistors T11 et T6 sont donc amenés à l'état conducteur, de sortie que le transistor T3 du circuit basculeur 1 est débloqué et le transistor T5 est bloqué. lie transistor T2 est amené à l'état con duScteur et court-circuite le condensateur Cl. Ce dernier est donc maintenu à l'état initial0 Lorsque le transistor T5 est bloqué, les transistors T8, T7 et T10 sont également bloqués de sorte que la tension aux bornes du condensateur C2 commence à augmenter avec le temps. Puisque le transistor T8 est bloqué, aucun courant ntest fourni à la charge li. Lorsque la tension aux bornes du condensateur C2, et par conséquent le potentiel d'émetteur du transistor T9 dépasse le potentiel de base après une période prédéterminée, ce transistor est amené à ltétat conducteur, ainsi que le transistor 24. lie transistor T3-du circuit basculeur 1 est donc bloqué et le transistor T5, débloqué. Ensuite, les mimes opérations de ferme ture et dtouverture se répètent cycliquement. Lorsque le commutateur SW1 est fermé, les opérations de fermeture et d'ouverture se poursuivent jusqu'à ce que le transistor T11 soit amené à l'état conducteur. En fonctionnement avec le commutateur SW1 fermé, lorsque la tension aux bornes du condensateur Ci dépasse le potentiel dtémetteur du transistor T1, ce dernier est amené à ltétat conducteur, de sorte que les transistors Til et T6 sont également débloqués, ainsi que le thyristor ou redresseur commandé au silicium. En outre, lorsque le transistor Tîl est amené à l'état conducteur, l'état du circuit basculeur 1 est inversé. Autrement dit, le transistor T3 est amené à l'état conducteur et le transistor T5 est bloqué. lies transistors T8 et T7 sont également bloqués. Puisque le thyristor est à l'état conducteur, le transistor T10 n'est pas bloqué, mais il est maintenu à l'état conducteur. lie condensateur C2 reste donc dans son état d'intégration initiale, de sorte que les opérations de fermeture et d'ouverture sont interrompues. Autrement dit, le transistor T8 reste bloqué et le circuit de commande 5 est maintenu en permanence à ltétat dvouverture. La figure 9 est un schéma du cinquième mode de réali- station repr's.-'i! sur la figure 7 sous forme d'un diagramme synop tique. lie circuit de la figure 9 est sensiblement le ment que celui de la figure 8, à 11 exception près que la diode D est supprimée et qu'vu transistor T12 est introduit. Lorsque le commutateur SW1 est fermé et que le thyristor est. amené à l'état conducteur, le transistor T12 est également débloqué. Te potentiel de base du transistor T8 du circuit de commande de charge 5 deviens égal à son potentiel d'émetteur, de sorte que ce transistor T8 se bloque indépendamment du signal de commande provenant du circuit basculeur 1. lie circuit de commande de charge 5 est donc maintenu en permanence à l'état d'ouverture. Dans les modes de réalisation décrits ci-dessus, le temporisateur est bloqué avec le circuit de commande de charge 5 maintenu à l'état d'ouverture, mais il est entendu que moyennant une modification appropriée, le temporisateur peut fonctionner dans un troisième mode, après la manoeuvre du commutateur 2 le circuit de commande de charge étant d'abord amené et maintenu à l'état d'ouverture pendant une période prédéterminée, puis amené et maintenu en permanence à l'état de fermeture. En outre1 au lieu d'un thyristor ou d'un redresseur au silicium commandé, un circuit basculeur avec des circuits complémentaires a' transistors PNP et NPN et une réaction positive peut convenir. En résumé, selon le second et le troisième modes de réalisation, le temporisateur à cycle répétitif peut être bloqué, le circuit de commande de charge étant maintenu automatiquement à l'état d'-ouverture ou à l'état de fermeture lorsque le commutateur swi est fermé. La figure 10 représente un sixième mode de réalisa tion susceptible de fonctionner dans le premier, le second et le quatrième mode. Dans le quatrième mode de fonctionnement, la manoeuvre d'un commutateur fait que le circuit de charge est d'abord amené et maintenu à l'état d'ouverture pendant une période prédéterminée, puis il est amené et maintenu à l'état de fermeture pendant une période prédéterlMinée, et il est enfin arnene' et maintenu en permanence à l'état d'ouverture.Ce mode de réalisation est pratiquement semblable au quatrième mode de réalisation décrit ci-dessus en regard de la filtre 6, à l'exeep~- tion près qu'un circuit 11 destiné à déterminer l'état initial ou la condition du circuit basculeur 1 - est connecté à ce circuit basculeur par l'intermédiaire d'un commutateur SW2. Par exemple, si le bras ou l-'armature mobile du commutateur SW2 ferme le contact SW2a, ltélément la du circuit basculeur 1 est amené à l'état "O" lorsqu'un commutateur de manoeuvre (commut-ateur SW3 de la figure 11) est fermé. La figure 11 est un schéma du sixième mode de réalisation du temporisateur dont les différents modes de fonctionnement peuvent être sélectionnés par des commutateurs SW1 et SW2. lie sixième mode de réalisation est un temporisateur à fonctions multiples destiné particulièrement à commander le moteur dtun appareil de prise de vues entratné par un moteur. lie circuit basculeur 1, le premier et le second intégrateurs 3 et 7 et le circuit de commande de charge 5 sont sensiblement les mêmes que ceux du premier mode de réalisation. lie premier élément de décision est constitué par un transistor T2 ; le premier circuit de déclenche- ment comprend les transistors Ti, T14 et T6 et les résistances R2, R3, R3l, R32 et F33 ; le second circuit de décision comprend un transistor T10, des résistances R24, R25 et F26 et des diodes de blocage D1 et D2 ; le second circuit de déclenchement comprend les transistors T11, T12 et T4, ainsi que les résistances R13, R14, R20, R21 et R22. lie circuit 11 destiné à déterminer l'état initial du circuit basculeur 1 comprend un transistor 215, des résistances R27 et F28 et un condensateur C4 ; la mémoire 9 comprend un transistor T13, des résistances R30 et R29 et un condensateur C3. lie commutateur de démarrage 8W3 comporte deux contacts fixes SW3a et SW5b. Lorsque le contact 8W3a est fermé, le circuit temporisateur fonctionne, tandis que si le contact SW3b est fermé, le fonctionnement du temporisateur est interrompu. lie commutateur SW2 de détermination d'état initial comporte des contacts fixes SW2a et SW2b. lie commutateur SW1 a pour fonction de corumanner la mémoire 9. Autrement dit, lorsque le commutateur SW1 est ouvert, la mémoire 9 est commandée. lie fonctionnement du temporisateur dans le premier mode scra maintenant décrit en regard de la figure 12. Lorsque le commutateur S5;r1 est fermé, le temporisateur peut fonctionner dans le premier mode décrit ci-dessus en regard du mode de réa lisation de la figure 1. Pour déclencher le fonctionnement dans le premier mode, le contact SW3a du commutateur de commande SW3 est fermé. Ensuite, le temporisateur répète continuellement des cycles au cours desquels le circuit de commande de charge 5 est maintenu à l:état de fermeture pendant une période déterminée par le premier intégrateur, puis passe et est maintenu à d'ouverture pendant une période déterminée par le second inté grateur 7.Comme le montre la figure 12, les opérations de fermeture et d'ouverture se répètent cycliquement. Sur cette figure, la forme d'onde A représente la tension aux bornes du condensateur C1 ; la forme d'onde B réprésente le courant de base du transistor T6 ; la forme d'onde C représente les états déblo que et bloqué du transistor T5 ; la forme d'onde D représente la tension aux bornes du condensateur C2 ; la forme d'onde E représente le courant de base du transistor T4 ; et la forme blonde F représente les états bloqué et débloqué du transistor T3. Ensuite, le commutateur SWi est fermé et le contact SW2a du commutateur SW2 est fermé ; le contact SW3a du commuta -teur SW3 est fermé à ltinstant t1. L'alimentation est donc ap pliquée au temporigateur à instant t1 et le condensateur C4 est clargé pendant une très courte période, de sorte que le transistor T15 est amené à l'état conducteur.Ensuite, le transis tor T3 du circuit basculeur 1 est bloqué et le transistor T5 est amené à l'état conducteur, de sorte que les transistors T7, T8 et T10 sont également débloqués. lie transistor C2 du second inté grateur 7 est court-circuité par le transistor T10 de sorte que la tension aux bornes du condensateur C2 est nulle. Du fait que le transistor T8 est débloqué, un courant est fourni à la charge li. lie transistor T3 est bloqué de sorte que le condensateur C1 n'est pas court-circuité par le transistor T2..Par conséquent, la tension aux bornes du condensateur C1 augmente avec le temps, ainsi que représenté en A sur la figure 12. Lorsque la tension aux bornes du condensateur C1 a augmenté suffisamment, le transIs- tor mii est amené à l'état conducteur, à l'instant t2 de la figure 12, de sorte que les transistors T14 et T10 sont également déblo tués. lie commutateur SW1 court-circuite la base et 11 émetteur du transistor T13, de sorte que ce dernier est maintenu bloqué. Lorsque le transistor T6 est amené à ltétat conducteur, le tran sistcr T7 du circuit basculeur 1 est amené à état conducteur, et le transistor T5 est bloqué, de sorte que le transistor T2 est débloqué et la tension aux bornes du condensateur C1 est nulle. lies transistors Ti et T14 sont à nouveau bloqués. Un courant en forme d'impulsion est donc appliqué à la base du transistor T6, ainsi que le représente la figure 12 en B. Du fait que le transistor T5 est bloqué, les transistors T7, T8 et T-10 sont également bloqués. La fourniture de courant à la charge L est donc int errompue. La tension aux bornes du condensateur C2 augmente avec le temps, ainsi que le représente la figure 12 en D, jusqu'au point où le transistor Tii est amené à ltétat conducteur, à l'instant t3 de la figure 12. Par conséquent, les transistors T12 et T4 sont également amenés à l'état conducteur, de sorte que le transistor T3 du circuit basculeur 1 est bloqué et le transistor T5 est débloqué. lies transistors T7, T8 et T10 sont également débloqués et la tension aux bornes du condensateur C2 est amenée à zéro. Par conséquent, les transistors Til, T12 et T4 sont également bloqués à nouveau, de sorte qu'un courant en forme dsune impulsion est appliqué à la base du transistor T4, ainsi que le montre la figure 12 en E. Puisque le transistor T8 est débloqué, un courant est fourni à la charge li, et la tension aux bornes du condensateur augmente à nouveau en fonction du temps, ainsi que le représente la courbe A entre t et t 3 4 sur la figure 12. lies opérations de fermeture et d'ouverture se déroulent donc cycliquement dtune manière sensiblement identique à celle décrite ci-dessus en regard du mode de réalisation de la figure 1, jusqu'à ce que le commutateur SWisoit ouvert. Au cours de la description ci-dessus, le contact SW2a étant supposé fermé, mais il est bien entendu qu'un fonctionnement semblable peut entre obtenu lorsque le contact SW2b est fermé. Il faut cependant noter que si le contact SW2a est fermé, le circuit de commande de charge 5 est d'abord amené à l'état conducteur, puis placé à état d'ouverture, mais si le contact SW2b est fermé, le circuit e commande est d'abord amené à l'état d'ouverture, puis- il est placé à l'état de fermeture. lie second mode de fonctionnement du temporisateur de la figure 10, au cours duquel le circuit d commande de charge 5 est amené et maintenu à l'état conducteur pendant une période déterminée par le premier intégrateur, puis placé et maintenu en permanence à l'état d'ouverture, sera maintenant décrit en regard de la figure 13. Lorsque le commutateur SW1 est ouvert et le contact SW2a fermé, le contact Sr3a est fermé. Le transistor T15 est amené immédiatement à l'état conducteur, et le transistor T5 du circuit basculeur 1 est débloqué, de sorte que les transistors T7, T8 et T10 sont également amenés à l'état conducteur. Du fait que le transistor T8 est conducteur, un courant est fourni à la charge L. Puisque le transistor T10 est conducteur, le condensateur C2 est court-circuité. Autrement dit, l'état d'intégra- tion initial est établi. Le transistor T7 est bloqué, de sorte que le transistor T2 est également bloqué.La tension aux bornes -du condensateur C1 augmente donc avec le temps, ainsi que repré senté entre t5-et tf sur la figure 13. Lorsque la tension aux bornes du condensateur C1 atteint un niveau prédéterminé, le transistor T1 est débloqué à l'instant t6 de la figure 13, de sorte que le transistor T14 est également amené à l'état conducteur. La mémoire 9 fonctionne de la manière suivante. La base du transistor T13 est connectée au collecteur du transistor T14, par l'intermédiaire de la résistance R30 et la base du transistor Tri 4 est connectée au collecteur du transistor ri'1 3 par l'intermcdia~re dc la résistance R?9, de sorte qu'une réac tionpositive est assurée.Lorsque le transistor T1 est amené à l'état conducteur, les transistors T13 et T14 sont amenés et- maintenus à l'état conducteur. Le condensateur C3 est introduit pour éviter un fonctionnement erratique dû aux parasites produits lorsque la source dXalimentation est connectée.Puisque le transistor T14 est maintenu à l'état conducteur, les transistors T6 et T10 sont également maintenus à l'état conducteur, et puisque le trarsistor T6 est maintenu à l'état conducteur, le transistor T3 du circuit basculeur 1 est également maintenu à état conducteur. lie transistor T2 est également amené à l'état conducteur, de sorte que la tension aux bornes du condensateur Cl s'annule. lie transistor T1 est bloqué, mais le transistor T14 est maintenu débloqué, de sorte que le transistor T10 est également maintenu à l'état conducteur. La tension aux bornes du condensateur C2 reste nulle. lie transistor T5 est amené à l'état de blocage, de sorte que les transistors T7 et T8 sont également bloquées. Il en résulte qu'aucun courant n'est fourni à la charge li. lie circuit basculeur 1 ne change pas état, de sorte qu'aucun courant n'est appliqué à la charge L après t6. lie quatrième moce de fonctiotmement sera maintenant décrit en regard de la figure 14. Dans ce quatrième mode de fonctionnement, à la fermeture du commutateur SW3, le circuit de commande de charge 5 est amené à l'état d'ouverture pendant une période déterminée par le second intégrateur, puis il est maintenu à l'état de fermeture pendant une période prédéterminée par le premier intégrateur, et il est ensuite amené et maintenu en permanence à l t état d'ouverture. Lorsque le commutateur de mémoire SW1 est ouvert, et le commutateur SW2b fermé, le contact SW3a du coemutateur SW3 est fermé pour déclencher le fonctionnement dans le quatrième mode. Le transistor T15 est amené à état conducteur pendant une courte période, de sorte que le transistor T5 du circuit basculeur 1 est bloqué, et le transistor T3 débloqué. lie transistor T2 du premier circuit de décision est donc amené à l'état conducteur et le condensateur C1 est placé à l'état dtintégra- tion initial, sa tension aux bornes étant nulle. Du fait que le transistor T5 cst maintenu à l'état bloqué, les transistors T7, T8 et TîO sont maintenus bloqués.Par conséquent, la tension aux bornes du condensateur C2 augmente de t7 à t8, et pendant cette période, aucun ourlant n'est fourni à la charge li. Lorsque la tension aux bornes du condensateur C2 augmente pour débloquer le transistor Tii, les transistors T12 et T4 sont également amenés à lsétat conducteur. Ensuite le transistor T5 du circuit basculeur 1 est amené à 11 état conducteur, et débloque les transistors T7, T8 et TîO. La tension aux bornes du condensateur C2 s'annule donc et un courant est fourni å la charge L pendant la période qui commence à l'instant t8 de la figure 14. lie transistor T3 du circuit basculeur 1 est bloqué, de sorte que le transistor T2 est également bloqué. La tension aux bornes du condensateur C1 augmente, ainsi que le montre la forme d'onde A, de t8 à tg. Lorsque la tension aux bornes du condensateur C1 augmente suffisamment pour débloquer le transistor TI à l'instant t le transistor T14 est également amené et maintenu à l'état conducteur, de la manière décrite ci-dessus.Par conséquent, les transistors T6 et T10 sont également maintenus à état conducteur, et le transistor T3 du circuit basculeur 1 est débloqué, de sorte que la tension aux bornes du condensateur C1 s'annule à l'instant t9 de la figure 14. Puisque le transistor T5 est bloqué, les transistors T7 et T8 sont également bloqués 9t aucun courant n'est fourni à la charge L. Puisque le transistor T6 est maintenu à l'état conducteur, le circuit basculeur reste dans sa position deX sorte que le transistor T8 est maintenu blo qué. L'interruption de courant dans la charge li se poursuit donc. En résumé, dans le quatrième mode de fonctionnement, lorsque le contact de commutateur SW3 est fermé, alors que le contact de commutateur SW2b est fermé et le commutateur SW1 fermé, le circuit de commande de charge 5 est amené à l'état de fermeture pour fournir un courant à la charge L après une période déterminée par le second intégrateur, et il est maintenu à l'état de fermeture pendant une période déterminée par le premier inté gratteur. lie circuit de commande de charge 5 est ensuite maintenu en pbrmanence à l'état d'ouverture. A la lumière de cette description du quatrième mode de fonctionrwement, le cinquième mode de fonctionnement dans lequel le circuit de commande de charge 5 est d'abord amené à l'état de ferre ure, puis placé à l'état d'ouverture, puis ramené et maintenu en perllanence à 1 ltétat de fermeture, se comprend facilement. Dans le cinquième mode de fonctionnement, le circuit de charge est connecté de manière que le circuit de commande de charge 5 soit à l'état d'ouverture lorsque le transistor T5 est conducteur. Dans les modes de réalisation décrits ci-dessus, une polarisation inverse est appliquée aux transistors T1 et T9 du premier et du second circuit de déclenchement 4 et 8 avant4u1iîs ne scient déclenchés de manière qu'ils présentent une impédance d'entrée très élevée De longues constantes de temps d'intégration peuvent etre ainsi obtenues dans les intégrateurs. En outre, tous les composants des circuits sont interconnectés galvaniquement, de sorte que le temporisateur à cycle répétitif selon l'invention peut être utilisé dans une plage de tensions relativement large. En outre, ltinvention élimine la nécessité dtwn condensateur de couplage, de sorte que le temporisateur à cycle répétitif peut avoir de petites dimensions, et & re réalisé sous la forme d'un circuit intégré. lies problèmes de bruits peuvent ainsi entre pratiquement éliminés. L'invention concerne donc des temporisateurs à résistance et condensateur à fonctions multiples qui peuvent entre choisis de manière à fonctionner dans l'un quelconque de cinq mode fonctionnement différents, au moyen de simples commutateurs. Ces temporisateurs sont donc mieux adaptés à la photographie automatique que les unités de commande à moteur autotemporisation destinés à des appareils de prise de vues, mais ils peuvent également être utilisés pour exciter et désexciter des circuits électriques et des appareils de prise de vues en général, tels que ceux comportant des dispositifs électromagnétiques de déclenchement d'obturateurs, ainsi que pour exciter et désexciter les équipements associés. ~F ,T10JTS 1. Temporiateur de commande de charge, caractérisé en ce outil comporte un circuit bistable comprenant une première et une seconde entrées destinées à le placer respectivement dans un premier et dans un second états, ledit circuit bistable délivrant avx bores de sortie correspondantes, un premier et un second signal complémentairezen fiction de ltétat dudit circuit bistable, ledit temporisateur comportant également un premier circuit à retard commandé par ledit premier signal et destiné à produire un troisième signal retard, un second circuit à retard commandé par ledit second signal et destiné à produire un quatrième signal retardé, un circuit destiné à appliquer respectivement ledit troisième et ledit quatrième signal à ladite première et à ladite seconde entrée, de manière que ledit circuit bistable soit placé alternativement dans ledit premier et dans ledit second état, et un circuit de commande de charge réagissant à ltétat dudit circuit bistable et agencé de manière à entre placé en état dtalimenter ou. de désàiimenter une charge. 2. Temporisateur selon la revendication 1, caractérisé en ce qu1il comporte un circuit supplémentaire destiné à placer ledit circuit de commande de charge en état d'alimenter ou de désalimenter en permanence ladite charge après une période prédéterminée. 3. Temporisateur selon la revendication 2, caractéri -s en ce que ledit circuit supplémentaire comporte un circuit destiné à placer ledit circuit de commande de charge en état de désexciter la charge, indépendamment de l'état dudit circuit bistable. 4. Temporisateur selon la revendication 3, caractérisé en ce que ledit circuit supplémentaire comporte un circuit destiné à empecher que le quatrième signal soit appliqué à ladite seconde entrée dudit circuit bistable. 5. Temporisateur selon la revendication 4, caractérisé en ce que ledit circuit destiné à empocher que ledit quatrième signal soit appliqué à ladite seconde entrée comporte un circuit destiné à éviter que ledit second circuit à retard ne produise ledit quatri-Lae signal. 6. Temporisateur selon la revendication 5, caractérisé en ce que chacun desdits circuits retard comporte un circuit intégrateur, un circuit commandé parv celui associé dudit premier et dudit second signal de manière à placer ledit circuit d'inté gration dans ltétat initial, et un circuit de détection à seuil réagissant à celui associé desdits circuits d'intégration en produisant l'un desdits troisième et quatrième signaux. 7. Temporisateur selon la revendication 6, caractérisé en ce que ledit circuit qui empoche que ledit second circuit à retard ne produise ledit quatrième signal, comporte un circuit destiné à bloquer celui associé desdits circuits de détection à seuil. 8. Temporisateur selon la revendication 6 > caractérisé en ce que ledit circuit qui empoche que ledit second circuit à retard ne produise ledit quatrième signal comporte un circuit destiné à interdire que 12 intégration ne soit effectuée par celui associé desdits circuits d intégration. 9. Temporisateur selon la revendication 8, caractérisé en ce que ledit circuit qui interdit 11 intégration comporte un circuit destiné à maintenir ledit dernier circuit d2intégra- tion dans l'état initial. 10. Temporisateur selon la revendication 8, caractérisé en ce que ledit dernier circuit d'intégration comporte un condensateur et une résistance connectés en série, ledit circuit destiné à interdire l'intégration comprenant un transistor qui court-circuite ledit condensateur. 11. Temporisateur selon la revendication 2, caractérisé en ce qutil comporte un circuit de démarrage destiné à déclencher le fonctionnement dudit temporisateur dé commande de charge, et vn dispositif commandé par ledit circuit de demarrage.et destiné à placer sélectivement ledit circuit bistable dans l'un ou l'autre dudit premier et dudit second états. 12. Temporisateur selon la revendication 2, caractérisé en ce que.ledit circuit supplémentaire comporte une mémoire possédant un état "1" et un état "O", ladite mémoire passant de l'état "O" à ltétat "1" à la commande de l'un desdits troisième et quatrième signaux. 13. Temporisateur selon la revendication 12, caractérisé en ce que ladite mémoire comprend deux transistors dont les électrodes sont interconnectées de manière à assurer une réaction positive. 14. Temporisateur selon la revendication 12, caractérisé en ce que ladite mémoire est constituée par un redresseur commandé 15. Temporisateur selon la revendication 1, caractérisé en ce que chacun desdits circuits à retard comprend un circuit d'intégration, un circuit commandé par celui associé desdits premier et second signaux de manière à déterminer l'état initial dudit circuit d'intégration, et un détecteur à seuil commandé par celui associé desdits circuits d'intégration de manière à produire l'un desdits troisième et quatrième signaux.