Brevet FR2221873A1 — publié le 19741011

L'invention est du domaine des transmissions téléphoniques du type MIC dans lesquelles, pour améliorer le rapport signal/bruit, on effectue une compression des niveaux à l'omission suivant une loi prédeterminée, et une expansion inverse à la réception. Elle concerne un décodeur comportant un dispositif de pondération par roseaux de résistances calibrées. Elle s'applique aux extremités réceptrices des liaisons MIC à loi de compression normalisées. Dans les liaisons téléphoniques par impulsions codées tMIC) on utilise couramment une caractéristique de codage comprenant un certain nombre de segments rectilignes, par exemple huit segments, dont la pente diminue de moitié quand on passe d'un segment au segment suivant. Chaque segment contient un même nombre de positions, par exemple seize positions. Le numéro d'ordre d'un segment est repré senté par trois chiffres binaires, désignés conventionnellement par A, B, C. La position d'un niveau codé sur le segment correspondant est représentée par quatre chiffres binaires, désignés conventionnellement par W, X, Y, Z. La transmission d'un niveau se fait donc par l'intermédiaire des sept chiffres binaires, ou bits, A, B, C, W, X, Y, Z, auxquels s'ajoute un bit de signe S. On rappelle que, dans le code à loi de compression normalisée, les deux pre miers segments numéro O et numéro 1) ont la même pente ; c'est à partir du seg- ment numéro 2 que la pente diminue de moitié sur chaque segment. Le décodeur a pour mission de reconstituer, à la réception, le niveau quantifié original, à partir des huit informations reçues. Il est connu à cet effet d'utiliser plusieurs alimentations calibrées, en particulier des injecteurs de courant, associés à un réseau de résistances : la valeur du courant, déterminée d'apyres les "bits de segment" A, B, C fixe le numéro d'ordre du- segment, et une prise sur le réseau de résistances, déterminée par les "bits de position" W, X, Y, Z. fixe la position du niveau sur le segment. L'invention procède de façon plus simple et plus économique, en utilisant une seule alimentation calibrée, et deux chaînes de résistances formant diviseurs de tension, combinées à deux organes de commutation positionnés par les nombres binaires ABC et WXYZ, respectivement. Les organes de commutation utilisés peuvent etre avantageusement deux multiplexeurs à seize positions identiques. L'invention va être décrite en détail en se référant à deux exemples de réalisation, qui diffèrent uniquement par le type d'alimentation : alimentation en courant dans un cas, alimentation en tension dans l'autre cas. FIGURE 1 - Un décodeur comprend trois sous-ensembles Un sous-ensemble 10 de mémoire et transfert des signaux reçus Un sous-ensemble 20 comportant essentiellement une chaîne de résistances égales, 21, et un premier commutateur associé 22, ainsi que deux amplificateurs de liaison, 27 et 28 ; il contient également un dispositif d'alimentation 23 et un échelon de résistances de pied de chaîne 24. Un sous-ensemble 30 comportant deux chaînes de résistances de valeurs ohmiques en progression de raison 2, 31 et 32, et un deuxième commutateur associé, 33, ainsi qu'un amplificateur de sortie 34. Le sous-ensemble 10 contient un registre de huit bascules, par exemple huit bascules type D 11... 18, qui reçoivent en parallèle sur leurs bornes D les signaux S (bit de signe), A, B, C (numéro du segment de la caractéristique de compression) W, X, Y, Z (définissant la position du niveau sur le segment). Ces informations sont disponibles sur les sorties des bascules Il à 18. sous la forme S', A', ... Z'. Elles sont transférées au temps d'horloge h, par une commande de lecture appliquée sur les bornes H des bascules. Le sous-ensemble 20 comprend une chaîne 21 de quinze résistances égales, de valeur'ohmique R, dont les points terminaux et les points intermédiaires, au nombre de seize, sont connectés aux bornes 1 à 16 d'un multiplexeur 22 à seize positions jouant le rôle de commutateur ayant pour commun une borne marquée 0. La position du curseur de ce commutateur est déterminée par les valeurs numériques binaires W', X', Y', et Z' arrivant sur des bornes de commande a, b, c, d respectivement. La chaine de résistances 21 est alimentée par une source de courant constant 23, par exemple borne collecteur d'un transistor PNP dont l'émetteur est connecté à une source +V. Une cellule de pied de chaîne 24 contient, entre la borne 1 du multiplexeur 22 et la masse, une résistance de valeur ohmique 16,5 R, et en parallèle une branche comprenant une porte analogique 25 commandée par un circuit OU 26 qui reçoit les bits A', B', C', cette porte analogique 25 étant en série avec une résistance r. La résistance r a une valeur telle que, à l'état de la porte passante, la résistance entre la borne 1 et la masse soit égale à 0,5 R. La porte analogique 25 est passante pour les valeurs A' x B' C' w O, c'est-à-dire A = B r C P 0. La borne 0 du multiplexeur 22 est connectée à la- borne + d'un amplificateur suiveur 27 à haute impédance d'entrée et faible impédance de sortie. Un amplificateur-inverseur 28 à deux bornes d'entrée, + et -, a son entrée reliée à la sortie de l'amplificateur 27 à travers une résistance R', et est muni d'une résistance de contre-réaction R'. Sa borne + est connectée à la masse. Un tel amplificateur inverseur de polarité a une faible impédance d'entrée. Le sous-ensemble 30 comprend, à partir de la masse, une chaîne de résistance 31 ayant respectivement les valeurs suivantes : R, R, 2R, 4R, 8R, 16R, 32R. La valeur ohmique R n'est pas nécessairement égale à la valeur ohmique des résistances du premier sous-ensemble. Les bornes 1 et 2 du multiplexeur 33 sont connectées en commun à l'extrémité de la première résistance R ; les bornes 3 à 8 sont connectées aux extrémités des autres résistances R, 2R, ... 32R. La borne 8 est connectée également à la sortie de l'amplificateur 27. Le sous-ensemble comprend, à partir de la masse, une deuxième chaîne de résistances 32, constituée exactement comme ladite première chaine 31, et connectée de la même façon aux bornes 9, 10, ... 16 du multiplexeur 33. La borne 16 du multiplexeur 33 est également connectée à la sortie de l'amplificateur inverseur 28. Un amplificateur suiveur 34, à haute impédance entrée, basse impédance de sortie, fournit en K le niveau décodé. On va le montrer ci-dessous en faisant abstraction. pour simplifier, de la valeur 0,5 R qui dans la cellule 24 s'ajoute à 16 R dTune part, et à zéro de l'autre. Dans ces conditions, on voit que le sous-ensemble 20 fournit sur sa sortie O les échelons suivants, en fonction de la valeur du numéro du segment, ABC Pour ABC = O, échelons 1 à 16 : pour ABC # O : échelons 17 à 32. A la sortie O du multiplexeur 33, on obtient les résultats suivants Position Facteur Niveaux Pas 1 1 1-16 1 2 1 17-32 1 3 2 34-64 2 4 4 68-128 4 5 8 136-256, 8. 6 16 272-512 16 7 32 544-1024 32 8 64 1088-2048 64 Sur les bornes 9 à 16 du multiplexeur 33, on obtient les niveaux de même module avec le signe -. On constate que les niveaux décodés sont bien restitués en accord avec la loi de compression. Ainsi qu'il est connu dans les décodeurs de ce type, on ajOute une valeur ohmique 0,5 R au pied de la chaine de résistances 21, de façon à décaler les niveaux décodés d'un demi-pas. FIGURE 2 - La seule différence entre la version selon la figure 1 et la version selon la figure 2 réside dans le mode d'alimentation de la chaîne de résistances 21, qui, au lieu d'être faite à courant constant, comme dans la figure 1, est faite ici à tension constante. Le dispositif d'alimentation comprend ici, à partir d'une source à + 5 volts, par exemple, un diviseur de tension à résistances, formé des résistances R1, R2, R3, R4, et R5. On suppose une plage de 4000 mV, subdivisée en 32 échelons, soit 125 mV par échelon. En appliquant une correction d'un demi-échelon, comme dans le cas précé dent, on obtient une gamme de 1937,5 mV à 62,5 mV pour le segment O et une gamme de 3937,5 mV à 2062,5 mV pour les segments 1, 2, 3, 4, 5, 6 et 7. Ces valeurs nominales ont été portées en face du point M Centre R1 et R2), du point N [entre R2 et R3), du point R Centre R3 et R4) et du point P (entre R4 et R5) respectivement. Mais on doit observer que ces valeurs nominales n'ont pas à être observées avec une grande rigueur : il suffit de résistances étalonnées à la précision de 1%. Le point M est relié à l'entrée a d'un amplificateur suiveur 41 à haute impédance d'entrée par une porte analogique 43, le point R est relié au même point a par une porte analogique 45. Le point N est relié à l'entrée b d'uh amplificateur suiveur 42 par une porte analogique 44, le point P est relié au même point b par une porte analogique 46. La sortie de l'amplificateur 41 est reliée à l'extrémité haute de la chaîne de résistances 21 (borne 16 du multiplexeur 223, la sortie de l'amplificateur 42 est reliée à l'extrémité basse de ladite chaîne de résistances (borne 1 du multiplexeur 22). Les portes analogiques 43 et 44 sont rendues passantes par le signal logiques A + B + C, c'est-à-dire pour tous les segments sauf le segment 01 les portes analogiques 45 et 46 sont rendues passantes pour le segment 0. On constatera que dans ces conditions, on obtient les mêmes états décodés que dans la réalisation selon la figure 1. L'alimentation sous-tension constante, avec les tolérances admises, est plus facile à régler, plus stable et plus économique que l'alimentation à courant constant. Il est particulièrement commode et économique d'utiliser comme commutateurs deux multiplexeurs identiques à 16 bornes, ce qui donne facilité pour fournir deux chaînes de résistances en échelons binaires, 31 et 32, fournissant d'une part les niveaux positifs, d'autre part les niveaux négatifs. Mais on doit comprendre que l'invention couvre également une forme de réalisation avec une seule chaîne de résistances en échelons binaires, qui serait alimentée soit par la tension sortant du premier commutateur pour les niveaux de signe positif, soit par une tension de polarité inversée par un amplificateur inverseur pour les niveaux de signe négatif. REVENDICATIONS i/ Décodeur parallèle pour réception dans une transmission par impulsions codées à loi de compression comportant une caractéristique formée de segments rectilignes ayant tous le même nombre de positions et des pentes qui, à partir du troisième segment diminuent dans le rapport 1/2, tandis que les deux premiers ont la même pente, le code d'un niveau étant fourni par un bit de signe, des bits indiquant le numéro d'ordre d'un segment et des bits indiquant la position sur le segment, caractérisé en ce qu'il comprend une première chaîne de résistance de valeurs ohmiques égales entre elles dont les prises sont connectées aux bornes d'un premier organe de commutation dont le curseur est positionné selon le numéro de la position du niveau codé sur un segment. et au moins une deuxième chaîne de résistances de valeurs ohmiques en progression binaire, à l'exception de deux d'entre elles qui sont égales, les prises de cette deuxième chaîne de résistances étant reliées aux bornes d'un deuxième -organe de commutation dont le curseur est positionné selon le numéro d'ordre du segment, ladite deuxième chaine étant alimentée par la tension du commun dudit premier organe de commutation, ou par cotte tension inversée en polarité par un amplificateur inverseur, selon le signe du niveau codé. 2/ Décodeur selon la revendication 1, caractérisé en ce qu'il comprend au pied de la première chaîne de résistance une cellule pouvant prendre, grâce à des moyens logiques, une première valeur pour le segment de codage de numéro zéro, ou une deuxième valeur plus élevée pour tous les autres segments. 3/ Décodeur selon la revendication 1, caractérisé en ce qu'il comprend deux chai- nes de résistances en progression binaire, dont l'une est alimentée à partir de la tension du commun du premier organe de commutation, et l'autre est alimentée à partir de cette tension inverse en polarité par un amplificateur inverseur. 4/ Oécodeur selon la revendication 1, caractérisé en ce que la première chaîne de résistances est alimentée à partir d'une source à tension constante par un diviseur de tension comprenant cinq résistances, deux amplificateurs dont les sorties sont reliées au point haut et au point bas de ladite première chaîne de résistances respectivement, et dont les entrées sont connectées en des points différents dudit diviseur de tension par des portes analogiques, selon que le numéro d'ordre du segment est égal à zéro ou différent de zéro.