Brevet FR2219578A1 — publié le 19740920

ta présente invention concerne un compteur constitu par des transistors à effet de champ à porte isolée et plus particulib- riment lm comntellr qui comporte des transistors à effet de champ à norte isolée comnlémentaires qui peut etre facilement fabriqué sous une forme intégrée. Récemment, un circuit intZgrd à une grande échelle dans lequel plusieurs milliers de composants actifs sont formés dans une rondelle ou microplaquette de semi-conducteur a été mis au point et appliqué dans divers domaines industriels. Si, dans un tel cas, les circuits formés sur une microplaquette individuelle de semi-conductour utilisent une surface importante, il devient nécessaire d'accroître les dimensions de la microplaquette, ce qui diminue le rendement et accroit les coûts de fabrication d'un tel circuit intégré. tes circuits intégrés à grande échelle sont d'une utilisation très générale, notamment dans le domaine des ordinateurs électroniques. Il en résulte que les compteurs, qui sont très fréquem ment utilisés dans les ordinateurs électroniques, sont également intégrés à une grande échelle. tes composants utilisés dans un compteur sont constitués de préférence par des transistors à effet de champ à porte isolée qui sont faciles à intégrer. lies compteurs binaires sont compris parmi les compteurs qui sont utilisés dans divers domaines. Le compteur binaire classique est constitué parun circuit bascule bistable classique qui n'est cependant pas adapté à l'intégration par suite du grand nombre de composants qu'il comporte.Un comptnufl binaire connu, qui ne comporte qu'un faible nombre de comnosants, est im compteur constitué par des inverseurs i transistors à effet de champ complémentaires. Un tel compteur, ou registre à décalage, comporte par exemple trois inverseurs montés en cascade et d'autres transistors à effet de champ qui servent de première et de seconde portes de transmission et qui sont respectivement montés de façon à connecter la borne de sortie du premier inverser à la borne d'entrée du second inverseur et la borne de sortie du troisième inverseur à la borne d'entrée du premier inverseur suivant un trajet de conduction formé entre la source et le drain de ces transistors.Chacun des trois inverseurs à transistors à effet de champ complémentairoe précités connectés en cascade comporte deux transistors à effet de champ ayant des types de con ductibilité opposés dont les circuits de conduction sont connectés en série aux bornes d'une source de courant. tes électrodes de porte de ces deux transistors à effet de champ sont utilisées comme borne d'entrée et les alectrodes de drain comme borne de sortie. tes transistors à effet de champ précités qui servent respectivement de première et de seconde portes de transmission sont alternativement rendus actifs par des signaux d'horloge qui leur sont ap pliqués. te type de compteur binaire, ou registre à décalage, mentionné ci-dessus comporte un-petit nombre de composants et est fa cille à intégrer. Cependant, ce compteur pose le problème que les électrodes utilisées comme bornes d'entrée et de sortie des transistors à effet de champ, qui constituent les inverseurs, ne sont pas du meme type que celles utilisées comme bornes d'entrée et de sortie des transistors à effet de champ qui servent de portes de transmission.En d'autres termes, les électrodes de porte des transistors à effet de champ qui forment les inverseurs sont utilisées comme borne d'entrée et les électrodes de drain de ces transistors sont utilisées comme bornes de sortie tandis que les électrodes de source de transistors à effet de champ qui servent de portes de transmission sont utilisées comme bornes d'entrée et les électrodes de drain de ces transistors sont utilisées comme bornes de sortie. En conséquence, dans le cas où le compteur binaire, ou registre à calage, est réalisé sous la forme à étages multiples, l'étude du schéma des circuits nécessaires pour l'intégration présente des difficultés importantes et entraîne une perte de temps considérable. En conséquence, la présente invention a pour objet de réaliser un compteur qui ne comporte que des circuits inverseurs et qui, en conséquence, lorsqu'il est réalisé sous la forme à étages multiples, a un schéma de construction facile à dessiner pour le réaliser sous forme intégrée. Un compteur binaire dynamique selon la présente invention comporte trois inverseurs à transistors à effet de champ complémentaires dont deux au moins sont constitués par des inverseurs commandés par des signaux d'horloge qui sont actionnés par la réception de signaux d'horloge. L'inverseur de base restant est un inverseur à transistors à effet de champ complémentaires et comporte doux transistors à effet de champ de types de conductibilité oppo sués, ou à canal de type P et à canal de tyre N, dont les circuits de conduction formés entre leur source et leur drain respectifs sont connectés en série aux bornes d'une source de courant. Ls électrodes de porte de ces transistors à canal de type P et à canal de type N sont utilisées comme borne d'entrée commune de l'inver eur et leurs électrodes de drain sont utilisées comme borne de sortie commune dudit inverseur. Dans le cas où un signal ayant un niveau de tension correspondant soit au "l" soit au "O" binaire est applique à la borne d'entrée de l'inverseur de base, l'un des deux transistors à effet de champ est rendu conducteur pour engendrer un signal de sortie ayant un niveau de tension correspondant au "O" ou au "l" binaire. Chaque inverseur commandé par des signaux d'horloge comporte une paire d'éléments de commutation ou de transistors à effet de champ qui connectent le circuit-de conduction de deux transistors à effet de champ, qui constituent un inverseur de base, aux bornes correspondantes de la source de courant, l'un desdits transistors à effet de champ de ladite paire étant du meme type de conductibilité que l'un des deux transistors à effet de champ de l'inverseur de base et l'autre transistor de la paire de transistors à effet de champ étant du même type de conductibilité que l'autre transistor de l'inverseur de base.Des signaux d'horloge complémentaires sont appliqués aux électrodes de porte des deux transistors de commutation de la paire de façon à rendre les circuits de conduction desdits transistors de commutation simultanément conducteurs- ou non conducteurs en même temps. Lorsque les transistors de commutation sont rendus conducteurs, l'inverseur commandé par des signaux d'horloge se comporte de la même manière que l'inverseur de base. tes signaux d'horloge sont appliqués auxdits transistors de commutation de façon que les deux inverseurs commandés par des signaux d'horloge agissent alternativement comme un inverseur. I1 en résulte qu'un signal de sortie est produit à la sortie de chaque inverseur avec une fréquence égale à la moitié de celle des signaux d'horloge appliqués simultanémènt aux deux inverseurs commandés par des sir gnaux d'horloge. t'inverseur commandé par des signaux d'horloge peut être modifié de telle sorte au'un signal d'entrée soit appli qué aux électrodes de porte des transistors utilisés pour la commutation et que les signaux d'horloge soient appliqués aux électrodes de porte des transistors agissant comme inverseurs. Quoique la réalisation du schéma de construction de cet inverseur modifié soit plus difficile que celle du premier inverseur commandé par des signaux d'horloge, cet inverseur modifié permet d'étaler sur une plus longue période l'atténuation des données mises en mémoire dans le condensateur de porte ou le condensateur d'entrée de l'inverseur adjacent ou inverseur commandé par des signaux d'horloge. L'inversetir de base ou l'inverseur commandé par des signaux d'horloge est en général command par une tension continue de niveau fixe. Cependant, cette-tension peut être remplacée par des signaux horloge. Dans ce cas, les signaux d'horloge sont utilisés comme source de courant, ce qui facilite d'une manière importante la réalisation du schéma de construction du dispositif. Selon un autre mode de réalisation de l'invention, un circuit de stabilisation de fonctionnement ou circuit de réaction est prévu sur la sortie de chacun des inverseurs commandés par des signaux d'horloge inclus dans un compteur binaire dynamique pour compenser l'atténuation des données mises en mémoire sur ladite sortie, de façon à réaliser un compteur binaire statique. Selon encore un autre mode de réalisation de l'invention, plusieurs desdits compteurs binaires dynamiques ou statiques sont montés en cascade pour constituer un système de compteur à étages multiples. Dans le cas où, dans ledit système de compteur à étages multiples, des signaux d'horloge de sortie complémentaires l'un de l'autre provenant du premier étage sont appliqués aux inverseurs commandés par des signaux d'horloge du second étage, des signaux mutuellement complémentaires sont alors engendrés pour commander le troisième étage à partir du second étage.Lorsqu'un nombre n de compteurs binaires est monté en cascade, l'étage de la nième position produit un signal de sortie ayant une fréquence égale à l/2n de celle d'un signal d'horloge appliqué au premier étage.' La présente invention sera plus facilement comprise à la mecture de la description détaillée faite ci-après avec référence aux dessins ci-annexés dans lesquels Fig. 1A est un schéma du circuit d'un compteur binaire dynamique selon un mode de réalisation de l'invention; Fig. 13 est un schéma logique du compteur de figure lA; Fig. lC est un tableau montrant les tensions utilisdes pour le fonctionnement du compteur de figure 1A avec la logique positive;; Fig. 2 représente les formes d'onde des signaux quiillus- trent le fonctionnement du compteur de figure lA; Fig. 3 représente une variante d'un inverseur commandé par des signaux d'horloge utilisé dans le compteur de figure lA; Fig. 4A est un schéma des circuits d'un compteur binaire statique dérivé du compteur binaire dynamique de figure 1A; Fig. 4B est un 8aEëtma logique du compteur de figure 4A; Fig. 4C est un schéma logique d'une variante d'un compteur binaire statique ; Fig. 5A représente un compteur binaire statique muni d'une borne d'enclenchement direct, constituant une variante du compteur binaire statique de figure 4A; Fig. 5B est un schéma logique du compteur binaire statique de figure 5A;; Fig. 6A et 7A sont des schémas des circuits de compteurs binaires statiques munis d'une borne de remise à zéro directe; Fig. 6B et 7B sont des schémas logiques des compteurs binaires statiques de figures 6A et 7A; Fig. 8A est un schéma.du circuit d'un compteur binaire statique comportant une entrée d'enclenchement directe; Fig. 8B est un schéma logique du compteur binaire statique de figure 8A; Fig. 9A représente schématiquement un système de compteur à étages multiples obtenu en montant en cascade une pluralité de compteurs binaires selon l'invention; et Pig. gB représente un système de compteur statique à étages multiples obtenu en montant en cascade une pluralité de compteurs binaires statiques représentés à la figure 4A. ta figure 1A est un schéma du circuit d'un compteur binaire dynamique selon un mode de réalisation de l'invention et la figure 1B représente le schéma logique de ce compteur. Comme représenté sur la figure 1B, un premier, second et un troisième inverseurs -1, 2 et 3 sont montés en caseade. La borne de sortie du troisième inverseur est connectée à la borne d'entrée du premier inverseur. les premier et second inverseurs 1 et 2 sont des inverseurs commandés par des signaux d'horloge qui fonctionnent alternativement lorsque des signaux d'horloge mutuellement complémentaires Q1 et 41 leur sont appliqués. les trois inverseurs 1 à 3 comportent chacun des transistors à effet de champ complémentaires représentés sur la figure 1A. Be troisième inverseur 3 comporte un transistor à effet de champ à porte isolée à canal de type P 31 et un transistor à effet de champ à porte isolée à canal de type N 32. les électrodes de drain de ces deux transistors à effet de champ à porte isolée 31 et 32 sont connectées en commun pour être utilisées comme borne de sortie et leurs électrodes de porte sont connectées en commun pour être utilisées comme borne d'entrée. l'électrode de source du transistor à effet de champ à porte isolée 31 est connectée à un point auquel est appliquée une tension VDD et l'électrode de source du transistor à effet de champ à porte isolée 32 est connectée à un point alimenté avec une tension VSS de sorte que les circuits de conduction formés entre la source et le drain des deux transistors à effet de champ a porte isolée sont raccordés en série entre les bornes d'une source de courant. le premier inverseur 1 comporte des transistors à effet de champ à porte isolée ll et 12 dans une disposition mutuelle similaire à celle des transistors 31 et 32 du troisième inverseur 3, un transistor à effet de champ à porte isolée 13 ayant le meme type de conductibilité que le transistor à effet de champ à porte isolée 11 relie l'électrode de source dudit transistor à effet de champ à porte isolée 11 à la source de tension VDD par l'intermédiaire du circuit de conduction dudit transistor à effet de champ à porte isolée 13 et un transistor à effet de champ à porte isolée 14 du même type de conductibilité que le transistor à effet de champ à porte isolée 12 relie l'électrode de source dudit transistor à effet de champ à porte isolée 12 à la source de tension VSS par 1'in- termédiaire du circuit de conduction dudit transistor à effet de champ à porte isolée 14. le second inverseur 2 comporte des transistors à effet de champ à porte isolée 21, 22, 23, 24 dont les circuits de conduction sont connectés en série entre les bornes de la source de courant, de la même manière que les circuits de conduction des transistors à effet de champ à porte isolée 11, 12, 13 et 14 du premier inverseur-l sont connectés entre eux. les transistors à effet de champ à porte isolée 13, 14, 23 et 24 sont utilisés pour la commutation. Des signaux d'horloge mutuellement complémentaires Q1 et Q1 sont appliqués aux électrodes de porte des transistors à effet de champ à porte isolée 13 et 14 de façon à. rendre ces transistors 13 et 14 simultanément conducteurs ou non conducteurs. Lorsque les circuits de conduction des transistors à effet de champ à porte isolée 13 et 14 sont rendus conducteurs, il apparait à l'évidence que les transistors à effet de champ à porte isolée ll et 12 avec lesquels ils coopèrent agissent comme inverseurs, de la même manière que les transistors à effet de champ à porte isolée 31 et 32 du troisième inverseur 3. Les électrodes de porte des transistors à effet de champ à porte isolée 23 et 24 reçoivent respectivement des signaux d'horloge mutuellement complémentaires Ql et Ql, ce qui permet aux premier et deuxième inverseurs 1 et 2 commandés par des signaux d'horloge de fonctionner alternativement. Des oondensateursCa'et Cb dessinés en tiretés sur la fi re 1A représentent respectivement les capacités d'entrée des second et troisième inverseurs qui servent à la mise en mémoire des signaux de sortie des premier et second inverseurs 1 et 2. sur la finlre 1A à laquelle on se reportera à nouveau, les substrats des transistors à effet de champ à porte isolée respec- tifs ont été représentés nar des flèches. Ls substrats des transistors à effet de champ à porte isolée à canal de type P sont indiqués par des flèches dirigées vers 11 extérieur tandis que ceux dos transistors à effet de champ à porte isolée à canal de type N ont été indiqués par des flèches dirigées vers l'intérieur. Les substrats des transistors à effet de champ à porte isolée de type P sont connectés à la source de tension VDD et ceux des transistors à effet de champ à porte isolée de type N à la source de tension VSS . On décrira maintenant, en se référant à la figure 2, le fonctionnement du compteur-binaire de la figure 1A en-utilisant la logique positive suivant laquelle une tension +E volts (VDD) est désignée par le "1" logique et 0 volt (vus) par le "O" logique. I - Fonctionnement pendant les périodes tl et t2. Au oours de la période tl, Q1 = "O" et ttî = "1". En conséquence les transistors à effet de champ à porte iso-lés 13 et 14 du premier inverseur 1 commandé par des signaux d'horloge sont simultanément rendus conducteurs tandis que les transistors à effet de champ à porte isolée 23 et 24 du second inverseur 2 commandé par des signaux d'horloge sont simultanément rendus non conducteurs. I1 en résulte que seul le premier inverseur 1 fonctionne. En admettant qu'un signal de sortie Q2 provenant du troi sième inverseur 3 représente un "1" logique, le transistor à effet de champ à porte isolée 12 est rendu conducteur pour amener le premier inverseur 1 commandé par des signaux d'horloge à produire un signal de sortie indiquant un "O" logique. Au cours de la période t2, Q1 = "1" et Ql = "O" En conséquence, les transistors à effet de champ à porte isolée 13 et 14 du premier inverseur 1 commandé par des signaux d'horloge sont simultanément rendus non conducteurs tandis que les transistors à effet de champ à porte isolée 27 et 24 du second inverseur 2 commandé par des signaux d'horloge sont simultanément rendus conducteur. I1 en résulte que seul le second inverseur 2 commandS par des signaux d'horloge fonctionne. Pendant cette période, un signal de sortie du premier inverseur 1 commandé par des ignaux d'horloge (qui indique maintenant le "O" logique) est mis en mémoire dans le condensateur Ca représenté en tirets sur la figure 1A.Etant donné que le signal d'entrée appliqué au second inverseur 2 commandé par des signaux d'horloge représente un "O" lo giOlln, le transistor à effet de champ à porte isolée 21 est rendu conducteur pour produire un signal de sortie b représentant un "1" logique. 'le signal de sortie "b" représentant un "1" logique rend conducteur le transistor à effet de champ à porte isolée 32 du troisième inverseur 3 qui, à son tour, produit un signal de sortie Q2 de "O". Be signal de sortie Q2 n'a pas d'effet sur le premier inverseur 1 commandé par des signaux horloge qui ne produit pas de signal de sortie à ce moment. II - Fonctionnement pendant les périodes t3 et t4. Au cours de la période t3, Q1 = "O" Q1 = "1" En conséquence, le premier inverseur 1 commandé par des signaux d'horloge fonctionne mais le second inverseur 2 commandé par des signaux d'horloge ne fonctionne pas. Pendant cette période, un signal de sortie b ("li) du second inverseur 2 est mis en mémoire dans le condensateur d'entrée Cb du troisième inverseur 3, représenté en traits tiretés sur la figure 1A. Un signal de sortie Q2 ("O") du troisième inverseur 3 actionne le transistor à effet de champ à porte isolée 11 du premier inverseur 1 commandé par des si gnaux d'horloge pour produire un signal de sortie ("1"). Au cours de la période t4, le premier inverseur 1 commandé par des signaux d'horloge est rendu non conducteur pour que son signal de sortie ("1") soit mis en mémoire dans le condensateur Ca. Le second inverseur 2 qui est rendu actif produit un signal de sortie b ("O"). 'les opérations ci-dessus se répètent successivement pendant les périodes t5, *6, t7... et chaque inverseur engendre un signal de sortie dont la fréquence est égale à la moitié de.celle des signaux d'horloge complémentaires Q1 et Ql. Si l'on se reporte à nollveau à la figure 1A, on doit noter que le troisième inverseur 3 peut être constitué par un inverseur commandé par des signaux d'horloge capable d'être actionné conjointement avec le second inverseur 2 commandé par des signaux d'horloge. En outre, le troisième inverseur 3 peut être disposé entre les premier et second inverseurs 1 et 2 commandés par des signaux d'horloge. Lorsqu'unie tension de logique positive est utilisée pour le fonctionnement des inverseurs respectifs, les tensions VDD et VSS peuvent avoir, comme renrésenté sur la-figure 1C, des combinaisons de valeurs telles que O volt ~ volts et +E volts ~-E volts, en nlus de la combinaison précédemment mentionnée +E volts 'LO volt. Lesdites tensions VDD et VSS peuvent également etre respectivement remplacées par les signaux d'horloge Ql et tt. Dans ce dernier cas, les tensions VDD et VSS du premier inverseur 1 commandé par des signaux d'horloge sont respectivement remplacées par les signaux d'horloge rI et Ql, tandis que les tensions VDD et VSS du second inverseur 2 commandé par des signaux d'horloge sont respectivement remplacées par les signaux d'horloge Q1 et tt. es tensions de fonctionnement du troisième inverseur 3 sont remplacées par des signaux d'horloge de la même manière que celles du second inverseur 2. La construction d'un inverseur commandé par des signaux d'horloge, par exemple du premier inverseur 1, n'est pas nécessairement limitée à celle représentée sur la figure 1A mais peut être modifiée comme représenté sur a figure 3A. Par rapport au premier inverseur 1 commandé par des signaux d'horloge de la figure 1A, les électrodes de porte des transistors à effet de champ à porte isolée 13 et 14 reçoivent les signaux d'entrée et les électrodes de porte des transistors à effet de champ à porte isolée 1l et 12 reçoivent respectivement les signaux d'horloge Q1 et Qî. ta figure 4A représente un compteur binaire statique qui constitue une variante du compteur binaire dynamique de la figure 1A. Dans ce compteur binaire statique, un troisième inverseur 3 est connecté entre un premier et un second inverseun 1 et 2 commandés par des signaux d'horloge. Be signal de sortie du troisième inverseur 3 est réinjecté en un point a' de façon à compenser l'affaiblissement de l'énergie électrique chargée à ce point a' au moyen d'un circuit de stabilisation ou de réaction qui comporte un quatrième inverseur 4 commandé par des signaux d'horloge fonctionnant simultanément avec le second inverseur 2 lors de la réception des signaux d'horloge Q1 et Q1. A la sortie b' du second inverseur 2 commandé par des signaux d'horloge sont connectés un cinquième inverseur 5 ainsi qu'un sixième inverseur 6 commandé par des signaux d'horloge et fonctionnant simultanément avec le premier inverseur 1 commandé par des signaux d'horloge lors de la réception des signaux d'horloge Q1 et Q1 de façon à réinjecter le signal de sortie du cinquième inverseur au point b'. On décrira maintenant, en se référant aux figures 4A et 4B, le fonctionnement du compteur binaire statique. Au cours de la p4- riode pendant laquelle les signaux d'horloge Q1 et 7 représentent respectivement un "1" et un "O", le premier inverseur 1 .d commande par impulsions d'horloge reste inactif et le quatrième inverseur 4 commandé par impulsions d'horloge est rendu actif. Fn conséquence, en admettant que l'information mise en mémoire au point a' est un "1" logique, le troisième inverseur produit un signal de sortie "O" et, en conséquence, le quatrième inverseur 4 commandé par impulsions horloge produit un signal de sortie correspondant à un "1" logique. Etant donné que ce signal de sortie "1" provenant du quatrième inverseur commandé par impulsions d'horloge est fourni de façon supplémentaire au point a', l'information mise en mémoire à ce point ne peut s'atténuer. Au cours de la période pendant laquelle les signaux d'horloge Q1 et ri représentent respectivement "O" et "1", le second inverseur 2 commandé par impulsions d'horloge reste inactif et le sixième inverseur 6 est rendu actif. En conséquence, en admettant que l'information mise en mémoire au point b' représente un "1" logique, le cinquième inverseur 5 produit un signal de sortie "O" et, en conséquence, le sixième inverseur 6 commandé par impulsions d'horloge produit un signal de sortie "1". Etant donné que ce signal de sortie "1" du sixième inverseur 6 est appliqué de manière additionnelle au point b', l'information mise en mémoire à ce point ne peut s'atténuer. le compteur binaire statique ci-dessus décrit peut être modifié comme représenté sur la figure 4C par rapport au compteur binaire dynamique de la figure 1A. Selon cette variante, un circuit série, constitué par un quatrième inverseur 7 et un huitième inverseur 8 commandé par des signaux d'horloge et fonctionnant conjointement avec le second inverseur 2 commandé par des signaux d'horloge, est connecté en parallèle avec un circuit de connexion entre le premier et le second inverseurs 1 et 2 commandés par des signaux d'horloge. Entre le troisième inverseur 3 et le second inverseur 2 commandé par des signaux d'horloge est connecté un sixième inverseur 9 commandé par des signaux d'horloge qui fonctionne simultanément avec le premier inverseur 1 commandé par des signaux d'horloge. Be fonctionnement d'un compteur binaire statique ainsi modifié sera facilement déduit de celui du compteur binaire statique de la figure 4A. La figure 5A représente le schéma d'un circuit dtun compteur binaire statique comportant une borne d'enclenchement direct, qui constitue une variante du compteur binaire statique de la figure 4A et dans lequel le troisime et le cinquième inverseurs sont constitués respectivement, comme représenté sur la figure 5B, par une première et une seconde portes NON-ET 40 et 50.La première porte NON-ET 40 comporte un transistor à effet de champ à porte isolée à canal de type I > 41 et un transistor à effet de champ à porte isolée à canal de type N 42 dont les électrodes de porte sont connec tées à la borne de sortie du premier inverseur 1 commandé par des signaux horloge. l'électrode de source du premier transistor à effet de champ à porte isolée 41 est connectée à la source de tension VDD, ou à une borne +E, et l'électrode de source du second transistor à effet de champ à porte isolée 42 est raccordée à la source de tension VSS ou à la masse. ta première porte NON-ET 40 comporte, en outre, un transistor à effet de champ à porte isolée à canal de type P 47 et un transistor à effet de champ à porte isolée à canal de type N 44 dont les circuits de conduction sont connectés en série avec le circuit de conduction du second transistor à effet de champ à porte isolée 42, entre les bornes d'une source de courant. 'les électrodes de drain des transistors à effet de champ à porte isolée. 43 et 44 sont utilisées comme borne de sortie etsontégalement raccordées à l'électrode de drain du premier transistor à effet de champ à porte isolée 41 ci-dessus mentionné. 'les électrodes de porte des transistors à effet de champ à porte isolée 43 et 44 sont connectées à la borne d'enclenchement direct. La seconde porte NON-ET comporte des transistors à effet dQ champ à porte isolée 51, 52, 53 et 54 connectés dans les mêmes dispositions relatives que les transistors à effet de champ à porte isolée 41, 42, 43 et 44 de la première porte NON-ET 40. 'lorsqu'un signal "0" est appliqué à l'entrée d'enclenchement direct, les transistors à effet de champ à porte isolée 43 et 53 sont rendus conducteurs tandis que les transistors à effet de champ à porte isolée 44 et 54 sont maintenus non conducteurs. I1 en résulte que 1PS première et seconde portes NOTT-RT' 40 et 50 sont amPn4Ps à produire nécessairement un signal de sortie "1", empechant le dispositif en cause dans son ensemble de fonctionner comme comp tPur. Inversement, lorsqu'un signal correspondant à un "1" logique est appliqué à la borne d'enclenchement direct les transistors à effet de champ à porte isolée 43 et 53 restent non conducteurs tan iis aue 1PS transistors à effet de champ à porte isolée 44 et 54 ont rendus conducteurs. En conséquence, les première et seconde portes NON-ED 40 et 50 sont amenées à fonctionner comme inverseurs respectivement par les transistors à effet de champ à porte isolée 41 et 42 et les transistors à effet de champ à porte isolée 51 et 52, permettant ainsi au dispositif en cause de fonctionner comme compteur. La figure 6A représente le schéma du circuit d'un compteur binaire statique avec une borne de remise à zéro directe constituant nne variante du compteur binaire statique de la figure 4A, dnns lequel le troisième et le cinquième inverseurs sont respectivement constitués, comme représenté sur la figure 6B par une pre mière et une seconde portes NI 60 et 70 respectivement. La première porte NI 60 comporte un transistor à effet de champ à porte isolée à canal de type P 61 et un transistor à effet de champ à porte isolée à canal de type N 62 dont les électrodes de porte sont connectées à la borne de sortie du premier inverseur 1 commandé par des signaux d'horloge et dont les circuits de conduction sont connectés en série l'un avec l'autre.La première porte NI 60 comporte, en outre, un transistor à effet de champ à porte isolée à canal de type P 63 qui relie l'électrode de source du transistor à effet de champ à porte isolée 61 à la source de tension +E volts par l'intermédiaire du circuit de conduction dudit transistor à effet de champ à porte isolée à canal de type P 63 et un transistor à effet de champ à porte isolée à canal de type N 64 dont le circuit de conduction est connecté en parallèle avec le circuit de conduction du transistor à effet de champ à porte isolée 62.L'électrode de source du transistor à effet de champ à porte isolée 62 est connectée à la masse et les électrodes de drain des transistors à effet de champ à porte isolée 61 et 62 sont connectées conjointement à la borne d'entrée du second inverseur 2 commandé par des signaux d'horloge. 'les électrodes de porte des transistors à effet de champ 8 porte isolée 63 et 64 sont connectées à.la borne de remise à zéro directe. La seconde porte NI 70 comporte des transistors 71, 72, 73 et 74 qui sont connectés dans les mêmes dispositions relatives que les transistors à effet de champ à porte isolée 61, 62, 63 et 64 de la première porte NI 60. Lorsqu'un signal "1" est appliqué à la borne de remise à zéro directe, les transistors à effet de champ à porte isolée 63 et 73 restent non conducteurs tandis que les transistors à effet de champ à porte isolée 64 et 74 sont rendus conducteurs. En consé quence, la première et la seconde portes NI 60 et 70 sont remises à zéro pour produire nécessairement un signal de sortie "O" emp- chant le dispositif en cause de fonctionner comme compteur. Inversement, lorsqu'un signal "O" est appliqué à la borne ds remise à zéro directs, les transistors à effet de champ à porte isolée 63 et 73 sont rendus conducteurs, tandis que les transistors à effet de champ à porte isolé 64 et 74 sont maintenus non conduc tours. I1 en résulte que les première et seconde portes NI 60 et 70 fonctionnent comme inverseurs respectivement au moyen des transistors à effet de champ à porte isolée 61 et 62 et des transistors a effet de champ à porte isolée 71 et 72 respectivement, permettant au dispositif de fonctionner comme compteur. La figure 7A représente le schéma du circuit d'un compteur binaire statique muni d'une borne de remise à zéro directe, qui constitue une variante du compteur binaire statique de la figure 4A et dans lequel les premier et second inverseurs 1 et 2 commandés par des signaux d'horloge de la figure 4A sont respectivement remplacés par une première et une seconde portes NON-EX 80 et 90; commandées par des signaux d'horloge, comme représenté sur la figure 7B.La première porte NON-ED 80 commandée par des signaux d'horloge comporte, comme représenté sur la figure 7A, un transistor à effet de champ à porte isolée à canal de type P 81 et un transistor à effet de champ à porte isolée à canal de type N 82 en plus des transistors à effet de champ à porte isolée qui constituent le premier-inverseur 1 commandé par des signaux d'horloge de la figure 4A. ta seconde porte NON-ET 90 commandée par des signaux d'horloge comporte, de façon similaire, un transistor à effet de champ à porte isolée à canal de type P 91 et un transistor à effet ae champ porte isolée à canal de type N 92.Dans le compteur binaire statique de la fiacre 7A, lorsqu'un signal "0" est appliqué à la borne de remise à zéro directe, la première et la deuxième. portes NON-E? 80 et 90 commandées par des signaux d'horloge sont amenées à pro duire nécessairement un signal de sortie "1" et en conséquence les troisième et cinquième inverseurs 3 et 5 sont remis à zéro et engendrent un signal de sortie "O't. n figure 8A représente le schéma d'un circuit d'un comp- teur binaire statique mlmi d'une borne d'enclenchement directe, qui constitue une variante du compteur binaire statique de la figure 4A, dans lequel le quatrième et le sixième inverseurs 4 et 6 commandés par des signaux d'horloge sont constitués, comme représenté sur la figure 8C, par une première et une seconde portes NTO! 100 et 110 commandées par des signaux d'horloge. Le fonctionnement du mode de réalisation de la figure 8A sera facilement compris en se référant aux modes de réalisation précédents. La connexion en cascade d'une pluralité de compteurs binaires dynamiques ou statiques comme décrit ci-dessus permet de réaliser des compteurs statiques ou dynamiques à étages multiples. Comme représenté sur la figure 9A les signaux de sortie complémentaires Q2 et Q2 du compteur binaire du premier étage sont appliqués au compteur binaire du second étage et les signaux de sortie complémentaires Q3 et 43 du compteur binaire du second étage sont appliqués au compteur binaire du troisième étage. ta séquence précitée de signaux de sortie est appliquée aux compteurs suivants, de sorte qu'un compteur binaire occupant la noème position fournit un signal de sortie Qn + 1 ou On + 1 ayant une fréauence égale à 1/2n de celle d'un signal d'horloge Q1 ou Q1 initialement appliqué au premier compteur binaire. Ba figure 9B, à laquelle on se réfrera, représente un montage à étages multiples des compteurs binaires statiques de la figure 4A, montage dans lequel le compteur binaire du premier étage produit des signaux de sortie mutuellement complémentaires Q2 et Q2 lors de la réception des signaux d'horloge mutuellement complémentaires 91 et Q1. 'les signaux de sortie mutuellement complémentaires Q2 et 2 sont appliqués aux inverseurs commandés par des signaux d'horloge du compteur binaire du second étage qui engendre à son tour des signaux de sortie mutuellement complémentaires Q3 et 3. Lors de la réception de ces signaux de sortie Q3 et Q3 le troisième compteur binaire fournit des signaux de sortie mutuellement complémentaires Q4 et Q4. RR V E N X T C A T I O N S 1. Un compteur binaire comportant des inverseurs à tranistors effet de champ complémentaires caractrin on ce qu'il eomnorto ail moins un premier, un second et un troisième inverseurs comportant chacun une borne d'entrée et une borne de sortie, delzx au mnins desdits inverseurs étant des inverseurs commandés par des signaux d'horloge fonctionnant en réponse à des signaux d'horloge, des moyens pour connecter directement la borne de sortie du premier inverseur a la borne d'entrée du second inverseur, la borne de sortie du second inverseur à la borne d'entrée du troisième inverseur, et la borne de sortie du troisième inverseur à la borne d'entrée du premier inverseur et des moyens d'application de signaux d'horloge pour provoquer le fonctionnement alternatif d'au moins les deux inverseurs commandés par des-signaux horloge de sorte qu'il est fourni à la sortie de l'un des inverseurs un signal de sortie ayant une fréquence égale à la moitié de celle~des signaux d'horloge. 2. Un compteur binaire selon la revendication 1 caractérisé en ce qu'il est prévu une première et une seconde bornesd'alimentation en courant entre lesquelles est appliquée une tension de fonctionnement et en ce que chacun desdits inverseurs commandés par des signaux d'horloge comporte un premier et un second transistors à effet de champ ayant un type de conductibilité et un troisième et un quatrième transistors à effet de champ du type de conductibilité opposé, les quatre transistors comportant chacun une électrode de porte et les première et seconde électrodes définissant entre elles un circuit de conduction et étant connectés en série suivant leur circuit de conduction entre lesdites première et seconde bornes d'alimentation en courant, la jonction des circuits de conduction des second et troisième transistors étant connectée à la borne de sortie dudit inverseur commandé par des signaux d'horloge, les électrodes de porte des second et troisième transistors étant connectées conjointement à la borne d'entrée dudit inverseur commandé par des signaux d'horloge et les électrodes de porte des premier et quatrième transistors étant connectées aux moyens d'application des signaux d'horloge de façon à recevoir des signaux d'horloge mutuellement complémentaires. 3. Un compteur binaire selon la revendication 1 caractérisé en ce qu'il est prévu une première et une seconde tomes d'alimenta- tion en courant entre lesquelles est appliquée une tension de fonc tionnement et en ce que chacun des inverseurs commandés par des signaux d'horloge comporte un premier et un second transistors à ef fet de champ ayant un type de conductibilité et un troisième et quatrième transistors à effet de champ d type de conductibilité opposé, les quatre transistors comportant chacun une électrode de porte, les première et seconde électrodes définissant entre elles un circuit de conduction et étant connectées en série par leur circuit de conduction entre lesdites première et seconde bornes d'alimentation en courant, la jonction des circuits de conduction des second et troisième transistors étant connectée à la borne de sortie de l'inverseur commandé par des signaux d'horloge, chacune desdites électrodes de porte des second et troisième transistors étant connectée aux moyens d'application de signaux d'horloge de façon à recevoir des signaux d'horlogemutuellement complémentaires et les électrodes de porte desdits premier et quatrième transistors à effet de champ étant connectées en commun à la borne d'entrée de l'inverseur commandé par des signaux d'horloge. 4. Un compteur binaire selon l'une quelconque des revendications 2 et 3 caractérisé en ce que ladite tension de fonctionnement appliquée sur les première et seconde bornes d'alimentation en courant est à un niveau fixe. 5. Un compteur binaire selon la revendication 2 caractérisé en ce que ladite tension de fonctionnement appliquée aux première et seconde bornes d'alimentation en courant est à des niveaux qui varient de la même manière que celle suivant laquelle les signaux d'horloge appliqués aux électrodes de porte du premier transistor et du quatrième varient l'un par rapport à l'autre. 6. Un compteur binaire selon la revendication 3 caractérisé en ce que la tension de fonctionnement appliquée aux première et seconde bornes d'alimentation en courant est à des niveaux qui varient de la même manière que celle suivant laquelle les signaux d'horloge appliqués aux électrodes de porte des troisième et second transistors varient l'un par rapport à l'autre. 7. lin compteur binaire selon la revendication 1 caractérisd en ce que les premier et troisième inverseurs sont du type commandé par des signaux d'horloge et en ce qu'il est en outre prévu un quatrième inverseur commandé par des signaux d'horloge connecté de fa- çon à réinjecter un signal de sortie du second inverseur à l'entrée de ce second inverseur et qui fonctionne simultanément avec le troisième inverseur commandé par des signaux d'horloge en réponse à des ignaux d'horloge; un cinquième inverseur connecté à la sortie du troisième inverseur commande' par des signaux d'horloge et un si xl(?me inverseur commandé par des signaux d'horloge connecté de fa çon à réinjecter un signal de sortie du cinquième inverseur à l'en- trée de ce cinquième inverseur et qui fonctionne simultanément avec le premier inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge. 8. Un compteur binaire selon la revendication 1 caractérisé en ce que les premier et second inverseurs sont du type commandé par des signaux d'horloge et en ce qu'il est en outre prévu un quatrième inverseur connecté en parallèle avec lesdits moyens prévus pour connecter la borne de sortie du premier inverseur commandé par des signaux d'horloge à la borne d'entrée du second inverseur commandé par des signaux d'horloge, un cinquième inverseur commandé par des signaux d'horloge connecté en série avec le quatrième inverseur et fonctionnant simultanément avec le second inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge, et un sixième inverseur commandé par des signaux d'horloge connecté entre les bornes de sortie du troisième inverseur et du second inverseur commandé par des signaux d'horloge et fonctionnant simultanément avec le premier inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge. 9. Un compteur binaire selon la revendication 1 caractérisé en ce que les premier et troisième inverseurs sont du type commandé par des signaux d'horloge, le second inverseur étant constitué par une première porte NON-ET comportant une première et une seconde bornes d'entrée et une borne de sortie unique, la première borne d'entrée étant connectée à la borne de sortie du premier inverseur commandé par des signaux d'horloge et la borne de sortie unique étant connectée à la borne d'entrée du troisième inverseur commandé par des signaux d'horloge et en ce qu'il est en outre Prévu un quatrième inverseur commandé par des signaux d'horloge connecté de fa çon à réinjecter un signal de sortie de'la première porte NON-ET à la première borne d'entrée de ladite porte et fonctionnant simulta dément avec le troisième inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge, une seconde porte NON-E? ayant une borne de sortie unique et des première et seconde bornes d'entrée, cette première borne d'entrée étant connecte à la borne de sortie du troisième inverseur commandé par des signaux d'horloge et un cinquième inverseur commandé par des signaux d'horloge connec té de façon à réinjecter un signal de sortie de la seconde porte NON-FT sur la première borne d'entrée de la seconde porte NON-ET et fonctionnant simultanément avec le premier inverseur command par des signaux d'horloge en réponse à des signaux d'horloge, ladite seconde borne d'entrée de la première porte NORtT-ET et celle de ladite seconde porte NON-ET étant raccordées ensemble pour recevoir le signal de commande. 10. Un compteur binaire selon la revendication 1 caractérisé en ce que les premier et troisième inverseurs sont du type commandé par des signaux d'horloge le second inverseur étant cons titubez par une première porte NI comportant une première et une seconde bornes d'entrée et une borne de sortie unique, la première borne d'entrée étant connectée à la borne de sortie du premier inverseur commandé par des signaux d'horloge et la borne de sortie unique étant connectée à la borne d'entrée du troisième inverseur commandé par des signaux d'horloge et en ce qu'il est en outre prévu un quatrième inverseur commandé par des signaux d'horloge connecté de façon à réinjecter un signal de sortie de la première porte NI à la première borne d'entrée de cette première porte NI et fonctionnant simultanément avec le troisième inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge, une seconde porte NI comportant une première et une deuxième bornes d'entrée et une borne de sortie unique et raccordée à la sortie du troi sième inverseur commandé par des signaux d'horloge, la premiers borne d'entrée étant connectée à la borne de sortie du troisième inverseur commandé par des signaux d'horloge et un cinquième inverseur commandé par des signaux d'horloge connecté de façon à réinjecter un signal de sortie de la seconde porte NI sur la première borne d'entrée de cette seconde porte NI et fonctionnant simultanément avec le premier inverseur commandé par des signaux d'horloge, cette seconde borne d'entrée de la première porte NI et celle de la seconde porte NI étant raccordées ensemble pour recevoir le signal de commande. 11. Un compteur binaire selon la revendication 1 caractéri s en ce que les premier et troisième inverseurs sont des portes NOF-ET commandées nar des signaux d'horloge comportant des inverseurs commandés par des signaux d'horloge, chacune des première et troisième portes NON-ET commandées par des signaux d'horloge comportant une première et une seconde bornes d'entrée et une borne de sortie unique, la borne de sortie unique de ladite première porte l}GN-ET commandée par des signaux d'horloge étant connectée à la borne d'entrée du second inverseur dont la borne de sortie est con bectée à la première borne d'entrée de la troisième porte NON-ET commandée par des signaux d'horloge et la borne de sortie de la troisième torte NON-ET commandé par des signaux d'horloge étant connectée à la première borne d'entrée de ladite première borne NObT-ET commandée par des signaux d'horloge et en ce qu'il est en outre prévu un quatrième inverseur commandé par des signaux d'horloge connecté de façon à réinjecter un signal de sortie du second inverseur sur la borne d'entrée du second inverseur et fonctionnant silltandment avec les inverseurs commandés par des signaux d'hor- loge inclus dans la troisième porte NON-ET commandée par des signaux d'horloge en réponse à des signaux d'horloge, un cinquième inverseur connecté à la sortie de la troisième porte NON-ET commandée par des signaux d'horloge et un sixième inverseur commandé par des signaux d'horloge connecté de raçon à réinjecter un signal de sortie du cinquième inverseur sur l'entrée du cinquième inverseur et fonctionnant simultanément avec les inverseurs commandés par des signaux d'horloge inclus dans ladite première porte NON-ED commandé par des signaux d'horloge en réponse à des signaux d'horloge,. la seconde borne d'entrée de la première porte NON-E? commandée par des signaux d'horloge et celle de la troisième porte NON-EE comman dée par des signaux d'horloge étant connectées l'une à l'autre pour recevoir le signal de commande. 12. Un compteur binaire selon la revendication 1 caractérisé en ce que les premier et troisième inverseurs sont du type commandé par des signaux d'horloge et en ce qu'il est prévu en outre une première porte NON-ET commandée par des signaux d'horloge et comportant une première et une seconde bornes d'entrée et une borne de sortie unique, la borne de sortie unique étant connectée à la borne d'entrée du second inverseur et la première borne d'entrée tant connectée à la borne de sortie du second inverseur, et un quatrième inverseur commandé par des signaux d'horloge fonctionnant imultanément avec'le troisième inverseur commandé par des signaux d'horloge en réponse à des signaux d'horloge, un cinquième inverseur ayant une borne de sortie et une borne d'entrée qui est connectée à la borne de sortie du troisième inverseur Commandé par des signaux d'horloge, et une seconde porte NON-ED ayant une pre mièvre et une seconde bornesd'entrée et une borne de sortie unique, cette borne de sortie unique étant connectée à la::borne d'entrée r ce cinquième inverseur et la première borne d'entrée étant connectée à la borne de sortie du cinquième inverseur et un si.xi??me inverseur commandé psr des signaux d'horloge fonctionnant simulta dément avec le premier inverseur command par des signaux horloge en réponse à des signaux d'horloge, la seconde borne d'entrée de la première porte NON-E? commandée par des signaux d'horloge et celle de la seconde porte NON-ET commandée par des signaux d'horloge étant connectées en commun pour recevoir le signal de commande. 13. Un compteur à étages multiples caractérisé en ce que chaque étage comporte un compteur binaire selon l'une quelconque des revendications 1, 6 à 11 et en ce que le second étage est con necté au premier étage de façon que les signaux de sortie du premier étage soient appliqués aux inverseurs commandés par des signaux d'horloge du second étage.