Brevet FR2243558A1 — publié le 19750404

L'invention concerne un convertisseur analogique-numérique comportant un amplificateur opérationnel à gain > 1 qui reçoit une impulsion dont l'amplitude est à convertir et qui est intégre dans une boucle de recirculation comportant en outre des comparateurs à seuil fixe et un injecteur de courant. De tels convertisseurs à recirculation sont en principe connus par le brevet français nO 71 41 171. Le dispositif selon ce brevet comporte un amplificateur de gain 2 et la différence entre la tension de sortie de l'amplificateur et une tension de référence est ramenée à l'entrée de l'amplificateur qui la double chaque fois en récurrence à des temps d'horloge successifs. Dans ce dispositif on obtient une conversion telle elle est utilisée couramment dans la transmission téléphonique en modulation par impulsions codées (MIC). Du au fait que le dispositif selon le brevet cité délivre les bits de sortie en série, la vitesse de conversion est limitée par la vitesse d'operation de l'amplificateur opérationnel. On pourrait remédier à cet inconvénient comme il est d'ailleurs proposé dans ledit brevet en prévoyant plusieurs amplificateurs qui travaillent en multiplex de temps, mais cette solution n'est ni simple ni économique. Par l'invention on propose par contre un convertisseur plus rapide qulun convertisseur en série et plus économique que le convertisseur multiplex. L'invention vise un convertisseur comme défini- en préambule qui est caractérisé par le fait qu'on prévoit en parallèle au moins 2n-1 comparateurs, dont les seuils diffèrent selon une loi linéaire (n étant 2, 3.,.), qu'on commande l'injecteur de courant par les sorties des comparateurs et qulil y a des moyens pour réintroduire le signal de sortie de l'amplificateur, dont le gain est de 2n, en synchronisme avec une horloge dans une entrée positive de cet amplificateur. Avantageusement, ce convertisseur contient en outre dans la boucle entre les sorties des comparateurs et l'-injecteur de courant un réseau logique transformant les signaux logiques sortant des comparateurs en un code binaire d'au moins n bits en parallèle, ce code étant ensuite appliqué à un décodeur analogique. Si l'on cherche une conversion non-Iineaire, on peut faire suivre le réseau logique en direction de sortie du convertisseur par un transcbdeur non-lineaire selon une loi prédéterminée et dont la période de transcodage correspond à plusieurs temps d'horloge. L'invention a donc comme principe une combinaison du codage à recirculation et du codage parallele et permet en particulier pour-n = 3 une solution très rapide et économique. L'invention sera décrite ci-apràs à i'aide d'un exemple de réalisation préféré qui est représente schématiquement dans la figure unique. Le signal analogique à convertir est appliqué à une entrée I qui est suivie d'un pont d'atténuation composé des deux résistances 2 et 3 en série. Le signal ainsi atténué d'un facteur 2n se présente au point commun des deux résistances et il traverse ensuite un interrupteur d'échantillonnage 4 et s'applique enfin à l'entrée positive d'un amplificateur opérationnel 5. Cet amplificateur est pourvu d'une contre-réaction constituée par deux résistances 6 et 7 de telles valeurs que le facteur d'amplification est 2n. La sortie de l'amplificateur 5 est liée à l'entrée positive de ce même amplificateur à travers deux fois deux interrupteurs en série 8, 9 et 10, 11 respectivement. Les deux branches d'interrupteurs sont mises en parallèle et entre les deux interrupteurs de chaque branche une plaque d'un condensateur de mémoire, 12 et 13 respectivement, est appliquée dont l'autre plaque est reliée à la terre 14. La sortie de l'amplificateur est connectée à 2n-1 comparateurs en parallèle c 'est-à-dire dans l'exemple choisi à sept comparateurs 15 à. 21 dont chacun comporte une entrée pour une tension de référence V1 à V7. Ces tensions sont calibrées linéairement selon la gamme de tensions à convertir. Les sorties des comparateurs sont connectées à un réseau logique 22 qui transforme les informations sortant des comparateurs en un code binaire d'au moins n bits en parallèle. Les trois lignes de sortie de ce réseau logique sont ensuite reliées à un injecteur de courant 23 à commande numérique qui injecte à l'entrée négative de l'amplificateur 5 un courant étalonné selon l'information binaire qu'il reçoit. Les différents interrupteurs et l'injecteur de courant sont synchronisés par une horloge 24 de la façon suivante : l'interrupteur 4 est fermé seulement pendant les courtes périodes d'échantillonnage, dont la période de répétition correspond à quatre instants de l'horloge de base. Les deux condensateurs de mémoire 12 et 13 sont liés alternativement à l'entrée et à la sortie de l'amplificateur : à un instant d'horloge les commutateurs 8 et 11 sont fermés et à l'instant suivant les commutateurs 9 et 10 sont fermés. Lorsque l'interrupteur 4 est fermé aucun des condensateurs est lié à l'entrée de l'amplificateur. L'injecteur de courant est enclenché à chaque instant d'horloge qui Voit l'interrupteur d'échantillonnage 4 ouvert. Le fonctionnement du convertisseur selon l'invention sera décrit ci-après à l'aide d'un exemple numérique de commutation. Supposons que la plage des tensions à convertir couvre de +O à +8 volts et que par conséquent les tensions de référence V1 à V7 vont de 1 à 7 volts. Supposons, en outre, que l'amplitude du signal d'entrée au moment T1 de l'échantillonnage, c'est-à-dire lorsque l'interrupteur 4 est fermé, est de 3,6000 volts. L'amplitude E à l'entrée positive de l'amplificateur est donc un huitième de 3,6 volts et la tension A à la sortie de l'amplifigateur est de nouveau 3,6 volts. En appliquant cette tension sur les comparateurs on active ceux dont la tension de référence est 1, 2, et 3 volts tandis que les autres comparateurs restent inactives. Cette configuration logique entraîne le réseau logique 22 à fournir le code O11 à la sortie (information D). Pendant ce temps, un des condensateurs 12 et I3 fut chargé à la tension de 3,6 volts qui est appliqué à l'instant T2 à l'entrez positive de l'amplificateur. Pendant cet instant, l'interrupteur 4 est ouvert et l'injecteur de courant 23 injecte un courant correspondant à la valeur O11 numérique dans l'entrée négative de l'amplificateur, ce qui a pour effet d'annuler partiellement la tension fournie par les condensateurs sur l'entrée positive de telle façon que réellement l'amplificateur ne voit qu'fine tension de 3,6 - 3 =0,6 volt à l'entrée. Cette tension- est multipliée par le facteur d'amplification huit et donne à la sortie 4,800 volts. Avant l'apparition du prochain instant T3 d'horloge le signal numérique D à la sortie du réseau 22 indique donc 100.Le tableau ci-après résume l'opération du convertisseur pendant quatre instants d'horloge successifs T1 à T4 en affichant-la tension E à l'entrée positive de .l'amplificateur, la tension A à sa sortie et le signal numérique D à la sortie du réseau 22. E(V) A(V) D(4-2-1) TI 0,4500 3,600 011 T2 3,600 4,80 - 100 T3 4,80 6,4 1IO T4 6,4 3,2 - 011 On voit que le signal D livre successivement les chiffres de valeur décroissante à base de huit de la conversion. On pourrait en principe continuer ce bouclage au-delà de quatre cycles tout en produisant des chiffres à base de huit d'ordre plus petit. On starrete toutefois lorsque les chiffres deviennent incertains dus à l'imprécision de l'amplification, de l'injection et de la comparaison. Lorsque tous les chiffres essentiels sont formés on peut procéder à un nouvel échantillonnage en fermant l'interrupteur 4 tout en assurant une décharge complète préalable des deux condensateurs 12 et 13. Les informations D constituent les informations de sortie dtun convertisseur linéaire car les triplets binaires, donc à base de huit, sont directement transformables en un nombre binaire à base de deux; dans notre exemple le résultat est donc 3.6 volts = 011,100110011. Si l'on veut que le convertisseur .obéisse à une loi non-linéaire (on cite par exemple le cas décrit dans le brevet américain no 3 646 548) on introduit les groupes à trois bits sortant du réseau 22 dans un transcodeur 25 qui délivre à ses sorties 26 en parallèle et en synchronisme avec l'échantillonnage le code corrigé. L'invention n'est pas limitée l'exemple préférentiel décrit en détail. On peut en particulier augmenter le nombre n en utilisant un taux d'atténuation et d'amplification de 16 et en prévoyant 15 comparateurs. On peut aussi choisir n identique à 2. On peut modifier le nombre de cycles à l'intérieur d'une période d'échantillonnage en fonction de la précision des différents éléments du convertisseur et on pourrait commander l'injecteur de courant 23 à travers des moyens d'addition des tensions des sorties des comparateurs. Dans ce cas, le réseau logique 22 peut diréctement -livrer un code non-linéaire. Enfin, l'invention n'est pas limitée à l'application dans un réseau téléphonique mais elle peut etre utilisée partout où il faut convertir une tension analogique en termes numériques, par exemple dans un voltmètre numérique. REVENDICATIONS 1/ Convertisseur analogique-numérique comportant un amplificateur opérationnel à gain > 1 qui reçoit une impulsion dont l'amplitude est à convertir et qui est intégré dans une boucle à recirculation comportant en outre des comparateurs a seuil fixe et un injecteur de-eourant, caractérisé par le fait qu'on prévoit, en parallèle, au moins 2 -1 comparateurs, dont les seuils diffèrent selon une loi linéaire (n étant 2, 3..1-), que l'on commande l'injeeteur de courant par les sorties des comparateurs et qu'il y a des moyens pour réintroduire le signal de sortie de l'amplificateurS dont le gain est de 2n, en synchronisme avec une horloge dans une entrée positive de cet-amplificateur. 2/ Convertisseur selon la revendication 1, caractérisé par le fait que la boucle contient en outre entre les sorties des comparateurs et l'injecteur de courant un réseau logique transformant les signaux logiques sortant des comparateurs en un code binaire d'au moins n bits en parallèle, ce code étant ensuite appliqué à un décodeur numérique-analogique. 3/ Convertisseur selon l'une des revendicationa précédentes, caractérisé par le fait que le réseau logique est suivi en direction de sortie du-eonvertisseur d'un transcodeur non-linéaire selon une loi prédéterminée et dont la période de transcodage correspond à plusieurs temps d'horloge. 4/ Convertisseur selon la revendication 1, caractérisé par le fait que les moyens comportent deux condensateurs de mémoire qui sont liés à travers des contacts mobiles l'un à la sortie et l'autre à l'entrée positive de l'amplificateur, ces liaisons étant échangées plusieurs fois sous le contrôle de l'horloge. 5/ Convertisseur selon l'une des revendications précédentes, caractérisé par le fait qu'un pont d'atténuation est intercalé entre l'entre pour les impulsions dont l'amplitude est à convertir et l'amplificateur, et que le facteur d'atténuation est de 2 .