Brevet FR2205748A1 — publié le 19740531

L'invention a pour but l'obtention d'un transistor à effet de champ susceptible de fonctionner à des fréquences de l'ordre de la dizaine de gigahertz, et de délivrer une puissance de l'or- dre du watt. la satisfaction de ces exigences, en partie contradictoires, ne peut entre recherchée que du côté des structures "interdigitables", c'est-à-dire susceptibles de présenter deux électrodes sur trois (en fait la source et le drain) sous la forme de doigts qui s'interpénètrent, la troisième électrode (la grille) étant située dans un plan différent de celui des deux précédentes. On sait qu'en réalité le transistor à effet de champ classique, notamment celui du type planar possède généralement deux grilles respectivement placées de part et d'autre du canal de conduction entre source et drain. Dans le type "planas", ce qu'on appelle communément la grille, est situé sur la surface plane du transistor : on appellera celle-ci grille supérieure. le substrat lui-m#me, lorsqu'il est semiconducteur à conductivité non négligeable (généralement du type P en haute fréquence) constitue la grille inférieure.Or, le substrat s'étend bien au-delà de la surface opposée à la grille supérieure et pénètre sous la source et sous le drain ; il en résulte d'importantes capacités source - grille (inférieure) et drain - grille (inférieur), capacités d'autant plus grandes que le canal de conduction s'inscrit dans une couche plus mince de matériau semiconducteur. On a proposé des solutions où le substrat est un isolant (silicium intrinsèque ou arséniure de gallium du type "compensé") dans lesquelles la capacité parasite apportée par le substrat est théoriquement nulle. Mais la technologie de croissance des couches par épitaxie sur substrat intrinsèque pose des problèmes mal résolus et le transistor se trouve shunté généralement par une conductance non ndgXigeable. De plus, la structure n'est pas "interdi- gitable". L'invention remédie à ces inconvénients. Le transistor à effet de champ selon l'invention comporte une source et un drain disposés sur un substrat de façon analogue à celle d'un transistor du type "planar", mais à la place de la grille de commande accessible du meme c8te que la source et le drain, on trouve une tranchée qui localise le canal de conduction au voisinage du substrat. La grille est constituée par le substrat du transistor, lequel comporte au moins une partie à faible résistivité.En outre, la source et le drain forment des doigts intercalés entre lesquels la tranchée dessine un tracé en forme de grecque" L'invention sera mieux comprise, et d'autres caractéristiques apparattront au moyen de la description qui suit et des dessins qui l'accompagnent, parmi lesquels les figures 1 et 2 représentent, en coupe schématique, deux étapes de fabrication du transistor selon l'invention les figures 3 et 4 représentent en coupe et en perspective un transistor "interdigité" selon l'invention les figures 5 et 6 représentent en coupe schématique deux variantes de l'invention. On a représente en coupe, figure 1, une portion du transistor à effet de champ selon l'invention, à l'étape qui précède l'usinage de la tranchée entre source et drain. Un substrat 1 semiconduc- teur monocristallin présente la forme d'une plaquette d'épaisseur relativement grande (100 à 200 microns). Il est dopé P Si l'on désire que le transistor ait un canal de conduction de type N, ce qui est généralement le cas, et dopé N+ pour un canal P. Le matériau semiconducteur est par exemple du silicium ou de l'arséniure de gallium. Une couche 2, de type N, a été formée par épitaxie son épaisseur est de l'ordre du micron.Une couche 3 dopée P , très mince (de l'ordre de 2000 angströms par exemple) est réalisée soit par dîffusion,soitpar imiantation ionique, soit par épitaxie sur la couche N en vue de former les futures zones de prise de contact de la source et du drain. Ces prises de contact sont matérialisées par des dépôts métalliques 4 et 5, formés par exemple par évaporation sous vide sous forme d'une couche uniforme découpée ensuite par photogravure, usinage ionique, etc ...En fait, les prises de contact visibles figure 1, sont deux dents appartenant respectivement à deux peignes qui s'interpénètrent : cette disposition, dite aussi interdigitée, est plus facile à comprendre en regardant la figure 4 où apparaissent, en perspective, des paires de dents ou doigts tels que 42 et 51. lesdistanceseni#edeuxdents sont déterminées par la fréquence à laquelle on veut faire fonctionner le transistor, soit de l'or- dre du micron pour une fréquence de 10 GHz avec le silicium. les techniques connues, ou en cours de développement, de gravure par masquage électronique ou ultraviolet associées à un usinage chimique ou ionique permettent d'obtenir ces dimensions. La figure 2 représente l'étape suivante de fabrication du transistor selon l'invention. On a creusé une tranchée 6 qui pénètre dans le matériau semiconducteur jusqu'à une certaine profondeur dans la couche 2 d'épaisseur h plus précisément jusqu a une distance "a" de la surface de séparation des couches 1 et 2. La largeur de la tranchée 6 est X, par exemple de 11 ordre du micron, et les conditions optimales sont approximativement réalisées pour a l'épaisseur h de la couche 2 sera choisie de manière à assurer la tension de claquage maximale du transistor. Figure 4, on a représenté en perspective la partie supérieure d'un transistor selon l'invention à sa dernière étape de#fabrica- tion. La source comporte une métallisation 40 parallèle à un axe ÂB tracé sur la surface plane du matériau semiconducteur et des doigts rectangulaires 41,42,etc. le drain comporte également une métallisation (50) et des doigts 51, 52,etc, analogues à ceux de la source, mais disposés de telle sorte que Si l'on cffectue une coupe par un plan passant par AB (figure 3) on rencontre successivement les doigts 41#..42,51, 43,52. les connexions d'entrée et de sortie du transistor (44 et 45) sont soudées sur les métallisations (40 et 50). Elles peuvent être du type "micropoutre". La tranchée 6 des figures 1 et 2 affecte ici la forme d'une "grecque" serpentant entre les dents et les métallisations de prise de contact. Si le transistor à effet de champ ne comportait que la seule tranchée 6 entre la source et le drain, on aurait un court-circuit de ces électrodes par la périphérie de la couche 3. On usinera donc sur toute la périphérie, non seulement la couche 3 mais également la couche 2 et le substrat jusqu a une profondeur au moins égale à 11 épaisseur de la couche 2 afinde parfaire l'isolement du transistor vis-à-vis d'autres dispositifs voisins éven- tuels et aussi pour éviter les courants de fuite dans la couche 2 et la jonction semiconductrice PN. En pratique, on effectuera une gravure "mesa" à flanc 7 délimitant un plateau rectangulaire D Sur le flanc 7, on dépose de façon sélective une couche d'isolant 8 (fis33 destinée à favoriser la stabilité dans le temps du transistor et sa résistance aux contraintes d'ambiance. Aus différents types de vernis classiques pour mésa hyperfréquence, on préfèrera, pour le silicium une protection par la silice selon une méthode de passivation connue. toutefois, cette méthode nécessite un traitement thermique qui a pour effet de déplacer la jonction PN. Pour l'arséniure de gallium, on aura recours à la passivation par dépôt de verre à basse température. Figure 5, on a représenté une variante de l'invention dans laquelle le substrat P est séparé de la couche 2 par une couche Il constituée par le matériau semiconducteur intrinsèque ou faiblement dopé sauf dans les régions 12 dopées P+. Ces régions forment des doigts parallèles aux tranchées et complètement "enterrés" dans le matériau semiconducteur. La couche 11 est obtenue par épitaxie et la région 42 est obtenue par exemple,par diffusion prolongée jusqu'à la rencontre avec la couche 1 pour assurer la prise de contact de grille par l'intermédiaire du substrat conducteur. On peut aussi obtenir la région 12 par implantation ionique. Cette variante est applicable dans le cas du silicium. Une variante applicable dans le cas de 1 t arséniure de gallium est représentée figure 6. Ici des régions intrinsèques 13 et 14 ont été obtenues dans le substrat 1 par implantation protonique. En effet, l'obtention d'une couche analogue à la couche 11 de matériau intrinsèque n'est pas possible pratiquement de façon satisfaisante avec l'arséniure de gallium. Dans les variantes des figures 5 et 6, on peut aussi limiter la réalisation de régions faiblement dopées (11 et 14 respectivement) à la partie du substrat qui se trouve en dessous des métallisations 40 et 50 de prises de contact. En effet, l'intérêt de ces variantes consiste à diminuer les capacités parasites, lesquelles proviennent surtout des zones des métallisations 40 et 50 par suite de l'importance de leur surface. On obtient ainsi une amdlio- ration sensible des performances du transistor sans avoir besoin d'un masque compliqué et de grande précision, comme c'est le cas lorsque l'on doit dessiner des doigts parallèles" aux différentes sections de la tranchée 6. Parmi les avantages de l'invention, on signalera a) la possibilité de mettre en parallèle, gracie à la structure interdigitable, un grand nombre de transistors élémentaires, ce qui permet de réaliser des dispositifs de puissance b) la diminution du temps de transit des électrons, par suite du rapprochement de la source et du drain gracie au fait que ceuxci sont délimités, ainsi que l'emplacement du canal, par une seule opération qui est la gravure de la tranchée 6 ; cela permet de réduire la longueur du canal de conduction et d'augmenter la fréquence de fonctionnement c) la diminution des résistances parasites de source et de drain par suite des faibles dimensions (longueur, épaisseur) du canal de conduction d) la diminution de la résistance d'acces de grille étant donné que celle-ci est constituée par le substrat ou une partie du substrat du transistor e) l'excellent isolement du transistor par la gravure mésa, ce qui évite les inconvénients des autres solutions connues (sillon circulaire entourant la source ou le drain, non interdigitable,ou encore réalisation de caissons d'isolement" présentant des capacités parasites inévitables) ; au contraire, l'invention permet la réalisation de plusieurs transistors indépendants sur le meme substrat et leur mise en parallèle pour augmenter la puissance disponible f) enfin, la structure du transistor selon l'invention, peut entre réalisée uniquement par des opérations d'épitaxie et d'usinage. Ce fait est particulièrement intéressant dans le cas de l1arsé- niure de gallium. L'invention est applicable à l'amplification de puissance en hyperfréquence et à la réalisation de circuits logiques à très grande rapidité. REYENDICATIONS 1. Transistor à effet de champ, du type comportant un substrat en matériau semiconducteur présentant au moins une région d'un premier type de conductivité et de faible résistivité, au moins une couche de matériau semiconducteur d'un type de conduc v tivité opposé audit premier type et de résistivité supérieure à celle de ladite région et au moins deux électrodes jouant respectivement le rôle de source et de drain implantées côte à côte sur la surface de ladite couche, caractérisé en ce qu'au moins une tranchée d'isolement est creusée dans ladite couche entre lesdites électrodes, ladite région étant destinée à servir de grille de commande dudit transistor et des moyens complémentaires d'isolement du transistor étant prévus autour desdites électrodes. 2. Transistor selon la revendication 1, caractérisé en ce que lesdits moyens complémentaires dtisolement comportent un usinage pénètrant dans la profondeur du substrat jusqu'à une distance du même ordre de grandeur que l'épaisseur de ladite couche. 3. Transistor selon la revendication 2, caractérisé en ce que ladite source et ledit drain forment chacun des doigts qui stinter- calent les uns entre les autres, ladite tranchée ayant un tracé continu se prolongeant jusqu'audit usinage. 4. Transistor à effet de champ selon la revendication 1, caractérieé en ce que ladite région est située au droit de ladite tranchée et qu'elle est bordée de matériau semiconducteur intrinsèque. 5. Dispositif électronique,caractérisé en ce qu'il comporte un transistor selon l'une des revendications 1, 2, 3 et 4.