Brevet FR2244232A1 — publié le 19750411

L'invention concerne un dispositif de mémorisation constitué par des éléments de mémorisation Ci semiconducteurs, dans lequel on utilise des éléments de mémorisation h semiconducteurs a accès aléatoire, notamment des éléments de mémorisation métaloxyde-semiconducteur, et des éléments de mémorisation semiconducteurs à accès séquentiel, notamment des éléments à déplacement de charger, On connaît déjà des dispositifs à déplacement de charger(voir par exemple Electronics, 21 juin 1971, tome 44, pages 50 à 50).Ces dispositifs comportent essentiellement un substrat semiconducteur sur lequel est déposée une couche isolante du point de vue électrique sur laquelle sont déposées des électrodes métal liques. Les électrodes métalliques sont isolées les unes des autres. te principe des dispositifs à déplacement de chargef repose sur le fait que, par application de tensions choisies de façon appropriée sur ces électrodes de métal, au niveau de la surface limite entre la couche isolante et le substrat semiconducteur, on crée des conditions de potentiel appropriées permettant de mémoriser des porteurs de charge minoritaires. Un dispositif d'enregistrement particulier eaaagasine, à l'instant approprié, les porteurs de charge minoritaires dans ces puits de potentiel ou bloque l'afflux de porteurs de charge minoritaires suivant l'information à enregistrer. Il est aussi connu d'utiliser de tels dispositifs à B déplacement de charge comme mémoires. A cet effet, les informa tions sont introduites, par l'intermédiaire d'un étage d'entrée, et prélevées, par l'intermédiaire d'un étage de sortie, dans le dispositif à déplacement de charges qui est commandé comme un registre à décalage. L'étage de sortie peut être relié à l'étage d'entrée. L'information introduite circule alors dans une boucle de mémoire. Un étage de régénération peut être disposé entre les étages d'entrée et de sortie pour la régénération de la charge qui circule. De telles mémoires à déplacement de chargeg peuvent entre utiliséesçomme mémoires de travail ou comme mémoires à pages. Etant donné que ce sont dOs mémoires à accès séquentiel, le temps d'accès est relativement important. D'autre part, les mémoires à déplacement de charge# ont une structure simple et un encombrement très réduit. Pour pouvoir les utiliser dans des installations de traitement de données rapides, il est avantageux de les relier à des mémoires à semiconducteurs à accès aléatoire et à temps d'accès plus faible. Il apparat de ce fait une hiérarchie de mémoires, par exemple avec une mémoire à déplacement de charge comme mémoire de travail et une mémoire intermédiaire possédant un temps d'accès très court ou avec une mémoire de travail possé dant un temps d'accès faible et une mémoire à déplacement de char gel en tant que mémoire à pages. La présente invention se propose de fournir une configuration avantageuse pour un dispositif de mémorisation cons titué par des éléments de mémorisation semiconducteurs, dans lequel des éléments de mémorisation semiconducteurs à accès aléa toire, notamment des éléments de mémorisation MOS (métal-oxyde semiconducteur) coopèrent avec des éléments de mémorisation semi conducteurs à accès séquentiel, notamment des éléments de mémo risation à déplacement de charger. Le problème est résolu suivant l'invention gracie au fait que les éléments de mémorisation à accès aléatoire et ceux à accès séquentiel qui coopèrent sont re8pec tivement disposés sur une plaquette à circuit imprimé, suivant une technique de construction modulaire. Si on réalise par exemple une mémoire de travail, constituée par exemple par des éléments de mémorisation MOS, et si l'on prévoit une mémoire à pages constituée par des éléments de mémorisation à accès séquentiel, par exemple une mémoire à déplacement de charges, les éléments de mémorisation à accès séquen tiel et les éléments de mémorisation à accès aléatoire entre lesquels se déroule. tout ou une partie de l'échange de pages, peuvent être disposés directement les uns à cOté des autres. Le fait que les éléments de mémorisation à accès aléatoire et les éléments de mémorisation à accès séquentiel sont disposés directement les uns à côté des autres sur une plaque à circuit imprimé présente les avantages suivant: dans une#hiérarchie de mémoires comportant une mémoire de travail à accès aléatoire et une mémoire à pages à accès séquentiel les limitations concernant la largeur des données et la vitesse de transmission disparais sent. En outre, il n'est plus nécessaire d'utiliser des amplifi cateurs de ligne. Par conséquent, les possibilités d'erreur dues aux lignes, aux éléments enfichables ou aux amplificateurs, dis- paraissent. Ceci implique une augmentation de la stabilité et de la capacité de puissance du système.En raison du nombre réduit des conducteurs d'amenée,enen vue d'augmenter la densité de mémorisation sur une plaquette à semiconducteurs, on peut encore augmenter la capacité de mémorisation de chaque élément en réunis - sant plusieurs plaquettes à semiconducteurs dans un élément. Par rapport à une mémoire, constituée par des éléments à semiconducteurs, uniquement à accès aléatoire, en raison de la capacité de mémorisation beaucoup plus importante d'un élément de mémorisation à semiconducteurs réalisé à l'aide de dispositifs à déplacement de chargez on peut aussi choisir une valeur plus importante pour la capacité de mémorisation d'une plaque à circuit imprimé à équipement combiné.Les coûts de chaque bit mémorisé sur la plaque à circuit imprimé sont par conséquent beaucoup plus faibles. Par rapport à une mémoire uniquement à accès séquentiel, le temps d'accès moyen est réduit de façon importante en raison de la mémoire à accès aléatoire branchée en amont. La présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin annexé dans lequel la figure unique représente un dispositif de mémorisation suivant l'invention. Comme élément de mémorisation à semiconducteurs à accès aléatoire on a utilisé des éléments de mémorisation MOS et comme élément de mémorisation à semiconducteurs à accès séquentiel on a utilisé des éléments de mémorisation à déplacement de charges. tes éléments de mémorisation MOS sont désignés par la référence M et les éléments de mémorisation à déplacement de charges sont désignés par la référence G. Les éléments de mémorisation à déplacement de chårgeget les éléments de mémorisation MOS qui coopèrent directement sont disposés iimaédiatement les uns à côté des autres sur une plaque LP à circuit imprimé, de sorte que les conducteurs de liaison entre les éléments à semiconducteurs peuvent etre maintenus très courts. Dans la forme de réalisation représentée, on a combiné seize éléments à déplacement de charger C et quatre éléments MOS M. Entre les éléments MOS et les éléments à déplacement de chargez est prévu un élément de commutation S qui répartit les données arrivant séquentiellement sur les quatre éléments de mémorisation MOS. De ce fait, le taux de données élevé des éléments de mémorisation à déplacement de charge3 C qui travaillent en série est adapté au taux de données faible des éléments de mémorisation MOS M. Les données sont extraites ou appliquées à la plaque LP à circuit imprimé par l'intermédiaire des lignes de données DL. Les lignes de liaison entre les éléments de mémorisation MOS et les éléments de mémorisation à déplacement de chargel ainsi que les lignes de données sont réalisées dans la plaquette LP à circuit imprimé, suivant une technique connue. Dans la figure on a représenté uniquement un groupe d1éléments sur la plaquette LP à circuit imprimé ; mais on peut cependant disposer aussi plusieurs groupes d'éléments de ce type sur la plaquette à circuit imprimé. L'association entre les éléments individuels de mémorisation à déplacement de charge et MOS peut naturellement btre autre que celle qui est représentée dans la figure. REVENDICATIONS 1. Dispositif de mémorisation constitué par des éléments de mémorisation à semiconducteurs, dans lequel on utilise des éléments de mémorisation à semiconducteurs à accès aléatoire, notammt des éléments de mémorisation MDB, et des éléments de mémorisation à accès séquentiel, notamment des éléments de mémorisation à déplacement de chargez caractérisé par le fait que les éléments de mémorisation à accès aléatoire (M) et les éléments de mémorisation à accès séquentiel (C) qui coopèrent sont respectivement disposés sur une plaquette (LP) à circuit imprimé, suivant une technique de construction modulaire. 2. Dispositif de mémorisation suivant la revendication 1, dans lequel les éléments de mémorisation à accès aléatoire sont utilisés comme mémoire de travail et les éléments de mémorisation à accès séquentiel sont utilisés comme mémoire à pages, l'échange de pages ayant lieu uniquement entre repartie de la mémoire de travail et une partie de la mémoire à pages, caractérisé par le fait que les éléments de mémorisation à accès sequentiel et les éléments de mémorisation à accès aléatoire entre lesquels a lieu tout ou une partie de l'échange de pages sont disposés directement les uns à caté des autres dans un groupe d'éléments.