Brevet FR2239817A1 — publié le 19750228

L'invention concerne un générateur d'une suite à caractère aléatoire de nombres à 2n niveaux, générateur constitué d'abord par un premier et un deuxième générateur à au moins n étages chacun, un nombre à n bits étant engendré à la sortie de chacun desdits n étages, et ensuite par un réseau de combinaison logique destiné à traiter lesdits nombres à n bits et muni de n sorties sur lesquelles apparat ladite suite. Un générateur de ce genre est décrit dans le certificat d'addition 76 933 au brevet français n0 I 226 403 ; dans ce générateur, les deux- générateurs de nombre à n bits sont constitués par des générateurs de bruit suivis de formeurs dtimpulsions alimentant des chaînes de comptage à n étages. Bien que pour ce générateur connu, on ait pris le soin d'avoir deux générateurs fournissant des nombres statistiquement indépendants, ltéquirépartition des nombres fournis n'est pas rigoureuse. Or, pour des générateurs de ce genre, il y a des applications qui nécessitent des suites de nombres à valeur rigoureusement équiprobables ; c'est le cas, par exemple pour l'essai de systèmes numériques (système.PCM, système de transmission de données) où une-composante systématique a une influence gênante. En outre, le générateur connu présente un deuxième inconvénient, il nécessite la présence de générateurs de bruit de type analogique qui sont. en général coûteux à réaliser. Le but de ltinvention est de fournir à l'aide uniquement de circuits logiques un générateur d'une suite à caractère aléatoire de nombre à 2n niveaux rigoureusement équiprobables. Pour cela le générateur conforme à l'invention est remarquable en ce que le premier générateur est un générateur de séquence binaire pseudo-aléatoire non rigoureusement équiprobable alors que le deuxième générateur est un générateur donnant une série pé riodique de nombre à n bits, chacun de ces derniers nombres apparaissant un meme nombre de fois dans ladite série. Selon une variante intéressante de l'invention le deuxième générateur est constitué par un compteur binaire de telle manière que le générateur conforme à l'invention présente une structure extremement simple et de ce fait son prix est peu élevé. La description suivante en regard des dessins annexés, le tout donné à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être réalisée. La figure 1 montre un générateur à 2n niveaux conforme à l'invention. La figure 2 montre un premier exemple de l'allure des signaux délivrés par le dispositif d'horloge. La figure 3 montre un deuxième exemple de l'allure de signaux délivrés par le dispositif d'horloge. La figure 4 montre une deuxième structure possible du deuxième générateur. La figure 5 montre une troisième structure du deuxième générateur. Sur la figure 1, on a représenté un générateur conforme à l'invention fournissant un nombre à 8 niveaux ; ce nombre est déterminé par la valeur logique des tensions présentes aux bornes de sortie OUT 1, OUT 2, et OUT 3. Le générateur montré à la figure 1 est constitué a' partir de deux générateurs I et 2 fournissant sur les sorties S il, S 12 et S 13 pour le générateur I et sur les sorties S 21, S 22 et S 23 pour le générateur 2 des nombres à 3 bits. Ces nombres sont traités par le dispositif de combinaison 3 pour élaborer un troisième nombre aux sorties OUT 1, our 2 et OUT 3 en passant par l'intermédiai- re dtun circuit de sortie 4. Ce circuit 4 est composé de trois bascules de type D : BD1, BD2 et BD3 dont les sorties Q sont reliées respectivement aux bornes OUT 1, OUT 2 et OUT 3 et dont les entrées sont connectées aux sorties du dispositif de combinaison 3. Conformément à l'invention le générateur 1 est un générateur de séquences binaires pseudo-aléatoires à n bits non rigoureusement équiprobables alors que le générateur 2 est un générateur donnant une série périodique de nombres à n bits, chacun de ces derniers nombres apparaissant un même nombre de fois dans ladite série. Les générateurs de séquences binaires pseudo-aléatoires dont il est question ci-dessus sont bien connus, ils sont formés à partir d'un registre à décalage bouclé par un réseau de réaction comportant des additionneurs "modulo 2". On pourra consulter à ce sujet le livre : Shift Register Sequency" de GOLOMB édité chez Holden-Day Inc. Pour que de tels générateurs de séquences pseudo-aléatoires fonctionnent, le registre ne doit en aucun moment contenir seulement des "O". De cela il découle que pour un registre à N étages pour lequel il y aurait 2N états possibles, on ne peut avoir que 2N ~ 1 états possibles puisque ltétat "0...0" ne convient pas. Ceci entraîne que l'apparition d'un des nombres à n bits considérés à la sortie de n étages du registre à décalage est défavorisée par rap port aux autres, la séquence de ce fait n'est pas équilibrée, il n'y a plus une équirépartition rigoureuse. Sur la figure 1, le générateur l est constitué de bascu -les Bl, B2, B3 et B4 montées en registre à décalage dont l'entrée reçoit le signal fourni par un additionneur "modulo 2 5 ; les en trées -de cet additionneur 5 sont reliées aux sorties des bascules B3 et B4 ; le décalage de ce registre est effectué au rythme des impulsions appliquées sur le fil HI et fournies par un dispositif du'horloge 6 ; le nombre de 3 bits fourni par ce générateur est défini par la valeur logique des tensions présentes aux sorties S 13, S 12 et S Il qui sont les sorties des bascules B2, B3 et B4 ; les bits ainsi définis sont pondérés, le bit de plus fort poids est défini par la valeur logique de la tension à la sortie S 13, celui de plus faible poids par la tension à la sortie S Il. Le tableau ci-dessous donne en fonction des impulsions appliquées au fil H1 la succession des différeflts bits définis par la valeur logique de la tension à la sortie de la bascule Bl et aux sorties S 13, S 12 et S Il la colonne de gauche donne le nombre décimal (ou octal) correspondant à la pondération précitée. TABLEAU I CHIFFRE BINAIRE PRESENT nombre décimal corres à la à la à la à la pondant aux nombres sortie sortie sortie sortie binaires présents aux de Bl S13 512 S11 sorties S13, S12 et S11 1 0 0 0 0 0 1 0 0 4 0 0 1 0 2 1 0 0 1 1 1 1 0 0 4 0 1 1 0 6 1 0 1 1 3 o I O 1 5 1 0 1 0 2 1 1 0 1 5 1 1 1 0 6 a 1 I 1 7 0 1 1 1 7 0 0 1 1 3 0 0 0 1 2 1 0 0 0 0 On constate bien sur ce tableau I que la séquence fournie par le générateur l est de 15 chiffres consécutifs et qu'il n'y a pas pas équirépartition ctest-à-dirqe71l n'apparaît dans cette séquence qu'une seule fois le nombre décimal "0" alors que les nombres décimaux de 1 à 7 apparaissent deux fois. Le générateur 2 est sur cette figure constitué d'une manière étonnamment simple par un compteur binaire comptant les impulsions engendrées par le dispositif d'horloge 6 sur un deuxième fil H2 ; ce compteur est représenté schématiquement à la figure 1 par trois bascules B5, B6 et B7 les sorties S21, S22 et S23 étant les sorties respectives de ces bascules. Le réseau de combinaison logique 3 comprend trois additionneurs "modulo 2" Al, A2 et A3 ; les deux entrées de l'additionneur AI sont reliées aux sorties S21 et Silt; les deux entrées de l'addi- tionneur A2 aux sorties S22 et 312 et les deux entrées de A3 aux sorties S23 et SI3. La sortie de l'additionneur AI est reliée à l'entrée D de la bascule BDi, celle de A2 à la bascule BD2 et celle de A3 à BD3 l'entrée H de toutes ces bascules est connectée à un troisième fil H3 raccordé au dispositif 6. A la figure 2, on montre un exemple de signaux fournis par le dispositif 6 ; à gauche de la figure, on rappelle la référence du fil sur lequel ces signaux représentés à droite sont présents ; pour le fil H3 on a représenté seulement la transition active du signal qui provoque la transmission du signal logiqueprésent à l'entrée D des bascules BDI à BD3 à la sortie Q de ces bascules, chaque nombre fourni par le générateur conforme à l'invention est donc disponible sur les bornes OUT 1, OUT 2 et OUT 3 entre chaque transition active du signal présent sur le fil H3. Sur la figure 2, les impulsions- présentes sur les fils H1 et H2 sont simultanées et provoquent pratiquement en même temps le changement d'état des bascules constituant les générateurs 1 et 2. La transition active du signal présent sur le fil H3 n'a lieu qu'une fois que les positions des générateurs 1 et 2 sont bien acquises. Le tableau Il suivant montre une partie de la succession des nombres binaires fournis par le générateur I et par le générateur 2 et la succession des nombres résultant de la combinaison des précédents disponible sur les bornes OUT 1, OUT 2 et OUT 3 ; la colonne de droite donne le nombre décimal correspondant à une pondération se Ion laquelle le bit disponible à la borne OUT I est affecté du plus fort poids et le bit à la borne OUT 3 du plus faible. TABLEAU Il nombre nombre nombre aux nombre fourni par fourni par sorties décimal le générateur 1 le générateur 2 OUT 1 à OUT 3 correspondant 000 000 000 0 100 001 101 5 010 010 000 O 001- 011 010 2 100 100 000 - O 110 101 011 3 011 110 101 5 101 111 010 2 010 000 010 2 101 -001 100 4 110 010 100 4 111 011 100 4 111 100 011 - 3 011 101 110 5 001 110 111 7 La suite ainsi fournie par le générateur conforme à l'invention comprend 120 nombres qui résultent de la combinaison de chacun des 15 nombres fournis par le générateur I avec chacun des 8 nombres fournis par le générateur 2 ; dans cette suite on a 15 fois chacun des nombres O à 7 ; on a obtenu ainsi une équirépartition rigoureuse. On peut modifier à des rythmes différents,- les positions des générateurs 1 et 2 ; à la figure 3 on a représenté le cas où le rythme des impulsions sur le fil H2 est trois fois plus rapide que celui des impulsions sur le fil Hl. Le tableau III montre la formation de la suite pour le cas précité. Le générateur 2 peut etre constitué de différentes manie'- res de façon que la suite fournie puisse offrir différentes caractéristiques souhaitées en ce qui concerne par exemple son spectre, ... etc.. Le générateur 2 représenté figure 4 est spécialement avantageux si la série fournie ne présente que peu de nombres. Il se compose essentiellement de trois bascules B'5 > B'6 et B17 montées en registre à décalage ; il comporte un premier additionneur "modulo 2" 10 dont les entrées sont reliées aux sorties des bascules B'6 et B17 et dont la sortie est reliée à l'entrée de la bascule B'5 par l'intermédiaire de deux additionneurs modulo 2"11 et 12, ce générateur 2- à la figure 4 est remarquable en ce qu'il compor -te deux décodeurs D1 et D2. TABLEAU III nombre nombre nombres nombre fourni par fourni par aux sorties décimal le générateur 1 le générateur 2 OUT 1 à 3 correspondant 000 000 000 0 001 001 1 010 010 2 100 011 111 7 100 000 O 101 001 1 010 110 100 4 111 101 . 5 000 010 2 001 001 000 0 i 010 011 3 011 010 2 100 100 000 O 110 010 1 111 011 3 000 110 6 001 111 7 010 100 4 011 011 000 0 100 111 7 101 110 6 101 110 011 3 111 010 2 000 101 5 010 001 011 3 010 000 0 011 001 1 101 100 001 1 101 000 0 110 011 3 110 111 001 1 000 110 6 001 111 7 111 010 101 5 011 100 4 100 011 3 111 101 010 2 110 001 1 111 000 0 011 000 011 3 001 010 2 010 001 1 001 011 010 2 le décodeur DI donne à sa sortie un signal de valeur logique égale à "I" lorsque les bits représentant respectivement l'état logique des bascules B'5, B'6 et B'7 sont 001.Le décodeur D2 fournit un "1" lorsque les bits sont 000 ; la sortie du décodeur D1 est reliée à une entrée de l'additionneur 12 et celle du décodeur D2 à une entrée de l'additionneur Il. Le tableau IV donne en fonction des impulsions appliquées sur le fil H2 la succession des différents états des bascules constituant le générateur 2 montré à la figure 4. TABLEAU IV Chiffre binaire Signal Signal Nombre aux sorties à la à la décimal sortie de sortie de correspondant S23 S22 S21 D1 D2 O l O O O '2 1 O 1 0 O 0 5 1 1 0 0 0 6 1 1 1 O O 7 0 1 I 0 O 3 0 O 1 1 O 1 O O O 0 1 O 1 0 0 0 0 4 0 1 0 0 0 2 1 0 1 0 0 5 A la figure 5, on a représenté un troisième générateur 2 qui peut convenir à l'invention et qui est aussi spécialement avantageux si la série fournie ne contient que peu de nombres. Ce dernier générateur 2 est constitué à partir d'une chaîne de comptage représenté schématiquement à la figure 5 par des bascules~B"5, B"6 et B't7 ; les bits définis par le signal à la sortie de ces bascules servent d'adresse à une mémoire morte 20 de telle manière qu'en fonction de la progression de ladite chaîne de comptage on fasse apparaître ntimporte quelle série de nombres désirée, pourvu que ces derniers nombres apparaissent un meme nombre de fois dans la série. REVENDIGATIOIxS l. Générateur dwune suite à caractère aléatoire de nombres à 2n niveaux, générateur constitué dtabord par un premier et un deuxième générateur à au moins n étages chacun, un nombre à n bits étant engendré à la sortie desdits n étages et ensuite par un réseau de combinaison logique destiné a traiter lesdits nombres à n bits et muni de n sorties sur lesquelles apparaît ladite suite, générateur caractérisé en ce que le premier générateur est un générateur de séquence binaire pseudo-aléat-oire non rigoureusement équiprobable alors que le deuxième générateur est un générateur donnant une série périodique de nombres 2 n bits, chacun de ces derniers nombres apparaissant un même nombre de fois dans ladite série. 2. Générateur selon la revendication 1, caractérisé en ce que le deuxième générateur est un compteur binaire. 3. Générateur selon ltune des revendications 1 et 2 caractérisé en ce que le réseau de combinaison logique est constitué de n additionneurs "modulo 2" dont les entrées sont connectées à la sortie des n étages des premier et deuxième générateurs et dont les n sorties constituent les sorties dudit réseau. 4. Générateur selon lune des revendications 1 et 2 caractérisé en ce que le deuxième générateur est élaboré à partir d'un reu gistre à décalage à au moins n étages bouclé sur lui-même par un réseau de réaction qui comporte un premier décodeur de la position "O...Oi" pour injecter un "O" à l'entrée duditrregistre et un deuxième décodeur de la position "0...00" pour injecter un "1" à l'entrée dudit registre. 5. Générateur selon ltune des revendications 1 et 2 caractérisé en ce que le deuxième générateur est constitué à partir d'une mémoire morte pour laquelle les codes d'adresse sont élaborés par une chalande de comptage.