Brevet FR2204083A1 — publié le 19740517

L'invention a pour objet un convertisseur d'information analogique en information digitale. On connait de nombreux types de convertisseurs d'information analogique en information digitale, ou codeurs, qui, recevant à leur entrée une information sous forme de tension électrique, fournissent à leur sortie la valeur binaire de ladite information, laquelle peut ainsi être traitée par les techniques digitales. La tension d'entrée résulte habituellement d'un échantillonnage, le codeur étant alors précédé d'un échantillonneur ou échantillonneur-bloqueur. La résolution du codeur dépend du nombre de bits de la valeur binaire, et est d'autant meilleure qu'est petite la tension représentée par le poids le plus faible de la valeur binaire. Jusqu'à présent, lorsqu'on souhaite une grande vitesse d' échantillonnage et une bonne résolution, on utilise des codeurs du type série-parallèle. Dans de tels codeurs, toutefois, la courbe caractéristique du codage, c'est-à-dire la courbe qui représente la tension à coder en fonction de la valeur binaire codée, présente des singularités principalement pour les tensions qui correspondent aux changements de bits des poids forts du codeur. On cherche à minimiser ces singularités en ajustant les nombreuses résistances des ponts potentiométriques du codeur et en réglant les gains des divers amplificateurs de celui-ci. Mais il est difficile d'assurer la stabilité de ces ajustements et de ces réglages dans toute la plage des températures de fonctionnement. En fait, l'importance des défauts de linéarité de ces codeurs, malgré ces réglages et ajustements, est encore de l'ordre de la moitié de la tension représentée par le poids le plus faible de la valeur binaire. On connait un codeur qui assure une excellente linéarité entre la tension à coder et les valeurs binaires qu'il délivre. I1 est basé sur le comptage et l'intégration d'impulsions. Mais lorsque l'information analogique doit astre échantillonnée à grande vitesse, les impulsions doivent avoir une fréquence très élevée si on désire obtenir une bonne résolution. Par exemple, pour un temps de codage de 5 microsecondes et une résolution de 1/4000, correspondant sensiblement à une valeur binaire à 12 bits, il faudrait disposer d'une fréquence d'impulsions de l'ordre de 800 MHz. L'utilisation d'une fréquence aussi élevée aboutirait à un codeur très complexe, en tous les cas impropre à des applications aéroportées. L'invention vise un procédé de codage d'information analogique représentable par une tension électrique en information digitale par comptage d'impulsions régulièrement espacées dans+ le temps, ou impulsions d'horloge, caractérisé en ce que le codage est effectué en plusieurs temps correspondant respectivement à des poids de la valeur binaire codée d'ordres de grandeur différents,le passage d'un temps de codage à un autre temps de codage étant commandé à partir d'une intégration,les pentes des courbes d'intégration étant de valeurs décroissantg, d'un temps au temps suivant. L'invention vise un mode d'exécution, caractérisé en ce qu'au cours d'un premier temps on compte les impulsions dans un premier compteur fournissant les bits de poids élevés et dans un second temps on compte les impulsions dans un second compteur fournissant les bits de poids faibles, l.a commutation ayant lieu par comparaison avec la tension à coder d'une tension obtenue par intégration à laquelle on ajoute une tension fixe, dite de décalage, d'ailleurs ajustable. pour L'invention prévoit d'effectuer la commutation pour que/toutes les valeurs de la tension à coder le comptage fasse intervenir l'un et autre des compteurs. L'invention vise également un codeur d'information analogique représentable par une tension électrique en valeurs binaires, comprenant un compteur d'impulsions et un intégrateur, caractérisé en ce que le dispositif de comptage d'impulsions comprend deux compteurs dont l'un est affecté au comptage des bits de poids élevés et l'autre au comptage des bits de poids faibles, ainsi que des moyens pour commuter le comptage des impulsions du premier compteur au second compteur sous la commande d'un coirparateur, la commutation faisant en outre passer l'intégrateur d'une première condition où sa courbe d'intégration est à pente élevée à une seconde condition où sa courbe d'intégration est à pente faible, le rapport des pentes étant dans le rapport de 1 à 1/2P, p étant le plus faible des poids affectés au premier compteur. L'invention vise également diverses formes de réalisation de ce codeur destinées à tenir compte des conditions de fonctionnement de l'intégrateur, tant en ce qui concerne son trainage que la variation de son zéro. Elle vise aussi des dispositions tendant à compenser des variations introduites par d'autres dispositifs faisant partie du codeur. Le codeur selon l'invention. oui comprend un intésrateur ainsi disDositi - qutun/comptage d'impulsions, fournit les valeurs binaires avec une excellente résolution, tout en permettant une grande vitesse d'échantillonnage des informations analogiques, à une fréquence qui peut être de l'ordre de 200 kHz, sans faire appel à une fréquence d'impulsions inhabitueliement élevée, En raison de sa bonne résolution, le codeur permet, après le filtrage,-d'admettre à son entrée une grande dynamique du rapport signal/bruit. Le codeur selon l'invention possède une grande linéarité, l'erreur pouvant être inférieure à 1/10 000 de la valeur maximale de la tension à coder. I1 évite ainsi la création d'harmoniques dont la fréquence pourrait coincider avec celle de filtres numériques d'un appareil dé filtrage digital monté à la suite du codeur. Dans la description qui suit, faite à titre d'exemple, on se réfère au dessin annexé dans lequel la figure 1 est un schéma d'ensemble du codeur selon l'in- invention la figure 2 montre divers diagrammes ; la figure 3 est une représentation à plus grande échelle d'une partie d'un diagramme de la figure 2, tenant compte du fonctionnement réel d'un intégrateur la figure 4 est un diagramme analogue à celui de la figure 3, mais précisant les conditions de fonctionnement pour le codage d'une valeur de tension particulière la figure 5 est un schéma d'une disposition pour corriger un effet de température la figure 6 est un schéma d'une disposition pour la correction de zéro de l'intégrateur ;; la figure 7 est un schéma d'une partie du codeur, pour une forme de réalisation. On se réfère d'abord à la figure 1. Le codeur comprend une entrée 11 pour la tension à coder V provenant par exemple d'un échantillonneur-bloqueur. La voie d'entrée 12 se divise suivant une première branche 13 et une seconde branche 14. La branche 13 aboutit à une première entrée 15 d'un premier comparateur 16, ou comparateur "gros", dont l'autre entrée 17 est reliée à un additionneur 18 recevant sur son entrée 19 une tension v constante, mais ajustable, dite tension de décalage. La sortie 20 du comparateurl6 est appliquée à une première entrée 21 d'un premier détecteur de cotncidence 22. Celui-ci reçoit sur sa seconde entrée 23, par la voie 24, des impulsions fournies par une horloge 25. La sortie 26 du détecteur de coincidence 22 est appliquée par une branche 27 à une entrée 28 d'un dispositif 29 élaborateur de créneaux,sur l'autre entrée 30 duquel peut être appliquée une impulsion de départ. La sortie 31 de l'élaborateur 29 se divise suivant une première branche 32 aboutissant à un circuit logique ET 33 dont 1' autre entrée 34 reçoit les impulsions de l'horloge 25 par une voie 35. La sortie 36 du circuit ET 33 est appliquée à une entrée 37 d'un circuit logique OU 38 dont la sortie 39 constitue l'entrée d'un premier compteur 40 faisant partie d'un dispositif de comp tage 41. La sortie 31 de l'élaborateur de créneaux 29 est en outre appliquée par une voie 42 à une première entrée 43 d'un intégrateur 44 dont la sortie 45 est reliée à la seconde entrée 46 de l'additionneur 18. La sortie 45 est en outre appliquée par la voie 47 à un second comparateur 48, ou comparateur "fin", dont la sortie 49 est appliquée à une première entrée 50 d'un second détecteur de coin- cidence 51. Celui-ci reçoit sur sa seconde entrée 52, par la voie 53, les impulsions de l'horloge 25. La sortie 54du détecteur de cotncidence 51 est appliquée à une entrée 55 d'un second dispositif élaborateur de créneaux 56, dont l'autre entrée 57 est reliée à la sortie 26 du premier détecteur de coincidence 22. La sortie 58 de l'élaborateur de créneaux 56 se divise suivant une première voie 59 qui aboutit à une première entrée 60 d'un circuit logique ET 61 dont la seconde entrée 62 reçoit les impulsions de l'horlnqa 25. La sortie 63 du circuit ET 61 est reliée à l'entrée 64 d'un second compteur 65 faisant partie du dispositif de comptage 41. Une voie 66 issue du compteur 65 est reliée à la seconde entrée 67 du circuit OU 38. Une entrée 68 est prévue pour l'application d'une impulsion de remise à zéro, qui est transmise par les voies 69 et 70 aux compteurs respectivement 40 et 65 et par une voie 71 à l'intégrateur 44. Le fonctionnement est le suivant La tension à coder est représentée sur le diagramme 1 de la figure 2,où les temps sont portés en abscisses et les tensions en ordonnées, par l'horizontale V. Le codeur est prévu pour fourn ir une valeur binaire s'exprimant par ao2o + a121 + ... + ap-12P-1 + ap2P + ... an-12n-1 p Le compteur 40 et le compteur 65 sont prévus pour fournir ensemble les valeurs aO, a1 etc.... anl1 les valeurs 0, etc... ap-1 étant fournies par le compteur 65 et les valeurs ap, etc... an 1 étant fournies par le compteur 40. La valeur de p est choisie pour réduire au maximum le nombre d 'impulsions à compter en tenant compte éventuellement de la constitution de l'intégrateur et des comparateurs. Pour obtenir une grande rapidité de codage, dans le cas où n est un nombre pair, on choisit comme valeur de p la moitié de la valeur n. Dans le cas où n est un nombre impair, l'un des compteurs fournit un nombre de bits supérieur d'une unité à celui fourni par l'autre compteur. Par exemple, si n = 12, le compteur 40 fournit les 6 bits de poids forts et le compteur 65 fournit les 6 bits de poids faibles de la valeur binaire de la tension à coder. L'intégrateur 44 et les compteurs 40 et 65 étant à zéro, l'impulsion de départ, montrée en il sur le diagramme 2 de la figure 2, appliquée sur l'entrée 30 de l'élaborateur de créneaux 29, provoque l'ouverture de ce-dernier, comme montré par le front avant fl du diagramme 7. Le créneau cg est appliqué par la voie 32 an circuit logique ET 33, qui reçoit en permanence par son entrée 34 les impulsions d'horloge. Dès l'application du créneau sur le circuit ET 33, les impulsions d'horloge sont donc acheminées par la voie 36 sur le compteur 40, par l'intermédiaire du circuit OU 38, et le compteur 40 commence à compter lesdites im pulsions,comnme montré en h2p par le diagramme 9 de la figure 2. Simultanément, le créneau cg est appliqué par la voie 42 à la première entrée 43 de^l'intégrateur 44. La tension à la sortie 45 de l'intégrateur 44, initialement à la valeur Hl,qui est la limite inférieure de la plage de codage, croit proportionnellement au temps comme représenté par la droite V1 de pente p1. Ladite tension V1 s'additionne dans l'additionneur 18 à la tension de décalage v et c'est la tension V2 = V1 +v qui est appliquée par l'entrée 17 sur le comparateur 16. Ladite tension V2 est montrée par la droite en trait pointillé sur le diagramme 1 de la figure 2 parallèle à la droite V1 et distante de celle-ci de la valeur v de la tension de décalage. Lorsque la tension V2 atteint la valeur V de la tension à coder, comme schématisé par le point A du diagramme 1, le compar ateur 16 fournit un ordre par sa sortie 20 au détecteur de cotn- cidence 22. Cet ordre est montré sur le diagramme 3 par le front avant f2 du signal sl. Alors que le détecteur de coincidence 22 ne laissait pas passer les impulsions d'horloge qui lui étaient ap pliquées par son entrée 23, l'arrivée de l'ordre émanant du comparateur 16 permet le passage de l'impulsion d'horloge qui suit immédiatement, comme montré en i2 sur le diagramme 5 de la figure 2. Ladite impulsion est appliquée par la voie 27 sur l'entrée 28 de l'élaborateur de créneaux 29 et elle fait cesser l'élaboration de créneaux par ledit élaborateur comme montré par le front arrib- re f3 du créneau cg du diagramme 7.Par la voie 57 elle provoque l'élaboration du créneau cf, à front avant f41qui est présent à la sortie 58 de l'délaborateur 56. Par la disparition du créneau cg sur l'entrée 32 du circuit ET 33, les impulsions d'horloge ne sont plus transmises par ledit circuit ET, comme montré par le diagramme 9 de la figure 2,et le compteur 40 cesse de compter.Simultanément, la présence du créneau cf sur l'entrée 60 du circuit ET 61 permet l'acheminement des im pulsions d'horloge présentes sur l'entrée 62 par la sortie 63 du dit circuit à l'entrée 64 du compteur 65 qui commence à compter comme montré en h2o sur le diagramme 10 de la figure 2. Le créneau cf est en outre appliqué par la voie 72 sur la seconde entrée 73 de l'intégrateur 44. L'intégrateur 44, qui, après le front 2, a poursuivi son intégration suivant la droite V1 jus qu'à l'apparition du créneau cf sur son entrée 73, comme montré par la partie de la droite V1 au-delà du point G, intègre ensuite à partir du point B correspondant au front f4 suivant la droite V3 L'intégrateur est tel que la pente de la droite V3 est beaucoup plus faible que celle de la droite V1, d'une manière précise dans P un rapport de 1/2P . . Le comptage par le compteur 65 se poursuit ainsi que l'intégration comme montré par la droite V3 , la tension d'intégration appliquée sur l'entrée 47 droit progressivement jusqu'à atteindre la valeur V, comme représenté par le point C d'intersection de la droite V3 avec l'horizontale V du diagramme 1. Lorsque V3 = V, le comparateur 48 fournit un ordre au détecteur de coincidence 51, comme montré par le front f5 du signal s2. Celui-ci, qui jusqu' alors ne laissait pas passer les impulsions d'horloge qui lui sont appliquées par la voie 53, laisse passer la première impulsion d' horloge qui se présente comme montré en i3 sur le diagramme 6. Ladite impulsion, appliquée sur l'élaborateur 56, interrompt le créneau cf comme montré par le front f6 du diagramme 8.Le circuit ET 61 ne transmet alors plus les impulsions d'horloge qui lui parviennent par son entrée 62 et le comptage par le compteur 65 s'arrête comme montré par le diagramme 10. La disparition du créneau cf sur l'entrée 73 de l'intégrateur 44 interrompt l'intégration, la tension à la sortie de l'intégrateur étant constante à partir du point D. A l'impulsion de remise à zéro, la tension à la sortie de l'intégrateur 44 reprend la valeur H1, comme montré par la courbe E et les compteurs 40 et 65 sont remis à zéro. La valeur binaire de la tension V est celle comptée par le dispositif de comptage 41 comprenant les compteurs 40 et 65, le compteur 40 fournissant les bits de poids forts et le compteur 65 les bits de poids faibles. Sur la figure 2, on a montré la plage de codage par sa limite inférieure H1 et sa limite supérieure H2. On a divisé cette plage par des horizontales H3, en trait pointillé, équidistantes entre elles de la valeur de tension qui correspond au poids le plus faible du compteur "gros" 40, c'est-à-dire 2P. On se réfère maintenant à la figure 3, sur laquelle on a reproduit par la ligne en trait pointillé V1 la partie d'origine de la droite V1 de la figure 2, mais & plus grande échelle. Cette roide correspond a* foncti uSeNt a+n iht*ratewr théorique. Or, en fait, à l'apparition du front fi la tension présente à la sortie de l'intégrateur 44 est représentable, non pas par la droite V1, mais par la ligne V4, qui comprend une première partie curviligne vl tendant rapidement vers une asymptote v2 parallèle à la droite V1. On traduit ainsi le phénomène connu sous le nom de trainage. Conformément à l'invention, l'intégrateur est réglé pour que, dans sa condition initiale, sa sortie soit non pas la tension H1 mais une tension Ho inférieure à la tension H1 d'une valeur telle que, croissant à l'arrivée d'un front suivant la courbe v4, elle varie suivant une loi linéaire à partir de la valeur H1, après quoi sa croissance est représentée par la droite v2. Simultanément, l'invention prévoit que dans la condition initiale, le compteur "gros" 40 soit dans un état qui correspond à un nombre négatif de valeur telle que le compteur marque la valeur zéro seulement après l'arrivée des impulsions qui correspondent à l'intégration représentée vpar la courbe V4. Dans cette forme de bealisation donc, l'intégration est linéaire pendant toute la durée du comptage des impulsions à partir de zéro. Dans la forme de réalisation pour laquelle le fonctionnement de l'intégrateur, qu'on considère d'abord comme étant un intégrateur parfait, c'est-à-dire dépourvu de trainage, est montré sur la figure 4, l'intégrateur est réglé pour que, dans sa condition initiale, la tension présente à sa sortie soit une tension montrée par l'horizontale H'o, inférieure à la tension égale à la limite inférieure de la plage de codage.Pour le codage de la tension égale à la limite inférieure de la plage de codage, représentée par l'horizontale H1, la tension à la sortie de l'intégrateur 44, considéré comme n'ayant pas de trainage, varie suivant la droite T71 et le comptage du compteur 40 est celui des impulsions du diagramme 3 de la figure 4 ou impulsions h.2p. A l'apparition du front f21 le détecteur de coincidence 22 laisse passer la première impulsion d'horloge qui se présente vers le compteur 65, comme montré sur le diagramme en h20 et l'intégration représentable jusqu'alors par la droite V1, à pente élevée, est ensuite représentée par la droite V3 à pente plus faible.La fin du codage de la tension ayant pour valeur la limite inférieure de la plage de codage est commandée à partir du comparateur "fin" 48 et le codage est effectué par comptage d'impulsions tant par le comparateur "gros" 40 que par le comparateur "fin"~65. Dans une forme de réalisation, l'intégrateur est réglé non seulement pour assurer un codage des tensions de valeurs proches de la limite inférieure de la plage en faisant intervenir l'un et 1 'autre des compteurs, comme décrit en référence à la figure 4, mais également pour tenir compte du traînage du compteur comme décrit en référence à la figure 3. Dans la forme de réalisation montrée sur la figure 5, le codeur comprend un organe sensible à la température, par exemple une thermistance 81, délivrant une tension à l'entrée 82 d'un dispositif d'élaboration de correction 83. La tension présente à la sortie 84 du dispositif 83 est appliquée à un additionneur 85 qui reçoit d'autre part sur sa seconde entrée 86 la sortie de l'additionneur 18. La tension résultant de l'addition est appliquée par la sortie 87 sur le comparateur 16. On peut ainsi compenser l'effet de la température sur 1 xr intégrateur. On se réfère maintenant à la figure 6.L'intégrateur 44 comprend un amplificateur 91, une capacité 92 entre l'entrée 93 de l'amplificateur 91 et sa sortie 94. A l'entrée 93 parvient une première voie 95 comprenant une première résistance 96 de valeur R, et une seconde voie 97 comprenant une résistance 98 de valeur R2P. Les voies 95 et 97 sont reliées à un dispositif de commutation 99 auquel aboutissent les voies 43, d'acheminement du créneau "gros" cg et 72, d'acheminement du créneau "fin" cf. La sortie 94 de l'intégrateur 44 est d'autre part appliquée à une première entrée 103 d'un comparateur 104 recevant sur sa seconde entrée 105 une tension de référence initiale. La sortie 106 du comparateur 104 est appliquée à une bascule 107 qui peut recevoir par la voie 108 un ordre de mémorisation. La sortie 109 de la bascule 107 est appliquée à un compteurdécompteur 110 relié, par l'intermédiaire d'un décodeur 111 et d'un filtre passe-bas 112,à une seconde entrée 113 de 1 'amplifica- teur 91. Le fonctionnement est le suivant : préalablement au codage, par exemple dans le temps qui correspond à 1 'échantillonnage- blocage, le dispositif est dans la condition montrée sur la figure 6. Bien que remise au zéro par l'irqpulsion précédente de remise au zéro, une dérive de "zéro de l'intégrateur a pu se produire de sorte que la tension présente à la sortie 94 peut être différente de la tension de départ. L'ordre fourni par la voie 108 permet le choix de l'instant convenable pour commander soit le comptage soit le décomptage d'une unité du compteur-décompteur 110 en fonction du signe de tordre présent à ia sortie 106 du comparateur 104 ce qui, après décodage et-filtrage, permet l'asservissement de la tension de sortie de l'intégrateur, en dehors des periodes de codage, à la tension de référence présente sur l'entrée 105. On se réfère maintenant à la figure 7. Dans cette forme de réalisation, les voies 95 et 97 sont des sorties respectives d'un premier circuit logique intégré 114 et d'un second circuit logique intégré 115 réalisés sur une même pastille. Les sorties des circuits 114 et 115 sont des transistors 116 et 117 à collecteurs ouverts, les émetteurs 118 et 119 étant mis à la masse par des conducteurs 120 et 121. Aux circuits 122 et 123 des collecteurs est appliquée la tension d'alimentation VA par l'intermédiaire de résistances 124 et 125. .Lorsque, par l'arrivée du créneau à l'entrée 43, le transistor 116 est bloqué, la tension à l'entrée 93 de l'intégrateur 44-91 est déterminée en fonction de la valeur de la tension d'ali- mentation V et des valeurs des résistances 124 et 96. On s'af A franchit ainsi des variations possibles dans la hauteur du créneau Sgros". Si, au contraire, c'est le créneau "fin" qui est appliqué par l'entrée 72, c'est le transistor 117 qui est bloqué et la tension appliquée à l'entrée 93 de l'amplificateur 91 est déterminée à partir de la valeur de la tension d'alimentation VA, avec intervention des résistances 125 et 98. Comme dans la forme de réalisation suivant la figure 6, les valeurs des résistances 96 et 98 sont choisies pour que les pentes de la courbe d'intégration satisfassent la condition définie cidessus. Si une variation de la différence de potentiel entre le collecteur et l'émetteur des transistors se produit, la boucle d'asservissement définie en référence à la figure 6 assure la correction de l'intfgrate4r. REVENDICATIONS 1. Procédé pour convertir en valeur digitale à n bits une valeur analogique représentée par une tension électrique par comptage d'impulsions sous le contrôle d'un comparateur de la tension à coder avec une tension intégrée, caractérisé en ce que le comptage est effectué en deux temps à savoir d'abord un comptage d'impulsions correspondant à une valeur approchée par défaut de la tension à coder suivant des poids relativement gros de p à (n-l) et ensuite un comptage complémentaire suivant des poids relativement faibles de O à p-l, le passage du premier temps au second temps étant commandé par une tension d'intégration qui, après la commutation, varie 2P fois moins vite qu'avant la commutation, la fin du codage étant commandée par comparaison de la tension intégrée avec la tension à coder. 2. Procédé selon la revendication 1, caractérisé en ce que la commutation est obtenue par comparaison de la tension à coder avec une tension résultant de la somme de la tension d'intégration au cours du premier temps et d'une tension constante ou tension de décalage. 3. Procédé selon la revendication 2, caractérisé en ce que la tension initiale de départ et le comptage sont réglés de manière que le comptage à partir de zéro commence seulement lorsque la tension intégrée varie de manière linéaire. 4. Procédé selon la revendication 1, caractérisé en ce qu'on choisit des compteurs à nombres de bits égaux ou voisins. 5. Procédé selon la revendication 1, caractérisé en ce que la tension initiale de comparaison est telle que pour le codage de la valeur la plus faible de la tension à coder, l'un et l'autre des deux temps de codage interviennent. 6. Procédé selon la revendication 1, caractérisé en ce qu'on introduit une tension de correction dans à comparaison pour tenir compte des variations introduites par la température. 7. Procédé selon la revendication 1, caractérisé en ce qu'on corrige par asservissement la dérive du "zéro"de l'intégrateur. 8. Codeur analogique/digital à dispositif de comptage d'impulsions et intégrateur de tension, caractérisé en ce que le dispositif de comptage comprend un compteur de bits de poids forts et un compteur de bits de poids faibles ainsi que des moyens de coamutatton pear acheriner des i d 'abor vers l'e compteur de bita de poids forts ensuite vers le compteur de- bits de poids faibles sous la dépendance de la comparaison d'une tension d'intégration avec une tension représentative de la valeur analogique à coder. 9. Codeur à n bits selon la revendication 8, caractérisé en ce que le premier compteur correspond aux bits de poids p à n-l et le second compteur correspond aux bits de poids O à p-l et en ce que l'intégrateur fonctionne d'abord suivant une loi d'intégration à forte pente et ensuite suivant une loi d'intégration à pente 2P fois plus faible. 10. Codeur suivant l'une des revendications 8 et 9, caractérisé en ce qu'il comprend un premier comparateur pour la commutation de l'intégrateur du régime d'intégration à pente élevée au régime d'intégration à pente faible et un second comparateur pour la commande de la fin du codage. 11. Codeur suivant la revendication 10, caractérisé en ce que le comparateur de commande de fin de codage reçoit la tension résultant de l'intégration à pente faible. 12. Codeur suivant la revendication 8, caractérisé en ce que l'intégrateur fait partie d'une boucle d'asservissement pour sa correction de dérive de "zéro11 par comparaison avec une tension de référence. 13. Codeur suivant la revendication 8, caractérisé en ce qu'il comprend des moyens pour introduire une tension propre à compenser les effets des variations de température et/ou de vieillissement.