Brevet FR2216677A1 — publié le 19740830

La présente invention concerne un dispositif monolithique semiconducteur comprenant au moins deux transistors de types opposés et formé d'un substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial du type de conductivité opposé, ledit substrat constituant, au moins, en partie, le collecteur du premier transistor, la base de ce premier tranistor et le collecteur du second transistor étant constitués de portions dudit lit épitaxial, et émetteur de chaque transistor étant constitué par une zone diffusée dans chacune des bases. Dans de nombreux circuits amplificateurs de puissance, un transistor de sortie est associé a un autre transistor semblable mais de type opposé, par exemple un transistor NPN et un transistor PNP sont appairés dans an ensemble assimilable à un montage dit push-pull: De même on peut être amené à associerndans un montage de même principe, un ensemble de deux transistors NPN connu sous le nom de Darlington et un ensemble de deux transistors PNP et NPN équivalent à un montage Darlington de type opposé au précédent. Dans la perspective de l'intégration de circuits de ce type dans un dispositif unique, on a cherché à réaliser dans un même fragment de plaquette semiconductrice au moins un transistor NPN et un transistor PNP.Dans les dispositifs connus comportant un tel ensemble de transistors de types opposés intégrés, les deux transistors ont des bases diffusées, ou bien l'un des transistors a une base épitaxiale et l'autre une base diffusée, mais les deux transistors ne sont pas tous deux à base épitaxiale. Les dispositifs connus dont un des transistors est à base diffusée présentent les inconvénients dus à ce type de base, entre autres, une moins bonne définition de l'épaisseur de la base, une irrégularité de concentration en dopant et des difficultés de maîtrise des caractéristiques lors de leur fabrication. Les deux transistors du dispositif sont alors dissemblables et les dérives thermiques perturbent considérablement le fonctionnement.De plus l'un des transistors est le plus souvent un transistor de sortie de puissance, difficile à réaliser par des opérations de diffusion. Par ailleurs les transistors à base diffusée de type plan sont fragiles vis-àvis du phénomène de second claquage. La présente invention a pour but de pallier ces inconvénients. L'invention se propose de fournir un ensemble monolithique d'au moins deux transistors de types opposés pouvant constituer un am plificateur du type dit push-pull, les bases des deux transistors étant toutes deux de même structure épitaxiale. Un autre but de l'invention est de fournir un ensemble monolithique d'au moins deux transistors de types opposés pouvant constituer un système à deux états, basculeur ou inverseur. Selon l'invention, le dispositif semiconducteur monolithique comprenant au moins deux transistors de types opposés et formé d'un substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial de type de conductivité opposé, ledit substrat constituant au moins en partie, le collecteur du premier transistor, la base de ce premier transistor et le collecteur du second transistor étant constituées de portions dudit lit épitaxial et l'émetteur de chaque transistor étant constitué par une zone diffusée dans chacune des bases, est remarquable principalement en ce que la base du second transistor est constituée par une couche épitaxiale du premier type de conductivité localisée audessus d'une partie au moins de la portion dudit lit constituant le collecteur dudit second transistor, cette dernière portion et la portion constituant la base du premier transistor étant séparées par une gorge atteignant le substrat. Les deux transistors du dispositif ont une base épitaxiale et présentent tous deux une meilleure résistance åux phénomènes de second claquage qu'un transistor de type plan à double diffusion. L'ensemble présente une bonne homogénéité thermique et une bonne stabilité en température, et la plage de stabilité est étendue. La liaison thermique entre les deux transistors est directe. Leur dissipation n'est pas gênée par un isolement électrique vis-à-vis du support susceptible de les recevoir. La séparation entre la base du premier transistor et le collecteur du second permet toutes les liaisons électriques vou#lues, et de ce fait l'ensemble des deux transistors se présente comme une structure PNP/NPN intégrée à vocations multiples. Cette structure peut être utilisée par exemple dans un montage amplificateur. Le schéma correspondant à la structure utilisée en push-pull est représentée sur la figure 1 des dessins annexés à la présente demande, le premier transistor étant T1, le second transistor T2. Dans une première forme de réalisation du dispositif, ledit lit épitaxial a une épaisseur régulière, la base du premier transistor et le collecteur du second ayant même épaisseur. Ladite couche épitaxiale représente une surépaisseur en forme de mésa. Dans le cas où l'établissement de connexions entre les régions de transistor devant être reliées, présente des difficultés du fait des décalages de niveau des surfaces Qd sont prises les contacts, la forme de réalisation su-ivante est adoptée de préférence. Dans cette autre forme de réalisation du dispositif, la portion de lit épitaxial constituant la partie de collecteur du second transistor située sous la base est sensiblement moins épaisse que la portion de ce lit constituant la base du premier transistor, la différence d'épaisseur étant égale à l'épaisseur de la couche épitaxiale localisée constituant la base du second transistor. Ainsi la surface supérieure de la base du second transistor est au même niveau que la surface supérieure de la base du premier transistor.Avantageusement la couche épitaxiale constituant la base du second transistor emplit totalement le creux dû à la différence d'épaisseur des portions du lit épitaxial; la face supérieure du dispositif se présente ainsi comme une face sans dénivellation importante, ce qui facilite l'établissement de connexions électriques fiables par dépôts métalliques localisés. Dans une forme avantageuse de réalisation, le substrat sur lequel s'étend le lit épitaxial, comporte une couche superficielle de faible épaisseur relative, moins dopée que la masse du substrat. Cette couche superficielle moins dopée, située directement sous le lit épitaxial permet au premier transistor d'avoir une tension de claquage de jonction base collecteur plus élevée que Si cette couche superficielle n'existait pas; lorsque cette jonction est sous tension inverse, la zone désertée peut s'étendre à la fois dans la base de ce premier transistor et dans ladite couche superficielle. En outre, cette couche superficielle moins dopée évite une remontée intempestive des impuretés de dopage du substrat, vers le lit épitaxial, lors du dépôt de ce dernier. De plus, la couche superficielle du substrat-permet d'améliorer la tension de claquage de la jonction entre le substrat et le collecteur du second transistor, donnant ains-i la possibilité d'isoler ce dernier par une polarisation inverse élevée, au besoin supérieure à la tension d'alimentation du dispositif. Il est également avantageux que les bases du premier et du second transistors comportent aussi deux couches dont une couche superficielle plus dopée que la couche sous-jacente. La couche super ficielle plus dopée élimine le risque de formation de couche d'inversion à la surface de ces régions de base. Lorsque cette couche superficielle est plus épaisse que l'émetteur du transistor, elle permet d'éviter, lorsque la jonction base-collecteur d'un des transistors est polarisée en inverse, que la zone désertée s'étende jusqu'à atteindre l'émetteur. Dans les ensembles comprenant des transistors de types opposés, réalisés dans un complexe composé d'un substrat et d'un lit épitaxial de type opposé, il est à craindre que la structure à 4 régions comprenant ltémetteur, la base et le collecteur d'un transistor, et le substrat, ne donne lieu au phénomène de lteffet thy- ristor. Pour éviter cet effet, il y a lieu de réduire le plus possible le gain du transistor parasite dont l'émetteur est constitué, en ltoccurrence, par la base du second transistor et le collecteur par le substrat. Avantageusement, la portion de lit épitaxial constituant le collecteur du second transistor comporte au moins deux couches superposées, dont une couche plus fortement dopée que l'autre. Une couche fortement dopée se trouve ainsi interposée entre le substrat constituant le collecteur du transistor parasite, et la base du second transistor constituant l'émetteur du transistor parasite. Le gain en courant de ce dernier est d'autant plus réduit que cette couche est plus fortement dopée, le plus fort dopage entraînant une plus courte durée de vie des porteurs de charge. Lorsque le substrat ne comporte pas de couche superficielle moins dopée et qu'il présente lui-meme un dopage élevé, la couche la plus fortement dopée de la portion de lit épitaxial constituant le collecteur du second transistor est la couche supérieure. La couche inférieure, au contact du substrat, permet, du faitsde son dopage relativement faible, d'isoler éventuellement le second transistor du substrat par une polarisation inverse élevée, au besoin supérieure à la tension d'alimentation du dispositif, de la jonction entre le collecteur et le substrat. Lorsque le substrat comporte une couche superficielle moins dopée ou qu'il présente lui-même un dopage très faiblej la couche la plus fortement dopée de la portion de lit épitaxial constituant le collecteur du second transistor est la couche inférieure. La tension de claquage de la jonction base-collecteur du second transistor peut ainsi être plus élevée, la zone désertée de cette jonction pouvant s'étendre de part et d'autre de celle-ci. Dans les différentes formes de réalisation, les contacts de collecteur du second transistor sont pris sur des zones très dopées qui sont, soit comprises dans la couche plus dopée du lit épitaxial lorsque cette couche plus dopée est la couche supérieure, soit reliées à la couche plus dopée par des diffusions profondes localisées, lorsque cette couche-plus dopée est la couche inférieure. Les gorges séparant les transistors l'un de l'autre peuvent avoir des parois revêtues d'une couche isolante et passivante. Il est possible également de prévoir des gorges remplies d'un matériau isolant et passivant, par exemple le bioxyde de silicium. Il est possible d'ajouter aux deux transistors du dispositif selon l'invention, l'un NPN et l'autre PNP et formant avec eux un ensemble monolithique, au moins un troisième transistor de même structure que l'un d'entre eux. L'ensemble monolithique ainsi constitué peut comprendre des transistors, de même type que le second transistor, qui peuvent être séparés par des gorges et isolés électriquement par polarisation inverse des jonctions entre leur collecteur et le substrat, et des transistors de même type que le premier transistor, séparés par des gorges et ayant un collecteur commun constitué par le substrat. L'ensemble monolithique peut aussi comprendre des résistances de toutes valeurs diffusées ou déposées ainsi que des transistors dits latéraux et des transistors à double ou triple diffusion. Selon un mode préférentiel de mise en oeuvre de ltinventionn le premier transistor est de type PNP et le second de type NPN, le dispositif est ainsi compatible avec les structures de circuits intégrés de technique courante. Ainsi, une structure assurant une fonction d'amplification en audio-fréquence est constituée, selon le schéma représenté sur la figure 2 des dessins annexés à la présente demande, par un premier transistor Tîl de type PNP, un second transistor T12 de type NPN et un troisième transistor T13 de type NPN. Les transistors sont séparés les uns des autres par des gorges creusées à partir de la surface du dispositif et dont la profondeur est supérieure à l'épaisseur du lit épitaxique dans sa portion constituant les bases des transistors NPN.Le substrat du dispositif constitue le collecteur du premier transistor. te troisième transistor est un transistor d'entrée, de faible puissance, qui peut être réalisé par les techniques connues de diffusion plane dans un des caissons formés par les gorges précitées. Les résistances que nécessitent le circuit peuvent etre également intégrées dans des caissons semblables. D'autres montages peuvent être réalisés selon l'invention, comme le circuit bascule dit de Schmitt selon le schéma de la figure 3 ou un circuit inverseur selon le schéma de la figure 4. La présente invention concerne également le procédé de fabrication des dispositifs décrits plus haut, à partir de substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial du type de conductivité opposé. Le procédé selon l'invention est remarquable principalement en ce qu'on effectue un dépôt épitaxique, avec addition d'un dopant donnant le premier type de conductivité, sur la surface dudit lit épitaxial, puis on élimine par décapage une portion de la couche déposée en ne laissant subsister au plus que la zone recouvrant une portion de lit épitaxial destinée à constituer le collecteur du second transistor. Les émetteurs des deux transistors sont ensuite formés par diffusion dans les régions de base respectives et les gorges de séparation des transistors sont réalisées par décapage profond. Selon une variante de mise en oeuvre, le procédé selon l'invention est remarquable principalement en ce qu'avant le dépôt épitaxique mentionné ci-dessus, on dépose sur la surface du lit épitaxial un masque dont une fenêtre laisse apparaître une plage localisée de la surface dudit lit, correspondant au plus à la portion de ce dernier devant constituer le collecteur du second transistor, après quoi on effectue sur ladite plage un dépôt épitaxique localisé monocristallin, avec addition d'un dopant donnant le premier type de conductivité. Lors du dépôt épitaxique localisé, diverses méthodes peuvent être appliquées selon le masque utilisé. Par exemple selon-une première méthode, on effectue le dépôt uniquement sur la surface correspondant à la plage voulue, la surface du masque ne recevant aucun dépôt. Selon une autre méthode, on dépose un matériau à structure monocristalline sur la surface correspondant à la plage découverte du cristal et ce même matériau se dépose avec une structure polycristalline sur la surface du masque. Un décapage sélectif, facilité par une attaque plus rapide du matériau polycristallin par rapport au matériau monocristallin, permet d'obtenir un dépôt localisé semblable à celui qui est obtenu par la méthode précédente. Selon un autre mode de mise en oeuvre du procédé selon l'in- vention, avant de procéder au dépôt épitaxique localisé avec dopant donnant le premier type de conductivité, on élimine par décapage une zone localisée du lit épitaxial recouvrant le substrat, sur une profondeur inférieure à l'épaisseur totale de ce lit et on effectue le dépôt épitaxique localisé monocristallin dans la cavité obtenue par -ledit décapage, ce dépôt épitaxique localisé étant poursuivi jusqu'à obtenir une épaisseur égale à la profondeur de ladite cavité, avec l'additïon de dopant donnant le premier type de conductivité comme dans les modes de mise en oeuvre précédents. Lorsqu'on effectue le dépôt du lit épitaxial qui recouvre le substrat, il peut se présenter, dans le cas où le substrat es#t fait d'un matériau très dopé, des risques de remontée de l'impureté de dopage dans le matériau déposé. Il est préférable dans ce cas, de munir le substrat d'une couche superficielle peu dopée, par exemple en déposant une couche épitaxiale de même type de con ductivité que le substrat mais sensiblement moins dopée, et le lit épitaxial du second type-de conductivité est déposé sur cette couche, éventuellement après le dépôt de prédiffusion mentionné plus haut. Le procédé selon l'invention est complété par des opérations de diffusion qui permettent d'obtenir les différentes couches à fort dopage que comporte le dispositif selon l'invention dans certaines formes de réalisation. Ainsi, dans un mode particulier de mise en oeuvre du procédé; avant d'effectuer#le dépôt du lit épitaxial sur le substrat, lorsqu'au moins la couche supérieure de ce substrat est peu dopée, on procède à une opération de dépôt de prédiffusion d'une impureté donnant le second type de conductivité, sur toute la portion de surface supérieure du substrat devant supporter le collecteur du second transistor. Ce dépôt diffuse dans le substrat et dans le lit épitaxial au cours de la formation de ce dernier et constitue ainsi la semelle de conduction du collecteur du second transistor.Des diffusions profondes de même type sont effectuées d'autre part à partir de portions de la surface du lit épitaxial pour la réalisation des zones de contact de ce collecteur. Lorsqu'au moins la couche supérieure du substrat est très dopée, on procède au dépôt du lit épitaxial, après quoi on effectue une diffusion d'une impureté donnant le même type que le dopage dudit lit, localisée sur toute la portion de surface de lit épitaxial correspondant au collecteur du second-transistor. De même, des diffusions de préférence de profondeur légèrement supérieure à l'épaisseur prévue pour les émetteurs des deux transistors sont effectuées avant la diffusion de ces derniers avec un dopage de même type que celui des bases mais avec une concentration plus élevée. Ces couches diffusées superficielles ainsi plus fortement dopées permettent d'éliminer les possibilités de formation d'une couche d'inversion à la surface des régions de base des transistors et d'éviter que la zone désertée de la jonction collecteur-base de ces transistors puisse atteindre l'émetteur lorsque cette jonction est polarisée en inverse. L'invention est applicable dans les cas de réalisation d'un ensemble de deux transistors de types opposés et en particulier dans les cas de réalisation d'un ensemble amplificateur de type push-pull PNP/NPN. L'invention est également applicable à la réalisation de circuits intégrés comprenant un ensemble de deux transistors de types opposés et d'autres éléments, en particulier un ou plusieurs autres transistors. L'invention s'applique notamment à la réalisation d'amplificateurs de puissance en audio-fréquence, comportant entre autres un transistor PNP et un transistor NPN. La description qui va suivre, en regard des dessins annexés, fera bien comprendre comment l'invention peut être réalisée. La figure 5 est une coupe schématique d'un dispositif comportant au moins deux transistors de types opposés dans une première forme de réalisation, et correspondant à la coupe selon la ligne AA de la figure 9. La figure 6 est une coupe schématique d'un dispositif selon l'invention comprenant deux transistors de types opposés, dans une autre forme de réalisation. La figure 7 est une coupe schématique d'un dispositif à deux transistors de types opposés selon l'invention dans une autre forme de réalisation. La figure 8 est une coupe schématique d'un dispositif à deux transistors de types opposés selon l'invention, dans une autre forme de réalisation. La figure 9 est une vue en plan d'un ensemble de transistors conforme au schéma de la figure 2. Les figures îOa à 10j sont des coupes schématiques d'un dispositif selon l'invention aux différents stades de la fabrication. Sur la plupart de ces figures, les couches d'oxyde résultant des traitements thermiques ou déposées intentionnellement n'ont pas été représentées. Il est à noter également que les proportions géométriques des dispositifs n'ont pas été respectées afin de rendre les dessins plus -eompréhensibles, les dimensions en épaisseur notamment étant en réalité beaucoup plus petites par rapport-aux dimensions en surface. Le dispositif représenté sur la figure 5 comprend deux transistors correspondant aux deux transistors T1 et T2 du schéma de la figure 1 ou aux deux transistors T11 et T12 du schéma de la figure 2. Il est-réalisé sur un substrat 1 par exemple de type de conductivité P+, le signe + indiquant que la concentration en impuretés de dopage est relativement élevée, par exemple supérieure à 1018 atomes/cm3. Une couche épitaxiale 2 de type-P recouvre le substrat 1 et cette -couehe a une concentration en impuretés 103 fois plus faible que le substrat.Un lit épitaxial 3 recouvre la couche 2, ce lit épitaxial de type de conductivité N comporte localement une couche superficielle 4, obtenue par exemple par diffusion, de type de conductivité N et localement une couche sousjacente 16 de même type mais à fort dopage ainsi qu'une ou plusieurs zones 17 de même type mais à fort dopage également, reliant la couche 16 à la surface du lit 3-. Au-dessus d'une portion du lit 3a, un dépôt épitaxique 5 a une conductivité de type P et comporte une couche superficielle 8, obtenue par exemple par diffusion, de type de conductivité P+. Un émetteur 6, de type de conductivité P+ est diffusé dans la couche 4 et un émetteur 7, de type de conductivité N est diffusé dans la couche 8. Des contacts sont pris au moyen de plages métalliques respectivement en 11 sur l'émetteur du premier transistor, en 12 sur la. base du premier transistor, en 9 sur la base du deuxième transistor, en 10 sur l'émetteur du deuxième transis#tor et en 14 sur le collecteur du deuxième transistor. Un dépt métallique 13 permet de prendre un contact sur le substrat 1 servant de collecteur au premier transistor. Il va de soi que les surfaces du dispositif qui ne sont pas couvertes par une plage métallique de contact sont recouvertes d'une pellicule d'oxyde 18 qui assure l'isolation et la passivation. Une gorge 15 sépare les deux transistors qui sont ainsi isolés électriquement l'un de l'autre si la jonction entre les régions 2 et 16 est polarisée dans le sens bloquant. Les émetteurs des deux transistors peuvent être reliés par une métallisation 19. Dans le cas d'un dispositif selon le schéma de la figure 2, la liaison entre les deux émetteurs présente une résistance déterminée. La vue en plan de la figure 9 donne un exemple de configuration possible dans ce cas. Sur cette vue, l'emplacement des transistors T1-1, T12 et T13 apparaît ainsi que les résistances R1 et R2, ces éléments étant séparés les uns des autres par des gorges 15. L'émetteur 20 du transistor T13 est relié au collecteur du transistor T12 au moyen d'une plage métallique 39 qui prend un contact sur ce collecteur dans le fond d'une gorge 15. Sur le dispositif de la figure 5, la base du deuxième transistor est en forme de mésa et la surépaisseur que représente ce mésa peut rendre plus délicate la réalisation de connexions électriques, régulières et de haute fiabilité. Le dispositif représenté sur la figure 5 se présente différemment à cet égard. Ce dispositif diffère du précédent notamment par l'encastrement de la région de base du deuxième transistor dans la région de collecteur; il est réalisé à partir d'un substrat 21 portant une couche moin dopée 22 sur laquelle est déposé un lit épitaxique 23. Ce lit comporte également une couche superficielle 24 plus dopée, dans laquelle est diffusé l'émetteur 26 du premier transistor, et des zones plus dopées 36 et 37 du collecteur du second transistor.Le lit épitaxique présente une cavité dans laquelle se situe la région de base épitaxique 25, du second transistor. La région de base 25 comprend une couche superficielle à fort dopage 28 dans laquelle est diffusé l'émetteur 27 du second transistor. Les plages métalliques 29 sur la base du second transistor, 30 sur l'émetteur du second transistor, 31 sur l'émetteur du premier transistor, 32 sur la base du premier transistor et 34 sur le collecteur du second transistor, servent aux prises de contact respectives. La face inférieure du substrat est recouverte d'un dépôt métallique 33. La zone 36 de la couche 24 à fort dopage sert de semelle de conduction pour le collecteur du second transistor et en même temps diminue le gain du. transistor parasite formé par le substrat 21, le lit épitaxial 23 et la couche épitaxiale 25. Les transistors sont séparés l'un de l'autre par une gorge 35, qui peut également être rempli d'un matériau isolant ou tapissée d'un matériau isolant et comblée avec un matériau solide jusqu'au niveau de la face supérieure du dispositif. L'isolement électrique entre les deux transistors est obtenu par polarisation en inverse de la jonction entre la couche 22 et la zone 36. Le dispositif représenté sur la figure 7 comprend deux transistors de types opposés. Il est réalisé sur un substrat 61 de type P . Un lit épitaxi#al 65 de type N recouvrant le substrat comporte une cOuche superficielle 66-67, obtenue par diffusion, de type N+. Au-dessus d'une portion du lit 65a, un dépôt épitaxique 68 de type P comporte une couche superficiellé 69, obtenue par diffusion, de type P+. Des émetteurs 70, 71 sont diffusés respectivement dans les couches 67 et 69. Des contacts sont pris au moyen de plages métalliques déposées en 62 et 72 sur le substrat, en 73 et en 74 sur la base et sur-l'émetteur du premier transistor, en 75, 76 et 77, sur le collecteur, la base et l'émetteur du second transistor.L'isolement électrique entre les deux transistors peut être obtenu par polarisation en inverse de la jonction entre le substrat 61 et la portion 65a. Au lieu du mésa constitué par le dépôt épitaxique 68, on peut obtenir un dispositif à surface plane selon la coupe de la figure 8. Ce dispositif est réalisé sur un substrat 81 recouvert d'un lit épitaxial 83 de type de conductivité opposé. Ce lit est décapé localement pour présenter une cavité où, après diffusion de la couche superficielle très dopée 85, 86, est effectué un dépôt épitaxique 95. Ce dépôt comporte une couche superficielle très dopée 87 dans laquelle est diffusé un émetteur 89, l'émetteur du premier transistor étant diffusé en 88 dans la couche 85. Des contacts sont pris par dépôt métallique en 82 sur le subs trat 81, en 91 sur la base du premier transistor, en 92 sur l'émet- teur du premier transistor, en 96-, 93 et 94 sur le-collecteur, la base et l'émetteur du second transistor. Des gorges 84 séparent les transistors. L'isolement électrique entre les deux transistors peut être obtenu par polarisation en inverse de la jonction 90 entre le substrat 81 et le collecteur 83, 86 du# second transistor. Les deux transistors d'un dispositif selon l'invention ont une même structure épitaxique mais leurs dimensions en surface peuvent être adaptées aux nécessités de leur fonction. Les principales étapes d'un procédé de fabrication des deux transistors d'un dispositif selon l'invention sont décrites ci-aprês > en regard des figures# 10a à 10f. La realisation d'un ensemble monolithique conforme au schéma de la figure 1, et à la coupe schématique de la figure 5 a été choisie à titre d'exemple. On part d'une plaquette 41 de silicium de type P+, d'une épaisseur de 280 vm, dopée au bore présentant une résistivité de 15 mncm (fig. 10a). Sur une surface de cette plaquette convenablement préparée on dépose une couche épitaxiale 42 de type P, dopée au bore, d'une épaisseur de 10 um et d'une résistivité de 6 Qcm; puis on effectue un dépôt localisé de prédiffusion d'arsenic sur une plage 43 après quoi on dépose un lit épitaxial 44 (fig. 10b) de type N, dopée à l'arsenic, d'une épaisseur de 10 à 12 vm, d'une résistivité de 3 Qcm. Sur la face extérieure du lit 44, on effectue un dépôt épitaxique 45 de silicium de type p, dopé au bore, sur une épaisseur de 17 pm présentant une résistivité de 7 Qcm. Ce dépôt est, soit localisé, soit effectué sur toute la face pour être ensuite enlevé localement par décapage (fig. 10c). Une diffusion profonde de phosphore donnant le type N+ est ensuite effectuée en 46, jusqu'à une profondeur de 15 m de façon à rejoindre la couche 43 (fig. 10d). On diffuse ensuite dans le dépôt 45 une couche superficielle 48 (fig. 10e) de type P+ dopée au bore sur une profondeur de 4 um et de façon à obtenir une résistance superficielle de 120 fl par carré. On diffuse ensuite dans le lit 44 une couche superficielle localisée 47 de type N+ dopée au phosphore sur une profondeur de 3 um et de façon à obtenir une résistance superficielle- de 120 Q par carré. Des ouvertures pratiquées dans des masques appropriés permettent ensuite de réaliser la diffusiQn-de l'émetteur 49 du transistor NPN (fig. 10f), de type N+ dopé au phosphore, et la diffusion de l'émetteur 50 du transistor PNP, de type P+ dopé au bore. Les profondeurs de ces émetteurs sont respectivement de 4 Vm et de 3 pu. On procède ensuite à la division du lit épitaxique en régions élémentaires. Cette opération est faite en créant par décapage profond un réseau de gorges séparant électriquement les transistors les uns des autres, les surfaces décapées étant ensuite passivées (fig. 10f). Des ouvertures sont ensuite prévues dans la couche d'oxyde recouvrant le dispositif pour prendre les contacts nécessaires 51 à 55. Ceux-ci sont réalisés au moyen d'un dépôt métallique, de préférence une évaporation d'aluminium de 3 pm d'épaisseur, dépôt qui est gravé selon le motif figurant les connexions voulues (fig. 10f). La face opposée du dispositif reçoit une métallisa-- tion 57 destinée à la prise de contact sur le substrat 41. - REVENDICATIONS 1.- Dispositif monolithique semiconducteur, comprenant au moins deux transistors de types opposés et formé d'un substrat plan d'un premier type de conductivité- recouvert d'un lit épitaxial du type de conductivité opposé, ledit substrat constituant au moins en partie le collecteur du premier transistor, la base de ce premier transistor et le collecteur du second transistor étant cons titués de portions dudit lit épitaxial et l'émetteur de chaque transistor étant constitué par une zone diffusée dans chacune des bases, caractérisé en ce que la base du second transistor est constituée par une couche épitaxiale du premier type de conductivité localisée au-dessus d'une partie au moins de la portion dudit lit constituant le collecteur dudit second transistor, cette portion et la portion constituant la base du premier transistor étant séparées par une gorge atteignant le substrat. 2.- Dispositif selon la revendication 1, caractérisé en ce que la portion de lit épitaxial constituant la partie de collecteur du second transistor située sous la base est moins épaisse que la portion de ce lit constituant la base du premier transistor, la différence d'épaisseur étant égale à l'épaisseur de la couche épitaxiale localisée constituant la base du second transistor. 3.- Dispositif selon l'une des revendications 1 et 2, carac- térisé en ce que le substrat comporte une couche superficielle de faible épaisseur relative, moins dopée que la masse dudit substrat et sur laquelle s'étend le lit épitaxial. 4.- Dispositif selon l'une des revendications 1 à 3, caractérisé en ce que les bases du premier et du second transistors comportent deux couches dont une couche superficielle plus dopée que la couche sous-jacente. 5.- Dispositif selon l'une des revendications 1, 2 et 4, ca caractérisé en ce que la portion de lit épitaxial constituant le collecteur du second transistor comporte au moins deux couches superposées dont une couche supérieure plus fortement dopée que la couche inférieure. 6.- Dispositif selon l'une des revendications 1 à 4, caractérisé en ce que la portion de lit épitaxial constituant le collecteur du second transistor comporte au moins deux couches superposées dont une couche inférieure touchant au substrat plus fortement dopée que la couche supérieure et en ce que le collecteur du second transistor comporte des zones de contact, à dopage plus élevé que le reste de la couche supérieure, lesdites zones reliant la couche inférieure à des plages de la surface de ce collecteur situées à l'extérieur de l'affleurement de la région de base de ce transistor. 7.- Dispositif selon l'une des revendications i à 6, caractérisé en ce qu'il comporte au moins un troisième transistor de même structure et de même type que l'un desdi-ts transistors, les transistors étant séparés les uns des autres par une gorge-dont la profondeur est supérieure à ltépaisseur du lit épitaxial;; 8.- Procédé de réalisation d'un dispositif conforme à la revendication 1 à partir d'un substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial du type de conductivité opposé, caractérisé èn ce- qu'on effectue un dépôt épitaxique monocristallin, avec dopage donnant le premier type de conductivité, sur la surface dudit lit, on élimine par décapage une portion de la couche déposée en ne laissant subsister au plus que la zone recouvrant la portion de lit épitaxial devant constituer le collecteur du second transistor. 9.- Procédé de réalisation d'un dispositif conforme à la revendication 1, à partir d'un substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial du type de conductivité opposé, caractérisé en ce qu'on dépose sur ledit lit un masque dont une fenêtre laisse apparaître une plage localisée de la surface dudit lit correspondant au plus à la portion de ce dernier devant constituer le collecteur du second transistor, après quoi on effectue sur ladite plage un dépôt épitaxique localisé monocristallin, avec dopage donnant le premier type de conductivité. 10.- Procédé de réalisation d'un dispositif conforme à la revendication 2 à partir d'un substrat plan d'un premier type de conductivité recouvert d'un lit épitaxial du type de conductivité opposé, caractérisé en ce qu'on élimine par décapage une zone localisée dudit lit, sur une profondeur inférieure à son épaisseur totale, on effectue ensuite un dépôt épitaxique monocristaltin dans la cavité formée par ledit décapage, sur une épaisseur égale à la profondeur de cette cavité et avec un dopage donnant le premier type de conductivité. 11.- Dispositif amplificateur du type dit push-pull monolithique, selon l'une des revendications 1 à 6, caractérisé en ce que le substrat est de type P, le épitaxial de type N, le dépôt épitaxique de type P, des plages métalliques de prise de contact étant prévues sur l'émetteur et la base du premier transistor, sur le collecteur, la base et l'émetteur du second transistor, et sur le substrat. 12.- Dispositif amplificateur monolithique selon l'une des revendications 1 à 7, caractérisé en ce qu'il comprend un ensemble selon la revendication 11 et un transistor épitaxique NPN de même structure que les transistors dudit ensemble, et séparé de ces derniers par une gorge de profondeur supérieure à l'épaisseur du lit épitaxial.