Brevet FR2230117A1 — publié le 19741213

L'invention se rapporte à la génération d'une fréquence variable et, plus particulièrement, d'une fréquence F comportant un multiple entiepPN dtun pas de fréquence P et un incrément comportant une partie variable et, éventuellement, une porteuse Fo qui peut elle-meme être de la forme N1P, N etNl étant des entiers. Une application importante concerne les synthétiseurs de fréquence destinés à engendrer des fréquences élevées. Le problème de la synthèse d'une telle fréquence est particulièrement difficile à résoudre aux fréquences élevées, atteignant par exemple plusieurs milliers de Mégahertz. En effet, les solutions connues pour engendrer une fréquence du type PN font généralement appel à l'asservissement de la fréquence d'un oscillateur au moyen d'une boucle à verrouillage de phase comportant, soit un diviseur de fréquence par N, soit la comparaison de la fréquence de l'oscillateur à l'harmonique N d'une fréquence de référence P. Lorsque N est élevé (ce qui1 même aux fréquences relativement basses, est le cas lorsque, pour obtenir une grande résolution, on réduit P), la réalisation d'un diviseur de fréquence programmé est difficile et, par ailleurs, quelle que soit la solution adoptée, le bruit de phase introduit par les éléments de la boucle se trouve multiplié par N à la sortie de l'oscillateur1 si bien que la pureté spectrale du signal obtenu devient médiocre. Enfin, ces solutions se compliquent lorsqu'on veut, outre PN, introduire un incrément. On a proposé à cet effet, dans le brevet français No. 71. 23658 déposé par la Demanderesse le 29 Juin 1971 pour "Synthétiseur de fréquence à boucles multiples d'asservissement" d'engendrer une telle fréquence au moyen d'un montage comprenant un premier oscillateur asservi de manière à engendrer ledit multiple entier, un second oscillateur et des moyens d'utiliser la tension de commande qui asservit la fréquence du premier oscillateur pour imposer au second une fréquence décalée de la première d'une valeur grossièrement égale à l'incrément. De préférence, à chaque oscillateur sont associées une première boucle de verrouillage de phase servant à l'approche de fréquence et munie d'un diviseur de fréquence programmable, une seconde boucle d'asservissement fin ne comportant pas le divlq seur de fréquence, la première boucle étant inhibée dès que la seconde est en service et, éventuellement, une troisième boucle de suppression du bruit résiduel calant en permanence sur une valeur nulle la tension de sortie du comparateur de phase de la seconde. La présente invention propose un montage plus simple, apte à fonctionner dans une large gamme allant des basses fréquences jusqu'aux hyper fréquences, avec une pureté spectrale particulièrement grande, sans limitation de la résolution (c'est-à-dire t pouvant être aussi faible que l'on veut). Le montage suivant l'invention comporte un oscillateur asservi par comparaison de phase entre d'une part, une fréquence obtenue par battement soustractif entre la fréquence de l1oscil- lateur et une fréquence étalon et2 d'autre part, une fréquence de référence, et est principalement caractérisé par une multiplication par un entier N de la fréquence de battement avant sa comparaison de phase avec la fréquence de référence. Dans l'application du montage aux synthétiseurs, ladite fréquence étalon constitue un pas déterminé de la fréquence de sortie du générateur ; la fréquence de référence comporte les pas de variation d'ordre inférieur audit pas déterminé, et des moyens sont prévus pour multiplier par le même entier N la fréquence de sortie de l'oscillateur. Les diverses particularités, ainsi que les avantages de l'invention, apparaîtront clairement à l'aide de la description ci-après. Au dessin annexé : La Fig. 1 est le schéma de principe d'un montage synthéti sur conforme à l'invention la Fig. 2 reproduit le schéma de la figure 1, avec des valeurs numériques et en explicitant le circuit multiplicateur de la fréquence par N les Fig. 3 et 4 représentent deux variantes d'exécution dudit circuit multiplicateur de fréquence. Dans le montage de la figure 1, un oscillateur Oi délivre une fréquence F1 qui, après multiplication par N dans un organe multiplicateurcde sortiet permettra l'obtention de la fréquence de sortie F . L'oscillateur O attaque d'autre part un mélangeur s 1 M1 de type soustractif, et à la sortie duquel un filtre C livre passage au battement P - F1 = F3, P étant un signal de référence. Cette fréquence F est divisée dans un diviseur D2 de rapport n 3 choisi en fonction de critères technologiques. La fréquence de F sortie F4= n3 de ce diviseur est envoyée sur un comparateur n phase-fréquence CPF, dispositif connu de l'homme de l'art et faisant déjà l'objet de fabrication sous forme de circuit intégré, le modèle MC 4044 de Motorola en étant un exemple. Sur l'autre borne du comparateur CPF, il est envoyé une fréquence Fo - t Z o F étant une porteuse fixe et # la somme de tous les pas d'ordre o inférieur à P. Cette fréquence F - E est engendrée, de façon o connue en soi, par les étages précédents du synthétiseur. Elle est divisée successivement, dans des diviseurs D1 et D3, respectivement par n et par N.Lorsque le comparateur CPF égalise les fréquences parvenant à ses deux entrées en réglant la fréquence F1 de 011 on a l'équation : (P - F13* = (Fo - t)N d'où l'on tire : F1 = P - (F - C )/N, d'où F = NP F - , ce qui est o s o bien le but recherché. I1 convient de faire observer que l'on peut faire varier F par incréments aussi petits qu'on le désire, s d'une parts en faisant varier la fréquence F1, d'autre part, en faisant varier N d'unité en unité (D3 et M étant programmables). Le rôle des diviseurs D1 et D2 est, comme on l'expliquera dans la suite, de permettre la réalisation pratique du diviseur à taux variable D3 et d'autoriser le fonctionnement du comparateur phase-fréquence CPF. La qualité du signal délivré par le dispositif décrit jus qu'a présent ne sera pas suffisante si les valeurs de N et de n deviennent grandes En effet, la fréquence de référence d'asservissement de 1' du fait de la présence des diviseurs D1 et D3, sera faible, d'où un bruit de phase élevé, qui est encore multi plié par N jusqu' la sortie F . C'est pourquoi le dispositif s comporte, relié entre Fo - # et F3, un comparateur de phase ou modulateur M2 dont le rôle va maintenant être expliqué. Après asservissement de 1 les fréquences Fo - # et F3 sont dans un rapport entier égal à N et F3 comporte toutes les modulations de phase parasites propres à Oî (la fréquence P étant réputée pure). Le modulateur M2, par exemple du type échantillonneur à diodes connu en soi et n'introduisant qutun bruit de phase propre négligeable, compare ltharmonique de rang N de la fréquence F3 à la fréquence Fo - et asservit en B l'oscillateur 1- Dans cette boucle d'asservissement, les perturbations de phase de F sont multipliées par N avant comparaison avec Fo - # et ladite boucle supplémentaire travaillant aussi sur une référence N fois plus élevée vient diviser par N toutes les instabilités de phase de O1, de telle sorte qu'après multiplication de nouveau par N vers la sortie, le signal F disponible est d'une qualité spec s trale comparable à celle de F 0 Pour cela, il faut bien entendu inhiber la première boucle et mettre en service la seconde dès que l'approche de la fréquence de l'oscillateur 1 est obtenue. Ces moyens pratiques d'obtenir ce résultat ont été décrits en détail dans le brevet français susvisés et ont simplement été symbolisés à la figure 1 sous la forme d'un interrupteur I. Une troisième boucle de suppression du bruit résiduel peut d'ailleurs être introduite dans le montage, comme décrit dans le brevet français susvisé. A titre d'exemple numérique, soit une gamme de fréquence F allant de 600 MHz à 18000 MHz obtenue en partant d'une fréquence Fo = 200 MHz et # variant de O à 100 MHz d'où une fréquence Fo - # variant de 200 à 100 MHz, cette variation représentant tous les pas de 10 MHz1 1 MHz, 100 kHz ... 1 Hz, et même des valeurs plus petites si on le désire. Le pas P étant un sous-multiple de Fo, sera pris égal à 100 MHz et les valeurs extrêmes du rapport de multiplication N seront 8 à 181. La fréquence couverte par l'oscillateur 01 ira de 600 MHz /8 = 75 MHz à 18000 MHz/181 = 99,447 MHz.Soit pour n (taux de divin des diviseurs D1 et D2) une valeur de 10, conduisant à un diviseur programmé D3 fonctionnant au maximum à 20 MHz et à un fonctionnement du comparateur de phase à 2,5 MHz au maximum. Dans l'exemple non limitatif dé- crit, F3 variera de 0,552 à 25 MHz ; si l'on désire par exemple ssnthétiser une fréquence F de 13748,251 MHz on aura alors s N = 137 + 2 = 139. t = 48,251 MHz, ce qui donne bien une fré- quence de sortie (200 - 48,251 Fs = [100 - 139 ] 139 = 13748,251 MHz. Le mode d'exécution du multiplicateur de sortie M effectuant le produit par N ou, ce qui revient au même, effectuant le.fil- trage de l'harmonique de rang N de la fréquence F11 sera différent selon les applications envisagées ; il existe, par exemple, des ensembles assurant à partir d'une fréquence d'entrée Fîl la génération d'un spectre de fréquence s'étendant jusqu'à 18 GHz, pour reprendre l'exemple numérique ci-dessus, et opérant la sélection d'un harmonique pris dans ce spectre, le choix du rang de cet harmonique se faisant à l'aide d'une tension continue proportionnelle à la fréquence de sortie souhaitée. Un tel dispositif, existant dans le commerce, comporte un générateur d'impulsions à diodes à temps de recouvrement contrôlé (X, figure 2), suivi d'un filtre (Y) du type utilisant une ou plusieurs sphères de grenat de fer et d'ytrium. L'accord sur le bon rang d'harmonique par l'intermédiaire d'une tension de commande sera effectué par un convertisseur numérique-analogique (CNA) de type connu. La figure 2 illustre le bloc diagramme d'un synthétiseur 600 MHz à 18 GHz reprenant les valeurs choisies dans l'exemple ci-dessus et le générateur drharmoniques qui vient d'être décrit, Sur cette figure, le convertisseur numérique-analogique CNA reçoit1 en même temps que le compteur D31 les informations numé riques N et qui définissent la fréquence F à synthétiser. Le s convertisseur CNA accorde le filtre Y, un élément de linéarisation, non figuré, étant éventuellement intercalé dans la connexion D. Des montages utilisant des fréquences différentes de celles qui sont indiquées ci-dessus, ou même engendrant une fréquence de la forme générale F = P + (F F t )N, peuvent être réalisés s o sans sortir du cadre de l'invention. Un autre mode d'exécution du multiplicateur de sortie M consiste en l'utilisation d'un oscillateur ( 2 figure 3) commandé par une tension, asservi sur l'harmonique de rang N de la fréquence F1, le positionnement sur le bon rang d'harmonique étant effectué par une approche analogique mettant en oeuvre un convertisseur numérique-analogique (CNA, figure 3) de même nature que celui qui est utilisé dans la version précédente. La fréquence F1 (figure 3) attaque un générateur d'harmoniques G produisant des impulsions brèves à la fréquence F1, impulsions dont les harmoniques de rang N sont comparés (compara teur de phase M3) à la fréquence F de l'oscillateur 02 préala 3 s blement accordé sur une fréquence voisine de la fréquence souhaitée par le convertisseur -numérique-analogique CNA. agissant La boucle de rétroaction comportant M sur 02 en E1 tend à annuler le battement disponible à la sortie de M3, si bien que le système s'asservit. Un troisième mode de réalisation du multiplicateur M met en oeuvre une fréquence intermédiaire FI ; la figure 4 représente ce dispositif dont le fonctionnement est, dans l'ensemble, comparable à celui de la variante de la figure 3, mais dans le quel le comparateur de phase M3, du fait d'un décalage de fréquence, introduit au niveau de la fréquence F1, effectue, non plus un battement nul, mais un battement à une fréquence constante FI (après filtrage en 17), comparée dans un comparateur M4 à une fréquence auxiliaire fixe FIoo M4 est avantageusement du o type comparateur phase-fréquence et son signal de sortie agit en E1, constituant ainsi une boucle de rétroaction asservissant 2 sur l'harmonique de rang N de F1, augmenté ou diminué de la fréquence de référence FI .L'oscillateur 2 délivre directement o la fréquence de sortie F . Le comparateur M3 peut être du type à échantillonnage comme dans la variante de la figure 3. I1 est bien évident que le décalage introduit par la valeur de FI sera pris en considération dans l'élaboration de F1, qui o doit être majorée ou minorée de N0 selon le sens du battement choisi dans M3 c'est-à-dire selon que 1 CF OU FtN ; un tel résultat est obtenu simplement en ajoutant ou en retranchant de la porteuse F la valeur de FI o o Le montage de la figure 4 constitue un mode de réalisation préféré, car il présente, par rapport à celui de la figure 3, plusieurs avantages, entre autres - il est plus facile d'amplifier uné fréquence comme FI pouvant être de l'ordre de quelques dizaines de MHz, qu'une tension continue de très faible valeur susceptible de dérive - le comparateur M4 étant du type phase-fréquence, une tolérance moins serrée pourra être admise sur la précision de l'approche de 02 par le convertisseur CNA - la fréquence FI constitue éventuellement une porteuse commode o pour l'introduction d'un décalage de fréquence (deux disposi tifs de sortie décalés en fréquence peuvent être commandés par un même circuit de synthèse de F1) ou pour effectuer une modu lation de phase ou de fréquence. Le dispositif suivant l'invention peut trouver son application dans des montages où il devra délivrer la fréquence F1 sans multiplication. Par exemple, un tel montage pourra servir de pilote à un émetteur du type à multiplication de fréquence, la multiplication par N s'effectuant alors dans l'émetteur. REVENDICATIONS 1. Synthétiseur de fréquence itératif comprenant des moyens d'engendrer une première fréquence comportant un terme fixe et un incrément variable constitué par 1 soue de tous les pas d'ordre inférieur à une valeur prédéterminée, et un montage supplémentaire connecté à la sortie desdits moyens et apte à fournir des pas supplémentaires ayant ladite valeur, ledit montage supplémentaire comprenant des moyens de diviser par un entier variable la première fréquence et d'ajouter le p s supplémentaire, et des moyens de multiplier le résultat par ledit entier, caractérisé en ce que ledit montage supplémentaire comprend une boucle à verrouillage de phase comportant un diviseur de taux programmable à la valeur dudit entier variable connectant ladite sortie à une entrée d'un comparateur de phase, un oscillateur variable ayant un organe de commande de fréquence connecté à la sortie du comparateur de phase et des moyens d'appliquer à l'autre entrée du comparateur de phase le battement soustractif entre la sortie de l'oscillateur et une fréquence étalon égale audit pas supplémentaire. 2. Synthétiseur selon la revendication 1, caractérisé en ce que ledit oscillateur variable comprend une boucle supplémentaire d'asservissement comportant un comparateur de phase du type à échantillonneur qui compare la première fréquence à l'har- monique dudit battement ayant un rang égal audit entier variable, et des moyens d'inhiber la première boucle dés que l'approche de fréquence de l'oscillateur a été effectuée par la première boucle. 3. Synthétiseur selon la revendication 1, caractérisé en ce que lesdits moyens de multiplier le résultat comprennent un multiplicateur de fréquence associé à un filtre. 4. Synthétiseur selon la revendication 1, caractérisé en ce que lesdits moyens de multiplier le résultat comprennent un second oscillateur asservi par une seconde boucle de verrouillage de phase comprenant un générateur d'harmoniques connecté à la sortie du premier oscillateur, et des moyens d'effectuer une approche de fréquence du second oscillateur. 5. Synthétiseur selon la revendication 4, caractérisé en ce que la seconde boucle de verrouillage de phase comprend des moyens de comparer à une fréquence intermédiaire le battement soustractif entre la sortie du générateur d'harmoniques et celle du second oscillateur.