Brevet FR2214203A1 — publié le 19740809

L'invention, due à FILIPPOV Alexandr Gordeevich, NIKISHIN Valery Ivanovich, UDOVIK Anatoly Pavlovich, BELOPOLSKY Vladimir Maximovich, PAUKOVA Ljudmila Petrovna, TOROPOV Anatoly Dmitrievich, concerne les dispositifs de calcul numériques et concerne plus précisément les dispositifs dynamiques qui sont prévus pour réali- ser les fonctions ET, OU, NON et leurs combinaisons. On connatt des dispositifs logiques dynamiques (impulsionnels), qui réalisent les fonctions ET, OU, NON et leurs combinaisons, comportant un circuit logique d'entrée, raccordé à une source d'impulsions de rythme, un amplificateur régénérateur et un circuit de commande de la réaction positive de l'amplificateur régénérateur, dans lesquels le stockage de l'information durant un intervalle de temps déterminé est réalisé par la régénération avec élargissement des impulsions. On envoie alors dans le circuit logique d'entrée du dispositif des impulsions de rythme d'une première phase, tandis qu'on envoie dans le circuit d'élargissement régénérateur ou dans le circuit de commande de la réaction positive de l'amplificateur régénérateur des impulsions de rythme d' une seconde phase.Les impulsions de rythme de la première et de la seconde phase possèdent un facteur de forme égal à deux et sont décalées d'une demi-alternance les unes par rapport aux autres. D'autre part, pour le blocage de l'amplificateur, on utilise des impulsions auxiliaires de polarité opposée à celle des impulsions de la première et de la seconde phase. L'inconvénient de ces dispositifs est l'utilisation d'un nombre important de sources d'alimentation impulsionnelle, ce qui complique le câblage des circuits d'alimentation dans les calculatrices ou ordinateurs, fait accroître le nombre de bornes d'alimentation dans les modules des éléments et complique la construction des générateurs d'impulsions de rythme. D'autre part, ceci exige des conditions précises pour la forme des impulsions de rythme et en particulier le rapport de leurs phases. La rapidité de la réponse des dispositifs logiques dynamiques connus, du type indiqué plus haut, est limitée du fait que le courant de blocage du dispositif ne peut présenter une intensité suffisamment élevée, car, d'une part, les courants de blocage et de déblocage sont en relation étroite et, d'autre part, le courant de déblocage détermine le courant de charge du dispositif logique précédent. La présente invention a pour but un dispositif logique dyna moque ne comportant pas les inconvénients indiqués. L'invention est basée sur la mise au point d'un dispositif logique dynamique possédant un nombre minimal de sources d'alimentation impulsionnelle et une faible quantité de composants dans le schéma, tout en bénéficiant d'une vitesse de réponse éle vee Dans un dispositif logique dynamique destiné à réaliser les fonctions logiques ET, OU, NON et leurs combinaisons, et comportant un circuit logique d'entrée, relié à une source d'impulsions de rythme, un amplificateur régénérateur et un circuit de commande de la réaction positive de l'amplificateur régénérateur, raccordé au circuit logique d'entrée, on prévoit, selon l'invention, que le circuit de commande de la réaction de l'amplificateur régénérateur comporte des transistors de blocage et de déblocage, l'émetteur du transistor de déblocage et le collecteur du transistor de blocage étant raccordés l'un à l'autre et à l'entrée de l'amplificateur régénérateur, le collecteur du transistor de déblocage à travers une diode de polarisation étant raccordé à la base du transistor de blocage et, à travers une résistance, à la source d'impulsions de rythme, tandis que la base du transistor de déblocage est raccordée au circuit logique d'entrée, qui est réalisé de manière à assurer l'entrée du courant dans la base du transistor de déblocage lors de l'enclenchement du dispositif et sa sortie de la base, lors de son débranchement. I1 est avantageux d'utiliser en qualité de circuit logique d'entrée un circuit commutateur à diodes et résistances; la diode de sortie de ce circuit doit être alors une diode à accumulation de charge, tandis que la résistance doit être raccordée à la source d'impulsions de rythme, qui est également celle du circuit de commande de réaction de l'amplificateur. I1 est également avantageux d'utiliser en qualité de circuit d'entrée logique un circuit commutateur avec un transistor à émetteursmultiples(TEM), le collecteur du TEM étant alors raccordé à la base du transistor de déblocage et l'un des émetteurs à la source d'impulsions de rythme, qui est également celle du circuit de commande de la réaction de l'amplificateur. La construction indiquée plus haut du dispositif dynamique logique permet de réduire le nombre de sources d'impulsions d'alimentation jusqu'à une unité, qui est le nombre minimal possible, de réduire les exigences portant sur la forme et le rapport des phases des impulsions de rythme, ainsi que de diminuer le nombre de composants du dispositif.On fait également croître la vitesse de réponse du dispositif grâce à une commutation forcée de l'amplificateur régénérateur avec les courants forts ne dépen dant pas l'un de l'autre des transistors de déblocage et de blocage Les caractéristiques de l'invention ressortiront plus particulièrement de la description suivante donnée à titre d'exemple et en se référant aux dessins annexés dont - la figure i représente le schéma électrique du dispositif logique dynamique suivant l'invention; - la figure 2 est une variante du circuit logique d'entrée du dispositif selon l'invention;; - la figure 3 illustre la forme des impulsions de rythme pour la commande du dispositif logique selon l'invention Le dispositif dynamique logique représenté sur la figure I comporte un circuit logique d'entrée 1, un amplificateur régénérateur 2 et un circuit 3 de commande de la réaction de l'amplifi cateur régénérateur 2.Le circuit logique d'entrée 1 est construit sur la base d'un circuit commutateur à diodes et résistance avec des diodes d'entrée et de sortie 4 et 5 respectivement, qui sont raccordées a une résistance 6.La diode de sortie 5 est une diode à accumulation de charge, c'est-à-dire que la durée de vie des porteurs dans celle-ci est notablement supérieure à la durée de vie des porteurs dans les autres diodes et transistors du schéma La résistance 6 du circuit commutateur 1 est raccordée à une sortie 7 d'uiie source d'impulsions de rythme (non représentée sur la figure 1). Une sortie 8 du circuit logique d'entrée i est raccordée à l'entrée du circuit 3 de commande de la réaction de l'amplificateur régénérateur 2 L'amplificateur régénérateur 2 est un amplificateur à deux étages monté avec les transistors 9 et 10, qui sont branchés selon un montage à émetteur commun. La sortie du second étage de l'amplificateur, qui constitue la sortie il de l'amplificateur 2, est raccordée à travers une résistance 12 à l'entrée du premier étage, qui constitue l'entrée 13 de l'amplificateur régénérateur 2 Le circuit de la résistance 12 forme le circuit de réaction positive de l'amplificateur régénérateur 2 commandé par le cir cuit 3 Conne amplificateur 2, on peut utiliser n'importe quel am plîficateur régénérateur à réaction positive commandée ou ntimpor- te quel amplificateur non linéaire avec une durée de formation commandée de l'impulsion Le circuit 3 de commande de la réaction positive de l'amplificateur régénérateur 2 comporte des transistors 14 et 15 respectivement de déblocage et de blocage, l'émetteur du transistor de déblocage 14 et le collecteur du transistor 15 de blocage étant raccordés l'un à l'autre et branchés à l'entrée 13 de l'amplifl- cateur régénérateur 2, tandis que le collecteur du transistor de déblocage 14 est raccordé, à travers une diode 16 de polarisation, à la base du transistor de blocage 15. La diode 16 de polarisation, de même que la diode 5, est une diode à accumulation de charge Le collecteur du transistor 14 de déblocage est également raccordé, à travers une résistance 17, à la sortie 7 de la source d'impulsions de rythme tandis que la base de ce transistor est connectée à la sortie 8 du circuit logique d'entrée 1. Les entrées 18 du circuit logique d'entrée 1 constituent les entrées ET du dispositif, les entrées 19 et 20 de ce circuit constituent les entrées OU, tandis que la sortie 11 de l'amplificateur 2 constitue la sortie du dispositif. Le dispositif dynamique logique en question peut être également réalisé selon une variante du circuit logique d'entrée, qui est représentée sur la figure 2. Selon cette variante, pour la commutation du courant on utilise un transistor à émetteurs multiples (TEM) 21. Alors le collecteur du TEM, qui constitue la sortie 8 du circuit logique d'entrée 1, est raccordé à la base du transistor de déblocage 14. L'un des émetteurs 22 du TEM est raccordé à la sortie 7 de la source des impulsions de rythme, tandis que les autres émetteurs constituent les entrées 18 du dispositif logique dynamique. La base du TEM 21 est raccordée, à travers une résistance 23, à une source d'alimentation E, qui constitue également la source d'alimentation de l'amplificateur. Comme circuit logique d'entrée, on peut utiliser un circuit logique quelconque réalisant la fonction ET, OU et leurs combinaisons. Le circuit logique doit assurer le courant pénétrant dans la base du transistor 14 lors du déblocage du dispositif et le couan@ sortant de la base lors du déclenchement du dispositif - C transistors du l- > -pe npn, comme indiqué sur la figure 1). La forme des impulsions de rythme pour commander la succession des dispositifs logiques dynamiques branchés en série est re présentée sur la figure 3. Sur les graphiques a et b de cette fi gure, le temps t est porté sur l'axe des abscisses et la tension U sur l'axe des ordonnées. T est la période de répétition des impulsions de rythme de largeur T1, le décalage des phases T/2 entre le train Yldes impulsions de rythme, représentées en a, et le train) représenté en b Le facteur de forme des impulsions, c'est-à-dire le rapport T/T1, peut être égal ou supérieur à 2.Sur la figure T1 = T/2. Le dispositif représenté sur la figure 1 fonctionne de la façon suivante. Si le signal adopté pour "i(' avec un potentiel à niveau élevé est présent sur toutes les entrées 18 du dispositif au moment de l'arrivée de l'impulsion de rythme venant dans l'ordre et.ap- partenant au train +1 un courant venant de la source des impulsions de rythme au cours de l'action de l'impulsion de rythme passe à travers la résistance 6 et la diode 5 vers la base du transistor de déblocage 14 Le transistor 14 est débloqué et devient saturé. Alors commence à passer par son circuit collecteur le courant venant de la source des impulsions de rythme par la résistance 17. Le courant résultant qui vient de la base et du collecteur du transistor 14 en sortant de son émetteur va à la base du transistor 9 de l'amplificateur régénérateur 2 et provoque l'ouverture rapide de ce transistor.Dans ce cas le transistor 15 et la diode de polarisation 16 sont fermés car la tension au collecteur du transistor 14, débloqué et saturé, est insuffisante pour le déblocage des deux jonctions, branchées en série, de la diode 16 de polarisation et de la jonction d'émetteur du transistor 15. Le déblocage du transistor 9 entraîne le blocage rapide du transistor 10 de l'amplificateur 2 du fait du passage du courant inverse de la base à intensité importante. A la sortie il de l'amplificateur apparaît un potentiel à niveau élevé. Alors un courant passe à travers la résistance 12 de réaction positive vers la base du transistor 9 et maintient ce transistor à l'état débloqué. Le processus transitoire d'enclenchement du dispositif, qui vient d'être décrit, doit s'achever au cours de l'action de l'impulsion positive de rythme du train d'impulsions #1, c'est-à-dire pendant l'intervalle de temps T1. Au cours de la pause entre les impulsions positives du train d'impulsions, le transistor 9 reste débloqué et le transistor 10 bloqué, grâce à l'action de la réaction positive de l'amplificateur régénérateur 2o L'état enclenché du dispositif est maintenu également au cours de l'action des impulsions de rythme positives du train d'impulsions tl , Si le potentiel à niveau élevé reste présent sur toutes les entrées 18 du dispositif. Si, à l'arrivée de l'impulsion positive arrivant dans l'ordre du train d'impulsions 'Pi, il s'avère que le niveau bas du potentiel est présent au moins à l'une des entrées 18 du dispositif, le dispositif commence å se bloquer au-moment de l'arrivée de l'impulsion du train?1.A ce moment le transistor 14 du circuit 3 de commande de la réaction de l'amplificateur se trouve bloqué car, au cours de la pause entre les impulsions, un courant inverse passe, à travers la diode 5 et-la résistance 6, vers la sortie 7 de la source d'impulsions de rythme, qui a assuré le blocage du transistor 14. Alors,au cours de l'action de l'impulsion positive du train le le courant provenant de la source d'impulsions de rythme s'éi, coule, à travers la résistance 6 et l'une des diodes d'entrée 4, vers l'entrée 18, possédant un faible niveau de potentiel, et, à travers la résistance 17, vers la diode 16 et au-delà vers la base du transistor de blocage 15. Le transistor l5 est débloqué, se sature et commute dans son circuit collecteur le courant de la réaction positive de l'amplificateur régénérateur 2 qui circule par la résistance 12. I1 crée également un fort courant inverse dans le circuit de base du transistor 9 en assurant son blocage rapide.Le blocage du transistor 9 entrain à son tour le déblocage du transistor 10, ce qui fait apparattre un niveau faible de potentiel au collecteur du transistor 10 et, par conséquent, à la sortie 11 de l'amplificateur. Le processus transitoire de blocage du dispositif et, de même, leprocessus de déblocage du dispositif,doivent se terminer au cours de l'action de l'impulsion de rythme positive du train d'ìmpulsions 1 Au cours de la pause entre les impulsions du train t1 le transistor 9 reste à l'état bloqué, car sa base est raccordée, à travers la résistance 12, à la sortie il de l'amplificateur, sortie possédant un niveau faible de potentiel. Ensuite le transistor 9 restera bloqué et le transistor 10 à l'état débloqué durant tout l'intervalle de temps au cours duquel le niveau de potentiel faible est présent à l'une des entrées 18 du dispositif. L'explosé qui précède met en évidence que le dispositif. réa lise la fonction logique "ET". Lors du raccordement d'élargisseurs d'impulsions supplémentaires aux entrées 19 et 20, le dispositif joue le rôle de la fonction logique "ET-OU". Et enfin, lors du raccordiement a la sortie du dispositif d'un inverseur supplémentaire, il joue le rôle de la fonction "ET-OU-NON". Le dispositif @ décrit est un dispositif logique dynamique, car les processus ce blocage et de déblocage du dispositif se déroulent sous l'action des impulsions de rythme et, d'autre part, le dispositif est à retard d'informations, c'est-à-dire qu'il assure leur stockage au cours de la moitié de la période des impulsions ce rythme. Contrairement au dispositif représenté sur la figure 1, le dispositif avec le circuit logique d'entrée représenté sur la fi gure 2 fonctionne de la façon suivante. Si, au moment de l'arri vée de l'impulsion positive du train d'impulsions #1 , un niveau de potentiel élevé est présent à toutes les entrées 18 du dispositif, au cours de l'action de l'impulsion de rythme,tous les émetteurs du TEM 21 resteront bloqués et le courant provenant de la source "E" à travers la résistance 23 va à la base du transistor 14 (figure 1), e assurant l'enclenchement du dispositif indiqué plus haut.Le blocage du dispositif commence à l'arrivée de l'impulsion positive venant dans l'ordre du train d'impulsions #1, si à ce mo- ment il s'avère que le niveau faible du potentiel est appliqué au moins i l'un des émetteurs d'entrée du TEM 21 (figure 2). Alors le courant du collecteur du TEM 21 bloque le transistor 14 (figure 1) et le courant provenant de la source des impulsions de rythme s'écoule à travers la résistance 17 et la diode 16 vers la base du transistor 15, en provoquant le blocage du dispositif comme dé@rit plus naut. En cas d'insertion des dispositifs logiques dynamiques décrits dans @ne structure logique série, les impulsions de rythme des trains #1 et #2 sont envoyées à tour de rôle aux dispositifs indig@és: @@ enveie aux dispositifs avec des numéros impairs dans une structure en série les impulsions d@ train #1, et, dans les dispositifs à @@@ér@s pains, les impulsions du train #2, o@ inver @@@@@@. @@ @@@sei es @@@@@ @@ rés@@te @'aille@@s de ce qui @@@@@@, @@@@ @@@@ @@ @@@ @imite @@llement a ceux de ses @odes @@@@@ @@@@@@@ @@@@ @@@ @@@ ce@x des @o@es de réalisation, de ses @@@@@@@@ @arties, ayant été plus spécialement envisages; elle en @@@@a@, @@ @@@@aire, t@utes les variantes. REVENDICATIONS 1. Dispositif logique dynamique destiné à réaliser les fonctions ET, OU, NON et leurs combinaisons, comportant un circuit logique d'entrée, raccordé à une source d'impulsions de rythme, un amplificateur régénérateur et un circuit de commande de la réaction positive de l'amplificateur régénérateur, raccordé au circuit logique d'entrée, caractérisé en ce que le circuit de commande de la réaction de l'amplificateur régénérateur comporte des transistors de déblocage et de blocage, l'émetteur du transistor de déblocage et le collecteur du transistor de blocage étant réunis et raccordés à l'entrée de l'amplificateur régénérateur, le collecteur du transistor de déblocage à travers une diode de polarisation étant raccordé à la base du transistor de blocage et, à travers une résistance, à la source des impulsions de rythme, tandis que la base du transistor de déblocage est raccordée au circuit logique d'entrée, réalisé de manière à assurer un courant entrant dans la base du transistor de déblocage lors du déblocage du dispositif et sortant de la base lors du blocage. 2. Dispositif logique dynamique selon la revendication 1, caractérisé en ce que le circuit logique d'entrée est réalisé sous la forme d'un circuit de commutation à diodes et résistance, la diode de sortie de ce circuit étant une diode à accumulation de charge et la résistance étant connectée à la source des impulsions de rythme. 3. Dispositif logique dynamique selon la revendication 1, caractérisé en ce que le circuit logique d'entrée est réalisé sous la forme d'un transistor à émetteurs multiples, dont le collecteur est raccordé à la base du transistor de déblocage et l'un des émetteurs à la source des impulsions de rythme.