Brevet FR2144904A1 — publié le 19730216

La présente invention concerne les cellules de mémoire à accès aléatoire et, plus particulièrement, les cellules de mémoire à charges couplées dans lesquelles la présence ou l'absence de porteurs de charge indique respectivement qu'un "1" ou un "0" est emmagasiné dans la cellule. De telles cellules peuvent être disposées dans une matrice de lignes de mots et de lignes de bits de façon à constituer une mémoire à accès aléatoire susceptible d'être utilisée dans des calculateurs digitaux. Les cellules de mémoire à charges couplées de l'art antérieur se composent d'un corps semiconducteur divisé en trois régions adjacentes. La première région, dans laquelle une impureté est diffusée, fait fonction de source de porteurs de charge, lesquels peuvent être des trous ou des électrons. La seconde région, au-dessus de laquelle est disposée une électrode de porte, fait fonction de porte entre la oremière région et la troisième. La troisième région fait fonction de condensateur et sert à emmagasiner les porteurs de charge. Une électrode d'emmagasinage est disposée au-dessus de cette troisième région. Lorsqu'on désire emmagasiner un "1" dans la cellule, des potentiels appropriés sont appliqués à la région de source et aux deux électrodes afin que des porteurs de charge circulent, deouis la région de source, au travers de la région de porte et parviennent à la région d'emmagasinage. Lorsqu'on désire emmagasiner un "0" dans la cellule, les potentiels appliqués sont tels qu'ils s'opposent à la circulation des porteurs de charge, la région d'emmagasinage étant de ce fait relativement dépourvue de porteurs. La présente invention concerne une cellule de mémoire à charges couplées et à accès aléatoire qui diffère des cellules de l'art antérieur en ce qu'elle comporte, au lieudes deux électrodes distinctes de porte et d'emmagasinage, une unique électrode qui est disposée au-dessus des régions de porte et d'emmagasinage. Le contrôle de la circulation des charges vers ces régions est obtenu en définissant une tension de seuil pour la région de porte et une tension de seuil inférieure à la précédente pour la région d'emmagasinage. La différence entre ces deux tensions de seuil donne la différence requise entre les Dotentiels de surface des deux régions, bien qu'une même tension soit appliquée aux deux régions par l'électrode unique. La différence entre les tensions de seuil de ces deux régions peut être obtenue de différentes façons. Dans la présente invention, le procédé employé consiste à introduire une impureté, par diffusion ou par implatation d'ions, dans la région de porte. L'emploi d'une unique électrode, au lieu des deux électrodes distinctes des cellules de l'art antérieur, présente plusieurs avantages importants. Il permet tout d'abord d'obtenir une cellule très "dense", c'est-à-dire à la fois petite et compacte. Ceci permet de diminuer le coût de la fabrication des cellules par suite de l'emploi d'un plus grand nombre de circuits sur une partie donnée du corps semiconducteur en silicium. La réduction des dimensions de la cellule permet également d'obtenir un fonctionnement plus rapide et des temps de commutation plus courts. Un autre avantage réside dans le fait que l'emploi d'une électrode unique permet d'obtenir une structure de cellule plus simple. Ceci se traduit par un meilleur rendement lors de la fabrication des cellules. Un autre avantage de l'emploi d'une électrode unique est qu'il permet de simplifier le procédé de fabrication, et par conséquent d'obtenir un meilleur rendement. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente schématiquement une mémoire comportant des cellules de mémoire conformes à la présente invention. La figure 2 est une vue en plan du bloc monolithique montrant plusieurs des cellules de mémoire conformes à une réalisation particulière de l'invention. La figure 3 est une coupe longitudinale prise selon les lignes 33 de la figure 2. La figure 4 est une coupe transversale prise selon les lignes 44 de la figure 2. La figure 5 est une vue en plan d'une autre réalisation de la présente invention. La figure 6 est une coupe longitudinale prise selon les lignes 66 de la figure 5. La figure 7 est une coupe transversale prise selon les lignes 77 de la igure 5. La figure 8 est une coupe utilisée aux fins de la description du mode de fonctionnement de l'invention. La figure 9 représente schématiquement un ensemble de signaux utilisés aux fins de la description dudit mode de fonctionnement. La figure 10 représente schématiquement les tensions appliquées et les potentiels de surface résultants pendant une ooération d'écriture de "O". La figure 11 représente schématiquement les tensions appliquées et les potentiels de surface résultants pendant une opération d'emmagasinage de "0". La figure 12 représente schématiquement les tensions appliquées et les potentiels de surface résultants pendant une opération de lecture de "0". La figure 13 représente schématiquement les tensions appliquées et les potentiels de surface résultants pendant une opération d'"effacement". La figure 14 représente schématiquement les tensions appliquées et la circulation des porteurs de charge pendant une opération d'"effacement". La figure 15 représente schématiquement les tensions appliquées et les potentiels de surface résultants pendant une opération de lecture de "1". On a représenté sur la figure 1 une mémoire incorporant les cellules de mémoires originales de la présente invention. Le numéro de référence 1 désigne un bloc monolithique de silicium dans lequel sont formées les cellules 2, auxquelles sont connectées des lignes de bits horizontales 3 et des lignes de mots verticales 4. Un pré-amplificateur 5 est connecté à chacune des lignes de bis 3, lesqual connectées à un groupe d'amplificateur5 de détection 6. Un décodeur de bits 7 est connecté aux préamplificateurs 5. Chacune des lignes de mots 4 est connectée à un circuit 8 de commande de mots auquel est connecté un décodeur de mots 9. Les figures 2 à 4 représentent une réalisation de l'invention dans laquelle la différence entre les tensions de seuil respectives des régions de porte et d'emmagasinage est obtenue en formant une région 13 au moyen d'une seconde diffusion effectuée au travers de la méme ouverture que celle utilisée aux fins de la diffusion servant à former une région 3 correspondant à une ligne de bits. Le numéro de référence 24 désigne une ligne de mots métallique 24 d'une épaisseur d'environ 10 000 A et comportant une partie inférieure horizontale 24a, une partie intermédiaire 24b et une partie supérieure 24c. Au-dessous de la partie 24a de la ligne de mots se trouve une couche isolante 22 de nitrure de silicium comportant à l'une de ses extrémités une partie verticale 22b prolongée par une partie supérieure horizontale 22c. De préférence, la couche 22 a une épaisseur d'environ 500. Entre la couche 22 et la surface supérieure du bloc de silicium 1 se trouve une cruche relativement mince 30b de dioxyde de silicium d'une épaisseur d'environ 500A. La couche de dioxyde de silicium disposée entre la surface supérieure du bloc de silicium 1 et les parties 24b et 24c de la ligne de mots est référencée 30a et a une épaisseur d'environ EûOOt. La région 3 est formée par diffusion d'une impureté de type F+ avec une concentration d'environ 1020 atomes/cm3. La région 13 est formée par diffusion d'une impureté de type N avec une concentration d'environ 0,3 x10 atomes/cm3. Le bloc de silicium 1 est en matériau de type N avec une concentration d'impureté d'environ 5 x 1015 atomes/cm3. La profondeur de la diffusion P+ 3 est d'environ 2 microns. La profondeur de la diffusion N 13 est supérieure d'environ 0,5 micron à celle de la diffusion P+ 3. Les figures 5 à 7 représentent une variante de l'invention dans laquelle la différence entre les tensions de seuil respectives des régions de porte et d'emmagasinage est obtenue en introduisant dans la région de porte une impureté de type N, ce qui peut être fait soit au moyen d'une seconde diffusion, soit de préférence par implantation d'ions. Cette région obtenue par une seconde diffusion ou par implantation d'ions, est désignée par le numéro de référence 23. Le numéro de référence 34 désigne d'une façon générale une ligne de mots métallique d'une épaisseur d'environ 10 000 A et comportant une partie inférieure horizontale 34a, une partie intermédiaire 34b et une partie supérieure 34c. La partie 34a recouvre la région de type N 23 et la région d'emmagasinage formée dans le bloc de silicium 1. Ce dernier est en matériau de type N- avec une concentration d'impureté d'environ 5 x 1015 atomes/cm . La région 23 est formée par implantation d'ions avec une concentration d'impureté d'environ 3 x 1017 atomes/cm3. Au-dessous de la partie 34a de la ligne de mots se trouve une couche isolante 32a en nitrure de silicium d'une épaisseur d'environ 500A et comportant une partie verticale 32b et une partie supérieure horizontale 32c. Entre la couche 32a et la surface supérieure du bloc de silicium 1 se trouve une couche relativement mince 30a de dioxyde de silicium d'une épaisseur d'environ 500A. Entre la partie 34b de la ligne de mots et la région diffusée 3 se trouve une couche 30b de dioxyde de silicium d'une épaisseur d'environ 6000A. Une couche 30c de dioxyde de silicium d'une épaisseur légèrement supérieure àjile de la couche 30b se trouve entre la partie 32c de la couche de nitrure de silicium et la surface supérieure du bloc de silicium 1. La région 3 est formée en procédant à une diffusion P+ jusqu'à une profondeur légèrement inférieure à 2 microns. Si la région 23 est formée par implantation d'ions la profondeur de cette région doit varier entre 100A et 0,5 micron. Si la région 23 est formée par diffusion, la profondeur de la diffusion doit entre d'environ 1 micron avec une concentration moyen 17 3 d'impureté de 3 x 10 atomes/cm3. L'expression "région de porte" s'applique, dans la présente description ainsi que dans les revendications, à la région 23 dela figure 6 et à la partie droite de la région 13 de la figure 3 (c'est-à-dire se trouvant du coté droit de la région 3 sur cette figure). L'expression "région d'emmagasinage" s'applique à la partie supérieure du bloc de silicium 1 qui se trouve directement au-dessous de la partie 24a ou 34a de la ligne de mots 24 ou 34 et qui est adjacente à la région de porte correspondante. Les figures 8 à 15 représentent le mode de fonctionnement préféré dans lequel une impulsion d'"effacement" est employée pour retirer les trous de la région d'emmagasinage. Sur la figure 8, le mode de fonctionnement est représenté par rapport à la réalisation des figures 5 à 7, les mêmes éléments étant désignés par des numéros de référence identiques. Une borne 28 est connectée à la ligne de mots 34. Une borne 27 de sortie de détection, montée en série avec une résistance 35 et une borne 26 de circuit de commande de bits, est connectée à la égion de diffusion 3 correspondant à une ligne de bits. Les dimensions latérales des régions de diffusion, de porte et d'emmagasinage sont respectivement indiquées par les lignes verticales définissant trois régions désignées par les chiffres romains I, Il et III. La figure 9 représente la forme des signaux de tension 28a, 27a et 26a qui sont respectivement appliqués à la borne 28 de la ligne de mots, à la borne 27 et 26. La figure 10 représente les tensions appliqués à l'instant t1 pendant une opération d'écriture de "0" et les potentiels de surface résultants. Comme le montre le signal 28a de la figure 9, la tension Vb appliquée à la borne 26 est désignée V et a une valeur d'environ -7 volts. La tension g appliquée à la borne 28 est également désignée V et a une valeur d'environ g -7 volts. L'amplitude du potentiel résultant à la surface du bloc de silicium 1 est indiquée par la ligne pointillée en 61. il est évident que le potentiel de surface ES2 de la seconde région ou région de porte est égal à V g VT2, où VT2 est la tension de seuil de cette seconde région. Le potentiel de surface ES2 de la région de porte est par conséquent égal à environ -1 volt. Es3 est le potentiel de surface de la troisième région ou région d'emmagasinage et est égal à environ V - VT3 soit environ -6volts.Ces tensions appliquées ainsi que les potentiels de surface résultants se traduisent par un champ électrique représenté Dar un vecteur d'intensité de champ électrique orienté de droite à gauche aer la figure 10. En conséquence, aucun trou ne circule depuis la région 3 vers la région de porte ou d'emmaga sinage, et cela se traduit par une opération d'écriture de "O". La figure 11 montre les tensions appliquées à l'instant t2 pendant une opération d'emmagasinage de "0", ainsi que les potentiels de surface résultants. La tension Vb de commande de bits appliquée à la borne 26 est nulle. La tension appliquée à la borne 28 est la tension Vr égale à envircn -5 volts. Le potentiel de surface résultat ES2 dans la seconde région ou région de porte est nul, et le potentiel de surface résultant E53 est indiqué par la ligne pointillée en 61 et a une valeur égale à -4 volts. Du fait de ces tensions et de ces potentiels, aucun trou ne circule et la région d'emmagasinage reste dépourvue de trous de manière à emmagasiner un "O". La figure 12 montre les tensions appliquées à l'instant t3 pendant une opération de lecture de "0", et les potentiels de surface résultants. La tension V b de commande de bits appliquée à la borne 26 est nulle et la tension appliquée à la borne 26 est la tension V égale à -7 volts environ. g Les potentiels de surface Es2 et Es3 qui existent respectivement dans la région de porte et dans la région d'emmagasinage ont une valeur égale à environ -1 volt, en raison de la circulation des trous vers les régions de porte et d'emmagasinage, les trous étant indiqués par le symbole "+". Cette circulation des trous se traduit par le passage d'un courant au travers de la résistance 35 et par une impulsion négative bien accusée à la borne 27, cette impulsion étant désignée VO dans le signal 27a de la figure 9 et indiquant la lecture d'un "0". La figure 13 représente les tensions appliquées à l'instant t4 avant une opération d'"effacement" ainsi que les potentiels de surface résultants. La tension V b appliquée à la borne 26 est nulle et la tension V appliquée r à la borne 26 est égale à -4 volts. Le potentiel de surface résultant ES2 dans la région de porte est nul et le potentiel de surface résultant Es3 dans la région d'emmagasinage est égal à -1 volt. Comme le montre la figure, les trous indiqués par les symboles + demeurent dans la région d'emmagasina ge jusqu'à ce qu'ils en soient retirés par l'opération d'"effacement". La figure 14 montre les tensions appliquées à l'instant t5 pendant l'opération d'"effacement" ainsi que les potentiels de surface résultants. La tension Vb appliquée à la borne 26 est égale à -7 volts et la tension appliquée à la borne 26 est nulle. Les trous se diffusent vers l'extérieur, depuis la région d'emmagasinage,dans les directions indiquées par les flèches. La figure 15 représente les tensions appliquées à l'instant tg pendant une opération de lecture de "1" ainsi que les potentiels de surface résul tants. La tension Vb appliquée à la ligne 26 est nulle et la tension V g appliquée à la borne 28 est égale à -7 volts. Le potentiel de surface ES2 dans la région de porte est égal à environ -1 volt, et le potentiel de surface E33 dans la région d'emmagasinage est lui aussi égal à environ -1 volt. Comme on peut le constater, les trous indiqués par les symboles + restent dans les régions de porte et d'emmagasinage, et aucun courant important ne traverse la résistance 35. Seule une faible impulsion V1, due aux effets capacitifs. apparait sur la ligne 27 de détection de bits. L'absence d'une impulsion de forte amplitude telle que l'impulsion VO pendant l'opération de lecture de "0" indique la lecture d'un "1". A l'instant t6, après l'opération"d'effacement," les tensions appliquées et les potentiels de surface sont les mêmes qu'à l'instant t2 (voir figure 11). A l'instant t7, pendant l'opération d'écriture de "1", les tensions appliquées et les potentiels de surface résultants sont les mêmes qu'à l'instant t3 (voir figure 121. A l'instant tg. pendant l'opération d'emmagasinage d'un "1", les tensions appliquées et les potentiels de surface résultant sont les mêmes qu'à l'instant t4 revoir figure 133. A l'instant t10, avant l'opération d'"effacement", les tensions appliquées et les potentiels de surface résultants sont les mêmes qu'à l'instant t4 (voir figure 13). Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Cellule de mémoire à accès aléatoire du genre de celles utilisant des dispositifs à charge couplées, caractérisée en ce ou'elle comporte: un corps semiconducteur fait d'un matériau comportant une impureté d'un premier type de conductivité, une première région du corps semiconducteur, appelée région de ligne de bits, comportant une impureté d'un deuxième type de conductivité apposé au premier type, une seconde région du corps semiconducteur appelée région de porte, adjacente à la première région et ayant une tension de seuil prédéterminée, cette seconde région étant du premier type de conductivité et ayant une concentration d'impuretés supérieure à la concentattion d'impureté du corps semiconducteur, une troisième région du corps semiconducteur, appelée région d'emmaga ripage, adjacente à la seconde région et ayant une tension de seuil plus faible que la tension de seuil prédéterminée de 3a seconde région et, une unique électrode qui s'étend au-dessus des seconde et troisième régions du corps semiconducteur. 2.- Cellule de mémoire à accès aléatoire du genre de celles utilisant des dispositifs à charges couplées, caractérisée en ce qu'elle comporte: un corps semiconducteur dans lequel une impureté d'un premier type de conductivité a été diffusée, une première région du corps semiconducteur comportant une impureté d'un deuxième type de conductivité opposé au premier type, cette impureté étant réalisée par diffusion, une seconde région du corps semiconducteur étant adjacente à la première région, une troisième région du corps semiconducteur étant adjacente 3 la seconde région, une unique électrode métallique qui s'étend au-dessus des seconde et troisième régions du corps semiconducteur, des premiers moyens pour communiquer une tension de seuil pré dé terminée à la seconde région, des seconds moyens pour communiquer, à la troisième région, une tension de seuil plus faible que la tension de seuil prédéterminée de la seconde région et, les premiers moyens étant notamment définis par le fait que la seconde région comporte une concentration d'impureté du premier type de conductivité supérieure à la concentration d'impureté du corps semiconducteur. 3.- Ensemble de mémoire à accès aléatoire, caractérisé en ce queil comporte plusieurs cellules de mémoire du genre de celle définie selon les revendications 1 ou 2, ces cellules étant disposées en matrice, et en ce que: une ligne de bits est connectée à chaque première région située sur une même colonne et, une ligne de mots est connectée aux électrodes situées sur la même ligne. 4.- Cellule de mémoire selon la revendication 1 ou 2, ou ensemble de mémoire selon la revendication 3 caractérisé en ce qu'il comporte en outre des moyens pour appliquer des tensions à la première région et à l'unique électrode pour provoquer l'écoulement des porteurs de charge depuis la première région jusqu'à la troisième région en passant par la seconde région. 5.- Cellule de mémoire ou ensemble de Iataaoire selon la revendication 4 caractérisé en ce qu'il comporte des moyens pour détecter la charge emmagasinée dans la troisième région. 6.- Cellule de mémoire ou ensemble de mémoire selon l'une quelconque des revendications précédentes caractérisé en ce aue l'impureté de la seconde région est obtenue par diffusion. 7.- Cellule de mémoire ou ensemble de mémoire selon l'une quelconque des revendications 1 à 5 caractérisé en ce que l'impureté de la seconde région est obtenue par implantation ionique. 6. - Ensemble de mémoire selon la revendication 3 caractérisé en c qu'il comporte en outre: un pré-amplificateur et un amplificateur de détection reliés à chacune des lignes de bits, un décodeur relié aux pré-amplificateurs, un circuit de commande de mots relié à chapue ligne de mots et un décodeur relié aux circuits de commande. 9.- Cellule de mémoire ou ensemble de cellule selon l'une quelconque des revendications précédentes caractérisé en ce que: une couche isolante est située entre l'unique électrode et les secondes et troisième régions du corps semiconducteur, cette couche isolante étant constituée par une couche de Si02 recouverte d'une couche de Si3N4.