Brevet FR2150615A1 — publié le 19730413

Le dispositif de mémoire selon l'invention permet de contrôler l'avance des impulsions des informations dans un ensemble de registres à décalage dans lesquels on désire mémoriser des informations sous forme binaire. On sait qu'un registre à décalage comporte un certain nombre de points mémoire constitués chacun de deux éléments de mémoire, la propagation des impulsions à l'intérieur d'un registre s'effectuant sous la dépendance d'un système Hl d'horloge comprenant deux horloges comme cela est bien connu ; le signal d'horloge hl commande l'inscription de l'information dans le premier élément d'un point mémoire, le signal d'horloge h2 commandant l'inscription de l'information dans le second élément dudit point mémoire. Sous l'action des deux signaux hl et h2 l'information se propage d'un point mémoire à un autre et met par conséquent un certain temps à parcourir un registre qui joue en quelque sorte le rôle d'une ligne de transmission, les informations arrivant à une fréquence donnée F qui est également celle des signaux d'horloges hl et h2 ; un registre à décalage composé de n points mémoire se comporte donc, pour une information, comme une ligne de transmission dont le temps de propagation, ou de transmission, dépend du nombre n de points mémoire et de la fréquence F. Lorsqu'on utilise un registre à décalage en circuits intégrés en technologie ll.O.S dynamique, les entrées d'horloges des circuits M.j.S sont des charges capacitives de plusieurs centaines de picofarads, et une information est mémorisée par un élément de mémoire qui est constitué par un condensateur qui n'est autre que la capacité "gate-substrat" d'un transistor MOS ; un tel registre consomme de l'énergie uniquement pendant les états "0" des signaux d'horloge, et par suite la consommation de puissance, pour une largeur de signal donné, croît linéairement avec la fréquence.Pour réaliser une ligne à retard de grande capacité, il est évident de mettre en série un certain nombre de registres cette manière de procéder n'est pas la meilleure ; ainsi dans le cas où l'on utilise des registres en série, l'un d'entre eux doit avoir une entrée ou une sortie intermédiaire si la capacité à réaliser est différente de q.2X, q étant le nombre de registres utilisés, et 2 la capacité d'un registre standard, c'est-à- dire le nombre d'éléments binaires qu'il peut contenir ; cette condition entraîne donc une restriction dans le choix du type de registre ; de plus la ligne travaillant à la fréquence de décalage nominale F, la consommation d'énergie due aux charges et décharges des capacités de la ligne à cette fréquence est importante. La présente invention se propose de pallier les inconvénients des dispositif connus et de permettre la réalisation de lignes à retard à partir de registres tous identiques. Le dispositif de mémoire selon l'invention est caractérisé par le fait qu'il comprend des registres à décalage à l'entrée desquels les informations sont appliquées en parallèle, et un multiplexeur qui regroupe les informations sortantes desdits registres et les restitue dans l'ordre et à la fréquence qu'elles avaient à l'entrée du dispositif. Selon une autre caractéristique chaque registre du dispositif de mémoire est piloté par des signaux d'un Système de deux horloges, les Systèmes d'horloges étant différents pour chaque registre, le nombre total d'horloges étant égal au nombre de registres. Selon une autre caractéristique le multiplexeur comporte des portes "ET" en nombre égal au nombre de registres, et une porte "OU" de regroupement des sorties des portes "ET", chaque porte "ET" étant associée à un registre ayant deux entrées, l'une reliée à la sortie du registre, l'autre recevant des signaux d'horloge différents de ceux qui pilotent le registre. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre d'un exemple de réalisation à l'aide de registres en technologie MOS illustrée par les dessins des figures annexées dans lesquelles - la figure I représente un diagramme des signaux d'horloges et des informations appliquées à un registre MOS - la figure 2 représente un dispositif de mémoire selon l'invention dont le temps de propagation est le même que celui d'un registre série ayant même nombre de points mémoire - les figures 3a et 3b représentent deux variantes de l'invention dont le temps de propagation est différent de celui du dispositif de la figure 2 - la figure 4 représente les différents signaux d'horloges et les signaux d'information des figures 2, 3a et 3b. La figure I représente un diagramme des signaux ~l et #2 de deux horloges de période te et des informations entrantes e et sortantes s relatives à un registre en technologie MOS ; t3 et t4 désignent respectivement la largeur des signaux d'horloge ~1 et #2, tl est le temps pendant lequel l'information entrante e est prise en compte par le registre avec le signal d'horloge ~l, t2 étant le temps de maintien de l'information entrante après sa prise en compte td est le temps de retard après lequel une information apparaît en sortie d'un point#mémoire du registre après l'apparition du signal d'horloge #2, T est le temps minimum qui doit séparer les signaux d'horloges ~l et #2, e est le temps qui sépare les fronts avant des horloges 92 et CPI. Un élément mémoire, il y en a deux par point mémoire, étant constitué par un condensateur qui n'est autre que la capacité "gate-substrat" d'un transistor MOS, le fonctionnement d'un point mémoire est le suivant : l'information E présente à l'entrée d'un point mémoire est prise en compte par le premier élément mémoire pendant un temps tl et lors de l'état O des signaux d'horloge #1 et est stockée sur une capacité Ci d'un premier transistor MOS ; cette information apparaît sur le second élément mémoire, c'est-à-dire en sortie du point mémoire, aux bornes d'une capacité C2 d'un second transistor MOS, pendant l'état O des signaux d'horloge #2 et avec un temps de retard td par rapport au flanc avant du signal d'horloge 02. La figure 2 représente un dispositif de mémoire selon l'invention comprenant des registres 1, 2, 3, 4 des portes ET 5, 6, 7, 8, une porte OU 9 ; des informations entrantes par une borne E sont appliquées en parallèle à l'entrée de chacun des registres 1, 2, 3, 4 ; les registres reçoivent respectivement des signaux d'horloges hl et h2, h2 et h3, h3 et h4, h4 et hl ; la sortie du registre I est reliée à une entrée de la porte 5, la sortie du registre 2 est reliée à une entrée de la porte 6, la sortie du registre 3 est reliée à une entrée de la porte 7, la sortie du registre 4 est reliée à une entrée de la porte 8 ; les portes 5, 6, 7, 8 reçoivent respectivement sur une autre entrée des signaux d'horloge HA, HB, HC, HD ; les sorties des portes 5, 6, 7, 8 sont reliées chacune respectivement à une entrée de la porte OU 9 dont la sortie est repérée S. Les différents signaux d'horloge sont représentés figure 4. Sur cette figure 4 on a représenté en H des signaux d'horloge ayant la fréquence F des informations entrantes, la période de ces signaux étant te. Les signaux d'horloge HA, HB, HC, HD sont élaborées de façon connue par un compteur en anneau à 4 bascules pilotées par les signaux d'horloge H, et la fréquence de ces signaux est F/4 leur largeur étant égale à te ; à partir de chaque signal d'horloge HA, HB, HC, HD, on élabore respectivement les signaux d'horloge hl, h2, h3, h4, comparables aux signaux d'horloges ~l et #2 de la figure 1, et dont la largeur t3 est inférieure à te. Le dispositif selon la figure 2 permet de réaliser l'équivalent d'un registre série à décalage de n points mémoire, ou éléments binaires, dont la fréquence de décalage est F. En supposant d'une manière générale qu'il y a p registres en parallèle, au lieu de 4 dans le cas de la figure 2, chaque registre comportant n/p points mémoire et ayant une fréquence de décalage de F/p, les signaux d'horloge des registres, hl, h2, h3, h4, .., hp étant générés par un compteur en anneau de p bascules tournant à la fréquence F, il est clair que les informations entrantes en E sont distribuées cycliquement à la fréquence F dans les registres alors que la fréquence des signaux d'horloges des différents registres est F/p. Chaque registre de n/p points mémoire véhicule n/p informations à la fréquence F/p, les p registres se partageant la totalité des informations l'ensemble est donc bien équivalent à un registre série à décalage de n points mémoire décalant à la fréquence F. La mise en série des informations à la sortie des p registres est assurée par l'ensemble formé par les portes ET et la porte OU, cet ensemble constituant un multiplexeur dont les portes ET sont ouvertes par les signaux d'horloge HA, HB, HC, HD ... HP générés par le compteur en anneau.Un registre série à décalage, en technologie MOS, composé de n points mémoires décalant à la fréquence F nécessite 2 n F charges et décharges de condensateurs du registre, par seconde ; un dispositif mémoire selon l'invention, équivalent à un registre série, nécessite 2 n Fcharges et décharges de conden- p sateurs des p registres, par seconde ; la puissance consommée est donc p fois plus faible que celle consommée par un registre série. Le dispositif mémoire de l'invention présente également la caractéristique de pouvoir fonctionner en ligne à retard dont le temps de propagation peut être inférieur, égal, ou supérieur au temps de retard du registre série à décalage équivalent. On va tout d'abord calculer le temps de propagation d'une information dans le cas du registre série ; te est le temps élémentaire nécessaire à une information ou élément binaire pour transiter depuis la sortie d'un point mémoire MOS jusqu'à la sortie du point mémoire suivant ; c'est également la période des signaux d'horloge ~l et #2, figure I ; e est le temps séparant les fronts avant des signaux d'horloge ~l et #2, c'est également le temps qui sépare l'instant d'entrée d'une information dans un point mémoire de l'instant de sortie de cette information dudit point mémoire ; le temps de propagation dans un registre série à n points mémoire s'écrit donc T = (n -1) te + e (J) avec O On va calculer à présent le temps de propagation d'un registre d'un dispositif de mémoire selon l'invention à p registres ayant chacun n/p points mémoire ; la fréquence de décalage à l'intérieur d'un registre est F/p, et la période des signaux d'horloges ou temps élémentaire nécessaire à une information pour transiter de la sortie d'un point mémoire à la sortie du point mémoire suivant est p.te ; le temps de propagation dans un registre est Tl = (- - I) p.te + el (2) p avec dans ce cas :O Ti = (n - p) te + el (3) Le constructeur des registres MOS impose une valeur minimum pour el, soit elmin = t3min + Tmin t3min étant la largeur minimum du signal d'une horloge d'un registre Tmin étant l'intervalle de temps minimum séparant le front arrière d'un signal d'horloge du front avant de l'autre signal d'horloge dans un registre. On doit avoir également elmin Si l'on choisit eî de telle sorte qu'il soit un multiple entier de te, on peut poser el = k1 te avec k1 = 1, 2, ...... (p - 1), la valeur k1 = p étant exclue car il y aurait chevauchement des signaux d'horloge dans un registre. L'expression (3) du temps de propagation devient alors T1 = (n - p) te + k1 te soit T1 = (n - p + k1) te (4) Cette dernière formule montre que le temps de propagation dans l'un quelconque des registres du dispositif de mémoire peut varier entre (n - p + I) et (n - 1), c'est-à-dire que ce temps de propagation est inférieur à celui d'un registre série dont le temps de propagation est donné par l'expression (1). Cependant, on n'a considéré jusqu a présent, que le temps de propagation dans l'un quelconque des p registres du dispositif de mémoire selon l'invention. On va maintenant examiner le fonctionnement du multiplexeur de sortie du dispositif de mémoire, dont le rôle est de remettre en série les informations issues des p registres. Ce multiplexeur est un système ET-OU à p entrées et p commandes validées cycliquement pendant un temps te à la fréquence F par les signaux d'horloge générés par le compteur en anneau. A la sortie du dernier point mémoire d'un registre une information apparaît avec un retard td par rapport au signal d'horloge pilotant l'élément correspondant dudit point mémoire, et cette information existe pendant un temps p.te c'est-à-dire jusqu'au prochain signal d'horloge sur le second élément du dernier point mémoire du registre.Ceci montre qu'il est possible de retarder la prise en compte de l'information par le multiplexeur par rapport à l'instant d'arrivée de ladite information en sortie d'un registre MOS, suivant la phase de l'ordre de validation de la porte ET correspondante audit registre par rapport au signal d'horloge du second élément du dernier point mémoire du registre, et par là même d'éliminer le temps de retard td (td Si l'on appelle retard de validation tv le temps qui sépare le flanc avant du signal d'horloge du second élément du dernier point mémoire d'un registre du flanc avant du signal d'horloge validant la porte ET correspondante, ce retard de validation étant de la forme tv = k2 te, avec k2 = 1, 2 ...... (p - 1), l'expression du temps de propagation du dispositif de mémoire selon l'invention s'écrit : TD = T1 + tv TD = (n - p + k1 + k2) te (5) avec kl et k2 nombres entiers variant entre 1 et (p - 1) ces limites étant comprises. Le temps de propagation d'un dispositif de mémoire peut varier entre les limites (n - p + 2) te et (n + p - 2) te, ces limites étant directement liées au nombre p de registres, les informations entrant ou sortant du dispositif à la fréquence F. Avec un compteur en anneau générant les signaux d'horloge HA, HB ... HC ... HP desquels on obtient les signaux hl, h2 ... hp, on peut en choisissant diffé remment les signaux d'horloges des registres et des portes ET obtenir toute la gamme des temps de propagation TD compris entre (n - p + 2) et (n + p - 2). Les figures 3a et 3b donnent deux exemples d'une telle possibilité, la différence résidant essentiellement dans la répartition des horloges entre les divers registres. La figure 3a représente un ensemble de quatre registres 11, 12, 13, 14 reliés à une entrée El d'informations à mémoriser ; ces registres sont pilotés chacun par deux signaux d'horloges qui sont respectivement hl et h2, h2 et h3, h3 et h4, h4 et hl, chacun de ces signaux d'horloge étant élaboré à partir des si gnaux d'horloge HA pour hl, 118 pour h2, HC pour h3, HD pour h4 ; la sortie du registre 11 est reliée à une entrée d'une porte ET15 qui reçoit sur une autre entrée les signaux d'horloge HC ; la sortie du registre 2 est reliée à une entrée d'une porte ET 16 qui reçoit sur une autre entrée les signaux d'horloge HD ; la sortie du registre 13 est reliée à une entrée d'une porte ET 17 qui reçoit sur une autre entrée les signaux d'horloge HA ; la sortie du registre 14 est reliée à une entrée d'une porte ET 18 dont une autre entrée reçoit les signaux d'horloge 118 ; la sortie de chacune des portes 15, 16, 17, 18 est reliée à une entrée d'une porte "OU" 19 dont la sortie est repérée Si. La figure 3b comporte également 4 registres 20, 21, 22, 23, quatre portes ET 24, 25, 26, 27, soit une par registre, et une porte OU, 28 ; l'entrée E2 des informations est commune aux registres, la sortie de la porte OU étant repérée S2; les signaux d'horloges des registres sont respectivement hl et h4, h2 et hl, h3 et h2, h4 et hl, les signaux d'horloges des portes ET étant respectivement HC, HD, HA, 118 ; les signaux d'horloges hl, h2, h3, h4, HA, HB, HC, HD sont les mêmes que ceux de la figure 2a, mais leur répartition sur les registres et por tes ET est différente. Le fonctionnement des dispositifs des figures 3a et 3b va être explicité à l'aide des différents signaux représentés figure 4 ; on a déjà dit ce que repre sentaient les signaux H, HA, HB, HC, HD, hl, h2, h3, h4 ; les signaux ell, Sil, Si concernent la figure 3a et représentent respectivement les signaux à l'entrée du premier point mémoire du registre 11, à la sortie du registre 11, à la sortie du dispositif de mémoire ; les signaux e20, S20, S2 concernent la figure 3b et représentent respectivement les signaux à l'entrée du premier point mémoire du registre 20, à la sortie du registre 20, à la sortie du dispositif mémoire. En appliquant la formule 5 au cas de la figure 3a où l'on a el = kl te = te (kl = 1) tv = k2 te = te (k2 = I) il vient TD = (n - 4 + I + 1) te = (n - 2) te Si chaque registre 11, 12, 13, 14 comporte 256 éléments binaires, ou points mémoire, on a n = 256 x 4 = 1 024 et TD = I 022 . te (6) En appliquant la meme formule 5 au cas de la figure 3b où l'on a el = 3 te (kl = 3) tv = 3 te (k2 = 3) il vient TD = (n - 4 + 3 + 3) te = (n + 2) te. Si chaque registre 20, 21, 22, 23 comporte 256 éléments binaires ou points mémoire on a n = 256 x 4 = 1 024 et TD = 1 026 te (7) On voit donc d'après les formules (6) et (7) que l'on a obtenu, avec les dispositifs de mémoires des figures 3a et 3b, des temps de propagations plus petits, 1 022 te, ou plus grand, 1 026 te, que le temps de propagation, 1 024 te, que l'on aurait avec un registre série comportant également 1 024 éléments binaires. Dans les exemples des figures 3a et 3b on a supposé que chaque registre comportait 256 éléments binaires, mais ceci n'est nullement limitatif et il est possible d'utiliser p registres ayant chacun un nombre quelconque d'éléments binaires, de meme que chacun des p registres peut etre lui-mème composé d'un certain nombre de registres élémentaires en série, on peut ainsi avoir p registres composés chacun de 2, 3, 4... registres élémentaires de 256 éléments binaires par exemple, un ensemble série de registres élémentaires se comportant du point de vue du fonctionnement comme un registre unique. Comme il a été indiqué les différents signaux d'horloge sont élaborés par exemple à partir d'un compteur en anneau et leur obtention est bien connue de l'homme de l'art. Bien entendu l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu a titre d'exemples; en particulier on pourra sans sortir du cadre de l'invention, modifier certaines dispositions ou remplacer certains moyens par des moyens équivalents. REVENDICATIONS 1/ Dispositif de mémoire permettant d'obtenir un temps de propagation d'informations binaires entrantes différent de celui qu'on obtiendrait avec un simple registre à décalage, ayant le même nombre de points mémoire, caractérisé par le fait qu'il comprend des registres à décalage à l'entrée desquels les informations sont appliquées en parallèle, et un multiplexeur regroupant les informations sortantes desdits registres et les restituant dans l'ordre et à la fréquence qu'elles avaient à l'entrée du dispositif de mémoire. 2/ Dispositif de mémoire selon la revendication 1, caractérisé par le fait que chaque registre est piloté par des signaux d'horloge d'un système de deux horloges, les systèmes d'horloges étant différents pour chaque registre, le nombre total de signaux d'horloges étant égal au nombre de registres. 3/ Dispositif de mémoire selon la revendication 2, caractérisé par le fait que le multiplexeur comporte des portes ET en même nombre que les registres, une porte OU, la sortie d'une porte ET étant reliée à une entrée de la porte OU, chaque porte ET étant associée à un registre dont la sortie est reliée à une première entrée de la porte ET correspondante, une seconde entrée de ladite porte recevant des signaux d'horloge différents des signaux d'horloge pilotant le registre associé à ladite porte ET, chaque porte ET recevant des signaux d'horloge différents de ceux des autres. 4/ Dispositif de mémoire selon l'une des revendications précédentes, caractérisé par le fait que les différents signaux d'horloges des portes ET du multiplexeur dont la largeur des impulsions est égale à une période des signaux d'information sont générés par un compteur en anneau ayant autant d'éléments binaires qu'il y a de registres dans le dispositif de mémoire, ledit compteur fonctionnant à la même fréquence de celle des informations entrant dans le dispositif de mémoire, et que les différents signaux d'horloge pilotant les registres sont obtenus à partir des signaux d'horloge élaborés par le compteur en anneau, la largeur des impulsions desdits signaux d'horloge pilotant les registres étant inférieures à celle des impulsions des signaux. d'horloge élaborés par le compteur en anneau. 5/ Dispositif de mémoire selon l'une des revendications précédentes, caractérisé par le fait que le temps de propagation des informations est fonction du temps qui sépare les fronts avant des impulsions des deux signaux d'horloge d'un registre, ce temps étant identique pour chaque registre. 6/ Dispositif de mémoire selon l'une des revendications précédentes, caractérisé par le fait que le temps de propagation des informations est fonction du temps qui sépare le front avant du signal d'horloge de la porte ET associée à un registre, du front avant du premier signal d'horloge appliqué au dernier point mémoire dudit registre. 7/ Dispositif de mémoire selon l'une des revendications 1 à 4, caractérisé par le fait que le temps de propagation des informations est fonction du temps qui sépare, selon la revendication 5 les fronts avant des impulsions des deux signaux d'horloge d'un registre, ainsi que du temps, selon la revendication 6, qui sépare le front avant du signal d'horloge de la porte ET associé à un registre du front avant du premier signal d'horloge appliqué au dernier point mémoire dudit registre.