Brevet FR2164440A1 — publié le 19730803

La présente invention a pour objet un convertisseur analogiquenumérique comportant un unique amplificateur différentiel capable d'avoir deux gains en tension, l'un de ces gains étant égal à 2. Les convertisseurs analogiques-numériques ou voltmètres numériques connus transformant par exemple une tension électrique en un nombre binaire utilisent, pour la conversion, des réseaux de résistances binaires pour les convertisseurs, ou décimal codé binaire pour les voltmètres. Certains voltmètres utilisent les mêmes circuits pour la détermination ou la pesée des différents chiffres décimaux en remplaçant la tension d'entrée par le reste- de la première comparaison effectuée par un comparateur ou amplificateur différentiel. Cependant, un tel appareil nécessite au moins deux amplificateurs différentiels et un dispositif de commutation complexe. La présente invention évite ces inconvénients. Elle met en oeuvre un convertisseur analogique-numérique fournissant un résultat en binaire pur et comprenant un unique amplificateur différentiel capable d'avoir deux gains de tension, le passage d'un gain à l'au- tre s'effectuant par commutation interne de composants de 11 ampli- ficateur suivant un technique connue. La présente invention sera mieux comprise en se référant à la description qui va suivre d'un mode de réalisation donné å titre d'exemple et aux dessins annexés dans lesquels - la Fig. la représente un schéma sous forme de blocs d'un convertisseur analogique-numérique selon l'invention; - la Fig. lb représente plus en détail un circuit de la Fig. la; - les Figs. 2, 3 4, 5 représentent le convertisseur de la Fig. 1 au cours de diverses phases du calcul binaire d'une tension à mesurera - les Figs. 7, 8, 9 représentent les changements successifs du registre à décalage; - les Figs. 10 et 11 représentent deux variantes de convertisseurs selon l'invention. Sur la Fig. la, la tension d'entrée VB à convertir est appli quée au point B (entre le point B et la masse de l'appareil3. Le nombre binaire qui l'exprime est enregistré dans le registre R à la fin du cycle général T de la mesure. La mesure s1 effectue séquentiellement dans le temps, chiffre binaire par chiffre binaire. La sortie de commande E fournit des signaux successifs E pouvant avoir deux valeurs logiques, "1" ou "0", la valeur "1" étant par exemple une tension de 5 volts et la valeur t0" une tension de 0 volt. Ces signaux sont enregistrés séquentiellement dans le registre R, à partir de la position la moins significative.Le montage représenté comprend un amplificateur différentiel 7 une source 1 de tension continue stabilisée de référence de valeur V0, des résistances 2 et 3, des commutateurs S4 à S6 et S8 à S11, deux condensateurs C1 et C2, un générateur de synchronisation ou horloge 12, un circuit de liaison 14 entre la sortie de 11 amplificateur 7 et la sortie de commande E, un circuit de commande de changement de gain 13 commandé par l'horloge 12, des circuits inverseurs Il et I2 et des circuits ou portes OU P4 à P11 de commande des commutateurs S4 à les circuits P4 et P5 étant par exemple des multivibrateurs monostables. Le principe de l'invention consiste à opérer suivant des phases successives t sous-multiples du cycle de mesure Tt la génération de chaque chiffre binaire ou "bit" du résultat nécessitant au moins deux phases t. Dans la première phase d'une telle générationt l'amplificateur 7 a un gain très importants par exemple 1000, et dans la deuxième phase, qui fournit le nbit" cherché, il a un gain égal à 2. L'amplificateur différentiel a deux bornes d'entrée, la borne négative A et la borne positive C. La tension VA appliquée à la borne A est égale à V ou zéro suivant la position des commutateurs o S4 et S5. La tension VC appliquée à la borne C est tension d'entrée VB ou la tension emmagasinée dans l'un des condensateurs C1 ou C2, suivant la position du commutateur Les condensateurs C1 et C2 jouent le roule de mémoires temporaires et ils enregistrent la tension de sortie de l'amplificateur 7 en grandeur et signe quand les commutateurs S8 ou S9 sont fermés. La tension correspondante ainsi emmagasinée est appliquée à l'entrée C quand les commutateurs respectifs S10 ou S11 sont fermés. La logique de commutation est représentée sur la Fig. la et elle est la suivante. La sortie E est reliée aux circuits de commande des commutateurs S4 et 85. L'horloge 12 commande les commutateurs S6, S8, $9, $10, $11. Si l'on admet que la fermeture des commutateurs correspond à la valeur logique "1" et leur ouverture à la valeur non; cette logique s'exprime par quand E = "0" , S4 = "0" , S5 = "1" Dans tous les autres cas : S4 = "1" , S5 = "0" Dans les phases impaires, on a alternativement S8 = "1" , S11 = "1" , S9 et S10 = "0" S9 = "1" , S10 = "1" , S8 et S11 = "0" Dans la première phase, on a S6 = " 1', et dans toutes les au- tres phases, S6 X "0".Dans cette première phase également, on a aussi S4 et S8 = "1". Les commutateurs sont commandés par l'horloge 12 pendant deux phases consécutives. L'amplificateur 7 fournit pour le gain 1000 un signal de sor tiu en D, qui est égal à +VDS ou -VDS' VDS étant la tension de sortie de saturation de l'amplificateur, le signe + étant obtenu quand VC > VA et le signe - dans le cas contraire. La tension +VDS fournit, par l'intermédiaire du circuit 14, un signal logique "1" en E, et la tension -V un signal logique non. Un calcul arithmétique simple montre que la logique indiquée ci-dessus permet d'obtenir successivement tous les chiffres binaires du nombre binaire pur correspondant à la valeur de la tension d'entrée VB. C'est le système classique utilisant le principe de doublement des résultats des soustractions partielles. La Fig. lb montre un exemple de réalisation du circuit 14. Il comprend un transistor 58, un inverseur logique 57, une borne 52 à laquelle est appliquée une tension +5 volts, une borne 56 de polarisation de l'émetteur du transistor 58, des résistances et des diodes 50, 51, 53, 54, 55. Quand une tension +VDS est appliquée en D, le transistor 58 est conducteur, la tension appliquée à l'entrée de l'amplificateur 57 vaut 0 volt, et la tension de sortie appliquée en E vaut +5 volts.Quand une tension VDS est appliquée en D, le transistor 58 est bloqué la tension +5 volts est appliquée à l'entrée de l'amplificateur 57 et une tension 0 volt à sa sortie E. Quandt maintenant, le gain de l'amplificateur 7 est égal à 2, la tension V en D a une valeur absolue très inférieure à VDS qui est appliquée aux bornes d'un des condensateurs C1 ou C2 et qui ne modifie pas l'état du circuit 142 la tension E étant en fait obtenue à la sortie d'un circuit basculeur. Le fonctionnement sera mieux compris en se référant à l'exemple suivant et aux Figs. 2, 3, 4, 5, 6, 7, 8,correspondantes0 Sur les Figs. 2, 3, 4, 5, les commutateurs 54 à S1l sont des transistors à effet de champ dont les bases sont polarisées comme indiqué sur la Fig. 1a. La tension d'entrée V à convertir est égale à 5,320 volts et le nombre binaire correspondant est 1 0 1 O O 1 1 0 0 1 0 0 O ex primé par 13 chiffres binaires ou "bits", correspondant aux poids binaires 20 à 212. La tension de référence est égale à +4,0960 volts. Le calcul est mené comme suit t 1) Poids 212 (Fig. 2) Phase 1 - S4, S6 , S8 - "1" , tous autres S = G = 1000 VA = 4,096 , VC = 5,320 VD = +VDS donc E = "1" (Fig. 6) Phase 2 - G = 2 VD = (+5,320 - 4,0966) x 2 = 2,448 volts (emmagasiné dans C1) 2) Poids 211 (Fig. 3) Phase 3 - S4, S9, S10 = "1" , tous autres S = "0" G = 1000 VA = 4,096 , VC = 2,448 VD = -VDS donc E = "0" (Fig. 7) Phase 4 - S4 = "0", S5 = "1" (parce que E = "0") G = 2 VD = (+2,448 - O) x 2 = 4,896 volts (emmagasiné dans C2) 3) Poids 210 (Fig. 4) Phase 5 - S4, S8, S11 = "1" , tous autres S = G = 1000 V A 4,096 , VC = 4,896 VD = +VDS donc E = "1" (Fig. 8) Phase 6 - G = 2 VD = (4,896 = 4,096) x 2 = +1,600 volt (emmagasiné dans C1) 4) Poids 29 Phase 7 - S4, S9, S10 = "1" , tous autres S = "0" G = 1000 VA = 4,096 , VC = 1,600 VD = -VDS donc E = "0" Phase 8 - S4 = "0" , S5 = "1" (parce que E = "0") G = 2 VD= (+1,600 - o) = +3,300 volts (emmagasiné dans C2) O Ce processus se continue ainsi jusqu'au poids 2 . Les chiffres binaires se décalent d'un rang vers la gauche à chaque entrée nouvelle en sorte que le nombre binaire 1 0 1 0 0 1 1 0 0 1 0 0 0 est finalement enregistré dans le registre R. Ce procédé ne permet pas une conversion très rapide. Toutefois, cette conversion est suffisamment rapide pour la plupart des voltmètres numériques et une partie non négligeable des convertisseurs. Le schéma de la Fig. 2 ne permet pas la mesure de tensions d'entrée négatives. Mais il est possible d'ajouter quelques éléments au schéma de la Fig. 2 pour le rendre compatible avec des mesures de tensions négatives (Fig. 9). Il suffit en effet, d'inverser la polarité de référence en la faisant passer par l'amplificateur de gain 2 (Fig. 9). V G -2 x (+2,048 volts) = -4 > 096 volts Cette valeur est chargée dans une capacité C3 par la mise à l'état "1" des éléments S15' S16 et S17. Puis elle est stockée dans cette capacité C3 durant toute la durée de la mesure par la mise à l'état "1" de S18' les commutateurs S15' S16 et S17 étant à "0" (Fig. 9). Ce schéma comporte suffisamment peu de composants pour être mis sous forme de circuit intégré ou de circuit hybride. Cette possibilité de mise sous forme de circuit intégré ou hybride est également intéressante pour les capteurs digitalisés. Un capteur digitalisé est un convertisseur analogique-numérique associé à un capteur et permettant donc la transmission sous forme numérique de la tension de sortie du capteur. Le schéma de la Fig. 10 permet une mesure différentielle vraie pour des tensions positives ou négatives d'entrée. Au départ, les commutateurs S4' Sg et S10 sont à "1". L'amplificateur est en gain 2, ce qui limite la tension d'entrée à + 5 volts. La tension d'entrée multipliée par 2 est chargée dans C1 si elle est positive. Si la tension est négative les commutateurs Si > S2 et et S10 sont mis à "1", les autres étant à "0", de sorte que l'on retrouve une tension positive aux bornes de C1. Puis le commutateur Sg est mis à n1" ainsi que S3 et la première pesée peut commencer selon le processus de conversion précédemment expliqué. Pour tenir compte de la multiplication par 2 de la tension d'entrée la tension de référence est elle aussi multipliée par 2. Dans le cas où un gain est souhaitable pour un capteur il est possible de placer entre le capteur et le convertisseur un amplificateur différentiel 8 avec un condensateur ou une mémoire analogique C3 (Fig. 11). Si cet amplificateur a un gain de 10 la tension recueillie sur C3 est la tension d'entrée multipliée par 10. Si ce gain n'est pas suffisant, il suffit de réinjecter cette tension d'entrée sur la borne + de l'amplificateur, la borne - étant à la masse, et on obtient une nouvelle multiplication par 10, suivant le schéma de la Fig. 11. REVENDICATIONS 1 - Convertisseur analogique-numérique série permettant de convertir une tension électrique d'entrée en un nombre binaire, comportant une source de tension de référence et deux mémoires analogiques, caractérisé en ce qu'il comporte un unique amplificateur différentiel à deux entrées et une sortie ayant alternativement un gain en tension élevé où il est saturé et un gain en tension égal à 2. 2 - Convertisseur analogique-numérique selon la revendication 1, caractérisé en ce que la tension d'entrée et la tension de référence sont appliquées respectivement à la première et à la deuxième entrées de l'amplificateur par l'intermédiaire de circuits de commutation. 3 - Convertisseur analogique-numérique selon la revendication 1, caractérisé en ce que les deux mémoires analogiques sont connectées 9 la sortie dudit amplificateur par l'intermédiaire d'un circuit de commutation et de réaction lui-meme connecté à la première entrée de 11 amplificateur, en sorte que les contenus de chacune desdites mémoires, qui sont les tensions de sortie de l'amplifica- tueur, sont alternativement transférées sur cette première entrée. 4 - Convertisseur analogique-numérique selon les revendications 1 et 2, caractérisé en ce qu'il comprend un circuit de sortie connecté à la sortie dudit amplificateur qui engendre une première tension fixe lorsque l'amplificateur a son gain élevé et lorsqu'il, est saturé positivement, et une deuxième tension fixe lorsque l'am- plificateur a son gain élevé et lorsqu'il est saturé négativement, ces deux tensions exprimant les chiffres binaires n11 et 'O". 5 - Convertisseur analogique-numérique selon les revendications 1 et 2, caractérisé en ce que ledit circuit de commutation, connecté entre la tension de référence et la deuxième entrée de l'amplificateur, est commandé par la sortie dudit circuit de sortie > de telle sorte que la tension appliquée à cette deuxième entrée est la tension de référence > sauf lorsque le chiffre binaire du résultat est égal à 'O', auquel cas cette tension appliquée est nulle. 6 - Convertisseur analogique-numérique selon la revendication 1 caractérisé en ce que lesdites mémoires analogiques sont des condensateurs. 7 - Convertisseur analogique-numérique selon les revendications 1 et 2, caractérisé en ce qutil est prévu un inverseur de la polarité de la tension de référence per-ettant dtappliquer sur ladite deuxième entrée une tension de référence négative. 8 - Convertisseur analogique-numérique selon les revendications 1 et 22 caractérisé en ce que la tension d'entrée et la tension de référence sont appliquées aux deux entrées de l'amplifica- teur par l'intermédiaire d'un circuit de commutation agencé de telle sorte que la tension d'entrée puisse être appliquée à la première ou à la deuxième entrée de l'amplificateur > la tension de référence étant appliquée simultanément et respectivement à la deuxième ou à la première entrée.