Brevet FR2186686A1 — publié le 19740111

La prescnte invention concerne une unité séquentielle haute fiabilité destinée à fournir, selon une séquence prédéterminée, n ordres différents a un équipement électrique ou électronique associé, Une unité séquentielle de ce genre est plu8 particulièrement destinée à être placée à bord d'une fusée à plusieurs étages pour commander le déroulement de la séquence de tir et du vol lui meme. Une telle séquence comporte plusieurs phases qui débutent, par exemple, avec l'allumage des différents étages propulseurs. L'époque d'allumage du deuxième ou du troisième étage étant fonction de la manière dont l'étage précédent a fonctionné, la séquence fournie par l'unité séquentielle n'est définie par rapport à l'horloge de base que pendant la combustion du premier étage.Les phases suivantes sont déclenchées dans un intervalle de temps prédéterminé sous la commande de signaux indépendants de cette horloge de base. On conçoit qu'un tel équipement doit présenter une fiabilité élevée. Dans la présente invention celle-ci est obtenue par la combinaison d'un certain nombre de redondances. Ainsi - Les unités de comptage fournissant les signaux de séquences et de phases sont triplées et une information de commande, c'est-à-dire un signal de début ou de fin ordre, n'est validée que si elle est fournie simultanément par au moins deux unités, - Un bloc de deux relais bistables est affecté à la fourniture de chaque ordre et leurs contacts sont connectés de manière redondante. Chaque relais comman de un enroulement de fermeture T et un enroulement d'ouverture R auquel sont appliqués, respectivement, les signaux de début d'ordre et de fin d'ordre. En outre, une unité dtinterconnexion,placée entre les unités de comptage et chaque bloc de relais, permet d'affecter chaque paire d'enroule.-- ments T et chaque paire d'enroulements R à un temps et à une phase donnés de la séquence de programme de sorte que les blocs de relais sont "banalisés" Jusqu'à la réalisation du cabrage dans l'unité d'interconnexion. La présente invention a donc pour objet de réaliser une unité séquentielle à haute ìQbllité Selon une caractéristique de l'invention, on a prévu des moyens comportant une horloge, un bloc de comptage avec trois unités de comptage en code 1 parmi 10, K1, K2, K3, un bloc d'interconnexion comportant trois sousensembles IUl, IU2, IU3 affectés respectivement aux sorties de décodage primaire des unités Kl, K2, K3, n circuits d'ordres OUl, OU2... OUn et n blocs de deux relais RUl, RU2...RUn commandés par les circuits d'ordres homologues, chaque bloc de relais comportant deux relais bis tables affectés à la fourniture d'un ordre parmi n, des moyens pour répartir les entrées de chaque circuit d'ordre sur des bornes de sorties des sous-ensembles IU1, IU2, IU3 et des moyens pour interconnecter les entrées et les sorties de ces sous-ensembles de manière que chaque bloc de relais soit commandé de manière redondante par les trois unités de comptage. D'autres objets, caractéristiques et avantages de la présente invention apparaitront à la lecture de la description suivante d'un exemple de réalisation, la dite description étant faite en relation avec les dessins joints dans lesquels - Les figures la à l.i représentent des diagrammes permettant de décrire le fonctionnement de l'unité séquentielle, - La figure 2 représente le schéma général de cette unité, - La figure 3 représente le schéma détaillé d'une unité de comptage, - La figure 4 représente le schéma détaillé d'une chaine de circuits logiques. Les figures l.a à l.i représentent des diagrammes temporels permettant de décrire le fonctionnement général de l'unité séquentielle selon l'invention qui a pour objet de fournir, selon une séquence prédéterminée, des ordres représentés sur les figures l.g, l.h, l.i qui sont destinés à la commande d'équipements électriques et électroniques. L'unité séquentielle est initialement au repos et l'application d'un signal M déclenche l'exécution de la séquence. A titre d'exemple non limitatif on a représenté sur ces figures une séquence qui s'exécute en j = 3 phases Ba (figure l.a), Bb (figure l.c) et Bc (figure l.e). Celles-ci commandent ltéXaboration, respectivement, des ordres Val2, Oa34 (figure l.g), Ob56 (figure l.h) et Oc78 (figure l.i). Chacune de ces phases est subdivisée en un certain nombre de temps élémentaires obtenus par le décodage du contenu d'un compteur affecté à cette phase et qui avance sous la commande de signaux d'horloge H. A l'application du signal M, la phase Ba (figure l.a) commence à se dérouler fournissant successivement, aux instants matérialisés par des points, les signaux de début et de fin d'ordre Oal et Oa2 (figure l.f). A un certain moment, le décodeur associé au compteur fournit un signal Aa' (figure l.a) qui commande la mise en l'état 1 d'une bascule Aa (figure l.b) puis un signal Ca (figure l.a) qui commande sa mise en llétat o. Ce signal Aa définit un intervalle de temps ta durant lequel il est permis à l'unité de programmation de passer de la phase Ba à la phase Bb.Ce passage peut se faire de deux manières différentes - Passage conditicnnel immédiat en phase Bb Si l'équipement commandé fournit un signal Da (figure l.a) pendant cet intervalle de temps ta, comme représenté sur la figure l.b, - Passage automatique en phase 3b si le signal Da n'apparat pas avant l'éla- boration du signal Ca, De de même le passage en phase Bc peut se faire pendant l'intervalle de temps tb (figure l.d) défini par les signaux Ab' et Cb (figure 10 l.c), le signal de passage conditionnel étant référencé Db (figure l.a). On voit donc que les temps définis par les phases Bb et Bc présentent une certaine 11élasticité" par rapport au temps origine défini par l'application du temps H. Par contre, pendant ces phases, le compteur qui avait fourni les signaux de début et de fin d'ordre Oal et Oa2 pendant la phase Ba continue d'avancer et fournit des signaux Oa3, Oa4 dont le retard, par rapport au temps origine, est défini de manière rigide. La figure 2 représente le schéma général de l'unité de programmation qui comprend - L'horloge CU qui fournit des signaux rectangulaires H tant qu'un signal de commande J lui est appliqué, - Le bloc de comptage RU qui comporte trois unités de comptage Kl, K2, K3 et la porte Pal.Ces unités de comptage reçoivent des signaux d'avance H lorsque la porte Pal est ouverte par l'application d'un signal M et le comptage s'effectue si chacune des unités de comptage reçoit son signal particulier de commande El, E2, E3. Ces unités de comptage seront décrites de manière détaillée en relation avec la figure 3 et on notera seulement que Un signal R commande leur remise à zéro simultanée, , Ces unités sont identiques et chacune d'elles comporte, en particulier, p décades (comptage en code 1 parmi 10), réparties sur deux ou plusieurs compteurs, les groupes de lOp conducteurs de ce "décodage primaire" étant référencés Qal, Qa2 et Qa3. Si chaque unité comporte, à titre d'exemple, deux compteurs ayant respectivement pa et pb décades on a p 2 pa + pb, . Chaque unité reçoit les signaux de changement conditionnel de phase Da et Db (figure l.a), , Chaque unité fournit j signaux de "phases de programme" sur les groupes de conducteurs Qbl, Qb2, Qb3 et des signaux de condition Z1, Z2, Z3, Zlc, Z2c, Z3c, - Le bloc d'interconnexion IU qui comporte trois sous-ensembles IU1, IU2, IU3. Chacun d'eux reçoit sur ses bornes d'entrée les (lOp + j) conducteurs de sortie de l'unité de comptage homologue, - Le bloc des circuits d'ordres qui comporte les n circuits d'ordre OU1, OU2... OUn affecté chacun à la fourniture d'un signal de début et de fin d'ordre parmi n. Un circuit d'ordre tel que OU1, qui fonctionne lorsqu'un signal de commande J lui est appliqué, comporte deux chaînes logiques SDl-Mla-Mlb et SD2-M2a-M2b, La première de ces chaînes comporte . Le décodeur secondaire SD1 constitué par trois décodeurs unitaires réfé- rencés (1) > (2), (3) ayant chacun (px + 1) entrées et une sortie, px étant égal à la plus grande des valeurs pa ou pb.Les (px + 1) conducteurs d'entrée de chaque décodeur unitaire sont reliés à des bornes de sortie appartenant à l'un des sous-ensembles IU1, IU2, IU3, , Les circuits de logique majoritaire Mla, Mlb qui reçoivent les signaux de sortie des décodeurs unitaires (1), (2), (3) et qui délivrent un signal si deux au moins des dits décodeurs délivrent simultanément un signal, - Les n blocs des relais RU1, RU2. .. RUn.Un bloc tel que RU1 comporte deux relais bis tables BR1, BR2 qui reçoivent leurs signaux de fermeture T (signaux de début d'ordre) de la chaîne logique SDl-Nla-Mlb et leurs signaux d'ouverture R (signaux de fin d'ordre) de la chaîne logique SD2-M2a-M2b. Chaque relais comporte, au moins, un contact travail a et un contact inver seur b, On notera que . Les contacts a des 2n relais de l'unité de programmation sont connectés en parallèle de manière à obtenir un signal W lorsque qu'au moins un relais est fermé, . Les contacts b des 2n relais constituent 2n groupes de trois sorties Gll, G12, G21... Gn2 qui sont connectées soit à l'équipement récepteur d'ordres soit à un équipement de test de l'unité séquentielle. On notera que le signal R, déjà utilisé dans le bloc KU, commande l'ouverture de tous les relais par l'intermédiaire des circuits OU Pa2 et Pa3 Si l'on considère un circuit d'ordre tel que OU1 et le bloc de relais RU1 qui lui est associé, cet ensemble est affecté à une paire de signaux d'ordres tel que Oal-0a2 (figure l.f) qui commandent respectivement la fermeture et l'ouverture de la paire de relais BR1, BR2. L'affectation de ces ordres à la phase de programme Ba et à un temps élémentaire donné dans cette phase, s'effectue par des connexions effectuées dans les sous-ensembles IU1, IU2, IU3. Ainsi, pour le signal de fermeture Oal qui doit entre fourni, par exemple, au temps élémentaire 187 de la phase Ba, on relie les bornes d'entrée de IU1 (IU2, IU3) qui correspondent d'une part aux chiffres 1, 8 et 7 des trois décades d'un compteur de K1 (K2, K3) et d'autre part à la phase Bal (Ba2, Ba3) aux quatre bornes de sortie de IU1 (IU2, IU3) correspondant aux quatre entrées(px+ 1 = 4) du décodeur unitaire (1) k2) > (3)j de SD1. Chaque décodeur unitaire fournit un signal lorsque l'unité de comptage à laquelle il est associé affiche le temps 187 de la phase Ba et un circuit majoritaire tel que Mla délivre un signal si au moins deux de ces décodeurs délivrent simultanément un signal. Sur les figures 1.f à l.i on a représenté, à titre d'exemple non limitatif, des ordres dont le début et la fin sont commandés par un même signal de phase. Ceci n'est pas limitatif et on conçoit que le signal de début d'un ordre peut être élaboré pendant la phase Ba, par exemple, et que le signal de fin du même ordre peut être élaboré pendant l'une des phases suivantes Bb ou Bc. La figure 3 représente le schéma détaillé d'une unité de comptage telle que K1 prévue, à titre d'exemple non limitatif, pour une programmation comportant une phase de repos Z et j = 3 phases actives Ba, Bb, Bc (voir figures l.a à l.e). Cette unité de comptage comprend - Les compteurs Kla, Klb comportant, respectivement, pa et pb décades avec pa + pb = p. Les groupes de 10 pa sorties de Kla et de 10 pb sorties de Klb sont référencés, respectivement, Q'al et Q"al, leur ensemble constituant le groupe de 10 p conducteurs Qal de la figure 2* - Le compteur de phases de programme Klc comportant quatre positions Zlc, Bla, Blb, Blc. L'ensemble des j = 3 conducteurs de phases actives constitue le groupe de conducteurs Qbl de la figure 2, - Les bascules Aa (figure l.b) et Ab (figure l.d), les circuits ET Pa4, Pa5 et le circuit OU Pa6, - Le bloc logique LB. Avance des compteurs Actions Signaux élaborés Commandes Phases dans le bloc K1a K1b Remise à zéro RZ(Kla > glb, Klc) Z1 Démarrage M.Z1 = V V -- > Bla Bla x Passage en Blb (Aa.Da+Ca).B1a = V -- > B1b B1b x x Passage en Bic (Ab.Db+Cb).B1b = R' R'-- > Z(Klc)} B1c x x V.Bl.b = R' R' -- > Z(Klc) . Le symbole "-- > " matérialise une action (changement d'état de bascule, remise à zéro, avance du compteur K1c) .Le symbole "Z(K1c)" signifie "remise à zéro du compteur KIc" Le tableau groupe les conditions de fonctionnement de cette unité pour assumer les fonctions définies lors de la description des figures l.a à l.f. En plus des signaux V et R', le bloc logique LB fournit un signal Zl r Zla-.Zlb.Zlc caractérisant le fait que les trois compteurs sont vides. Ce signal, ainsi que le signal Zlc, constituent les signaux de sortie (signaux de condition) de unité de comptage (voir figure 2). On notera que Zlc 2 Bla + Blb + Blc, c'est-à-dire que ce signal caractérise le fait que l'unité de comptage est en cours de fonctionnement. Dans la figure 2, le début du comptage ou "Démarrage" est symbolisé par l'application du signal M à la porte Pal. En réalité on voit sur cette figure et sur le tableau que ce signal commande l'avance du compteur Klc qui fournit le signal Bla, soit la condition Zlc. Celle-ci commande l'avance du compteur Kla (porte Pa4) pendant toute la durée de la programmation. La figure 4 représente le schéma détaillé d'une chaîne de circuits logiques telle que la chaîne SDl-Nla-Mlb qui fournit les signaux de fermeture T1 et T2 des relais BR1 et BR2. Dans cette chaîne - Les trois décodeurs unitaires du décodeur secondaire SDl sont matérialisés par les circuits ET à (px+ 1) entrées référencés (1), (2), (3).Ces circuits fournissent des signaux de sortie D(1), D(2), D(3), - Un circuit de logique majoritaire, tel que Mla, comporte les circuits ET Pal Pall, Pal2, Pal3 et le circuit OU Pal4 qui sont interconnectés de manière telle que si l'on désigne son signal de sortie par T1, on a T1 = D(l).D(2) + D(2).D(3) + D(1).D(3). Cette équation logique montre que l'on obtient un signal d'ordre T1 (T2) qui commande la fermeture du re lais BR1 (BR2) si au moins deux décodeurs unitaires de SD1 fournissent simul tanément le même signal. On voit donc que l'unité de programmation selon l'invention présente une fiabilité élevée. En effet, si les sorties Gll et G12 des deux relais BR1 et BR2 sont connectées de manière redondante il suffit,pour obtenir un fonctionnement correct,que - Deux unités de comptage sur trois soient synchrones, - Quatre décodeurs unitaires sur six fonctionnent correctement, - Un circuit de logique majoritaire fonctionne correctement dans chacune des deux chaînes, - Un relais sur deux fonctionne correctement, Bien que la présente invention ait été décrite en relation avec des exemples particuliers de réalisation, il est clair qu'elle n'est pas limitée aux dits exemples et qu'elle est susceptible d'autres variantes ou modifications sans sortir de son domaine. REVENDICATIONS 1 - Unité séquentielle à haute fiabilité destinée à fournir, selon une séquence prédéterminée, n ordres différents à un équipement associé caractérisé : - en ce qu'il comporte premièrement une horloge CD fournissant des signaux H, deuxièmement un bloc de comptage KU comportant trois unités de comptage décimal K1, K2, K3 à p décades qui avancent sous la commande des signaux H, chaque unité de comptage fournissant d une part, pour chacune de ses p déca des, un décodage primaire en code 1 parmi 10 et d'autre part un signal pour chacune des j phases d'exécution du programme, troisièmement une unité dfinterconnexion IU recevant sur ses bornes d'entrée les 30 p sorties des décodage primaires et les 3 j sorties affectées aux signaux de phases de programme, quatriemement, un bloc de circuit d'ordres OU comportant n cir cuits d'ordres OU1, OU2... OUn, et cinquièmement n blocs de relais RU1, RU2...RUn associés aux circuits d'ordres homologues et comportant chacun une paire de relais bistables 3R1-3R2 et affectée à l'exécution d'un ordre parmi n, - en ce que l'unité d'interconnexion IU comporte trois sous-ensembles IU1, IU2, IU3 affectés respectivement aux sorties des unités de comptage K1, K2, K3, K3 > - en ce que chaque circuit d'ordre comporte deux chaînes de circuits logiques affectées respectivement aux commandes de fermeture et d'ouverture de la paire de relais associée, chacune de ces chaînes comportant,premièrement,un décodeur secondaire constitué par trois décodeurs unitaires (1), (2), (3)à (px + 1) entrées et une sortie et,deuxièmement,deux circuits de logique majo ritaire à trois entrées fournissant des signaux de commande, respectivement, aux relais BR1 et BR2, - en ce que les (px + 1) entrées d'un décodeur unitaire, tel que le décodeur (1), sont connectées à (px + 1) sorties du sous-ensemble IU1 de l'unité lU de sorte que celui-ci fournit un signal de sortie si des signaux sont présents simultanément sur ses (px + 1) entrées, - en ce que les trois sorties d'un décodeur secondaire sont connectées aux trois entrées de chacun des deux circuits de logique majoritaire, chacun des dits circuits ne délivrant un signal de commande de relais que si deux, au moins, des décodeurs unitaires du dit décodeur secondaire fournissent simultanément un signale - en ce que ltaffectation d'un bloc de relais, tel le bloc RU1, à une phase de programme et à un temps donné dans cette phase s'effectue en interconnectant, dans l'unité IU1 (IU2, IU3), les 2 (px + 1) bornes de sortie de la dite unité reliées aux entrées des deux décodeurs unitaires (1) [(2), (3)] du circuit d'ordre OU1 aux bornes d'entrée de la dite unité correspondant à la phase et au temps désirés, - en ce que l'horloge CU et le bloc de circuits d'ordres RU sont alimentés lorsqu'un signal J est présent, - et en ce que chacune des unités de comptage décimal K1, K2, K3 est alimentée lorsque, respectivement, un signal El, E2, E3 lui est appliqué. 2 - Unité de programmation à haute fiabilité selon la revendication 1, dans laquelle chaque unité de comptage, telle que Kl,est caractérisée - en ce qu'elle comporte un compteur de séquence principale Kla et un compteur de séquence secondaire Klb dont la capacité totale est de p décades ainsi qu'un compteur de programmation Klc à quatre positions Zlc (compteur vide), Bla, Blb, Blc (signaux de phases de programme), - en ce que les dits compteurs sont remis à zéro par un même signal R, - en ce qu'un signal de marche M commande le passage du compteur Klc en posi tion Bla, le signal Zlc qui apparaît alors commandant l'avance du comp teur Kla sous la commande des signaux d'horloge , - en ce que les décodeurs primaires associés aux compteurs Kla et Klb four nissent d'une part les 10 p conducteurs de sortie de décades et d'autre part, premièrement un signal Zla (Z lb) de compteur vide et deuxièmement des si gnaux Aa' et Ca (Ab' et Cb) commandant la mise en l'état 1 et en l'état 0 d'une bascule Aa (Ab) définissant l'intervalle de temps pendant lequel le compteur Klc doit passer en position Blb (Blc), - en ce que le compteur Klc avance d'une position soit lorsqu'un signal de changement de programme Da (Db) lui est appliqué pendant la présence du signal Aa (Ab) soit, si ce signal ne lui a pas été appliqué, à la fin du signal Aa (Ab).