Brevet FR2183709A1 — publié le 19731221

Cette invention se rapporte aux résistances de semiconducteurs pour les circuits intégrés et concerne plus particulièrement des résistances perfectionnées ayant des densités de courant en surface réduites et présentant une structure compatible avec la technologie d'isolation diélectrique encastrée. Dans la fabrication des circuits intégrés, il est classique qu'une pluralité de composants de circuits tels que des diodes, des condensateurs, des transistors et des résistances soient formés à l'intérieur du corps d'une matière semiconductrice. Couramment, les résistances sont formées par un procédé de diffusion et sont constituées par une mince région de semiconducteur allongée de conductivité choisie aux 'extrémités de laquelle sont prévues des couches de métal qui forment des contacts ohmiques. La région de résistance est séparée électriquement des autres éléments actifs et passifs du corps de matière de semiconducteur par une jonction p-n polarisée en inverse.La surface de la résistance, de meme que celle du dispositif est passivée par une matière isolante telle que Six2, Si3N4, A1203 ou des combinaisons de couches qui recouvrent complètement la surface de la résistance entre les contacts et la sépare de la couche de métallurgie supérieure. Dans la technique décrite ci-dessus pour la formation de résistances, le procédé de diffusion en surface utilisé pour introduire l'impureté dans le corps du semiconducteur a, comme résultat inhérent, une répartition de l'impureté suivant laquelle la concentration d'impureté la plus forte se trouve à la surface du corps du semiconducteur. Une conséquence de ce gradient d'impureté est que la conductivité de la matière de la résistance est plus forte à la surface. Ainsi, lorsque le courant s'écoule dans la résistance, la densité de courant la plus élevée se trouve à la surface du corps du semiconducteur.Une conséquence significative d'une telle répartition non uniforme du courant dans la résistance réside dans le chauffage localisé de la surface de la région de résistance. n en résulte alors de s différences marquées de température dans le dispositif qui sont susceptibles, avec le temps, de provoquer des fissures dans les couches de passivation et de métallurgie disposées au-dessus de la résistance, ce qui peut provoquer des détériorations ou la défaillance du dispositif dans les cas extrèmes. Un autre effet indésirable est le chauffage non uniforme des bandes de métallurgie d'interconnexion conductrices qui est, davantage encore, susceptible de provoquer la défaillance du dispositif par suite de l'électromigration de la matièresonstituant la bande.On a trouvé que des discontinuités et fractures tendent à se former dans les couches métalliques qui forment les contacts ohmiques. On pense que ceci est provoqué par l'électromigration, c'est à dire le déplacement des atomes dans les couches métalliques. Il semble qu'un tel déplacement résulte du chauffage localisé de la surface métallique du fait de la forte densité de courant dans ces parties. Le brevet des E.U.A N 3 629 667 décrit et revendique une résistance pour des dispositifs semiconducteurs intégrés qui évite que la-densité de courant soit élevée en surface. Dans cette résistance, des régions diffusées en surface entre les cont acts de la résistance font passer le flux de courant non plus à la surface du corps de semiconducteur mais dans les parties intermédiaires et inférieures de la région de résistance. Cette structure fonctionne convenablement et est compatible avec la technologie des dispositifs de circuits intégrés classiques. Cependant, dans certaines applications, elle peut présenter des limitations. Par exemple, la capacité introduite dans les jonctions p-n internes entre la diffusion de surface et l'isolation des parois latérales peut être indésirable.D'autres étapes du procédé nécessaires pour sa fabrication ne sont pas complètement compatibles avec les techniques qui utilisent la technologie d'isolation par oxydation encastrée, telle que décrite et revendiquée dans la demande de brevet des E.U.A N 150 609 déposée le 7 Juin 1971 et ayant pour titre "Dielectric Isolation for High density Semiconducteur Devices" (Isolation diélectrique pour dispositifs semiconducteurs à forte densité). De nombreux circuits nécessitent de grand nombre de résistances à résistance élevée. La résistance d'un élément peut Feutre augmentée en accroissant la distance entre les bornes des contacts, ou en accroissant la résistivité de la matière de l'élément de résistance et/ou enfin en diminuant la section du corps transportant le courant. Le degré actuel de microminiaturisation utilisé dans la fabrication des dispositifs de circuits intégrés impose de strictes limitations à tout effort entrepris pour obtenir une résistivité plus élevée en accroissant la longueur de l'élément de résistance. Tout accroissement de la longueur de l'élément de résistance accroit de façon significative la surface totale de l'élément d'où il résulte une diminution de la densité des dispositifs sur la microplaquette. On peut accroître la résistivité de la matière de semiconducteur en diminuant la concentration d'impureté. Cependant, la concentration d'impureté dans une couche épitaxique d'un dispositif semiconducteur est, en général, adaptée de façon à répondre aux besoins d'autres dispositifs actifs tels que des diodes à barrière de Schottky. Le degré dont il est possible de faire varier la concentration d'impureté pour ajuster la résistivité des résistances est de ce fait très limité.L'épaisseur de la couche épitaxique est uniforme sur le substrat support semiconducteur. n n'est donc pas en général, possible de réduire l'épaisseur d'une couche épitaxique dans des régions particulières pour former des résistances de valeur élevée. La largeur latérale de la résistance ne peut être diminuée que dans une mesure compatible avec les limitations du procédé. Un autre facteur dans la fabrication des dispositifs de circuits intégrés est la capacité du câblage qui doit être réduite au minimum. E tant donné que les éléments de résistance occupent une surface importante du dispositif, il est avantageux d'utiliser la surface supérieure des éléments de résistance pour supporter la métallurgie d'inter-connexion.Lorsque les bandes de métallurgie d'interconnexion ne sont séparées du corps de la résistance que par une mince couche de passivation, une capacité importante est introduite dans le circuit. La résistance de cette invention permet d'obtenir des éléments avec une densité de courant élevée désirée, étant donné; que des résistances à forte résistivité peuvent être fabriquées qui occupent néanmoins des surfaces relativement petites. De même, la capacité du câblage est réduite à un minimum du fait que la métallurgie est séparée, de la partie transportant le courant de la résistance, par une couche de passivation relativement épaisse. Le calcul des résistances est rendu plus simple étant donné qu'il n'est plus nécessaire de compenser les valeurs de correction. Un objet de cette invention est de réaliser une structure de résistance perfectionnée capable de présenter des valeurs importantes et qui occupe une faible surface. Un autre objet de l'invention est de réaliser une application de la résistance ci-dessus à un circuit intégré, qui introduit une capacité minimale du calage ou de la métallurgie d'interconnexion. Un autre objet de cette invention est de réaliser une résistance ayant une caractéristique de répartition de courant désirable, qui est compatible avec la technologie d'isolation par oxydation encastrée. Encore un autre objet de cette invention est de réaliser une résistance pour un circuit intégré qui réduit au minimum la capacité du cabrage. Un autre objet supplémentaire de cette invention est de réaliser un procédé xde fabrication d'une résistance perfectionnée qui a une surface planaire et qui permet une adaptation simple aux valeurs désirées au cours du traitement. Conformément à cette invention, on réalise une structure de résistance de semiconducteur dans une couche épitaxique formée sur un corps semiconducteur monocristallin qui comporte sur sa surface deux contacts électriques espacés, en contacts électriques espacés, en contact ohmique avec la couche épitaxique, au moins une région de matière de semiconducteur oxydée dans la couche épitaxique d'une épaisseur inférieure à ladite couche disposée entre les contacts et s'étendant vers l'intérieur à partir de la surface de la couche, des moyens d'isolation pour isoler électriquement la poche de la couche épitaxique constituée par une jonction p-n de fond s'étendant latéralement et une région annulaire de matière de semiconducteur oxydée entourant la poche et s'étendant jusqu'à la jonction p-n. Les objets qui précèdent, ainsi que d'autres objets, caractéristiques et avantages de l'invention ressortiront de la description plus détaillée qui suit des modes de réalisation préférés de l'invention tels qu'illustrés dans les dessins annexés dans lesquels Les figures 1 à 5 représentent une succession de vues en coupe, qui illustrent un procédé pour former un mode de réalisation préféré d'une structure de résistance de l'invention. La figure 6 est une vue de dessus, selon la ligne 6-6 de la figure 5. La figure 7 est une vue d'élévation en coupe, avec arrachement partiel, représentant un autre mode de réalisation préférentiel de la structure de résistance de l'invention. La figure 8 est une vue en coupe, représentant un autre mode de réalisation préféré de la structure de résistance de l'invention. On se réfèrera maintenant à la figure 1. La résistance de l'invention est fabriquée sur un corps 10 de silicium monocristallin dopé avec une impureté de semiconducteur appropriée. Aux fins de la description qui va suivre on a supposé que le corps 10 est constitué par du silicium de type P. Cependant il est évident que la présente invention s'applique également à d'autres semiconducteurs qu'ils soient du type P ou N. La surface 1l du corps 10 est recouverte par une couche de masquage appropriée 12 telle que par exemple du SiO2, Si3N4 > A1203 ou analogue. De préférence, la couche 12 est du SiO2 formé par oxydation thermique du corps de silicium 10. La couche 12 peut être formée en exposant la surface du silicium à de l'oxygène et de la vapeur d'eau à haute température. Une ouverture ou fenêtre de diffusion 14 est formée dans la couche 12 en utilisant les techniques photolithographiques classiques. La fenêtre 14 est de forme générale annulaire pour délimiter la périphérie de la région ou poche de silicium qui formera ultérieurement la résistance.Le corps 10, convenablement masqué par la couche 12 est alors exposé à un dopant convenable pour produire la région diffusée 16 ayant une concentration nettement plus élevée que la concentration de dopant dans le corps 10. Les régions diffusées peuvent alternativement etre formées par d'autres techniques utilisées pour introduire une impureté de semiconducteur dans un corps, telles que par exemple l'implantation d'ions, l'utilisation de peintures composées par une couche comportant le dopant (ou impureté) désiré qui est appliquée sur la surface puis chauffée, les diffusions en capsules, etc.... En général, la concentration d'impureté en surface de la région 16 est, de préférence, de l'ordre de 1018 à 1020 atomes/cc. Comme représenté sur la figure 2, la couche 12 est ensuite enlevée et une couche épitaxique 18 de silicium est déposée sur la surface 11 du corps 10. Le dépit de la couche 18 est effectué en utilisant les techniques de croissance épitaxiques connues. De préférence, la couche 18 comporte un dopant de semiconducteur qui est d'un type de conductivité opposé au dopant utilisé pour le corps 10. Un dopage de classique de la couche 18 est de pré 16 férence compris entre 1015 à 5 x 10 atomes/cc qui est adapté à la forma- tion ultérieure de diodes à barrières de Schottky, de résistances diffusées ou de résistances épitaxiques. Une couche 20 de SiO2 est ensuite déposée sur la surface 21 de la couche 18, suivie d'une couche de revêtement de Si3N4 22.Le procédé préférentiel consiste à déposer le Si N sur le silicium puis à déposer du SiO2 pyrolithique. Le SiO2 pyrolithique est utilisé pour masquer le Si3N4. Cette structure à couches multiples permet d'obtenir une surface plus lisse à l'interface encastrée oxyde-silicium. Les couches 20 et 22 peuvent etre également déposées par les techniques connues classiques pour le dépôt de la croissance du bioxyde et du nitrure de silicium. Comme montré sur la figure 2, la région diffusée 16 rétro-diffuse vers le haut dans la couche épitaxiale 18 au fur et à mesure de sa croissance de cette dernière. Comme représenté sur la figure 3, les couches 20 et 22 sont enlevées par les techniques photolithographiques laissant exposées les parties 24 et 26 recouvrant les régions de la couche 18 qui formeront ultérieurement les bornes de la résistance. La surface de la couche épitaxique 18 est alors gravée en utilisant une solution d'attaque pour la matière de semiconducteur enlevant ainsi la partie supérieure de la couche 18, comme indiqué sur la figure 4. Les couches composites 24 et 26 protègent les parties sousjacentes en saillie vers le haut 32 et 34 de la couche 18, de la solution d'attaque. Comme représenté sur la figure 5, la surface exposée de la couche de silicium 18 est oxydée thermiquement. L'oxydation est poursuivie jusqu'à ce que la couche 30 de SiO formée soit coplanaire avec les parties s'éten 2 dant en surface 32 et 34, et soit en contact avec les régions diffusées 16. Pour permettre d'effectuer de bons contacts ohmiques une diffusion N+ peut etreeffectuée dans les régions 32 et 34. Ensuite, la métallurgie d'interconnexion peut etre déposée sur la surface supérieure des couches 30, formant les contacts ohmiques avec les parties 32 et 34 saillantes vers le haut pour constituer les bornes de la résistance. Le positionnement du masque pour former les bornes en métallurgie 36 et 38 n'est pas critique étant donné qu'un défaut d'alignement n'a pas d'effet sur les éléments adjacents. La résistance de l'invention est électriquement isolée des éléments voisins du corps 10 par une jonction PN sur le fond, et latéralement par la couche d'oxyde 30 en combinaison avec une jonction PN formée par les régions de diffusion 16 qui s'étendent vers le bas jusqu'à la jonction PN entre la couche 18 et le corps 10. Dans la résistance, le courant s'écoule par la borne 36, la partie en saillie vers le haut 32, latéralement au-dessous de la couche 30 (région 31), la partie horizontale 40 de la couche 18 et remonte par la partie 34 jusqu'à la borne 38. L'isolation de la résistance est plus claire ment représentée sur la figure 6 où l'on voit que la région diffusée 16 est de forme annulaire et entoure une poche de matière de semiconducteur.La résistance de l'invention peut être utilisée pour réaliser des résistances de résistivité élevée étant donné que la section de passage du courant peut être réalisée relativement petite. L'épaisseur de la partie 40 est considérablement plus faible que celle de la couche épitaxique 18 qui est la partie comparable d'une résistance classique. En outre, le système de métallurgie d'interconnexion de niveau supérieur déposé sur la surface de la tranche est séparé du corps principal 40 de la résistance par une couche d'isolation 31 relativement épaisse. Ceci diminue de façon significative la capacité du c blage du dispositif.Ainsi, on voit que la résistance de l'invention peut être fabriquée de façon à occuper des zones relativement petites d'un dispositif de circuits intégrés et son utilisation réduit au minimum la capacité du cablage du système de métallurgie d'interconnexion. La densité d'éléments peut être accue non seulement du fait que l'on peut obtenir des valeurs élevées de réaistance mais du fait que les contacts peuvent déborder au-delà du corps de la résistance. Dans une résistance classique diffusée en surface des contacts doivent etre à l'intérieur de la résistance, s'il en était autrement un court-circuit se produirait entre les régions Nf et N- établissant ainsi un trajet parallèle. Dans une résistance épitaxique classique à isolation par jonction, les contacts doivent être délimités à l'intérieur de la résistance, sinon un courtcircuit entre l'isolation et la couche épitaxique se produirait. Un autre mode de réalisation spécifique préférentiel de la résistance de l'invention est représenté sur la figure 7. Dans ce mode de réalisation, le corps 10, de même que la couche épitaxique 18 qui le recouvre, dans laquelle sont réalisés la résistance et les autres éléments voisins peuvent comporter le même type de dopant. Afin de réaliser une jonction PN pour isoler le fond de la structure de la résistance des autres éléments du dispositif, une région diffusée 50 est formée dans le corps 10, qui se diffuse vers le haut et est en contact avec la couche de silicium oxydée thermiquement 30 pour compléter l'isolation. La couche 52 oxydée thermiquement entre les bornes 32 et 34 a une épaisseur moindre que la couche 30 oxydée thermiquement ce qui nécessite des étapes de masquage supplémentaires. Ceci permet de réaliser une partie centrale 40 de résistance. Dans ce mode de réalisation, la section de la partie 40 de la résistance peut être réduite à une section extrêmement mince pour réaliser des résistances à valeur très élevée. SUr la figure 8 on a représenté encore un autre mode de réalisation spécifique préféré de la résistance de l'invention. La structure est similaire de celle représentée sur la figuré 5 sauf en ce qu'une région centrale diffusée 60, située au-dessous de la partie 52 oxydée thermiquement, est prévue pour réduire la section 40 de la résistance. La région diffusée 60 est réalisée de façon qu'elle ne diffuse pas vers le haut dans la même mesure que la région diffusée 16 qui fournit l'isolation de l'élément de résistance. De préférence, pour la formation de la région diffusée 60, on utilise un dopant qui se diffuse vers le haut dans la couche épitaxique 18 à un taux plus lent que les dopants utilisés dans la région 16.Afin de permettre de réaliser un contact ohmique entre la résistance et la métallurgie, lorsque la concentration de dopant dans le corps de la résistance est très faible, il peut astre nécessaire de prévoir des régions diffusées 62 à plus forte concentration au-dessous des bornes 36 et 38. Les régions 62 peuvent être formées en diffusant une impureté en meme temps que les émetteurs sont formés dans d'autres éléments du dispositif. n apparah à l'évidence que les étapes du procédé utilisées pour la fabrication des résistances précitées peuvent dextre également utilisées en combinaison avec des étapes du procédé supplémentaires pour fabriquer simultanément divers dispositifs actifs et passifs sur le meme corps de semiconducteur. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préférée de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre et de la portée de ladite invention. REVENDICATIONS 1.- Structure de résistance semiconductrice du genre comprenant un substrat semiconducteur d'un premier type de conductivité revêtu par une couche épitaxiale de semiconducteur sur la surface supérieure dudit substrat et d'un type de conductivité opposé des moyens d'isolation pour l'isolation électrique qui définissent une po che dans ladite couche épitaxiale : caractérisée en ce que dans cette poche sont placés au moins deux contacts électriques espacés, en contact ohmique, avec ladite couche épitaxiale de semiconducteur et au moins une région de matériau du genre oxyde dans ladite couche épi taxiale de semiconducteur et située entre lesdits contacts électriques cette réponse prolongeant à l'intérieur de ladite couche épitaxiale pour permettre d'ajuster la valeur de la résistance. 2. - Structure de résistance semiconductrice selon la revendication 1 dans laquelle ledit semiconducteur est du silicium. 3. - Structure de résistance semiconductrice selon la revendication 2 dans laquelle ledit matériau du genre oxyde est du bioxyde de silicium. 4. - Structure de résistance semiconductrice selon la revendication 3 dans laquelle lesdits moyens d'isolation comportent une région de forme annulaire de bioxyde de silicium cette dernière qui définit ladite poche. 5. - Structure de résistance semiconductrice selon la revendication 4 dans laquelle lesdits moyens d'isolation comportent en outre une région diffusée du premier type de conductivité placée intermédiairement entre ledit substrat et ladite zone annulaire. 6. - Structure de résistance semiconductrice selon la revendication 4 ou 5 dans laquelle ladite région de matériau du genre oxyde s'étend à l'intérieur de ladite couche épitaxiale à une profondeur inférieure à celle de ladite région de forme annulaire de matériau du genre bioxyde de silicium. 7.- Procédé de fabrication de structure de résistance semiconductrice caractérisé en ce qu'il comprend les étapes suivantes diffusion dans un substrat semiconducteur d'une impureté de dopage d'un premier type de conductivité pour former une région d'isolation à forte concentration dépot d'une couche semiconductrice épitaxiale d'un second type de conduc tivité opposé audit premier type sur ledit substrat; dépôt d'urecouche de Si N sur la couche épitaxiale et élimination sélec tive de ladite couche de Si N à l'exception d'au moins deux zones en sur plomb et à l'intérieur, en partie au moins de ladite région d'isolation; ; élimination partielle de la couche épitaxiale exposée oxydation des portions de ladite couche épitaxiale exposée à nouveau pour former une couche génétique d'oxyde thermique, qui vient au contact de ladite région d'isolation. élimination des deux zones de Si3N4. formation de contacts électriques avec la couche épitaxiale à l'emplace- ment de cesdites zones. 8,- Procédé de fabrication selon la revendication 7 dans lequel ledit semiconducteur est du silicium. 9. - Procédé de fabrication selon la revendication 8 dans lequel la profondeur de la région d'oxyde comprise à l'intérieur de la région d'isolation est légèrement inférieure à la profondeur de la région d'oxyde venant en contact de ladite région d'isolation.