Brevet FR2169069A1 — publié le 19730907

Les circuits intégrés semiconducteurs ont trouvé de multiples applications clans de nombreuses catégories de dispositifs électroniques. Par exempie, des dispositifs intégrés de mémoire utilisant des transistors sont devenus d'une utilisation courante dans le domaine des ordinateurs. La tendance actuelle est d'intégrer un nombre de plus en plus élevé d'éléments de circuit dans un cristal semiconducteur monolithique. Cette tendance nécessite la réalisation d'éléments de circuit, tels que des transistors, dont les dimensions soient suffisamment petites pour permettre de loger un grand nombre de ces éléments sur une surface donnée d'un cristal semiconducteur. Depuis longtemps, on a réussi à réduire de façon importante les dimensions des transistors planaires. Bien qu'une réduction supplémentaire des dimensions soit désirable, elle pose un certain nombre de difficultés. Par exemple, la mise en coincidence, ou alignement, des masques qui sont employés dans les étapes successives de la fabrication des transistors, devient de plus en plus difficile, ou meme impossible à réaliser, lorsque les dimensions des éléments individuels deviennent de plus en plus petites. L'une des conséquences de cette difficulté est de réduction du rendement de ces différentes étapes du procédé. En conséquence, on a essayé de réaliser des procédés qui permettent de fabriquer des transistors avec un nombre minimal d'étapes de masquage.On a également proposé des procédés de masquage qui réalisent un auto-alignement ou bien sont insensibles à de faibles erreurs ri alignerneslt. Il est usuel, dans la fabrication des circuits intégrés, d'isoler des transistors individuels disposés sur la surface d'un cristal semiconducteur monolithique les uns des autres au moyen de l'isolation par jonction. C'est ce qui se produit, par exemple, quand le substrat étant de conductivité de type p, le transistor est disposé à l'intérieur d'une partie d'une couche épitaxiale de conductivité de type n et que cette partie est isolée des régions voisines par une zone de diffusion de type p pénétrant à travers la couche épitaxiale pour rejoindre le substrat sousjacent de type p. On a proposé récemment de remplacer cette jonction d'isolation active dans les dispositifs au silicium par des parties oxydées de la surface du cristal, suffisamment profondes pour que l'oxyde pénètre à travers la couche épitaxiale et isole ainsi électriquement la région dans laquelle le transistor individuel est disposé, Ceci nécessite de protéger (contre l'oxydation) la zone dans laquelle le transistor est réalisé ou doit etre réalisé. Le nitrure de silicium (Si N ) s'est avéré être une matière de masquage convenant à cet effet. L'oxydation thermique à travers un masque de Si3N4 remplace la diffusion d'isolation et supprime donc une opération de masquage nécessitant un alignement précis pour la diffusion de la base. Cependant, un masque de base reste nécessaire si l'on désire réaliser des transistors p-n-p latéraux.Avant l'opération de masquage pour la diffusion de base, on doit effectuer une opération de masquage pour la diffusion du sous-collecteur. D'autres opérations de masquage sont ultérieurement nécessaires, pour l'application du Si304, pour la diffusion du collecteur et de l'émetteur, pour l'application des contacts, etc... Par suite des défauts présentés par les masques photolighographiques, chaque étape individuelle de masquage accroc2 non seulement la complexité du procédé mais a une influence significative et néfaste sur son rendement. La présente invention a pour objet de réduire le nombre d'étapes de masquage nécessaires pour la fabrication de circuits intégrés. Elle vise également à simplifier le procédé de fabrication et, de ce fait, à accroître le rendement du procédé. Ces objets et d'autres objets de l'invention sont obtenus en supprimant l'étape de masquage du sous-collecteur et en réalisant sur la surface d'un substrat une couche ininterrompue de sous-collecteur par un procédé connu tel que la diffusion, l'épitaxie ou l'implantation ionique. Une oxydation d'isolation traverse la couche du sous-collecteur. On décrira maintenant l'invention en détail, en se référant à un mode de réalisation préférentiel, à l'aide du dessin annexé dans lequel La figure est une vue enaupe d'un transistor n-p-n qui constitue une partie d'un circuit intégré. Le circuit intégré monolithique dont l'un des transistors est représen té sur la figure est fabriqué de la manière suivante. On utilise un substrat 1. De nombreux matériaux isolants, semi-isolants, ou à résistivité élevée peuvent être utilisés comme substrat et on citera à titre de simple exemple, le silicium le saphir (au203) ou les spinelles (MgAP204). Dans le mode de réalisation préférentiel, du silicium de conductivité de type p est utilisé. Une couche 2 de sous,-collecteur de conductivité de type n+ est ensuite produite sur la surface du substrat. Ceci peut être effectué par une technique connue quelconque, par exemple par un procédé de diffusion. Sur la couche de souscollecteur qui recouvre la totalité de la surface du substrat, la couche de col lecteur, de conductivité de type n, est alors formée au cours d'une deuxième étape du procédé.Habituellement, cette couche est formée par épitaxie, mais d'autres techniques peuvent également être utilisées. Dans la troisième étape du procédé, la surface de la couche 3 est oxydée, par exemple par oxydation thermique dans de la vapeur d'eau à haute température. Egalement dans ce cas, d'autres techniques peuvent être utilisées. Dans une quatrième étape du procédé, la surface oxydée qui recouvre la couche épitaxiale 3 est recouverte d'un dépôt de nitrure de silicium qui est gravé à travers un masque pour découvrir les surfaces dans lesquelles les régions d'isolation seront réalisées. Le reste de la surface est protégée par la nitrure de silicium. Le dépot de nitrure de silicium peut être effectué par pulvérisation cathodique. On notera que le masque appliqué pour cette étape est le premier masque utilisé dans le procédé. Dans une cinquième étape, l'oxyde est enlevé de la région d'isolation 7 7 par exemple par gravure ou par décapage cathodique. La quantité d'oxyde enlevée doit être suffisante pour, qu'après réoxydation de la meme région, la surface soit à nouveau plane. Si nécessaire, cette étape est répétée jusqu'à ce que l'oxyde aittraversé la couche 2 de type ni et soit parvenu au contact de la surface du substrat 1 de conductivité de type p. De cette façon, on réalise une région annulaire d'isolation 7 en oxyde, qui entoure le transistor et laisse cependant la surface du dispositif parfaitement plane.On comprend aisément que l'objet du masque en nitrure de silicium est de permettre la croissance d'oxyde que dans la zone ou l'on désire former la région annulaire 7 d'isolation et d'empêcher la croissance de l'oxyde sur le reste de la surface. Dans l'étape suivante ou sixeme étape, le nitrure est enlevé et le masque de la base est appliqué. Ce masque est le second utilisé dans le procédé et l'on doit noter qu'il n'exige pas un alignement d'une précision extrême étant donné qu'il a seulement pour rôle de recouvrir la surface du collecteur. La diffusion de la base est alors effectuée, consistant, dans le cas de l'exemple donné, dans une diffusion de type p+ qui produit la région de base 4. Dans la septième étape du procédé, après réoxydation de la surface, des ouvertures 9 sont formées, respectivement pour le collecteur et l'émetteur. Ceci nécessite l'application du troisième masque du procédé. Le positionnement de l'ouverture de l'émetteur par rapport à la base doit être établi de façon précise tandis que la position de l'ouverture du collecteur est moins critique. Des régions de type nd, 5 et 6, respectivement pour llémetteur et le collecteur sont ainsi formées, par exemple par diffusion. Dans une huitième étape du procédé, des ouvertures 9 et 10 pour les contacts du collecteur, de l'émetteur et de la base sont réalisées. Le masque utilisé pour cette étape est le quatrième masque du procédé. Dans la neuvième et dernière étape du procédé, des contacts métalliques sont appliqués au silicium mis à découvert dans les ouvertures 9 et 10. Ceci est effectué en métallisant la surface et en gravant, au moyen d'un masque, les contacts métalliques et leurs connexions électriques. Le masque utilisé à cet effet est le cinquième masque du procédé. En résumé, on notera que le procédé ne nécessite que l'utilisation de cinq masques pour la fabrication d'un transistor de circuit intégré de haute qualité. En outre, le problème difficile de l'alignement précis des masques est facilité en ce sens que certains des masques ne nécessitent pas un alignement précis. n est évident que le rendement de la fabrication de dispositifs extremement petits est considérablement accru lorsqu'on parvient à réduire le nombre de masques nécessaires au procédé ou à diminuer la pression d'alignement nécessaire. Les procédés connus dans la technique pour la fabrication de circuits intégrés de haute qualité ont toujours nécessité au minimum six opérations de masquage.L'économie d'un masque est rendue possible du fait qu'une région de sous-collecteur individuelle n'est plus formée pour chaque transistor et que, de ce fait, l'étape de masquage correspondante est supprimée. ll est ainsi seulement nécessaire de faire croitre une couche d'oxyde 7 relativement épaisse pour l'isolation des transistors. 1l apparaît à l'évidence que ce procédé apporte en conséquence des avantages particuliers lorsque la couche de sous-collecteur 2 est relativement mince. ll est connu de fabriquer des couches de sous-collecteur ayant une conductivité suffisante avec des épaisseurs de l'ordre du micron, lorsque l'arsenic est utilisé comme matière de dopage. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Procédé de fabrication de dispositifs intégrés semiconducteurs caractérisé en ce qu'il comprend les étapes suivantes - élaboration d'un substrat, - formation d'une couche semiconductrice continue sur au moins une portion dudit substrat, cette couche opérant dans le fonctionnement électrique des dits dispositifs comme un sous-collecteur, - formation d'une seconde couche semiconductrice sur ladite première couche et d'un même type de conductivité, ladite seconde couche opérant ensuite comme un collecteur, - formation de murs d'isolation traversant lesdites première et seconde cou ches pour rejoindre ledit substrat à des endroits désirés, au moins pour dé finir une zone électriquement isolée. - formation d'au moins un transistor dans ladite zone. 2. - Procédé de fabrication selon la revendication 1 dans lequel l'étape de formation de murs d'isolation comprend d'élimination sélective de portions désirées desdites première et seconde couches semiconductrices et formation de régions d'isolation oxydées jusqu'à atteindre le substrat. 3. - Dispositif semiconducteur intégré du genre comprenant un substrat, revetu par une couche semiconductrice formant collecteur, l'isolation se faisant par des régions oxydées caractérisé en ce qu'il comprend une couche semiconductrice continue, comprise entre le substrat et ladite couche semis conductrice formant collecteur, opérant dans la région isolée comme sous collecteur enterré.