Brevet FR2147224A1 — publié le 19730309

L'invention concerne un système de représentation ou affichage des caractères et, plus particulièrement, un système de représentation de caractères capable de modifier arbitrairement, l'agencement des caractères représentés ou affichés. Dans une unité de représentation de caractères, les caractères sont représentés dans le plan image d'un tube à rayons cathodiques. Il est désirable que les caractères ainsi représentés puissent être effacés selon la nécessité du moment au moyen d'un clavier. Dans les systèmes de représentation de caractères dans une unité d'affichage mettant en oeuvre le balayage total tel que celui qui est habituellement utilisé dans les récepteurs de télévision du commerce sur la base des informations fournies sous formé de signaux numériques, on désire également pouvoir changer arbitrairement la disposition relative des caractères représentés. Un objet de la présente invention est de prévoir un système de représentation de caractères pour représenter M x N caractères sur une surface d'affichage comprenant une première mémoire pour emmagasiner (M-l)xG caractères comprenant une pluralité de mémoires à circulation dont chacune a au moins (M-lzxN bits une seconde mémoire pour emmagasiner N caractères comprenant une pluralité de mémoires à circulation dont chacune a au moins N bits un circuit pour lire de manière répétée, les caractères stockés dans ladite seconde mémoire, et ce un nombre de fois prédéterminé; une unité d'affichage pour afficher lesdites informations lues sous forme de caractères ; et un dispositif pour connecter ladite première et ladite seconde mémoire et pour transférer l'information emmagasinée sous forme de caractères dans un ordre prédéterminé, affichant ainsi MxN caractères sous forme de M rangées et de N colonnes sur la surface d'affichage de ladite unité d'affichage. Selon une réalisation de l'invention, il est prévu un système de représentation de caractères capable d'effacer arbitrairement un caractère sur la surface d'affichage, caractère désigné par un opérateur, et de former un vide correspondant à l'extrt-- mité de la ligne sur laquelle se trouvait le caractère effacé. Selon une autre réalisation de l'invention, il est prévu un système d'affichage de caractères capable d'effacer arbitrairement un caractère sur la surface d'affichage, caractère désigné par un opérateur, et de former un-vide correspondant à l'extrémité ou fin de la page dans laquelle se trouvait le caractère supprimé. Selon une nouvelle réalisation de l'invention, il est prévu un système de représentation de caractères capables d'insérer un caractère à une position arbitraire sur la surface d'affichage, position désignée par un opérateur, et de former une position de caractère additionnelle à l'extrémité de la rangée dans laquelle se trouve ladite position de caractère. Selon une autre réalisation de l'invention, il est prévu un système d'affichage de caractères capable dtinsérer un caractère à une position de caractères arbitraire sur la surface d'affichage, position désignée par un opérateur, et de former une position de caractère additionnelle à la fin de la page dans laquelle se trouve ladite position de caractère. Selon une nouvelle réalisation de l'invention, il est prévu un système de représentation de caractères capables d'effacer les caractères d'une rangée arbitraire sur la surface d'affichage, rangée désignée par un opérateur, et de former un vide sur toute la rangée dans la rangée inférieure de la page sur laquelle se trouvait la rangée effacée. Enfin, selon une autre réalisation de l'invention, il est prévu un système d'affichage de caractères capable d'insérer des positions de caractères d'une rangée dans une rangée arbitraire de la surface d'affichage, désignée par un opérateur, et d'effacer la rangée inférieure de la surface d'affichage. L'invention sera mieux comprise à la lecture de la description détaillée qui fait référence aux dessins ci-annexés dans lesquels La figure 1 est un schéma synoptique d'une unité d'affichage selon ltinvention. La figure 2 illustre un exemple d'affichage de caractères dans une unité d'affichage. La figure 3 montre la relation existant entre les signaux des lignes X et Y et le signal de synchronisation horizontal dans le circuit de la figure 1. La figure 4 montre une réalisation d'une mémoire à circulation selon 11 invention. La figure 5 montre les formes d'ondes du signal en différents points de la mémoire de la figure 4. Les figures 6a et 6b illustrent le processus d'effacage d'un caractère sur la surface d'affichage. Les figures 7A à 7F illustrent le processus d'effaçage dudit caractère dans la structure du circuit. Les figures 8a et 8b sont respectivement, un schéma synoptique du circuit pour engendrer le signal de contrôle et le diagramme des temps de différents signaux pour effectuer l'effa- çage de caractère selon l'invention. les figures 9a et 9b illustrent le mouvement d'un "vide" créé par un effaçage de caractère sur une surface d'affichage. Les figures 1 OA à 10C montrent dans une structure de circuit, comment le mouvement d'un vide selon les figures 9a et 9b peut être obtenu. La figure 11 est un schéma synoptique d'un circuit générateur du signal de contrôle pour réaliser l'effaçage du caractère selon les figures 9a et 9b. Les figures 12A à 12C montrent comment un caractère peut être inséré dans un circuit électrique. La figure 13 est un schéma synoptique d'un circuit généra- teur du signal de contrôle pour effectuer l'opération montrée dans la figure 12, selon l'invention. La figure 14 est un schéma synoptique d'un circuit générateur du signal de contrôle pour remplir la fonction consistant à disposer le caractère en excès chassé par 11 insertion d'un carae- tère, à la fin de la page selon l'invention. La figure 15 est un schéma synoptique d'une réalisation d'une mémoire à circulation selon l'invention. l'es figures lEs et 16b montrent comment -une range est effacée sur une surface d'affichage. Les figures 17A à 17D illustrent, sous forme de schémas synoptiques, comment la fonction des figures 16a et 16b peut autre remplie. La figure 18 est un schéma synoptique d'un circuit générateur du signal de contrôle pour remplir la fonction des figures 17A à 17D selon l'invention. Les figures 19A à 19C montrent dans un schéma synoptique comment une rangée de caractères peut être insérée. La figure 20 est un schéma synoptique d'un circuit-générateur du signal de contrôle pour remplir la fonction des figures 19A à 19C selon l'invention. La figure 21 est un schéma synoptique d'une autre réalisation d'une mémoire à circulation selon l'invention. Un système d'affichage de caractères selon l'invention est montré en figure 1, système dans lequel un caractère est exprimé sous forme de signaux numériques de six bits fournis parallèlement. Ces signaux numériques sont emmagasinés dans une mémoire à circulation et remis en circulation suivant une certaine relation avec le signal de synchronisation pour explorer un dispositif d'affichage dans lequel une exploration totale est effectuée de manière à donner un effet de recirculation. Les signaux de caractère correspondant à ces signaux numériques peuvent être engendrés en appliquant ces données à un générateur de caractères et l'affichage est effectué dans un tube à rayons cathodiques (aRT) à une vitesse de balayage telle qu'un caractère ainsi affiché ne puisse scintiller.Dans un système de balayage intégral typique, 64 caractères sont contenus dans une ligne ou rangée, et 16 lignes sont affichées sur un plan ou page d'image, comme le montrent les figures 2a et 2b. Lorsqu'une touche d'un clavier 100 est abaissée, des signaux codés de six bits correspondant à un caractère désigné par la touche abaissée, sont engendrés aux bornes 0:1, a2 0:6. Une zone comprise dans un tracé en traits mixtes représente une mémoire à circulation 101 dans laquelle six unités de mémoire à circulation sont disposées parallèlement pour correspondre audit système codé en six bits. Les contenus de ces six mémoires à-circulation recirculent en synchronisme avec une impulsion d'horloge appliquée à une borne P.La mémoire à circulation sera décrite plus en détail ci-après. il est supposé ici, que dans un dispositif d'affichage exploré intégralement, sept lignes de balayage horizontal sont utilisées pour effectuer l'affichage de caractè res sur une rangée, une ligne de balayage est utilisée pour l'intervalle entre les caractères et le curseur, et une autre est utilisée pour l'intervalle entre le curseur et la ligne suivante, de sorte que dix lignes de balayage horizontal sont utilisées pour afficher une ligne ou rangée. Pour l'affichage de la première ligne dans la figure 2 (jazz a1 2 a1 64) les signaux codés pour cette ligne, doivent être au moins recirculés en synchronisme avec le signal de balayage horizontal pour au moins sept péri on des de balayage horizontal.Dans la figure 1, les mémoires à circulation RFL 1 à RFL 6 sont des mémoires du type ci-dessus mention né et doivent avoir une capacité de mémoire de 64 bits pour exprimer 64 caractères dans une rangée comme c'est le cas pour le dispositif d'affichage montré en figure 2. A la fin de l'affichage de la première rangée, les informations de cette première rangée emmagasinées dans les mémoires RFS 1 à RFL 6 sont injectées et emmagasinées dans les registres ou mémoires à circulation RFP 1 à RFP 6 et les données pour la seconde ligne sont transférées de RFP 1 à RFP 6 à RFS 1 à RFS 6, respectivement. La procédure cidessus est réputée pour chaque ligne.De ce qui précède, il découle que les mémoires à circulation RFP 1 à R FP 6 doivent avoir une capacité de 64 x (16-1) = 96gLbits pour chacune et la combinaison des mémoires à circulation RFP i et RFI i doit avoir une capacité de 64 x 16 = 1024 bits, nombre égal lui-même au nombre de caractères dans un plan d'image. Dans la description qui suit, il est supposé que le transfert de données de mémoires RFP 1 à RFP 6 aux mémoires RFL 1 à RFS 6 est effectué au cours d'une période de balayage horizontal telle qu'elle précède la première période de balayage horizontal pour afficher les caractères, ctest#à#dire, la période avant celle correspondant au signal de balayage le plus haut dans le plan d'image pour afficher les caractères (période de balayage que lton désigne par 0ième période). Des circuits logiques CG 1 à CG 6 changent la boucle de transfert de données dans lesdites mémoires à circulation.Dans les séries de RFP 1 et de RFS 1, au cours des périodes entre la première et la neuvième périodes de balayage horizontal d'un affichage de ligne ou rangée, l'information dans RFP 1 est maintenue stationnaire et l'information dans RFL 1 est remise en circulation dans la boucle formée par RFL 1- borne A 1 CG 1 - RFL 1. Dans la ième période de balayage horizontal, le parcours de transfert de données devieht RFS 1 - borne A 10-G~'-FiP1- IG 1 - REL 1. Ainsi, l'information de 64 bits dans RFL 1 est transférée à RFP 1 et une autre information de 64 bits pour la ligne suivante est transférée de RFP 1 à RFL 1.Les signaux sur les lignes X et Y contrôlent le changement de cette trajectoire de trans- fert d'information. Le signal sur la ligne X a une valeur dans ième la Oième période de balayage horizontal et change le parcours de transfert d'information en RFL 1 - CG 1- RFP 1 - RFS 1, tandis que le signal sur la ligne Y a une valeur dans la première à la neuvième périodes de balayage horizontal et change le parcours de transfert de l'information en RFS 1 - CG 1 - RFL 1.La relation de ces signaux est montrée en figure 3. Les portes d'entrée IG- 1 à IG 6 sont utilisées seulement lorsque le signal de sortie du clavier 100 doit être transcrit dans la mémoire à circulation et, par ailleurs, transmettre seulement les signaux sur les points C 1 - C 6 aux points D 1 - D 6, respectivement. Un compteur d'adresses ADCS compte les impulsions d'horloge fournies à la borne P de la mémoire à circulation et compte, par conséquent, le nombre de caractères affichés sur une rangée.Ce comptage est effectué en synchronisme parfait avec la recirculation de l'information dans les mémoires à circulation RFL 1 - RFS 6. il s'ensuit que le contenu du compteur ADCS à un instant quelconque désigne l'adresse de l'information fournie par la mémoire à circulation RFS 1 - RFL 6 à cet instant et la position du caractère affiché dans le plan d'image. le compteur hDCL est constitué par six bascules bistables ou flip-flops (2 = 64 bits) alors que les sorties six bits sont injectées dans un détecteur à coîncidence CC 1 et qu'un signal de transfert est injecté a' une-ligne M.Ce signal de transfert est engendré une fois par période de balayage horizontal. Un autre compteur d'adresses ADCP compte le nombre de li gneSs ou rangées affichées dans le plan d'image (voir figure 2). Une porte de contrôle de transfert AG transmet un signal de trans fet de ADCS seulement lorsqu'un signal existe sur la ligne X. C'est-à-dire que l'impulsion de transfert de ADCS peut être trans mise à ADCP seulement lorsque l'information est transférée de RFL à RFP. Le compteur d'adresses ADCP est constitué par 4 flip-flops ou bascules bistables (24 = 16 bits), alors que ses sorties quatre bits sont injectées à un détecteur à coïncidence CC 2. Le contenu de ADCP à un moment quelconque désigne la position de la ligne ou rangée dans le plan d'image de l'information se trouvant dans la mémoire à circulation RFL à ce moment. Ainsi, la position de l'information représentée dans la surface d'affichage à un moment donné, peut être désignée par les contenus de ADCS et de ADCP. Les compteurs à curseur CCS et CCP ont leurs entrées alimentées par le clavier 100 au moyen d'une ligne I dans laquelle un signal arbitraire est injecté à partir du clavier par un opéra- teur. Un signal de transfert de Cul est transmis à CCP par l'intermédiaire d'une ligne J. Les compteurs CCS et CCP ont la même capacité respective que ADCS et ADCP. Le détecteur à coïncidence CC 1 compare les contenus des compteurs ADCL et CCL et engendre un signal de sortie sur une ligne H 1 lorsque les deux contenus coïncident entre eux.Un autre détecteur à coïncidence CC 2 compare les contenus des compteurs ADCP et CCP et fournit un si- gnal de sortie sur la ligne H 2 lorsque les deux contenus coincident l'un avec l'åutre. Une porte est désignée par CD détecte la condition ET des signaux sur les lignes H 1 et H 2 puis engen- dre un signal de sortie sur la ligne K lorsque cette condition ET est satisfaite.Ce signal est appliqué à l'unité d'affichage (CRT) au cours de la neuvième période de balayage horizontal de chaque affichage de ligne et affiché comme le montre la figure 2 (curseur). C'est-à-dire, que ce signal est injecté lorsque l'infos mation dans l'adresse désignée par les compteurs CCL et CCP est fournie par RFS 1 - RFL 6. Du fait de ce signal, une information donnée dans la mémoire à circulation peut être traitée d'une manière sélective. De plus, le signal sur une ligne K, est appliqué à un générateur d'impulsions d'entrée IPG en mêlrle temps qu'un signal de repère, et engendre un signal de contrôle svn une ligne L pour les portes d'entrée IG 1 - IG 6 lorsqu'une nouwrelle infer- mation doit être fournie par le clavier à la position désignée par un curseur. Un bloc de contrôle CB est constitué par des circuits de contrôle pour faire fonctionner d'une certaine manière les différentes parties du système. Le bloc de contrôle CB engendre un signal d'horloge pour piloter ladite mémoire à circulation et ledit compteur d'adresses ADCE par lSintermédiaire d'une ligne Z suivant une certaine relation avec les signaux de synchronisation verticale et horizontale engendrés sur les lignes V et H . De s s plus, le bloc CB engendre lesdits signaux pour changer le parcours de transfert d'information dans la mémoire à circulation sur les lignes X et Y suivant une certain relation avec les signaux V et s Hs, comme on le montre en figure 3.Par l'intermédiaire d'une ligne N, un signal pour sélectionner la ligne.à afficher est fourni au générateur de caractères. Le aérateur de caractères reçoit le signal codé emmagasiné dans la mémoire à circulation et engendre les signaux de caractère correspondant sur une ligne vidéo. Lorsque de tels signaux de caractères sont appliqués à un tube à rayons cathodiques (CRT) en même temps que les signaux de synchronisation, des caractères sont affichés sur CRT, comme le montrent les figures 2a et 2b. Dans ce qui précède, on décrit un système destiné à afficher des caractères dans une unité de représentation ou récepteur du type à balayage intégral. Maintenant, les détails de la présente invention seront décrits sur la base de la structure de la figure 1. Pour la simplicité de la description, celle-ci sera faite en considérant seulement un système à un-bit, par exemple, le RFP 1 IG 1 - RFS 1 - CG 1 - RFP 1 dans la mémoire à circulation et en considérant le cas où des registres à décalage sont utilisés comme mémoires à circulation RFP 1 et RFL 1. La figure 4 montre une réalisation d'un circuit de mémoire à circulation pour réaliser lteffaçage ou insertion arbitraire d'un caractère. Un registre RFP est un registre à décalage de 960 bits et un autre registre RFS est un registre à décalage de 64 bits. Ils sont alimentés par des impulsions d'horloge ~p et aux bornes 8 et 9. Ces impulsions d'horloge se trouvent dans une relation prédéterminée par rapport au signal de halayage horizontal, comme le montre la figure 5.C'est-à-dire, que ~ est composé de 64 impulsions pour chaque période de balayage horizon tal et est engendré au cours de chaque période de balaye horizontal, tandis que ~p est composé de 64 impulsions pour période de balayage horizontal et est engendré seulement pendant ième la noème période de balayage horizontal de chaque période d'affi- chage de ligne.Pendant la 0ième période de balayage horizontal, l'information pour une ligne emmagasinée dans RFL est appliquée à et emmagasinée dans RFP, alors que l'information pour la ligne suivante est transférée de RFP à RFL. Dans la figure, IV 1 - IV 5 sont des circuits d'inversion de signaux, G 1, G 2, G 4, G 5, G 6, G 8 et G 9 sont des portes NON-ET, G 3, G 7 et G 10 sont des portes NON-OU, alors que FF est un flip-flop ou bascule bistable du type D. En figure 6, l'effaçage d'un caractère est illustré dans le plan d'image du CRT (tube à rayons cathodiques) fig. dans laquelle 6a montre un affichage avant effaçage, les caractères a1 1 à a16 64 expriment ou représentent la position d'affichage avec un caractère ai j devant être effacé, désigné par un curseur. La fig. 6t montre l'affichage après l'effaçage du caractère a. ., et le vide provoqué par l'effaçage de a. est reporté à la fin de la iieme ligne. Les figures 7A à 7F montrent schématiquement le fonctionnement de la mémoire à circulation de la figure 4. Dans les figures S 1, S 2, S 3 représente -dea#ircuits de commutation. En fonctionnement normal, les mémoires à circulation RFP et RFL agissent de la manière suivante. Entre la première et la neuvième périodes de balayage horizontal, (1H à 9H de la figure 5) l'information dans RFL est remise en circulation une fois pour chaque période de balayage horizontal dans la boucle formée par RFL S 3 - b 3 - R F L. Au cours de ces périodes, aucune impulsion d'horloge n'est appliquée comme on peut le voir dans la figure 5 et le contenu de RFP n'est pas déplacé. ieme Au cours de la Oième période de balayage horizontal (OH dans la figure 5), les informations dans RFP et RFL sont décalées d'une ligne (64 bits) dns la boucle formée par RFP - S 1 - b 1 b 3 - S 3 - RFL - s 2 - a 2 - R F P. Dans les figures 7B à 7E, l'ef- ième façage d'un caractère ai j dans la position de la itèrre ligne et de la jième colonne (i.j) va être décrit. A ce stade, la bascule bistable FF agit pour l'insertion ou l'effaçage-d'un caractère. Dans la figure 7B, on voit la condition dans laquelle l'infor- ième mation de la (i-l) - ligne a été affichée et l'information de ième la iième ligne doit ligne transférée de RFP à RFL. On suppose ici que le caractère dans la i ième ligne ième colonne doit être effacé. Juste avant le transfert de l'information de la i ieme ligne de RFP à RFL, la bascule FF est insérée dans la boucle de transfert d'information par le changement de position des commutateurs. Le réglage de cette com mutation peut être facilement détecté par le front avant du signal sur la ligne H 2 (voir figure 1), (lorsque le contenu du compteur CCP se trouve au compte i). A ce moment, la bascule FF est remise à l'état 0. La figure 7C montre l'état de la mémoire au moment où i ieme l'information de la ième ligne a commencé son transfert et où l'information de la jième rangée est entrée dans la bascule FF. J de la - A ce moment, la boucle de transfert d'information de RFP à RFL est changée et passe de celle de la figure 7 C à celle de la figure 7 D et la bascule FF est séparée de la boucle. Le réglage de cette commutation est obtenu par le signal sur la ligne K (fig. 1), (lorsque le contenu du compteur CCL est positionné en j).En con ième tinuant le transfert d'information de i ligne, de RFP à RFI, ième lorsque la 64ième impulsion d'horloge a été appliquée, le continu 0 qui était positionné dans la bascule FF au départ, est mainte ième nant positionné à la tête de la i - ligne et l'information de la iième ligne, sauf celle de la ième colonne, est, par la ième positionnée dans RFI comme on le montre dans la figure 7 E. Pour voir ce processus dans le plan d'image de la figure 6b, un vide ou espace vierge est formé à la place de ai 1 et les caractères de ai 1 à ai 64 se suivent. Lorsque la boucle de transfert est commutée à celle de la figure 7 F, et qu'une fois de plus, une impulsion d'horloge (c'est-à-dire la 65ieme impulsion d'horloge ième à partir du début du transfert de l'information de la ième ligne) est appliquée à RFL, le contenu 0 à la tête du registre de déca lage RFL est injecté maintenant à la fin du registre, comme on le voit dans la figure 7 F. Dans le plan d'image, l'espace vierge est formé à la place de ai a i.64 comme on le voit en figure 6b. le processus ci-dessus va être décrit plus en détail en se référant aux figures 4 et 8. Dans la figure 4, un signal de niveàu logique "O" est habituellement appliqué à une borne 1, une porte G 1 se trouve à son état conducteur et une porte G 2 se trouve à son état bloqué.Sur une borne 6, un signal tel que celui montré par la forme d'onde D de la figure 5, est appliqué pour contrôler le transfert de l'information entre RFP et RFL, comme on l'a décrit ci-dessus. Ce signal est appliqué à une borne 3 et le signal 02 appliqué à RFL, agissent pour effectuer l'effacement du caractère choisi. Les figures 8a et 8b montrent un schéma de circuit#pour engendrer le signal de contrôle devant être appliqué à la borne 3 et montrent également les formes d'ondes et les relations dans le temps des signaux aux différents points du circuit de mémoire. Dare la figure Sa, une touche d'effacement montrée dans un bloc fait partie de la pluralité des touches de fonctionnement- présentes sur le clavier.D'abord, un curseur est positionné à une position de caractère a. J qui doit être effacé par un opérateur (voir figure 6a) et la touche d'effacement est pressée. Ensuite, cette information est injectée à et emmagasinée dans une bascule FF 1 et la borne de sortie Q 1 de FF 1 est portée au niveau logique haut, comme le montre la forme d'onde E de la figure 8b. A une borne 1, un signal indiquant que le compteur d'adresses ADCP (figure 1) désigne la iième ligne, est appliqué, signal provenant de la ligne H 3 (comme le montre la forme d'onde B de la figure Çb). A une borne 3, un signal indiquant que le contenu du comptez d'adresses ADCL désigne la 0ième période de balayage horizontal OH, est appliqué, signal en provenance de la ligne H 1 (comme le montre la forme d'onde A de la figure 8b). La condition ET de ces signaux est détectée dans le circuit logique G 1. Un détecteur D détecte le flanc avant du signal de sortie de la porte G 1 et, par conséquent, met au niveau haut la bascule FF 2.Le signal de coïncidence indiquant que le contenu du compteur d'adresses ADCP est i et que le contenu du compteur d'adresses ADCL est i est appliqué en provenance de la ligne K (figure 1) à une borne Z (forme d'onde C de la figure 8d), et remet à O les bascules FF 1 et Fi 2. Ainsi, un signal (forme d'onde F de la figure 8b) qui ième est porté au niveau haut au point de départ de la i - ligne et qui ensuite est porté au niveau bas par l'impulsion d'horloge de la i ième ligne et de la ième iième ligne ligne et de jième J - colonne, peut être appliqué à une bor- ne 4 de la figure 85. Ce signal est également appliqué à la borne 3 de la figure 4 et le parcours du transfert d'information est changé, comme on le décrit en faisant référence aux figures 7A à -7F. Dans la figure 8a, une bascule FF 3 détecte le début de la ligne devant être effacée (la noème période de balayage de la ligne) et contrôle le générateur d'impulsions d'horloge par sa sortie pour engendrer seulement 65 impulsions d'horloge dans cette ligne. Le positionnement de l'espace vierge créé par l'effaçage d'un caractère va être maintenant décrit. Les figures 9a et 9b montrent comment l'espace vierge consécutif à l'effacement d'un caractère est positionné à la fin d'une page. Dans ces figures, la figure 9a montre un exemple d'affichage avant effaçage et la figure 9b montre l'affichage après qu'un caractère a. S a été effacé.Dans la figure 9b, l'espace vierge causé par l'effaçage de ai j est formé à la fin de la page et les caractères à a16 64 sont décalés respectivement d'une position de caractère Ceci peut être réalisé par l'opération de commutation, comme on le montre sur les figures 10A à 10C.La figure 10A montre la condi ième tion lorsque l'information de la 16ième ligne a été affichée sur le plan d'image et lorsque le transfert d'information entre RFP et RFI est sur le point de commencer. Dans cette condition, si aucun effacement n'est effectué, les informations sont transférées dans la boucle constituée par RFP - S 1 - b 1 - b 2 - S 2 -RFL-RFP. Dans-le cas où une opération d'effacement est effectuée, une bascule bistable est insérée dans le parcours de transfert juste avant que les informations de la première ligne soient transférées de RFP à RIFS, comme on le montre dans la figure 10A. Cette condition est détectée par le contenu des compteurs d'adresses montrés en figure 1. La bascule bistable est portée à l'état "G" à l'instant-initial. Le transfert d'information est continué jusqu'à ce que les informations de la iième ligne et la ième ligne et la #- colonne soient injectées dans la bascule.Lorsque ces informations sont entrées dans cette bascule, celle-ci est séparée du parcours de transfert, comme on le voit dans la figure 1OB. Cette condition peut être détectée d'une manière similaire, comme on l'a décrit en faisant référence aux figures 7A à 7F. Après une recirculation des informations dans RFP et dans RFL, l'agencement de ces infor initions, comme le montre la figure 10 C, peut être réalisé.Dans le plan d'image d'affichage des figures 9a et 9b, un espace ou explacement vierge est formé a' la position de a1#1, les caractères al.l à ai j l sont décalés vers l'arrière d'une position de carac tère et les caractères ai ai.j+l à a16.64 occupent leur Position originale.Ainsi, après que les informations de la 16 - sont transférées du RFP au RFL et si une impulsion d'horloge de plus (c'est-à-dire, la 65ième d'horloge dans le transfert d'informa- tions de la 16ième ligne) est ajoutée à # L et # P, les informztions dans les registres à décalage RFP et RFL sont décalées vers la droite d'une position de bit et, par conséquent, l'emplacement vierge "O" est placé à la fin de la 16i#ème ligne. Ainsi, un affi cbage tel qu'il est montré en figure 9b, peut être réalisé, affichage-dans lequel l'emplacement vierge consécutif à l'effacement d'un caractère est placé à la fin de la page. La figure il montre une structure de circuit pour engendrerdes signaux de contrôle destinés à l'utilisation ci-dessus. Dans la figure 11, une touche de page et une touche d'effacement représentées par des blocs sont des touches de contrôle faisant partie d'un clavier (ces touches peuvent être remplacées par d'autres dispositifs selon la nature des dispositifs formant les bornes). La touche de page est prévue de manière à distinguer la structure présente de celle de la figure 8a et elle peut être éliminée dans cette structure. Les bascules FF 1 et FF 2 mettent en mémoire l'action de pression sur lesdites touches. Une porte logique G 1 décode le contenu du compteur d'adresses montré en figure 1 et engendre un signal de sortie lorsque ce compteur d'adresses indique la première ligne. Une porte G 2 détecte la condition ET desdits trois signaux et engendre un signal de sortie désignant la première ligne de la page dans laquelle l'effacement d'un caractère est désiré. Un détecteur de front d'onde D 1 est similaire au détecteur D de la figure 8a. Ainsi, une bascule FF 3 connectée à D 1 est portée au niveau haut au commencement de la page. ième ième l signal de la i - ligne et de la j - colonne est injecté à une borne 1 similaire à la borne 2 de la figure Sa et remet la bascule FF 3 à 0. Ainsi, la bascule FF 3 engendre un signal de commutation pour le parcours de transfert d'informations sur une borne 3 qui est portée au niveau haut au commencement de la page et est ramenée au niveau bas à la position a. j. Ce signal est appliqué à la borne 3 du circuit de la figure 4. Une porte G 3 décode le contenu du compteur d'adresses et détecte la dernière ligne (la 16ième) de la page. Un détecteur D 2 présente une structure similaire à celle du détecteur D 1 et détecte la queue d'onde du signal d'entrée, puis remet à O les bascules FF 1, FF 2, FF 4. La bascule FF 4 est mise à l'état 1 (niveau haut) au début de la page et remise à 0 à la fin de la page, ayant pendant ce temps, stocké l'ordre d'effaçage.La porte G 3 examine la condition ET du signal de sortie de FF 4, le signal de sortie de G 3 représentant ième la 16 - ligne et la Ou me période de balayage horizontal appli- quée à la borne 2, puis remet au niveau haut la bascule FF 5 et contrôle le générateur d'impulsions d'horloge pour engendrer seulement 65 impulsions à ce moment. De cette manière, l'effaçage d'un caractère arbitraire et le positionnement de l'emplacement vierge correspondant à la fin de la page peuvent etre réalisés. L'insertion d'un caractère arbitraire dans une position arbitraire va être maintenant décrite. Dans le plan d'image, un caractère a doit être inséré à la position de ai . à la suite x ~ 1.3 d'une action sur le clavier, puis les caractères ai . àa i 63 doivent être décalés vers la droite d'une position de caractère, et le dernier caractère ai 64 doit être éliminé du plan d'image. Le fonctionnement du circuit pour remplir cette fonction est montré sur les figures 12A à 12C. D'abord, le caractère à insérer est positionné dans la bascule entre RFP et RFL. Ce caractère est désigné par x dans les figures 12A à 12C.Le transfert d'informations de RFP à RFI est effectué normalement jusqu'à ce que l'infow .ième .ieme mation de la iième ligne et de la jième colonne auxquelles x doit être inséré, apparaisse à la borne de sortie de RFP. A l'appari- tion de l'information de la iième tion de l'information de la i - ligne et de la jième colonne à la borne de sortie de RFP, le parcours de transfert d'informa- tion est changé~ à partir du parcours normal montré dans la figure 12A pour devenir celui qui est montré dans la figure 12B, de sorte que ladite bascule (registre de décalage à 1 bit) est insérée dans le parcours de transfert.De cette manière, l'information x ième .ieme suit la (j-l)ième information et la jième information suit ième après. Lorsque la 64 - information a été injectée dans la bas- cule (à la 64ième impulsion d'horloge à partir du commencement ième du transfert de la iième ligne), le parcours de transfert revient à son état original tel qu'il est montré dans la figure 12 C, pour réaliser l'opération ci-dessus mentionnée. Une réalisation de circuit générateur d'un signal pour effectuer l'opération moins trée sur les figures 12A à 12C, est illustrée en figure 13. Dans cette figure, lorsqutune touche d'information est abaissée, les informations requises sont codées dans un dispositif codeur et injectées aux bornes de sortie.Si une touche d'insertion d'information est d'abord abaissée, ces informations sont emmagasincés dans la bascule montrée en figure 4. A une borne 1, le signal ième .ieme indiquant la iième ligne et la jième colonne, est appliqué par ième la ligne K de la figure 1. A une borne 2, le Oième signal de balayage horizontal est appliqué. La touche d'insertion est une touche de contrôle prévue sur le clavier. Lorsque cette touche de contrôle est abaissée, la bascule bistable FF 1 est mise au niveau haut pour maintenir l'état d'insertion. Lorsqu'une impulsion de fixation provenant du codeur et lesdits trois signaux sont appliqués à une porte G 1 de la figure l3 pour satisfaire à la condition ET, un signal de sortie est engendré par la porte G 1.Un détecteur de front d'onde D 1 similaire au détecteur D de la figure Sa engendre un signal de sortie qui met au niveau haut une bascule FF 2. Lorsque la sortie Q 2 de la bascule FF 2 est portée au niveau haut, la bascule FF 1 est remise au niveau 0. D'une borne 3, un signal sur la ligne H 2 de la figure 1 correspondant à la iéme ligne, est délivré. Un détecteur de queue d'onde D 2 détecte la queue d'onde du signal d'entrée et remet au niveau bas, le flip-flop FF 2 par sa sortie. Ainsi, un tel signal est engendré à une borne de sortie 4, signal qui est porté au niveau haut par ième ieme l'impulsion d'horloge de la iième ligne et la jième colonne puis ramené au niveau bas par la queue d'onde de la i ème ligne, comme on l'a décrit en faisant référence aux figures 12A à 12C.Ce signal est appliqué à la borne 3 de la figure 4 pour effectuer ladite opération. Une autre réalisation va maintenant autre décrite, réalisation dans laquelle un caractère est inséré dans une position arbitraire alors que le caractère en excès en raison de cette insertion est positionné a la fin de la page. Ce processus peut autre mené à bien d'une manière similaire -à celle de la réalisation précédente. C'est-à-dire que cela peut être réalisé en insérant une bascule bistable dans le parcours de transfert de RFP à RFS à la position de caractère ai ., puis en déconnectant cette bascule à la fin de la page. Un circuit générateur d'un signal de contrôle pour effecteur l'opération ci-dessus est montré sur la figure 14.Dans cette figure, des signaux similaires à ceux appliqués aux bornes 1 et 2 de la figure 13, sont appliqués aux bornes 1 et 2. Une touche d'information, une-touche d'insertion, une porte G 1, un détecteur D 1, des bascules bistables FF 1 et FF 2 sont également similaires à ceux de la figure 13. Cependant, dans le présent cas, le signal de remise au niveau bas pour la bascule FF 2 diffère de celui de la figure 13. Une porte logique ième G 2 décode le contenu du compteur d'adresses et détecte la 16 ligne. Une touche de page est une touche de contrôle dans le clavier similaire à la touche d'insertion.Une bascule FF 3 met en mémoire le signal d'abaissement de la touche de page et est remise à 11 état O après que le processus requis a pris lin. Une porte G 3 examine la condition ET du signal appliqué à la borne 3 et des deuxdits signaux et délivre un signal de sortie à un détecteur de queue queue d'onde D 2. C'est-à-dire que dans la 16 - ligne, lorsque ième la touche de page est abaissée au cours de la Oième période de balayage horizontal et lorsque le processus est en voie de réali sation, un signal de sortie est engendré par la porte G 3. Le détecteur de queue d'onde D 2 capte la queue d'onde de l'impulsion d'entrée, ctest-à-dire, détecte le moment où les informations de la dernière ligne de la page ont été envoyées par le RFP, et engendre une impulsion de sortie qu'il délivre aux bascules FF 2 et FF 3 pour remettre ces dernières au niveau bas. Ainsi, un tel signal est engendré à la borne de sortie FF 2 qui est portée au niveau haut à la position de caractère ai j et qui est ramenée au niveau bas à la fin de la page. Ce signal est délivré à la borne 3 de la mémoire à circulation de la figure 4 pour effectuer l'opération ci-dessus mentionnée. Une autre réalisation dans laquelle une ligne est arbitrairement effacée ou insérée, va maintenant être décrite en faisant référence à la figure 15. Cette figure 15 montre shéa#tiq#ement la composition d'une mémoire à circulation pour exécuter l'opération ci-dessus. Cette opération est matérialisée dans le plan d'image illustré dans les figures 16a et 16b. C'est-à-dire que si un curseur est positionné: sous une position de caractère a. ième si et Si l'effaçage d'une ligne est ordonné, la i - ligne est ième effacée du plah d'image, la (i+l)-eme ligne ainsi que les lignes suivantes jusqu'à la dernière, sont décalées vers le haut d'une rangée et un espacement vierge correspondant à une ligne, consé- i ieme cutif à l'effaçage de la i ième ligne est formé à la place de la dernière ligne, c'est-à-dire, la ligne située au bas de la page. Un circuit opérationnel pour mener à bien l'opération cidessus est montré dans les figures 17A à 17D. La figure 17A re-présente ce circuit dans un état de fonctionnement similaire à celui de la figure 15 excepté en ce qui concerne la boucle de RFL. A l'état normal du dispositif, tel qu'il est montré en figure 16a, les contenus de RFP et RFL sont remis en circulation ième pendant la Oième période de balayage horizontal de chaque affichage de ligne dans le parcours de-l la boucle RFP - a l - S 1 ième RFL - S 2 - a 3 - RFP.Dans le cas de l'effaçage de la iième ligne lorsque les informations de cette ligne apparaissent à la borne de sortie de RFP (cette condition peut être détectée par le front d'onde du signal sur la ligne H 2 de la figure 1), un interrupteur S 1 est ouvert pour couper la connexion entre a 1 et ième S 1. En maintenant cet état, les informations de la i - ligne sont délivrées par RFP. Dans cette opération, les données en blanc (comprenant soit des 'tl", soit des "0") sont transcrites dans RFL et les informations de la (i-l) ième ligne sont transférées à RFP. Lorsque toutes les informations de la iième ligne ont été délivrées à partir de RFP, un état de mémoire tel que celui qui est montré sur la figure 17C, est réalisé.Lorsque les informa ième tions de la i ième ligne ont été délivrées à la sortie de RFP (cette condition peut être détectée par la queue d'onde du signal sur la ligne H 2 de la figure 1), l'interrupteur S 5 - a 3 est fermé et l'interrupteur S 2 - a 2 est ouvert pour former le parcours de transfert montré dans la figure 17 C. Dans cet état, le transfert d'informations est effectué jusqu'à ce que la première référence des informations de la première ligne apparaissent à la borne de sortie de RFP. A l'apparition des informations de la première ligne à la borne de sortie de RFP (cette condition est obtenue en détectant la première ligne du compteur d'adresses de la figure 1), l'interrupteur S 3 - a 3 est ouvert et les interrupteurs S 2 - a 2 et S 1 - a 1 sont fermés pour réaliser le circuit représenté sur la figure 17D.Des contenus de RFP et RIL, ième il apparaît que les informations de la ileme ligne sont effacées et que les informations représentant une ligne en blanc sont portées à la-dernière ligne de la page. Un circuit pratique pour effectuer l'opération ci-dessus est montré en figure 18. Dans cette figure, une touche d'effaçage de ligne est constituée par une touche de contrôle prévue dans le clavier, et l'abaissement temporaire de cette touche emmagasine l'ordre d'effaçage de ligne dans ième FFl. Un signal indiquant la ileme ligne est fourni par la ligne ième H 2 de la figure 1 à une borne 1, tandis que le signal de la O - période de balayage est appliqué par la ligne X de la figure 1 à une borne 2.Des portes ET G 1 et G 2 examinent la condition ET des entrées respectives. Des détecteurs D 1 et D 3 détectent le front d'onde des entrées respectives et un détecteur D2 détecte la queue d'onde de l'impulsion d'entrée. Ainsi, la sortie de D 1 ième représente le front d'onde de la i - ligne et la sortie de D 2 ième représente la queue d'onde de la i - ligne. Une porte G 3 déco- de le contenu du compteur d'adresse de la figure 1 et détecte la première ligne. Ainsi, la sortie du détecteur de front d'onde D 3 représente le comnencement d'une page.Par le contrôle de mise à "1" - remise à "0" des bascules FF 2 et FF 3 avec ces signaux, ce signal est délivré à la borne 3 et est porté au niveau haut lème au font d'onde de la i - ligne puis est porté au niveau bas . fi à la queue d'onde de la iième ligne, tandis que ce signal est délivré à la borne 4 et est porté au niveau haut à la queue d'onde ième de la i ème ligne puis est porté au niveau bas au commencement de la page. Ce signal sur la borne 3 est inversé en polarité et c?p pliqué à la borne 4 de la figure 15, alors que le signal sur la borne 4 de la figure 18 est appliqué à la borne 1 de la fi gure 15 pour effectuer l'opération ci-dessus mentionnée.Ce systè me est caractérisé par le fait qu'aucune modulation n'a lieu sur les signaux d'impulsions d'horloge pour RFP et RFL. Une autre réalisation dans laquelle une ligne peut être habituellement insérée alors qu'une ligne est chassée à la fin de la page, du plan d'image, va maintenant être décrite. Dans le présent cas, on suppose que dans un plan d'image tel que celui de la figure 16a, une ligne en blanc doit être insérée à la posi tion de la ième tion de la ième ligne, les lignes succédant à la iième ligne devant être décalées vers le bas d'une ligne pour chacune alors que la dernière, c' est-à-dire, la plus basse, c'est-à-dire, encore la 16ième ligne, doit être chassée du plan d'image. Cette fonction peut être remplie par le circuit montré sur les figures 19A à 19C. Dans ces figures, des registres à décalage RFL et RFL' ont le même nombre de bits et reçoivent une impulsion d'horloge ~ P. Dans l'état normal d'affichage, les informations dans la mémoire à circulation sont transférées pendant la 0ième période de balayage horizontal au trajet matérialisé par RFP - G 1 S 1 - RFL - S 2 - a 2 - a 3 - S 5 - RFP. Une information de ligne en blanc (tous les "1" ou tous les "0") est préalablement position ième née dans RFS'.Après que les inform#tions de iième ligne ont été transférées de RFP à RFL, les interrupteurs S 2 - b 2 et S 3 - b 3 sont fermés pour insérer RFL' dans le parcours de transfert des informations. Cette condition peut être détectée par la queue d'onde du signal sur la ligne H 2. Cet état est montré dans la figure 19B. Lorsque les informations de la première ligne ont été ième admises à RFL et que les informations de la 16ième ligne ont été admises à RFL', les interrupteurs S 2 - a 2-et S 3 - a 5 sont fermés pour déconnecter RFI' du parcours de transfert, comme cela est montré dans la figure 19C. Ainsi, la condition de cette commu tation est obtenue par la queue d'onde de la première ligne du compteur d'adresses. Un agencement pratique du circuit pour réaliser l'opération ci-dessus est montré en figure 20. Une touche d'insertion est une touche de contrôle sur le clavier et l'abaissement temporaire de cette touche emmagasine l'ordre d'insertion de ligne dans FF 1. Un signal désignant la iième ligne est fourni par la ligne H 2 de la figure 1 par la borne 1, et le signal de cette Oieme période de balayage horizontal dans chaque ligne est délivré par la ligne X sur la borne 2 de la figure 1. Un circuit logique G l examine la condition ET de ces signaux et fournit un signal de sortie lorsque cette condition ET est satisfaite. Un détecteur D 1 détecte la queue d'onde de l'impulsion d'entrée. Ainsi, une bascule FF-2 engendre ce signal de sortie qui est porté au niveau haut ième lorsque les informations de la iième ligne ont été transférées de RFP à RFL. Une porte G 3 décode le contenu du compteur d'adresses et détecte la première: ligne. Une porte G 2 examine la condition ième ET de ce signal et du signal de la Oième période de balayage horizontal. Un détecteur D 2 détecte la queue d'onde de l'impulsicn de sortie de la porte G 2 et remet au niveau 0 la bascule FF 2. il s ensuit que D 2 remet au niveau O FF 2 au moment où les informations de la première ligne ont été transférées à RFL, comme cela est montré dans la figure 19C. Ainsi, un signal comme celui décrit en faisant référence à cette figure 19, peut être obtenu à la borne 3. Ce signal est applique à la borne 3 de la figure 15 pour effectuer l'opération désirée. Lorsque les dispositions de la mémoire de la figure 4 et de la figure 15 sont combinées, on obtient une mémoire telle que celle qui est montrée en figure 21 pouvant remplir toutes les fonctions décrites ci-dessus. - REVENDICATIONS 1. - Système de représentation ou affichage de caractères pour afficher M x N caractères sur une surface d'affichage, caractérisé en ce qu'il comprend : une première mémoire pour emmagasiner (M-l) x N caractères comportant une pluralité de mémoires à circulation ayant chacune au moins (M-1) x N bits; une seconde mémoire pour emmagasiner M caractères comportant une pluralité de mémoires à circulation ayant chacune au moins N bits; un circuit pour lire d'une façon répétée, le contenu de ladite seconde mémoire, et ce un nombre de fois prédéterminé; une unité d'affichage pour afficher lesdites informations lues en tant que caractères; et un dispositif pour connecter ladite première mémoire et ladite seconde mémoire et pour transférer les informations de caractères emmagasinées suivant un ordre prédéterminé, affichant, de ce fait, M x N caractères sous forme de M rangées et de N colonnes sur la surface d'affichage de ladite unité d'affichage. 2.- Système d'affichage de caractères selon-la revendication 1, capable d'effacer un caractère, caractérisé en ce qu'il comprend, en outre : une troisième mémoire pour emmagasiner un caractère, comportant une pluralité Ae mémoires à circulation, chacune de un bit; un dispositif pour insérer ladite troisième-mémoi- re dans le parcours de transfert entre ladite première et ladite seconde mémoire immédiatement avant le transfert, de ladite première à ladite seconde mémoire,de l'information de la rangée qui comporte un caractère devant être effacé; et-un dispositif pour détecter l'entrée de l'information de caractère devant être effacée, dans ladite troisième mémoire, puis pour déconnecter ladite troisième mémoire du parcours de transfert entre ladite première mémoire et ladite seconde mémoire et pour connecter directement ladite première et ladite seconde mémoire. 3.- Système d'affichage de caractères selon la revendication 2 capable de positionner à la fin de la rangée l'espace vierge créé par lteffaçage d'un caractère, caractérisé en ce qu'il comprend également : un dispositif pour appliquer une impulsion d'horloge de plus que le nombre normal après que l'information de caractère de ladite rangée dans laquelle un caractère désiré est effacé, est transférée à ladite seconde mémoire. 4.- Système d'affichage de.caractères selon la revendication 2, capable de positionner à la fin du plan d'image l'espace vierge créé par l'effaçage d'un caractère, caractérisé en ce qu'il comprend également : un dispositif pour appliquer une impul- sion d'horloge de plus que le nombre normal à ladite première mémoire et à ladite seconde mémoire après que l'information de caractère de la rangée dans laquelle un caractère désiré est effacé, est transférée à ladite seconde mémoire. 5.- Système d'affichage de caractères selon la revendication 1, capable d'insérer un caractère à une position arbitraire, caractérisé en ce qu'il comprend également : un dispositif pour engendrer l'information de caractère devant être insérée; une troisième mémoire pour emmagasiner l'information de caractère ainsi délivrée, comprenant une pluralité de mémoires à circulation ayant chacune une capacité au moins égale à un bit; un dispositif pour insérer ladite troisième mémoire dans le parcours de transfert de la première mémoire à la seconde mémoire pendant que l'information de la rangée qui comprend la position d'insertion est transférée, et immédiatement avant que l'information de caractère soit transférée à ladite position d'insertion. 6.- Système d'affichage de caractères selon la revendication 5, capable d'effacer le caractère situé à la fin de la rangée dans laquelle un caractère est inséré, caractérisé en ce qu'il comprend également : un dispositif pour déconnecter ladite troisième mémoire dudit parcours de transfert après que l'information de caractère d'une ligne est chassée de ladite première mémoire. 7.- Système d'affichage de caractères selon la revendication 5, caractérisé en ce qu'il comprend également : un dispositif pour déconnecter ladite troisième mémoire dudit parcours de transfert après que l'information de caractère de la ligne la plus basse est sortie de ladite première mémoire, le système étant capable, de ce fait, d'effacer le dernier caractère. 8.- Système d'affichage de caractères selon la reven ication 1, caractérisé en ce qu'il comprend également : un disposi tif pour connecter séquentiellement ladite première et ladite seconde mémoire; un dispositif pour déconnecter la liaison de ladite première mémoire et de ladite seconde mémoire au moment où l'information de caractère de la ligne ou rangée devant être effacée est transférée à ladite seconde mémoire pour former un circuit de recirculation seulement avec ladite première mémoire; un dispositif pour transcrire une information en blanc dans ladite seconde mémoire; un dispositif pour couper ledit circuit de recirculation constitué seulement avec ladite première mémoire, juste avant que l'inforra- tion de caractère de la première ligne ou rangée soit fournie par ladite première mémoire-, et pour former un trajet de transfert entre ladite première et de ladite seconde mémoire, le système étant ea- pable, de ce fait, d'effacer l'information de caractère d'une rangée arbitraire. 9.- Système d'affichage de caractères selon la revendication 1 caractérisé en ce qu'il comprend également : une troisième mémoire comportant une pluralité de mémoires à circulation, chacune d'elles ayant une capacité d'au moins N bits et pouvant stocker une information en blanc pour une rangée; un dispositif pour insérer ladite troisième mémoire dans le parcours de transfert d'information de ladite seconde mémoire à ladite première mémoire après que l'information de caractère d'une rangée arbitraire est transférée de ladite première mémoire#7#~-3;a.rl5fe seconde mémoire; un dispositif pour déconnecter ladite troisième mémoire du parcours de transfert de ladite seconde mémoire à ladite première mémoire au moment où l'information de caractère de la première rangée est transférée à ladite seconde mémoire.