Brevet FR2132250A1 — publié le 19721117

La présente invention concerne une montre électronique dans laquelle des transistors à effet de'champ métal-oxyde-semiconducteur (MOS), en forme de circuits intégrés, sont utilisés dans un compteur de division par n. 5 Plus particulièrement, la présente invention concerne une montre électronique dans laquelle un compteur annulaire de division par un nombre pair est constitué par n étages de compteurs binaires. A l'aide de ces compteurs annulaires de division par 2 n, un signal de fréquence relativement élevée, 10 par exemple le signal dont la fréquence est supérieure à 1 kHz d'un oscillateur à cristal, est divisé en un signal à fréquence relativement basse, par exemple de 1 Hz. Ce signal est utilisé ensuite pour l'excitation d'un indicateur scintillant avec une période d'une seconde ou pour l'entraînement d'un moteur d'avan-15 ce pas-à-pas, de sorte qu'on peut obtenir une indication semblable à celle qui est donnée par une aiguille des secondes. De plus, on peut constituer facilement une montre électronique à indication digitale à l'aide d'un compteur annulaire de division par 6 et d'un compteur annulaire décimal pour indiquer les minu-20 tes et d'un compteur annulaire de division par 12 pour indiquer les heures. Le circuit électronique utilisé jusqu'à présent dans une montre bracelet à quartz était une bascule bis-table, telle que celle qui est'~rèprrésentée sur la figure 1, 25 qui divisait la fréquence par 2. Dans une telle bascule bistable, la division de la fréquence par réaction était exécutée avec des rapports de division de 1/6, 1/12 afin d'effectuer la division de la fréquence avec un rapport choisi, c'est-à-dire avec un rapport de division de (l/2)n. Ce procédé de réaction permettait 30 de transformer un compteur de division par 16 en un compteur décimal à l'aide de deux diodes, par suite du retard du circuit de la bascule du à ses capacités et à ses résistances qu'on voit sur la figure 1. Dans un circuit mis au point récemment, comportant des transistors à effet de champ métal-oxyde-semiconducteur 35 (MOS), la division de la fréquence par réaction est exécutée à l'aide de huit transistors MOS dans un circuit NON-OU et de quatre transistors MOS dans un inverseur de commande de la réaction. Cependant, pour une réalisation particulière, telle qu'une montre, il faut divers types de compteurs de division par 6, de 40 compteurs décimaux et de compteurs de division par 24, qui ne 72 11278 2 2132250 peuvent être réalisés uniquement à l'aide de compteurs décimaux, et dans ce cas un compteur de division par 2 n est très supérieur à un compteur de division par 2n du point de vue de l'utilisation. Lorsque les éléments des circuits sont réalisés sous 5 la forme de circuits intégrés de grande densité, avec une disposition des circuits intégrés ne nécessitant que le câblage du fil conducteur de réaction dans la forme annulaire, tous les autres schémas comportant des éléments actifs peuvent être établis d'une façon avantageuse suivant un schéma commun. 10 A titre d'exemple on a décrit ci-après et représenté aux dessins ennexés une forme de réalisation d'une montre électronique suivant l'invention. La figure 1 décrite ci-dessus représente un circuit classique à bascule bistable comportant dés transis-15 tors bipolaires, des résistances R à R^ et des capacités et V La figure 2 est le schéma de blocs d'une montre électronique selon l'invention. Les figures 3 et 4 sont des schémas de cir-20 cuits de compteurs annulaires destinés à la division de fréquence, selon l'invention. Dans ces dessins, la référence 5 représente une source de signaux utilisés comme base de tempâ, 6 désigne un diviseur, 7 un décodeur et 8 un dispositif indicateur. 25 La figure 2 représente le schéma de blocs d'une montre électronique comportant des compteurs annulaires selon l'invention. La référence 5 désigne .un oscillateur qui constitue une base de temps et dont la fréquence est, par exemple, de 16384 kHz, lorsqu'on utilise comme oscillateur un diapason 30 à quartz. La référence 6 désigne un diviseur dans lequel, afin de réduire le signal oscillant de haute fréquence depuis quelques dizaines de kHz en un signal d'une fréquence de 1 Hz, sept étages de division par 4 de la fréquence sont connectés en cascade, les compteurs annulaires étant connectés successivement en plusieurs 35 étages afin de réduire un signal de haute fréquence d'une façon efficace, les compteurs n'étant utilisés que pour ces divisions d'une fréquence élevée en une basse fréquence. La référence 7 désigne un décodeur destiné à l'indication électronique de l'heure, comprenant un compteur annulaire de division par 6, un comp-4o teur annulaire décimal et un compteur annulaire de division par 72 .11278 3 2T 32250 12. Ces compteurs sont constitués par des compteurs annulaires de trois étages dans le cas du compteur de division par 6, de cinq étages pour le compteur décimal, de 2 étages de compteurs de division par quatre et de trois étages de compteurs de divi-5 sion par 6, dans le cas du compteur de division par 2k. La référence 8 désigne un indicateur numérique qui permet de donner par des segments digitaux des indications jusqu'à 2k heures. La figure 3 représente un compteur annulaire de division par 4, formé par des circuits logiques NON-ET et OU 10 obtenus en montant des circuits à retard 9 et 10 dans deux étages successifs et en renvoyant la sortie du deuxième étage à l'entrée. La figure 4 représente un mode de réalisation de ce circuit. Les références 11-14 désignent des transis-15 tors MOS à canal P et les références 15-18 des transistors MOS à canal N, Les portes NON-ET du groupe de transistors à canal P, 11, 13 et 12, 14 sont montées respectivement en parallèle sur une porte OU et les transistors du groupe à canal N qui constituent les portes NON-ET 15» 18 et 16, 17 sont montés respective-20 ment en parallèle sur une porte OU. La source d'électricité est connectée entre les bornes V et VL. La sortie des éléments ss est reliée aux inverseurs 1.9, 20. Les éléments 11, 17 sont commandés par des impulsions d'horloge de même phase, et ces éléments 12, 18 par des impulsions efhoï^lxjge de phase opposée. La 25 référence 21 désigne une liaison pour la réaction. Les circuits 9 et 10 sont commandés par des impulsions d'horloge de phases opposées, respectivement. Du fait que la fréquence du signal de sortie de l'élément 10 est divisée par 2, il est possible de faire se recouvrir partiellement les circuits 9 et 10 de la même 30 manière en plusieurs étages, de sorte que la division par 2 devient possible, mais pour diviser un signal de haute fréquence égale à quelques dizaines de kHz, il est plus efficace d'imbriquer les compteurs annulaires en deux étages, c'est-à-dire en un nombre minimal d'étages et ensuite faire se recouvrir partielle-35 ment plusieurs de ces compteurs annulaires à deux étages pour permettre la division de la fréquence par 4» Pour obtenir un compteur de division par 6, il suffit de câbler un fi.1 21 pour la réaction après avoir recouvert partiellement le demi-circuit de la figure k avec un étage 40 supplémentaire et pour un compteur de division par 2k, la réaction 72 11278 h 2132250 est appliquée successivement au compteur de deux étages et au compteur de trois étages. De ce fait, dans la partie de comptage décimal, un câblage de réaction pour cinq étages est effectué, tandis que dans les autres parties il suffit de câbler deux éta-5 ges et trois étages de sorte qu'aucun élément actif n'est ainsi utilisé. ^ et p sont des signaux d'horloge déphasés de 180° l'un par rapport à l'autre dont Q et ~Q~ sont les bornes de sortie. Comme on l'a décrit plus haut, du fait que dans la 10 présente invention, plusieurs circuits de comptage de division par un nombre pair sont réalisés avec une très bonne efficacité, on peut produire un circuit actif efficace à l'aide d'un circuit électronique de montre comportant des transistors MOS en forme de circuits intégrés de grande densité. 72 11278 = 2132250 REVENDICATIONS 1. Montre électronique, caractérisée en ce qu'elle comprend des transistors MOS complémentaires qui forment des compteurs annulaires constitués uniquement par des circuits 5 logiques comprenant des transistors MOS à canaux N et à canaux P. 2. Montre électronique, caractérisée en ce qu'elle comprend une source de signaux comme base de temps, un étage de division de la fréquence réduisant la fréquence d'un signal de cette source en un signal à basse fréquence par un comp- 10 teur annulaire de division par 4, un dispositif indicateur indiquant le temps à l'aide d'un signal provenant de l'étage de division de la fréquence, une source d'énergie électrique alimentant ces circuits électroniques. 3. Montre électronique, caractérisée en ce 15 qu'elle comprend une source de signaux servant de base de temps, un étage de division de la fréquence du signal de cette source en un signal dont la fréquence est inférieure à 10 Hz à l'aide d'un compteur annulaire de division par 4, un décodeur comportant un compteur annulaire excitant chaque colonne de chiffres 20 de l'indicateur de temps par le signal à basse fréquence, le dispositif indicateur étant excité par le signal du décodeur, et une source d'énergie électrique alimentant ces circuits électroniques. 4. Montre élecïr*mi étage de division de la fréquence réduisant la fréquence d'un signal de ladite source par un compteur annulaire de division par 4, un dispositif indicateur indiquant le temps à l'aide d'un signal de l'étage diviseur de la fréquence, une source d'énergie 30 électrique alimentant ces circuits électroniques, le compteur de division par 4 comprenant des circuits NON complémentaires (ou NON—ET ou bien NON-OU) comprenant des premier et second circuits logiques positifs ET—NON formés en connectant en série avec le circuit source-drain d'un transistor à effet de champ à grille 35 isolée et à canal N avec des paires de transistors à effet de champ a canal N les premier et second circuits logiques négatifs ET-NON étant formés en connectant en série avec le circuit source-drain d'un transistor à effet de champ à grille isolée et à canal P, des paires de transistors à effet de champ à canal N et à 40 canal P, les premier et second circuits logiques positifs ET-NON 72 11278 6 2132250 étant connectés en parallèle afin de former un circuit logique positif ET-NON-ET (ET-OU-NON) les premier et second circuits logiques négatifs ET-NON étant connectés en parallèle afin de former un circuit logique négatif ET-NON-ET (ET-OU-NON), lesdits 5 circuits ET-NON-ET positifs et négatifs étant connectés en série l'un avec l'autre étant disposés entre les bornes de la source d'électricité, un point de connection du circuit logique positif ET-NON-ET et du circuit logique négatif ET-NON-ET formant la première sortie et étant connecté en même 10 temps à l'entrée du circuit complémentaire NON (ou NON-ET, ou bien NON-OU), la sortiè du circuit complémentaire NON (NON-ET ou NON-OU) formant la seconde partie et étant connectée en même temps respectivement à une grille de l'un des transistors du premier circuit logique positif ET-NON et du premier circuit 15 logique négatif ET-NON, la borne d'inscription étant connectée, de plus, aux grilles des transistors du second circuit logique positif ET-NON et du deuxième circuit logique négatif ET-NON, la première borne de commande étant connectée à chaque grille des transistors qui appartiennent au premier circuit logique 20 positif ET-NON et au second circuit logique négatif ET-NON, aucune grille n'étant connectée à la deuxième borne de sortie ni à la borne d'inscription, la deuxième borne de commande, de phase opposée à la première borne de commande,étant connectée à la grille de chaque transistor qui appartient au second cir- 25 cuit logique positif ET-NON et au premier circuit logique négatif ET-NON," aucune grille n'étant connectée à la deuxième borne de sortie ni à la borne d'inscription, de .façon à former des circuits à bascule bistable, deux étages à bascule étant connectés en cascade, l'information de sortie du premier étage du cir-30 cuit à bascule étant inscrite dans.le second étage du circuit à bascule, deux bornes de commande correspondant au premier circuit à bascule et au second circuit à bascule étant de phases opposées, d'autres circuits à bascule étant montés en deux étages en cascade, toutes les bornes de commande étant réunies afin j*7 ge étant prise comme borne d'inscription du premier étage, le signal appliqué à ce premier étage étant transmis de façon à ap-paraître,, après un retard correspondant à deux bits, sur la borne ^ d'inscription, comme signal de phase opposée.