Brevet FR2132778A1 — publié le 19721124

La présente invention concerne des procédés de fabrication de dispositifs à semi-conducteurs du type dans lequel une surface serai-conductrice est dopée par implantation ionique à travers une fenêtre en une matière électriquement isolante, et une con-5 nection électrique est établie avec la surface à l'intérieur de la fenêtre. Un procédé de ce type a été proposé pour former les électrodes espacées constituant la source et le drain de transistors à effet de champ à porte isolée. La fabrication de transistors 10 à effet de champ à porte isolée soit comme composants individuels, soit sous forme de circuits intégrés a été réalisée jusqu'à présent en utilisant la diffusion comme processus" de dopage des régions espacées du drain et de la source dans une matière semi-conductrice, Toutefois, ce processus de diffusion présente de 15 sérieux inconvénients et pour les éviter,-on a adopté l'implantation ionique comme autre technique de dopage. Dans'cette technique la surface de la matière semi-conductrice est bombardée soit direc tement, soit à travers une couche de matière électriquement isolante avec des ions d'une matière d'impureté de façon qu'ils 20 pénètrent dans la surface et forment la base du dopage nécessaire . Toutefois, une difficulté rencontrée dans ce mode de dopage par: implantation ionique réside dans l'établissement d'une con-. nexion électrique satisfaisante avec la région implantée et la 25 présente invention a pour objet un procédé du type mentionné qui permet d'atténuer cette difficulté. Selon la présente invention, un procédé de fabrication d'un dispositif à semi-conducteur du type susmentionné est caractérisé en ce qu'une implantation d'ions dans la surface est 30 également effectuée à travers une partie marginale de la matière électriquement isolante entourant la fenêtre de manière à établir une région implantée s'étendant au-delà des limites de la fenêtre où la connexion électrique est établie avec la surface. 35 La présente invention est fondée sur le fait qu'il est souhaitable d'obtenir une pénétration profonde dans la surface du semi-conducteur à l'endroit où un contact doit être établi 72 12329 2 2132778 et que la concentration des ions varie sensiblement selon la distribution de G-auss sur toute la profondeur de la matière implantée. Pour atteindre une pénétration maximale, la surface du semi-conducteur peut être bombardée directement avec des ions 5 mais dans ce cas, la concentration des ions aux niveaux supérieurs de la région implantée est faible; par conséquent, la connexion électrique établie avec la région risque d'être d'un type redresseur indirect et peut en fait, être court-circuitée au corps principal de la matière semi-conductrice. La concentra-10 tion des ions dans les niveaux supérieurs de la surface du semiconducteur peut être augmentée de manière à réduire la possibilité d'un court-circuit en bombardant la surface du semi-conducteur à travers une couche de bioxyde de silicium ou autre matière électriquement isolante ; de cette manière, les faibles concentra-15 tions initiales des ions de la configuration de distribution apparaissent dans la matière isolante, mais la profondeur de " pénétration dans la surface du semi-conducteur qui peut être obtenue est très réduite en comparaison de celle qui peut être atteinte en utilisant un bombardement direct. 20 Le procédé de la présente invention permet d'atteindre une profondeur maximale de pénétration dans les limites de la fenêtre où un contact est établi avec la région implantée et permet en même temps qu'il se produise autour d'elle une implantation avec une concentration élevée aux niveaux supérieurs de manière 25 à réduire la possibilité d'un court-circuit de la connexion avec le corps principal de la matière semi-conductrice. Bien qu'on se soit référé ci-dessus plus particulièrement à la fabrication de transistors à effet de champ à porte isolée, le procédé de l'invention s'applique également à la fabrication 30 de dispositifs à semi-conducteurs différents de ces derniers. En fait, l'invention concerne généralement un procédé permettant d'établir une connexion électrique avec une surface d'une matière semi-conductrice et qui est utilisable d'une façon générale et par exemple à l'établissement de connexions électriques avec 35 les deux extrémités d'un dispositif à résistance formé dans une matière semi-conductrice. La fenêtre dans laquelle une implantation ionique se produit 72 12329 3 2132778 dans le procède' de la présente invention, peut être formée dans un mince revêtement d'une matière électriquement isolante qui recouvre toute la surface du semi-conducteur. L'implantation à travers la fenêtre et la partie marginale de la matière isolante 5 peut être effectuée à travers un masque métallique. Un épais revêtement d'une matière électriquement isolante peut être déposé pour recouvrir le dispositif après l'implantation ionique et tout l'ensemble peut-être ensuite soumis à un processus de recuit pour obtenir une répartition régulière de la . 10 concentration du dopage dans la surface du semi-conducteur. L'étape d'implantation des ions dans la surface du semi-conducteur peut être effectuée à"travers deux fenêtres pour former deux régions espacées d'implantation qui s'étendent au-delà des limites de ces deux fenêtres. Une seconde étape d'implantation peut être 15 effectuée pour étendre les régions implantées l'une vers l'autre, soit pour mettre les régions dopées en regard d'une électrode formant la porte,, comme cela est nécessaire dans le cas d'un transistor "à"effet- de: champ à porte isolée, soit pour relier les deux régions, par.un canal dopé de la surface du serai-conducteur 20 comme cela est nécessaire dans le.cas d'un dispositif résistant à seni-conducteur. " D'autres-avantages et caractéristiques de l'invention ressort iront de la description qui va suivre, faite en regard des dessins annexés et donnant à titre explicatif, mais nullement 25 limitatif, une forme de réalisation de l'invention. Sur ces dessins : la figure 1'est une vue en plan du dispositif ; la figure'2 "est une coupe suivant la ligne II-II de la figure 1 ; et 30 les figures 3A à 3F sont des vues en perspective avec coupe partielle qui illustrent les étapes successives du procédé de fabrication du dispositif représenté sur les figures 1 et 2. 72 12329 4 2132778 Le procédé qui sera décrit ci-après est utilisé pour la fabrication en série de circuits intégrés comportant chacun un grand nombre de composants interconnectés qui sont à la fois actifs et passifs. Un grand nombre des circuits sont formés simultanément 5 sur une seule plaquette d'une matière semi-conductrice au fur et à mesure que les étapes successives du procédé sont réalisées et après que la plaquette traitée a été essayée pour s'assurer de son intégrité électrique, elle est divisée en pastilles individuelles. Lesclites pastilles, qui sont finalement montées sur 10 des supports métalliques individuels, comportent chacune plusieurs transistors à effet de champ à porte isolée qui sont reliés les uns aux autres et avec des résistances et des condensateurs pour remplir la fonction désirée du circuit. La formation des transistors et des résistances implique l'implantation d'ions d'impureté 15 dans des régions définies de la matière semi-conductrice et l'établissement de connexions électriques entre les régions implantées et entre ces dernières et des pattes de liaison situées le long des bords externes de la pastille. Pour chaque transistor, il est encore nécessaire de former une électrode constituant 20 une porte qui, bien qu'elle soit isolée de la surface semi-conductrice, est en relation étroitement réglée avec cette dernière quant à la distance et la capacité. Une partie d'une pastille à circuit intégré comportant un transistor à effet de champ à porte isolée, une résistance et un condensateur, est 25 représentée sur les figures 1 et 2. En se référant aux figures 1 et 2, le tran&istor T et une résistance R présentent tous deux deux électrodes 1 et 2 qui établissent un contact respectivement avec des régions dopées espacées 3 et 4 formées dans la surface supérieure 5 du substrat 30 semi-conducteur 6 par implantation ionique. Dans chaque cas, les électrodes 1 et 2 sont placées dans des fenêtres 7 d'un mince corps à deux couches d'une matière électriquement isolante formant un revêtement uniforme 8 qui, à l'exception des fenêtres 7, est ininterrompu sur toute la surface 5 de l'élément 6. 35 Le transistor T, contrairement à la résistance R, comporte une électrode 9 formant une porte située sur le revêtement 8 entre les électrodes 1 et 2. L'électrode 9, qui est isolée 72 12329 5 2132778 électriquement et espacée précisément de la surface 5 par le revêtement 8, est exactement en regard de la région non dopée 10 du canal du substrat 6 délimitée par deux prolongements très résistifs en forme de doigt 11 et 12 des régions 3 et 4 respec-5 tivement. Dans la résistance R, les régions 3 et 4 se prolongent de la même manière, mais dans ce cas, elles sont reliées l'une à 1'-autre et forment un canal dopé très résistif 13. Des conducteurs électriques 14 destinés à former la connexion électrique externe des dispositifs T et R se prolongent à partir 10 des électrodes 1, 2 et 9 ainsi qu'à partir d'une électrode 15 du condensateur C situé sur le revêtement 8. les conducteurs 14 se prolongent à partir des électrodes 1, 2, 9 et 15 sur un corps épais en matière électriquement isolante qui recouvre le revêtement 8 et forme des parois épaisses 16 séparant les unes 15 des autres les zones actives des dispositifs individuels. L'épaisseur* du corps isolant est importante en comparaison de celle du revêtement 8 de manière à espacer suffisamment les conducteurs 14 de-la surface 5 pour éviter des effets transitoires nuisibles dans les parties avantageusement inactives du substrat 6 situées 20 entre les différents composants du circuit. Le procédé par lequel le circuit intégré représenté sur les figures 1 et 2 est fabriqué avec un grand nombre de circuits analogues sur une seule plaquette de matière semi-conductrice, sera, décrit ci-après en se référant aux figures 3A à 3F. Ces 25 figures ne- montrent qu'une partie de la plaquette ou pastille traitée au cours des étapes successives du procédé et la description concerne plus particulièrement les étapes de traitement s'appliquant au transistor T ; la partie de la plaquette représentée sur les figures 3A à 3F correspond à celle entourée 30 d'un trait mixte sur la figure 1.. La plaquette de matière semi-conductrice utilisée est obtenue par une découpe (1 0 0) dans un cristal de silicium de type N. On la nettoie et la soumet ensuite à une étape dans laquelle on provoque thermiquement la croissance d'une couche 20 o 35 de bioxyde de silicium jusqu'à une épaisseur de 250 A sur sa surface supérieure 5- La couche 20 de bioxyde de silicium constitue la base pour former sur le substrat 6 en silicium une couche 21 72 12329 6 2132778 de nitrure de silicium qui est déposée à une épaisseur uniforme o de 900 A à partir d'un véhicule gazeux. Ainsi, on obtient le revêtement en deux couches 8 de matière électriquement isolante qui, à ce stade, recouvre toute la surface 5 de la plaquette. On 5 effectue maintenant des essais électriques pour s'assurer que ce revêtement présente l'épaisseur et les caractéristiques diélectriques convenables et est exempt de trous et de défauts superficiels. On traite ensuite la plaquette enduite avec précision de la figure 3A de manière à graver successivement dans les couches 10 20 et 21, comme on le voit sur la figure 3B, les fenêtres de contact 7 des électrodes 1 et 2. le cache utilisé pour la.gravure de la couche 21 de nitrure de silicium est formé d'une couche de bioxyde de silicium qui est spécialement déposée sur la couche 21 o par un procédé au silane à une épaisseur de quelques 4 000 A. Cette 15 couche de bioxyde de silicium est enlevée par décapage jusqu'à la couche 21 aux endroits où les fenêtres 7 sont nécessaires en utilisant une solution tamponnée d'acide fluorhydrique qui agit à travers un masque de réserve photographique. La présence d'un masque de réserve photographique aux endroits nécessaires dans 20 cette étape et les étapes décrites ultérieurement du procédé de fabrication implique en soi plusieurs opérations mais celles-ci utilisent des techniques photolithographiques et de gravure qui sont bien connues dans la technique antérieure et qui ne seront pas décrites dans le présent mémoire. 25 Dès que la gravure du masque de bioxyde de silicium est terminée, la réserve photographique est enlevée et les zones de la couche 21 de nitrure de silicium qui sont mises à découvert sont ensuite gravées en utilisant un mordant à base d'acide phos-phorique. Ce mordant ne peut pas attaquer le bioxyde de silicium 30 du masque proprement dit ou de la couche sous-jacente 20 aux endroits où elle est mise à découvert par la gravure à travers la couche 21 dans les fenêtres partiellement formées 7. La formation des fenêtres 7 est maintenant terminée en utilisant la couche gravée 21 comme masque et un mordant à base d'acide fluor-35 hydrique tamponné. Ce mordant est capable d'enlever la totalité du bioxyde de silicium restant déposé par le procédé au silane ainsi que la matière déposée thermiquement de la couche 20 aux 72 12329 7 2132778 endroits où elle est mise à découvert à travers la couche 21, en laissant ainsi la plaquette enduite sous la forme représentée sur la figure 3B. On nettoie ensuite la plaquette et la traite en la soumettant 5 à l'opération représentée sur la figure 3C. Au cours de cette ope- ration, une couche 22 d'aluminium d'une épaisseur d'au moins o 10 000 A est déposée en phase vapeur sur toute la surface de la couche 21 et.est ensuite gravée à travers un masque de réserve photographique gaur enlever le métal des fenêtres 7 et des parties 10 marginales 23 du'rêvêtement 8 qui les entoure. Après avoir enlevé la réserve photographique , la plaquette est "bombardée avec des ions bore pour implanter les régions 3 et 4 de type P dans le substrat 6 en silicium de type F. La couche d'aluminium gravée 22 forme le masque pour cette opération et l'implantation ne se 15 produit que dans les zones 24 où la surface 5 est exposée à travers les fenêtres 7 et, avec une pénétration moindre, dans les zones marginales 25 entourant lesdites fenêtres. Le processus d'implantation est effectué à une température de la plaquette • 15 d'environ 21°C en utilisant une concentration de dopage de 5 x 10 2 20 ions par cm et une énergie des ions projetés de 40 000 électron-volts. le. procédé peut être mis en oeuvre en utilisant une étape "d'endommageaient de la surface" dans laquelle les régions à implanter sont soumises tout d'abord à un bombardement avec des ions d'une substance inerte, par exemple de krypton. 25 Après l'implantation des régions 3 et 4, la couche 22 est enlevée et toute la surface libre de la pastille est ensuite enduite de bioxyde.de silicium à une épaisseur de quelques o • 15 000 A par un procédé de dépôt au silane. Le dispositif est ensuite chauffé à une température comprise entre 900 et 1000°C 30 pendant 20 minutes pour augmenter la densité du bioxyde de silicium déposé par un procédé au silane et pour activer l'implant à une résistance de 70 ohms par carré. Ce recuit est également destiné à assurer une répartition uniforme du dopage dans les régions 3 et 4. Ce dispositif implanté est ensuite nettoyé et 35 la couche déposée par le procédé au silane est ensuite gravée à travers un masque de réserve photographique pour laisser, après enlèvement de la réserve photographique , les parois épaisses 16 72 12329 8 2132778 de bioxyde formant la bordure qui repose sur le revêtement 8, comme on le voit sur la figure 3D. On nettoie ensuite la pastille et la recouvre par dépôt en phase vapeur d'une couche 26 d'aluminium à une épaisseur d'au 5 moins 10 000 Â. C'est cette couche d'aluminium qui constituera les électrodes 1, 2, 9 et 15, mais la couche 26 est tout d'abord gravée comme on le voit sur la figure 3E pour former un masque pour une seconde implantation d'ions bore. La gravure est effectuée en utilisant un masque de réserve photographique et, comme on le 10 voit plus spécialement sur la figure 3E pour le transistor T, elle forme deux fenêtres rectangulaires 27 entre les régions déjà dopées 3 et 4 de la source et du drain, en laissant entre elles une bande de la ccuche 26 pour définir les limites latérales de l'électrode 9 formant la porte. Dans le cas de la résistance R, 15 une étroite bande de la couche 26 est enlevée pour former une fenêtre allongée (non représentée) couvrant toute la distance comprise entre les deux régions terminales dopées 3 et 4. Le second processus d'implantation est mis en oeuvre dans les mêmes conditions que le premier, l'implantation étant effec-20 tuée dans ce cas à travers les fenêtres 27 en créant les prolongements en forme de doigt 11 et 12 du type P à partir des régions 3 et 4 formant la source et le drain respectivement du transistor T. La définition des limites latérales de l'électrode 9 dans la couche 26 du masque entre les fenêtres 27 garantit un repérage 25 automatique des extrémités internes des prolongements en forme de doigt 11 et 12 par rapport à cette électrode. L'implantation qui se produit en même temps à travers la fenêtre allongée formée dans la couche 26 de la résistance R, crée le canal 13 de type P. (En variante, le canal 13 peut être implanté par une opération 30 antérieure spéciale du procédé et il peut être implanté en particulier immédiatement après l'implantation des régions 3 et 4 à travers une fenêtre gravée dans la couche épaisse de bioxyde de silicium qui, à ce moment recouvre toute la pastille). Ensuite, la pastille est nettoyée et est masquée avec une 35 réserve photographique pour délimiter dans la couche 26 les zones qui doivent être enlevées afin d'achever l'électrode 9 formant la porte et de former les électrodes 1, 2 et 15 ainsi que les 75 12329 9 ,l 2132778 conducteurs 14. La gravure de la couche masquée 26 pour laisser la pasti3-le à l'état représenté sur la figure 3F est suivie par l'enlèvement du masque de réserve photographique et un processus de nettoyage global. On effectue ensuite un second recuit à une 5 température par exemple de 525°C environ au-dessous du point de fusion de l'aluminium métallique. Cette étape est destinée à activer le second implant à une résistance de 2000 ohms par carré et à fritter l'aluminium des électrodes 14et 2 pour obtenir un bon contact direct avec les régions respectives 3 et 4 à l'inté-10 rieur des fenêtres 7. Les électrodes 1 et 2 établissent une connexion avec les zones 24 des régions 3 et 4 et du fait que l'implantation de ces zones a été effectuée à travers les fenêtres ouvertes 7, la pénétration est profonde à ces endro-its. Toutefois, la concentration 15 du - dopage .aux niveaux supérieurs de la surface, à l'endroit où. une connexion est établie, est faible pour la même raison. Toutefois, les zones environnantes 25 empêchent qu'il en résulte un court-circuit des électrodes 1 et 2^ avec le corps principal du substrat, de type K". L ' implantation des zones 25 à travers les zones 20 marginales 23 du revêtement 8 garantit un dopage de type P suffisant aux niveaux supérieurs de la surface 5 pour isoler chaque électrode 1 et 2 de/la matière de type IL Après le second recuit, les dispositifs individuels de la pastille et les circuits dont ils font partie sont vérifiés 25 pour détecter des défauts éventuels et s'assurer d'un fonctionnement satisfaisant dans des conditions normalisées prescrites. La pastille est ensuite divisée en fragments distincts et chacun de ces derniers est ensuite monté sur un support individuel pour établir une" connexion avec le substrat de la manière usuelle. 30 On a constaté que le procédé de fabrication décrit ci-dessus permet d'atteindre de très grands rendements et des degrés de reproductibilité et de fiabilité très élevés. Par exemple, on a obtenu un rendement de 96 $ en comparaison de 50 i<> seulement avec d'autres procédés connus. Deux aspects principaux de ce 35 procédé contribuent d'une manière importante à sa réussite et à l'intégrité électrique des dispositifs obtenus. Le premier est associé à l'établissement d'une connexion électrique entre les 72 12329 10 2132778 électrodes 1 et 2 et les régions dopées respectives 3 et 4, comme on l'a indiqué plus haut, et le second est associé au revêtement 8. En ce qui concerne les avantages du procédé et des dispositifs résultants en association avec le revêtement 8 : 5 a) l'isolation de la porte de chaque transistor à effet de champ de la pastille est réalisée par un corps monobloc de matière isolante ; ceci assure le maintien de l'uniformité des caractéristiques du transistor dans lrensemble de la pastille ; 10 b) la matière isolante du revêtement 8 est déposée au cours d'une phase initiale ; ceci favorise le maintien d'un réglage et d'un contrôle précis des propriétés désirées de la matière diélectrique et permet en outre d'effectuer un contrôle avant d'entreprendre les étapes de traitement plus compliquées 15 et plus coûteuses ; c) la surface du semi-conducteur, à la fois dans la pastille au cours du procédé et dans le fragment par la suite, est entièrement recouverte d'une matière isolante qui n'est pas interrompue à l'exception des fenêtres 7 où une con-20 nexion électrique est établie avec la surface ; ceci contri bue d'une manière importante à l'élimination d'une connexion électrique indésirable avec la surface du semi-conducteur, plus particulièrement en ce qui concerne les points soulignés dans les' paragraphes (a) et (b) ci-dessus •; 25 d) il n'y a pas d'interface bord à bord ou "verticale" entre les corps de matière isolante comme celle qui se forme lorsqu'un corps de matière isolante est développé par croissance d'une fenêtre dans une autre ; ceci réduit considérablement la formation éventuelle de défauts dans les conduc-50 teurs 14, du typé qui se manifeste aux endroits où les conduc teurs croisent des interfaces verticales. En ce qui concerne le point (d), il convient de noter que bien que les conducteurs 14 croisent les interfaces "horizontales" entre le revêtement 8 et les parois 16, ces interfaces sont pro-35 duites par la formation des parois 16 sur le revêtement 8 (plutôt que le long de ce dernier) et par conséquent, elles ne sont pas sujettes à une fissuration importante. 72 12329 " 2132778 naturellement, l'invention n'est pas limitée à la forme de réalisation décrite et représentée et est susceptible de recevoir diverses variantes entrant dans le cadre et l'esprit de 1'invention. 72 12329 12 2132778 REVEHDICATIOiB 1. Procédé de fabrication d'un dispositif à semi-conducteur, dans lequel une surface d'un semi-conducteur est dopés par implantation ionique à travers une fenêtre ménagée dans une matière 5 électriquement isolante, et une connexion électrique est établie avec la surface à l'intérieur de la fenêtre, procédé caractérisé en ce que l'implantation des ions dans la surface (5) est également effectuée à travers une partie marginale (23) de la matière électriquement isolante (6) qui entoure la fenêtre (7) de manière à 10 former une région implantée (3 ; 4) qui s'étend (en 25) au-delà des limites de la fenêtre (7) à l'endroit où une connexion électrique (1 ; 2) est établie avec la surface (5). 2. Procédé selon la revendication 1, caractérisé en ce que la fenêtre (7) est ménagée dans un mince revêtement (8) d'une 15 matière électriquement isolante qui recouvre toute la surface (5) du semi-conducteur. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'implantation des ions à travers la fenêtre (7) et la partie marginale (23) de la matière électriquement isolante est 20 effectuée à travers un masque métallique (22). 4. Procédé sslon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'un revêtement épais d'une matière électriquement isolante est déposé pour recouvrir le dispositif après l'implantation des ions et en ce qye l'ensemble est soumis ensuite 25 à un recuit. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que 1'implantation des ions dans la surface (5) du semi-conducteur est effectuée dans deux fenêtres (7) pour produire deux régions espacées (3, 4) d'implantation qui s'éten- 30 dent(en 25) au-delà des limites des deux fenêtres (7) et en ce qu'une seconde étape d'implantation d'ions prolonge les deux" régions implantées l'une vers l'autre (en 11, 12 ; en 13).