Brevet FR2125430A1 — publié le 19720929

La présente invention concerne un procédé pour produire des dispositifs à semi-conducteur qui contiennent une jonction qui peut travailler par phénomène d'avalanche. Elle s'applique particulièrement à la production de transistors à 5 avalanche pouvant servir d8 organes mémoires » Une diode p-ny telle que la jonction émetteur-base d'un transistor n-p-n. lorsqu'elle est polarisée par une tension inverse suffisamment élevée, se trouve percée et la conduction s'établit en sens inverse* Ce phénomène est connu sous 10 le nom de rupture par avalanche. Des jonctions de ce type sont typiquement formées par diffusion, au travers d'ouvertures ménagées dans des masques, d'impuretés aptes à convertir la con-ductivité de la région de diffusion. La jonction résultante se caractérise par une partie centrale plane et une partie margi-15 nale courbe entourant la première et s"étendant jusqu'à la surface. Cette forme de jonction favorise l'occurrence du phénomène de rupture à la surface ou au bord courbe de la jonction. On peut montrer qu'un tel phénomène de rupture à la surface tend à dégrader les performances de la jonction et partant cel-20 les du transistor lui-même. Divers moyens ont été préconisés pour empêcher la rupture à la surface d'un dispositif à avalanche à jonction p-n. Un moyen typique se trouve décrit dans les brevets a m é r i-cains 3.514.846 et 3.345.221. Comme décrit dans ces deux bre-25 vetSp une couche de type p se trouve formée sur le dessus d'une couche de type p+ afin d'augmenter le potentiel inverse de rupture à la surface du dispositif en sorte d'obliger la rupture à se produire en dessous de la surface. Ces deux brevets suggèrent d'utiliser au moins deux phases séparées de masquage par 30 oxyde et de diffusion pour fabriquer une diode. L'extension de ces procédés à la fabrication d^un transistor à avalanche requerrait trois ou davantage de phases séparées de masquage et de diffusion. De tels procédés relativement compliqués sont peu « souhaitables dans de nombreux cas étant donné qu'ils ajoutent 35 considérablement au coût des circuits produits. L:invention a pour objet un procédé permettant de produire un transistor à jonctions à avalanche,, particulièrement utile pour servir d-unité de mémoire.., qui ne présente pas de tendance à être le siège d'un phénomène de rupture en 40 surface et nui ne reauiert qu'un nombre relativement réduit de V 72 04751 2125430 stades, de fabrication. Le procédé selon l'invention consiste à masquer toute la surface d'une galette de semi-conducteur, hormis une partie de cette surface, à diffuser dans la partie non masquée 5 de la région superficielle une première impureté propre à convertir la conductivité d'une première région dans la galette de semi-conducteur, à faire croître sensiblement la surface de la partie non masquée de la surface de la galette de semi-conducteur, et à diffuser ensuite dans la partie non masquée de 10 la région superficielle une seconde impureté propre à convertir la conductivité d'une seconde région comprise dans ladite première région, en manière telle que la concentration des impuretés à la surface plane de la jonction se trouve établie à un niveau notablement plus faible que sous cette surface plane. 15 Ainsi, lorsqu'une tension inverse élevée se trouve appliquée sur la jonction, la rupture par avalanche se produit sous la surface et les ruptures par avalanche répétées ne dégradent par conséquent point les performances du transistor. Suivant une forme de réalisation du procédé selon 20 l'invention, un transistor à avalanche se trouve.fabriqué au moyen d'un masque d'oxyde présentant une ouverture à travers laquelle s'effectuent les diffusions de la base et de l'émetteur. Après diffusion d e la base, l'étendue latérale de l'ouverture est augmentée avant qu'il ne soit procédé à la diffusion 25 de l'émetteur. L'augmentation de l'étendue latérale de l'ouverture du masque occasionne la formation de la région superficielle de la jonction émetteur-base en une région dans laquelle la concentration des impuretés est plus faible que celle de la masse de la région plane de la jonction de telle sorte que 30 la rupture par avalanche se produise en dessous de la région superficielle de la jonction émetteur-base. Par accroissement de l'étendue de l'ouverture ménagée dans le masque, la région superficielle de la jonction émetteur-base se trouve formée plus près du collecteur du tran-35 sistor que lorsque l'étendue de ladite ouverture ne se trouve point accrue avant qu'on ne procède à la diffusion de l'émetteur. Cela tend à conduire à un plus grand nombre de court-circuits entre émetbeur et collecteur. Afin d'accroître la protection à l'égard de tels court-circuits sans augmentation de la 40 largeur effective de la base, une couche épitaxiale de type n 72 04751 3 2125430 se trouve déposée sur un substrat de type n+P après quoi une base de type p se trouve diffusée complètement dans le substrat à travers la couche épitaxiale. Comme on le verra clairement plus loin» il en résulte une diffusion latérale d e la base 5 plus grande que la diffusion verticale, ce qui procure une distance plus grande entre l'émetteur et le collecteur, réduisant ainsi les possibilités de court-circuits entre émetteur et collecteur sans augmentation de la largeur effective de la base» L'invention apparaîtra plus clairement à la lectu-10 re de la description qui va suivre„ faite en regard des dessins joints sur lesquels : - la figure 1 est une vue en coupe transversale d'un transistor fabriqué selon l'invention; - les figures 2 à 5 sont des vues en coupe transversale montrant 15 le transistor de la figure 1 à divers stades de sa fabrication; - la figure 6 est un graphique montrant la concentration en impuretés de la surface du dispositif en fonction de la distance. La galette de silicium monocristallin 11 du tran-20 sistor 10 représenté à la figure 1 se compose d'un substrat 12 constitué d'une matière de type n à faible résistivité, et d'une couche superficielle comprenant une région 14 de type n à résis-tivité plus élevée qui entoure une région 18 de type n à résis-tivité élevée. La région 18 forme avec la région 16 une jonc-25 tion p-n+ pratiquement plane. La région 16 forme également une jonction p-n 20A pratiquement plane avec le substrat 12 et une région marginale incurvée 20B avec la région 14. Lorsque la jonction p-n formée par les régions 16 et 18 se trouve polarisée en inverse à un niveau suffisamment 30 élevé, la rupture par avalanche se produit. La rupture tend normalement à se produire à la surface 22A de la jonction ou le long de la partie incurvée 22B. Une raison pour laquelle la rupture en surface n'est pas souhaitée est l'effet de discontinuité que présente la jonction sur les lignes du champ électrique. 35 Des ruptures répétées à la surface 22A tendent à endommager le dispositif et à détériorer ses performances. Si la concentration des impuretés à la surface 22A de la jonction est considérablement réduite? la rupture tend à se produire à une certaine distance de la surface le long de la partie incurvée 22B ou de 40 la partie relativement plane 22CS évitant ainsi de détériorer 72 04751 2125430 les performances du transistor. Un contact de métal 24 se trouve fixé à la région 18 qui sert d'émetteur. La couche épitaxiale 14 sert de collecteur. Un contact de métal 26 est fixé à la région 28, de 5 type n+, qui est entourée par la couche épitaxiale 14 et se trouve en contact électrique avec celle-ci. Suivant une forme de réalisation préférée du procédé selon 1'inventions un transistor du genre représenté à la figure 1 se trouve fabriqué de la manière suivante. Sur une 10 surface du substrat 12 dans lequel l'arsenic est l'impureté significative prédominante avec une concentration d'environ 18 10 atomes par centimètre cube en sorte de conférer au substrat une résistivité de type n+ d'environ 0,03 ohm par centimètre carré, on fait croître, par un procédé classique, une couche 15 épitaxiale 32 d'environ 2 microns d'épaisseur, dans laquelle l'arsenic est l'impureté prédominante avec line concentration 15 d'environ 10 atomes par centimètre cube en sorte de conférer à cette couche épitaxiale une résistivité de type n d'environ 0,5 ohm-centimètre(voir fig.2).Sur cette couche épitaxiale 32 on 20 fait aasuite croître» par ton procédé classique, une couche d'oxyde 30 de 0,8 micron d'épaisseur, typiquement constituée de bioxyde de silicium, puis on forme dans l'oxyde une ouverture. Des impuretés de bore sont ensuite diffusées, par un procédé quelconque bien connu, dans la partie centrale exposée de la couche 25 épitaxiale et dans le substrat à travers l'ouverture ménagée dans la couche d'oxyde. Les impuretés de bore convertissent la région dans laquelle elles se trouvent diffusées et qui sert de base 34 pour le transistor, d'une région de conductivité de type n qu'elle était en line région de conductivité de type p. 30 La région 34 forme une jonction p-n avec le substrat 12 et la couche épitaxiale 32. Normalement, l'extension latérale de la diffusion d'une jonction p-n est environ égale à son extension verticale; toutefois, dans le cas présent, l'extension latérale de la base 35 est d'environ 3 microns tandis que son extension verticale n'est que d'environ 2 microns. L'extension latérale accrue de la diffusion est obtenue par le fait que lorsque la diffusion dans le sens vertical atteint le substrat de type n+, la concentration des impuretés de type p est inférieure à la concen-4D trafic»11 des impuretés de type n et dès lors la diffusion verti 72 04751 2125430 cale se trouve effectivement arrêtée tandis que la diffusion latérale se poursuit dans la couche épitaxiale. La galette est ensuite soumise à l'action d'une solution tampon d'acide fluorhydrique qui élimine une épaisseur 5 d'environ 0,25 micron de la couche d'oxyde et toute impureté qui peut s'être formée sur la région exposée de la couche épitaxiale» La structure résultante est représentée à la figure 3 où le diamètre de l'ouverture dans le masque d'oxyde 36 s'est trouvé élargi, d'ire quantité 2xff. 10 Une couche de réserve photographiques typiquement une couche de KPR, est ensuite placée sur l'entièreté de la galette et,au moyen d'un procédé classiquesune seconde ouverture se trouve formée dans la couche d'oxyde, exposant ainsi une seconde région de la couche épitaxiale (voir figure 4). La ga-15 lette est ensuite placée dans un four de diffusion de phosphore dans lequel une impureté accepteuse de type n+ se trouve diffusée à travers la première et la seconde ouverture afin de former les régions 18 et 28, de type n+. Cette diffusion convertit la région 18 d'une région de conductivité de type p qu'elle 20 était en une région de conductivité de type n+ constituant l'émetteur et elle convertit la. région 28 d'une région de conductivité de type n en line région de conductivité de type n+» La hase 16 entoure la région 18 formant une jonction p-n+ ayant une partie superficielle 22AS une partie incur-25 vée 22B et une partie relativement plane 22C. La région 28 a été formée dans la couche épitaxiale 14 afin de procurer une surface à faible résistivité sur laquelle peut être déposé un contact métallique. Au moyen de procédés classiques, m contact de métal 26 se trouve formé sur la région 28 et un autre con-30 tact de métal 24 se trouve formé sur la région 18. La figure 5 montre une partie de la figure 4, à échelle agrandie. La valeur du déplacement du bord de l'ouverture formée dans le masque d'oxyde est notée xa„ Le bord de l'ouverture originelle étant utilisé comme point de référence, la 35 distance à laquelle la partie superficielle .de la jonction émet-teur-base se forme est notée x2. La distance à laquelle la jonction se serait formée si l'ouverture dans le masque d'oxyde n'avait pas été élargie avant la phase de diffusion d'émetteur est notée x^ et la partie de jonction incurvée 38 est indiquée 40 en trait interrompu. 72 04751 2125430 La figure 6 est un diagramme semi-logarithmique montrant la concentration des impuretés à la surface de l'émetteur ou de la base en fonction de la distance, comptée à partir du bord originel de l'ouverture dans le masque d'oxyde, dans 5 la direction +x. Le point x = 0 correspond au bord originel de l'ouverture avant élargissement» La courbe 1 représente la variation de la concentration des impuretés à la surface de la base en fonction de la distance comptée à partir du point x = 0„ La courbe 2 est une courbe hypothétique représentant la varia-10 tion de la concentration des impuretés à la surface de l'émetteur en fonction de la distance, en supposant que les diffusions d e l'émetteur et d e la base ont toutes deux été effectuées à travers l'ouverture originelle non élargie» La courbe 3 représente la variation de la concentration d'impuretés à la 15 surface de l'émetteur, obtenue par la mise en oeuvre du procédé selon l'invention, c?est-à-dire après que l'ouverture dans le masque d'oxyde ait été élargie d'une quantité xa avant la phase de diffusion d e l'émetteur. La valeur de l'ordonnée y^ du point d'intersection 20 des courbes 1 et 2 est la concentration d'impuretés qui aurait été obtenue à la surface d'une jonction p-n formée par diffusion d'impuretés dans la base et dans l'émetteur à travers l'ouverture originelle non élargie» La valeur de la concentration d'impuretés le long du substrat d'une telle diode serait à peu près 25. égale à cette valeur de la concentration d'impuretés à la surface de la jonction* Comme discuté plus haut» cette situation n'est pas souhaitable car la rupture par avalanche dans ce cas tendrait à se produire le long de la surface de la jonction p-n.-détériorant les performances du transistor» Il est par consé-30 quent souhaitable de réduire la concentration des impuretés à la surface de la jonction sans affecter la concentration dans la masse, en manière telle que la rupture se produise sous la surface. La courbe 3 montre la variation réelle de la con-35 centration d'impuretés à la surface de l'Jémetteur en fonction de la distance. Cette courbe est identique à la courbe 2;j sauf qu'elle se trouve décalée par rapport à celle-ci d-une distance xa. Cette distance de décalage de la courbe 3 par rapport à la courbe 2 est déterminée en déplaçant la courbe 2 dans la 40 direction +x jusqu'à ce qu'elle intersecte la courbe 1 en un 72 04751 2125430 point d'ordonnée y2 qui est au moins inférieure d'un ordre de grandeur à l'ordonnée y^ . La valeur du décalage xa est la valeur effective dont doit être élargie l'ouverture avant la diffusion de l'émetteur afin d'abaisser la concentration des 5 impuretés à la surface de la jonction9 de manière à assurer que la rupture par avalanche se produise sous la surface de la jonction. L'abscisse du point d'intersection des courbes 1 et 2 représente la distance latérales, comptée à partir 10 du bord originel de l'ouverture formée dans le masque d'oxyde, du point où se trouve formée la région superficielle de la région p-n si les diffusions d'émetteur et de base avaient été effectuées à travers exactement la même ouverture. L'abscisse x2 du point d'intersection des courbes 1 et 3 représente la 15 distance, comptée à partir du bord originel de 1 » ouverture s, du point où se trouve formée la région superficielle de la jonction réelle émetteur-base. Il est clair que l'abscisse x2 est plus positive que l'abscisse x^9 et par conséquent la région superficielle de la jonction p-n formée lorsque l'ouver-20 ture dans le masque est élargie d'une quantité xa avant d'effectuer la diffusion d'émetteur, est située le long de la surface du transistor en un point plus éloigné du bord de l'ouverture originelle et plus proche du collecteur de type n que dans le cas où les diffusions de base et d'émetteur se trouvent 25 effectuées à travers la même ouverture. Cette réduction de la distance entre l'émetteur et le collecteur tend à provoquer des court-circuits entre émetteur et collecteur, ce qui n'est évidemment guère souhaitable. Une solution pour éviter ces court-circuits con-30 siste à accroître l'extension latérale de la diffusion de la base sans modifier l'extension latérale de la diffusion de 1'émetteur. Une extension accrue de la diffusion latérale de la base assure line distance initiale plus grande entre le bord originel de l'ouverture non élargie et le collecteur de 35 "type n que dans le cas normal. Cette distance accrue compense l'extension accrue de la diffusion latérale de l'émetteur, provoquée par l'élargissement de l'ouverture avant la phase de diffusion d e l'émetteur. Un procédé classique utilisé à cet effet consiste LQ à accroître 15extension de la diffusion verticale de la base 72 04751 2125430 puisque l'extension de la diffusion latérale est généralement directement proportionnelle à la diffusion verticale. Ce procédé a cependant pour effet non souhaitable d'accroître la largeur effective de la base du transistor et par conséquent de limiter 5 les paramètres de celui-ci tels que le facteur bêta et le temps de transit dans la base. Le procédé préconisé par la demanderesse pour résoudre ce problème consiste à accroître l'extension de la diffusion latérale de la base sans accroître la largeur effective 10 de celle-ci. Pour ce faire, comme expliqué plus haut en se référant à la figure 2, une couche épitaxiale 32, de type n, se trouve déposée sur un substrat 12, de type n+, et on diffuse dans le substrat une matière de type p servant à constituer la base 34 du transistor, à travers la couche épitaxiale. Il en 15 résulte ainsi un accroissement de l'extension de la diffusion latérale d e la base sans accroissement de la largeur effective de celle-ci. Il est bien évident que la forme de réalisation spécifique décrite plus haut n'a pour but que d'illustrer les 20 principes généraux de l'invention et que diverses modifications peuvent être apportées sans s'écarter de l'esprit de l'invention. Par exemple, la région base peut être rendue photo-sensible en manière telle que soit formé un transistor à photo-avalanche. De plus, des matières autres que celles qui ont été spé-25 cifiées plus haut peuvent évidemment être utilisées tout aussi bien. En outre, le substrat peut être utilisé comme émetteur et la région de type n+ être utilisée comme collecteur. 72 04751 9 2125430 REVENDICATIONS 1. Procédé pour produire ion dispositif à semi-conducteur qui comporte une jonction, consistant à masquer toute la surface d'une galette de semi-conducteur5hormis une partie de cette surface, à diffuser dans la .partie non masquée de la ré- 5 gion superficielle une première impureté propre à convertir la conductivité d'une première région dans la galette de semi-conducteur, et à diffuser dans la partie non masquée de la région superficielle une seconde impureté propre à convertir la conductivité d'une seconde région comprise dans la première région, 10 caractérisé en ce qu'on fait croître sensiblement la surface de la partie non masquée de la région superficielle de la galette de semi-conducteur avant de diffuser la seconde impureté,en manière telle que la concentration des impuretés à la surface plane de la jonction se trouve établie à un niveau notablement 15 plus faible que sous cette surface plane. 2. Procédé selon la revendication 1„ dans lequel la galette de semi-conducteur utilisée comprend un substrat à faible résistivité, caractérisé en ce qu'une couche épitaxiale ayant une résistivité relativement élevée et le même type de 20 conductivité que le substrat, se trouve formée-sur le substrat?, une couche masque se trouve formée sur la couche épitaxiale, une ouverture se trouve formée dans la couche masque en sorte d'exposer une région de la couche épitaxiale,et l'étendue de ladite ouverture se trouve accrue après la diffusion de la première 25 impureté, en manière telle que la jonction p-n résultante formée après la seconde diffusion soit susceptible d'être le siège d'une rupture par avalanche sous la surface plane. 3. Procédé selon la revendication 2, caractérisé en ce que, après qu'ait été accrue l'étendue de la première 30 ouverture, une seconde ouverture se trouve formée dans la couche masque, en manière telle qu'une région épitaxiale située s as la seconde ouverture se trouve convertie d'une région à ré: is-tivité relativement élevée qu'elle était en une région à résistivité relativement faible. 35 4. Procédé selon la revendication 2S caractérisé en ce que la première impureté se trouve diffusée complètement à travers la couche épitaxiale.