Brevet FR2135198A1 — publié le 19721215

La présente invention concerne un transistor à effet de champ destiné à constituer un élément de mémoire stable, modifiable électriquement. Il est déjà connu qu'une charge peut 5 être mise en mémoire dans une structure de grille métal-isolant-silicium, telle que, par exemple, un transistor à effet de champ formé de métal-alumine-silicium (MAS) ainsi qu'un bloc formé de métal-Si^N^ - SiOg - silicium (MNOS) ou un bloc formé de métal-Al205-Si05-silicium (MAOS). 10 le stockage en mémoire de la charge dans la matière isolée ou à l'interface de deux couches juxtaposées de matières isolées du transistor à effet de champ, a lieu lorsqu' est appliqué tin voltage de grille qui est supérieur à tin voltage prédéterminé. Il en résulte que la charge stockée fait 15 varier le voltage de seuil Vth de la cellule de transistor à effet de champ, la variation de la coupure du Vth peut être utilisée pour un dispositif de mémoire. Dans les dispositifs à seuil variable de la technique antérieure, une région parasite est prévue 20 avec la même structure que la région de grille ou simplement une structure métal-bioxyde de silicium, c'est-à-dire un semi-conducteur MOS. L'expression "région parasite" employée ici désigne une zone dans laquelle une couche conductrice est placée sur une mar-tière isolante et forme une structure métal-isolant-silicium 25 (MIS) sauf pour la portion d'un transistor à effet de champ qui forme la région de grille. Dans un dispositif de mémoire intégré, la matière conductrice, c'est-à-dire le métal, qui connecte les électrodes de grille voisine, a un effet perturbateur supé-30 rieur à celui des autres portions de conducteur de connexion, parce que le voltage maximal peut être appliqué à la couche lorsqu'un signe logique "1" est écrit dans le transistor de mémoire. La présente invention concerne un nouveau transistor à effet de champ à canal H pour mémoire, qui 35 consiste en minces couches de bioxyde silicium déposé par croissance thermique et d'oxyde d'aluminium déposé par vaporisation chimique. Elle a pour objet un transistor à effet de champ à grille isolée pour mémoire comprenant un subs-40 trat semi-conducteur, des régions d'émetteur, de grille et de col 72 15364 2.- 2135198 lecteur, la région de grille comprenant une matière isolante de grille disposée entre l'émetteur et le collecteur, cette matière étant une couche d'oxyde et une seconde couche de matière isolante sur cette couche d'oxyde, des porteurs pouvant être stockés 5 sur elle, et une électrode de grille sur cette seconde couche isolante, transistor caractérisé en ce- qu'une couche conductrice est connectée à l'électrode grille, et une couche de matière isolante de même type que la matière de la seconde couche isolante est prévue en contact avec le substrat au-dessous de la couche 10 conductrice, dans une portion excluant au moins la région de grille• Cette mémoire à semi-conducteur métal-aluminium-oxyde (MAOS) est non volatile, programmable électriquement, modifiable électriquement pour écriture et effaçage, 15 et lecture non destructrice. Elle conserve les données pratiquement indéfiniment. la grille est une mince couche d'o- o xyde dont l'épaisseur est comprise entre 25 et 200 A. la description ci-après est faite 20 avec référence aux dessins annexés t - la figure 1 est un schéma d'une portion d'un dispositif suivant l'invention, - la figure 2 est une coupe verticale par les lignes II-II de la figure 1, 25 - la figure 3 est un schéma montrant les caractéristiques de voltages de seuil de l'invention et particulièrement le courant de collecteur en fonction du voltage de grille, - les figures 4 à 9 sont des vues 30 en coupe transversale montrant les étapes successives de fabrication d'un transistor MIS de l'invention, une seule pastille étant représentée, - la figure 10 est un diagramme d'une matrice de cellule de mémoire à quatre bits employant le dis- 35 positif de l'invention, - la figure 11 est une représentation des ondes d'impulsions pour l'écriture, la lecture et l'ef-façage, - la figure 12 est une vue en coupe 40 agrandie du transistor MAOS montrant comment les électrodes de 72 15364 3.- 2135198 métal pour l'émetteur, le collecteur et la grille sont connectées à ces régions. - la figure 13 est un schéma d'une unité de mémoire avec des décodeurs d'adresse X et Y et leurs 5 composants associés, - la figure 14 montre le décalage du voltage de seuil en fonction du voltage de grille, - la figure 15 montre la décroissance du décalage positif dans le voltage de seuil en fonction du 10 temps. les figures 1 et 2 représentent un dispositif de mémoire intégré à quatre bits comprenant des transistors de mémoire TR11, ÏR12, TR21 et TR 22. Un bloc est représenté dans la figure 12. Le dispositif de mémoire comprend un 15 substrat en silicium 1 de type P, des régions d'émetteur 2 S et 12S de type N* et des régions de collecteur 2D et 12D de type N+. De minces couches de bioxyde de silicium 3 et 13 sont amenées o par voie thermique à une épaisseur d'environ 50 A. Aux endroits indiqués dans la figure 2f une couche d'oxyde d'aluminium 4 est 20 formée par déposition chimique de vapeur, avec une épaisseur d1-o environ 700 A. Une couche épaisse de bioxyde de silicium 5 est alors formée, comme le montre la figure 2, une électrode d'aluminium 6G- est formée pour chaque contact de grille, des électrodes 6S et 16 S sont prévues pour le contact d'émetteur et des élec-25 trodes d'aluminium 6D et 16D sont prévues pour les contacts de collecteur. La structure illustrée prévoit des régions de grille 7 et 17» ayant une structure "MAOS" telle que définie plus haut. Le dispositif comprend, également, une région parasite 8 de structure "MOAS". 30 Les figures 3A et 3B montrent les caractéristiques V-I du dispositif à la région de grille 7 et à la région parasite 8 respectivement. Dans la figure 3, le voltage de seuil initial de la région de grille 7» est indiqué en Vtho et peut 35 être, par exemple, de trois volts. Vth1 indique -1e voltage de seuil décalé de la région 7 après application d'un voltage de grille plus élevé que la valeur de seuil donnée (par exemple +40 volts pour 100 m/sec). Dans ces conditions, le voltage se rait par exemple de 19 volts» 40 V"thO signi:f'ie le niveau "0" dans la 72 15364 4.- 2135198 mémoire et Vth1 est le niveau pour la valeur logique "1M dans le fonctionnement de la mémoire. L'information stockée dans le transistor de mémoire devrait être lue en appliquant un voltage convenable qui est compris entre et , entre l'électrode 5 de grille 6 G- et l'électrode de source 6 S. Dans un transistor "MAOS", c'est-à-dire métal-oxyde d ' al.umi nium-bioxyde de silicium-silicum, le voltage de seuil peut être coupé et inversé par le voltage de grille» Le voltage de seuil Vth peut être décalé de VthO à Vth1 10 en appliquant un voltage de grille positif plus élevé que la première valeur critique donnée, tel que par exemple + 40 volts. La valeur Vth peut alors passer de Vth1 à 7th0 en appliquant un voltage de grille inférieur à la seconde valeur critique, telle que - 40 volts, par action réversible, 15 La région parasite consiste en un type "MOAS" c'est-à-dire métal-bioxyde de silicium épais - oxyde d'aluminium - silicium, comme montré dans les figures 2 et 12» La composition métal-oxyde d1 aluminium-silicium (MAS) peut, également être utilisé au lieu de la structure "MOAS" » 20 Le voltage de seuil des structures MOAS et MAS dans la zone de la région parasite peut être décalé en direction positive, unidirectionnelle, en appliquant un voltage plus élevé à l'électrode métallique de grille que le voltage indiqué, indépendamment du type de voltage appliqué. 25 La fabrication du présent dispositif est décrite ci-après avec référence aux figures 4 à 9. la figure 4 montre un substrat semi-conducteur 1 du premier type de conductibilité (tel que par exemple de type P) ayant des régions d'émetteur et de collecteur 2 S et 2 D du second type de conductibi-30 lité N+. Ceci peut être formé en utilisant une technologie de transistor planaire comprenant des masquages par oxydes, des techniques de photorésistance et de diffusion d'impuretés. En particulier, le corps de silicium de type P est couvert par une couche thermique d'oxyde de silicium (non représentée), de par o 35 exemple 8 000 A d'épaisseur. Cette couche est attaquée chimiquement sélectivement par une technique de photorésistance et par diffusion de phosphore à travers une fenêtre de la couche dans le corps de silicium pour rendre les régions de source 2 S et de collecteur 2 D de type F. Le nouveau bioxyde de silicium thermi-40 que 3 est réalisé entre les régions d'émetteur et de collecteur 72 15364 5.- 2135198 2 S et 2 D., comme la premiere couche isolée d'une région de o grille. L'épaisseur de cette couche peut être de 25 A à environ 0 200 A. Cette épaisseur a une grande importance pour l'effet de mémoire et pour déterminer le voltage de seuil du dispositif. 0 5 De préférence, on choisit une épaisseur de 50 A parce qu'un porteur peut alors être passé à travers la mince couche d'oxyde par l'effet dénommé "effet tunnel". En réalité, le voltage de seuil initial V^q dans la figure 4 peut être décidé en choisissant une épaisseur de la première couche de bioxyde de silicium 3 et/ 10 ou la seconde couche isolante, telle que l'oxyde d'aluminium. Plus ces couches sont épaisses, plus élevé est le VthO* Si, par exemple, la première couche o de bioxyde de silicium a une épaisseur de 50 A et la couche d'o- O xyde d'aluminium une épaisseur de 700 A, le "V^g est d'environ 15 trois volts. D'après de nombreux essais, un accroissement de la mémoire du porteur a été observé lorsque certaines impuretés, telles que l'or, l'argent ou le. silicium sont déposées par vaporisation sur la couche de SiOg à son interface avec AlgO^ ou SijN^ de la région de grille. On considère que ces impuretés ac-20 croissent la densité inconnue du niveau capteur à l'interface des deux couches isolantes. La suite des étapes est montrée dans la figure 5 et concerne le dépôt de la seconde et de la troisième couche isolante sur la surface du corps de silicium recouvrant 25 la première couche de dioxyde de silicium 3. La seconde couche isolante 4 est de l'oxyde d'aluminium formé à une épaisseur com- o prise entre 500 et 2000 A par la pyrolise de chlorure d'aluminium dans une ambiance carbone-bioxyde d'hydrogène. De préférence, o on choisit une épaisseur de 700 A. L'oxyde d'aluminium est sou-30 mis à un traitement thermique entre 850 et 950°C, de préférence 900°C et à un revenu dans 0^ pendant 30 minutes à deux heures. Après cela, la couche isolante traitée 5 de bioxyde.de silicium est déposée sur l'oxyde d'aluminium 4 avec une épaisseur d'environ 4000 A. 35 La figure 6 montre l'étape du pro cédé consistant à ouvrir certaines fenêtres dans la seconde et la troisième couche isolante. La fenêtre S G- dans la troisième couche est formée en correspondance à un contact d'électrode de • grille. Les fenêtres 5S et 5D à travers deux couches, sont for-40 mées en correspondance à un contact d'électrode d'émetteur et d' 72 15364 6.- 2135198 électrode de collecteur respectivement, en utilisant une technique de photorésistance et d'attaque chimique. Après dépôt de la quatrième couche isolante, on forme une couche épaisse de bioxyde de silicium, O 5 de préférence de 10 000 A d'épaisseur, avec des fenêtres 5G, 53 et 5 D (figures 7 et 8). Le procédé par lequel la couche de bioxyde de silicium est formée est divisé en deux étapes qui facilitent 1*ouverture des fenêtres et 1'obtention de la couche é— paisse 5. 10 Enfin, le transistor à effet de champ représenté dans la figure 9, est obtenu après dépôt de couches métalliques conductrices comprenant des électrodes de grille, d'émetteur et de collecteur 6G-, 63 et 6 D respectivement. Les couches conductrices métalliques peuvent, par exemple, être for-15 mées d1 aluminium. Si on utilise du nitrure de silicium Si^N^ au lieu d'oxyde d'aluminium, le substrat semi-conducteur doit être un silicium de type N avec des régions d'émetteur et de collecteur de type P, pour obtenir un transistor à effet de 20 champ à grille isolée et canal P. Les autres étapes du procédé sont les mêmes que pour le dispositif "MAOS" décrit ci-dessus, sauf que l'oxyde d'Al est remplacé par le nitrure de silicium. Le dispositif de mémoire "MAOS" a une structure distincte comme montré dans les figures 1 2 et 12. 25 Le dispositif à 1* état initial est un transistor à effet de champ de type à canal N avec un voltage de seuil relativement bas, par exemple 4 - 0,5 volts. L'effet de mémoire est caractérisé par un glissement de décalage du voltage de seuil de grille initial sous l'application d'une impTilsion de grille positive au-dessus d'un 30 certain voltage critique. La figure 14 montre qu'avec un voltage critique de 22 volts, on a obtenu un décalage de voltage de seuil de 4 volts à 18 volts, par application positive d'un voltage de grille de 40 volts pendant 10 micro-secondes. Après ce décalage positif de voltage de seuil (opération d'inscription en mémoire) 35 une application négative d'un voltage de grille - 40 volts pendant 10 micro-secondes, a été nécessaire pour rétablir le voltage de seuil à son état initial (opération d'effaçage de mémoire) L'expérience a montré que le.s caractéristiques de dispositifs, telles que I^g/V^ restaient pratiquement inchangées après plus 40 de 100 000 opérations d'inscription et d'effaçage. 72 1536U 7._ 2135198 les décalages de voltage de sauil sont considérés comme devant être attribués principalement à une charge et décharge des électrons dans les centres capteurs localisés près de l'interface entre aluminium et bioxyde de silicium. 5 Le transfert de charge entre l'interface aluminium-bioxyde de silicium et le substrat en silicium à travers la mince couche de bioxyde de silicium, est expliqué par le mécanisme Tunnel de type Fowler - Nordheim. Le montant de stockage de charge, le décalage du voltage de seuil dépendent à la fois de la durée et de ' 10 l'amplitude des impulsions de voltage de grille appliquées. Les temps minimaux d1 écriture et d'effaçage sont inférieurs à une micro-seconde et une milliseconde respectivement. Le temps de lecture est d'environ 50 nano-secondes. La figure 15 montre les caractéristiques de stockage en mémoire. La demi durée de vie g 15 de la mémoire stockée est d'environ 10 heures à 150°C et infime à la température du local. Les figures 10 et 11 montrent l'opération d'écriture, de lecture et d'effaçage. Si, comme dans la technique antérieu-20 re connue, la région parasite d'un dispositif consiste en MOS ou MAOS, le voltage de grille élevé pour écrire un signe logique "1" appliqué sur la couche conductrice de la région parasite forme un canal inverse (tel qu'un canal N). En raison de cela, les régions d'émetteur et de collecteur de chaque transistor auront 25 leur voltage changé pour être de la même valeur (c'est-à-dire court-circuité). Dans la présente invention, la région parasite consiste en une structure MAS ou MOAS distincte de la structure MOS ou MAOS. Dans cette disposition, il n'y a pas création d'un canal inverse parce que, avec l'oxyde d'aluminium, il existe un 30 porteur négatif effectif qui créee une interface porteuse positive entre l'aluminium et le silicium. Même si un voltage très élevé est appliqué à la couche conductrice, le voltage de seuil de la région parasite sera décalé positivement, comme le montre la caractéristique de la figure 5. Dans ces conditions, les voltages 35 d'émetteur et de collecteur de chaque transistor,sont montés indépendamment l'un de l'autre. En raison de sa structure simple, le dispositif MAOS peut être facilement fabriqué sur une large échelle par technique de circuits intégrés. Une mémoire de seule 40 lecture à 256 bits programmable électriquement (ROM) et modifiable 72 15364 8.- 2135198 électriquement (écriture effaçage) a été fabriquée avec pleine capacité de décodage sur une seule feuille. La figure 13 montre un diagramme par blocs des décodeurs de ce type (MA0S - ROM) 18 et 19 avec décodeurs d'adresse X et T. Les circuits décodeurs X 5 doivent être séparés électriquement du reste des circuits par des techniques d'isolation. est le signal d'entrée de commande d'effaçage. § est le signal de cadence des adresses X pour la commande du potentiel, Sq est un substrat de cellule de mémoire isolée du décodeur d'adresses X, Sx est le substrat de décodeur 10 d'adresse. La figure 10 montre un schéma des circuits de la. mémoire MAOS dans lequel, seule une mémoire à quatre bits est représentée. Les transistors de mémoire et M^ sont tous de type MAOS. Les références VDD' Rout1 et 15 Rou^2 désignent respectivement le conducteur de puissance continue et les signaux de lecture 1 et 2. La figure 11 indique les modèles d'ondes puisées dans les opérations réelles de la mémoire, telles que l'écriture, la lecture et 1'effaçage. 20 Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour cela sortir du cadre de l'invention. 72 15364 9._ 2135198 REVENDICATIONS 1Transistor à effet de champ à grille isolée pour mémoire comprenant un substrat semi-conducteur, des régions d'émetteur, de grille et de collecteur, la région 5 de grille comprenant une matière isolante de grille disposée entre l'émetteur et le collecteur, cette matière étant une couche d'oxyde et une seconde couche de matière isolante sur cette couche d'oxyde, des porteurs pouvant être stockés sur elle, et une électrode de grille sur cette seconde couche isolante, transis-10 tor caractérisé en ce qu'une couche conductrice est connectée à l'électrode grille, et une couche de matière isolante de même type que la matière de la seconde couche isolante est prévue en contact avec le substrat au dessous de la couche oonductrice, dans une portion excluant au moins la région de grille. 15 2.- Transistor suivant la revendi cation 1 caractérisé en ce que la seconde couche de matière isolante est constituée par de l'oxyde d'aluminium AlgO^. 3.- Transistor suivant la revendication 1, caractérisé en ce que le substrat semi-conducteur est 20 de type P, les régions d'émetteur et de collecteur sont de type N et la seconde couche isolante est en oxyde d'aluminium. 4.- Transistor suivant la revendication 3, caractérisé en ce qu'une couche épaisse d'oxyde de silicium est prévue entre la couche conductrice et la couche d'oxyde 25 d'aluminium. 5.- Transistor suivant la revendication 1, caractérisé en ce que* le substrat semi-conducteur est de type N, les régions d'émetteur et de collecteur sont de type N, et la seconde couche de matière isolante est en nitrure de 30 silicium. 6.- Transistor suivant la revendication 5, caractérisé en ce que la couche épaisse d'oxyde de silicium est déposée entre la couche conductrice et la couche de nitrure de silicium.