Brevet FR2124219A1 — publié le 19720922

L'invention concerne un réseau de mémoires, et en particulier un réseau ayant des dispositifs du type pouvant prendre au moins deux niveaux de seuil. Les transistors à effet de champ, tels que les transistors 5 métal-nitrure-oxyde-silicium (MNOS) pouvant prendre deux états de seuil stables, peuvent être fabriqués par des techniques de-circuits intégrés à grande échelle, pour obtenir des réseaux de mémoires à grande capacité, de faibles dimensions^de densité d'information élevée, et d'un coût réduit. Il est souhaitable de pouvoir accéder à ces réseaux à l'aide de circuits de 10 commande qui sont eux-mêmes intégrés dans le réseau de mémoires, ou qui peuvent être aisément reliés à ces réseaux de mémoires. Dans la configuration de ces circuits de commande, l'un des paramètres dont il doit être tenu compte est le potentiel élevé, de 30 V ou davantage, nécessaire pour être appliqué aux bornes de l'isolant des 15 transistors MNOS, pour mettre ceux-ci dans leurs états stables. Dans les circuits connus de l'art antérieur, des impulsions bipolaires d'une amplitude de, par exemple, - 30 V dont il découle une oscillation de la tension totale de 60 V sont utilisées. Ces impulsions sont appliquées par les circuits de commande aux électrodes de commande des transistors du réseau. Les circuits 20 de commande doivent donc avoir des potentiels de coupure très supérieurs à, par exemple, 60 V. ' . Les circuits intégrés normalement employés pour les circuits de commande ne peuvent pas supporter de tels potentiels de coupure. Leurs potentiels de coupure se trouvent dans une gamme comprise entre 15 et 20 V 25 - moins de la moitié de ceux nécessaires lorsqu'un réseau de mémoires fonctionne de la manière classique décrite ci-dessus. Pour que les circuits intégrés puissent fonctionner avec des potentiels de coupure supérieurs, il faut compromettre d'autres caractéristiques des dispositifs. Par exemple, pour accroître le potentiel de coupure drain-gâchette d'un excitateur à 30 transistor MOS, l'épaisseur d'oxyde doit être augmentée. Lorsque cette épaisseur croît, la conductance de transfert du dispositif décroît, et sa tension de seuil croît. De façon similaire, pour accroître le potentiel de coupure drain-source d'un dispositif, l'espace compris entre sa source et son drain doit augmenter. Pour délivrer le même courant que précédemment, 35 le dispositif doit être plus grand, ce qui nécessite une surface de plaquette supérieure, et par conséquent, une réduction de la densité de masse. Selon une alternative, le potentiel de coupure des transistors excitateurs peut 71 39263 2124219 être accru par certaines phases de traitement. Cependant, ce procédé accroît également la complexité et l'espace nécessaire. Ainsi, pour réduire le coût et/ou la difficulté de fabrication, il est extrêmement important que les niveaux de potentiel et les impulsions appliquées à, et fournies 5 par.le circuit de commande,(pour positionner les dispositifs MNOS),soient relativement faibles. Quelques procédés connus de l'art antérieur utilisent des projets à moitié satisfaisants pour obtenir un fonctionnement des réseaux MNOS à faible niveau de tension. Dans ces projets, le niveau de seuil d'un dispo-10 sitif sélectionné peut être établi,par exemple,en appliquant une première impulsion (par exemple,+ 15 V) à son électrode de commande et une impulsion de polarité opposée (par exemple, - 15 V) à son substrat et à sa source et/ou son drain. Le problème, en ce qui concerne ces projets, est que les dispositifs non sélectionnés sont perturbés (par exemple, une impulsion de 15 V 15 est appliquée à leurs régions isolantes), ce qui conduit à des réseaux de mémoires qui fonctionnent, au mieux, marginalement. Il est bien établi qu'un champ électrique d'une certaine polarité appliqué à la région isolante d'un dispositif MNOS le met dans son état stable, et qu'un champ de polarité opposée appliqué à la région isolante 20 de ce dispositif le met dans un autre état stable. Cependant, le fonctionnement des dispositifs interconnectés, comme dans un réseau, pose des problèmes considérables. Dans un réseau ayant un substrat semi-conducteur, le substrat est commun à tous les dispositifs, et lorsque ce substrat est puisé, ceci affecte tous les dispositifs. Dans un réseau également, l'électrode de 25 gâchette d'un dispositif sélectionné est commune aux électrodes de gâchette de quelques dispositifs non sélectionnés, et les électrodes de source et de drain des dispositifs sélectionnés sont communes aux électrodes de source et de drain de quelques dispositifs non sélectionnés. L'application des potentiels nécessaires pour positionner un dispositif sélectionné affecte chaque 30 autre dispositif du réseau. Par conséquent, il est fondamental, dans un réseau, de pouvoir placer un. dispositif Sélectionné dans l'un de deux états stables, sans perturber les autres dispositifs du réseau. La présente invention peut être mise en pratique dans un réseau de matrices de dispositifs semi-conducteurs à effet de champ, disposés 35 en rangées et colonnes, et formés sur un substrat semi-conducteur, chaque dispositif ayant une électrode de commande et une première et une seconde électrode définissant les extrémités d'un trajet de conduction, du type à 71 39263 3 2124219 au moins deux niveaux de seuil. Les dispositifs sont disposés en rangées et colonnes, les dispositifs d'une rangée ayant leurs trajets de conduction branchés entre deux lignes de bits, et les dispositifs d'une colonne ayant leur électrode de commande reliée en commun à une ligne de mots. Des moyens 5 sont prévus pour appliquer un premier et un second potentiel, la différence entre ce premier et ce second potentiel étant égale bu supérieure à une valeur de référence donnée, ces potentiels étant appliqués aux dispositifs, dans un sens inhibant ou accroissant la conduction, pour positionner certains des dispositifs, dans l'un ou l'autre de leurs états de seuil. -10 Selon un mode préféré de réalisation de l'invention, le substrat est couplé au dispositif de commutation. D'autres caractéristiques et avantages de l'invention ressor-tiront de h description qui va suivre, donnée uniquement à titre d'exemple non limitatif, en référence au dessin annexé dans lequel : 15 - la figure 1 est un graphique représentant la tension de seuil (VT) en fonction du potentiel appliqué gâchette-substrat, et illustrant les caractéristiques bistables des dispositifs utilisés dans l'invention; - la figure 2 est un schéma d'un réseau de matrices et du circuit de commande du réseau conformément à l'invention; 20 - la figure 3 est un schéma de quelques formes d'ondes associées au circuit de la figure 2; - les figures 4a, 4b, 4c, 4e et 4f sont des schémas d'un élément classique du réseau de la figure 2, sous diverses conditions de polarisation; et 25 - la figure 5 est un schéma d'un réseau de matrices et du circuit de commande du réseau conformément à l'invention. Les dispositifs semi-conducteurs utilisés dans la mise en pratique de l'invention ont une tension de seuil variable qui peut être établie à l'une ou l'autre de deux séries de valeurs, en appliquant un 30 potentiel d'amplitude supérieure à l'amplitude donnée entre la gâchette et le substrat du dispositif, et qui maintient la tension de seuil (V^,) à laquelle ils sont placés pendant un temps considérable. Les transistors à effet de champ bistables, ayant une structure semi-conductrice métal-isolant (MIS) dans laquelle des charges peuvent être emmagasinées, font partie de 35 cette classe de dispositifs. Un exemple typique,mais non limitatif du type de transistors décrit ci-dessus, est un dispositif dont la couche isolante est une double 71 39263 4 2124219 couche de nitrure de silicium et de bioxyde de silicium, appelé généralement dispositif MNOS (métal-nitrure-oxyde-silicium). Ce transistor peut être fabriqué par des techniques classiques métal-oxyde-semi-conducteur (MOS), mais, juste avant la métallisation, l'oxyde de la gâchette est rendu très 5 fin et une couche de nitrure est déposée entre le bioxyde de silicium et la gâchette du dispositif. Le transistor ainsi obtenu peut être, soit du type P, soit du type N, et comporte une première et une seconde électrode définissant les extrémités d'un trajet de conduction, et une électrode de gâchette utilisée pour la commande du niveau de conduction dans ce trajet. 10 Le transistor a les mêmes caractéristiques générales qu'un dispositif classique MOS, mais l'adjonction de la couche de nitrure isolante sur la région d'oxyde mince permet l'emmagasinage de charges entre les deux isolants, ce qui permet d'obtenir les caractéristiques représentées sur la figure 1. Cette figure 1 est une représentation idéale de la courbe 15 d'hystérésis de la tension de seuil (V^) d'un dispositif de conductivité de type P, en fonction de la tension appliquée gâchette-substrat (V cc) Gbb d'un dispositif classique, tel que décrit ci-dessus. La tension de seuil (V^) est définie comme le potentiel de gâchette pour lequel le courant peut commencer à circuler dans le trajet de conduction du transistor. Le point 20 marqué V correspond à la valeur faible de V , et le point marqué V„„ IL I TU correspond à sa valeur élevée. V_T peut être, par exemple, égal à - 2 V, J-Li + - et V-,. peut être égal à - 6 V. Les tensions de référence V et Vn„_ ■LU REF REF indiquent les potentiels gâchette-source pour lesquels le transistor change d'état. Les vajLeursde et de dépendait du dispositif particulier 25 utilisé, cependant, dans cette description, elles sont supposées,compris es entre - 15 V et + 15 V. Toute valeur de V ac (pour une durée d'impulsion donnée) [jOO inférieure à VREF ou VRgF n'affecte pas le positionnement de seuil du dispositif semi-conducteur représenté sur la figure 1. Cependant, si est 30 initialement à V et si V „ est supérieure et plus négative que V„~ la IL» Lrbb RE F tension de seuil suit la courbe d'hystérésis vers le haut, comme représenté sur la figure 1, et prend la valeur de VTO. Lorsque, et si, V est égale J.hl GSS à 0 ï, V„ reste à V™,. Si la tension de seuil est initialement V™, et si _j_ V.oc est supérieure et plus positive que la tension de seuil suit la LrOO REF 35 courbe d'hystérésis vers le bas, et V_ prend la valeur de V . Lorsque, 1 iLt et si, VGgs est égale à 0 V, Vj reste à V . 71 39263 5 2124219 Il faut noter que les transistors MNOS décrits ici sont des dispositifs analogiques pouvant être positionnés à un certain nombre d'états de seuil. C'est-à-dire que, par exemple, en appliquant une V_cc j. supérieure à ^Gl)' transistor tyP6 p Peut être mis à l'état 5 V„T', comme représenté sur la figure 1. Ou bien, en appliquant une V IL _ GSS plus négative que VD_,_, (V_„)s le transistor de type P peut être mis à REF GZ l'état V 'j tel que représenté sur la figure 1. Cependant, dans la pratique, pour des applications plus logiques, les tensions appliquées entre la gâchette, le substrat et les électrodes des dispositifs sont limitées à des niveaux 10 spécifiques (-^V), de façon que les dispositifs puissent assumer uniquement l'une de deux conditions de seuil disponibles. Il faut noter que, pour les transistors de type N, une V plus négative que V (dans un Goh REF - sens inhibant la conduction) place le dispositif à un état de tension de seuil faible, et une V„„„ plus positive que (dans une direction accrois- u&b REF 15 sant la conduction) place le dispositif dans un état de tension de seuil élevée. Le système de la figure 2 comporte un réseau de mémoires 40 dont les lignes de mots (W-^, W^)3 dont les lignes de bits ®12S B215 B22) et dont le substrat 51 sont reliés,soit à un premier point du circuit 20 qui est fixe par rapport au potentiel de la masse, soit à un second point du circuit qui est fixe par rapport à un potentiel de -V \nlts. Le choix est fait par des commutateurs bidirectionnels représentés par des transistors à effet de champ à gâchette isolée d'une conductivité de type P, fonctionnant comme des portes de transmission. 25 Le réseau 40 peut avoir M mots de "j" bits chacun, M et "j" étant des nombres entiers supérieurs à 1, et M et "j" pouvant ou non être égaux. Pour simplifier la représentation du circuit de la figure 2, M = j =2. Chaque emplacement de bit comporte un seul transistor bistable représenté par Tjj., M définissant la position de mots (colonne) et "j" définissant la 30 position de bits(rangée). Les gâchettes des transistors constituant une colonne (mot) sont reliées en commun à une ligne de mots. Les sources des transistors constituant une rangée (ayant tous la même signification de bit) sont reliées à une première ligne de bits représentée par et leurs drains sont reliés à une seconde ligne de bits représentée par ®j2' "j" 35 étant comme précédemment la signification des bits de la rangée. Deux transistors représentés par S. et S. , sont associés jna jnb à chaque ligne de bits, "j" indiquant l'ordre de la rangée et "n" indiquant s'il s'agit de la première (1) ou de la seconde (2) ligne de bits d'une 71 39263 2124219 rangée, "a" se référant au transistor dont le trajet de conduction est branché entre la ligne de bits et le potentiel de la masse, et "b" se référant au transistor dont le trajet de conduction est branché entre la ligne de bits et le potentiel -V. 5 Pendant le cycle d'effacement et d'écriture tel que décrit ci-dessous, les lignes de bits retournent à la même valeur de potentiel. Ceci assure qu'il n'y a aucune différence de potentiel entre les deux lignes de bits d'une rangée, et par conséquent, qu'aucun courant ne circule entre elles. Les commutateurs fonctionnent en série pendant le cycle d'écriture, 10 mais sont commandés indépendamment l'un de l'autre, et le potentiel sur les lignes de bits estindépendant de 1 ' impédance audurapport d ' impédances des commutateurs. La mise "en" et "hors" circuit des commutateurs à transistor de lignes de bits est commandée par un sélecteur de chiffre binaire 41, dont les conducteurs de sortie sont reliés aux portes des commutateurs de lignes 15 de bits. Chaque ligne de mots (W^, est reliée à deux transistors S et S , "m" représentant l'ordre de la ligne de mots, "a" se référant wma wmb au transistor dont le trajet de conduction est branché entre la ligne de mots et le potentiel de la masse, et "b" se référant au transistor dont le trajet 20 de conduction est branché entre la ligne de mots et-V-vbLts. La mise "en" et "hors" circuit des commutateurs de la ligne de mots est commandée par un décodeur 43 dont les sorties sont reliées aux portés des commutateurs de la ». ligne de mots. 1 Le décodeur 43 et le sélecteur 41 délivrent des échantillons 25 différents d'impulsions sur leurs conducteurs de sortie en réponse à des signaux appliqués à leurs lignes d'entrée 42 et 44, respectivement, par un moyen de commande (non représenté), tel qu'un calculateur. Ces décodeurs sont bien connus de l'homme de l'art, et il n'est pas besoin de donner d'explications supplémentaires. 30 Le substrat 51, commun à tous les transistors du réseau, est relié à la connexion commune entre les trajets de conduction des transistors S , et S . L'autre extrémité du trajet de conduction du transistor S , sla slb sla est reliée à la masse (0 V) et l'autre extrémité du trajet de conduction du transistor S est reliée à -Vvdts. Ainsi.,sslmcelui des transistors qui est en slb 35 circuit, le substrat peut être relié à la masse ou à-Vvolts.Ces transistors sont commandés par des sources de signaux 45, 46, qui peuvent constituer une partie, soit du décodeur 43, soit du sélecteur 41. L'adjonction des commuta 71 39263 2124219 teurs S ^ et S ^ a une grande importance, car ils permettent d'appliquer des impulsions au substrat, comme il sera décrit plus loin. La paire de transistors associée à chaque ligne de bits, chaque ligne de mots, et au substrat effectue une fonction de commutateur 5 unipolaire à deux directions. Il est évident que tout montage de circuit effectuant une fonction équivalente peut, par conséquent, être utilisé à la place de la paire de transistors. Le fonctionnement de chaque colonne étant identique à celui de toute autre colonne, seule la colonne 1, choisie arbitrairement, sera 10 décrite en détail à l'aide des formes d'ondes de la figure 3. Tout d'abord, dft, l'instant t^ à l'instant t^ pendant le cycle d'effacement, les éléments de la colonne 1 sont tous placés à l'état V,,,.. Comme représenté sur la figure 3, le potentiel de la masse est appliqué TL à la ligne de mots 1 (W^) en mettant le transistor Sw^a en circuit, et -V volts 15 est appliqué à toutes les lignes de bits (B..., B ) ainsi qu'au substrat et J J- j *• aux lignes de mots non sélectionnées (V^)> en excitant leurs transistors de commutation associés avec l'indice "b". Le potentiel appliqué à chacun des transistors ^12) co-'-onne ^ se présente comme représenté sur la figure 4. C'est-à-dire que le potentiel de la masse est appliqué aux 20 électrodes de commande, et-Vvdts est appliqué au drain, à la source et au substrat des dispositifs. Les éléments étant des dispositife de type P, le champ électrique positif appliqué à la gâchette par rapport au substrat place les éléments de la colonne 1 à l'état de tension de seuil faible (V ), li-i comme représenté sur la figure 1. 25 Toutes les électrodes des transistors des colonnes non sélec tionnées (par exemple, ^22^ sont alimentées par-V-vdts, comme représenté sur la figure 4b. De cette manière, les transistors des colonnes non sélectionnées du réseau ne sont pas perturbés, car toutes leurs électrodes restent au même potentiel. Ainsi, en appliquant des impulsions ou une tension néga-30 tive au substrat et aux lignes de mots non sélectionnées, tout en mettant à la masse les lignes de mots sélectionnées, les éléments des lignes de mots sélectionnées sont placés à l'état V^. Il sera supposé maintenant, comme représenté de l'instant t^ à l'instant t^ durant le cycle d'écriture sur la figure 3, qu'il est 35 souhaitable de positionner l'élément T^ de manière que sa tension de seuil passe à l'état 0 (V_„) J_écrire "0)V. Le transistor T,. doit Être commuté, airi il — tandis que le transistor T^ est maintenu à l'état V /écrire "IV et les 71 39263 8 2124219 autres éléments du réseau ne sont pas perturbés. L'élément est placé à V™, en appliquant le potentiel de la masse au substrat (par l'intermédiaire TH de S^a) et aux lignes de bits et B^j ainsi qu'en appliquant -V volts (par l'intermédiaire de S j^) à la ligne de mots 1 (W^) . (Ces tensions appliquées 5 au transistor sont représentées sur la figure 4c). Le niveau négatif ou l'impulsion d'amplitude -V polarise la gâchette par rapport au substrat par une tension supérieure à la valeur de référence donnée (V ) et telle REF qu'elle accroisse la conduction du transistor ^es potentiels appliqués au transistor T ^ pour le placer à sont inverses des potentiels appliqués 10 à T. 1 pour le placer à V ,. Pour la condition de polarisation représentée 1 J. j.ii sur la figure 4c, un champ électrique uniforme est établi entre la gâchette et le substrat, sur la longueur du canal de conduction entre les régions de drain et de source de ce transistor. La source et le drain ayant le même potentiel appliqué, il n'existe aucun courant drain-source à régime permanent. 15 L'élément T..1 étant placé à V , il reste à démontrer que 11 lii les autres éléments du réseau ne sont pas perturbés. Il faut montrer plus particulièrement que,ni les éléments non sélectionnés partageant la même colonne, ni les éléments partageant la même rangée que le transistor sélectionné ne sont perturbés. 20 L'élément par •V^clts. Pour empêcher le transistor de changer d'état, -Vvdtsest appliqué aux lignes de bits B01 et B , en faisant conduire les transistors S et 21 22 21b $22^• ^a condition de polarisation résultante du transistor est représentée 25 sur la figure 4d. A première vue, il semble que le transistor passe également à l'état V^, car -Vvciltssont appliqués entre sa gâchette (-V volts) lii _ et le substrat (potentiel de la masse). Cependant, une analyse détaillée révèle que le potentiel de-V volts appliqué à la gâchette induit un canal de conduction entre la source et le drain. La source et le drain étant tous 30 deux à -VvqLçs, le potentiel du canal de conduction sera de -Vvolts. Par conséquent, il peut exister une faible différence de potentiel dans les couches isolantes, et le transistor reste dans son état V„T établi précédemment. TL Par conséquent, le transistor T ainsi que tout autre emplacement de mémoire de la même colonne (partageant la même ligne de mots) que ne sera pas 35 perturbé. Il faut noter également que la source et le drain sont maintenus au même potentiel, et par conséquent, qu'aucun courant ne traverse le dispositif. 71 39263 2124219 L'élément qui partage la même rangée que le transistor a sa gâchette, son substrat, sa source et son drain mis à la masse. Dans cette condition de polarisation, représentée sur la figure 4f, le transistor reste non perturbé. 5 L'élément T^ qui partage la même rangée que l'élément a sa gâchette et son substrat reliés au potentiel de la masse, et sa source et son drain reliés à -VvaLts, comme représenté sur la figure 4e. Dans cette condition de polarisation, le potentiel gâchette-substrat (V est proche Gbb de 0 V, et une différence de potentiel d'une amplitude de-Vvdls existe aux 10 jonctions source-substrat et drain-substrat. La différence de potentiel entraîne l'apparition d'un champ électrique dont l'effet est limité, dans des buts pratiques, à la jonction entre les régions P comportant la source, le drain et le substrat. Le potentiel du canal de conduction entre les régions de source et de drain reste proche du potentiel de la masse, et le 15 transistor reste non perturbé. Il a donc été démontré que, en appliquant des impulsions au substrat à-Vvdte pendant le cycle d'effacement et en utilisant le substrat comme électrode de commande, une seule source unipolaire de potentiel peut être utilisée pour pos4tionner les éléments du réseau. 20 II a en outre été démontré que les signaux maximaux apparais sant sur l'une des lignes de mots sont de-VvaUS (par exemple,-30 V) ou du potentiel de la masse (par exemple,0 V), ce qui signifie que la différence de potentiel maximale aux bornes du circuit de commande est de VTOliSjpar exemple de l'ordre de 30 V. Par conséquent, le potentiel drain-source ou 25 source-gâchette ou drain-gâchette du circuit de commande ne doit pas nécessairement excéder Vvits par rapport aux 2 x Vvcîfisnécessaires dans les circuits de l'art antérieur. Ainsi, par exemple, les circuits de commande doivent supporter une différence de potentiel maximale de 30 V par rapport au procédé de l'art antérieur d'application d'impulsions bipolaires dans 30 lequel les circuits de commande devaient supporter une différence de potentiel de 60 V. L'information enregistrée dans le réseau de l'invention peut, comme représenté de l'instant t^ à l'instant t^ du cycle de lecture dans la figure 3, être lue sans destruction un mot à la fois, en appliquant une 35 tension de lecture (V ) supérieure à V T à la ligne de mots sélectionnée, R IL et en appliquant 0 V aux lignes et "5 V aux lignes Bj2* Dans l'exemple décrit ci-dessus, T étant à et T12 à V^L, et VR étant appliquée à la 71 39263 2124219 ligne de mots W^, le transistor conduit tandis que le transistor T^ reste non conducteur. Dans le mode de réalisation de la figure 5, les éléments du mot 1 (Q113 Q12) et les éléments du mot 2 (Q21> Q22^ S°nt formés sur le 5 substrat isolé (53, 54). Pour simplifier la représentantion, les commutateurs à transistors de colonnes et de rangées représentés sur la figure 2 sont remplacés par des commutateurs unipolaires à deux directions sur le schéma de la figure 5.' A chaque substrat (53, 54) est relié un commutateur (Sg^ et S^) qui permet l'application, soit de -VvoLts, soit du potentiel de la 10 masse aux substrats respectifs. Le fonctionnement des lignes de mots sélectionnées du réseau est tel que décrit ci-dessus pour le montage de la figure 2, et la séquence des impulsions est telle que représentée sur la figure 3, sauf que les lignes de mots non sélectionnées restent à la masse. L'utilisation de substrats individuels par lignes de mots permet une plus grande 15 liberté pour le positionnement des éléments. Par exemple, avec ce montage, les lignes de mots et les substrats des colonnes non sélectionnées étant à 0 V, tandis que l'information est écrite dans le reste du réseau, le circuit de sélection est très simplifié. Le réseau de mémoires MNOS de la figure 5 peut être construit 20 dans une masse de silicium, auquel cas les substrats de mots ou de colonnes sont isolés par des diffusions. Selon une alternative, le réseau de la figure 5 peut être fabriqué sur du silicium, sur un substrat isolant, tel que du saphir, qui permet une isolation diélectrique. Le montage de la figure 5 est un autre exemple dans lequel les éléments du réseau peuvent 25 être mis à leurs états V ou V , en utilisant une seule source unipolaire TH TL de potentiel. Comme dans le circuit de la figure 2, le potentiel maximal appliqué aux lignes de mots ou aux lignes de bits est de -Vvcil£s(par exemple, - 30 V) ou de 0 V. Ainsi, les circuits de commande supportent une contrainte maximale d ' uniquement Vvrifs(par exemple, 30 V). 30 II va de soi que l'invention décrite est susceptible de nombreuses modifications ou variantes sans pour autant sortir de son cadre. 71 39263 11 2124219 REVEND ICATIONS 1. Réseau de mémoires, caractérisé en ce qu'il comporte un réseau de dispositifs à effet de champ, disposé en colonnes et rangées, sur un substrat semi-conducteur, chaque dispositif ayant une électrode de commande et une première et une seconde électrode définissant un trajet de conduction, 5 et étant du type pouvant supporter au moins deux niveaux de seuil, chaque rangée du réseau comportant une première ligne de bits à laquelle la première électrode de tous les dispositifs de la rangée est reliée, et une seconde ligne de bits à laquelle la seconde électrode de tous les dispositifs de la rangée est reliée, chaque colonne du réseau comportant une seule ligne 1Q de mots à laquelle l'électrode de commande de tous les dispositifs de la colonne est reliée; plusieurs commutateurs, un commutateur différent étant couplé à chacune des lignes de mots et de bits, pour appliquer sélectivement aux lignes l'un d'un premier et d'un second potentiel, la différence de potentiel entre ce premier et ce second potentiel étant supérieure à une 15 valeur de référence donnée; et le substrat étant couplé aux commutateurs pour appliquer sélectivement à ce substrat l'un des premiers et seconds potentiels. 2. Réseau de mémoires selon la revendication 1, caractérisé en ce que les commutateurs fonctionnent pour placer le niveau de seuil d'un 20 dispositif à l'un de deux niveaux de seuil, en appliquant sélectivement à chaque ligne de bits, au substrat et aux lignes de mots non sélectionnées le même potentiel parmi le premier et le second, et pour appliquer simultanément aux lignes de mots sélectionnées l'autre des potentiels, dans une direction inhibant la conduction des dispositifs; les commutateurs fonction-25 nant également pour positionner certains des dispositifs sur l'autre des deux niveaux de seuil, en appliquant l'autre des premiers et seconds potentiels aux deux lignes de bits des dispositifs sélectionnés et au substrat, et en appliquant celui des premiers et seconds potentiels qui a été déterminé en premier aux lignes de mots des transistors sélectionnés et aux lignes 30 de bits des transistors non sélectionnés. 3. Réseau de mémoires selon la revendication 1, caractérisé en ce que les commutateurs sont des transistors à effet de champ à gâchette isolée du même type de conductivité que les dispositifs du réseau. 4. Réseau de mémoires selon la revendication 3, caractérisé en 35 ce que les dispositifs du réseau sont des transistors métal-nitrure-oxyde- silicium (MNOS).