Brevet FR2121396A1 — publié le 19720825

L'invention esi du domaine des transmissions comprenant, en vue d'améliorer le rapport signal/bruit, une compression de niveau à l'émission suivant une loi déterminée, et une expansion r la réception selon la loi inverse. Elle concerne un codeur pour transmission par impulsions codes à loi d compression quasilogarithmique, et un décodeur associé. L'application envisagee est la transmission téléphoique par impulsions codées (MIC). Il est connu, pour amélior@r le rapport signal/bruit dans les transmissions téléphoniques, de réduire la "dynamique" des niveaux à l'émission, au moins au-delà d'un certain seuil, au moyen d'un système compresseur, et, à la réception, de rétablir la dynamique o@iginale par un dispositif expanseur. Dans la modulation par impulsions codées, il est avantageux d'opérer ces deux opérations inverses l'une de l'autre au niveau de la conversion analogique/ numérique et numérique/analogique, respectivement. Le loi de comprsssion idéale serait une loi logarithmique. Mais, de même que la transmission par impulsions codées, opérant par quantification, remplace ia série des niveaux à transmettre egradation continue par une gradation en échelons discontinus, de même la loi de compression adoptée est quasi-logarithmique, avec une caractéristique de codage formée de segments de pente variant de façon discontinue, dont les extrémités ont des abscisses successives dans un rapport donné, par excmple 2, et des ordonnées croissant liénairement de quantités égales, par exemple B. Ucas d'application fréquent est constitué par une gamme de + 1023 niveaux transmis au moyen d'un code à 7 bits, dont un sert à marquer le signe, et les six autres à coder les niveaux de 0 à 1023. La caractéristique comprendra alors un segment I de pente 1, couvrant les niveaux 0 à 15 ; un segment II de pente 1/2 couvrant les niveaux de 16 à 31 ; un segment IIT de pente 1/4 couvrant les niveaux de 32 à 63 j un segment IV de pente 1/8 couvrant les niveaux de 64 à 127 ; un segment V'de pente 1/16 couvrant les niveaux de 12B à 255 ; un segment VI de pente 1/32 couvrant les niveaux de 256 à 511 ; un segment VII de pente 1/64 couvrant les niveaux de 512 à 1023 La caractéristique de codage des niveaux négatifs, de 0 à -1023, est symAtri- que par rapport à l'origine des coordonnees, le segment I (négatif) étant aligné avec le segment I (positif), c'est-à-dire que le codage complet des niveaux de -1023 à +1023 comporte un total de 13 segments. Il est connu d'effectuer un codagc selon le principe qui vient d'être rappelé ci-dessus, à titre d'exemple non limitatif, au moyen d'ui ensemble comprenant des moyens logiques pour indexer le segment où se trouve le niveau instantané échantillonné i des moyens logiques pour indexer le niveau sur ledit segment, tous les segments, sauf le premier (I), présentant 1 même nombre rie pas de quantification (ici 8), dix générateurs de courant calibré, fournissant tous un courant d'égale valeur ; une matrice de sélection de quatre générateurs de courant adjacents parmi lesdits dix générateurs de courent ; un réseau de résistances en échelle connecté aux sorties desdits dix générateurs de courant ; un organe comnara- te, qui reçoit sur une entrée un niveau à- coder, et sur une autre entrée le courant de sortie dudit réseau en échelle. Dans cette réalisatinn connue, la matrice de sélection comporte un nombre relativement élevé de portes logiques, dn l'ordre de 20. Le dispositif connu comporte donc en général 10 générateurs de courant calibré et une matrice de section à 20 portes logiques. L'objet de l'invention est un codeur à loi de compression du type ci-dessus ayant la même disposition générale, mais comprenant un nombre de @énérateurs de courant calibre bien plus faible, et une logique de sélection plus réduite. Le gain qu'on en retira est triple 10) Réduction d'encombrement ; 20) Amélioration de la fiabilité par réciuction du nombre de composan@s ; 3 ) Vitesse de fonctionnement accrue, On peut ajouter aussi une réduction du prix de revient. L'invention réside essentiellement dans un montage qui, pour un codage à n bits, comporte n-2 générateurs de courants calibrés fournissant des courants de valeurs en serie binaire, I, 2I,...2n-3I, dont les courants peuvent être sommés en un point commun sous la commande d'une première série de circuits logiques, point qut peut être connecté d l'un des 7 sommets d'un réseau en échelle par l'un des 7 intes-rupteurs commandés par une deuxième série de signaux logiques. L'invention va être décrite en détail en se référant aux dessins annexés, sur l'exemple d'une échelle de 1023 niveaux d'entrée, codés selon 64 valeurs d sortie, avec r = 6, le codage se faisant au moyen de 7 bits, dont un bit de signe. FIGURE 1 - La figure 1 donne une vue d'ensemble de la caractéristique de codage avec la loi de compression adoptée. Les niveaux d'entrée X de O à 15 fournissent 16 échelons de codage Y, O à 15 (segment I) ; 1es niveaux de 16 à 31 fournissent 8 niveaux de codage, 16 à 23 (segment II) , les niveaux de 32 à 63 fournissent 8 niveaux de codage. 24 - 31 (segment III) i les niveaux da 64 à 127 fournissent 8 niveaux de codage, 32 - 39 (segment IV] ; les niveaux de 128 à 255 fournissent 8 niveaux de codage, 40 à 47 (segment V) ; les niveaux de 256 à 511 fournissent 8 niveaux de codage, 48 - 55 segment VI) ; les niveaux de 512 à 1023 fournissent 8 niveaux de codage, 56 - 63 (segment VII). es rentes des divers segments sont dans le rapport 1, 1/2, 1/4, 1/8. 1/16. 1/32, 1/64. Dans un csde à six bits, le segment sera désigné par les trois premiers bits du code imprimé ; le n4 veau sur le segment par les trois derniers bits. Par exemple l'échelon 256 se trouve sur le segment VI, soit en binaire 11C. Le niveau est le plus bas et s'écrira 000. 255 devient donc en code comprimé 110 000, soit 4B en décimal. Tous les niveaux de 256 à 287 seront exprimés par le même code comprimé, l'échelou 288 étant au niveau @mmédiatement supérieur, soit en code comprimé 110 001, dont le correspondant décimal est 49. L'échelon le plus éleve du segment, couvrant les niveaux originaux 480-511 s'écrit 111, son code comprimé complet est 110 111, so:t 55 en décimal. On remarque qule niveau le plus bas d'un segment quelconque constitue un piédestal a partir dnque; s'effectue un codage linéaire sur ce segment, la grand@ur de l'échelon de quantification doublant en passant d'un segment au segment imme- diatement supérieur. FIGURE 2 - LU figure 2 donne un schéma d'ensemble d'un codeur selon a première variante, coforme à la loi de codage illustrée par la figure 1. En 10 figurent trois organes logiques du type bistable, 11, 13, 15, en 2D t,ois organes logiques bistables du même type 21, 23, 25. Chacun a une entrée S, une entrée C, uns entrée de remise X zéro, Z, et deux sorties O et Q. Les six entrées Z reçoivent en parallèle un sigtnal de commande d'horloge H@ Les six entrées S reçoivent en parallèle @e signal de sortie K d'un amplificateur différentiel comparateur 0 (voir ci-dessous). Les entrées C des organes 11, 13, 15, reçoivent des signaux H1, H2,...H6, respectivement. Les bornes Q et Q des organe 11, 13, 15 sot reliées aux entrée d'LT organe de décodage 30, qui, @ur huit sorties peut fournir le décodage des états binairec ono, 111 110, 101, 100, 011, 010, 000+001, reapectivement. 40 représente un ensemble de quatre géndrateurs de courant. 41, 42, 43, 44. Le générateur 41 fournit un courant de référence I. 42 fournit 2I, 43 fournit 4I, 44 fournit 81. En 50 figure un ensemble d'interrupteurs, qu'on a représentés sous forme mécanique, mais qui , bien entendu, dans un codeur MIC, seront du type électronique. 51 est commandé par la surtie Q de l'organe 25, 52 par la sortie Q de l'organe 23. 53 par la sortie 9 de l'organe 21, 54 par la sortie (000) du décodeur 30. J1, 52, 53 sont des contacts de travail, 54 est un contact de repos. Tous res interrupteurs sont connectés en commun sur une ligne L. La ligne L, de son coté, est reliée à un ensemble 60 de sept interrupteurs, 61,....67, qui sont commandes par le sorties du décodeur : 61 par 000+001, 62 par 010, 63 par 041, 64 par (100). 65 par 101, 66 par 110, 67 pr 111. Les interrupteurs sont connectés respectivement aux prises a, b, c,...g, d un réseau en échelle à six cellules, formées de résistances série ayant une valeur de réiérence R, de résistances dérivation 2R, sauf la première et la dernière, qui ont égales toutes deux à R. Le commun du réseau en échelle 70 est connecté à 1P masse A côté des points a, b,....g, on a marqué les nombres 512, 256,...8. La borne a, située au droit de l'interrupteur 67 est connecté à une borne d'entrée - d'un ampllficateur différentiel 80 servant de comparateur. La borne + dudit amplificateur 80 est connectée au niveaux à coder +E, de préférennP à travers une résistance égale à 0,56 R. L'amplificateur 80 est du type comparateur, fournissant en snrtie un signal logique K, par exemple OV ou 3 @ selon la polarité de la différence U - E. FIGURE 3 - La figure 3 montre la forme des signaux Ho...H6. Le signal Ho a la forme d'une impulsion orientée en négatif à partir d'un niveau 1 : soit 1-0-1, au temps d'horloge zéro. Le signal H1 contint deux impulsions hl, h'1 aux temps d'horloge 1 et 2, raspsctivement ; le signal H2 deux impulsions h2, h'2 aux temps d'horloge 2 et 3 respectivement; ; le signal H3 deux irnpulsions h3, h'3 aux temps d'horloge 3 et 4,... ; le signal HS une impulsion au temps d'horloge 6. Aux temps d'horloge 1, 2,...6 a lieu l'émission des bits de codage bl, b2,...b6, respectivement. Dans un cas typique d'application, la durée d'un cycle de codage bst 3,9 Us environ, soit, avec ne fréquence d'échantillonnage de 8 kHz, une durée de 125 ; à répartir entre 32 voies. Sur tous les signaux, c'est la front avant qui est actif, soit le front descendant sur le signal Ho, les fronts montants sur les autres signaux. FIGURE 4a - On montre ici comment peuvent être constitués le organes il, 13, ....25. Pur exemple l'organe 11 comprend une bascule tyne D, 12 ayant une entrée iD connectée à la sortie d'un circuit ET à deux entrées 12'. Une des deux entrées A recoit le signal K obtenu à partir du signal K, à la sortie de l'amplificateurcomparateur 8C, derrière un inverseur 81. L'autre entrée du circuit 12' est connectée à la sortie 0 de la bascule 12. Les autres organes 13, 15,...25, sont constitués et montés de la meme façon. Bien entendu d'autres formes d'organes logiques sont possibles dans )e cadre de l'inv@ntion. FIGURE 46 - Cette figure est la table de vérité d'un organe tel que 11. Le temps n désigne ; temps immédiatement avant une impulsion d'horloge, le temps n+1 le temps immédiatement après une impulsion d'horloge. Avant l'opération de codage, toutes les bascules sont remises @ Q Q = 0 par le signal de remise à zéro Ho arrivant en Z. On voit que, dans ces conditions, à la première impulsion d'horloge, Q passe de O à 1 quel que soit l'état de A. A la deuxième impulsion d'horloge, si A @ 0, 0, O raste à O ; si A W 1, 9 passe à C. Apres la deuxième impulsion d'horloge, la bascule n'est plus sollicitée jusqu'à la fin de l'opération codage. Il en est de même pour toutes les bascules. FONCTIONNEMCNT DU CODEUR - Le réseau en échelle 70 opère des divisions par 2 successives de la tension créée en l'un de ses points par un courant issu d'un des inturrupteurs 61 - 87, Le comparateur de tension 80 compare la tension de snrtie V du résec@ on échelle à la tension à coder E. Chaque organe logique 11,.....25 possède une entrée de remise à zéro générale, au début d'un processus de codage, toutes les bornas 0 sont remises à zéro par le signal Ho. La première impulsion (h1, h2....) des signaux d'horloge (H1, H2,...) met systématiquement à l'état 1 l'organe considéré ; la deuxième impulsion (h'1, h'2,...) n'a aucun effet si le @ @@gnal K a la valeur 1 (K = 0), par contre il remet l'organe à zéro s'il a la valeur 0 (K = ). Le décodage des huit états possibles des organes 11, 13, 15, effectué par l'organe 30, ferme un seul des interrupteurs 61 à 67, les autres sont cuverts Sur la ligne L s'effectue à basse impédance la somme des courants issus des générateurs 41 à 44. En chaque point a, b,...g du réseau en échelle 70 est noté le niveau analo- gique, en nombre d'échelons d quantification qui apparait en V lorsque l'interrup- teur corresoondant est fermé. et alors que seul le générateur 44 est enclenché, les trois autres étant coupés, interrupteur 54 fermé, interrupteurs 51 à 53 ouverts. Sur chaque fil de sortie du décodeur 80, on a marqué la combinaison des états des organes 11, 13, 15 qui ferme l'interrupteur correspordant, à l'exception de l'état 005 qui coupe l'interrupteur 54. Sur le comparateur de tension 80. chaque fois que lton a U > E, la sortie K est à l'état I : Si au contraire U a) Détermination du segment. La tension E est présente à l'entrée du comparateur et une remise à zéro générale vient d'étre opérée. Par l'impulsion h1, l'organe 11 est mis sur 1. L'état global du sous-ensemble 10 est donc 100, le générateur 44 débite un courant 8I à travers l'interrupteur 64 qui est fermé, ce courant détermine une tension V égale au niveau 64, piédestal du segment IV. E est comparé à U. Si E > U, le signal K est égel à 1, ce 1 est le premiPr bit du code comprimé, et signifie que E est situé sur un des segments IV, V, VI ou VII. Si E Dans le premier cas, h'1 ne modifiera pas l'état de 11, qui reste à 1, et h2 met systématiquement 13 à l'état 1, d'où l'état global de 10 : 110, qui détermine le piédestal 25G du segment VI en U por fermeture de l'interrupteur 66, Dans ie deuxième cas, h'1 remet 11 à l'état 0, alors que h2 met systématiquement 13 à l'état 1, d'où l'état global de 10 : 010, qui détermine le piédestal 16 du segment II par fermeture de C-2. E étant diors comparé à U, le deuxième bit du coda comprimé apparat en K, ce deuxième bit dét@rminant un nouvel état global de 10. Ainsi, de procte en proche, le segment correct sera déterminé, et les trois bits sortant ei série du comparateur se ratrouveront contenus respectivement dans les organes 11, 13, 15, l'état final du sous-ensemble 10 déterminant le piédestal effectif à partir duquel s'effectuera le codage linéaire au moyen de 43, 42 et enfin 41s- On remarquera q si l'état final de 10 est tiJO, l'interrupteur 54 est ouvert le générateur 44 est coupé. cet état signitie que E est compris dans la moitié inférieure du segment I, c'est-à-riire que E est inférieur au niveau 8 et que le piédescal effectif est zéro. Par contre, si l'état final de 10 est 001, F est au moins égal au niveau 8, mais inférieur au niveau 16, qui est le piédestal du segment II, et dans ce cas 44 est enclenché par l'interrupteur 54 fermé, le piédestal en U est égal au niveau 8. b) Détermination de l'échelon sur le segment Dorénavant, l'état de 10 n'est plus modifié, le codage se complète selon la loi linéaire par les générateurs 43, 42, 41, qui sont commandés par les organes du sous-ensemble 20, soumis aux signaux H4, H5, H6. Le signal H6 ne comporte qu'une seule impulsion de mise à 1 de l'organe 25, le dernier bit issu de la sortie K n'étant pas mis en mémoire, et l'organe 25 étant remis à zéro systématiquement en fin de codage par la remise à zéro générale. La réalisation qu'on vient de décrire correspond à un cas d'application fréquent. Cependant le dispositif de l'invention se prête, bien entendu, à d'autres valeurs des paramètres numériques. Dans le cadre de la normalisation internationale de la modulation par impulsions codées, il est fait souvent usage d'un codage de 2048 niveaux d'entrée. Mais dans ce cas, on ronrerve l'approximation de la loi logarithmique à sept segments qui a été décrite ci-dessus : chaque segment colporte un nombre double de niveaux, soit 16 niveaux, au lieu de 8 niveaux dans la cas précédent , le nombre de niveaux de sortie passe donc de 64 à 428. Le nombre de bascules 10 reste de trois. Par contre, le nombre de générateurs de courants calibrés (40) augmente d 1, ainsi que le nombre de bascules niveaux t203 pour 2048 niveaux d'entrée on a donc 3 bascules segments (10), 4 bascules niveaux (20), 5 générateurs de courants calibrés (40), Le nombre d'interrupteurs (60) reste de 7. Pour 4096 niveaux d'entrée (non prévus par la normalisation) avec 256 niveaux de sortie, on aurait 3 bascules segments (10), 5 bascules niveaux (20), 6 générateurs de courants calibrés (40), 7 interrupteurs (60). D'une façon générale, pour un nombre de niveaux comprimés égal à 2 , avec n égal au moins à 6, on aurait Nombre de bascules segmants - 3 Nombre de bascules niveaux = n - 3 Nombre de générateurs de courants calibrés = n - 2 Nombre d'interrupteurs = 7 FIGURE 5 - Cotte figure comprend un tableau qui résume le processus de formation d'un code complet. Les nombres encerclés correspondent aux niveaux qui apparaissent en U en fonction du résultat de la pesée précédente. En-dessous de chacun de ceQ nombres, on a représenté l'alternative 1-, O. Sur trois lignes on voit apparaitre les trois premiers bits, bl, b2, b3, du codage comprimé. En-dessous de b3, on a torts P, piédestal effectif, et dans la ligne S les segments correspondants, de I à VII A la partie inférieure de la figure, on a porté, en-dessous du repère VI, le processus de codage linéaire des échelons constituant le segment VI, suivant la valeur des trois bits terminaux du code, b4, b5, b6. Par exemple un niveau compris entre 352 et 383 inclus sera codé : 110 soit 51 en décimal (voir figure 1). FIGURE 6 - La figure 6 est un schéma de décodeur associé. Les mrmes références ont même significatiun que dans la figure 2. Le décodeur est constitué des mêmes organes que le codeur, mas connectées de façon différente. L'information à décoder arrive cur une borne I d'un registre à décalage 90 à sept cases. La première case à gauche contient l'information de signe, les six autres contiennent les bits constituant le codage numérique. Les six cellules du registre à décalage 90, à l'exclusion de la première sont reliées aux entrées D des six bascules "type D" 12, 14, 16, 22, 24, 26. Il existe seulement deux signaux de commande : un signal H7 de remise à zéro générale, qui attaque en parallèle les bornes Z des six bascules @ un signal de transfert H8, qui, appliqué en parallèle aux borne; C des six bascules, provoque le transfert des états du registre 90 dans les bascules correspondant reepective- ment aux diverse cases. Ces deux signaux sont fournis par une horloge synchronisée sur les signaux reçus, selon des modalités bien connus, qui n'ont pas été reproduites afin d'alléger cet exposé. Le positionnement de interrupteurs 50 et 60 par les signaux issus du décodeur 30 d'une part, et des organes 20 d'autre part, fourni en U, à la sortie du réseau en échelle 70 un niveau, qui est fourni, de préférence, à la sortie W d'un amplificateur 82, de type linéaire. FIGURE 7 - La figure 7 montre une ferme de réalisation particulièrement avantageuse des génerateurs de courant 40, des interrupteurs 50 et des int6rrup- teurs 60. Un générateur de courant, par exemple 44 comportune diode à effet Zoner D1, un transistor PNP Q1 dent l'émetteur es+ relié par une résistance Ro à une source continue stable, par exemple Uo 12 V. Entre Uo et la masse est placé un réseau comprenant, une diode à effet Zener D1 et une résistance R1 en série. La base du transistor Q1 est connectée au point commun à D1 et R1. Le collecteur de Q1 est connecté à la ligne L (voir figure 2). Lorsque le transistor Q1 est conducteur (non saturé), il est traversé par un courant égal au quotient de la ciute de tension VZ constante aux bornes de la diode D1, diminuée de la chute de tension sur la jonction émetter-base, soit environ 0,6 V, par la résistance Ro. L'émetteur de Q1 est connecte au collecteur d'un transistor Q2 ds type NPN, par une résistance R2. L'émetteur de Q2 cst à la masse. Sa base peut iecevoir un signal logique de commande à travers une résistance R3, par exemple +5 V, ou O V. Dans le premier cas le transistor Q2 est saturé, tout le courant qui traverse la résistance Ro est dérivé vers Q2, le transistor Q1 est bloqué, sa jonction émetteur-base étant polarisée en inverse. Dans le deuxieme cas, le transistor 02 est bloqué, le transistor Q1 est traversé par un courant I = (VZ - 0,6).RO Un interrupteur tel que 67 peut etre constitupar un transistor Q3, de type NPN, dont l'émetteur est connecté à la ligne L, le collecteur à un point du réseau en échelle, ici le point a, et la base peut recevoir une tension de commau@ de, par exemple +5 V, transistor passont, ou +7 V, transistor bloqué. REVENDICATIONS 1/ Montage pour codeur ot décodeur d'impulsions à loi de compression pour 2n niveaux comprimés, avec n égal au moins à 6, comprenant un réseau en échelle à 7 points, une matrice de décodage, en soi connus, caractérisé en ce qu'l1 comporte n-2 générateurs de courant continu de valeurs calibrées I, ZI,....I.2n 3 ayant un point de soitie commun, pouvant être enclenchés sous l'effet d'une première série de signaux logiques, ledit point commun pouvant être connecté à un des points dudit réseau en échelle sous l'effet d'un signal logique faisant partie d'une deuxième série de signaux logiques. 2/ Cndeur selen la revendication 1, caractérisé en ce qu'il comporte un amplificateur comparateur recevant sur une entrée la tension de sortie dudit réseau Pn échelle sur une autre entrée le niveau à coder, 3 organes bistables dont les six signaux d sorti 0 et Q sont connectés aux entrées de ladite matrice de décodags, n-3 bascules bistables dont les sorties Q sont connectes en commande d'enclenchement des générateurs de courant, à l'exclusion du générateur de courant le plus fort dont 13 ligne de commande d'enclenchement est reliée à laoite matrice de décodage, lesdits organes bistables et lesdites bascules recevant en parallèle une commande de remise à zéro, lesdits organes bistables recevant. sur une ertrée le signal de sortie dudit amplificateur comparateur, et sur une autre entrée trois signaux d'horloge, lesdites bascules bistables recevant sur une entre ledit signal de sortie de l'amplificateur comparateur, et sur une autre entrée trois autres signaux d'horloge. 3/ Codeur selon la revendication 2, caractérisé en ce que chacun desdits organes bistables est constitué par une bascule type HDN ayant une borne d'entrée D, uno borne d'entrée C, me borne de remise à zéro Z, deux bornes de sortie Q et Q, et un circuit "ET" dont la sortie est connectée à la borne D de la bascule associée, une entrée étant connectée à la borne 9 de la bascule, l'autre entrée recevant la sortie de l'amplificateur comparateur, la bascule recevant sur sa borne C un signal d'hcrloge, 4/ Décodeur selon la revendication 1, caractérisé en ce qu'il comporte un ampli- ficateur linécire recevant sur son entrée la tension de sortie du réseau en échelle un registre à décalage d'entrée de l'information reçue, n bascules bistables tqpe "0", dont trois ont leurs bornes de sortie 9 et Q connectées aux entrées de ladite matrice de décodage, n-3 dontles sorties 9 sont connectées en commande d'enclenchemant des générateurs de courant, 3 l'exclusion du générateur de courant le plus Tort dont la ligna de commande d'enclenchement est reliée à ladite matrice de décodage, lesdites bascules recevant en parallèle une commande de remise à zéro sur la borne Z, la borne D étant reliée individuellement à une case dudit registre à décalage, et toutes les bornes C e,l parallèle recevant un signal horloge. 5/ Montage selon la revendication 1, caractérisé en ce qu'un générateur de courant calibré et son organe d'enclenchement sont constitués par deux transis- tors, dont le rremier type PNP a sa base reliée au pôle d'alimentation ?ar une diode à effet Zener, son emetteur relié au pôle + par une résistance, et la deuxième transistor type NPN a snn collecteur relié à l'émetteur dudit premier transistor par une résistance, et soit sur sa base un signal logique de commande, les collecteurs de tous les premiers transistors étant reliés à un point commun. 6/ Montage selon la revendication 5, caractérisé en ce qu il existe 7 transistors dont chacun a son émetteur connecté audit point commun du réseau pondér;.teur, et son collecteur connecté en un des points du réseau en échelle, chacun de ces transistors recevant sur sa base un signal logique.