Brevet FR2123041A1 — publié le 19720908

L'invention concerne un procédé d'asservissement de la vitesse d'un moteur selon lequel le signal d'erreur de l'asservissement est obtenu par comparaison d'une fréquence de référence et d'une fréquence fournie par un capteur de vitesse et proportionnelle à la vitesse du moteur. L'invention concerne également un dispositif d'asservissement de la vitesse d'un moteur, utilisant ledit procédé. Les systèmes d'asservissement de ce type utilisant des fréquences comme paramètres de référence et de mesure sont utilisés pour les asservissements de précision, par exemple 10 9 à 10-4. Le capteur de vitesse est par exemple un disque lié mécaniquement à l'arbre du moteur,comportant des traits régulièrement espacés et qui, en association avec un dispositif photo-électrique, fournit des impulsions électriques de fréquence proportionnelle à la vitesse du moteur. La fréquence de référence fixe est fournie par exemple par un oscillateur à quartz. Les procédés de comparaison de deux fréquences connus utilisés dans les asservissements de vitesse d'un moteur sont, soit des procédés de comptage d'impulsions, soit des procédés de mesure de différence de phase entre les impulsions des deux fréquences (procédés appelés "phase-lock" dans la littérature anglosaxonne). Tous ces procédés connus présentent un certain nombre dtin- convénients. Ainsi un procédé de comptage consistant à compter séparément sur deux compteurs les impulsions de référence et les impulsions de fréquence représentant la vitesse du moteur, pendant une durée de comptage fixe, présente l'inconvénient d'avoir un temps de réponse élevé si l'on désire obtenir une bonne précision ; par exemple, pour obtenir une précision de 10-4, il faut compter au 4 moins 10 impulsions, ce qui pour une fréquence de référence de 150 kHz correspond à une durée minimale de comptage de 66 mS. Cette durée est particulièrement gênante au démarrage du moteur. Ce procédé est coûteux, car il nécessite une conversion numérique-analogique de la différence des indications des deux compteurs. Dans un autre procédé de comptage connu, un compteur-décompteur est alimenté en permanence par les impulsions de référence qui sont comptées et les impulsions de fréquence représentant la vitesse du moteur qui sont décomptées. Ce procédé permet, au contraire du procédé de comptage précédent, une détection rapide d'écart important des deux fréquences donc un démarrage rapide du moteur. Mais pour les écarts faibles de fréquence, par exemple le temps de réponse est aussi long que dans le procédé précédent: il faut compter 10 impulsions ce qui nécessite une durée de 66 mS pour une fréquence de référence de 150 kHz. Le procédé est également coûteux, car il faut encore un convertisseur numérique-analogique à la suite du compteur-décompteur. Dans ce procédé, les écarts de fréquence sont intégrés, ce qui présente un inconvénient pour la stabilité de l'asservissement. Enfin ce procédé nécessite un gain de boucle important. Le procédé connu sous le nom de "Phase-lock" présente aussi des inconvénients. On sait que dans ce procédé, on compare la phase des impulsions de référence et des impulsions de fréquence représentant la vitesse du moteur. Le comparateur est digital et une information de différence de phase est donnée à chaque période de la fréquence de référence. Ce procédé fournit donc de façon pratiquement instantanée la mesure de l'écart entre la référence et la vitesse du moteur. Mais ceci est un inconvénient si les espaces entre traits consécutifs du disque capteur de vitesse ne sont pas rigoureusement égaux, car le comparateur détectera alors ces irrégularités d'espacement et le moteur continuellement sollicité en accélération ou en désaccélération absorbera une puissance importante. Ce procédé nécessite donc d'utiliser un disque codeur de construction très soignée, donc très coûteux.Par ailleurs le procédé "Phase-lock" nécessite des gains de boucle particulièrement élevés (de l'ordre de 106 par exemple) pour obtenir une grande précision de l'asservissement (10 I par exemple), ce qui complique les problèmes de réglage en fabrication de série. Le procédé d'asservissement de la vitesse d'un moteur selon l'invention permet de pallier les inconvénients des procédés connus. Ce procédé permet, en utilisant un disque codeur de qualité courante, d'obtenir un asservissement de grande précision a avec un faible temps de réponse. Le dispositif, utilisant le procédé selon l'invention est constitué de circuits simples presque entièrement numériques et fournit directement le signal d'erreur sous forme analogique. Le procédé d'asservissement de la vitesse d'un moteur selon l'invention est caractérisé en ce que l'on substitue aux signaux ayant respectivement la fréquence de référence et la fréquence proportionnelle à la vitesse du moteur, des signaux de même fréquence, de forme rectangulaire, d'amplitude alternativement 1 et 0, la durée des 1 étant égale à celle des 0, de sorte que lesdits signaux rectangulaires représentent alors des signaux sinusoldaux suivant la convention qu'une demi-alternance positive d'un signal sinisoidal est représentée par un 1 et qu'une demi-alternance négative d'un signal sinusoïdal est représentée par un 0, et en ce que pour obtenir le signal d'erreur de l'asservissement sous forme analogique on traite les signaux rectangulaires représentant des signaux sinusoldaux par des procédés presque entièrement logiques, le traitement ayant pour but d'effectuer sur les signaux sinusoldaux :: - un déphasage de t/2 de l'un des signaux, - une première multiplication du signal déphasé de T?/2 par l'autre signal, - un filtrage du signal représentant le produit de la première multiplication, ce filtrage coupant les fréquences supérieures à un certain écart des deux fréquences, - une différentiation du signal obtenu après filtrage, - une deuxième multiplication des deux signaux non déphasés, - une troisième multiplication du signal obtenu après différentiation par le signal représentant le produit de la deuxième multiplication. Le. procédé utilisé dans l'invention pour effectuer les multiplications de signaux est particulièrement simple, car il utilise uniquement des procédés logiques. Le procédé de multiplication de signaux selon l'invention consiste en ce que le signal représent uit le produit d'un premier signal sinusoïdal, tun deuxième signal sinusoïdal et d'un signal de valeur V de forme quelconque est obtenu en formant un signal d'amplitude +V aux instants où les signaux rectangulaires subss- titués aux signaux sinusoïdaux ont la même valeur et d'amplitude - V aux instants où lesdits signaux rectangulaires ont des valeurs différentes. Le dispositif d'asservissement de la vitesse d'un moteur selon l'invention comporte les circuits nécessaires à la mise en oeuvre du procédé, c'est-à-dire - deux circuits formant les signaux rectangulaires, - un comparateur de fréquences comportant un circuitdéphaseur de t/2} un premier circuit multiplieur suivi d'un filtre passe-bas et d'un circuit de différentiation, un deuxième circuit multiplieur, enfin un troisième circuit multiplieur dont la sortie fournit le signal d'erreur sous forme analogique. invention sera mieux comprise à l'aide de la description détaillée suivante, donnée à titre d'exemple non limitatif con jointement avec les figures ci-après La figure 1 représente un bloc diagramme d'un comparateur de fréquences mettant en oeuvre le procédé. La figure 2 représente un diagramme schématique du premier circuit multiplieur , ainsi que les signaux d'entrée et de sortie de ce multiplieur. La figure 3 représente un diagramme schématique du circuit du deuxième et du troisième multiplieur. La figure 4 représente un bloc diagramme d'un comparateur de fréquences fournissant des signaux de sortie déphasés de ' /2 par rapport au comparateur de la figure 1. La figure 5 représente un bloc diagramme du dispositif de comparaison de fréquences permettant d'obtenir un signal d'erreur de l'asservissement ne s'annulant pas. Le principe du procédé d'asservissement de la vitesse d'un moteur selon l'invention va être expliqué à l'aide de la figure 1 qui représente un bloc diagramme du dispositif de compara0on de fréquences déduit du procédé. Sur les bornes 1 et 2 arrivent respectivement les signaux de la fréquence f1 de référence et de la fréquence f2 représentant la vitesse du moteur. Les repères 3 et 4 représentent les deux circuits transformant selon l'invention lesdits signaux en signaux rectangulaires d'amplitude alternativement I et 0. Ces signaux alimentent les entrées 5 et 6 du comparateur proprement dit. En 7, se trouve un circuit déphasant de2 le signal de la fréquence de référence. En 8 et 9 se trouvent respectivement le premier et le deuxième multiplieur, en 10 un filtre passe-bas, en 11 un circuit de dfférentiation,en 12 le troisième multiplieur dont la sortie 13 représente la sortie du comparateur de fréquences. Les signaux arrivant sur les bornes 1 et 2 sont périodiques, mais peuvent être de forme quelconque ; par exemple, comme on le représente sur la figure 1, le signal de référence de fréquence f1 peut être sinusoïdal et le signal de fréquence f2 proportion ne j" la vitesse du moteur peut être un train d--'impulsions de même polarité. Selon l'invention les circuits 3 et 4 transtor- ment ces signaux en signaux rectangulaires de même fréquence, d'amplitude alternativement 1 et O, la durée des 1 étant egale à celle des 0. Ces signaux rectangulaires représentent des signaux de forme sinusoïdale de fréquence f1 ou f3, Si l'on adopte la convention qu'un signal logique 1 représente une demi-alternance positive et qu'un signal logiqué 0 représente une demi-alternance négative. On peut alors expliquer le fonctionnement du comparateur en supposant que ses entrées sont alimentées par des signaux de forme sinusoïdale, soit par exemple sur la borne 5 un signal e1 = cos. #1 t avec #1 = 2#f1 et sur la borne 6 un signal e2 = cos.co2 t avec = 2#f2. Le comparateur effectue les opérations suivantes sur ces signaux d'entrée On suppose par exemple que c'est le signal de référence e1 = cos. COI t qui est déphasé de #/2. Le premier multiplieur 8 reçoit donc sur une entrée le signal cos (î t - t/2) = sin 1t et sur l'autre le signal cos a2 t. A la sortie du filtre 10 qui élimine en particulier la composante en (cJ1 + 32' on trouve un signal de la forme sin (#1 - #2) t et à la sortie du diffé rentiateur Il un signal de la forme (a1 - s2) cos (#1 - #2) t. Le deuxième multiplieur 9 reçoit sur ses deux entrées les deux signaux e1= cos Cî t et e = cos #2 t et fournit donc à sa sortie un signal de la forme cos (#1 - #2) t, la composante en (#1 + #2) ayant été éliminée par un filtrage non représenté sur la figure 1. Le troisième multiplieur 12 fournit donc sur sa sortie 13 un signal de la forme (#1 - #2) cos (#1 - #2) t. Ce signal de sortie du troisième multiplieur de valeur moyenne non nulle, de valeur crête dépendant de l'écart des fréquences f1 et f2 à comparer, de signe représentant le sens de cet écart peut donc être utilisé comme signal d'erreur dans un asservissement de vitesse d'un moteur. Dans le procédé selon l'invention on remplace les signaux de forme sinusoïdale qui, appliqués à l'entrée du comparateur per mettent d'obtenir le signal d'erreur de l'asservissement, par des signaux rectangulaires de même fréquence, de valeur alternativement 1 et O, la durée des 1 étant égale à la durée des 0, ce qui permet d'effectuer les multiplications par des procédés uniquement logiques. Selon l'invention, le procédé de multiplication d'un premier signal sinusoïdal, d'un deuxième signal sinusoïdal et d'un signal V de forme quelconque, consiste à donner la valeur + V au signal représentant le produit, aux instants où les signaux rectangulaires substitués aux signaux sinusoldaux ont la même valeur (c'est-à-dire aux instants où les signaux sinusödaux ont la même polarité) et à donner la valeur - V au signal représentant le produit, aux instants où les signaux rectangulaires ont des valeurs différentes (c'est-à-dire aux instants où les signaux sinusoïdaux ont des polarités différentes). Si la tension V est constante, le signal obtenu représente pratiquement le produit des deux signaux sinusoïdaux à un coefficient constant V près. Si la tension V est variable, le signal obtenu représente le produit des deux signaux sinusoïdaux et de ladite tension V. Le procédé d'asservissement de la vitesse d'un moteur selon l'invention pallie les inconvénients des procédés connus mentionnés dans le préambule. il permet d'obtenir directement à la sortie du comparateur le signal d'erreur de l'asservissement sous forme analogique, par des procédés presque entièrement logiques. Le procédé permet d'obtenir le signal d'erreur de l'asservissement avec un temps de réponse court, de par exemple 1 mS, ce temps de réponse dépendant pratiquement de la bande passante des filtres disposés après les deux premiers multiplieurs, ces filtres ayant pour principal but ainsi qu'il a été mentionné de supprimer la composante en (chez 1 + 5 ) à la sortie desdits multiplieurs. De plus, le procédé permet un fonctionnement correct de l'asservissement avec un disque émetteur d'impulsions de qualité courante, c'est-à-dire comportant des traits dont l'intervalle n'est pas rigoureusement identique. En effet la fréquence de coupure des filtres passe-bas peut être réglée à une certaine valeur telle que d'une part le temps de réponse désiré soit obtenu et que d'autre part le signal d'erreur soit obtenu pour un certain nombre de traits du disque. Par exemple, avec le temps de réponse mentionné ci-dessus, le temps de réponse est obtenu pour 150 traits consécutifs du disque, ce qui évite pratiquement les inconvénients dus à des irrégularités de l'espacement entre traits consécutifs. Enfin le dispositif mettant en oeuvre le procédé selon l'invention et comprenant les circuits représentés sur la figure 1 est simple et économique, ne comportant presque que des circuits numériques de qualité courante et ne nécessitant aucun réglage. Plusieurs circuits utilisés dans le dispositif selon l'invention et représentés sur la figure 1 sont connus par la littérature technique et ne nécessitent pas de description détaillée. C'est le cas des circuits 3 et 4 qui sont des circuits formeurs d'impulsions. Le dispositif déphaseur 7 peut être par exemple constitué à l'aide de deux bascules (JK) convenablement connectées. Les filtres passe-bas disposés à la sortie des deux premiers multiplieurs peuvent être de simples filtres RC. Enfin le circuit de différentiation Il est par exemple réalisé au moyen d'un amplificateur opérationnel intégré monté en dérivateur. Par contre le procédé selon l'invention permet la réalisation de circuits multiplieurs particulièrement simples. La figure 2a représente le diagramme schématique du premier multiplieur utilisé dans un mode préféré de réalisation du dispositif selon l'invention. La figure 2b représente les signaux d'entrée et de sortie de ce multiplieur. Ce premier multiplieur reçoit par exemple sur son entrée 14 le signal rectangulaire de la fréquence f1 de référence après déphasage de la fréquence f1 de référence est par exemple égale à 150 kRz, la fréquence f tant égale à f quand le moteur tourne à la vitesse de consigne. Le multiplieur a pour but, selon le procédé de l'invention de fournir un signal d'amplitude + V aux instants où les signaux rectangulaires de fréquences respectives f1 et f2 sont égaux et un signal d'amplitude - V aux instants où lesdits signaux logiques sont différents, V ayant dans ce cas une valeur constante. Le comparateur logique 16 fournit sur sa sortie 17 un signal logique commandant la fermeture de l'interrupteur 18 par l'intermédiaire du circuit de commande 19, aux instants où les signaux rectangulaires de fréquence f1 et e sont égaux. Aux instants où lesdits signaux rectangulaires sont différents, c'est la sortie 20 du comparateur qui fournit un signal logique permettant la fermeture de l'interrupteur 21 par l'intermédiaire du circuit de commande 22. Les deux interrupteurs 18 et 20 étant alimentés sur une de leurs bornes par, respectivement, les tensions continues + V et - V, leurs autres bornes étant réunies à la sortie 23 du multiplieur, on obtient bien sur cette sortie 23 le signal requis. Les interrupteurs 19 et 22 sont de préférence des transistors à effet de champ. La figure 2b donne un exemple de la forme du signal obtenu sur la borne de sortie 23 du premier multiplieur pour des signaux rectangulaires appliqués sur les bornes d'entrée 14 et 15 et de fréquences respectives, f1 (déphasée det /2) et f2. Ce signal de sortie présente une forme rectangulaire et varie entre + V et - V. La durée des valeurs + V et -V dépend de la phase relative des signaux d'entrée. Ce signal de sortie contient une composante de fréquence f1 - f2 qui est le signal utile et une composante de fréquence f1 + f2 qui est éliminée par filtrage. Le procédé selon l'invention permet également la réalisation d'un circuit particulièrement simple et économique pour effectuer la deuxième et la troisième multiplication. La figure 3 représente le diagramme schématique du circuit effectuant la deuxième et la troisième multiplication et utilisé dans un mode préféré de réalisation du dispositif selon l'invention. Ce circuit comporte trois entrées : l'entrée 24 est alimentée par exemple par le signal rectangulaire de la fréquence f1 de référence ; l'entrée 25 est alimentée par le signal rectangulaire de l'autre fréquence f2, conformément à la figure 1, ces signaux ne sont pas déphasés ; l'entrée 26 est alimentée par le signal de sortie du différentiateur repéré en 11 sur la figure 1. Le circuit 27 est un comparateur logique dont la sortie 28 commande la fermeture de l'interrupteur 29 par l'intermédiaire du circuit de commande 30, aux instants où les signaux rectangulaires de fréquences f1 et f2 sont égaux. Aux instants où lesdits signaux rectangulaires sont différents, c'est la sortie 31 du comparateur logique qui commande la fermeture de l'interrupteur 32 par l'intermédiaire du circuit de commande 33. Le fonctionnement des interrupteurq 29 et 32 est -Identique au fonctionnement des deux interrupteurs du premier multiplieur et si on alimentait deux bornes de ces interrupteurs par, respectivement, les tensions continues + V et - V on obtiendrait sur les deux autres bornes réunies ensemble, un signal qui serait le résultat de la deuxième multiplication, au coefficient V près. Mais dans le schéma représenté sur la figure 3 le fonctionnement des interrupteurs 30 et 33 est exploité d'une autre manière pour permettre d'effectuer de façon très simple la troisième multiplication. On voit sur la figure 3 qu'une borne de l'interrupteur 29 est reliée à l'entrée 34 d'un amplificateur opérationnel 35, alors qu'une borne de l'autre interrupteur 32 est reliée à l'entrée 36 dudit amplificateur. Cet amplificateur a le gain + 1 sur l'entrée 34 et le gain - 1 sur l'entrée 36. Les deux autres bornes des interrupteurs 29 et 32 sont reliées à l'entrée 26 qui est alimentée par le signal de sortie du différentiateur. Si l'on appelle E ce signal de sortie du différentiateur, qui est variable, on voit que l'on obtient à la sortie 37 de l'amplificateur opérationnel 35 une tension + E aux instants où les signaux rectangulaires de fréquence f1 et f2 sont égaux et une tension - E aux instants où lesdits signaux rectangulaires sont différents. Le circuit de la figure 3 permet donc d'obtenir, selon le procédé de multiplication de l'invention, le produit du signal E par les deux signaux sinusoïdaux de fréquence f et f2. il réalise donc la deuxième et la troisième multiplication. On obtient sur la sortie 37 le signal d'erreur de l'asservissement. Les interrupteurs 29 et 32 sont de préférence des transistors à effet de champ. En pratique, l'amplificateur opérationnel 35 réalise également la fonction de filtrage nécessaire pour éliminer la compo sante en #1 + #2 qui apparaît à la suite de la deuxième multipli- cation. Si la fréquence de coupure de ce filtre, ainsi que celle du filtre disposé à la sortie du premier multiplieur sont suffisamnent faibles, mais néanmoins compatibles avec le temps de réponse désiré, on obtient en sortie de l'amplificateur opérationnel un signal # qui a la forme représentée sur la figure 3b dans le cas deW1 uS2 constant et positif. Cette forme est différente de la forme théorique en (#1 - #2)cos(#1 - #2 t) du fait que les multiplications ont été effectuées à l'aide de signaux rectangulaires.Mais, le signal ainsi obtenu est apte à être utilisé comme signal d'erreur de l'asservissement, car sa valeur moyenne et sa polarité dépendent de la grandeur et du sens de la différence entre les fréquences f1 et f2. On observe que ledit signal d'erreur s'annule à la fréquence 2 (f1 - f2). Ceci n'est pas gênant si l'inertie du moteur est suffisamment grande. Pour obtenir un signal d'erreur de l'asservissement ne s'annulant pas, on peut effectuer un filtrage à très basse fréquence du signal obtenu à la sortie de l'amplificateur opérationnel 35. Ce procédé de filtrage peut être gênant pour la stabilité de la boucle totale d'asservissement. Dans une variante de l'invention, on obtient un signal d'erreur de l'asservissement ne s'annulant pas, en additionnant un premier signal obtenu à la sortie d'un premier comparateur de fréquence et un deuxième signal obtenu à la sortie d'un deuxième comparateur de fréquerce, le premier signal et le deuxième signal étant déphasés de #/2. La somme de ces deux signaux qui s 'annu- lent chacun à la fréquence 2 (f1 - f2), mais avec un déphasage de/2 /2 permet d'obtenir un signal ne s'annulant pas. il a été expliqué que le dispositif comparateur de fréquence représenté sur la figure 1, alimenté sur l'entrée 5 par le signal rectangulaire de la fréquence f1 de référence et sur l'entrée 6 par le signal rectangulaire de la fréquence f2 proportionnelle à la vitesse du moteur permettait d'obtenir sur la sortie 13 un signal d'erreur tel que celui représenté sur la figure 3b. Pour obtenir un signal de même forme mais déphasé de t/2 on utilise un dispositif comparateur comportant les mêmes circuits 7,8, 9, 10, 11,et 12 que ceux représentés sur la figure 1, mais connectés différemment. La figure 4 représente le schéma du dispositif comparateur permettant d'obtenir un signal de sortie déphasé de /2 par rapport au signal obtenu à la sortie du comparateur de la figure 1 et représenté sur le figure 3b. On a utilisé les mêmes repères que sur la figure 1. On voit que le dispositif comparateur de la figure 4 diffère de celui de la figure 1 par le branchement du déphaseur 7 qui agit sur le signal de fréquence f au lieu de f et par le branchement du filtre 10 et du différentiateur 11 qui sont connectés à la sortie du multiplieur 9 effectuant le produit des signaux de fréquence f1 et f2 non déphasés, alors que sur la figure 1 le filtre 10 et le différentiateur 11 étaient connectés à la sortie du multiplieur 8. Le schéma de principe du dispositif utilisant deux comparateurs de fréquences est représenté sur la figure 5. Le dispositif alimenté en 38 et 39 par les signaux de forme quelconque de fréquences f1 et f2 comporte deux formeurs d'impulsions rectangulaires 40 et 41 qui alinlenten-t deux compe.rateurs ; l'un 42 est identique à celui de la figure 1 et délivre un signallTA représenté sur la figure 5b ; l'autre 43 est identique à celui de la figure 4 et délivre un signal également représenté sur la figure 5b. L'amplificateur sommateur 44 effectue l'addition de ces signaux et fournit à sa sortie 45 un signal d'erreur de l'asservissement ne s'annulant pas, ce signal, étant représenté sur la figure 5b. REVENPICATIONS 1 - Procédé d'asservissement de la vitesse d'un moteur selon lequel le signal d'erreur de l'asservissement est obtenu par comparaison d'une fréquence de référence et d'une fréquence fournie par un capteur de vitesse et proportionnelle à la vitesse du moteur, le procédé étant caractérisé en ce que l'on substitue aux signaux des deux fréquences, des signaux de même fréquence, de forme rectangulaire, d'amplitude alternativement 1 et O, la durée des 1 étant égale à celle des 0, de sorte que lesdits signaux rectangulaires représentent alors des signaux sinu soidaux suivant la convention qu'une demi-alternance négative d'un signal sinusoïdal est représentée par un O et qu'une demialternance positive d'un signal sinusoïdal est représentée par un 1ein ce que pour obtenir le signal d'erreur de l'asservis serment sous forme analogique, on traite les signaux rectangulaires représentant les signaux sinusoïdaux par des procédés presque entièrement logiques, ce traitement ayant pour but d'effectuer sur les signaux sinusoïdaux - un déphasage de t/2 de l'un des signaux, - une première multiplication du signal déphasé de'fl'/2 par l'autre signal, - un filtrage du signal représentant le produit de la premi ère multiplication, ce filtrage coupant les fréquences supé- rieures à un certain écart des deux fréquences, - une différentiation du signal obtenu après filtrage, - une deuxième multiplication des deux signaux non déphasés, - une troisième multiplication du signal obtenu après différentiation par le signal représentant le produit de la deuxième multiplication, 2 - P océdé d'asservissement de la vitesse d'un moteur selon la revendication 1, caractérisé en ce que le signal représentant le produit d'un premier signal sinusoïdal, d'un deuxième me signal sinusoïdal et d'un signal de valeur V de forme quelconque, est obtenu en formant un signal d'amplitude + V aux instants où les deux signaux rectangulaires substitués aux signaux sinusoïdaux ont la même valeur et d'amplitude - V aux instants où lesdits signaux rectangulaires ont des valeurs différentes. 3 - Dispositif d'asservissement de la vitesse d'un moteur, carctérisé en ce qu'il comporte les circuits nécessaires à la mise en oeuvre du procédé selon les revendications 1 et 2, c'est à-dire - deux circuits formant les signaux rectangulaies; - un comparateur de fréquences comportant un circuit déphaseur de /2, un premier circuit multiplieur suivi d'un filtre passe--bas et d'un circuit de différentiation9 un deuxième circuit multiplieur, enfin un troisième circuit multiplieur dont la sortie fournit 16 signal d'erreur sous forme analogique. 4 - Dispositif d'asservissement de la vitesse d'un moteur selon la revendication 3, caractérisé en ce que le premier multiplieur recevant sur ses deux entrées des signaux rectangulaires déphasés de t/2, comporte un comparateur logique commandant la fermeture d'un premier interrupteur aux instants où lesdits signaux rectangulaires sont égaux et la fermeture d'un deuxième interrupteur aux instants où lesdits signaux rectangulaires sont différents, les deux interrupteurs étant pimentés sur une de leurs bornes par des tensions continues égales,mais de polarité opposée pour chaque interrupteur alors que les autres bornes desdits interrupteurs sont reliées à la sortie du multiplieur. 5 - Dispositif d'asservissement de la vitesse d'un moteur selon l'une des revendications 3 ou 4, caractérisé en ce que le circuit réalisant simultanément le deuxième et le troisième multiplieurs comporte un comparateur logique recevant sur ses deux entrées des signaux rectangulaires non déphasés, ledit comparateur commandant la fermeture d'un premier interrupteur aux instants où les signaux rectangulaires sont égaux et la fermeture d'un deuxième interrupteur aux instants où les signaux rectangulaires sont différents, une borne du premier interrupteur étant reliée à une première entrée d'un amplificateur ayant le gain + 1 sur cette entrée, une borne du deuxième interrupteur ayant le gain - 1 sur cette entrée, les deux autres bornes des deux interrupteurs étant reliées ensemble à la sortie du circuit de différentiation, la sortie de l'amplificateur fournissant le signal d'erreur de l'asservissement. 6 - Dispositif d'asservissement de la vitesse d'un moteur stton l'une des revendications 4 ou 5 caractérisé en ce que les interrupteurs sont es transistors à effet de champ. 7 - Dispositif a'asservissement de la vitesse d'un moteur selon l'une des revendications 3 à 6, caractérisé en ce qu'il comporte - deux circuits formant des signaux rectangulaires dont les sorties alimentent en parallèle un premier et; un deuxième comparateur de fréquences, - un premier comparateur de fréquences dont le circuit déphaseur reçoit le signal rectangulaire d'une première fréquence et dont le filtre et le circuit de différentiation connectés en série sont branchés à la sortie du multiplieur des signaux dé phases - un deuxième comparateur de fréquences dont le circuit déphaseur reçoit le signal rectangulaire de la deuxième fréquence et dont le filtre et le circuit de différentiation connectés en série sont branchés à la sortie du multiplieur des signaux non déphasés, - un circuit sommateur de signaux dont les deux entrées sont connectées à la sortie des deux comparateurs de fréquences et dont la sortie fournit le signal d'erreur de l'asservissement.