Brevet FR2133872A1 — publié le 19721201

Un mouvement d'horlogerie électronique comprend généralement : - Un oscillateur dont le résonateur est un cristal piézo-électrique de forme bien définie (barreau, diapason, lentille). Un circuit électronique convenable entretient les oscillations de 5 ce résonateur, à une fréquence généralement comprise entre quelques kHz et quelques MHz. - Un diviseur de fréquence qui divise la fréquence de l-1 oscillateur par un facteur constant, de façon à obtenir une fréquence notablement plus basse. 10 - Un intégrateur de fréquence, qui intègre cette basse fréquence, de façon à engendrer une échelle de temps. Cet intégrateur peut être constitué par un moteur synchrone ou pas-à-pas entraînant un rouage portant les aiguilles classiques. Il peut être également constitué par un compteur électronique avec affichage digital de 15 l'heure. Ce ne sont là que deux exemples de réalisations possibles. - Une source d'énergie électrique qui alimente les dispositifs ci-dessus. la précision de l'horloge est identique à celle de l'oscillateur, ou plus exactement à celle du résonateur qui le pilote. 20 En fabrication industrielle, il est impossible d'obtenir éco nomiquement des cristaux piézo-électriques ayant une tolérance inférieure à quelques 10-5 sur la fréquence, ce qui correspond à une précision de marche de quelques secondes par jour. De plus, la fréquence propre du cristal sera modifiée dans le 25 temps, de façon irréversible, par le phénomène de vieillissement et par 1'environnement, par exemple par les chocs. Lorsqu'une grande précision est nécessaire, il faut donc prévoir des moyens de régler la fréquence de 1'oscillâteur, en l'entraînant au moyen d'artifices, plus ou moins loin de la fréquence 30 propre du résonateur. On pourra ainsi fabriquer un oscillateur précis, et rétablir cette précision (entre certaines limites) lorsqu'elle aura été altérée. Dans ce but, on monte par exemple, en série avec un résonateur 35 à quartz, m condensateur variable nommé trimmer, qui permet de régler la fréquence de l'oscillateur. Ce procédé bien connu et très largement appliqué appelle des réserves : - En entraînant artificiellement la fréquence de l'oscillateur loin 40 de la fréquence propre du résonateur, on altère les caractéristiques 72 13666 2 2133872 de stabilité de 1' os cillât eur, et cela d'autant plus que l'écart entre les deux fréquences (correction) est grand. On compromet donc ainsi gravement les performances chronométriques de l'ensemble. - l'utilisation d'une capacité-trimmer ne permet pas d'obtenir à la 5 fois une grande plage et une grande finesse de correction. - lors du développement d'une montre-bracelet électronique de volume très réduit, la construction du condensateur trimmer pose de nombreux problèmes, tant du point de vue de la fabrication que du point de vue technologique. Ce trimmer est une pièce coûteuse, 10 encombrante, délicate, peu fiable et somme toute assez peu efficace. L'invention vise à pallier ces divers inconvénients, en procédant de façon tout à fait différente pour régler la marche de la montre. Dans le dispositif selon l'invention, 15 - la fréquence de l'oscillateur est identique à celle du résonateur, qui oscille à sa fréquence propre. Ses oscillations ne sont donc en rien perturbées. - le taux de division du diviseur électronique est ajusté de façon à obtenir à partir de la fréquence inexacte de l'oscillateur, une 20 échelle de temps ayant la précision requise. Par exemple, si le taux de division du diviseur est de l'ordre de 10^, la précision de l'échelle de temps pourra être réglée à environ 10"^ près, soit à moins de 0,1 s/j, et cela sur une plage aussi large qu'on le désire. 25 la présenteinvention a donc pour objet un mouvement d'horlo gerie électronique comprenant un oscillateur piézo-électrique servant de base de temps, une chaîne de division de fréquence et un dispositif d'affichage commandé au moins médiatement par le signal de sortie de ladite chaîne de division, caractérisé par des moyens 30 permettant de régler entre certaines limites le taux de division de ladite chaîne, lesdits moyens étant constitués par : a) Un comparateur digital destiné à comparer l'état logique d'une référence binaire à M bits à celui de M étages de ladite chaîne de division ; 35 b) Un dispositif permettant alternativement de bloquer ledit comparateur pendant une période naturelle de la chaîne de division et de le débloquer pendant la période suivante ; et c) Un circuit abrégeant ladite période suivante à partir du moment où il y a coïncidence entre l'état logique de ladite référence et 40 celui desdits M étages, en remettant à zéro lesdits M étages de la 72 13666 3 2133872 chaîne. Le dessin annexé représente, à titre d'exemple, une forme d'exécution de l'objet-de l'invention. La fig. 1 est un schéma-bloc de cette forme d'exécution. 5 La fig. 2 est un exemple de réalisation possible du compara teur digital et de la référence, binaire. La fis. 3 est un exemple de réalisation possible d'un multivibrateur monostable donnant l'allure des signaux électriques. F , la fréquence de l'oscillateur représenté en fig. 1, est 10. divisée par une chaîne de division constituée par N+M+P flip-flop désignés par PPD. Le taux de division naturel de cette chaîne est égal à A = 2IT+M+P. La période naturelle de cette chaîne est égale à Tn = 2N+M+P-î,o- Le dernier flip-flop de cette chaîne commande un multivibra-15 teur monostable, MONO 1, qui attaque, d'une part, le dispositif d'affichage de l'heure H et, d'autre part, l'entrée "clear" d'un flip-flop de contrôle PPG.. Les sorties des flip-flop de division d'indice N+1 à N+M sont reliées aux entrées à A^ d'un comparateur digital à M bits. 20 Les M sorties d'une référence binaire à M bits sont reliées aux entrées à B^ du comparateur digital à M bits. Le fonctionnement de ce comparateur est le suivant : - Si l'entrée de blocage, BLO, du comparateur est à un niveau logique 1, le comparateur est bloqué et sa sortie S reste constamment à 25 un niveau logique zéro. - Si le contenu des étages N+1 à N+M de la chaîne de division est tout d'abord nul, et croît ensuite régulièrement,-et "que l'entrée de blocage, BLO, est à niveau logique zéro, la sortie du comparateur, qui est tout d'abord égale à zéro, passe au niveau logique 1 à l'ins- 30 tant où il y a coïncidence entre le nombre binaire E contenu dans la référence binaire et le nombre binaire contenu dans les.étages N+1 à N+î-i de la chaîne de division. Le contenu de ces étages est alors égal à E. On va décrire maintenant le fonctionnement du système.. Considé-35 rons l'instant où le multivibrateur monostable MONO 1 vient d'émettre son impulsion vers le système d'affichage, d'une part, et vers le flip-flop de contrôle, d'autre part. Ce dernier, attaqué par son entrée "clear" a basculé, et sa sortie Q est passée à l'état zéro. Le comparateur digital est ainsi débloqué. L'ensemble des flip-flop 40 de division se trouve à l'état zéro, et la période naturelle de di 72 13666 2133872 vision commence. Cependant, aussitôt que le contenu des FFD N+1 à N+M atteindra la valeur E, matérialisée dans la référence binaire, le comparateur digital émettra un signal de niveau logique vers l'entrée "set" du flip-flop de contrôle. Celui-ci basculera, et sa 5 sortie Q passera à l'état 1. Le comparateur sera à nouveau bloqué, et le multivibrateur MONO 2 émettra une impulsion qui mettra à zéro les FFD N+1 à N+M. On peut montrer qu'alors l'ensemble des FFD sera de nouveau à zéro. L'ensemble du processus aura pris un temps Ta> période abrégée, qui vaut : Ta = 2^.E.F0. 10 Une nouvelle période naturelle de comptage commencera immédia tement, et se poursuivra jusqu'à son terme, le comparateur étant bloqué. A la fin de cette période naturelle, le monostable MONO 1 émettra son impulsion et le cycle va se reproduire identique à lui-même. 15 On peut montrer que dans ces conditions, la période réelle Tr du système est égale à la somme de la période abrégée Ta et de la période naturelle Tn. Elle peut s'écrire Tr = Ta + Tn = F0 (2ÏÏ.E + 2^+M+P) Tr = Fq.2^ (E + 2W+P) 20 E peut être compris entre 0 et 2^-1. La plage de réglage est donnée par 1'expression : A = 2-2 La précision de réglage est donnée par l'expression : 1T = (E + 2m+:p)-1 2? On notera qu'il est possible d'obtenir des valeurs intéressan tes à la fois pour û et fT , qui varient dans le même sens. En particulier, si on fait M=P=10, ce qui est sans autre possible, on aura approximativement : A = 10-3 30 -n = 10-6 Ce qui signifie qu'on pourra fabriquer une montre électronique réglable à 10-6, soit environ 0,1 s/j avec un oscillateur dont le résonateur sera d'une précision de fabrication de 10-3, soit 1 $ o, résultat impossible à atteindre avec des méthodes de réglage basées 35 sur l'emploi de trimmers. La fig. 2 est un schéma d'une réalisation possible de comparateur et de référence binaire. L'ensemble a été dessiné ici pour 4 bits (M=4) et E = 6 pour plus de clarté. On utilise des portes NOS 72 13666 5 2133872 en logique positive. On remarquera que, dans le cas particulier, la référence logique doit envoyer au comparateur la valeur complémentaire de K. La référence logique a été réalisée ici au moyen de commutateurs. 5 La fig. 3 montre une forme possible de réalisation d'un multi vibrateur monostable tel que celui désigné par MONO 1 ou MONO 2 à la fig. 2. Il est obtenu à l'aide d'un flip-flop de type D, branché en deux points de la chaîne de division, et d'une porte NOR. On trouve également la forme des signaux aux différents points du 10 circuit. 72 13666 6 2133872 REVENDICATIONS 1 - Mouvement d'horlogerie électronique, comprenant un oscillateur piézo-électrique servant de base de temps, une chaîne de division de fréquence et un dispositif d'affichage commandé au moins médiatement par le signal de sortie de ladite chaîne de division, 5 caractérisé par des moyens permettant de régler entre certaines limites le taux de division de ladite chaîne, lesdits moyens étant constitués par : a) un comparateur digital destiné à comparer l'état logique d'une référence binaire à M bits à celui de M étages de ladite chaîne de 10 division ; b) un dispositif permettant alternativement de bloquer ledit comparateur pendant une période naturelle de la chaîne de division et de le débloquer pendant la période suivante ; et c) un circuit abrégeant ladite période suivante à partir du moment 15 où. il y a coïncidence entre l'état logique de ladite référence et celui desdits M étages, en remettant à zéro lesdits M étages de la chaîne. . . 2 - Mouvement selon la revendication 1, caractérisé par le fait que la référence binaire est constituée par une batterie de M 20 commutateurs fournissant des signaux de niveau logique 0 ou 1 aux entrées du comparateur digital. 3 - Mouvement selon la revendication 1, caractérisé par le fait que la référence binaire est constituée par une mémoire électronique. 25 4 - Mouvement selon la revendication 3» caractérisé par le fait que ladite mémoire électronique consiste en un registre à décalage . 5 - Mouvement selon la revendication 1, caractérisé par le fait qu'il comprend un flip-flop (PPC) qui commande l'entrée de 30 blocage du comparateur, ledit flip-flop étant lui-même commandé alternativement par la sortie du comparateur et la sortie de la chaîne de division. 6 - Mouvement selon la revendication 5> caractérisé par le fait que la sortie dudit flip-flop (FEC) est reliée par 11intermé- 35 diaire d'un multivibrateur monostable (MONO 2) aux entrées de remise à zéro (BESET) d'un certain nombre d'étages de la chaîne de division.