Brevet FR2133458A1 — publié le 19721201

La présente invention concerne le domaine des semiconducteurs, et plus particulièrement les dispositifs semiconducteurs planar, et peut etreûtiîisé pour l'élaboration et la fabrication des diodes en boîtier ou sans boîtier, des transistors, thyristors, transistors MOS et des circuits intégrés. On connaît des dispositifs semiconducteurs planar, en particulier des transistors, exécutés sous forme de pastilles (substrats) semiconductrices dans lesquelles est prévue une zone de silicium monocristallin séparée du substrat par une fine couche de diélectrique, par exemple de SiO2. Dans ces dispositifs, de même que dans les dispositifs planar ordinaires exécutés dans un substrat de silicium monocristallin, les jonctions p-n sont inscrites l'une dans l'autre, chaque jonction p-n successive présentant ainsi des dimensions supérieures à celles de la précédente. tes dispositifs planar connus présentent les inconvénients suivants 1. En principe, il est impossible d'obtenir des structures transistorisées et des structures de type p-nrp-n avec des jonctions d'émetteur et de collecteur dont la superficie serait d'un meme ordre de grandeur. D'ordinaire, la superficie de la jonction p-n de collecteur est d'un ordre supérieur à celle de la jonction p-n d'émetteur. La partie utile est constituée seulement par la partie du collecteur disposée directement sous l'émetteur. L'autre partie de la jonction de collecteur p-n (environ 90%) ne prend pas part au fonctionnement du dispositif mais elle influence considérablement la capacité du collecteur en affectant ses caractéristiques fréquentielles. 2. Il est impossible de modifier arbitrairement les dimensions du collecteur en laissant les dimensions de l'émetteur invariables, ou inversement. 3. tes dimensions minimales des jonctions p-n de collecteur et d'émetteur, et par conséquent ses propriétés fréquentielles, sont limitées par les possibilités maximales du procédé de photo-lithographie et par la technique de fabrication des photo-gabarits. 4. Il est impossible d'obtenir des concentrations d'impuretés du meme ordre de grandeur dans les zones de l'émetteur et du collecteur. Les concentrations des impuretés dans la > na #' collecteur sont toujours inférieures à celles de l'émetteur. Cela engendre des difficultés pour la fabrication des dispositifs planar avec des valeurs d'inversion élevées du facteur d'amplification en courant. 5. En présence de faibles dimensions des zones d'émetteur et de collecteur, les surfaces de contact des connexions doivent être situées à l'extérieur de ces zones, d'ou la nécessité de prévoir des voies de conduction reliant les zones d'émetteur et de base aux surfaces de contact prévues pour le raccordement des connexions. Lesdites voies de conduction sont réalisées à l'oxyde Si02 sur les jonctions p-n d'émetteur et de collecteur; en cas de présence de cavités ou de porosités dans ledit oxyde sous les voies de conduction il se produit un court-circuit entre les zones d'émetteur et de base de l'appareil. En outre, en présence de fortes densités du courant, il peut se produire une fusion des voies de conduction. 6. L'obtention d'un transistor type p-n-p-est liée à des difficultés évidentes. Le but de la présente invention est de remédier aux inconvénients mentionnés ci-dessus. L'invention vise par conséquent un dispositif planar dans lequel il serait possible de modifier à volonté et indépendamment les dimensions des jonctions p-n d'émetteur et de collecteur, tout en conservant les avantages essentiels des dispositifs semiconducteurs planar, à savoir : disposition des contacts sur l'émetteur, la base et le collecteur dans un même plan, disposition des jonctions p-n sous la pellicule diélectrique de passivation, par exemple la pellicule de SiO2, que l'on fait pousser avant ltélabo- ration des jonctions p-n, possibilité de fabrication par groupes. L'invention est surtout caractérisée par le fait que dans un dispositif semiconducteur planar du type dans lequel, à l'intérieur d'un substrat, est disposée une zone de silicium monocristallin, séparée dudit substrat par une couche isolante et dans laquelle est réalisée au moins une jonction p-n, selon l'invention le substrat est réalisé en une matière diélectrique et la jonction p-n s'étend perpendiculairement à la surface du substrat jusqu a une proioliue# lui permettant d'atteindre la couche isolante. Dans l'expose qui suit, l'invention est expliquée par la description d'exemples non limitatifs de réalisation et par les dessins annexes qui représentent - la figure 1, un transistor planar conforme à l'invention, vue de dessus; - la figure 2, le même transistorvuencoupe suivant II-II de la figure 1; - la figure 3, une diode planar conforme à l'invention, vue de dessus; - la figure 4, la même diode voeen coupe suivant IV-IV de la figure 3; - la figure 5, un thyristor planar conforme à l'invention,zX de dessus; - la figure 6, le même thyristor vu en coupe suivant VI-VI de la figure 5; - la figure 7, un transistor planar MOS conforme à l'invention, vu en coupe. La structure et la technologie de fabrication de tous les dispositifs planar mentionnés ci-dessus sont fondés sur un seul et même principe. Un transistor planar conforme à l'invention comporte un substrat diélectrique 1 (figures 1 et 2), par exemple en céramique vitrifiée, dans le#quel est formée une zone 2 de silicium monocristallin séparée du substrat 1 par une couche isolante 3, par exemple de bioxyde de silicium SiO2. Dans la suite de la présente description la couche 3 sera désignée par le terme "poche". Les zones d'émetteur et de collecteur 4 et 5 sont formées par diffusion locale dans toute leur épaisseur à travers les ouvertures d'un masque d'oxyde. Les atomes d'impuretés diffusent alors à une profondeur atteignant la couche isolante 3, avec pour résultat la formation de jonctions p-n d'émetteur et de collecteur 6 et 7, disposées perpendiculairement à la surface du substrat 1 à une profondeur qui atteint la couche isolante 3. La base comporte deux parties : une partie active 8 et une partie passive 9.La partie active 8 est représentée par une couche mince intercalée entre les zones d'émetteur et de collecteur 4 et 5. La partie passive 9 est formée par le prolongement de la partie active 8, ce qui est obtenu grâce à la configuration de la poche représentée sur la figure 1. Sur la partie passive 9 sont ménagées des surfaces de contact 10 pour le raccordement des connexions de base (non représentées). Pour réduire la résistance de base, les surfaces de contact 10 sont ménagées sur toute la partie passive de la base (sur la figure 1 les surfaces de contact sont hachurées). Les connexions du collecteur et de l'émetteur sont raccordées aux surfaces de contact 11 et 12 disposées directement sur les zones d'émetteur et de collecteur 4 et 5. Dans le cas d'un transistor sans boîtier, on recouvre le transistor, avant de ménager, les surfaces de contact 11 et 12, d'un revêtement protecteur mince, par exemple de verre résistant à l'humidité, dans lequel sont pratiquées des ouvertures pour les surfaces de contact. Une diode semiconductrice planar (figures 3 et 4) conforme à l'invention comporte un substrat diélectrique 13 dans lequel on a ménagé une poche 14 en matière isolante, remplie de silicium monocristallin 15; perpendiculairement aux surfaces du substrat 13 se trouve la jonction p-n 16 disposée sur toute la profondeur de la poche. Les surfaces de contact 17 et 18 sont prévues pour le raccordement des connexions (non représentées). Un thyristor planar n-p-n-p selon l' invention est réalisé de la même façon qu'un transistor ou une diode, dans une poche 19 (figures 5 et 6) contenant du silicium monocristallin. La poche 19 est disposée dans le substrat diélectrique 20. Les jonctions p-n 21, 22 et 23 sont formées dans le silicium monocristallin perpendiculairement à la surface du substrat 20 sur toute lakrofondeur de la poche 19. Les zones d'émetteur 24 et 25 comportent des surfaces de contact 26 et 27 pour le raccordement des connexions (non représentées). Les zones de base, de la même façon que pour les transistors, comportent une partie passive et active 28, 29, 30et 31, lespartisB passives28 et 29 de# la base étant alors métallisées afin d'erXéduire la résistance (parties hachurés 32 de la figure 5) et étant utilisées comme surfaces de contact pour le raccordement des connexions à la base. Un transistor MOS conforme à l'invention comporte du silicium monocristallin 33 (figure 7) incorporé dans la poche 34 en matière isolante, disposée dans le substrat diélectrique 35. Les jonctions p-n 36 et 37 sont exécutées dans le silicium monocristallin 33 perpendiculairement à la surface du substrat et sur toute la profondeur de la poche 34. Le transistor MOS comporte également un contact 38 pour la source, un contact 39 pour le drainage et une gâchette 40. Les structures des dispositifs semiconducteurs proposés n'imposent aucune limitation en ce qui concerne les connexions, la forme et l'aspect de celle-ci pouvant être quelconques. La construction des appareils décrits n'impose pas non plus de limitations en ce qui concerne le boîtier. Le dispositif terminé, doté de connexions, peut être scellé dans tous les types de boîtier existant, utilisés pour les dispositifs planar ordinaires. La description des dispositifs donnée ci-dessus concerne le cas où lton utilise pour leur fabrication du silicium monocristallin. Cependant la structure des dispositifs décrits est telle qu'elle permet de fabriquer ces derniers en faisant appel à des matières semiconductrices d'autres types, par exemple au gernanium, à l'arseniure de gallium, etc.... En outre, il est mentionné dans la description que les jonctions p-n des dispositifs sont disposées perpendiculairement à la surface du substrat, mais au cours de la fabrication les jonctions p-n peuvent ne pas être rigoureusement perpendiculaires sur toute la profondeur de la poche, ce qui ne modifie nullement la portée de l'invention. Les dispositifs décrits présentent l'avantage que pour des dimensions invariables des ouvertures du masque de diffusion, les jonctions p-n des dispositifs proposés ont une superficie inférieure à celle des dispositifs planar connus. Ainsi, dans le cas d'une profondeur de poche de 5t et d'une largeur de l'ouverture du masque de diffusion égale à îOkk, la jonction p-n couvre une superficie de 50/k . On peut alors obtenir en comparaison des dispositifs planar ordinaires, un gain de surface des jonctions p-n égal à 4 fois pour les diodes à 16 fois pour les transistors à jonction p-n d'émetteur, à deux ordres de grandeur pour les transistors à jonction p-n de collecteur, et à 7 fois pour les transistors MOS. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons, si celles-ci sont exécutées selon l'esprit de l'invention. -REVENDICATION- Dispositifs semiconducteurs pînur, du type dans lequel à l'intérieur d'un substrat est disposée une zone de silicium monocristallin séparée du substrat par une couche isolante, et dans laquelle est réalisée au moins une jonction p-n, caractérisés en ce que le substrat est constitué d'une matière diélectrique, et en ce que ladite jonction p-n s'étend sensiblement perpendiculairement à la surface du substrat jusqu a une profondeur lui permettant d'atteindre ladite couche isolante.