Brevet FR2132706A1 — publié le 19721124

i 2132706 La pxéieaua invention se. .rapporte à ua décodeur utilisant une boucle verrouillée en phase et plusieurs comparateurs de tension pour détecter des signaux d'ordre qui peuvent avoir de nombreuses fréquences différentes. Le décodeur est utilisable en 5 particulier dans un. récepteur de commande â distance pour détecter trois canaux de commande ou plus de fréquences différentes. Dans un type de système de commande à distance, un émetteur produit* une tonalité ou canal de fréquence-différente pour chaque fonction d'ordre à commander. En fonction du type d'appareil à 10 commander, par exemple un récepteur à modulation de fréquence ou un récepteur de télévision, les fonctions de commande à distance peuvent comprendre une sélection de station, une commande de volume, etc.. Des récepteurs de type connu utilisés dans de tels systèmes de commande à. distance utilisent un circuit accordé sé-15 paré et un détecteur pour chaque canal à décoder en vue de 1'actionnaient d'un relais ou d'autres dispositifs du type marche-arrêt . Bien que des systèmes à. commande à, distance du type précité fonctionnent généralement de façon satisfaisante, ils présentent 20 certains inconvénients . Les circuits accordés sont d'une fabrication et d'un alignement coûteux et en outre ils sont encombrants. Egalement les inductances nécessaires dans les circuits accordés ne sont pas commodément adaptables à des procédés de fabrication de circuits intégrés. 25 Suivant l'invention, un récepteur de commande à distance d'un type nouveau utilise une boucle verrouillée en phase, qui peut être verrouillée dans une large gamma de fréquences, de manière à produire une tension d'erreur en forme de dents de scie présentant des décalages in cramentaux continus de niveau pour 30 chaque fréquence différente reçue. Un comparateur de niveau séparé est préivU pour chaque incrément de niveau correspondant â. la fréquence d'un canal de commande de manière à produire une tension de sortie seulement lorsque la tension d'erreur est égale à son niveau présélectionné. Pour tous les autres niveaux, le 35 comparateur ne produit aucun signal de sortie. Puisqu'on élimine les circuits accordés, le décodeur peut être commodément adapté à des techniques de fabrication de circuit intégré et il peut être d'un dimensionnement extrêmement compact. L'utilisation d'an décodeur à boucle verrouillée en phase 72 12050 2 2132706 pour détecter un décalage de fréquence entre, deux fréquences existantes est connue mais elle n'est pas directement applicable à un système de commande à distance. Dans de tels décodeurs connus, un signal d'information binaire reçu est modulé par manipulation 5 par variation de fréquence ("FSK:| = "frequency shift keying") , oblige la boucle à commuter entre deux fréquences en produisant un décalage correspondant de courant continu qui représente des bits 0 et 1. Bien qu'une telle application d'une boucle verrouillée en phase soit satisfaisante pour un décodeur par manipulation 10 par variation de fréquence, ce système n'a pas été appliqué à une détection de fréquence dans le cas d'un grand nombre de porteuses ou de tonalité comme cela se produit par exemple dans un système de commande à distance. L'invention a pour but principal de fournir un récepteur de 15 commande à distance permettant, de détecter trois canaux de commande de fréquences différentes ou plus en utilisant une boucle verrouillés en priase qui est combinée à un comparateur de niveaux multiples. L'invention sera mieux comprise à la lecture de la descrip-20 tion détaillée qui suit et à l'examen des dessins annexés qui représentent f à titre d'exemple non limitatif, un mode de réalisation de l'invention. La figure 1 représente un système de commande à distance avec un schéma synoptique d'un récepteur de commande à distance suivant 25 1'invention ; la figure. 2 est an schéma du circuit d'un des comparateurs représenté sur la figure 1. Sur les dessins', on a représenté un système de commande à distance dans lequel un grand nombre de porteuses de fréquences 30 différentes sont engendrées individuellement. L'émetteur de commande à, distance 10 peut avoir toute forme classique et appropriée, à savoir acoustique ou électronique. Par exemple, l'émetteur 10 peut engendrer sept fréquences différentes dans la gamme comprise entre 35 kHz et 45 kHz, ces fréquences étant désignées 35 par f± à f?, de manière â commander sept fonctions d'ordre en relation avec le fonctionnement d'un récepteur à modulation de fréquence. Le signal d'ordre émis est reçu par un transducteur approprié tel qu'un microphone céramique ou électrostatique 20 (figure 72 12050 3 2132706 1) et est amplifié par un pré-amplificateur de gain, élevé et de faible bruit 22 avant d'être transmis à. me entrée de signal reçu d'un comparateur de phase 24 faisant partie d'une boucle verrouillée en phase ("PLL"="phase locked loop"). Pour la comparaison 5 de phase, une entrée de référence du comparateur de phase 24 est reliée à une source de signaux engendrés localement à. partir de l'oscillateur commandé par tension 25 ("VCO" = "voltage controlled oscillator"). En réponse à la différence de phase entre la fréquence d'entrée et la fréquence de l'oscillateur "VCO" 26, une 10 tension d'erreur est produite par le comparateur de phase 24 et elle est appliquée par l'intermédiaire d'un filtre passe-bas 28 à, l'oscillateur 26 et à un amplificateur 3Q fournissant un signal de sortie proportionnel à la tension d'erreur mais dont le niveau est amplifié et changé, ce signal de sortie étant transmis par une 15 ligne 32 à des circuits de comparaison. Par exemple, la boucle "PLL" peut être formée par un circuit intégré tel que celui fabriqué et vendu sous la désignation "SE 565" par la Société "Signetics". La boucle "PLL" est réglée de manière que l'oscillateur 26 20 fonctionne à une fréquence stable qui est différente des fréquences de commande f^ à fj. Lors de la réception d'un signal d'ordre, la boucle assure un verrouillage sur la fréquence d'ordre et la tension d'erreur amplifiée apparaissant dans la ligne 32 est changée en une tension en relation avec la fréquence reçue. La 25 tension d'erreur amplifiée, comme indiqué par la forme d'onde en dents de scie 36, correspond à. line tension sensiblement linéaire et présentant un niveau distinct pour chacune des fréquences d' ordre f^ à f^. Du fait du flottement de phase, chaque signal reçu de fréquence fixe produit une gamme de tensions continues présen-3Q tant une légère excursion de part et d'autre d'un point central. Le niveau séparé de chaque canal à décoder est choisi de manière que des gammes adjacentes de tensions continues ne se chevauchent pas. Pour chaque canal à décoder, un comparateur de tension 40 35 correspondant est prévu pour détecter l'existence d'un niveau de tension particulier et pour exciter un circuit pilote 42 en .relation avec la fonction d'ordre correspondante. Chaque comparateur 40 est réglable de manière à détecter sélectivement un niveau de tension différent, en correspondance au point central de la 72 12050 4 2132706 tension en dents de scie 36 pour une fréquence reçue particulière. Pour des tensions d'erreur inférieures et supérieures au niveau sélectionné, le comparateur 4Q n'excite pas le circuit pilote 42. Chaque comparateur 40 et son circuit pilote 42 associé peu-5 vent correspondre au schéma représenté sur la figure 2. Une paire différentielle de transistors 50 et 52 de type NP" est reliée à une source de courant 54. La tension d'erreur de boucle apparaissant dans la ligne 32 est appliquée par l'intermédiaire d'une résistance 56 de 3,9 kilohms à. la base d'un transistor 50. Le 10 collecteur du transistor 50 est relié par l'intermédiaire d'une résistance 58 de 10 kilohms à une source de tension positive +V, par exemple une source de 12 volts par.rapport à un potentiel da référence ou de masse 60. L'émetteur du transistor 50 est relié directement à l'émetteur du transistor 52, 15 La source de courant 54 se compose d'un transistor 62 de type NPN comportant un collecteur relié aux émetteurs des transistors 50 et 52 et un émetteur connecté à la masse 60 par 1'intermédiaire d'une résistance 64. La base du transistor 62 est maintenue à une tension fixe par un diviseur de tension se composant d'une 2Q résistance 70 de 18 kilohms, d'une résistance 72 de 5 kilohms et d'une résistance 74 de 2,6 kilohms en série entre la source +V et la masse 60. La jonction entre les résistances 72 et 74 est connectée directement à l'électrode de base, en faisant en sorte que le transistor 62 conserve un courant constant dans son circuit. 25 collecteur-émetteur. Le transistor différentiel 52 est relié à une source de tension réglable, choisie de manière à produire une tension correspondant au point central d'un niveau de tension d'erreur de boucle qui représente une fonction d'ordre à décoder. Le circuit détecte 3C toute tension présentant une gamme limitée de valeurs entourant le point central, comme cela se produit sous l'effet d'un flottement de phase. Dans ce but, une résistance variable 76 de 2,5 kilohms, une résistance 78 de 8,2 kilohms et une résistance 80 de 8,2 kilohms sont branchées en série entre la source +V et la 35 masse 60. La jonction entre les résistances 78 et 80 est reliée à la base du transistor 52. De même que pour le transistor 50, le transistor 52 est relié par son collecteur et par l'intermédiaire d'une résistance 82 de 10 kilohms à la source +V. Pour détecter line égalité entre les tensions de la ligne 32 72 12050 5 2 ï 32706 ev. au 3iyisea.c 4*a tension, un réseau â. pont est hra.n.ché entre les collecteurs des transistors 5Q et 52 et le circuit pilote 42. Quatre diodes semi-conductrices 86, 87, 88 at 89 sont branchées 5.a façon à former un pont, une jonction d'entrée (entre les diodes s '86 et 89) étant reliée au collecteur du transistor 50, tandis que i'autre jonction d'entrée (entre les diodes 87 et 88} est reliée au collecteur du transistor 52. Les bornes opposées ou de sortie du pont sont shuntéas par 1' intermédiaire d'une résistance 92 de 47 kilohms. La jonction 83 entre les diodes 88, 89 et la résis-10 tance 92 esr reliée à la masse par l'intermédiaire d'une ligne 94 et de résistances de limitation de courant 96 et 97. Le circuit pilote 42 comprend un transistor 98 de type NPN dont la base est reliée à la jonction entre, les résistances 56 et 97, tandis que son collecteur est relié directement à, la source 15 +v et que son émetteur est relié directement à la base d'un second transistor 99 de type NPN. L'émetteur du transistor 99 est relie directement à la masse 60 tandis que son collecteur est relie par l'intermédiaire d'sm. élément de charge 100 à la source +y. La charge 100 peut se présenter sous toute forme classique, par esem-20 pie sous la forme d'un relais ou d'un circuit électronique qui, lorsqu'il est excité ou rendu conducteur, agit de façon à coxaman-der une fonction sélectionnée, par exemple une sélection de station, un réglage de volume, une fonction marcha-arrêt, etc.» En fonctionnement, lorsqu'une tension continue sortant de 25 ^amplificateur est appliquée à la base du transistor 50 et est Igale à la tension prë-sélectionnee apparaissant à la base du transistor 52, les courants passant dans les transistors 50 et 52 sont approximativement les mêmes, chaque transistor conduisant à. peu près la moitié du courant total passant dans la source 54„ Les 30 tensions aux collecteurs des transistors 50 et 52 sont dans ces conditions aussi des tensions positives, approximativem ent êgaxes et il en résulte le passage de courants approximativement égaux dans les deux diodes 86 et 87 et par conséquent dans la ligne 94 par l'intermédiaire de la résistance-shunt 92. 35 Lorsque la tension, à la base du transistor 5G augmente à. par tir de ce niveau, la tension au collecteur du transistor diminue et, du fait de l'action de l'amplificateur différentiel, la tension au collecteur du transistor 52 augmente. Cependant, comme il est prévu line diode 89, la tension à la jonction 83 est verrouil 72 12050 6 2132706 lee sur la Lsiiaion au collecteur du •c^.àiisj.stor 50 et elle suit la tension, décroissante et non la tension croissante. En conséquence, on voit que, lorsque la tension de sortie de l'amplificateur 30 augmente à partir du niveau de référe.ace établi à la base du tran-5 sistor 52, la tension à la jonction 31 et par conséquent à la base du transistor 98 diminue. Du fait de l'action de l'amplificateur différentiel relié aux transistors 50 et 52, la tension à. la jonction 83 diminue également d'une valeur similaire lorsque la tension à la sortie de 1' 10 amplificateur 30 diminue. Lorsque la tension à la base du transistor 50 diminue, la tension à son collecteur augmente. Du fait de la connexion de l'amplificateur différentiel, il en résulte cependant une réduction de la tension au collecteur du transistor 52. Dans les circonstances décrites plus haut., la diode 88 agit de ma-15 nière à, verrouiller la jonction 83 s.vx la tension décroissante apparaissant au collecteur du cian .xstor 52. Dans un mode de réalisation c'e l'invention, la tension îuaxtmale à la jonction 83, c'est -à -dire lorsque la tension d'tnLrae à la base du transistor 50 devient égaie à la tension de rétérence à la base du transistor 20 52, est égale à 7 -'olts et la tension minimale, c'est-à-dire lorsque l'un ou l'autre des transistors 50 ou 52 sont bloqués, est d'environ 5 volts» Las résistances 92 r 96 et 97 sont choisies de manière que, pour: la tension, minimale obtenue à la jonction 83, les transistors pilotes 98 et 99 soient bloqués ou bien conduisent 25 un, courant, relative mer-1 faible et stable qui est insuffisant pour exciter 1a. charge. 100, tandis que, pour la tension maximale obtenue à la jonction 83,- les transistor: pilotas 98 et 99 sont commutés à. un niveau supérieur de conduction qui est suffisant pour exciter la charge 100. 30 En conséquence, lors de la. réception d'un signal de commande dont la fréquence produit à la sortie du comparateur de phase 24 un signai d'erreur qui, lorsqu'il a été amplifié par l'amplificateur 30, est égal à. la tension de référence apparaissant à la base du transistor 52, la tension maximale est produite à la jonc-35 tion 83 et la charge 100 est excitée. Pour toutes les autres fréquences et tensions correspondantes supérieures ou inférieures d'une valeur prédéterminée à la tension de référence pré-réglée, la tension minimale est produite à lei jonction 83 et la charge 100 est désexcitée. 72 12050 7 2132706 La sélectivité de ce système peut être définie en fonction de la gamme de tensions à. la base du transistor 50 de part et d'autre de la tension de référence pré-réglée gui excite la charge. Puisque la tension est proportionnelle à, la fréquence du si-5 gnal reçu, cette gamme de tensions est proportionnelle à la gamme de fréquences à laquelle chaque comparateur réagit. Cette gamme de fréquences peut être augmentée ou réduite par diminution ou augmentation respective de la valeur de la résistance 92 ou par d1 autres moyens. 1Û La tension particulière et par conséquent la fréquence reçue à laquelle chaque comparateur réagit peuvent évidemment être commodément préréglées ou changées par une simple modification de la grandeur du potentiel de référence à la base du transistor 52. Dans le mode de réalisation considéré, ce résultat peut être ob-15 tenu par réglage de la résistance 76 en vue de sélectionner un point désiré de tension de référence le long de la courbe en dents de scie 36. Bien entendu, l'invention n'est nullement limitée à l'exemple décrit et représenté, elle est susceptible de nombreuses variantes 20 accessibles à l'homme de l'art, suivant les applications envisagées et sans qu'on s'écarte pour cela de l'esprit de l'invention. 72 12050 s 2132706 RËVaHDICATIOMa 1.~> Dans un système de commande à distance comprenant un émetteur pour produire un signal d'ordre présentait une fréquence pouvant être choisie parmi au moins trois fréquaaces et un récep- 5 teur pour exciter un élément placé à distance pour chaque signal d'ordre reçu d'une fréquence différente, un décodeur pour le récepteur, décodeur caractérisé en ce qu'il comprend une boucle verrouillée en phase pour effectuer la poursuite du signal d'ordre reçu et comprenant un oscillateur commandé pour produire un signal 10 oscillatoire présentant une fréquence proportionnelle à l'amplitude d'un signal d'erreur et un comparateur de phase pour comparer la différence de phase entre le signal d'ordre reçu et le signal oscillatoire en vue de produire ledit signal d'erreur, chaque fréquence sélective du signal d'ordre produisant une amplitude unique 15 du signal d'erreur lorsque la boucle verrouillée en phase est verrouillée sur le signal d'ordre reçu, et plusieurs détecteurs reliés audit comparateur de phase de manière à actionner individuellement un élément associé placé à distance, chaque détecteur comprenant un comparateur de niveau réagissant à une amplitude diffé-20 rente pour actionner ledit élément à distance. 2.- Décodeur suivant la revendication 1, caractérisé en ce que chaque détecteur comprend un comparateur de niveau comportant une première et une seconde entrée et une sortie, des moyens reliés à l'une desdites entrées de manière à établir un signal de 25 référence, des moyens transmettant le signal d'erreur à l'autre entrée, le détecteur de niveau produisant à sa sortie un signal d'excitation présentant une première grandeur prédéterminée lorsque les signaux desdites première et seconde entrées sont égaux et une grandeur différente, mais dans le même sens par rapport â. 30 ladite grandeur donnée, lorsque le signal appliqué à ladite autre entrée est supérieur ou inférieur au signal de référence appliqué à la première entrée, et des moyens réagissant au signal d'excitation apparaissant à ladite sortie pour actionner l'élément à dis" tance associé seulement lorsque ledit signal d'excitation se rap-35 proche de ladite première grandeur prédéterminée. 3.- Décodeur suivant la revendication 2t caractérisé en ce que ledit comparateur de niveau comprend un amplificateur différentiel comportant deux bornes d'entrée et deux bornes de sortie, une des bornes d'entrée constituant la première entrée du détec- 72 12050 9 2132706 teur de niveau, tandis que l'autre borne d'entrée constitue la seconda entrée du détecteur de niveau, et des moyens de génération de signal d'excitation reliés aux deux bornas de sortie de manière à produire ledit signal d'excitation a la. sortie du détecteur de "î niveau. 4.- Décodeur suivant la revendication 3, caractérisé en ce aue iesdits moyens de génération de signal d'excitation comprennent un pont. à. quatre diodes comportant deux jonctions d'entrée diagonalement opposées, deux jonctions de sortie diagonalement 10 opposées et une impédance de charge branchée entre les deux jonctions de sortie, lesdites deux jonctions d3 entrée étant reliées à des bornes de sortie respectives de l'amplificateur différentiel, une desdites jonctions de sortie comprenant la sortie du détecteur de niveau. 15 5.- Décodeur suivant la revendication 4, caractérisé en ce que ledit pont à quatre diodes comprend une première, une seconda, une troisième et une quatrième diodes, des moyens de connexion de la première diode, de 1'impédance de charge et de la seconde diode dans cet ordre et en série entre lesdites bornes de sortie 20 de l'amplificateur différentiel, 1a. première et la seconde diodes étant polarisées de manière à conduire tin courant de la première ûorne de sortie vers la seconde borne de sortie dans -une direction donnée au travers de ladite impédance de charge et des moyens de connexion de la troisième diode, de l'impédance dé charge et de 25 la quatrième diode, dans l'ordre énuméré et en série, entre lesdites norne? de sortie, lesdites troisième et quatrième diodes étant polarisées de manière à conduire un courant de la seconde borne de sortie vers la première borne de sortie dans ladite direction donnée au travers de X ' impédance de charge^ une extrémité 30 de ladite impédance de charge constituant la sortie du détecteur de niveau. 6.- Décodeur suivant la revendication 3, caractérisé en ce que l'amplificateur différentiel comprend un premier et tin second transistors comportant chacun une base, un émetteur et un coilec-35 teur et comprenant en outre des moyens reliant l'émetteur en commua à une source de potentiel de référence et des impédances de ci arge respectives reliant les collecteurs à une source de potentiel de service, les cases desdits premier et second transistors constituant ladite paire de bornes d'entrée et-la jonction entre 72 12050 10 2132706 les collecteurs et iea impëdançes de ciiarge respectives constituant ladite paire de bornes de sortie. 7.- Décodeur suivant la revendication 5, caractérisé en ce qu'il comprend an outre une source de courant constant branchée en série entre les émetteurs à connexion commune et ladite source de potentiel de référence.