Brevet FR2128290A1 — publié le 19721020

L'invention concerne un procédé et un dispositif pour la détection d'erreurs, à-l'aide d'une installation de traitement de données, dans des appareils comnandés par des impulsions de cadence, dont le dispositif de commande comporte un circuit logique et. des registres. Afin de minimiser les pannes et le temps d'entretien des appareils, en particulier des appareils périphériques des installations de traitement de données, on accorde de plus en plus d'importance à la détection des erreurs. Lors d'une telle détection d'erreurs on doit déterminer,, autant que possible à l'aide d'une installation de traitement de données, si les dispositifs de commande des appareils fonctionnent de façon incorrecte. En outre, l'erreur doit pouvoir être localisée avec précision autant que possible à l'aide d'un programme de diagnostic . La présente invention se propose de fournir un procodé et un dispositif permettant, à l'aide d'une installation de traitement de données, d'indiquer et de localiser les erreurs dans les dispositifs de commande d'appareils. Le procédé suivant l'invention permettant de résoudre ce problème consiste en ce que l'appareil sous contrôle est relié à l'installation de traitement de données, que, par l'intermédiaire de celle -ci, les impulsions de cadance de l'appareil sont bloquées et celui-ci reçoit les impulsions de cadence provenant de l'installation de traitement de données, que cette installation de traitement de données fournit à l'appareil so«s contrôle une impulsion de cadence de traitement grâce à laquelle le circuit logique de l'appareil sous contrôle exécute une phase de traitement, qu'après chaque phase de traitement exécutée par le circuit logique de l'appareil sous contrôle le contenu des registres de l'appareil sous contrôle est introduit dans 1' installation de traitement de données et y est comparé avec une valeur de référence, et que le contenu des registres de l'appareil sous contrôle peut être modifié par l'installation de traitement de données. De façon avantageuse, les registres de l'appareil sous contrôle sont réunis, à l'apparition d'un signal provenant de l'installation de traitement de données,à un registre à décalage annulaire, et seule une partie de ce registre à décalage annulaire est relié à l'installation de traitement de données. 71 46953 2 2128290 Cette partie du registre permet d'introduire le contenu du registre à décalage annulaire dans l'installation de traitement de données qui peut modifier ce contenu. Le dispositif proposé pour 'résoudre ce pro-5 blême comporte un premier dispositif faisant partie de l'appareil sous contrôle et par l'intermédiaire duquel les impulsions de cadence de l'appareil sont bloquées et les impulsions de cadence provenant de l'installation de- traitement de données sont appliquées à l'appareil, en correspondance avec un premier cri-10 ' tère de commande fourni par l'installation de traitement de données, et un second dispositif faisant partie de l'appareil sous contrôle et par l'intermédiaire duquel les registres de cet appareil sous contrôle peuvent être reliés et/ou séparés d'un registre à décalage annulaire, en correspondance avec un second 15 critère de commande fourni par l'installation de traitement de données « Les impulsions de cadence de traitement fournis à l'appareil sous contrôle par l'installation de traitement de données permettent de déclencher dans le circuit de commande 20 de l'appareil certaines réactions qui se répercutent dans le contenu des différents registres. Le contenu de ces registres est transféré dans l'installation de traitement de données et y est comparé avec une valeur de référence qui représente la réaction correcte du dispositif de commande de l'appareil. Cette 2 5 comparaison permet à l'installation de traitement de données de déterminer si le dispositif de commande de l'appareil à exécuté correctement ou non la phase de traitement, La valeur de référence représente aussi un ensemble de fonctions,devant être réaBsées par le dispositif de 30 commande de l'appareil, qui est emmagasiné dans l'installation de traitement de données, par exemple sur une bande. Durant la maintenance, le contrôle de l'appareil à contrôler ( appareil sous contrôle ) peut se dérouler de la façon suivante : l'appareil sous contrôle est relié à 1» 35 installation de traitement de données. Cette installation traite,phase par phase, suivant un programme, les fonctions à executer par le dispositif de commande de l'appareil et compare après chaque phase ,c'est-à-dire qu'après dmqae impulsion de cadence de traitement, la valeur réelle déterminée par l'appareil sous contrôle avec la valeur de consigne, enregistrée sur une bande, ^0 71 46953 3 2128290 de la valeur de référence. S'il apparaît une différence, les informations correspondantes peuvent être extraites et l'exploitation ul térieure /qui permet de localiser et de supprimer l'erreur, est réalisé par le personnel. La localisation de l'erreur pcur-5 rait cependant aussi bien être réalisée par l'installation de traitement de données au moyen d'un progranme, L^ présente invention sera mieux comprise à l'aide de la description suivante d'une forme de réalisation particulière donnée à titre d'exemple et représentée au dessin 10 annexé dans lequel : La figure 1 est un schéma de blocs d'une première forme de réalisation de la présente invention. La figure 2 est un schéma de blocs d'une seconde forme de réalisation de lr présente invention. 15 La figure 3 représente le premier dispositif utilisé suivant l'invention. La figure k représente le second dispositif utilisé «uivant l'invention. La figure 1 représente la partie du disposi-20 tif de commande de l'appareil sous contrôle qui est nécessaire pour la détection des erreurs. Le dispositif de con ande de l'appareil sous contrôle comporte un circuit logique LNK, des registres qui sont rassemblés dans une mémoire SP et un générateur de cadence GT de l'appareil, ce générateur de cadence fournissant 25 les impulsions de cadence lors du fonctionnement normal de l'appareil à contrôler. Le circuit logique LNK est relié aux registres • t les signaux de sortie des registres sont renvoyés au circuit logique . Le circuit logique LNK envoie le résultat de chaque phase de traitement aux registres dans la mémoire SP,les valeurs 30 d'entrée de ce circuit logique pour la phase de traitement suivante provenant en partie de la mémoire SP et d'appareils extérieurs, par exemple d'une installation de traitement de données, par l'intermédiaire des conducteurs L1, L20 Pour la détection d'erreurs on doit prévoir 35 deux autres dispositifs dans l'appareil sous contrôle. Le premier dispositif a pour fonction de déconnecter le générateur de cadence GT de l'appareil dans le mode de contrôle, et d'appliquer des impulsions de cadence du calculateur à l'appareil sous contrôle, ce dispositif étant désigné par la référence ER1. Les impulsions ^•0 de cadence du calculateur et un premier critère de commande STK1 71 46953 2128290 provenant de l'installation de traitement de données sont respectivement fournis au premier dispositif ER1 par 1'intermédiaire des conducteurs L3 et ~Lk. Le premier critère de commande STK1 indique si le générateur de cadence de l'appareil doit être dé-5 connecté ou connecté. Dans la forme de réalisation représentée dans la figure 1 le second dispositif ER2 comporte principalement un dispositif de lecture, à l'aide duquel le contenu des registres de la mémoire ST peut être emmagasiné, par l'intermédiaire du conducteur L7» dans l'installation de traitement de données. 10 Pour lire le contenu des registres de la mémoire SP, le second dispositif ER2 reçoit un autre critère de commande par l'intermédiaire du conducteur L5« Durant le processus de contrôle, l'appareil sous contrôle est tout d'abord relié à l'installation de traite-15 ment de données. Puis les étages bistables des registres sont remis dans un état de sortie déterminé. Enfin, grâce au premier critère de commande STK1 provenant de l'installation de traitement de données, le premier dispositif ER1 bloque les impulsions de cadence de l'appareil et applique les impulsions de cadence 20 du calculateur sur l'appareil sous contrôle. Ensuite, la première phase de traitement est exécutée par le circuit logique LNK, par l'intermédiaire d'une impulsion de cadence de traitement fournie par l'inst llation de traitement de données. Le résultat de la phase de traitement est emmagasiné dan- les registres de la mé-25 moire S P. Grâce à un autre critère de comnande le calculateur peut lire le contenu des registres, par l'intermédiaire du second dispositif ER2, l'emmagasiner et le cas échéant le comparer avec une valeur de référence. Puis, lorsque cela est nécessaire l'installation de traitement de données peut fournir de nouvelles 30 grandeurs d'entrée ainsi que l'impulsion de cadence de traitement suivante . Pour réduire le nombre de conducteurs de liaison entre l'appareil sous contrôle et. l'installation de traitement de données, les registres de l'appareil sous contrôle peu-3 5 vent être reliés à un registre à décalage annulaire, par l'intermédiaire d'un second critère de commande STK2 provenant de l'installation de traitement de données. La figure 2 représente une forme de réalisation correspondante. Les éléments déjà représentas dans la figure 1 sont désignés par les mêmes références. Le pre-40 mier dispositif ER1 permet,dans cette forme de réalisation,de 71 46953 5 2128290 déconnecter le générateur de cadence GT de l'appareil et d'appliquer les impulsions de cadence provenant du calculateur. Le second dispositif ER2 comporte cependant, outre le dispositif de lecture, des circuit-S par l'intermédiaire desquels des étages 5 bistables de= registres sont reliés à un registre à décalage annulaire, et un circuit par l'intermédiaire duquel le circuit logique LNK peut être séparé des registres. Si un second critère de commande STK2, en provenance de l'installation de traitement de données, est ap-10 pliqu'' par l'intermédiaire du conducteur L6, d'une part les étages bistables des registres sont reliés à un registre à décalage annulaire, et ce à l'aide d'un circuit ET UGO, et d'autre part le circuit logique LNK est séparé des registres, et ce à l'aide d'un élément inverseur NO et de circuits ET UG1 branchés entre 15 les sorties du circuit logique' LNK et les entrées des étages bistables des registres. Dans cette forme de réalisation, l'installation de traitement de données n'est pas reliées à tous les registres, mais uniquement à un certain nombre d'étages bistables des registres. De ce fait, la dépense de moyens techniques néces-20 saire pour le contrôle de l'appareil est réduite. L'appareil sous contrôle peut, outre l'embranchement par l'intermédiaire duquel il est relié à l'installation de traitement de données, comporter d'autres embranchements, par exemple en provenance d'autres appareils. Afin de pouvoir 25 contrôler totalement 1*appareil sous contrôle, les phénomènes apparaissant à ces embranchements ( embranchements externes ) doivent ê'tre simulés. A cet effet, à chaque embranchement externe tous les signaux qui arrivent et qui repartent sont emmagasinés dans des registres. En outre, dans le mode de contrôle, les 30 conducteurs de signaux des embranchements conduisant vers l'appareil sous contrôle sont bloquas. Les registres situés à ces embranchements forment, comme les autres registres de l'appareil sous contrôle, une partie du registre à décalage annulaire. Par conséquent, des informations arbitraires peuvent être inscrites 35 dans ces registres et le* informations qui y sont contenues peuvent être déterminées à tout moment. La figure 3 représente une forme de réalisation du premier dispositif ER1 faisant partie de l'appareil sous contrôle et utilisé pour le contrôle de celui-ci. Grâce à ce pre-'-•O mier dispositif ER1 , les impulsions de cadence de l'appareil sont 71 46953 e 2128290 bloquées et les impulsions de cadence RT du calculateur sont appliquées à l'appareil sous contrôle. Le premier dispositif comporte deux circuits ET U1 et U2, un circuit inverseur N1 et un circuit OU 01 » L'application du premier critère de commande STKt, 5 provenant de l'installation de traitement de données, ouvre le circuit ET U2 de sorte que les impulsions de cadence RT du calculateur peuvent atteindre la sortie du circuit OU 01 et par conséquent la sortie du dispositif ER1 et former l'impulsion de cadence T. Simultanément, le premier critère de c-oraraande STK1 , qui 10 est inversé par l'élément inverseur N1, bloque le premier circuit ET U1, de sorte que les impulsions de cadence de l'appareil fournies à la seconde entrée du circuit ET. U1 sont bloquées. Lors du fonctionnement normal de l'appareil sous contrôle aucun critère de coimiaiide FTK1 n'est appliqué, de sorte que le circuit ET U1 est 15 ouvert et que le circuit ET U2 est bloqué. La figure 4 représente une forme de réalisation du second dispositif. Dans cette figure sont représentés les étages bistables FP1 - FFn des registres qui peuvent être reliés à un registre annulaire à l'aide de circuits d1 entrée bran-20 chés en amont des étages bistables. Cha- ue circuit d'entrée associé à un étage bistable FF comporte des circuits ET U3- U6 et des circuits OU 02, 03. Le circuit ETU3 reçoit, par l'intermédiaire du conducteur K, un signal provenant par exemple du circuit logique, et le circuit ET U reçoit, par l'intermédiaire du 25 conducteur J, un autre signal provenant par exômple du circuit logique. Les circuits ET U5» U6 sont respectivement reliés à une des sorties des étages bistables précédents. Le second critère de commande STK2 fourni pari l'installation de traitement de données est transmis ai* circuits ET U5 et U6 sans être inwersés et aux 30 circuits ET U3 et U4 en étf>nt inversés par l'élément inverseur N2. Les signaux de sortie des circuits ET U3 et U5 sont appliqués sur le circuit OU 02, et les signaux de sortie des circuits ET U4 et U6 sont appliqués sur le circuit OU 03. Le signal d« sortie du circuit OU 02 est appliqué à une entrée de l'étage bistable 35 associé, et le signal de sortie du circuit OU 03 est appliqué à l'autre entrée de l'étage bistable associé. Lei étages bistables FF reçoivent en outre une impulsion de cadence T qui, dans le mode de contrôle, est constituée par l'impulsion de cadence RT fournie par le calculateur par l'intermédiaire du dispositif E11„ ^0 En outre, le second dispositif comporte un 71 46953 7 2128290 circuit d'écriture. Ce circuit d'écriture permet d'enregistrer des informations dans des étages bistables déterminés. Le circuit d'écriture comporte des circuits ET U8 et T'7 et des circuits inverseurs N3 et Dans la figure on n'a représenté qu'un 5 seul circuit d'écriture de ce type qui est associé à l'étage bistable FF2» Le nombre de ces circuits d'écriture correspond naturellement au nombre des étages bistables FF auquel l'installation de traitement de données a accès Tant que le second critère de commande STK2 n'existe pas, les circuits ET U5 et U6 du circuit d'entrée sont 20 bloqués et les étages bistables FF des registres ne sont pas couplés les uns aux autres. Simultanément, étant donné que le critère de commande STK2 est inversé par le circuit de négation N2 les circuits ET U3 et U4 sont ouverts, de sorte que les signaux se trouvant sur les conducteurs Jet K sont transmis aux 25 étages bistables FF. Le circuit se trouve dans cet état lorsque l'appareil sous contrôle n'est pas dans le mode de contrôle. S'il existe un critère de commande STK2, les circuits ET U5, U6 sont ouverts et par conséquent les étages bistables FF sont reliés entre eux et à un registre de décalage annulaire, par 1'in-30 termédiaire des circuits ET U5 et U6 et des circuits OU 02, 03. Etant donné que le critère de commande STK2 est inversé par le circuit inverseur N2, les circuits ET U3 et LT4 sont bloqués, de sorte que les étages bistables ne peuvent plus être influencés par les signaux apparaissant sur les conducteurs J et K. 35 Si l'on doit mémoriser des informations dans les étages bistables associés au circuit d'écriture, l'installation de traitement de données applique le troisième critère de commande STK3» par l'intermédiaire duquel les circuits ET U7 et U8 sont ouverts. Les signaux d'écriture SFF2 sont transmis, ^0 sans être inversas ,au circuit OU 02 du circuit d'entrée et, en 71 46953 8 2128290 étant inverséspar le circuit inverseur N3, au circuit OU 03 du circuit d'entrée» L'état des étages bistables associés FF est alors modifié de façon correspondante. Cependant, simultanément les circuits ET U5 et U6 sont bloqués par le critère de commande 5 STE3 qui est inversé par le circuit inverseur N4, de sorte que le contenu des étages bistables précédents ne peut pas atteindre l'étage bistable FF dans lequel une information doit être inscrite à partir de l'installation de traitement de données. L'information inscrite par exemple dans l'étage bistable FF2 peut cepen-10 dant être décalée à l'aide des impulsions de cadence de décalage T, de sorte que de cette façon tout le registre à décalage annulaire peut recevoir de nouvelles informations fournies par l'installation de traitement de données. Si toutes les informations qui se trouvent dans le registre à décalage annulaire sont ins-15 crites dans l'installation de traitement de données, les informations se trouvant dans le registre à décalage peuvent être décalées, au moyen de l'impulsion de cadence de décalage T, jusqu'à ce que toutes les informations se trouvant dans le registre à décalage annulaire ait atteint les étages bistables qui sont re-20 liés à l'installation de traitement de données» Les bornes de sortie des étages bistables FF qui sont reliées au circuit logique sont désignées par la référence Q, Le conducteur LFF2 est prévu pour la lecture des informations se trouvant dans l'installation de traitement de données, 25 Etant donné que les registres sont séparés du circuit logique pendant le temps où ils sont reliés au registre à décalage annulaire, les impulsions de cadence provenant du calculateur peuvent être utilisées une fois en tant qu'impulsions de cadence de traitement pour le circuit logique, et l'autre fois 30 en tant qu'impulsions de cadence de décalage pour le registre à décalage annulaire. Le fonctionnement de l'appareil sous contrôle, dans le mode de contrôle, est le suivant. Tout d'abord, l'appareil sous contrôle est relié à l'installation de traitement de 35 données, puis le registres de l'appareil sous contrôle sont mis dans un état de sortie déterminé , Le premier dispositif ER1 est commandé par l'intermédiaire du premier critère de commande STK1 ( phase 1 ), c'est-à-dire que les impulsions de caderice de l'appareil sont bloquées et que les impulsions de caderice RT du calcula-'*0 teur sont appliquées à l'appareil sous contrôle. 71 46953 9 2128290 Ensuite, le dispositif* ER2 est commandé par le second critère de commande STK2 ( phase 2 ), c'est-à-dire relie l'ensemble des registres à un registre à décalage annulaire. Le troisième critère de commande STK3 permet de sélectionner 5 la lecture, et par conséquent la lecture synchronisée par les impulsions de cadence du calculateur, de toutes les informations du registre à décalage annulaire par l'installation de traitement de données ( phase 3 ). Les informations peuvent alors être exploitées dans l'installation de traitement de données. Grâce au 10 second critère de commande STK2 le second dispositif*ER2 est de nouveau mis hors circuit et de ce fait le registre à décalage annulaire est déconnecté et le circuit logique LNK de l'appareil sous contrôle est relié aux étages bistables des registres ( phasr h ). A ce moment, l'installation de traitement de données fournit 15 à l'appareil sous contrôle, à l'apparition du premier critère de commande STK1, une impulsion de cadence qui, étant donné que le second dispositif ER2 est déconnecté, agit comme impulsion de cadence de traitement ( phase 5 )« Après l'apparition de la première impulsion de cadence de traitement, les informations se trou-20 vant dans les étages bistables des registres sont mémorisées dans l'installation de traitement de données en répétant les différentes phases déjà décrites. Puis l'impulsion de cadence de traitement suivante est fournie, etc. Si l'on doit simuler des embranchements ex-25 ternes, les bascules bistables qui sont associées à ces embranchements, sont chargées de façon correspondante entre 1; phase 3 et la phase 4. Grâce au procédé et au dispositif suivant l'invention, la dépense de moyens techniques pour le circuit de-30 vant être introduit dans l'appareil sous contrôle est faible„ Le dispositif ER1 comporte uniquement quelques éléments logiques, et le dispositif ER2 nécessite l'utilisation des circuits d'entrée associés aux étages bistables pour coupler les étages bistables au registre à décalage annulaire et pour déconnecter le circuit 35 logique, et le circuit d'écriture» Si les registres sont réalisés à priori comme des registres à décalage, la dépense nécessaire de moyens techniques est encore plus faible pour la réalisation du second dispositif ER2. Un avantage particuliér de l'invention réside par conséquent dans le fait que l'on peut contrôler des appareils à l'aide d'une installation de traitement de données 71 46953 10 2128290 ans grosse dépense supplémentaire de moyens techniques,, 71 46953 2128290 REVENDICATIONS 1. Procédé pou:' détecter de" erreurs, à l'aide d'une installation de traitement de données, dans les appareils 5 commandés par impulsions de cadence dont le circuit de commande comporte un circuit logique et des registres, caractérisé par le fait qu: l'appareil sous contrôle est relié à 1'installation de traitement de données, que, par l'intermédiaire de celle-ci, les impulsions de cadence de l'appareil sont bloquées et celui-ci 10 reçoit les impulsions de cadence provenant de l'installation de traitement de données, que cette installation de traitément de données fournit à l'appareil sous contrôle une impulsion de ca-de ce de traitement grâce à laquelle le circuit logique de l'appareil sous contrôlé exécute une phase de traitement, qu'après 1 3 chaque phase de traitement exécutée par le circuit logique de l'appareil sous contrôle, le contenu des registres de l'appareil sous contrôle est introduit dans l'installation de traitement de données et y est comparé avec une valeur de référence pour déterminer les erreurs, et que le contenu des re-istres peut être 20 modifié avant chaque phase de traitement,, 2. Procédé suivant la revendication 1, caractérisé par le fait que, à l'apparition d'un signal provenant de l'installation de traitement de données, les registres de l'appareil sous contrôle sont réunis à un registre à décalage annulaire^ 25 que cette installation de traitement de données est reliée à une partie de ce registre h décalage annulaire de sorte que le contenu du registre à décalage annulaire peut être reçu dans l'installation de traitement de données ou peut être modifié p-- r celle-ci, et que 1'impulsion de cadence de décalage du registre annulaire 30 est formée ') partir des impulsions de cadence de l'installation de traitement de données., 3. Procéd'' suivant la revendication 2, caractérisé par le fait que le circuit logique de l'appareil sous contrôle est séparé de registres aus-'i longtemps que ceux-ci sont 35 reliés aux registres à décalage annulaire, k. Procédé suivant l'une des revendications 2 ou 3, caractérisé par le fait que l'appareil sous contrôle est com-'uté dans le mode de contrôle, que le-- reristres de l'appareil sous contrôle sont commutés dan- un état de sortie déterminé, que kO grâce à un premier critère de comnande ( 3TIU ) provenant de 71 46953 12 2128290 l'installation de traitement de données, les impulsions de cadence de l'appareil sont bloquées et les impulsions de cadence fournies à l'appareil sous contrôle sont les impulsions de cadence du calculateur provenant de l'installation de traitement de don-5 nées, que, grâce à un second critère de commande ( STK2 ) provenant de l'installation de traitement de 'données, les registres de l'appareil sous contrôle sont réunis à un registre annulaire à décalage, qu'un troisième critère de commande ( STK3 ) provenant de l'installation de traitement de données détermine la 10 lecture du contenu du registre à décalage annulaire dans l'installation de traitement de données, en correspondance avec la cadence de cette installation, que le second critère de commande ( STK2 ) déconnecte de nouveau le registre à décalage annulaire et relie le circuit logique de l'appareil sous contrôle aux 15 registres, que l'appareil sous contrôle reçoit éventuellement une grandeur d'entrée et une impulsion de cadence de traitement grâce à laquelle le circuit logique exécute une phase de traitement et fournit le résultat '« registre, et que le contenu de ces registres est de nouveau mémorisé dans l'installation de 20 tr itement de données. 5. Procédé suivant la revendication 4, caractérisé par le fait que les impulsions de cadence du calculateur fournies par 1'installation de traitement de données sont utilisées comne impulsions de cadence de décalageetcomme impul— 25 sions de cadence de traitement. 6. Procédé suivant l'une des revendications 1, 2, 3» k ou 5» caractérisé par le fait que, dans le mode de contrôle, les points de raccordements de l'appareil sous contrôle avec d'autres appareils telle que l'installation de traite- 30 ment de données sont déconnectés et que les grandeurs d'entrées provenant des autres appareils sont simulées par l'installation de traitement de données» 7s Dispositif pour la mise en oeuvre du procédé suivant l'une des revendications 1,2, 35 3, 4 , 5 ou 6 caractérisé par le fait qu'il comporte un premier dispositif ( ER1 ) faisant partie de l'appareil sous contrôle et par l'intermédiaire duquel les impulsions de cadence de l'appareil sont bloquées et les impulsions de cadence de l'installation de traitement de données sont fournies, kO en correspondance avec le premier critère de commande ( STK1 ) 71 46953 13 2128290 provenant de l'installation de traitement de données, et un second dispositif ( ER2 ) faisant partie de l'appareil sous contrôle et par l'intermédiaire duquel les registres de l'appareil à contrôler sont réunis à un registre à décalage annulaire ou 5 séparés de celui-ci, en correspondance avec le second critère de commande ( STK2 ) provenant de l'installation de traitement de données. 80 Dispositif suivant la revendication 7» caractérisé par le fait que le premier dispositif ( ER1 ) com-TO porte un premier circuit ET ( UT ) qui reçoit les impulsions de cadence de l'appareil et l'inverse du premier critère de commande ( STK1 ), un second circuit ET ( U2 ) qui reçoit les impulsions de cadence provenant de l'installation de traitement de données et le premier critère de commande (STK1 ), et un circuit 15 OU ( 01 ) qui est relié à la sortie du premier et du second circuit ET, et à la sortie duquel apparaît l'impulsion de cadence ( T }po\ir l'appareil sous contrôle. 9. Dispositif suivant l'une des revendications 7 ou 8, caractérisé par le fait que le second dispositif (ER2) 20 comporte un circuit d'entrée associé à chacun des étages bistables ( FF ) de chaque registre de l'appareil sous contrôle, ce dispositif d'entrée reliant chaque étage bistable ( FF ) à un autre étage bistable, de façon à former un registre à décalage annulaire, en correspondance avec le second critère de comnande 25 ( STK2 ) de l'installation de traitement de données, ce circuit d'entrée séparant on reliant les étages bistables { FF ) et le circuit logique ( LNK ) ou d'autres entrées, et un circuit d'écriture associé à une partie des étages bistables ( FF ) des registres, pour inecrire les informations dans les étages bista-30 bles en correspondance avec le troisième signal de commande ( STK3). 10. Dispositif suivant la revendication 9, caractérisé par le fait que le circuit d'entrée comporte un troisième circuit ET ( U3 )• qui reçoit les signaux provenant du cir- 35 cuit logique et le second critère de commande ( STK2 ) inversé, un quatrième circuit ET ( Vk ) qui reçoit les signaux provenant du circuit logique ( LNK ) et le second critère de commande inversé, un cinquième circuit ET ( U5 ) qui est rélié à la sortie d'un autre étage bistable et à l'entrée correspondais t au second 40 critère de commande ( STK2 ), un sixième circuit ET ( U6 ) qui 71 46953 14 2128290 est relié à l'autre sortie de l'autre bascule bistable et à l'entrée correspondant au second critère de commande ( STK2 ), un second circuit OU ( 02 ) qui est relié à la sortie du troisième et du cinquième circuit ET et dont la sortie est reliée à une 5 entrée de l'étage bistable associé , et un troisième circuit OU ( 03 ) qui est relié au quatrième et au sixième circuit ET et dont la sortie est reliée à la seconde entrée de l'étage bistable associé, 11o Dispositif suivant la revendication 9» 10 caractérisé par le fait que le circuit d'écriture comporte un septième circuit ET ( U7 ) qui reçoit le troisième critère de commmande ( STK3 ) et le signal d'écriture, et qui est relié au second circuit OU ( 02 ) de l'étage bistable associé, un huitième circuit ET ( U8 ) qui reçoit le troisième critère de commande 15 ( STE3 ) et le signal d'écriture inversé et qui est relié au troisième circuit OU ( 03 ) de l'étage bistable associé, et un circuit inverseur ( N4 ) qui reçoit le troisième critère de com-naiiA* ( STK3 ) et dont la sortie est reliée au cinquième et au sixième circuit ET de l'étage bistable associé .