Brevet FR2121405A1 — publié le 19720825

La présente invention a trait a la fabrication de résistances dans les circuits integres et notamnent dans les circuits intègres à commutation rapide. Il est connu que les procédées de fabrication de circuits intégrés comprenant des transistors comportent de nombreuses etapes qui debutent par ltoxydation en surface d'une plaquette de silicium servant de substrat. L'operation qui suit consiste à attaquer la couche de bioxyde de silicium de façon a y menager une ouverture et à diffuser un "dopant" de façon à constituer du silicium de type n ou p. Après chaque operation de diffusion de ce genre, la couche de bioxyde se reforme et il faut recommencer à creer des ouvertures afin 'due pouvoir diffuser de nouveaux dopants n et p et constituer ainsi une zone formant la base du transistor. Le stade ulterieur de fabrication consiste à créer encore des ouvertures et à diffuser un dopant n+ ou p+ de façon a creer les zones d'émetteur et de connexion de collecteur. A la suite de la diffusion, ces zones sont a nouveau recouvertes par une couche d'oxyde et il est procede a l'ouverture de fenêtres "de contact" dans les zones de base, d'emetteur et de collecteur dans le but de realiser les contacts exterieurs avec ces zones. Il resulte de ces diverses operations de diffusion suivies d'oxydation de duree variable que les couches d'oxyde obtenues sont de diverses epaisseurs et que dans un transistor n p n la couche d'oxyde recouvrant l'émetteur est plus faible que celle correspondant a la base. Jusqu'a ce jour, le procede utilise pour constituer des resistances devant faire partie du circuit integre consistait a evaporer une couche resistive sur l'ensemble de la plaquette juste après le stade où les differentes zones des transistors sont munies de fenêtres de contact. Par la suite la decoupe des parties utiles pour constituer les resistances est exécutée par photogravure a l'aide de bains acides dissolvant la couche résistive dans les parties non protegees par une resine. Lorsque cette couche est constituee de nitrure de tantale le bain acide utilise est constitué d'un mélange d'acide fluorhydrique et d'acide nitrique. Ce melange a pour inconvénient d'attaquer aussi le silicium apparaissant a travers les fenêtres de contact, celles-ci n'étant pas protégées par les dépôts de bioxyde de silicium résistant a ce bain acide. Cette attaque du silicium, aux endroits des fenêtres, crée des zones électriquement isolantes. Lorsque dans un stade ultérieur il est procédé a une évaporation d'aluminium en vue d'assurer les connexions avec les différentes zones de base, d'émetteur et de collecteur on constate que le contact électrique du silicium et de l'aluminium est mauvais. Le procédé utilisé selon la présente invention permet de remédier à cet inconvénient. Dans celui-ci en effet il est possible d'obtenir des contacts de bonne qualite entre les métallisations d'aluminium et les diverses zones des transis tors. La présente invention a pour objet un procédé de fabrication d'un circuit semi-conducteur intégré au silicium comportant au moins une résistance à couche mince, procédé selon lequel on crée d'abord une première couche de silice percée de fenêtres sur la surface d'une plaquette de silicium, puis on dépose une couche résistive sur cette première couche de silice et sur ces fenêtres, et ensuite, grâce a un masquage suivi de l'action d'un premier bain acide propre a attaquer cette couche résistive mais non la silice, on ne laisse subsister que les parties de cette couche résistive devant constituer ladite résistance, procédé caractérisé par le fait que, préalablement au dépôt de ladite couche résistive,on dépose une deuxième couche de silice uniforme sur ladite première couche de silice et lesdites fenêtres, et que consécutivement à l'action dudit premier bain acide, on fait agir un second bain acide propre à laisser subsister ladite couche résistive et à éliminer les parties apparentes de ladite deuxième couche de silice. En se référant aux figures schématiques 1 à 5 ci-jointes on va décrire ciaprès un exemple des procédés mis en oeuvre de la présente invention, exemple donné à titre purement illustratif-et nullement limitatif. Les mêmes éléments représentés sur plusieurs de ces figures portent sur toutes celles-ci les mêmes références. Les figures 1 à 5 représentent les coupes transversales schématiques et partielles de la plaquette de circuit integre a certains stades de sa fabrication. Sur la figure 1 on voit une partie d'une plaquette de circuit integré au silicium au stade où la base 8 de type p et l'émetteur 9 de type n+ ont été déjà diffusés. Le substrat représente le collecteur 10 de type n. Sa zone de contact de type n+ n'est pas représentée. Des fenêtres 1 et 3 découvrent la zone de base et la fenêtre 2 déeouvre la zone d'émetteur. Une couche de bioxyde de silicium -4 recouvre inégalement la surface de la plaquette par suite de l'inégalité du temps des diffusions effectuées au cours des stades précédents. Sur la figure 2 on voit une couche 5 d'égale épaisseur constituée de bioxyde de silicium déposée sur la totalité de la plaquette, fenêtres 1, 2 et 3 comprises. Cette etape correspond à une déposition par pyrolyse du tétraéthylsilicate (C2115)4Si04 à basse température. On dispose la plaquette à l'intérieur d'un four chauffé entre 500q et 7000 et on y amène des vapeurs da (C2 H5)4. Si 04 obtenues en faisant barboter l'azote dans le tétraéthylsilicate liquide. Celui-ci se décompose par cracking et le bioxyde de silicium se dépose à chaud sur la plaquette. Sur la figure 3 on voit une couche 6 de nitrure de tantale ou de tout autre matériau pouvant constituer une résistance électrique. Cette couche est déposée sur la totalité de la plaquette par dessus la couche 5 d'égale épaisseur de bioxyde de silicium. Au cours de cette étape on effectue une pulvérisation cathodique dans une cloche dans laquelle on réalise un vide poussé. On crée une décharge entre la cathode de tantale et l'anode par application d'une haute tension. La plaquette est placée à proximité de l'anode. De l'argon et de l'azote sont introduits en faible quantité à l'intérieur de la cloche. Les ions d'argon arrachent les atomes de tantale à la cathode. Ceux-ci entrent en liaison avec les atomes d'azote et viennent se déposer sur la plaquette sous forme de nitrure de tantale. Sur la figure 4 on voit le résultat obtenu a la suite d'une série d'opérations amenant a la réalisation d'une découpe masquée par photogravure de la couche 6 de nitrure de tantale. Le nitrure de tantale 6 est recouvert d'une résine photosensible laquelle est polymérisée selon le dessin d'une plaque photographique en verre. On attaque la résine non polymérisée qui subsiste dans les zones qui ne sont pas à protéger. Il reste une résistance qui est figurée en 7 et qui est obtenue par l'attaque du nitrure de tantale non-protégé par une solution d'acide fluorhydrique mélangée a de l'acide nitrique. Ce mélange acide ayant normalement une action sur le silicium ne peut atteindre le silicium de la plaquette car celui-ci est protégé a l'endroit des fenêtres 1, 2, 3 par la couche de silice 5. Sur la figure 5 on voit que la plaquette a perdu la couche 5 d'égale épaisseur de bioxyde de silicium. Cette opération est obtenue en plongeant la plaquette dans une solution d'acide fluorhydrique pendant le temps juste nécessaire a ltenlevement de la couche 5. L'acide fluorhydrique attaque la silice mais n'a pas d'action sur le silicium. De ce fait les fenêtres 1, 2, 3 sont dégagées sans que le silicium affleurant à la surface soit atteint. Au cours des étapes suivantes non représentées on effectue une évaporation d'aluminium sur la totalité de la plaquette puis une découpe chimique des métallisations doit assurer les liaisons des résistances et des transistors. L'aluminium entre en contact avec le silicium dans les fenêtres 1, 2, 3 prévues a cet effet. Le contact électrique entre l'aluminium et le silicium des zones de base, d'émetteur et de collecteur est un contact parfait. Dans le cas où l'on voudrait obtenir des transistors à faible temps de commutation il est connu de doper les constituants des transistors avec de l'or. On arrive ainsi contrôler la durée de vie des porteurs dans chacun des caissons entourant le transistor. Si l'on utilise la méthode connue appelée EPIC, des barrières de silice empêchent la diffusion de l'or par suite de leur herméticité. Selon la présente invention, au stade représenté sur la figure 2 on procède de la façon suivante : un oxyde pyrolytique est dopé à l'or au fur et à mesure de la pyrolyse et l'or est transféré dans le silicium à travers les fenêtres 1, 2, 3 au cours d'un recuit thermique à haute température de manière à diminuer la durée de vie des porteurs dans la base et à abaisser le temps de stockage du transistor. On obtient ainsi un dopage à l'or qui ne nécessite pas d'opération supplémentaire. Bien que le procédé qui vient d'etre décrit paraisse le plus avantageux, on comprendra que diverses modifications peuvent lui être apportées sans sortir du cadre de l'invention certaines des étapes du procédé peuvent être remplacées par d'autres susceptibles d'y assurer la même fonction technique. Le procédé objet de l'invention peut être utilisé dans tous les cas où une definition excellente des résistances et des transistors doit être obtenue. Il s'applique particulièrement aux transistors de faibles dimensions dans lesquels ne se pose pas le problème de la sous gravure et où les contacts entre le silicium et la métallisation sont de très bonne qualité. Le procédé permet un dopage simple du transistor avec de l'or en vue de la constitution de transistors à commutation rapide. Les applications particulièrement intéressantes peuvent être du domaine des transistors hyperfréquences et des transistors de commutation a réponse rapide. REVENDICATIONS 1/ - Procédé de fabrication d'un circuit semiconducteur intégré au silicium com- portant au moins une résistance à couche mince, procédé selon lequel on crée d'abord une première couche de silice percée de fenêtres sur la surface d'une plaquette de silicium, puis on dépose une couche résistive sur cette première couche de silice et sur ces fenêtres, et ensuite, grâce à un masquage suivi de l'act-ion d'un premier bain acide propre à attaquer cette couche résistive mais non la silice, on ne laisse subsister que les parties de cette couche résistive devant constituer ladite résistance, procédé caractérisé en ce que, préalablement au dépot de ladite couche résistive on dépose une deuxième 'couche de silice uniforme sur ladite première couche de silice et lesdites fenêtres, et que consécutivement à-l'action dudit premier bain acide, on fait agir un second bain acide - - propre à laisser subsister ladite couche résistive et a éliminer les parties apparentes de ladite deuxième couche de silice. 2/ - Procédé de fabrication selon la revendication 1, caractérisé par le fait que le dépot de ladite deuxième couche de silice consiste en une pyrolyse de tétraéthy Isilicate à une température volsine de bOO'C. 3/ - Procédé de fabrication selon la revendication 1, caractérisé en ce que ledit second bain acide est une solution d'acide fluorhydrique dans au moins 50 z d'eau. 4/ - Procédé de fabrication selon la revendication 1, caractérisé en ce que de l'or est dissous dans le matériau à partir duquel est effectué le dépôt de ladite deuxième couche de silice, grâce à quoi on obtient un dopage en or dudit circuit intégré.