Brevet FR2138028A1 — publié le 19721229

La présente invention concerne la détection d'une distorsion de phase au cours de la lecture d'informations codées par modulation de phase, c,est-à-dire codées en phase» L'invention vise également la correction de cette distorsion» 5 Le codage de phase est utilisé sur les bandes magné tiques à pistes multiples dans les dérouleurs de bande magnétique pour ordinateurs où de fortes densités de bits d'infor-mation et un haut degré de précision de lecture sont nécessaires. Sur une bande magnétique codée en phase de ce type, 10 le changement de polarité du flux, c'est-à-dire la transition d'un état de magnétisation à l'autre qui définit la valeur de chaque bit d'information, dite ci-après "transftion informationnelle", se produit aussi bien pour indiquer un "1" que pour indiquer un "0", le changement de polarité du flux 15 s'effectuant dans un sens pour indiquer un "1" et en sens inverse pour indiquer un "0". Etant donné qu'un changement de polarité du flux ou transition informationnelle doit avoir lieu sur le support d'enregistrement pour chaque bit écrit, la synchronisation de la lecture peut être rendue automatique 20 en utilisant les informations lues comme signal de synchronisation* Lors d'une opération de lecture de la bande, la phase des informations ou données incidentes est comparée avec le signal d'un oscillateur à fréquence variable dont 25 la fréquence nominale est adaptée à celle des données d,entrée. Un signal binaire de comparaison de phase est alors engendré, l'un des niveaux de ce signal représentant la condition "en phase" tandis que son autre niveau représente la condition "en opposition de phase". Le signal binaire est alors intégré 30 pendant-la période de bit de chaque cellule binaire, la polarité du résultat de l'intégration indiquant la valeur des bits. Malheureusement, les informations codées en phase peuvent subir une distorsion de phase avant ou pendant la 35 lecture. L'une des formes de distorsion qui peuvent conduire à des erreurs de lecture est un déphasage par suite duquel le changement de polarité du flux ou transition information 72 17641 2 2138028 nelle ne se produit pas au milieu drune cellule binaire. Une autre forme de distorsion ùe phase est produite par le bruit. Etant donné que tout bruit abaisse le niveau du signal de sortie intégré, -il peut également créer des erreurs de lecture 5 des informations codées en phase. Néanmoins, certaines distorsions ne sont pas suffisamment importantes pour compromettre la précision de la lecture des informations codées en phase,. En outre, même dans le cas où la distorsion compromet la précision de la lecture, elle est parfois susceptible d'être 10 corrigée. Jusqu'à présent, la majeure partie de la distorsion sur une bande magnétique codée en phase passait inaperçue au cours de la lecture. Bien que l'amplitude de l'information ue canal d'une piste soit contrôlée pour déterminer la fiabilité 15 de chaque piste^^l^impîSfSde elle-même est un médiocre indicateur de fiabilité, étant donné que l'information codée est fonction de la phase et non de l'amplitude. Il peut advenir qu'une piste de la bande soit considérée comme inutilisable après le contrôle d'amplitude alors qu'en fait le coâagt 20- de phase n'a subi aucune distorsion, de sorte Que la piats est en réalité parfaitement utilisable. Or, il était de pratique courante dans la technique antérieure de considérer comme "invalidée" une piste donnée ne donnant pas satisfaction lors du contrôle d'amplitude. 25 Bien entendu, la bande pouvait encore être utilisée en se basant sur la parité pour lire les données tant qu'une unique piste s'avérait incapable de satisfaire au contrôle d'amplitude» Mais si une seconde piste se trouvait' dans le mecae cas, la bande tout entière devait être rejetée. 30 L'invention a notamment pour objet de permettre la détection d'une distorsion de phase affectant des informatioss codées en phase au cours de la lecture de ces informations. A cet effet, l'invention prévoit un appareil comprenant un moyen générateur de signal d'horloge à fréquence 35 variable, dont la fréquence nominale est sensibleries. égt.le à celle d'un signal d'entrée d'information codée en phase et un moyen décodeur pour comparer la phase du signal d'horloge bad original 72 17641 3 2138028 avec le s.ignal. d ' entrée et pour engendrer un ôignal de comparaison de phase présentant, dans chaque cellule binaire, un état qui indique-les places relatives du signal d'hcrloge et du signal d'entrée. Un circuit détecteur de distorsion de phase qui engendre un signal d'erreur de phase détecte toute distorsion de phase se produisant avant ou après le changement d'état du signal d'horloge à l'intérieur de chaque cellule binaire. Le circuit détecteur de distorsion de phase peut comprendre un moyen ca able de détecter l'absence d'une transition informationnelle dans un signal d'entrée codé en phase au cours d'une certaine période daiis chaque cellule b-'naire. Le circuit détecteur de distorsion de phase peut également comprendre un moyen" indiquant l'incapacité du signal de comparaison de phase pour atteindre un niveau de signal prédéterminé après l'intégration par le moyen décodeur. Un autre but de l'invention est de corriger la distorsion de phase éventuelle des informations codées en phase. A cet effet, un certain nombre de signaux d'information d'entrée codés eu phase fermant une série de "tytes" d'informations ou multiplets, représentés chacun par plusieurs cellules binaires appartenant chacune à l'un des signaux d'entrée sont décodés et tcut.e distorsion de phase se produisant dans l'une des cellules binaires-du multiplet est détectée. Un contrôle de parité du multiplet est ensuite effectué. Si un bit de contrôle d'erreur de phase a été engendré par le circuit détecteur de distorsion de phase pour une cellule binaire donnée, la cellule binaire appropriée d'information est corrigée si le multiplet ne satisfait pas au contrôle de parité. Dans le ,cas contraire, lïï multiplet est. supposé correct et aucune correction n'est effectuée. L'invention sera mieux comprise à la lecture de la description détaillée qui suit et à l'examen des dessins joints qui en représentent, à titre d'exemple non limitatif, un mode de réalisation : BAD 0^IGINal 72 17641 4 2138028 - la fig. 1 est un schéma-bloc d'un appareil permettant de détecter une distorsion de phase au cours de la lecture d'un signal d'entrée d'information codé en phase • - la fig. 2 est un diagramme de formes d'ondes représentant divers signaux du schéma-bloc de la figure 1 ; - la fig. 3 est un schéma symbolique plus détaillé du second circuit d'erreur de phase représenté sous forme de schéma-bloc sur la figure 1 ; et - la fig. 4 est un schéma symbolique détaillé d'un circuit de correction de la distorsion de phase détectée. Cn va maintenant décrire, en se référant aux figures 1 et 2 un appareil de décodage et de détection de distorsion de phase pour des informations codées en phase reproduites à partir d'une bande magnétique à pistes multiples du type utilisé dans les dérouleurs de bande magnétique pour ordinateurs (bien entendu, un dispositif de ce type est prévu dans la pratique pour chaque piste de la bande). Un signal d'information codé en phase A, après préamplification, différen- tiation et écrêtage, est appliqué à l'entrée de l'oscillateur à fréquence variable 10, dont la fréquence nominale est jidaptée à celle du signal d'entrée dtinformation codé en phase. Gomme représenté sur la fig. 2, la période de bit d'une cellule binaire du signal d'information codé en phase A correspond à la période du signal d'horloge B engendré par 1Toscillateur variable 10» Comme également représenté sur la fig. 2, un changement de polarité du flux ou transition informationnelle du signal A correspond au changement d'état du signal d'horloge B au centre de la cellule binaire en l'absence de toute distorsion de phase. On asservit l'oscillateur à fréquence variable 10 au signal d'information d'entrée en utilisant la différence de phase entre eux pour produire des signaux d'erreur qui sent utilisés pour ajuster la fréquence de l'oscillateur variable dans le sens tendant à réduire au minimum cette différence. Une disposition de ce genre est utilisée dans l'unité de commande de bande magnétique IBM 2803. 72 17641 5 2138028 Pour décoder les informations codées par modulation de phase on applique le signal d'horloge B et le signal d'entrée A à une porte OU EXCLUSIF 12. Si la phase du signal d*information d'entrée A et celle du signal d'horloge B sont 5 identiques, la cellule binaire correspondante du signal binaire C engendré à la sortie de la porte OU EXCLUSIF 12 est "1", Si la phase du signal d'information d'entrée A et celle du signal d'horloge B sont opposées, le signal binaire C est un "0" pour cette cellule binaire particulière. 10 Dans la demande de brevet français déposée ce jour au nom de la demanderesse, sous le titre : PROCEDE ET APPAREIL POUR LA DETECTION PAR INTEGRATION, le signal binaire C est ensuite subdivisé en deux signaux binaires, à savoir un premier signal binaire E représentant un premier jeu de cellules 15 . binaires et un second signal binaire F représentant un second jeu de cellules binaires alternées avec celles du premier jeu. Cette subdivision est assurée par une première porte ET 14 et une seconde porte ET 16 dont les entrées sont connectées à la sortie de la porte OU EXCLUSIF 12. Si lTon prévoit une bascule 20 18 qui est actionnée et rétablie par le signal d'horloge B de l'oscillateur variable 10, les portes ET 14 et 16 peuvent être alternativement déverrouillées par des signaux de minutage de période de bit D et D provenant des première et seconde sorties de la bascule 18, respectivement. 25 Les signaux fractionnaires E et F sont maintenant prêts à être appliqués à un premier moyen intégrateur 20 et à un second moyen intégrateur 22. Le moyen intégrateur 20 et le moyen intégrateur 22 qui assurent à la fois une intégration positive et une intégration négative des signaux E et F pen-30 dant la durée du premier jeu de cellules binaires et pendant la durée du second jeu de cellules binaires, respectivement, avec aplatissement (squelching) intermédiaire de l'intégration (compte tenu notamment du niveau moyen de bruit), fournissent des signaux de sortie intégrés G et H respectivement. Les 35 signaux de sortie intégrés G et H peuvent alors être appliqués à un verrou comparateur 24 pour engendrer un signal d'information décodé J qui représente l'information des cellules binaires du signal d*entrée codé par modulation de phase A. 72 17641 6 2138028 Toutefois, comme indiqué sur la figure 2, le signal d'information drentrée A subit en fait une certaine distorsion de phase» A l'instant tQ, la transition informacionnells du signal d'information d'entrée A est en retard, ce qui se 5 traduit par un changeaient d'état supplémentaire du signal de comparaison de phase ou signal de porte OU EXCLUSIF, C. Ce changement d'état se reflète également dans le signal d1entrée E du premier moyen intégrateur 20» Une autre distorsion de phase se produit aux irstants t^ et t où les transitions 10 informationnelles sont respectivement en avance et en retard. Les distorsions de phase particulières se produisant aux instants t&, t^ et t représentent le déphasage du signal d'information d'entrée A. Un autre type de distorsion de phase non représenté sur la fig. 2, mais également gênant, est celui 15 qui est provoqué par le bruit» Pour assurer la détection ausai bien de la distorsion de phase représentée que du bruit dans le signal d'entrée d'information A, il est prévu un premier moyen de détection d'erreur de phase comprenant un verrou de détection d'intégration marginale 26 et un second circuit 20 d'erreur de phase 28 comme représenté sur la fig. 1« Etant donné que la distorsion de phase sguô foras de bruit et de déphasage réduit l'amplitude des signaux de sortie intégrés G- et H, la détection des niveaux intégrés de ceux-ci fournit une indication de la distorsion de phase» 25 Sous cet aspect, la détection de la distorsion de phase esv assurée par le verrou de détection d'intégration marginale 26t Comme représenté sur la fig» 2, les erreurs dues au déphasage se produisant aux instants t , t^ et tQ ont affaibli'1'"amplitude du signal de sortie intégré G. En prévoyant un seuil de 30 détection d'intégration marginale, tant pour l'intégration positive que pour l'intégration négative, de manière à forjior une zone autour du niveau d'aplatissement d'intégration, ou niveau de squelch, par déclenchement du verrou de détection d'intégration marginale 26 à la fin de chaque cellule binaire 35 d'intégration, seule la distorsion de phase plus gra'ïe qui pourrait entraîner une erreur de lecture est détectée. 72 17641 7 ? 138028 A cet égard, il est à noter que la distorsion de phase se produisait à l'instant t ne produit pas de bit d'erreur de contrôle de phase dans le premier signal d'erreur de phase K, étant donné que le niveau du signal de sortie 5 intégré G- a atteint le niveau de seuil négatif à la fin de la cellule binaire. Au contraire, le signal de sortie intégré G aux deux instants t^ et t ne dépasse pas le niveau de seuil négatif à la fin des cellules binaires respectives. Si le niveau de seuil a été dépassé au milieu de la cellule binaire 10 à l'instant tc, il n'est par contre pas dépassé à la fin de la cellule binaire au moment où le déclenchement du verrou de détection d'intégration marginale 26 se produit. En conséquence, des bits de contrôle d'erreur de phase sont engendrés dans le signal d'erreur de phase K pour les cellules binaires 15 lues aux instants t et t^. Dans ces conditions, en prévoyant une zone autour du niveau d'aplatissement d'intégration ou de squeleh pour les premier et second moyens intégrateurs 20 et 22, seule la distorsion de phase plus grave, entraînant une erreur est détectée et cette distorsion, dans le cadre de la 20 présente description, sera dénommée "erreur de phase"» On comprendra aisément que le seuil de détection d'intégration marginale joue un rôle analogue pour 1'intégration positive du signal de sortie G, lorsque la distorsion de phase se produit dans une cellule binaire où une intégration positive 25 est nécessaire. Le verrou de détection d'intégration marginale 26 fonctionne également de la "iême manière en ce qui concerne le signal de sortie intégré H, pour lequel la distorsion de phase se produit dans les cellules binaires pendant la durée desquelles le second moyen intégrateur 22 est actif. 30 Le second circuit d'erreur de phase 28 est prévu pour assurer la détection d'une transition informationnelle du signal d'entrée d'information A ne correspondant pas au changement d'état du signai d'horloge B et, par conséquent, ne se produisant pas au centre de chaque cellule binaire„ 35 En fait, le second circuit d'erreur de phase 23 détecte une distorsion de phase caractérisée par l'incapacité du signai d'informatisa d'entrée A à changer d'état i l'intérieur d'une 72 17641 8 2138028 fenêtre de la cellule binaire située entre l'instant où le signal d'horloge B change d'état et la fin de ladite cellule binaire « Comme représenté sur la fig» 3, le second circuit d'erreur de phase comporte un moyen de verrouillage déclenché par le signal d'horloge B et par le signal de minutage de période de bit B et qui comprend deux verrous du type D à déclenchement par flanc de signal 30, 32 et 34 en combinaison avec une porte OU EXCLUSIF 36 „ Le verrou du type D 30 est initialement déclenché, au commencement de la cellule binaire, par le changement d'état du signal d'horloge B« Si une transition informationnelle se produit dans le signal d'entrée A avant que le signal d'horloge B change d'état, la sortie de la porte OU EXCLUSIF 36 est "0" et la sortie des verrous du type D 32 et 34, au moment où les signaux B et I) changent d'état, est également "0". Par contre, l'absence de transition informationnelle pendant cette période se traduit par l'apparition d'un "1" à la sortie de la porte OU EXCLUSIF 36 et, par conséquent, par l'apparition d'un "1" à la sortie du verrou 32 au moment où le signal d'horloge B change effectivement d'état. Simultanément, le verrou 34 est déclenché par le signal de minutage de période de bit B pour produire un bit de contrôle d'erreur de phase„ Si l'on examine maintenant le second signal d'erreur de phase L de la fig. 2, on voit que la distorsion de phase sous forme âe déphasage à l'instant t ne se traduit pas par 3 l'apparition d'un bit d'erreur de contrôle de phase dans le signal L, étant donné que la transition informationnelle se produit effectivement dans la seconde moitié de la cellule binaire. Par contre, la distorsion de phase aux instants t^ et t "oroduit, elle, des bits de contrôle d'erreur de nnase c ' ' dans le signal L, étant donné l'abse.-.ce de transition informationnelle dans la fenêtre de la seconde moitié de la cellule binaire dans chacun de ces deux cas» Il va de soi que la position de la fenêtre peut être ajustée par modification du déclenchement dans le second circuit d'erreur de phase 28. Par. exemple, en utilisant pour les verrous 30 et 32, un déclencheur d'une fréquence double BAD ORIGINAL 72 17641 9 2138028 de celle dusignal d'horloge B et en déclenchant le verrou 34 avec un signal d'une fréquence double de celle du signal de minutage de période de bit D, on obtient une fenêtre de la même dimension située au centre de la cellule binaire, au moyen d'un circuit exactement identique à celui qui est représenté sur la fig. 3. Il est clair également que le premier signal d'erreur de phase K et le second signal d'erreur de phase I ne sont pas nécessairement identiques. Par exemple, si la trar.sition informationnelle à l'instant t^ se produisait dans la seconde moitié de la cellule binaire et était décalée du même laps de temps par rapport au centre de celle-ci aucUn bit de contrôle d'erreur de phase ne serait engendré à la fin de la cellule binaire dans le second signal d'erreur de phase I. Sous un autre aspect de l'invention, l'information présentant une distorsion de phase est corrigée. Comme représenté sur la figure 4, un tampor. de lacet 38 reçoit des multiplets d'information d'une série de verrous comparateurs 24, à raison d'un verrou pour chaque piste d'information, c'est-à-dire pour chaque bit d'un multiplet. 3n conséquence, le tampon 38 comporte huit positions de bit d'information, plus une position de bit de contrôle de parité pour chaque multiplet. Au total, quatre multiplets d'information peuvent s'accumuler à la fois dans le tampon de lacet 38. Simultanément, un premier tampon de contrôle de phase comportant huit positions de bit de contrôle d'erreur de phase pour quatre multiplets d'information accumulent les bits de contrôle d'erreur de phase provenant de huit verrous de détection d'intégration marginale 26. D'une manière analogue, un second bit de contrôle de phase comportant le mène nombre de positions de bit et pouvant stocker le même nombre de multiplets d'information accumule des bits de contrôle d'erreur de phase à partir de huit circuits d'erreur de contrôle de phase 28. Lorsqu'un multiplet donné du ta.:.pon de lacet 38 est rempli de données provenant des verrous comparateurs 24, ces données sont transférées en simultané à un registre de correction d'erreur 44 à huit positions de bit. 72 17641 2138028 Simultanément, les bits de contrôle d'erreur de phase provenant du premier tampon de contrôle de phase 40 et du second tampon de contrôle àe phase 42 sont soumis à une opération logique CU par huit portes OU 46, puis sont appliquées à un 5 registre de piste invalidée 48. Si la parité du multiplet transféré ntest passatis-faisante, ce qui est déterminé par le moyen de contrôle de parité 50, les portes ET 52 sont déverrouillées par celui-ci et le bit de contrôle d'erreur de phase présent dans le 10 registre de piste invalidée 48 est appliqué à des portes OU EXCLUSIF 54 avec le multiplet d'information contenu dans le registre de correction d'erreur 44» L'opération OU EXCLUSIF assurée par la porte OU EXCLUSIF 54, corrige le multiplet d'information qui est alors transféré dans un dispositif du 15 "type tampon 56 en vue de sa transmission à un canal d'une unité centrale de traitement. Dans le cas où la parité est satisfaisante, l'ensemble logique de portes ET 52 n'est pas déverrouillé et le registre de correction d'erreur ainsi que la porte OU EXCLUSIF 54 transmettent le multiplet d'information 20 au tampon 56 sans y apporter de correction. On va maintenant considérer la situation suivante i On supposera que le multiplet d'information transféré à partir du tampon de lacet 38 comprend les bits suivants : 100000001. 25 . Etant donné que le dernier bit est un bit de contrô le de parité, le multiplet d'information contenu dans le registre de correction d'erreur peut être représenté par : 10000000« On supposera maintenant que le registre de piste 30 invalidée contient la combinaison binaire de contrôle d'erreur de phase suivante : 01000000. 72 17641 n 2138028 Etant donné qu'un contrôle de parité i.-npaire ou "imparité" par le moyen de contrôle de parité 50 révèle une absence de parité dans le multiplet d'information transféré à partir du tampon de lacet 38, les portes ET 52 sont dever-5 rouillees pour produire le multiplet d'information corrigé suivant : 11000001, Dans le dispositif de correction décrit ci-dessus, les bits de contrôle provenant du premier tampon de contrôle de phase 40 et du second tampon de contrôle de phase 42 sont 10 soumis à une opération logique OU. Dans certains cas, il peut être désirable d'utiliser seulement la sortie du premier tampon de contrôle de phase, ou seulement la sortie du second tampon de contrôle de phase, selon les exigences du système. Il peut également être désirable d'utiliser exclusivement la 15 sortie de l'un des tampons à certains moments,, Des modifications correspondantes seront aisément apportées aux appareils décrits par des techniciens compétents. Il est clair également que si le registre de piste invalidée présente plusieurs positions de bit remplies pour un multiplet d'information 20 quelconque, ce multiplet ne peut pas être corrigé, toutefois, cela ne signifie nullement que l'ensemble de la bande soit inutilisable, étant donné qu'il peut advenir que les multiplets suivants soient corrects ou puissent être corrigés. Il est important de noter que des erreurs peuvent se produire 25 sur des pistes différentes, ou à des positions de bits différentes, tout en restant susceptibles d'être corrigées, à condition que plusieurs erreurs ne se produisent pas dans un seul et même multiplet. En conséquence, contrairement l-. ce qui se passait dans les systèmes de la technique antérieure, 30 l'appareil suivant l'invention permet effectivement de conserver une bande, même si des erreurs se produisent sur plusieurs pistes différentes. Bien entendu, l'invention n'est pas limitée au mode de réalisation décrit et représenté ; elle est susceptible de 35 plusieurs variantes, sans que l'on s'écarte pour cela de son cadre. 7641 12 2138028 REVEÏfDI CATI Clî S Appareil indicateur d'une distorsion de phase se produisant pendant la lecture d'un signal d'entrée d'information codé en phase comprenant une série de cellules binaires, ledit appareil étant caractérisé en ce qu'il comprend un noyen à fréquence variable pour engendrer un signal d'horloge d'une fréquence nominale sensiblement égale à la fréquence du signal d'entrée et qui change d'état simultanément à une transition informationnelle de ce signal d'entrée en l'absence de distorsion de phase, un moyen décodeur pour comparer la phase du signal d'horloge avec le signal d'entrée et pour engendrer un signal de comparaison de phase présentant, dans chaque cellule binaire, un état qui représente les phases relatives du signal d'horloge et du signal d'entrée, et un moyen pour détecter une distorsion de phase du signal d'entrée se produisant avant ou après le changement d'état du signal d'horloge, ce moyen de détection de distorsion de phase engendrant un signal d'erreur de phas^ qui indique la présence ou l'absence d'une distorsion de phase» Appareil suivant la revendication 1, caractérisé en ce que le noyen de détection de distorsion de phase détecte un déphasage se présentant sous la forme d'une transition informationnelle qui se produit à l'extérieur d'une fenêtre de la cellule binaire» Appareil suivant la revendication 1, caractérisé en ce que le r.oyen de détection de distorsion de phase comprend un moyen de verrouillage à l'entrée duquel est appliaué le riljaal d'entrée précité, ledit moyen de verrouillage étant déclenché au conmencs?.ent et à la fin de la fenêtre pr^céde-rient mentionnée pour engendrer un bit d'erreui à-.-, phase dans le signal d'erreur de phase à la fin d'une cellule binaire ians laquelle une distorsion de phase se produit. bad 17641 1? 2138028 Appareil suivant la revendication 1, caractérisé en ce qu'il comprend en outre un moyen intégrateur pour intégrer le signal de comparaison de phase pendant chaque cellule binaire, le moyen de détection de distorsion de phase précité comprenant un moyen pour détecter l'incapacité de la sortie intégrée de ce moyen intégrateur à dépasser un niveau de seuil et pour indiquer ainsi une distorsion de phase. Appareil suivant la revendication 4, caractérisé en ce que le moyen de détection de l'incapacité de la sortie intégrée à atteindre un niveau prédéterminé comprend un moyen de verrouillage déclenché à la fin d'une cellule binaire pour produire un bit d'erreur de phase dans le signald*erreur de phase uniquement si la sortie intégrée n'a pu atteindre le niveau de seuil. Appareil de correction d'erreurs résultant d'une distorsion de phase de cellules binaires d'informations codées par modulation de phase sur une bande magnétique à pistes multiples, au cours de la lecture, chaque multiplet d'information présent sur la bande comportant des bits représentés par un changement de polarité de flux dans une cellule binaire sur chaque piste de la bande, ledit appareil étant caractérisé en ce qu'il comprend un moyen décodeur pour détecter chaque bit de chaque multiplet d'information, un moyen détecteur pour déterminer la distorsion de phase d'une cellule binaire pour chaque multiplet d'information et pour engendrer un bit de contrôle d'erreur de phase pour ladite cellule binaire, un moyen pour effectuer un contrôle de parité sur chaque multiplet d'information et un moyen pour corriger un bit erroné d'un multiplet d'information en réponse à la distorsion de phase détectée dans la cellule binaire correspondante lorsque le moyen détecteur d'erreur précité indique un défaut de parité. Appareil suivant la revendication 6, caractérisé en ce qu'il comprend en outre un tampon de lacet connecté au moyen décodeur pour accumuler des multiplets d'informa- 17641 14 2138028 tion décodés, un registre de correction d'erreur connecte' à la sortie du tampon de lacet pour recevoir des multiplets d'information de celui-ci, un ensemble de tampons de contrôle de phase pour accumuler des bits de contrôle d'erreur de phase pour plusieurs multiplets et un regiscr* de piste invalidée pour recevoir le bit de contrôle d'erreur de phase pour chaque multiplet d'information provenant du tampon de contrôle de phase» Appareil suivant la revendication 7, caractérisé en ce que le moyen détecteur précité détecte l'absence d'une transition informationnelle dans une fenêtre de la cellule binaire et engendre un premier bit de contrôle d'erreur de phase correspondant» Appareil suivant la revendication 8, caractérisé en ce que le moyen décodeur précité comprend un moyen d'intégration et en ce que ledit moyen détecteur comprend un moyen de détection de l'incapacité de la sortie de ce moyen d'intégration à atteindre un niveau de signal prédéterminé à la fin d'une cellule binaire et engendre un second bit de contrôle d'erreur de plia à e c&ri-c£po;,da t. Appareil suivant la revendication 9, earactéx-iaJ en ce que l'ensemble de tampons de phase précité compienc. ux. premier tampon accumulant le premier bit de contrôle d'erreur de phase de chaque multiplet et un second tampon pour accumuler le second bit de contrôle d-eiieur de phase de chaque multiplet. bad original