Brevet FR2134352A1 — publié le 19721208

S La présente invention concerne les circuits logiques et, plus particulièrement, la prévention de la saturation des transistors utilisés dans les circuits logiques. Les circuits monolithiques à logique transistor-transistor CTTL) sont 5 très utilisés parce qu'ils constituent un compromis satisfaisant entre les facteurs rendement, dissipation de puissance, densité sur le bloc monolithique et souplesse d'emploi de la logique. Toutefois, dans les circuits de ce type, des courants de commande importants sont utilisés pour obtenir un passage rapide du transistor de sortie à l'état conducteur; ceci entraîne l'emmaga-10 sinage d'une charge excessive dans le transistor de sortie fortement saturé, et se traduit par un délai de coupure relativement long. C'est pour cette dernière raison que les circuits TTL n'ont pu être utilisés aux fins de certaines applications nécessitant un fonctionnement à des vitesses élevées. Diverses, techniques ont précédemment été proposées pour empêcher le 15 transistor de sortie d'être fortement saturé. La plus pratique de ces techniques utilise une diode à barrière de Schottky montée en parallèle avec la jonction base-collecteur du transistor de sortie afin de fixer la tension traversant cette jonction à une valeur relativement faible. L'inconvénient de cette techniaue réside dans la complexité supplémentaire que présente 20 la fabrication de diodes à barrière de Schottky lorsque des métaux autres que l'aluminium sont utilisés pour réaliser les interconnexions métalliques, et également dans le fait qu'elle entraîne certains problèmes de bruit parce que les caractéristiques des transistors du circuit TTL et celles de la diode d'anti-saturation à barrière de Schottky ne présentent pas 1s même 25 parallélisme que dans le cas de transistors formés dans un même bloc monolithique. Une autre desdites techniques consiste à procéder à une diffusion d'émetteur supplémentaire dans le transistor d'entrée du circuit TTL qui est couDlé au collecteur du transistor de sortie du circuit. Cette connexion permet 30 ensuite de shunter le courant de commande de la base du transistor de sortie Dar la jonction base-collecteur de ce transistor lorsqu'il se produit dans le collecteur de ce dernier une chute de tension suffisante pour polariser directement la jonction émetteur-base de l'émetteur connecté. Cette technique permet de résoudre le problème de métallisation aue présente l'utilisation 35 de diodes à barrière de Schottky et tire parti du oarallélisme des caractéristiques des transistors formés sur un même bloc monolithique. Elle présente cependant l'inconvénient de ne pas permettre un contrôle suffisant du niveau de tension auquel le courant de commande est shunté par le transistor de sortie, ce qui se traduit dans certaines applications par des problèmes 40 de bruit. 2 2134352 72 07626 La présente invention fournit donc un nouveau circuit TTL à saturation contrôlée qui ne présente pas les inconvénients mentionnés ci-dessus. Dans ce nouveau circuit, un transistor est utilisé comme dispositif d*anti-saturation. L'émetteur et le collecteur de ce transistor sont respectivement connec-5 tés au collecteur et à la base du transistor de sortie du circuit TTL, la base du transistor d'anti-saturation étant connectée par l'intermédiaire d'un circuit diviseur de tension résistif à la base et au collecteur du transistor d'entrée du circuit TTL. Ce transistor d'anti-saturation ainsi que le réseau diviseur de tension sont formés dans la même poche d'isolement 10 que le transistor d'entrée du circuit TTL en donnant au transistor d'entrée une région de fcase plus étendue et en procédant dans ce transistor à une diffusion d'émetteur supplémentaire qui est séparée des diffusions d'émetteur des autres transistors et du contact de collecteur du transistor d'entrée de telle sorte que les parties de la région de base plus étendue comprises 15 d'une part entre la diffusion drémetteur supplémentaire et les autres diffusions d'émetteur, et d'autre part entre la diffusion d'émetteur supplémentaire et le contact collecteur, forment les résistances du circuit diviseur de tension. L'un des objets de la présente invention est donc de fournir un circuit 20 TTL dans lequel la saturation des transistors est contrôlée. Un autre objet de'invention est de prévenir la saturation des transistors employés dans les circuits TTL à l'aide de techniques compatibles avec les procédés de fabrication des transistors utilisés dans les circuits TTL, ce qui permet de commander le potentiel auquel le transistor d'anti-saturation 25 fonctionne et ne nécessite qu'un minimum de place à la surface du bloc monolithique. D'autres objets, caractéristiques et avantages de la présente invention rassortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. 30 La figure 1 représente de façon schématique un circuit TTL incorporant la présente invention. La figure 2 est une vue en plan d'un agencement monolithique du transistor d'entrée et du transistor d'anti-saturation du circuit de la figure 1. 35 La figure 3 est une coupe prise selon les lignes 3-3 de la figure 2. On a représenté sur la figure 1 un circuit TTL classique auquel, conformément à la présente invention, on a ajouté un transistor de réaction T^ permettant de commander la saturation du transistor de sortie T^. Lorsqu'une ou plusieurs des trois entrées A, B et C sont au niveau bas, les émetteurs 40 e , e„ ou e couplés à celle des entrées qui sont au niveau bas sont polarisés 1 C J 10 3 2134352 72 07626 en sens direct. Par exemple» si l'on suppose que l'entrée B est au niveau bas et que les entrées A et C sont au niveau haut, l'émettëur e^ étant polarisé en direct et les émetteurs e^ et e^ polarisés en inverse, le courant IR2 traversant la résistance circule vers l'entrée B par l'intermédiaire de la jonction base-émetteur e^ du transistor T« Ceci empêche le courant IR2 d'atteindre la base du transistor par l'intermédiaire de la jonction base-collecteur du transistor et, de ce fait, le transistor reste non conducteur et la tension de sortie VQ est à un niveau haut. Cependant, si les trois entrées A, B et C sont à un niveau haut, les émetteurs e„ à 1 e3 du transistor Tsont polarisés en inverse et le courant parvient à la base du transistor T., ce dernier devenant conducteur et la tension de sortie 1 Vg étant au niveau bas. Sans le transistor de réaction T^, le transistor de sortie T deviendrait fortement saturé, par suite du courant de base excessif appliqué par l'intermédiaire de la résistance R2 pour obtenir un 15 passage rapide du transistor à l'état conducteurs en pareil cas, et lors du passage ultérieur de l'une des entrées A à C au niveau bas, il faut un certain temps au transistor pour récupérer et passer à l'état non conducteur, le temps de réponse du circuit étant de ce fait moins rapide. La présente invention permet de résoudre ce problème en ajoutant au circuit la résistance 20 R et le transistor Tn. Le raoport des deux parties R et R de la résistance 3 u ôéd oi Rg est choisi de telle sorte que le potentiel de la base du transistor dépasse de par exemple 100 millivolts la tension base-émetteur du transistor lorsque ce dernier est conducteur. Il n'en résulte pas une modification appréciable du temps que met le transistor à passer à l'état conducteur 25 car le transistor TQ ne conduit pratiquement pas de courant tant que la tension de sortie VQ est supérieure à 200 millivolts. Toutefois, dès que la tension VQ tombe au-dessous de 200 millivolts, le transistor TQ conduit, et le courant I traversant la résistance R parvient au collecteur puis Rt £ à l'émetteur du transistor TQ, ce qui a pour effet de shunter le transistor 30 T . Ce dernier n'est par conséquent oas amené à saturation par le courant de 1 commande et récupère rapidement lorsque l'une quelconque des entrées A, B ou C, passe au niveau bas. Comme le montrent les figures 2 et 3, les transistors Tet TQ ainsi que la résistance R^ peuvent être formés sur un bloc monolithique dans une 35 unique zone d'isolement. Une diffusion de sous collecteur N+ 12 est effectuée dans un substrat P 10 et l'on fait ensuite croître sur l'ensemble ainsi obtenu une couche éoitaxiale Une diffusion d'isolement P+ 16 est ensuite effectuée autour du sous collecteur 12 afin de définir une zone rectangulaire (voir figure 2). La couche épitaxiale N- 18 comprise dans cette zone sert 4 0 de collecteur à la fois pour le transistor d'entrée T et pour "le transistor ~lj433Z 72 07626 d'anti-saturation T^. Une diffusion P- 20 en forme d'U est effectuée dans cette zone pour constituer la base du transistor et celle du transistor Tq ainsi que les résistances R et R^. Quatre diffusions N+ 22-26 sont ensuite effectuées dans la base afin de servir de diffusion d'émetteur pour 5 l8s transistors et Tg£omme on peut le voir, les diffusions 22 à 28 pour les émetteurs e^ à e^ du transistor Tse trouvent à l'extrémité d'une branche du U cependant que la diffusion 28 pour l'émetteur e^ du transistor Tg se trouve dans la partie centrale de l'autre branche du U. Une métallisa-tion est ensuite effectuée pour établir des contacts avec les diffusions, 10 de manière à achever les transistors. On. notera que le contact de base 30 pour le flnansistor TQ est adjacent aux diffusions d'émetteur 22-26 pour le transistor T^, cependant que le contact de collecteur pour ces deux transistors est établi avec le collecteur et avec la branche de la base en forme d'U contenant l'émetteur 28 du transistor Tg. Une liaison métallique non 15 résistive 34 est disposée sur la base autour de l'émetteur eQ. Oe ce fait, la partie de la diffusion de base 20 située entre le Contact de base 30 et le contact 36 constitue la résistance R3-], cependant que la partie de la diffusion en forme d'U située entre le contact 38 et le collecteur 32 constitue la résistance *-es contacts 40-46 sont les contacts d'émetteur 20 des deux transistors. Le transistor T., la résistance R_ et la résistance 1 1 R^ sont situés dans des régions d'isolement distinctes formées de façon classique à la surface du bloc monolithique. La réalisation du transistor et des résistances R^ et ne fait pas partie de la présente invention et n'est donc pas décrite ci-après. 25 II est évident que les éléments du dispositif d'anti-saturation incor porés au circuit TTL prennent un minimum de place puisqu'ils sont formés au cours de la même diffusion que le transistor d'entrée Tà plusieurs émetteurs. D'autre part, le circuit de la présente invention permet d'éviter les problèmes de fabrication ainsi que bbmx afférents au parallélisme des 30 caractéristiques des éléments utilisés, problèmes qui, comme on l'a précédemment mentionné, découlent de l'emploi d'une diode d'anti-saturation à barrière de Schottky. La présente invention permet en outre de résoudre les problèmes afférents aux techniques antérieures grâce à l'emploi d'un transistor Tq dont le fonctionnement peut être commandé avec une grande précision 35 de manière à obtenir un potentiel d'écrêtage au collecteur du transistor T^, ce qui supprime les problèmes de bruit précédemment mentionnés. Il doit être bien entendu, que, bien que l'invention ait été décrite ci-dessus du point de vue de son application à un circuit TTL, elle peut s'appliquer partiellement à d'autres circuits tels que des circuits multi-40 vibrateurs à couplage en croix et des amplificateurs linéaires pour Drévenir s L-,L 5 2134352 72 07626 la saturation d'un transistor donné. Ce qui est indispensable pour mettre en oeuvre la présente invention dans ces divers circuits c'est que l'émetteur et le collecteur du transistor d'anti-saturation soient respectivement connectés au collecteur et à la base de ce transistor donné et que des moyens 5 soient prévus entre le collecteur et la base du transistor d'anti-saturation pour commander le niveau de fonctionnement de ce dernier. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci. il est évident que l'homme de l'art 10 peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 6 2134352 72 07626 REVENDICATIONS 1.- Circuit à transistors à saturation contrôlée caractérise en ce qu'il comprend: un premier transistor monté en émetteur commun de telle sorte que sa base reçoive le courant de commande et que la sortie du circuit soit prise à son ollecteurj des moyens de commande connectés à la base dudit premier transistor pour appliquer le courant de commande à celle-ci, un second transistor dit d'anti-saturation dont l'émetteur et le collecteur sont respectivement connectés au collecteur et à la base dudit transistor, des moyens de polarisation connectés entre la base et le collecteur dudit second transistor afin de polariser la base de ce dernier à un potentiel supérieur à la tension émetteur-base dudit premier transistor lorsque 15 ce dernier est conducteur, ledit potentiel étant suffisamment élevé pour d'affecter empecher le fonctionnement dudit second transistor/de façon importante le temps mis par ledit premier transistor pour passer à l'état conducteur, mais suffisamment faible pour permettre audit second transistor de conduire premier lorsque la tension du collecteur dudit/transistor commence à décroître lorsque 20 ledit premier transistor tend à devenir saturé, ledit second transistor devenant alors conducteur et shuntant le courant de commande de la base du premier transistor et empêchant ainsi ce dernier d'être saturé. 10 2.- Circuit selon la revendication 1, caractérisé en ce que lesdits moyens de commande comprennent un transistor à émetteurs multiples dont le collec- 25 teur est connecté à la base dudit premier transistor, les émetteurs faisant fonction d'entrées individuelles du circuit, et une source de courant connectée à la base dudit transistor à émetteurs multiples de telle sorte que ledit circuit fasse fonction de porte ET. 3.- Circuit selon la revendication 2, caractérisé en ce que lesdits moyens 30 de polarisation comprennent un circuit diviseur de tension résistif couplé entre la base et le collecteur dudit transistor à émetteurs multiples. 4.- Structure monolithique correspondant au circuit conforme à la revendication 3, caractérisée en ce que ledit transistor à émetteurs multiples et ledit second transistor ont des régions de collecteur et de base communes, 35 et en ce que ladite région de base est allongée, comporte un contact de base pour ledit transistor à émetteurs multiples et pour ledit second transis- ? 2134352 72 07626 tor, et un contact avec le collecteur dudit transistors à émetteurs multiples et dudit second transistor, et contient entre les contacts de base et de-collecteur une diffusion d'émetteur pour ledit second transistor de telle sorte que les résistances dudit réseau diviseur de tension résistif soient formées dans la région de base des deux transistors et fassent partie intégrante de celle-ci.