Brevet FR2140333A1 — publié le 19730119

La présente invention concerne un procédé perfectionné de fabrication assurant un isolement très efficace entre les différents constituants de circuits intégrés fabriqués simultanément sur un m&num;- me substrat semiconducteur par les techniques mises en oeuvre au cours de la fabrication industrielle de ces circuits habituellement désignées par les sigles " L S I n et n M S I ", (large scale integration et medium scale integration). Elles consistent essentiellement à réaliser en une suite unique d'opérations, le plus grand nom- bre possible d'éléments de circuits, généralement groupés en fonction plus ou moins complexes (identiques ou non), en utilisant la totalité de la surface des substrats mis à la disposition des fabricants par les métallurgistes. Un problème très important et encore mal résolu est celui de l'isolement électrique entre les différents constituants d'un circuit complexe ou entre deux circuits adjacentes, géométriquement très proches les uns des autres sur un substrat dont la résistivité est pratiquement limitée à quelques dizaines d'ohm-cm. L'isolement assuré par le substrat est insuffisant. Il faut donc l'asgmenter avant de réaliser les circuits.On a proposé à cet effet un certain nombre de solutions soit électriques telles que décrites par exemple dans le brevet français n0 2.001.361 déposé par Western Electric le 5 février 1969 , soit chimiques : ilots de matériau semiconducteur séparés par un matériau isolant, telles que décrites par exemple dans le brevet français no 2.030.843 déposé par vexas Instru ments le il décembre 1969 et le brevet français n0 1.485.024 déposé le 28 juin 1966 par Ylotorola Inc. La présente invention se rapporte au deuxième groupe de solutions. Celles-ci conduisent souvent à un nombre relativement important d'opérations et à une perte de matériau considérable du fait que,le plus souvent,la plaque de semiconducteur monocristallin de départ sert à la réalisation des circuits c' est-à-dire que seul. une faible fraction de cette plaque est conservée dans les circuits terminés. En effet, le support des circuits est fabriqué au-dessus de la couche isolante déposée sur la plaque initiale et celle-ci est rendue suffisamment mince pour constituer une couche dans laquelle on délimite les ilôts séparés par des gorges qui atteignent la cou che isolante. les différents circuits ou éléments de circuit sont ensuite réalisés sur les ilôts ainsi formés par des procédés connus. Le support mécanique des circuits doit etre entièrement réalisé en cours de fabrication. L'opération est toujours longue même Si le substrat est polycristallin, étant donnée ltépaisseur requise. On a exploré les possibilités techniques offertes par la conception suivante du problème : formation d'une couche monocristalline de matériau semiconducteur sur un substrat isolant de résistivité élevée, l'alumine le plus souvent. Ces solutions faisant appel au phénomène d'hétéroépitaxie demandent une très grande précision des conditions expérimentales qui doivent etre maintenues avec précision également et les températures relativement élevées (généralement plus de 1.0000 C) de formation de la couche favorisent la diffusion d'impuretés. On citera notamment le brevet fran çais n0 1.449.134 déposé le 14 septembre 1965 par North Âmerican Aviation utilisant un substrat de saphir sur lequel on a fait crot- tre une couche de silicium cristallin à 1.1000 C.On citera aussi à titre d'illustration le brevet français n0 1.601.583, I.3.M., déposé le 13 décembre 1968. La présente invention a essentiellement pour objet unprocédé industriel assurant l'isolement des circuits fabriqués par une méthode à densité élevée ou moyenne qui présente sur les procédés connus l'avantage de la simplicité et de l'efficacité. 1l permet notamment de conserver la plaque initiale comme support et utilise ses propriétés cristallines pour induire celles de la couche de matériau dans laquelle sont réalisés les circuits. le procédé selon la présente invention est essentiellement caractérisé par la suite des opérations suivantes (dont chacune prise isolément est connue en soi) - préparation d'un substrat par polissage, - nettoyage du substrat (après-éventuel stockage), - dépôt en phase gazeuse par décomposition réactive de silane en présence d'ammoniac d'une couche de nitrure de Si en continu entre 9000 et 7000 C constituant l'isolant entre ilôts, - dépôt, à la meme température d'une couche monocristalline de silicium par décomposition de silane pur dans les conditions de 1' opération prdeédewte, - formation d'ilôts isolés sur la couche ainsi formée par attaque chimique à travers un masque sur la totalité de l'épaisseur de la couche de silicium, - formation des circuits sur les îlOts isolés. Le nitrure de silicium présente l'avantage par rapport aux diélectriques habituellement utilisés : SiO2 (amorphe ou monocristallin) et Al2O3 (monocristallin).d'être réfractaire (température de fusion de Si 94 : 2.800 C, de 5102 : 1.750 C et de Â12O3 : 2.0500 C) et très stable chimiquement. En particulier son utilisation comme diélectrique protège contre toute réaction chimique avec le silicium ultérieurement déposé dans la gamme des températures u tilisées lors des traitements de diffusion par exemple. Iwans le cas de SiO2, il est bien connu qutil se produit la réaction : SiO2 (solide) + Si (solide) = 2 SiO (gazeux) qui se produit entre la couche de surface de SiO2 et les atomes de Si déposés sur le diélectrique si on ne prend pas de précautions spéciales. Cette réaction doit être limitée sous peine de provoquer des défauts (microtrous, figures d'attaque) dans le substrat, ce qui provoquerait eneuite des défauts cristallographiques dans la couche déposée. flans certains cas, pour certaines conditions, la réaction peut être si forte que le dépôt de Si ne s'effectue pas. De même, si on utilise li3 comme diélectrique, les réactions suivantes ont été mises en évidence : 2 Si(solide) + Al2O3 (solide) # 2 SiO(gaz) + Al2O(gaz) ou la réaction Si(solide) + Al2O3 (solide) # SiO2(solide) + Al2O(gaz) Ces réactions chimiques donnent une surface de Al2O3 attouée, perturbée après la réduction par le silicium, ce qui entraine les mêmes défauts que dans le cas de 5102 utilisé comme diélectrique. De plus, la présence de liaisons Si - O au début du dépôt de la couche de Si crée de nombreux défauts cristallographiques le rôle de ces liaisons Si - 0 est bien connu pour donner des fautes d'empilement en homoépitaxie de silicium. Enfin cette réactivité se traduit par la présence d1ato- mes d'aluminium dans la couche de silicium. Or l'aluminium est un dopant du silicium qui possède un coefficient de diffusion dans le silicium élevé. La présence d'aluminiwn est donc un obstacle à l'u- tilisation de Val203 comme diélectrique. Si3N4 par contre ne présente pas de réactivité chimique connue avec le silicium aux températures utilisées aux traitements des semiconducteurs et il ne contient pas d'élément susceptible de modifier les propriétés soit cristallines soit électriques de la couche déposée. Le maintien des conditions opératoires entre les deux phases successives de formation de la couche isolante et de formation de la couche de semiconducteur favorise l'orientation cristalline de la couche semiconductrice formée sur la couche isolante, Il constitue également un avantage économique du procédé sur ceux habituellement utilisés. L'invention sera bien comprise en se reportant à la description suivante et aux figures qui l'accompagnent données à titre d'illustration non limitative et dans lesquelles : - la figure 1 représente un bloc diagramme des différentes opérations - la figure 2 représente un diagramme de diffraction électronique de la couche de silicium déposée sur le nitrure - la figure 3 représente la fabrication de transistors MNS suivant l'invention. La figure 1 représente d'une façon schématique la suite des opérations de fabrication de circuits intégrés selon l'invention. En 1, on prépare les plaquettes de semiconducteur monocristallin par polissage chimique et mécanique ainsi qutil est d'usage par exemple en utilisant le procédé connu sous le nom de "Bustrox". Les plaquettes sont ensuite nettoyées en 2 à l'acétone et à l'acide sulfurique ainsi qu'il est d'usage. Elles sont introduites dans un four à épitaxie, par exemple à réacteur horizontal, où elles sont chauffées en présence d'une atmosphère contenant du silane et de 1' ammoniac en présence d'un gaz porteur qui est de l'argon. Le courant gazeux balaie la surface des plaquettes chauffées et il se dépose, sur leur surface, une couche continue de nitrure de silicium.La durée du traitement, compte tenu des concentrations et températures, est fixée de façon à obtenir une couche dont l'épaisseur est comprise entre 1000 et 1500 Angströms. Cette opération est représentée en 3. Dens le même four, maintenu à une température très voisine, on procède à un dépôt épitaxique de silicium par décomposition de silane en interrompant l'admisssion d'ammoniac et en réglant le débit de gaz porteur de façon à maintenir une concentration en silane inférieure à 1 O/oo en volume. L'opération est poursuivie jusqu'à ce que l'on obtienne une couche d'environ I micron d'épaisseur, Cette opération est représentée en 4.La couche épitaxique ainsi obtenue est revêtue d'une résine photosensible (opération 5) puis insolée à travers un masque reproduisant la distribution d1 ilôts sur lesquels on veut réaliser ultérieurement des circuits à semiconducteur (opération 6). Après lavage des parties solubles dans la résine, on procède à une attaque chimique des parties non protégées de la couche de silicium épitaxique déposée en 4 par exemple à l'aide d'une solution aqueuse d'acidg, fluorhydrique, nitrique et acétique de composition connue (opération 7).Le nitrure de silicium étant peu sensible aux réactifs chimiques qui attaquent le silicium, on est assuré que l'attaque s'arrête lorsque la totalité de la couche de silicium a été enlevée et l'on obtient ainsi des ilôts de silicium séparés par des gorges dont le fond est recouvert de nitrure de silicium. On procède ensuite aux différentes opérations de fabrication des dispositifs à semiconducteurs et/ou des circuits à couches minces associés suivant les techniques connues. L'ensemble de ces opérations est représenté en 8. La figure 2 représente un diagramme de diffraction électronique d'une couche de silicium déposée sur une sous-couche de nitrure de silicium dans les conditions précisées ci-dessus. Le substrat de silicium monocristallin est découpé dans le monocristal de façon que la surface soit orientée suivant un plan 1-1-1. L'exa- men du diagramme montre que la couche de silicium déposée sur une sous-couche de nitrure présente une orientation très préférentielle suivant le plan 1-0-0. La demanderesse a trouvé qu'une température supérieure à 8000 est nécessaire, dans le cas du silicium, pour obtenir une orientation importante de la couche de silicium. L'ex- périence a montré que les couches déposées à des températures de l'ordre de 6500 ne présentent pas d'orientation cristalline préfé- rentielle.Elles ne sont donc pas utilisables à la réalisation de dispositifs à semiconaucteurs, Compte tenu de la température, la concentration en silane doit être maintenue à une valeur relativement faible, inférieure à 1 o/oo du volume gazeux pour conserver une orientation de la couche. La figure 2 correspond à une couche réalisée à 8500 en utilisant une concentration de silane de 0,7 Ojoo, La vitesse de croissance de la couche de silicium est, dans ces conditions, d'environ 700 Angstroms par minute0 A mdme température, une concentration en silane quatre fois plus grande réduit considérablement le taux d'orientation de la couche obtenue. les figures 3-L à 3-G représentent la fabrication des transistors iBIOS utilisant le procédé de l'invention0 Ainsi qu'il a été expliqué à la fin de la description de la figure 1, on part (figure 3-A) d'un substrat en silicium 10 portant une couche continue Il de nitrure de silicium sur laquelle a été déposée une couche 12 de silicium fortement orientée par le substrat 10 et présentant une épaisseur de l'ordre de 1,5 à 2 microns0 La couche de silicium est par exemple dopée de type p au cours de sa croissance épitaxique ainsi qu'il est bien connu de l'homme de l'art. Cette couche est ensuite recouverte d'unoqyde thermique représenté en 13. La couche d'oxyde est découpée de fenêtres correspondant aux emplacements désirés des zones de source et de drain.Une diffusion n+ est assurée b travers les fenêtres de façon que la résistance de surface soit comprise entre 2 et 10 ohms au carré. On obtient alors la structure représentée sur la figure 3-B. La totalité de la surface est recouverte d'une couche d'oxyde 14 de quelques milliers d'A réalisée thermiquement ainsi qu'il est représenté sur la figure 3-C. La couche d'oxyde est découpée de fenêtres délimitant les différents transistors élémentaires. On procède ensuite à une attaque chimique de la couche de silicium à travers le masque d'oxyde jusque la couche isolante de nitrure 11, c' est-à-dire sur toute l'épaisseur de la couche 12. On obtient la structure représentée sur la figure 3-D. L'ensemble des transistors élémentaires (ou autres circuits élémentaires) est alors recouvert d'une couche 15 d'environ 1 micron d'oxyde de silicium déposée par l'un quelconque des procédés de décomposition chimique connus. On obtient ainsi la structure représentée sur la figure 3-B. La couche 15 est nécessaire pour éviter que les dépôts métalliques destinés à l'établissement de zones de contacts avec les électrodes ne subissent de cassures sur les marches relativement abruptes formées au cours de la gravure du silicium.Elle permet également l'isolation entre le premier niveau d1 interconne- fion constitué par les zones n et un deuxième niveau constitué par l'aluminium des métallisations. La couche 15 est gravée de façon à permettre les prises de contact des électrodes. Ta figure 3-F représente la structure après gravure de la couche 15. On remarque sur la figure3-Fla formation de trois fenêtres 16, 17 et 18 séparées par les deux piliers isolants 19 et 20. La position des piliers 19 et 20-est définie de part et d'autre de la zone centrale p constituant la grille.La surface est à nouveau oxydée très légèrement de façon à constituer une très fine couche d'oxyde représentée en 21 s'éten- dant à la fois sur les électrodes de drain et de source et sur la sone de la grille et destinée à assurer l'isolement de celle-ci. On obtient ainsi la structure représentée sur la figure 3-F. Des fent- tres sont à nouveau ouvertes dans cette fine couche d'oxyde entre les piliers 19 et 20 et le reste de la couche 15 respectivement de façon à libérer la surface nécessaire à la métallisation servant à l'établissement des électrodes de drain et de source. Ces métallisations sont faites par évaporation d1aluminium simultanément sur les trois zones du transistor. On obtient alors la structure terminée représentée sur la figure 3-G. Les contacts de drain et de source sont représentés en 22 et 24, les contacts de grille en 23. Les interconnexions entre transistors élémentaires sont assurées à ce stade de métallisation qui est effectué en deux étapes. On a représenté sur les figures 3 deux transistors NOS. Il est bien entendu qu'elles ne représentent qu'un petit fragment de la plaque de silicium. De même pour simplifier l'exemple on a supposé que tous les circuits élémentaires sont identiques et constitués par des transistors MOS mais il est bien entendu que ce n' est qu'un exemple non limitatif , les circuits réalisés par les méthodes de haute ou moyenne densité étant souvent différents les uns des autres. R E V E N D I C A T I O N S 1 - Un procédé de fabrication simultanée d#un grand nombre de circuits intégrés sur un même substrat semiconducteur, isolés les uns des autres, caractérisé en ce que l'on dépose successivement sur le substrat monocristallin préalablement poli une couche de nitrure d'un oarps semiconducteur et, au cours de la même opération, uns couche du rsre corps semiconducteur très fortement orientée, ulté- rieurement découpée en pavés constituant les circuits élémentaires. 2 - Bh procédé de fabrication selon revendication 1 dans lequel la couche de nitrure est obtenue par décomposition de silane en sence d'ammoniac et la couche de silicium par décomposition de si laite. 5 - Un procédé de fabrication selon revndication 2 dans lequel les deux opérations sont effectuées à uns même températ co prise entre 800 et 9000 C et le débit de silane est Mintemi à pas valeur inférieure à 1 o/oo. 4. Circuit intégré sur substrat semiconducteur surmonté d'une couche de nitrure du même semiconducteur réalisé sur une couche fortement orientée de semiconducteur de même nature obtenue par mise as oeuvre du procédé Selon revendications 1, 2 ou 3.