Brevet FR2121612A1 — publié le 19720825

IL UU^B » l 2121612 L'invention concerne un procédé pour la sélection automatique de l'information contenant le moins d'erreurs parmi une multiplicité de transmissions sans fil successives de la même information à k positions entre des appareils interrogateurs 5 et répondeurs qui se déplacent l'un par rapport à l'autre, information dans laquelle chaque position-est représentée par un caractère en code "n sur m", chaque caractère est testé au sujet de la pondération "n" du code, est comparé avec le caractère correspondant de l'information plus récente, et les caractères 10 identiques et à pondération "n" sont retransmis. Dans des installations ferroviaires par exemple, les appareils interrogateurs peuvent être disposés à côté des rails ou entre ceux-ci, de façon à pouvoir interroger les appareils répondeurs, lesquels sont montés sur les wagons de marchan-15 dises qui passent et contiennent une information fixe pour l'identification des wagons. Toutefois, les informations transmises par les appareils répondeurs peuvent présenter des erreurs par rapport aux informations correctes, par exemple en raison d'un endomma-20 gement de l'appareil répondeur considéré ou par suite de rayonnements perturbateurs passagers. Une partie de ces'erreurs peut être reconnue et éliminée par le fait que les informations à k positions sont transmises cycliquement, assez souvent pour que l'on puisse tenir compte d'au moins deux informations reçues 25 complètement l'une après l'autre. D'autre part, il se peut que l'information soit valable et importante, alors qu'un appareil répondeur s'est éloigné suffisamment de la zone d'action de l'appareil interrogateur pour que les informations transmises ne puissent plus être reçues qu'incomplètement. De cette information 30 peut découler par exemple, dans un dispositif d'exploitation raccordé à l'appareil interrogateur, un ordre d'évaluation et, le cas échéant, de mémorisation et d'édition des informations reçues. Le but de l'invention est de sélectionner automa-tiquement l'information ayant le moins d'erreurs parmi une multiplicité d'informations à k positions qu'un appareil reçoit successivement, par transmission sans fil, lors de l'interrogation cyclique et qu'il retransmet, après démodulation, en vue de leur exploitation. Conformément à l'invention, ce but est 40 atteint par le fait qu'on retransmet, à la place des autres carac- COPY 72 00281 2 2121612 tères, des caractères d'erreur, que les caractères d'erreur de chaque information sont comptés et comparés avec le nombre de caractères d'erreur de l'information plus ancienne, et par le fait qu'en cas de moindre nombre de caractères d'erreur dans l'in-5 formation plus récente, celle-ci est mémorisée temporairement, à titre d'information sélectionnée, jusqu'à la sélection d'une information ayant encore moins d'erreurs. Pour la mise en oeuvre du procédé selon l'invention, on peut prévoir par exemple deux mémoires d'entrée montées en 10 série et unemémoire intermédiaire en série avec celles-ci ; la première mémoire d'entrée est précédée par un marqueur de caractères d'erreur avec un premier dispositif de contrôle de code en parallèle et elle est suivie par un premier élément logique dont les entrées sont connectées respectivement à l'entrée et à la 15 sortie de la première mémoire d'entrée ; aux m premières cellules de la seconde mémoire d'entrée est connecté un second dispositif de contrôle de code qui délivre, à chaque erreur de code, un signal d'erreur à un circuit comparateur ; entre la sortie de la seconde mémoire d'entrée et l'entrée de la mémoire intermédiaire 20 est interposée une porte HT dont l'autre entrée ne regoit du circuit comparateur un potentiel d'ouverture pour laisser passer une information de la seconde mémoire d'entrée vers la mémoire intermédiaire que lorsque le nombre d'erreurs de code de l'information est au maximum égal au nombre prédéterminé par un commu-25 tateur. Suivant une variante particulièrement avantageuse, on prévoit une première mémoire de contrôle à (k + 1) blocs de mémorisation et une seconde mémoire de contrôle à k blocs de mémorisation ; au dernier bloc de mémorisation de la première mé-30 moire de contrôle et au premier bloc de mémorisation de la seconde mémoire de contrôle est connecté un circuit comparateur qui, en cas de caractère non identiques dans les deux blocs de mémorisation, délivre un signal d'erreur à une porte OU qui, dans ces conditions et en cas de détermination d'un code erroné 35 par un premier dispositif de contrôle de code monté en amont de l'entrée de la seconde mémoire de contrôle, délivre un signal de sortie, mémorise un caractère d'erreur dans le premier bloc de mémorisation de la seconde mémoire de contrôle et fait avancer d'un étage un premier compteur de caractères d'erreur ; il est 40 prévu un second compteur de caractères d'erreur qui peut être 72 00281 3 2121612 entraîné nas-à-pas par des signaux de sortie d'un second dispositif de contrôle de code moncé entre la sortie de la seconde mémoire Je contrôle et l'entrée d 'uj e mémoire intermédiaire à k blocs de mémorisation ; t-t il est ru évu des dispositifs oui com-5 n,-i^enles 4t.-ti«s de comptage des deux oir.pt eur s de caractères ci'erreur .?t ne débloquant le pas-sage d'une i-i-'ormation à k positions entre I:- secon.de m^noire de cor *.rôle et la mémoire intermédiaire qu'au es où le niveau ne comptage du oremier compteur de caractères d'erreur est inférieur» 10 Pour déterminer si un aopareil réoondeur a dépassé la zone d'action de l'appareil interrogateur considéré, le premier compteur de caractère-: d'erreur peut avantageusement conporter au ni îxinum k étages de rompt. g.-» et on' peut connecter, a la sortie vie l'ét.jne -Je co'u">..f.v; le oius élev^} 1 'entrée de blocage ••• 'un 15 -lement c; ? biocaoe et u e entr--e d'ure nprt? bl dort I 'entrée d'activat ion reçoit ui. potentiel ri 'activation par l'intermédiaire d'un comi'iU- ateur de car-.c tères n 'erreur Jorsque le niveau de comptage du second compteur de caractères d'erreur est au maximum égal à celui du connu ta teur de caractères d'erreur ; il est prévu 20 un compteur de commande qui est entraîné ogr les signaux de sortie de la porte ET et oui, aorès cha'ue mémorisation d'une information dans la seconde menaire de contrôle, peut être ramené dans sa position initiale par ]. 'intermédiaire de l'élément de blocage lorsque le oremier compteur de caractères d'erreur n'a -as atteint le 25 niveau de comotage le plus élevé, tandis -.yj 'il délivre, lors qu 'un niveau de comptage prédéternin- est oar contre atteint, un signal de sortie pour le transfert, de l'information contenue dans la mémoire intermédiaire vers une mémoire d'information ou un dispositif de sortie de données» 30 Le procédé de l'invention est expliqué ci-aorès de façon plus détaillée, à propos des exemples de réalisation représentés au dessin annexé. Chacune des figures 1 et 2 est un schéma de blocs d'un disoositif oour la mise en oeuvre du procédé de l'invention. 35 La figure 3 montre l'évolution dans le temps des états des blocs du schéma reproduit sur la figure 2, lors du passage d'un appareil répondeur au niveau d'un apoareil interrogateur. Dans les exemples représentés sur les figures 1 et 40 2, il est supposé que la transmission de la même information est BAD ORIGINAL 72 00281 4 2121612 répétée cycliquement à plusieurs reprises. Dans ces conditions, une information à k positions se composera de k = 12 caractères, représentés dans le code "2 sur 5". Sur la figure 1, ces caractères sont transmis, à 5 partir d'un dispositif récepteur (non représenté) de l'appareil interrogateur, par l'intermédiaire de la ligne 1, d'une part à un marqueur de caractères d'erreur 10 et, d'autre part, à un dispositif de contrôle de code il. Les cinq éléments de code de chaque caractère d'une information reçue sont mémorisés passagèrement 10 dans les cinq cellules de mémorisation 100 à 104 du marqueur de caractères d'erreur 10 et dans celles 110 à 114 du dispositif de contrôle de code 11, les cellules respectivement correspondantes de ces dispositifs étant interconnectées par des lignes 115 à 119. Dans ces conditions, le dispositif de contrôle de code véri-15 fie si le code du caractère est pondéré par "2". Si le poids du code est correct, le caractère est transmis sur la ligne 2 à une première mémoire d'entrée 20. En cas de poids incorrect du code, il est mémorisé dans les cellules 100 à 104, à la place du caractère,, un caractère d'erreur qui a par exemple le poids de code "5" 20 et qui est transmis aux cellules de mémorisation 200 à 204 de la. mémoire d'entrée 20. Cette transmission peut par exemple s'effectuer lors de l'arrivée du caractère immédiatement suivant dans le marqueur de caractères d'erreur. La mémoire d'entrée 20 se compose de k = 12 blocs 25 de mémorisation avec, au total, m . k = 60 cellules de mémorisation. Chaque caractère transmis du marqueur 10 de caractères d'erreur à la mémoire d'entrée 20 est tout d'abord mémorisé dans les cellules 200 à 204 du premier bloc de mémorisation, puis est décalé d'un bloc de mémorisation à chaque caractère suivant. Dès que 30 le premier caractère de l'information plus récente reçue au cours du cycle suivant a été mémorisé dans le marqueur 10 de caractères d'erreur, l'information plus ancienne se trouve entièrement dans la mémoire d'entrée 20 : le dernier caractère de l'information plus ancienne est emmagasiné dans les cellules de mémorisation 200 35 à 204 et son premier caractère dans les cellules de mémorisation 205 à 209. En outre, par la ligne 21, le caractère transféré à partir du marqueur 10 de caractères d'erreur parvient à l'élément logique 22 dont l'autre entrée.est connectée, par la ligne 23, 40 à la sortie de la première mémoire d'entrée 20. Les caractères qui 72 00281 5 2121612 arrivent par ces entrées sont mémorisés pendant un court délai dans l'élément logique 22 ou un contrôle d'identité est effectué. En cas d'identité, le caractère est- transmis, par la ligne 3, à la seconde mémoire d'entrée 30. En cas de défaut d'identité, l'élé-5 ment logique 20 délivre un caractère d'erreur sur la ligne 3. En tout cas, lors de la mémorisation d'un caractère de l'information plus récente dans les cellules de mémorisation 200 à 204, le caractère correspondant de l'information plus ancienne est transféré à partir des cellules 205 à 209, par la ligne 23, dans l'élé-10 ment logique 22, y est comparé avec le caractère plus récent selon le mode décrit et est transmis à une seconde mémoire d'entrée 30, sans être modifié en cas d'identité et sous forme de caractère d'erreur en cas de défaut d'identité. La seconde mémoire d'entrée 30 se compose également 15 de m. k - 60 cellules de mémorisation,, parmi lesquelles les cel-lulles de mémorisation 300 à "304 sont connectées respectivement, par des lignes 315 à 319, à des cellules de mémorisation correspondantes 310 à 314 d'un second dispositif 31 de contrôle de code. Si un caractère d*erreur avec le poids de code *5" est transmis 20 sur la ligne 3 ou si le caractère n'a pas le poids de code nécessaire "2", par exemple en raison d'un dérangement, le dispositif de contrôle de code 31 délivre sur la ligne 32 un signal d'erreur à un circuit comparateur 33. En outre, dans les cinq premières cellules de mémorisation 300 à 304, il est également mémorisé un 25 caractère d'erreur, à la place du caractère affecté de l'erreur de code. De la sorte, tous les k = 12 caractères de l'information transférée depuis la première mémoire d'entrée 20 son successivement contrôlés une nouvelle fois, en ce qui concerne le code à pondération "2", dans le dispositif 31 de contrôle de code. Chaque 30 caractère d'erreur qui y est contenu déclenche un signal d'erreur dans le dispositif 31 de contrôle de code. Le nombre des signaux d'erreur déclenchés est compté et mémorisé dans le circuit comparateur 33, pour chaque information transférée. Si k = 12 caractères d'une information plus ancien-35 ne sont emmagasinés dans la seconde mémoire d'entrée, au moment du transfert des douze caractères d'une information plus récente à partir de la mémoire d'entrée 20, les caractères de l'information plus ancienne sont transmis successivement, à partir de la seconde mémoire d'entrée 30, par la ligne 34, à la porte ET 35. 40 Lorsque le dispositif comparateur 33 a compté, dans le cadre de 72 00281 6 2121612 l'information plus ancienne au maximum, autant de signaux d'erreur que le permet pour chaque information le commutateur réglable 36, il délivre un potentiel d'ouverture à l'entrée d'âctivatiôn de la porte HT 35, par l'intermédiaire de la ligne 331. Cette 5 porte laisse alors passer les caractères de l'information plus ancienne sur la ligne 4, vers une mémoire intermédiaire 40. Lors de la mémorisation de douze caractères d'une information plus récente dans la seconde mémoire d'entrée 30, les signaux d'erreur sont de nouveau comptés par le circuit compara-10 teur 33. Le résultat du comptage est comparé avec celui de l'information plus ancienne. Le résultat du comptage de caractères d'erreur de l'information plus ancienne est effacé dans le circuit comparateur 33 lorsque le résultat du comptage de l'informa~ tion plus récente est plus petit. Le circuit comparateur 33 déli-15 vre alors, sur la ligne 331, un potentiel d'ouverture pour la porte ET 35, si bien que l'information plus récente peut être transmise dans la mémoire intermédiaire 40. Ces opérations sont répétées tant qu'est mémorisée, dans la seconde mémoire d'entrée 30, une information plus récente ayant moins de caractères d'erreur que le cir-20 cuit comparateur 33 a compté de caractères d'erreur de l'information plus ancienne à l'instant considéré. La mémoire intermédiaire 40 se compose de blocs de mémorisation 401 à 412 pour tous les douze caractères d'une information. De même que dans les mémoires d'entrée 20 et 30, le 25 dernier caractère d'une information est là encore mémorisé dans le bloc 401 et le premier caractère dans le bloc de mémorisation 412. Si l'information plus récente, accumulée dans la seconde mémoire d'entrée 30, a moins de caractères d'erreur que l'information plus ancienne dans la mémoire intermédiaire 40, le circuit 30 comparateur 33 délivre, sur la ligne 332, un potentiel de blocage • pour l'entrée de négation de l'élément de blocage 42, dont l'autre entrée est connectée par la ligne 41 à la sortie de la mémoire intermédiaire 40. De la sorte, au moment de la transmission de l'information plus récente de la seconde mémoire d'entrée 30 à la mé-35 moire intermédiaire 40, l'information plus ancienne est certes transférée sur la ligne 41 vers l'élément dé blocage 42, mais n'est pas transmise par ce dernier sur la ligne 421. Si l'information plus récente dans la seconde mémoire d'entrée 30 contient autant ou plus de caractères d'erreur 40 que l'information plus ancienne dans la mémoire intermédiaire 40, 72 00281 7 2121612 le circuit comparateur 33 interrompt le potentiel d'ouverture de l'entrée d'activation de la porte HT 35. Si, à la suite d'un nombre égal ou inférieur à ce qui est prédéterminé par le commutateur 36, le nombre compté par le circuit comparateur 33 de 5 signaux d'erreur des informations transférées successivement à partir de la seconde mémoire d'entrée 30 dépasse par exemple à trois reprises le nombre prédéterminé, le potentiel de blocage est interrompu sur la ligne 332. En outre, des impulsions de transfert sont appliquées par la ligne 333 à l'entrée de la mé-10 moire intermédiaire 40. L'information plus ancienne accumulée dans la mémoire intermédiaire 40, qui contient le moins de caractères d'erreur, est alors transférée par la ligne 41, l'élément de blocage 42 et la ligne de sortie 421, dans une mémoire d'information (non représentée). 15 Dans l'exemple de la figure 2, chaque caractère provenant d'un dispositif récepteur (non représenté) parvient, sur la ligne 5, dans une première mémoire de contrôle 51 à k + 1 = 13 blocs de mémorisation et, simultanément, dans une seconde mémoire de contrôle 53 à k = 12 blocs de mémorisation de cinq 20 cellules de mémorisation chacun. La sortie du dernier bloc de mémorisation 511 de la première mémoire de contrôle 51 est connectée a une entrée d'un circuit comparateur 52. L'autre entrée de ce circuit comparateur est connectée à la sortie du premier bloc de mémorisation 531 de la seconde mémoire de contrôle 53. Le 25 circuit de comparaison 52 teste l'identité du caractère de chaque information plus récente qui est transmis chaque fois dans le bloc de mémorisation 531 de la mémoire de contrôle 53 avec le caractère correspondant de l'information plus ancienne transmise précédemment dans la mémoire de contrôle 51, information dont 30 les caractères ont été transférés à ce moment dans le dernier bloc de mémorisation 511. Le circuit comparateur 52 délivre un signal d'erreur à la porte OU 55 lorsque les caractères comparés ne sont pas identiques. En outre, avant sa mémorisation dans la seconde 35 mémoire de contrôle 53, chaque caractère est testé sur le respect du code "2 sur 5" dans un dispositif 54 de contrôle de code. S'i le caractère testé n'est pas pondéré "2", le dispositif 54 de contrôle de code délivre, sur la ligne 541, un signal d'erreur pour la porte OU 55. Le contrôle d'identité et le contrôle de 40 code sont effectués en même temps. En cas de signal d'erreur sur 72 00281 8 2121612 l'une ou sur l'une et l'autre de ses entrées, la porte OU 55 délivre un signal de sortie qui, par la ligne 552, fait avancer un premier compteur 6 de caractères d'erreur et, sur la ligne 51, mémorise un caractère d'erreur dans le bloc de mémorisation 531 5 de la seconde mémoire de contrôle, à la place du caractère reçu. La sortie de la seconde mémoire de contrôle 53 est connectée, par la ligne 532, à l'entrée d'une porte ET 56 dont l'autre entrée est raccordée à une bascule bistable 61. La sortie de la porte ET 56 est connectée, par la ligne 561, à l'entrée 10 d'une mémoire intermédiaire 7 et à l'entrée d'un second dispositif 71 de contrôle de code. La mémoire intermédiaire 7 contient également k = 12 blocs de mémorisation de m = 5 cellules chacun. La sortie de cette mémoire intermédiaire 7 est connectée à une mémoire d'information ou à un dispositif de sortie de données 15 (non représenté). Le dispositif 71 de contrôle de code fonctionne exactement comme le dispositif 54 de contrôle de code et, en cas de poids de code erroné du caractère testé, il délivre un signal d'avance sur la ligne 711 pour un second compteur 8 de caractères d'erreur. Les compteurs 6 et 8 ont le même nombre d'étages, 20 k = 12 au maximum, dont les sorties sont connectées respectivement aux entrées d'un autre circuit comparateur 62. Après chaque information, le circuit comparateur 62 est activé pendant un bref instant et, dans ces conditions,, il délivre une impulsion d'ac-tivation à la bascule 61 lorsque le nombre d'étages du compteur 6 25 de signaux d'erreur est inférieur a celui du compteur 8. Pour la remise à l'état initial ou le positionnement des compteurs 6 et 8 de caractères d'erreur, du circuit comparateur 62 et de la bascule bistable 61,il est prévu des impulsions produites par un dispositif non représenté. Ces impulsions ryth-30 meuses NI, N2 et N3 se suivent immédiatement et se répètent après la mémorisation de chaque information à douze positions dans les mémoires de contrôle 51 et 53. ■ Les impulsions NI provoquent le retour de la bascule bistable 61 dans la position indiquée par des hachures. Les îm-35 pulsions N2 activent le circuit comparateur 62 et attaquent un élément de blocage 91. Les impulsions N3 remettent en l'état initial les compteurs de caractères d'erreur 6 et 8, le premier directement et le second par l'intermédiaire de la porte ET 81 lorsque la bascule 61 a été placée- dans sa position non hachurée. 40 Si , au cours du comptage des caractères d'erreur, le compteur 6 72 00281 9 2121612 parvient dans sa position finale entre deux impulsions rythmeuses N3, il délivre, sur la ligne 601, un potentiel de blocage pour l'entrée de négation de l'élément de blocage 91 et un potentiel d'ouverture sur l'une dès entrées de la porte HT 92. Si, a cet 5 instant, le second compteur 8 de caractères d'erreur se trouve-à un niveau de comptage qui est égal ou inférieur au nombre admissible d'erreurs, réglé par un commutateur 82 de caractères d'erreur, un potentiel de positionnement est également appliqué, par la ligne 921, à l'autre entrée de la porte ET 92. Cette porte ET 10 délivre alors une impulsion d'avance pour le compteur de commande 9. Lorsqu'il atteint un niveau de comptage prédéterminé, le compr teur de commande délivre par sa sortie 901 un signal qui déclenche le transfert de l'information de la mémoire intermédiaire 7 dans la mémoire d'information ou le dispositif de sortie des 15 données. Si le compteur 6 ne parvient pas dans sa position finale entre deux impulsions rythmeuses N3, aucun potentiel de blocage n*est présent à l'entrée de négation de l'élément de blocage 91 et l'impulsion, rythmeuse N2 ramène lé compteur de commande 9 dans sa position initiale, par 1^intermédiaire de cet élément de 20 blocage. Le mode de fonctionnement de l'exemple de réalisation de la figure 2 va être expliqué plus en détail avec référence au schéma de la figuré 3, lequel a été divisé en deux parties pour des raisons d'encombrement. . Sur les lignes de ce dia-25 gramme, on a représenté en détail : les impulsions rythmeuses NI, N2 et N3 ; le caractère contenu chaque fois dans le dernier bloc de mémorisation 511 de la première mémoire de contrôle 51 et dans le premier bloc de mémorisation 531 de la seconde mémoire dé contrôle 53, avant le contrôle de code et d'identité ; les signaux 30 de sortie de la porte OU 55 ; le caractère ou le caractère d'erreur Z (ligne 531N) contenu chaque fois dans le bloc de mémorisation 531 à la suite du contrôle de code et d'identité ; les niveaux de comptage du premier compteur 6 de caractères d'erreur; les impulsions de sortie du second dispositif 71 de contrôle de 35 code ; les niveaux de comptage du second compteur 8 de caractères d'erreur ; les impulsions de sortie du circuit comparateur 62 ; la position non hachurée de la bascule 61 • le caractère contenu chaque fois dans le premier bloc de mémorisation de la mémoire intermédiaire 7 ; les impulsions de sortie de la porte ET 92 40 et de l'élément de blocage 91 ; et les niveaux de comptage du 72 00281 10 2121612 compteur de commande 9. Dans les exemples de réalisation des figures 1 et 2, on a supposé que les informations reçues étaient composées de k = 12 caractères. Par contre, dans le diagramme de la figure 3, 5 on a supposé, pour des raisons de simplification et de place disponible, la réception d'informations ne contenant que quatre caractères. . Pendant la phase de réception RI et la transmission de la première information, la première mémoire de contrôle 51 10 ne contient que des caractères erronés X. Lors de la comparaison des contenus des blocs de mémorisation 511 et 531 par le circuit comparateur 52, des caractères de code à pondération "2" sont certes relevés dans le bloc de mémorisation 531 à partir du deuxième caractère B, mais le circuit comparateur 52 ne détermine 15 aucune identité et il délivre, pour chaque caractère, un signal d'erreur à la porte OU 55. Chacun des signaux de sortie de la porte OU donne lieu, sur la ligne 551, à l'écriture d'un caractère d'erreur Z dans le bloc de mémorisation 531 et ces signaux, sur la ligne 552, font avancer de quatre niveaux le premier comp-20 teur 6 de caractères d'erreur. Les impulsions rythmeuses NI et N2 n'exercent ici encore aucun effet. Par contre, l'impulsion rythmeuse N3 ramène le compteur 6 dans sa position initiale. Pendant la phase de réception R2, un caractère affecté d'erreur X et les caractères B, C et D sont mémorisés suc-25 cessivement dans la première mémoire de contrôle 51. L'information suivante A, B, A, D est certes composée exclusivement de caractères à pondération "2", mais il apparaît un défaut d'identité dans deux positions mutuellement comparées de cette information, à savoir dans la première et la troisième positions. Lors 30 de la comparaison des caractères de ces positions, la porte OU 55 délivre des signaux de sortie, d'où il résulte que des caractères d'erreur Z sont inscrits dans le bloc de mémorisation 531 à la place des caractères non identiques. Par ailleurs, le compteur 6 est avancé de deux étages. 35 Lors de la mise en service du dispositif, le second compteur 8 de caractères d'erreur a été placé à son niveau de comptage le plus élevé. Après la deuxième phase de réception R2, les niveaux des compteurs 6 et 8 sont comparés par le circuit comparateur 62 au moment de l'impulsion rythmeuse N2. Etant donné 40 que le compteur 6 est à un niveau plus bas que le compteur 8, le 72 00281 ii 2121612 circuit comparateur 62 fait passer la bascule 61 dans sa position non hachurée, d'où il résulte que la porte ET 56 est conditionnée. L'impulsion rythmeuse suivante N3 remet les compteurs 6 et 8 dans leur position initiale. 5 Pendant la phase de réception R3 se produit la trans mission de l'information A, B, C, D suivante, dont les caractères sont mémorisés successivement dans le premier bloc de mémorisation 531 de la seconde mémoire de contrôle 53. Les caractères Z, B, Z, D de l'information plus ancienne (ligne 531N), qui étaient con-10 tenus précédemment dans la seconde mémoire de contrôle, sont alors transférés à travers la porte ET 56 conditionnée dans la mémoire intermédiaire 7. Il n'y a plus que le troisième caractère C de l'information la plus récente A, B, C, D qui ne possède aucune identité avec le troisième caractère A de l'information plus an-15 cienne A, B, A, D. De ce fait, le circuit comparateur 52 délivre, par l'intermédiaire de la porte 55, un signal au compteur qui est avancé d'un étage. En même temps, un caractère d'erreur Z est inscrit à la place de ce caractère dans le bloc 531 de la seconde mémoire de contrôle 53. Lors du transfert de l'information 20 plus ancienne Z, B, Z, D dans la mémoire intermédiaire 7, le dispositif 71 de contrôle de code fait avancer le deuxième compteur 8 de caractères d'erreur d'un étage pour chaque caractère d'erreur Z. A la suite du transfert de l'information, la bascule 61 est ramenée dans sa position hachurée par l'impulsion rythmeuse 25 NI. Au moment de l'impulsion rythmeuse N2, le circuit comparateur 62 délivre une impulsion de positionnement à la bascule 61, étant donné que le niveau de comptage du compteur 6 de caractères d'erreur est inférieur à celui du compteur 8 de caractères d'erreur. L'impulsion rythmeuse N3 remet à l'état initial les deux 30 compteurs 6 et 8 de caractères d'erreur. Pendant la phase de réception R4, le circuit comparateur 52 ne détermine un défaut d'identité dans aucune position de l'information transmise, par rapport à l'information plus ancienne. Dans ces conditions, le compteur 6 reste dans sa posi-35 tion initiale. Lors du transfert de l'information plus ancienne A, B, Z, D résultant de la phase de réception R3, depuis la mémoire de contrôle 53 vers la mémoire intermédiaire 7, le dispositif 71 de contrôle de code détermine un caractère d'érreur Z et il fait avancer le compteur 8 d'un étage. L'information Z, B, 40 Z, D contenue précédemment dans la mémoire intermédiaire 7 a 72 00281 12 2121612 alors été effacée» Pendant la phase de réception R5, il n'est plus déterminé que des caractères identiques et à pondération "2" dans les positions mutuellement correspondantes de l'information 5 reçue et de l'information plus ancienne. En conséquence, les deux compteurs 6 et 8 restent dans leur position initiale. Lors de l'impulsion rythmeuse N2, le circuit comparateur 62 ne détermine pas des niveaux de comptage différents et la bascule 61 reste dans la position hachurée prise sous l'effet de l'impulsion ry-10 thmeuse NI. Les caractères A, B, C, D de l'information résultant de la phase de réception R4 ont encore été transférés de la se-seconde mémoire de contrôle 53 dans la mémoire intermédiaire 7. Cette information est celle qui a le moins d'erreurs et elle 15 reste mémorisée temporairement jusqu'à ce qu'elle soit appelée par un signal à la sortie 901 du compteur de commande 9. Lorsque l'appareil répondeur s'éloigne de la zone d'action de l'appareil interrogateur, les signaux reçus sont de plus en plus faibles, si bien que les informations sont encore 20 reçues avec des erreurs au début, pour ne plus pouvoir être reçues par la suite. A la phase de réception Rx-4, l'appareil répondeur commence à s'éloigner de la zone d'action de l'appareil interrogateur. Dans ces conditions, l'information contient deux caractères erronés X. A la phase de réception Rx-3, tous les 25 caractères reçus sont déjà erronés, de sorte que le compteur 6 est placé à son niveau de comptage le plus élevé. Par contre, le compteur 8 reste en position initiale, car la porte ET 56 ne reçoit pas de potentiel d'ouverture de la bascule 61, d'où il résulte que l'information plus récente A, B, Z, Z n'est pas trans-30 férée et qu'en conséquence, le dispositif 71 de contrôle de code ne délivre aucune impulsion d'avance. Avec cette position initiale, le commutateur 82 applique un potentiel permanent à la porte ET 92 qui délivre toujours une impulsion d'avance au compteur de commande 9 lorsque le compteur 6, ramené chaque fois en 35 l'état initial lors de l'impulsion rythmeuse N3, est placé de nouveau à son niveau de comptage le plus élevé. Le compteur de commande ne peut pas être placé dans sa position initiale lors de l'impulsion rythmeuse N2, car le potentiel délivré par le compteur 6 à son niveau de comptage le plus élevé bloque 1 êLément 40 de blocage 91. Dans l*exeiaple représenté, le compteur 6 atteint 72 00281 13 2121612 âu total quatre fois son niveau de comptage le plus élevé, à savoir pendant les phases de réception Rx-3, Rx-2, Rx-1 et Rx. Le compteur de commande est avancé de ce fait au quatrième niveau de comptage. Si par exemple le troisième étage est connecté à la 5 sortie 901, le signal délivré par cet étage à la fin de la phase de réception Rx-1 provoque le transfert de l'information de la mémoire intermédiaire 7 dans la mémoire d'information ou le dispositif de sortie des données (non représenté). L'invention ne se limite pas aux exemples représen-10 tés. Le dispositif de la figure 1 peut par exemple être encore complété en montant en série, entre la première et la seconde mémoire d'entrée, encore d'autres mémoires d'entrée dont les sorties sont connectées additionnellement à d'autres entrées de l'élément logique 22. Avec deux mémoires d'entrée additionnelles, il serait 15 alors possible de comparer entre éLles les informations reçues à la suite de quatre phases de réception successives au lieu de deux. En outre, il est possible de comparer entre elles les informations résultant de phases de réception qui ne. se sui-20 vent pas directement, mais par exemple d'une phase de réception sur trois. • D'autre part, le compteur de commande 9 de la figure 2 peut être réglé pour qu'il ne produise un signal à sa sortie 901 que s'il atteint un niveau beaucoup plus élevé que le 25 troisième étage. Dans la pratique, le niveau de l'étage dépendra de la fréquence avec laquelle les informations peuvent être transmises cycliquement, à la vitesse maximale de l'appareil déplacé. a travers la zone d'action. D'un autre côté, l'étage ne doit pas être choisi à un niveau trop bas, car il se pourrait alors, en 30 cas de dérangement bref, que le contenu de la mémoire intermédiaire 7 soit déjà extrait, bien qu'une information contenant aussi peu d'erreurs qu'il est possible n'ait même pas été encore reçue. C'est de propos délibéré que les exemples de réali-35 sationont été représentés sous forme de schémas de blocs. Il va de soit que, pour chaque bloc individuel, de multiples variantes de réalisation des circuits sont possibles. 72 00281 14 2121612 R E V END I C A T I 0 N S I,— — I. » .11. ■ |— ■, 1. Procédé pour la sélection automatique de l'information contenant le moins d'erreurs parmi une multiplicité de transmissions sans fil successives de la même information à 5 k positions entre des appareils interrogateur et répondeur qui se déplacent l'un par rapport à l'autre, information dans laquelle chaque position est représentée par un code "n sur m", chaque caractère est testé au sujet de la pondération wnn du code, est comparé avec le caractère correspondant de l'information plus ré-10 cente, et les caractères identiques et à pondération "n" sont retransmis, caractérisé par le fait-qu'il est retransmis, à la -place des autres caractères, des caractères d'erreur, que les caractères d'erreur de chaque information sont comptés et comparés avec le nombre de caractères d'erreur de l'information plus 15 ancienne, et par le fait que si le nombre de caractères d'erreur dans l'information plus récente est moins élevé, celle-ci est mémorisée temporairement, à titre d'information sélectionnée, jusqu'à la'sélection d'une information ayant encore moins d'erreurs. 20 2. Dispositif pour la mise en oeuvre du procédé selon la revendication 1, caractérisé par le fait qu'il comporte deux mémoires d'entrée (20 et 30) montées en série et une mémoire intermédiaire (40) en série avec celles-ci ; la première mémoire d'entrée (20) est précédée par un marqueur de caractères d'erreur 25 (10) avec un premier dispositif de contrôle de code (11) en parallèle et elle est suivie par un premier élément logique (22) dont les entrées sont connectées respectivement à l'entrée et à la sortie de la première mémoire d'entrée (20) • aux m premières cellules (300 à 304) de la seconde mémoire d'entrée ^30) est 30 connecté un second dispositif de contrôle de code (31) qui délivre, à chaque erreur de code, un signal d'erreur à un circuit comparateur (33) ; entre la sortie de la seconde mémoire d'entrée (30) et l'entrée de la mémoire intermédiaire (40) est interposée une porte ET (35) dont l'autre entrée ne reçoit du circuit 35 comparateur (33) un potentiel d'ouverture pour laisser passer une information de la seconde mémoire d'entrée (30) vers la mémoire intermédiaire (40) que lorsque le nombre d'erreurs de code de l'information est au maximum égal au nombre prédéterminé par un commutateur (36) (Figure 1). 40 3. Dispositif pour la mise en oeuvre du procédé 72 00281 15 2121612 selon la revendication 1, caractérisé par le fait qu'il comporte d'une part, une première mémoire de contrôle (51) à (k + 1) blocs de mémorisation et une seconde mémoire de contrôle (53) à k blocs de mémorisation ; au dernier bloc de mémorisation (511) de la 5 première mémoire de contrôle et au premier bloc de mémorisation (531) de la seconde mémoire de contrôle est connecté un circuit comparateur (52) qui, en cas de caractères non identiques dans les deux blocs de mémorisation (511 et 531), délivre un signal d'erreur à une porte CU (55) qui, dans ce cas et en Cas de dé-10 termination d'un code erroné par un premier dispositif de contrôle de code (54) monté en amont de l'entrée de la seconde mémoire de contrôle (53), délivre un signal de sortie, mémorise un caractère d'erreur dans le premier bloc de mémorisation (531) de la seconde mémoire de contrôle (53) et fait avancer d'un étage 15 un premier compteur de caractères d'erreur (6), d'autre part, un second compteur de caractères d'erreur (8) qui peut être entraîné pas-à-pas par des signaux de sortie d'un second dispositif de contrôle de code (71) monté entre la sortie de la seconde mémoire de contrôle (53) et l'entrée d'une mémoire intermédiaire (7) à k 20 blocs de mémorisation et, en outre, des dispositifs (62, 61 et 56) qui comparent les niveaux de comptage des deux compteurs de caractères d'erreur (6 et 8) et ne débloquent le passage d'une information à k positions entre la seconde mémoire de contrôle (53) et la mémoire intermédiaire (7) que si le niveau de comptage 25 du premier compteur de caractères d'erreur (6) est inférieur (Figure 2). 4. Dispositif selon la revendication 3, caractérisé par le fait que le premier compteur de caractères d'erreur (6) comporte au maximum k étages de comptage et il est connecté, à la 30 sortie de l'étage de comptage le plus élevé, l'entrée de blocage d'un élément de blocage (91) et une entrée d'une porte ET (92) dont l'entrée d'activation (921) reçoit un potentiel d'activation par l'intermédiaire d'un commutateur de caractères d'erreur (82) lorsque le niveau de comptage du second compteur de caractères 35 d'erreur (8) est au maximum égal à celui du commutateur de caractères d'erreur (82) et il est prévu un compteur de commande (9) qui est entraîné par les signaux de sortie de la porte ET (92) et qui, après chaque mémorisation d'une information dans la seconde mémoire de contrôle (53), peut être ramené dans sa posi-40 tion initiale par l'intermédiaire de l'élément de blocage (91) 00281 16 2121612 lorsque le premier compteur de caractères d'erreur (6) n'a pas atteint le niveau de comptage le plus élevé, tandis qu'il délivre, lorsqu'un niveau de comptage prédéterminé est par contre atteint, un signal de sortie pour le transfert de l'information 5 contenue dans la mémoire intermédiaire (7) vers une mémoire d'information ou un dispositif de sortie des données.