Brevet FR2119957A1 — publié le 19720811

L'invention est relative aux registres à décalage et aux commandes de mémoire de données et plus particulièrement aux mémoires dont l'adressage s'effectue en réponse à des programmes de calculateurs. Les registres sont disposés en sections accessibles séparément, dénommées ci-après "classes" dont chacune emmagasine un nombre désiré K. d'unités de bits de données, l'adresse qui leur est associée et d'autres bits, lesdites unités étant dénommées ci-après "pages". Le décalage de toutes les nages à travers le nombre de positions K de la classe est prévu, l'une de ces positions étant une position d'accès dotée d'un équipement d'extraction et/ou d'écriture pour extraire les données ou leur substituer d'autres données. L'examen des adresses est également prévu afin de provoquer le fonctionnement de l'équipement d'accès lorsque la page contenant une adresse demandée est dans la oosition d'accès. La mémorisation dans des registres à décalage telle qu'elle vient d'être évoquée présente certains avantages sur les mémoires à position fixe tels qu'une grande simplicité et un coût moins élevé de l'équipement, sa compacité, son absence de problèmes inhérents aux parasites liés à l'accès par courant coïncident des mémoires à position fixe. Néanmoins du fait que les pages sont stockées selon une succession invariable et que chaque page demandée peut être n'importe où dans cette succession, le temps d'accès moyen est long puisqu'il correspond à la moitié du nombre des décalages exigés pour déplacer la page de sa position dans la position d'accès. Les demandes d'accès à la mémoire de données ont habituellement lieu sur une base ordonnée et non au hasard et il a été établi que dans un système ordonné tel qu'un programme de calculateur il existe une grande Dropabilité de demandes répétées d'accès à certaines pages d'une classe donnée ou de classes conformes à cette classe donnée. Un objet de 'invention est de fournir des unités de mémoire à registres à décalage organisées et commandées de telle sorte que les pages de ces registres et les adresses qui leur correspondent soient replacées dans une position telle que les pages qui ont été l'objet d'un accès récent puissent être décalées dans une position d'accès sur une base prioritaire profitant ainsi de la probabilité mentionnée ci-dessus de réduire de façon considérable le temps d'accès moyen. Un autre objet de l'invention est de fournir des unités de mémoire dans lesquelles les registres à décalage peuvent être du type dynamique ou statique et où la remise en ordre est effectuée dynamiquement à l'intérieur de l'unité et sans commandes externes. Un autre objet de l'invention est de fournir des unités de mémoire qui soient aptent à remettre en ordre dynamiquement la totalité ou quelques unes 71 44313 2 2119957 des pages qu'elles comportent afin de les décaler vers la position d'accès dans l'ordre exact où leur accès antérieur a eu lieu. Un autre objet de l'invention est de fournir des unités de mémoire dotées des avantages mentionnés et dans lesquelles les registres et leurs 5 commandes sont relativement simples et représentent des frais de fabrication minimes. Pour réaliser les objets ci-dessus l'invention utilise une pluralité de registres à décalage dont le nombre est égal au nombre de bits de données par page plus le nombre de bits d'adresses et de tous autres bits concernés 10 tels que le bit de parité par page, les registres étant disposés en parallèle, de telle sorte que les positions de décalage correspondantes des registres représentent les données plus l'adresse et les autres bits d'une page. Le nombre des positions de décalage correspond au nombre K de pages par classe. Dans une réalisation, un registre à décalage supplémentaire est 15 fourni à l'intention d'un bit indicateur. Les registres sont conçus pour décaler les pages dans des boucles qui comprennent ou excluent sélectivement les positions d'accès. Des commander Sont fournies pour ledit décalage, et pour assurer le reclassement de pages dans l'ordre désiré. Les commandes de reclassement peuvent être appliquées à quelques unes ou à la totalité des 20 pages d'une classe. Si le reclassement de la totalité K, des pages d'une classe est désiré, deux boucles de décalage peuvent être fournies dont l'une comprend toutes les positions de page et dont l'autre exclut les positions d'accès. Une autre possibilité consiste à soumettre un nombre limité des pages aux com-25 mandes de reclassement et dans ce cas une boucle de décalage supplémentaire est fournie contenant les pages non commandées laquelle boucle n'est reliée à la position d'accès que si la page demandée n'est pas découverte parmi les pages commandées. Le reclassement peut être exact ou approximatif selon la nature des registres et des commandes utilisés. 30 L'une des réalisations de l'invention i^tilise des registres à décalage décalables dans les deux sens. Lorsque la page demandée n'est pas dans la position d'accès, toutes les pages sont décalées dans un sens à l'intérieur d'une boucle qui comprend la position d'accès jusqu'au moment où la page demandée atteint cette position. Les autres pages sont alors décalées dans 35 l'autre sens à l'intérieur d'une boucle d'où la position'd'adresse est exclue jusqu'à ce que la page qui était en dernier lieu dans la pôsitiond'accès soit dans la position lui garantissant le premier décalage dans ladite position d'accès lors de l'inversion suivante de décalage qui sera consécutive à la demande suivante. Dans cette réalisation, toute la classe de Pages 40 peut Éventuellement être classée dans le sens du décalage vers la position 71 44313 3 2119957 d'accès du fait d'un accès récent à cette position et si une mémoire est constituée de classes dotées de tels registres à décalage et de telles commandes il peut se faire que la totalité de la mémoire se trouve de ce fait ainsi reclassée. 5 Une autre réalisation de l'invention utilise des registres à décalage unidirectionnels conçus pour décaler successivement les pages en deux groupes dont chacun, ou comprend ou exclut sélectivement la position d'accès. Lorsque la page demandée n'est pas dans la position d'accès, un groupe spécifique particulier est toujours exploré d'abord pour y trouver la page demandée 10 et si ladite page n'est pas trouvée dans ledit groupe d'abord exploré, l'autre groupe est alors exploré et relié à la position d'accès afin de fournir la page demandée, le premier des groupes exploré étant sélectivement relié au second des groupes afin d'échanger une page contre la page demandée, □ans cette réalisation particulière le second groupe exploré est accédé 15 sélectivement alors que le premier groupe peut être exploré d'une façon ordonnée ou sélectivement selon le type des registres et des commandes. Si le premier groupe exploré est ordonné, les positions du premier groupe exploré sont présentées à la position d'accès dans l'ordre de leur dernier accès antérieur et la page qu'il échange avec le second groupe est la page 20 qui a résidé le plus longtemps dans celui-ci sans correspondre à une demande d'accès. En conséquence, les positions du premier groupe exploré sont présentées à la position d'accès dans l'ordre dans lequel leur accès a eu lieu précédemment. Si le groupe d'abord exploré n'est pas ordonné, ces pages seront présentées à la position d'accès dans le désordre et une page échangée 25 avec le second groupe sera également prise au hasard bien qu'il soit cependant probable que le premier des deux groupes explorés contienne la plupart des pages qui furent l'objet des plus récents accès. D'autres objets, caractéristiques et avantages de la .présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins 30 annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente un agencement de registres à décalage dans la mémoire selon une réalisation de la présente invention. La figure 2 représente à l'aide de symboles certaines positions de 35 deux des registres à décalage à K positions de la fieure 1 et la façon dont s'effectue les décalages et les liaisons d'entrée/sortie, La figure 3 représente les circuits d'un registre statique bidirectionnel qui peut être utilisé dans la réalisation de la figure 1. La figure 4 représente les connexions de phase de décalage dans les 40 positions K et K.-1 à 1 respectivement des figures 1 et 2. 71 44313 4 2119957 10 La figure 5 représente sous forme d'un schéma synoptique les commandes permettant d'actionner les registres des réalisations des figures 1-4 et de reclasser leurs pages selon les principes de l'invention. La figure 5a représente les circuits de comoaraison qui peuvent être utilisés dans l'unité de comparaison d'adresses de la figure 5. La figure 6 représente une modification des commandes de la figure 5. La figure 7 représente sous la forme d'un schéma synoptique une classe d'une autre réalisation qui utilise des registres à décalage dynamiques et la façon dont s'opère le décalage. La figure 8 est un schéma synoptique des commandes actionnant les registres de la classe de la figure 7 et destinées à reclasser les pages conformément à l'invention. La figure 9 est une représentation semblable à celle de la figure 15 7 d'une modification qui utilise des registres à décalage statiques. L'invention sera tout d'abord décrite en se référant aux diagrammes simplifiés des figures 1, 2, 7 et 9, ce qui facilitera la compréhension des circuits actifs plus détaillés représentés dans les autres figures. La figure 1 représente partiellement trois classes de registres de 20 mémoires N, N+1 et IM-1 chacune d'elles étant équipée de façon à avoir l'accès séparé, et à reclasser les pages conformément à l'invention. Chaque classe est constituée par des registres à décalage qui s'étendent et se décalent longitudinalement à la figure chacun des registres possédant K. positions de décalage, K. étant égal à la capacité de stockage de pages de la classe. 25 Chacune des ppsitions de décalage contient tous les bits d'une page. Il existe en conséquence, un groupe de registres d, égaux en nombre ou noirbres de bits de données par page, plus un groupe a dont le nombre est égal au nombre de bits d'adresses par page. Cette réalisation comporte en outre un registre supplémentaire f destiné à un bit indicateur. Les registres 30 sont décalés à l'unison de sorte que les pages sont décalées successivement d'une position dans la position suivante. La position K. est la position de page équipée pour le contrôle d'adresse et pour l'accès de lecture/écriture. La figure 2 représente la façon de décaler et d'accéder aux pages d'une classe de registres. Dans cette figure, les rectangles comportant des flèches 35 et des connexions de lignes de directions opposées symbolisent les unités topologiques ou cellules de mémoire d'un registre à décalage bidirectionnel statique tel que celui représenté dans la figure 3 et décrit ci-après. Deux seulement des registres de la classe sont indiqués, ceux-ci étant le registre de données du premier ordre d^ et le registre de l'extrémité 40 opposée f réservé au bit indicateur. Il est évident qu'entre les deux registres 71 44313 s 2119957 indiqués prennent place, le reste des registres de données d et la totalité des registres d'adresses a de la figure 1, ces registres possédant le même nombre de cellules de mémoires que les deux registres représentés et les mêmes connexions de décalage afin de décaler tous les registres à l'unison. 5 De même, toutes les cellules entre les cellules 1 et K-4 à K des deux registres représentées sont omises. Dans la figure 2, tous les registres sont reliés de façon à être décalés dans deux boucles différentes, une boucle L^, correspondant dans la figure au décalage à gauche, qui comprend la position K, et une boucle correspon-10 dant dans la figure au décalage à droite, et qui comprend toutes les positions sauf la position K. L'accès de lecture et d'écriture est obtenu dans chaque position de bit de page dans la position K ainsi que l'indiquent les lignes portant respectivement les inscriptions ENTREE et SORTIE. En conséquence, la classe peut être initialement chargée de pages en écrivant dans les 15 cellules de la position K et en décalant ensuite leur contenu d'un décalage dans la boucle L , alternativement et ceci K. fois. Les deux premières pages ' & introduites qui viendront finalement dans les positions K et K-1 lorsque le chargement sera parachevé, ont leur bit indicateur enclenché à 1 alors que tous les autres bits indicateurs sont introduits avec la valeur 0. 20 Une demande d'accès à la classe sous la forme de l'adresse de la page désirée est comparée aux bits d'adresses de la page dans la position K extraite pour les circuits de comparaison. Si, il y a accord, le fait est signalé à l'unité demanderesse, aucun décalage n'a lieu, les circuits de lecture/écriture appliqués à la position K sont conditionnés et l'accès solicité est 25 obtenu. Cependant, s'il n'y a pas accord dans la première comparaison avec l'adresse issue de la position K, les registres subissent un décalage dans la boucle L^, ce qui a pour effet de positionner la page antérieurement présente dans la position K avec son bit indicateur au niveau 1 dans la position 1 de la classe, cependant que la page antérieurement dans la position 30 K-1 vient dans la position K. Les bits d'adresse de la nouvelle page en position K sont comoarés à ceux de la page demandée et dans le cas d'une comparaison réussie, l'accès est accordé comme dans le cas d'un accord obtenu lors de la première comparaison. Si l'accord n'est pas réalisé, le bit indicateur de la page précédemment dans la position K-1 est changé et de 35 1 devient 0 puis la recherche se poursuit en décalant dans la boucle L^ et en comparant alternativement l'adresse de la page qui entre nouvellement dans la position K. jusqu'à ce que l'accord soit obtenu. Tout accord obtenu après la première comparaison ne fait pas que donner accès à la oage en position K ainsi qu'il vient d'être exposé mais provoque 40 aussi le décalage des positions de registres 1 à K-1 en sens rétrograde 71 44313 6 2119957 dans la boucle jusqu'au moment où la page originellement dans la position K atteint la position K-1. Il s'agit là de la seule page qui dans la boucle possède un bit indicateur représentant un 1, ce bit étant extrait dans la ligne portant l'indication sortie K-1 afin de parachever le décalage. 5 Un tel accord provoque en outre, le changement du bit indicateur de la page dans la position K qui devient 1 s'il n'avait pas déjà cette valeur (c'est-à-dire si un accord est produit lors du premier décalage dans la boucle avec la page antérieurement en K-1 dont le bit indicateur était un 1). 10 De la sorte pour tout accord suivant la première comparaison, la classe est réordonnée jusqu'au point où la Dage présente dans la position d'accès K lors de la réception de la demande (c'est-à-dire, cette même page qui est devenue la page de l'accès antérieur, puis maintenant l'avant dernière], est changée entre la page demandée mais positionnée dans la position K-15 1 où elle est la plus proche dans le sens du décalage de la position d'accès et de comparaison, K. De la même façon la page située en K-1 au moment de la réception de la demande dans le cas où elle n'est pas la page demandée est maintenant dans la position K-2 et toutes les Dages alors présentes dans les positions comprises entre K-1 et la position qui contient la page 20 demandée sont maintenant déplacées d'un ordre à partir de la position d'accès K dans le sens de décalage de la boucle L . Ainsi, sans qu'il y ait à tenir compte de l'ordre de classement original une fois que toutes les pages d'une classe ont fait l'objet d'Èn accès, elles sont toutes reclassées dans le sens du décalage de la boucle en termes d'une chronologie où 25 les accès sont classés à partir du plus récent qui est dans la position K jusqu'au plus ancien qui est dans la position 1. Comme la position K est exclue de la boucle de décalage de reclassement L^, la Dage qui est demandée dans la boucle reste accessible malgré le décalage de cette boucle. Dans un système de mémoire à registres à décalage, où les pages sont 30 maintenues dans une séquence fixe, tel que le système de la figure 2, le représenterait s'il était privé de la boucle de décalage inversé L^, le temps d'accès est le nombre de décalages nécessaires à la localisation des pages demandées multiplié par les" vitesses de décalage et le temps d'accès moyen est (K-1)/2 fois la vitesse de décalage, K étant le nombre . 35 de pages par classe. Dans le système reclassé qui est conforme à la figure 2, le temps d'accès est le nombre de décalages exigé pour localiser la page demandée par le temps de décalage, plus le nombre de décalage exigé par le placement de la page précédemment accédée en Dosition K-1 par le temps de décalage. Néanmoins, le système selon la figure 2 peut réduire 40 de façon considérable le temps d'accès moyen si l'on compare le système de 71 44313 7 2119957 l'invention à un système à séquence fixe dans lequel certaines pages d'une classe sont l'objet de références bien plus fréquentes que les autres, ce qui est normalement le cas dans les accès de mémoire commandés par programmes . 5 Supposons par exemple, un programme qui n'utilise que 10 des 61 pages d'une classe. Une fois que les 10 pages ont déjà fait l'objet d'une référence dans le système conforme à la figure 2 elles vont se trouver positionnées dans les positions K à K-9. Si leur accès par le programme a lieu ensuite à la même fréquence, le temos d'accès moyen sera égal à neuf fois le ternos 10 de décalage -ce qui est à comparer avec les trente fois le tenras de décalage exigé par le système de mémoire à séauences fixes. Si le programme a utilisé quelques unes des 10 instructions avec une fréquence bien plus grande que pour les autres, le temps d'accès moyen du système conforme à l'invention sera encore beaucoup plus réduit. 15 En utilisant une mémoire constituée par des classes de pages séparément accessibles équipées pour le reclassement des oages conformes à cette invention il est désirable que certaines pages qui aoparaîssent comme devant être utilisées bien plus fréquemment que les autres ou comme devant être utilisées exclusivement par une pluralité de programmes, soient distribuées aux fins 20 de mémorisation dans plusieurs classes. De cette façon les pages fréquemment utilisées seront proches de la position d'accès-comparaison de façon à être bien plus rapidement accessible que si elles étaient toutes contenues dans une classe particulière, le temos d'accès d'un nombre limité de pages utilisées par certains programmes se trouvant en outre réduit. C'est ainsi 25 que si les 10 pages de l'exemple fourni ci-dessus était distribuées à raison de deux dans cinq classes, le temps d'accès moyen anrès qu'un accès à chacune d'elles a déjà eu lieu, serait au plus égal au double du temps de décalage. En outre, la distribution ainsi recommendée réduit la vraisemblance de demande répétée d'accès immédiat dans la même classe. 30 Afin d'obtenir l'avantage d'une exploration prioritaire d'un groupe limité de pages utilisées plus souvent, quelques systèmes de traitement de données ont été équipés de registres supplémentaires dans lesquels lesdites pages ont été stockées sous la forme de copies. Les adresses des pages de ces registres supplémentaires sont d'abord recherchées et la classe 35 qu'elles reproduisent partiellement n'est seulement recherchée que lorsoue l'adresse demandée n'est pas trouvée dans les registres supplémentaires. Les commandes Dlutôt complexes remettent à jour les pages des registres additionnels selon la proximité dans le temps de leur utilisation. Le système de l'invention selon la figure 2 et les autres figures 40 encore à décrire, possède bien des avantages par rapport à ce système de 1 443i3 s 2119957 l'art antérieur. L'un des avantages consiste en un équipement et des commandes très simplifiés. C'est ainsi que les registres supplémentaires et les équipements d'extraction et de copie de pages à partir des registres ou positions de la mémoire principale sont éliminés. Les connexions de décalage sont commandées de façon simple et dynamique. Le fonctionnement est simplifié. Les problèmes de changement des pages stockées en double sont éliminés. Il n'existe aucune recherche double de la même page ainsi que cela se produit dans le système de l'art antérieur. En outre, dans le système de la figure 2, toutes les pages d'une classe sont explorées sur la base prioritaire de leur utilisation récente, une fois que l'accès à toutes les pages a eu lieu. Les figures 7 et 9 représentent sous formes de schéma un système modifié qui implique moins d'équipement et de frais que le système des figures 1 et 2 bien qu'il ne fournisse pas tous les avantages de ce système. La figure 7 envisage l'emploi de registres à décalage dynamiques (c'est-à-dire de registres qui sont décalés de façon continue dans un sens afin de maintenir les valeurs stockées] ces registres impliquant moins de circuits que les registres utilisés dans les réalisations des figures 1 à 6. De même que dans la figure 1, les registres s'étendent de façon longitudinale dans le dessin et ils sont présents en nombre suffisant pour contenir la totalité des bits de données et d'adresse d'une page dans chacune des positions, mais aucun registre de bits indicateurs n'est présent. Les positions de registres sont organisées selon trois sections A, B et C indiquées par des rectangles en traits pleins séparés, dotés de connexions de décalage différentes. Les sections A et B sont les groupes à positions multiples les positions étant indiquées par des pointillés cependant que la section C est une position particulière isolée et constitue la position d'accès ainsi que l'indique la flèche bidirectionnelle portant l'indication "entrée/ sortie". A titre d'exemple la classe est supposée corrporter 84 positions de page, 60 de ces positions étant localisées dans la section A (A.-A ] i Du et 3 dans la section B (B^-B^], le total des positions dans la classe et leur distribution dans les deux sections A et B pouvant correspondre à un nombre quelconque désiré. Chaque section possède une boucle de décalage qui revient sur elle-même ainsi que l'indique une ligne pleine comportant des flèches qui symbolisent les lignes de décalage correspondantes, de chaque registre du groupe. Ces boucles portent l'indication 1 et sont les boucles de décalage normales qui maintiennent les valeurs stockées, le décalage étant constant sauf au cours de certaines opérations d'accès. Les sections B et C comportent une seconde boucle de décalage indiquée en 2 qui englobe ces deux sections de 71 44313 9 2119957 telle sorte que les pages situées en B oeuvent être décalées en passant par C et les pages de C peuvent être décalées à travers B. Pendant le décalage des sections B et C dans la boucle 2, la section A continue à se décaler dans sa boucle normale qui porte de ce fait l'indication "1 ou 2". Une troisième 5 boucle de décalage portant l'indication 3 comprend la totalité des trois sections, de telle sorte qu'une page A„n de la section A peut être décalée bu dans la section C, que la page de la section C peut être décalée dans la position B^ de la section B, et que la page B^ de la section B peut être décalée de la position A de la section A. Du fait que la connexion entre 10 les sections C et B est la même pour les boucles 2 et 3, elle porte l'indication "2 ou 3". Une demande de page sous la forme de ses bits d'adresse est comparée aux bits d'adresse de la page de la section C. A ce moment, les trois sections sont décalées dans leur boucle normale 1. Si un accord a lieu, le décalage 15 n'est aucunement modifié, l'unité demanderesse est avisée, et les lignes d'écriture/lecture appliquées à chaque cellule de registre sont contidionnées (Du fait que C se décale sur soit même, la page est maintenue disponible. Néanmoins si on le désire, les lignes de sortie de données peuvent alimenter une bascule de telle sorte qu'une référence répétée peut avoir lieu sans 20 décaler C]. Si un accord n'est pas obtenue, les sections C et B sont décalées dans la boucle 2 de telle sorte que les pages de B peuvent être décalées successivement au travers C et que leurs adresses peuvent être comparées à la demande. S'il y a un accord les connexions de décalage passent à la boucle 1 afin que la page demandée soit accédée ainsi qu'il vient d'être 25 décrit. Si la recherche des pages en C et B n'amène pas d'accord, les sections peuvent continuer à être décalées daas la boucle 2 sans autre comparaison d'adresses ou elles peuvent être renvoyées dans les boucles 1. Les adresses maintenant comparées sont celles des pages dans la section A qui sont déca- 30 lées dans la boucle 1 ou 2, leurs bits d'adresse étant extrait successivement pour le circuit de comparaison à mesure qu'ils sont décalés dans la position A„_ ainsi que l'indique la flèche "A sortie". Lorsqu'un accord est obtenu, 60 toutes les sections sont commutées dans la boucle de décalage 3 et subissent un décalage, ce après quoi elles sont renvoyées dans les boucles de décalage 35 1. Le décalage d'une unité dans la boucle 3 décale la page assortie, ou page pour laquelle un accord se produit de A dans la section C, la oase 6U de C dans la position B^ de la section B, et la page de la pesition B^ de cette dernière section dans la position A^ de la section A, etoanpeant ainsi une page issue de B pour la page décalée de A en C. L'accès de la 40 page assortie, maintenant présente dans la section C, a lieu de la manière 71 44313 10 2119957 10 exposée ci-dessus. Comme le décalage des sections A et B dans la boucle 1 est unidirectionnel et que les registres sont dynamiques, 1'emplacement des pages dans les positions qu'elles comportent est réparti au hasard à tout moment particulier. Ceci constitue un inconvénient distinct par rapport à la réalisation représentée par les figures 1 et 2 en ce que les pages de la section B ne sont pas forcément recherchées dans leur ordre d'utilisation récente à l'ocassion de toute demande d'accès. En outre, les pages de B ne constituent pas forcément le groupe C3 dans la figure 7), dont l'accès a eu lieu immédiatement avant celui de la page de la section C puisque la page changée de B^ en A^ chaque fois que A est exploré, peut être une page quelconque de B. Néanmoins, il est probable que la section B contiendra à un moment donné la totalité ou la quasi totalité du groupe de pages correspondant en nombre aux nombres des positions de B qui ont données lieu à l'accès précédent la plus récente 15 avant l'accès de la page de la section C. Bien entendu, il serait possible de palier cet inconvénient, soit en prévoyant une mémorisation statique dans la section B, soit en comptant les décalages dans la section B et en ne décalant dans les boucles 2 ou 3 que lorsque l'ordre contenu en B est l'ordre désiré. Néanmoins, le profit retiré peut ne pas valoir les 20 frais représentés par ces modifications. Si la section B est relativement grande, un temos de recherche considérable peut être économisé en comparant simultanément l'adresse demandée à l'adresse de la Dage en C, et à l'adresse de la page qui est décalée dans la position de A la plus proche de C (A dans la figure 7). Un circuit BU 25 de comparaison séparé branché sur A sortie commuterait alors les décalages dans la boucle 3 si un accord se produisait pendant l'exploration de C ou B. La figure 9 est un schéma similaire à celui de la figure 7 dont elle représente une modification utilisant des registres à décalage statiques 30 unidirectionnels. Dans cette modification, les positions de registre sont seulement divisées en des groupes A* et B', la position d'accès C' étant la première position de la section B'. Chaque section est décalée seulement pendant la recherche et seulement dans deux boucles. L'une désignée par 1 dans laquelle chaque section est décalée en revenant sur elle-même, l'autre 35 désignée par 2 qui englobe les deux sections. De même que dans la figure 7, une adresse demandée est à l'origine comparée à l'adresse de la page contenue dans la position d'accès C'. Si un accord se produit avec la paq;e en C' il n'y a pas de décalage et l'accès a lieu comme pour la figure 7. S'il n'y a pas d'accord la section B' est décalée dans la boucle 1 présentant successivement les pages qu'elle contient à la position C afin de comparer 40 71 44313 11 2119957 les adresses. Si un accord se produit, le décalage est terminé et l'accès a lieu depuis la position C'. En l'absence d'accord le décalage de B' se termine encore après un décalage afin de restaurer l'ordre original des pages. La section A' est décalé dans la boucle 1 jusqu'à ce qu'un accord se ' présente dans A' sortie, sur quoi les deux sections subissent un décalage dans la boucle 2 et le décalage est terminé. Ceci place la page assortie dans la position C' et la page de la position inférieure ds B' dans la position supérieure de A'. De meême que dans la figure 7, les sections A' et B' peuvent être décalées simultanément, et explorées par des circuits 10 de comparaison séparés, dans ce cas, un accord dans A' sortie possède les effets qui viennent d'être décrits alors qu'un accord en C' parachève tous les décalages et conditionne les circuits d'accès à C' ainsi qu'il a été décrit. Par rapport à la figure 7, la figure 9 présente l'avantage d'avoir '5 moins de boucle bien qu'elle puisse exiger un peu plus de circuits dans les registres. Néanmoins, de même que pour la réalisation de la figure 7, il n'existe pa s de certitude que la section B' contiendra seulement les pages les plus récemment utilisées ou que les pages contenues dans B' seront recherchées dans un ordre particulier quelconque. Le décalage 20 supplémentaire de la section B' lorsau'aucun accord n'est obtenu à ce niveau renvoi la page la plus récemment utilisée dans la oosition C', car autrement, étant dans la position inférieure de B, elle serait décalée de façon indésirable dans la section A' par le décalage de la boucle 2 qui introduit la page assortie dans la position du sommet de la section B'. Cependant, la 25 page la plus récemment utilisée est alors décalée dans la-position du sommet de la section B' par ledit décalage de la boucle 2 où sera située la dernière position de B' qui sera explorée lors de la demande suivante. En outre, dans tous les cas où un accord est obtenu avec une page contenue dans la section B' l'ordre des pages de cette section est modifié. Si la page assortie 30 était dans la position supérieure de B' au début de la recherche, la dernière ■ position antérieure sera la première à être comparée lors de la recherche suivante mais pas autrement. En conséquence, l'ordre d'exploration de la section B' est réellement au hasard et toute page de B' peut être échangé avec A'. 35 (jne amélioration considérable peut être obtenue dans la réalisation de la figure 9 qui utilise des registres statiques unidirectionnels si l'on ajoute une troisième boucle de décalage oour décaler les positions de la section B* à l'exeption de la position d'accès C ainsi que l'indique la ligne pointillée fléchée 3. Avec cette modification, si un accord a lieu 40 avec une page de la section B qui n'est pas la page de sa position haute 1 443 13 12 2119957 au début de la recherche, le décalage est commuté dans la boucle 3 et poursuivi jusqu'à ce que le total des décalages dans les boucles 1 et 3 soit égal au nombre des positions de la section B' moins celles de la position C'. Ceci dispose la page qui a subi l'accès le plus récent dans la position basse de B' afin qu'elle subisse la première comparaison de la recherche suivante. Si aucun accord n'a lieu avec une page de la section B', au lieu du décalage supplémentaire par la boucle 1, la section B', en excluant la position C', est décalée dans la boucle 3 d'un nombre de décalages égal au nombre de positions de la section B' sans la position C' moins un. Ceci décale la page ayant subi l'accès le plus récent de la position basse de la section B' dans la position supérieure d'une unité d'où elle sera transférée dans la position basse (de première recherche) par le décalage de la page assortie provenant de la section A' dans la position C', dans la boucle 2. La troisième boucle de décalage et les commandes qui viennent d'être décrites relativement à la réalisation de la figure 9 peuvent retenir dans la section B' la totalité des pages dont l'accès est le plus récent jusqu'à remplissage, et les maintenir dans leur ordre de recherche dont le classement chronologique s'établit de l'accès le plus récent à l'accès le plus ancien. Les commandes exigées ne sont pas complexes. Un compteur de décalage ou son équivalent (également nécessaire dans les figures 7 et 9 ainsi qu'il est représenté afin de parachever le décalage des sections B ou B'), plus des commutateurs commandés par ce compteur pour modifier ou terminer le décalage sont seuls nécessaires. Nénamoins, même ainsi le système de la figure 9 sera toujours privé des caractéristiques importantes des réalisations des figures 1 et 2 permettant le classement complet d'une classe (et d'une mémoire) selon son ordre d'utilisation. La figure 3 représente un exemple d'une configuration préférée de registre à décalage qui peut être utilisé dans le systèmes des figures 1 et 2. La figure 3 représente deux positions ou cellules de ce que l'on a convenu de dénomer un "registre à décalage r^osfet quadriphasé statique bidirectionnel". Afin de faciliter la représentation, les deux cellules 10 et 12 situées respectivement à gauche et à droite de la ligne de séparation en pointillés peuvent être considérées comme des bits des positions K et K-1 respectivement d'un registre du schéma de la figure 2. Oes imoulsions ayant les valeurs 1 ou 0 sont reçues dans chacune des cellules de la figure 3 et sont stockées dans un condensateur CN indiqué en pointillés puisqu'il sera généralement constitué par la capacité entre la ligne d'entrée 14 et la masse. La ligne 14 est reliée aux portes F de deux transistors à effet de chamo complémentaires constituant un inverseur T1. Le 71 44313 13 2119957 transistor à canal P est relié à une source de tension positive +V et le transistor à canal N est relié à la masse. L'une des extrémités d'une lignes 16 est reliée à la ligne reliant les transistors P et iM. L'inverseur T1 fonctionne de la façon habituelle afin de fournir dans la ligne 16 l'inverse 5 de la charge de la ligne 14. La raison en est qu'une charge positive appliquée par la ligne 14 aux portes F de l'inverseur rend le transistor N relativement conducteur et le transistor P relativement non conducteur de telle sorte que la ligne 16 est essentiellement au potentiel de masse. Inversement, une charge 0 ou négative sur la ligne 14 rend le transistor P relativement 1° conducteur et le transistor N relativement non conducteur, de sorte que la ligne 16 est essentiellement au potentiel positif qui est appliqué au transistor P. L'inverseur T1 sert à isoler électriquement la ligne 14 de la ligne 16 et à empêcher la décharge de la ligne 14. La ligne 16 est reliée à une ligne 18 par un transistor à effet de 15 champ à canal N unique qui est rendu conducteur afin de décaler le potentiel de la ligne 16 dans la liene 18 sans la commande de la première phase [01) d'un train d'impulsion de décalage Dositif ouadriphasé appliqué à sa porte. De ce fait ce transistor fonctionne simplement comme un commutateur et est désigné par S1. Le potentiel décalé dans la ligne 18 est stocké dans 20 un condensateur CS, leauel est lui aussi indiqué en lignes pointillées du fait qu'il est généralement constitué par la capacité entre la ligne 18 et la masse. La ligne 18 est reliée aux portes d'un inverseur T2 qui est identique à l'inverseur T1 et qui comme lui est oonnecté de la même façon de telle sorte que le potentiel de la ligne 18 apparaît inversé dans une 25 ligne 20 reliée de la même façon que la ligne 16. En conséquence, la ligne 20 reçoit un potentiel correspondant au potentiel aopliqué originellement à la ligne d'entrée 14. Lors d'un décalage vers la droite dans la figure 3, le potentiel de la ligne 20 est décalé dans une ligne portant l'indication sortie, reliée à la ligne d'entrée 14 de la cellule suivante 12 sous la 30 commande de l'impulsion de phase 02 aopliouée au commutateur S2 qui est . le même que le commutateur S1. Pour effectuer un décalage à gauche de la figure 3, une ligne 22 est reliée à la ligne 16 de la cellule 12 et, par le commutateur S3 de la cellule 10, à la ligne 18 de la cellule 10. Une impulsion de phase 03 appliquée 35 au commutateur S3 décale en conséquence dans la ligne 18 de la cellule 10 le potentiel de la ligne 16 de la cellule 12, lequel grâce à l'action de l'inverseur T1 de la cellule 12 est l'inverse du potentiel de sa propre ligne 14. Le potentiel ainsi décalé dans la ligne 18 est inversé dans la ligne 20 de la cellule 10 par son inverseur T2 et en conséquence, le potentiel 40 de la ligne 20 de la cellule 10 correspond au potentiel de la ligne d'entrée 71 44313 14 2119957 14 de la cellule 12. Ce potentiel de la ligne 20 de la cellule 10 est décalé dans la ligne d'entrée 14 de la cellule 10 par la ligne 26 reliée à ladite ligne 20, le commutateur S4 de la cellule 10 et la ligne 26 qui relie le commutateur S4 à la ligne d'entrée 14 de la cellule 10, sous la commande d'une 5 impulsion de phase 04 appliquée au commutateur S4. Il ressort de ce qui précède que chaque cellule peut être actionnée comme un dispositif de mémoire statioue grâce à l'application alternative d'impulsions à ses commutateurs S1 et S4 cependant qu'aucune impulsion n'est appliquée aux commutateurs S2 et à S3. L'impulsion appliquée au commu-10 tateur S1 provoque le passage de la ligne 20 à un potentiel qui correspond au potentiel de la ligne 14 et qui est décalé de nouveau dans la ligne 14 afin de maintenir le potentiel stocké grâce à l'impulsion appliquée au commutateur S4. L'extraction des données est possible dans toute cellule en appliquant 15 le potentiel correspondant à sa ligne d'entrée 14 cependant qu'aucun des commutateurs S2 et S4 n'intervient afin d'éviter un conflit possible des potentiels appliqués à la ligne 14. Les données peuvent également être extraites de toute cellule de données depuis la ligne 16 par la ligne de sortie 22 à tout moment où les commutateurs S2 et S4 ne fonctionnent Das 20 et également pendant que la cellule est dans l'état statique avec seuls les commutateurs S1 et S4 en fonctionnement alterné. La figure 3 représente les connexions d'écriture et de lecture de la cellule 10 en supposant qu'elle constitue une cellule de données de la position K. Dans la réalisation de la figure 2, les données sont écrites 25 ou lues seulement à partir des cellules de données de la position K et seulement pendant que celles-ci sont dans l'état statique ou de rétention. Du fait que dans l'état statique les commutateurs S1 et S4 sont commandés par des impulsions alternées et qu'une opération d'écriture ne peut pas coïncider avec la commande du commutateur S4, l'imoulsion de phase 04 est appliquée 30 aux cellules de données 10 par une porte ET 30 dont l'autre borne est conditionnée par une ligne portant l'indication ECRITURE par l'intermédiaire de l'inverseur 32. De la sorts la porte ET 30 est conditionnée excepté lorsqu'un signal inversé ECRITURE lui est appliqué. Simultanément à l'application du signal ECRITURE les données sont introduites dans la ligne d'entrée 35 14 par les circuits d'écriture représentés. Ces circuits assument une entrée d'écriture en provenance de dispositifs tels que des bascules qui produisent une sortie dans l'une de deux lignes selon que la valeur est 0 ou 1. Une entrée ENTREE -1 dans la ligne portant cette indication conditionne un commutateur à transistor 34 (semblable aux commutateurs S1 à S4J afin qu'il 40 transmette la,tension positive +V de la ligne 35 à la ligne 36 et à la 71 44313 15 2119957 ligne 14. Une entrée ENTREE -0 dans la ligne partant cette indication conditionne le commutateur 37 afin qu'il relie la ligne 14 au potentiel de masse par les lignes 38 et 39. La lecture de données hors de chaque cellule 10 a lieu par la connexion 5 de la ligne 22 à un inverseur 40 et à une ligne portant l'indication LECTURE. L'inverseur est nécessaire du fait que la ligne 22 est à un potentiel inverse de celui de la ligne 14 que l'on désire extraire, et il peut être constitué par des transistors à effet de champ complémentaires, tels que les inverseurs T1 et à T2. Aucun circuit d'interdiction n'est nécessaire puisque l'extrac-10 tion peut avoir lieu pendant l'application des impulsions aux commutateurs S1 et S4 et que ceux-ci sont les seuls commutateurs à recevoir des impulsions pendant l'état statique. Du fait que la ligne 22 est la ligne de sortie, elle est reliée également au commutateur S3 de la position 1 ainsi que l'indique le dessin. 15 Les connexions de lecture des cellules d'adresse de la position K vers les circuits de comparaison peuvent être identiques bien qu'elles fonctionnent, d'abord pendant que la cellule est dans l'état statique, puis ensuite si la position K ne contient pas la page désirée, lorsque chaque nouvelle page et son adresse est décalée de la position K-1 dans la position K. Pendant 20 chaque décalage vers la gauche d'une recherche dans lequel les commutateurs S3 et S4 reçoieent alternativement des impulsions la valeur d'adresse nouvellement décalée inversée remplace la valeur Drécédente dans la ligne 22 et les circuits de lecture procèdent à une nouvelle inversion de la valeur décalée. Il convient de remarouer que la lecture des données et des adresses 25 pourrait avoir lieu à partir de la ligne 26 sans Drocéder à une inversion mais ceci exigerait une ligne de lecture additionnelle, en dIus de la ligne 22, laquelle addition aurait pour conséquence indésirable, soit de rendre la construction de la cellule 10 différente de celle des autres, soit d'exiger une ligne de lecture additionnelle qui soit inemployée dans toutes les 30 autres cellules. La figure 4 représente les connexions des imnulsions de phase de décalage appropriées aux commutateurs S1 à S4 des positions K (cellule 10, figure 3) et K-1 (cellule 12, figure 3). L'impulsion de phase 01 sur une ligne portant cette indication est appliquée à une ligne reliée au commutateur 3^ S1 de toutes les cellules par une oorte ET 41 dont l'autre borne est conditionnée soit par un sienal MAINTIEN soit par un signal DECALAGE A DROITE sur les lignes portant ces indications à travers la porte DU 42. L'impulsion de phase 02 sur une ligne partant cette indication est appliquée à une ligne reliée aux commutateurs S2 de toutes les cellules sauf à celui de la 40 position K par la Dorte ET 44 dont l'autre borne est conditionnée par un 1 44313 1S 211995/ signal DECALAGE A DROITE sur une ligne portant cette indication. Dans le cas de la position K, 1'impulsion ds phase 02 est aopliquée par la porte OU 46 au ccmmutateur S4 et son commutateur S2 est sans action. La raison de ceci réside dans le fait que le commutateur S2 est seulement actionné lorqu'apparaît un signal DECALAGE A DROITE et que la position K. ne participe pas à un décalage à droite. Alors qu'un décalage à droite progresse dans les autres cellules des registres, la position K est dans l'état de maintien ou état statique qui appelle l'application alternative d'impulsions à ses commutateurs S1 et S4. Son commutateur S1 est puisé dans le sens d'un décalage a droite à partir de la ligne de phase 01 et son commutateur S4 reçoit des impulsions à partir de la ligne de phase 02 par l'intermédiaire de la porte OU 46. L'impulsion de phase 03 sur une ligne portant cette indication est appliquée à une ligne reliée au commutateur S3 de toutes les cellules par l'intermédiaire d'une porte ET 40 dont l'autre borne est conditionnée par un signal DECALAGE A GAUCHE appliqué à une ligne portant cette indication. L'imDulsion de phase 04 sur une ligne portant cette indication est appliquée à une ligne reliée directement au commutateur S4 des cellules K-1 à K et aux cellules de la position K par l'intermédiaire de la porte ET 30 (voir figure 3] et du circuit OU 46 puis de la porte ET 50 dont l'autre borne est conditionnée soit par un signal DECALAGE A GAUCHE soit par un signal MAINTIEN appliqué aux lignes portant ces indications respectivement à travers la porte OU 52. Les circuits de commande qui viennent d'être décrits et qui sont compris dans le rectangle en ppintillés de la figure 4 peuvent être utilisés en tant qu'unité de commande de décalage telle que celle représentée dans la figure 5. La figure 5 représente les circuits de commande destinés aux registres d'une classe conformément à la réalisation représentée dans les figures 1 et 2 et qui utilisent des registres à décalage et des connexions conformes aux représentatipns des figures 3 et 4. Il existe d registres à décalage Cdont seuls le premier et le dernier ont été représentés), a registres d'adresses (dont seuls le premier et le dernier sont représentés) et un seul registre de bits indicateurs F, les positions K (accès), K-1 (la plus proche) et 1 (la plus éloignée) étant elles aussi représentées. Les deux boucles de décalage des registres sont désignées de la même façon que dans la figure 2, c'est à-dire L^ pour la boucle de décalage à gauche qui comorend la position K et L^ pour la boucle de décalage à droite qui exclut la position K. Les bits d'adresse de la position K des registres d'adresses sont 71 44313 17 2119957 appliqués par les lignes 100 à des bornes correspondantes d'une unité de comparaison d'adresses portant l'indication ACU, Chaque bit de position K des registres de données est doté d'une ligne de sortie 102 partant de son circuit de sortie représenté dans la figure 3 pour rejoindre une porte 5 ET désignée par A3 dont l'autre borne est conditionnée par une ligne 104 et de deux lignes d'entrée 106, 107 issues de deux portes ET A2, lesquelles sont reliées respectivement à la ligne ENTREE-1 et ENTREE-D de chaque bit [figure 3). Les portes ET A-3 sont dotées des lignes SORTIE DONNEES 108 destinées à transmettre les données hors des positions K correspondantes 10 des registres de données, dans l'unité utilisatrice du système. Les portes ET A-2 sont dotées des lignes d'entrée ECRIF1 1 et ECRIRE 0 respectivement issues de la source de données du système qui conditionnent l'une des bornes de ces portes ET respectives cependant que l'autre borne desdites portes est conditionnée par la ligne 104. Les lignes d'entrée (non représentées) des 15 bornes d'entrées 112 des positions K des registres d'adresse seront utilisées seulement lors du chargement initial de tous les registres de la classe et peuvent par exemple être reliées à un compteur. La position K du registre de bits indicateurs peut être dotée de connexions d'écriture telles que celles représentées dans la figure 3 mais ne possède 20 pas de connexion de lecture. Cette position est dotée d'une ligne d'entrée INDICATEUR 1 issue de la ligne 104 et reliée à la ligne ENTREE-1 et à la porte ET 30 du circuit d'entrée, et une d'entrée INDICATEUR 0 issue de la porte ET A-7 et reliée à la ligne ENTREE-0 et à la porte ET 30 des circuits d'entrée. Une extraction est fournie à partir de la position de bits indicateurs 25 de K-1 dont le circuit peut être identique à celui représenté dans la figure 3. L'extraction a lieu par la ligne 110 (par l'intermédiaire d'un inverseur de la même façon que dans la figure 3) afin de conditionner une borne de la porte ET A-6. Un? unité utilisatrice qui demande l'accès à une page envoie chacun 30 des bits d'adresse de cette page sur les lignes 118 aux portes ET A-1 qui sont conditionnées de la façon expliquée ci-après et hors desquelles les bits sont transmis par les lignes 120 à des positions de bits correspondantes d'un registre d'adresse de mémoire portant l'indication MAR. Les bits issus du registre MAR sont à leurs tours appliqués à des bornes correspondantes 35 de l'unité de comparaison d'adresses ACU par les lignes 122. Alors que seulement deux des ces lignes et de ces portes sont représentées dans la figure 5, ces portes et lignes correspondant seulement à deux des a registres d'adresses représentés, il est évident que a lignes et portes identiques seront présentes dans le dispositif. 40 L'unité de comparaison ACU peut utiliser des circuits de comparaison 71 44313 18 2119957 habituels qui produisent une sortie dans une ligne portant l'indication ACCORD lorsque l'un quelcoqnue des bits comparés est différent, et une sortie dans une ligne portant l'indication ACCORD lorsque tous les bits comparés sont identiques. Les circuits ACU représentés dans la figure 5a 5 seront décrits plus loin. Le registre MAR est un registre de mémoire du type habituel qui applique ses valeurs de bits 0 -ou 1 aux lignes 122. En même temps qu'elle charge le registre MA? l'unité utilisatrice envoie un signal dans une ligne portant l'indication RECHERCHE qui par l'action de la porte OU 124 rend actif le circuit de comparaison. Si l'adresse 10 demandée est celle de la dernière page accédée, cette page sera dans la position K et l'unité ACU fournira une sortie sur la ligne ACCORD qui signale à l'unité utilisatrice que la page désirée est dans la position d'accès. En outre, le signal aur la ligne ACCORD se rend sur la ligne 104 et conditionne les portes ET A-2 afin d'appliquer les signaux de données dans le cas où 15 il en existe, signaux qui sont fournis par l'unité utilisatrice par les lignes ECRIRE 1 ou ECRIRE 0 au circuit d'entrée des cellules de données de position K., l'unité utilisatrice fournissant également un signal sur la ligne ECRITURE afin d'inhiber les commutateurs S4 [figure 3). Le signal ACCORD sur la ligne 104 conditionne également les portes ET A-3 pour la lecture, 20 de telle sorte que l'unité utilisatrice peut écrire ou lire selon son choix. La sortie ACCORD sur la ligne 104 a pour effet de conditionner également une borne de la porte ET A-6 dont l'autre borne est conditionnée par l'extraction du bit indicateur 1 dans la position K-1 afin de fournir un signal à l'unité utilisatrice dans une ligne portant l'indication CLASSE DISPONIBLE 25 indiquant ainsi que l'unité utilisatrice peut mettre en route une autre recherche aussitôt qu'elle aura parachever son opération de lecture ou d'écriture. Les portes d'écriture/ lecture A-2 et A-3 resteront conditionnées aussi longtemps que l'unité utilisatrice conditionne la ligne RECHERCHE. Si l'adresse demandée n'est pas dans la position K, la sortie de l'unité 30 ACU sur la ligne ACCORD met en circuit une bascule de désaccord désignée par NML dans les dessins. La sortie de la bascule IMML va enclencher l'unité ACU dans son état de recherche-comparaison par l'intermédiaire de la ligne 126 qui rejoint la porte OU 124. En outre, les portes d'entrée d'adresses demandées A-1 antérieurement conditionnées à partir de la ligne de sortie 35 de la bascule IMML paasent par l'inverseur 128 et la ligne 130 du fait que la bascule de NML était coupée, sont maintenant déconditionnées. La sortie de la bascule NML conditionne également une borne de la porte ET A-4 dont l'autre borne est conditionnée par la ligne 104, la ligne 132, l'inverseur 134 et la ligne 13B. La sortie de la Dorte A-4 sur la ligne 138 est appliquée 40 aux lignes de décalage à gauche des circuits de commande de décalage de 71 44313 19 2119957 la figure 4 ainsi que l'indique dans la figure 5 le bloc portant la désignation SCU. Les lignes de commande de maintien des circuits de commande de décalage oui étaient antérieurement rendues actives par l'absence de signal sur la ligne de sortie de la bascule NML oar l'intermédiaire de la ligne 5 140, de l'inverseur 142 et de la ligne 144 sont maintenant rendues inactives oar la sortie inversée de la ligne NML de sortie de la bascule. Lorsque le premier décalage à gauche est parachevé, une borne de la porte à trois entrées ET A-7 est conditionnée par la lâgne de sortie de la bascule NML oar l'intermédiaire de la ligne 146, d'un circuit de retard 10 de décalage 146, et de la ligne 150. Une seconde borne de cette porte est conditionnée par la ligne de détection 110 de bits indicateurs 1, qui a détectée le bit indicateur 1 dans la position K-1 au début du cycle précédent, par la ligne 152, un circuit de retard de décalage 154, et la ligne 156. Si le premier décalaEe à gauche ne fournit Das un accord, la sortie résultante 15 sur la ligne ACCORD conditionne la troisième borne de la porte ET A-7 par la ligne 157 ce qui a pour résultat une sortie sur la liene INDICATEUR 0 reliant cette porte au circuit d'entrée d 0 du bit indicateur de la oosition K qui de 1 est ainsi changé en 0. Le but de ceci est de maintenir le bit indicateur de la page précédemment dans la oosition K comme étant le seul 20 1 puisqu'il corresDond maintenant à la page précédemment la plus récemment utilisée et qui est destinée finalement à la position K-1. Si par ailleurs, le décalage à gauche fournit un accord, l'absence de sortie sur la ligne ACCORD bloque la porte A-7 cependant que la présence de la sortie ACCORD sur la ligne 104 conditionne la ligne INDICATEUR 1 ce 25 qui est sans effet dans ces circonstances puisque l'indicateur est déjà réglé à 1 mais qui a un effet sur tout décalage à gauche postérieur au premier pour lequel il y a un accord. L'absence d'entrée dans la porte ET A-7 en provenance de la ligne ACCORD empêche les conflits entre INDICATEUR 1 et INDICATEUR 0, lorsque la page désirée est dans K-1. 30 En outre, si le premier décalage à gauche fournit un accord la sortie ACCORD de signale à l'unité utilisatrice, et conditionne les portes de lecture et d'écriture ainsi qu'il a été antérieurement décrit. De plus, la sortie ACCORD sur la ligne 104 déconditionne la oorte ET A-4 du fait de la présence de l'inverseur 134 et conditionne une borne de la porte 35 ET A-5 par la ligne 158, l'autre borne de ladite porte étant conditionnée par la sortie de la bascule NML. La porte A-5 conditionne les lignes DECALAGE A DROITE de la figure 4 afin de rovoquer un premier décalage à droite (figure 5) par le fait que la ligne 160 relie la porte A-5 à la borne de DECALAGE A DROITE de l'unité de commande de décalage SCU. Du fait qu'il est supposé 40 que la page désirée a été trouvé lorss du premier décalage à gauche, le / | 443 i5 20 2119957 premier décalage à droite déplace la page qui était en dernier lieu dans la position d'accès K, et qui porte l'indicateur 1, de la position 1 dans la position K-1 csoendant que la position K reste dans l'état MAINTIEN du fait des connexions reliant les commutateurs S-1, S-4 de la position K aux 5 lignes de décalage à droite de la figure 4. Lorsque le bit indicateur 1 est décalé dans la position K-1, son extraction dans la ligne 110 conditionne une borne de la porte A-6 dont l'autre borne est conditionnée par la sortie ACCORD sur la ligne 104. La sortie de la oorte A-6 met hors circuit la bascule NML par la ligne 162 appliquée 10 à sa borne de coupure et envoie le signal CLASSE DISPONIBLE à l'unité utilisatrice. L'absence de sortie dans la ligne de sortie de la bascule NML, déconditionne la porte A-5, maintient la Dorte A-4 déconditionnée, et restaure toutes les positions de registres dans l'état MAINTIEN par l'intermédiaire de la ligne 140, de l'inverseur 142, de la ligne 144, et des liaisons MAINTIEN 15 de la figure 4. Il convient de remarquer que lorsque la page désirée n'est pas localisée par la première et la seconde comparaison, le décalage à gauche se poursuit jusqu'à ce que la page désirée atteigne la position K et ceci du fait que la présence d'une sortie dans la ligne de sortie de la bascule NML et l'absence 20 d'une sortie dans la ligne 104 maintiennent la porte A-3 et la porte A- 5 conditionnées et les connexions MAINTIEN déconditionnées. La sortie ACCORD résultante produit alors les mêmes opérations que celles qui viennent d'être décrites dans le cas d'un accord lors du premier décalage à cette exception près que le nombre de décalages à droite sera supérieur à 1 et égal au 25 nontire de décalages à gauche oui avait été effectué lors de la localisation de la page désirée. Les circuits de comparaison de l'unité de comparaison ACU représentés dans la figure 5a utilisent des portes OU EXCLUSIF 170 dont les deux bornes d'entrée sont reliées respectivement aux lignes 100 issues des bits d'adresse 30 de position K, et aux lignes 122 issues du registre d'adresses MAR. Les lignes de sortie 172 des portes 170 sont reliées à une ports OU 174. La ligne de sortie 176 de la porte OU est reliée à une borne d'une première porte ET 178 et par l'inverseur 180 à une borne d'une seconde porte ET 182. Les autres bornes des portes ET 178 et 182 sont conditionnées à partir 35 de la ligne COMPARE issue de la porte OU 124 de la figure 5. Un signal de sortie issu de la porte 178 est appliqué à la ligne ACCORD alors qu'un signal de sortie issu de la porte 182 est appliqué à la ligne ACCORD. Etant donné qu'une porte OU exclusif à deux bornes émet un signal de sortie dans le seul cas où ces deux entrées sont différentes, toute 40 différence entre les valeurs des bits correspondant aux lignes 100 et 122 71 44313 21 2119957 produit une sortie de leur porte 170 qui est appliquée à la ligne 176 par la porte OU 174, et par la porte 178 à la ligne ACCORD, cependant que du fait de la présence de l'inverseur 180 il n'existe pas de sortie dans la ligne ACCORD. Lorsque toutes les valeurs de bits comoarées sont identiques, 5 il n'existe pas de sortie des portes 170 du circuit OU 174 ou de la porte 178 dans la ligne ACCORD alors que l'inverseur 180 produit une sortie de la porte 182 dans la ligne ACCORD. La figure B représente une modification d'une partie des circuits de la figure 5 dans laauelle le registre de bits indicateurs et les commandes 1° commandant ce registre, et à partir de ce registre sont éliminés et remDlacés par un compteur réversibles et des commandes. Les circuits qui sont les mêmes que ceux de la figure 5 sont dotés des mêmes numéros ds référence. Les registres de données et d'adresse et les connexions par lesquelles ils sont reliés et qui les relient à l'unité utilisatrice, peuvent être 15 les mêmes que celles de la figure 5 et ne sont en conséquence pas représenté dans la figure B. Le bloc 200 peut être constitué par tout compteur approprié apte à compter dans un sens qui sera dénommé "ascendant" le nombre de décalages à gauche des circuits de décalage lors d'une recherche jusqu'au moment 20 où la page désirée est découverte, et puis de compter dans le sens onposé qui sera dénommé "descendant" jusqu'à ce que le compte revienne à 0 ce qui est signalé par une sortie. Du fait qu'il s'adapte très parfaitement au circuit de commande de la figure 4, le comoteur 200 est supposé être un registre à décalage statique bidirectionnel identique aux registres 25 de données et d'adresses de la figure 5, et relié de la même façon aux commandes de décalage de la figure 4. Lorsque les registres de la classe sont initialement chargés, une charge positive ou 1 est introduite dans la cellule de position 1 située à l'extrémité de droite du compteur telle qu'elle est indiquée par la ligne pointillée portant l'indication INSERER 1 dans 30 la figure 6, ce bit 1 étant stocké en permanence dans le compteur toutes les autres cellules contenant une valeur 0. Lorsque les registres de données et d'adresses sont décalés vers la gauche dans la figure 5, par le conditionnement de la porte ET A-4 et les circuits de commande de décalage à gauche de la figure 4, le compteur 200 35 est décalé à gauche conjointement oar les mêmes circuits de commande ce qui a pour effet de transférer le 1 de la position 1, successivement dans les cellules situées vers la gauche et ceci à chaque décalage, comptant de la sorte le nombre de décalages à gauche ou d'effectuant un comptage ascendant ainsi qu'il est indiqué par la boucle de décalage à gauche de la figure 40 6 portant l'indication GAUCHE. Lorsque la page désirée est localisée et que 71 44313 22 2119957 les registres de données et d'adresses sont décalés vers la droite par le conditionnement de la porte ET A-5 et par les circuits de décalage à droite de la figure 4, le compteur 200 est décalé à droite conjointement aux autres registres ainsi que l'indique dans la figure B la boucle de 5 décalage à droite portant l'indication DROITE Lorsque le décomptage est égal au comptage, la page située dans la position K au départ de la recherche se trouvera dans la position K-1 et la valeur 1 sera revenue dans la position de compteur 1 dans laquelle elle est extraite par la ligne 202 qui est reliée à la porte A-6, et ceci aura les mêmes conséquences que la lecture 10 de l'indicateur 1 dans la position K-1 de la réalisation de la figure 5 y compris la restauration de tous les registres avec le compteur 200 dans la condition MAINTIEN. Bien que semblable dans son fonctionnement au registre d'indicateurs de la réalisation de la figure 5, le compteur de la figure B élimine les circuits 15 exigés dans la figure 5 pour le changement de bit indicateur de 0 à 1 et vice versa (porte ET A-7 et connexions plus ligne INDICATEUR 1]] Le terros exigé pour restaruer la page ayant donné lieu au dernier accès dans la position K-1 peut être raccourcie si l'on prévoit une seconde boucle de décalage à gauche pour les registres, ce qui exclut la position 20 K et procure d'autres commandes qui permettront aux positions K-1 à 1 de se décaler à gauche dans cette seconde boucle si le nombre de décalages dans la première boucle de décalage à gauche dépasse le nombre K/2 avant que la passe désirée soit localisée dans la position K.. De la sorte, si la page demandée était localisée dans la position 1 au début de la recherche, 25 la modification suggérée positionnerait la dernière page ayant donné lieu à l'accès précédent dans la position K-1 lorsque la page de la position 1 atteint la position K. En conséquence aucun décalage ultérieur ne serait nécessaire. De la même façon, le nombre de décalages ultérieurs exigés après que la page désiré est localisée par un nombre de décalages N La figure 8 représente les circuits actifs correspondant à une classe 35 de registres à décalage dynamiques unidirectionnel organisée et décalée de la façon représentée dans la figure 7 et précédemment décrite au sujet de ladite figure. Dans cette figure, les positions de registre sont indiquées par des rectangles désignés de la même façon que dans la figure 7 à la seule exception des positions A , A et A du groupe A représenté. Des 1 bo bU 40 traits pleins et inabituellement larges sont utilisés pour représenter les 71 44313 23 2119957 lignes multiples, lesquelles dans le cas des boucles de décalage seront égales en nombre aux nombres de registres impliqués et correspondront en ce qui concerne les lignes d'entrée et de sortie des données et des adresses aux nombres de bits d'adresse et de donnée respectivement. 5 Les registres à décalage dynamiques unidirectionnels utilisés oeuvent être constitués Dar tout registre classique de ce tppe. C'est ainsi qu'ils peuvent être constitués par le simple circuit de décalage à droite représenté dans la figure 3 (14, T-1, 16, S-1, 16, T-2, 20, S^) actionné oar un train d'impulsions biphasé oui assure l'application alternative d'imnulsions aux 10 commutateurs S-1 et S-2. Dans le dispositif de la figure 8, la lecture est obtenue directement à partir des lignes de décalage alors que les pages sont décalées dans la position où la lecture est possible. Les données sont extraites dans les lignes d'entrée de la position d'entrée/sortie alors qu'elles se décalent sur elles-mêmes et les circuits d'entrée conformes 15 à la figure 3 peuvent être utilisés pendant l'inhibition des circuits ET à travers lesquels le décalage a lieu. Du fait que les impulsions de décalais sont appliquées de façon uniforme et unidirectionnelle aucun circuit de commande d'impulsion semblable à ceux de la figure 4 n'est nécessaire. Les variations des boucles de décalage sont commandées par des portes ET 20 de la façon qui sera décrite. La direction de décalage vers et hors des registres est représentée descendante dans la figure 8. Lorsque les circuits de la figure 8 ne sont oas dans la condition de recherche, les deux groupes de registres A -A et B -B et la position 1 bu 13 d'entrée/ sortie portant l'indication I/O sont en état de fonctionnement 25 dans les boucles de décalage désignées par 1 ou 1 ou 2 dans la figure 7. Dans le cas du groupe A cette boucle est constituée par les lignes de décalage 300 reliées aux bornes de sortie de la totalité des bits de registres de la position A„n et par les portes ET 302, aux lignes 304 reliées aux bornes bu d'entrée des bits de la position A^. Dans le cas du groupe B, la boucle 30 est constituée par les lignes de décalages 306 reliées aux bornes de sortie de tous les bits de registres de la position 8„ et par les portes ET 308 aux lignes 310 reliées aux bornes d'entrée des bits de la position B^. Dans le cas de la position I/O la boucle est constituée par les lignes 312 reliées aux bornes de sortie de chacun de ces bits et par les portes ET 95 314 aux lignes 316 reliées à ses entrées correspondantes. Les portes ET 302, 308 et 314 sont conditionnées par les circuits décrits ci-dessous. Lorsque l'unité utilisatrice demande l'accès par l'intermédiaire de circuits semblables à celui de la figure 5, elle envoie l'adresse désirée par la ligne en trait épais appliquée aux portes ET 318 et les lignes 320 au 40 registre d'adresses de mémoire F'AR, qui à son tout conditionne les bornes | ^4J i ~> 24 Lil 995/ correspondantes d'une unité de comoaraison d'adresses ACU par l'intermédiaire des lignes 322. L'unité utilisatrice conditionne également une ligne Dortant l'indication RECHERCHE qui Dar le circuit OU 324 rend actitfe l'unité ACU. De même que dans la figure 5, l'unité ACU qui peut être conforme à la figure 5a fournit une sortie sur la ligne portant l'indication ACCORD si un accord se produit et une sortie sur la ligne portant l'indication ACCORD si aucun accord n'est obtenu. De même que dans la figure 5, une sortie sur la ligne ACCORD met en circuit la bascule NHL Mont la sortie verrouille l'unité ACU dans un état de comparaison par l'intermédiaire de la ligne 326, la porte OU 324 et la ligne COMPARE et déconditionne èes circuits ET 318 par l'intermédiaire de l'inverseur 328 et de la ligne 330 qui avait antérieurement conditionnée ces circuits ET afin qu'ils transmettent l'adresse demandée du fait que la bascule NHL était hors circuit. Dans la réalisation de la figure 8, l'adresse de la page contenue dans la position I/O est apoliquée à partir des lignes d'entrée d'adresses I/O aux circuits ET 332. Au moment d'une demande, les circuits ET 332 sont conditionnés à oertir de la ligne ACCORD dans un état hors circuit Dar l'inverseur 324, la ligne 334 reliée à la ligne 330 et par le circuit OU 336 et les lignes 338 reliées aux autres bornes des circuits ET 332 de telle sorte que les bits de l'adresse sont appliquées aux bornes corresDondantes de l'unité ACU par les lignes 340. Si un accord se produit lors de la oremière comoaraison, l'unité ACU fournit une sortie à la ligne ACCORD qui signale le fait à l'unité utilisatrice par l'intermédiaire d'un circuit de retard de décalage 342. La sortie sur la ligne ACCORD a également pour effet de rendre conductrice une bascule S verrouillage d'écriture/lecture désignée comme étant la bascule R/W dans la figure B, et dont la sortie conditionne une borne des circuits ET 344 afin que les données d'écriture soient transmises depuis l'unité utilisatrice par dae ligne en trait épais dans les lignes d'entrée de la oosition I/O et conditionne les circuits ET 346 pour l'extraction des données de la position I/O vers l'unité utilisatrice. La bascule RM est restaurée à partir de l'unité utilisatrice par l'intermédiaire d'une ligne portant l'inscription R/W REST. Les positions du groupe B et de la position I/O poursuivent leur décalage dans les boucles représentées par les lignes 306 et 312 respectivement du fait que les circuits ET 308 et 314 resDectifs qu'elles comoortent sont conditionnés à partir de la ligne de sortie de la bascule NHL, inactive, par l'intermédiaire de l'inverseur 348, de la ligne 350, de la carte ET 352 (dont l'autre borne est conditionnée par les états supposés) et de la ligne 354. Le groupe A poursuit également son décalage sur lui-même du fait que ses circuits ET restent conditionnés dans les circonstances supposées ainsi qu'il apparaîtra ci-aorès. 71 44313 25 2119957 Si aucun accord n'a lieu lors de la première corrparaison, la sortie résultante de la bascule ftlML, en plus des effets mentionnés ci-dessus, a pour action de déconditionner les circuits ET 308 et 314 par l'inverseur 348 et de mettre en circuit une bascule à verrouillage portant l'indi-5 cation H. La sortie de cette bascule fait passer les boucles de décalage du groupe de Dositions B et de la position I/O dans la boucle 2 de la figure 7 dans laquelle elles sont décalées comme une unité cette boucle étant constituée Dar les lignes 356 reliées aux bornes de sortie de la position B^ et aux lignes d'entrée 357 des circuits ET 358 dont les sorties sont 10 reliées par les lignes 360 aux entrées correspondantes de la position I/O. Les circuits ET 358 sont conditionnés à partir de la ligne de sortie de la bascule B-L par la ligne 362, la porte OU 364, et la ligne 366. La ligne 366 conditionne également par la ligne 367, la porte OU 368, et la ligne 369 les circuits ET 370 qui sont reliés par les lignes 372 aux bornes de 15 sortie correspondantes de la position I/O et par les lignes 373 aux bornes d'entrée correspondantes de la position B1. La sortie de la bascule B-L est également appliquée à un compteur de décalage qui compte les décalages dont le nonrtire est égal au nombre de positions du groupe B, qui porte dans la figure 8 l'indication ONT ét qui 20 fournit un signal de sortie lorsque 3 décalages se sont Droduits. Le compteur ONT peut être un registre à décalage dynamique unidirectionnel doté de 3 cellules, semblable à ceux qui ont été utilisés pour les bits d'adresses et de données de la classe, la sortie de la bascule B-L ayant pour effet d'enclencher le comoteur en le corrigeant dans le circuit de décalage et 25 en appliquant un potentiel positif ou 1 à la première cellule qui est décalée hors de la ligne de sortie de compteur lors du parachèvement du compte. La sortie de la bascule B-L a également pour effet de ooursuivre le conditionne-des circuits ET 332 par la ligne 374 appliquée au circuit OU 336 afin d'aDDliauer les adresses à l'unité ACU. 30 Si un accord a lieu pendant que la bascule B-L est enclenchée, la sortie résultante dans la ligne ACCORD a pour effet de restaurer la bascule B-L par l'intermédiaire de la ligne 377 ce qui déconditionne les circuits ET 358 et 370 [l'autre entrée de la porte OU 364 est déjà coupée) et parachève le décalage dans la boucle 2 de la figure 7. La bascule B-L étant 35 restaurée, le décalage indépendant du grouoe B et de la position I/O dans les boucles 1 de la figure 7 est repris du fait que la sortie aopliquée à la ligne ACCORD a pour effet de restaurer la bascule NML par l'intermédiaire de la ligne 375, et le conditionnement des circuits ET 308 et 314 est repris du fait de l'inversion effectuée par l'inverseur 348 de la sortie 0 sur la 40 ligne de sortie de la bascule MPIL. Le signal résultant appliqué à la ligne 71 44313 26 2119957 ACCORD informe l'unité utilisatrice et enclenche la bascule R/W ainsi qu'il a été expliqué antérieurement. La restauration de la bascule B-L restaure à 0 le compteur à CNT en le coupant du circuit de décalage. Le décalage des positions du groupe A dans la boucle 1 ou 2 de la figure 7 se poursuit 5 du fait que les circuits ET 302 continuent d'être conditionnés par les circuits qui seront décrits ci-après. Si aucun accord n'a lieu pendant que la bascule B-L est enclenchée, la sortie du compteur CNT restaure la bascule B-L et enclenche une autre bascule à verrouillage portant la désignation A-L dans la figure 8. Le 10 fait d'avoir restauré la bascule B-L déconditionne l'entrée de la porte OU 364 par la ligne 362, mais la sortie de la bascule A-L fournit une autre entrée par la ligne 376 de telle sorte que les positions I/O et B poursuivent leur décalage dans la même boucle particulière qui comprend les lignes 356 et 357. Les positions A poursuivent également leur décalage selon une 15 boucle séparée ainsi qu'il a été décrit. La ligne de sortie de la bascule A-L est également reliée par la ligne 378 à l'une des bornes des circuits ET 380 dont les autres bornes sont reliées aux lignes portant l'indication A SORTIE qui sont reliées aux lignes de décalage de bits d'adresses entre la position A 59 et la position A 20 60 du groupe A et correspondent à la ligne portant l'indication A SORTIE de la figure 7. La restauration de la bascule B-L avait déconditionné la ligne d'entrée 374 reliée à la porte OU 336 et du fait que l'autre ligne d'entrée 334 de cette porte est également déconditionnée par la ligne de sortie de la bascule NUL par l'intermédiaire de l'inverseur 328, les circuits ET 332 25 se trouvent maintenant déconditionnés. De la sorte, les bits d'adresses ne sont plus fournis à l'unité ACU en provenance de la position I/O. Néanmoins le conditionnement des circuits ET 380 remplace la fourniture des bits d'adresse des lignes 382 à l'unité ACU. En conséquence, les adresses du groupe de la position A sont comoarées dans l'unité ACU à l'adresse demandée 30 dans le registre MAR pendant leur décalage successif de la position A 59 à la position A 60. La sortie de la bascule A-L, par la ligne 384, le circuit de retard de décalage 386, et une ligne 388 ET conditionnent une borne de la porte ET 390 dont l'autre borne est conditionnée par une sortie issue de l'unité 35 ACU, le circuit d'un retard de décalage 393, et la ligne 392. Lorsque la porte 390 est conditionnée elle conditionne à son tour par la ligne 394 une borne des circuits ET 396 d'où les autres bornes sont reliées aux lignes de sortie de bits correspondant 356 issues de la position B^. Les circuits ET 396 lorsqu'ils sont conditionnés appliquent les valeurs des bits des 40 lignes 356 aux entrées des bits correspondant de la position A^ du grouoe 71 44313 27 2119957 A par les lignes 396. La porte ET 390 conditionne également, par la ligne 400 reliée à la ligne 394, l'une des bornes des circuits ET 402 dont l'autre borne est reliée aux lignes de sortie de décalage issues de la Dosition A . Les circuits ET 402 lorsqu'ils sont conditionnés anpliauent les valeurs bl) 5 de bits des sorties de la position A__, aux entrées corresoondantes de la t>0 position I/O par les lignes 404. La ligne 400 conditionne également les circuits ET 390 oar la ligne 406 appliqués à la seconde entrée de la porte □U 368. Lorsqu'un accord se produit au cours d'une comoaraison avec une adresse 10 issue des lignes A-SORTIE, la sortie résultante dans la ligne ACCORD restaura la bascule A-L par la ligne 407. Ceci déconditionne les circuits ET 390 et s'oppose à toute comparaison ultérieure de l'unité ACU avec des adresses en provenance des lignes AS0RTIE. Néanmoins la sortie sur la ligne ACCORD a également pour action de restaurer la bascule NML par la ligne 375 qui, 15 par l'inverseur 328, reconditionne les circuits ET 332 de telle sorte qu'une comparaison d'adresses sera effectuée lors du décalage suivant. La sortie dans la ligne ACCORD enclenche en plus la bascule R/W et signale le fait à l'unité d'utilisation par l'intermédiaire du circuit de retard 342. Lors du décalage suivant, la Dorte ET 390 est conditionnée par les 20 sorties retardées issues des circuits de retards 386 et 393 ce qui a pour résultat qu'un décalage d'une unité a lieu dans la boucle 3 de la figure 7 ceoendant quy le grouoe A, la position I/O et le groupe B sont décalés comme constituant une unité de telle sorte que A„n est décalé dans 1/0, DU 1/0 est décalé dans B„, et B„ est décalé en A,. Dans la figure 8, cette 13 1 35 boucle de décalage est représentée par les lignes 356 issues de la sortie de Bg» les circuits ET 396, les lignes 398 reliant B^ de façon à ce qu'il soit décalé en A^ les circuits ET 402, les lignes 404 reliant Ag^ de façon à ce qu'il soit décalé en 1/0, les circuits ET 370 et les lignes 372, 373, reliant I/O de façon à ce qu'il soit décalé en B^, ces circuits ET étant 30 conditionnés à partir de la porte 390 par les lignes 394, 400 et 406 respectivement. Du fait que la bascule B-L était restaurée et que la bascule A-L a été elle aussi restaurée par la ligne ACCORD, les circuits ET 358 sont déconditionnés. Sien qu'une borne de la porte ET 352 soit conditionnée 35 par l'inverseur 348, et que la ligne 350 ait été conditionnée par la restauration de la bascule NriL, l'autre borne de la porte 352 est déconditionnée du fait que son conditionnement est normalement dû à l'inversion de la sortie de la porte ET 390 par la ligne 406 reliée à la ligne 394, l'inverseur 408 et la ligne 410 qui en est issue, et qui est appliquée à l'autre borne 40 de ladite porte ET 352. Les autres circuits ET 302 sont également décondi 71 44313 28 2119957 tionnés pour ce décalage d'une unité du fait que leur conditionnement est effectué par la sortie inversée de la porte ET 390, par la ligne 412 reliée à la ligne 394, l'inverseur 414, et la ligne 416 elle-même connectée aux bornes de conditionnement des circuits ET 302. 5 Une fois que le décalage d'une unité qui vient d'être décrit est parachevé, l'absence d'autres sorties hors du circuit de retard 386, -du fait que la bascule A-L est restauré, déconditionne la porte ET 390, et les circuits ET antérieurement conditionnés par cette porte,- et les circuits ET 302, 308 et 314 sont conditionnés par le circuit dont le fonctionnement vient 10 d'être exposé, de telle sorte que le décalage normal dans les boucles 1 ou 1 ou 2 de la figure 7 recommence. Afin de garantir un fonctionnement approprié des circuits qu'ils commandent les circuits de retard 386 et 393 doivent être du type de circuit de mémoire qui fournit une sortie Dour un cycle de décalage complet aorès 15 le retard d'un cycle de décalage. Les circuits de retard remplissant ces conditions sont disoonibles dans le commerce mais ils peuvent égalerrent être fournis sous la forme d'une ou de plusieurs cellules d'un registre à décalage de la même construction que les registres de la classe. Dans ce cas, l'entrée du registre à décalage retardé enclenche ce registre dans 20 la valeur 1 qui est extraite après un cycle de décalage afin de fournir la sortie nécessaire. Par exemple, si des registres à décalage biphasés utilisant les commutateurs S-1 et S-2 et les circuits de décalage unidirectionnels associés de la figure 3, sont utilisés en tant que registre de classe, le retard en question peut correspondre à deux cellules, l'entrée de la 25 première de ces cellules étant fournie par les entrées de bits 1 alors que sa source d'excitation est en circuit, et oar des entrées de bits 0 alors que sa source d'excitation est coupée, lesdites entrées étant extraites de la seconde cellule lorsque celle-ci est commutée par le commutateur S-1 puis ensuite lorsqu'elle est commutée par le commutateur S-2. 30 Ainsi qu'il a été mentionné précédemment, les données peuvent être extraites dans les lignes d'entrée I/O par des circuits serrblabiés aux circuits d'entrée de la figure 3 cependant que les circuits ET 314 seront inhibés dans les lignes de données, de telle sorte que les données nouvellement fournies remplacent celles qui autrement auraient fait l'objet d'une recircu-35 lation en 1/0 Dar ces lignes. Lesdits circuits d'inMbition (non représentés] peuvent être constitués par les lignes séparées 354 qui conditionnent les circuits ET de données et de bits d'adresse, la ligne de conditionnemant des circuits ET de données passant par une porte ET dont l'autre borne est conditionnée par un signal d'écriture issu de l'unité utilisatrice 40 à travers un inverseur. Du fait que l'extraction hors des lignes de sortie des 71 44313 29 2119957 des données exige un déclare dans le cas de chaoue lecture, il peut s'avérer désirable de lire les bits de sortie des données dans une bascule enclenchée par un signal ACCORD à partir de laquelle ils sont lus par l'intermédiaire des circuits ET 346. g 5 Ainsi qu'il a déjà été mentionné précédemment, il peut s'avérer désira ble d'utiliser une seconde unité de comparaison d'adresses (ACU) qui comoare simultanément les adresses issues de A-SORTIE cependant que le ACU de la X8 figure 8 compare les adresses issues de la position I/O ce qui est immédiatement réalisable au prix d'une changement minime dans les circuits de commande per-18 mettant le fonctionnement simultané des deux unités ACU de telle sorte jU5j qu'un accord avec une adresse issue des lignes d'adresse entre les positions A^g et Agg et une accord avec les lignes A-SORTIE aient les mêmes conséquences que dans le cas de la figure 8. Les circuits de commande correspondant à la réalisation de registres 15 à décalage statique unidirectionnels de la figure 9 ne sont pas représentés du fait que ces circuits peuvent être quasi similaires à ceux de la figure 8, et en particulier si une seule unité ACU est utilisée. Dans cette réalisation, il est désirable de fournir un décalage additionnel dans la combinaison ENTREE/SORTIE B' dans un groupe de décalage [lignes 356, 357 et circuits 20 ET associés de la figure 8) si l'adresse demandée n'est pas positionnée à cet endroit, de telle sorte que la position dont l'accès a été le plus récent soit renvoyée dans la position ENTREE/SORTIE et ne soit pas décalé en A^ par le décalage de boucle 2 de la figure 9 produit par un accord issue de ASSORTIE (A-SORTIE de la figure 8], 25 Le nombre de positions contenu dans les groupes A et B ou A' et B' des figures 7 à 9 peut varier si on le désire, la seule modification exigée dans les circuits de commande étant le changement du compteur CNT de la figure 8 afin de rendre ce compteur compatible avec un nombre différent de positions contenu dans le groupe B ou B'. 30 Dans la réalisation de la figure 8, le retard d'un décalage du signal à adresser à l'unité utilisatrice dans la ligne ACCORD n'est pas nécessaire si l'adresse demandée est située dans les positions I/O ou B. Il a été prévu pour garantir que lorsque l'adresse demandée est dans l'une des positions A, l'unité utilisatrice n'écrit pas ou ne lit pas jusqu'à ce que la page 35 demandée ait été décalée du groupe A dans la position I/O. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, 40 sans pour autant sortir du cadre de ladite invention. 71 44313 30 2119957 REVENDICATIONS 1.- Unité de mémoire pour emmagasiner des signaux représentatifs de données et de leurs adresses, caractérisée en ce qu'elle comprend: plusieurs registres à décalage à plusieurs positions, chaque position contenant une page de signaux représentatifs de bits de données et de bits d'adresses, les bits de données d'une page étant aecessibles à une unité utilisatrice à partir d'une position d'accès, des moyens de décalage pour décaler des groupes de pages de position en position dans au moins une boucle de décalage qui inclut la position d'accès et dans au moins une boucle de décalage qui exclut la position d'accès, des moyens pour fournir des signaux représentatifs des bits d'adresse d'une page demandée par l'unité utilisatrice, des moyens aie détection pour déterminer la présence de la page demandée dans la position d'accès, des moyens pour permettre l'accès aux bits de données de la page demandée lorsqu'elle est dans la position d'accès, et des moyens de commande pour commander le décalage des pages dans les boucles respectives de telle sorte que les pages récemment accédées sont maintenues dans des positions pour être décalées successivement dans la position d'accès sur une base prioritaire par rapport aux autres pages, quand la page demandée n'est pas initialement dans cette position. 2.- Unité de mémoire selon la revendication 1, caractérisée en ce que les moyens de commande commandent la fin du décalage dans une bcucle comprenant la position d'accès quand la page demandée est dans la position d'accès. 3.- Unité de mémoire selon la revendication 1, caractérisée en ce que les moyens de détection comprennent une unité de comparaison. 4.- Unité de mémoire selon la revendication 2, caractérisée en ce que les moyens de décalage décalent un groupe de pages dans des directions opposées, en ce que les moyens de commande commandent le décalage du groupe de page dans une première direction dans une bcude de décalage comprenant la position d'accès, quand la page demandée n'est pas initialement dans la position d'accès, jusqu'à ce que la page demandée, si elle est dans ce groupe, soit décalée dans la position d'accès, en ce que les moyens de commande commandent alors le décalage des autres pages du groupe dans une seconde direction opposée dans une boccVe de décalage excluant la position d'accès jusqu'à ce que la page initialement dans la position d'accès soit dans la position qui a été 71 44313 31 2119957 décalée en premier dans la position d'accès pendant le décalage du groupe dans la première direction, et en ce que les moyens de commande commandent alors la fin du décalage dans la seconde direction. 5.- Unité de mémoire selon la revendication 4, caractérisée en ce que le ^ groupe de pages comprend toutes les pages de l'unité -de mémoire'. B.- Unité de mémoire selon la revendication 4, caractérisée en ce que les registres à décalage sont des registres à décalage statiques. 7.- Unité de mémoire selon la revendication 1, caractérisée en ce que les moyens de décalage décalent un premier groupe de page dans une première boucle 10 de décalage qui comprend la oosition d'accès, et un second groupe de paees dans une deuxième boucle de décalage qui exclut la position d'accès, et décalent simultanément les premier et second groupes de pages dans une troisième boucle de décalage qui comprend la position d'accès, en ce qu'elle comprend des mpyens de détection supplémentaires pour détecter la présence de la page 15 demandée dans une position de la seconde boucle hors de laouelle elle peut être décalée dans la position d'accès quand la troisième boucle est décalée, et pour fournir un signal indicatif de cette détection, et en ce que les moyens de commande, en réponse audit signal indicatif de détection, commandent la fin du décalage dans la deuxième boucle, le décalage dans la troisième 20 boucle ppur décaler la page demandée dans la position d'accès, le décalage de la page précédemment dans la ppsition d'accès dans une position de page du premier groupe, et le décalage d'une page du premier groupe dans une position de la deuxième boucle pour remplacer la page qui a été décalée dans la position d'accès. 25 8.- Unité de mémoire selon la revendication 7, caractérisée en ce que des moyens de commande cormandent la fin du décalage dans l'une ou l'autre des Dremière et troisième boucle auand la page demandée est décalée dans la position d'accès à partir d'une position de la boucle correspondante. 9.- Unité de mémoire selon la revendication 8, caractérisée en ce que les 30 movens de commande commandent le décalage simultané dans les première et seconde boucles. 10.- Unité de mémoire selon la revendication 7, caractérisée en ce que les movens de décalage décalent les pages du premier groupe autres que la pasre qui est dans la position d'accès dans une quatrième boucle de décalage qui 1 44 3ÏJ 32 2119957 exclut la position d'accès, et en ce que les moyens de commande couplent la quatrième boucle à la position d'accès pour constituer la première boucle.