Brevet FR2111861A1 — publié le 19720609

La présente invention concerne un dispositif à semiconducteur destiné au transfert d'un signal de travail d'un circuit de commande à un relais. Ses applications concernent principalement les télécommunications et l'électronique indus-5 trielle, car on utilise habituellement dans ces techniques des circuits de commande comprenant des transistors et constituant un circuit intégré, le relais étant du type électromagnétique. La commande d'un relais électromagnétique à l'aide d'un circuit de commande à semi-conducteur pose souvent certaines 10 difficultés. Par exemple,dans les centraux téléphoniques automa- ,à semi-conducteurs tiques, les circuits de commande/et les relais ont une borne nulle commune, les circuits k semi-conducteur étant mis sous tension à partir d'une borne dont le potentiel est égal à +5 volts,et les relais à partir d'une autre borne dont le potentiel 15 est de -48 volts, lin conséquence, le transfert du signal de commande nécessite une disposition spéciale qui assure le décalage nécessaire du potentiel pour le signal de commande. Les dispositifs connus destinés à remplir le rôle décrit, résolvent le problème du décalage nécessaire du potentiel du 20 signal de commande en employant des circuits comportant des composants passifs, par exemple des résistances et des diodes à avalanche. Ces circuits, qui sont par exemple du type représenté sur la figure 8b du volume 1 du n2 5 de Semiconductor Application Keport* Texas Instruments Limited, Bedford, Angleterre, pré-25 sentent cependant l'inconvénient d'avoir une dissipation d'énergie qui n'est pas négligeable dans les composants passifs. Le dispositif à semi-conducteur de l'invention supprime cet inconvénient et présente en plus l'avantage d'être un circuit intégré dont la totalité ou une partie peut être réalisée 30 sur le même substrat que le circuit de commande à semi-conducteur. Dans le dispositif de l'invention, les•composants passifs qui dissipent de l'énergie des dispositifs connus sont remplacés par un transistor à structure dite latérale, et le circuit est 35 particulièrement destiné à tirer avantage des caractéristiques des transistors du type latéral, en en réduisant les inconvénients, comme cela est bien connu des hommes du métier. Le 71 38420 2 2111861 transistor latéral peut permettre au circuit de fonctionner avec un ensemble différent de ce qu'on utilisait jusqu'à présent. Lors de la fabrication d'un transistor classique, on 5 applique ses électrodes sous forme de couches placées les unes sur les autres au cours de phases successives de diffusion,et on sait qu'au cours de ces phases de diffusion,on peut réaliser .autre simultanément un/transistor de type de conductivité opposé et à structure dite latérale, c'est-à-dire un transistor dont les 10 électrodes sont placées latéralement côte à côte. L'économie qu'on peut obtenir de cette manière, en ce qui concerne le nombre de phases de diffusion dans la fabrication des transistors de types opposés de conductivité, et appelés dans la suite transistorq&omplémentaire% a justifié les efforts qu'on a réa-15 lisés pour introduire les transistors latéraux dans les circuits où il est nécessaire d'utiliser des transistors complémentaires. On a ainsi adapté le transistor latéral à des circuits ayant une structure destinée d'une part à améliorer le facteur de gain en courant qui est normalement très faible et 20 d'autre part à isoler électriquement les zones d'électrodes du transistor des zones d'électrodes des autres transistors du même substrat-. Comme le décrit par exemple le brevet suédois n2 .que 325 963, cette structure a comme caractéristique / 1'émetteur et le collecteur du transistor latéral sont constitués par des zones 25 obtenues par diffusion dans une couche épitaxiale disposée sur le dont substrat et/le type de conductivité est opposé à celui du substrat, la couche épitaxiale formant la base du transistor latéral qui constitue un îlot électriquement isolé dans la couche épitaxiale et réalisé par diffusion d'un isolement dans ladite 30 couche, la zone du collecteur du transistor latéral ayant de préférence une forme annulaire et entourant la zone de l'émetteur. Bans le dispositif à semi-conducteur de l'invention, le transistor latéral n'est cependant pas adapté au circuit, mais le circuit est plutôt adapté aux caractéristiques du transistor 35 latéral en ce que l'isolement électrique des zones d'électrodes du transistor n'existe pas, non plus que l'avantage de disposer d'une couche épitaxiale ayant une conductivité d'un type opposé à * 71 38420 3 2111861ï à celui du substrat. Au contraire, il est avantageux de réaliser le transistor latéral sous sa forme la plus simple, l'émetteur et le collecteur étant disposés dans le substrat lui-même qui forme la base du transistor latéral. 5 D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, faite en référence au dessin annexé sur lequel : la figure 1 est une coupe d'un substrat dans lequel est réalisé un dispositif à semi-conducteur selon un mode de réali-10 sation préféré de l'invention j la figure 2 est une vue en plan de la face supérieure du substrat avec des couches métalliques; la figure 3 est un schéma électrique du dispositif à semi-conducteur ; et 15 la figure 4 est un schéma d'un circuit électrique suivant une variante. La figure 1 représente une coupe d'un substrat comprenant une plaque monocristalline de semi-conducteur de conductivité de .ne de type n. Dans le substrat 1, on/réalise pas/diffusion d'isolement, 20 et on ne dépose pas une couche épitaxiale, ce qui est' possi-ble,étant donné le circuit utilisé dans le dispositif de l'invention, comme on le verra dans la suite. On réalise deux régions de conductivité de type £ à l'aide des techniques connues de diffusion, dans le substrat 1, de manière à former une première zone 25 11 et une seconde zone 12, celle-ci entourant la première. La zone 12 comprend de plus une zone 13 de conductivité de type n. On applique aussi de manière connue une couche métallique 101 sous le substrat 1 de manière à le relier électriquement. Les zones 12 et 13 et le substrat 1 forment les électrodes 30 constituant la base, l'émetteur et le collecteur d'un transistor npn classique dont la base et l'émetteur sont diffusés dans des couches disposées l'une sur l'autre, alors que la zone 11, le substrat 1 et la zone 12 forment les électrodes d'émetteur, de base et de collecteur d'un transistor complémentaire 35 pnp Qr de structure latérale dont l'émetteur et le collecteur Li sont diffusés colatéralement l'un près de l'autre. Le facteur de gain en courant est normal pour le transistor Qj,, mais il est à 71 38420 4 2111861 1 d'autre part inférieur à, 1 pour le transistor Q . La figure 2 est une vue en plan de la face supérieure du substrat de la figure 1, comportant une couche isolante d'oxyde appliquée de manière connue. Cette couche comprend des 5 orifices par lesquels passent,d'une part,deux parties 111 et 131 d 1 une couche métallique appliquée sur la couche isolante -respectivement d'oxyde»qui sont reliées/aux électrodes d'émetteur des transistors et,d'autre part,une troisième partie 121 de la même couche métallique qui forme une connexion à faible ré-10 sistance entre la base du transistor Q^- et le collecteur du transistor Q, dans la zone 12. Les^ métallisations 111 et 131 recou- /d'émetteurs vrent totalement les zones/sous-jacentes 11 et 13. La metalli-sation 121 recouvre cependant la zone 12 uniquement en partie, et elle n'est pas absolument nécessaire pour le fonctionnement 15 du dispositif à semi-conducteur. La figure 3 représente un schéma électrique utilisé avec le dispositif de l'invention. Les références du schéma sont les mêmes que celles qu'on a utiliséesyfjusqu'à présent. Les bornes d'entree/de sortie du circuit comprennent les connexions d'emet-^ 20 teur 111 et 131 des transistors et et la connexion 101/est commune aux deux transistors. La connexion 111 du transistor est reliée à une borne de commande d'un circuit S de commande à connexion semi-conducteur, mis sous tension par une source , alors que la/ d'émetteur 131 du transistor Q^- est monté en série avec un relais 25 H relié à une seconde source de tension dont la polarité, par rapport au pôle commun des sources de tension, est opposée à la polarité de la première source . Le rôle de ce circuit est de transférer de manière simple et avec une faible dissipation d'énergie, un signal de travail 30 du circuit S au relais R. Le signal de travail est sous forme binaire et les transistors conduisent ou ne conduisent pas. Le circuit utilisé dans le dispositif de l'invention assure la conduction ou la non-conduction simultanées des transistors et , si bien que la dissipation d'énergie dans le circuit est négli-35 geable lorsque le relais n'est pas excité. On suppose que ce dernier doit être dans cet état inactif la plupart du temps. A 71 38420 5 21118611 Le transistor ne comprend pas de diffusion d'isolement ni de couche épitaxiale, si bien que la fabrication du circuit est simple et peu coûteuse. Son facteur de gain en courant est évidemment faible, mais lorsque le transistor QT 5 ne conduit pas dans un état binaire du signal de commande, son facteur de gain en courant est évidemment insignifiant. Lorsque le transistor conduit dans le second état binaire du signal de commande, la dissipation d'énergie, du fait de la valeur exceptionnellement faible du facteur de gain en courant, est de 10 même insignifiante, car la dissipation principale dans le circuit se produit dang4e transistor Qg relié au relais R. En ce qui concerne l'isolement électrique qui, dans le cas d'une struc-trure classique de transistor Q^> aurait été réalisé entre la base et le collecteur d'une partit d'autre part le collecteur 15 et la base du transistor Q^, il faut noter sur le schéma de la figure 3 que cet isolement ne fournirait aucun avantage, car on suppose que les électrodes sont reliées électriquement l'une a l'autre. Le circuit convient particulièrement bien aux caractéristiques du transistor latéral sous sa forme la plus simple, 20 sans couche épitaxiale. La conception du circuit s'appuie sur le lorsque des composants passifs assurant un décala ge/dans le transfert d'un signal binaire sont remplacés par un transistor, on peut obtenir une dissipation d'énergie plus faible, même lorsque le facteur de gain en courant du transistor 25 est bien inférieur à 1 , si le transistor ne conduit pas dans l'état du signal qui correspond à la plus grande partie du tempsy et conduit dans l'autre état du signal. Comme le facteur de gain en courant du transistor n'est pas essentiel au fonctionnement du circuit et pour sa dissipation totale d'énergie, on 30 peut choisir la structure la plus simple et en conséquence le procédé de fabrication le plus simple pour le transistor Q^. La figure 4 représente une variante du schéma de l'invention. Le transistor npn est monté dans une configuration en cascade à charge d'émetteur avec un second transistor npn Qjj 35 relié au relais R et, en conséquence, il provoque l'essentiel de la dissipation d'énergie du circuit. Les deux transistors et sont réalisés de manière à donner ensemble un gain élevé en 71 38420 6 2111861 1 courant, ce qui explique la mise en place des résistances et R2 qui permettent au relais R de ne fonctionner qu'au-delà d'un seuil choisi pour la tension d'entrée du circuit, si bien qu'un fonctionnement erroné du relais R,lors du passage d'une 5 tension parasite, n'est pas possible. La dissipation d'énergie due aux résistances R^ et R^ est insignifiante, car les tensions et courants associés sont faibles lors du fonctionnement, et négligeables lors de l'arrêt du relais R. Le transistor Qjj est réalisé convenablement au cours des mimes phases de diffu-10 sion que le transistor Qg, mais avec des surfaces de base et d'émetteur plus importantes que celles de celui-ci. Simultané- v ment /la diffusion de la base des transistors, on peut réaliser de manière connue la diffusion des résistances-R^ et R^. Il est possible d'utiliser certaines variantes tout en 15 restant dans le cadre de l'invention. Par exemple, on peut diviser la zone 12 de la figure 1 en deux zones, une pour le collecteur du transistor et l'autre pour la base du transistor Qjç, et dans ce cas la couche métallique 121 assure la connexion nécessaire. De plus, on peut réaliser le transistor dans le 20 même substrat que le circuit S, bien qu'on puisse aussi réaliser le transistor et éventuellement le transistor Ôjj ,et les résistances R^ et R^ dans le substrat,puis les séparer par découpe du substrat ; il est aussi possible de fabriquer un.substrat séparé monté dans un boîtier avec des connexions à souder 25 auxcontactsdu relais R. Cette dernière façon de procéder présente l'avantage que les tensions parasites dues au courant de commande qui traverse le relais R,n'existent qu'à une certaine distance du circuit S. L'invention n'est pas limitée au substrat à conduction n 30 et au transistor latéral de type pnp, mais elle concerne aussi le cas inverse qui implique l'inversion des types de conductivité indiqué sur la figure 1. Contrairement au procédé classique de fabrication selon lequel on forme des zones d'émetteur et de collecteur du tran-35 sistor latéral dans une couche épitaxiale disposée sur le substrat, la conductivité du substrat étant opposée à celle des zones, et selon lequel on réalise une diffusion d'isolement, si 71 38420 7 2111861 1 bien que le transistor latéral forme un îlot isolé, l'invention rend possible, dans une de ses variantes, l'utilisation d'un substrat 1 de la figure 1 portant une couche épitaxiale ayant le même type de conductivité que le substrat, les zones 5 11, 12 et 13 de la figure tyétant disposées sans diffusion d'isolement. La conductivité du substrat et celles des zones 11, 12 et 13 sont dans ce cas des types indiqués sur la figure 1,et les métallisations 101, 111, 121 et 131 sont disposées comme représenté sur les figures 1 et 2 respectivement. Cette variante de 10 l'invention ne change rien d'important quant au transistor latéral Q^, mais elle^grjîsente l'avantage déjà connu que le transistor Qjr a une/faible résistance de collecteur, si bien que la dissipation totale d'énergie dans le circuit est très réduite. 15 II est bien entendu que l'invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses éléments constitutifs sans pour autant sortir du cadre de l'invention, qui esï défini dans les revendications annexées. 71 384?0 * 21118611 REVENDICATIONS 1 . Dispositif k semi-conducteur destiné au transfert d'un signal de travail d'un circuit de commande mis sous tension par une première source de tension à un relais mis sous 5 tension par une seconde source, les polarités des tensions des deux sources étant opposées par rapport à un pôle nul commun, ledit dispositif étant caractérisé en ce qu'il comprend un premier transistor dont le collecteur, la base et l'émetteur sont disposés en couches superposées, l'électrode d'émetteur étant 10 montée en série avec le relais et un second pôle de la seconde source de tension, un second transistor dont le type de conduc- base tivité est opposé à celui du premier transistor, le collecteur ,1a/ et l'émetteur du second transistor étant disposés latéralement l'un près de l'autre dans un substrat monocristallin, l'élec-15 trode de base étant formée par le substrat, l'émetteur étant relié à une sortie de commande du circuit de commande, et deux connexions électriques entre la base du premier transistor et le collecteur du second, et entre le collecteur du premier et la base du second, cette seconde connexion étant reliée au pôle com-20 mun aux sources de tension. 2. Dispositif selon la revendication 1, caractérisé en ce que le premier transistor est disposé dans le substrat du second. 3. Dispositif selon la revendication 2, caractérisé en 25 ce que la base du premier transistor et le collecteur du second sont placés dans une même zone du substrat.