Brevet FR2116474A1 — publié le 19720713

*t31M i 2116W La présente invention concerne un modulateur delta pour convertir un signal d'entrée analogique en signal de sortie numérique, comprenant un comparateur pour comparer le signal d'entrée analogique et un signal de rétro-action et pour engendrer un si-5 gnal de sortie indicatif de la différence d'amplitude des signaux analogiques d'entrée et du signal de rétro-action, un générateur d'impulsions d'échantillonnage pour engendrer des impulsions d'échantillonnage à une cadence fg , et un quantificateur répondant conjointement à la sortie du comparateur et du générateur 10 d'impulsions d'échantillonnage pour engendrer des signaux numériques de sortie. Dans un modulateur.delta non adaptatif à une seule valeur d'échelon,un signal analogique d'entrée devant être codé et transmis se trouve échantillonné à la cadence fg. L'échantil-15 Ion est ensuite comparé à la sortie d'un intégrateur qui se trouve commandé par les impulsions numériques positives et négatives transmises. Les impulsions transmises, lorsqu'elles sont réinjectées dans l'intégrateur, augmentent ou diminuent la sortie de l'intégrateur par échelons discrets de valeur unique. En raison 20 de cette valeur unique des échelons, un des inconvénients inhérents des modulateurs delta non adaptatifs classiques est une inaptitude à suivre un signal analogique d'entrée dont la variation d'amplitude d'un instant d'échantillonnage à l'autre dépasse la valeur de l'échelon . Cette inaptitude à suivre un signal 25 analogique à variation rapide entraîne une distorsion par surcharge de pente. Une telle distorsion ne peut être corrigée d'une façon satisfaisante en augmentant simplement la valeur de l'échelon puisqu'il résulterait alors un accroissement du bruit de quantification pour les amplitudes du signal analogique d'entrée les plus 30 faibles. C'est pourquoi, malgré sa structure de circuit simple, le modulateur delta non adaptatif conserve le désavantage de nécessiter une cadence d'échantillonnage élevée qui, à son tour, nécessite une largeur de canal large. Le modulateur delta adaptatif discret obvie aux limi-35 tations du modulateur delta non adaptatif par le fait qu'il répond automatiquement à des variations des paramètres du signal d'entrée. Le modulateur delta adaptatif discret surveille le signal numérique de sortie et, en réponse, il modifie la valeur de l'échelon de l'intégrateur et partant l'amplitude du signal 40 de rétro-action. En conséquence, une pente du signal analogique 71 2 2116^7^ d'entrée, supérieure à Quoique les modulateurs delta adaptatifs discrets éliminent essentiellement les problèmes de surcharge de pente et la nécessité d'une cadence d'échantillonnage élevée, ce type de mo-15 dulateur delta requiert des circuits de rétro-action analogiques complexes difficiles à réaliser sous forme de circuits intégrés et qui nécessitent plusieurs réglages précis. En d'autres mots, le modulateur delta adaptatif discret classique exige un réglage serré des tolérances afin d'assurer que les diverses valeurs 20 d'échelon crQ... CT^... CT^ soient dans des rapports corrects. L'invention a donc pour objet un modulateur delta adaptatif discret perfectionné, qui ne présente pas les inconvénients évoqués ci-dessus. Le modulateur delta selon l'invention se caractérise 25 par un générateur d'impulsions qui répond au signal numérique de sortie e t engendre des impulsions à la cadence ft supérieure ou égale a la cadence f_ des impulsions d'échantillonnage, et un circuit intégrateur qui répond au signal numérique de sortie et aux impulsions de cadence f^ et engendre le signal de rétro-ac-30 tion. Selon l'invention, le circuit intégrateur est un intégrateur analogique à une seule valeur d'échelon de variation, ayant une valeur d'échelon de base Suivant un exemple de forme de réalisation, le modulateur delta selon l'invention comprend un comparateur, une bascule, un générateur d'impulsions d'échantillonnage travaillant à la 40 cadence fs, des premier et second circuits logiques, un circuit 71 kZVik 3 2116't7^ intégrateur de rétro-action, un circuit logique d'adaptation, un compteur, un sélecteur de cadence d'impulsions travaillant à la cadence et une source de signaux d'horloge à cadence élevée travaillant à la cadence f^max* 5 Le circuit logique d'adaptation qui répond au signal numérique obtenu à la sortie de la bascule, contrôle le contenu du compteur. Celui-ci détermine alors quelle sous-fréquence f^ de la source de signaux d'horloge se trouve émise par le sélecteur de cadence d'impulsions. Les circuits logiques, qui répondent 10 conjointement au signal transmis par ledit sélecteur à la cadence ffc et aux sorties complémentaires de la bascule à la cadence fs, fournissent à l'intégrateur un nombre entier d'impulsions donné par le rapport k = f^/f . La sortie de l'intégrateur, qui est le signal de rétro-action, et le signal analogique d'entrée sont 15 alors appliqués au comparateur. Enfin, la sortie du comparateur et la sortie du générateur d'impulsions d'échantillonnage à la cadence f excitent les entrées complémentaires de la bascule. o Par conséquent, l'échelon (7^ du signal de rétro-action est déterminé par le produit de l'échelon de base Le modulateur delta selon l'invention peut comprendre un comparateur, un quantificateur, un intégrateur de rétro-ac-tion analogique à une seule valeur d'échelon de variation, un générateur d'impulsions d'échantillonnage variable travaillant à 25 la cadence f , et un générateur d'impulsions programmable travail-lant à la cadence ft w par k = f./f , produit le signal de rétro-action. Celui-ci et le w S signal analogique d'entrée sont alors appliqués au comparateur. Enfin, la sortie du comparateur et la sortie du sélecteur travaillant à la cadence f excitent le quantificateur. L'échelon c5j^ du 40 signal de rétro-action est dès lors déterminé par le produit de 71 43144 4 2116474 l'échelon de base Le modulateur delta adaptatif discret selon l'invention présente l'avantage de procurer les propriétés d'un modula-5 teur delta complexe tout en ayant une structure de Circuit simple comparable à celle d'un modulateur delta non adaptatif classique. De plus, il peut être aisément réalisé sous forme de circuit intégré puisque plusieurs fonctions qui étaientantérieurement exécutées sous forme analogique se trouvent ici exécutées sous forme nurné-10 rique. D'autre part, il requiert un intégrateur de rétro-action analogique à une seule valeur d'échelon de variation au lieu d'un intégrateur complexe et il n'exige qu'une cadence d'échantillonnage relativement faible et par conséquent un canal de transmission de faible largeur. 15 Les valeurs des échelons et le nombre de valeurs d'échelon distinctes peuvent être aisément réglées en modifiant un générateur d'impulsions programmable. La valeur des échelons et la cadence d'échantillonnage peuvent être variées d'après une caractéristique quelconque du signal analogique d'entrée. 20 L'intégrateur de rétro-action analogique se trouve puisé à une cadence supérieure ou égale à la cadence d'échantillonnage. D'autre part, les diverses valeurs d'échelon peuvent être réglées automatiquement et le nombre des valeurs d'échelon 25 distinctes est déterminé par le rapport entre la cadence de pulsation de l'intégrateur et la cadence d'échantillonnage. L'invention apparaîtra plus clairement à la lecture de la description qui va suivre, faite en regard des dessins joints sur lesquels: 30 la figure 1 est un schéma synoptique d'un modulateur delta non adaptatif selon la technique antérieure; la figure 2 est un diagramme montrant le signal analogique d'entrée et le signal de rétro-action correspondant; la figure 3 est un schéma synoptique d'un modulateur delta adapta-35 tif discret classique; la figure 4 est un diagramme montrant le signal analogique d'entrée et le signal de rétro-action correspondant; la figure 5 est un schéma synoptique d'un modulateur delta adaptatif discret selon l'invention; 40 la figure 6 est un diagramme montrant le signal analogique d'entrée 71 43144 5 2116474 et le signal de rétro-action correspondant; la figure 7 est un schéma d'un premier exemple de forme de réalisation d'un modulateur delta selon l'invention; la figure 8 est un schéma d'un second exemple de forme de réalisa-5 tion d'un modulateur delta selon l'invention. Le modulateur delta non adaptatif selon la technique antérieure, représenté à la figure 9, comprend le comparateur 1, le quantificateur 2, le générateur d'impulsions d'échantillonnage 3 travaillant à la cadence fs, un dispositif amplificateur 4 20 et un intégrateur de rétro-action 5- La combinaison de l'amplificateur 4 et de l'intégrateur 5 peut être considérée comme un intégrateur analogique à échelons de valeur unique. On supposera à titre d'exemple que le signal analogique d'entrée est l'onde uniforme Ein illustrée à la figure 2. Le générateur 3 envoie au 15 quantificateur 2 des impulsions à la cadence fs, le quantificateur fournissant des impulsions unitaires positives ou négatives pour chaque impulsion du générateur 3. Le signal numérique Eg à la sortie du quantificateur 2 est amplifié de la quantité fixe dans l'amplificateur 4. Le signal amplifié E^ est alors appliqué 20 à l'intégrateur 5 dont la sortie E^ est appliquée à l'entrée négative du comparateur 1. Celui-ci compare les signaux Ein et E^, fournissant un signal E-j_ dont la polarité est déterminée par le sens de la différence Ein - E^. La sortie E-^ du comparateur est appliquée au quantificateur 2 qui fournit une impulsion unitaire 25 positive lorsque le signal de différence E^ est négatif. En conséquence, le comparateur 1 détermine à chaque instant d'échantillonnage, c'est-à-dire chaque fois que le générateur 3 envoie une impulsion d'échantillonnage, si l'impulsion envoyée par le quantificateur 2 est positive ou négative et une telle détermination dé-30 pend du signal de rétro-action E^ obtenu de l'intégrateur 5. L'é-chantillcnnage du signal analogique d'entrée Ein se produit par conséquent à intervalles périodiques déterminés par les impulsions du générateur 3. La figure 2 illustre la forme du signal analogique d'en-35 trée Ein et le signal de rétro-action E^. Comme indiqué plus haut, pour chaque impulsion unitaire positive fournie par le quantificateur 2, la sortie E^ de l'intégrateur 5 augmente d'un échelon 71 43144 6 2116474 chaque intervalle d'échantillonnage. Dans le circuit de la figure 1, le signal numérique Eg indique simplement le sens de variation du signal analogique Ein à chaque instant d'échantillonnage, et non point la grandeur 5 réelle de la variation. Comme le signal de rétro-action E^ ne peut varier que d'un échelon (T par impulsion d'échantillonnage, le signal de rétro-action ne peut suivre le signal E^n de près lorsque celui-ci varie rapidement. La pente la plus grande _E^n(t)^J que peut reproduire un tel dispositif est celle pour laquelle une 10 variation d'un échelon dernier symbole représentant la dérivée du signal analogique d'entrée par rapport au temps. Un exemple de surcharge de pente est 15 montré à la figure 2. Un désavantage sérieux du modulateur delta non adaptatif class^ }ue est donc son inaptitude à suivre des signaux analogiques à variations rapides. Un procédé classique bien connu est de supprimer la transmission des impulsions négatives sans affecter la structure logi-20 que du récepteur. La figure 3 illustre un modulateur delta adaptatif discret selon la technique antérieure. Il comprend un comparateur 6, un quantificateur 7, un générateur d'impulsions d'échantillonnage 8 travaillant à la cadence fs, un circuit logique d'adaptation9, 25 un commutateur 10, des dispositifs amplificateurs lia... lin, et un intégrateur 12. Bien que le comparateur 6, le quantificateur 7 et le générateur d'impulsions d'échantillonnage 8 fonctionnent de la même manière que les organes correspondants du montage de la figure 1, le présent circuit comprend essentiellement un cir-30 cuit de rétro-action analogique à échelons variables au lieu d'un circuit de rétro-action analogique à échelons de valeur unique. Dans ce circuit, le circuit logique 9 répond au signal numérique Ey et commande le commutateur 10. Celui-ci applique le signal numérique au dispositif amplificateur approprié 11^ qui l'amplifie 35 par le facteur La sortie du dispositif 11^ est appliquée à l'intégrateur 12 sous forme de valeur d'échelon K^0"o, puisque le signal numérique consiste en impulsions unitaires positives et négatives. Enfin, la sortie de l'intégrateur 12 est appliquée à l'entrée négative du comparateur 6. En d'autres mots, le circuit 71 43144 7 2116474 a une capacité adaptative donnée par l'expression Kjç^^s' le facteur KkC0 étant le facteur de gain particulier choisi par le commutateur 10. En général, cC et f_ sont supposés constants. o s Le circuit logique d'adaptation tel que décrit ici est bien con-5 nu dans le domaine de l'art. Dans le modulateur delta adaptatif discret représenté à la figure 3, le commutateur 10 choisit en fait un gain par lequel sera multipDié le signal numérique Ey. Ce choix du gain se fait par le circuit logique d'adaptation 9 et il est basé sur des 10 observations de la séquence d'impulsions unitaires positives et négatives constituant le signal numérique Ey. Par exemple, lorsqu'il existe une courbe de distorsion de pente initiale telle que celle de la figure 4, le signal Ey est une séquence d'impulsions unitaires positives. En réponse à cette séquence, le commuta-15 teur 10 sélectionne un gain K-^ même lorsqu'une source commune pour 35 La figure 5 illustre un modulateur delta adaptatif discret selon l'invention. Ce modulateur comprend un comparateur 13, un quantificateur 14, un générateur d'impulsions d'échantillonnage 15 travaillant à la cadence f, un générateur d'impul-sions programmable 16 travaillant à la cadence ft, un dispositif 40 de gain ou amplificateur 17 et un intégrateur 18. Plusieurs 71 43144 « 2116474 composants de ce circuit sont essentiellement les mêmes et fonctionnent essentiellement de la même manière que ceux des montages classiques des figures 1 et 3, sauf que l'intégrateur 18 est puisé à une cadence autre que la cadence d'échantillonnage fè. La 5 cadence à laquelle est puisé l'intégrateur 18 est appelée cadence de basculement f^. On rappellera que le quantificateur 2 sur la figure 1 fournit le signal numérique à l'intégrateur 5 à une cadence déterminée par le générateur d'impulsions d'échantillonnage 3. En 10 conséquence, la sortie de l'intégrateur 5 varie de l'échelon de base $~Q uniquement une fois pendant chaque intervalle d'échantil-. lonnage. Dans le circuit de la figure 5, toutefois, même lorsque le quantificateur 14 fournit le signal numérique de sortie à l'intégrateur 18 à la cadence d'échantillonnage f_, la sortie de l'in-15 tégrateur 18, qui est le signal de rétro-action, varie de la valeur "de l'échelon " un nombre entier k de fois pendant chaque intervalle d'échantillonnage. A. titre d'exemplé, on supposera une cadence d'échantillonnage fg = 50 kHz et que la cadence de basculement ffc est telle 20 que fs^ ft ^ftmax = 12,8 MHz. Si /) =*tmax/rs, on a h » 256. Le nombre k d'impulsions d'horloge du générateur 16 qui peuvent être appliquées à l'intégrateur 18 pendant une période d'échantillonnage quelconque s'étend par conséquent de 1 à 256. Sur la figure 6 qui montre le signal de rét.ro-action E-^g, on peut voir aisé-25 ment que l'intégrateur 18 est puisé avec la polarité positive une fois pendant l'intervalle 1, deux fois pendant l'intervalle 2, quatre fois pendant l'intervalle 3, et huit fois pendant l'intervalle 4. En conséquence, dans es cas,l'accroissement du signal de rétro-action pendant les intervalles 1 à 4 est pondéré en bi-30 naire et a les valeurs 13"o, 2tTQ, 4c et 8C"o, respectivement. En fait, 256 valeurs possibles d'échelon sont disponibles dans le présent montage, ce qui est beaucoup plus que le nombre disponible de valeurs d'échelon dans les dispositifs classiques. Le nombre d'impulsions d'horloge disponibles à l'intégrateur 18 pendant 35 une période d'échantillonnage quelconque peut dépendre du signal numérique E^ et du circuit particulier utilisé pour suivre celui-ci. On remarquera que le générateur 16 peut être partagé simultanément par plusieurs modulateurs delta adaptatifs discrets 40 afin de fournir le nombre correct d'impulsions aux intégrateurs 71 43144 9 2116474 respectifs. Un simple circuit de logique qui répond au signal numérique correspondant peut être utilisé. Dans une certaine mesure, cela réduit la complexité par canal. La figure 7 est un schéma dTun premier exemple de 5 forme de réalisation d'un dispositif selon l'invention. La bascule 20 correspond au quantificateur 14. Les circuits 22 et 23 et l'intégrateur 28, en combinaison, correspondent à l'intégrateur 18 et au dispositif de gain 17. Le circuit logique d'adaptation 24, le compteur 25, le sélecteur de cadence d'impulsions 26 et la 10 source d'impulsions d'horloge 27 travaillant à la cadence f-tmax' en combinaison, correspondent au générateur 16. La bascule 20 exécute la fonction d'échantillonnage et les circuits 22 et 23 commandent l'intégrateur 28. On peut voir aisément que les circuits 22 et 23 ne sont pas commandés exclusivement par la sortie 15 du générateur 21 par l'intermédiaire de la bascule 20. Le comparateur 19 amplifie la différence E^n- E2g qui est ensuite échantillonnée par la bascule 20 afin de fournir le signal numérique de sortie E2q, qui est une séquence d'impulsions unitaires positives et négatives 20 Le circuit 23 fournit une impulsion positive à l'intégrateur 28 lorsque = +1 et le circuit 22 fournit une impulsion négative lorsque )^n=-l. Ce processus d'intégration, qui résulte en l'application d'une quantité de charge au condensateur Cj de l'intégrateur 28, est bien connu. En fait, lors-25 que j^n = +1 ou -1, une quantité de charge contrôlée, indépendante de Egg, est ajoutée au condensateur C-j- ou en est soustraite. Le transfert de charge est achevé en quelques nanosecondes et la variation de E2g est par conséquent indépendante des largeurs des impulsions des circuits 22 et 23. Ce processus d'intégration évite 30 les variations des valeurs d'échelon dues aux fluctuations des signaux d'horloge dans le circuit. Le signal de rétro-action E2g présente dès lors l'apparence d'une courbe en gradins comme le montre la figure 6. On se rappellera que la bascule 20 échantillonne la 35 sortie E^ du comparateur pour fournir la séquence ^n. Si le signal analogique Ein a une pente plus grande que /0fs, ls séquence satisfait à la relation suivante : *n ' ^ti-1" ^n-2 " >n-3 " (séquence A) Une telle séquence traduit l'occurrence d'une surcharge dé pente 71 43144 10 2116474 et la longueur de la séquence A. peut être établie en sorte de fournir une mesure de la sévérité de la surcharge. Toutefois, si le signal analogique E^n varie à une cadence très lente, la séquence tend à alterner et devient : 5 h = ~^n-l= yn-2 = ^n-3 = (séquence B) En conséquence, dans le modulateur delta de la figure 7, le circuit logique d'adaptation 24 détecte les séquences A et B, et lorsque l'une d'elles se trouve détectée, il incrémente ou diminue le contenu du compteur 25. Le circuit logique 24 est bien 10 connu dans le domaine de l'art et a été décrit en se référant à la figure 3. On se rappellera que le circuit logique d'adaptation 9 sur celle-ci répond au signal numérique Ey et commande la sélection d'un échelon Kj^o par le commutateur 10. Toutefois, le circuit logique d'adaptation 24 répond au signal numérique E2q 15 afin de commander le contenu du compteur 25. La sortie de celui-ci est alors utilisée pour sélectionner le nombre d'impulsions d'horloge de cadence ftmax que doit envoyer le sélecteur 26 à la cadence f^ pendant la période d'échantillonnage l/fs- Le circuit logique d'adaptation 24 indique par conséquent au compteur 25 20 quel doit être l'échelon suivant c'est-à-dire le nombre k d'impulsions devant être appliquées à l'intégrateur 2Ê par le sélecteur 26. Les circuits 22 et 23 répondent à la sortie du sélecteur 26 et font en sorte que l'intégrateur 20 se charge ou se 25 décharge de façon continue ou se charge et se décharge alternativement un nombre entier de fois pendant chaque période d'échantillonnage l/fs d'après l'occurrence de l'une ou l'autre des séquences A et B. En conséquence, le modulateur de la figure 7 peut suivre des signaux analogiques d'entrée variant rapidement, tout 30 en assurant un codage à résolution élevée de signaux analogiques d'entrée variant lentement. Le nombre n et les valeurs des échelons distincts peuvent également être usuellement modifiés sans modification dans le comparateur 19, dans la bascule 20, dans les circuits 22 et 23, et dans l'intégrateur 2ê. 35 Le circuit de la figure 7 peut être réalisé en prati que de plusieurs façons suivant les besoins individuels. Par exemple, afin de réduire les problèmes de synchronisation la sortie de la source 27 à la cadence ftmax peut être divisée dans un circuit diviseur de fréquence ayant un diviseur approprié afin 6 de fournir la cadence d'échantillonnage *s. Par conséquent, un 71 43144 11 2116474 générateur d'impulsions d'échantillonnage séparé 21 n'est point nécessaire. En variante, la sortie du générateur 21 à la cadence fs peut être multipliée dans un circuit multiplicateur de fréquence ayant un facteur de multiplication approprié afin de four-5 nir la cadence d'horloge Dans un tel cas, une source d'hor loge 27 séparée n'est point nécessaire. Le sélecteur de cadence d'impulsions 26 pourrait également être un multiplicateur de cadence binaire, auquel cas le nombre k d'impulsions d'horloge ainsi fournies pendant une période d'échantillonnage quelconque 10 pourrait être un nombre quelconque compris dans la gamme allant de 1 à X=ftmax/fs où ftmax est cadence de la source d'horloge 27. En général, la cadence ftmax est déterminée par la cadence de basculement maximale de l'intégrateur 28. En conséquence, les échelons possibles sont où l-^k^À. Les multiplicateurs de 15 cadence binaires, comme dit plus haut, sont bien connus. De plus, le compteur 25 peut être un compteur binaire tel que le nombre k d'impulsions d'horloge fournies par le sélecteur 26 pendant une période d'échantillonnage quelconque soit une puissance de 2 allant jusqu'à ftraax* En conséquence, les échelons possibles sont 20 = 2^0^, où O^k^logg/L Chaque fois que la dernière série de valeurs d'échelon se trouve utilisée il s'établit une adaptation exponentielle. Enfin, bien qu'il ne soit guère utilisé en général, une valeur d'échelon 0C"o pourrait être incluse dans l'une quelconque des séries 0"^ ci-dessus afin de réduire le bruit de quantifi-25 cation sur canal libre. La figure 8 est un schéma d'une seconde forme de réalisation d'un modulateur delta adaptatif discret selon l'invention. Ce modulateur comprend un comparateur 29, un quantificateur 30, un dispositif de gain 35, un intégrateur 36, un généra-30 teur d'impulsions d'échantillonnage 41 et un générateur d'impulsions programmable 42. Ce circuit est similaire à celui de la figure 7 sauf que la cadence d'impulsions d'échantillonnage effective ainsi que la cadence d'impulsions de basculement sont rendues adaptatives. Ainsi, la source 40 travaillant à la caden-35 ce f„__v fournit des impulsions au sélecteur 39 plutôt que direc- snioX tement au quantificateur 30. Le nombre entier d'impulsions émises par le sélecteur 39 à la cadence f est ensuite commandé par le circuit logique d'adaptation 37 et le compteur 38 en réponse au signal numérique E^q d'une manière similaire à celle déjà.décrite. 40 Par conséquent, ce circuit peut être considéré comme un modulateur 71 431 44 12 2116474 delta adaptatif discret avec une horloge d'échantillonnage adaptative puisque la cadence f à laquelle travaille le sélecteur 39 O est déterminée par le signal numérique de sortie. Il faut noter que la plupart des circuits classiques de modulateur delta tra-5 vaille à une cadence d'échantillonnage fg constante. On voit sur la figure 8 que le quantificateur 30 pourrait comprendre la bascule 20 et que le dispositif de gain 35 et l'intégrateur 36 pourraient comprendre la combinaison des circuits 22 et 23 et l'intégrateur 28 de la figure 7. Enfin, le sélecteur 39 pourrait com-10 prendre un multiplicateur de cadence binaire. 71 13 2116474 REVENDICATIONS 1. Modulateur delta pour convertir un signal analogique d'entrée en signal numérique de sortie, comprenant un comparateur pour comparer le signal analogique d'entrée st un signal de rétroaction et pour engendrer un signal ds sortie indicatif de la dif- 5 férence d'amplitude des signaux analogiques d'entrée et du signal de rétro-action, un générateur d'impulsions d'échantillonnage pour engendrer des impulsions d'échantillonnage à une cadence fs, et un quantificateur répondant conjointement à la sortie du comparateur et du générateur d'impulsions d'échantillonnage pour 10 engendrer des signaux de sortie numériques, caractérisé en ce qu'il comprend un générateur d'impulsions(16) qui répond au signal numérique de sortie et engendre des impulsions à la cadence f^ supérieure ou égale à la cadence ÎQ des impulsions d'échantillonnage, et un circuit intégrateur qui répond au signal numérique de 15 sortie et aux impulsions de cadence ft et engendre le signal de rétro-action. 2. Modulateur delta selon la revendication 1, caractérisé en ce que le circuit intégrateur est un intégrateur analogique à une seule valeur d'échelon de variation, ayant une valeur 20 d'échelon de base 3. Modulateur delta selon l'une quelconque des revendi-25 cations 1 et 2, caractérisé en ce que le générateur d'impulsions comprend un circuit compteur (25), un circuit logique d'adaptation (24) répondant au signal numérique de sortie afin de commander le contenu du circuit compteur, une source de signaux d'horloge (27)pour engendrer des impulsions à la cadence constan-30 te ftTnax supérieure ou égale à la cadence ft, et un sélecteur de cadence d'impulsions (26) répondant à la source de signaux d'horloge et au circuit compteur afin d'émettre à la cadence f^ le nombre k d'impulsions, égal numériquement au contenu du circuit compteur. 35 4. Modulateur delta selon la revendication 3, caracté risé en ce que le sélecteur de cadence d'impulsions est un multiplicateur de cadence binaire produis a n t. pendant l'intervalle l/fs le nombre k d'impulsions s'étendant de 1 à ^max^s" 5. Modulateur delta selon la revendication 3, 71 43144 14 2116474 caractérisé en ce que le circuit compteur est un compteur bihaire dont le contenu varie de 1 à ftmay/fs par puissances de deux.