Brevet FR2123393A1 — publié le 19720908

, 2123393 La présente invention concerne les convertisseurs analogiques digitaux. L'une des techniques standards pour assurer la conversion analogique digitale consiste à engendrer une onde en forme de rampe, habituellement par intégration d'un signal de référence, et à comparer l'amplitude de l'onde en forme de 5 rampe avec l'amplitude du signal analogique. Quand les signaux à comparer sont égaux, le comparateur d'amplitude délivre un signal de sortie, de telle sorte qu'on en dérive une mesure du temps compris entre le départ de la rampe et le signal de sortie du comparateur. Cette durée est proportionnelle à l'amplitude du signal et est utilisée pour engendrer un signal digital approprié, par exem-10 pie à partir du compteur qui démarre en même temps que la rampe et qui est arrêté quand le comparateur délivre son signal de sortie. Une telle technique peut conduire à des difficultés quand on manipule des signaux analogiques qui peuvent être positifs ou négatifs. En conséquence ,1a présente invention a pour ohjet de proposer un convertis- 15 seur analogique digital dans lequel les difficultés résultant de l'utilisation 16 de la technique connue,mentionnée ci-dessus, sont au moins minimisées. Selon l'invention, il est proposé un convertisseur analogique digital caractérisé en ce qu'il comporte : - une première source de signaux de référence ayant la forme d'une rampe démar-20 rant pour un potentiel négatif donné et augmentant vers un potentiel positif donné en traversant le potentiel zéro ou le potentiel de terre ; - une seconde source de signaux analogiques d'entrée ; - un premier comparateur d'amplitude couplé aux première et seconde sources, délivrant un premier signal de sortie quand l'amplitude du signal analogique et 25 l'amplitude du signal de référence sont égales ; - un second comparateur d'amplitude couplé à la première source et au potentiel de terre, délivrant un second signal de sortie quand l'amplitude du signal de référence est égale au potentiel de terre ; - des premiers moyens couplés aux premier et second comparateurs répondant aux 30 premier et second signaux de sortie afin d'engendrer un premier signal de sortie digital représentant la différence d'amplitude entre le potentiel de terre et l'amplitude du signal analogique ; - des seconds moyens couplés aux premier et second comparateurs répondant aux premier et second signaux de sortie pour délivrer un second signal de sortie 35 digital indiquant la polarité du signal analogique ; - des troisièmes moyens couplés aux premiers et seconds moyens pour combiner les premier et second signaux de sortie digitaux et, par suite, délivrer un signal de sortie digital pour le convertisseur. D'autres caractéristiques de l'invention ressortiront de la description 40 détaillée ci-dessous. Bien entendu la description et le dessin ne sont donnés 72 02372 a ?123393 qu'à titre indicatif et nullement limitatif de l'invention. La figure 1 représente d'une manière synoptique un exemple de réalisation d'un convertisseur selon l'invention. La figure 2 représente d'une manière synoptique un second exemple de réali-5 sation, plus simple, partiel, d'un convertisseur selon l'invention. Les figures 3, 4 et 5 représentent des détails de circuits utilisés dans les montages sous forme de bloc représentés sur les figures 1 et 2. La figure 3a représente des ondes illustrant le fonctionnement du circuit de la figure 3. 10 Le circuit représenté sur la figure 1 est largement réalisé à partir de blocs circuits intégrés standards disponibles commercialement et, pour cette raison des schémas séparés détaillés de la plupart de ces blocs ne sont pas représentés . Le signal analogique à convertir en un signal digital est appliqué à l'en-15 trée d'un circuit 1 d'échantillonnage et de maintien. Quand un échantillon doit être "digitalisé",une impulsion de minutage est appliquée au circuit 1 afin de charger un condensateur de ce circuit à un niveau de tension proportionnel à l'amplitude du signal. De plus, un générateur de rampe 2 est ramené par l'impulsion de minutage à son niveau de ligne de base, c'est-à-dire à un niveau au-des-20 sous de la terre, par exemple -0,5 vo.lt. Le générateur 2 commence maintenant à fonctionner pour engendrer une onde en forme de rampe qui monte linéairement. Finalement,l'impulsion de minutage actionne un circuit de démarrage 3 dont le signal de sortie est couplé à deux compteurs binaires 4 et 5 pour les mettre en service. De là, les compteurs U et 5 marchent ou comptent tous les deux en ré-25 ponse aux impulsions provenant d'un oscillateur d'horloge 30. L'amplitude du signal analogique, qui est mise en mémoire dans le condensateur du circuit 1 d'échantillonnage et de maintien, est appliquée à une entrée d'un premier comparateur d'amplitude 6. L'onde en forme de rampe provenant du générateur 2 est appliquée à l'autre entrée du comparateur 6. L'onde en forme 30 de rampe est également appliquée à une entrée d'un second comparateur d'amplitude 7 dont l'autre entrée est mise à la terre. Ces comparateurs 6 et 7 sont,d'une manière fondamentale,des paires de dispositifs à "longue queue". Ainsi, le comparateur 6 délivre un signal de sortie quand l'amplitude du signal analogique est égale à l'amplitude de l'onde en forme de rampe. En fonction du signe ou de 35 la polarité du signal analogique, le signal de sortie du comparateur 6 apparaît avant ou après que l'onde en forme de rampe traverse le potentiel zéro ou le potentiel de terre. Quand l'onde en forme de rampe traverse le potentiel de terre, le comparateur 7 délivre un signal de sortie. Les deux signaux de sortie délivrés par les comparateurs 6 et 7 sont appli-40 qués à un "premier-second" détecteur 8, qui délivre un signal de sortie en ré 72 02372 3 7123393 ponse au premier des deux signaux de sortie des comparateurs délivrés pour arrêter le compteur U, et un autre signal de sortie en réponse au second des deux signaux de sortie des comparateurs délivrés pour arrêter le compteur 5• Ainsi, les positions ou les comptages des deux compteurs correspondent au moment 5 pour lequel l'onde en forme de rampe traverse le potentiel de terre et au moment pour lequel l'amplitude du signal analogique est égal à l'amplitude de l'onde en forme de rampe. Si le signal analogique est négatif, le comptage du compteur 4 correspond à l'amplitude du signal analogique, tandis que si le signal analogique est positif le comptage du compteur 5 correspond à l'amplitude du signal ana-10 logique. Les signaux de sortie des deux comparateurs sont également appliqués à un circuit 9,déterminateur de signe,appelé encore détecteur de polarité, qui délivre un signal de sortie binaire "1" si le signal analogique est négatif comme cela est indiqué par le comparateur 6 répondant avant le comparateur J, ou bien 15 un signal de sortie binaire "0" si les deux comparateurs répondent simultanément ou bien si le comparateur 7 répond en premier. Ce signal de sortie de polarité ou de signe est appliqué à un "circuit de sortie " 10, celui-ci étant un bloc à circuits intégrés standards comprenant une mémoire tampon à étages multiples, par exemple une pluralité d'étages de bascules bistables. Le signal de sortie de 20 signe est enregistré ou bien mis en mémoire dans l'étage de gauche du circuit 10. On peut remarquer que le circuit 10 est ramené préalablement à son état zéro par l'impulsion de minutage. Il est maintenant nécessaire de déterminer la valeur du signal analogique et on peut voir que ceci peut facilement être effectué en soustrayant du plus 25 grand des deux nombres le plus petit de ces deux nombres qui sont représentés par les positions ou les comptages des compteurs k et 5* Maintenant par suite du fonctionnement du premier-second détecteur 8, le plus petit nombre se trouve dans le compteur 4 et ce nombre est complémenté par un circuit complémenteur 11 de "1". Le circuit complémenteur 11 remplace simplement les 111" contenus dans 30 le compteur 4 par des "0" et vice et versa. Ensuite, la version complémentée du comptage du compteur 4 est appliquée à un additionneur 12 auquel est également appliqué le comptage vrai du compteur 5- Un "1" additionnel est inséré dans l'additionneur 12, comme cela est représenté à l'extrémité droite de l'additionneur 1, afin d'engendrer la retenue arrondie d'extrémité nécessaire dans une 35 telle méthode de soustraction. Après cette opération, la position ou le comptage de l'additionneur 12 représente la valeur arithmétique vraie dé l'amulitude du signal analogique, si le signal analogique est positif ou négatif. On doit noter que si un soustracteur approprié est disponible,il peut être utilisé de préférence au procédé décrit ci-dessus, selon lequel le minuende est complémen-1+0 té et ajouté au reste. 72 02372 u 7123393 La position ou le comptage du compteur 12 est maintenant appliqué au circuit 10 qui,en conséquence,contient la valeur arthmétique de l'amplitude du signal analogique et un digit d'indication de polarité ou de signe. Les contenus du circuit 10 sont maintenant utilisables sur ces sorties. 5 Une simplification par rapport au système décrit ci-dessus,en référence avec la figure 1, est possible et permet d'éliminer l'un des compteurs, le circuit complémenteur et l'additionneur. Cette simplification est décrite en référence avec la figure 2. Ce irontâge dépend du fait que la valeur digitale finalement présente dans le circuit 10 représente la différence entre deux durées, commen-10 çant chacune avec l'impulsion de minutage et finissant avec l'un des signaux de sortie du comparateur. Par suite, dans le circuit simplifié, bien que l'impulsion de minutage soit utilisée pour ramener le compteur à son état initial, un réseau de circuits logiques du type porte est prévu et répond aux deux signaux dé sortie des deux comparateurs afin d'engendrer un signal de démarrage de comp-15 teur en réponse au premier des deux signaux de sortie à venir,et un signal d'arrêt de compteur en réponse au second des deux signaux de sortie à venir. Les deux signaux d'entrée Ee et Ev couplés au circuit de détermination de signe ou détecteur de polarité 9,représentent les signaux de sortie des comparateurs T et 6,respectivement. La détermination du signe et l'insertion du digit 20 de signe dans le circuit 10 se produisent de la même manière que dans le montage de la figure 1. Toutefois, les signaux de sortie des comparateurs Ee et Ev sont également appliqués à deux des entrées d'un réseau de circuits logiques 20, qui est couplé à une troisième entrée R, qui correspond au complément de l'impulsion de retour à l'état initial, celle-ci étant identifiée sur la figure 1 comme é-25 tant l'impulsion de minutage. Le réseau de circuit logique est aménagé pour délivrer un premier signal de sortie quand,après l'arrivée d'une impulsion de retour à l'état initial,Ee ou bien Ev arrive,et pour délivrer un second signal de sortie quand celui-ci est suivi par Ev ou Ee. Pour réaliser ceci, le réseau 20 est monté d'une manière connue à partir de portes standards pour assurer la 30 fonction logique : f = R E Ê + RË E e v e v Le signal de sortie du réseau 20 est appliqué à un circuit 21 du type marche-arrêt qui alimente à son tour une bascule rapide 22 du type J-K qui commande le compteur simple 23. Au cours d'une opération de conversion, quand le 35 premier signal de sortie du réseau 20 arrive, le circuit 21 commute la bascule 22 sur un état "compteur de démarrage" /tandis que lors de l'arrivée du second signal de sortie du réseau 20, la bascule 22 est placée dans son état "compteur d'arrêt". La position ou comptage du compteur apparaît maintenant dans le circuit 10 et la digit de signe délivre le signal de sortie du convertisseur ana-kO logique digital. 72 02372 s 2123393 La figure 3 représente un exemple de réalisation d'un montage de portes qui peut être utilisé pour délivrer la digit de signe dans le détecteur 9,* les formes d'ondes permettant l'explication de son fonctionnement sont illustrées sur la figure 3a. Sur celle-ci,la série supérieure d'ondes concerne le cas où le 5 signal analogique est positif, c'est-à-dire que le comparateur de potentiel de terre répond en premier, tandis que la série inférieure des formes d'ondes concerne le cas où le signal analogique est négatif, c'est-à-dire que le comparateur de signaux répond en premier. Certains des blocs représentés dans les figures précédentes, qui ne sont 10 pas de simples assemblages d'unités standards, sont expliqués brièvement maintenant. La figure 1+ représente le générateur de rampe. Ce circuit comporté, en plus d'une barre ou "rail" de potentiel zéro ou de terre, des barres ou "rails" à 12 volts positif et négatif. Quand une conversion doit être effectuée, une im-15 pulsion négative est appliquée sur l'entrée de retour à l'état initial de rampe RR, par l'intermédiaire d'une résistance et d'une diode à l'émetteur d'un transistor T1. Cette impulsion rend le transistor T1 conducteur pour décharger le condensateur de rampe C1. Toutefois, bien que son "rail" négatif soit à - 12 volts, la tension sur le condensateur C1 tombe seulement à - 5v°l'fcs à cause du 20 nivellement d'amplitude réalisé par la diode D1. Après le retour à l'état initial» le condensateur C1 se charge de - 5 volts à + 5 volts pendant une période de seize microsecondes, la tension sur le condensateur Cl restant constante pendant quelques microsecondes pour compléter une période d'échantillonnage à vingt microsecondes. Ces quelques microsecondes supplémentaires donnent du temps pour 25 les fonctionnements suivants du circuit. Bien que dans ce circuit certaines difficultés peuvent être rancontroes à cause du maintien de la base négative de la rampe avec précision à - 5 volts, ceci n'a pas grande signification parce que le signal de sortie digital dépend dans les deux montages décrits ci-dessus en référence avec les figures 1 et 2, 30 de la différence entre deux points de l'onde en forme de rampe. Le circuit d'échantillonnage et de maintien représenté sur la figure 5 échantillonne le signal analogique appliqué à l'entrée I/P en réponse à une impulsion de minutage sur l'entrée de commande, en une microseconde, et maintient sa valeur pendant les dix neuf microsecondes restantes de la période d'échantil-35 lonnage. Le signe analogique est délivré par l'intermédiaire d'un amplificateur opérationnel à gain unité 0 A constitué également par un circuit intégré standard au collecteur du transistor T2. Au cours de la période d'échantillonnage de une microseconde définie par une impulsion de minutage sur l'entrée de commande, le signal analogique charge un condensateur C2 par l'intermédiaire du transistor T2. ^0 Le transistor T2 est mis en service par l'impulsion de commande par l'intermé 72 02372 2123393 6 diaire d'un autre transistor T3. Quand l'impulsion de commande de une microseconde se termine, les transistors T3 et T2 sont déconnectés pour laisser le condensateur C2 chargé à l'amplitude du signal analogique. Au cours de la période d'échantillonnage suivante, le condensateur C2 se charge au-dessus ou au-dessous 5 du nouveau niveau du signal analogique, de nouveau par l'intermédiaire du transistor T2. Bien que les principes de la présente invention aient été décrits ci-dessus en relation avec un exemple particulier de réalisation, on comprendra clairement que ladite description est faite seulement à titre d'exemple et ne limite pas la 10 portée de l'invention. 72 02372 T 2123393 REVfiUDICAIIOUS 1. Convertisseur analogique digital caractérisé en ce qu'il comporte : - une première source de signaux de référence ayant la forme d'une rampe démarrant pour un potentiel négatif donné et augmentant vers un potentiel positif 5 donné à travers le potentiel zéro ou le potentiel de terre ; - une seconde source de signaux analogiques d'entrée ; - un premier comparateur d'amplitude couplé aux première et seconde sources délivrant un premier signal de sortie quand l'amplitude du signal analogique et l'amplitude du signal de référence sont égales ; 10 - un second comparateur d'amplitude couplé à la première source et au potentiel de terre délivrant un second signal de sortie quand l'amplitude du signal de référence est égale au potentiel de terre ; - des premiers moyens couplés aux premier et second comparateurs répondant aux premier et second signaux de sortie afin d'engendrer un premier signal de sortie 15 digital représentant la différence d'amplitude entre le potentiel de terre et l'amplitude du signal analogique ; - des seconds moyens couplés aux premier et second comparateurs répondant aux premier et second signaux de sortie pour délivrer un second signal de sortie digital indiquant la polarité du signal analogique ; 20 - des troisièmes moyens couplés aux premier et second moyens pour combiner les premier et second signaux de sortie digitaux et par suite délivrer un signal de sortie digital pour le convertisseur. 2. Convertisseur selon la revendication 1, caractérisé en ce que les premiers moyens comportent des moyens de comptage digitaux. 25 3. Convertisseur selon la revendication 2, caractérisé en ce que les moyens de comptage comportent : - un premier compteur digital couplé au premier comparateur, le comptage du premier compteur démarrant au départ de l'onde en forme de rampe et s'arrêtant en réponse au premier signal de sortie ; 30 - un second compteur digital couplé au second comparateur, le comptage du second compteur démarrant au départ de l'onde en forme de rampe et s'arrêtant en réponse au second signal de sortie ; - des quatrièmes moyens couplés aux premier et second compteurs pour soustraire le comptage du premier des compteurs, pour arrêter le comptage à partir du comp- 35 te du second des compteurs, afin d'arrêter le comptage pour délivrer la première impulsion de sortie digitale. i+. Convertisseur selon la revendication 3, caractérisé en ce que les quatrièmes moyens comportent : - un circuit complémenteur digital couplé au premier des premier et second comp-bO teurs afin d'arrêter le comptage ; 72 02372 Q 2123393 8 - un additionneur digital couplé au circuit complémenteur et au second des compteurs pour arrêter le comptage, l'additionneur additionnant le comptage complé-menté à la sortie du circuit complémenteur avec le comptage vrai à la sortie du second des compteurs afin d'arrêter le comptage pour délivrer le premier signal 5 de sortie digital. 5- Convertisseur selon la revendication 2, caractérisé en ce que les moyens de comptage comportent un compteur digital couplé aux premier et second comparateurs, le comptage du compteur démarrant avec le premier des premier et second signaux de sortie délivrés et s'arrêtant au second des premier et second signaux 10 de sortie délivrés pour engendrer le premier signal de sortie digital. 6. Convertisseur selon la revendication 5 » caractérisé en ce que les troisièmes moyens comportent une pluralité d'étages bistables couplés au compteur et aux seconds moyens, le nombre d'étages étant égal au nombre d'étages du compteur augmenté du nombre de bits digitaux du second signal de sortie digital. 15 7- Convertisseur selon la revendication 6, caractérisé en ce que le nombre de bits digitaux du second signal de sortie digital est égal à un. 8. Convertisseur selon la revendication 2, caractérisé en ce que les moyens de comptage comportent : - des troisièmes moyens couplés aux premier et second comparateurs répondant au 20 premier des premier et second signaux de sortie engendrés afin de délivrer un troisième signal de sortie et au second des premier et second signaux de sortie délivrés, afin d'engendrer un quatrième signal de sortie ; - m premier compteur digital couplé aux troisièmes moyens, le comptage du premier compteur démarrant au départ de l'onde en forme de rampe et s'arrêtant en 25 réponse au troisième signal de sortie ; - un circuit complémenteur digital couplé au premier compteur ; - vin second compteur digital couplé aux troisièmes moyens, le comptage du second compteur démarrant au départ de l'onde en forme de rampe et s'arrêtant en réponse au quatrième signal de sortie ; 30 - un additionneur digital couplé au circuit complémenteur et au second compteur digital pour délivrer le premier signal de sortie digital. 9. Convertisseur selon la revendication 8, caractérisé en ce que les troisièmes moyens comportent une pluralité d'étages bistables couplés à l'additionneur et aux seconds moyens, le nombre d'étages étant égal au nombre de bits di- 35 gitaux des comptages additionnés dans l'additionneur, augmenté du nombre do bits digitaux du second signal de sortie digital. 10. Convertisseur selon la revendication 9> caractérisé en ce que le nombre de bits digitaux du second signal de sortie digital est égal à un. I