Brevet FR2137069A1 — publié le 19721229

i 2137069 La présente invention a pour objet un point mémoire, c!est-à-dire un dispositif élémentaire capable de prendre deux états physiques distincts, désignés généralement par "0" et "1". L'invention a également pour objet des mémoires dynamiques à accès aléatoire comportant chacune plusieurs desdits points mémoire. Le qualificatif "dynamique '' signifie ici que les informations contenues dans ces mémoires ne demeurent pas indéfiniment niais qu'elles s:effacent d'elles-mêmes au cours du temps et qu'il est nécessaire, pour les conserver, de les régénérer périodiquement. Ces mémoires sont à accès aléatoire, c'est-à-dire que l'on accède directement, et non pas d'une façon cyclique, .à l'information contenue, soit dans un point mémoire sélectionné, soit dais une ligne de mot sélectionnée, laquelle est composée de plusieurs points mémoires connectés en parallèle. Les mémoires étant de plus en plus réalisées à grande échelle, on cherche à les réaliser à partir de circuits imprimés ou intégrés groupant un grand nombre de points mémoire. Les dispositions classiques de points mémoire tels que les tores à ferrite ne sont pas utilisables et l'on a cherche à mettre rai oeuvre c'es dispositifs à semiconducteur facilement réalisables en circuits imprimés ou intégrés. Les structures ou transistors désignés par l'abréviation MOS (Métal-Oxyde-Semiconducteur) se sont révélées particulièrement avantageuses étant donné que, pour la plupart, elles sont constituées par un substrat de semiconducteur (silicium de type n par exemple), une couche mince d'oxyde du semiconducteur (Si02 dans le cas précédent) et une électrode métallique (aluminium par exemple). Il devra être entendu par la suite que lorsque l'abréviation MOS sera utilisée ici, elle peut désigner un système ne répondant pas à ce schéma particulier ; la couche isolante peut ne pas être formée d'un oxyde de silicium mais d:un autre matériau isolant par exemple un nitrure (structure MIS r Métal-Isolant-Semiconducteur) et les électrodes peuvent être par exemple en silicium très fortement dopé ou en autre métal. On connaît déjà une mémoire dynamique à accès aléatoire dont les points mémoire sont composés chacun de trois transistors MOS : un transistor de stockage de l'information et deux transistors de sélection du transistor de stockage, l'un pour la sélection à l'écriture et l'autre pour la sélection à la lecture. Le principe de fonctionnement du point mémoire est de stocker l'information dans la capacité d'entrée du transistor MOS, capacité formée entre l'électrode grille du transistor MOS et le substrat. Dans ces dispositifs, la capacité de la jonction drain-substrat du transistor de sélection à l'écriture est en parallèle sur la capacité grille-substrat du transistor de stockage. Le courant de fuite de cette jonction décharge la 71 17202 2 2137069 capacité de stockage avec une constante de temps de l'ordre de plusieurs millisecondes. L'information doit être donc être régénérée par des écritures répétées toutes les deux millisecondes par exemple. Ces mémoires sont donc dynamiques. Dans le cas où la mémoire n'est pas systématiquement interrogée sur toutes ses adresses dans un intervalle de temps inférieur à deux millisecondes, il faut prévoir une partie du temps pour régénérer toutes les informations contenues dans la mémoire. Le niveau de complexité par plaquettes de substrat (semiconducteur) atteint avec ces mémoires est de 1024 points 2 mémoires, chacun occupant une surface de l'ordre de 6000 p. • La présente invention propose un point mémoire et des mémoires dynamiques à accès aléatoire correspondant mieux que ceux de l'art antérieur aux exigences de la pratique, notamment en ce que le rendement de sa fabrication est amélioré, en ce que la densité de points mémoire peut être plus élevée, la conservation de l'information plus longue, la consommation électrique très faible et le niveau du signal de sortie, avant amplification, relativement élevé (environ dix fois plus élevé que dans les mémoires magnétiques à tores, couches planes ou fils). A cette fin, l'invention propose un point mémoire caractérisé en ce qu'il est constitué d'un substrat semiconducteur dopé comportant sur l'une de ses faces, d'une part, une électrode dite de stockage et au moins une électrode dite de transfert, lesdites électrodes étant placées côte à côte et séparées dudit substrat semiconducteur par une couche mince d'un matériau électriquement isolant, d'autre part une électrode d'entrée et de sortie de l'information en contact avec ledit substrat semiconducteur, ladite électrode d'entrée et de sortie de l'information étant séparée de ladite électrode de stockage par ladite électrode de transfert, et en ce qu'il comporte des moyens pour injecter des charges sur ladite électrode de stockage, des moyens permettant d'appliquer auxdites électrodes des potentiels de valeur déterminée variant dans le temps de manière bien déterminée, et des moyens de lecture permettant de détecter la présence de charges dans ladite électrode d'entrée et de sortie de l'information. De préférence, ladite électrode d'entrée et de sortie de l'information est constituée par une zone dopée en porteurs minoritaires; lesdits moyens pour injecter des charges sont constitués d'un générateur de tension réuni à ladite électrode d'entrée et de sortie de l'information, lesdits moyens d'application de potentiels sont aptes- à. porter ladite électrode de stockage à un niveau de potentiel ladite électrode de transfert à trois niveaux de potentiel 0 et avec V2 |V^ et ladite B 4069.3 HD 71 17202 3 2117069 électrode dfentrée et de sortie de l'information à deux niveaux de potentiel 0 et V^j le potentiel de référence étant celui du substrat semiconducteur dopé ; lesdits moyens de lecture sont constitués d'un amplificateur réuni à ladite électrode d'entrée et de sortie de l'information. 5 Suivant deux variantes de réalisation différentes, le point mémoire peut comporter, soit une seule électrode de transfert, soit deux électrodes de transfert placées côte à côte et pouvant être portées simultanément à des niveaux de tension identiques lorsque le point mémoire est sélectionné. 10 L'invention propose également une première mémoire dynamique à accès aléatoire dans laquelle la sélection des informations est effectuée par mots, comportant ait moins un ensemble de m . n points mémoire disposés sur un même substrat sous forme d'un tableau de matrice à n lignes formant les lignes de mots et m colonnes, lesdites électrodes d'entrée et de sortie de 15 l'information des points mémoire étant constituées de m bandes parallèles formant les lignes digit, une colonne comprenant n électrodes de stockage, n électrodes de transfert et une bande, toutes les électrodes de stockage pouvant être polarisées à un même niveau de tension V^, toutes les m électrodes de transfert d'une mène ligne étant reliées électriquement entre elles et pouvant 20 être polarisées à trois niveaux de tension V^, 0 et Vy et l'une des deux extrémités de chacune desdites bandes étant reliée, soit à un amplificateur, soit à un générateur de tension pouvant prendre les valeurs 0 et V^. L'invention propose égalémentune deuxième mémoire dynamique à accès aléatoire dans laquelle la sélection des points mémoire est effectuée 25 suivant deux axes X et Y, comportant au moins un ensemble de x • £ points mémoire disposés sur un-même substrat sous forme d'un tableau de matrice à x lignes et £ -colonnes, formant xy mots de 1 bit, lesdites électrodes d'entrée et de sortie de l'information des points mémoire étant constituées de £ bandes formant les lignes digit, une colonne comprenant x électrodes de stockage, 30 x électrodes de transfert A, x électrodes de transfert B et une bande, toutes les électrodes de stockage pouvant être polarisées à un même niveau de tension V , toutes les £ électrodes de transfert A d'une même ligne étant reliées A électriquement entre elles, toutes les x électrodes de transfert B d'une même colonne étant réliées électriquement entre elles, lesdites électrodes de trans-35 fert A et B pouvant être polarisées simultanément à trois niveaux de tension Vj, 0 et et l'une dès deux extrémités de chacune desdites bandes étant reliée, soit à un amplificateur, soit à un générateur de tension pouvant prendre les valeurs 0 et y y 71 17202 4 2137069 L'invention sera mieux comprise à la'lecture de la description qui suit, de modes de réalisation de l'invention donnés à titre d'exemples explicatifs mais non limitatifs . La description se réfère aux dessins qui l'accompagnent dans lesquels : 5 - la figure 1 représente schématiquement et en coupe un point mémoire conforme à l'invention, - les figures 2a, 2b et 2c illustrent le principe de fonctionnement dudit point mémoire respectivement en écriture, en stockage èt en lecture de l'information, 10 ' - la figure 3 montre les niveaux de teiision de polarisation fvj (en valeur absolue) appliqués aux différents composants du point'mémoire pour obtenir les fonctionnements illustrés sur les figures 2, '- la figure 4 montre schématiquément le principe d'une mémoire conforme à l'invention dans laquelle les points mémoire ne comportent qu'une 15 seule électrode de transfert de l'information,- - la figure 5 est le- schéma électrique équivalent de la mémoire représentée sur la figure 4j - la figure 6 montre schématiquement 11 organisation par mots d'une mémoire conforme à l'invention et dont les points mémoire ne comportent 20 chacun qu'une seule électrode de transfert, - la figure 7 représente schématiquement une organisation suivant deux axes perpendiculaires X et Y d'une mémoire conforme à l'invention comporte dans laquelle chacun des points mémoire/deux plectrodes de transfert A et B. Dans le point mémoire conforme à l'invention, l'information 25 est représentée par des charges électriques que l'on emmagasine dans la zone de charge d'espace créée à la surface du semiconducteur par l'électrode de stockage dans une structure MOS et la lecture de cette information s'effectue en transférant ces charges à une électrode d'entrée et de sortie de l'information, une zone dopée de préférence. Sur la figure 1 qui réprésente schéma-30 tiquement un point mémoire conforme à 1'invention,'ce dernier comporte un substrat en semiconducteur 2 comportant des porteurs majoritaires et des porteurs minoritaires. Ce semiconducteur peut être pâr exemple du silicium du type n, les porteurs majoritaires étant des électrons et les porteurs minoritaires des trous (charges positives, fictives ou réelles) représentés par 35 des signes +. Ce substrat comporte en surface une zonè dopée' 4*en pbrtteurs" ' minoritaires : cette zone est du type p si le substrat est un semiconducteur de type n, et inversement. Le dopage dé cette zone pei£:être réalisé pâr une méthode classique de diffusion ou par implantation ionique. Une couche mince 6 71 17202 5 2137069 d'un matériau électriquement isolant est réalisée sur la face du semiconducteur comportant la zone dopée 4 et à proximité de cette zone. Ce matériau électriquement isolant peut être par exemple un nitrure ou un oxyde. Une électrode 8 et au moins une électrode 10 sont déposées côte à côte sur la couche isolante 6-La ou les électrodes 10 situées à proximité de la zone dopée 4 sont appelées électrodes de transfert, 8 étant l'électrode de stockage de l'information. Les électrodes 8 et 10 et la zone dopée 4 sont alignées. Les électrodes 8 et 10, la couche isolante 6 et le. semiconducteur 2 forment une structure MOS ou, d'une façon plus générale, une structure MIS. L'information contenue dans le point mémoire est obtenue en prélevant la différence de potentiel existant entre la zone dopée 4 et le semiconducteur que l'on amplifie de préférence de façon convenable. Le point mémoire peut comporter également une deuxième électrode de transfert non représentée sur la figure 1, placée à côté de l'électrode de transfert 10 déjà citée, l'électrode de stockage 8, les deux électrodes de transfert et la zone dopée 4 étant alignées. Le principe de fonctionnement du point mémoire représenté sur la figure 1 est illustré sur les figures 2a, 2b et 2c, pour un semiconducteur du type n et une zone dopée du type p. Lorsque le semiconducteur est du type p et la zone dopée du type n, le principe de fonctionnement reste le même et il suffit de changer la polarité des niveaux de tension V toujours mesurés par rapport au substrat. Si l'on porte l'électrode de stockage 8 à un niveau de tension de polarisation Vil se créaune zone de charge d'espace profonde sous cette électrode en l'absence de porteurs minoritaires. Si .par un procédé quelconque on injecte des trous dans le semiconducteur de type n, ceux-ci se rassemblent sous l'électrode de stockage dans la zone de charge 17 1 ^ d'espace jusqu'à concurrence des places disponibles, environ 10 à 10 places/cm . Les deux états du dispositif désignés par "0" et "1" correspondent respectivement à l'absence et à la présence de porteurs minoritaires. En supposant que l'on porte l'électrode de transfert 10 à un niveau de tension avec | f112" [ Vi [ (valeur absolue de "^supérieure à valeur absolue de V^) et que la zone dopée 4 soit placée à un niveau de tension nulle désignée par 0 (absence de polarisation), il se crée à l'intérieur du semiconducteur un gradient de champ électrique correspondant à la différence de profondeur 4e la zone de charge d'espace (désignée par le terme anglo-saxon "depletion layer"), Les. trous de la. zone 4 sont alors attirés sous l'électrode de stockage 8. (figure 2a) ce qui correspond à l'écriture d'un état 1. Si an contraire on porte l'électrode de transfert 10 et la zone dopée 4 à un même niveau de tension .tel que |vj->| vj, les charges (trous) éven- 71 17202 6 2137069 tuellemervc présentes sous l'électrode de stockage 8 vont être transférées vers la zone dopée 4 (figure 2c) et l'on aura lu l'information écrite dans le point mémoire et du même coup écrit un état 0 puisque les charges éventuellement présentes sous l'électrode de stockage 8 auront disparu. La capacité de la 5 diode constituée de la zone dopée 4 et du substrat 2 se charge alors, la tension à ses bornes représentant le signal de lecture. La figure 2b correspond au stockage de l'information lorsque 1-on désire conserver cette dernière pendant un temps déterminé. Dans ce cas, on emprisonne les charges éventuellement contenues sous l'électrode de stockage 8 en plaçant cette dernière à un 10 niveau de polarisation et l'électrode de transfert 10 et la zone dopée 4 à un même niveau de tension nulle. Le diagramme des niveaux de tension V représenté sur la figure 3 résume les trois états possibles du point mémoire montrés sur les figures 2. La partie gauche du diagramme correspond à l'écriture d'une infor-15 mation, la partie droite à la lecture de l'information écrite et la partie centrale au stockage de l'information écrite. La durée de vie des porteurs minoritaires présents dans la zone de charge d'espace sous l'électrode de stockage 8 n'étant pas infinie, 1!information doit donc être régénérée par des écritures répétées avec une 20 période inférieure au temps de génération thermique des trous dans la zone de charge d:espace (une seconde environ). Les mémoires mettant en oeuvre des points mémoire identiques à celui de la figure 1 sont donc des mémoires dynamiques. Il est à noter que la zone diffusée 4 peut être remplacée par un dépôt conducteur jouant les mêmes rôles % conducteur véhiculant l'information 25 et diode à barrière de surface dont la capacité est chargée par les charges électriques représentant 1'inforrnation, lors de la lecture de celle-ci. La figure 4 représente schématiquement une mémoire composée de points mémoire identiques à celui représenté sur la figure 1 et réalisés sur un même substrat de semiconducteur, chacun desdits points mémoire ne 30 comportant qu'une seule électrode de transfert. Cette mémoire comporte un ensemble de n . m points mémoire disposés sous forme d'un tableau de matrice à n lignes et m colonnes. Les zones dopées des points mémoire appartenant à une même colonne sont constituées par une seule zone dopée ayant la foime d'.une bande 12. Chaque colonne comprend donc n électrodes de stockage 8, 35 2 électrodes de transfert 10 et une seule bande dopée 12. Les électrodes de transfert 10 d'une même ligne s'ont reliées électriquement par un conducteur électrique 15j lequel constitue une ligne de mot de la mémoire. Les bandes dopées 12 constituent- chacune une ligne digit de la mémoire.'La sélection, par l'application d'un niveau de tension déterminé, d'une ligne de mot a pour 40 résultat l'écriture ou la lecture du point mémoire situé à l'intersection de CôpV 71 17202 7 2137069 ladite ligne de mot et d'une ligne digit. A l'une des deux extrémités de chaque bande dopée 12 se trouvent un générateur de tension d:écriture 14 et un amplificateur 16 qui lui sont connectés lors de l'écriture et lors de la lecture respectivement. Toutes les électrodes de stockage 8 sont placées au 5 même niveau de tension a l:aide de moyens non représentés. L-application d'un niveau de tension déterminé sur une ligne de mot 15, V"^ pour l'écriture et Vpour la lecture, permet de sélectionner tous les points mémoire composant ladite ligne de mot. Il suffit ensuite de porter les lignes digit-, composées par les bandes dopées 12, à un niveau de tension 0 ou V pour 10 sélectionner les points mémoire se trouvant à l'intersection de la ligne de mot et des lignes digit sélectionnées. Les lignes digit sont chargées de véhiculer l'information des électrodes de stockage 8 vers l'amplificateur lô pour des niveaux de tension de polarisation correspondant à la lecture et du générateur de tension dJécriture 14 vers l'électrode de stockage 8 pour 15 des niveaux de tension de polarisation correspondant à l'écriture. Un dispositif de commutation non représenté est prévu à cet effet. L'amplificateur 16, utilise uniquement pour la lecture, est donc chargé d;amplifier la tension électrique apparaissant entre la bande dopée 12 et le substrat et résultant du transfert de charges de 1:électrode de stockage 8 à la zone dopée 12 d:un 20 point mémoire ; le générateur de tension d'écriture 14, utilisé uniquement pour 1:écriture, alimente les zones dopées 12 des points mémoire d'une même colonne en charges électriques. L'accès à 1:information contenue dans un point mémoire de la mémoire est du type aléatoire puisque cet accès est • direct en sélectionnant une ligne de mot et une ligne digit, l'information 25 contenue dans les m capacités 18 de stockage de ce mot apparaissant simultanément sur les m lignes de digit 12. La figure 5 représente le schéma électrique équivalent de la mémoire représentée sur la figure 4- Les structures MOS correspondant au stockage de l'information (électrode de stockage 8) sont représentées par des 30 condensateurs 18. Ces derniers sont reliés aux bandes dopées 12 par 1'interné -diaire drinterrupteurs 20 qui figurent les électrodes de transfert 10. L'interrupteur 20 d'un point mémoire est ouvert lorsque ce point mémoire est dans une position de stockage (figure 2b) et fermé en position d:écriture ou de lecture (figure 2a ou 2c). Les capacités 22 représentent les capacités des lignes digit. 35 La quantité de charges électriques se déplaçant de l'électrode de stockage vers la zone dopée 12, et inversement, se calcule en connaissant la concentration possible de porteurs dans la zone de charge d'espace. On peut montrer que pour une tension de polarisation Y supérieure à 5 Volts, cette COPY 71 17202 8 2137069 18 q concentration. P est de l'ordre de 10 atomes/cm . La quantité Q de charges en mouvement est obtenue par l'expression suivante : Q = q . P . d . S -19 dans laquelle q représente la charge électrique de 1!électron (1,6 • 10 5 Coulomb), d l'épaisseur de la zone de charge d'espace et S la surface de o o 1 ' électrode de stockage 8. En prenant d = 100 Â, S = 900 p. ( 30 |j • 30 p. ) 17 'X et P = 10 atomes/cm, ce qui est est un cas défavorable, on aura ; AQ^>1,6 . 10 ^ Coulomb La différence de potentiel amplifiée AV recueillie à la sortie de 1 '■ amplifi-10 cateur 16 dépend de la somne C de la capacité de la ligne digit et de la capacité d'entrée de 1'amplificateur 16. Elle est donnée par la relation suivante : A-Q A V = soit La capacité de la ligne digit étant de l'ordre de 3 pF, on obtient avant amplification par 16 une différence de potentiel de l'ordre de 50 millivolts. Le mode de réalisation d'une, mémoire conforme à l'invention, 20 représenté sur la figure 6 et dans lequel la sélection des points mémoire s'effectue par ligne de mot, comporte plusieurs ensembles 24 identiques à celui représenté sur la figure 4 sur un même substrat de silicium. Un décodeur 26 des lignes de mot permet de sélectionner la ligne de mot d'un rang déterminé de chaque ensemble 24- Les conducteurs 15, reliant toutes les 25 électrodes de transfert 10 d'une même ligne de mot d'un ensemble 24 sont reliées par 1!intermédiaire de transistors MOS 28 à une même sortie 30 du décodeur des lignes de mot 26. Ces transistors MOS 28 sont intercalés dans les conducteurs 15 par leurs électrodes source et drain. Les électrodes grille 32 de ces transistors 28 d'un même ensemble 24 sont reliées à la même 30 sortie 34 d'un décodeur 36 desdits ensembles, lequel permet dé sélectionner l'un des ensembles 24- Les transistors MOS 28 peuvent être assimilés à des interrupteurs qui sont ouverts lorsqu'une tension de polarisation est appliquée sur leurs électrodes grille 32, ce qui correspond â sélectionner l'un desdits 35 ensembles 24- Toutes les bandes dopées 12 de même rang sont connectées par 71 17202 9 2137069 l'intermédiaire de transistors MOS 38 à un amplificateur 16 et un générateur de tension d'écriture 14 commitables. Les électrodes grille 40 des transistors MOS 38 connectés à la sortie des bandes dopées 12 d'un même ensemble 24 sont reliées à une même sortie 34 du décodeur 36. La sélection d'un ensemble 24 à i l'aide du décodeur 36 permet de rendre "passant" les transistors 38 d'un même ensemble. Cette structure représentée sur la figure 6 correspond donc à une organisation par mots puisque l'on sélectionne toutes les lignes de mots d'un même rang des ensembles 24 par l'intermédiaire du décodeur 26 et on sélectionne l'un desdits ensembles 24 à l'aide du décodeur 36 et des transistors MOS 28 10 et 38. A la sortie des amplificateurs 16, on obtient donc non pas l'information contenue dans un seul point mémoire mais les informations contenues dans tous les points mémoire de la ligne de mot d'un rang déterminé d'un ensemble 24 déterminé. La mémoire représentée sur la figure 7 correspond à une 15 sélection des informations suivant deux axes X et Y. Cette organisation fait appel à des points mémoire comportant chacun deux électrodes de transfert A et B. Ces points mémoire à deux électrodes de transfert sont disposés, conme sur la figure 4, sous forme d'un tableau de matrice. La mémoire représentée sur la figure 7 comporte plusieurs ensembles 42 formant chacun sur un même 20 substrat un tableau de matrice. Les bandes dopées 12 d'un même ensemble 42 sont reliées en parallèle par les transistors MOS 44 à l'entrée d'un amplificateur 16 et d'un générateur de tension d'écriture 14, comrautables conme précédemment. Ces bandes dopées 12 sont reliées au générateur de tension d'écriture 14 et aux amplificateurs 16 par l'intermédiaire des électrodes 25 drain et source de transistors MOS 44- Toutes les électrodes de transfert A appartenant à une ligne de même rang de tous les ensembles 42 sont reliées électriquement par un conducteur 46 à une sortie 48 d'un décodeur 50 suivant l'axe X correspondant sur la figure 7 à un axe vertical. Les électrodes de transfert B appartenant à une ligne de mène rang de tous les ensembles 42 sont 30 reliées électriquement par des conducteurs 52 à une sortie 54 d'un décodeur 56 suivant l'axe Y, lequel correspond à un axe horizontal sur la figure 7- Les électrodes de transfert B d'une mène ligne d'un même ensemble 42 sont également reliées électriquement à l'électrode grille 58 du transistor MOS 44 affecté à la bande dopée 12. Le décodeur 50 suivant l'axe X permet donc de sélectionner 35 toutes les électrodes de transfert A des lignes de même rang des ensembles 42 et le décodeur 56 suivant l'axe Y permet de sélectionner les électrodes de transfert/(Tes lignes de même rang des ensembles 42- A la sortie de chaque 71 17202 10 2137069 amplificateur 16 on obtient donc l'information contenue au point mémoire situé à l'intersection de la ligne suivant l'axe X et de la ligne suivant l'axe Y sélectionnées. Pour qu'un r>oint mémoire soit sélectionné, il faut bien entendu- que les électrodes A et B soient portées simultanément au même 5 potentiel pour l'écriture, et pour la lecture. Les mémoires conformes à l'invention présentent les avantages suivants : - rendement technologique amélioré du fait de la possibilité de réduire les surfaces des électrodes de stockage 8 et de transfert 10 et 10 des périmètres de zones dopées 12, - conservation plus longue de l'information, ce qui est particulièrement intéressant (Jans le cas des mémoires formées d'un grand nombre de points mémoire dans lesquelles il faut régénérer un grand nombre de mots, 15 - consommation électrique très faible, du fait du peu d'énergie nécessaire au basculement du point mémoire et de la fréquence basse de régénération. Il va sans dire que la présente invention ne se limite pas aux seuls modes de réalisation représentés et décrits à titre d'exemples 2o explicatifs. En particulier, l'injection des charges sous les électrodes de stockage peut éventuellement se faire de manière optique, comme il est connu, les générateurs de tension d'écriture 14 étant alors superflues. Cette possibilité trouve son application, par exemple, dans un système d'analyse d'images, chaque point mémoire contenant une quantité de charges fonction de l'éclaire-25 ment qu'il aurait reçu. 71 17202 ii 2137069 REVENDICATIONS 1. Point mémoire caractérisé en ce qu'il est constitué d'ion substrat semiconducteur dopé confortant sur l'une de ses faces, d'une part, une électrode dite de stockage et au moins une électrode dite de transfert, lesdites électrodes étant placées côte à côte et séparées dudit substrat semiconducteur par une couche mince d'un matériau électriquement isolant, d'autre part, par une électrode d'entrée et de sortie de l'information en contact avec ledit substrat semiconducteur, ladite électrode d'entrée et de sortie de l'information étant séparée de ladite électrode de stockage par ladite électrode de transfert, et en ce qu'il comporte des moyens pour injecter des charges sous ladite électrode de stockage, des moyens permettant d'appliquer auxdites électrodes des potentiels de valeur déterminée variant avec le temps de manière bien déterminée, et des moyens de lecture permettant de détecter la présence de charges dans ladite électrode d'entrée et de sortie de l'information. 2. Point mémoire suivant la revendication 1, caractérisé en ce que ladite électrode d'entrée et de sortie de l'information est constituée par une zone dopée en porteurs du type opposé à ceux du substrat. 3. Point mémoire suivant 2a.revendication 1, caractérisé en ce que lesdits moyens d'injection de charges sont constitués d'un générateur de tension d'écriture réuni à ladite électrode d'entrée et de sortie de l'information. 4- Point mémoire suivant la revendication 1, caractérisé en ce que lesdits moyens d'application de potentiels sont aptes à porter ladite électrode de stockage à un potentiel V^, ladite électrode de transfert à trois niveaux de potentiel V^, O et avec j^l^l ^l| et électrode d'entrée et de sortie de l'information à deux niveaux de potentiel 0 et V^, le potentiel de référence étant celui du substrat du semiconducteur dopé. 5- Point mémoire suivant la revendication 1, caractérisé en ce que lesdits moyens de lecture sont constitués d'un amplificateur réuni à ladite électrode d'entrée et de sortie de l'information. 6. Point mémoire suivant la revendication 1, caractérisé en ce qu'il comporte deux électrodes de transfert A et B portée simultanément au même niveau de tension V^, O ou et placées côte à côte, ladite électrode de stockage, lesdites électrodes de transfert et ladite électrode d'entrée et de sortie de l'information étant sensiblement alignées. 71 17202 « 2137069 7• Mémoire dynamique à accès aléatoire dans laquelle la sélection des points mémoire est effectuée par mots, caractériséeen ce qu'elle comporte au moins un ensemble de m . n points mémoire tels que définis à la revendication 1 et disposés sur un même substrat sous forme d'un tableau de 5 matrice à n lignes formant les lignes de mot et m colonnes, lesdites électrodes d'entrée et de sortie de l'information des points mémoire étant constituées de m bandes parallèles formant les lignes digit, une colonne comprenant n électrodes de stockage, n électrodes de transfert et une bande, toutes les électrodes de stockage pouvant être polarisées à un même niveau de tension V^> 10 toutes les m électrodes de transfert d'une même ligne étant reliées électriquement entre elles et pouvant être polarisées à trois niveaux de tension V^, 0 et Vy et 1'une des deux extrémités de chacune C-esdites bandes étant reliée, soit à un amplificateur, soit à un générateur de tension d'écriture pouvant prendre les valeurs 0 et V^. 15 8. Mémoire dynamique à accès aléatoire dans laquelle la sélection des points mémoire est effectuée suivant deux axes X et Y, caractérisée en ce qu'elle comporte au moins un ensemble de x . j points mémoires tels que définis à la revendication 6 et disposés sur un même substrat sous forme d'un tableau de matrice à x lignes et £ colonnes formant x . £ mots de 1 bit, 20 lesdites électrodes d'entrée et de sortie de 1'information des points mémoires étant constituées de £ bandes formant les lignes digit, une colonne comprenant x électrodes de stockage, x électrodes de transfert A, x électrodes de transfert B et une bande, toutes les électrodes de stockage pouvant être polarisées à un même niveau de tension V2, toutes les £ électrodes de transfert A 25 d'une même ligne étant reliées électriquement entre elles, toutes les x électrodes de transfert B d'une même colonne étant reliées électriquement entre elles, lesdites électrodes de transfert A et B pouvant être polarisées simul?-tanément à trois niveaux de tension V , 0 et V , et l'une des deux extrémités X J de chacune desdites bandes étant reliée soit à un amplificateur, soit à un 30 générateur de tension d'écriture pouvant prendre les valeurs 0 et V^. B 4069-3 HD