Brevet FR2130457A1 — publié le 19721103

L'invention concerne une configuration de mémoire comportant une mémoire à registres à décalage avec au moins k registres à décalage rétrocoupables, alors que chaque registre à décalage comporte n emplacements de bit pour l'emmagasinage de n mots avec une longueur de k bits, un emplacement d'inscription et de lecture, un générateur d'impulsions d'horloge servant à fournir des impulsions d'horloge pour la commande de la mémoire à registres à décalage, et d'autre part des moyens de sélection pour sélectionner des mots hors de la configuration de mémoire sur la tase d'une information de sélection fournie de l'extérieur. De telles mémoires â registres à décalage qui lorsque les registres à décalage sont groupés les uns à côté des autres forment des champs pour l'emmagasinage d'information, sont de plus en plus utilisées alors que les techniques d'intégration pour l'intégration à moyenne et à grande échelle sont de plus en plus employées. D'autres formes de mémoire à registres à décalage à grande capacité sont imaginables par exemple sous la forme de mémoires à domaines magnétiques» D'autre part, des lignes â retard de mémoires à tambour et à disques peuvent être considérées comme des mémoires à registres à décalage dont il est question dans la présente invention. Les vitesses de décalage pouvant être obtenues et/ou la grande capacité d'emmagasinage sont la cause de ce que ces mémoires â registres à décalage trouvent un domaine d'utilisation de plus en plus grand. Toutefois, ces mémoires â registres à décalages présentent l'inconvénient que le temps d'accès moyen est déterminé par la moitié du nombre d'emplacements de bits dans le registre à décalage donc par exemple 10 multiplié par le temps de décalage par 2 étage, qui pour un registre à décalage intégré, peut être par exemple A ;c n. ec.donc par exemple -J.10 x 10 nsec = 50^us. Pour des mémoires rotatives ceci est déterminé par la vitesse de rotation. Cela signifie donc que malgré une grande vitesse de décalage ou de rotation, on obtient un temps d'accès relativement long. L'invention a pour but de réduire le temps d'accès moyen dans la mémoire à registres à décalage précitée. Pour atteindre ce tut la ronfif:uration de mémoire conforme à l'invention est remarquable en ce que pour raccourcir le temps d'accès moyen la configuration de mémoire comporte par ailleurs une mémoire auxiliaire à registres à décalage pouvant être reliée par l'intermédiaire de portes à la mémoire â registres à décalage, cette mémoire auxiliaire comportant au moins k registres à décalage rétrocoupables, alors que chaque registre à décalage comporte s emplacements de bits (m 2 . - 2130457 72 09628 de m mots, et en particulier les m mots emmagasinés dans la configuration de mémoire vers laquelle la demande se fait de façon répétée de l'extérieur, alors que le générateur d'impulsions fournit des impulsions pour la commande .de la mémoire auxiliaire à registres à décalage, de 5 sorte que le résultat d'une sélection dans la configuration de mémoire est généralement un mot provenant directement de la mémoire auxiliaire â registres à décalage. L'utilisation de la mémoire auxiliaire à registres â décalage est avantageux du fait qu'en pratique dans certaines 10 situations et/ou à certains instants, des modes déterminés sont utilisés plus souvent hors de la mémoire que d'autres mots. L'information de sélection peut être de l'information d'adresse ou d'une autre information. Il est imaginable que dans des mots de la mémoire de registres â décalages certains bits contiennent une information caractéristique, sur la 15 base de laquelle un tel mot peut être sélectionné. Par exemple des bits qui écrivent un nom déterminé. Si l'on cherche le mot qui contient le nom, ces bits en fournissent la possibilité. Il y a donc outre des associations d'adresses également simultanément ou non dans le système, d'autres associations possibles pour la sélection. 20 Pour pouvoir rendre la sélection aussi efficace que possible on ne peut pas se contenter de moyens de sélection qui ne sont constitués que par un dispositif de comparaison pour toute la configuration de mémoire, mais à cet effet suivant une autre forme de réalisation de l'invention il est préférable que les moyens de sélection 25 pour la sélection de mots hors de la configuration de mémoire soient constitués par un premier dispositif de comparaison dans lequel l'information de sélection fournie de l'extérieur est comparée à l'information dans la mémoire de registres â décalage et est remarquable en ce que les organes de sélection précités sont constitués par ailleurs par un deuxi-30 ème dispositif de comparaison dans lequel l'information de sélection fournie de l'extérieur est comparée à l'information dans la mémoire auxiliaire à registres â décalage, alors que lors de la signalisation de l'identité dans le premier et dans le deuxième dispositif de comparaison le mot envisagé dans la configuration de mémoire est sélectionné 35 et appliqué à un registre de sortie. Lorsqu'il s'agit en particulier d'association d'adresses, il n'est pas nécessaire que cette adresse soit emmagasinée entièrement dans la mémoire à registres à décalage. 2n effet, l'emplacement d'un mot dans une mémoire à registres à décalage peut être fixé 40 par la position d'un compteur d'adresse fonctionnant en même temps que 72 09628 3 2130457 la mémoire à registres â décalage. C'est ainsi que dans une configuration de mémoire suivant l'aspect précité les organes servant à la sélection de mots hors de la mémoire à registres à décalage â configuration de mé-5 moire comportent un re.-istre d'adresses pour 1'emmagasinage d'adresses présentées de l'extérieur, uncompteur d'adresses alimenté par les impulsions d'horloge précitées avec lequel les adresses des mots dans les mémoires à registres à décalage sont déterminées et un premier dispositif de comparaison pour déterminer la coïncidence entre une adresse 10 dans le registre d'adresse et le contenu de cette adresse et la configuration est alors remarquable selon l'invention en ce que la mémoire auxiliaire à registres â lécalage comporte un champ d'au moins k + 1 registres â décalage, pour l'emmagasinage des m mots précités avec une longueur de k bits et de l'adresse correspondante de ces m mots dans la 15 mémoire à registres à décalage avec une longueur de 1 bits, alors qu'un deuxième dispositif de comparaison signale l'identité entre une adresse dans le registre d'adresses et une adresse emmagasinée dans la mémoire auxiliaire à registres à décalage, alors que lors de la signalisation de l'identité dans le premier ou le deuxième dispositif de comparaison 20 le mot envisagé dans la configuration de mémoire est sélectionné et appliqué à un registre de sortie. Dans la forme de réalisation la plus simple de la configuration de mémoire conforme à l'invention un mot peut éventuellement être emmagasiné directement dans la mémoire auxiliaire à re-25 gistres à décalage déjà lorsque ce mot est placé dans la mémoire â registres à décalage. D'autre part, il est impossible qu'un mot qui se trouvait déjà précédemment dans la mémoire â registres à décalage, ne soit emmagasiné dans la mémoire auxiliaire à registres à décalage que lorsque ce mot est appelé hors de celle-ci. Dans le premier et/ou dans 30 l'autre cas la mémoire auxiliaire à registres à décalage est entièrement occupée, un mot â emmagasiner peut être inscrit sur un mot placé précédemment. Un tel mot à inscrire sur un autre mot peut à cet effet d'abord être replacé dans la mémoire â registres â décalage. Lorsqu'un mot est traité dans un processus de 35 calcul ou un autre processus de traitement d'information, le risque qu'il soit appelé plusieurs fois le suite est grand. La façon dont ce risque est déterminé dépend entièrement du programme. Lorsque ce mot se trouve dans la mémoire auxiliaire à registres à décalage, ce mot est trouvé autant de r'ois plus rapidement que la mémoire auxiliaire â re-40 gistres à décalage est plus courte ( —) que la mémoire de registre à 72 09628 2130457 décalage elle-même, en supposant que toutes les deux ont la même vitesse de décalage. Si dans ce qui précède n = 10^ et m = 256, on a pour ce mot 256 le temps d'accès moyen d'environ 40 fois plus petit à savoir —x 10 nsec = 1,28^usec. Du fait que dans ce cas m = 25^, on peut trouver donc 5 dans ce cas 256 mots avec ce temps d'accès beaucoup plus petit. La question se pose de savoir quels m des n mots hors de la mémoire à registre^ à décalage ont le plus de chance d'être appelés. Lorsque ceci est connu l'avance, on peut en tenir compte. A cet effet, la configuration de mémoire conforme à l'invention est re-10 marquable en ce que pour des mots d'information ou adresse de celle-ci, de l'information de priorité est présente alors que dans un dispositif de priorité on peut déterminer sur la base de cette information de priorité quels m des n mots d'information de la mémoire à registres à décalage peuvent être placés dans la mémoire auxiliaire â registres à déca-15 lage. D'autre part, on détermine quels mots peuvent le mieux être placés dans la mémoire auxiliaire à registres à décalage pour obtenir un temps d'accès moyen aussi petit que possible. Il est également possible d'utiliser d'autres critères pour déterminer quels mots doivent être emmagasinés dans la mé-20 moire auxiliaire à registres à décalage, alors que des mots emmagasinés préalablement dans la mémoire auxiliaire à registres à décalage sont transcrits pour passer dans la mémoire à registres à décalage lorsque cette mémoire est entièrement occupée, La configuration de js^zolve conforme â l'inven-25 tion est à cet effet remarquable en ce qur; la ^énoire auxiliaire à registres à décalage est constituée par au coins k t e, respectivment k + 1 + p registres à décalage, alors que parti 1m mots présents le premier bit p sert â l'emmagasinage 1 ' i vif c :.t st i on de priorité qui suivant un algorythme déterminé sur In hase cl0 fa it qu'un mot est appli-30 qué de façon répétée peut être déterminé lanc nn générateur de priorité alors que cette priorité est déterminante pour le fait que ce mot reste emmagasiné dans la mémoire auxiliaire à registres à décalage ou pour replacer ce mot dans la mémoire à registres, â décalage. L'algorythme précité peut être un algorythme pour lequel lors -Je l'inscription dans la 35 mémoire auxiliaire de registre â décalage d'un nouveau rot par exemple le mot le plus long non utilisé est transcrit ou replacé dans la mémoire à registres à décalage. Un autre algorythme peut être un algorythme pour lequel lors de l'inscription d'un nouveau mot le mot qui a été appelé 40 le moins de fois est inscrit ou replacé. BAD ORIGINAL, 72 09628 2130457 Il faut remarquer que la configuration de mémoire précitée surtout lorsque la mémoire à registres à décalage et la mémoire auxiliaire à registres à décalage sont du même genre peut être avantageusement réalisée éventuellement avec d'autres parties de la oon-5 figuration comme un ensemble dans la technique d'intégration. Il arrivera souvent en pratique que dans la configuration de mémoire on utilise des mémoires à registres à décalage pour lesquelles la vitesse de décalage de la mémoire auxiliaire à registres â décalage est supérieure d'un facteur c à celle de la mémoire 10 à registres à décalage alors que le nombre de mots de la mémoire auxiliaire à registres à décalage est égal au facteur c. Il est donc possible d'utiliser des mémoires à registres à décalage de grandes dimensions» bon marché mais relativement plus lentes, par exemple des mémoires à registres à décalage magnétiques 15 du type ("bulle"), des mémoires à tambour ou à disques comme mémoires à registres à décalage tandis que la mémoire auxiliaire à registres à décalage peut être constituée par des registres à décalage rapides, petits et relativement peu coûteux. Par ce choix du facteur c la différence de grandeur entre les deux mémoires ne pose pas de problème, il 20 n'y a pratiquement aucun risque que la synchronisation ne se fasse pas convenablement et d'autre part un mot, s'il se trouve dans la mémoire auxiliaire à registres à décalage, y sera toujours trouvé avant de l'être dans la mémoire à registres â décalage elle-même, en supposant .que ce mot s'y trouve encore. Ceci est important parce qu'autrement le 25 risque existe qu'un mot soit repris plusieurs fois dans la mémoire auxiliaire à registres à décalage. Ceci serait très inefficace parce que d'autres mots également utilisés fréquemment ne trouvent plus de place dans la mémoire auxiliaire à registres à décalage. On suppose comme exemple que l'on utilise une mémoire à registres â décalage relativement 50 lente avec P.10' mots et une vitesse de décalage par étapes de 1^usec, le temps d'accès moyen est alors de 100/usée. Cn suppose que l'on utilise par exemple une mémoire auxiliaire à registres à décalage avec une vitesse de 10 nsec, dont le contenu fait une fois le tour pour une étape de la grande mémoire à registres à décalage, c'est-à-dire 35 jn = c => l /1Re-c =100 mots. La mémoire auxiliaire à registres à décalage 10 nsec a alors un ter.ps d'accès moyen de 0,5yusec. En supposant par ailleurs que la chance qu'un mot à appeler se trouve dans la mémoire auxiliaire à registres à décalage soit par exemple de 85/^, le temps d'accès moyen total pour ces 2.10 mots est alors de: 0,85 x 0,5^usec + 0,15 x 100^usec 40 =15yusec, ou une amélioration par un facteur 7- 72 09628 6 2130457 La description qui va suivre, en regard des dessins annexés donnés à titre d'exemple non limitatif fera bien comprendre comment l'invention peut être réalisée. La fig. 1 représente un premier exemple d'une 5 configuration de mémoire conforme à l'invention. La fig. 2 représente un deuxième exemple d'une configuration de mémoire conforme à l'invention. La ''ig. 3 est un autre exemple d'une configuration conforme à l'invention. 10 II faut remarquer que ces figures ne sont que des exemples de réalisations possibles. D'autres arrangements sont possibles comme pour une mémoire à tambour ou une mémoire à disques avec lesquels les registres à décalage sont formés par les pistes sur le tambour ou par des pistes correspondantes sur les disques. 15 Sur la fig. 1, la référence 1 désigne une mé moire â registres à décalage rétrocouplée avec un champ de registres à décalage SR1. Chaque registre à décalage SR1 qui peut être constitué par une série de sous-registres à décalage comporte n emplacements de bits. L'emplacement 101 est l'emplacement d'inscription et de lecture. D'autre 20 part, la référence 2 désigne une mémoire à registres à décalage rétrocouplée, également avec un champ de k registres à décalage SR2. Chaque registre à décalage SR2 comporte m ( 72 09628 2130457 tion d'association est appliquée par l'intermédiaire de la borne RA à un registre AR. Ce registre AR fournit cette information à un premier dispositif de comparaison AY1, qui sert d'organe de sélection pour la mémoire 1 et à un deuxième dispositif de comparaison AV2, qui sert d'or-5 gane de sélection pour la signalisation d'une quantité de l'information d'association fournie de l'extérieur et de l'information correspondante dans la mémoire .?. Si le mot appelé se trouve dans la mémoire 2, il peut être trouvé rapidement (m^n). Si la fréquence d'impulsions d'horloge pour la 10 mémoire 2 est c fois plus élevée que celle de la mémoire 1 (c'est-à-dire que la mémoire 2 est c fois plus rapide que la mémoire 1) et m = c, il est certain que si le mot appelé se trouve dans la mémoire 2 ce mot y est trouvé en premier lieu. L'autre part AV2 fournit un signal à l'aide duquel la porte de lecture 12 (même raisonnement est valable pour la 15 porte 10) transmet le mot envisagé et le fournit à un registre de sortie OTR. Le mot ne se perd pas hors de la mémoire 2. Si le mot ne se trouve pas (encore) dans la mémoire 2, il sera trouvé en général après un temps plus long dans la mémoire 1. AV1 fournit alors un signal à l'aide duquel la porte de lecture 11 (également constituée comme 12) transmet le 20 mot envisagé et le fournit au registre OTR. Le mot reste également dans la mémoire 1. Simultanément le dispositif de comparaison AV1 peut fournir un signal à la porte 13 (également constituée comme 11 et 12) pour faire en sorte que ce mot appelé et se trouvant maintenant dans la mémoire 1 soit transmis également à la mémoire 2. D'autre part le mot peut, suivant 25 ce qui est désiré en pratique, disparaître ou non de la mémoire 1. Ce mot est inscrit dans la mémoire 2 par exemple à un emplacement qui est encore vide, ou il remplace un mot déjà présent et peut être lui-même repris éventuellement dans la mémoire 1, voir ligne en pointillés 11 par laquelle oe mot est transporté par l'intermédiaire d'une porte 14. 30 Si la porte 14 est nécessaire celle-ci est commandée comme la porte 13 à partir de AV1 et TV (voir suite de la description). Sur la fig. 1 , on a ajouté une porte: la porte 33 ne laisse passer un mot vers la mémoire 2 que si cela est permis à partir du dispositif de priorité F". L'accord :our cette transnission peut par exemple être donné par 1'information 35 crovenant par exemple du processeur. Cependant, dans cet exemple les mots comportent un bit (ou des bits) à dans lequel est déterminé si un mot entre en considération ou non pour le placement dans la mémoire 2. Si un mot se trouve à l'emplacement de lecture 101 et AV1 indique que l'identité demandée dans l'information est présente et si dans PV on dé-40 termine que le mot entre en considération pour le placement dans la mé- 72 09628 s 2130457 moire 2r cela se produit. Cette procédure peut également encore être élargie en ce sens que le dispositif de priorité peut également servir à comparer le ou les bits d dans un mot de la mémoire 1 avec le ou les bits d de mots qui se trouvent déjà dans la mémoire 2. Si alors un mot 5 sélectionné dans la mémoire 1 a une plus grande priorité (par exemple une valeur binaire plus élevée) qu'un ou plusieurs mots dans la mémoire 2, ce mot peut être inscrit sur un des autres mots par exemple celui avec la valeur binaire la plus basse. Ce mot peut alors au besoin retourner par la porte 14 dans la mémoire. Sur la fig. 1, cette possibilité' 10 est représentée par une ligne en traits mixtes entre 102 et PV. Une telle comparaison avec le ou les bits d des mots dans la mémoire 2 avec l'aide des bits d'un mot de la mémoire 1 ne présente pas de difficultés si comme on l'a déjà dit précédemment m = c ou si éventuellement m = y, alors que i = 1, 2, ... . Il faut remarquer qu'une priorité pour le 15 placement dans la mémoire 2 peut être déterminée de l'extérieur par exemple par de l'information du procenseur. C'est ainsi que pour un adresse fournie, un bit supplémentaire peut être présent qui est par exemple placé dans PV et qui en cas d'identité entre le contenu de AV1 et de AR fait en sorte que la porte 13 ne s'ouvre que lorsque ce bit a 20 une valeur "1". La fig. 2 représente un autre exemple d'une configuration de mémoire possible conforme â l'invention. Les éléments qui sont également représentés sur la rig. 1 portent les mêmes références. Lors de la sélection hors de la mémoire 1 il n'y a pas d'information 25 dans les n mots sur lesquels, s'effectue la sélection. L'emplacement dans la mémoire â registres à décalage 1 correspond â l'adresse d'un mot. On a prévu un compteur d'adresse AC qui est alimenté à partir de CL1 et fonctionne donc en synchronisme avec 1 a mémoire 1. L'adresse d'un mot à l'emplacement 101 se trouve chaque fois â ce Rioaent dans le compteur 30 d'adresses AC. S'il existe une correspondance entre une adresse appelée de l'extérieur emmagasinée dans AP et l'adresse dans le compteur d'adresses AC, le dispositif de comparaison'AV1 fournit un signal à l'aide duquel îi porte 11 est ouverte pour la lecture de ce mot (qui reste lui-même dans la mémoire) rie lu. mémoire 1 vers le registre nTR. 55 Ce signal ouvre par ailleurs, compte non tenu. de priorités (voir pluo loin) une porte 13 à l'aide de laquelle ce mot est également placé dans la mémoire 2. Dans ce cas, ce mot peut éventuellement disparaître de la mémoire 1. D'autre part, ce signal ouvre, également compte non tenu de priorités, une porte 15 de sorte que l'adresse :e ce même mot, passe du 40 registre AR (ou de AC) dans la mémoire 2. Cette adresse se place aux BAD ORIGINAL ' 72 09628 9 .2130457 emplacements de bit L, qui couvent la longueur d'une telle adresse. Lors de la recherche d'un rrot à une adresse déterminée, cette adresse est comparée outre dans A71 égaleront dans A72 et ee avant le contenu des "V bits des mots situés dans la mémoire 2. Il se présente une coln-5 cidence, A72 fournit un signal et ouvre de ce fait la porte 12 pour la lecture de ce mot hors de la mémoire 2 vers le registre OTR. Il ressort de ce qui précède que lorsque les mots se trouvent à des adresses successives dans la mémoire 2 l'information d'adresse ne doit pas nécessairement y être emmagasinée ce qui 10 constitue un avantage (économie d'espace de mémoire) mais que le compteur d'adresses peut reprendre la fonction de celui-ci. Evidemment, cette information d'adresse doit se trouver dans la mémoire 2 étant donné qu'autrement la sélection de m mots qui s'y trouvent n'est plus possible. Dans cet exemple on a également envisagé une forme de traite-15 ment de priorité. On ne sait pas d'avance quels mots ont une priorité plus élevée pour le placement dans la mémoire 2 (ceci est possible voir pour cela la fig. 1), mais ceci est déterminé ici comme exemple suivant un algorythme déterminé. A cet effet, on a prévu un générateur de priorité PI. Ce dispositif fait en sorte par la ligne 12 par exemple que 20 chaque fois qu'un mot appelé dans la mémoire 1 est trouvé, auquel effet AV2 est relié à PI pour fournir le signal de correspondance, pour une augmentation de la valeur binaire d'un mot d'information de priorité qui a p bits et qui se trouve dans p emplacements de bits des mots dans la mémoire auxiliaire â registres à décalage 2. De ce fait, le nombre de 25 fois qu'un mot est appelé, est noté jusqu'à une valeur maximale déterminée, par exemple 4. Si un mot qui ne se trouve pas dans la mémoire 2 est sélectionné dans la mémoire 1, le circuit de priorité I ^ournit un signal par la ligne pl lorsque ce circuit couvre encore de l'espace à cet effet dans la mémoire 2. Il existe peut-être encore un emplacement 30 où les p bits ne donnent pas la valeur binaire la plus élevée. Si c'est le cas, ce mot est recouvert par le mot sélectionné en dernier lieu dans la mémoire 1. Ce mot à inscrire peut également être replacé dans la mémoire 1 si cela est nécessaire par l'intermédiaire de la porte 14 par la ligne 11. Le signal sur la ligne pl ouvre pour le transport du 35 mot de la mémoire 1 vers la mémoire 2 les portes déjà préparées 13 et 15 et laissent passer le not (k bits) et l'adresse correspondante. ( 1 bits) v«rs la mémoire 2. Les p emplacements peuvent par exemple être remplis avec une valeur binaire "1". D'autres algorythmes sont également possibles. 40 C'est ainsi que pour chaque mot dans la mémoire 2, on peut noter sur les 72 09628 « . 2130457 v .. £ p emplacaments de bits un nombre engendré dans PI qui indique lorsque ce mot est appelé pour la dernière fois» Cela peut être une indication de temps mais également de façon plus simple- un nombre augmentant constamment: à chaque circulation en rond de la mémoire 2, le dispositif PI 5 fournit une impulsion pour les emplacements de bits p de chaque mot. Le contenu des emplacements p augmente donc constamment jusqu'à une valeur déterminée. Lorsqu'un mot ne se trouve pas dans la mémoire 2 mais est sélectionné hors de la mémoire 1,1e dispositif de priorité PI détermine dans lequel des mots de la mémoire 2 la valeur p est maximale et PI fait 10 en sorte que le déplacement de celle-ci se fasse par un signal sur la ligne pl. Dans cette forme de réalisation, on a également que lorsque m = c (ou éventuellement m = y), il n'y a pas de problèmes pour réaliser en temps voulu avec le dispositif de priorité les opéra-15 tions correctes dans le temps d'une étape de décalage dans la grande mémoire à registres à décalage. Lorsque les deux mémoires d'une configuration conforme à l'invention sont du même genre, ces mémoires peuvent être réalisées également avec éventuellement toutes les autres parties de la 20 configuration comme un ensemble intégré. Lorsque les mémoires 1 et 2 sont du même genre et sont donc commandées avec la même fréquence d'impulsions d'horloge et lorsque par ailleurs l'information d'adresse de mots est emmagasinée à la fois dans la mémoire 1 et dans la mémoire 2, il est possible d'uti-25 liser des organes de sélection qui ne comportent qu'un seul dispositif de comparaison. Cela permet d'économiser un dispositif de comparaison. Toutefois, cette économie entraîne une complication qui peut résulter en une augmentation du temps d'accès moyen, parce que lorsqu'un mot cherché ne se trouve pas dans la mémoire auxiliaire à registres à décalage 2, 30 il doit y être placé d'abord à partir de la mémoire 1 avant que la sélection de ce mot puisse se faire. Selon la situation une telle configuration peut cependant être intéressante. La'fig. 3 représente un exemple d'un toi cas. Les mêmes références sont utilisées pour les élé-35 ments représentés également sur la fig. 1 et/ou sur la fig. 2. Lorsque selon l'invention un nombre n souvent utilisé de mots sont présents dans la mémoire 2, ces mots circulent en rond sous la commande des impulsions d'horloge dans la mémoire 2 et sur la figure du haut vers le bas (emplacement 10) et de là par la ligne 13 (en réalité en parallèle donc 13 40 est un faisceau de lignes), et par la porte 16 vers la mémoire 2. Les n 72 09628 2130457 mots dans la mémoire 1 circulent dans celle-ci de façon continue, ou non selon que l'on utilise des registres dynamiques ou statiques du haut vers le bas et dans le cas de registres dynamiques par ailleurs par la porte 17 (en pointillé). Si un mot est recherché, son adresse se 5 place dans le registre d'adresses AR et les adresses emmagasinées dans la mémoire 2 (1 bits) sont comparées avec cette adresse dans AR lors du passage par le dispositif d'inscription et de lecture 10 dans le dispositif de comparaison AV. Lors du placement dans AR d'une adresse demandée, une commande de démarrage est fournie par la ligne 14 au compteur 10 CT. Ce compteur compte avec les impulsions d'horloge de CL le nombre de mots qui passent par l'emplacement IC. Si une adre3se correspond, AV le signale. De ce fait, la porte 12 s'ouvre et le mot appelé est donc sélectionné et fourni au registre de sortie OTR (le mot reste alors dans la mémoire 2). La signalisation précitée dans AV fait en sorte par ail-15 leurs que le compteur CT soit ramené dans sa position de départ (0) et par ailleurs de ce fait le dispositif de priorité est commandé pour provoquer par exemple une augmentation d'une valeur "1" de la valeur binaire de la donnée de priorité à l'emplacement des p bits de la mémoire de registres à décalage auxiliaire 12 (comparée avec la fig. 2). De ce 20 fait, l'utilisation d'un mot est donc conservée. Il est également possible que par l'intermédiaire de PI on note dans les p bits le nombre de fois qu'un mot passe par 10 sans être utilisé. Lorsque s'effectue de la façon décrite ci-dessus la recherche d'un mot dans la mémoire, il se peut qu'après avoir fait 25 une fois entièrement le tour de la mémoire 2 aucune adresse correspondante ne soit trouvée dans la mémoire 2; il se produit ce qui suit pour permettre la recherche dans la mémoire â registres à décalage 1 s Après avoir circulé une fois en rond le compteur CT est rempli (ou est vidé s'il commence par être rempli). De ce fait, il apparaît un signal sur la 30 ligne L5 qui est connectée à la porte E18. Lorsque dans le dispositif PI dans lequel chaque fois les p bits des mots passants par IC sont examinés, on constate qu'à un moment donné un mot passe avec aucune priorité* ou avec une priorité basse et il apparaît de ce fait un signal sur la ligne 16 qui est également connectée à la porte 18. Il apparaît claire-35 ment ce qui se produit alors: si à un moment donné 15 et 16 fournissent un signal, la porte 16 s'ouvre et il se produit un signal sur la ligne 17. De ce fait, les deux portes de transmission de mots 19 et 20 sont ouverts tandis que justement les portes 16 et 17 (cette dernière si elle est présenteront fermées auquel cas le signal sur la ligne 17 est four-40 ni inversé à ces portes (ce qui est désigné par un point). On obtient 72 09628 2130457 ainsi qu'un mot hors de la mémoire 1 passe dans la mémoire 21 par l'intermédiaire de la porte 20, tandis que le mot "tombe" hors de la mémoire 2 revient par la porte 19 dans la mémoire 1. Cela se poursuit jusqu'à ce que dans le dispositif de priorité PI un mot soit trouvé dans la mémoire 2, mot ayant une telle propriié qu'il ne peut pas- disparaître de la mémoire 2. De ce fait, le signal disparaît sur la ligne 16 et également sur la ligne 17» de sorte que l'on obtient à nouveau l'ancienne situation, pour laquelle les portes 16 et 17 sont ouvertes et les portes 19 et 20 fermées. S'il apparaît lors de la recherche ultérieure des mots dans la mémoire 2 que le mot demandé est entre temps présent dans la mé- i. ènis moire 2, le processus se poursuit comme décrit ci-dessus. Si le k mot n'est pas encore présent, le compteur CT reste dans la position remplie (seul un signal de AV peut le réajuster) et lorsque le dispositif de priorité donne à nouveau son accord, la porte 1â s'ouvre et par l'intermédiaire de la porte 20 un ou plusieurs mots passent de la mémoire 1 dans la mémoire 2; Lorsque des mots passent de la mémoire 1 dans la mémoire 2 et qu'ils ne sont pas utilisés parce qu'ils n'ont pas été appelés, ils retournent rapidement dans la mémoire 1. En effet, le dispositif de priorité PI ne trouve pas de bits aux p emplacements de bits de ces mots dans la mémoire 2 et PI donne donc le signal sur 16 etc. Il faut remarquer qu'en général la découverte d'un mot qui se trouvait initialement encore dans la mémoire 1 dans cet exemple dure plus longtemps que dans les exemples suivant les figures 1 et 2 parce que dans ce cas on cherche simultanément dans la mémoire 1 et dans la mémoire 2. Toutefois, pour certaines applications la solution de la fig. 3 peut être intéressante du point de vue de l'économie d'un dispositif de comparaison. 72 09628 2130457 REVENDICATIONS ; 1. Configuration de mémoire comportant une mémoire à registres à décalage avec au moins k registres à décalage rétrocou-plables, alors que chaque registre à décalage comporte n emplacements 5 de bit pour l'emmagasinage de n mots avec une longueur de k bits, un emplacement d'inscription et de lecture, un générateur d'impulsions d'horloge servant à fournir des impulsions d'horloge pour la commande de la mémoire à registres à décalage, et d'autre part des moyens de sélection pour sélectionner des- mots hors de la configuration de mémoire sur 10 la base d'une information de sélection fournie de l'extérieur, cette configuration de mémoire étant caractérisée en ce que pour raccourcir le temps d'accès moyen, la configuration de mémoire comporte par ailleurs une mémoire auxiliaire â registres à décalages pouvant être reliée par l'intermédiaire de portes à la mémoire à registres à décalage, cette 15 mémoire auxiliaire comportant au moins k registres à décalage rétrocou-plables, alors que chaque registre à décalage comporte m emplacements de bits (m 2. Configuration de mémoire selon la .revendication 25 1, avec laquelle les organes de sélection pour la sélection de mots hors de la configuration de mémoire sont constitués par un premier dispositif de comparaison dans lequel l'information de sélection présentée de l'extérieur est comparée à l'information située dans la mémoire â. registres à décalage, cette configuration étant caractérisée en ce que les organes 30 de sélection précités sont constitués par ailleurs par un deuxième dispositif ?.e comparaison dans lequel l'information de sélection fournie de l'extérieur est comparée â l'information dans la mémoire auxiliaire à registres â. décalage, alors que lors de la signalisation de l'identité dar.s le premier et dans le deuxième dispositif de comparaison le mot 35 envisagé dans la configuration ce mémoire est- sélectionné et appliqué à un registre de sortie. 3. Configuration de mémoire selon la revendication 1 avec laquelle les organes de sélection pour la sélection de mots hors de la mémoire â registres à décalage de la configuration de mémoire 40 comportent un registre d'adresse pour l'emmagasinage d'adresses présentées 72 09628 m 2130457 de l'extérieur, un compteur d'adresses alimenté par les impulsions d'horloge avec lequel les adresses des mots situés dans la mémoire à registres à décalage sont déterminées et un premier dispositif de comparaison pour signaler la correspondance entre l'adresse dans le registre d'adresse et 5 dans le compteur d'adresses, cette configuration de mémoire étant caractérisée en ce que la mémoire auxiliaire à registres à décalage comporte un champ d'au moins k+1 registres à décalage, pour l'emmagasinage des m mots précités avec une longueur de k bits et de l'adresse correspondante de ces m mots dans la mémoire à registres à décalage avec une lon-10 gueur de "1" bits, alors qu'un deuxième dispositif de comparaison signale l'identité entre une adresse dans le registre d'adresse et une adresse, emmagasinée dans la mémoire auxiliaire à registres à décalage, alors que lors de la signalisation de l'identité dans le premier ou le deuxième dispositif de comparaison le mot envisagé dans la configuration de mé-15 moire est sélectionné et appliqué à un registre de sortie. 4. Configuration de mémoire selon une des revendications 1, 2 ou 3» caractérisée en ce que pour des mots d'information ou adresses de celle-ci, de l'information de priorité est présente, alors que dans un dispositif de priorité on peut déterminer sur la base de 20 cette information de priorité quels m des n mots d'information de la mémoire à registres à décalage peuvent être placés dans la mémoire auxiliaire à registres à décalage. 5. Configuration de mémoire selon une des revendications 1, 2 ou 3, caractérisé en ce que la mémoire auxiliaire à re- 25 gistres à décalage est constituée par au moins k+e, respectivement k+l+p registres à décalage, alors que parmi les m mots présents le premier bit p sert à l'emmagasinage de l'information de priorité qui suivant un algorythme déterminé sur la base du fait qu'un mot est appliqué de façon répétée peut être déterminé dans un générateur de priorité, 30 alors que cette priorité est déterminante pour le fait que ce mot reste emmagasiné dans la mémoire auxiliaire à registres à décalage ou pour replacer ce mot dans la mémoire à registres à décalage. 6. Configuration de mémoire selon une des revendications 1 à 5, caractérisée en ce que la mémoire â registres à décalage 55 et la mémoire auxiliaire à registres à décalage sont du même type et en ce qu'elles sont réalisées, éventuellement avec d'autres éléments de la configuration de mémoire, comme un ensemble intégré. 7. Configuration de mémoire selon une des revendications 1 à 6, caractérisée en ce que la vitesse de décalage de la mémoire auxiliaire à registres à décalage est c fcis plus j^arrie que celle de 72 09628 is 2130457 la mémoire à registres à décalage, alors que le nombre de mots de mémoire auxiliaire à registres à décalage est égal à c_.