Brevet FR2079186A1 — publié le 19711112

0B386 2079186 La présente invention concerne des dispositifs semi-conducteurs, et en particulier des dispositifs semi-conducteurs à circuits intégrés. L'invention vise un semi-conducteur ayant d,excellentes carac-5 téristiques et un nouveau procédé de sa préparation. L'invention concerne également un dispositif semi-conducteur dans lequel on utilise des cristaux primaires semi-conducteurs ayant un caractère cristallin discontinu. L'invention concerne également un circuit semi-conducteur inté-10 gré dans lequel on forme plusieurs éléments semi-conducteurs dans plusieurs couches semi-conductrices monocristallines ayant un caractère cristallin discontinu. L'invention concerne également un circuit intégré dans lequel on utilise des éléments actifs tels que des transistors ou des élé-15 ments passifs tels que des résistances ayant des caractéristiques électriques différentes les ions des autres et un procédé de fabrication n'augmentant pas les stades de leurs fabrications. L'invention concerne également un mode d'isolement électrique facile des éléments semi-conducteurs les uns des autres. 20 Selon l'invention, on forme plusieurs régions semi-conductrices voisines les unes des autres sur des cristaux primaires discontinus constituant les germes, et on utilise ces régions semi-conduc-trices comme régions semi-conductrices d'un élément semi-conducteur ou comme régions semi-conductrices individuelles de plusieurs 25 éléments semi-conducteurs, ce qui permet de réaliser des dispositifs semi-conducteurs ayant d'excellentes caractéristiques. Dans un mode de réalisation de l'invention, on place un second substrat sur une partie prédéterminée de la surface principale d'un premier substrat pour réaliser la croissance par vaporisa-30 tion d'une couche semi-conductrice monocristalline de telle sorte que la surface principale du second substrat corresponde à la surface principale du premier substrat, puis on expose la surface principale du second substrat et la surface principale du premier substrat ne portant pas le second substrat et on réalise la crois-35 sance par vaporisation de couches semi-conductrices sur la totalité des surfaces du premier et du second substrat. La couche semi-conductrice monocristalline réalisée par croissance par vaporisation sur la surface exposée du premier substrat et celle formée sur la surface exposée du second substrat sont 40 adjacentes l'une de l'autre par l'intermédiaire d'une frontière de 71 03386 2 2079186 cristaux ou d'un polycristal car le premier et le second substrat servant de cristaux primaires pour les couches monocristallines dont la croissance a été réalisée par vaporisation ne sont pas en continuité mutuelle. On utilise la couche semi-conductrice mono-5 cristalline réalisée par croissance par vaporisation comme région semi-conductrice d'un élément semi-conducteur. Selon l'invention, la matière du premier et du second substrat peut être par exemple en saphir permettant la croissance monocristalline d'une couche réalisée par vaporisation lorsqu'on utilise 10 le silicium pour la couche réalisée par croissance par vaporisation, sinon, comme décrit ci-dessus, on utilise la, même matière pour la couche réalisée par croissance par vaporisation ainsi que pour le premier et le second substrat. Pour simplifier, dans la description qui suit, on utilise la même matière pour les subs-15 trats et la couche semi-conductrice vaporisée. D'autres caractéristiques et avantages de l'invention ressorti-ront de la description qui va suivre faite en regard des dessins annexés. Sur ces dessins : - les figures l(a) à l(e) illustrent chaque stade de fabrica-20 tion selon l'invention; - la figure 2(a) représente une vue en perspective et les figures 2(b) à 2(c) sont des coupes schématiques illustrant un mode de réalisation de 1'invention; - la figure 3(a) et la figure 4(b) sont un schéma en perspec-25 tive d'autres modes de réalisation de l'invention; - la figure 5 est une coupe schématique d'un circuit intégré comportant des transistors MOS à effet de champ ayant des caractéristiques différentes de l'un à l'autre; et - la figure 6 et la figure 7 sont des coupes schématiques il-30 lustrant un autre mode de réalisation de l'invention. - la figure l(e) représente : un substrat semi-conducteur monocristallin 1, une couche semi-conductrice monocristalline 2 placée sur le substrat 1, et une couche semi-conductrice monocristallisée 4 sur le substrat 1 et une couche semi-conductrice monocris- 35 talline 5 sur la couche 2. Ces couches monocristàllisées 4 et 5 sont au contact l'une de l'autre et il existe une frontière de cristaux entre elles. Pour réaliser la structure décrite, o.n utilise tout d'abord des substrats monocristallins 1 et 2 différents l'un de l'autre 40 comme le montre la figure l(a). Ces substrats sont façonnés sous BAD ORfOrtNAL 71 03386 2079186 forme de plaques minces selon des procédés connus et au moins leurs surfaces opposées l'une à l'autre sont polies de telle sorte qu'elles soient en contact étroit lorsqu'on superpose les substrats 1 et 2. Le substrat semi-conducteur 1 doit être suffisamment 5 épais pour résister aux divers traitements auxquels il est soumis lors de la fabrication. Le substrat semi-conducteur 2 n'est pas nécessairement aussi épais que le montre la figure l(a), mais il doit l'être suffisamment pour résister à l'effort mécanique qui risque de le rompre au début du procédé de préparation. 10 Puis, comme le montre la figure l(b), on place le substrat 2 sur l'autre substrat 1 de telle sorte qu'une surface principale du substrat 2 soit en contact étroit avec la surface principale du substrat 1. On peut simplement superposer le substrat 2 au substrat 1 sans réaliser d'union. Cependant, il est souhaitable de 15 leur appliquer un agent de liaison tel que du verre pour empêcher un déplacement des deux substrats et permettre une manipulation facile de l'élément dans le procédé de fabrication. Comme le montre la figure l(c), on diminue l'épaisseur du substrat 2 en enlevant une partie de sa surface principale par meulage 20 ou attaque chimique. On rend le substrat 2 aussi mince que possible de telle sorte que la couche semi-conductrice vaporisée formée sur la surface principale soit convenablement monocristallisée. Puis, comme le montre la figure l(d), on enlève une partie prédéterminée du substrat semi-conducteur 2 par photogravure, pour 25 exposer la surface 3 du substrat 1. Dans la figure l(e), line matière semi-conductrice est formée sur le plan constitué par les surfaces principales des substrats 1 et 2 selon un procédé de croissance par vaporisation. Dans ce stade, on réalise la monocristallisation sur les germes, à savoir 30 sur les cristaux primaires respectifs des substrats 1 et 2, d'une couche 4 semi-conductrice vaporisée sur le substrat 1 et de couches 5 semi-conductrices vaporisées sur le substrat 2. Les couches semi-conductrices 4 et 5 déposées par vaporisation sont adjacentes. Dans la partie où la couche 4 entre en contact avec la couche 5> 35 les monocristaux semi-conducteurs des deux couches 4 et 5 ne sont pas continus, par conséquent, il se forme une frontière de cristaux 6 due à la différence de réseau cristallin entre les couches vaporisées 4 et 5, c'est-à-dire en raison de la différence de plan des cristaux et de l'orientation des surfaces principales des 40 substrats 1 et 2 qui constituent respectivement les germes des 71 03386 + 2079186 couches 4 et 5 développées, et à une déviation de l'arrangement du réseau cristallin entre les couches 4 et 5 développées due à la différence de position. Parfois, avec la structure ci-dessus, il y a une différence de 5 niveau entre les surfaces des couches 4 et 5 vaporisées en raison du fait que la hauteur de la surface principale du substrat 1 diffère de celle du substrat 2, ou il y a une certaine inégalité des surfaces des couches 4 et 5 vaporisées en raison de l'inégalité de forme des substrats 1 et 2. Dans le semi-conducteur, une telle 10 inégalité n'est pas souhaitable car elle gêne la précision des stades de fabrication, donc on devra la réduire au minimum. En pratique, l'inégalité de surface n'est pas très importante car le substrat semi-conducteur 2 est extrêmement mince. Il est nécessaire, on peut aplanir cette inégalité par une technique connue de meula-15 ge, d'attaque chimique ou similaires pour faciliter les divers stades tels que l'oxydation, la photogravure, la diffusion d'impuretés, l'évaporation etc... Ensuite, on forme les divers éléments semi-conducteurs dans les couches 4 et 5 semi-conductrices réalisées par croissance par éva-20 poration, comme le montre la figure l(d), selon des techniques bien connues. Le dispositif semi-conducteur ainsi foiraé, sous forme d'un dispositif unitaire ou d'un dispositif intégré, possède divers avantages caractéristiques qui apparaîtront dans la description qui va suivre l'exemple pratique de modes de réalisation de 25 l'invention. La figure 2(a) représente un substrat 11 en monocristal de silicium de type p dont la surface principale est un plan (100), sur lequel on a placé sous forme d'un réseau un substrat 12 en monocristal de silicium de type n ayant un plan (100) à sa surface 30 principale. Gomme décrit dans le mode de réalisation précédent, on place le substrat de silicium 12 avant de le mettre sous forme de réseau, sur le substrat de silicium 11 de telle sorte que l'orientation des réseaux cristallins des substrats de silicium 11 et 12 soient croisés. En pratique, on fixe les substrats l'un à l'au-35 tre au moyen d'un dispositif de fixation convenable, par exemple le dispositif décrit dans le Brevet Japonais n° 4L-8173 dans lequel on forme une pellicule d'oxyde de silicium sur chacune des surfaces des substrats de silicium 11 et 12 par oxydation thermique ou décomposition thermique d'un silane organique, on recouvre 40 d'un métal (tel que le plomb ou l'un de ses oxydes) la pellicule 71 03386 2079186 d'oxyde d'au moins un des substrats, on superpose le substrat 12 au substrat 11, puis on chauffe les deux substrats en atmosphère oxydante. Un autre procédé de fixation est proposé dans le Brevet Japonais n° 39-17869, selon lequel on superpose les substrats 11 5 et 12 puis on les chauffe en atmosphère oxydante, on peut également utiliser un procédé faisant appel au verre. Par attaque chimique ou par attaque chimique après meulage mé4 canique, on amincit parfaitement le substrat 12 et on en enlèye des parties selon un réseau par photogravure, pour exposer les 10 surfaces principales respectives des substrats. Selon la figure 2(b), sur les surfaces respectives des substrats de silicium 11 et 12, on réalise la croissance par vaporisation des couches 13 et 15, 14 et 16 de silicium de type n. On peut former les couches 13 et 16 par exemple en exposant les subs-15 trats 11 et 12 à une atmosphère contenant du monosilane et du phosphore ou un oxyde de phosphore qui constitue une impureté de type n lorsqu'on le chauffe. On aplanit la surface des couches de silicium développées par vaporisation 13 à 16 selon une technique appropriée de meulage, 20 et on forme une pellicule 20 d'oxyde de silicium à la surface des couches 13 à 16 selon une technique d'oxydation thermique ou de décomposition thermique de monosilane. Puis, on élimine la pellicule d'oxyde de silicium 20 dans les parties prédéterminées des couches 13 à 16 de silicium monocristallisées développées par va-25 porisation et de leurs frontières pour former des trous pour la diffusion sélective. On réalise la diffusion sélective d'une impureté de type p, par exemple du bore dans les parties prédéterminées des couches développées 13 à 16 et les frontières les séparant à travers les 30 trous. Il convient de noter que la diffusion d'impuretés ne constitue pas une technique particulière et qu'on peut utiliser d'autres techniques. La diffusion d'impuretés dans les couches de silicium vaporisées 13 à 16 entourées par les frontières de cristaux est réali-35 sée à la même vitesse de diffusion que dans les monocristaux semiconducteurs habituels. D'autre part, la diffusion d'impuretés dans la frontière de cristaux progresse à une vitesse supérieure (diffusion anormale). En résumé, la diffusion d'impuretés dans la partie comportant la frontière est bien plus rapide que dans les 40 couches déposées par vaporisation. En donnant une épaisseur déter- BAD ORlGrtNM. 71 03386 2079186 minée à la couche 4 déposée par vaporisation, on peut faire en sorte que le bord frontal de la région diffusée de type p dans la partie portant la frontière atteigne la surface du substrat 11 de silicium de type p avant que les régions 17, 18, 19 et 22 de type 5 p formées dans les couches développées 13 à 16 atteignent la profondeur désirée. La frontière de cristaux formée entre les couches 13 et 14 développées à la nature d'un.polycristal, et les caractéristiques électriques de la frontière de cristaux sont semblables à celles 10 du polycristal. C'est-à-dire que dans la frontière de cristaux, les couches 13 à 16 développées ont une certaine tension d'isolement comme si ces couches étaient isolées électriquement l'une de l'autre. Egalement, ces couches 13 a 16 sont isolées l'une de l'autre par la région de type p formée par la diffusion d'impure-15 tés de type p. C'est-à-dire, que par la diffusion de l'impureté de type p, les couches développées 13 à 16 sont électriquement isolées l'une de l'autre par la jonction pn et la frontière de cristaux. Pour améliorer les caractéristiques d'isolement entre les couches 13 à 20 16 et augmenter leurs tensions de rupture, on peut faire en sorte d'enlever la totalité de la pellicule d'oxyde sur la frontière de cristaux et diffuser l'impureté de type p dans la totalité de la frontière de cristaux et à son voisinage formant ainsi une jonction pn parfaite ou diffuser un poison tel que l'or (Au) dans la 25 totalité de la frontière de cristal. Les régions de type p 17, 18, 19 et 22 formées respectivement dans les couches développées 13 à 16 sont destinées à constituer une région de chaque élément semi-conducteur. Sur les surfaces exposées des régions de type p représentées 30 dans la figure 2(b), on forme des pellicules d'oxyde de silicium par oxydation thermique en même temps qu'on réalise la diffusion précédemment citée, ou par décomposition thermique d'un silane organique après la diffusion. Puis, on élimine les portions prédéterminées des nouvelles pellicules d'oxyde par photogravure 35 pour former un cache pour la diffusion sélective suivante d'une impureté de type n. Finalement, on forme les régions de type n 23, 24, 25 et 26 par diffusion d'une impureté de type n telle que du phosphore dans les régions de type p 17, 18, 19 et 20, de chacune des cou-40 ches formées par croissance par vaporisation 13 à 16, en utilisant 71 03386 7 2079186 respectivement les pellicules d'oxyde comme cache, les surfaces des couches développées 13 a 16 sont revêtues d'une pellicule isolant la surface telle qu'une pellicule de bioxyde de silicium, on creuse des trous pour les électrodes de raccordement dans les 5 parties prédéterminées de la pellicule de bioxyde de silicium, et on place un métal, par exemple une connexion d'électrode en aluminium 27 sur les trous et le reste de la pellicule de bioxyde de silicium par évaporation et photogravure, si bien que, comme le montre la figure 2(c) on obtient un transistor, deux diodes et 10 une résistance respectivement sur les couches développées 13, 14 et 15, et 16 respectivement. Le dispositif à circuit intégré du mode de réalisation décrit et illustré présente les avantages suivants. 1. La largeur de la frontière de cristaux est très faible et 15 par conséquent une surface très faible suffit pour réaliser l'isolement des couches développées 13 a 16 et donc la densité de ces couches 13 à 16 sur le dispositif peut être importante. On sait dans l'art que, lorsqu'on forme sur une partie donnée de la surface d'un substrat de silicium, une couche ne formant pas de 20 monocristaux, telle qu'une pellicule d'oxyde, il se forme simultanément à la surface du substrat de silicium une couche poly-cristalline à croissance épitaxiale, et qu'ainsi la couche monocristalline à croissance épitaxiale est électriquement isolée de la couche polycristalline à croissance épitaxiale. Ceci est appelé 25 technique de séparation polycristalline. Cependant, selon cette technique, l'épaisseur de la couche polycristalline à croissance épitaxiale diminue avec la croissance épitaxiale si on diminue l'épaisseur de la pellicule d'oxyde. Lorsque la croissance épitaxiale progresse, la couche polycristalline réalisée par croissan-30 ce épitaxiale disparaît. C'est pourquoi la diminution de l'épaisseur de la pellicule d'oxyde est limitée. 2. Une diffusion anormale des impuretés se produit dans la frontière de cristaux. Donc, il est possible de diffuser une impureté de type p pour réaliser l'isolement en même temps qu'on 35 forme les éléments semi-conducteurs et il n'est donc pas nécessaire d'utiliser une technique complémentaire. 3. Les propriétés physiques et chimiques de la frontière de cristaux différent de celles du semi-conducteur monocristallin. Par exemple, la vitesse d'attaque chimique est supérieure dans la 40 frontière de cristaux par rapport au semi-conducteur monocristal- 71 03386 2079106 lin. Donc, la partie de la coïiche 13 développée voisine de la couche développée 14 est distincte. Ceci permet la mise en place facile des éléments lors de l'exposition de la couche de protection, de la formation du cache de photogravure, du stade d'évapo-5 ration etc... 4» La surface principale de la couche développée 13 est pratiquement au même niveau que la surface principale de la couche développée 14. Ceci permet d'éliminer divers inconvénients tels qu'une épaisseur irrégulière des électrodes évaporées et les dif-10 férences d'épaisseur de la couche de protection de photogravure qui tendent à se produire lorsque les hauteurs des deux surfaces principales sont différentes. La figure 3 représente une vue en perspective d'un dispositif à circuit semi-conducteur intégré selon un autre mode de réalisa-15 tion, dans lequel les couches monocristallines de silicium 33 de type n sont placées selon un réseau sur un.substrat de silicium monocristallin 31 de type p sur lequel on forme ultérieurement une couche par vaporisation. Les substrats de silicium'31 et 33 sont unis par une pellicule d'oxyde 32 comme dans le mode de réa-20 lisation précédent. Dans la structure ci-dessus, la pellicule d'oxyde 32 déborde à une certaine limite de la base du substrat de silicium 33, et est continue aux noeuds du réseau. Les couches de silicium 33 formant un réseau ne sont pas raccordées entre elles aux noeuds du réseau. 25 Dans le cas où on forme des couches de silicium réalisées par croissance par vaporisation et ayant une conductivité du type opposé à celle du substrat 31» sur les surfaces exposées du substrat de silicium 31 et des couches 33, les couches développées sont réalisées par monocristallisation, sur les germes, c'est-à-30 dire sur les cristaux primaires respettivement du substrat 31 et des couches 33* Ainsi, la couche de silicium formée par croissance par vaporisation sur la pellicule d'oxyde 32 prend la forme d'un polycristal car la pellicule d'oxyde 32 se comporte comme un germe de polycristal. Donc, la couche de silicium polycristallin 35 existe entre les couches de silicium monocristallin développées, formées sur le substrat de silicium 31 qui sert de cristal primaire, et les couches de silicium monocristallin réalisées par croissance par vaporisation formées sur le substrat de silicium 33 servant de cristal primaire. Donc, les deux couches de sili-40 cium monocristallin formées par croissance par vaporisation sont 71 03386 9 2079186 électriquement séparées l'une de l'autre par la couche polycristalline, et sont également séparées électriquement du substrat de silicium 31 par la jonction pn ou la pellicule d'oxyde de silicium. En d'autres termes, chaque couche de silicium monocristal-5 lisée réalisée par croissance par vaporisation est isolée électriquement des autres parties, et il est donc possible d'y former des éléments semi-conducteurs, ce qui permet de réaliser un dispositif semi-conducteur à circuit intégré comme dans le mode de réalisation précédent. 10 Le substrat de silicium 31 et les couches 33 représentés dans la figure 3 sont formés de la façon suivante. On unit un substrat de silicium 33 par l'intermédiaire d'une pellicule d'oxyde de silicium au substrat de silicium 1 puis on l'amincit parfaitement par meulage comme précédemment. 15 Puis, on recouvre le substrat de silicium 33 d'un cache ayant la forme d'un réseau et on élimine les parties non masquées par agent de gravure chimique, par exemple de l'acide fluorhydrique (HF) et de l'acide nitrique (HNO^) pour former des creux dans le substrat 33* Les parties de la pellicule d'oxyde de silicium sont 20 également enlevées par un agent de la gravure chimique n'attaquant pas le silicium mais le bioxyde de silicium, par exemple une solution aqueuse d'acide fluorhydrique ou d'acide fluorhydrique et de fluoré d'ammonium (NH^ ), pour exposer les parties de la surface du substrat 31. De plus, on attaque le substrat de silicium 25 restant au voisinage des creux par agent de gravure chimique approprié jusqu'à la surface de la pellicule d'oxyde de silicium voisine des creux du réseau. Ce mode de réalisation présente les mêmes intérêts que le mode de réalisation précédent. De plus, ici, les couches monocristal-30 lines de silicium réalisées par croissance par vaporisation sur le réseau sont rigoureusement isolées l'une de l'autre par la couche de silicium polycristallin développée par vaporisation. Comme le montre la figure b, on forme une couche de silicium vaporisée de type n dans le plan constitué par les surfaces prin-35 cipales du substrat de silicium 72 et les surfaces principales exposées du substrat 71. Selon ce mode de réalisation, on peut éliminer ou rendre minimum sans meulage les inégalités de surface (inégalités de niveaux) de la couche de silicium vaporisée, ces inégalités pouvant se pro-40 duire en raison de l'épaisseur du substrat de silicium 72. 10 71 03386 2079186 C'est-à-dire, comme on le sait, les couches monocristallines développées par vaporisation se forment avec des vitesses de croissance dépendant de leur orientation cristalline, donc, les rapports diffèrent selon les conditions de croissance. Par exem-5 pie, la vitesse de croissance par vaporisation du silicium dans un plan (100) est supérieure à celle dans un plan (111). Lorsque les plans cristallins des substrats de silicium 71 et 72 diffèrent l'un de l'autre, on utilise un plan cristallin ayant une vitesse de croissance par vaporisation supérieure pour le 10 substrat 71, et celui ayant une vitesse de croissance par vaporisation lente pour le substrat 72. Ainsi, on peut réduire l'inégalité de la surface des couches développées par vaporisation grâce à 1'anisotropie de la croissance par vaporisation. Au lieu de la disposition du mode de réalisation ci-dessus où 15 on rend le substrat de silicium 72 aussi mince que possible, on peut également faire en sorte que l'épaisseur du substrat de silicium 72 soit égale à la différence de l'épaisseur des couches développées par vaporisation entre un plan (100) et un'plan (111) ce qui permet d'éliminer l'inégalité. 20 Les couches de silicium monocristallin développées par vaporisation, disposées selon un réseau et cristallisées sur les substrats 71 et 72 de silicium servant de germes cristallins sont isolées l'une de l'autre par la jonction pn entre les substrats 71 et 72, et par les frontières de cristaux 77 ou la région polycris-25 talline formée entre les couches développées par vaporisation, et également par la région de diffusion de type p et la pellicule d'oxyde de silicium, comme dans le mode de réalisation précédent. Dans chacune des couches 73, 74, 75 et 76 en silicium monocristallin développées par vaporisation, on forme, par exemple par 30 diffusion thermique, d'une impureté des éléments de circuit par exemple des transistors, une diode, une résistance R ou (une capacité à jonction pn etc ... non représentés sur le schéma) qui constituent un dispositif semi-conducteur à circuit intégré comme dans la fig. 35 Dans un dispositif semi-conducteur à circuit intégré, il n'est pas toujours nécessaire que plusieurs éléments du circuit ayant un rôle semblable, par exemple les transistors, aient les mêmes caractéristiques électriques. Dans certains cas, il est nécessaire* que les éléments de circuit ayant un rôle semblable tels que 40 les transistors aient entre des caractéristiques électriques dif- BAD ORir^'AL 71 03386 11 2079186 férentes. Par exemple, il peut être nécessaire dans un dispositif à circuit intégré constituant un circuit amplificateur que le transistor ait des caractéristiques particulières de tension de rupture, et plutôt que des caractéristiques particulières de fré-5 quence ou d'amplification de courant, selon sa position dans le circuit. Ces exigences peuvent être satisfaites en modifiant simplement la condition de fabrication, telle que les stades de fabrication comportant la diffusion d'impuretés ou en ajoutant un stade par-10 ticulier. Cependant, il n'est pas souhaitable d'augmenter le nombre de stades de fabrication pour obtenir des éléments de circuit ayant des caractéristiques électriques différentes car dans un dispositif semi-conducteur à circuit intégré, la diminution du nombre 15 des stades de fabrication par formation simultanée de plusieurs éléments de circuit constitue un avantage important. Selon ce mode de réalisation, des éléments de circuit ayant des caractéristiques électriques différentes de l'un à l'autre peuvent être formés simultanément sans augmenter le nombre de stades de 20 fabrication. Le dispositif de circuit de ce mode de réalisation met en pratique le principe selon lequel le coefficient de diffusion d'une impureté n'est pas toujours le même selon l'orientation du monocristal semi-conducteur mais diffère selon l'orientation du cris-25 tel. Dans le silicium, par exemple, le coefficient de diffusion d'une impureté introduite dans un plan (111) est supérieur à celui correspondant à un plan (100). Dans le cas de la technique par diffusion thermique, les coefficients de diffusion thermique diffèrent de 1,5 fois. 30 Par exemple, dans un transistor de type planar formé dans les mêmes conditions et pour lequel on utilise la même impureté pour les mêmes températures et durées de diffusion, on peut former une jonction collecteur et une jonction émetteur plus profondes c'est-à-dire qu'on peut élargir la base et diminuer le facteur d'ampli-35 fication du courant pour une couche développée par vaporisation ayant sa surface principale sur un plan (100), par rapport à la même couche ayant sa surface principale sur un plan (111). De la même façon, on peut modifier l'épaisseur de la couche développée 76 d'une résistance semi-conductrice en modifiant l'é-40 paisseur de la couche développée par vaporisation dans laquelle 71 03386 " 2079186 on forme la résistance, et ainsi obtenir une résistance ayant une valeur désirée. De façon semblable, on peut modifier en utilisant la différence de coefficient de diffusion les caractéristiques des éléments de circuit, par exemple, la conductance mutuelle d'un 5 transistor à effet de champ à jonction ou la caractéristique de capacité de jonction (dépendant de la surface de la jonction pn) d'une capacité à jonction pn. Les figures 4 et 5» représentent un dispositif à circuit intégré comportant des transistors à effet de champ à porte isolée 10 selon un mode de réalisation de l'invention. On forme ce dispositif semi-conducteur de la façon suivante. On place un substrat de silicium 42 sur une partie choisie d'un substrat de silicium 41 comme le montre la figure 4, et on forme des couches de silicium de type p développées par vaporisais tion respectivement sur les substrats 41 et 42. On expose le plan cristallin (100) comme la surface principale de la couche développée par vaporisation sur le substrat 4L et le plan (111) comme surface principale pour la couche développée par vaporisation sur le substrat 42. 20 Puis, comme le montre la figure 5> on forme deux paires de régions 55 et 56, et 57 et 58 de type n, servant de régions-sources et de régions-drains dans les couches développées par vaporisation 53 et 54 par diffusion sélective d'une impureté, on place sur leurs surfaces les pellicules d'oxyde de silicium 59 qui ont été 25 stabilisées par exemple par traitement phosphorique, puis on forme respectivement de façon définitive sur les régions de type n et les pellicules d'oxyde 59 les électrodes de contact 60, 62, 63 et 65 et les électrodes-portes 61 et 64. Ce mode de réalisation permet d'obtenir un transistor à effet 30 de champ à porte isolée dont les portes isolées ont différentes tensions de seuil (tension apparaissant entre la source et la porte lorsque le courant commence à circuler entre la source et le drain lorsqu'une tension de polarisation spécifique est appliquée entre la source et le drain). 35 La tension de seuil varie selon la résistivité du substrat semi-conducteur (couche développée par vaporisation) et l'épaisseur de la pellicule d'isolement de la porte et aussi en particulier selon la présence de la pellicule isolante elle-même. Comme on le sait, cette influence de la pellicule isolante est due 40 au fait que des supports (trous ou électrons) sont formés dans la 71 03386 13 2079186 région semi-conductrice en surface au contact de la pellicule isolante. Ce type de support semble être formé par certains ions, par exemple l'ion sodium existant dans la pellicule isolante. Cependant, un tel support se forme même sans ion, comme le décrit 5 le brevet japonais n° 41-3418. Egalement, selon le brevet japonais n° 42-21 44à, la quantité de support formée diffère selon le plan cristallin à la surface du substrat semi-conducteur. Dans le mode de réalisation ci-dessus, les électrons sont formés sur la surface de silicium par la pellicule d'oxyde 59. La 10 quantité d'électrons formés est inférieure dans un plan (100) à celle formée dans un plan (111). Donc, le transistor à effet de champ à porte isolée, formé dans la couche développée par vaporisation 54, par rapport à celui formé dans la couche développée par vaporisation 53» a tendance à 15 invertir le type de conductivité de la surface de silicium en dessous de l'électrode porte, en formant un canal qui se comporte comme un passage pour le courant dans le transistor, et se traduit par une tension de seuil plus basse. On peut utiliser en pratique la différence de tension de seuil 20 entre les deux transistors. Par exemple, on peut facilement raccorder les transistors en parallèle et les faire fonctionner comme un transistor unique ayant une caractéristique de coupure à distance ou les faire fonctionner comme un transistor unique ayant une conductance mutuelle importante en les raccordant en série. 25 En raison de la différence de tension de seuil, il est également possible de réaliser un amplificateur à gain élevé en disposant en série les transistors sans raccorder les électrodes-portes les unes aux autres, par exemple comme dans un amplificateur en cascade. 30 Selon ce mode de réalisation, les couches 53 et 54 développées par vaporisation sont isolées l'une de l'autre par une certaine rigidité électrique apportée par la pellicule d'oxyde de silicium d'union et la frontière de cristaux. En d'autres termes, le potentiel de la porte correspondant au côté substrat (côté de la 35 couche développée par vaporisation) peut être fourni séparément au transistor formé dans la couche 53 et à celui formé dans la couche 54* Si on ne désire pas qu'il y ait une tension apportée par la rigidité diélectrique de l'isolant, il est nécessaire d'utiliser 40 une liaison de résistance pour réunir les substrats 51 et 52. BAD ORtG'NAL 71 03386 U 2079186 Ceci peut par exemple être obtenu en utilisant un métal n'ayant pas d'influence sur les substrats 51 et 52 lors de la croissance épitaxiale de la diffusion d'impuretés, du traitement thermique, etc... ou en utilisant un agent d'union conducteur approprié. Il va de soi que la présente invention n'a été décrite et représentée qu'à titre purement explicatif mais nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. BAD OFMG'NAL 71 03386 2079186 REVENDICATIONS 1 - Dispositif semi-conducteur caractérisé en ce qu'il est constitué par un substrat semi-conducteur monocristallin une première couche semi-conductrice monocristalline couvrant une partie 5 dudit substrat semi-conducteur, une seconde couche semi-conductrice monocristalline formée sur ledit substrat semi-conducteur, une troisième couche semi-conductrice monocristalline formée sur ladite première couche semi-conductrice, et une frontière de cristaux formée entre lesdites seconde et troisième couches semi-10 conductrices. 2 - Dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comporte de plus plusieurs éléments de circuit semi-conducteurs formés dans lesdites première et seconde couches semi-conductrices. 15 3 - Dispositif semi-conducteur selon la revendication 1, caractérisé en ce qu'il comporte de plus une pellicule diélectrique disposée entre ladite première couche semi-conductrice et ledit substrat semi-conducteur. 4 - Dispositif semi-conducteur selon la revendication 1, carac-20 térisé en ce que ledit substrat semi-conducteur a un type de conductivité et lesdites seconde et troisième couches semi-conductrices ont une conductivité de type inverse. 5 - Dispositif semi-conducteur selon la revendication 4, caractérisé en ce qu'il comporte de plus une région semi-conductrice, 25 ayant le même type de conductivité que ledit substrat semi-conducteur, formée dans une partie comportant la totalité de ladite frontière de cristaux dans lesdites seconde et troisième couches semi-conductri ces. 6 - Dispositif semi-conducteur selon la revendication 5, carac-30 térisé en ce qu'il comporte de plus plusieurs éléments de circuit semi-conducteurs formés dans lesdites seconde et troisième couches semi-conductrices. 7 - Dispositif semi-conducteur caractérisé en ce qu'il est constitué d'un corps semi-conducteur ayant un type de conductivi- 35 té, ledit corps comportant une première région en surface monocristalline et une seconde région en surface ayant un plan cristallin différent de celui de ladite première région en surface, deux paires de régions semi-conductrices ayant un type de conductivité opposé formées respectivement dans ladite première et la-40 dite seconde régions en surface, deux pellicules isolantes formées 1 ■ /• i6 ■ 2079186 71 03386 sur au moins lesdites première et seconde région en surface respectivement entre lesdites régions semi-conductrices de chacune desdites paires, et deux électrodes placées respectivement sur lesdites pellicules isolantes. 5 8 - Dispositif semi-conducteur selon la revendication 7, caractérisé en ce que ladite première région en surface est pratiquement parallèle à un plan cristallin (100) et ladite seconde région en surface est pratiquement parallèle à un plan cristallin (111 ). 10 9 - Dispositif semi-conducteur caractérisé en ce qu'il est constitué d'un substrat monocristallin en silice, d'une pellicule d'oxyde de silicium formée sur une partie dudit substrat en silice, d'une première couche monocristalline de silicium disposée sur une partie de ladite pellicule d'oxyde de silicium, d'une se- 15 conde et d'une troisième couches monocristallines de silicium formées respectivement sur une partie dudit substrat de silicium sur lequel ladite pellicule d'oxyde de silicium n'est pas formée, et ladite première couche de silicium, et une couche polycristalline de silicium formée sur ladite pellicule d'oxyde de silicium sur 20 laquelle n'est pas disposée ladite première couche de silicium, ladite couche polycristalline de silicium étant combinée auxdites seconde et troisième couches de silicium. 10 - Dispositif semi-conducteur selon la revendication 9, caractérisé en ce qu'il comporte de plus plusieurs éléments de cir- 25 cuit formés dans lesdites seconde et troisième couches de silicium. 11 - Procédé de préparation d'un dispositif semi-conducteur caractérisé en ce qu'il consiste à recouvrir une partie d'un substrat monocristallin semi-conducteur d'une première couche 30 monocristalline semi-conductrice, et à réaliser la croissance épitaxiale d'une matière semi-conductrice sur ledit substrat semiconducteur et ladite première couche semi-conductrice pour former une seconde et une troisième couches semi-conductrices monocristallines, formant ainsi une frontière de cristaux entre lesdites 35 seconde et troisième couches semi-conductrices. 12 - Procédé de préparation d'un dispositif semi-conducteur caractérisé en ce qu'il consiste à former une pellicule d'oxyde de silicium sur une partie d'un substrat monocristallin de silicium, à disposer une première couche monocristalline de silicium 40 sur une partie de ladite pellicule d'oxyde de silicium, et à 71 03386 2079186 réaliser la croissance d'une matière silicique sur ledit substrat de silicium, ladite pellicule d'oxyde de silicium et ladite première couche de silice pour former une seconde et une troisième couches monocristallines de silicium sur ledit substrat de sili-5 cium et ladite première couche de silicium et à former une couche polycristalline de silicium sur ladite pellicule d'oxyde de silicium. 13 - Procédé de préparation d'un dispositif semi-conducteur caractérisé en ce qu'on recouvre une partie de la surface d'un 10 substrat cristallin pratiquement parallèle à un plan (100) avec un premier substrat semi-conducteur dont la surface est pratiquement parallèle à un plan (111J et qu'on réalise la croissance épitaxiale d'une matière semi-conductrice sur la surface dudit substrat et la surface dudit premier substrat semi-conducteur pour 15 former une seconde et une troisième couches semi-conductrices mo^ nocristallines sur la surface dudit substrat et ladite surface de ladite première couche semi-conductrice, formant ainsi une frontière de cristaux entre lesdites seconde et troisième couches semi- con duc t ri ce s.