Brevet FR2085821A1 — publié le 19711231

La présente invention est relative à des transistors à jonctions et à des circuits intégrés. Plus particulièrement, l'invention se rapporte à un transistor à jonctions qui peut présenter un gain élevé en courant de sens direct en émetteur commun (buta), les circuits intégrés utilisant de tels transistors et un procédé de fabrication de tels transistors et circuits, Il est connu d'une façon générale que le gain en courant de sens direct, en émetteur commun (couramment appelé gain bêta) d'un transistor à jonctions est une fonction inverse de la largeur de base de ce transistor. Par conséquent, il a été fabriqué des transistors -diffusés présentant des valeurs de btta élevées en commandant soigneusement les procédés de diffusion de la base et de l'émetteur pour produire des régions de base étroites.Les circuits intégrés qui contiennent des transistors présentant des gains bêta de valeurs différentes ont été fabriqués en diffusant d'abord la totalité des régions de base à la même profondeur, en diffusant ensuite partiellement les émetteurs des transistors destinés à posséder des butas plus élevés et, enfin, à achever cette diffusion tout en diffusant les émetteurs des transistors ayant un bêta inférieur.Autrement dit, les transistors de bêta plus élevé sont formés en diffusant leurs émetteurs à un niveau plus profond que ceux des transistors de beta inférieur, A la fois sous forme discrète et sous forme de circuit intégré, il a été difficile de produire des transistors présentant un bêta élevé de qualité suffisante et assurant des rendements intéres sangs0 Dans l'agencement de transistors et de circuits intégrés de l'invention, l'une des deux jonctions PN espacées dans un corps de matériau semiconducteur est définie par une région disposée près d'une gorge ménagée dans le corps. La profondeur de cette gorge peut se régler facilement et la largeur effective de la base est déterminée par la profondeur de la gorge plutôt que par la durée, la température ou toute autre condition d'une opération de diffusion.Dans un circuit intégré, on peut produire des transistors ayant des butas différents en une seule opération de diffusion, en diffusant les régions d'émetteur à travers les parois des gorges de profondeurs différentes0 On peut obtenir une formation réglée des gorges au moyen d'un procédé de décapage anisotrope.Lorsque le matériau semi conducteur est en silicium, on peut former des gorges en décapant de façon anisotrope une surface (1003 pour produire des gorges en forme de V liées par des facese D'autres caractétistiques et avantages de l'invention apparateront au cours de la description suivante, donnée à titre d'exemple et faite en référence aux dessins annexés, dans lesquels:: la fig.1 représente une coupe transversale partielle d'un circuit intégré comportant un transistor classique et un transistor selon l'invention; les figes02 et 3 représentent les stades du procédé de fabrication du-transistor ou du circuit intégré selon l'invention; la fig.4 est une vue en coupe partielle d'un second-mode de réalisation du transistor selon 11 invention0 Le dispositif semiconducteur à circuit intégré 10 représenté à la fig.1 comprend un transistor classique 12 et un transistor nouveau 14. Le dispositif 10 comporte un substrat 16, de conductivité P dans le présent exemple, qui présente une surface 18 sur laquelle a été formée par des procédés classiques, une couche épitaxiale 20 de type N.Cette couche épitaxiale 20 comporte une surface 22 et, lorsque le matériau semiconducteur est du silicium, il est préférable que la surface 22 soit sensiblement parallèle aux plans cristallographiques (100) du silicium, c'est à dire soit à moins de 0,5" de ces plans, Le transistor 12 comporte une région de contact de collecteur enterrée 24 qui est formée de façon classique, c'est à dire qu'elle est produite en formant une région diffusée de type N+ dans le substrat de type P 16 avant formation de la couche épita xiale 20 Pendant la formation de cette couche épitaxiale 20, des impuretés diffusent du substrat dans la couche 20 pour produire la région 24 selon la forme représentée La contact est établi entre la surface 22 et la région de contact de collecteur enterrée 24 au moyen d'une région diffuse de type N+ 26. Le transistor 12 comporte une région de base 28 de type P qui définit avec le matériau de la couche épitaxiale 20 une jonction PN de collec 32 teur 30. Une région d'émetteur de type N+7#st située dans la ré- gion de base et définit avec celle-ci une jonction PN d'émetteur 34.La largeur de la base du transistor 12 est définie comme étant l'espacement entre la jonction PN d'émetteur 34 et la jonction PN de collecteur 30 et est déterminée par les prabndeurs de diffusion des régions 28 et 32. Le transistor 14 selon l'invention peut entre fabriqué en même temps que le transistor 12 et peut présenter un gain en courant bêta différent de celui du transistor 12o De même que le transistor 12, le transistor 14 comporte une région de contact de collecteur N+ enterrée 36 et une région diffusée de type N+ 38 pour établir le contact avec la région 36. Le matériau du collecteur du transistor 14 est le matériau initial de type N de la couche épitaxiale 20.Le transistor 14 est également similaire au transistor 12 en ce qu'il comporte une région de base 40 qiS peut titre diffusée en même temps que la région de base 28 du transistor 12 et peut définir par conséquent une jonction PN de collecteur 42 qui est située à la même profondeur par rapport à la surface 22 que la jonction PN de collecteur 30 du transistor 12. L'émetteur du transistor 14 est construit de façon différente du transistor 12 et c'est cette construction différente qui assure la différence entre les gains en courant bêta. Dans le transistor 14, la couche épitaxiale 20 comporte une gorge 44 adjacente à la surface 22. La gorge 44 est définie par des surfaces planes 46 et 48 qui sont disposées angulairement et de préférence selon le meme angle par rapport à la surface 22o Lorsque le matériau semiconducteur est du silicium et lorsque la surface 22 est orientée parallèlement aux plans cristallographiques (100) du silicium, les surfaces 46 et 48 peuvent être parallèles aux plans cristallographiques-(111) et i 1) respec- tivement du silicium, Les surfaces 46 et 48 se coupent selon une droite d'intersection 50 qui est située à une distance prédéterminée de la surface 22. Le transistor 14 comporte une région d'émetteur 52 qui peut entre formée en meme temps que la-région d'émetteur 32 du transistor 12. Dans le transistor 14 toutefois, la région d'émetteur 52 est formée par la diffusion d'agents modifiant la conductivité à travers les surfaces 46 et 48 de la gorge 44. Il en résulte que la région d'émetteur 52 définit avec a région de base 40 une jonction PN 54 qui comporte des parties de limite espacées sensiblement parallèles aux surfaces 46 et 48 de la gorge 44.Ces parties de limite se rejoignent à un emplacement 56 qui est situé à une distance prédéterminée, c'est à dire réglée par la profondeur de la gorge 44, de la jonction PN de collecteur 42 La largeur effective de la base du transistor 14 est plus petite que celle du transistor 12 en raison de la diffusion de la région d'émetteur 52 à travers la gorge 44. Par conséquent, le transistor 14 présente un bêta plus élevé que le transistor 12. On peut commander la différence entre ces bêtas en commandant la profondeur de la gorge 44. La formation commandée des gorges telles que la gorge 44 et donc des régions d'émetteurs qui sont diffusées à travers celles-ci peut être obtenue au moyen d'un procédé de décapage anisotrope qui est représenté aux figs.2 et 30 Le traitement du transistor 14 par exemple commence de la mtme manière que dans le cas d'un transistor classique et se poursuit de mtme par le stade de diffusion de la base. Ensuite, le procédé est nouveau. Comme représenté à la figez le premier stade du procédé selon l'invention consiste à appliquer une couche de masquage d'émetteur 60 sur la surface 22 de la couche épitaxiale 20. A l'emplacement désiré pour la région d'émetteur 52 se trouve une ouverture 62 ménagée dans la couche 60. L'ouverture 62 peut avoir une forme plane comme dans les émetteurs classiques. De préférence, l'ouverture 62 est constituée par une fente allongée dont les-bords coupent la surface 22 de la couche épitaxiale parallèlement aux plans (11) du silicium. Les plans (111) et (titi) sont indiqués en pointillé àla fig.2 et, comme représenté, chacun d'eux forme un angle alpha avec la normale à la surface de la couche épitaxiale. Le stade suivant du procédé de l'invention consiste à mettre en contact avec les zones libres de la surface 22 une substance anisotrope de décapage. Une substance préférée est constituée par un mélange d'eau, d'un agent caustique tel que de l'hydroxyde de sodium, et d'un alcool tel que du N-propanolO Plus particulièrement, la substance de décapage peut entre un mélange d'environ 61 % molaire d'eau, 35 % molaire environ dthydroxyde de sodium et 4 % molaire environ de N-propanol. Cette substahce attaque le silicium dans la direction (100) quelle que soit la résistivité du silicium, à une vitesse d'environ 60 microns par heure à une température d'environ 850cl Dans les mimes conditions, cette substance attaque le silicium dans la direction (111) à une vitesse de seulement 3,6 microns à ltheureO Les diverses directions ayant des propriétés similai res à la direction (111), c'est à dire qui sont représent#par les indices de Miller Cîiî#, (Tii > , (111), etc. sont affectées de la même manière. La substance n'attaque pas facilement l'oxyde de silicium. Il résulte du traitement de la surface par une substance de décapage anisotrope que de la matière est enlevée de façon cunéiforme et symétrique, ce qui met à découvert, dans le cas présent, les surfaces (111) et (111) du silicium. Le décapage se limite automatiquement et s'arrête effectivement lorsque le sommet 50 compris entre ces surfaces est atteint, La distance du sommet 50 par rapport à la surface 22 est commandée par la largeur de l'ouverture 62 de la couche de masquage 60. Par conséquent, on peut former d'autres transistors que le transistor i4 sur le même dispositif 10 et on peut fixer les profondeurs des gorges de chacun de ces transistors en choisissant simplement la largeur appropriée de l'ouverture de la couche de masquage. Lorsque le stade de décapage est achevé, les surfaces 46 et 48 de la gorge en forme de "V" obtenue 44 sont soumises à une opération de dép8t d'impuretés donneuses de la meme manière que pour la formation de l'émetteur d'un transistor NPN classique. On fait alors diffuser les impuretés donneuses dans le silicium à travers les surfaces de la gorge 44 à la profondeur désirée et le résultat obtenu est représenté à la fig.3. Ensuite, on utilise le procédé classique pour former des ouvertures de contact et une métallisation de contact destinée au dispositif. Lorsqu'il existe d'autres transistors comportant des gorges de profondeurs différentes dans le dispositif 10, une opération unique de diffusion fournit des bases de valeurs différentes et par conséquent des gains en courant btta de valeurs différentes pour ces transistors. Comme une seule opération de décapage et une seule opération de diffusion suffisent pour former tous les dispositifs, on peut s'attendre à des rendements élevés. La fig.4 représente un autre mode de réalisation du dispositif de l'invention qui est utile lorsqu'on désire un courant d'émetteur plus élevé. Le transistor 80 représenté à la fig.4 est un dispositif similaire au transistor 14 de la fiv.1 mais diffère de celui-ci en ce qu'il comporte plusieurs régions d'émetteurs séparées. Notamment, le transistor 80 comporte un substrat 82 et une couche épitaxiale 84 qui présente une surface supérieure 86. Les régions actives du transistor 80 comportent une région de collecteur enterrée 88, une région de contact de collecteur 90 et une région de base 92 qui sont toutes formées par des procédés clas#siques. Dans le présent mode de réalisation, on utilise uhe région de base 92 de superficie relativement grande .Une série de gorges 94 sont ménagées dans la ré- gion de base près de la surface 86 au moyen du même procédé de décapage anisotrope que celui décrit ci-dessus. Une région d'émetteur 96 est située près de chacune des gorges 94. Une couche métallique 98 interconnecte les régions d'émetteur 96 afin de produire effectivement une série de transistors en parallèle. Les dispositifs à transistors et circuits intégrés selon l'invention peuvent entre réalisés avec des semiconducteurs autres que du silicium et le procédé de l'invention peut entre mis en pratique avec des substances de décapage anisotropes autres que l'agent caustique décrit ci-dessus. D'autres substances de décapage convenant pour le silicium sont celles constituées par des mélanges d'eau, d'une amine (telle que de l'hydraine, de l'éthylène diamine, etc..) et un agent complexant tel que du pyrocatéchol. L'arséniure de gallium et le germanium répondent anisotropiquement aux mélanges d'acide fluorhydrique, d'acide nitrique et d'eau, Par l'expression "plans cristallographiques (111)", on entend tous les plans contenant ces nombres dans leurs indices de Miller, c'est à dire les plans (Tii), (ici), (111), etc.0 REVENDICATIONS 1-) Dispositif semiconducteur caractérisé en ce outil comprend un corps de matériau semiconducteur comportant une surface plane et contenant une première région d'un premier type de conductivité et une seconde région d'un type de conductivité opposé à celui de la première région définissant une première région PN, qui se termine dans la surface, le corps comportant une gorge s'étendant à partir de la surface jusqu'à un emplacement situé à une certaine distance de la surface, et une troisième région du premier type de conductivité située dans le corps et près de la gorge et défihissant avec la seconde région une seconde jonction PN, cette seconde jonction PN se terminant au niveau de la dite surface et étant située à une distance prédéterminée de la première jonction PN. 2) Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la gorge est définie par des plans disposés angulairement qui s'étendent à partir de ladite surface jusqu' une droite d'intersection située à une certaine distance de la surface, chacun des plans formant le même angle par rapport à ladite surface, et la seconde jonction PN comportant des parties situées à une certaine distance et sensiblement parallèle aux plans de la gorge. 3) Dispositif semiconducteur selon la revendication 2, caractérisé en ce que le matériau semiconducteur est du silicium, ladite surface est sensiblement parallèle aux plans cristallographiques (100) du corps et les plans disposés angulairement sont sensiblement parallèles aux plans cristallographiques (iii) du corps, 4) Dispositif semiconducteur selon la revendication 3, caractérisé en ce que la première jonction PN comporte une partie plane sensiblement parallèle à ladite surface. 5) Dispositif selon la revendication 1, caractérisé en ce que la première, la seconde et la troisième régions sont des régions de collecteur, de base et d'émetteur. 6) Dispositif semiconducteur selon la revendication 5 caractérisé en ce que la jonction PN base-émetteur est sensiblement parallèle à la surface de la gorge, 7) Dispositif semiconducteur selon la revendication 5, caractérisé en ce que la gorge présente la forme d'un VO 8) Dispositif semiconducteur selon la revendication 7 caractérisé en ce que la gorge en forme de V est symétrique. 9) Dispositif semiconducteur selon la revendication 1 caractérisé en ce qu'il comprend au moins deux dispositifs, l'un au moins des dispositifs comportant au moins une première région d'un premier type de conductivité et une seconde région d'un type de conductivité opposé à celui de la première région définissant une première jonction PN, la seconde région étant adjacente à la surface, le corps comportant au moins une gorge définie par des plans disposés angulairement et s'étendant à partir de la surface jusqu'à une droite dlntersection située à une certaine distance de ladite surface, et une troisième région du premier type de conductivité située dans le corps de façon adjacente à la gorge et définissant avec la seconde région une seconde jonction PN, cette seconde jonction PN comportant des parties situées à une certaine distance de et qui sont sensiblement parallèles aux plans de la gorge et se rejoignant à un emplacement situé à une distance prédéterminée de la première jonction PN, 10) Procédé de fabrication d'un dispositif semiconducteur, caractérisd en ce qu'il consiste à préparer un corps de matériau semiconducteur ayant une surface et contenant une première jonction PN dont une partie est située à une certaine distance et est sensiblement parallèle à la surface, à former une couche de masquage résistant aux décapants sur la surface en laissant une partie de celle-ci à découvert, à appliquer à la partie à découvert de la surface une substance de décapage anisotrope afin de former des plans à découvert s'étendant selon un certain angle par rapport à la surface et à diffuser des agents modifiant la conductivité dans le corps à travers les surfaces à découvert pour former une seconde jonction PN ayant des parties situées à une certaine distance et sensiblement parallèles aux plans à découvert et situées à une distance prédéterminée de la première jonction PN, 11) Procédé selon la revendication 10, caractérisé en ce que le matériau semiconducteur est du silicium, ladite surface est orientée sensiblement parallèlement aux plans cristallographiques (100) dudit corps et la couche de masquage comporte au moins une arête rectiligne qui est orientée de façon sensiblement parallèle aux plans -cristallographiques (111) du corps. 12) Procédé de fabrication d'un circuit intégré comprenant au moins deux transistors présentant des gains en courant direct, en émetteur commun, respectifs différents, caractérisé en ce qu'il consiste à préparer un corps de silicium monocristallin ayant une surface principale qui est orientée de façon sensiblement parallèle aux plans cristallographiques (îoo) du corps et comportant en outre au moins deux régions espacées d'un premier type de conductivité qui sont adjacentes à la surface principale et dont chacune définit une jonction PN avec le corps, à former une couche de masquage résistant aux décapants sur la surface principale, la couche ayant deux ouvertures dont une est adjacente à une partie de la surface voisine de chacune des régions du premier type de conductivité, chacune des ouvertures ayant des bords parallèles espacés qui sont orientés sensiblement parallèlement aux plans cristallographiques (111) du corps, la distance entre les bords d'une ouverture étant différente de la distance entre les bords de l'autre ouverture, à appliquer aux parties de la surface mise à découvert par les ouvertures une substance ayant la propriété d'éliminer sélectivement les atomes de silicium dans les plans (100) afin de former des gorges en forme de V définies par des plans qui sont disposés angulairement par rapport à la surface et qui s'intersectent à des emplacements situés à des distances différentes de ladite surface, et à diffuser des agents modifiant la conductivité de type de conductivité opposé à celui des deux régions espacées dans le corps à travers les plans disposés angulairement pour former les régions de type de conductivité opposé dans le corps qui définissent les jonctions PN avec les deux régions espacées. 13) Procédé selon la revendication 12, caractérisé en ce que ladite substance est constituée par un mélange d'eau, d'un agent caustique et d'un alcool,