Brevet FR2090206A1 — publié le 19720114

La présente invention se papporte à un boîtier d'un type nouveau pour éléments semiconducteurs qui convient bien pour être utilisé avec des dispositifs semiconducteurs de puissance et avec des éléments semiconducteurs comportant des bords périphériques 5 multiples. Comme cela est bien connu dans ce domaine, les caractéristiques électriques d'éléments semiconducteurs sont facilement altérées par de petites quantités de substances contaminantes, en particulier lorsque ces substances atteignent la surface d'intersec-10 tion d'une jonction de blocage. Il est devenu d'une pratique courante de fabriquer des dispositifs semiconducteurs par encapsula-tion d'éléments semiconducteurs dans des boitiers hermétiquement scellés. Pour réduire les frais d'encapsulation d'éléments semiconducteurs en dessous des valeurs correspondant à des bottiers hermé-15 tiques, on a mis au point différentes techniques pour déposer une matière de protection ou de passivation sur les surfaces d'intersections de jonctions d'éléments semiconducteurs afin d'éviter l'emploi d'un boîtier hermétique. Dans un mode de réalisation qui a été tout à fait satisfaisant, on a utilisé un verre de passiva-20 tion pour revêtir le bord d'un élément semiconducteur et des éléments de contact associés afin de former le boîtier de l'élément semiconducteur. Du fait de différences entre les coefficients de dilatation thermique du silicium et du verre, cette solution a cependant été limitée en pratique à des éléments en silicium ayant 25 des largeurs inférieures à 3,75 mm. Pour des dispositifs semiconducteurs de plus grande puissance, on a proposé d'utiliser' une mince couche de verre de moins de 0,025 mm d'épaisseur pour établir une liaison avec une monture ou préforme en céramique ayant un coefficient de dilatation thermique correspondant sensiblement à 30 celui du silicium. On a proposé une autre solution consistant à utiliser une mince couche de verre de passivation sur la surface d'un élément semiconducteur et à déposer une matière polyiaérisée protectrice servant de substance passivante supplémentaire. Cependant, on s'est 35 heurté à une limitation du fait de la fragilité mécanique de la mince couche de verre. On a mis au point un certain nombre de matières polymérisées de protection qui peuvent être déposées directement sur la surface d'un élément semiconducteur pour recouvrir 71 18100 2 2090206 une jonction sans altération appréciable des caractéristiques électriques du dispositif. L'utilisation de ces matières polymérisées passivantes a été limitée par le fait qu'elles sont bien plus perméables à des substances contaminantes, en particulier l'humidité, 5 que le verre. En conséquence, on les a utilisées pour des dispositifs soumis à des normes de fiabilité ou de performances électriques assez larges ou bien pour remplir des fonctions additionnelles de protection, par exemple dans des dispositifs utilisant des verres de passivation et des boîtiers hermétiquement scellés. 10 L'invention a pour but de fournir un boîtier pour élément semiconducteur d'un type simplifié et d'un prix peu élevé qui utilise une matière polymérisée de passivation pour assurer un degré élevé de protection contre des substances contaminantes et qui est applicable à des dispositifs semiconducteurs de puissance et à des 15 dispositifs comportant des bords périphériques multiples. Ce but est atteint suivant l'invention par un dispositif semiconducteur comprenant un élément semiconducteur pourvu de grandes faces opposées et d'un bord périphérique s'étendant entre les dites grandes faces. L'élément semiconducteur comprend au moins 20 une jonction coupant le bord périphérique. Des contacts ohmiques sont associés aux grandes faces opposées. Une monture isolante, désignée ci-aprés par le terme préforme par analogie avec la terminologie américaine, entoure l'élément semiconducteur. Les contacts et la préforme comportent des surfaces espacées et de profils ap-25 proximativement adaptés et une mince couche d'une matière polymérisée de passivation est interposée entre et liée au bord périphérique de l'élément semiconducteur et aux surfaces correspondantes des contacts et de la préforme. -D'autres avantages et caractéristiques de l'invention seront 30 mis en évidence dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels : La Fig. 1 est une coupe verticale d'un dispositif semiconducteur construit suivant 1'invention ; 35 La Fig. 2 est une coupe verticale d'un dispositif suivant 1'invention présentant une autre structure ; La Fig. 3 est une coupe verticale d'un thyristor construit suivant 1'invention. 71 18100 3 2090206 Dans chacune des figures; on a supprimé les'hachures dans l'élément semiconducteur pour clarifier le dessin et on a fortement "exagéré l'épaisseur de cet élément. Sur la Fig. 1, on a représenté un dispositif semiconducteur 5 100 comprenant un élément semiconducteur 102 qui comporte une première surface de contact 104 et une seconde surface de contact 106 espacée de la première. Les surfaces de contact sont reliées par un bord périphérique 108. Une jonction 110 prévue à l'intérieur de 1'élément semiconducteur entre les surfaces de contact coupe ce 10 bord périphérique. Une première borne 112 est liée ohmiquement à la première surface de contact par une matière 114 tandis qu'une seconde borne 116 est liée ohmiquement à la seconde surface de contact par une matière de liaison 11-8. La matière de liaison peut être formée d'une ou plusieurs couches de métaux identiques ou dif-15 férents, comme cela est bien connu. Lorsque les bornes sont formées d'un métal présentant un coefficient de dilatation thermique relativement grand, tel que le cuivre, la matière de liaison est, de façon connue, formée d'une brasure douce. Lorsque les bornes sont constituées de métaux réfractaires tels que le tungstène ou du mo-20 lybdène par exemple, présentant un coefficient de dilatation thermique relativement faible, la matière de liaison est formée d'une brasure dure. En particulier, la matière de liaison comprend une ou plusieurs couches de contact initialemént liées directement à la surface de l'élément semiconducteur par bombardement, par vaporisa-25 tion, par dépôt non électrolytique, etc... L'élément semiconducteur peut être formé d'une matière semiconductrice monocristalline classique mais,'dans la plupart dés applications, 1'élément semiconducteur est formé de silicium ou de germanium monocristallin. La première et la seconde borne comportent respectivement 30 une première et'une seconde surface périphérique 120 et' 122. Une préforme isolante 126 entourant l'élément semiconducteur et les bornes présente une surface 124 espacée des surfaces périphériques des bornes et d'un profil approximativement correspondant. Une matière polymérisée de passivation 128 est liée au bord périphérique 35 de l'élément semiconducteur. Cette matière de passivation établit également une liaison entré -les surfaces- périphériques des bornes et la surface correspondante de la préforme. isolante. Comme matière polymérisée de passivation, on peut utiliser 71 18100 4 2090206 différents polymères classiques pouvant être déposés directement sur les jonctions d'éléments semiconducteurs sans altération appréciable des caractéristiques électriques. Par exemple, on peut citer . des organopolysiloxanes, couramment appelées des résines aux sili-5 cônes, et des caoutchoucs. Un organopolysiloxane du commerce à utiliser de préférence est la substance connue sous la marque "RTV-11". Des résines époxy telles que la résine "Epoxy 10" fabriquée par la Société "TRANSENE, INC.", constituent également des matières poly-mérisées passivantes appropriées. On peut également utiliser des 10 polymides tels que le produit connu sous la marque "PYRE-M.L." et fabriqué par la Société Dupont. On peut également utiliser comme passivants des polymères fluorocarbonés tels que du "TEFLON", du "TEFLON FEP" et du "KEL-F". Les matières polymérisëes de passivation doivent avoir une résistance diélectrique d'au moins 100 volts^ 15 0,025 mm, de préférence d'au moins 200 volts/0,025 mm et une résistivitê d'au moins ÎO1^ ohms-cm. La préforme isolante étant espacée de la jonction n'a pas besoin d'avoir une résistivitê ou une résistance diélectrique aussi forte que la matière polymérisée de passivation mais elle est de préférence choisie de façon à satisfaire à 20 ces conditions, puisqu'elle peut entrer par inadvertance en contact avec le bord périphérique de l'élément semiconducteur. La préforme isolante est, de façon connue, formée de verre ou de céramique vitrifiée. Dans un mode préféré de réalisation, la préforme isolante est imperméable à l'humidité mais il suffit qu'elle ait une perméa-25 bilité à des substances contaminantes bien inférieure à celle de la matière polymérisée passivante pour pouvoir être utilisée. Le boîtier du dispositif 100 est un peu similaire au boîtier décrit dans la demande de brevet français déposée ce même jour par la demanderesse pour "Dispositif semiconducteur du type thyristor". 30 Dans cette demande ainsi que dans la demande de brevet français déposée ce même jour par la demanderesse pour "Dispositif semiconducteur de puissance" on décrit l'utilisation d'une mince couche de verre liée à la surface correspondante d'une préforme en céramique présentant un coefficient de dilatation thermique adapté à celui 35 d'un élément semiconducteur en silicium. Il est important que la couche de verre ait une épaisseur inférieure à 0,025 mm pour éviter des contraintes excessives et une rupture dans le verre. Le boîtier suivant l'invention présente un certain nombre de 71 18100 5 2090206 caractéristiques que ne possèdent pas les boîtiers faisant l'objet des demandes de brevets précitées. Puisque les matières polyméri-sées de passivation sont d'une nature élastique, il est inutile de respecter un écartement maximal précis entre la préforme isolante 5 et 1'élément semiconducteur ou les surfaces approximativement correspondantes des bornes. Lorsque l'épaisseur de la couche de matière polymérisée de passivation dépasse 0,025 mm, on ne rencontre aucun risque de rupture. En outre, la préforme isolante n'a pas besoin d'avoir un coefficient de dilatation thermique adapté à 10 celui de l'élément semiconducteur. Il n'est également pas nécessaire de limiter le choix des matières formant les bornes à des métaux réfractaires de faibles coefficient de dilatation thermique. La résilience des couches de matière polymérisée de passivation empêche les différences de dilatation thermique d'être transmises 15 entre les différents éléments pour produire des contraintes internes. naturellement, plus la matière polymérisée de passivation est épaisse et élastique, moins les contraintes sont transmises. Si on utilise une matière polymérisée de passivation moins élastique, il est évidemment toujours possible de choisir une préforme isolante 20 qui ait un coefficient de dilatation thermique se rapprochant plus étroitement de celui de l'élément conducteur ou des bornes. Dans le cas limite, on peut employer une matière polymérisée de passivation relativement rigide avec des bornes en métal réfractaire et avec une préforme isolante présentant des caractéristiques de dilatation 25 sensiblement adaptées à celles des autres éléments. Cela dépend cependant du choix des éléments. Bien que le boîtier suivant 1'invention soit nettement avantageux à cause de sa grande robustesse et de la possibilité d'élargir les tolérances dimensionnelles et le choix de la matière de la 30 préforme isolante, on remédie en outre à l'inconvénient rencontré dans les réalisations connues avec des matières polymérisées de passivation laissant pénétrer des substances contaminantes. La Fig. 1 montre que seuls deux bords étroits de la matière polymérisée de passivation sont exposés à l'action de substances contaminantes ex-35 ternes. La largeur ou épaisseur de ces bords est représentée par la dimension T. La majeure partie de la matière polymérisée de passivation est protégée contre les substances contaminantes par la préforme isolante qui est liée à toute la surface extérieure de la ma 71 18100 e 2090206 tière de passivation. En référence au dessin, des substances contaminantes doivent parcourir une distance L pour atteindre la jonction de l'élément semiconducteur. Le rapport L/T doit être supérieur à 5, et généralement compris entre 10 et 100 ou plus. On peut 5 obtenir des rapports L/T bien supérieurs en contrôlant plus étroitement les tolérances des bords périphériques des bornes et de la surface correspondante de la préforme isolante. En outre, on peut augmenter la longueur de la préforme isolante et la largeur des bornes pour accroître le rapport L/T. Pour améliorer la protection, 10 une des bornes peut être brasée ou fixée autrement d'une manière imperméable sur la préforme isolante avant l'assemblage du dispositif de manière que seul un bord de la matière polymérisée de passivation soit exposé. Sur la Fig. 2, on a représenté un dispositif semiconducteur 15 200 comportant un élément semiconducteur 202 pourvu d'une première surface de contact 204 et d'une seconde surface de contact 206 espacée de la première. Les surfaces de contact sont reliées par un bord périphérique 208. Une jonction 210 située dans l'élément semiconducteur entre les surfaces de contact coupe le bord périphéri-20 que. Une première borne 212 est pourvue d'un pied central 214. Une plaquette d'appui 216 en métal rëfractaire de coefficient de dilatation thermique relativement faible, tel que du tungstène ou du molybdène, est interposée entre la première surface de contact 25 et le pied de borne. Pour améliorer la conduction ohmique entre la première borne et la première surface de contact de l'élément semiconducteur, une couche de contact est interposée entre la plaquette d'appui et le pied de borne. Elle peut être formée par une couche d'or ou d'un autre métal malléable liée au pied de borne et/ou à la 30 plaquette d'appui. Une couche de contact 220 est également liée à la première surface de contact de l'élément semiconducteur et elle peut être formée par un contact classique. La plaquette d'appui peut être liée par les couches de contact soit au pied de borne, soit à la première surface de contact mais jamais à ces deux par-35 ties. La seconde surface de. contact est liée à la même séquence d'éléments qui ont été affectés de références correspondantes et qui ne seront pas décrits en détail. Une mince couche de matière polymérisée passivante 222 lie L;. 71 18100 7 2090206 une préforme isolante annulaire 224 aux bords périphériques adjacents des plaquettes d'appui de l'élément semiconducteur et des bornes. Il est à noter que la préforme isolante est agencée de manière â épouser approximativement le profil des surfaces adjacentes 5 des bornes, Puisque les bornes, les plaquettes d'appui et l'élément semiconducteur ne sont pas assemblés avant interposition de la matière polymérisée passivante entre la préforme et ces éléments, l'ensemble représenté moins la couche de matière polymérisée passivante peut être placé dans un moule afin qu'une force de compres-10 sion soit exercée sur les bornes. En même temps, la matière passivante peut être introduite par l'intermédiaire d'un ou plusieurs passages 22 6 ménagés dans la préforme. Ces passages ont une longueur au moins égale à cinq fois leur diamètre afin d'empêcher des substances contaminantes qui pourraient pénétrer dans la matière 15 passivante d'atteindre la jonction 210. Après moulage, le dispositif semiconducteur est par conséquent maintenu assemblé par la couche polymérisée passivante. Le dispositif 200 peut être utilisé de la même façon qu'avec des boîtiers classiques formés à la presse. Sur la Fig. 3 on a représenté un thyristor 300 comportant 20 un élément semiconducteur 302 qui peut être d'une construction classique. Le thyristor comporte quatre couches successives 304, 306, 308 et 310. Ces couches ont des conductivités de type alternés de sorte que des couches adjacentes sont de conductivités de types opposés. Plus particulièrement les couches 304 et 308 ont une con-25 ductivité de type N tandis que les couches 306 et 310 ont une con-ductivité de type P. Les couches extrêmes 304 et 310 sont 'appelées les couches d'émetteur tandis que les couches intermédiaires 306 et 308 sont appelées les couches de base. Les couches 304 et 306 sont séparées par une jonction d'émetteur 312 tandis que les cou-30 ches 308 et 310 sont séparées par une jonction d'émetteur 314. Une jonction de collecteur 316 sépare les couches de base. L'élément semiconducteur du thyristor est pourvu d'une première surface de contact 318 et d'une seconde surface de contact 320. La couche d'émetteur 304 est adjacente à une grande partie de 35 la première surface de contact tandis que la couche de base 306 forme une petite partie centrale de cette surface. La jonction d'émetteur 312 coupe la première surface de contact entre les couches d'émetteur et de base. La couche d'émetteur 310 est adjacente à la 71 18100 8 -2090206 - ' * \ seconde surface de contact. Un bord périphérique 322 à biseau de pente relativement faible s'étend dans 1'élément semiconducteur vers le bas et vers 11 extérieur à partir de la première surface de contact. Ce bord përi-5 phérique coupe les jonctions 312 et 316 suivant un angle aigu. Du fait que les couches 304, 306, et 308 présentent des rësistivitës augmentant dans cet ordre, le bord biseauté 322 forme un angle de biseau négatif par rapport à ces jonctions. En particulier, les gradients de champ en surface correspondant à des jonctions à bi-10 seaux négatifs diminuent lorsque l'angle de biseautage est inférieur à 20°. Un bord 324 à biseau de pente comparativement plus forte s'étend de la seconde surface de contact jusqu'au bord périphérique 322 à biseau de faible pente. Puisque la couche 308 a une résistivitê supérieure à la couche 310, le bord périphérique 322 15 coupe la jonction d'émetteur 314 en formant un angle de biseau positif. Comme cela est bien connu, un angle de biseau positif réduit le gradient de champ en surface et on observe une amélioration continue à mesure que l'angle de biseau diminue de 90 à 0°. En conséquence, il n'est pas essentiel, ou souhaitable dans la plupart des 20 cas, que le bord périphérique 324 soit biseauté avec un angle aussi faible que le bord périphérique 322. En fait, dans de nombreuses applications, le bord périphérique peut même être perpendiculaire aux surfaces de contact, c'est à dire qu'il peut couper la jonction 314 à angle droit. De façon connue, la surface périphérique 322 est 25 réalisée avec un angle précis en vue d'obtenir pour la jonction de collecteur les caractéristiques optimales. Dans la plupart des cas, on choisit un angle de biseau négatif compris entre 3 et 8° pour le bord périphérique 322. Au contraire, le bord périphérique 324 est pourvu d'un angle de biseau compris entre 20 et 45° par une techni-30 que telle que le sablage. Bien que le sablage constitue un procédé commode de fabrication pour réaliser cette surface, il n'assure pas l'uniformité voulue au bord périphérique 324. En conséquence, le bord périphérique 322 est, de façon connue, rectifié uniformément et déterminé avec précision en ce qui concerne l'angle de biseau, 35 bien que ce bord puisse varier considérablement en largeur. Le bord périphérique 324 peut varier en pente, en lergeur et en uniformité. Il est inutile de décrire en détail le biseautage de thyristors puisque cette technique est considérée comme connue d'après les 71 18100 9 2090206 brevets des Etats-Unis d'Amérique n° 3.491.272 et 3.179.860. Une première borne principale de conduction de courant 326 est liée ohmiquement à la couche d'émetteur 304 et à la première surface de contact par une couche de liaison 328. De façon simi-5 laire, une seconde borne principale de conduction de courant 330 est associée à la seconde surface de contact par une matière de liaison 332. La première borne est pourvue d'un trou 334 de manière à se terminer à l'extérieur de l'intersection de la jonction 312 avec la première surface de contact. Un fil de grille 336 est relié 10 a la couche de base 306 intérieurement par rapport à la jonction 312, par la première surface de contact. Une préforme isolante 340 est scellée sur le fil de grille et elle épouse le profil de la première surface de contact et du bord adjacent de la première borne en étant espacée de ces parties. Une matière polymérisée de pas-15 sivation 342 est interposée entre la préforme isolante et la première borne auxquelles elle est liée de façon homogène. Une préforme isolante 3 44 recouvre les bords périphériques de l'élément semiconducteur et est pourvue de surfaces 346 et 348 qui s'adaptent approximativement aux bords adjacents des bornes 326 et 330. La 20 préforme isolante 344 est également pourvué' d'une surface biseautée 350 qui a un profil complémentaire de la surface 322. Une matière polymérisée de passivation est interposée entre la préforme isolante et les bords périphériques de l'élément semiconducteur et des bornes et elle est liée aux dits bords. Elle est choisie, comme 25 précédemment décrit en référence à la Fig. 1, de manière que seuls des bords très minces de la matière polymérisée soient exposés à des substances contaminantes alors que la distance que doit parcourir une substance contaminante au travers de la masse de matière pour atteindre un bord de jonction est relativement longue et cor-30 respond à un rapport L/T supérieur à 5. Puisque le jonction 312 ne doit normalement pas arrêter de tensions élevées, il n'est pas essentiel, mais préférable, d'effectuer la passivation de cette jonction dans sa zone d'intersection avec la première surface de contact. Au lieu d'utiliser la préforme 340 comme indiqué sur le 35 dessin, la matière polymérisée de passivation pourrait être employée seule, en supposant que l'on admette dans l'application considérée une certaine altération des caractéristiques de blocage de la jonction 312. 71 18100 10 2090206 Bien que 11 invention ait été décrite en référence à certains modes particuliers de réalisation de dispositifs semiconducteurs, il va de soi qu'on peut leur apporter de nombreuses modifications sans sortir du cadre de l'invention. Par exemple, bien que les dis- 5 positifs 100 et 200 aient été représentés sous forme de diodes, il va de soi qu'ils pourraient commodément être convertis en diodes c Shojtley simplement par substitution d'un élément semiconducteur comportant trois jonctions. En outre, ces dispositifs pourraient être commodément convertis en dispositifs commandés simplement en 10 ménageant une ouverture dans une borne et en introduisant un fil d'électrode de commande, comme indiqué pour le dispositif 300 par exemple. Le dispositif 300 pourrait être facilement converti en une diode ordinaire ou en une diode Shockley simplement en supprimant le fil d'électrode de commande et l'ouverture de la première 15 borne. En variante, le dispositif 300 pourrait être converti en un transistor en utilisant un élément semiconducteur à deux jonctions et à trois couches. Le boîtier de la Fig. 3 pourrait également être appliqué à un dispositif comportant un seul bord périphérique biseauté. 71 18100 11 2090206 REVENDICATIONS 1 - Dispositif semiconducteur, caractérisé en ce qu'il comprend un élément semiconducteur pourvu de deux grandes faces opposées et d'un bord périphérique s'étendant entre ces faces, le dit 5 élément semiconducteur comportant au moins une jonction coupant le bord périphérique, des organes de contact ohmique associés aux dites grandes faces opposées, une monture isolante entourant la périphérie de l'élément semiconducteur, les organes de contact et la monture comportant des surfaces espacées et de profils approxima- 10 tivement correspondants, et une mince couche de matière polymérisée de passivation interposée entre et liée au dit bord périphérique de l'élément semiconducteur et aux dites surfaces de profils approximativement correspondants des organes de contact et de la monture. 15 2 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la matière polymérisée de passivation est une polyimide. 3 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la matière polymérisée de passivation est un 20 organopolysiloxane. 4 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la matière polymérisée de passivation est une résine êpoxy. 5 - Dispositif semiconducteur suivant la revendication 1, 25 caractérisé en ce que la monture isolante est moins perméable à des substances contaminantes que la matière polymérisée de passivation. 6 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la monture isolante est imperméable aux fluides. 30 7 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la monture isolante est formée de verre. 8 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la monture isolante est formée de céramique vitrifiée. 35 9 - Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la longueur du trajet le plus court pour une substance contaminante au travers de la matière polymérisée de passivation entre les dits organes de contact et la monture est égale 71 18100 12 2090206 à au moins cinq fois l'écartement entre les dites surfaces de profils approximativement correspondants des'dits organes de contact et de la monture. 10 - Dispositif semiconducteur suivant la revendication 1, 5 caractérisé en ce qu'une partie extérieure des dits organes de contact est associée librement à une partie intérieure de ces derniers et en ce que la dite matière polymérisée de passivation est liée à ces parties intérieure et extérieure. 11 - Dispositif semiconducteur suivant la revendication 1, 10 caractérisé en ce que la monture comporte au moins un passage rempli de la dite matière polymérisée de passivation, le dit passage ayant une longueur égale à au moins cinq fois sa largeur. 12 - Thyristor, caractérisé en ce qu'il comprend d'une part un élément semiconducteur comportant quatre couches successives 15 formant entre elles trois jonctions, des couches adjacentes ayant des conductivités de types opposés, une première couche extrême étant adjacente à une première surface de contact et l'autre couche extrême étant adjacente à une seconde surface de contact, et un bord périphérique s'étendant entre les surfaces de contact et cou-20 pant au moins une des dites jonctions, et d'autre part un boîtier pour encapsuler le thyristor, le dit boîtier comprenant un premier et un second organe de contact principal de conduction de courant liés ohmiquement respectivement aux dites première et seconde surfaces de contact, une monture isolante entourant la périphérie de 25 l'élément semiconducteur du thyristor, les dits organes de contact principaux et la dite monture comportant des surfaces espacées et se correspondant approximativement et une mince couche de matière polymérisée de passivation interposée entre et liée au dit bord périphérique de 1'élément semiconducteur du thyristor et aux dites 30 surfaces approximativement correspondantes des organes de contact et de la monture. 13 - Thyristor suivant la revendication 12, caractérisé en ce qu'il comporte un organe de contact d'électrode de commande relié à une couche intermédiaire de l'élément semiconducteur du 35 thyristor sur la dite première surface de contact en un endroit séparé du premier organe de contact principal de conduction de courant par une jonction et une partie protectrice et isolante interposée entre le dit organe de contact d'électrode de commande et le 7! 18100 13 2090206 dit premier organe de contact principal de conduction de courant. 14 - Thyristor suivant la revendication 12, caractérisé en ce qu'il comprend un organe de contact d'électrode de commande lié à une couche intermédiaire de l'élément semiconducteur du thyristor 5 sur la dite première surface de contact en un endroit séparé du premier organe de contact principal de conduction de courant par une jonction et une partie protectrice et isolante interposée entre le dit organe de contact d'électrode de commande et le dit premier organe de contact principal de conduction de courant, la dite par-10 tie comprenant une seconde monture isolante et une seconde couche mince de matière polymérisée de passivation liée à la seconde préforme, à la première surface de contact et au premier organe de contact principal. 15 - Thyristor suivant la revendication 12, caractérisé en 15 ce que le bord périphérique comprend au moins une partie biseautée coupant au moins une jonction et en ce que la dite monture isolante est pourvue d'un biseau complémentaire placé dans une position adjacente.