Brevet FR2104806A1 — publié le 19720421

-1- 2104806 L'invention concerne un dispositif tampon servant à convertir une succession reçue de caractères d'information qui est synchrone d'un signal d'horloge reçu en une succession qui est synchrone '' un premier signal de commande 5 déduit d'un dispositif d'horloge indépendant, ce dispositif tampon comportant un groupe de places de mémoire dans chacune desquelles peut être emmagasiné un caractère d'information, un premier dispositif de transmission sélectif comportant un premier générateur d'adresse cyclique pour sélectionner dans chaque 10 cycle, dans le même ordre de succession, des places de mémoire et pour transmettre des caractères d'information de la succession reçue vers les places de mémoire sélectionnées, tin deuxième dispositif de transmission sélectif comportant un deuxième générateur d'adresse cyclique pour sélectionner dans chaque ^ cycle dans le même ordre de succession que l'ordre de succession précité des places de mémoire et pour transmettre des caractères d'information à partir des places de mémoire vers une sortie du dispositif tampon, un premier dispositif de commande pour la commande du premier dispositif de transmission sélectif et un deuxième dispositif de commande pour déduire le premier signal 20 de commande du dispositif d'horloge, en vue de la commande du deuxième dispositif de transmission sélectif. Dans des dispositifs tampon connus de ce type l'introduction ou l'inscription des caractères d'information dans les places de mémoire est commandée par le signal d'horloge 25 reçu. Ce signal a une phase non contrôlée par rapport au dispositif d'horloge indépendant de sorte que pour l'inscription et la lecture des caractères d'information, il faut faire usage de dispositifs de décodage d'adresse dis-tincts pour le décodage des adresses engendrées par les générateurs d'adresse cycliques. 30 L'invention vise à fournir un dispositif tampon du type envisagé dans le préambule avec lequel l'introduction des caractères d'information dans les places de mémoire est commandée par un signal de commande avec une phase contrôlée par rapport au dispositif d'horloge. Ceci offre l'avantage que les 33 deux dispositifs de transmission sélectifs peuvent utiliser un seul dispositif de décodage d'adresse commun. Le dispositif tampon conforme à l'invention est caractérisé en ce que le premier dispositif de commande est conçu pour déduire un deuxième signal /jq de commande du dispositif d'horloge en vue de la commande du COPY 71 2687 S 2104806 premier dispositif de transmission sélectif et comporte un premier dispositif de comparaison de phase pour comparer la phase du signal d'horloge reçu avec la phase du deuxième signal de commande et un dispositif de correction de phase pour introduire, 5 en fonction de la différence de phase détectée par le premier dispositif de comparaison de phase, des modifications discrètes dans le phase du deuxième signal de commande pour maintenir la différence de phase entre le deuxième signal de commande et le signal d'horloge reçu entre des limites déterminées. 10 La description qui va suivre, en regard des dessins annexés fera bien comprendre comment l'invention peut être réalisée. La fig. 1 est un schéma synoptique d'un exemple de réalisation du dispositif tampon conforme à l'invention. 15 La fig. 2 représente la forme de signaux d'hor loge locaux se présentant dans le dispositif de la fig. 1. La fig. 3 représente un exemple de réalisation d'un sélecteur d'intervalle d'inscription. La fig. 4 représente un exemple de réalisation 20 d'un sélecteur d'intervalle de lecture. Sur la fig. 1 la référence 100 désigne une source de caractères d'information et 101 un dispositif d'horloge correspondant à cette source. Dans de nombreuses applications la source 100 est formée par le dispositif terminal d'un système 25 de transmission de caractères d'information par une ligne de transmission. De ce fait les termes source et ligne sont utilisés indistinctement pour désigner la source de caractères d'information. Le dispositif d'horloge 101 est appelé par la suite "horloge de ligne". 30 La ligne fournit une succession de caractères d'information.Chaque caractère se situe dans un intervalle de temps de ligne déterminé. La série de tous les intervalles de temps de ligne forme l'échelle de temps de ligne. L'horloge de ligne fournit une succession équidistante normale d'impulsions 35 d'horloge de ligne dont les périodes déterminent les intervalles de temps de ligne. L'horloge de ligne synchronise la: source 100 de telle façon que celle-ci fournit les caractères d'information dans les périodes d'impulsion d'horloge de ligne. 'Les impul-&0 sions d'horloge de ligne peuvent être déduites d'un signal ,C0PY 71 26875 -3- 2104806 d'horloge, qui est transmis en même temps que les caractères d'information par le système de transmission, ou â partir des signaux de caractère eux-mêmes. On suppose pour l'instant que chaque caractère 5 d'information est constitué par un seul bit, comme c'est par exemple le cas lors de l'utilisation de la modulation en Delta. Le dispositif tampon comporte une horloge locale 102 avec un cycle d'un seul intervalle de temps local, qui a la même durée nominale qu'un intervalle de temps de ligne. La 10 série de tous les intervalles de temps locaux forme l'échelle de temps locale. Chaque intervalle de temps local est subdivisé en 16 intervalles de temps secondaires identiques sq, s^,.... ,s^ comme le montre la fig. 2a. L'horloge locale engendre une série de signaux d'horloge dont la variation dans le temps dans 15 un cycle d'horloge local est illustrée par les figures 2b à 2m. Tous ces signaux sont des signaux bivalents. Le niveau bas est désigné par la valeur logique 0 et le niveau élevé est désigné par la valeur logique 1. L'horloge locale 102 est indépendante de l'hor-20 loge de ligne 101. Les deux horloges ont seulement nominalement la même durée de cycle. De façon à compenser de différences de phase entre les deux horloges, les caractères d'information sont répartis d'abord entre un groupe de places de mémoire d'un dispositif è mémoire et ensuite sous la commande de l'horloge 25 locale, ils sont transmis dans le même ordre de succession que lors de la réception, à partir des places de mémoire, vers une sortie. Avec les dispositifs tampon selon l'état de la technique, la répartition des caractères d'information entre les places de mémoire, c'est-à-dire l'inscription, est commandée par 30 l'horloge de ligne. La transmission de caractères d'information à partir des places de mémoire vers la sortie, c'est-à-dire la lecture, se fait sous la commande de l'horloge locale. Pour l'inscription et la lecture de caractères d'information il faut alors utiliser des dispositifs de décodage d'adresse 35 distincts pour la sélection des places de mémoire. Dans le dispositif tampon selon la fig. 1 on utilise une mémoire du type (random accès), connue en soi, 103 qui ne comporte qu'une seule entrée d'adresse A. Lors de l'application d'une adresse codée en binaire à l'entrée d1-2l0 adresse A une place de mémoire est sélectionnée dans la mémoire. COPY ' r 71 26875 """ 2104806 Dans cette place de mémoire un bit d'information peut être inscrit en appliquant une impulsion à l'entrée D1 pour le cas où le bit d'information a la valeur 1 ou en transmettant une impulsion à l'entrée D2 pour le cas où le bit d'information a la 5 valeur 0. Une place de mémoire sélectionnée présente son information à la sortie OT, de sorte que l'information emmagasinée peut être lue en cet endroit. L'inscription et la lecture d'information dans la mémoire 1C$ee fait dans des intervalles de temps secondaires • 10 différents du cycle d'horloge local. Une impulsion d'horloge de ligne occupe une position quelconque dans le cycle dîhorloge local. Dans chaque cycle d'horloge deux intervalles de tamps secondaires sont assignés comme intervalles d'inscription possibles. Un sélecteur d'intervalle d'inscription 104 sélec- 15 tionne pour chaque caractère reçu un intervalle d'inscription convenable. On va maintenant décrire la sélection de l'intervalle d'inscription en se référait aux figures 2 et 3« Au sélecteur d'intervalle d'inscription 104 dont une forme de 20 réalisation détaillée est représentée sur la fig. 3 sont appliquées les impulsions de l'horloge de âigne 101 et les signaux P, Q, S^, Sg, et de l'horloge locale. Les impulsions d'horloge de ligne sont appliquées à l'entrée 300 et les signaux de l'horloge locale sont transmis aux entrées désignées en cor-25 respondance. Les signaux P et Q (fig. 2m et n) sont des signaux de comparaison. Le signal P a le niveau logique 1 dans les intervalles de temps secondaires ss^, s g et sLe signal Q a le niveau logique 1 dans les intervalles de temps secondaires s^2, s^ et s^. Les impulsions d'horloge de ligne et le 30 signal P sont appliqués à la porte ET 301. Les impulsions d'horloge de lign£ et le signal Q sont appliqués à la porte ET 302. Pour ce qui suit on suppose que les impulsions d'horloge de ligne ont au maximum une durée d'un intervalle de temps secondaire. Lorsqu'à l'instant d'apparition d'une impulsion 35 d'horloge dé ligne, le signal P a le niveau logique 1 la porte ET 301 fournit une impulsion. Cette impulsion est appliquée à l'entrée d'ajustage de flip flop 303 et place celui-ci dans l'état 1. Au cas où l'impulsion d'horloge de ligne se produit lorsque le signal Q a le niveau logique 1, la porte ET 302 40 fournit alors une impulsion. Cette impulsion est transmise à "1 2687 5 -5- 2104806 l'entrée de réajustage du flipflop 303 et place celui-ci à 1' état 0. Les signaux S,., et P sont appliqués aux portes ET 304, 305 et 306 qui sont connectées à la sortie 0 du flip-5 flop 303' Les signaux S j ^ et Q sont appliqués aux portes ET 307» 308 et 309 qui sont connectées â la sortie 1 du flip-flop 303. Lorsque le flip—flop 303 est à l'état 0, les portes ET 304, 305 et 306 laissent passer les signaux qui leur sont appliqués et lorsque le flip-flop 303 ée trouve à l'état 1, les q portes ET 307, 308 et 309 transmettent les signaux qui leur sont appliqués. Lorsqu'il existe une différence de phase variable entre l'horloge det ligne et l'horloge locale, la position de l'impulsion d'horloge de ligne se décale par rapport à la posi-15 tion de l'intervalle de temps local. Pour l'illustration on a représenté sur les figures 2q et 2r, quatre exemples d'une série de positions dans quatre intervalles de temps locaux successifs. Dans ce cas a^, a2, a a^; b^ , , b^, b^ ; c^ et d ^ , dg, d^, d^ désignent quatre séries de numéros d'intervalle 20 de temps locaux augmentant avec la valeur 1. Dans le premier exemple l'horloge de ligne a line plus grande vitesse que l'horloge locale et dans le deuxième exemple l'horloge de ligne a une vitesse plus basse que l'horloge locale. Dans l'intervalle de temps a^ et l'intervalle de temps b^ l'impulsion d'horloge de 25 ligne coïncide avec l'impulsion du signal P (fig. 2m). Le flip-flop 303 a alors en tout cas l'état 1 après la fin de l'impulsion d'horloge de ligne. Le sélecteur d'intervalle d'inscription 104 sélectionne alors les signaux S^, et Q, le signal remplissant la fonction de signal de commande d'inscription. Le 30 signal S.J2 commande l'inscription d'un bit d'information dans l'intervalle d'inscription s. Dans les intervalles de temps locaux a^, a^, a^ et b^, b^, b^ l'état du flip-flop 303 ne change pas, de sorte que dans ces intervalles de temps locaux l'inscription se fait également dans l'intervalle de temps secon— 35 daire reste le cas aussi longtemps que les impulsions d'horloge restent dans la région hacrjir^'f représentée sur la fig. 2o. Dans cette région le signal Q a la valeur logique 0 de sorte que la porte 302 est bloquée et que le flip-flop 303 ne peut pas être placé à l'état 0. Dans le troisième et le quatrième 40 exemple, l'impulsion d'horloge de ligne dans l'intervalle de temps 71 26875 -6- 2104806 local et l'Intervalle de temps local d^ coïncide avec l'impulsion du signal Q. Le flip-flop 303 a alors, en tout cas l'état 0 après la fin de l'impulsion d'horloge de ligne. Le sélecteur d'intervalle d'inscription 104 sélectionne alors les 5 signaux S^, S g et P, le signal remplissant la fonction de signal de commande d'inscription. Le signal commande l'inscription d'un bit d'information dans l'intervalle de temps secondaire s^. Dans le troisième exemple l'horloge de ligne a une vitesse plus élevée que l'horloge locale.et dans le qua-10 trième exemple l'horloge de ligne a une vitesse plus basse que l'horloge locale. Dans les intervalles de temps locaux c^, c^ et d^, d^, d^ l'état du flip-flop 303 ne change pas de sorte que dans ces intervalles de temps locaux l'inscription se fait également dans l'intervalle de temps secondaire s^. Ceci reste le cas aussi longtemps que les impulsions d'horloge de ligne restent dans la région hachurée représentée sur la fig. 2p. A l'intérieur de cette région, le signal P a la valeur logique O de sorte que la porte 301 est bloquée et que le flip-flop 303 ne peut pas être placé à l'état 1. Une commutation du flip-flop 303 ae produit lorsque l'impulsion d'horloge de ligne coïncide avec l'impulsion de signal P et que le flip-flop se trouvait à l'état 0 (commutation de 0 vers 1) ou iorsque l'impulsion d'horloge de ligne coïncide avec l'impulsion du signal Q et que le flip-flop se trouvait à l'état 1 (commutation de 1 vers 0). Dans lés régions situées entre les impulsions des 25 signaux P et Q, il ne se produit pas de commutation. L'état qu'a le flip-flop 303 lors de l'apparition d'impulsion d'horloge de ligne dans ces régions intermédiaire est fonction du fait que l'impulsion d'horloge de ligne coïncidait avant la pénétration dans la région intermédiaire avec l'impulsion de signal P 30 ou avec l'impulsion de signal Q. L'état du flip-flop 303 en fonc-c tion de la phase de l'impulsion d'horloge de ligne par rapport au cycle d'horloge local présente de ce fait de l'hystérésis. Cet hystérésis, assure une sélection stable de l'intervalle d'inscription en présence de petites fluctuations dans les 35 instants d'apparition des impulsions d'horloge de ligne. Le sélecteur d'intervalle d'inscription 104 sélectionne un intervalle d'inscription pour chaque bit qui provient de la source 100. 4-0 En présence d'une différence de phase variant en 71 26875 -7- 2104806 fonction du temps entre l?horloge de ligne et l'horloge locale, des commutations sont provoquées par le sélecteur d'intervalle d'inscription 10h de telle façon que la succession d'impulsions d'horloge à la sortie S^/S^ (deuxième signal de commande') est 5 synchrone avec la succession de bit. Cette succession d'impulsions d'horloge présente, par suite des commutations, des sauts de phase d'un demi intervalle de temps local en l'occurrence 180° dans le sens positif et/ou négatif. La différence de phase entre la succession d'impulsions d'horloge sur la sortie S^/S^ et les 10 impulsions d'horloge de ligne varie entre deux valeurs limites qui diffèrent d'un demi intervalle de temps local en l'occurrence 180° et ces impulsions sont de ce fait en synchronisme l'une avec l'autre. Les sorties des portes 304 et 307» 305 et 308 et 306 15 ©t 307 sont interconnectées par paires de façon à former trois sorties. La sortie S^/S^ du sélecteur d'intervalle d'inscription "\0b, fig. 1, est connectée à une entrée de chactuie des portes d'exploration 105 et 106 dont les sorties sont connectées aux entrées de dhiffre D1 et D2 de la mémoire 103. La sortie de la 20 source 100 est connectée à une entrée de la porte ET 105 et est connectée par l'intermédiaire d'un élément NON 107 à une entrée de la porte ET 106. La source fournit de cette façon des signaux avec des niveaux opposés aux deux portes ET 105 et 106. Les portes ET 105 et 106 explorent, dans 1'intervalle d'inscription 25 sélectionné, la valeur du bit fourni par la source. Dans ce cas on suppose qu'à la sortie de la source, le niveau de signal logique qui représente la valeur du bit est présent pendant tout 1'intervalle de temps de ligne. Le résultat de l'exploration est une impulsion sur l'entrée de chiffre D1 lorsque le bit a la 30 valeur 1 ou une impulsion sur l'entrée de chiffre D2 lorsque le bit a la valeur 0. La sortie S6/S14 du sélecteur d 71 26875 —8— 210*806 dont l'entrée unique est connectée à la sortie P/Q du sélecteur d'intervalles d'inscription 104. La sortie de la porte ET 110 est connectée à l'entrée d'adresse A de la mémoire 103. Le signal P ou Q fait fonctionner la porte ET 110 lorsque le signal a le 5 niveau logique 1 de sorte que la porte ET 110 laisse passer l'adresse du comptetir d'adresse 108 dans un intervalle de temps (fig. 2m et n), qui comporte l'intervalle d'inscription sélectionné. Le résultat est que le bit exploré par les portes ET 105 et 106 est inscrit dans la place de mémoire dont l'adresse corres-10 pond à la position du compteur d'adresse 108. Le compteur d'adresse 108 est placé dans la position suivante après l'inscription du bit dans la mémoire 103, par une impulsion de signal S g ou S^. De cette façon les places de mémoire de la mémoire 103 sont sélectionnées de façon cyclique et dans tin ordre de 15 succession fixe pour l'emagasinage d'un bit de la source 100. Le dispositif tampon selon la fig. 1 comporte pour la lecture des bits emmagasinés dans la mémoire 103, un sélecteur d'intervalle de lecture 111 et un compteur d'adresse modulo-n 112. L'horloge locale 103 transmet au sélecteur d'intervalle 20 de lecture 111 les signaux d'horloge S^, S2> et S1Q et le sélecteur d'intervalle de lecture sélectionne en fonction de conditions déterminées les signaux et ou les signaux et S^q. La sortie S^/S^ du sélecteur d'intervalle de leèture 111 est œnnectée à une entrée de chacune des portes ET 113 et 114 dont 25 les sorties sontreliées à l'entrée d'ajustage et à l'entrée de réajustage d'un flip-flop 115- La sortie 0T de la mémoire 103 est connectée à une entrée de la porte ET 113 et est reliée par l'in— médiaire d'un élément NON 116 à une entrée d'une porte ET 114. La sortie 0T fournit alors des signaux avec des niveaux opposés 30 aux portes ET 113 et 114. Ces portes ET explorent dans l'intervalle de lecture sélectionné s^ ou s^ la valeur du bit fourni par la mémoire 103» Le résultat de l'exploration est une impulsion sur ljentrée d'ajustage du flip-flop 115 lorsque le bit a la valeur 1 ou yaie impulsion sur l'entrée de réajustage du flip-flop 35 115 lorsque le bit a la valeur 0. Le flip-flop 115 régénère le bit exploré et présente celui-ci sur la sortie 117 du dispositif tampon. La sortie du séLecteur d'intervalle de lecture 111 est connectée à l'entrée de comptage du compteur d'adresse 40 112. Chaque impulsion du signal S2 ou S1Q place le compteur rtgna 71 2687 5 -9- 2104806 la position suivante alors que le compteur parcourt de façon cyclique une série de n positions. La position du compteur d'adresse est présentée en code binaire et sous forme parallèle à la sortie multiple 119» Cette sortie est connectée à l'entrée 5 multiple d'une porte ET multiple 118 dont l'entrée unique est connectée à la sortie S1/S9 du sélecteur d'intervalle de lecture 111. La sortie de la parte ET 118 est connectée à l'entrée d'adresse de la mémoire 103. Le signal ou fait fonctionner la porte Et 118 dans l'intervalle de lecture sélectionné. Le 10 résultat est qu'une place de mémoire est sélectionnée, l'adresse de cette place correspondant à la position du compteur d'adresse 112. Le comptetir d'adresse 112 est placé dans la position suivante par l'impulsion de signal ou après la lecture du bit hors de la place de mémoire sélectionnée. De cette façon les 15 places de mémoire sont sélectionnées, âucesaivement de façoil cyclique et dans un ordre de succession fixe, pour la transmission d'un bit vers la sortie 117» Le compteur d'adresse 112 parcourt les n positions dans le même ordre de succession que le compteur d'adresse 108 de sorte que l'ordre de succession des 20 bits, lors du passage par le dispositif tampon, reste maintenu. Lorsque l'horloge de ligne a une vitesse plus élevée que l'horloge locale et que la mémoire 103 est lue dans un intervalle d'inscription fixe, par exemple l'intervalle de temps secondaire s^, la mémoire 103 se remplit de plus en plus. Le 25 contraire se présente lorsque l'horloge de ligne a une vitesse inférieure à celle de l'horloge locale. La mémoire 103 se vide alors de plus en plus. Il peut se présenter des difficultés lorsque la mémoire est remplie ou vide. Si la mémoire est remplie et si le compteur d'adresse 108 rattrappe le compteur d'adresse 30 112 n bits qui ne sont pas encore lus sont recouverts par des nouveaux bits. De ce fait ces n bits se perdent. Si la mémoire est virie et si le compteur d'adresse 112 rattrappe le compteur d'adresse 108, n bits qui ont déjà été lus une fois,le sont à nouveau. Dans ce cas il se produit à la sortie 117 du doublage 35 d'une série de n bits. On suppose que la lecture se fait de façon non destructive. Par contre, si la lecture se fait de façon 'J Lorsque le cycle du compteur d'adresse 112 à un 40 -1 26875 2104806 moment donné est décalé de 180° en phase par rapport au cycle du compteur d'adresse 108, le dispositif tampon peut compenser des différences de phase relatives positives et négatives d'au maximum n.1800 entre l'horloge de ligne et l'horloge locale. Pour 5 une différence de phase de 180° entre le cycle du compteur d'adresse 112 et le cycle du compteur d'adresse 108, la mémoire 103 renferme n/2 bits non encore lus. La mémoire peut alors emmagasiner ou fournir encore n/2 bits avant que la mémoire soit remplie ou vidée. Ces n/2 bits représentent une différence de 10 phase relative de n/2.360° entre l'horloge de ligne et l'horloge locale de sorte qu'une différence de phase d'au maximum n.l80° est entièrement compensée. Lorsque le dispositif tampon est mis en fonctionnement on peut faire en sorte que le compteur d'adresse 112 soit 15 démarré, décalé de 180° en phase par rapport au compteur d' adresse 108. Cela donne la garantie qu'après la mise en fonctionnement aucun bit ne se perd ou n'est lu deux fois lorsque la différence de phase entre les deux horloges reste au-dessous de n.l80°. Dans des réseaux de télécommunication du type 20 appelé "asynchrones", les horloges des centraux de télécommunication sont entièrement indépendantes l'une de l'autre et il est pratiquement impossible de compenser toute la différence de phase dans un dispositif tampon. Il est en tout cas avantageux que la phase moyenne du compteur d'adresse ne soit décalée de 25 180° par rapport au compteur d'adresse 108.On peut obtenir ce résultat en faisant exécuter au compteur d'adresse 112 une étape additionnelle lorsque la mémoire est presque pleine et lorsque la mémoire est presque vie en faisant exécuter au compteur d'adresse 112 une étape sur place. Dans le premier cas, 30 lors de la lecture, un seul bit est sauté et dans le deuxième cas un seul bit est lu deux fois. En choisissant judicieusement l'instant auquel le compteur d'adresse exécute une étape additionnelle on peut obtenir que seuls des bits déterminés préalablement sont sautés. En faisant en sorte que ces bits ne 35 transmettent que de l'information redondante on peut obtenir qu'il ne ee produise pas de perte d'information dans le dispositif tampon. Avec cette méthode il faut une synchronisation de trame pour pouvoir identifier les bits de façon univoque. Ces étapes additionnelles et/ou étapes sur place du ^■0 compteur d'adresse 112 ont pour conséquence que la phase du 71 26875 -11- 2104806 compteur d'adresse 112 par rapport au compteur d'adresse 198 se situe toujours entre 0 et 360° et en moyenne pour des temps plus longs s'élève à 180°. Ce résultat peut également être obtenu d'une autre façon. A cet effet dans chaque intervalle de 5 temps local deux intervalles de temps secondaires sont assignés comme intervalles de lecture possibles, dans ce cas, les intervalles de temps secondaires s^ et s^. D'autre part on engendre les signaux V et L, le signal V ayant le niveau logique 1 lorsque la mémoire est presque remplie et le signal L le niveau logique 10 1 lorsque la mémoire est presque vide. La façon dont les signaux V et L sont engendrés sera expliquée par la suite. On va d'abord décrire en regard de la fig. 4 une réalisation détaillée du sélecteur d'intervalle de lecture 111 et le fonctionnement de celui-ci sous la commande des signaux V et L et des 15 signaux d'horloge. Les signaux et S^, fig 4, sont appliqués respectivement à une entrée des portes ET 400 et 401 qui ont chacune une entrée connectée à la sortie 0 d'un flip-flop 404 monté comme diviseur par deux. Les signaux et sont appliqués 20 respectivement à une entrée des portes ET 402 et 403 qui ont chacune une entrée connectée à la sortie 1 du flip-flop 404. Lorsque le flip-flop 404 est â l'état 1 les portes ET 402 et 403 dont en fonctionnement et les signaux et sont transmis. Lôrsque le flip-flop 404 est à l'état 0 les portes ET 400 et 25 401 sont en fonctionnement et les signaux et sont transmis. Les sorties des portes ET 400 et 402 sont combinées de façon à former les sorties S^/S^ (sortie pour le premier signal de commande) et les sorties des portes ET 401 et 403 sont combinées de façon à former la sortie S2/S1Q. 30 Le signal L est appliqué aux portes ET 405 et 406 et le signal V est transmis aux portes ET 407 et §08. Les sorties de ces portes ET sont reliées par l'intermédiaire d'une porte OU 409 à l'entrée du flip-flop 404. Etant donné que le flip-flop 404 est monté comme diviseur par deux, il commute chaque fois 35 que le signal d'entrée passe du niveau logique 0 au niveau logique 11 Les portes ET 405 et 408 sont chacune connectées par une entrée, à la sortie 0 du flip-flop 404 et les portes ET 406 et 407 sont chacune reliées par une entrée à la sortie 1 du 40 flip-flop 404. D'autre part le signal Sy est appliqué à une 71 26875 -12- 2104806 entrée de chacune des portes ET 406 et 408 et le signal à une entrée de chacune des portes ET 405 et 407 ». Les conditions qui doivent être remplies pour l'obtention du niveau logique 1 aux sorties des portes ET 405, 5 406, 407 et 408 sont données dans le tableau suivant. Dans celui-ci FF désigne l'état du flip-flop 404 avant que se produise le niveau logique 1 et L = 1 signifie par exemple que le signal L a le niveau logique 1. TABLEAU 1 10 porte ET conditions 405 L=i, FF=0, S1 j-= 1 406 L= 1 , FF=i , S,., =1 407 y=i, ff=i, S15=1 408 V=1, ff=0, S7 =1 15 Lorsque pour une des portes ET citées dans le tableau toutes les conditions sont remplies, l'état du flip-flop 404 est commuté. Dans les deux premiers cas du tableau, la commutation du flip-flop 404 se fait de telle façon que l'écaat 20 entre l'intervalle de lecture sélectionné avant et après la commutation est égal à 3/2 intervalle de temps local. Dans les deux derniers cas du tableau,la commutation se fait de telle façon que l'écart est égal à -jr intervalle de temps local. Dans les deux premiers cas, la lecture est retardée momentanément d' 25 un demi intervalle de temps local et dans les deux derniers cas, la lecture est accélérée momentanément d'un demi intervalle de temps local. Ce retard et cetteeaccélifration de la lecture fournissent la correction désirée de la phase du compteur d'adresse 112 sans que de l'information se perde ou que de 30 l'information soit doublée. De façon à obtenir à la sortie du dispositif tampon un signal d'horloge qui est synchrone avec la succession de bit, ce qui se produit sur la sortie 117, la sortie S^/S^ du sélecteur d'intervalle d'inscription 111 est reliée à la sortie d'horloge 118. 35 Les signaux V et L sont engendrés de la façon suivante. A la sortie 109 du compteur d'adresse 108 est connecté unddécodeur 120 pour le numéro 0. Ce décodeur fournit un signal qui a le niveau logique 1 lorsque le compteur d'adresse 108 se trouve dans la position 0. A la sortie 119 du compteur d'adresse 40 112 est connecté un décodeur 121 pour les numéros 0, 1 et 2 et un "1 2687 5 -13- 2104806 décodeur 122 pour les numéros 30 et 31* On suppose que la mémoire 103 a 32 places de mémoire et que les compteurs d'adresse 108 et 112 sont des compteurs modulo-32. Les trois sorties du décodeur 121 sont combinées, par l'intermédiaire d'une porte OU 123, de 5 façon à former une seule sortie. Cette dernière sortie fournit Tin signal qui a le niveau logique 1 lorsque le compteur d'adresse 112 se trouve dans la position 0, 1 ou 2. Les deux sorties du décodeur 122 sont combinées par l'intermédiaire d'une porte OU 124 de manière à former une seule sortie. Cette dernière sortie 10 fournit un signal qui a le niveau logique 1 lorsque le compteur d'adresse 112 se trouve dans la position 30 ou 31» La sortie du décodeur 120 est connectée à une entrée d'une porte ET 125 dont une autre entrée est connectée à la sortie de S^/S^ du sélecteur d'intervalle d'inscription 104. De ce fait on obtient 15 à la sortie de la porte ET 125 un signal qui a le niveau logique 1 dans le dernier intervalle de temps secondaire de l'intervalle de temps d'apparition de la position 0 du compteur d'adresse 120. Les"impulsions de ce signal sont appelées 'impulsions A".De façon analogue les impulsions du signal â la sortie de la porte 20 OU 123 sont appelées "impulsions " et les impulsions du signal à la sortie de la porte OU 124 sont appelées "impulsions ". La sortie de la porte ET 125 est connectée à une entrée de chacune des portes ET 126 et 127 dont les sorties sont connectés aux entrées d'ajustage des flip-flops 128 et 129. Les 25 portes ET 126 et 127 sont d'autre part connectées avec une entrée aux sorties des portes OU 123 et 124. Les sorties 1 des flip-flops 128 et 129 fournissent les signaux désirés V et L. Pour la description du fonctionnement on suppose que la phase du compteur d'adresse 112 est décalée à un moment 30 donné de 180° par rapport à la phase du compteur d'adresse 108. L'impulsion A se situe alors environ au milieu entre une impulsion B^ et une impulsion B^. Si l'horloge de ligne a une vitesse supérieure à l'horloge locale, les impulsions A se décalent dans le sens des impulsions B^ et la mémoire 103 se remplit de plus en 35 plus. S'il se produit une coïncidence entre une impulsion A et une impulsion B^, la porte ET 126 est mise en fonctionnement et le flip-flop 128 est placé à l'état 1. Lorsque, par contre, l'horloge de ligne a une vitesse inférieure à l'horloge locale, les impulsions A sont décalées dans le sens des impulsions B^ et ^0 ia mémoire 103 se vide de plus en plus. S'il se produit une "1 2687 S -14- 2104806 coïncidence entre une impulsion A et une impulsion la porte ET 127 est mise en fonctionnement et le flip-flop 129 est placé à l'état 1. Lorsque le signal V ou L a le niveau logique 1, il se produit une commutation entre les deux intervalles de lecture 5 possibles dans le sélecteur d'intervalle de lecture 111 de la fig. 4. Simultanément une impulsion de réajustage est transmise, à la sortie RS par l'intermédiaire de la porte OU 409. Cette sortie (fig. 1) est connectée aux entrées de réajustage des flip-flops 128 et 129» Après chaque commutation dans le sélec-10 teur d'intervalle de lecture 111 une impulsion de réajustage est fournie •; cette impulsion ramène le flip-flop 128 ou 129 à l'état 0 (selon celui qui se trouve à l'état 1). Par la correction de la phase du compteur d'adresse 122 l'état de coïncidence entre l'impulsion A et l'impulsion ou B^ est supprimé. Dans des cas 15 particuliers par exemple quand lors de la mise en service de l'appareillage l'impulsion A coïncide avec la première partie de l'impulsion B^ il peut arriver que deux étapes de correction sont nécessaire pour mettre fin à l'état de coïncidence. Lorsque des caractères à m bits doivent être 20 traités sous forme parallèle, il suffit que le bloc désigné par une ligne en pointillé sur la fig. 1 soit utilisé m fois. Ces m blocs sont alors connectés en parallèle conformément aux signes de multiplage représentés dans les lignes d'amenée des signaux de commande. Il est évidemment avantageux d'utiliser au 25 lieu de m mémoires indépendantes 103, une mémoire constituée par m plans de mémoire avec un seul dispositif de codage d'adresse commun. 71 26875 -15- 2104806 KEVEamic.AraoNS i 1. Dispositif tampon servant à contenir une succession reçue de caractères d«information qui est synchrone d'un signal d'horloge reçu en line succession qui est synchrone 5 d*un premier signal de commande déduit d'un dispositif d'horloge indépendant, ce dispositif tampon comportant un groupe de places de mémoire dans chacune desquelles peut être emmagasiné un caractère d'information, un premier dispositif de transmission 10 sélectif comportant un premier générateur d'adresse cyclique pour sélectionner dans chaque cycle, dans le même ordre de succession, des places de mémoire et pour transmettre des caractères d'information de la succession reçue vers les«places de mémoire sélectionnées, un deuxième dispositif de transmission 15 sélectif comportant tin deuxième générateur d'adresse cyclique pour sélectionner dans chaque cycle dans le même ordre de succession que l'ordre de succession précité des places de mémoire et pour transmettre des caractères d'information à partir des places de mémoire vers une sortie du dispositif tampon, un 20 premier dispositif de commande pour la commande du premier dis-positif de transmission sélectif et çm. deuxième dispositif de commande pour déduire le premier signal de commande du dispositif d'horloge, en vue de la commande du deuxième dispositif de transmission sélectif, ce dispositif tampon étant caractérisé 25 en ce que le premier dispositif de commande est conçu pour déduire un deuxième signal de commande du dispositif d'horloge en vue de la commande du premier dispositif de transmission sélectif et comporte un premier dispositif de compaxaLson de phase pour comparer la phase du signal d'horloge reçu avec la phase du 30 deuxième signal de commande ét un dispositif de correction de phase pour introduire, en fonction de la différence de phase détectée par le premier dispositif de comparaison de phase, des modifications discrètes dans la phase du deuxième signal de commande pour maintenir la différence de phase entre le deuxième 35 signal de commande et le signal d'horloge reçu entre des limites déterminées. 2. Dispositif tampon selon la revendication 1, caractérisé en ce que le deuxième dispositif de commande comporte un deuxième dispositif de comparaison de phase servant à comparer la phase du premier générateur d'adresse cyclique à la 40 phase du deuxième générateur d'adresse cyclique et un dispositif 1 26875 -16- 2104806 de correction de phase servant à introduire, en fonction de la différence de phase détectée par le deuxième dispositif de comparaison de phase, des modifications discrètes dans la phase du premier signal de commande déduit par le deuxième dispositif de 5 commande pour maintenir entre des limites déterminées, la différ-rence de phase entreile premier et le deuxième générateur d'adresse. 3« Dispositif tampon selon la revendication 1 ou 2, caractérisé en ce que le premier et le deuxième dispositif de 10 transmission comportant un seul dispositif de codage d'adresse commun pour sélectionner les places de mémoire.