Brevet FR2081208A1 — publié le 19711203

La présente invention concerne un transistor intégré comportant trois régions superposées de types de conduction alternés et réalisé dans une plaquette semi-conductrice d'un type de conduction donné recouverte d'une couche épitaxique d'un type de conduction opposé à celui de la plaquette. On sait que pour réaliser un transistor dans un circuit intégré comportant une plaquette semi-conductrice recouverte d'une couche épitaxique, on forme, dans cette dernière, un caisson isolé constituant le collecteur dudit transistor, puis, dans ce caisson, on forme la base contenant elle-même l'émetteur qui affleure ainsi la surface de la couche épitaxique. En raison des dimensions relativement importantes de la région de collecteur et de la région de base et en raison également de leur haute résistivité, la résistance de conduction de base présente une valeur élevée. Il en est de même pour la capacité parasite de collecteur qui dépend essentiellement de la surface de la jonction collecteur-base et de l'épaisseur de la zone désertée créée autour de cette jonction. Or, on sait qu'il est avantageux que les valeurs de ces paramètres soient les plus faibles possibles-afin d'améliorer les caractéristiques du transistor. On sait également que les cloisons d'isolement forment généralement, avec l'une au moins des régions actives du transistor, une capacité parasite qui, suivant sa situation, peut perturber les caractéristiques dudit transistor lors de son fonctionnement, notamment en hautes fréquences : dans le transistor dont la structure est mentionnée ci-dessus, cette capacité parasite se trouve formée entre la région de collecteur, d'une part et, d'autre part, le substrat et les cloisons latérales d'isolement. On connaît déjà plusieurs structures de transistors intégrés tendant à remédier à ces inconvénients et notamment celle publiée dans la revue "Neues aus der Technik" n04, volume 1, Juillet 1969, qui consiste à inverser totalement la structure c'est-à-dire à réaliser l'émetteur en profondeur dans la couche épitaxique et à disposer le collecteur en surface.Dans ce cas, la capacité base-collecteur est diminuée puisque les dimensions dudit collecteur sont considérablement réduites, mais, en revanche, la région de base entant obtenue dans la couche épitaxique de forte résistivité, sa résistance de conduction reste De plus, dans cette structure, lors des divers traitements thermiques conséquents à l'élaboration du transistor, les diffusions d'émetteur et de collecteur ont tendance ,8 allez à la rencontre l'une de l'autre, de telle sorte que, pour évier tout risque de court-circuit, il est nécessaire de prévoir une région de base relativement épaisse, ce qui réduit lesperfor- mances du transistor. Enfin, si, par cette structure, on supprime la capacité parasiteentre-les cloisons d'isolement et le collecteur, on en crée une autre entre lesdites cloisons d'isolement et la base, capacité qui, dans le cas le plus courant du fonctionnement du transistor en émetteur commun, se trouve donc disposée en parallèle sur l'entrée dudit transistor et perturbe ses caractéristiques. La présente invention a pour but, tout en diminuant la résistance d'accès à la région active de#base,#d'effectuer une répartition beaucoup plus favorable des capacités parasites. Son i#dée de bas-e est que la technique connue consistant à enterrer l'une des régions du transistor sous la couche épitaxique peut stappliquer à plusieurs régions disposées les unes dans les autres. Selon la présente invention, un transistor comportant trois régions d'électrodes, de types de conduction-alternés > dont la première contient la seconde qui, elle-même, contient la troisième, et intégré dans une plaquette semi-conductrice d'un type de conduction donné portant une couche épitaxique du- type de conduction opposé à celui de la plaquette, tandis que la première et la troisième régions sont du type de conduction de ladite couche épitaxique et que la seconde région est du -type de conduction de la plaquette, est caractérisé en ce que la première de ces trois régions est disposée pour partie dans le substrat et pour partie dans la couche épitaxique et en ce que la troisième région est constituée par une portion de la couche épitaxique délimitée par une zone au moins approximativement annulaire, reliant la seconde région à la surface de la couche épitaxique et servant de chemin de conduction à cette seconde région. Comme on s'en rendra compte par la suite, suivant les concentrations relatives en impuretés de dopage des première et seconde régions, cette seconde région, contenue dans la première, peut être disposée soit entièrement dans la couche épitaxique, soit pour partie dans celle-ci et pour partie dans la plaquette. Dans une forme préférentielle de l'invention, la première région enterrée sous la couche épitaxique constitue ltémetteur, tandis que la deuxième région enterrée située dans la première est la base du transistor, la troisième région c'està-dire celle formée dans la couche épitaxique et affleurant la surface, constituant le collecteur. Ainsi, d'une part, la capacité base-collecteur se se trouve diminuée puisque le collecteur constituant la région supérieure présente la surface la plus faible des trois régions du transistor, d'autre part la résistance d'accès à la base peut être ajustée indépendamment de tout autre paramètre. Selon l'invention, les diffusions d'impuretés destinées à former les trois régions et dues aux divers traitements thermiques nécessaires à l'élaboration du transistor, slerfec- tuent dans le même sens de telle sorte qu'il n'existe aucun risque d'obtenir un court-circuit entre les diverses régions, ce qui offre l'avantage de permettre la réduction de l'épaisseur de la région de base et d'améliorer ainsi les caractéristiques du transistor. La capacité parasite entre les cloisons d'isolement et le collecteur est supprimée et remplacée par une capacité parasite entre cloisons d'isolement et émetteur, capacité parasite qui n'intervient pratiquement pas dans les montages les plus utilisés. De plus, une telle structure permet de réaliser dans de meilleures conditions la diffusion d'or nécessaire à la diminution du temps de stockage des porteurs minoritaires de collecteur. De préférence, l'épaisseur de la seconde région est au maximum égale â la moitié de la longueur de diffusion des porteurs minoritaires. Enfin, ce type de transistor étant le plus souvent monté en émetteur commun, lors de son fonctionnement, il est alors possible de supprimer la diffusion des cloisons d'isolement, ce qui permet de réduire notablement l'encombrement. Il est évident que, comme dans le cas des techniques connues, les opérations #effectuées pour obtenir le transistor peuvent être utilisées simultanément pour former dans la plaquette semi-conductrice des résistances de faibles ou fortes valeurs ainsi que des capacités. La description qui va suivre, en regard des dessins annexés, donnés à titre d'exemple non limitatif , fera bien comprendre comment l'invention peut être réalisée. La figure 1 est un schéma de principe illustrant la structure d'un transistor intégré selon l'invention. La figure 2 représente,schématiquement et en coupe, un transistor selon l'invention intégré dans une portion de plaquette monolithique. Il est à noter que les dimensions sur les dessins sont considérablement exagérées et non proportionnées, notamment dans le sens de l'épaisseur, ceci afin de rendre les figures plus claires. Les couches superficielles d'oxyde conséquentes aux diverses opérations thermiques ne sont pas représentées. Il n'est pas fait allusion à ces couches protectrices au cours de la description, car la formation de telles couches et l'ouverture de fenêtres aux emplacements désirés sont des opérations systématiques précédant toute opération de diffusion faisant appel à des techniques connues. De même, il n'est pas toujours fait allusion aux opérations de dépôt ou de prédiffusion de l'impureté que l'on veut faire diffuser, étant entendu que les opérations de diffusion sont le plus souvent, sauf spécification contraire, précédées d'un dépôt de prédiffusion. Le transistor montré par la figure 1 comporte un émetteur E, une base B1 et un collecteur C enfermés dans un caisson délimité par le substrat S constituant le support du circuit intégré et par les cloisons d'isolement I pratiquées dans une couche épitaxiale CE portée par ledit substrat S et de type de conduction opposé à celui de ce dernier. Dans cette structure de transistor, émetteur E et la base B1 se trouvent enterrés dans le circuit intégré, tandis que le collecteur C affleure la surface libre de la couche épitaxiale CE. Le collecteur C se trouve automatiquement délimité par formation,à travers la couche épitaxiale CE, d'un chemin de conduction de base B2 homéomorphe à une couronne. Ainsi, dans cette structure, émetteur E, de même type de conduction que la couche CE,entoure complètement la base B1, B2 de type de conduction opposé qui, #elle-même, entoure complète-lent le collecteur C du type de conduction de ladite couche CE. La figure 2 illustre la fabrication d'un transistor conforme à l'invention. A la surface 2 d'un substrat 1 de type P on dépose d'une part, un îlot 5, de type -+Tt+ Cdopé au moyen de As ou Sb par exemple) destiné à former l'émetteur, que l'on fait diffuser dans ledit substrat 1 et, d'autre part, des îlots 4 et 5, de type P,(dopés au bore par exemple) destinés à former respectivement la base et les cloisons d'isolement, l'îlot 4 étant compris dans l'îlot 3. On dépose ensuite une couche épitaxiale 6 de type N sur le substrat 1 et les îlots 3, 4 et 5. En raison des différences de vitesse de diffusion entre le bore des îlots 4 et 5 et l'arsenic de l'îlot 3 et, par suite, des divers traitements thermiques ultérieurement subis, les îlots 3, 4 et 5 diffusent dans la couche 6, la pénétration des îlots 4 et 5, de type P dans ladite couche 6 étant plus profonde que celle de l'îlot 3. De plus, la jonction entre les îlots 3 et 4 se trouve dans la couche 6. A partir de la surface externe 7 de la couche 6, on diffuse ensuite simultanément des îlots 8 et 9 de type P+, les îlots 8 étant destinés à former une prise de contact pour l'îlot 4 et à délimiter une zone 6a fermée, formant le collecteur du transistor, les seconds destinés à parfaire les cloisons d'isolement en coopération avec les îlots 5. Le transistor est alors constitué de l'îlot 3, de type N+, comme émetteur, de l'îlot 4, de type P, comme base et de la région 6a, de type N, comme collecteur. Il suffit alors d'agencer des contacts sur le collecteur et l'émetteur en diffusant les îlots 10 et Il de type N+. Dans un exemple particulier de réalisation, le substrat 1 a une épaisseur de 200 p environ, celle de la couche épitaxique 6 est de 5p , l'îlot 3 diffuse de 811 environ dans le substrat 1 et de 111 dans la couche 6 tandis que llépaisseur de l'îlot 4 est de 111 de même que celle des îlots 10 et 11. En variante, il est possible de rendre concourants l'îlot 3 et l'îlot Il en utilisant localement dans ledit îlot 3 et en regard de l'îlot 11, un dépôt à forte concentration d'impuretés de type N, par exemple de phosphore, ce qui permet d'obtenir un chemin de conduction d'émetteur moins résistant. Il va de soi que simultan?'ment à la réalisation du transistor selon l'invention, on peut obtenir soit des résistances de valeurs élevées ou faibles en-utilisant respectivement les îlots 6 ou 8, soit des capacités -en utilisant les jonctions formées avec les îlots 3 et 8 ou avec les îlots 3 et 4 REVENDICATIONS 1.- Transistor comportant trois régions d'électrodes de types de conduction alternés, dont la première contient la seconde, qui, elle-même, contient la troisième et intégré dans une plaquette semi-conductrice d'un type de conduction donné portant une couche épitaxique du type de conduction opposé à celui de la plaquette, tandis que la première et la troisième régions sont du type de conduction de ladite couche épitaxique et que la seconde région est du type de conduction de la plaquette, caractérisé en ce que la première de ces trois régions est disposée pour partie dans le substrat et pour partie dans la couche épitaxique et en ce que la troisième région est constituée par une portion de la couche épitaxique délimitée par une zone au moins approximativement annulaire reliant la seconde région à la surface de la couche épitaxique et servant de chemin de conduction à cette seconde région. 2.- Transistor selon la revendication 1, caractérisé en ce que la seconde région, contenue dans la première, est disposée entièrement dans la couche épitaxique. 3.- Transistor selon la revendication 1, caractérisé en ce que la seconde région, contenue dans la première, est disposée pour partie danslaplaquette et pour partie dans la couche épitaxique. 4. - Transistor selon l'une des revendications précédentes, caractérisé en ce que les première, seconde et troisième régions forment respectivement l'émetteur, la base et le collecteur dudit transistor. 5.- Transistor selon l'une des revendications précédentes, caractérisé en ce que l'épaisseur de la seconde région est au maximum égale à la moitié de la longueur de diffusion des porteurs minoritaires. 6.- Procédé de fabrication d'un transistor selon l'une des revendications précédentes, intégré dans un corps semiconducteur comportant une plaquette portant une couche épitaxique, caractérisé en ce que sur ladite plaquette on dépose un premier îlot d'impuretés du type de conduction opposé à celui de celle-ci, puis, sur ledit premier îlot, un second îlot d'impuretés de même type de conduction que le substrat, après quoi l'on dépose la couche épitaxique et l'on diffuse, à partir de la surface de la couche épitaxique, la zone approximativement annulaire délimitant la troisième région, lesdits premier et second îlots entraînant la formation des première et seconde régions, puis l'on agence par diffusion des, zones de contact sur la troisième région et la couche épitaxique. 7.- Procédé selon la revendication 6, caractérisé en ce que la diffusion de la zone de contact portée par la couche épitaxique est poursuivie jusqu'à ce que cette zone entre au contact de la première région du transistor.