Brevet FR2099533A1 — publié le 19720317

?1 21é3i 1 2099533 La présente invention est relative aux circuits intégrés et, plus particulièrement, elle a pour objet un circuit intégré comportant une forte résistance montée en parallèle avec une diode dans la même région isolée d'un feuillet semi-conducteur consti-5 tuant un transistor,. Les cellules de mémoire bipolaires à circuit intégré de conception antérieure comprennent essentiellement des transistors en couplage croisé munis chacun d'une résistance de charge de collecteur séparée.Un procédé de formation de ces résistances de 10 charge de collecteur consiste à diffuser dans une région isolée du corps de la matière semi-conductrice une impureté de type opposé. La résistance surfacique des zones de diffusion est en général celle de la diffusion de "base, laquelle est typiquement comprise entre 100 et 200 ohms par unité de surface. Pour qu'une ré-15 sistance ait une valeur de résistance surfacique de 200 ohms, elle doit comprendre environ 20 carrés de diffusion, chacun de ces carrés étant déterminé par un procédé de mesure conventionnel effectué à l'aide d'une sonde à quatre touches qui donne une valeur moyenne en ohms de la résistance par unité de surface. 20 Les résistances volumiques sont, par suite, exprimées en ohms par unité de surface. Les résistances ainsi créées dans des zones isolées non seulement occupent une grande surface, mais encore elles exigent la création d'un contact à chacune de leurs extrémités, et des 25 opérations de métallisation séparées pour les connecter à d'autres éléments du circuit intégré associé. Il serait avantageux non seulement de réduire de façon substantielle la surface occupée par une résistance, mais aussi de pouvoir former une résistance de charge de collecteur dans la 30 mime région isolée que d'autres composants du circuit, pour éviter la nécessité d'avoir à créer des conducteurs d'interconnexion séparés, pour la raison que les conducteurs qui interconnectent les composants du circuit ont" une résistance et une capacité parasites exerçant une influence défavorable sur le temps de 35 réponse du circuit intégré. De plus, si l'on combine les composants d'un circuit intégré de façon que des joutions isolantes ne soient plus nécessaires, on supprime aussi les influences défavorables sur le temps de réponse du circuit qu'aurait introduit- » la capacité de ces jonctions isolantes. Un autre avantage 40 consiste encore en ce que la réduction du nombre des contacts COPY 71 21631 2 2099533 ohmiques accroît la sûreté d'emploi du circuit intégré. Dans une cellule de mémoire bipolaire à circuit intégré constituée par deux transistors en couplage croisé et formant un uni-vibrateur communément appelé flip-flôp, il est désirable de pré-5 voir une diode séparée montée en parallèle avec chaque résistance de charge, et une deuxième résistance, soit connectée en série avec la résistance de charge du collecteur de chaque transistor, soit connectée en série avec la diode qui est montée en parallèle avec la résistance de collecteur, qui coopère avec la première 10 résistance à la façon d'un élément de charge à résistance variable, et qui augmente l'intensité du courant passant dans le transistor lorsque celui-ci fonctionne en sélecteur (lecture) d'au moins un ordre de grandeur par rapport à celle du courant qui circule dans le transistor lorsque celui-ci n'effectue pas une 15 sélection (attente), cette disposition ayant pour effet de maintenir très basse la dissipation d'énergie. Or la réalisation d'une cellule de mémoire dans seulement deux ou quatre régions isolées d'un feuillet semi-conducteur exige que la diode et la résistance montées en parallèle et associées à un transistor 20 donné soient incluses dans la région isolée de ce transistor. L*un des objets de l'invention est la réalisation d'un circuit intégré de type nouveau, comportant un transistor dont le collecteur est en série avec une diode, une forte résistance étant montée en parallèle avec cette diode, dans une région iso-25 lée du feuillet semi-conducteur. Un autre objet de l'invention est la réalisation d'une cellule de mémoire bipolaire à circuit intégré comportant deux régions isolées pour le couplage croisé de deux transistors, chacun de ces transistors comportant dans sa propre région isolée 30 la résistance de charge de son collecteur, et une diode qui coopère avec la première résistance pour constituer un élément de charge à résistance variable, tout ceci sans augmentation significative de la surface de la région isolée nécessaire pour loger le transistor et la diode. 35 Un autre objet de l'invention est la réalisation d'une cel lule de mémoire bipolaire à circuit intégré comportant deux transistors en couplage croisé, la charge r}R collecteur chac-ji de ces transistors ayant une résistance et une capacité parasites extrêmement faibles. 40 Un autre objet de l'invention est la réalisation d'une 71 21631 3 2099533 ' cellule de mémoire bipolaire à circuit intégré dont le fonctionnement est rendu plus sûr par la diminution du nombre des contacts nécessaires. Ces "buts, et d'autres encore, sont atteints dans la cellule de mémoire à circuit intégré qui fait l'objet de l'invention, cellule dans laquelle chacun des deux transistors en couplage croisé est créé, en même temps qu'une forte résistance de charge de son collecteur, dans l'une de deux régions isolées adjacentes» La masse résistante de chaque région constitue la région collec-y|Q trice du transistor auquel elle est associée, et elle peut être utilisée pour constituer une deuxième résistance plus faible, entre une région de contact collectrice du type n+ et une diode montée en parallèle avec la forte résistance, laquelle est créée par diffusion dans la région collectrice, une région émettrice >15 au moins étant créée dans la région de base préalablement formée. La forte résistance de charge de collecteur a une valeur élevée par unité de surface, dans la région de la diode constituée par une diffusion d'impuretés dans la zone collectrice. Cette forte résistance par unité de surface est obtenue par réduction 20 de la surface de la section de la région diode dans laquelle le courant circule entre un contact et la région de contact collectrice du type n+, par diffusion transversale, dans le trajet suivi par le courant dans la région diode, d'impuretés du même type que celles introduites dans la région collectrice, cette diffu-25 sion s'effectuant jusqu'à une profondeur déterminée qui est inférieure à la profondeur de diffusion dans la région diode. Un contact ohmique est créé avec la région diode originale, de chaque cSté de la région de diffusion d'impuretés de conductivité opposée à celle, du collecteur. Cette région de diffusion est éten-50 due à dessein au delà de la région diode dans la région collectrice, de sorte qu'un contact est créé entre l'extrémité de la résistance ainsi formée et la région diode, et que ladite région de diffusion fait aussi contact avec la région collectrice, ce qui a pour effet de connecter avec le contact d'émetteur l'extré— 35 mité de la résistance la plus éloignée du contact de diode, et d'éviter ainsi la nécessité d'avoir à créer aucun autre contact hormis les contacts de base et d*émetteur du transistor. Si l'on interconnecte les contacts d'émetteur des transistors, dans des régions isolantes adjacentes à une résistance d'émetteur commune, 40 et si l'on connecte en couplage croisé les contacts de base et 71 21631 4 2099533 ' de collecteur des transistors par une métallisation formant un circuit approprié, on obtient une cellule de mémoire bipolaire à circuit intégré. La faible résistance est formée dans la masse du feuillet de silicium, soit entre la région cathode de la dio-5 de et la région collectrice, soit dans une région isolée séparée. Lorsque cette faible résistance est montée en série à la fois avec la diode et avec la forte résistance, la résistance de la masse du feuillet peut être augmentée par une diffusion faite transversalement, dans le trajet du courant dans la région col— 10 lectrice dopée, d'impuretés du même type que celles introduites dans la région diode, cette diffusion s'effectuant à une profondeur prédéterminée inférieure à celle de la diffusion qui provoquerait l'isolement. En. variante, la diode peut être connectée directement au collecteur du transistor, ladite faible résistance 15 étant créée dans une région isolée séparée connectée à la diode par un conducteur obtenu par dépôt de vapeur sur le support isolant. D'autres buts, caractéristiques et avantages de l'invention, ressortiront encore de la description qui va suivre, description 20 faite à titre purement explicatif et nullement limitatif, et avec référence aux dessins annexés, dans lesquels : la figure 1 est le schéma d'une cellule de mémoire bipolaire conforme à l'invention ; la figure 2 est une vue en plan du circuit de la figure 1 5 réalisé selon l'invention sur un feuillet semi-conducteur à l'aide des procédés classiques de formation des circuits intégrés; la figure J est une vue en perspective isométrique avec coupe suivant le plan 3-3 de la figure 2, représentée sous une forme idéalisée avant métallisation des contacts et des conducteurs; 30 la figure 4 est une vue en plan de la disposition du cir cuit de la figure 1 dans un feuillet semi-conducteur suivant les principes des réalisations antérieures; la figure 5 est une vue en perspective isométrique, en partie idéalisée, d'un autre mode de réalisation de l'invention, 35 avant métallisation des contacts et des conducteurs; la figure 6 est le schéma du circuit du mode de réalisation suivant la figure 5ï la figure 7 est une vue en perspective isométrique, en partie idéalisée, d'un troisième mode de réalisation de l'invention, 40 avant métallisation des contacts et des conducteurs; 71 21631 5 2099533 la figure 8 est le schéma du circuit du mode de réalisation suivant la figure 7« Avant de procéder à la description détaillée d'un mode de réalisation préféré de l'invention, il convient de décrire, avec 5 référence à la figure 1, une cellule de mémoire "bipolaire cons-tituéepar un circuit intégré et conforme à l'invention. Cette cellule comporte deux transistors et en couplage croisé, chacun de ces transistors ayant une seule charge de collecteur, et deux émetteurs. La charge de collecteur connectée au transis-10 tor est constituée par un circuit parallèle formé par une première résistance R^ forte et par une deuxième résistance plus faible, montée en série avec une diode D^. De façon similaire, la charge de collecteur du transistor Qg est constituée par une forte résistance R^ (égale à la résistance R^) et par une deuxiè-15 me résistance R^ plus faible (égale à la résistance Rg) montée en série avec une diode D^. Les charges respectives des transistors et Qg sont agencées de façon à pouvoir être connectées à une source 10 de tension de polarisation variable des collecteurs, et unémetteur de 20 chacun de ces transistors est agencé de façon à pouvoir être connecté au circuit de masse, par, l'intermédiaire d'une résistance commune R^. Lorsque les composants interconnectés du circuit qui sont entourés respectivement par les cadres en traits pointillés 11a et 11b sont ainsi connectés au collecteur par une 2 5 source 10 et la résistance d'émetteur commune R^, le circuit constitué fonctionne comme une cellule de mémoire bipolaire capable de quatre modes opératoires s un mode de non-sélection, un mode de demi—sélection, un mode de sélection complète et un mode d'inscription» 33 En mode de non-sélection, la source 10 de tension de pola risation de collecteur applique 1,2 V aux résistances de collecteur R^ et R,, tension qui est suffisante pour maintenir la cel-1 o Iule dans son état de stabilité pour lequel le transistor est conducteur, alors que le transistor Qg n'est pas conducteur,. Les 35 valeurs de ces résistances sont aussi choisies de façon que le courant de base du transistor qui passe dans la forte résistance R, soit suffisant pour maintenir ce transistor à l'état o conducteur, et que le courant d'émetteur du transistor qui passe dans la résistance Rc soit suffisant pour maintenir le tran- ? 40 sistor Qg à l'état non conducteur. Ce mode de non-sélection peut 71 21631 6 2099533 ' être appelé mode d'attente. La lecture d'un chiffre "binaire inscrit dans la cellule s'effectue en portant la tension de la source de polarisation de collecteur de +1,2 Y à +2,7 V. Le dispositif permettant d'effec-5 tuer cette opération ezt représenté sous la forme d'un interrupteur unipolaire 12 à deux directions mais, en pratique, cette opération s'effectue sous la commande de transistors interrupteurs faisant partie du circuit intégré du même feuillet semiconducteur, et constituant des composants inclus aussi dans les 10 cadres en pointillés 11a et 11b. Jusqu'à ce que la tension de polarisation de collecteur ait été portée à+2,7 "V", les diodes D^ et D^ sont insuffisamment polarisées en sens direct pour être conductrices. Lorsque la tension de polarisation de collecteur a été augmentée, ces diodes 15 sont alors suffisamment polarisées en sens direct pour fournir du courant supplémentaire au circuit de masse, par la résistance Rç-o L'augmentation du courant qui circule dans la diode fait augmenter le courant qui circule dans la base du transistor Q^. Cette augmentation du courant dans la base du transistor fait 20 augmenter le courant qui circule dans son collecteur, et cette augmentation de courant dans le collecteur de ce transistor est transmise par la faible résistance de collecteur constituée par les résistances R^ et Rg alors en parallèle. Un réseau lecture-inscription 13 est connecté au deuxième 25 émetteur de chacun des transistors Q et Qg« Ce réseau peut être constitué par deux transistors canaux polarisés de façon à n'être pas conducteurs jusqu'à ce qu'un signal de commande lecture-inscription soit appliqué à une borne 140. Par conséquent, les deux bornes de sortie 15 et 16 du réseau 13 demeurent à un poten-30 tiel nul jusqu'à ce qu'un signal de commande lecture-écriture soit appliqué à la borne 14 en vue de faire passer la cellule à son mode opératoire de pleine sélection. Dans ce mode de pleine sélection, le deuxième émetteur du transistor qui se trouve être conducteur fournit à l'une des bor-55 nés 15 ou 16 un courant qui constitue un signal de sortie positif. Par exemple, si c'est le transistor qu^est conducteur, ce signal positif de sortie apparaît sur la borné 16. Un amplificateur différentiel opératoire à deux bornes d'entrée, pouvant être connecté aux bornés de sortie 15 et 16 du réseau 13, fournit 40 un signal binaire sur une borne de sortie, au passage d'une 71 21631 7 2099533 impulsion de commande lecturé-inscription. En variante, un flip-flop du type D peut être connecté aux "bornes de sortie 15 et 16 de façon qu'à chaque passage d'une impulsion chronométrique, ce flip-flop prenne sa position correspondant à l'information binai-5 re en cours de lecture. L'inscription d'un chiffre binaire dans la cellule de mémoire bipolaire s'effectue en mettant la source de tension de polarisation de collecteur 10 et le réseau lecture-inscription 13 dans le même état que pour le mode de pleine sélection d'une opé-10 ration de lecture. Simultanément, une impulsion positive est appliquée à une borne d'entrée W, pour rendre positive la polarité de la ligne sensitive connectée au deuxième émetteur du transistor Il s'ensuit que la tension sur le collecteur du transistor devient positive et, lorsque cette tension atteint environ -15 la valeur +1,2 V, la jonction base-émetteur du transistor Qg es"k polarisée en sens direct, tandis que l'émetteur du transistor Qg est maintenu indirectement, par une borne d'entrée W, à une tension voisine de celle du circuit de masse. De ce fait, le transistor devient pleinement conducteur, et fait disparaître la 20 polarisation en sens direct de la base du transistor Q^, lequel passe ainsi à l'état non conducteur. Si la borne d'entrée W du réseau 13 reçoit une impulsion positive au cours d'une opération d'inscription alors que la borne d'entrée W est maintenue à un potentiel voisin dç celui du circuit de masse, le transistor Qg 25 passe à l'état non conducteur s'il était à l'état conducteur, et le transistor passe à l'état conducteur® L'avantage de la présence des diodes D^ et D^ montées respectivement en série avec la résistance Eg et la résistance R^ dans la cellule de mémoire consiste en ce que, en mode de non-30 sélection (attente), le courant qui circule dans les fortes résistances R^ et R^ est minimal. Le courant de collecteur n'augmente donc seulement qu'au cours de l'inscription ou de la lecture d'un chiffre binaire. Ainsi qu'il a été décrit avec référence au mode de fonctionnement en demi-sélection, le courant de 35 collecteur maximal s'établit lorsque les diodes D^ et D^ sont polarisées en sens direct, du fait que la tension de la source de polarisation de collecteur 10 ait été portée de + 1,2 Y à+2,7 Y. Toutefois, il doit être bien entendu que ni le circuit de la cellule de mémoire bipolaire, ni la manière dont il est utilisé, ne 40 font aucunement partie de la présente invention, laquelle concer 7121631 8 209953* " ne la formation des transistors et Q2 dans deux régions isolées adjacentes d'un feuillet semi-conducteur à circuit intégré, les fortes résistances de charge des collecteurs de ces transistors étant formées avec ceux-ci et les diodes, dans lesdites 5 deux régions isolées. En d'autres termes, la présenté invention ne concerne que les composants interconnectés représentés sur la figure 1 à l'intérieur des cadres pointillés 11a et 11%, oes composants étant formés sur un feuillet semi-conducteur à circuit intégré et n'occupant que deux régions isolées de ce feuillet, 10 ainsi qu'il sera décrit pour une première forme de réalisation de l'invention, avec référence aux figures 2 et 3. Un deuxième mode de réalisation de 1'invention sera ensuite décrit avec référence aux figures 5 et 6. Dans un troisième mode de réalisation de l'invention, qui sera décrit avec référence aux figures 7 et 8, 15 les faibles résistances et sont créées dans d'autres régions isolées mais, du fait que leur valeur est faible, la surface de ces autres régions isolées est aussi faible. Dans le troisième mode de réalisation de l'invention, le fait important consiste en ce que les diodes et les fortes résistances sont créées dans 20 les régions isolées des transistors eux-mêmes. Les surfaces qui seraient nécessaires s'il en était autrement sont indiquées sur la figure 4. La figure 2, qui est une vue en plan d'une partie du feuillet semi-conducteur porteur du circuit de la figure 1# montre les 25 interconnexions des composants du circuit qui sont formés un procédé classique de dépôt de vapeur au travers d'un cache, dans deux régions isolées 21 et 22. Les connexions 23 et 24 correspondent à des lignes sensitives reliées aux deuxièmes émetteurs des transistors Q/] et Q^. L'interconnexion 25 relie le premier émet-30 teur du transistor à l'émetteur du transistor Qg et à la résistance R(- du circuit de la figure 1, cette résistance n'ayant pas été représentée sur la figure 2. L'interconnexion 26 correspond à la connexion qui relie, sur la figure 1, le collecteur du transistor à la base du transistor Q^. De même, l'interconne-35 xion 27 correspond à la connexion qui relie le collecteur du transistor Q2 à la base du transistor Q^. Les deux autres interconnexions 28 et 29 correspondent respectivement à celles qui relient les anodes des diodes D^ et à la source variable de tension de polarisation de collecteur 10, représentée sur la fijapre 40 1 mais non sur la figure 2. Pour faciliter la compréhension de 71 21631 ? 2099533 ' la figure 2, les connexions créées par métallisation sont désignées, sur la figure 1, par les mêmes références que sur la figure 2» Les composants situés dans les deux régions isolées 21 et 22 5 sont, évidemment, formés simultanément, mais la description qui suit est seulement relative à la formation des composants situés dans la région 21. En bref, l'anode de la diode est formée dans la région semi-conductrice 21 isolée et du type n, la base du transistor étant formée par diffusion d'impuretés du type 10 P<> La résistance R^ qui relie l'anode de là diode et le collecteur du transistor est constituée par la masse de matière qui se trouve, dans la région anode, entre le contact d'anode de la diode et le contact de collecteur du transistor. Du fait que cette résistance R^ doit avoir une forte valeur, la résistance de 15 surface de la masse de cette matière est substantiellement augmentée par diminution de son épaisseur. Ainsi qu'il sera décrit plus en détail avec référence à la figure 3, ce résultat est obtenu par création par diffusion d'une région n+ dans la région d'anode. La résistance Eg qui relie la cathode de la diode D^ et 20 le collecteur du transistor est constituée par la résistance de la masse de matière de la région isolée 21 qui se trouve entre la jonction p-n de la diode D^ et son contact de collecteur. La façon suivant laquelle la diode D^ et les résistances R^ et R^ sont formées dans la région isolée du transistor sera 25 décrite plus en détail ci-après avec référence à la figure 3j qui montre une coupe idéalisée faite suivant le plan 3-3 de la figttre 2, les interconnexions métallisées référencées 23 à 29 n'étant pas représentées. Cette coupe en partie idéalisée est donnée pour faciliter la compréhension de l'invention,, 30 La structure montrée sur la figure 3 est obtenue en partant d'un substrat 30 du type p porteur d'un feuillet de silicium 31 du type n. Une telle matière de départ est offerte sur le marché sous forme de lamelles mais, de préférence, elle est constituée en partant d'un feuillet de silicium du type p et en créant sur 35 ce feuillet, par épitaxie, une pellicule de silicium du type n d'environ 6 microns d'épaisseur. Cette pellicule constitue finalement la région collectrice du transistor et la cathode de la diode D^« Avant de créer par épitaxie le feuillet 31 s deux régions 40 fortement dopées (n+) 32 et 33 sont formées sur le substrat 30 par 71 21631 2099533 une diffusion sélective d'impuretés du type, n, arsenic par exemple, qui demeureront localisées au cours des opérations subséquentes. C'est là un procédé couramment employé pour améliorer la tension (de saturation) collecteur-émetteur (Vce), la tension 5 de "blocage du collecteur (BVcbo) et la constante de temps du collecteur du transistor. L'effet de cette région du type n fortement dopée est de réduire la résistance efficace par unité de surface dans le collecteur, sans diminution de la tension et de la capacité caractéristiques du collecteur du transistor. La partie 10 du substrat qui se trouve entre les deux régions 32 et 33 fortement dopées est laissée dopée en impuretés du type p, en vue de constituer la résistance désirée Eg dans la masse de la matière du type n de la pellicule du feuillet. Après création par épitaxie de la pellicule 31j mais avant 15 formation par diffusion du transistor et de la diode, la région 21 est isolée par une diffusion de matière du type p, bore par exemple, qui forme un cadre 34 traversant la pellicule 31 et pénétrant dans le substrat 30. L'isolement constitué par ce caâre 34 provient dé ce qu'il forme autour de la région 21 une double 20 jonction p-n de sorte que, quelle que soit la polarité de la différence de potentiel qui s'établit entre ces deux régions adjacentes, il existera toujours entre elles une jonction p-n polarisée en sens inverse. Les procédés photolithographiques employés pour cet isolement par diffusion et pour toutes les autres opéra- 25 tions de diffusion du procédé sont bien connus des spécialistes de la fabrication des circuits intégrés à surface passivée. L'opération suivante consiste à diffuser des impuretés du type p dans les régions 35 et 36, destinées à former respectivement la base du transistor et l'anode de la diode . Pes im-30 puretés du type n sont ensuite diffusées dans la région de base 35 et dans la région d'anode 36, pour former des régions d'émetteur 37 et 38 de type n+ dans la région de base 35, et une région 39 du type n+ située dans la région d'anode 36, à proximité de la région de base 35» et qui s'étend aussi dans une partie 40 de la 35 région collecteur, entre les régions 35 ët 36 de type p, et qui constitue une région de type n+ créant un contact ohmique de collecteur. Ensuite, des contacts ohmiques 41 et 46 sont créés par dépôt de vapeur. Les contacts 41 et 42 sont les deux contacts d'émetteur, et 40 le contact 43 est le contact de base du transistor . Le contact 71 21631 11 2099535 44 est le contact de collecteur du transistor Q^, et le contact 46 relie au contact de collecteur la région anode 36, sur son côté le plus éloigné du contact d'anode 45, par 1'intermédiaire d'une pellicule métallique 47 formée par dépôt de vapeur, en vue 5 de connecter avec le contact de collecteur 44 l'une des extrémités de la résistance R^ constituée par la résistance surfacique de la masse de matière qui se trouve dans la région anode 36, sous la région 39 de type n+. La résistance R^ est schématique-ment représentée par un tracé pointillé symbolique référencé E^, 10 situé dans la partie de la région 36 qui forme cette résistance. L'extension de la région de type n+ au delà de la région anode 36, et la formation qui vient d'être décrite d'une pellicule métallique 47 de contact ohmique, permettent de réaliser un contact commun au collecteur du transistor et à l'extrémité de 15 la résistance R^.Ui canal de type n+ contourne le contact 46 et s'étend dans la partie 40, sous le contact 47. En pratique, cette perte 40 est très voisine de la région d'anode 36, et le conducteur formant les contacts 44 et 46 et l'interconnexion 47 sont créés par dépôt de vapeur en même temps que tous les autres con-20 tacts du circuit et que les interconnexions 23 et 29 (figure 2)» La résistance R^ et la diode peuvent être formées dans la même région isolée 21, si la somme des modules de gain en courant de la jonction collecteur-base du transistor et de la jonction cathode-anode,de la diode est inférieure à l'unité. Ce ré-25 sultat peut être obtenu soit par un contrôle approprié de la forme donnée à la diode et à la résistance E^, soit par un contrôle approprié de la diffusion effectuée, soit simultanément par ces deux moyens. L'ensemble constitué par la diode , la résistance R^ et 30 le transistor est similaire, quant à sa structure, à une diode à quatre couches commandée par une gâchette latérale, ou à un redresseur commandé par une gâchette au silicium. Mais, les limites imposées à ces éléments, en ce qui concerne leur dessin, leur formation et leur utilisation sont telles qu'ils n'opèrent 35 jamais qu'en redresseur à gâchette au silicium. Quelles que soient les conditions d'utilisation de leur circuit, les éléments de cet ensemble ne fonctionnent jamais en redresseur au silicium, pourvu que la somme des modules de gain en courant de la jonction collecteur-base et de la jonction cathode-40 anode précitées soit inférieure à l'unité. Ces modules de gain 71 21631 12 2099533 sont tous deux fonction de la durée d'existence des porteurs minoritaires, Un procédé typique de réglage de cette durée d'existence consiste à diffuser une quantité mesurée d'or dans la structure du dispositif. 5 Ces modules de gain sont aussi fonction de la distance qui sépare les deux jonctions. Par conséquent, si le dispositif est établi de façon que cette distance ait la valeur appropriée par rapport à ladite durée d'existence, la somme de ces modules de gain peut être maintenue inférieure à l'unité» D'autres méthodes 10 peuvent aussi être utilisées pour obtenir ce résultat. La diode D^ est constituée par la jonction p-n entre la région anode 36 et la seule partie de la région d'isolement 21 recouverte par le contact d'anode 45. Par suite, la cathode de cette diode peut être considérée comme formée par ladite partie 15 de la région d'isolement 21 située sous le contact 45. La résistance R2 es"b alors constituée par la résistance de la masse de la matière dans la région d'isolement entre la cathode de la diode D^ et le contact de collecteur 44. Cette partie de la région d'isolement 21 qui forme la résistance R2 es^ indiquée par le 20 tracé pointillé symbolique référencé R2# Les régions 32 et 33 j du type n+ et fortement dopées, diminuent la résistance efficace par unité de surface de la cathode de la diode. La raison en est que le trajet suivi par le courant dans la cathode et dans le collecteur de la diode du transistor 25 est transversal, c'est-à-dire parallèle à la surface du circuit intégré. Par conséquent, les régions n+ 32 et 33 fortement dopées ne sont prévues respectivement que sous la région cathode de la diode et sous la région collecteur du transistor, dans le mode de réalisation de l'invention représenté sur la figure 3, mais 30 non sous la partie de la région d'isolement 21 qui constitue la résistance Rg. En pratique, la valeur de la résistance R^ peut être déterminée par la distance qui sépare l'une de l'autre les deux régions 32 et 33 fortement dopées en impuretés n+. Après que les composants intérieurement connectés apparte-35 nant au circuit de la figure 1 ont été formés ainsi qu'il vient d'être décrit avec référence à la figure 3j et que les contacts métallisés 41 et 46 ainsi que les interconnexions 23 et 29 ont été aussi formés, le circuit compris dans le cadre en pointillés 11a de la figure 1 est complet. Comme pour les autres opérations 40 de la fabrication, les procédés photolithographiques courants 71 21631 "" 2099533 sont utilisés pour la formation des contacts et des interconnexions crées par métallisation. Le procédé antérieurement utilisé pour la formation de régions séparément isolées, destinées à recevoir les composants du 5 circuit, va maintenant être décrit avec référence à la figure 4, en vue de mettre en évidence les principaux avantages de l'invention. Selon ce procédé antérieur, il était nécessaire de constituer trois régions d'isolement 51 j 52 et 53 pour la formation respective du transistor, de la diode et des résistances. Dans 10 le dispositif de la figure 4, le transistor et la diode D^ ont été formés respectivement dans la région d'isolement 51 et dans la région d'isolement 52, au moyen des procédés classiques décrits pour la mise en application de l'invention, mais les résistances R^ et R^ ont été formées par des diffusions d'impuretés 15 de type opposé (type p) dans les régions hachurées, au cours de la formation de la région de base du transistor et de la région anode de la diode. Du fait que la résistance R^ a une valeur très élevée et que les régions dans lesquelles sont effectuées ces diffusions locales ont une résistance par uhité de surface rela-20 tivement faible, la surface totale occupée par ces diffusions est importante. Par exemple, en supposant une résistance de surface unitaire de 100 ohms et une valeur désirée de 20.000 ohms pour la résistance R , la surface nécessaire est approximativement égale à celle de 200 carrés unitaires. 25 L'un des avantages principaux de l'invention consiste en ce qu'elle permet une réduction substantielle de la surface nécessaire pour la réalisation des fortes résistances R^ et R^ du circuit de la figure 1, de sorte qu'un plus grand nombre de cellules d'une mémoire peuvent être logées sur un feuillet de silicium de 30 dimensions données. Un autre avantage de l'invention consiste encore dans la diminution des résistances et capacités parasites, par suppression des interconnexions métallisées entre ces résistances. Il en résulte une augmentation de la vitesse de commutation des cellules de la mémoire. L'invention supprime aussi les 35 jonctions isolantes p-IT entre la diode et le transistor, jonctions dont la capacité influence défavorablement le temps de commutation. Un autre avantage de l'invention consiste enfin en ce qu'elle permet de réaliser des cellules d'une plus grande sûreté d'emploi, du fait que les contacts métallisés qu'elles comportent 40 sont en moins grand nombre, les interconnexions entre la diode 71 21631 2099533 et les résistances étant internes. Tout contact entre rfanr matières différentes, entre l'aluminium et le siïbium par exemple, tend à provoquer la formation d'un alliage qui détériore les jonctions p-n du circuit. De plus, toute adhérence médiocre entre 5 les matières en contact risque de provoquer une coupure du circuit. D'autre part, la forte densité de courant qui s'établit sur le périmètre de tout contact peut provoquer une migration par courant induit de la matière constitutive du conducteur, migration• qui peut finalement le faire disparaître par érosion. Enfin, cer-10 tains alliages deviennent cassants lorsqu'ils sont soumis à des cycles thermiques, ce qui peut provoquer ainsi des coupures du circuit. Par conséquent, il importe de réduire à un minimum le nombre des contacts nécessaires. Les figures 5 et 6 représentent un deuxième mode de réalisa-15 tion de l'invention. La coupe de la figure 5 est similaire à celle de la figure 3, et les mêmes références désignent les mêiûeô éléments, sur ces deux figures. La différence du point de vue électrique qui existe entre ces deux modes de réalisation consiste en ce que la résistance faible est connectée, ainsi qu'on le 20 voit sur le schéma de la figure 6, entre le transistor et le circuit constitué par la diode D^et la forte résistance R^ montées en parallèle avec celle-ci. La résistance faible ^ est constituée par la résistance de la masse de la région collectrice isolée entre la région de con-25 tact de collecteur de type n+ et le côté le plus proche de la région d'anode 36. Le montage en parallèle de la diode D^ et de la forte résistance est similaire à celui du premier mode de réalisation, mais sous une forme inverse et légèrement différente. Une région 39' de type n+ est diffusée transversalement par rap-30 port au trajet du courant, dans la région 36 de type p, et dans la région 21. Le contact d'anode 45 est ensuite déposé dans la région p située entre la région n+ 39* et la région 40. Le côté opposé de la région 39® de type h+ est ensuite connecté à la région 36 de type p par un contact ohmique 46 qui chevauche à la 35 fois ces deux régions et qui, par suite, connecte l'extrémité de gauche de la forte résistance 39' et l'extrémité de gauche de la résistance Rg, l'extrémité de droite de la résistance R^ vlemeur rant connectée avec le contact 45. lorsque la jonction de la diode est polarisée en sens di-40 rect, le courant circule directement, à partir du contact d'anode 71 21631 45 situé sur l'extrémité de gauche de la résistance Rg, dans la jonction p-n. Dans le cas contraire, le courant circule dans la forte résistance R^ en direction du contact 46, traverse la région 39* de type n+, et se dirige ensuite vers l'extrémité de 5 gauche de la résistance R^o La figure 7 représente un troisième mode de réalisation de l'invention, qui est similaire à celui de la figure 3, sauf qu'il comporte une région 69 fortement dopée en impuretés du type n+, sous la région de collecteur 21, à partir de la gauche de la ré-10 gion 36 du type p jusque sur la droite de la région 35 de type p, ceci en vue de réduire la résistance de la masse de matière dans la région occupée par la résistance R2 dans le mode de réalisation de la figure 3. La résistance Rg est donc, dans ce cas, constituée par une région isolée 71 distincte, obtenue par dif-15 fusion d'impuretés du type p dans cette région 71» et par dépôt à la manière habituelle de contacts 72 et 73, ainsi que d'une interconnexion métallisée 74- entre le contact 72 et le contact d'anode 45» Ces contacts et interconnexions sont créés par dépôt de vapeur métallique au travers de fenêtres formées par gravure 20 dans un revêtement d'oxyde, au cours de l'opération de formation d'interconnexions par dépôt métallique sur cette couche d'oxyde, ceci à la manière bien connue de tout homme du métier. Dans ce troisième mode de réalisation, la région n+ 39" peut, comme représenté, chevaucher latéralement la région de col-25 lecteur 21, du fait que cette dernière n'est pas utilisée pour constituer la faible résistance Le circuit ainsi constitué est représenté par le schéma de la figure 8. Les modes de réalisation de l'invention décrits et illustrés sont susceptibles de modifications évidentes pour tout spécialis-3D te, le circuit décrit pouvant, par exemple, comprendre un transistor p-n-p au lieu d'un transistor n-p-n, la jonction p-n de la diode étant alors inversée. Selon une autre variante, la forte valeur de la résistance R^ peut être obtenue en utilisant comme milieu constitutif de cette résistance la région qui forme le ca-35 nal d'une double jonction, d'une façon similaire à celle suivant laquelle la valeur de la résistance R£ a été accrue. Bien entendu, la présente invention n'est pas limitée aux modes de réalisation décrits, mais s'étend à toutes les variantes conformes à son esprit. 71 21631 2099535' REVENDICATIONS 1. Circuit intégré formé par diffusion contrôlée d'impuretés dans une pellicule ou feuillet d'une matière semi-conductrice préalablement préparée par diffusion d'impuretés d'un type donné, 5 n ou p, de façon à présenter mie résistivité sensiblement uniforme, ce circuit intégré étant caractérisé en ce qu'il comprend en combinaison des moyens qui isolent une région de cette pellicule pour former une région constituant le collecteur d'un transistor une première partie de cette région isolée recevant une diffusion 10 d'impuretés de type opposé au type donné précité, cette diffusion étant effectuée à une profondeur prédéterminée, de façon à constituer la région de base d'un transistor, une partie au moins de cette région de base étant fortement dopée en impuretés du même type que celles de ladite région formant collecteur de tran-15 sistor, de façon à former une région constituant l'émetteur d'un transistor, une deuxième partie de ladite région isolée, située à une distance prédéterminée de la région formant la base d'un transistor, recevant une diffusion d'impuretés du même type que celles diffusées dans ladite région de base, en vue de former la 20 région terminale externe d'une diode à jonction p-n, ce qui a pour effet la création d'une diode dont la région terminale interne est connectée à ladite région formant le collecteur d'un transistor; des moyens formant sur ladite région de collecteur tin premier contact ohmique entre ladite région de base et ladite 25 deuxième partie, de façon à créer une borne de collecteur; une région transversale s'étendant au travers de la région terminale externe de la diode, dans une direction donnée sensiblement perpendiculaire à la ligne qui joint les centres de cette région terminale externe et de la région de base, une première et une 30 deuxième partie de ladite région terminale externe situées respectivement d'un côté et de l'autre de ladite région transversale perpendiculaire à ladite ligne des centres n'étant pas recouvertes, cette région transversale étant fortement dopée par une diffusion, effectuée à une profondeur prédéterminée, d'impuretés du 35 même type que celles diffusées dans la région d'émetteur du transistor, de façon à créer un trajet de circulation des courants présentant une forte résistance de valeur prédéterminée, au travers de ladite région terminale externe de la diode entre ladite première et ladite deuxième partie de surface; des moyasB formant 40 un deuxième contact ohmique sur ladite région d'émetteur; des 71 21631 * 2099533 moyens formant tin troisième contact ohmique sur ladite région de "base; des moyens formant un quatrième et un cinquième contact ohmique avec ladite région terminale externe de la diode, respectivement sur ladite première et sur ladite deuxième partie de sur-5 face; et des moyens qui établissent une continuité électrique entre le cinquième contact ohmique et le premier contact ohmique par l'intermédiaire d'un trajet de faible impédance, ce par quoi il est constitué entre le premier et le quatrième contact ohmique un ensemble comprenant une diode et une forte résistance en pa-10 rallèle avec cette diode, et qui présente une forte impédance entre le premier et le quatrième contact ohmique lorsque la diode est polarisée en sens inverse, et une faible impédance entre le premier et le quatrième contact ohmique lorsque cette diode est polarisée en sens direct. 15 2. Circuit intégré selon la revendication 1, caractérisé en ce que ladite pellicule de matière semi-conductrice est formée sur un substrat ayant reçu une diffusion d'impuretés du type opposé au type n ou p donné, avec forte diffusion localisée effectuée à une profondeur prédéterminée, dans une région de la face 20 du substrat qui est en contact avec la région formant le collecteur du transistor et qui s'étend continûment sous la région terminale externe de la diode, sous la région de base du transis-tor et sous la matière qui sépare ladite région terminale externe et ladite région de base, en vue de réduire la résistance surfa-25 cique de ladite région formant le collecteur du transistor. 5. Circuit intégré selon la revendication 2, caractérisé en ce qu'il comprend des moyens qui isolent une deuxième région de ladite pellicule, une partie de cette deuxième région étant dopée par diffusion d'impuretés de type opposé à celui, n ou p, donné, 53 cette diffusion étant effectuée à une profondeur prédéterminée en vue de créer une région résistante; deux contacts ohmiques formés sur cette région résistante, à une certaine distance l'un de l'autre, et qui délimitent entre eux une résistance; et des moyens qui relient l'un de ces deux contacts ohmiques avec le 55 quatrième contact ohmique précité, pour former une résistance connectée en série avec la diode0 4-c Circuit intégré selon la revendication 1, caractérisé en ce que ladite pellicule de matière semi-conductrice est formée sur un substrat ayant reçu une diffusion d'impuretés de l'un ou '40 l'autre donné des types n ou"p,'avec forte diffusion locale 11 21631 18 2099533 effectuée à une profondeur prédéterminée dans ledit substrat, sur sa face en contact avec la région formant collecteur de transistor, cette forte diffusion étant effectuée à l'aide d'impuretés de même type que ledit type donné n ou p, sur une surface discon-5 tinue située sous la région terminale externe de la diode et sous la région de base du transistor, de façon à réduire la résistance surfacique de la région formant collecteur de transistor sauf dans la partie de celle-ci comprise entre le premier contact oh-mique et le quatrième, ce par quoi tin trajet pour les courants 10 électriques est constitué par une faible résistance de valeur prédéterminée, entre la diode et le premier contact ohmique. 5. Circuit intégré selon la revendication 4, caractérisé en ce que son quatrième contact ohmi que est situé sur le côté de ladite région transversale le plus éloigné du premier contact 15 ohmique, ce par quoi ladite résistance faible est connectée en série avec la diode, entre le quatrième contact ohmique et le cinquième, ladite forte résistance étant en parallèle avec la diode et la faible résistance, mises en série. 6„ Circuit intégré selon la revendication 5» caractérisé en 20 ce que les moyens qui établissent une continuité électrique entre le cinquième contact ohmique et le premier contact ohmique sont constitués par un conducteur créé par métallisation, directement entre ces deux contacts,, 7» Circuit intégré selon la revendication 6, caractérisé en 25 ce que son premier contact ohmique comporte une région ayant reçu une forte diffusion d'impuretés du même type que celles diffusées dans ladite région transversale, cette région transversale ne s'étendant au-dessus de la région terminale externe de la diode que latéralement et en direction de la région de base de cette 30 diode, et faisant partie intégrante de la région précitée du premier contact ohmique^ fortement dopée par diffusion. 8. Circuit intégré selon la revendication 4-, caractérisé en ce que son quatrième contact ohmique est formé à proximité de l'un des côtés du premier contact ohmique, ce par quoi ladite 35 faible résistance est connectée en série à la fois avec la diode et avec la forte résistance, cette diode et cette forte résistance étant mutuellement en parallèle. 9» Circuit intégré selon la revendication 8, caractérisé en ce que le dispositif qui crée une continuité électrique entre 40 son cinquième contact ohmique et son premier contact ohmique 71 21631 19 2099533 comprend un contact ohmique créé sur ladite région transversale #t connecté au cinquième contact ohmique, ce par quoi, lorsque la diode est polarisée en sens inverse, un trajet est offert au courant entre le quatrième contact ohmique et le premier contact 5 ohmique au travers de ladite région transversale et de la partie peu résistante de la région qui constitue le collecteur de la diode. 10. Circuit intégré selon la revendication 7j caractérisé en ce que son premier contact ohmique comporte une région forte-10 ment dopée en impuretés du même type que celles diffusées dans laditè région transversale, et en ce que cette région transversale s'étend sur la région terminale externe de la diode, latéralement et en direction de la région formant la base de cette diode, et fait partie intégrante de ladite région fortement dopée 15 du premier contact ohmique.