Brevet FR2096891A1 — publié le 19720303

La présente invention a pour objet un dispositif de codage digital d'un signal d'image à vidéo fréquence et un dispositif de décodage correspondant. Les dispositifs suivant l'invention sont en particulier, mais non exclusivement, utilisables pour le codage et le déco télévisuelle dage d'une image/associée a une communication téléphonique (vi- déophone). La transmissionAd'une telle image nécessite une bande passante de 1 MHz et une dynamique de 30 du à 40 dB pour le signal vidéo alors que le débit d'informations généralement prévu pour les lignes de transmission n'est que de 6 Mégabauds. La présente invention permet d'obvenir une image satisfaisante en dépit d'un débit d'information aussi faible, cgrAce à un système de codage dans lequel la précision avec laquelle est transmise l'amplitude d'un échantillon du signal, amplitude qui, dans le cas d'un signal achrome, positionne le gris dans ltéchel- le des gris est fonction de la pente du signal au voisinage de cet échantillon. Ceci permet de respecter suffisamment la position et la raideur des transitions, sans s'attacher à rendre leur contour exact, tandis que l'amplitude du signal est traduite avec une précision beaucoup plus grande dans les plages sensiblement uniformes de l'image. Suiva ut l'invention, un dispositif de codage digital d'un signal d'image comportant des moyens pour, au cours de chaque ligne d'image, échantillonner ledit signal à une fréquence donnée F = 1/T et transmettre à la sortie dudit dispositif de codage, durant chaque période de 2 de la ligne d'image, un groupe d'éléments de code comprenant p digits, dits digits significatifs, fonction de l'emplitude d'un échantillon dudit signal, est caractérisé en ce que lesdits moyens permettent de coder l'amplitude des échantillons au moyen de p.q., q entier supérieur à 1, digits de poids décroissant, et apres transmission de p, 2 p ... (q-1) p digits significatifs relatifs à l'amplitude d'un même échantillon, transmettent soit p digits significatifs, de poids inférieurs à ceux qui vionnont d'étre transmis, précisant avantage l'amplitude de cet échantil ......................... lon, soit p digits de poids maximaux traduisant en première approximation l'amplitude du dernier echantillon disponible, cela en fonction du résultat d'une comparaison effectuée entre les am-- plitudes de lzéchantillon dont la transmission était en cours et de l'échantillon nouvellement disponible, ces p digits étant dans le premier cas précédés d'un premier signal de synchronisation et dans le second cas d'un signal de synchronisation différent du premier, de manière à former un groupe de (p+l) éléments. Un dispositif de décodage digital d'un signal d'image permettant le décodage d'un signal d'image codé au moyen d'un dispositif comme décrit ci-dessus , est caractérisé en ce qui comporte un convertisseur digital analogique à p.q. entrées, destinées recevoir des digits de poids décroissants, et opérant la conversion des signaux se trouvant appliqués sur lesdites p.q. entrées à des instants séparés par des intervalles de T = 1/P, des moyens pour recevoir lesdits groupes d'éléments, un dispositif de mise en mémoire des digits significatifs des q derniers groupes reçus, et un dispositif d'alimentation desdites p.q. entrées quii auxdits instants, (1), si le premier élément du premier reçu desdits q groupes est ledit premier signal de synchronisation ne modifie pas les digits antérieurement appliqués auxdites p.q. entrées, (2) si le premier élément du premier reçu desdits q groupes est ledit second signal de synchronisation applique aux entrées correspondantes dudit convertisseur au moins les digits significatifs des r premiers desdits q groupes, r - 1 étant le nombre des groupes consecutifs, suivant immédiatement le premier desdits q groupes, dont le premier dément est constitué par ledit premier signal de synchronisation. L'invention sera mieux comprise et d'autres caractéristiques apparattront à l'aide de la description ci-après et des dessins s'y rapportant sur lesquels, - la figure 1 est le schéma d'un mode de réalisation du dispositif de codage suivant 11 invention, - la figure 2 est le schéma d'un mode de réalisation du dispositif de décodage correspondant, - la figure 3 est le schéma d'un mode de réalisation d'un circuit complémeiitaire du schéma de la figure 1. Le dispositif de codage de la figure 1 est destiné à assurer. le codage d'un signal d'image achrome de 1 MEB de largeur de bande avec un débit d'information de 6 Mégabauds (cas du vidéophone). il opère comme suit (1) au cours d'une ligne d'image le signal est échantillonné et codé à la fréquence F = 1/T=21Hz, ceci permettant de respecter la largeur de bandez (2) chaque échantillon est traduit par un nombre li de 6 digits désignés a, b, c, d, e, f dans l'ordre des poids décroissants. (3) un groupe de 3 digits comprenant 2 digits successifs d'un tel nombre, dits digits significatifs, précédés d'un digit de synchronisation, est fourni sur la sortie de l'appareil au cours de chaque période T, le digit de synchronisation étant O ou 1 suivant que les deux digits significatifs qu'il précède appartiennent ou non au mdme nombre que les deux digits significatifs précédemment transmis. (4) étant donné un nombre N. dont ont été fournis-les deux premiers j digits aj et bj, le groupe suivant contient les digits aj+1 et b+1 de Nj+1 Si ceux-ci ne sont pas respectivement identiques à aj et bj, et cj et dj dans le cas contraire ; étant donné un nombre Nj dont ont été successivement fournis aj et b., c. et J j j j J le groupe suivant contient les digits a +2 et bj+2 de Nj+2 si aj+2, bj+2, c+2 et dj+2 ne sont pas respectivement identiques à aj, bj, cj, dj, et les digits ej et fj dans le cas contraire. Il résulte de ce qui précède qu'un nombre.N quelconque ou bien ntest pas traduit ou bien est traduit par 1 a b ou 1 a b O c d, ou 1 a b O c d O e f. Ces indications essentielles permettent de mieux comprendre la description qui vautre faite de la figure 1. Une-horloge 15 fournit des impulsions de fréquence 6 1-1Hz et de durée inférieure à 2/3, par exemple de durée T/6, à un sélecteur 16 comportant un compteur de 3 et fournissant pour trois impulsions d'entrée successives- ; une impulsion de sortie. Une source 10 fournit le signal d'image à un convertisseur analogique-digital 11 échantillonnant le signal à la fréquence F et traduisant le niveau du signal échantillonné par un nombre N de 6 digits, a, b, c, d, e, f. A cet effet le convertisseur il est synchronisé par la sortie du sélecteur 16. Les six digits de chaque nombre N sont respectivement appliqués aux six entrées d'une mémoire i2 dont les 6 sorties sont reliées aux 6 entrées d'une mémoire 14 par l'intermédiaire d'un dispositif de transfert 15. Les mémoires 12 et 14 sont constituées chacune par 6 basculeurs bistables, respectivement affectés à l'emmagasinement des digits binaires, a, b, c, d, e et f. Le dispositif de transfert est constitué par 6 circuits ET dont chacun est inséré par sa première entrée et sa sortie entre deux basculeurs homologues des mémoires 12 et 14, et dont les secondes entrées reçoivent un même signal de commande fourni sur l'entrée de commande 24 du dispositif de transfert. Les 6 sorties de chacun des dispositifs 12, 13, 14 font respectivement partie, de la gauche vers la droite, des voies de transmission des digits a, b, c, d, e et f. Les 6 sorties de la mémoire 14 sont respectivement reliées aux premières entrées de 6 circuits ET à trois entrées A, 3, C, D, E et F destinés respectivement à recevoir les digits-a, b, c, d, e et f, les secondes entrées de ces circuits ET recevant les impulsions d'horloge. Les sorties de ces circuits ET sont reliées aux 6 premières entrées d'un circuit OU, 39, à sept entrées, dont la sortie 38 alimente un amplificateur d'adaptation 28, la sortie 30 de ce dernier constituant la sortie du dispositif. Les deux premières sorties de chacune des mémoires 12 et 14 sont respectivement reliées aux quatre entrées d'un dispositif de comparaison 21, et les troisième et quatrième sorties de chacune de ces mémoires sont respectivement reliées aux quatre entrées d'un comparateur 20. Le comparateur 21 est constitué par deux comparateurs de 1 digit (circuit OU exclusif) respectivement affect au diglts a et b, et fournissant chacun un signal de sortie si les deux digits homologues comparés ne sont pas identiques ; les sorties de ces doux comparateurs alimentant une porte OU dont la sortie est la sortie du comparateur 21 qui fournit donc un signal de sortie si les paires de digits homologues comparées ne sont pas identiques. Le comparateur 20 est constitué de manière identique pour les digits c et d. Un sélecteur 19 comportant un compteur de capacité 3 (posi tioi 1, 2, 3) et muni d'une entréeRde remise en position 3, reçoit les impulsions de sortie du sélecteur 16. Celles de ces impulsions qui font passer son compteur dans les positions 2 et 3 sont retransmises sur l'une 34 de ses deux sorties 34 et 37, seules celles de ces impulsions qui font passer le compteur dans la position 3 sont retransmises sur la sortie 37. Les sorties des comparateurs 20 et 21. sont-respectivement reliées aux premières entrées de deux circuits ET,23, et 22,dont les secondes entrées sont respectivement reliées aux sorties 37 et 34 du sélecteur 19. les sorties des circuits ET, 22 et 23, sont respectivement reliées aux deux premières entrées d'un circuit OU à 3 entrées, 25. Un compteur 27, de capacité 9 (positions 1, 2, 3 ..* 9),. comportant une entrée de remise en position 1, r, reçoit les impulsions d'horloge. Il est muni de sept sorties dont la première; alimentée dans sa position 1, est reliée à la première entrée d'un circuit ET, 26 et donc les six autres, respectivement alimentées pour ses positions 2, 3, 5,- 6, 8 et 9, sont respectivement reliées aux troisièmes entrées des six circuits ET, a à B la seconde entrée du circuit ET 26. reçoit les impulsions du sélecteur 16, et sa sortie est reliée à la troisième entrée du circuit OU 25. La sortie de celui-ci est reliée à l'entrée de commande 24 du dispositif de transfert 13, à ltent-rée-R du sélecteur 19, à l'entrée r du compteur 27, et à à la septième. entrée du c-ircuit OU 39. Le dispositif fonctionne comme suit, à partir d'une impulsion fournie comme il apparattra ci-après par le circuit OU, 25. Il ressort immédiatement du circuit décrit que ceci ne peut se produire que pour une impulsion de sortie du sélecteur 16, et par conséquent pour une impulsion d'horloge. Cette impulsion d'horloge sera dite impulsion 1, les autres étant numérotées 2, 3, 4 etc jusqu'à nouvelle apparition d'une impulsion de sortie du circuit OU 25, et on désignera par intervalles de temps 1, 2, .3 etc les intervalles de temps dont les débuts sont marqués par les débuts des impulsions 1-, 2, 3 etc. Le signal de sortie du circuit OU 25 commande pendant l'intervalle 1 le transfert du contenu de la mémoire 12 dans la mémoire 14, la remise en position 3 du compteur du sélecteur 19, et la remise en position 1 du compteur 27 ; il apparatt d'autre part sur la septième entrée du circuit OU, 29 et par conséquent sur la sortie 38 de celui-ci. Pendant les intervalles 2 et 3, le compteur 27 débloque respectivement les circuits EiX, À et 3, et les digits a et b apparaissent en 38, les digits "1" sous forme d'une impulsion coïncidant avec une impulsion d'horloge, et les digits "O" étant marqués par l'absence d'une telle impulsion lors d'une impulsion dthorloge. Àu début de l'intervalle 4 le convertisseur 11 fournit un nouveau nombre à la première mémoire 12 ; pendant l'intervalle 4 le circuit 22 est débloqué par la sortie 34 du sélecteur 19 et ne fournit une impulsion que -Ei les chiffres a et b ne sont pas identiques dans les deux mémoires. Dans ce cas, le circuit OU 25 fournit une impulsion et l'on est ramené au cas précédent ; autrement dit cette impulsion puis les digits a et b du nouveau nombre inscrit dans la mémoire 14 vont autre transmis à la sortie 38 du circuit OU 39. Dans le cas contraire le -compteur 27. débloque successivement les circuits ET, C et D, pendant. les intervalles de temps 5 et 6 et les digits c et d de la seconde mémoire apparaissent sur la sortie 38, mais séparés des digits a et b par un zéro dû à l'absence de signal pendant l'intervalle de temps 4 sur toutes les entrées du circuit OU. Pendant l'intervalle de temps 7,-les circuits 22 et 23 sont tous deux débloqués et le circuit OU 25 fournit une impulsion si les digits a, b, c et d du nouveau nombre qui vient autre inscrit dans la première mémoire ne sont pas identiques à ceux de la seconde mémoire. Dans ce cas cette impulsion produit les effets sus-mentionnés. Dans le cas contraire, les digits e et f du nombre inscrit dans la seconde mémoire seront transmis à la sortie 38 pendant les intervalles de temps 8 et 9 avec interposition d'un zéro pendant l'intervalle de temps 7 ; le compteur 27 revient ensuite en position i 1 après avoit été en position 9. Le circuit ET 26 est alors débloqué sur sa première entrée par la première sortie du compteur 27, et laisse passer l'impulsion alors fournie, par le sélecteur 16. Le circuit ET 26 fournit alors une impulsion 1 au circuit OU 25, lequel fournit une impulsion de sortie. Les signaux de sortie du circuit OU 39 sont transformés par l'amplificateur d'adaptation 28 en digits binaires admissibles pour la ligne de transmission par exemple une impulsion de durée T/3 pour un digit 1 et un niveau O de même durée pour un digit 0. En ce qui concerne la transmission de la synchronisation du balayage image, et des moyens d'assurer la resynchronisation, au décodage, au début de chaque ligne d'image, à la réception, on peut adopter les principes suivants : Les seuls signaux de synchronisation transmis pour le balayage sont les intervalles de suppression de retour ligne et trame, (On a supposé dans cet exemple qu'il nry a pas d'entrelacement de trames et que chaque trame comporte un nombre entier de lignes d'image). Ces intervalles de suppression seront transmis par des successions de zéros. D'autre part le premier digit transmis après un intervalle de suppression sera toujours un 1'1 tl de synchronisation. La figure 3 illustre les compléments pouvant être apportés au circuit de la figure t pour une telle solution. Sur cette figure 3 on n'a repris, parmi les éléments de la figure 1, que ceux qui sont munis de connexions supplémentaires et on n'a montré que celles-ci. La source 10 reçoit, à titre de synchronisation, les impulsions de sortie de l'horloge 15 et celles du sélecteur 16 de manière que chaque intervalle de suppression ligne ou trame se termine entre deux impulsions d'horloge successives dont la seconde donne naissance à une impulsion de sortie du sélecteur 16.-Chaque intervalle de suppression se terminera par exemple à T/12 de la fin de la première et début de la seconde. Les signaux de suppression sont prélevés sur une sortie auxiliaire, 31, de la source 10, et appliques à une entrée de blocage 29 de l'amplificateur 28 de manière à bloquer celui-ci pendant leur durée, ce blocage pouvant être ur,blocage d'alimentation. Les signaux de suppression sont d'autre part appliqués à un circuit à différentiateur 32 fournissant une impulsion pour la fin de chaque intervalle de suppression. La sortie du circuit 32 est appliquée à l'entrée de commande d'un basculeur monostable 33 à deux sorties complémentaires 134 et 135, la durée de l'état quasistable de ce basculeur étant supérieum à T/12 et inférieure à 1/12 + T, par exemple égale à T/2. Les sorties 134 et 135 sont respectivement reliées aux secondes entrées de deux circuits ET, 136 et 137, dont les premières entrées sont reliées à la sortie du sélecteur 16. Le circuit ET 136 est, par rapport à la figure 1, inséré entre cette sortie et 1' entrée d'alimentation E du sélecteur 19.Le circuit ET 137 est inséré entre la sortie du sélecteur 16 et une quatrième entrée du circuit OU 25 Le circuit ET 136 est débloqué sur sa seconde entrée, et le circuit ET 137 bloqué sur sa seconde entrée lorsque le basculeur 33 - - circuit - - - est dans son état stable, et inversement les 15b est bloque et 10 circuit 137 débloqué lorsque le basculeur 33 est dans son état quasi-stable f La description mEme du circuit indique son fonctionnement. La première impulsion d'horloge faisant suite à un intervalle de suppression donnera lieu à une impulsion de sortie du sélecteur 16, et, en définitive, à une impulsion d'entrée sur l & quatrième entrée du circuit OU, 25, qui provoquera les effets habituels. Le premier digit transmis après un intervalle de suppression sera bien un 1 de synchronisation. L'impulsion de sortie suivante du sélecteur 16 reprendra la voie normale vers l'entrée E du sélecteur 19 par le circuit ET, 136. La figure 2 illustre un dispositif de décodage pouvant titre associé au dispositif de codage des figures 1 et 3. On supposera pour fixer les idées que les digits d'entrée sont constitués, pour les 1, par des signaux de durée T/3 et de niveau 1, et pour les zéros par des signaux de durée T/3 et de niveau 0. L'entrée 40 de l'appareil est-reliée à l'entrée de synchronisation d'un dispositif d'horloge 41 comportant une horloge fournissant des impulsions à la fréquence de 6 lEz et un dispositif de synchronisation classique permettant la synchronisation en phase de cette horloge au moyen des digits reçus en 40. -L'entrée 40 est d'autre part reliée à un circuit NON 42 dont la sortie est reliée à la première entrée du circuit ET 43, la deuxième entrée du circuit ET 43 recevant les impulsions de l'horloge 41 La sortie du circuit ET 43 est reliée à la première entrée d'un autre circuit ET, 44 dont la sortie alimente -un compteur 45 de capacité 10, ses 10 positions étant désignées 0, 1, 2 ... 9, La sortie 46 du-compteur 45, alimentée lorsqu'il est en position "9", est reliée d'une part à l'entrée de commande d'un basculeur monostable 152 de sortie 66, et d'autre part, par l'inter- médiaire d'un circuit NON, 65, à la seconde entrée du circuit ET 44. Le compteur 45 comporte une entrée, Z de remise en position "O" reliée à l'-entrée 40, l'arrivée d'un 1 en 40 le remettant à zéro. La sortie 46 du compteur 45 est enfin reliée à 8. première entrée d'un circuit ET 48 recevant sur-sa-seconde entrée les signaux appliqués en 40. Un sélecteur 49 comportant un compteur de 3 (positions 1, 2, 3) reçoit les signaux de l'horloge 15 sur son entrée 50, et retransmet les impulsions d'horloge faisant passer son compteur en position 1. Il comporte une entrée Y de remise én position 1, qui est reliée à la sortie du circuit ET 48. Cette partie du dispositif fonctionne comme suit, une ois le compteur 45 remis en position "O". Le circuit ET 43 en présence dé zéros en 40 est débloqué, de meme que le circuit BT 44, et le compteur 45 est alimente ; en présence d'une suite de plus de 8 zéros sur la borne 40, c'est-àdire du code;d'un intervalle de suppression ligne ou trame, le compteur 45 compte jusqu'à 9. et fournit sur sa sortie 46 un signal caractéristique, à une durée connue près, du début d'un signal de suppression ligne ou trame. Le compteur 45 reste alors sur sa position 9 grssce au blocage du circuit ET 44 par cette- même sortie 46. Ceci évite que le compteur 45 fournisse une pluralité dtimpul- suions de sortie pour un intervalle de suppression ligne ou trame. Le basculeur monostable 152 est placé dans son etat quasi-stable par les impulsions de sortie du compteur 45, la durée de cet état quasi-stable étant ajustée de manière qu'il reste en permanence dans cet état quasi-stable aussi longtemps que les signaux de sortie du compteur 45 correspondant à des intervalles de suppression ligne, mais qu'il repasse dans son état stable après réception d'une impulsion de sortie correspondant à un intervalle de suppression trame. Les signaux recueillis sur les sorties 66 et 46 sont aisément utilisables pour synchroniser le balayage. D'autre part le circuit ET 48, débloqué sur sa première entrée par le signal de sortie du compteur 45 fournit le.premier 1 suivant un signal de suppression ligne ou tramez On remarquera que le temps nécessaire pour la remise à zéro du compteur 45 permet à ce digit 1 di8tre transmis par le circuit ET 48 avant que la sortie 46 cesse d'être alimentée. Ce digit I de durée plus longue que les impulsions d'horloge- et correspondant nécessairement à un signal de synchronisation est appliqué pour la remise en position 1 du compteur du sélecteur 49 qui fournit ensuite des impulsions d'horloge correspondant à tous les digits de synchronisation. Revenant à la suite de la description de la figure 2, un registre à décalage 52 à 9 étages respectivement munis de sorties vers l'extérieur, a son entrég geliée à l'entrée 40 de l'appareil, ses impulsions d'avance lui étant fournies en 54 par l'horloge 41. Ses étages sont désignés par x6, x5, 83, x4, g S2 x2, x1 1 du fait que pendant les intervalles de temps correspondant aux impulsions de sortie du sélecteur 49, ses 9e, 6e et 3e étages seront toujours occupés par des digits de synchronisation S, et les autres par des "digits significatifs" x, mais x1 pouvant indifféremment autre un a, ou un c, ou un e, etc.Les sorties des six étages x, xl à x6 sont respectivement reliées aux six entrées d1un convertisseur digital-analogique 98 par l'intermédiaire respectivement de 6 circuits ET, 81 à 86, et de 6 basculeurs bistables 91 à 96, ces derniers constituant une mémoire intermédiaire. Le codage étant effet) à la fréquence F, il doit en être de même du décodage. À cet effet le convertisseur 98 reçoit les impulsions de sortie du sélecteur 49, synchronisant le décodage. Le circuit de transfert des digits x dans la mémoire 91 - 96 s'opère, éventuellement, pendant les temps marqués par les impulsions de sortie du sélecteur 49, et ce au moyen du circuit de transfert suivant Un circuit ET 61 reçoit le signal de l'étage S1 et les impulsions de sortie du sélecteur 49. Sa sortie est reliée aux secondes entrées des circuits ET 81 i 82, et à la première entrée d'un circuit ET- 62, dont la seconde entrée est reliée à la sortie de l'étage S2 par l'intermédiaire d'un circuit NON 72. La sortie du circuit ET 62 est reliée aux secondes entrées des circuits B? 83 et 84 et à la première entrée d'un circuit ET 63 dont la seconde entrée reçoit le signal de l'étage S3 par l'intermédiaire d'un circuit NON 73. Le signal de sortie du circuit ET 63 est appliqué aux secondes entrées des circuits ET, 85 et 86. Si, lors de 1'apparition d'une impulsion de sortie du sdlec- teur 49 l'étage S1 contient un O, il n'y a lieu de transférer aucun digit significatif du registre. De fait le circuit ET 61 dont la sortie conditionne en partie ou en totalité la transmission de tous les digits par les circuits ET 81 à 86 ne fournit aucun signal. Le convertisseur 98 décode de nouveau le nombre précédemment inscrit dans les basculeurs 91 à 96. Si l'étage S1 contient un 1, il faut transférer au moins les digits x, et x2, ce qui sera bien le cas, le circuit ET 61 débloquant alors les circuits ET 81 et 82.Si l'étage S2 contient un 1, le transfert doit s'arrêter là, ce qui est bien le cas ; si l'étage S2 contient un O le transfert doit affecter les digits x3 en x4 qui s'opère alors effectivement par les circuits ET 83 et 84. De même, suivant que S3 contient un O ou un t, le transfert des digits xi et xg s'effectue ou non par les circuits ET 85 et 86. On remarque que dans cet exemple de réalisation, le comv-erts- seur 96 reçoit toujours 6 digits dont les 4 ou les 2 d;e plus faibles poids peuvent être sans signification (dans le cas où le dernier transfert n'a affecté que 2 ou 4 digits). On peut compléter ce circuit en remplaçant Tés digits sans signification par de digits convenus à l'avance, ar exemple dans le cas de quatre digits sans signification, pouvant former les nombres de O à 15, les remplacer par les digits formant le nombre 7 (ou 8) , de manière à minimiser 11 erreur maximale en valeur absolue. On peut encore convenir de remplacer par zéro tous les digits sans signification, ceci permettant notamment d'améliorer le rendu des "noirs" dans les transitions. Ceci s'opère en munissant les basculeurs 93 à 96 d'entrées de remise à zéro commandées par un circuit logique opérant cette remise à zéro, lorsqu'à la condition de présence d'une impulsion de sortie du circuit ET 61, sont adjointes les conditions suivantes : Pour 97 et 94 : 2 = pour 95 et 96 : 52 ou S3= 1 hzfin pour simplifier le circuit, on peut tout simplement convenir de transférer ............ l'ensemble des six digits lorsque 31 contient un 1 à un instant d'alimentation du convertisseur. Dans ce cas les éléments 52, 63 , 72 et 73 du circuit de la figure 2 deviennent inutiles et la sortie du circuit ET 61 commande le déblocage des six portes ET, 81 à 86. Bier entendu l'invention n'est pas limitée aux modes de réalisation décrits et représentés. C'est ainsi par exemple que l'on pourrait au codage subordonner la transmission des digits cd du nombre inscrit dans la seconde mémoire 14 à la condition que les digits a b c soient identiques dans les deux mémoires 12 et 14, et la transmission des digits e f inscrits dans la mémoire 14 à la condition que les digits a b c d e soient identiques dans les deux mémoires. Des codages utilisant un nombre de digits autre que 6 et des groupes d'éléments comportant un nombre de digits significatifs autre que 2 sont à la portée de l'homme de l1 r-G. iREVEYDICA'DIOhE 1. Dispositif de codage digital d'un signal d'image de té lévision, permettant de transmettre les fronts et les gris ou demi-teintes de l'image tout en réduisant le nombre de digits transmis par rapport à la haleur théorique, ledit dispositif comportant des moyens, pour au cours de chaque ligne d'image, échan tillonner ledit signal à une fréquence donnée F = i 1/ et trans- mettre à la sortie dudit dispositif de codage, durant chaque période de T de la ligne d'image, un groupe de p digits, dits digits significatifs, fonction de l'amplitude dtun échantillon dudit signal, caractérisé en ce que lesdits moyens permettent de coder l'amplitude des échantillons au moyen de p.q > , q entier supérieur à 1, digits de poids décroissant, et après transmission de p, 2 p ... ( q - .1)p digits significatifs relatifs à l'amplitude d'un même échantillon, transmettent soit p digits significatifs, de poids inférieurs à ceux qui viennent autre transmis, précisant davantage l'amplitude de cet échantillon, soit p digits de poids maximaux traduisant en première approximation l'amplitude du dernier échantillon disponible, cela en fonction du résultat d'une comparaison effectuée entre lesam- plitudes de l'échantillon dont la transmission était en cours et de l'échantillon nouvellement disponible, ces p digits étant dans le premier cas précédés d'un premier signal de synchro nisation et dans le second cas d'un second signal de synchrozi- sation différent du premier,de manière à former un groupe de (p+l) éléments. 2. Dispositif de décodage digital, permettant le décodage d'un signal d'image codé au moyen d'un dispositif suivant la revendication 1, caractérisé en ce qu'il comporte un convertisseur digital analogique à p.q. -entrées, destinées à recevoir des digits de poids décroissants, et opérant la conversion des signaux se trouvant appliqués sur lesdites.p.q entrées à des instants séparés par des intervalles de T = 1/F , des moyens pour recevoir lesdits groupes dléléments, un dispositif de mise en mémoire des digits significatifs des q derniers groupes reçus, et un dispositif dlalimentation desdites p.q entrées qui, auxdits instants (1) si le premier élément du premier reçu desdits q groupes est ledit premier signal de synchronisation ne modifie pas les digits antérieurement appliquées auxdites p.q. entrées (2) si le premier élément du premier reçu desdits q groupes est ledit second signal de synchronisation applique aux entrées correspondantes dudit convertisseur au moins les digits significatifs des r premiers desdits q groupes - 1 étant le nombre des groupes consécutifs, suivant immédiatement le premier desdits q groupes, dont le premier élément est constitué par ledit premier signal de synchronisation. 3. Dispositif de codage digital suivant la revendication 1 caractérisé en ce que lesdits moyens comportent un convertisseur analogique digital traduisant l'amplitude de chaque échantillon par un nombre de p.q digits binaires, une première mémoire emmagasinant successivement lesdits nombres, une seconde mémoire, un dispositif de transfert du contenu de la première mémoire dans la seconde, un dispositif de lecture des digits de la seconde mémoire, et un dispositif de commande dudit transfert et de ladite lecture, ledit dispositif de commande comportant (q-i) dispositifs de comparaison pour, respectivement après transmission de p, 2p .. (q-l)p digits significatifs d'un nombre inscrit dans la seconde mémoire comparer deux ensembles de digits homologues des deux nombres respectivement inscrits dans les deux mémoires et des moyens pour provoquer ledit transfert, insérer un digit 1, formant second signal de synchronisation, à la suite des di dits déjà transmis, et reprendre la lecture au digit de poids le plus fort dans la seconde mémoire, soit lorsque l'un desdits dispositifs de comparaison a fourni un signal de non-identité entre les ensembles de digits homologues comparés, soit après lecture complète du nombre inscrit dans la seconde mémoire, et en ce que le premier signal de synchronisation est le digit 0 4.Dispositif de codage digital suivant la revendication 1 ou 3 caractérisé en ce qu'il comporte des moyens pour transmettre les intervalles de suppression ligne et trame dudit signal d'image par une succession de zéros, et un dispositif provoquant ledit transfert et l'insertion d'un digit 1 immédiatement après une telle succession de zéros. 5. Dispositif de décodage digital suivant la revendication 2 caractérisé en ce qu'il comporte des moyens pour déceler la présence de chaque digit 1, suivant immédiatement~une succession d'un nombre de zéros supérieur à (p+1)q-1, des moyens pour fournir une série d'impulsions de période T dont la première est déterminée par l'apparition dudit digit 1, un registre à décalage à (p+1)o étages, des moyens pour appliquer tous les digits reçps à l'entrée dudit registre, une seconde mémoire à p.q entrées et à p.q. sorties respectivement reliées aux p.q. entrées du convertisseur digital - analogique, et un circuit logique comportant des entrées reliées aux sorties desdits (p+i > q étages dudit re entre, une entrée de synchronisation, des moyens pour appliquer ladite série d'impulsions à ladite entrée de svmchronisatio:l et p.q sorties respectivement reliée aux p.qX entrées de la seconde mémoire. 6. Dispositif de codage digital suivant l'une des revendications 1,35 ou 4 caractérisé en ce que p = 2, q = 7. Dispositif de décodage digital suivant l'une des revendications 2 ou 5 caractérisé en ce que p = 2, q = 3.