Brevet FR2095318A1 — publié le 19720211

la présente invention est relative à un modulateur par déplacement de fréquence (FUSE) perfectionné. Elle concerne plus particulièrement un modulateur par déplacement de fréquence convenant notamment à l'emploi de circuits numériques intégrés avec leurs avantages spécifiques de simpli-eité et de faible prix de revient. Suivant la présente invention, on propose un modulateur par déplacement de fréquence susceptible de fournir des données à une fréquence de débit donnée, dans lequel le signal d'entrée audit modulateur est à une fréquence fixe donnée et le modulateur est susceptible de fournir des ignans de sortie à une première et une seconde fréquences qui sont des multiples entiers de la fréquence de débit. De préférence, la fréquence du signal d'entrée audit modulateur est un multiple entier de la fréquence de débit. Un mode de réalisation préféré de la présente invention va maintenant être décrit en référence au dessin annexé dans lequel - la figure 1 est un schéma synoptique de circuit montrant le principe de la présente invention, - la figure 2 est un schéma de circuit d'un modulateur par déplacement de fréquence employé en pratique. La modulation par déplacement de fréquence est un cas particulier de la modulation de fréquence et consiste à affecter des fréquences fO et f1 aux valeurs binaires 0" et 1 respectivement. Pour un débit maximal dans une largeur de bande donnée une représentation de données avec non-retour à zéro est nécessaire. Pour obtenir le rapport signal/bruit maximal disponible à la sortie du modulateur et une interférence intersymbole minimale, on peut démonter qu'il est également nécessaire que a) les transmissions entre les états soient assurées avec une phase continue, b) la différence entre les fréquences affectées aux états 1 et 0 soit un multiple entier du débit. Ces deux conditions sont remplies lorsque les deux fréquences f(1) et f(2) sont des multiples entiers du débit fd. La nécessité de relations rationnelles entre les différentes fréquences a pour conséquence qu'une très grande stabilité de fréquence est requise, et il n'est en général pas économique i proposer que chacune des fréquences soit obtenue à partir d'oscillateurs à haute stabilité indépendants. Une solution plus satisfaisante peut être obtenue en utilisant un oscillateur à cristal comme source maitresse. Ceci garantira une stabilité de fréquence convenable (une partie pour 105 à 108) et toutes les autres fréquences peuvent être obtenues par partage de fréquence. Le partage de fréquence est le mieux réalisé et le plus économiquement obtenu par l'utilisation de circuits numériques intégrés. EQUATIONS MODELES Lorsque la différence f1 - fo est un multiple entier du débit d le spectre de fréquence de densitd de puissance du signal de modulation par ddplacement de fréquence contient un spectre de ligne superposé à celui de la fonction de modulation. Lorsque cette différence f1 - fO est un multiple pair du débit, les lignes spectrales ne se produisent qu'à f0 et f1. Un tel spectre peut être appelé optimal, car presque toute la puissance de signal est alors contenue dans les deux fréquences de référence. Ainsi, noue pouvons écrire f1 - fO = mfd (1) Si toutes ces fréquences sont obtenues par le partage par un nombre entier d'une seule source de fréquence , f1 fx ) P ) fO = fx (2) ) q fd = fx ) r ) et l'équation (t) peut être ré-écrite : fx - fx = m fx (3) p q r il est évident que cette relation est alors indépendante de fx et donc qu'un petit changement dans fx n'entraînera qu'un décalage du spectre. Comme la relation (1) est toujours conservée, le spectre reste optimal. La fréquence centrale du canal peut tre utilisée pour fournir une seconde équation indépendante. la fréquence centrale du canal iCC est définie par fcc = (fO + f1 ) (4) qui devient fcc = (fx + fx ) (p q ) ou fx = 2 p q fcc p + q Le débit fd et la fréquence centrale du canal sont habituellement indiqués ainsi que leurs tolérances. Les équations (3) et (5) sont des équations diophantines, c'est-i-dire qu'elles n' admettent/que des solutions en nombres entiers. Pour réaliser une phase continue, les fréquences fO et f1 doivent être des multiples entiers du débit. fcc = N fd (6) Les deux fréquences fO et f1 sont liées à la fréquence centrale du canal par le facteur m défini dans l'équation (1). f1 = fd + m/2 fd = (N + m/2) fd (7) f@ = N f@ - f@ = (N - m ) -d Pour des valeurs paires de m, N doit être un nombre entier. Ainsi, le débit est uniquemerit lié à f1 et f0 Afin d'exprimer le facteur r de l'équation (2) en p et q, on introduit un facteur j, qui n1 est pas nécessairement un nombre entier : r = j.p.q. j = r (8) pq Dans le cas où l'on veut un système fonctionnant avec une largeur de bande minimale, m peut être égal à l'unité. Dans ce cas, la densité de puissance n'est pas optimale puisqu'elle contient une ligne spectrale à la-fréquence centrale du canal. Les équations modèles précédentes sont vraies si N est maintenant rendu égal à N = (2M) + 1) 0,5 M= nombre entier PROCEDE MODELE ET EXEMIPLE ETAPE 1. détermination de N. Dans l'application considérée fcc pourrait être approximativement 65 kHz et le débit 1,2 kHz. La largeur de bande est sans problème et on désire un rapport signal/bruit maximal. Un spectre de ligne contenant la plupart de la puissance aux fréquen ces f0 et f1 est pXr conséquent le plus convenable et m doit donc être pair. Pour le débit de 1,2 kHz donné, la valeur la plus proche de fcc qui donnera un nombre entier pour N est 64,8 kHz, à une distance de 200 Hz de la fréquence centrale désirée. Comme ceci parait acceptable en fonction de la largeur de bande disponible, on adopte N = 54. Le choix de m dépend de deux critères. Une valeur petite de m, comme ni = 2, est souhaitable en ce quelle assure une faible largeur de bande du bruit à l'entrée du récepteur et par conséquent un meilleur rapport signal/bruit pour une puissance donnée de signal. Si la largeur de bande du canal est suffisante, une plus grande valeur de 'm' peut engendrer de plus petites valeurs de 'p' et 'q' et peut permettre leur réalisation avec un nombre plus réduit de jeux de diviseurs, ce qui a pour résultat à la fois un prix plus bas et une sureté plus grande. Les diviseurs programmables couramment disponibles, comme SGS T-150D, Fairchild 9300 et National Semi-Conductors DM7520, permettent une division jusqu'à 15 avec un seul jeu de di Viseurs, jusqu'à 225 avec deux jeux et jusqu'd 4095 avec trois. Pour p et q entre 15 et 225 pour à la fois m = 2 et m = 4, un système avec m = 2 est préférable. Si, pour m = 2, p et q sont supérieurs à 15, et pour m = 4, inférieurs à 15, une décision doit etre prise. Pour la plupart des applications, un prix plus bas et une sureté plus grande sont de première importance. ETAPE 2. Détermination de p et q. Des équations (7) et (8) on déduit : f1 = (N + m ) fd = (N + m) fx = fx 2 2 jpq p et par conséquent N + m/2 = j q (9) De meme : N - m = j p (10) 2 Pour N = 54 et m = 2 54 + 1 = j q 54 - 1 = j p jp = 55 jp = 53 Comme 53 est un nombre premier, j = 1; q = 55; p = 53, et deux jeux de diviseurs serollt nécessaires. Pour N = 54 et m = 4 - 54 + 2 = j p 54 - 2 = J p Jq = 56 jp = 52 et donc J = 4; q = 14; p = 13. Comme cette solution peut entre réalisée avec un seul jeu de diviseurs et que la largeur de bande requise est nettement inférieure aux 10 kHz, ni = 4 est adopté. ETAPE 3. Déduction de la fréquence maîtresse minimale fx. de l'oscillateur. De l'équation (8) on déduit fxmin = j p q fd (11) fxmin = 4 x 13 x 14 x 1,2 kHz = 843,5 Cependant, la nature de la sortie du diviseur programmable exigera une fréquence plus élevée comme on le verra ci-dessous. A la figure 1 du dessin un oscillateur 10, sous forme d'un oscillateur à cristal, alimente un circuit diviseur 12 sous forme d'un diviseur programmable. Les diviseurs programmables sont en général, des registres à décalage avec contre-réaction dans lesquels un profil particulièr est utilisé pour remettre le registre dans certaines conditions initiales. Ces conditions initiales déterminent le nombre d'impulsions d'entrée requises pour constituer le profil. La sortie des diviseurs est donc la fréquence d'entréé divisée par un nombre entier. Un profil initial particulier est introduit dans le diviseur à partir d'un circuit logique de commande 14 qui possède comme entre la donnée à transmettre. Ainsi une entrée de donnée correspondant à un binaire '0', conduit le circuit diviseur 12 à diviser la fréquence d'entrée par un montant convenable tel que la sortie du circuit 12 soit à la fréquence f0 appropriée. Pour les diviseurs programmables SGS - T - 150, une di visi@n par 13 est obtenue pour un pro@fil d'entrée de commande 100C et une division par 14 pour un profil d'entrée 0000. La sortie de diviseurs programmables est une impulsion davantage qu'une onde airée. Pour la modulation par déplacement de fréquence (FSK) une onde carre est nécessaire et ceci peut être obtenu en doublant la fréquence d'entrée (maîtresse) et en entraSnant un étage classique de "division par 2" avec la sortie du diviseur programsable. Les profils 1000 et 0000 dans l'exemple donné doivent titre commandés par la donnée d'entrée. Comme seul le chiffre le plus significatif change, une seule ligne de commande est néces- saire. Une solution convenable consiste à prendre la sortie Q du circuit de synchronisation de données (bascule de type D). L'impulsion de synchronisation à l'entrée de cette bascule est une impulsion étroite à la fréquence de débit de données. Ceci est indispensable pour assurer que la donnée correcte est admise. Un schéma logique complet du modulateur est représenté à la figure 2. Le circuit complet a été construit en utilisant six jeux de circuits intégrés. Tous les circuits intégrés utilisés sont disponibles "sur stock" et produits par plusieurs fabricants. L'onde carrée de sortie de l'oscillateur à cristal 10 qui constitue la source maîtresse est divisée en fréquence par un diviseur numérique programmable 12 de façon à engendrer deux fré- quences; fO, correspondant à des données de chiffre "0", et fl, correspondant à des données de chiffre "1". Le diviseur programmable 12 comprend un registre à décalage à quatre chiffres utilisant une logique transistor-transistor (T.T.L.). Un composant du type S.G.S.2 - 150 D1 était utilisé dans l'équipement du prptotype. Ce registre à décalage est prévu pour admettre des données en série ou en parallèle, les décaler de la gauche vers la droite,et les extraire en série ou en parallèle. Ces fonctions sont commandées par le potentiel logique appliqué à une connexion externe du dispositif indiqué par "P.E." (validation d'entréeparallèe). Un chiffre "1" appliqué sur cette connexion valide le fonctionnement normal gauche-droite du registre par lequel la donnée présente dans le dispositif est décalée d'un rang vers la droite à la réception de chaque impulsion de synchronisation. Une nouvelle donnée peut être admise en série par la gauche. La donnée présente dans le registre est disponible extérieurement en relevant sur les connexions Q0, Q1, Q2, Q3 le potentiel des différentes positions du registee.Un chiffre "O" appliqué sur "P.z." empêche tout décalage ultérieur et valide l'admds- sion en parallèle de la donnée présent sur les connexions PO, P1, P2, P3 dans le registre à la réception d'une impulsion de syn chronisation. L'entrée en série dans le registre à décallage est commandée par les potentiels logiques présents sur les connexions J et K. Ceux-ci fonctionnent de façon analogue à une bascule J.K. Un chiffre "0" présent sur J et "O" présent sur K font pénétrer un "O" dans le registre à la réception d'une impulsion de synchronisation; un chiffre "1" présent sur J et "1" présent sur t font pénétrer un "1"; un "O" présent sur J et un "1" présent sur z n'entraînent aucun changement de potentiel logique d'entrée; un "1" présent sur J et un "O" présent sur t entrainent le changement d'état d'entrée, c'est-à-dire que "O" devient "1" ou "1" devient "0". Pour être utilisée comme un diviseur programmable la sortie de l'état final Q3 est reliée de façon connue à la connexion d'entrée , tandis que l'opposé Q3 est relié à la connexion d'entrée J. Ceci permet à l'entrée en série d'être commandée par la sortie en série. Un chiffre "O" sur Q3 entraîne le changement d'état de l'entrée en série (à réception d'une impulsion de synchronisation), un chiffre "1" entrains l'entrée en série à demeurer inchangée. C'est pourquoi, à la réception d'un train d'impulsions de synchronisation, le dispositif va circuler parmi une séquence de 15 états possibles. (Si le registre contenait tous les 1, cet état persisterait c'est-i-dire que le dispositif circulerait à travers une séquence d'un seul état).Pour permettre la division par des nombres entiers de 2 à 15 inclusivement, les en trées parallèles sont utilisées. Les sorties Q, Q2, Q3 sont relides à un circuit NON-ET à 3 entrées 16 qui présente un chiffre "1" sur sa sortie 17 à moins que les 3 entrées Q19 Q2, Q3 ne soient toutes au chiffre "1", auquel cas la sortie tombe au chif- fre "O". La sortie 17 du circuit NON-ET est relié à la connexion "P.E." du registre à décalage 12 de manière à ce que, lorsque le registre contient 0111 (ou tous les 1), une donnée parallèle soit admise. Le potentiel logique sur la connexion "P.E." revient alors à "1" et le registre à décalage parcourt ensuite le cycle jusqu'à ce que l'état initial 0111 soit atteint, La séquence est alors répétée. Le nombre d'états que parcourt le registre à décalage avant de se remettre à l'état initial (c' est-à-dire le diviseur) est donc déterminé par la donnée présente sur les entrées parallèles. Pour l'exemple donné, 1000 donne une division par 13, 0000 une division par 14. Seul le chiffre de gauche change de sorte que P1, P2 et P3 sont reliés en permanence au chiffre "O" (masse). PO constitue ainsi entrée de commande.La sortie du diviseur programmable 12 est prise à la sortie 17 du circuit NON- ET à 3 entrées 16 et est constituée par un potentiel logique "1" avec une courte impulsion au potentiel "0" toutes les 13 ou 14 impulsions de synchronisation (suivant la donnée d'entrée de com- mande). Pour un signal modulé par déplacement de fréquence, une onde carrée est nécessaire, de sorte que le train d'impulsions sortant .du diviseur prograramable est appliqué à une bascule 18 déclenchée par un front ascendant. Des impulsions successives établissent la sortie de la bascule au potentiel "1" et au potentiel "O", donnant une sortie en onde carrée de fréquence moitié de celle d'entrée. (Cette division par deux de la fréquence est compensée en utilisant une fréquence de l'oscillateur 10 de source maitresse double de la valeur calculée). En plus du signal de modulation par déplacement de fréquence, il est également nécessaire de syndhroniser les données d'entrée et d'améliorer ainsi le rendement. Ceci est obtenu à partir du signal de modulation par déplacement de fréquence au moyen d'un autre diviseur programmable 19. I1 est identique au premier mais l'entrée de commande est maintenue au potentiel lo giqueJopposé, de sorte que lorsque le premier diviseur programmable divise par 13, le second divise par 14 et vice versa. Ainsi on obtient une fréquence constante de sortie. Dans l'exemple donné, un débit de 1200 bits/sec. est utilisé et un circuit supplémentaire 20 de division par 4 est prévu. Celui-ci comporte deux bascules en cascade fonctionnant comme décrit plus haut, des fronts ascendants successifs aux entrées de chaque étage entrainent le changement d'état des sorties de cet étage. Une sortie en onde carrée au quart de la fréquence d'entrée est ainsi obtenue è rendue disponibleextérieurernent dans des buts de mesure à la borne 21. Pour synchroniser les données d'entrée, une séquence de courtes impulsions est meilleure qu'une onde carrée. Ceci est réalisé en utilisant une combinaison de circuits NON-ET couplés en croix, représentée à la figure 2 comme un élément de circuit 22. La sortie du circuit est normalement au potentiel "0" mais répond aux fronts ascendants de l'onde carrée d'entrée en se commutant au potentiel "1" et en y restant pour un court instant déterminé par le retard de propagation des circuits couplés en croix. Une bascule de type D 23 est utilisée pour synchroniser les données avec le train d'impulsions de même débit qui pénètre à Entrée 24. La donnée présente à l'entrée D 24 du dispositif est transférée à la sortie à la réception de chaque impulsion de débit à l'entre de synchronisation 25. La bascule a deux sorties, 26 la donnée synchronisée et 27 la sortie inverse. Ces deux sorties 26, 27 sont appliquées aux entrées de commande des diviseurs programmables de façon à ce que la donnée commande la fréquence de l'onde de sortie. Les exigences pour les études des modulateurs par déplacement de fréquence optimale ont révélé une méthode d'étude pour des modulateurs présentant toutes ces propriétés souhaitables. Comme avantage supplémentaire, comme fo et fî sont tous deux des multiples entiers du débit de données, il n'est pas nécessaire d'utiliser/des circuits complexes de synchronisation pour recueillir l'information dans le récepteur et un simple partage de fréquence peut alors être utilisé avantageusement dans le récepteur pour améliorer le rendement et réduire les interfaces avec l'utilisateur des données numériques. RVENDICAT IONS 1 - Modulateur par déplacement de fréquence susceptible de fournir des données à une fréquence de débit donnée, caractérisé en ce que le signal d'entrée audit modulateur est à une fréquence fixe donnée et en ce que le modulateur est susceptible de fournir des signaux de sortie à une première et dne seconde fréquences qui sont des multiples entiers de la fréquence de débit. 2 - Modulateur suivant la revendication 1 caractérisé en ce que la fréquence dudit signal d'entrée est un multiple entier de la fréquence de débit. 3 - Modulateur suivant l'une des revendications 1 et 2 caractérisé en ce qu'il comporte un circuit diviseur programmable, l'entrée audit circuit étant d'un oscillateur à fréquence fixe, les données étant fournies sous forme binaire comme entrée à un circuit logique de commande susceptible de programmer ledit circuit diviseur de façon à ce qu'il divise la fréquence dudit oscillateur par un premier ou second nombre entier approprié pour fournir à la sortie dudit modulateur un signal à ladite première ou à ladite seconde fréquence. 4 - Modulateur suivant la revendication 3 caractérisé en ce qu'il comporte des moyens de commande susceptibles de dériver la fréquence de débit, lesdits moyens de commande comprenant un second circuit diviseur programmab Fsusceptible de recevoir comme entrée la sortie du premier circuit diviseur, une logique de commande dudit second circuit diviseur recevant comme entrée l'inverse de ladite donnée de sorte que, lorsque la donnée fixe iixii le circuit logique de commende de manière à ce que ledit premier circuit divise par ledit premier nombre entier, le circuit logique de commande dudit second circuit diviseur est fixé pour diviser par ledit second nombre entier, et vice versa.