Brevet FR2079185A1 — publié le 19711112

La présente invention concerne des dispositifs semi-conducteurs et en particulier des dispositifs semi-conducteurs de type MIS. On connaît dans l'art le dispositif semi-conducteur dans lequel on forme une électrode à la surface d'une matière semi-conduc-5 trice par l'intermédiaire d'une pellicule isolante, on applique un champ électrique au moyen d'une électrode (appelée ci-après électrode porte), et on utilise la mobilité des électrons ou des trous à la surface du semi-conducteur sous le contrôle du champ électrique précédent, et on l'appelle dispositif semi-conducteur 10 de type MIS à effet de champ, et il peut par exemple être un transistor MIS à effet de champ ou une capacité variable MIS. Le transistor MES à effet de champ utilise la variation de la conductivité de la couche d'inversion (canal) provoquée à la surface du semi-conducteur par le champ électrique précédent, et la 15 capacité variable fflS utilise la variation de l'épaisseur de la couche d'arrêt formée à la surface du semi-conducteur par le champ électrique précédent. En général, les caractéristiques électriques du dispositif semiconducteur MIS à effet de champ sont déterminées par la résistance 20 spécifique du semi-conducteur, l'épaisseur, les dimensions et la forme de la pellicule isolante. Dans certains dispositifs semiconducteurs de type MS à effet de champ, où la résistance spécifique du substrat semi-ccnducteui' ou l'épaisseur de la pellicule isolante est uniforme, il est souvent possible d'obtenir des ca-25 ractéristiques électriques souhaitées. Par exemple, dans un transistor à effet de champ (semi-conducteur à oxyde métallique) MOS dans lequel existe une électrode porte utilisant la silice comme pellicule isolante et où l'électrode source et l'électrode drain sont à la surface du semi-conducteur 30 de telle sorte qu'elles soient raccordées électriquement au canal formé dans la région de la surface du semi-conducteur formé en dessous de l'électrode porte, le canal qui sert de chemin conducteur entre la source et le drain est formé directement en dessous de la pellicule isolante où est placée l'électrode porte, et le 35 champ électrique apparaissant à travers le substrat et le canal au voisinage du drain est plus large qu'à travers le substrat et le canal au voisinage de la source lorsqu'on applique une tension entre la source et le drain, si bien, que le canal du côté du drain est pincé avant que le canal du côté de la source se soit 40 pincé, et la conductivité entre la source et le drain est déter- BAD ORiGJNAL 71 03385 2079185 miné.e presque totalement uniquement par le canal voisin du drain, et -le canal voisin de la source n'exerce pas d'influence appréciable sur la conductivité entre la source et le drain. Par conséquent, dans un tel transistor MOS à effet de champ, il 5 ne se produit pas de changement de conductivité dans le canal, donc la conductance mutuelle Gm n'est pas suffisamment grande. On connaît dans l'art un dispositif augmentant la conductance mutuelle, qui consiste comme le montre la figure 3(ai, à diminuer dans la zone servant de canal de la surface du substrat semi-con-10 ducteur de type P, la résistance spécifique du substrat au voisinage de la source 37 par rapport à la résistance spécifique au voisinage du drain 38, ou comme le montre la figure 3(h), à modifier l'épaisseur d'une pellicule isolante 35 selon la direction du canal pour former une partie mince 36 de pellicule isolante du 15 coté du drain, si bien que l'épaisseur de la partie 33 de la couche d'inversion 32 de type N formée 'en dessous de la pellicule 34 ou 35 augmente du côté du drain pour permettre à la modification de conductivité de se produire dans le canal. Dans l'art antérieur, il est nécessaire de créer partiellement 20 à la surface du semi-conducteur un gradient de densité en impuretés ou faire varier l'épaisseur de la pellicule isolante. Ceci augmente le nombre de stades de fabrication du dispositif semiconducteur et se traduit par un procédé global de production compliquée . 25 Par conséquent, l'invention concerne principalement un dispositif semi-conducteur de type MIS ayant une excellente caractéristique" électrique. L'invention vise également un nouveau procédé amélioré de fabrication d'un dispositif semi-conducteur de type MIS. 30 L'invention concerne également un dispositif semi-conducteur de type MIS facile à fabriquer. L'invention concerne également un élément de capacité variable de type MIS pouvant fonctionner dans une grande gamme de variation de capacité et dans une gamme de tensions permettant une gran-35 de variation de capacité. L'invention concerne également un transistor à. effet de champ de type MIS ayant une conductance mutuelle Gm élevée. Selon un mode de réalisation de l'invention, la surface d'un substrat semi-conducteur monocristallin continu comportant diffé-40 rents plans cristallins en surface est exposée à la. surface d'un BAD ORIGÎNAt 71 03385 2079185 dispositif semi-conducteur MIS et des électrodes-portes continues ou séparées sont formées sur les surfaces individuelles du substrat semi-conducteur ayant différents plans cristallins. Selon l'invention, les conductivités ou les types de conducti-5 vité des surfaces individuelles du substrat semi-conducteur situées en dessous de l'électrode porte formée sur les surfaces du substrat semi-conducteur ayant des plans cristallins différents les uns des autres diffèrent également les uns des autres. En utilisant cette différence, on réalise un dispositif semi-conducteur 10 MIS à effet de champ ayant d'excellentes caractéristiques électriques. D'autres caractéristiques et avantages de l'invention ressorti-ront de la description qui va suivre faite en regard des dessins annexés et donnant à titre purement explicatif mais nullement li-15 mitatif divers modes de réalisation-conformes à l'invention. Sur ces dessins, la figure 1 représente un schéma en coupe partielle d'un transistor MOS à effet de champ selon 1'invention; la figure 2 représente une coupe schématique d'un transistor à 20 effet de champ MOS selon un autre mode de réalisation; les figures 3(a) à 3(b) représentent des coupes schématiques d'un transistor à effet de champ MOS selon l'art antérieur illustrant un canal sous une porte isolée; la figure 3(c) représente une coupe schématique du transistor 25 à effet de champ MOS de la figure 1 illustrant particulièrement son canal; les figures 4(a) à 4(e) sont des coupes schématiques illustrant chacune un stade de fabrication d'un transistor à effet de champ MOS selon l'invention; 30 la figure 5 représente une coupe schématique d'un transistor à effet de champ MOS selon un autre mode de réalisation; la figure 6 représente une coupe schématique d'un autre mode de réalisation de l'invention; la figure 7 représente une coupe schématique d'une diode MOS 35 selon la présente invention; et la figure 8 illustre les courbes caractéristiques de la diode MOS de la figure 7. Sur la figure 1, qui représente un transistor à effet de champ MOS selon l'invention, on voit un substrat 1 par exemple un subs-40 trat constitué d'un monocristal de silicium de type P, et une 3ÀD- QRI0*W.- 71 03385 4 2079185 couche monocristalline de silicium de type P déposée par croissance sur une partie su substrat 1. La surface principale de la couche 4 a un plan cristallin parallèle avec un plan, par exemple un plan (100). Une couche monocristalline 5 en silicium de type P 5 est développée sur une autre couche monocristalline 3 placée sur une partie du substrat 1. La surface principale de la couche monocristalline 3 est parallèle à un plan, par exemple un plan (111). Les régions de type N, 7 et 8, sont formées par diffusion sélective d'impureté dans les couches monocristallines 4 et 5 ayant res-10 pectivement des plans cristallins différents. Ges régions de type N se comportent respectivement comme une source et un drain. La structure semi-conductrice ci-dessus est réalisée selon le procédé de préparation représenté dans la figure 4. (a)0n utilise comme le montre la figure 4(a), un substrat 1 de si-15 licium de type P ayant un plan (100) à sa surface principale. On place sur une des surfaces principales dudit substrat 1 un substrat 3 semi-conducteur de type P ayant un plan (111) à sa surface principale. On peut simplement superposer le substrat 3 .au substrat 1. Cependant, il est souhaitable d'utiliser un dispositif 20 d'union pour éviter le déplacement relatif des substrats 1 et 3* Par exemple, on peut utiliser un procédé selon lequel on utilise un verre approprié pour réaliser l'union ou un agent d'union conducteur approprié. Le brevet japonais n° 39-17869 propose un autre procédé d'union selon lequel on superpose les substrats 1 et 3 25 l'un sur l'autre puis on les chauffe en atmosphère oxydante. Un autre procédé décrit dans le brevet japonais n° 41-8173» consiste à former une pellicule d'oxyde de silicium sur chacune des surfaces en regard des substrats 1 et 3» à revêtir la surface d'au moins une desdites pellicules d'oxyde d'un métal tel que le plomb 30 ou un de ses oxydes, à superposer les substrats 1 et 3 l'un à l'autre puis à les chauffer en atmosphère oxydante. Dans la figure 4(a) on utilise pour l'union une pellicule d'oxyde de plomb 2. (b)Comme le montre la figure 4(b), on polit le substrat 3 semiconducteur. On réalise ce polissage par un procédé mécanique de 35 polissage bien connu, ou un polissage chimique en utilisant un liquide ou un gaz corrosifs ou en combinant le polissage mécanique et chimique. Le but de ce polissage est de réduire au minimum la différence de niveau qui se produira lors du procédé ultérieur de croissance épitaxiale, entre les surfaces des couches semi-40 conductrices 2 et 3. H est souhaitable que l'épaisseur de la BAD original 71 03385 2079185 couche semi-conductrice 3 soit à peu près égale à celle correspondant à la différence d'épaisseur de la couche déposée par croissance épitaxiale, cette différence étant due à la différence des vitesses de croissance de la couche épitaxiale sur le substrat 1 5 et la couche semi-conductrice 3 lorsque, comme le montre la figure 4(c), le substrat 1 expose son plan (10C) sur lequel la vitesse de croissance de la couche épitaxiale est élevée et la couche semi-conductrice 3 expose son plan (111) sur lequel la vitesse de croissance est faible. Lorsque la couche mince 3 a une résistance 10 mécanique suffisante aux forces extérieures pouvant s'y exercer lors de la fabrication le polissage n'est pas nécessaire. (c)Gomme le montre la figure 4(c), on enlève partiellement la couche semi-conductrice 3 et la pellicule d'oxyde de plomb 2, pour exposer une partie de la surface principale du substrat 1 corres- 15 pondant à la partie enlevée de ladite couche 3. (d)Comme le montre la figure 4(d), on forme les couches semi-con-ductrices monocristallines sur les surfaces principales de la couche semi-conductrice 3 et du substrat 1 selon un procédé de croissance épitaxiale utilisant comme germes les cristaux de la 20 couche 3 et du substrat 1. Il se produit une frontière de cristaux 6 à l'interface des deux couches semi-conductrices 4 et 5» (e)Enfin, on forme des régions 7 et 6 de type N par diffusion sélective d'impuretés comme le montre la figure 4(e). Puis comme le montre la figure 1, on forme à la surface des 25 couches semi-conductrices monocristallines 4 et 5, une pellicule isolante par exemple une pellicule d'oxyde de silicium 9, comportant s'il est nécessaire un verre phosphoreux, on dispose une électrode-porte P-^ sur la pellicule 9 d'oxyde de silicium, on forme une électrode source S et une électrode drain û sur chacune 30 ues régions 7 et 8 de type N formées par diffusion, ce qui réalise un transistor à effet de champ MOS. Dans ce transistor à effet de champ I-i0S, les surfaces monocristallines semi-conductrices dans lesquelles sont fermées les régions source et drain 7 et & ont respectivement des plans cris-tallins (100) et (111), comme le montre la figure 3(c). Comme précèdemrcent décrit, la pellicule d'oxyde de silicium sert à former des électrons à la surface du substrat semi-conducteur. La quantité d'électrons formée est environ 2 fois plus importante dans la plan (111) que dans le plan (100). Par conséquent, le ca-40 nal 13 inversé dans la conducticn de type N, est rendu irrégulier BAD OfflGWAL 71 03385 ° 2079185 ou non uniforme, c'est-à-dire que l'on augmente la densité eu l'épaisseur de la partie 14 du canal par rapport à l'autre partie 13 du canal. Un transistor à effet de champ MOS selon la figure 1 permet 5 d'obtenir pratiquement les mêmes caractéristiques qu'avec la disposition consistant à rendre le canal non uniforme en modifiant la densité d'impuretés comme dans la figure 3(a). On peut également, utiliser le mode de réalisation de la figure 2. Cette figure, montre un transistor à effet de champ MOS se-10 Ion l'invention, dans lequel on forme une couche 10 de type N simultanément avec la formation de la source et du drain dans une partie des couches semi-conductrices comportant une frontière de cristaux 6, et on fixe une couche métallique 11 à la surface de la couche 10 de type N si bien que les deux couches semi-conduc-15 trices 4 et 5 entre lesquelles est intercalée la frontière de cristaux sont raccordées électriquement de façon excellente, et on forme des pellicules isolantes sur les surfaces des couches semi-conductrices puis on y dispose respectivement les électrodes porte P-^ et P^. Le principe de composition du canal de ce mode de 20 réalisation est exactement le même que dans le mode de réalisation illustré dans la figure 1. La figure 5 représente un autre mode de réalisation selon l'invention d'un transistor à effet de champ MOS comportant un substrat 51 de silicium de type P dont .la surface principale a un 25 plan (100), des régions 52 et 53 de type N formées par diffusion, par exemple par diffusion d'impuretés, une pellicule d'oxyde 54» des électrodes 55 et 56 en contact ohmique avec lesdites régions de diffusion 52 et 53 de type N, et une électrode porte 57• La région 52 de type N formée par diffusion est utilisée comme région 30 source, et la région 53 de type N formée par diffusion est utilisée comme région drain. Selon ce mode de réalisation, on forme un sillon 58 au voisinage de la région drain 53 placé entre les régions source et drain, et le siibstrat de silicium scus l'électrode porte 57 au voisinage 35 de la région drain 53 expose son plan (111) ce qui rend le canal non uniforme. On forme le sillon 58 en utilisant le principe de la différence d'attaque chimique selon l'orientation cristalline. Par exemple, on utilise un liquide d'attaque à base de potasse ou de soude 40 pour attaquer sélectivement le substrat 51 et former ainsi le 'M** M BÀD QfmmAL 71 03385 2079185 sil]OH . La figure b représente un autre mode de réalisation de l'invention, dans lequel T-^ représente un transistor à effet de champ M)S formé sur une couche 62 monocristalline ayant un plan (100) 5 à sa surface principale et Tg représente un trai sistor à effet de champ JkGS formé sur une couche 63 monccristalline ayant un plan (111) à sa surface principale. Comme décrit dans le mode de réalisation précédent, et Tg ont des tensions de seuil différentes Vg (tension de la porte 10 lorsque le courant commence à passer entre la source et le drain). En utilisant la différence de tension de seuil, il est possible d'obtenir une caractéristique courant de drain en fonction de la tension de porte ayant une faible pente, c'est-à-dire une caractéristique à distance, lorsqu'on raccorde en parallèle entre 15 eux les transistors à effet de champ MOS et ayant une structure appropriée. Dans le dispositif de circuit intégré à semi-conducteur utilisant de tels transistors à effet de champ MOS, la différence de tension de seuil entre eux permet d'obtenir la répartition appro-20 priée de la tension même lorsque les transistors à effet de champ MOS sont raccordés en cascade où la distribution de tension est inadéquate. La figure 7 représente une diode MOS selon 1'invention,comportant un substrat semi-conducteur 81 de type N, une couche semi-25 conductrice 82 de type N ayant un plan (100) à sa surface principale, une couche semi-conductrice 83 de type N ayant un plan (111) à sa surface principale, une pellicule isolante 84» et une électrode porte 85 formée sur la pellicule isolante 84. La caractéristique de tension (entre l'électrode porte 85 et 30 le substrat 81) en fonction de la capacité de cette diode est représentée dans la courbe C de la figure 8. Dans cette capacité, la caractéristique est la combinaison de la caractéristique électrique dans la couche semi-conductrice 82 par rapport à l'électrode porte 85 (à savoir la caractéristique 35 représentée par la courbe à de la figure 8) et de la caractéristique électrique de la couche semi-conductrice 53 par rapport à l'électrode porte 85 (à savoir la caractéristique représentée par la courbe B de la figure 8). La tension de chacune des courbes A et B lorsque la capacité commence à varier et la tension de cha-40 cune des courbes A et B lorsque la variation de la capacité cesse -JAWOWC U* BAD ORIGINAL 71 03385 2079185 sont différentes en raison de l'influence des électrons formés à la surface de la couche du semi-conducteur par la pellicule d'oxyde. Sur le dessin, les traits pleins des courbes A et B représentent la caractéristique de la capacité fonctionnant à une tension 5 de fréquence élevée et les traits discontinus correspondant à une fréquence suffisamment faible. Ce mode de réalisation apporte une diode MOS ou une capacité variable pouvant fonctionner dans une gamme étendue de variation de capacité et également dans une gamine de tension permettant des 10 variations de capacité importantes. La caractéristique de tension en fonction de la capacité de la diode .MOS constituée d'un substrat semi-conducteur unique et d'une pellicule isolante est essentiellement déterminée par la résistance spécifique du substrat et l'épaisseur de la pellicule isolante. Par conséquent, plus la 15 variation de capacité est importante, plus la gamme de variation de la tension de la capacité devient étroite. Dans l'art précédent, si on désire une gamme importante de variation de la tension de la capacité, la variation de capacité obtenue est inévitablement faible. 20 Dans le's modes de réalisation précédents, on utilise comme surface semi-conductrice les plans cristallins placés respectivement pratiquement parallèlement à un plan (100) et à un plan (111). On peut également utiliser d'autres plans cristallins ayant des effets mutuels différents de formation de canal. 25 L'invention s'applique à un élément semi-conducteur tel qu'un élément MIS comportant une matière isolante telle que du nitrure de silicium au lieu de silice pour réaliser la pellicule isolante de la région porte. Il va de soi que l'invention s'applique également à des dispositifs à circuit intégré comprenant un transistor 30 à effet de champ MOS. Il va de soi que la présente invention n'a été décrite et représentée qu'à titre purement explicatif mais nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. BAD ORIGINAL 10 15 20 25 30 35 40 . v-t* 71 03385 2079185 RE ysr'Di GÂTIONS 1 - Dispositif serai-conducteur caractérisé en ce qu'il est constitué d'une pellicule isolante formée sur une surface principale d'un substrat semi-conducteur, au mcins une électrode placée sur une partie de ladite pellicule isolante, ladite surface principale audit substrat semi-conducteur sous ladite électrode comportant une première région à surface monocristalline et une seconde région à surface monocristal] ine ayant un plan cristallin différent de celui de ladite première région de surface, et un dispositif appliquant une tension électrique à ladite électrode si bien que la densité des charges électriques fermée dans ladite première région de surface diffère de celle formée dans ladite seconde région de surface. Z - Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que ladite première région de surface est pratiquement parallèle à un plan (100) et ladite seconde région de surface est pratiquement parallèle à un plan (111). 3 - Lfispositif semi-conducteur selon la revendication , caractérisé en ce qu'il est constitué d'un substrat semi-conducteur ayant un type de conductivité, d'une paire de régions semi-conductrices ayant un type de conductivité opposé, fermée dans ledit substrat semi-conducteur, d'une pellicule isolante formée sur au moins la surface dudit substrat semi-conducteur entre lesdites régions semi-conductrices, d'une électrode placée sur ladite pellicule isolante, ladite surface dudit substrat semi-conducteur sous ladite électrode comportant une première région de surface monocristalline et une seconde région de surface ayant un plan cristallin différent de celui de ladite première région de surface, et un dispositif appliquant une tension électrique à ladite électrode. 4 - Dispositif semi-conducteur selon la revendication 3, caractérisé en ce que ladite première région de surface est pratiquement parallèle à un plan (100) et ladite seconde région de surface est pratiquement parallèle à un plan (111). 5 - Procédé de préparation d'un dispositif semi-conducteur, caractérisé en ce qu'il consiste à former une première couche semi-conductrice ayant un premier plan cristallin à sa surface principale sur une partie d'un substrat semi-conducteur ayant un second plan cristallin différent dudit premier plan cristallin, à réaliser la croissance épitaxiale d'une matière semi-conductrice BAD ORIGmAL 71 03385 2079185 pour former une seconde couche semi-conductrice ayant une surface principale pratiquement parallèle audit premier plan cristallin sur la surface principale de ladite première couche semi-conductrice et à former une troisième couche semi-conductrice ayant une 5 surface principale pratiquement parallèle audit second plan cristallin sur la surface exposée dudit substrat semi-conducteur, formant une pellicule isolante sur la surface principale desdites seconde et troisième couches semi-conductrices, et à placer une électrode sur ladite pellicule isolante pour couvrir au moins la 10 surface de la frontière desdites première et troisième couches semi-conductrices et leur voisinage. 6 - Procédé selon la revendication 5> caractérisé en ce que le premier plan cristallin est pratiquement parallèle à un plan (111) et ledit second plan cristallin est pratiquement parallèle à un 15 plan (100). 7 - Procédé de préparation d'un dispositif semi-conducteur, caractérisé en ce qu'on superpose une première couche semi-conductrice ayant un premier plan cristallin sur la surface d'un substrat semi-conducteur ayant un second plan cristallin différent 20 dudit premier plan cristallin, on enlève au moins une partie de ladite première couche semi-conductrice pour exposer ladite surface du substrat semi-conducteur qui lui est pratiquement parallèle, réalise la croissance épitaxiale d'une matière semi-conductrice pour former une seconde couche semi-conductrice ayant une 25 surface principale pratiquement parallèle audit premier plan cristallin à la surface de ladite première couche semi-conductrice et à former une troisième couche semi-conductrice ayant une surface principale pratiquement parallèle audit second plan cristallin sur la surface exposée dudit substrat semi-condûcteur, à former 30 une pellicule isolante sur la surface principale desdites seconde et troisième couches semi-conductrices, et à placer une électrode sur ladite pellicule isolante pour recouvrir au moins la surface de la frontière desdites seconde et troisième couches semi-conductrices et leur voisinage. 35 8 - Procédé selon la revendication 7» caractérisé en ce que ledit premier plan cristallin est pratiquement parallèle à un plan (111) et ledit second plan cristallin est pratiquement parallèle à un plan (100). 9 - Procédé de préparation d'un dispositif semi-conducteur, 40 caractérisé en ce qu'on réalise l'attaque chimique partielle'de 71 03385 2079185 la surface dfun substrat semi-conducteur pratiquement parallèle à un plan cristallin (100) pour former un sillon dans lequel une surface latérale est pratiquement parallèle à un plan cristallin (111) et une surface de fond est pratiquement parallèle au plan 5 cristallin (100), qu'on forme une paire de régions semi-conductrices ayant un type de conductivité inverse de celui du substrat semi-conducteur respectivement dans ladite surface du substrat semi-conducteur et dans ladite surface de fond, qu'on forme une pellicule isolante au moins sur ladite surface du substrat semi-10 conducteur et ladite surface latérale entre lesdites régions semi-conductrices, et à placer une électrode sur ladite pellicule isolante . 10 - Dispositif semi-conducteur caractérisé en ce qu'il est constitué d'un substrat semi-conducteur ayant ion type de conduc-15 tivité, d'une région surface dudit substrat semi-conducteur pratiquement parallèle à un plan cristallin (100), un sillon formé dans ledit substrat semi-conducteur au voisinage de ladite région en surface, et d'une surface inclinée dudit sillon étant pratiquement parallèle à un plan cristallin (111), une surface de fond 20 dudit sillon étant pratiquement parallèle à un plan cristallin (100), une paire de régions semi-conductrices ayant un type de conductivité inverse de celui dudit substrat semi-conducteur, formées respectivement dans ladite région en surface et au moins ladite surface de fond, d'une pellicule isolante foraiée sur au 25 moins ladite région en surface et ladite surface inclinée entre lesdites régions semi-conductrices, et qu'il comporte une couche formant électrode sur ladite pellicule isolante et un dispositif pour appliquer une tension électrique à ladite électrode, de telle sorte «que la densité des charges électriques formées dans la-30 dite surface inclinée diffère de celle formée dans ladite région en sur-face.