Brevet FR2092126A1 — publié le 19720121

La présente invention concerne un procédé de protection électrostatique d'appareils MOS, tels que par exemple des transistors MOS (TR-NOS) et les circuits intégrés MOS (CI-NOS) vis à vis des décharges à l'aide d'une structure MOS, qui est formée sur leur base et reliée parallèlement à leur entrée. On sait que les entrées à résistance particulièrement élevée des transistors MOS et des circuits intégrés NOS nécessitent une protection électrostatiquesxséciale vis à vis des tensions qui peuvent entraîner la rupture d'isolateurs sous l'électrode de commande. Cette protection est normalement réalisée à l'aide d'une diode Zener qui est intercalée entre l'entrée de l'appareil MOS et sa base reliée à la terre. Pour éviter les inconvénients d'une petite différence entre les tensions de rupture de la grille protégée de la diode Zener pour les bases à résistance élevée, on diminue normalement la tension de la diode, ce qui permet de former au-dessus de la jonction pn une zone comportant un oxyde mince recouvert de métal à potentiel zéro.Pour augmenter l'efficacité de la protection à l'aide d'une diode Zener, même en cas de générateurs accidentels de tension à faible résistance intérieure, on interpose entre l'entrée et la diode Zener une résistance de charge d'un ordre de grandeur de quelques kiloohms. Un inconvénient important du procédé de protection décrit réside dans l'accroissement de la surface comportant 11 oxyde mince. Cette surface est un facteur déterminant aussi pien pour le rendement lors de la fabrication des appareils MOS que pour leur sécurité de fonctionnement après fabrication . Cet inconvénient se fait tout particulièrement sentir dans les circuits intégrés MOS à stade avancé d'intégration dans lequel le nombre des grilles d'entrée protégées peut être important Un autre inconvénient de la protection par une diode réside dans le contrôle difficile de la tension de rupture de la diode ainsi que de sa résistance dynamique .Une chute trop importante de la tension de rupture provoque des perditances dans les entrées et l'accroissement de cette tension de rupture entraîne un risque de rupture de la porte ou grille #otégée. La pr sence d'un oxyde mince entre l'entrée et la terre provoque également un accroissement important de la capacité d'entrée de l'appareil protégé. les circuits intégrés MOS à stade avancé d'intégration sont, par leur nature, des structures homogènes qui ne se composent que de transistors MOS reliés directement les uns aux autres et fonctionnant dans des conditions différentes. L'utilisation de diodes Zener pour la protection implique l'introduction, dans les circuits intégrés, d'un élément actif qui est totalement différent des transistors MOS par ses caractéristiques et son mode de fonctionnement On connaît un perfectionnement du procédé de protection à l'aide d'une diode Zener dans lequel la diode est remplacée par une structure de transistor MOS normale avec une mince couche d'oxyde, dont la base, la source et la grille sont remplacées alors que le collecteur est relié à l'entrée protégée. Les avantages qui résultent de la grande surface de la mince couche d'oxyde demeurent. On connaît également un procédé de protection dans lequel l'accroissement de la surface de la mince couche d'oxyde est évitée dans les appareils, la formation d'un canal de conducteur étant utilisée entre deux zones de diffusion très proches l'une de l'autre, similaires aux zones de diffusion qui constituent la source et le collecteur de l'appareil protégé, ces zones de diffusion étant formées sur une base commune. Ce procédé ne peut toutefois pas être appliqué dans la pratique étant donné les importantes difficultés technologiques qui surviennent lors de la réalisation du très faible écartement nécessaire entre les zones de diffusion correspondantesde la structure de protection. La présente invention a pour but de créer un procédé technologique, susceptible d'être appliqué dans la pratique en vue de la protection électrostatique d'appareils MOS, dans lequel l'homogénéité des structures MOS protégées n'est pas détruite, et qui permet également de ne pas accroître la surface de la couche d'oxyde au silicium mince. Conformément à la présente invention, ce but est réalisé à l'aide d'une structure MOS qui est formée sur la base de l'appareil protégé (transistor ou circuit intégré MOS), qui constitue un transistor MOS modifié avec deux zones de diffusion représentant chacune la source et le collecteur et l'électrode métallique de commande (grille). le collecteur du transistor correspondant est relié à l'entrée protégée et simultanément à l'électrode protégée, et ceci par une surface de contact, alors que la source est reliée à la terre. L'oxyde d'épaisseur normale sert, dans ce cas, d'isolation entre l'électrode de commande et la base de silicium et est utilisé pour relier les différentes structures des appareils protégés. Bes procédés proposés pour la protection des entrées permet un calcul théorique facile et un projet a sé. Dans un proJet ou circuit de la protection proposée par un transistor MOS il est nécessaire de ne pas connaître seulement les paramètres fondamentaux technologiques qui sont donnés et constamment contrôlés au cours du procédé de production et utilisés pour la mise au point des appareils MOS protégés. L'invention sera mieux comprise et d'autres buts, caractéristiques et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre en se reportant aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels : - la figure 1 montre le schéma de montage électrique d'une protection électrostatique conforme à l'invention; - la figure 2 présente une réalisation topologique possible de la structure de protection à transistor MOS conforme à l'invention; et - la figure 5 une coupe selon I'axe A-ll du schéma topologique de la figure 2. La figure 1, on a désigné en R la résistance de charge p active, en ZT le transistor de protection et T le transistor protégés. L'électrode ue-commande du du transistor de protection ZT est reliée à son collecteur D1 et à -l'électrode de commande G du transistor MOS protégé T, alors que sa source S1 est connectée à la source reliée à la terre S de ce même transistor protégé. La résistance active de charge R est intercalée entre l'électrode p de commande G du transistor MOS protégé T et 11 électrode d'entrée E pour l'appareil protégé. La protection électrostatique conforme au procédé ~proposé peut également être réalisé sans résistance active Rp. Vin désigne le potentiel et l'électrode p in d'entrée E. V 1 =VG1 désigne le potentiel du collecteur D1 et p1 de la grille Gt du transistor de protection ZT. Les désignations des figures 2 et 3 sont les suivantes: On voit en 1 le collecteur, en 2 la source, qui constituent les zones de diffusion p+ qui sont formées sur la base de l'appareil protégé; en 3 l'léectrode de commande métallique, c'est-à-dire la grille; en 4 la surface de contact de la grille 3, en 4' une ouverture meftallisée; en 5 la base de silicium commune du transistor de protection et du transistor protégé, une couche d'oxyde de silicium d'épaisseur standard de l'appareil protégé et respectivement l'isolation de la grille 3. Comme lemontmnt les figures, la grille de métal G1 (3) du transistor de protection ZT est reliée au moyen d'une surface de contact 4 à la grille Gde l'appareil protégé T et de la résistance de décharge Rp, respectivement, de l'électrode d'entrée E, puis au moyen de l'ouverture métallisée 4' ménagée dans sa couche d'oxyde de protection au collecteur D, Da du transistor ZT. La grille 3 est alors isolée de la base de silicium commune 5 de l'appareil protégé T et du transistor de protection ZT par la couche d'oxyde de cilicium d'épaisseur standard 6 qui sert à établir la liaison entre les différentes structures dans le circuit intégré. Etant donné que la tension de seuil de l'oxyde 6 est de l'ordre de 30 à 40 V et parfois même inférieure, il se produit, en cas d'équilibre du potentiel VD1--V avec oetie t##isiai , une ouverture du transistor MOS de protection GT, un canal conducteur se formanten-dessous de la couche d'oxyde épaisse 6, entre le collecteur 1 et la source 2 qui est reliée à la terre et de cette manière branche en parallèle la grille G de l'appareil protégé T. Les procédés proposée assurent une protection extrêmement efficace, ce qui a été expérimentalement prouvé. Les indications contenues dans les tableaux ci-joint 1 et 2 indiquent l'efficacité de la protection proposée, VTT représentant la tension de seuil de la protection, et R1 la résistance interne du générateur d'impulsions de haute tension accidentelles Bien entendu, l'invention n'est nullement limitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons ,- si celles-ci sont exécutées selon l'esprit de l'invention. TABLEAU I : Vtt=40V, Rp + Ri 106# , a=2 : Vtt=40V, Rp + Ri=107 a=20 : : Vin (V) :VG1 (V) : Vin (V) : VG1 (V) : : 100 : 27 : 100 : 22 : : 200 : 29 . 1000 : 27 : 500 : 35 : 10000 : 42 : : 1000 : 42 : 100000 : 91 : : 10000 : 89 : : : : 100000 : 243 TABLEAU II : Vin=100V : : VG1 (V) : VG1 (V) : VG1 (V) : : 103 : 168 : 123 : 84 : : 104 : 108 : 93 : 75 : : 2.104 : 92 : 80 : 67 : 105 66 61 ~ 55 R E V E N D I C A T I O N 1 Procédé de protection électrostatique d'appareils MOS à l'aide d'une structure MOS qui est formée sur leur base et reliée parallèlement à leur entrée protégée, caractérisé en ce que pour la structure de protection MOS on utilise un transistor MOS modifié avec deux zones de diffusion ainsi qu'une électrode métallique de commande, l'une des zones de diffusion étant reliée à l'autre, alors que l'autre zone de diffusion est reliée à l'entrée protégée de l'appareil et à l'électrode de commande qui est également en liaison avec l'entrée protégëe par une surface de contact et est isolée de la base par l'oxyde de silicium d'épaisseur standard de l'appareil protégé