Brevet FR2077406A1 — publié le 19711022

On sait qu'un transistor comportant trois zones de conductivité alternées peut Être utilisé selon quatre méthodes différentes. Le choix de l'utilisation dépend des polarités respectives des deux jonctions. Comme il faut tenir compte des deux jonctions et que chacune d'elles peut être connectée soit 5 directement soit en inverse, le transistor peut fonctionner de quatre façons différentes. Dans le cas d'une utilisation normale, la jonction de l'émetteur est connectée en direct et la jonction du collecteur en inverse. Lorsque la polarité s'inverse, on obtient le mode de fonctionnement dit inverse qui, dans la plupart des cas, diffère considérablement du fonctionnement normal 10 en raison de la disposition asymétrique des zones du transistor: cependant, dans le cas d'un transistor à structure entièrement symétrique, on peut s'attendre à trouver les mfimes facteurs d'amplification pour les deux modes opératoires. Lorsque les deux jonctions sont connectées en direct, on utilise la 15 méthode dite de saturation. Oans le cas de la quatrième méthode d'utilisation, les deux jonctions sont non conductrices et le transistor n'est pas traversé par un courant très élevé avec une telle polarité. La présente invention ' porte sur une structure de transistor monolithique qui, en mode d'utilisation inverse, où la jonction collecteur-base émet des porteurs minoritaires recueil-20 lis par la jonction émetteur-base, ne présente qu'un faible facteur d'amplification. Depuis l'apparition de la technologie des circuits intégrés, les structures à émetteurs multiples, particulièrement les circuits logiques et les mémoires intégrées à semi-conducteurs, autrement dit les transistors comportant au minimum deux émetteurs, ont pris une certaine importance. Avec 25 cas structures de transistors, particulièrement lorsqu'elles sont utilisées dans les circuits monolithiques, il faut à présent tenir compte du fait qu'entre les zones non entièrement découplées des éléments actifs planaires du circuit, des effets d'alternance se produisent, qui entraînent des phénomènes parasites et qui dans certains cas affectent considérablement le fonctionnement des 30 circuits. Dans le cas de ces circuits monolithiques en particulier, l'amplification du courant inverse précédemment évoquée peut souvent se traduire par des perturbations, et des tentatives ont été faites dans le domaine de la technologie des semiconducteurs, pour trouver des moyens de ramener cette amplification 35 inverse à un degré négligeable. Il est à présent évident qu'en principe, par des traitements il est possible de réduire le facteur d'amplification de courant inverse, mais dans la plupart des cas, cette réduction est source de difficultés, dues en partie au fait qu'il peut Stre souhaitable d'obtenir dans certaines sections du circuit monolithique, un facteur d'amplification 40 faible, et dans d'autres sections un facteur d'amplification élevé. 70 45292 2 2077406 L'amplification inverse qui est, dans la plupart des cas, perturbatrice, se produit par exemple avec les structures de transistors à émetteurs multiples toujours dans les cas où un au moins des transistors individuels fonctionne avec un degré de saturation élevé, et cela s'applique aux circuits logiques 2 2 5 appeles T L. Ces circuits T L sont utilisés de préférence dans les décodeurs pour circuits monolithiques, en raison de leurs faibles dimensions. Ces circuits nécessitent donc aussi une faible amplification du courant inverse. La méthode précédemment décrite pour influer sur l'amplification du courant d'une structure de transistor incluse dans un circuit monolithique 10 a recours à des moyens plus adéquats et relève des processus monolithiques. Cependant, la gamme de processus possibles est assez réduite car dans presque tous les cas il faut prendre en considération la quantité de facteurs en opposition partielle les uns aux autres et faire des compromis. La présente invention concerne donc le problème de réduire le facteur 15 d'amplification de courant inverse des transistors intégrés dans des circuits monolithiques, sans avoir à tenir compte des conditions supplémentaires inhérentes au processus monolithique. Le problème posé a été résolu grâce à l'invention, par une méthode permettant sur le plan général d'élargir la structure de commutation, par addi-20 tion d'un nouvel élément de circuit, et par un choix judicieux des dimensions des circuits qui sont légèrement plus complexes, et de ce fait ont des paramètres plus variables. UnB structure de transistor monolithique à facteur d'amplification de courant inverse réduit se caractérise par le fait que le schéma de son circuit 25 supplémentaire comporte, en parallèle à la jonction base-collecteur d'un transistor principal dont les zones sont ordonnées selon une séquence déterminée, la jonction émetteur base d'un transistor auxiliaire dont les zones sont ordonnées dans la séquence opposée à la première» ainsi le courant de base contrôlant de façon inverse le transistor principal s'écoule substantiel-30 lement à travers la jonction émetteur base du transistor auxiliaire. Dn trouvera ci-après une description détaillée, de l'invention illustrée par les dessins suivants: La figure 1 représente un schéma de circuit auxiliaire composé de deux transistors discrets, prévu pour une structure de transistors monolithique 35 à facteur d'amplification inverse réduit, conformément aux principes de l'invention. La figure 2 représente un premier mode de réalisation du circuit auxiliaire représenté à la figure 1 en technologie planaire. La figure 3 illustre un autre mode de réalisation du. circuit auxiliaire 80 dont le schéma est représenté à la figure 1, et où la zone du collecteur 70 45292 3 2077406 du transistor auxiliaire contient entièrement la structure du transistor principal, et chevauche partiellement au moins la zone d'isolement. La figure 1 est un schéma du circuit auxiliaire illustrant l'idée directrice de l'invention. Le transistor principal T avBc sa séquence de zones 5 N+PN supposé dans l'ordre; émetteur, base et collecteur (E, B, C) est connecté au transistor auxiliaire T' dont la séquence de zones PNP est dans le m§me ordre CE'B'C'), de telle façon que la base B et le collecteur C du transistor principal présentent une connexion galvanique avec l'émetteur E' et la base B', dans l'ordre indiqué. Dans cette configuration représentant un fonction-10 nement en mode inverse le collecteur du transistor principal et la base du transistor auxiliaire, respectivement, sont connectés à la masse, l'émetteur du transistor principal est connecté à un potentiel positif et le collecteur du transistor auxiliaire est connecté à un potentiel auxiliaire négatif adéquat. Le contrOle en fonctionnement inverse, lorsque l'émission de porteurs 15 de charges est assurée par la jonction collecteur-base, est réalisé par l'intermédiaire de la base du transistor principal T, au moyen du courant de commande ID , qui, au point d'intersection K, est divisé en composants □ STT • I0. et I_,. Le signal I . commandant réellement le fonctionnement inverse Dl t Pl du transistor T y provoque le passage du courant amplifié 1^ issu de +V, 20 de sorte que l'on obtient le quotient: C1) 8. = I„ / Ia pour le facteur d'amplification inverse 6.. i i 1 Le circuit complet composé du transistor principal T et du transistor auxiliaire T', fournit cependant un factBur d'amplification de courant effectif qui diffère de et qui, dans la suite sura désigné par 6^ En 25 raison de la loi de Kirchhoff sur la division d'un courant appliqué au point d'intersection K, on obtient les équations suivantes: 3 » Ici = 1 Bff* XB eff. IBi + IE' ou, si l'on considère l'équation C1): B, i eff. Ipf T. E' 1 + i 30 Le quotient dans le dénominateur est toujours positif, et par consé- i quent: 6i eff. La combinaison de T et T' fournit donc toujours un facteur d'amplifica 70 45292 4 2077405 tion de courant (effectif) g ^ plus faible que le facteur d'amplification de. courant réBl ÉL fourni par T tout seul. H est. vrai que l'invention est baséë sur la possibilité précédemment décrite de réduire le facteur d'amplification de courant inverse par des mé~ 5 thodes de circuits essentiellement, mais seules la combinaison d'un transistor principal et d'un transistor auxiliaire dans le cadre de la technologie des circuits intégrés, ou l'inclusion commune de deux transistors dans des configurations de circuits monolithiques plus complexes offrent des avantages supplémentaires. Ces avantages sont constitués par une réduction considérable 10 de l'encombrement, par rapport aux configurations de circuits standard, et par le fait que, pour réaliser le transistor auxiliaire en circuits intégrés, aucune structure supplémentaire est requise si ce n'est une ouverture supplémentaire dans le masque de diffusion, car la zone de collecteur supplémentaire du transistor auxiliaire T' peut Être réalisée au cours de la même phase 15 de diffusion que la base B du transistor principal T. La figure 2 illustre une méthode pour obtenir le schéma de commutation supplémentaire de la figure 1 en technologie planaire ou en géométrie horizontale. Sur cette figure 2, on voit en plan, d'abord le transistor principal T constitué par la zone d'émetteur E incluse au centre de la zone de base à 20 conduction P, ladite zone d'émetteur ayant elle-même une conductivité de type N+. De plus, le transistor principal T est formé par la zone périphérique restante de conductivité l\l, représentant le collecteur du transistor principal, et qui comporta une zone de contact de conductivité N+. Puisque, comme l'indiquent les figures 1 et 2, la zone de la base et 25 la zone du collecteur du transistor T sont identiques à la zone de l'émetteur et de la base du transistor auxiliaire T', respectivement, la seuls caractéristique requise pour réaliser la configuration de circuit de la figure 1 en technologie planaire est une zone en forme de bande, de conductivité P, à l'intérieur de la région périphérique de la base. La bande correspond au 30 collecteur C' du transistor auxiliaire, et elle est représentée de façon appropriée par une ouverture supplémentaire dans le masque de diffusion réalisé au cours de la même phase de diffusion que la zone de base B de conductivité P du transistor principal T. La figure 3 représente un autre mode de réalisation de la configuration 35 de la figure 1 en structure monolithique, où le transistor auxiliaire T' ne requiert qu'un espace supplémentaire réduit, et dans des cas limite pas d'espace du tout.En ce qui concerne la topologie, ce mode de réalisation diffère de celui de la figure 2, seulement dans la mesure où la bande de conductivité P représentant le collecteur C' du. transistor T* a été étendue 40 et a pris la forme d'un anneau afin d'entourer la structure du transistor 70 45292 5 2077406 principal T comme pour l'encadrer. Tout comme pour la configuration de la figure 2, le transistor principal T est constitué par un émetteur E de conductivité N+ inclus au milieu de la zone de base B de conductivité P qui, à son tour, est placée à l'intérieur 5 de la zone de collecteur C de conductivité N comprenant la zone de contact dB conductivité N+. La structure d'Ensemble formée du transistor principal et du transistor auxiliaire est isolée par rapport à son environnemsnt, au moyen d'une zone tubulairs de conductivité P+. Grâca à un chevauchemsnt plus ou moins total 10 de la bande du collecteur C' du transistor auxiliaire, avec la zone d'isolement de conductivité P+, aucun espace supplémentaire n'est requis dans les cas limites pour la bande représsntant 1b collscteur. En outre, lorsqu'on réalisera la structure monolithique conformément aux indications de la figure 3, il conviendra de produire la zone de base 15 B du transistor principal T, et la zone de collscteur C' du transistor auxiliaire, ou la zons isolants I au cours d'uns seule et mSme opération de diffusion. Enfin, il convient de signaler que, malgré la structure.à quatre couches (NPNP), aucun effet de thyristance Cou Bffst SCR) n'est à craindre dans le système de l'invention, car le collecteur du transistor auxiliaire PNP a 20 une polarisation négative. Bien que l'on ait décrit dans ce qui précède st représenté sur le dsssin, las caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il Bst évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, 25 sans pour autant sortir du cadre de ladits invsntion. 70 45292 6 2077406 REVENDICATIONS 1.- Structura transistor monolithique ayant un facteur d'amplification de courant inverse réduit caractérisé en ce qu'en parallèle à la jonction collecteur-base dbn transistor principal avec une première séquence de zone est disposée la jonction émetteur-base d'un transistor auxiliaire avec la 5 séquence de zone opposée, la base du transistor principal étant connectée à l'émetteur du transistor auxiliaire de telle façon que le courant de base commandant le transistor principal s'écoule à travers la jonction base collecteur du transistor principal aussi bien qu'à travers la jonction émetteur base du transistor auxiliaire. 10 2.- Structure transistor monolithique en technologie planaire suivant la revendication 1 caractérisé en ce que le collecteur du transistor auxiliaire est diffusé dans la zone collecteur du transistor principal sous forme d'une bande conductrice de conductivité opposée à celle du collecteur du transistor principal de telle manière que la zone base du transistor principal cons- 15 titue l'émetteur du transistor auxiliaire et la zone collecteur du transistor principal constitue la zone base du transistor auxiliaire. 3.- Structure transistor monolithique suivant la revendication 2 caractérisée en ce que la bande conductrice formant ia zone collecteur du transistor auxiliaire s'étend sous forme d'anneau diffusé dans la zone collecteur du tran- 20 sistor principal de telle manière qu'elle entoure les zones émetteur et base du transistor principal. 4.- Structure transistor monolithique suivant la revendication 3 caractérisée en ce que la zone collecteur en forme d'anneau du transistor auxiliaire est munie d'une zone de contact pour connexion à un potentiel auxiliaire du 25 signe opposé à la conductivité de la zone collecteur. 5.- Structure transistor monolithique suivant la revendication 1, 3 ou 4 caractérisée en ce qu'elle est entourée d'une zone d'isolement fortement diffusée et que la zone collecteur du transistor auxiliaire entoure complètement le transistor principal et, au moins partiellement, se recouvre avec la zone 30 d'isolement. B.- Structure transistor monolithique suivant la revendication 5 caractérisée en ce que la distance entre la zone d'isolement et la zone de base du transistor principal a la mÊme valeur que pour une structure sans transistor auxi- 70 45292 7 2077405 liairs de telle façon qu'aucun espace supplémentaire n'est nécessaire pour la zone collecteur du transistor auxiliaire. 7.- Structure transistor monolithique suivant l'une des revendications 2, 3, 4, 5 ou B caractérisé en ce que la zone collecteur du transistor auxiliaire, la zone de la base du transistor principal et la zone d'isolement sont réalisées au cours de la mSme étape de diffusion.