Brevet FR2085889A1 — publié le 19711231

La présente invention concerne une méthode de conversion de signal analogique en signal digital simultané, et un circuit permettant la mise en oeuvre de cette méthode. Il faut insister tout particulièrement sur le fait que les signaux sont réellement simultanés. Cela veut dire que la représentation digitale 5 complète de n'importe quel signal analogique est immédiatement disponible pour une utilisation éventuelle. La représentation analogique est un mode naturel d'évaluation des processus technologiques. L'objectif est de recueillir les données qui subiront ensuite d'autres traitements. Cependant, pour tirer le meilleur parti de ces données on 10 les traite le plus souvent sous une forme digitale. Aussi est-il vraiment indispensable de trouver des méthodes de conversion analogiqueïdigital. Les cas d'utilisation possibles de cette conversion analogique-digitale sont innombrables. Les convertisseurs analogique-digital se retrouvent partout en électronique. Ils sont nécessaires en particulier lorsqu'on ne peut utiliser les informations 15 obtenues que de façon indirecte. La plupart des applications concernent la commande de processus, le traitement de l'information et les transmissions. Dans la plupart des méthodes de conversion analogique-digitale connues, les valeurs analogiques sont échantillonnées à des périodes déterminées et mémorisées. Les valeurs d'échantillonnage mémorisées sont ensuite évaluées de façon répétitive, 20 notamment par comparaison avec des valeurs de référence, ce qui permet d'obtenir les valeurs digitales correctes. Les données digitales peuvent être utilisées soit directement, soit après mémorisation temporaire. Comme chaque échantillon doit être soumis à une procédure de mesure, une vitesse de fonctionnement élevée est souhaitable pour les applications analogi-25 ques à larges bandes. Chacune des étapes opérationnelles des techniques antérieures était réalisée avec plusieurs dispositifs électroniques différents. On sait par expérience que les éléments actifs, notamment les amplificateurs, les convertisseurs d'impédance, les circuits de réaction ont contribué à limiter sensiblement la vi-30 tesse opératoire des convertisseurs analogique digital. C'est pourquoi il importe que le nombre d'éléments actifs soit réduit au minimum, si l'on veut obtenir des vitesses opératoires élevées, et il est souhaitable d'utiliser les dispositifs actifs les plus rapides qui soient disponibles. Dans le même temps, il faut déterminer si la procédure de conversion est adaptée à un mode de fonction-35 nement rapide. Le choix d'une procédure qui générerait par exemple simultanément tous les chiffres pour une seule valeur analogique serait très judicieux. Dans ce cas, il doit y avoir normalement autantde comparateurs qu'il y a d'opérations de quantification. En conséquence, il faut utiliser un volume important de circuits ce qui nuit à l'économie de l'opération. Moins les étapes consti-40 tuant le processus de conversion analogique digitale seront nombreuses, plus 71 10276 2 2085889 la rapidité de la procédure sera élévée. De même, la qualité des résultats obtenus dépend de la nature et du nonrtbre d'éléments de circuits utilisés. L'emploi de circuits simples avec un nombre minimum d'éléments actifs tendra à assurer une haute précision au fonctionnement. Ainsi pourra-t-on éviter les retards 5 indésirables. Les méthodes et les circuits utilisés antérieurement pour la conversion analogique-digitale ne réussissaient guère à résoudre les problèmes ni à éviter les difficultés signalées. La présente invention porte .donc sur une méthode qui permet de convertir sans délai, les signaux analogiques en signaux digitaux. En conséquence, les 10 signaux digitaux apparaissent en même temps que les signaux analogiques, comme on l'a précédemment souligné. La méthode de l'invention a également pour objet de générer une représentation digitale complète sans décaler les bits uniques. Ainsi, lorsqu'une valeur binaire de trois caractères par exemple, est générée, ces trois caractères qui constituent l'expression tout entière sont disponibles 15 en parallèle à la place du signal analogique. L'objet de la configuration proposée est d'appliquer cette méthode de conversion, au traitement des signaux analogiques à large bande en raison de la simplicité des circuits et du choix judicieux de leurs éléments. Un convertisseur analogique-digital réalisé conformément aux principes de l'invention est 20 capable de traiter un volume considérable d'informations, et notamment des signaux vocaux et vidéo. La simplicité du mode de réalisation permet d'éviter l'emploi d'éléments critiques et rend possible la fabrication du dispositif sous la forme d'un circuit intégré. Les objectifs principaux de cette réalisation sont: la fiabilité, 25 la stabilité, la cohérence et un faible prix de revient en un mot: l'économie. Les objets de l'invention ont été atteints avec une méthode de conversion aux caractéristiques suivantes: génération d'une échelle électrique de n pas pour évaluer les amplitudes des signaux analogiques; 30 mesure de ces amplitudes en les comparant avec l'échelle électrique> à tout instant au cours des mesures, le dépassement du pas le plus élevé de cette échelle est indiqué par un signal. La configuration de circuit nécessaire à la mise en oeuvre de cette méthode comprend au moins Cn-1) paires de diodes connectées en parallèle et de pola-35 rité opposée (à chacune de ces paires est appliquée un courant constant calibré afin de générer l'échelle électrique échelonnée) et au moins un commutateur électronique pour chacun des pas de l'échelle, répondant à la différence de potentiel entre les bornes d'une paire de diodes, et contrôlant la représentation digitale des valeurs mesurées. 40 On trouvera ci-après une description plus détaillée de l'invention et de 71 10276 3 2085889 ses modes de réalisation» en référence aux dessins annexes à ce texte. La figura 1a représente la connexion série de paires de diodes pour générer une échelle de tension à huit pas la figure 1b illustre la distribution de tension obtenue avec le circuit 5 de la figure 1a lorsque le courant analogique I est égal à zéro; S La figure 1c représente une autre distribution de tension» lorsque le courant analogique I a une valeur comprise entre 5 I et 6 Ini 3 0 0 La figure 2 est un premier mode de réalisation de convertisseur analogique 3 digital possédant des commutateurs à transistors pour indiquer 2 étapes de 10 quantification et une matrice pour le codage binaire de cette indication; la figure 3 représente un circuit d'indication amélioré avec réaction de la sortie de l'indicateur au courant calibré IQ appliqué au noeud correspondant de la rangée des paires de diodes ; la figure. 4 illustre enfin un second mode de réalisation de convertisseur 15 analogique digital utilisant des paires uniques de diodes pour éliminer les dif férences de potentiel importantes entre les extrémités d'une longue rangée de ces paires de diodes. La figure 1a représente huit paires de diodes. Les deux diodes d'une des paires sont connectées en parallèle, et sens opposés. Toutes les paires connec-20 tées en série forment une rangée dont l'extrémité gauche est au potentiel de la masse. Des liaisons partant d'un conducteur de tension + U aboutissent à DP chaque noeud de la rangée de paires de diodes. Chacune de ces liaisons comprend une source de courant constant S qui applique un courant 1^ à l'un des noeuds de la chaîne de diodes. Le dernier noeud 25 d'une pairs de diodes à l'extrémité droite de la rangée est connecté non seulement à une source de courant constant S mais aussi à une seconde liaison par laquelle le circuit délivre un courant I . 3 La figure 1b illustre la distribution de la tension sur la rangée de paires de diodes. Ce schéma est valable pour l'état de repos, c'est à dire lorsque 30 le courant I est égal à zéro. Les huit courants I_ fournis par la source de 3 U courant constant S circulent vers la connexion de masse gauche, chacun traversant au moins une paire de diodes. Etant donné le sens des diodes, une seule diode de chaque paire conduit le courant électrique. Entre les électrodes de n'importe quelle diode traversée par le courant, une tension est dévelop-35 pée. Dans le cas présent, le noeud è droite de chaque paire de diodes est à un niveau de tension augmenté de UQ par rapport à la tension du noeud du côté gauche. Ainsi, la tension échelonnée représentée sur le schéma de la figure 1b est-elle générée, et chaque pas de tsnsion correspond à la différence de ten sion Up entre les noeuds d'une paire de diodes. 40 La figure 1c représente une distribution de tension 1s long de la même ran 71 10276 « 2085889 gée de paires de diodes, lorsque le courant I est différent de zéro. On suppo- â sera que la valeur du courant I est comprise entre 5 I_ et 6 I_. Ce diagramme a 0 0 de tension échelonnée se trouve donc conplètement modifié. Jusqu'ici la tension s'abaissait de façon uniforme et par pas depuis l'extrémité droite de la rangée 5 jusqu'à l'extrémité gauche où elle atteignait le potentiel de la masse. A présent, le troisième noeud, entre la troisième et la quatrième paire de diodes à partir de l'extrémité de la rangée qui est au potentiel de la masse atteint le niveau de potentiel relatif le plus élevé. A partir de ce point à droite, la tension s'abaisse de nouveau par pas de UQ pour chaque paire de diodes, puisque 10 le sans du courant a été inversé. Lorsque I atteint une valeur supérieure à â 5 IQ, les courants de 5 sources de courant constant S et même d'une partie d'une sixième doivent circuler en direction de la droite. C'est pourquoi, dans cette partie de la rangée de paires de diodes, l'autre diode de chaque paire, selon un sens, conduira le courant. La tension s'abaisse vers la droite jusqu'à la 15 fin de la rangée où elle atteint une valeur qui est de 2 UQ au dessous du zéro ou potentiel de la masse. La forme du diagramme de la tension échelonnée dépend de la valeur du courant 1 . Cette valeur est indiquée par la position du noeud dont le potentiel â relatif est le plus élevé. Si le courant I a une valeur supérieure à 8 I , le â 0 20 début de la rangée à gauche, dont le noeud est à la masse sera en même temps, le point de potentiel relatif le plus élevé. Tous les noeuds à droite à partir ds ce point jusqu'à la fin de la rangée ont une tension qui est inférieure d'un nombre de U^ qui est fonction de la distance mesurée à partir du début de la rangée. C'est pourquoi, le comportement de ce circuit est indicatif de la valeur 25 du courant I , et l'on dispose pour cette mesure d'une échelle de huit pas. Si a le courant I varie par rapport à un signal analogique, l'indication à l'inté-s rieur de ces huit pas sera également proportionnelle au signal analogique. En fait, une indication sera fournie sans retard, car elle dépend uniquement du temps de réaction du courant alimentant les éléments de circuit utilisés. Un 30 résultat est obtenu dès qu'un signal analogique est appliqué. Il convient de noter que l'on peut choisir n'importe quel nombre de paires de diodes pour composer la rangée. Le comportement du circuit ne dépend pas du nombre d'étages qui le constituent. La figure 2 représente la même rangée de paires de diodes. A ce circuit 35 ont été ajoutés des transistors de commutation T^, une source de courant constant S qui fournit un courant I à ces transistors de commutation, et une ma-c c trice de codage 10 servant à convertir les résultats indiqués en informations binaires. Chacun de ces transistors a sa base connectée à un noeud de la rangée de diodes. Ainsi, il y a donc autant de transistors qu'il y a de paires de dio-40 des. L'émetteur de chaque transistor ^1 est connecté à une ligne commune et à 71 10276 5 2085889 une borne de la source de courant constant S . L'autre borne de cette source c est reliée à une tension d'alimentation -Uno. Les collecteurs des transistors □□ sont reliés respectivement à une charge R distincte, et à travers cette char ge à un bus de tension d'alimentation +U_n. Le collecteur du dernier transistor □O 5 fait exception, et la base de ce transistor est en contact avec le dernier neoud, à droite de la rangée de diodes. Ce dernier collecteur est relié directement à la tension d'alimentation +U sans résistance de charge. □□ La matrice de codage 10 est une matrice de diodes d'un type connu. Il n'y a pas de restriction au choix de ce type. Si on le désire, on pourra utiliser 10 un autre type approprié de matrice ou de codeur. Dans la présente configuration de circuit, les collecteurs des transistors de commutation représentent les conducteurs des colonnes de la matrice. Ici encore le dernier transistor de corn mutation à droite de la rangée fait exception. Le conducteur du collecteur de ce transistor n"*est pas associé à la matrice comme le sont les conducteurs des 15 collecteurs des sept premiers transistors. La matrice représentée a trois rangées et donc trois lignes de sortie. A des points de croisement des rangées et des colonnes sélectionnés, des diodes sont introduites entre les conducteurs correspondants. Sur la matrice représentée, les diodes sont réparties d'une façon telle que les signaux apparaissant à la sortie représentent le code binaire 20 commun. Il est possible également de sélectionner n'importe quelle distribution de diodes aboutissant à n'importe quel code souhaité. La configuration de circuit de la figure 2 fonctionne de la manière suivan te: lorsqu'un courant analogique I est appliqué, une distribution de tension 3 échelonnée s'établit le long de la rangée de paires de diodes comme indiqué en 25 référence à l'examen des figures 1a à c. L'un des noeuds compris entre les diodes D aura le potentiel le plus élevé de la rangée. Le transistor de commutation dont la base est connectée à ce noeud, portera alors le courant I en provenan- C ce de la source de courant constant S^. Par conséquent, la jonction base-émetteur de ce transistor créera une chute de tension du mime ordre de grandeur que 30 la chute de tension observée aux bornes de l'une des diodes D. Comme tous les émetteurs des transistors sont reliés entre eux et qu'ils ont la même tension, les conditions de la tension base-émetteur créées pour tous les autres transistors les conduisent à un état de blocage. Normalement, le transistor de commutation ayant le potentiel de base le plus élevé portera tout le courant Ic 35 Le circuit de la diode n'a pas de caractéristique de résistance négative, et par conséquent, dans une zone limitéed'ambiguïté, le courant ^pourra circuler à travers deux transistors de commutation adjacents. Ainsi, la possibilité d'erreur d'indication correspond à la valeur d'un pas. Si l'on sélectionne une matrice de codage utilisant le code "Gray" par exemple, au lieu du code binaire 40 commun, l'erreur n'excédera jamais un pas. 71 10276 6 2085889 L'un des transistors de commutation transporte un courant comme indiqué précédemment, qui est fonction de l'amplitude du courant analogique I . L'ampli- â tude du courant analogique qui est fonction du temps devient de cette façon une fonction de position. Le courant I traversant l'un des conducteurs du collec- c 5 teur représente un signal d'entrée appliqué à la matrice de codage 10. Comme indiqué sur la figure 2, ce signal sera transformé en une représentation digitale binaire. Les détails de ce processus de conversion n'ont pas d'importance, et ne seront pas évoqués ici. Oans la configuration de circuit représentée, rien n'est prévu pour la mémorisation des signaux. Aussi, l'indication digitale cor-10 respondant à un signal analogique peut-elle changer continuellement. Pour utiliser ultérieurement la représentation digitale fournie par le convertisseur, il faudra générer des impulsions. Cette génération peut être réalisée de trois façons : 1.- Chacune des sorties digitales de la matrice est envoyée à une porte ET 15 qui est conditionnée périodiquement par des impulsions d'échantillonnage. 2.- La source de courant constant S qui fournit le courant I aux transis- c c tors de commutation T^ est découpée à la cadence des impulsions d'échantillonnage. 3.- Le signal analogique est échantillonné à la cadence des impulsions d'échantillonnage et les échantillons sont appliqués à l'entrée analogique du con- 20 vertisseur. Dans les cas 1 et 2, le convertisseur analogique digital doit être réalisé pour une bande passante adaptée à celle du signal analogique. Mais, dans le cas 3, il faut une bande passante qui convienne à la gamme de fréquence des signaux digitaux, qui est plus large. 25 II a déjà été expliqué que le circuit détecteur de niveaux d'échelle à graduations, présente en condition de commutation, une zone limitée d'arribiguï-té. Cet inconvénient peut être compensé par l'utilisation d'un circuit dont on trouve une illustration à la figure 3. L'utilisation d'une réaction avec le circuit détecteur de niveau introduit une caractéristique de résistance négative 30 qui fait disparaître cette zone d'ambiguïté. Le circuit ne montre qu'une partie seulement d'une configuration semblable à celle de la figure 2. Sur les deux schémas, les éléments de circuits identiques acomplissant les mêmes fonctions portant les mêmes références alphabétiques ou numériques. La figure 3 représente trois paires de diodes D d'une même rangée. Une 35 flèche U^ indique le sens de la chute de tension aux bornes des diodes. Chacun des noeuds compris entre les paires de diodes est connecté, d'une part à la base d'un transistor de commutation T^ , et d'autre part au collecteur d'un autre transistor Le conducteur de l'émetteur de chaque transistor T^ est connecté en série avec une résistance R,_, et la tension d'alimentation positive + UD_. E Du 40 D'un second bus d'alimentation, dont la tension est inférieure à +UQB d'une va- 71 10276 7 2085889 leur IL, partant deux résistances Rn et R„ connectées en série, au collecteur C DU de chaque transistor T„. La jonction entre les résistances R„ et R„ est connec- i B C tée à la base du transistor T associés au noeud corrsspondant. Une autre liaison partant du conducteur de collecteur de chaque transistor aboutit à la 5 matrice de codage où elle devient un conducteur de colonne. Ici encore, les conducteurs des émetteurs de tous les transistors sont connectés an commun à une souree de courant constant S fournissant un courant I . c c Le circuit de la figure 3 fonctionne de la manière suivante: Chaque transistor T avec ses résistances associées R_ et R forme une source de courant ill LJ 10 délivrant un courant 1^ au cours de son état de repos, à un noeud compris entre deux paires de diodes. La résistance R_, est la résistance de la base d'un tran- D sistor T2» et en association avec une résistance Rç forme la résistance de charge d'un transistor connecté au noeud correspondant. Si comme le suggère la flèche Up, le premier noeud à gauche se trouve à un potentiel légèrement supé-15 rieur à celui du noeud qui se trouve immédiatement sur sa droite,'le transistor de commutation connecté au premier de ces noeuds transportera le courant Ic D trfile de ce fait le transistor qui lui est associé, de telle sorte que le courant 1^ du collecteur se trouve augmenté de la valeur AIQ. Les deux formules 20 ci-dessous expliquent la relation qui vient d'être exposée: I ~ ^ t AT ~ Ic "B' o ~ et o ~ Ô E RE 25 Le courant de valeur la plus élevée est fourni au noeud compris entre deux paires de diodes renforce l'effet obtenu par l'application à ce point d'une tension plus élevée, et évite le dédoublement du courant Ic à travers deux transistors de commutation adjacents. Le convertisseur analogique-digital représenté aux figures 2 et 3 peut être réalisé avec des éléments de circuits bipolaires ou unipolaires. L'utili-30 sation de diodes Schottky et de transistors à effet de champ Schottky procure deux avantages. Tout d'abord, la rangée de paires de diodes connectées en série à une bande passante plus large, car les diodes Schottky ne présentant pas d'effet de mémorisation de porteurs. Ensuite, au cours de la détection de niveau dans un circuit semblable à celui de la figure 2, on obtient un gain plus éle-35 vé car 1'impédance d'entrée d'un transistor à effet de champ Schottky est beaucoup plus élevée que l'impédance d'entrée d'un transistor bipolaire. En conséquence, pendant le fonctionnement de es circuitla zone d'ambiguïté de détection de niveau dont il a déjà été question, est beaucoup plus limitée, et la probabilité d'erreurs demeure assez faible. Il ne fait pas de doute que l'on 40 peut trouver d'autres configurations de circuits ayant des propriétés similai 71 10276 8 2085889 res à celles décrites en référence à la figure 3. Le mode de réalisation d'un convertisseur analogique digital conforme à la présente invention se caractérise essentiellement par la présence de paires de diodes connectées en série. Le nombre de paires de diodes utilisés corres-5 pond au nombre de pas, comme on l'a dit précédemment. Un signal analogique sera évalué en fonction du nonbre de ces pas et converti en une représentation digitale. Le nombre de pas dépend de la précision recherchée, précision qu'en princi— on pa/peut choisir de façon optionnelle. Dans la pratique, la limite supérieure est très vite atteinte parce que la présence d'un grand nombre de paires de dio-^ 10 des connectées en série provoque une chute de tension le long de la rangée, laquelle devient inapplicable dans les microcircuits utilisés aujourd'hui. La figure 4 représente donc le schéma du circuit d'un autre mode de réalisation de l'invention qui évite la connexion en série des paires de diodes et de ce fait la différence de potentiel élevée qui en résulte. 15 Ce circuit est décrit dans le cas des huit pas et il comprend huit paires de diodes. Les deux diodes de chaque paire sont connectées en parallèle et en sens opposés, et l'une des bornes est mise à la masse. Les bornes de la paire sont chacune reliée au conducteur de la base d'un transistor de commutation Tg. Les conducteurs des émetteurs de deux transistors T3 associés à une même paire 20 de diodes sont connectés en commun à une source de courant S qui délivre un c courant I , et dont l'autre borne est reliée à un bus d'alimentation de tension C -Un_ . Sur la figure 4 chaque paire de diodes est tracée verticalement au-des-□o sus des deux transistors de commutation T3 qui lui sont associés, huit combinaisons analogues sont disposées cfite à côte en parallèle. 25 Sur la figure 4, deux transistors de commutation T3 voisins qui ne sont pas associés à la même paire de diodes possèdent une ligne de collecteur commune qui aboutit à une matrice de codage non représentée. Cette partie du circuit qui n'est pas représentée, peut être disposée pour l'essentiel de la même façon que la partie inférieure de la figure 2. Aussi, dans les deux cas, y-a-t-il 30 sept conducteurs de collecteurs. Sur la figure 4, quatorze transistors de commutation T„, sur un total de seize, sont reliés à ces conducteurs de collecteurs. Le collecteur du premier et celui du dernier transistor de la rangée sont connectés chacun directement à la tension d'alimentation +U_D. La borne supé- □□ rieure de chaque paire de diodes qui n'est pas à la masse est reliée à deux 35 lignes supplémentaires, tout en étant en contact avec la base d'un transistor de commutation T„. Sur une des lignes, un courant étalonné est fourni à chaque paire de diodes et sur l'autre ligne circule un courant I proportionnel au signal analogique. Un courant est délivré à la première paire de diodes à droite, un courant 2 IQ est délivré à la seconde paire, et ainsi de suite jusqu* 40 à la huitième et dernière paire de diodes qui reçoit un courant égal à 8 IQ. 71 10276 g 2085889 Le circuit dont la configuration est représentée à la figure 4 fonctionne de la façon suivante. Alors que le signal analogique est égal à zéro, la borne supérieure de chaque paire de diodes présente une tension positive de +UD par rapport à la masse, car seul un courant égal à une ou plusieurs fois IQ est 5 délivré. Le transistor de commutation T"3 gauche d'une paire associée à une paire de diodes transporte un courant I , et chacune d9s sept lignes de collecteurs communes aboutissant à la matrice de codage transporte également un courant I . C La situation change lorsque le courant I est proprotionnel à un signal analo- S — gique différent de zéro. Comme précédemment, à la figure 1c, on suppose dans 10 ce circuit que Ig a une valeur comprise entre 5 IQ et 6 IQ. C'est pourquoi, la tension à la borne supérieure des cinq premières paires de diodes, de droite à gauche, a changé. Elle est maintenant de -UD par rapport à la masse, et le transistor de commutation gauche d'une paire associé à une paire de diodes ne porte plus le çourant I , contrairement au transistor de droite. En ce qui con- C 15 cerne les trois dernières paires de diodes et leurs transistors de commutation, les choses demeurent inchangées. L'effet du changement de conditions est perceptible lorsqu'on observe le courant qui circule dans les sept lignes de collecteur communes des transistors de commutation. Les quatre premières et les deux dernières lignes, toujours en comptant de droite à gauche, continuent de trans-20 porter le courant 1^. La cinquième ligne, cependant, ne porte plus de courant et indique que l'amplitude du signal analogique atteint une valeur comprise entre le cinquième et le sixième pas. La valeur analogique a été de nouveau convertie en une fonction de position. Les explications précédentes portaient sur un convertisseur analogique-digi-25 tal capable de dournir de façon continue et simultanée les valeurs digitales d'un signal analogique donné. L'indication digitale n'est pas différée, ce qui veut dire qu'à tout instant on obtient un mot binaire complet. Le circuit décrit convient particulièrement au traitement des signaux à hautes fréquences, ce qui permet d'envisager une vaste gamme d'applications. En raison de sa simpli-30 cité, ce convertisseur peut être réalisé sous la forme d'un circuit intégré, ce qui réduit considérablement les coûts de fabrication. Il faut également signaler que la présence d'un dispositif de codage n'est en aucun cas une nécessité. On peut par exemple obtenir une représentation digitale décimale directe par une disposition adéquate du nombre de convertisseurs 35 et d'étages de commutation requis. Pour un nombre n de pas de quantification, il faut au moins (n-1) étages de conversion. Cela vient du fait qu'un zéro à l'échelon digital le plus bas ne nécessite pas de circuits. En conséquence, sur les circuits des figures 1 et 2, on peut supprimer une paire de diodes, par exemple la première de la rangée qui est à la masse ainsi que la source de cou-40 rant constant S qui lui est associée. La masse sera connectée au noeud qui est 71 10276 10 2085889 déjà relié à la base du premier transistor de commutation . De même, à la figure 4, la paire de diodes à l'extrême gauche, les deux transistors de commutation qui lui sont associés et une source de courant constant Sc pourront également être supprimées. Les autres éléments du circuit demeurent inchangés. Bien que l'on ait décrit dans ce qui précède et représenté les caractéristiques essentielles de l'invention appliquée à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention . 71 10276 n 2085889 REVENDICATIONS 1.- Méthode de conversion d'un signal analogique en un signal digital simultané caractérisée en ce qu'elle comprend la génération d'une échelle élec-5 trique ayant n pas pour évaluer les amplitudes des signaux analogiques, ces amplitudes étant mesurées par comparaison avec l'échelle électrique, et la génération d'un signal indiquant le plus haut pas dépassé à chaque instant de la mesura. 10 2.- Méthode selon la revendication 1, caractérisée en ce qu'elle comprend la génération d'un courant proportionnel à l'amplitude du signal analogique, an ce que ce courant est comparé avec au moins un courant calibré définissant un pas de l'échelle électrique, pour mesurer l'amplitude du signal analogique, et en ce que chaque fois que le courant proportionnel à l'amplitude du signal 15 excède un pas, la polarité d'une tension développée à travers ce pas est inversée puis rétablie dans son premier sens lorsque le courant proportionnel à l'amplitude du signal analogique décroit au-dessous de ce pas. 3.- Méthode selon la revendication 2, caractérisée en ce que les inverseurs 20 de la polarité des tensions développées à travers les pas de l'échelle électrique sont évaluées pour générer un signal indicatif du fonctionnement du pas le plus élevé. 4.- Méthode selon la revendication 2, caractérisée en ce que le signal in-25 dicativ du franchissement du pas le plus élevé est utilisé pour accroître le courant calibré fourni au prochain pas supérieur d'un certain accroissement, ce qui permet de lever l'ambiguïté de la conversion. 5.- Circuit ds conversion mettant en oauvre la méthode selon la revendica-30 tion 1, caractérisé en ce que la génération de l'échelle électrique est obtenue par au moins Cn-13 paires de diodes connectées en parallèle mais de sens opposé à chacune desquelles est fourni un courant constant, et en ce qu'il comprend au moins un commutateur électronique associé à chaque pas de l'échelle électrique, sensible à la différence de potentiel aux bornes d'une paire de diodes 35 et commandant la représentation digitale des valeurs mesurées. 6.- Circuit de conversion selon la revendication 5, caractérisé en ce que les paires de diodes sont connectées en série, le début de la série ainsi obtenu étant relié à la masse, an ce qu'il comprend autant de sources de courant 40 constant qu'il y a ds paires de diodes» chacune ds ces sources étant reliée à 71 10276 12 2085889 l'un des noeuds entre les paires de diodes non mis à la masse et l'une d'entre elles étant reliée à la fin de la série de paires de diodes pour fournir un courant calibré, et ce ce qu'un conducteur supplémentaire est connecté à la fin de la série de paires de diodes pour fournir un courant proportionnel à 1'-5 amplitude du signal analogique. 7.- Circuit de conversion selon la revendication 5, caractérisé en ce que les commutations électroniques sont des transistors dont les bases sont respectivement reliées à un noeud d'une paire de diodes, et en ce que tous les émet- 10 teurs de ces transistors sont reliés entre eux et à une autre source de courant constant qui fournit un courant qui traverse le transistor ayant le plus grand potentiel de base. 8.- Circuit de conversion selon la revendication 7, caractérisé en ce qu'à 15 chaque transistor est associé un réseau de réaction relié à la source de courant constant et au même neoud que le transistor de telle sorte que le courant traversant un transistor accroisse le courant fourni par la source de courant constant d*un certain incrément. 20 3.- Circuit de conversion selon la revendication 5, caractérisé en ce que chaque paires de diodes a une de ses extrémités reliée à la masse et l'autre à un premier conducteur fournissant un courant calibré et à un second conducteur fournissant un courant proportionnel à l'amplitude du signal analogique. 25 10.- Circuit de conversion selon la revendication 5, caractérisé en ce que les commutateurs électroniques sont des transistors, en ce que chacun de ces transistors est relié à une borne d'une paire de diodes, en ce que les deux transistors associés à une paire de diodes sont reliés à une source de courant constant commune, et en ce qu'un transistor d'une paire de deux transistors 30 associée à une même paire de diodes et le transistor voisin d'une paire de deux transistors sont reliés à un conducteur commun qui transporte le courant fourni par cette source de courant constant à travers l'un ou l'autre de ces deux transistors. •