Brevet FR2080712A1 — publié le 19711119

La présente invention concerne généralement et à essentiellement pour objet, à titre de produit industriel nouveau, un dispositif perfectionné à semiconducteur ou analogue à grande tension électrique de claquage ou de disrupture à la jontion et 5 un procédé de fabrication, notamment par diffusion, de tels dispositifs à semiconducteur à caractéristiques ou propriétés électriques améliorées. L'invention se rapporte également aux diverses applications et utilisations résultant de la mise en oeuvre d'un tel dispositif et/ou procédé de fabrication ainsi 10 qu'aux systèmes, ensembles, appareils, circuits électriques et électroniques, équipements et installations pourvus de tels dispositifs. Auparavant, il était courant de fabriquer uxl certain nombre de dispositifs à semiconducteur à partir d'une pastille ou 15 plaquette unique de type P. Dans beaucoup de dispositifs, une impureté de type N est diffusée dans une face entière de la plaquette ou pastille, en formant ainsi une jonction P-N adjacente à la face. Ce procédé opératoire est communément utilisé avec des transistors de puissance où une impureté N+ est 20 diffusée dans une face d'une p-laqueirte de type F pour former les régions de collecteur et constituer une jonction N+/P avec les régions de base des transistors. Une impureté N+ est également diffusée dans la face opposée de la plaquette pour former des régions d'émetteur. Ensuite la plaquette subit un traçage ou 25 trusquinage et est cassée ou brisée pour former les transistors individuels. Dans ces transistors, la région de collecteur N+ s'étend en travers de la surface inférieure entière du transistor et la jonction collecteur-base est exposée sur la périphérie de la plaquette ou du morceau formanttransistor individuel. En 30 exposant la jonction ccllecteur-base à la surface périphérique du transistor, un certain nombre de problèmes est créé.L'opération de traçage ou de trusquinage et de rupture à pour résultat une surface déchiquetée, dentelée, ébréchée ou aux arêtes vives et rugueuse en comparaison avec les grandes surfaces du transistor et 35 provoque la formation d'un certain nombre de microfissures sur la surface et à travers la jonction collecteur-base.Il en résulte que la jonction collecteur-base est enclin à présenter une forte 1 71 04101 2 2080712 fuite de polarisation inverse qui affecte le claquage ou la disrupture électrique de manière à produire des caractéristiques électriques fluctuantes ou instables. Certains transistors de puissance, appartenant-à l'état 5 antérieurement connu de la technique, ont la jonction collecteur-base prolongée jusqu'à la surface d'"émetteur" de ces dispositifs. Ceci- a été obtenu en effectuant une diffusion N+ supplémentaire sur la face d'"émetteur" de la plaquette autour de la périphérie des dispositifs. En particulier, une impureté F+ est diffusée à 10 travers la périphérie de la région de base et dans la région de collecteur ÏT+ située en dessous., en étendant ainsi la jonction collecteur-base ÏÏ+/P jusqu'à la face d'"émetteur" de la plaquette. Ce procédé opératoire présénte cependant ijui certain nombre de graves défauts, imperfections ou insuffisances tels qu'illustrés et 15 discutés davantage ci-après. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement à la lecture de la description explicative qui va suivre en s e reportant au dessin schématique annexé, donné uniquement à titre 20 d'exemple illustrant un mode de réalisation de l'invention et dans lequel : - la figure 1 représente une vue en coupe transversale d'un transistor de la technique antérieure ; - les figures 2 à 7 sont des vues en coupe transversale d'un 25 dispositif à semiconducteur de lg. présente invention à divers stades ou étapes de fabrication ; et - la figure 8 est un graphique représentant, dans .un système de coordonnées semi-logarithmiques, la variation des concentrations d'agent dopant de collecteur et de base (portées en ordonnées) 30 en fonction de la profondeur ou distance à la surface de collecteur (portée en abscisses en millipouces anglais) d'un transistor conforme à la présente invention. La figure 1 représente une vue en coupe transversale d'un transistor de la technique antérieure avec sa jonction collecteur-35 base étendue ou prolongée jusqu'à la face d'"émetteur" du dispositif. Le transistor est fabriqué dans une pastille ou plaquette de semiconducteur typique 1 de conductivité du type P 71 04101 3 2080712 et comporte respectivement des première et seconde faces 2 et 3. Le transistor comprend une région d'émetteur 4 de type N+, une région de base 5 de type P et une région de collecteur 6 et 7 du type N+. Comme cela a été mentionné ci-dessus dans la 5 discussion des transistors de la technique antérieure, la portion périphérique 7 de la région de collecteur est diffusée à partir de la seconde face 3 ou face d'"émetteur" du dispositif à travers la périphérie de la région de base 5 de type P et dans l'autre portion de la région de collecteur 6. Ainsi la jonction P-H 10 collecteur-base 8 est étendue ou prolongée jusqu'à la face d'"émetteur" 3 du dispositif. Ce transistor présente cependant un certain nombre de défauts sérieux de traitement opératoire et de caractéristiques électriques résultantes. Tout d'abord, la portion périphérique 7 de la région de 15 collecteur est difficile à fabriquer et nécessite un ensemble-compliqué d'étapes ou de phases de masquage et de diffusion. La partie de la surface 3 de la région de base 5, où la portion périphérique 7 est à diffuser à travers celle-ci, doit tout d'abord être attaquée chimiquement jusqu'à une profondeur 20 importante. Ceci est dû au fait que l'impureté de collecteur N+ doit d'abord être diffusée à travers la région de base 5 de type P et dans la région de eolleotsur N+ sans que la région d'émetteur 4 de type H+ diffuse égalemeii"; à travers " : région de base 5- Autrement, l'émetteur 4 sera court-circuité au collecteur 25 6. Ainsi un fossé périphérique 9 doit être creusé par attaque chimique jusqu'à une profondeur plus grande que l'épaisseur de la portion de la région de base 5 qui est disposée entre les régions respectivement d'émetteur 4 et de collecteur 6. Sur la figure 1, le transistor est représenté à un stade ultérieur de 50 fabrication dans lequel une partie substantielle de la région de base 5 ainsi que le fossé 9 sont enlevés par attaque chimique pour améliorer les caractéristiques électriques du dispositif. De plus, les opérations d'attaque chimique creusant le fossé 9 et les opérations subséquentes de diffusion N+ doivent être 35 alignées avec précision les unes avec les autres de façon que la diffusion N+ soit effectuée exactement dans le fossé 9 creusé par attaque chimique. Si le masque de diffusion et le fossé 9 ne 71 04101 2080712 sont pas alignés, une partie des impuretés ÏT+ sera déposée sur la surface de la région de base 5 et une partie du fossé 9 sera sapée on affouillée en-dépouille quand le masque est enlevé par attaque chimique. Il en résulte que la portion périphérique 7 dn collecteur aura un gradient d'impureté tordu ou déformé et ceci détériorera à son tour le fonctionnement électrique et les caractéristiques de claquage du dispositif. En second lieu, en diffusant la région périphérique 7 de type F+ du collecteur à partir de la face "d'émetteurs" 3 de la plaquette 1, la plus forte concentration en agent dopant H+ de la région de collecteur existe à la surface d'"émetteur" 3 et ainsi, le champ électrique le plus intense existe à la surface de la jonction 8. Il en résulte que le claquage électrique collecteur-base se produit à la surface de la jonction 8 plutôt qu'en travers des parties désirées de la jonction collecteur-base parallèles aux surfaces 2 et 3 âe la plaquette 1. En troisième lieu, la jonction P-U 8 de la région de collecteur fait un angle obtus avec la surface d1"émetteur" 3 et ceci augmente à son tour le champ électrique à la surface de la jonction 8 en comparaison avec un angle droit ou avec un angle aigu. Ainsi, le champ électrique accru réduit davantage la tension électrique de claquage ou de disrupture et augmente la probabilité que le claquage se produira à la surface de la jonction 8. la présente invention est particulièrement utilisable dans des situations où un grand nombre de dispositifs à semiconducteur, tels que des transistors, doit être fabriqué dans une plaquette unique de semiconducteur et divisé ultérieurement par quadrillage ou partage en cubes en des dispositifs individuels à semiconducteur ; l'invention n'est cependant pas limitée aux transistors car elle est également applicable à la plupart des autres dispositifs séparés ou distincts et intégrés, la figure 7 est une vue en coupe transversale d'une partie d'une pastille à semiconducteur typique 10 à un stade avancé de fabrication, qui comprend un transistor 42 utilisant la présente invention, la pastille 10 comporte deux faces opposées 11 et 13 et est de conductivité du type P. Le transistor 42 comprend une région d'émetteur ïï+34» une région de base 20 de type P et une région de collecteur ÎT+ constituée par une portion 71 Ô4101 5 2080712 centrale 30 et par une portion périphérique 18. La portion centrale 30 s'étend vers l'intérieur à partir de la première face 11 partiellement à travers le corps en direction de la seconde face 13 et forme une jonction P-N 32 avec la région de base 20. La 5'portion périphérique 18 s'étend complètement à travers le corps et sa résjstivité croît en direction de la face 13 relativement au restant de la région de type N adjacente à la jonction P-N 32. En outre, la portion périphérique 18 entoure ou renferme la région de base 20 et est séparée de celle-ci par unçyjonction 10 P-Iî 22 qui étend ou prolonge la jonction collecteur-base P-N 32 jusqu'à la seconde face 13. Ainsi la pastille 10 peut être cassée ou brisée en des transistors individuels 42 à travers la portion périphérique 18 de la région de collecteur le long de l'axe 44 sans endommager la jonction collecteur-base P-N. 15 De même, les dispositifs à semiconducteur de la présente invention possèdent des caractéristiques électriques supplémentaires améliorées en comparaison avec des dispositifs de la technique antérieure, comme cela est expliqué ci-après.-La figure 8 est un graphique qui représente les concentrations d'agent dopant de 20 collecteur et de base du présent transistor 42 (fabriqué conformément à l'exemple 1 ci-dessous) en fonction de la distance à la première face 11. La région de base 20 possède une 15 3 concentration constante d'agent dopant de 1,4 x 10 atomes/cm comme cela est représenté par la courbe 60 : tandis que la 25 concentration d'agent dopant de la région de collecteur décroît avec une distance croissante à la première face 11. La portion centrale 30 possède la plus forte concentration de surface d'environ 21 3 10 atomes/cm et elle décroît rapidement selon la courbe 65 en formant une jonction P-N 32 avec la région de base 20 à une 30 profondeur d'environ 76-microns. La portion périphérique 18 est diffusée entièrement à travers la pastille 10 selon la courbe 70 et présente sa plus basse concentration en agent dopant et sa plus haute résistivité sur la seconde face 13 du dispositif, comme cela est indiqué par la ligne droite 75 où la concentration en agent 35 dopant est seulement légèrement plus élevée que celle de la région de base 20. Dans le présent exemple, la concentration périphérique en agent dopant décroît jusqu'à une valeur aussi basse que 71 04101 6 2080712 15/3 2x10 atom.es/cm . Ainsi, la partie de la .région de collecteur adjacente à la jonction collecteur-"base. P-N a ses plus, bas -gradients de concentration sur la seconde face 13 et pa-r.-conséquent, la jonction P-N a son plus petit chanrj/électrique et * son plus faible risque d'un claquage électrique sur la. surface exposée de la jonction P-N 22.. La jonction collecteur-base a son plus haut gradient de concentration en travers -»de la majeure partie de la jonction P-N 32 où le. claquage par tension -électrique est le plus susceptible de se produire et à une tension électrique de rupture plus élevée qu'avec des dispositifs- de la technique antérieure. En outre, comme cela est représenté sur la figure 7, la portion périphérique 18 et la jonction P-N 22 font un angle aigu avec la seconde face 13. L'angle aigu de la jonction P-N 22 réduit davantage le champ électrique et le risque de claquage électrique à la surface exposée de la jonction P-N 22. Ainsi le claquage par tension électrique collecteur-base est même moins susceptible de se produire en travers .de la portion périphérique de la jonction P-N 22 et améliore davantage, la tension électrique de claquage en travers de la majeure partie de la jonction P-N 32 parallèle aux fa.ces 11 et 13 de la pastille 10. . ' ■ De même, la jonction collecteur-base peut êt.re essayée ou éprouvée électriquement pendant que les dispositifs sont toujours; sous la forme d'une pastille ou plaquette. La jonction collecteur-base de chaque dispositif est alors séparée et indépendante du restant de la plaquette et ne sera pas affectée par les autres dispositifs même si certains d'entre eux sont court -circuités ou autrement défectueux. En outre, des dispositifs de la présente invention sont plus faciles à fabriquer et présentent une résistance mécanique ou ténacité et des rendements de production accrus. L'exemple suivant décrit un procédé préféré pour fabriquer des -transistors conformément à la présente/invention. - EXEMPLE I Les figures 2 à 7 sont des vues en coupe transversale d'une partie d'une plaquette de semiconducteur typique 10 d'un type donné 71 04101 7 2080712 de conductivité à divers stades de fabrication. La figure 2 représente une partie d'une plaquette de semiconducteur 10 de conductivité du type P, d'une épaisseur d'environ 178 microns et comportant des faces opposées 11 et 13 à un premier stade 5 de fabrication. Une face 11 de la plaquette 10 est sélectivement attaquée chimiquement pour former une rainure périphérique 14 qui entoure la région de base 20 à inclure dans chacun des dispositifs à fabriquer. Les rainures 14 sont fabriquées en réalisant d'abord un masque de chrome de mêmes grandeur et forme 10 que les rainures 14 et en plaçant le masque sur la face 11 de la plaquette 10. De la cire est ensuite appliquée par enduction sur le masque et sur la plaquette 10. le masque est ensuite enlévé et les parties exposées de la plaquette 10 sont attaquées chimiquement jusqu'à la profondeur désirée pour former les 15 rainures 14. Dans le présent exemple, les rainures 14 ont environ 100 microns de large et 7,6 microns de profondeur. Le restant de la cire est ensuite enlevé avec un agent solvant tel que le trichloréthylène. La plaquette 10 est ensuite placée dans un four de diffusion 20 pour déposer les couches d'impuretés N+ 16 et 17 sur les faces 11 et 13 de la plaquette 10. Dans le présent exemple, la plaquette 10 est chauffée à 1215°C pendant 10 nitrates dans l'air et ensuite exposée à une source de POCl^ pendant 30 minutes à 121^r ^; elle est finalement chauffée à 1215°C dans l'air pendant 10 autres 25 minutes. Il en résulte que les faces 11 et 13 de la plaquette 10 sont revêtues d'une couche d'impuretés N+ 16 et 17 jusqu'à une épaisseur d'environ 7,6 microns. La plaquette 10 est ensuite enlevée du four. Les rainures sont masquées avec de la cire et la- plaquette 10 est alors placée 30 dans un bain d'attaque chimique pendant une période de temps suffisante pour éliminer les couches d'impuretés 16 et 1? des faces 11 et 13. Bien que l'agent d'attaque chimique ne soit pas particulièrement critique, une solution en trois parties d'acide fluorhydrique, d'acide nitrique et d'acide acétique dans le rapport 35 de 1:1:1 est utilisée comme agent d'attaque ou de gravure chimique dans le présent exemple. Après avoir attaqué chimiquement la pastille 10 pendant approximativement 20 secondes^Les couches d'impuretés 71 04101 2080712 U+ 16 et 17 sont éliminées des faces 11 et 13, de façon que seule la couche 16 subsiste dans les rainures périphériques 14- comme cela est indiqué sur la figure 3- la cire est ensuite éliminée des rainures 14- 5 la plaquette 10 est ensuite placée dans un four de diffusion et chauffée jusqu'à 1100°C dans de la vapeur d'eau pendant 150 minutes pour oxyder les deux surfaces 11 et 13 de la plaquette 10. Comme cela est indiqué sur la figure 4, des couches d'oxyde 24 et 25, consituées ou croissant à la vapeur, sont ainsi formées 10 sur les surfaces 11 et 13 de la plaquette 10 jusqu'à une épaisseur d'environ 1 micron, la couche, d'impuretés 0+ restante 16 est alors diffusée en chauffant la plaquette jusqu'à 1300°C dans de l'air pendant 100 heures. Comme cela est représenté sur la figure 4, ceci forme les régions périphériques ÏT+ 18 qui ont diffusées 15 entièrement à travers la plaquette 10. Ainsi la plaquette 10 est divisée en des régions 20 de type P qui sont entourées ou enfermées par les régions périphériques 18 et séparées de celles-ci par les jonctions P-ÏT 22. la plaquette 10 est alors enlevée du four de diffusion et les couches d'oxyde 24 et 25 sont éliminées de 20 celle-ci. Ceci est effectué généralement en plongeant, immergeant ou trempant la plaquette 10 dans un bain d'acide fluorhydrique pendant environ 10 secondes. la plaquette 1C est ensuite introduite dans un four de diffusion et les couches d'impuretés M+ 26 et 27 sont déposées sur 25 les faces 11 et 13 de la plaquette 10 comme cela est indiqué sur la figure 5. le dépôt K+ est accompli, en chauffant la plaquette 10 à 1215°C pendant 10 minutes dans l'air puis en l'exposant à une source de POCl^ pendant 30 minutes à 1215°C et en la chauffant ensuite pendant 10 autres minutes dans l'air à 1 21.50C. 30 la plaquette 10 est ensuite enlevée du four de diffusion et la ccuche d'impuretés 27 sur la second.e face 13 est sélectivement enlevée par attaque ou gravure chimique pour réaliser une couche d'impuretés ÏT+ centrale 28 comme cela est indiqué sur la figure 6- l'opération de gravure ou d'attaque chimique est exécutée 35 en plaçant un masque de chrome sur la seconde face 13 de la- plaquette 10 en une position correcte ou appropriée relativement aux régions périphériques 18 et en appliquant par enduction de la 71 04101 9 2080712 cire à la fois sur le masque et sur la plaquette 10. Un masque négatif de la couche d'impureté 28 est utilisé de façon que, quand il est enlevé, les portions choisies de la seconde face 13 restent couvertes par la cire, la face 13 est alors gravée ou 5 attaquée chimiquement pour éliminer la couche d'impureté 27 des portions exposées de la face 13 pour former la couche d'impureté N+ restante 28. La cire est ensuite éliminée de la plaquette 10 et la plaquette 10 est placée dans un four de diffusion pour diffuser 10 simultanément les couches d'impureté 26 et 28 dans la plaquette 10. La diffusion est exécutée en chauffant la plaquette 10 jusqu'à 1.300° dans l'air pendant 20 heures pour former les régions N+30 et 34. Comme cela est représenté sur la figure 7. la région N+30 forme la jonction P-N 32 avec la région 20 de type 15 P à une profondeur d'environ 76 microns depuis la première face 11 de la plaquette 10. La région N+30 est continue avec la région N+18 et elles forment ensemble la région de collecteur d'un transistor 42 de type NPN. La portion périphérique 18 de la région de collecteur entoure ou renferme la région de base 20 de 20 type P et étend ou prolonge la jonction P-N collecteur-base jusqu'à la seconde face 13 de la plaquette. La région N+34 forme la région d'émetteur du transistor 42 et est disposée dans la région de base 20 et séparée de celle-ci par une seconde jonction P-N 36. 25 Des couches de métallisation sont alors appliquées à toutes les trois régions. 30, 20 et 34 du transistor 42 par des procédés de métallisation bien connus dans la technique antérieure. Finalement la plaquette 10 est tracée ou trusquinée et brisée 30 ou cassée en des transistors individuels 42 qui peuvent être montés et liés comme on le désire. En particulier la plaquette 10 est tracée ou trusquinée sur la seconde face 13 dans la région périphérique 18 opposée aux rainures 14 et elle est ensuite cassée ou brisée le long de l'axe 44 à travers les 35 rainures 14 comme cela est indiqué sur la figure 7. Exemple II Cet exemple fournit un procédé en variante pour former la 71 04101 10 2080712 région périphérique 0+18. Dans cet exemple, une couche d'impureté F+16 est déposée sélectivement sur la face 11, de façon qu'il ne soit pas nécessaire de former une pluralité de rainures sur la face 11 de la plaquette 10. D'une façon typique, la couche 16 peut 5 soit être déposée sur la face entière 11 et éliminées sélectivement de celle-ci ou bien la plaquette 10 peut être sélectivement masquée et la couche d'impureté 16 déposée à travers les orifices prévue dans celle-ci. La couche d'impureté 16 est ensuite diffusée à travers la plaquette 10 et le reste des opérations de traitement 10 est exécuté comme cela est décrit dans l'exemple I. En comparant cependant les deux procédés formant alternatives, il est suggéré que la formation de rainures dans la plaquette 10, comme cela a été décrit dans l'exemple I, constitue la méthode optimale. En réalisant des rainures dans la plaquette 10, les impuretés sent 15 déposées"plus profondément dans la plaquette 10 et une durée de diffusion moindre est nécessaire pour les impuretés pour diffuser à travers la plaquette 10. En outre, le restant de la plaquette 10 est laissé à son épaisseur initiale pour procurer une ténacité ou résistance mécanique plus grande et les rainures 20 permettent à la plaquette 10 d'être cassée ou brisée plus facilement au point désiré le long de l'axe désiré. Avec les modes de réalisation constituant des alternatives ou variantes d'exécution, la plaquette 10 est soit réduite en épaisseur bu nécessite un ensemble-plus complexe d'opérations de masquage et de diffusion. 25 Bien entendu, 1.'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons si celles -ci sont exécutées selon 30 l'esprit de .l'invention. 71 04101 11 2080712 REVENDICATIONS 1. Procédé de fabrication de dispositifs à semiconducteur à partir d'une pastille ou plaquette de semiconducteur ayant des première et seconde faces opposées et du type consistant à diffuser une impureté d'un type de conductivité complètement à 5 travers des portions choisies de ladite plaquette du type de conductivité opposé à partir d'une face pour former une région périphérique dudit premier type de conductivité dans chacun des dispositifs en cours de fabrication, caractérisé en ce qu'il consiste à diffuser une impureté dudit premier type de conductivité 10 partiellement à travers ladite plaquette à partir de ladite première face pour former des régions combinées dudit premier type de conductivité continues avec lesdites régions périphériques, de façon que chacune des régions combinées dudit premier type de conductivité entoure ou renferme une seconde région du type 15 de conductivité opposé adjacente à ladite seconde face et soit séparée de celle-ci par une jonction P-N qui s'étend jusqu'à ladite seconde face de la plaquette et à quadriller ou partager ladite plaquette en cubes à travers lesdites régions périphériques pour diviser ladite plaquette en des dispositifs individuels 20 à semiconducteur. 2. Procédé selon, la revendication 1 , caractérisé en ce qu'il comprend l'opération supplémentaire consistant d'abord à rainurer sélectivement la première face précitée pour former une rainure périphérique entourant chacune des secondes régions 25 précitées et ensuite à déposer une couche d'impuretés du premier type de conductivité précité dans lesdites rainures périphériques. 3. Procédé selon la revendication 2, caractérisé en ce que l'opération précitée de quadrillage ou de partage en cubes comprend les opérations consistant à tracer ou à trusquiner la 30 seconde face précitée opposée aux rainures périphériques précitées et à casser ou briser la plaquette précitée à travers lesdites régions périphériques trusquinées et rainurées. 4. Procédé selon l'une des revendications précédentes, pour fabriquer des dispositifs à semiconducteur précités, formant 35 des transistors, caractérisé en ce qu'il consiste à diffuser 71 04101 2080712 également une impureté du premier type de conductivité précité dans chacune des secondes régions précitées à partir de la seconde face précitée pour former une région supplémentaire dudit premier type de conductivité disposée dans chacune desdites 5 secondes régions et sépérée de celles-ci par une seconde jonction P-N. 5- - Procédé selon la revendication 4, caractérisé en ce que les seconde et troisième opérations précitées de diffusion sont exécutées simultanément. 10 6. - Procédé selon la revendication 4 ou 5, caractérisé par les opérations consistant d'abord à rainurer sélectivement la première face précitée pour former une rainure périphérique entourant chacune des secondes régions précitées et- ensuite à déposer une impureté du second type de conductivité précité 15 dans lesdites rainures périphériques. 7. - Procédé selon la revendication 6, caractérisé en ce que l'opération précitée de quadrillage ou de partage en cubes comprend les opérations -consistant à tracer ou à trusquiner la seconde face précitée opposées aux rainures périphériques précitées et à casser ou à briser la plaquette précitée à travers lesdites régions périphériques trusquinées et rainurées. 8. - Produit formant corps ou masse de matière semiconductrice du type comportant des première et seconde faces opposées et un 2^. dispositif à semiconducteur dans ledit corps comprenant une première région d'un type de conductivité et une seconde région du type de conductivité opposé séparées par une jonction P-.N, caractérisé en ce qu'il est obtenu par le procédé selon l'une des revendications précédentes. 9- - Produit selon la revendication 8,caractérisé en ce que la première région précitée comprend une portion centrale s'étendant vers l'intérieur à partir de la première face précitée et partiellement à travers le corps précité en direction de la seconde face précitée et une -portion périphérique/fe'étaadant caplèlement ^ travers ledit corps,sa lésistivité augmentant en direction de ladite seconde face relativement au restant de ladite première région adjacente à la jonction P-N précitée, de sorte que ladite portion périphérique entoure ou renferme ladite seconde région 71 04101 13 2080712 et étend ou prolonge ladite jonction P- Njusqu'à ladite seconde face. 10. - Produit selon la revendication 9, caractérisé en ce que le dispositif à semiconducteur précité forme un transistor dont la région de collecteur et la région de base sont constituées respectivement par la première région et par la seconde région précitées et comportant une région d'émetteur du premier type de conductivité précité, disposée à l'intérieur de ladite région de base et séparée par une seconde jonction P-N.