Brevet FR2090208A1 — publié le 19720114

i 2090208 la présente invention se rapporte à un boitier d'un type nouveau pour élément semiconducteur en silicium qui convient particulièrement "bien pour des dispositifs semiconducteurs de puissance comportant plusieurs bords périphériques. 5 On connait des redresseurs semiconducteurs au silicium qui utilisent du verre à la fois pour former la matière de passivation de jonction et tout le boitier hermétique et isolant de l'élément semiconducteur au silicium. Comme exemple particulier, on peut citer le redresseur A14 fabriqué par la GENERAI ELECTRIC COMPANY. 10 Bien que cette encapsulation hermétique donne tout à fait satisfaction pour des dispositifs à éléments semiconducteurs au silicium de petits diamètres et pour des courants relativement faibles, les différences entre les coefficients de dilatation thermique du silicium et du verre passivant empêchent d'appliquer cette struc-15 ture à la fabrication de dispositifs dans lesquels l'élément semiconducteur au silicium a une largeur approchant 3,75 mm puisque de plus gros éléments produisent des contraintes bien plus fortes dans le verre. Des recherches poussées ont été effectuées dans ce domaine 20 pour trouver un verre qui soit à la fois approprié comme passivant de jonction et qui présente un coefficient de dilatation thermique suffisamment proche de celui du silicium pour permettre son application satisfaisante à des éléments en silicium de grands diamètres comme seule matière d'étanchéité et d'encapsulation. Bien 25 qu'on ait mis au point un certain nombre de verres qui ont un coefficient de dilatation thermique se rapprochant suffisamment de celui du silicium, ces verres se sont généralement avérés inappropriés pour établir une liaison directe avec des surfaces en silicium soit du fait des températures de fusion extrêmement élevées, 30 en particulier supérieures à 900°C, soit du fait de la dégradation des propriétés électroniques des éléments semiconducteurs au silicium dans leur jonction, c'est à dire une absence de caractéristiques appropriées de passivation. Du fait qu'on n'a pas pu trouver de verre passivant pouvant 35 également former un boitier hermétique pour des éléments semiconducteurs au silicium de puissance, on a utilisé par le passé de minces couches de verre passivant liées aux bords des éléments semiconducteurs à passiver. Du fait de leur fragilité et de leur 71 18102 2 2090208 capacité limitée à exclure tous les contaminants de l'élément semiconducteur, ces minces couches de passivant ont été utilisées en combinaison avec d'autres matières de passivation et d'encapsulation. On a déjà proposé par exemple un dispositif semiconduc-5 teur de puissance dans lequel une mince couche de verre passivant est complétée par un passivant aux silicones qui est entouré d'un boitier moulé. Dans une autre disposition, une mince couche de verre passivant peut être placée sur le bord d'un élément semiconducteur de puissance au silicium qui est placé dans un boitier 10 hermétiquement fermé. Dans la demande de brevet français déposée ce même jour par la demanderesse pour " Dispositif semiconducteur du type thyristor" on décrit un nouveau procédé d'encapsulation de dispositifs semiconducteurs dans lequel un verre de passivation est utilisé à 15 la fois pour- passiver le bord périphérique de 1 ' élément semiconducteur et pour lier au bord périphérique une monture en céramique dite " préforme " ayant un coefficient de dilatation thermique correspondant sensiblement à celui du silicium. On évite l'inconvénient de la rupture du verre sous l'effet de différences entre 20 les coefficients de dilatation thermique du verre et du silicium par l'influence stabilisatrice de la préforme et en limitant l'épaisseur du verre à moins de 0,025 mm. En même temps, l'ensemble composite préforme-passivant offre généralement les mêmes avantages de protection que des couches épaisses de verre dans des 25 dispositifs pour courants faibles, la structure faisant l'objet de la demande de brevet précitée pouvant également être appliquée à des dispositifs de puissance* Bien que la demande de brevet précitée représente un progrès important dans ce domaine, il est à noter qu'il est assez difficile 30 d'appliquer cette technique à un dispositif semiconducteur de puissance d'un type comportant des bords périphériques multiples. Par exemple, des éléments semiconducteurs de thyristors comportent d'une façon caractéristique un bord périphérique à biseau de faible pente qui traverse la jonction de blocage de tension directe 35 et un bord à biseau de plus forte pente qui traverse la jonction principale de blocage de tension inverse. Pour appliquer la technique décrite dans la demande de brevet précitée, il est nécessaire d'agencer la préforme de manière qu'elle s'adapte aux deux surfaces 71 18102 3 2090208 ■périphériques biseautées avec un espacement inférieur à 0,025 mm. Bien que cela soit possible, cette méthode n'est pas compatible avec les procédés classiques de fabrication utilisés pour réaliser le biseautage* ^ar exemple, lorsque le bord périphérique biseauté 5 de faible pente est formé par rodage suivant un angle précis, la largeur de ce bord périphérique varie dans des proportions importantes d'un élément à un autre en fonction de la durée du rodage et d'autres variables du processus. Egalement, le bord biseauté à forte pente est formé d'une façon très imprécise par des techni-10 ques telles que le sablage. En conséquence, pour appliquer la technique faisant l'objet de la demande de brevet précitée à des éléments semiconducteurs comportant plusieurs bords périphériques formés par des procédés claseiques de fabrication, il serait nécessaire d'apparier chaque préforme et chaque élément. 15 L'invention a pour but de fournir un dispositif d'encapsula tion dans lequel une matière d'isolement composite peut être utilisée à 1a. fois comme passivant de jonction et eomme seul boitier isolant pour un élément semiconducteur au silicium, en particulier lorsque l'élément semiconducteur comporte plusieurs bords 20 périphériques et jonctions. Ce but peut être atteint suivant l'invention avec un dispositif semiconducteur comprenant un élément semiconducteur en silicium pourvu d'une première et d'une seconde surface de contact espacées l'une de l'autre* Un bord périphérique biseauté part de 25 la première surface de contact et coupe une première jonction et un second bord périphérique s'étend de la seconde surface 'de contact jusqu'au bord biseauté et coupe une seconde jonction. Une préforme en céramique entoure l'élément semiconducteur et comporte une surface de profil correspondant à l'un des bords périphériques 30 de l'élément et espacée de ce bord de moins de 0,025 mm. préforme a un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément en silicium. Un verre passivant lie le bord périphérique de l'élément à la surface correspondante de la préforme. Ce verre recouvre également le bord périphérique 35 restant et il est espacé de la préforme dans une zone adjacente au dit bord périphérique restant. Le verre passivant a un coefficient de dilatation thermique supérieur à celui du silicium et inférieur —7 à 45 x 10 /°C et il présente une température de cuisson inférieure ,71 18102 4 2090208 à celle de la préforme et une épaisseur maximale inférieure à 0,025 mm. Des organes de contacts sont associés à la première et à la seconde surface de contact et ils sont fixés sur la préforme. D'autres avantages et caractéristiques de l'invention seront 5 mis en évidence dans la suite de la description, donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels : la Fig. 1 est une coupe verticale d'un thyristor agencé suivant 1'invention ; 10 la Fig. 2 est une coupe partielle d'une variante du thyristor de l'invention. Sur les deux figures, on a exagéré l'épaisseur de l'élément semiconducteur par comparaison à sa largeur et on a supprimé les hachures de l'élément semiconducteur de manière à clarifier le 15 dessin. &ur la Fig. 1 on a représenté un thyristor 100 comprenant un. élément semiconducteur au silicium 102 qui peut avoir une structure classique. Cet élément semiconducteur comporte quatre couches successives 104, 106, 108 et 110 qui ont des conductivités alter-20 nées de manière que des couches adjacentes aient des conductivités de types opposés. Par exemple les couches 104 et 108 ont une con-ductivité de type-N tandis que les couches 106 et 110 ont une conductivité de type-P. Les couches extrêmes 104 et 110 sont appelées les couches d'émetteur tandis que les couches intermé-25 diaires 106 et 108 sont appelées les couches de hase. Les couches 104 et 106 sont séparées par une jonction d'émetteur 112 tandis que les couches 108 et 110 sont séparées par une jonction d'émetteur 114. Une jonction de collecteur 116 sépare les couches de base. L'élément semiconducteur du thyristor est pourvu d'une pre-30 mière surface de contact 118 et d'une seconde surface de contact 119. La couche d'émetteur 104 est adjacente à une grande partie de la première surface de contact tandis que la couche de base 106 forme "une petite partie centrale de cette surface. Da jonction d'émetteur 112 coupe la première surface de contact entre les 35 couches d'émetteur et de base. La couche d'émetteur 110 est adjacente à la seconde surface de contact. Un bord périphérique 120 biseauté avec une pente relativement faible s'étend dans l'élément semiconducteur vers le bas et vers 71 18102 5 2090208 l'extérieur à partir de la première surface de contact. Ce "bord périphérique coupe les jonctions 112 et 116 suivant un angle aigu. Du fait que les couches 104, 106 et 108 présentent des résistivités augmentant dans cet ordre, le bord biseauté 120 fait un angle 5 négatif avec ces jonctions. En particulier, les gradients de champ en surface correspondant à des jonctions de biseautage négatif diminuent lorsque l'angle de biseautage est inférieur à 20°. Un bord périphérique 122 à biseautage de pente relativement forte s'étend de la seconde surface de contact jusqu'au bord périphérique 10 120 à biseau de faible pente* Puisque la couche 108 a line résisti-vité supérieure à celle de la couche 110, le bord périphérique 122 coupe la jonction d'émetteur 114 de façon à former un angle de biseau positif. Comme cela est bien connu, un angle de biseau positif étale le gradient de champ en surface et on observe une 15 amélioration continue à mesure que l'angle de biseau décroît de 90 à 0°. En conséquence, il n'est pas essentiel, ou souhaitable dans la plupart des cas, que le bord périphérique 122 soit biseauté avec une aussi faible pente que le bord 120. En fait, dans de nombreuses applications, le bord périphérique peut même être per-20 pendiculaire aux surfaces de contact, c'est à dire qu'il peut couper la jonction 114 à angle droit. De façon connue, la surface périphérique 120 est réalisée avec un angle précis pour donner à la jonction de collecteur des caractéristiques optimales. Dans la plupart des cas, on choisit pour le bord périphérique 120 un angle 25 de biseau négatif compris entre 3 et 8°. Au contraire, le bord périphérique 122 est pourvu d'un angle de biseautage compris entre 20 et 45° par une technique telle que le sablage. Bien que le sablage constitue un procédé commode pour former cette surface, il n'assure pas l'uniformité voulue au bord périphérique 122. En 30 conséquence le bord périphérique 120 est de façon connue rectifié uniformément et déterminé avec précision en ce qui concerne l'angle de biseau, bien que ce bord puisse varier considérablement en largeur. Le bord périphérique 122 peut varier en pente, en largeur et en uniformité. Il est inutile de décrire en détail des éléments 35 de thyristor biseautés puisqu'ils sont bien connus, par exemple d'après les brevets des Etats Unis d'Amérique n° 3491 272 et 3 179 860. Une préforme en céramique 124 est pourvue d'une surface 126 71 18102 6 2090208 dont le profil est adapté à celui du bord périphérique biseauté 120. La surface 126 est espacée latéralement des jonctions 112 et 116 de moins de 0,025 mm et elle s'étend latéralement au delà de l'intersection des bords périphériques 120 et 122. La préforme est 5 pourvue d'une surface 128 qui coupe le prolongement latéral de la surface 126 et qui est espacée latéralement du bord périphérique 122. La surface 128 est normalement espacée de plus de 0,025 mm du bord périphérique 122 de manière à laisser entre eux un intervalle. La surface 128 peut avoir tout profil approprié et elle n'a 10 pas besoin d'épouser la forme du bord périphérique 122. Dans un mode de réalisation, la surface 128 peut constituer un prolongement de la surface 126. La préforme en céramique doit avoir un coefficient de dilatation thermique correspondant sensiblement à celui du silicium, n 15 c'est à dire compris entre 30 et 37 x 10 /°C. Bien qu'il soit nécessaire pour la mise en pratique de l'invention d'avoir une correspondance assez précise entre les coefficients de dilatation de la préforme et du silicium dans la plage de valeurs indiquées, il n'est cependant pas essentiel d'adapter exactement les coeffi-20 cients puisqu'on sait que le silicium monocristallin présente des coefficients de dilatation thermique différents dans des plans cristallographiques différents. Puisque la préforme est placée, dans de nombreuses configurations de dispositifs, entre l'anode et la cathode ( ou bien entre l'émetteur et le collecteur), il est 25 préférable que cette préforme ait une résistance diélectrique d'au moins 100 volts/0,025 mm et une résistivité d'au moins ÎO"*"*"* ohms-cm. On peut utiliser des substances céramiques cristallines ou vitreuses. Egalement il est possible d'employer des combinaisons de matières céramiques. Par exemple on peut utiliser une préforme en 30 matière céramique vitrifiée* Il est préférable d'utiliser des matières céramiques vitreuses, c'est à dire des verres, puisqu'ils peuvent être fabriqués intégralement exempts de pores. Cependant il est à noter qu'on peut employer des préformes en matières céramiques perméables aux fluides. On connaît des matières cérami-35 ques appropriées pour constituer des préformes, par exemple des verres au borosilicate et à 1'aluminosilicate- Comme exemples de verrez au borosilicate disponibles dans le commerce, on peut citer les verres Corning n° 7720, n° 7740 et n° 777u* Du fait de sa 71 18102 7 2090208 faible teneur en substances alcalines, le verre Corning n° 7723 est utilisé de préférence. Comme exemples de verres à l'alumino-silicate, on peut citer les verres Corning n° 1710 et 1720. Comme exemple particulier d'une composition de verre du type précité, 5 le verre Corning n° 7720 contient, en pourcentage en poids, 73 % de SiÛ2 , 16,5$ de B^O^ , 4,5% de K^O et de ^£0, 6 $ de PbO et le complément d'ingrédients sous forme de traces tandis que le verre Corning n° 7740 se compose de 80,5 % de Si02> de 12,3$ de B^O^ , de 3,8y' de Ka20 , de 0,4/» de K^O , de 2,2 % d'AlgO^ et du complé-10 ment d'ingrédients sous forme de traces* Un verre passivant 130 est interposé entre et lié aux bords périphériques de l'élément semiconducteur et de la surface 126. Le verre passivant présente une épaisseur maximale, mesurée dans une direction normale aux bords périphériques, inférieure à 0,025mm 15 II est solidement lié à la fois à la préforme et à l'élément semiconducteur. Puisque la surface de préforme doit correspondre avec une certaine précision au profil du bord 120 de l'élément semiconducteur au silicium, il est essentiel que la composition du verre passivant soit choisie de manière qu'il puisse être lié en 20 dessous de la température de cuisson, c'est à dire la température de ramollissement, de la préforme en céramique. Cela présente peu de difficulté puisque des verres passivants se ramollissent bien en dessous de 700°C tandis que des préformes en céramique présentant les compositions définies plus haut ont une température de 25 cuisson ou de ramollissement supérieure à 900°C. Une condition plus rigoureuse imposée au verre passivant est qu'il doit .présen- n ter un coefficient de dilatation thermique inférieur à 45 xl0~ /°C. Des exemples de verre passivant remplissant les conditions plus haut ont été décrits dans les brevets des Etats Unis d'Amérique 30 n° 3441 422 et 3 113 898. L'assemblage de l'élément semiconducteur et de la préforme en céramique peut être effectué simplement en plaçant une fritte finement divisée et constituée du verre de passivation sur les bords périphériques de l'élément conducteur et en chauffant l'ensemble jusqu'à la température de liaison du verre. 35 De préférence, le verre de passivation doit être porté à sa température de recuit, bien qu'une liaison suffisante puisse être obtenue simplement en chauffant le verre à sa température de ramollissement. Une plaquette d'appui 132 en métal réfractaire est liée ohmiquement à la couche d'émetteur 110 par une matière de liaison 71 18102 . , 2090208 134 qui assure également la fixation de la plaquette d'appui sur la préforme en céramique* ^a plaquette d'appui en métal réfractaire est choisie de façon à avoir un coefficient de dilatation thermi-—7 que de 55 x 10 /°C ou moins. De façon connue, les plaquettes 5 d'appui sont formées de tungstène ou de molybdène. Le faible coefficient de dilatation thermique limite les contraintes thermiques qui sont exercées par la plaquette d'appui sur l'élément semiconducteur* ^a matière de liaison comprend soit une brasure dure, soit une brasure douce, ou bien elle peut être formée d'une ou 10 plusieurs couches de compositions identiques ou différentes, comme cela est bien connu. En particulier, l'élément semiconducteur au silicium et la préforme en céramique sont d'abord pourvus d'une ou plusieurs couches de contact afin de faciliter le brasage sur ces surfaces- Une plaquette d'appui 136 de forme annulaire, qui 15 peut être constituée d'un métal réfractaire présentant un coeffi- —7 cient de dilatation thermique de 55 x 10 /°C ou moins et qui est similaire à la plaquette d'appui 132, recouvre la première surface de contact à l'extérieur de la jonction 112 et s'étend latéralement vers l'extérieur au dessus de la préforme. Une matière de 20 liaison 138 qui peut être identique à la matière 134 est prévue pour lier ohmiquement la plaquette d'appui à la couche d'émetteur 104 et pour fixer Gette plaquette d'appui sur la préforme. La plaquette d'appui de forme annulaire comprend un trou central 140 permettant la liaison de l'électrode de commande avec 25 l'élément semiconducteur» Une partie métallisée 142 destinée à former l'électrode de commande est liée à la première surface de contact au centre de la jonction d'émetteur 112. Un fil d'électrode de commande est relié de façon conductrice à la dite partie métallisée 142. Dans un mode préféré de réalisation, une matière dié-30 lectrique est placée dans le trou central de façon à assurer à la fois la passivation de la jonction 112 à son intersection avec la première surface de contact et la fixation de la plaquette d'appui et du fil d'électrode de commande. Cependant, cela n'est pas essentiel puisque la jonction 112 n'a classiquement pas pour but 35 d'arrêter l'écoulement de courant passant dans le thyristor. Normalement, quelle que soit la fonction d'arrêt de courant que puisse' remplir la jonction 112, ce rôle est joué plus efficacement par la jonction 114. Puisqu'il n'est pas nécessaire d'assurer un 71 18102 9 2090208 haut degré de protection à la jonction 112, on peut utiliser une matière protectrice telle qu'une laque ou une résine aux silicones, une résine fluorocarbonée, etc. Bien que ces matières soient correctement liées et fonctionnent raisonnablement bien comme 5 passivants de jonction, elles peuvent être traversées dans une certaine mesure par des substances contaminantes. A la place de matières de ce type, il est également possible d'employer tin verre présentant un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément semiconducteur en silicium. Par 10 exemple on peut utiliser un des verres Corning cités plus haut. Bien qu'un tel verre constitue un joint impénétrable et ne se rompe pas en cours de marche du dispositif, il a un effet immédiat d'altération de la jonction 112 qui peut cependant rester acceptable lorsqu'elle ne doit pas présenter des caractéristiques de 15 blocage trop sévères» Dans le mode préféré de réalisation représenté, une préforme en céramique 146 est liée au fil d'électrode de commande. Le fil peut être brasé sur la préforme par exemple. La surface extérieure de la préforme épouse le profil de la première surface de contact 20 et du bord intérieur de la plaquette d'appui annulaire avec un espacement inférieur à 0,025 mm- Un verre de passivation 148 lie la préforme à la plaquette d'appui et à l'élément semiconducteur en silicium. Le verre passivant recouvre également la jonction 112 à son intersection avec la surface de contact. Le verre passivant 25 et la préforme en céramique sont de préférence choisis en utilisant les critères définis plus haut pour la préforme en céramique et le verre passivant 130. Bien que l'invention ait été décrite en référence à son application à un thvristor, il va de soi qu'elle peut être utilisée dans 30 d'autres applications* Par exemple l'invention peut être appliquée à des éléments semiconducteurs en silicium à jonctions multiples dans lesquels il est prévu plusieurs bords périphériques. Sur la Fig. 1, si la jonction 112 était formée dans un seul plan de même que les autres jonctions et si le fil d'électrode de commande était 35 supprimé , le dispositif pourrait commuter en avalanche à la manière d'une diode Shockley. Dans ce cas, la plaquette d'appui 136 ne comporterait normalement pas de trou 140. Si la jonction 116 était supprimée sur la Fig. 1 de manière que l'élément semiconducteur 71 18102 10 2090208 comporte seulement une région de base, le dispositif résultant serait un transistor, l'élément semiconducteur 102 peut avoir une section droite circulaire, les bords périphériques ayant un profil annulaire. En variante, l'élément semiconducteur peut avoir une 5 forme carrée, rectangulaire, hexagonale ou toute autre configuration polygonale appropriée. Dans ce cas, les bords périphériques constituent un polyèdre. Il apparait par conséquent que l'invention ne dépend pas de la configuration particulière de section droite de l'élément semiconducteur. 10 Une variante de l'invention a été représentée sur la Fig. 2 où des éléments identiques ont été affectés de références identiques et ne seront pas décrits en détail. La préforme en céramique 202 diffère de la préforme 124 en ce qu'elle comporte une seule surface intérieure 204 correspondant à la surface 122 de l'élément 15 semiconducteur. La surface intérieure 204 est espacée de la surface 120 de l'élément. L'écartement entre les surfaces 204 et 122 est inférieur à 0,025 mm* Le verre passivant recouvre toutes les intersections de jonctions périphériques et il est lié à la préforme dans une zone adjacente à la surface 122 de l'élément. Cette 20 disposition nécessite que la surface 122 soit réalisée avec un certain degré de précision, par exemple par rodage. Cette structure est particulièrement avantageuse lorsqu'on doit obtenir un degré élevé de protection et de stabilisation pour la jonction de blocage inverse 114. Sur la fig. 1, s'il existe un défaut dans 25 le verre passivant situé dans une zone adjacente à la jonction 114, il est possible qu'il se produise une décharge à effluve dans l'intervalle existant entre le verre passivant et la préforme. Dans la disposition de la Fig. 2, il n'existe aucun intervalle de ce genre dans une zone adjacente à la jonction 114, bien qu'un 30 intervalle similaire soit formé dans une zone adjacente aux jonctions 112 et 116. L'utilisation du dispositif de la Fig. 1 ou de celui de la Fig. 2 dans une application particulière peut dépendre de facteurs tels que le mode d'exécution de la surface 122, l'affectation de la fiabilité statistique maximale à la 35 jonction 114 ou à la jonction 116, le prix de revient de la préforme 202 par comparaison à celui de la préforme 124, etc. 71 18102 ii 2090208 KEVEHDICATIOHS 1. Dispositif semiconducteur, caractérise en ce-qu'il comprend un élément semiconducteur au silicium comportant une première et une seconde surface de contact espacées, un bord périphérique 5 biseauté partant de la première surface de contact et coupant une première jonction et un second bord périphérique s'étendant de la seconde surface de contact jusqu'au bord biseauté et coupant une seconde jonction, une monture en céramique entourant l'élément semiconducteur et comportant une surface de profil correspondant à 10 celui d'un bord choisi parmi les bords périphériques du dit élément et espacée de ce bord de moins de 0,025 mm, la monture ayant un coefficient de dilatation thermique correspondant sensiblement à celui de l'élément semiconducteur en silicium, un verre passivant liant le dit bord périphérique choisi de l'élément à la surface 15 correspondante de la monture, recouvrant également le bord périphérique restant en étant espacé de la monture dans une zone adjacente au dit bord périphérique restant et ayant un coefficient de dilatation thermique supérieur à celui du silicium et inférieur —7 > à 45 x 10" /°C, une température de cuisson inférieure à celle de 20 la monture et une épaisseur maximale inférieure à 0,025 mm, et d'organes de contact associés à la première et à la seconde surface de contact et liés par scellement à la dite monture. 2. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que les dits bords périphériques ont une forme 25 annulaire et en ce que l'élément semiconducteur en silicium a un diamètre supérieur à 3,75 mm. « 3. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que les bords périphériques sont polyédriques et en ce que l'élément semiconducteur en silicium a une largeur 30 supérieure à 3,75 mm le long d'une des dites surfaces de contact* 4. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit second bord périphérique de l'élément semiconducteur est biseauté positivement. 5. Dispositif semiconducteur suivant la revendication 1, 35 caractérisé en ce que le dit bord périphérique biseauté de l'élé-, ment semiconducteur est biseauté négativement d'une valeur suffisante pour réduire le gradient de champ en surface de la dite première jonction dans une zone adjacente au dit bord. 71 18102 12 2090208 6. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord périphérique biseauté est biseauté négativement dans une zone adjacente à la dite première jonction et en ce que 1e- dit second bord périphérique est biseauté 5 positivement dans une zone adjacente à la dite seconde jonction. 7. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la dite monture est composée de verre. 8. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que la monture est formée de verre. 10 9. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le verre passivant est un verre au borosilicate de zinc. 10. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que les dits organes de contact comprennent une 15 plaquette d'appui en métal réfractaire présentant un coefficient —7 de dilatation thermique inférieur à 55 x 10" /°C. 11. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord périphérique choisi est constitué par le bord périphérique biseauté. 20 12. Dispositif semiconducteur suivant la revendication 1, caractérisé en ce que le dit bord périphérique choisi est constitué par le second bord périphérique. 13. Thyristor, caractérisé en ce qu'il comprend d'une part un élément semiconducteur en silicium comportant quatre couches 25 successives formant entre elles trois jonctions, des couches adjacentes ayant des conductivités de types opposés, une première couche superficielle étant adjacente à une première surface de contact et une seconde couche superficielle étant adjacente à une seconde surface de contact, un bord périphérique biseauté partant 30 de la première surface de contact et coupant une des jonctions et un second bord périphérique s'étendant de la dite seconde surface de contact jusqu'au bord biseauté et coupant une seconde jonction, et d'autre part un boitier d'encapsulation du thyristor se composant d'une monture en céramique entourant l'élément semiconducteur 35 et comportant une surface de profil correspondant à celui d'un bord choisi parmi les dits bords périphériques de l'élément en étant èspacée de ce bord de moins de 0,025 mm, la dite monture ayant un coefficient de dilatation thermique correspondant sensi- 71 18102 î? 2090208 bleraent à celui de l'élément semiconducteur en silicium, d'un verre passivant liant le dit bord périphérique choisi de l'élément à la surface correspondante de la monture et recouvrant également le bord périphérique restant en étant espacé de la monture dans une 5 zone adjacente au dit bord périphérique restant, le verre passivant présentant un coefficient de dilatation thermique supérieur à celui —7 du silicium et inférieur à 45 x 10" /°C, une température de cuisson inférieure à. celle de la monture et une épaisseur maximale inférieure à 0,025 mm , et d'organes de contact associés à la première et 10 à la seconde surface de contact et liés par scellement à la dite monture. 14. Thyristor suivant la revendication 13, caractérisé en ce que les dits organes de contact comprennent un premier organe de contact principal de conduction de courant lié à une grande partie 15 de la première couche superficielle dans une zone adjacente au premier organe de contact et à la monture, un organe de contact d'électrode de commande lié à une couche intermédiaire de l'élément semiconducteur sur la dite première surface de contact en un endroit séparé du premier organe de contact principal par une 20 jonction, un second organe de contact principal de conduction de courant lié à la seconde surface de contact et à la monture en un endroit espacé du premier organe de contact et une matière isolante interposée entre l'organe de contact d'électrode de commande et le premier organe de contact principal. 25 15. Thyristor suivant la revendication 13, caractérisé en ce que les dits bords périphériques sont annulaires et en ce .que l'élément semiconducteur en silicium a un diamètre supérieur à 3,75 mm. 16. Thvristor suivant la revendication 13, caractérisé en ce 30 que les bords périphériques sont polyédriques et en ce que l'élément semiconducteur en silicium a une largeur supérieure à 3,75 mm le long d'une des surfaces de contact. 17. Thyristor suivant la revendication l3, caractérisé en ce que le second bord périphérique de l'élément semiconducteur du 35 thvristor est biseauté positivement. 18. Thyristor suivant la revendication 13, caractérisé en ce que le bord périphérique biseauté de l'élément semiconducteur du thyristor est biseauté négativement d'une valeur suffisante pour 71 18102 14 2090208 réduire le gradient de champ en surface de la dite première jonction dans une zone adjacente au dit "bord. 19. Thyristor suivant la revendication 15, caractérisé en ce que le dit bord périphérique biseauté est biseauté négativement 5 dans une zone adjacente à la dite première jonction et en ce que le dit second bord périphérique est biseauté positivement dans une zone adjacente à la dite seconde jonction. 20. Thyristor suivant la revendication 15, caractérisé en ce que la monture est composée de verre. 10 21. Thyristor suivant la revendication 15, caractérisé en ce que la monture est formée de verre. 22. Thyristor suivant la revendication 15, caractérisé en ce que le verre passivant est un verre au borosilicate de zinc. 23. Thyristor suivant la revendication 15, caractérisé en ce 15 que les dits organes de contact comprennent une plaquette d'appui en métal réfractaire présentant un coefficient de dilatation —7 thermique inférieur à 55 x 10" /°C. 24. Thyristor suivant la revendication 15, caractérisé en ce que le dit bord périphérique choisi est constitué par le bord 20 périphérique biseauté. 25. Thyristor suivant la revendication 1, caractérisé en ce que le dit bord périphérique choisi est constitué par le second bord périphérique.