Brevet FR2096742A1 — publié le 19720225

" 1 2096742 la présente invention se rapporte généralement à des circuits intégrés du type qui comprend des transistors complémentaires à effet de champ et à porte isolée comme formant leurs dispositifs actifs. Ces dispositifs sont appelés 5 communément circuits intégrés à CMOS ou à semiconducteurs complément taires à métal-oxyde. Plus particulièrement, l'invention concerne et a essentiellement pour objet des circuits intégrés dit à CMOS ou à semiconducteurs complémentaires à métal-oxyde susceptibles d'être actionnés à des tensions électriques 10 d'alimentation de puissance relativement basses et un procédé de fabrication de tels circuits intégrés ainsi que les diverses applications et utilisations résultant de leur mise en oeuvre et les systèmes, ensembles, appareils, équipements et installations pourvus de tels circuits. 15 Bes circuits intégrés à semiconducteurs complémentaires à métal-oxyde,"tels qu'ils sont actuellement communément construits, comprennent un corps ou une masse de matière semiconductrice, habituellement du silicium du type ÎT, qui constitue le substrat pour les transistors à MOS ou à semiconducteurs à métal-oxyde 20 qui comportent des canaux ou voies du type P. Dans ce corps sont diffusées une ou plusieurs régions de conductivité de type P, appelées régions de puits qui agissent comme substrats pour les transistors qui ont des canaux ou voies du type U. Des sources et drains des types appropriés de conductivité sont 25 diffusés dans les régions de puits du corps et dans le corps lui-même extérieurement aux régions de puits. Des isolants ou isolateurs de porte, une métallisation de contact et une métallisation de porte sont prévus pour compléter les transistors individuels. Des interconnexions de circuit sont prévues 30 pour connecter les transistors dans des circuits tels que des circuits inverseurs ou onduleurs, des portes de transmission, des registres à décalage et analogues. Les transistors dit MOS ou à semiconducteurs à métal-oxyde dans des circuits intégrés à CMOS ou à semiconducteurs complémen-35 taires à métal-oxyde sont habituellement du type à enrichissement, c'est-à-dire que, dans chaque transistor, aucun courant électrique appréciable ne s'écoule dans son canal quand aucune différence de 71 15826. 2 2096742 tension électrique n'existe entre sa porte et sa source. Pour que la conduction ait. lieu, le potentiel, appliqué entre les électrodes respectivement de porte et de source de -chaque dispositif, doit être plus grand en amplitude qu'une 5 , valeur minimale appelée la tension électrique de" seuil pour des dispositifs à canal du type P et pour des dispositifs à canal.du type H; - Les tensions électriques de seuil. des dispositifs à canal du type P dans des circuits intégrés à semiconducteurs 10 complémentaires à métal-oxyde, appartenant à l'état antérieurement connu de la technique, sont distribuées statistiquement de pastille ou plaquette à pastille ou plaquette entre environ -1 et -4 volts, la valeur de pointe, maximale ou ds crête de la distribution étant d'environ -3 V. Des dispositifs à canal 15 du type N ont des tensions électriques de s«uil distribuées entre environ 1 et environ 4 V avec la valeur maximale ou de pointe ou de crête de distribution égale à environ 2 Y. Auparavant, quand" la tension électrique de seuil T/^p d'un canal de type P était basse, la tension électrique de seuil du canal 20 de type N était élevée et vice versa. La tension électrique d'alimentation, nécessaire pour faire fonctionner ces circuits, doit nécessairement être supérieure à la tension électrique de seuil la plus grande et la mesure, dans laquelle elle est plus grande, dépend de la conception ou construction 25 du circuit. Auparavant, la tension électrique d'alimentation la plus basse possible, qui pourrait permettre le fonctionnement d'un circuit ayant une tension électrique maximale de seuil de 4 Y, était voisine de5.V. Des tensions électriques d'alimentation d'environ 6 à environ 15 V sont habituellement recommandées. 30 II y a beaucoup d'applications pour des circuits intégrés à semiconducteurs complémentaires à métal-oxyde qui sont susceptibles de fonctionner avec des tensions électriques d'alimentation inférieures à celles indiquées ôi-dessus. Par exemple, des circuits intégrés bipolaires, actuellement employés 35 dans des systèmes numériques ou arithmétiques, sont ordinairement' actionnés à environ 4 V. Afin de faire fonctionner des circuits intégrés à semiconducteurs complémentaires à métal-oxyde de façon 71 15826 3 2096742 compatible avec ces circuits, le niveau d'alimentation de puissance pour les circuits à semiconducteurs complémentaires à métal-oxyde doit être comparable. Gomme autre exemple, beaucoup de dispositifs sont actuellement conçus pour fonctionner avec des petites 5 batteries d'accumulateurs comme source d'alimentation d'énergie. Pour ces applications, les circuits doivent être capables de fonctionner au niveau de 1,5 à 3 V qui est disponible à partir de telles batteries d'accumulateurs. La vitesse de fonctionnement de circuits intégrés à 10 semiconducteurs complémentaires à métal-oxyde est également une fonction des tensions électriques de seuil des dispositifs montés dans le circuit. Beaucoup d'applications peuvent être trouvées pour des circuits intégrés à semiconducteurs complémentaires à métal-oxyde qui sont susceptibles d'un fonctionnement 15 à des vitesses plus grandes que celles qui ont été réalisées auparavant. Des enseignements existent dans la technique antérieure à l'effet que des basses tensions électriques de seuil peuvent être obtenues dans des circuits intégrés à semiconducteurs 20 complémentaires à métal-oxyde 1) en établis sanVune faible concentration de surface de modificateurs de conductivité dans les régions de puits diffusées ou 2) en employant une technologie dite à oxyde propre pour la formation des isolants ou isolateurs de porte pour réduire la charge fixe dans les isolateurs 25 ou isolants. Nulle part cependant, il n'existe un enseignement montrant comment la concentration de surface dans les régions de puits peut être réduite à une valeur suffisamment basse ou comment les isolateurs de porte peuvent être pourvus d1 une charge fixe suffisamment basse pour produire des tensions 30 électriques maximales de seuil de l'ordre de 1,5 à 2,0 Y ou moyis à la fois sur le canal de type ÏT et sur les dispositifs à canal de type P. Les nouveaux dispositifs semiconducteurs conformes à cette invention sont caractérisés par des concentrations superficielles 35 de modificateurs de conductivité dans ïs régions de puits 16 *5 diffusées de moins d'environ 5 x 10 /cm et par une densité 11 2 de charge fixe dans les isolateurs de porte de moins de 1 x 10 /cm. 71 15826 4 2096742 La région de puits est formée par diffusion et ensuite une portion des modificateurs de conductivité dans celle-ci est diffusée vers l'extérieur ou évacuée par diffusion à partir de la région de surface pour réduire la concentration superficielle 5 ou en surface jusqu'au niveau précité. De préférence, lés isolateurs de porte sont réalisés en oxydant les surfaces du corps semiconducteur dans une atmosphère qui contient un halogénure d'hydrogène et en recuisant à une température élevée pour produire les concentrations de charge fixe basses désirées. 10 L'invention sera mieux comprise et d'autres buts, caractéristi ques, détails et avantages de celle-ci apparaîtront plus clairement à la lecture de la description explicative qui va suivre en se reportant aux dessins schématiques annexés donnés uniquement à titre d'exemples non limitatifs illustrant divers modes de 15 réalisation de l'invention et dans lesquels: - la figure 1 représente un diagramme schématique de circuit d'un circuit inverseur ou onduleur complémentaire à semiconducteurs complémentaires à métal-oxyde; - la figure 2 est un diagramme représentant graphiquement 20 les caractéristiques de transfert des transistors à canal du type P et à canal du type H représentés sur la figure 1 ; - les figures 3 à 8 sont respectivement des sections ou coupes transversales illustrant les étapes ou opérations initiales dans la fabrication des présents circuits intégrés 25 nouveaux à semiconducteurs complémentaires à métal-oxyde; - les figures 9 et 10 sont des graphiques représentant la variation de la concentration de modificateurs de conductivité en fonction de la distance en illustrant le changement de la distribution de concentration produit par une opération dans 30 le présent procédé nouveau; et - les figures 11 à 15 sont des coupes transversales illustrant respectivement d'autres étapes ou opérations du présent procédé nouveau." ' EXEMPLES 35 La figure 1 a été établie afin d'expliquer certaines des corrélations de circuit liées ou connexes à la présente invention. Le circuit 10 de la figure 1 est un circuit onduleur ou inverseur 71 1&26 5 2096742 complémentaire qui est un "bloc ou pavé de construction de base dans des circuits à semiconducteurs complémentaires à métal-oxyde. Le circuit 10 comprend un transistor à semiconducteur à métal-oxyde 12 à canal du type P et un transistor a semiconducteur 5 à métal-oxyde 14 à canal du type I connectés en série entre une borne 16, alimentée avec une tension électrique + Y volts, et la masse ou la terre 18. Les drains 1ÇT et 20 respectivement des transistors 12 et 14 sont connectés ensemble- et à une borne de sortie 21. Les portes 22 et 24 respectivement des 10 transistors 12 et' 14 sont connectées ensemble et à une borne d'entréq£6. Les transistors 12 et 14 sont chacun, du type à enrichissement, c'est-à-dire que, dans chaque transistor, aucun courant électrique appréciable ne s'écoule dans le trajet ou canal de conduction allant de la source au drain à une polarisation 15 nulle de porte à source. Une différence de tension électrique supérieure à une valeur dénommée la valeur de seuil doit être appliquée entre les portes et les sources respectivement 27 et 28 de ces dispositifs avant qu'un courant électrique appréciable ne s'écoule. Oi-après, des tensions électriques de seuil seront 20 discutées sous forme, de la différence mathématique entre la tension électrique de porte Yj^ et la tension électrique de source Yg, ~Y^), (voir figure 2). Pour enrichir un dispositif à canal du type N jusqu'à la conduction, Y^ doit être plus élevée que Yg, de sorte que (Y^ -Yg) est positif. 25 Pour un dispositif à canal du type P, Yg doit être supérieure à Yjjj pour la conduction, de sorte que l'expression (Yj^- Yg) est négative. Le circuit inverseur ou onduleur 10 fonctionne de la manière suivante. Avec une tension électrique d'entrée approximativement 30 égale au potentiel de la masse ou terre à la borne 26, il y a une différence de potentiel de - Y volts entre la porte 22 et la source 27 du dispositif 12 à canal du type P et par conséquent ce dispositif, en supposant que la valeur - Y volts est plus négative que sa tension électrique de seuil, sera conducteur. 35 En même temps, .la différence de potentiel, entre - la porte 24 et la source 28 du transistor 14 à canal-du type ÏT, est approximativement nulle et ce dispositif est donc non conducteur. Par conséquent, 71 15826 6 2096742 la borne de sortie 21 est connectée à travers le canal du transistor 12 à la borne 16 et ainsi sera à un potentiel d'approximativement +Y volts par rapport à la masse ou terre. Quand la borne d'entrée 26 est connectée à une source d'approximati-5 vement + Y volts, le transistor 12 à canal du type P est interrompu (sa tension électrique de porte à source est maintenant nulle) et le transistor 14 à canal du type ET est mis en circuit. Par conséquent, la borne de sortie 21 reste alors au potentiel de la masse plutôt qu'au potentiel existant 10 sur la borne 16. la grandeur de sortie est ainsi inversée par rapport à la grandeur d'entrée. Comme cela a été indiqué ci-dessus, les transistors 12 et 14 sont des dispositifs du type à enrichissement dont chacun est caractérisé par une certaine tension électrique de seuil Y^p 15 ou Y^jj.. les diagramme de la figure 2 représente les caractéristiques de transfert de chacun de ces transistors dans un graphique combiné. la figure 2 représente graphiquement la variation de l'intensité du courant électrique de drain Importée en ordonnées) en fonction de la différence de tension électrique de 20 porte à source Y^ -Yg (portée en abscisses). Quand la tension électrique de porte à source Y^ - Yg, pour le transistor 12 à canal du type P, est moins négative que la tension électrique de seuil Y^p, le transistor 12 ne conduit pas de courant.électrique appréciable. Des tensions électriques 25 plus négatives que Y^p sont nécessaires pour produire une conduction appréciable. Pour le transistor 14 à canal du type N, des tensions électriques de porte à source, inférieures à la tension électrique de seuil Y^, ont pour résultat qu'il n'y a aucun courant électrique appréciable et qu§&es tensions électriques 30 positives, supérieures à Y^, sont nécessaires. Des valeurs typiques de Y^p dans la technique antérieure sont, comme indiquées ci-dessus,, d'environ -3 V et des valeurs typiques de Y^ sont d'environ 2 Y. la grandeur de + Y sur la figure 1 doit être supérieure à la valeur absolue de la plus grande 35 des tensions électriques de seuil Y^p et Y^ afin que le circuit 10 soit actif ou capable de fonctionner. En outre, la 71 15826 7 2096742 valeur de + Y doit être suffisamment supérieure à Y^,p ou à Pour 1ue su-ffisammei:1^ de conductivité se produise dans les transistors 12 et 14 afin que le circuit 10 fonctionne efficacement. Dans des dispositifs antérieurs, des tensions 5 électriques d'alimentation de puissance d'approximativement 10 Y ont été recommandées. Une tension"électrique minimale d'alimentation de puissance d'approximativement 6 V est habituellement spécifiée. La présente structure nouvelle de circuit intégré à semi-10 conducteurs complémentaires en métal-oxyde comporte des caractéristiques qui la rendent susceptible de fonctionner à des tensions électriques d'alimentation d'énergie très inférieures à celles qui étaient requises auparavant. Comme cela est représenté dans les dessins et particulièrement sur la figure 15, le 15 dispositif n'apparaît pas comme étant différent des dispositifs antérieurs, c'est-à-dire que les différences ne sont pas susceptibles d'être illustrées. Il y a cependant des différences importantes qui seront expliquées dans la description suivante, lia figure 15 représente une portion d'un-dispositif 20 à circuit intégré 30 qui comprend un corps 32 de matière semiconduc-trice, habituellement du silicium de type F, qui a une surface 34 au voisinage de laquelle sont formés les dispositifs actifs du circuit. Deux transistors, à savoir un transistor 36 à canal de type I et un transistor 38 à canal 25 de type P, sont représentés, mais beaucoup de tels dispositifs peuvent être présents dans le dispositif 30. Le transistor 36 à canal de type ÎT comprend un substrat qui est une région de puits 40 formée par la diffusion de-modificateurs de conductivité de type P dans le substrat 32. 30 Dans la présente structure nouvelle, la distribution ou réparti-tior^ des modificateurs de conductivité dans la région de: puits 40 diffère de la distribution existant dans les dispositifs antérieurs. Dans ces dispositifs, la concentration croît depuis- une valeur inférieure à environ 5 x 10^cm^ à la surface 35 34 jusqu'à une valeur quelque peu supérieure à une distance à la surface 34 inférieure à la profondeur de la région 40 et à partir de là, la concentration décroît jusqu'à la profondeur 71 15826 8 2096742 de la région 40. Auparavant, la région 40 avait une distribution ou répartition de concentration qui diminuait de façon continue depuis la surface 34 jusqu'à la profondeur de la région 40. Le transistor 36 à canal de type N comprend en outre, une 5 paire de régions espacées respectivement de source 42 et de drain 44 qui sont formées par diffusion de modificateurs de conductivité de type ET dans la région de puits 40. Une structure de porte 46, qui comprend une électrode de porte 48 séparée de la surface 34 par un isolant ou anâbgue 50, qui peut être un oxyde génétique 10 de la matière du corps 32, recouvre l'espace compris entre les régions respectivement de source 42 et de drain 44. Des isolants ou isolateurs en oxyde, tels qu'ils sont usuellement formés dans la technique, contiennent invariablement une charge positive fixe qui est le résultat de facteurs tels que des impuretés 15 dans l'oxyde et les états cristallins à l'interface ou surface de séparation entre isolant et silicium, c'est-à-dire à la surface 34. Dans la présente structure nouvelle, la densité de 11 2 charge fixe dans l'isolant 50 est inférieure à 1 x 10 /cm et est de préférence inférieure à 5 x 10^/cm^. 20 Un revêtement isolant épais 52, qui peut être une substance composée de plusieurs couches de la même matière ou de matières différentes, recouvre la plus grande partie de la surface 34. Une métallisation de contact comprenant un contact de source 54 et un contact de drain 56, est déposée et adhère à .l'isolant 52 et 25 s'étend jusqu'à venir en contact avec les régions respectivement de source 42 et de drain 44. Le transistor 38 à canal de type P est formé à la surface 34 dans le corps de substrat 32 en un emplacement extérieur à • la région de puits 40. Ce transistor comporte des régions 30 respectivement de source 58 et de drain 60 qui sont formées par diffusion de modificateurs de conducxivité de type P dans le corps de substrat 32. Une structure de porte 62, qui comprend une électrode de porte 64 séparée de la surface 34 par un isolant 66, recouvre l'espace compris entre les régions respecti-35 vement de source 58 et de drain 60. L'isolant 66 a les mêmes caractéristiques que l'isolant 50 dans le transistor 36 à canal de type ïï, c'est-à-dire qu'il contient une densité de charge 71 15826 9 2096742 112 * r fixe inférieure à 1 x 10 /cm et de préférence inférieure à 5 x 1010/cm2. Le contact de drain 56 peut aussi faire contact avec la région de drain 60 du transistor 38 comme cela est indiqué et 5 ceci servira à connecter les transistors 36 et 38 dans la configuration représentée sur 1a. figure 1. Les deux transistors 36 et 38 peuvent évidemment être connectés différemment. Pour compléter ou achever la structure représentée sur la figure 15, il y a un contact de source 68 qui est superposé au 10 revêtement isolant 52 et s'étend jusqu'à venir én contact avec la région de source 58 du transistor 38. Chacun des deux transistors 36 et 38, quand ils sont construits comme cela est décrit ici, peut avoir des tensions électriques de seuil s'étendant depuis des valeurs très proches de zéro 15 jusqu'à des valeurs maximales de l'ordre de 1,5 à 2,0 V. Des circuits, dans lesquels ils sont utilisés, peuvent par conséquent être actionnés à des tensions électriques d'alimentation, d'énergie de beaucoup inférieures à ce qui a été possible auparavant. Le présent procédé nouveau sera décrit en se référant aux 20 figures 3 à 15. La matière de départ pour le présent procédé est un corps de substrat 32 représenté sur la figure 3- Le corps de substrat 32 peut être du silicium de type ET d'orientation (100), c'est—à-dire qu'une surface 34 du corps de substrat 32 est orientée sensiblement parallèlement aux plans cristallographiques 25 (100) dans le corps de substrat 32. La résistivité du substrat 32 est choisie de façon à être d'environ 0,10-Q. cm à environ 10 II cm. De préférence, la résistivité du substrat est d'environ 1 à 2£L cm, c'ést-à-dire avec des concentrations d'impuretés •respectivement d'environ-60 x 10^/cm^ à 2,0 x 1.0^/cm^. 30 Le corps de substrat 32 est d'abord exposé à un milieu ambiant oxydant à une température d'environ 1200°C pendant environ 2 heures pour former un revêtement d'oxyde masquant 70 (figure 4).Ce revêtement d'oxyde masquant 70 est soumis à des procédés usuels de gravure ou d'attaque chimique photolithographique"pour réaliser 35 une ouverture 72 (figuré 5) pour- exposer la partie de la surface 34 au voisinage de laquelle la région de'puits.-40. de type P est 71 15826 10 2096742 à situer. Dans la formation du revêtement masquant 70, une portion du corps de substrat 32, adjacente à la surface 34, comme cela est représenté sur la figure 3, est consummée, c'est-à-dire que le revêtement d'oxyde 70 consiste en du dioxyde 5 de silicium ou silice créé par la réaction de l'oxygène avec les atomes de silicium près de la surface 34. Ainsi, la surface 34, telle que représentée sur la figure 4, n'est réellement pas la même surface que sur la figure 3. le chiffre de référence 34 est cependant appliqué à chaque surface par raison de 1Q commodité. L'opération suivante dans le présent procédé nouveau est la déposition d'une source de modificateurs de conductivité de type P sur la portion de la surface 34 qui est exposée par l'ouverture 72 dans l^i-evêtement 70. Cette opération 15 est illustrée par la figure 6. Ici est représenté un revêtement 74 qui, dans cet exemple, est un revêtement en verre au borosilicate formé en exposant le corps de substrat 32 à une source de bore, par exemple à' une source de nitrure de bore. Cette opération est exécutée pendant environ 30 minutes à 20 une température d'environ 800°C à environ 820°C. Le résultat de cette opération est la formation d'une région diffusée peu profonde 76 de type P dans le corps de substrat 32 au voisinage de la surface 34. Le revêtement de verre au borosilicate 74 est ensuite 25 éliminé au moyen d'une substance d'attaque ou de gravure chimique appropriée. Le corps de substrat 32 est ensuite chauffé jusqu'à une température d'environ 1200°C pendant une période allant d'environ quelques minutes à environ 6 heures dans un milieu ambiant oxydant. Ce traitement thermique a pour résultat une redistribution 30 des modificateurs de conductivité à partir de la région peu profonde 76(figure 6) pour former une région plus profondément diffusée 78 de type P (figure 7) et a pour résultat également la formation d'une nouvelle couche d'oxyde 80 par-dessus la région 78. L'atmosphère oxydante est employée ici comme elle l'\est dans 35 des opérations usuelles de diffusion pour protéger la surface 34. La durée de cette opération de traitement thermique est une variable qui affecte la concentration superficielle finale des modificateurs- 71 15826 2096742 de conductivité dans la région de puits 40. Gomme cela sera mis en évidence plus complètement ci-après, cette opération de redistribution est incomplète, c'est-à-dire qu'elle est exécutée pendant un temps inférieur à celui qui amènerait la 5 région de puits 40 jusqu'à sa profondeur finale désirée. Tous les oxydes de surface sont ensuite éliminés par une substance de gravure ou d'attaque chimique appropriée. Le corps de substrat 32, avec la région 78 de type P contenu dans celui-ci, est ensuite chauffé dans de la vapeur d'eau à une température 10 d'environ 1100°C pendant environ 30 minutes environ 6 heures. Cette opération a pour résultat la formation d'un nouveau revêtement d'oxyde 81 (figure 8) et la diffusion vers l'extérieur ou l'évacuation par diffusion de modificateurs de conductivité à partir de la région 78 pour réduire la 15 concentration superficielle des modificateurs de conductivité dans la partie de la région 78 qui est adjacente à la surface 34. La quantité de réduction est une variable qui est déterminée par la durée et la température du procédé et qui peut être déterminée par expérimentation routinière, courante ou ordinaire 20 pour produire une concentration superficielle désirée. Comme cela a été indiqué ci-dessus, cette concentration doit être inférieure à 5 x10 /cm . Cette opération de diffusion vers 1'-extérieur ou d'évacuation par diffusion est nécessaire parce qu'il est difficile de réaliser une valeur aussi basse par des techniques 25 connues de:, diffusion, directe. Les figures 9 et 10 sont prévues comme explication graphique ou imagée de l'opération précédemment décrite de diffusion vers l'extérieur ou d'évacuation. Avant cette opération, la distribution d'impuretés acceptrices ÏT^ est représentée sur la figure 9. 30 Le dopage de fond de type ET du corps. 32 est constant à environ 1 x^10 /cm . Comme cela est représenté, la distribution de E"A avec la distance à la surface 34 décroît de façon continue depuis une certaine valeur jusqu'à la profondeur de la région 78 indiquée par l'intersection de la courbe ÏT^ avec la ligne 35 droite Après l'opération de . . diffusion vers l'extérieur ou d'évacuation décrite ci-dessus, la distribution d'impuretés acceptrices ÏT^ est comme cela est indiqué sur la figure 10. 71 15826 12 2096742 Comme cela est représenté, la concentration d'impuretés acceptrices croît - depuis la surface 34 jusqu'à une certaine valeur supérieure à une distance à la surface 34 inférieure à la profondeur de la région 78 et décroît ensuite jusqu'au point 5 d'intersection avec la ligne droite ET^. la valeur de la concentration en accepteurs à la surface 34 est représentée 16 3 comme étant inférieure à 5 x 10 /cm . Cette valeur peut être réalisée par le choix correct de la durée et de la température de la formation initiale de la région 78 et de la 10 durée et de la température de l'opération de diffusion vers l'extérieur ou d'évacuation. Ensuite, tous les oxydes de surface sont éliminés et une seconde redistribution de la région de puits est accomplie. Le corps de substrat 32 est chauffé jusqu'à une température 15 d'environ 1200°C dans de l'oxygène pendant une durée d'environ 16 heures pour accomplir cette opération. La durée de cette opération dépend évidemment du traitement préalable ou précédent du corps 32. Le résultat est l'achèvement de la région de puits 40 et la croissance d'un nouveau revêtement 20 d'oxyde protecteur 82 sur la surface 34 du corps de substrat 32 (figure 11). Comme opération suivante dans le procédé, tous les oxydes de surface sont de nouveau éliminés. Un nouveau revêtement masquant 84 est ensuite formé en chauffant le corps de 25 substrat 32 dans une atmosphère oxydante telle que la vapeur d'eau à une température d'environ 1200°C pendant une durée d'environ 2 heures. Des ouvertures 86 et 87 sont formées dans ce revêtement 84 par des procédés photolithographiques usuels et les régions respectivement de source 58 et de 60 pour le 30 transistor 38 à canal de type P sont formées par diffusion, de préférence à partir d'une source de nitrure de bore, en exposant le corps de substrat 32 à cette source pendant une période de temps d'environ 30 minutes à une température d'environ 1000°C. Cette opération aura également pour résultat la 35 formation d'un revêtement de verre au borosilicate sur la surface supérieure entière du dispositif, mais ceci a été omis de la figure 12 par raison de commodité. 71 15826 13 2096742 Tous les oxydes de surface sont de nouveau éliminés.. Un revêtement d'oxyde masquant, pour la formation des régions respectivement de source 42 et de drain 44 du transistor 36 à canal de type N, est ensuite formé de la manière suivante. 5 D'abord, un revêtement d'oxyde thermique 88 est formé sur la surface 54 en chauffant le corps de substrat 32 dans de la vapeur d'eau à une température d'environ 1100°0-pendant une période de temps d'environ 10 minutes, la courte durée est choisie ici pour éviter une diffusion ultérieure ou supplémen- 10 taire importante des régions déjà formées. Ci-après, toutes les opérations de procédé sont exécutées soit à une température relativement basse ou pendant de courtes durées, le revêtement d'oxyde 88 est cependant trop mince pour constituer un masque efficace et, pour accroître l'épaisseur du revêtement masquant, 15 un revêtement déposé 89 est formé sur celui-ci. le revêtement 89 o peut avoir une épaisseur d'environ 6000 A et peut être déposé par la réduction thermique de silane SiH^ à une température relativement basse à la surface du revêtement 88. la substance ou résine photosensible, connue sous le nom de photoresist, 20 n'adhère pas à ce revêtement"89 lorsqu'il est formé, le revêtement doit être rendu plus dense pour réaliser l'adhésion de la substance ou résine photosensible dite photoresist et ceci peut être accompli par traitement thermique à une température d'environ 1100°C pendant une période de temps d'environ 10 minutes. 25 Ensuite, des ouvertures 90 et 91 sont formées par des procédés photolithographiques usuels aux emplacements où les régions respectivement de source 42 et de drain 44 de type ïT + du transistor 36 sont désirées. Ces régions sont ensuite formées en exposant le corps 32 à une température élevée à une source d'impuretés 30 formant donneurs telles que du phosphore. Ceci a pour résultat la formation des régions 42 et 44 et aussi la formation d'un revêtement de verre ou phosphosilicate 92 par-dessus la surface entière du dispositif. le revêtement de verre au'phosphore 92 est" ensuite éliminé 35 dans une substance de gravure ou d'attaque chimique qui n'attaque pas le revêtement de silane densifié 89. Une'substance de gravure ou d'attaque chimique"appropriée est un mélange "de 92fo d'eau, de 5^ 71 15826 u 2096742 d'acide fluorhydrique et de 3% d'acide nitrique, où les pourcentages sont donnés en volume. Ensuite, un revêtement supplémentaire 93 de dioxyde de silicium ou silice est déposé à partir de la silane et densifié par un court 5 traitement thermique à 1000°C. Ceci a pour résultat un oxyde o d'environ 10000 A par-dessus la majeure partie de la surface 34- Des procédés photolithographiques sont ensuite employés pour former des ouvertures 94 adjacentes aux régions actives, c'est-à-dire aux régions respectivement de source et de drain 10 42, 44» 58 et 60 des transistors 36 et 38. Ceci est destiné à permettre la formation des isolants de porte finaux 50 et 66 comme cela sera maintenant décrit. Celles des portions de la surface 34, qui sont exposées par les ouvertures 94, sont ensuite oxydées en chauffant le corps de 15 substrat 32 à une température d'approximativement 875°C pendant une période de temps d'environ 70 minutes dans une atmosphère d'un mélange azéotropique de vapeur d'eau et d'un halogénure d'hydrogène, par exemple d'acide chlorydrique gazeux. Ceci a pour résultat la formation de revêtements d'oxyde 50 et 66 20 (figure 14) d'une épaisseur d'environ 1000 A. Les revêtements d'oxyde 50 et 66 sont ensuite recuits par traitement thermique dans une atmosphère inerte, telle que de 1'hydrogène}formant du gaz, de l'hélium, etc..., pendant un temps relativement court, c'est-à-dire pendant 10 minutes 25 à une température comprise entre environ 1000°C et environ 1200°C. En formant les revêtements 50 et 66 de cette manière, la densité de charge fixe est maintenue très basse et peut être de 11 2 l'ordre «Le. l moins de 1 x 10 /cm . IJne valeur typique de la 10 2 charge fixe peut être d'environ 5x10 /cm . 30 En outre, la mobilité des porteurs de charge dans les canaux des deux transistors 36 et 38 est augmentée d'une façon appréciable. Cet accroissement est traduit directement dans une trans-conductance.et une réponse en fréquence accrues pour une géométrie donnée du dispositif. Ceci conduit à son tour à des ^5 rendements améliorés pour un groupe donné de paramètres d'acceptance parce que davantage de dispositifs sur une pastille ou plaquette donnée sont dans les limites d'un fonctionnement acceptable. 71 15826 15 2096742 Un traitement normalisé est maintenant employé pour effectuer la finition du dispositif 30. Ainsi en se référant alla figure 15» des procédés photolithographiques sont employés pour former des ouvertures de contact vers les 5 diverses régions de source et de drain. Ensuite, un revêtement d'aluminium est formé sur la surface supérieure entière et ce revêtement est gravé ou attaqué chimiquement dans la configuration désirée pour réaliser des contacts et des interconnexions de circuit. 10 Quand ces opérations de procédé sont suivies, des circuits intégrés à semiconducteurs complémentaires à métal-oxyde sont obtenus, lesquels sont susceptibles de fonctionner à des tensions électriques d'alimentation plus" basses que celà n'a été possible auparavant. Ces circuits sont également plus rapides 15 que les circuits de la technique antérieure. En outre, les rendements de traitement, qui ont été obtenus par cette nouvelle méthode, sont considérablement plus élevés que dans le traitement de la technique antérieure en raison de la mobilité accrue des porteurs de charge dans le dispositif. 20 Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits ainsi que leurs combinaisons, si celles-ci sont exécutées selon 25 l'esprit de l'invention. / 7'1 15826 2096742 REVENDICATIONS 1. Dispositif formant circuit intégré du type comprenant un corps de matière semiconductrice d'un type de conductivité comportant une surface, une région diffusée de conductivité du type opposé à celle dudit corps dans ledit corps au 5 voisinage de ladite surface, des régions espacées respectivement de source et de drain, dudit premier type de conductivité à l'intérieur de ladite région diffusée adjacente à ladite surface, des régions espacées respectivement de source et de drain/Ludit type opposé de conductivité extérieurement à ladite 10 région diffusée adjacente à ladite surface, et une électrode de porte par-dessus " l'espace compris entre les deux régions respectivement de source et doârain de chaque paire de régions de source et de drain et séparée de celles-ci par un isolant contenant une charge fixe, caractérisé par une concentration 15 superficielle de modificateurs de conductivité dudit type oppose^â-e smoins d'environ 5x10 /cm dans ladite région diffusée et par -une densité de charge fixe de moins de 11 2 1 x 10 /cm dans ledit isolant. 2. Dispositif selon la revendication 1, caractérisé en 20 ce que la densité de charge fixe précitée est inférieure à 10 2 environ 5 x 10 /cm 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que 1'isolant précité comprend un oxyde génétique de la matière du corps précité. 25 4. Dispositif selon l'une des revendications précédentes, caractérisé en ce que les modificateurs de conductivité précités dudit premier type sont distribués sensiblement uniformément dans tout le volume du corps précité à une densité de moins 15/3 d'environ 1 x 10 /cm . 30 5. Dispositif selon l'une des revendications précédentes, caractérisé en ce que la matière semiconductrice précitée est un silicium monocristallin et la surface précitée est sensible-' ment parallèle aux plans."cristaUographiques (.100) dudit.. silicium 6. Dispositif selon l'une des revendications précédentes, 35 caractérisé en ce que la concentration de modificateurs de 71 15826 17 2096742 conductivité du type opposé précité dans la région diffusée précitée croît depuis la valeur précitée de moins d'environ 5 x 10^/cm^ à la surface précitée jusqu'à une valeur plus élevée en un emplacement espacé de ladite surface l'une distance inférieure à la profondeur de ladite région diffusée et décroît à partir de cet emplacement jusqu'à la profondeur de ladite région diffusée. 7. Procédé de fabrication du dispositif selon l'une des revendications précédentes, caractérisé en ce qu'il consiste 0 à effectuer les opérations permettant de réaliser la structure décrite dans l'une des revendications précédentes. I