Brevet FR2091988A1 — publié le 19720121

La presente invention concerne un dispositif semi-conducteur à jonctions'alliéeset son procédé de fabrication, et plus particulièrement un transistor à jonctions alliées dont le facteur d'amplification en courant en configuration base électrode commune (paramètre a ) est supérieur ou égal à l'unité. Les techniciens connaissent les transistors à jonctions alliées du type dans lequel des points d'indium, dont l'un constitue l'impureté de la région émetteur et l'autre l'impureté de la région collecteur, sont alliés à un substrat de germanium de type N servant de base. Le facteur d'amplification en courant en configuration base électrode commune ( a) de ce type de transistor est inférieur à l'unité car des porteurs qui sont injectés de la région émetteur dans la région base sont perdus par suite de leur recombinaison pendant le parcours. De ce fait, pour l'amplification, on n'utilise de tels transistors à jonctions alliées qu'en configuration "émetteur électrode commune" de façon à tirer parti du facteur d'amplification en courant de cette configuration, c'est-à-dire du paramètre ss .Cette configuration a cependant l'inconvénient de fournir des signaux de sortie amplifiés en opposition de phase avec les signaux d'entrée. Par contre, Si l'on disposait d'un transistor à jonctions alliées ayant un facteur d'amplification a supérieur .- n r il serait possible d'-obtenir des signaux amplifiés dr phase avec les signaux d'entrée. Cette caractéristique facilite la réalisation des circuits amplificateurs utilisant de tels transistors et permet fe réaliser de nouveaux types. de circuits. Pour ces raisons, on a jusqu'ici utilisé des transistors à pointes dont le facteur d'amplification a est supérieur à l'unité. Ces transistors ont cependant des inconvénients graves tels que l'impossibilité d'une fabrication en série, des caractéristiques instables, un bruit élevé, etc., qui les rendent peu pratiques à utiliser. La présente invention a donc pour principal objet un transistor à jonction alliée dont le facteur d'amplification a ou facteur d'amplification en courant en configuration "base électrode commune" est égal ou supérieur à l'unité. L'invention concerne également un procédé de fabrication de tels transistors. D'autres caractéristiques et avantages ressortiront de la description détaillée qui va suivre, faite en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, plusieurs formes de réalisations conformes à l'invention. Sur ces dessins, la figure 1 illustre la sequence des opérations qui constituent le processus de fabrication d'un dispositif semi-conducteur à jonctions alliées conforme au principe de l'invention la figure 2 illustre un processus similaire à celui de la figure 1 permettant de réaliser une variante de dispositif semiconducteur à jonctions alliées la figure 3 illustre la séquence des opérations de finition du dispositif semi-conducteur réalisé par les processus des figures 1 ou 2 les figures 4 et 5 sont sont des graphiques indiquant respectivement la distribution des concentrations en impuretés et une caractéristique du dispositif semi-conducteur de la figure 1. La présente invention va maintenant être décrite en détail dans son application à la fabrication d'un transistor à jonction alliée dont le facteur d'amplification en courant en configuration "base électrode commune" ou paramètre a , est supérieur à l'unité. Le processus part d'une plaquette de germanium 1 de type N représentée sur la figure 1A et dont-la concentration en impureté est, à titre d'exemple, d'environ 5.1014 à 1.1015 atomes/cm3. Au moyen de caches convenables (non représentés) on dépose ensuite les faces opposées de la plaquette de germanium 1 des points d'indium 2 et 3 qui constituent les impuretés de type P et dont les diamètres respectifs sont-par exemple de 360 et 260 microns. La plaquette de germanium 1 et les deux points d'indium 2 et 3 sont soumis à un premier traitement d'alliage dans lequel l'en- semble est chauffé sous vide à une température d'environ 5600C (température courante pour un tel alliage) pendant environ 8 minutes, puis l'ensemble est graduellement refroidi pour former dans la plaquette 1 des zones recristallisées 4 et 5 de type P représentées sur la figure 1B. Les références 6 et 7 indiquent ce qui reste des points d'indium respectifs 2 et 3 sur les zones recristallisées 4 et 5, après le premier traitement d'alliage. Les jonctions 8 et 9 apparaissent respectivement entre la plaquette de germanium 1 et les zones recristallisées 5 et 4. Après ce premier traitement d'alliage on dépose au moyen d'un cache convenable (non représenté) un point d'antimoine 10 d'un diamètre de 100 microns,par exemple,sur le reste 6 du point d'indium qui se trouve au-dessus de la zone recristallisée 4 de type P. L'antimoine est une impureté de type N dont la solu bilité dans le germanium est plus grande que celle de l'indium. L'ensemble est ensuite soumis à un second traitement d'alliage au cours duquel il est chauffe sous vide à une température inCé- rieure à celle du premier traitement d'alliage pendant environ 8 minutes, puis refroidi graduellement pour former une zone recristallisée 11 de type N dans la zone recristallisée 4, comme représentée figure 1D. La référence 12 indique le -reste des points d'indium et d'antimoine qui s'est formé pendant le second traitement d'alliage. Une jonction 13 s'est formée entre les zones recristallisées 4 et 11 et se termine au périmètre de la jonction 9, à l'endroit ol celle-ci a atteint la surface de la plaquette de germanium 1. Le second traitement d'alliage se fait à une température inférieure à celle du premier traitement de façon à éviter que la zone recristallisée 4, qui s'est formée pendant le premier traitement, repasse en phase liquide pendant le second traitement et soit éliminée. Le choix d'une température plus basee pour le second traitement d'alliage permet d'obtenir une phase liquide de germanium, d'indium et d'antimoine dans la partie supérieure de la zone recristallisée 4 et au cours du processus de recristallisation du germanium pendant le refroidissement graduel ultérieur, la zone recristallisée 11 contient plus d'antimoine que d'indium, c'est-a-dire qu'elle est de type N, grâce au fait que la solubilité en phase solide de l'antimoine dans le germanium est supérieure à celle de l'indium. On obtient ainsi la structure de la figure 1D. Après le second traitement d'alliage, on forme un contact ohmique 16, par exemple une électrode de nickel déposée sous la plaquette de germanium 1, et des contacts ohmiques 18 et i7, par exemple en or, sont respectivement fixés auxrenflementsmétalliques 7 et 12. L'ensemble est ensuite soumis à un léger décapage électrolytique pour obtenir la structure représentée figure 1E. Cette dernière opération permet d'éliminer simultanément la partie superficielle de la plaquette de germanium 1 où affleurent les jonctions 9 et 13, une partie de chacune des zones recristallisées 4 et 11 et la surface périphérique extérieure du renflement métallique 12, de façon à réaliser l'interconnexion des périmètres des jonctions 9 et 13, à éliminer l'interconnexion de la zone recristallisée 11 et de la plaquette 1 et à nettoyer les parties périphériques des jonctions 9 et 13.En même temps, la partie superficielle de la plaquette 1, dans laquelle affleure la jonction 8, et une partie de la zone recristallisée 5 sont décapées ainsi que la surface extérieure du renflement métallique 7, de façon à nettoyer la partie périphérique de la jonction 8. Les références 14 et 15 désignent respectivement les gorges qui sont formées dans les surfaces supérieure et inférieure de la plaquette de germanium 1 par l'opération de décapage. Le procédé décrit ci-dessus permet ainsi de réaliser un type de transistor à jonctions alliées dont le facteur d'amplification en courant en configuration base électrode commune (a) est supérieur ou égal à l'unité. La structure finale du transistor à jonctions alliées est représentée sur la figure 1E. Dans un tel transistor(appelé par la suite T), la plaquette de germanium 1 est la région base d'un transistor classique, de sorte que le contact ohmique 16 peut servir d'électrode de base. La zone recristallisée 5 est la région émetteur et le contact 18 sert d'électrode d'émetteur, alors que les zones recristallisées 4 et 11 forment la région collecteur, le contact 17 servant d'électrode de collecteur. Le transistor T à jonctions alliées ainsi réalisé a une caractéristique dont le facteur d'am.plifnca- tion a est supérieur ou égal à l'unité. La figure 4 illustre les concentrations en impuretés de la plaquette de germanium 1 et des zones recristallisées 4, 5 et 11, dans le sens de l'épaisseur de la plaquette 1 du transistor T. Plus précisément, la zone recristallisée 5 a une concentration en impureté d'environ 1.1018 à 3.1018 atomes/cm3, la plaquette de aernnium 1 a une cancentration en impureté d'environ 5.1014 à 1.1015 atomes/cm3, la zone recristallisée 4 a une con 18 3 centration -en impureté d'environ 1.10 8 à 3.10 atomes/cm3 et a zone recristallisée 11 a une concentration en impureté d'environ 4.1018 à 1.1019 atomes/cm3. Dans un tel transistor T, la distance W1 séparant les jonctics 8 et 9 et la d-stance séparant les jonctions 9 et 13, c' est-à-dire en fait l'épaisseur w - vone recristallisée 4, Peuvent être rendues suffisamment r ées aux longueurs de diffusion L1 et L2 des é'ecr-or ou des trous qui sont les porteurs minoritaires du germanium 1 entre les jonctions 3 et 9 dans la zone recristallisée 4.Le transistor à jonctions alliées T ainsi réalisé doit satisfaire aux conditions suivantes 1 L1 et W2 W2 En conséquence, dans le transitor T, la concentration en impureté de la zone recristallisée 11 est notablement plus grande que celle de la zone recristallisée 4 et de plus, les concentra tions en impureté des zones recristallisées 4 et 11 sont toutes deux supérieures à 1018 atomes/cm3, de sorte que la jonction 13 formée entre les zones 11 et 4 a la forme d'une jonction "en crochet".La diode formée par les zones recristallisées 11 et 4 a une caractéristique de tension inverse, c'est-à-dire une caractéristique de redressement entre les électrodes 16 et 17, comme illustré sur la figure 5, qui est semblable à celle que l'on obtient généralement entre la base et le collecteur des transis tors classiques de type PNP ou NPN. En dépit d'une telle carac téristique, le transistor à jonctions alliées T a un mécanisme contenant des structures de transistors de type PNP et NPN, comme on le verra par la suite.Lorsqu'une tension de polarisation est appliquée entre les électrodes 18 et 16, la première étant posi tive par rapport à la seconde et entre les électrodes 16 et 17, la première étant positive par rapport à la seconde, la jonction 8 est polarisée dans le sens direct et la jonction 9 est polarisée en sens inverse, de sorte que la zone recristallisée 5, la plaquette de germanium 1 et la zone recristallisée 4 équivalent respectivement aux régions émetteur, base et collecteur d'un transistor de type PNP. De plus, étant donné la polarisation inverse de la jonction 9 et la polarisation directe de la jonction 13, les zones recristallisées 11 et 4 et la plaquette 1 équivalent de même respectivement aux régions émetteur, base et collecteur d'un transistor NPN.La première structure transistor PNP permet d'injecter des trous à travers la jonction 8, de la zone recris tallisée 5 qui sert d'émetteur, dans la plaquette de germanium 1, qui sert de base, et la presque totalité de ces trous sont ensuite injectés à travers la jonction 9 de la plaquette 1 dans la zone recristallisée 4, qui fonctionne comme collecteur emmagasinant les trous. Par ailleurs, grâce à la structure transitor NPN, des électrons sont injectés à travers la jonction 13, de la zone recristallisée 11, qui sert d'émetteur, dans la zone recristallisée 4, qui sert de base, et la presque totalité de ces électrons sont ensuite injectés à travers la jonction 9 de la zone recristallisée 4 dans la plaquette de germanium 1, qui sert alors de collecteur les acheminant au contact 16.Dans ce cas, étant donné que les trous sont emmagasinés dans la zone recristallisée 4 par la structure transistor PNP décrite ci-dessus, les électrons émis par la zone recristallisée 11 émis plus nombreux que lorsqu'il n'y a pas accumulation de trous dans la zone 4. Si l'on désigne par a1 le facteur d'amplification en o courant en configuration base élec- trode commune du premier transistor PNP et par a2 le même facteur d'amplification du transistor NPN, le facteur d'amplification &alpha;1 a du transistor T est donné par la xelation &alpha; = 1-&alpha;2 .Dans la structure transistor PNP, la concentration en impureté de la zone recristallisée 5 servant d'émetteur est plus forte que celle de la plaquette de germanium 1 servant de base et la distance W1 entre les jonctions 8 et 9, c'est-a-dire l'épaisseur de la plaquette 1 qui sert de région base entre les deux jonctions, est soumise à la relation W1 L1 précédemment mentionnée (L1 étant la longueur de diffusion des trous) tandis que dans la structure transistor NPN, la concentration en impureté de la zone recristallisée 11 servant d'émetteur est plus forte que celle de la zone recristallisée 4 servant de base et l'épaisseur W2 de la zone 4 est soumise à la relation W2 L2 précédemment mentionnée (L2 étant la longueur de diffusion des électrons En conséquence, les facteurs d'amplification al et a2 définis ci-dessus sont liés par la relation a1 + a2 > 1, de sorte que le gain en courant a du transistor T est supérieur à l'unité. Dans le transistor T produit par le procédé précédent, les effets suivants apparaissent par suite de la distribution en gradins de la concentration en impureté illustrée sur la figure 4. La distribution de la concentration en impureté dans la zone recristallisée 5 étant en gradins, la concentration est plus forte dans la région émetteur au voisinage immédiat de la jonction émetteur-base de la structure transistor PNP mentionnée précédemment. Ceci favorise l'effet d'émission et accrott le facteur d'amplification a1 de ce transistor PNP, ce qui a pour effet d'améliorer le facteur d'amp cation a du transistor T. De plus, le facteur d'amplification a2 de la structure transistor NPN augmentant lorsque diminue l'épaisseur de la zone recristallisée 4, qui sert de région base, le facteur d'amplification a du transistor T augmente corrélativement. En outre,la distribution de de la concentration en impureté dans la zone recristallisée 4 servant de base dans la structure transistor NPN, est également en gradin et cette concentration est suffisamment élevée pour que, même si la zone 4 est mince, le courant inverse qui traverse la jonction 9 entre la plaquette de germanium 1 servant de collecteur et la zone 4 servant de base, soit relativement faible. De ce fait, la résistance de collecteur de la structure transistor NPN est relativement élevée et par conséquent la résistance de sortie du transistor T, entre ses électrodes 16 et 17, est relativement élevée.Cette caractéristique est avantageuse dans-la pràtique. De plus, le transistor à jonctions alliées T réalisé par le procédé précédent a une structure différente de celle des transistors courants et, comme on l'a vu précédemment, la jonction 13 séparant les zones recristallisées 4 et 11 a une caractéristique inverse assurant une caractéristique de redressement entre les électrodes 16 et 17. Le transistor T peut donc fonctionner comme diode en utilisant la caractéristique de redressement entre les électrodes 16 et 17. Dans l'exemple précédent d'application de l'invention, le transistor T à jonctions alliées ayant un facteur d'amplification a supérieur ou égal à l'unité, peut être facilement fabriqué par un traitement "de double alliage" qui comprend un premier processus d'alliage pour former les zones recristallisées 4 et 8 et un second processus d'alliage pour ajouter à l'impureté métallique qui reste sur la zone 4 une autre impureté métallique, comme décrit précédemment. De plus, ce double alliage met à profit le fait que la solubilité en phase solide de la seconde impureté métallique, à savoir de l'antimoine dans le substrat semi-conducteur 1 au cours du second processus d'alliage, est supérieure à celle de la première impureté métallique, à savoir de l'indium, dans le substrat semi-conducteur a cours du premier processus d'alliage.On peut ainsi réaliser un dispositif semi-conducteur (transistor T) ayant les caractéristiques désirées. On va maintenant décrire une variante de l'invention qui est également appliquée à la fabrication d'un transistor à jonctions alliées dont le facteur d'amplification a en courant en conìgura- tion base électrode commune est supérieur ou égal à l'unité. Le processus de fabrication commence par la préparation d'une plaquette 1 semblable à celle de l'Exemple 1 illustré par les figures 1. On dépose ensuite deux points indium 2 et 3 semblables à ceux de la figure 1A sur les surfaces opposées de la plaquette 1, comme représenté figure 2A.La plaquette 1 et ses points d'indium 2 et 3 sont ensuite soumis à un premier traitement d'alliage dans lequel l'ensemble est chauffé dans les mêmes conditions que celui de la figure 1A, puis graduellement refroidi pour former dans la plaquette 1 les zones recristallisées 4 et 5 (Figure 2B). Sur les figures 2, les éléments correspondants à ceux des figures 1 sont identifiés par les mêmes références et leur description ne sera pas répétée. Après le premier traitement d'alliage, on élimine une partie du renflement métallique (indium) 6 qui reste sur la zone recristallisée 4, par exemple par un moyen mécanique, (Figure 2C) et on dépose un point d'antimoine 10,semblable à celui de la figure 1C, sur le renflement 6 (Figure 2D). On soumet ensuite l'ensemble à un second traitement d'alliagesdans lequel il est chauffé sous vide pendant environ 8 minutes à la même température que dans le premier traitement d'alliage, puis refroidi graduellement pour former une zone recristallisée il de type N dans la zone 4, comme illustré sur la figure 2E. L'élimination partielle du renflement d'indium 6 avant le second traitement d'alliage a pour but de maintenir la zone recristallisée 4 après le second traitement d'alliage, comme dans le cas du premier exemple. Cette élimination partielle du reste d'indium permet d'obtenir la structure de la figure 2E par un mécanisme analogue à celui de l'Exemple 1. En effet, dans le second exemple on réduit la quantité d'indium par rapport au premier traitement d'alliage, alors que dans le premier exemple le second traitement d'alliage se faisait à une température plus basse que le premier. Les contacts 16, 17 et 18 sont fixés à la structure résultante qui est soumise à un décapage électrolytique comme dans le cas de la figure 1 pour réaliser le transistor T à jonctions alliées de la figure 2F qui est semblable à celui de la figure 1E. Le transistor T réalisé par le second-procédé fournit exactement les mêmes effets opérationnels que le transistor T produit par le- premier procédé. Son fonctionnement ne sera donc pas répété. Dans les deux exemples précédents des figures 1 et 2, le double traitement d'alliage utilise le fait que la solubilité en phase solide de l'impureté métallique dans le semi-conducteur est plus grande dans le premier processus d'alliage que dans le second. Dans l'exemple des figures 1, la température du second traitement d'alliage est plus basse que celle du premier, alors que dans l'exemple des figures 2 la température est la même mais une partie du métal non alliée après le premier traitement est élimini avant l'application du second traitement d'alliage. I1 est également possible de combiner ces deux procédés en utilisant des températures différentes pour les premier et second traitementsd-'alliages,comme dans le cas des figures 1, et en enlevant partiellement l'impureté métallique non alliée avant le second traitement d'alliage, comme dans le cas des figures 2. Bien que les zones recristallisées 4 et 5 soient formées concurremment par le premier traitement d'alliage du métal des points 2 et 3 déposés sur le substrat 1 comme décrit précédemment, on va voir qu'il n'est pas obligatoire que ces zones recristallisées soient formées simultanément. De plus, l'impureté métallique à allier n'est pas nécessairement une substance unique, comme dans les exemples précédents, mais peut être une impureté métallique dans laquelle a été introduite une impureté contenue dans un métal support approprié. Les transistors à jonction alliée réalisés par les procédés des figures 1 et 2, peuvent être utilisés tels quels, mais les caractéristiques avantageuses mentionnées plus haut peuvent être plus sûrement obtenues en soumettant les transistors au processus suivant décrit en regard des figures 3. Dans ce procédé, toute la surface du renflement métallique 7 et la surface adjacente du substrat 1 du transistor T de la figure 3A (qui a été obtenu par l'un des deux procédés précédemment décrits) sont revêtues d'une couche de résine 31 résistant à une solution d'attaque utilisée ultérieurement, le renflement métallique 12 étant revêtu d'une couche de résine similaire laissant à nu sa partie periphé- rique, comme représenté figure 3B. L'ensemble de la structure est ensuite immerg S une solution d'attaque telle que l'acide nitrique, fluor re ou un autre acide fort, dont la vitesse d'attaque du substrat 1, des zones recristallisées 11 et 4 et des contacts 16, 17 et 18 est plus faible que la vitesse d'attaque du renflement métallique 12, de façon à éliminer ses parties périphériques découvertes pour mettre à nu la partie marginale supérieure 11' de la zone recristallisée, comme illustré figure 3C. La référence 33 indique la partie périphérique qui a été éliminée du renflement métallique 12. Le transistor T de la figure 3C est ensuite soumis à un décapage électrolytique permettant d'éliminer la partie marginale supérieure 11' de la zone recristallisée 11, les parties des zones 11 et 4 sous-jacentes et une partie du substrat 1, de même que les parties périphériques des jonctions 9 et 13, comme illustré figure 3D. L'ensemble est ensuite rincé à l'eau. La référence 34 indique les parties qui ont été éliminées. Le décapage électrolytique effectué dans les conditions de la figure 3C élimine les irrégularités des parties périphériques des jonctions 9 et 13 qui existaient dans le dispositif de la figure 3A et, en même temps, évite la proximité des parties périphériques des jonctions 9 et 13 (Figure 3A) ,de façon à obtenir le transistor de la figure 3D qui possède la caractéristique désirée d'un facteur d'amplification a supérieur ou égal à l'unité. II est possible de soumettre directement le transistor de la figure 3A au traitement électrolytique mais, dans ce cas, le renflement métallique 12 masque les parties périphériques des jonctions 9 et 13 qui sont alors difficiles à décaper suffisamment, alors que la partie périphérique de la jonction 8 et la zone avoisinante sont excessivement attaquées rendant difficile l'obtention de la caractéristique désirée. Le procédé complémentaire des figures 3 permet d'éviter ces inconvénients. I1 va de soi que la présente invention a été décrite ci-dessus à titre purement indicatif mais nullement limitatif et que l'on pourra lui apporter toutes modifications de détail conformes à son esprit sans sortir de son cadre. REVENDICATIONS 1. Dispositif semi-conducteur à jonctions alliées,Caractér-sé en ce qu'il comprend un substrat semi-conducteur diun premier type de conauctivité,une première zone recristallisée dlun second type de conductivité,formée dans ledit substrat semi-conducteur par alliage d'une première impureté métalliqueet une seconde zone recristallisée du premier type de conductivité, formée dans la première zone recristallisée par alliage d'une seconde impureté métallique avec ce qui reste de la première impureté métallique sur la première zone recristallisée, une première et une seconde jonctions étant respectivement formées entre le substrat semi-conducteur et la première zone recristallisée et entre les première et seconde zones recristallisées. 2. Dispositif semi-conducteur à jonctions alliées,caractérisé en ce qu'il comprend un substrat semi-conducteur d'un premier type de conductivité, une première et une seconde zones recristallisées d'un second type de conductivité respectivement formées dans les deux faces du substrat semi-conducteur par des opérations simul tanées ou séparées d'alliage d'une première et d'une seconde impureté' métallique avec la matière du substrat, une troisième zone recristallisée du premier type de conductivité formée dans la première zone recristallisée par alliage d'une troisième impureté métallique avec ce qui reste de la première impureté métallique sur la première zone recristallisée, une première, une seconde et une troisième jonctions étant respectivement formées entre le substrat semi-conducteur et la première zone recristallisée, entre le substrat semi-conducteur et la seconde zone recristallisée et entre les première et troisième zones recristallisées. 3. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la partie périphérique extérieure d'un renflement métallique contenant ce qui reste des première et seconde impuretés sur la seconde zone recristallisée est partiellement éliminée, les parties des première et seconde zones recristallisées sous-jacentes aux parties éliminées du renflement métallique étant également éliminées, de même que la partie adjacente du substrat semi-conducteur qui entoure les zones recristallisées. 4. Procédé de fabrication d'un dispositif semi-conducteur à jonctions alliées,caractérisé en ce qu'il consiste à allier une impureté métallique à un substrat semi-conducteur d'un premier type de conductivité pour former dans celui-ci une première zone recristallisée d'un second type de conductivité, puis à allier une seconde impureté métallique à ce qui reste de la première impureté sur la première zone recristallisée pour former dans celle-ci une seconde zone recristallisée du premier type de conductivité, la seconde impureté métallique ayant une plus grande solubilité en phase solide dans le substrat semi-conducteur que la première impureté métallique. 5. Procédé de fabrication d'un dispositif semi-conducteur à jonctions alliées, caractérisé en ce qu'il consiste à allier une première impureté métallique à un substrat semi-conducteur d'un premier type de conductivité pour former dans celui-ci une première zone recristallisée d'un second type de conductivité, puis à allier une seconde impureté métallique à ce qui reste de la première impureté sur la première zone recristallisée pour former dans celle-ci une seconde zone recristallisée du premier type de conductivité, la solubilité en phase solide de la seconde impureté métallique dans le substrat semi-conducteur étant plus grande que celle de la première impureté métallique et la température d'alliage de la seconde impureté métallique aveC la première étant plus basse que la température d'alliage de la première impureté métallique avec le substrat semi-conducteur. 6. Procédé de fabrication d'un dispositif semi-conducteur à jonctions alliées,caractérisé en ce qu'il consiste à allier une première impureté métallique à un substrat semi-conducteur d'un premier type de conductivité pour former dans celui-ci une première zone recristallisée d'un second type de conductivité, à enlever partiellement ce qui reste de la première impureté sur la première zone recristallisée, puis à allier une seconde impureté métallique avec la première impureté métallique partiellement enlevée pour former une seconde zone recristallisée du premier type de conductivité dans la première zone recristallisée, la solubilité en phase solide de la seconde impureté métallique dans le substrat semi-conducteur étant plus grande que celle de la première impureté. 7. Procédé de fabrication d'un dispositif semi-conducteur à jonctions alliées, caractérisé en ce qu'il consiste à allier concurremment ou séparément une première et une seconde impuretés métalliques aux faces opposées d'un substrat semi-conducteur d'un premier type de conductivité pour former dans celui-ci une première et une seconde zones recristallisées d'un second type de conductivité, puis à allier une troisième impureté métallique à ce qui reste de la première impureté sur la première zone recristallisée pour former dans celle-ci une troisième zone recristallisée du premier type de conductivité, la solubilité en phase solide de la troisième impureté métallique dans le substrat semi-conducteur étant plus grande que celle de la première impureté. 8. Procédé de fabrication d'un dispositif semi-conducteur à jonctions alliées, caractérisé en ce qu'il consiste à allier une première impureté métallique à un substrat semi-conducteur d'un premier type de conductivité pour former dans celui-ci une première zone recristallisée d'un second type de conductivité, à allier une seconde impureté métallique à ce qui reste de la première impureté métallique sur la première zone recristallisée pour former dans celle-ci une seconde zone recristallisée du premier type de conductivité, la solubilité en phase solide de la seconde impureté métallique dans le substrat semi-conducteur étant plus grande que celle de la première impureté, à éliminer au moyen d'une solution d'attaque la partie périphérique d'un renflement métallique contenant ce qui reste des première et seconde impuretés sur la seconde zone recristallisée, puis à éliminer par décapage électrolytiques les parties des première et seconde zones recristallisées qui sont sous-jacentes aux parties périphériques éliminées du renflement métallique, les parties adjacentes du substrat semi-conducteur entourant les zones recristallisées étant également éliminées.