Brevet FR2060375A1 — publié le 19710618

La présente invention concerne un traducteur de code comportant un groupe de lignes de sortie et plusieurs lignes de signaux d'entrée, dans lequel un signal codé prédéterminé différent est appliqué au groupe de lignes de sortie en réponse à un • 5 signal appliqué aux lignes de signaux d'entrée. Une mémoire associative est un dispositif d'emmagasinage d'information dans lequel on peut avoir accès à tous les emplacements de mémoire simultanément au moyen d'un code indicatif d'information. Chaque emplacement de la mémoire qui contient le-10 dit code indicatif fournit un signal de concordance sur une ligne de concordance prédéterminée différente. Pour lire l'information emmagasinée dans les emplacements de la mémoire, l'adresse correspondant aux lignes de concordance qui sont excitées doit être vérifiée. L'information contenue à cette adresse est alors lue 15 de la manière usuelle. Si une ligne de concordance, et une seulement, était excitée chaque fois que la mémoire est consultée, un simple traducteur de code pourrait être utilisé pour identifier quelle ligne de concordance a été excitée en appliquant un signal codé 20 correspondant à l'adresse de cette ligne de concordance. Toutefois, comme il n'y a pas d'assurance qu'une ligne de concordance quelconque soit excitée ou que plus d'une ligne de concordance ne soient pas excitées, on ne peut utiliser les circuits traducteurs de code classiques. Par exemple, si 25 aucune ligne de concordance n'est excitée, un circuit traducteur de code classique indiquerait toujours un emplacement de mémoire particulier, habituellement l'emplacement contenant tous des zéros binaires. Si plus d'une ligne de concordance a été excitée, un traducteur classique fournirait dans certains cas un code indiquait; 30 un emplacement de mémoire qui ne concordait pas. C'est pour cette raison que des procédés d'exploration ont été proposés pour identifier les lignes de concordance qui ont été excitées. Toutefois, étant essentiellement séquentielle, l'exploration exige un temps appréciable. 35 Selon l'invention, les problèmes qui viennent d'être évoqués sont résolus par un traducteur de code comportant un dispositif répondant à un signal appliqué à une des lignes de sortie afin d'empêcher un signal d'être appliqué à une des lignes de signaux d'entrée. .+0 L'invention va être décrite ci-après en se référant 70 31862 ' 2060375 au dessin joint qui représente un système de traduction de-code réalisé à partir de plusieurs traducteurs de code selon 1*invention. Le système eue représente la figure unique comprend cinq 5 traducteurs de code identiques 10 à 14 et un dispositif d'utilisation 16. Chacun des traducteurs de code indique en code binaire laquelle de quatre' lignes d'entrée a été excitée. Le circuit du traducteur de code 10 est réalisé en sorte que, lorsque chacune des lignes d'entrée est excitée, il 10 présente une priorité de manière que l'excitation d'une des lignes d'entrée empêche les signaux qui apparaissent sur d'autres lignes d'entrée de produire le fonctionnement du circuit. Les traducteurs 10, 11, 12 et 13 sont mis en cascade en appliquant les signaux indicatifs de l'excitation dé la ligne 15 d'entrée et provenant d'un certain nombre de ces traducteurs aux lignes d'entrée d'un traducteur de code 14, ce qui permet de réaliser un circuit normalisé qui peut être interconnecté afin de faire varier le nombre de lignes d'entrée propres à être desservies Les signaux codés obtenus à la sortie des circuits sont connectés 20 en parallèle afin d'étendre le système de priorité établi au montage tout entier. On considérera particulièrement le traducteur de code 10. Quatre lignes d'entrée 17, 18, 19 et 21 permettent d'exciter quatre transistors à émetteur à la masse 22, 23, 24 et 26, respec-25 tivement. En fonctionnement normal, un signal positif par rapport à la terre se trouve appliqué aux lignes d'entrée 17, 18,19 et 21 afin d'indiquer l'absence de signal d'entrée. Un potentiel de zéro volt apparaît aux collecteurs des transistors 22, 23, 24 et 26, potentiel qui se trouve appliqué aux lignes 27, 28, 29 et 31; 30 respectivement. Lorsqu'un signal d'entrée (0 volt) est appliqué à la ligne d'entrée 21, le transistor 26 se trouve bloqué, ce qui porte le collecteur et donc la ligne 31 à un potentiel positif. La ligne 31 applique le potentiel positif à une paire de lignes de 35 sortie 33 et 34 à travers les diodes 36 et 37» D'une manière similaire , lorsqu'un signal d'entrée se trouve appliqué à la ligne 19, un potentiel positif apparaît sur la ligne de sortie 33* Aucune tension positive n'apparaît sur la ligne de sortie 34 puisqu'il n'y a pas de diode qui se trouve connectée entre cette ligne 40 et la ligne 29. Lorsqu'un signal d'entrée est appliqué à la ligne BAD ORîQIrlAL 70 31862 2060375 d'entrée 18, un signal positif est appliqué à la ligne de sortie 34 à travers la diode 39 tandis qu'aucun signal positif n'apparaît sur la ligne de sortie 33• Lorsqu'un signal d'entrée est appliqué à la ligne d'entrée 17, aucun signal positif n'apparaît sur les 5 lignes de sortie 33 et 34 puisque la ligne 27 n'est pas connectée à celles-ci par l'intermédiaire de diodes. On voit par conséquent que lorsqu'un signal est appliqué sur chacune des lignes d'entrée 17, 18, 19 et 21, un signal binaire à deux bits apparaît sur les lignes de sortie 33 et 34. 10 Dans une mémoire, associative il peut se faire que plus d'une ligne d'entrée sofert excitées en même temps. Comme des signaux positifs sont appliqués aux lignes de sortie 33 et 34 à travers de diodes se trouvant dans leur état de faible impédance, un signal positif supplante l'absence d'un signal positif lorsque 15 plus d'une ligne de signal d'entrée sont excitées. Lorsqu'un signal est appliqué à la ligne d'entrée 21, des signaux positifs apparaissent par conséquent sur les lignes de sortie 33 et 34 malgré qu'un signal soit appliqué à l'une quelconque ou à toutes les autres lignes d'entrée 17, 18 et 19. D'une 20 manière similaire, lorsqu'un signal est appliqué à la ligne d'entrée 17 tandis qu'un signal se trouve appliqué à l'une quelconque des lignes d'entrée 18, 19 et 21, il n'apparait pas de signal de sortie ambigu puisque l'autre ligne qui reçoit un signal fournit le signal qui apparaît sur les lignes de sortie 33 et 34. 25 Toutefois si les lignes d'entrée 18 et 19 reçoivent simultanément un signal, la diode 38 applique un signal positif à la ligne de sortie 33 tandis que la diode 39 applique un signal à la ligne de sortie 34, indiquant ainsi qu'un signal est présent sur le conducteur d'entrée 21 (sur lequel il n'y a en fait pas de 30 signal). Pour corriger cette ambiguité, on prévoit un transistor 41 monté en émetteur commun et dont le collecteur est connecté à la ligne 28 et la base, à la ligne de sortie 33 par l'intermédiaire d'une résistance de limitation de courant. De cette façon, la présence d'un courant sur le conducteur de sortie 33 à travers la 3 5 diode 38 rend le transistor 41 conducteur, ce qui a pour effet d'amener la ligne 28 au potentiel de terre de sorte qu'aucun signal positif ne soit appliqué à la ligne de sortie 34 par la diode 39. Dans une mémoire associative, il est également possible qu'aucun signal ne soit appliqué aux. lignes d'entrée 17, 18, 40 19 et 21» Comme les signaux qui apparaissent sur les lignes de 70 31862 2060375 sortie 33 et 34 sont les mêmes lorsqu'il n'y a pas de signaux appliqués aux lignes d'entrée 17, 18, 19 et 21, c'est-à-dire aucun signal positif, les lignes 27, 28, 29 et 31 sont connectées en sorte d'exciter un circuit OU comprenant les diodes 42, 43, 44, 5 46 et le transistor 47 afin d'appliquer un signal de transfert au conducteur 417 en vue d'indiquer si des signaux ont été appliqués ou non aux lignes, d'entrée 17, 18, 19 et 21. Le circuit que l'on vient de décrire fonctionne comme traducteur de code capable de fournir un code binaire à deux bits 10 sur les conducteurs de sortie 33 et 34, indiquant lesquelles, s'il y en a, des lignes d'entrée 17, 18, 19 et 21 reçoivent des signaux. Si un signal est présent sur plus d'une ligne d'entrée, les conducteurs de sortie 33 et 34 fournissent toujours un code indiquant une des lignes d'entrée excitées. Le circuit 10 est également 15 prévu en sorte de présenter une priorité telle que le code de la ligne d'entrée 21 ait priorité sur les autres tandis que le code de la ligne d'entrée 19 a priorité sur ceux des lignes d'entrée 17 et 18 et que le code de la ligne d'entrée 18 a priorité sur le code de la ligne d'entrée 17. Un signal de transfert apparaît 20 également sur le conducteur 417 afin d'indiquer si un signal positif est présent sur l'une quelconque des ligries de signaux 27, 28, 29 et 31. On obtient un traducteur de code ayant les mêmes propriétés que le circuit traducteur 10 mais présentant un plus 25 grand nombre de lignes d'entrée en prévoyant des circuits traducteurs additionnels tels que 11, 12, 13 et 14 dans lesquels les éléments correspondants aux éléments représentés dans le circuit 10 porteraient les mêmes références numériques précédées toutefois d'un chiffre de centaine 1, 2, 3 ou 4 respectivement. 30 Les conducteurs de sortie 33, 133, 233 et 333 sont reliés ensemble par un conducteur 48 tandis que les conducteurs de sortie 34, 134, 234 et 334 des traducteurs 10 à 13 sont reliés ensemble par un conducteur 49. Les signaux de transfert émanant des circuits traducteurs 10 à 13 sont appliqués aux conducteurs 35 d'entrée 417, 418, 419 et 421, respectivement, du circuit traducteur 14. Un mot à quatre bits est envoyé au dispositif d'utilisation 16 par les conducteurs 48, 49, 433 et 434, indiquant ceux des conducteurs d'entrée 17 à 19, 21, 117 à 119, 121, 217 à 219, 221, i 317 à 319 et 321 sur" lesquels un signal est présent. Le signal 40 de transfert émanant du circuit traducteur 14 est appliqué au 70 31862 ^ 2060375 dispositif d'utilisation 16 par le conducteur 51» Pour mieux comprendre comment fonctionne le traducteur de code à seize entrées, on en suivra le fonctionnement à l'aide de quelques exemples. Lorsqu'un signal d'entrée est pré-5 sent sur le conducteur 21, un signal positif apparaît sur la ligne 31 et par conséquent sur les lignes 48 et 49 à travers les diodes 36 et 37 et les conducteurs 33 et 34, respectivement. Le signal positif sur la ligne 31 rend le transistor 47 conducteur, de sorte qu'un signal négatif apparaît sur le conducteur d'entrée 417 du 10 traducteur de code 14. Celui-ci étant identique au traducteur 10 ne fournit pas de signaux positifs sur les lignes 433 et 434 mais applique un signal de transfert au conducteur 51 allant vers le dispositif d'utilisation 16. Si l'on désigne par un 1 binaire la présence d'un 15 signal positif sur l'un des conducteurs 48, 49, 433 et 434 et par un 0 binaire l'absence de signal positif, on peut dire que la ligne d'entrée 21 correspond au code binaire "1100". La présence d'un signal sur chacune des lignes d'entrée 17, 18, 19 et 21 fait apparaître un 0 binaire sur les conducteurs 433 et 434, un signal 20 de transfert sur le conducteur 51 et le code particulier correspondant sur les conducteurs 48 et 49. D'une manière similaire, la présence d'un signal- sur chacune des lignes d'entrée 117, 118, 119 et 121 fait apparaître un signal de transfert sur le conducteur d'entrée 418 du traducteur de dode 14, de sorte que le code "01" 25 apparaît sur les conducteurs 433 et 434 et un signal de transfert sur le conducteur 51° Les signaux qui apparaissent sur les conducteurs 48 et 49 indiquent la ligne d'entrée particulière du traducteur de code 11 qui a été excitée. Si un signal apparaît simultanément sur plus d'une 30 des lignes d'entrée 17, 18, 19 et 21 du circuit traducteur 10, le jeu des priorités établies dans ce circuit fait apparaître une désignation de sortie convenable sur les conducteurs 48, 49, 433 et 434» Par exemple, lorsqu'un signal apparaît simultanément sur les lignes d'entrée 21 et 17, un signal 1 binaire apparaît 35 sur les conducteurs 48 et 49 tandis qu'un signai 0 binaire apparaît sur les conducteurs 433 et 434 et un signal de .transfert apparaît sur le conducteur 51, indiquant que c'est la ligne 21 qui a reçu le signal d'entrée. Si un signal est appliqué à des lignes d'entrée 40 correspondantes de plusieurs circuits traducteurs, par exemple à 70 31862 2060375 la ligne 19 du traducteur 10 et à la ligne 119 du traducteur 11, un signal de sortie convenable apparaît sur les conducteurs 48, 49, 433 et 434. La présence d'un signal sur chacune des lignes d'entrée 19 et 119 fait apparaître la combinaison binaire "10" sur 5 les conducteurs de sortie 48 et 49. Les circuits traducteurs 10 et 11 appliquent également des signaux d'entrée aux conducteurs 417 et 418 du circuit traducteur 14. La priorité du conducteur 418 sur le conducteur 417 fait apparaître la combinaison binaire "01" sur les conducteurs 433 et 434 et un signal de transfert sur 10 le conducteur 51. La sortie totale est par conséquent "1001", indiquant que c'est la ligne 119 qui a en fait reçu le signal d'entrée . Si les lignes 21 et 118 reçoivent simultanément un signal d'entrée, un groupe correct de signaux de sortie apparais-15 sent sur les conducteurs 48, 49, 433 et 434. Le signal d'entrée sur la ligne 21 fait apparaître un signal positif sur les conducteurs 48 et 1+9. Le signal d'entrée sur la ligne 118 bloque le transistor 123 de sorte que la ligne 128 tend à devenir positive. Le signal positif sur le conducteur 48 rend cependant le transistor 20 141 conducteur par l'intermédiaire du conducteur 133, maintenant la ligne 128 au potentiel de terre malgré le fait que le transistor 123 est bloqué. En conséquence, il n'apparaît aucun signal sur le conducteur d'entrée 418 du traducteur de code 14• Un signal 25 d'entrée est toutefois appliqué au conducteur d'entrée 417 du traducteur 14 par le traducteur 10. Le groupe de signaux qui apparaissent donc sur les conducteurs 48, 49, 433 et 434 est donc "1100", indiquant le quatrième conducteur d'entrée du premier traducteur c'est-à-dire la ligne d'entrée 21 du traducteur 10» 30 II importe de remarquer que si le traducteur 11 avait appliqué un signal au conducteur 418 du traducteur 14, un signal de sortie ambigu aurait été engendré en raison de la priorité du conducteur 418 sur le conducteur 417= Si un signal apparaît simultanément sur la ligne 35 d'entrée 21 du traducteur 10 et sur la ligne d'entrée 117 du traducteur 11, un groupe erroné de signaux de sortie apparaît sur les conducteurs 48s 49, 433 et 434» La ligne 31 applique un signal positif aux conducteurs 48 et 49 et un signal d'entrée au conducteur 417 du traducteur 14. D'une manière similaire, la 40 ligne 127 n'affecte pas le signal sur les conducteurs 48 et 49, 70 31862 7 2060375 mais applique un signal d'entrée au conducteur 418 du traducteur 14» Comme le conducteur 418 a priorité sur le conducteur 417» la sortie qui apparaît sur les conducteurs 433 et 434 est "01". Les signaux de sortie sur les conducteurs 48, 49, 433 et 434 forment 5 ensemble la combinaison "1101", indiquant que la ligne d'entrée 121 (c'est-à-dire la quatrième ligne d'entrée) en traducteur de code 11 (c'est-à-dire le deuxième circuit traducteur) a reçu un signal. En fait, ce n'est pas. le cas. Pour lever cette ambiguïté, et faire en sorte que 10 ce soit la ligne d'entrée 21 qui soit indiquée comme ayant reçu un signal, chaque circuit traducteur est muni de trois transistors additionnels tels que les transistors 52, 53 et 54 dans le circuit 10 et les transistors 152, 153 et 154 dans le circuit 11. Les transistors 52, 53 et 54 ainsi que le transistor 41 sont montés 15 en sorte qu'une des lignes 27, 28, 29 et 31» et une seulement, puisse être positive à un instant quelconque. Les bases des transistors 41» 52, 53 et 54 sont connectées à un des conducteurs 33 et 34 en sorte que les signaux de sortie qui sont appliqués à ceux-ci par les lignes de signaux d'entrée par l'intermédiaire des 20 diodes respectives, les rendent sélectivement conducteurs. En conséquence, lorsqu'un signal positif est présent sur l'un ou l'autre des conducteurs de sortie 33 et 34, un des transistors 52 et 53 se trouve rendu conducteur, ce qui maintient la ligne 27 au potentiel de terre. Cela donne à la ligne d'entrée 17 25 associée à la ligne 27 la priorité la plus faible puisque des signaux appliqués à l'une quelconque des autres lignes d'entrée 18, 19 et 21 font apparaître un signal positif sur au moins un des conducteurs de sortie 33 et 34. Pas un des transistors 41, 52, 53 et 54 n'est con-30 necté à la ligne 31» D'autre part, la présence d'un signal sur la ligne 31 fait apparaître des signaux positifs sur les conducteurs de sortie 33 et 34. Comme au moins un des transistors 41, 52, 53 et 54 a son collecteur connecté à chacune des lignes 27, 28 et 29, et sa base connectée à au moins un des conducteurs de 35 sortie 33 et 34, la présence d'un signal sur la ligne d'entrée 21, qui fait apparaître un signal positif sur la ligne 31, maintient toutes les autres lignes 27, 28 et 29 au potentiel de terre. Cela donne à la ligne d'entrée 21 la priorité la plus élevée. En ce qui concerne le circuit interconnectant les -40 lignes 28 et 29 et les conducteurs de sortie 33 et 34, on voit 70 31862 2060375 qu'une résistance 56 se trouve connectée entre le collecteur du transistor 54 et l'anode de la diode 38. Si ce n'est en raison de cette résistance, il n'y a pas de priorité entre les signaux appliqués aux lignes d'entrée 18 et 19. Un signal et un 5 seul se trouve appliqué aux lignes 28 et 29 lorsqu'un signal d'entrée est présent sur les deux lignes d'entrée 18 et 19 par suite de l'effet d'inhibition des transistors' 41 et 54, mais il n'y a pas de préférence nette pour l'une ou l'autre. On a donc ajouté la résistance 56 de telle sorte 10 qu'un signal appliqué au conducteur 34, tout en rendant le transistor 54 conducteur, ce qui porte l'anode de la diode 34 au potentiel de terre, applique toujours un potentiel suffisant à l'anode de la diode 38 pour que le transistor 41 soit rendu conducteur. En conséquence, si un signal d'entrée est appliqué aux 15 lignes 18 et 19, un signal positif apparaît sur la ligne 28, ce signal positif se trouvant appliqué à la base du transistor 54 par l'intermédiaire de la diode 39 et du conducteur 34. le transistor 54 est alors rendu conducteur et l'anode de la diode 44 est portée au potentiel de terre. Le signal présent sur la 20 ligne d'entrée 19, ayant bloqué le transistor 24, tend à rendre l'anode de la diode 38 positive. La tension à l'anode de la diode 38 est déterminée par la valeur de la résistance de collecteur du transistor 24 et de la résistance 56 qui, dans ce cas, a une valeur qui est suffisante pour que, même lorsque le transistor 54 25 est conducteur, le transistor 41 soit rendu conducteur par l'intermédiaire de la diode 38 et du conducteur de sortie 33» Lorsque le transistor 41 devient conducteur, le potentiel de la ligne 28 est ramené à la terre et le transistor 54 se trouve bloqué. De cette façon, grâce à l'adjonction des transistors 30 41, 52, 53 et 54, une priorité a été établie dans le circuit tra-ducteur de code 10 en sorte qu'un signal d'entrée appliqué à la ligne d'entrée 21 ait la priorité la plus élevée. Un signal appliqué à la ligne d'entrée 19 bénéficie du niveau de priorité suivant, puis c'est le tour du signal appliqué à la ligne d'entrée 35 18. Le signal appliqué à la ligne d'entrée 17 a la priorité la plus faible. Gomme on l'a vu dans l'une des exemples précédents, lorsqu'un signal est présent sur les lignes d'entrée 21 et 118, le système de priorité établi par des transistors dont les bases 40 sont connectées aux conducteurs de sortie et dont les collecteurs 70 31862 2060375 sont connectés aux lignes de signaux d'entrée, se maintient par la combinaison en parallèle des circuits traducteurs 10, 11, 12 et 13« En conséquence, des signaux de transfert sont appliqués uniquement aux conducteurs d'entrée 417, 418, 419 et 421 du traducteur 5 14 par celui des traducteurs 10, 11, 12 et 13 qui a un signal présent sur une de ses lignes d'entrée dont la priorité est la plus élevée par rapport à un signal d'entrée quelconque appliqué à l'un quelconque des quatre circuits traducteurs de code 10 à 13. Il est possible toutefois que plus d'une des cir-10 cuits traducteurs 10 à 13 fournissent un signal de transfert. Ce cas peut se présenter lorsque deux circuits reçoivent des signaux d'entrée sur des lignes ayant la même priorité. Par exemple, lorsque des signaux sont présents sur les deux lignes d'entrée 19 et 119, des signaux de transfert sont appliqués aux conducteurs 15 d'entrée 417 et 418 du circuit traducteur 14» Cet exemple a déjà été discuté plus haut et on a vu qu'il ne conduit pas à des résultats ambigus. Il est bien évident que l'invention, quoique ayant été décrite sur des circuits utilisant des transistors bipolaires 20 et des diodes, peut être également réalisée par des circuits comportant d'autres types de composants que ceux qui ont été décrits et que l'on pourrait, par exemple, utiliser des transistors à effet de champ en lieu et place des transistors bipolaires cités. 10 70 31862 2060375 REVEHDICATIONS 10- Circuit traducteur de code comportant un groupe de lignes de sortie et plusieurs lignes de signaux d'entrée, dans lequel un signal codé prédéterminé différent est appliqué au groupe 5 de lignes de sortie en réponse à un signal appliqué aux lignes de signaux d'entrée, caractérisé en ce qu'il comprend un dispositif répondant à un signal appliqué à une des lignes de sortie afin d'empêcher un signal d'être appliqué à une des lignes de signaux d'entrée. 10 2«- Circuit traducteur de code selon la revendication 1, ce circuit répondant à plusieurs signaux d'entrée codés et présentant une priorité prédéterminée pour fournir des signaux de sortie codés, caractérisé en ce qu'il comprend des premier, deuxième, troisième et quatrième dispositifs pour fournir des premier, 15 deuxième, troisième et quatrième signaux en réponse à des premier, deuxième, troisième et quatrième signaux d'entrée codés^ respectivement ; un dispositif répondant audit quatrième signal afin de fournir un signal numérique au groupe de lignes de sortie; un dispositif répondant audit troisième signal afin de fournir un 20 signal numérique à la première ligne de sortie; un dispositif répondant audit deuxième signal afin de fournir un signal numérique à la deuxième ligne de sortie; un dispositif répondant au signal numérique présent sur la première ligne de sortie afin d'inhiber les premier et deuxième signaux; et un dispositif répondant au 25 signal numérique présent sur la deuxième ligne de sortie afin d'inhiber les premier et troisième signaux. 3o- Circuit traducteur de code selon la revendication 2, caractérisé en ce que lesdits dispositifs fournissant lesdits premier, deuxième, troisième et quatrième signaux sont des lignes 30 de signaux d'entrée. 4«- Circuit traducteur de code selon la revendication 2, caractérisé en ce qu'il comprend un dispositif répondant au premieç deuxième, troisième ou quatrième signal afin de fournir un signal de transfert. 35 5°- Circuit traducteur de code selon la revendication 4, caractérisé en ce que le dispositif pour inhiber le deuxième signal comprend un dispositif pour charger ledit deuxième signal avec une première valeur d'impédance, et en ce que le dispositif pour inhiber le troisème signal comprend un dispositif pour charger ledit 40 troisième signal avec une deuxième valeur d'impédance, cette 70 31862 2060375 deuxième valeur d'impédance étant supérieure à la première en sorte que ledit troisième signal ait priorité sur le deuxième signal. 6.- Circuit traducteur de code selon la revendication 4, caractérisé en ce qu'il comprend un dispositif répondant au signal 5 de transfert afin d'utiliser/éles signaux présents sur les première et deuxième lignes de sortie. 7.- I-ispcsitif comprenant un premier et un deuxième circuit traducteur de code selon la revendication 1, caractérisé en ce que chaque circuit traducteur de code présente un 1C groupe de lignes de sortie et plusieurs lignes de signaux d'entrée afin de fournir un signal codé prédéterminé différent sur le groupe de lignes de sortie en réponse à un signal appliqué à chacune des lignes de signaux d'entrée, chacun des circuits traducteurs de code fournissant également un signal de transfert en réponse à 15 la présence d'un signal sur l'une quelconque des lignes de signaux d'entrée; et en ce qu'il comprend en outre un dispositif pour connecter chacune des lignes de sortie du premier circuit traducteur de code à une ligne de sortie correspondante du deuxième circuit traducteur de code, un troisième circuit traducteur de code 2C et un dispositif pour appliquer les signaux de transfert fournis par les premier et deuxième circuits traducteurs au troisième circuit traducteur de code.