Brevet FR2067056A1 — publié le 19710813

La présente invention concerne les dispositifs serniqonducteurs et plus particulièrement, un procédé pour la formation d'une structure de transistor à socle pour circuit intégré monolithique. Pour la formation des transistors à socle dans les circuits intégrés, 5 ' il est très important d'obtenir des surfaces de qualité extrêmement élevée à la fin de chaque étape de traitement. Puisque la technologie se dirige vers des dispositifs de plus en plus petits afin de réduire le coQt et fournir des. vitesses supérieures de fonctionnement, l'uniformité des fcontraies de processus est encore plus significative.En conséquence, les étapes de procédé 10 qui sont tolérables pour des dispositifs discrets et des circuits intégrés à vitesse plus lente, ne peuvent être complètement adaptées aux étapes de procédé où les tailles des dispositifs sont mesurées en angstroms. Naturellement, la possibilité de commander avec précision les profondeurs de jonction, les épaisseurs des couches épitaxiales, l'uniformité et la qualité de surface 15 permet la fabrication de circuits intégrés monolithiques avec des dimensions beaucoup plus petites que celles que l'on pouvait obtenir précédemment. La capacité de travailler avec des dispositifs à petites géométrie augmente On sait que pour améliorer la réponse de commutation à fréquence élevée en utilisant des transistors classiques, il est nécessaire d'obtenir un compromis entre la capacité de collecteur réduite et la résistance du collecteur. Un dopage plus léger de la région collecteur diminue la capacité au dépend 30 d'une résistance collecteur augmentée. L'art des circuits intégrés monolithiques s'est développé dans la direction de la réalisation de transistors à dimensions plus petites à la fois pour augmenter la densité de circuit et pour augmenter la vitesse du dispositif. L'augmentation de densité de circuit abaisse les coOts car l'on obtient beaucoup 35 plus de circuit à partir d'une pastille semiconductrice traitée et cela augmente aussi la vitesse car les retards dus à 1'intercSblage entre les circuits sont réduit. Un facteur principal de la détermination de la vitesse d'un transistor est sa largeur de base, puisque le temps de transit des porteurs injectés pour traverser la base est proportionnel au carré de la largeur 40 de base. Lorsque la largeur de base est réduite, la densité d'impûreté dans 70 34536 2067056 la base doit 6tre augmentée afin de maintenir la- résistance dé base à une valeur basse utile. Pour conserver l'efficacité d'injection émettrice, la densité d'impûreté dans l'émetteur doit-,êtrè-âugmentée de façon correspondante, et pour maintenir une valeur faible de la résistance du collecteur et facili-5 ter la définition précise de-là-jonction Base-collecteur d'urie base étroite, il s'est révélé nécessaire d'augmenter la densité d'impûreté'dans le collecteur. L'effet de- l'augmentation des densités d'ïrnpOreté cfens les régions d'un transistor-à base étroite est d'augmenter de façon'importante la capacité des jonctions, par unité de surface. Les transi'stors?planaires classiques 10 nécessitent une surface de jonction collectEice 5 à 10 fois supérieure è la z6ne.collectrice de fonctionnement du transistor intérieur' afin de permettre d'obtenir .la zSne.de surface pour les-contacts de-base. Il n'est pas fonctionnellernent nécessaire que la z8ne de jonction collectrice extrinsèque ait la même capacité par unité de surface que la région intrinsèque active. 15 L'art antérieur, décrit dans la demande de brevet déposée en France par la demanderesse le 6 Novembre 1964 et obtenue sous le numéro 1 413 586 utilise une capacité extrinsèque par unité de surface inférieure à la capacité intérieure par unité de surface à l'aide de deux procédés. Le premier procédé utilise un substrat dopé de façon importante du type de dopage collecteur 20 sur lequel une couche intérieure est obtenue par croissance épitaxiale. La région collectrice intérieure active 15 est formée à l'aide d'une diffusion du type d'impûreté collecteur à partir de la surface qui pénétre jusqu'au substrat de type d'impûreté du collecteur. Les régions base et émetteur sont ensuite diffusées à partir de la surface. La diffusion base est conçue de 25 telle sorte que dans la z6ne extrinsèque du dispositif, elle n'atteigne pas le substrat mais en soit séparée par une région de matériau intrinsèque. Ce procédé est limité par le niveau d'impûreté type collecteur qui peut être obtenu à la jonction base collecteur et dans le collecteur adjacent à cette jonction. Si l'on tente d'obtenir une densité d'impûreté élevée dans le col-30 lecteur en augmentant la concentration de surface dans la diffusion du collecteur intérieur, la région base contiendra une densité d'impûreté de type collecteur encore supérieur qui devra Être compensée par la diffusion base. . La compension précise pour obtenir une base définie avëc; "précision nécessite des contrôles de procédés impraticables. De plus, la mobilité des porteurs 35 dans les matériaux semiconducteurs très compensés est inférieure à celle dans les matériaux légèrement compensés, Ge qui réduit la vitesse. Si l'on tente d'obtenir une densité d'impûreté du type collecteur élevé uniforme dans la diffusion collecteur intérieur par diffusion durant un temps très long, le dopage du substrat rétrodiffusera dans la couche intérieure. Le 40 second procédé du brevet cité utilise un double schéma épitaxial dans lequel 70 34536 3 2067056 une couche épitaxiale intrinsèque est obtenue par croissance sur un substrat, de densité d'impûreté du type collecteur élevé. Dans la zône intérieure du transistor, une diffusion de type collecteur à densité d'impûreté élevée est réalisée, atteignant le substrat. Une seconde couche épitaxiale intérieure 5 ' est alors appliquée, enterrant la diffusion de type collecteur dans la zûne intérieure du transistor. Cette diffusion apparaît alors comme un socle enterré de matériau du type collecteur. Les diffusions basB et émetteur sont ensuite réalisées. La diffusion de base est conçue de telle sorte qu'une région intérieure soit laissée entre la terminaison de la diffusion base de la zSne in-10 térieure du transistor et le socle. Ce procédé est limité par la densité de courant à laquelle il peut fonctionner avant que la largeur de base effective s'agrandisse à travers la région intérieure jusquîau socle. Cet élargissement de base dû à la'densité de courant a été appelée l'effet "Kirk" et est une conséquence de la vitesse de limitation finie des porteurs dans les 15 cristaux semiconducteurs. A une vitesse finie des porteurs, la densité des porteurs nécessaire est proportionnelle à la densité de courant. La polarité de charge de ces porteurs est la même que la polarité de charge du réseau du type d'impûreté de la base. Ainsi, la jonction collecteur ne peut se former avant l'atteinte d'une profondeur où la densité d'impûreté de type collecteur 20 dépasse la densité de charge des porteurs mobiles. En conséquence, des procédés améliorés pour optimiser ces nombreux paramètres de conception sont nécessaires afin d'obtenir un fonctionnement à fréquence élevée dans les dispositifs de circuits intégrés monolithiques résultants. La latitude et les variations de tolérances que l'on pouvait se permet-25 tre avec les dispositifs à transistor discret, ou même avec les dispositifs monolithiques, ne sont plus utilisables. Par conséquent, un objet de la présente invention est de fabriquer un transistor à socle de circuit intégré à l'aide d'un procédé amélioré qui aboutisse à la formation de dispositifs à transistor ayant des dimensions 30 plus petites que celles que l'on pouvait obtenir précédemment, sans sacrifier les performances de commutation à vitesse élevée. Un autre objet de la présente invention est de réaliser un procédé pour la fabrication d'un transistor à socle de circuit intégré ayant des jonctions peu profondes tout en éliminant l'élargissement de base et les problèmes 35 de capacité base-collecteur indésirables, et ainsi en augmentant la capacité de traitement de courant et en améliorant les performances à fréquence élevée. Selon l'objet mentionné ci-dessus, la présente invention apporte un procédé pour la fabrication précise d'un circuit intégré monolithique comprenant au moins un dispositif de transitor à socle utilisant un double procédé 40 épitaxial qui comprend les étapes de l'utilisation d'un substrat d'une première 70 34536 4 2067056 conductivité et ensuite la -Formation de couches épitaxiales d'un,premier type et d'un second type de conductivité opposés dessus celui-ci. Durant la croissance des couches épitaxiales, un matériau, tel que l'arsenic, est rétrodiffusë dans les couches épitaxiales pour former une région sous-collec-5 teur enterrée et une région collecteur socle. Des régions d'isolement diffusées et des régions base et émetteur sont formées pour terminer le dispositif sous forme monolithique. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés 10 à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente une vue partielle en coupe d'un transistor à socle de circuit monolithique fabriqué selon les principes d'un dispositif à socle discret de l'art antérieur. La figure 2 est un graphique représentant le profil d'impOreté pour 15 la structure de la figure 1j La figure 3 représente une vue en coupe d'un transistor à socle intégré monolithique fabriqué selon le procédé de la présente invention. La figure 4 est un graphique illustrant le profil d'impOreté pour la structure fabriquée selon le procédé de la présente invention. 20 Les figures 5 à 11 illustrent les étapes de procédé successives utilisées dans la fabrication de la structure de transistor à socle comme représentée dans la figure 4j Les figures 12 et 13 illustrent un tracé du produit de largeur de bande gain, F.J., en fonction du courant émetteur,, 1^, pour les dispositifs à collec-25 teur socles fabriqués selon la présente inventionj et La figure 14 représente un tracé du gain g en fonction du courant émetteur, I^, pour les transistors fabriqués selon la présente invention. Dans la figure 1, un "transistor à socle fabriqué sous forme monolithique est représenté et est formé d'un substrat de départ sur lequel on a formé 30 une région sous-collecteur enterrée et un dispositif de transistor à socleB Cette structure, sous forme monolithique, est fabriquée à l'aide d'un procédé qui utilise essentiellement les principes fondamentaux décrits dans le brevet français n° 1 413 586 déjà cité. Ce brevet de l'art antérieur ne décrit pas une structure de transistor à socle sous forme monolithique, mais plutôt 35 sous forme d'un dispositif discret. Cependant, une application de principes qui y sont contenus au dispositif monolithique donnera un dispositif et un profil d'impûreté semblable à ceux des figures 1 et 2. Une telle description est réalisée afin de mieux souligner la présente invention. Ce dispositif, est formé d'un substrat de conductivité de type P- 10, 40 sur lequel on a formé un transistor comprenant une région sous-collecteur 70 34536 5 2067056 12 N+ constituée d'une couche enterrée et comprenant une partie socle N 13 une région collectrice 14 de conductivité de type N-, une région base de conductivité de type P 16, et une région 18 diffusée émettrice de type N. Les régions diffusées d'isolement de type P 20 et 22 isolent électriquement 5- le transistor des autres dispositifs monolithiques sur le substrat durant le fonctionnement. La région 14 collectrice de typa N-, actuellement représentée, est assimilée au matériau intrinsèque déposé dans la partie de fonctionnement extrinsèque du dispositif représenté dans le brevet précité. La partie de fonctionnement intérieure du dispositif constitue les régions émetteur 10 base et collecteur localisées entre les lignes 24 et ,26 et se prolongeant à travers le dispositif. Les régions à gauche et à droite des lignes 24 et 26 forment les régions extrinsèques du transistor. Ces. régions de fonctionnement extrinsèques ne sont pas essentielles au fonctionnement du transistor mais sont nécessaires afin de fournir les contacts électriques avec la région 15 base active localisée dans la partie de fonctionnement intérieure. Oans la figure 2, la courbe 28 représente le profil composite de la couche N+ 12 se prolongeant du substrat P- vers la surface du dispositif, et aussi la partie 13 de type N. Le brevet déjà cité ne décrit pas spécifiquement comment l'on forme la partie 13 N, mais par l'utilisation de toute techni-20 que connue, le procédé donne une caractéristique composée telle que celle représentée par la courbe 2B. La région collecteur N- 14 est représentée par la courbe 30, et illustre un profil de type épitaxial. Ensuite, les diffusions classiques base et émetteur, représentées par les courbes 32 et 34 terminent le profil d'impOreté pour le dispositif de la figure 1. 25 Dans les parties collecteur intérieures du transistor, il est désirable d'obtenir une concentration élevée des impûreté collecteur afin de réduire l'élargissement de base ou l'effet "K.irK". Simultanément, l'existence d'une concentration d'impOreté élevée dans la région collecteur intérieure, permet une concentration d'impûreté relativement élevée dans' la région base et ainsi 30 une réduction dans la résistance de base avec une amé-lioration supplémentaire dans le fonctionnement. Le profil d'impOreté représenté dans la figure 2 montre que le niveau de concentration d'impOreté dans la partie collecteur intérieure 13 est fixé par l'intersection des courbes 28 et 32 à des profondeurs dépassant le point 38. Il n'est pas facile d'augmenter le niveau de 35 concentration, point 38, dans cette partie, par ailleurs une diffusion de base classique n'est pas réalisable. La structure de transistor planaire à socle de la figure 3 et son profil d'impOreté représentée dans la figure 4 montre les caractéristiques améliorées que l'on peut obtenir en appliquant les principes de la présente invention. 40 La structure à socle de la présente invention est formée sur un substrat 70 34536 6 2067056 de départ de conductivité P- 46 et comprend une région sous-collecteur N+ 46 enterrée, et-une région collecteur socle intérieure 50 se prolongeant à travers une couche 52 de conductivité de type N** épitaxiale inférieure et dans une couche de conductivité de type N- épitaxiale supérieure 54. Une 5 région base 60 de conductivité de type P est formée dans la couche épitaxiale supérieure 54, et une région émetteur 62 de conductivité de type N est formée dans la partie de fonctionnement intérieur du dispositif. Comme on l'a déjà défini avec la figure 1, la partie intérieure du dispositif est la région comprise entre les lignes 64 et 66, et se prolonge à travers le dispositif. 10 Les régions d'isolement classiques P.68"et 70 se prolongent vers le bas jusqu'au substrat 46 P- et isolent électriquement le dispositif durant le fonctionnement. Une région de pénétration N+ 72 fournit un trajet à faible résis-tivité vers la région de la couche sous collectrice enterrée 48. Bien que non représentés, des contacts métalliques convenables sont réalisés avec 15 les régions actives du transistor à socle de façon connue. Dans la figure 4, le profil d'impOreté décrit les améliorations par rapport au dispositif de l'art antérieur telles que représentées dans la figure 1. La rétrodiffusion de la région sous-collecteur 48 et de la région socle 50 et leur concentration d'impOreté respective sont représentées par 20 les courbes 74 et 76 et les profils d'impOreté de diffusion base et émetteur classiques sont représentés par les courbes 78, et 80, respectivement. Une jonction base-collecteur intérieure 81 est définie par la région collecteur 50 formant socle intérieur et la partie intérieure de la région base globale 60. La concentration d'impOreté attenante est représentée sur 25 le graphique par le point 82, qui est l'intersection de la courbe de diffusion base 78 et la courbe 76 de profil d'impOreté de socle rétrodlffusé. A ce a a point, une concentration d'impOreté élevée dans le domaine de 10 atomes 3 par cm. peut Être obtenue. Le niveau de concentration d'impOreté réduite dans la partie collecteur extrinsèque est déterminée par l'épaisseur et le 30 niveau de dopage de la couche épitaxiale supérieure 54. Un niveau de dopage 15 3 collecteur extrinsèque de 10 atomes/cm peut être obtenu, représenté au point 84, et abouti à une réduction significative de la capacité globale collecteur-base. La capacité globale collecteur à base comprend la capacité dûe à la jonction intérieure horizontale base à collecteur 81 dans la z6ne 35 intérieure et les jonctions latérales et horizontale base à collecteur dans la partie extrinsèque du dispositif. On réalise que la capacité par unité de surface collecteur à base est augmentée dans la région collecteur intérieure du fait du niveau d'impOreté de dopage supérieur dans le socle ou région collectrice socle intérieure 50. En général, comme on l'applique à la présente 40 invention, plus est bas le niveau de dopage net sur le cfité dopé le plus 70 34536 7 2067056 légèrement d'une jonction, plus est faible la valeur de capacité obtenue pour cette jonction. Cependant, les régions de concentration d'impûreté légèrement dopées N~ dans la partie extrinsèque de la région collecteur réduissent de façon significative la capacité associée base-collecteur. Ainsi, la capacité 5 ' globale base à collecteur est réduite. En outre, l'existence de la région socle très dopée favorise grandement la réduction ou l'élimination du phénomène d'élargissement de base ou effet "Kirk" non désirable. Pour la structure de l'art antérieur de la figure 1, lorsque la densité de courant injectée de l'émetteur dans la région collecteur 10 devient comparable au niveau de dopage global du collecteur, la jonction collecteur est poussée électriquement plus profondément dans la région collec} teur afin d'augmenter effectivement la largeur de base et amene une diminution correspondante dans le fonctionnement en fréquence, comme on le mesure, par exemple, à l'aide de F^.. Cependant, le niveau de dopage augmenté dans la 15 région socle 50 permet au transistor de soutenir une densité de courant émetteur beaucoup plus élevée. Ainsi, la géométrie des dispositifs à transistor sous forme monolithique peut être diminuée (densité de courant augmentée) , sans subir le phénomène d'élargissement de base ou la diminution de performance à fréquence élevée. Naturellement, on se rend compte que la possibilité 20 de fabriquer des dispositifs plus petits, en elle-même réduit les problèmes de capacité. □n se réfère maintenant aux figures 5 à 7, on y représente un procédé pour la fabrication d'une structure du type socle selon la présente invention. Un substrat de départ P- B4 est soumis au procédé d'oxydation classique afin 25 de former une paire de couches de masquage 88 et 88. En utilisant les techniques photorésistantes, une fenêtre sous-collectrice est ouverte sur- la couche supérieure 86 et une région sous-collecteur N+ 90 est diffusée en utilisant 21 un matériau convenable tel que l'arsenic ayant un Cq (concentration) de 10 atomes/cm^. 30 Ensuite, comme on le montre dans la figure 6, une couche épitaxiale inférieure 92 est obtenue par croissance sur le substrat de départ P- 84 après l'élimination de la couche d'oxyde 86, et on obtient par croissance une nouvelle couche 93. Durant la croissance de la couche épitaxiale inférieure 92, la région N+ 90 est encore rétrodiffusée pour former une nouvelle région 35 sous collectrice 94. La couche épitaxiale inférieure 92 est constituée par un matériau de conductivité de type N- ayant une épaisseur et une résistivité comprises dans le domaine de 1,7 microns et 4 ohm-cm, respectivement. Cala 15 3 donne une concentration d'approximativement 2 x 10 atomes/cm . On forme une nouvelle couche de masquage d'oxyde thermique 97 en préparation aux étapes 40 socle et d'isolement enterré comme décrit dans les figures 7 et 8. Les fenêtres 70 34536 2067056 d'isolement 98 sont ouvertes dans la nouvelle couche d'oxyde 97 avant de diffuser un matériau tel que du bore dans la couche épitaxiale 92 afin de former plusieurs régions d'isolement 100. De plus, une fenêtre d'atteinte collecteur 102 et une fenêtre socle 104 sont ouvertes de façon semblable 5 dans la couche d'oxyde 97 avant les diffusions associées de socle et d'atteinte On diffuse une impûreté, telle que du phosphore à travers la fenêtre 102 afin de former une région d'atteinte 106. La région 106 forme une région à résistivité faible pour connecter finalement l'a bande collectrice (non représentée) à la région sous collecteur. Ensuite, uhb région collectrice 10 socle 108 est formée par diffusion d'un matériau tel que de l'arsenic à travers la fenêtre 104. L'arsenic possède des propriétés similaires, comme on l'a déjà mentionné. La région 108 se prolonge vers le bas dans la couche enterrée ou région sous collecteur 110 afin de former une structure collectrice unitaire Les régions 106 et 108 peuvent être formées par une étape de diffusion simul-15 tanée. Ensuite, comme on le montre dans la figure 9, on obtient par croissance une couche épitaxiale supérieure supplémentaire 118 sur la couche épitaxiale inférieure 92 après la suppression de la couche d'oxyde 97. Durant la croisé sance de la couche épitaxiale supérieure 116, la région sous collecteur 110, les régions d'isolement 100, la région sous collecteur socle 108, et la région 20 de diffusion d'atteinte 106 rétrodiffuse encore à partir de la couche épitaxiale inférieure 92 dans la couche épitaxiale supérieure 116 pour former les nouvelles régions 112, 114, 117 et 118, respectivement. Dans cet exemple, une couche épitaxiale supérieure l\l-ayant une épaisseur d'approximativement 15 1,4 microns, une résistivité de 4 ohm-cm, et une concentration de 2 x 10 3 25 atomes/cm est formée. Souvent, une diffusion base peu profonde en capsule aura une résistivité de feuille très élevée. Ainsi, dans certains cas, une diffusion base extrinsèque séparée est souvent utilisée pour réduire les effets de la résistivité de feuille. La diffusion de base supplémentaire abaissera la résistance de 30 base extrinsèque et l'injection latérale provenant des parois latérales émetteur. On se rend compte que certains procédés ne nécessitent qu'une diffusion unique afin de former la région basB entière, et que la double diffusion base représentée dans les figures 10 et 11 n'est pas nécessaire. Dans la figure 10, on ouvre une fenêtre 128 dans la couche d'oxyde 126 afin de réaliser 35 une diffusion base intérieure. Un matériau de type P convenable est utilisé et abouti à la région base intérieure 130. A ce moment, d'autres dispositifs nécessaires tels qu'une résistance diffusée 132 peuvent être formés à travers l'ouverture 134. Afin de s'assurer les niveaux de concentration" exacts à la surface de la couche épitaxiale supérieure 11S pour les régions 114, et la 40 région d'atteinte 118, des diffusions d'atteinte appropriées sont réalisées 70 34536 9 2067056 à travers les nombreuses ouvertures associées 136, et les ouvertures 138. D'autres régions rétrodiffusées sont représentées comme les régions d'isolement 140 et la région d'atteinte 142 dans la figure 10. Une diffusion de base extrinsèque produit une zfine base extrinsèque qui avec la première région de diffusion intérieure 130 aboutit à une région de base 146, figure 11. De façon semblable, une diffusion émetteur d'un matériau de type N convenable abouti à la région émetteur 148 et termine le transistor NPN pour la partie du circuit monolithique représentée dans la figure 11. Naturellement, dans certains procédés, une étape de diffusion unique suffira à former la région base entière 146 et des diffusions distinctes de base inférieure et extrinsèques ne sont pas nécessaires. Les caractèrisques électriques suivantes mesurées ont été obtenues selon la présente invention pour un dispositif ayant un émetteur au phosphore et une région collecteur a l'arsenic. -9V 4,5V 3 - 5,5V 26 à 90 à 10 milliampères 0,54 pf pour un dispositif à bande émetteur de 0,025mm x 0,038mm à V„a =0 Ld 0,26 pf pour un dispositif à bande émetteur de 0,0025mm x 0,0127mm à VCB = 0 4,8 à 5,5 GHZ (gigahertz) à 10 milliampères pour un dispositif à bande émetteur de 0,0025mm x 0,038mm et à VnD = +0,5V Ld Les figures 12à 14 illustrant encore le fonctionnement amélioré en fréquence élevée que l'on obtient selon la présente invention, et pour des dispositif ayant des géométries horizontales plus étroites, des émetteurs à l'arsenic et des bases au bore. En particulier, les données représentées pour les figures 12 à 14 le sqnt pour des dispositifs ayant une paire de bande de contact base et une bande émetteur interposée espacée dans lequel l'écartement entre les bandes et la largeur de bande est 75 microns. Dans la figure 12, le fonctionnement amélioré en fréquence élevée est représenté par une courbe du produit largeur de bande gain, F.J., en gigahertz, en fonction du courant émetteur,'i , en milliampères. Les mesures ont été prises à partir d'un dispositif ayant une longueur de bande émetteur de 0,018mm pour diverses valeurs de potentiel base à collecteur, V^g. De façon semblable, la figure 13 illustre le fonctionnement amélioré en fréquence élevée pour un autre dispositif ayant une longueur de bande émetteur de 0,013mm pour divers potentiels collecteur à base, V_n. Dans la figure 14, la courbe correspond à des disposi- CB BV . cbo BV ^ ebo BV ceo 6 C C c FT * 70 34536 10 - 1 2067056 tifs à longueur de bande émetteur de 0,018 et 0,013mm, mais avec 3, placé maintenant le long de l'axe vertical au lieu de F^.. Finalement, on doit comprendre que N-, N et N+ se réfèrent à des concentrations d'impOreté de départ 15 17 20 das le domaine de 10 , 10 , et 10 , respectivement. 5 Dans les tests réels, les dispositifs ayant les caractéristiques repré sentées dans les figures 12-14 présentent des valeurs F^. comprises dans le domaine de 9,0 à 11,0 gigahertz et les capacités collecteur comprises dans le domaine de 0,08 à 0,11 picofarads. Bien qUe l'on ait décrit dans ce qui précède et représenté sur le dessin, 10 les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir' du cadre de ladite invention. 70 34536 11 2067056 REVENDICATIONS 1.«* Procédé de fabrication de circuit intégré monolithique comprenant au moins un dispositif transistor à socle caractérisé en ce qu'il comprend les étapes suivantes: 5 a. réalisation d'un substrat d'un premier type de conductivité, b. introduction d'une impûreté de dopage.d'un second type dans le substrat pour former une région sous collecteur, le second type de conductivité étant du type opposé au premier type de conductivité, c. formation d'une couche épitaxiale inférieure .du second type de conduc-10 tivité sur le substrat et rétrodiffusion de la région sous-collecteur dans la couche épitaxiale inférieure, d. introduction d'une impureté de dopage du second type de conductivité dans la couche épitaxiale inférieure sur une partie limitée de la région sous-collecteur de façon à former une région collecteur à socle s'étendant en-des- 15 sous jusqu'à la région sous-collecteur, e. formation d'une couche épitaxiale supérieure du second type de conductivité dur la couche épitaxiale inférieure et rétrodiffusion de la région collecteur à socle dans la couche épitaxiale supérieure, f. la couche épitaxiale supérieure définissant une région collecteur 20 extrinsèque et ayant une concentration en impûreté plus faible que celle de la région collecteur à socle, g. formation d'une région base de façon à définir une jonction base-collecteur extrinsèque avec la région collecteur extrinsèque et à définir une jonction base-collecteur interne entre la région collecteur à socle et 25 la région base. 2.- Procédé de fabrication de circuit intégré monolithique comprenant au moins un transistor à softle selon la revendication 1 caractérisé en outre en ce que l'on forme une région collecteur à socle ayant un degré de dopage supérieur à celui de la couche épitaxiale supérieure d'environ 100 fois. 30 3.- Procédé de fabrication de circuit intégré monolithique comprenant au moins un transistor à socle selon les revendications 1 ou 2 caractérisé en outre en ce que on forme le collecteur à socle et on contrôle sa rétrodiffusion dans la couche épitaxiale supérieure de façon à fournir un niveau de dopage d'environ 17 q 35 10 atomes/cm /supérieur à la jonction collecteur-base interne. 4.- Procédé de fabrication de circuit intégré monolithique comprenant au 70 34536 12 2067056 moins un transistor à socle selon une des revendications 1, 2 ou 3 caractérisé en outre en ce que on contrôle la concentration d'impûretés et l'épaisseur de la couche épitaxiale supérieure de façon à fournir un niveau de dopage'd'approximative-16 3 5 ment 10 atomes/cm dans la région collecteur à la jonction base extrinsèque. 5.- Procédé de fabrication de circuit intégré monolithique ayant au moins un transistor à socle caractérisé en ce qu'il comprend les étapes suivantes: a. formation d'un transistor à socle ayant une partie collecteur à socle s'étendant dans une couche épitaxiale supérieure, 10 b. formation de la partie collecteur à socle à un niveau de concentra- 17 3 tion d'impûreté substantiellement égal à 10 . atomes/cm ou supérieur. 6.- Dispositif à transistor monolithique à socle caractérisé en ce qu'il comprend: un substrat, 15 un transistor à socle formé sur le substrat, ce transistor à socle ayant des régions collecteurs à socle ces régions collecteurs à socle étant à un niveau d'impûreté substan- 17 3 tiellement égal ou supérieur à 10 atomes/cm .