Brevet FR2086174A1 — publié le 19711231

L'invention concerne un dispositif permettant le décodage d'un signal à quatre niveaux et qui. peut êtr* utilisé dans des dispositifs de réception tels que ceux employés dans des systèmes de transmission avec lesquels le dispositif émetteur, en vue de doubler ou de tripler la 5 vitesse d'information dans la bande de fréquence prescrite, est conçu pour la transmission de séries d'impulsion plurivalentes obtenues par conversion de séries d'impulsion bivalentes, séries d'impulsion plurivalentes dans lesquelles les impulsions prennent par exemple 4 ou 8 niveaux d'amplitude. 10 Etant donné que par suite de la conversion en séries d'im pulsion plurivalentes le pouvoir de séparation des impulsions esc réduit et la sensibilité aux perturbations est augmentée, il faut accorder une attention particulière au dispositif de décodage utilisé dans le dispositif de réception, ce dispositif de décodage devant pouvoir distinguer 15 exactement les quatre niveaux d'amplitude pour pouvoir rétablir la série d'impulsion bivalente initiale, L'invention vise à fournir un dispositif de décodage du type envisagé dans le préambule, particulièrement précis dont la constitution est tellement simple qu'elle permet 11intégration dans un corps 20 semiconducteur. Conformément â l'invention, un dispositif de ce g-enre pour le décodage d'un signal à quatre niveaux comporte à cet effet deux circuits digitaux qui sont munis chacun d'une source de courant et d'un organe de commutation correspondant pour relier la source de courant avec 25 'une impédance de sortie correspondant au circuit digital ~nvisa.g€t un circuit d'entrée commun par l'intermédiaire duquel le 3içnal à quatre niveaux à décoder est appl: Lqu£ a UZ ' * îrcui ts ii gitaux. un 0 i r:: Mit de liaison qui relie ces d-?ux elrcu xts a 1er s que * org's.ns d ^ C 0:TiW21 -S. tlon correspondant au premi .sr 0: Lrcuit A ■? : ^Ital réagi x â, 18, T -ceptxor: i 1 une va leur d'amplitude du si gnal -i3 en g déter xinée â I! ava: nce? t&ndi? que l'autre organe de comautation correspondant & l'autre circuit ài.gital réagit à la réception d'une première ou d'une deuxième valeur d'amplitude déterminée du signal d'entrée en fonction le la position de l'organe de commutation du premier circuit digital. 35 La description qui va suivre en regard des dessins annaxés fera bien comprendre couinent 1'intention peut être réalisée. La fig* 1 représente le schéma de principe d'un dispositif de décodage conforme â l'invention. La fig. 2 représente des diagrammes illustrant le fonc-40 tionnement du dispositif selon l'invention. BAD ORIGINAL 71 13484 2 2086174 La fig. 3 représente une forme de réalisation pratique d'un tel dispositif.. . ïïn signal d'information bivalent est constitué de périodes de bit successives à l'intérieur desquelles le signal.en fonction du niveau peut prendre la valeur "1" ou "C", Si l'on considère des groupes successifs de deux périodes de. bit les combinaisons suivantes sont pos-ssibles: 0, 0; 0, 1; 1, 0 et 1, 1, Lorsqu'un signal d'information bivalent est transmis comme signal quadrivalent cela signifie que chacun des quatre niveaux du signal quadrivalent caractérise une combinaison déterminée des quatre combinaisons précitées. Comme illustration, la fig, 2b représente un .signal quadrivalent dans une forme idéalisée. Ce signal quadrivalent est représentatif pour le- signal d'information, bivalent de la fig. 2a initial â rétablir du côté de. la réception à l'aide d'un dispositif de décodage. Selon l'invention, '-in dispositif de décodage convenant particulièrement bien pour ce but et avantageux à tous les égards^com-ports comme le montre la 1 deux circuits digitaux 1, 2 munis chacun d'une source de courant *4 e+- d'un organe de commutation correspondant 3, 6 pour relier la source de courant â, une impédance de sortie correspondant au circui t digital envisagé 7, respectivement 8. un circuit ç! •entrée commun 5 par l'intermédiaire duquel le signal; à quatre niveaux â . décoder est appliqué aux deux, circuits digitaux 1-,. 2, et un circuit de liaison 10 qui relie les deux circuits digitaux alors que l'organe de ?osnriutation 5 correspondant su premier circuit - digital réa.çit â la réception d'une première valeur Les transistors et sont reliés â-la masse par l'intermédiaire des impédances de sortie 7 et 8 remplissant la fonction de résistances de collecteur, tandis que les transistors T,. et sont également reliés â la masse par l'intermédiaire des résistances da collecteur 11 et 12. Les sources de courant 3, à sont insérées dans un circuit d'émetteur commun de la paire de transistors ou T., T^. La base du transistor Tg est portée à un niveau de référence fixe qui sur les figures 1 et 2b est désigné»-par V_ „ TT. Là base - H61 t i.x du transistor est connectée, par l'intermédiaire du circuit de liaison BAD ORIGINAL 71 13484 3 2086174 précité 10, au collecteur du transistor alors que la tension apparaissant aux bofnes de la résistance de collecteur 11 apparaît comme niveau de référence à la base du transistor T*. Le niveau de référence cité en ? dernier lieu prend une de deux valeurs possibles désignées sur les fi-5 gures 1 et 2b par ^re£ j et respectivement V^ jjj, en fonction de ce que le transistor est conducteur ou non. Par l'intermédiaire du circuit d'entrée commun 9» le signal d'entrée quadrivalent (fig. 2b) est appliqué à la base du transistor et T^. Le dispositif de décodage fonctionne comme suiti 10 Lorsque le niveau du signal d'entrée a la valeur négative instantanée désignée par "3" sur la fig. 2b, les transistors et sont bloqués et il ne circule du courant que par l'intermédiaire des transistors et Tj étant donné que d'une part le niveau à la base de est plus négatif que le niveau de référence appliqué & la base de 15 et d'autre part le niveau à la base de est plus négatif que le niveau de référence ^Ie£ j appliqué à la base de comme déterminé par la tension négative qui apparaît aux bornes de la résistance de collecteur 11, lorsque T2 es"'' conducteur. Les tensions apparaissant aux sorties c et d sont dans ce 20 cas pratiquement nulles. Lorsque le niveau du signal d'entrée a la valeur négative instantanée désignée par "2" sur la fig. 2b, c'est-â-dire lorsque le niveau du signal d'entrée se situe"entre les niveaux de référence V _ & - ref.I et Vre£ jj les transistors et sont bloqués et il ne circule du cou-25 rant que par l'intermédiaire des transistors et étant donné que d'une part le niveau à la base de est plus négatif que le niveau de référence jj appliqué â la base de et d'autre part le niveau à la base de est moins négatif que le niveau de référence Vre£ j apparaissant à la base de en concordance avec la tension négative appa-30 raissant aux bornes de la résistance de collecteur 11 lorsque es~k GOn_ ducteur. La tension à la sortie c reste nulle dans ce cas tandis que la tension â la sortie d prend une valeur négative. Si le niveau du signal d'entrée prend la valeur instantanée désignée par "1" sur la fig. 2b, c'est-â-dire lorsque le niveau du 35 signal d'entrée est moins négatif que le niveau de référence "V ^ jj T.| devient conducteur tandis que est bloqué. Le blocage de a pour effet que le niveau de référence appliqué à la base de passe de j â Tpgf 222 étant donné que la tension aux bornes de la résistance de collecteur 11 devient notablement moins négative. Etant donné que le signal 40 d'entrée appliqué à la base de est plus négatif que le niveau de ré- 71 13484 4 2086174 10 15 20 25 férence VTeç jjj apparaissant à la base de T^, devient conducteur et est bloqué. La tension à la sortie c est dans ce cas négative tandis que la tension à la sortie d est nulle. Si le niveau du signal d'entrée prend la valeur désignée par "0" sur la fig. 2b, c'est-à-dire si le niveau du signal d'entrée est moins négatif que les deux niveaux de référence V . TT et V „ -r-r-r» on b n réf.II réf.III' obtient la situation pour laquelle et sont conducteurs et et sont bloqués. Les tensions aux sorties c et d sont dans ce cas négatives. Si l'on choisit pour une tension de sortie négative un "0" et pour une tension de sortie de valeur nulle, un "1", on peut établir le tableau suivant pour les tensions apparaissant et pour les niveaux séparés du signal d'entrée aux sorties c et dî niveau c ..... . d 0 0 0 1 0 1 2 . 1 0 3 1 1 30 35 Ce tableau montre clairement que les tensions de sortie c et d sont représentatives pour les quatre combinaisons possibles qui peuvent se présenter dans chaque groupe de deux périodes de bit du signal bivalent imtial. Du fait qu'un des circuits digitaux dans le dispositif décrit ici fonctionne avec deux niveaux de référence différents, on peut se contenter de deux circuits digitaux au lieu de trois, ce qui est un avantage important en particulier pour l'intégration du dispositif dans un corps semiconducteur. Dans la forme de réalisation pratique telle qu'elle est représentée sur la fig. 3, les parties correspondant â celles de la fig.1 portent les mêmes références. Elle se distingue uniquement du schéma de principe représenté sur la fig. 1 en ce que l'impédance de sortie 7 fait partie d'un circuit de division de tension située entre les bornes d'alimentation et comportant les résistances 13 et 14 dont le noeud est connecté â la b*se de Tg tandis que d'autre part dans le circuit de liaison 10, qui relie le collecteur de à la base de est insérée une résistance 15 qui fait également partie du circuit de collecteur commun de et T2. Du fait que le collecteur de est relié par l'intermédiaire de la résistance précitée 13 â la base de et du fait que le 71 13484 5 2086174 collecteur de est relié par l'intermédiaire de la résistance précitée 15 à la "base de T^, les organes de commutation 5 et 6 ont la propriété d'une "bascule de Schmidt (circuit de relaxation) et la sensibilité et le fonctionnement précis sont assurés étant donné qu'en conséquence la com-5 mutation se fait très rapidement' et ' qu-3 là nivaau de référence correct pour le circuit digital 2 est pratiquement immédiatement disponible. Pour la fig. 5 peut 'loutre part remarquer que l'impédance de sortie 8 est insérée dans le circuit de collecteur de au lieu d'être placée dans le circuit de collecteur de T^. Cela ne constitue pas 10 une différence en réalité, étant donné que cela signifie uniquement que le signal apparaissant à la sortie d est inversé. Pour l'illustration des propriétés avantageuses lu dispositif de décodage conforme à l'invention, on a représenté sur la fig. 3 des dispositifs qui sont nécessaires pour pouvoir régénérer le signal de 15 données bivalent initial en partant des signaux apparaissant aux sorties c et d. Les signaux apparaissant aux sorties c et d sont à cet effet respectivement appliqués à. l'entrée I) d'un premier et d'un deuxième élément de registre à décalage 16, 17 avec entrées D at T et sorties Q 20 et Q. Ces éléments de registre à décalage sont commandés par les impulsions d'horloge représentées sur la fig. 2e qui sont engendrées ë l'aide d'un générateur d'impulsions d'horloge 18 synchronisé de façon habituelle. Les impulsions d'horloge sont appliquées d'une part connue impulsions d'inscription 16, 17 et d'autre part à un générateur d'impulsions de 25 porte 19 qui fournit, les séries d'impulsions de porte représentées sur les figures 2f et g. Dans chacun des éléments de registre à décalage est. inserjv. chaque fois aux instants d'inscription un "1" ou un "0" en fonction du fait que le signal appliqué â l'entrée D est nul ou négatif. Pour l'illus-30 tration, les signaux apparaissant à la sortie Q de l'élément de registre à décalage 16 et à la sortis Q de l'élément de registre â décalage 17 sont représentés sur les figures 2c et g* Ces signaux sont ensuite appliqués à deux portes ET 20, 21 qui sont respectivement ouvertes tour à tour par les impulsions de pox-te représentées sur les figures 2f et g, 35 alors qu'à la sortie de la porte OU 22 connectée aux deux portes 20 et 21 apparaît le signal représenté sur la fig. 2h qui est identique au signal bivalent de la fig. 2a. Etant donné qu'en général on a que le nombre d'éléments de registre à décalage et de portes nécessaires pour la régénération est 40 en relation avec le nombre de signaux de sortie fournis par le dispositif bad original 71 13484 6 2086174 de décodage le dispositif de décodage conforme â l'invention présente outre la grande simplicité structurelle précitée et une grande précision, l'avantage que les organes nécessaires pour la régénération du signal initial, comme on l'a montré, peuvent être particulièrement simples étant donné ius ce dispositif de décodage, contrairement à ce. ^ui ?st le cas avec les dispositifs de décodage connus ne founit que deux signaux de sortie. BAD ORIGINAL 71 13484 7 2086174 REVENDICATIONS : 1. Dispositif permettant le décodage d'un signal à quatre niveaux, caractérisé en ce qu'il comporte deux circuits digitaux qui sont munis chacun d'une source de courant et d'un organe de commutation cor- 5 respondant pour relier la source de courant avec une impédance de sortie correspondant au circuit digital envisagé, un circuit d'entrée commun par l'intermédiaire duquel le signal à quatre niveaux à décoder est appliqué aux circuits digitaux, et un circuit de liaison qui relie ces deux circuits alors que l'organe de commutation correspondant au premier cir-10 cuit digital réagit à la réception d'une valeur d'amplitude du signal d'entrée déterminée â l'avance, tandis que l'autre organe de commutation correspondant â l'autre circuit digital réagit à la réception d'une première ou d'une deuxième valeur d'amplitude déterminée du signal d'entrée en fonction de la position de l'organe de commutation du premier circuit 15 digital. 2. Dispositif selon la revendication 1, caractérisé en ce que chaque organe de commutation correspondant à chacun des circuits digitaux est formé par une paire de transistors dans une configuration d'émetteur commun avec l'impédance de sortie correspondant au circuit 20 digital envisagé, en série avec le collecteur d'un des transistors. 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que le circuit d'entrée commun précité est connecté à la fois à la "base d'un transistor de la première pftifce et à la hase d'un transistor de la deuxième paire, tandis que la hase de l'autre transistor de la pre-25 mière paire est portée à un niveau de référence fixe et la hase de l'autne transistor de la deuxième paire à un niveau de référence qui varie en fonction du fait que l'un des transistors de la première paire est conducteur ou non. 4. Dispositif selon la revendication 1, 2 ou 3, caractérisé 30 en ce que le circuit de liaison précité, en vue de 1'obtention du niveau de référence variable précité, relie le collecteur du transistor dont la base est portée à un niveau de référence fixe, avec la base de l'autre transistor précité de la deuxième paire précitée. 5. Dispositif selon une des revendications 1 à 4, caractérisé 35 en ce que chaque paire de transistors est munie d'-qn. circuit qui relie le collecteur du premier transistor à la base de l'autre transistor.