Brevet FR2063076A1 — publié le 19710702

La présente invention concerne un transistor à effet de champ et à porte isolée (appelé ci-après transistor IG-FET) et se rapporte plus particulièrement à un transistor IG-FET à enrichissement ayant une tension de seuil choisie qui est établie par la concentration 5 des ions impureté dans la région de canal comprise entre ses régions de source et de drain. Les transistors IGFET à enrichissement et à faible tension de seuil (V^) sont intéressants pour les circuits logiques à porte isolée. La tension de seuil d'un transistor IŒFET est la tension 10 qui'doit être appliquée à l'électrode de.porte pour qu'un courant donné, ordinairement de l'ordre de 1 0 circule entre la source et le drain..Certains des avantages des transistors à effet de champ et à faible tension de seuil sont une vitesse de commutation accrue, une consommation d'énergie réduite et la facilité d'inté-15 gration' des circuits à transistors IGFET comportant des circuits à transistors bipolaires. La mise à la disposition des spécialistes de transistors IG-FET à enriahissement et à faible tension de seuil facilite donc la production de circuits numériques nouveaux et perfectionnés. 20 On peut, commander la tension de seuil d'un transistor IGFET en faisant varier les paramètres suivants : l'épaisseur du diélectri- ■ que de la porte, l'a constante diélectrique de l'isolateur de la porte, la densité de charge fixe en surface dans l'isolateur de la porte, qui est. concentrée à l'interface entre l'isolateur et le 25 semi-cùnducte'ur,la densité de charge par unité de surface dans la région d'appauvrissement superficielle située sous l'isolateur de porte ou en dessous de la zone du canal de conduction si ce dernier existe déjà et la différence de travail de sortie entre la porte métallique et le semi-conducteur.Les procédés antérieurs de fabri-30 cation de transistors IŒFET ayant des tensions de seuil différentes font varier tous' les paramètres-décrits ci-dessus. Toutefois, des considérations techniques et pratiques venant s'ajouter aux considérations théoriques ont limité la gamme sur laquelle on peut faire varier les paramètres déterminant la tension de seuil. 35 Les procédés antérieurs de fabrication de transistors IGFET à ■ enrichissement P et à faible tension de seuil qui sont apparus les plus fructueux ont fait appel à un traitement soigneux pour réduire la densité de"charge fixe en surface dans l'isolateur de porte, 70 34432 2 2063076 qui est concentrée à l'interface entre l'isolateur et le semi-conducteur, la variation de différence de travail de sortie entre la porte métallique et le semi-conducteur au moyen d'isolateurs de porte à double couche ou en choisissant convenablement le métal de 5 la porte, ou ont utilisé un isolateur de porte à constante diélectrique élevée. La variation selon la technique antérieure de la densité de charge par unité de surface dans la région d'appauvrissement de surface en dessous de l'isolateur de porte ou sous le canal de conduction, s'il existe déjà, a été restreinte par des 10 limitations pratiques relatives à la résistivité du substrat semi-conducteur. L'invention concerne un transistor IG-PET à enrichissement et à faible tension de seuil qui peut être choisie de façon à pouvoir être commandée dans la gamme comprise entre 0 V et 8 V environ. La 15 tension de seuil de ce transistor peut être choisie en faisant varier la densité de charge par unité de surface dans la région du canal. L'invention est destinée à la fabrication de plusieurs transistors IG-FET à enrichissement sur une même pastille semi—conductrice , chaque transistor IGFET ayant une tension de seuil diffé-20 rente. Un transistor IGrPET au moins est formé sur une pastille semi—eonductrice et présente une tension de seuil commandée avec précision. La tension de seuil de chaque transistor est commandée par l'introduction d'une certaine quantité de dopant dans les ré-25 gions de porte et de canal entre la source et le drain en masquant . tous les autres transistors IG-FET de la pastille semi-conductrice et en exposant l'isolateur de porte non masqué et le canal sous-jacent à un faisceau d'ions énergétiques et en recuisant ensuite l'ensemble obtenu. Ces ions injectés modifient la charge nette 30 par unité de surface dans la région de canal, ce qui fait changer la tension de seuil. On peut choisir l'amplitude de la variation de la tension de seuil en fixant la dose et l'énergie appropriées des ions.- L'injection d'ions impureté de type de conductivité opposé 35 à celui de la pastille semi-conductrice abaisse la tension de seuil, tandis que l'injection d'ions de même conductivité l'augmente. Si la dose et l'énergie des ions sont suffisantes, la tension de seuil du transistor peut être réduite à zéro et même en dessous, ce qui 70 34432 3 2063076 fait passer le transistor du type à enrichissement au type à appauvrissement. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante, donnée à titre d'exemple 5 et faite en référence aux dessins annexés, dans lesquels : - la figure 1 représente une coupe transversale d'un transistor IG-FBT ; - la figure 2A est'un graphique montrant comment la répartition d'une concentration ionique exemplaire varie avec la profon- 10 deur des.ions implantés ; - la figure 2B est un graphique montrant une concentration d'ions accrue qui est plus grande que la concentration environnante; - la figure 3 est un graphique montrant la vérification expérimentale du fait que la tension de seuil varie avec la concentra- 15 tion de dopant, la flèche "A indiquant le sens'de l'enrichissement et la flèche B, celui de l'appauvrissement. La figure 1 représente une coupe transversale d'un transistor IG-FBT à enrichissement P fabriqué selon l'invention. Le substrat semi-conducteur 10 est en silicium de type N de conductivité égale 20 à 1 A -cm et orienté dans la direction le drain à une épaisseur de 1 500A. La conduction entre la source 30 et le drain s'effectue dans une région de canal 6. Après formation de l'oxyde de la porte, mais avant dépôt du métal de la porte, on dope légèrement l'isolateur de porte 15 ainsi que la région de surface proche de la région de canal sous-jacente 6 avec des ions de type P en les exposant de façon commandée à un faisceau d'ions 35 bore ^B+ soumis à une tension d'accélération.de 50 keV. Après exposition au faisceau d'ions, on recuit le substrat semi-conducteur à 950-0 pendant une demi-heure dans ^ de cicatriser les détériorations produites par le rayonnement. On peut utiliser 70 34432 2053076 des températures de recuit comprises dans la gamme de 500 à 10002C pour cicatriser une partie ou la totalité des détériorations produites par l'implantation ionique. Des contacts obmiques 16 et 17 pour les régions de source et de drain respectivement sont déposés 5 ensuite au moyen de techniques classiques, telles que des techniques d'évaporation ou de pulvérisation. La valeur de la tension de seuil est commandée par l'implantation ionique des ions de type P qui réduit la densité de charge par unité de surface dans la région d'appauvrissement de surface 10 située en dessous de la région de canal 6, comme représenté à la figure 1. Afin de mieux comprendre comment une réduction de cette densité de charge particulière réduit la tension de seuil, on se reportera à l'équation suivante (les signes des termes de l'équation suivante correspondent à un dispositif à enrichissement P) : 15 Yt = «SB + %> + C dans laquelle = tension de seuil t = épaisseur de l'isolateur de porte k = constante diélectrique de l'isolateur de porte £o = permittivité de l'espace libre Qss = densité de charge fixe en surface dans l'isolateur de porte, concentrée à l'interface entre l'isolateur et le semi-conducteur Qg = densité de charge par unité de surface dans la région superficielle d'appauvrissement située sous l'isolateur de porte ou sous le canal de conduction s'il existe déjà 0mg = différence entre les travaux effectifs de sortie dans le métal et le semi-conducteur. Comme représenté par l'équation précédente, une réduction de la densité de charge Qg, lorsque tous les autres paramètres restent constants, provoque une réduction correspondante de la tension de seuil du transistor IG-FET. La figure 2A est un graphique montrant comment la répartition d'un exemple de concentration d'ions varie avec la profondeur des ions implantés. L'axe horizontal du graphique indique la profondeur d'implantation des ions en angstroms en commençant par zéro angstrom à l'extrémité gauche de l'axe, ce qui correspond à la surface externe de l'isolateur de porte. L'axe vertical indique la densité des ions par centimètre cube. La courbe représente une 20 25 30 35 70 34432 5 ' 2053076 de concentration exemplaire/dopant porté en fonction de la profondeur de pénétration des ions pour l'exemple représenté à la figure 1 qui est un transistor IŒFET à enrichissement P dans le substrat semi-conducteur en silicium et de conductivité de 1 JL -cm duquel 1 1 - H* 5 sont implantés des ions bore B à 50 keV. La droite 21 de la figuré 2A désigne la profondeur de l'isolateur de porte en oxyde de silicium qui est de 400Âet la droite 22 désigne la concentration environnante de dopant de type N dans le substrat semi-conduc- 15 3 teur qui est d'environ 5 x 10 ions par cm , La figure 2A montre 10 une concentration de pointe de dopant de conductivité P implanté près'de l'interface 21 entre l'oxydé de silicium et le silicium,qui est comparable, mais reste inférieure à la concentration environnante 22 de dopant de type F. Les dopants de type P contenus dans le substrat de type U" réduisent la densité de charge nette par 15 unité de- surface Qg dans la région de canal •6 (figure 1) par compensation des impuretés, ce qui forme un transistor IG-FET ayant une tension -de seuil inférieure à celle qui apparaîtrait sans implantation d'ions. Comme la concentration de pointe de dopant de type P implanté est voisine de la concentration environnante 20 de dopant de type K", la densité de charge nette par unité de surface Qg dans la région de canal est réduite,ce qui diminue la .tension de seuil. • La figure 2B montre que la concentration de pointe (courbe 24) du transistor IG-FET à- enrichissement P de la figure 1 et de la 25 figure 2A est légèrement plus grande que la concentration environnante 22. Lorsque la concentration de pointe implantée devient suffisamment plus grande que la concentration environnante, le signe de Qq change et devient'opposé à celui de Q . Les droites ■E3 S S 23 et 25 désignent les positions des jonctions P et F qui seraient 30 formées en l'absence du champ électrique dû. à Q et 0 . Si la s s ms concentration de pointe de type P était suffisamment augmentée par rapport à la concentration environnante, la valeur de Qg serait également accrue,de sorte qu'elle annulerait finalement les effets combinés de Q et 0 . Il en résulterait que la tension de seuil ss ms 35 deviendrait nulle et changerait finalement de signe en formant un transistor IGFET à appauvrissement qui est normalement conducteur par suite de la présence du canal.conaucueur entre les régions de source et de drain. On notera que l'implantation des ions exerce 70 34432 6 2063076 également un effet léger sur les paramètres autres que Qg qui agissent également sur la tension de seuil. La figure 3 est un graphique montrant la vérification expérimentale du fait que la ténsion de seuil (V.jJ peut être commandée 5 par la technique d'implantation d'ions, comme décrit précédemment. L'axe horizontal désigne la dose d'ions bore implantés par centi- 2 *-12 mètre carré, exprimée en (ions x cm ) x 10 tandis que l'axe vertical désigne les différentes valeurs de la tension de seuil correspondant aux diverses doses d'ions^implantés. 10 Pour les différents transistors IG-FET représentés à la figure 3, le substrat semi-conducteur est en silicium de type U et orienté dans la direction O et son épaisseur est de l'ordre de 1 500 À, et le métal de la porte 11 + 15 est de l'aluminium. Les ions implantés sont des ions bore B à 50 keV. Les résultats expérimentaux de la figure 3 montrent clairement la réduction continue de la tension de/!** environ 7 V sans 12 implantation à environ 0 V pour une dose implantée de 1,3 x 10 2 12 2 ions bore/cm . Pour des doses supérieures à 1,4 x 10 ions/cm , il 20 y a conduction entre les régions de source et de drain du transistor IGFET pour une tension nulle appliquée à sa porte et ce transistor fonctionne donc comme un dispositif à appauvrissement. La dose d'ions requise pour obtenir une réduction donnée de la tension de seuil dépend des valeurs initiales des autres paramètres qui 25 déterminent cette tension de seuil. La description précédente a été limitée à la réduction de la tension de seuil de transistors à enrichissement P. Toutefois, la technique d'implantation des ions peut également servir à augmenter la valeur de la tension de seuil dans des dispositifs à enrichis-30 sement P en implantant une couche peu profonde d'impuretés de même type de conductivité que le substrat semi-conducteur,comme par exemple des ions phosphore dans la région de canal. De même, la tension de seuil d'un transistor IGFET à enrichissement N peut également être accrue ou réduite par implantation ionique d'ions 35 bore ou phosphore,respectivement. Un autre mode de réalisation de l'invention consiste à former plusieurs transistors IGFET sur une même pastille, chaque transistor IGFET ayant une tension de seuil commandée avec précision, « 70 34432 7 2063076 mais différente. Ces transistors peuvent être à enrichissement avec des tensions de seuil différentes ou à enrichissement et à appauvrissement. Les différentes tensions de seuil des divers transistors IG-FET de la même pastille s ' obtiennent en utilisant 5 un masque simple, tel qu'un masque métallique, qui permet d'appliquer 'aux divers transistors des doses différentes. Un autre mode de réalisation de l'invention est son application à des paires de traiisistors IGFET à enrichissement complémentaires qui sont fabriqués sur la même pastille. Une difficulté 10 rencontrée lors de la formation de transistors IGFET complémentaires réside dans l'obtention de valeurs similaires de la tension de seuil pour les deux transistors à enrichissement F et P. L'une ou l'autre ou les deux tensions de seuil de la paire complémentaire peuvent être modifiées pour produire les transistors appariés par 15 la technique d'implantation ionique de l'inv'ention. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. 70 34432 8 2053076 REVENDICATIONS 1. Transistor à effet de champ et à porte isolée, caractérisé en ce qu'il comprend un substrat semi-conducteur,une région de source et une région de drain espacées, de type de conductivité 5 opposé par rapport au substrat et disposées dans le substrat de manière qu'elles comportent une surface située dans le même plan qu'une surface du substrat, un isolateur de porte recouvrant la surface du substrat comprise entre la source et le drain, des ions impureté implantés par faisceau d'ions selon une première-concentra-10 tion dans la région du substrat qui est située entre la source et le drain, de manière qu'une tension de seuil particulière soit obtenue, une porte métallique recouvrant l'isolateur de porte et tjîfl.Trtî xsposés en contact électrique intime avec les régions de source et de drain. 15 2. Transistor selon la revendication 1, caractérisé en ce qu'il est du type à enrichissement et les ions impureté ont un type de conductivité opposé à celui du substrat, ce qui réduit la valeur de la tension de seuil du transistor. 3. Transistor selon la revendication 1, caractérisé en ce 20 qu'il est du type à enrichissement et les ions impureté sont du même type de conductivité que le substrat, ce qui augmente la valeur de sa tension de seuil. 4. Transistor selon l'une des revendications 2 et 3., caractérisé en ce que le substrat semi-conducteur est de type N. 25 5- Transistor selon la revendication 4, caractérisé en ce que les ions impureté sont des ions bore. 6. Transistor selon la revendication 5, caractérisé en ce que le substrat semi-conducteur est en silicium et l'isolateur de porte est en oxyde de silicium. 30 7. Transistor selon l'une des revendications 2 et 3, caracté risé en ce que le substrat semi-conducteur est de conductivité de type P. 8. Transistor selon l'une des revendications 2 et 3, caractérisé en ce que les ions impureté sont des ions phosphore. 35 9. Procédé de fabrication d'un ou de plusieurs transistors à effet de champ et à porte isolée sur une pastille semi—conductrice, chaque transistor ou groupe de transistors formé ayant des tensions de seuil commandées avec précision, caractérisé en ce qu'il « 70 34432 9 2063076 consiste à doper un substrat semi-conducteur pour former au moins une région de source et une région de urain espacées dans le substrat et de type de conductivité opposé à celui du substrat, à former une couche isolante sur la surface du substrat comprise 5 entre les ^régions de source et de drain de chaque transistor, à introduire une quantité commandée de dopant .dans la région de porte et de canal entre la source et le drain de chaque transistor ou groupe de transistors, en masquant tous les autres transistors du substrat et en exposant l'isolateur non masqué et le canal 10 sous-jacent à un faisceau d'ions énergétiques, à recuire l'ensemble obtenu, à déposer une porte métallique sur la surface de chaque couche isolante et à déposer des contacts sur chaque région de source et de drain.