Brevet FR2073324A1 — publié le 19711001

207332k La présente invention vise "an système de mémoire à trois dimensions, destiné à la mémorisation d'un grand nombre d'informations, à accès direct des positions de mémoire. Dans les mémoires drinformations usuelles à accès direct 5 ("random aecess"), par exemple dans les "unités centrales de calculatrices, on réalise la simplification de la sélection, c'est-à-dire de la commande d'un bit requis parmi le grand nombre disponible, en disposant les éléments de mémoire sous forme matricielle, la sélection d'un ou de plusieurs élément(s) de mémoire est réali-10 sée au moyen de X ligues et de Y colonnes parcourues par "un cour an/ et/ou sous tension. La disposition des éléments de mémoire individuels est aussi déterminante pour le nombre de lignes d'entrée à la mémoire. Dans le cas d'une disposition carrée le nombre des lignes est proportion-15 nel à \[îT; dans le cas d'une disposition cubique, il est proportionnel à - 3J~W , lorsque N représente le nombre des bits dans la mémoire. En raison de la complexité extrême du câblage desdites mémoires on ne recourt à leur emploi qu'en tant qu'unités centrales ou mémoires de registre. Par contre, des mémoires à grande ca-20 pacité dont le nombre des bits est de 10' oû plus ne sont réalisées aujourd'hui que pour des unités de mémoire qui ne permettent pas l'accès direct. Bien que les mémoires à microfilms qui sont produites de nos jours par application de vapeur permettraient, dans des limites définies, un nombre de mémoires à accès direct tel 25 qu'il est requis par l'invention; le câblage extérieur de ces éléments pose cependant des problèmes énormes, voire presque non résolubles . La présente invention a pour objet d'éliminer les inconvénients sus-mentionnés et de fournir une mémoire à grande capacité 30 à accès direct dont 1'encombrement et la complexité de câblage sont sensiblement réduits. Selon l'invention, on dispose dans trois directions (X, Y, Z) des voies de conducteurs, dont toujours trois,-disposées perpendiculairement les unes sur les autres-, sont connectées de façon à 35 composer un système, ledit système étant disposé de manière à ce qu'il constitue avec chacun des autres systèmes (de voie de conducteurs) au moins une intersection qui figure la position de mémoire. Il est en outre proposé que la sélection de toute posit'iaide mémoire ne s'effectue simultanément qu'au moyen de quatre lignes 40 d'accès. 70 38145 2 2073324 Selon une forme de résli-s^cioi». ds la px g .sente Invention, tous les. systèmes ds conducteurs qui, - à l'une des faces extérieures du système total -, aboutissent dans une colonne commune ainsi que tous les systèmes de conducteurs qui aboutissent dans me ligne 5 :;oasiune possèdent en commun une seule ligne d'accès, deux de ces lignes d'accès perpendiculaire l'une â l'autre formant un gâte électronique qui fait fonction g!interrupteur entre les extrémités des •voies de conducteurs et le système de mémoire. l'invention prévoit en outre que toutes les extrémités des 10 voies de conducteurs d'un plan se trouvent à un potentiel constant, de même que les extrémités des voies de conducteurs de l'autre plan, ce dernier potentiel ayant toutefois une valeur différente de celle du premier potentiel, les gâtes électroniques sont réalisés en tant que transistors à couche d'arrêt et effet de champ. 15 la réalisation selon l'invention présente l'avantage de rédui re considérablement le nombre de points de raccordement extérieurs d'une mémoire à grande capacité, ce qui entraîne une réduction®considérable de la complexité du câblage et donc la simplification essentielle de l'ensemble du système. 20 D'autres caractéristiques et avantagea ressortiront de la des cription qui suit, faite en référence au .dessin annexé, dans lequel: - la figure 1 montre schématiquement la structure d'une mémoire à deux dimensions ; - la figure 2 est une représentation schématique en perspecti-25 . ve d'une partie de mémoire selon l'invention ; - la figure 3 est une représentation schématique en perspective de la structure selon l'invention avec les lignes de sélection disposées sous forme matricielle. le système de mémoire selon la présente invention consiste en 30 un grand nombre de systèmes de conducteurs voisins, - réalisés de préférence par dépôt par vaporisation -, , Tkl> \l' ou ^mn' Y , Z , etc. disposés en couches les uns au-dessus des autres, mn' ma' ' - l'élément de mémoire, produit également de préférence par application des techniques de vaporisation, est disposé entre les inter- cL© 35 sections 13, 25, etc. des divers systèmes/conducteurs , Tkl' Zîil» e^c* ^ existe un grand nombre de phénomènes physiques qui se prêtent à l'utilisation en tant que passage entre deux conducteurs en vue de l'enregistrement de l'information. Gomme déjà mentionné, le système de mémoire à trois dimensions faisant l'ob-40 jet de l'invention peut être réalisé au moyen de presque tous les BAD OR/GfNAL 70 38145 3 2073324 bipôles électriques actifs et pass-îî's qui se prêtent à l'utilisation comme circuit bistable. En principe, dans mie réalisation à deux dimensions et à trois dimensions, toute voie Xj , ••° etc. convient pour former une 5 intersection avec toute autre voie f comme montré sur la figure 1 pour le cas de la réalisation à deux dimensions. Les voies Xj à X& sont disposées dans un plan supérieur aux voies à Y^, les voies X.j et Y^ étant connectées au point 11, les voies Xg et Yg au point 22 et ainsi de suite. Lorsque i ^ k, les positions de 10 mémoire sont placées aux intersections des voies Xj et Y^., comme par exemple pour la position de mémoire 25 à l'intersection de X^ et de Yg. Lors'de la sélection de deux voies différentes, par exemple Xg et X^ avec des tensions différentes, il est possible d'obtenir des renseignements sur l'information mémorisée à la ^position 15 de mémoire 25. Ear application de ce principe, il est possible d'atteindre toutes les positions de mémoire par variation àe deux voies sélectionnées X^ et X^. avec i ^ k. Afin d'éviter toute information erronée en faisant le détour par d'autres positions de mémoire, par exemple de la ligne Xg à la 20 ligne X^ par les positions 24, 14 et 15» chaque passage d'une position à l'autre doit être muni d'une couche d'arrêt agissant dans tous les cas dans un sens. L'information est portée sur l'élément de mémoire en dotant l'autre sens de passage d'une valeur ohmique élevée ou faible. 25 Ce principe des voies de conducteurs à intersections se prête surtout aux systèmes de mémoire à trois dimensions selon l'invention. Chaque système de conducteurs se compose donc de trois voies de conducteurs, connectées entre elles, X^, Y^ , et Z^ (figure 2). 30 Là aussi, chaque système de conducteurs peut former une intersection 100 avec tout autre, cette intersection faisant alors fonction de position de mémoire. Les exigences quant à ce type de passages de mémoires sont identiques à celles sus-mentionnées pour les mémoires à deux dimen-35 sions. Les voies de conducteurs disposées les 'unes sur les autres, les points de contact relatifs ainsi que les éléments de mémoire sont de préférence réalisés par application des techniques de dépôt par vaporisation. Comme montré sur la partie représentée schématiquement sur la 40 figure 2, la réalisation à trois dimensions permet une réduction 70 38145 4 2073324 \ substantielle du câblage extérieur y c~ c,uA ressort également de la description qui suit» La position ds mémoire 100 (kl, mn), par exemple, peut être atteinte par la séléction des voies de conducteurs Xu.-1 et L'invention prévoit que toutes les extrémités 5 des voies de conducteurs X et/ou Y et/ou Z sont disposées sous forme matricielle, de sorte que toutes les extrémités des voies de conducteurs disposées dans une colonne ou ligne commune sont pourvues de lignes d'accès 50 communes (figures 2 et 3). Une telle réalisation conduit à une réduction substantielle du câblage exté— 10 rieur . Dans le mode de réalisation représenté, toutes les extrémités des lignes X se trouvent à un potentiel constant | X et toutes les extrémités des lignes Y à un potentiel également constant Y, mais différent de X. Lesdites extrémités sont séparées de l'uni-' 15 té de mémoire proprement dite par des gâtes électroniques 110, réalisés de préférence sous forme de transistors à couche d'arrêt et à effet de champ. Par la commande de deux lignes d'accès et v^, le gâte 110 d'une voie de conducteurs est ouvert, ce qui a pour effet que l'en— 20 semble du système de conducteurs X^-,, YV1, ZV1 se trouve au potentiel X appliqué de l'extérieur. Lorsqu'on effectue simultanément la commande de deux autres lignes d'accès TJm et dans un autre plan extérieur, un autre gâte 110 est ouvert et le système de conducteurs X , Y , Z ,, est amené à l'autre potentiel 5 Y. Du fait mn mn7 mn ^ 1 25 que chaque système de voie de conducteurs constitue avec chacun des autres au moins une intersection 100, - comme décrit ci-dessus —, celle-ci est soumise à la tension 30 La réduction du câblage extérieur repose sur le fait que dans la réalisation suivant l'invention, toute position de mémoire 100 est accessible par la sélection simultanée de quatre lignes d'accès uk, v ïïm, Yn« Une exception existe pour k = 1 et en même temps m = n, du fait que cette sélection causerait un court-circuit. 35 Toute autre combinaison de ces quatre lignes d'accès a pour résultat une position de mémoire propre particulière. L'avantage essentiel obtenu par l'invention consiste en ce 2 qu'il devient possible de réaliser en principe l'accès de 1/2 n (n - 1 ) nositions de mémoire au moyen du câblage extérieur de 2 40 quatre n lignes d'accès au moyen de 2 n systèmes internes de voies bad original 70 38145 5 2073324 de conducteurs, Contrairement aux mémoires usuelles dans lesquelles, - dans cas de mémoires à deux dimensions à H éléments -, le câblage exté rieur est proportionnel à Vs" et atteint dans le cas d'une memoi re à trois dimensions dans la réalisation, suivant l'inven tion, il est seulèment proportionnel à nJ/îH 70 3*8145 6 2073324 1 REVENDICATIONS 1. Système de mémoire à trois dimensions pour la mémorisation d'un grand nombre d'informations, à accès direct des positions de •némoire» caractérisé par la disposition de voies de conducteurs dans trois directions (S, T, Z) dont toujours troisf - disposées 5 perpendiculairement les unes sur les autres (par exemple X^, YV1 , 3Vt) -, sont connectées de façon à composer un système, ledit système étant disposé de manière à constituer avec chacun des autres systèmes de voie de conducteurs au moins une intersection qui représente la position de mémoire. 10 20 Système de mémoire selon la revendication 1, caractérisé en ce que la sélection de toute position de mémoire (100) ne s'effectue qu'au moyen de quatre lignes d'accès (50 ou u^., Tl' ^m' * 3. Système de mémoire selon les revendications 1 et 2, caractérisé en ce que tous les systèmes de conducteurs qui, - à ISrne des 15 faces extérieures du système total -, aboutissent dans une colonne commune ainsi que tous les systèmes de conducteurs qui aboutissent dans une ligne commune, possèdent en commun une seule ligne d'accès (u^, v-,, 0^, 7^ ou 50), deux de ces lignes d'accès perpendiculaire l'une à l'autre (u, . v-, ou ïï . Y ) formant un gâte électronique iC ju 31 E. 20 (110) qui fait fonction d'interrupteur entre les extrémités des voies de conducteurs et le système de mémoire. 4. Système de mémoire selon les revendications 1 et 3, earac- i térisé en ce que toutes les extrémités des voies de conducteurs j d'un plan sont à un potentiel constant ( | X), de même que les ex- 25 trémités des voies de conducteurs de l'autre plan (^ Y), ce dernier potentiel ayant toutefois une valeur différente de celle du premier potentiel ( 5. -Système de mémoire selon une des revendications précédentes» caractérisé en ce que les gâtes électroniques (110) sont réalisés 30 sous forme de transistors à couche d'arrêt et à effet de champ.