Brevet FR2060081A1 — publié le 19710611

La présente invention se rapporte en général à des dispositifs à semiconducteur et concerne plus particulièrement des plots de connexion pour les circuits intégrés silicium sur saphir. Certains type de dispositifs à semiconducteur comprennent un substrat en un matériau diélectrique, tel que par exemple le saphir possédant une pluralité de composants semiconducteurs sur l'une de ses surfaces. Les composants semiconducteurs comprennent une couche d'un matériau semiconducteur, par exemple le silicium, possédant diverses régions dopées, et une couche métallique fournissant les liaisons ou connexions électriques auxdiverses régions dopées. La couche métallique fournit également des plots, supports ou analogues de connexion auxquels différents composants sont électriquement reliés. Des fils minces sont reliés aux plots de connexion , les fils étant connectés à leur tour aux bornes d'une enveloppe dans laquelle le substrat est enfermé. Un problème se rapportant à ces dispositifs du type décrit est que les plots de connexion, qui comprennent généralement une ou plusieurs couches de métal sur le substrat diélectrique n'adhèrent pas bien au substrat et tendent à se détacher ou se relâcher pendant qu'on y connecte les fils minces précités. Il en résulte des connexions entre composants qui sont lâches et défectueuses, et par conséquent il en résulte que de tels dispositifs ainsi équipés ne peuvent pas fonctionner . Suivant la présente invention, un substrat diélectrique comporte sur lui un semiconducteur. Un plot de liaison ou de connexion est prévu sur le substrat et est électriquement relié au semiconducteur. Le plot de connexion comprend une couche d'un matériau semiconducteur en contact direct avec le substrat et une couche de métal sur le dessus de la couche semiconductrice. D'autres buts, avantages et caractéristiques de l'invention apparaîtront encore plus dairement dans la description détaillée qui suit et se réfère aux dessins annexés dans lesquels : - la figure 1 est une vue en plan d'un dispositif à semiconducteur selon un premier mode de réalisation de l'invention; - la figure 2 est une vue en coupe et agrandie faite/suivant la ligne 2-2 de la figure 1 ; - la figure 3 est une vue en coupe d'une pièce ou substrat montent une étape de fabrication du dispositif montré sur les figures 1 et 2 ; 70 2363if 2060081 - la figure 4 est une vue en plan du substrat montrant une étape ultérieure de sa fabrication ; - Les figures 5 et 6 sont des coupes centrales,vues suivant la direction des flèches A de la figure 4, du substrat ou de la 5 pièce, montrant des étapes encore ultérieures dans sa fabrication; et - La figure 7 est une vue en coupe identique à celle de la figure2, mais montrant un mode de réalisation différent de - l'invention. . 10 . .EXEMPLE I La présente invention est décrite comme se rapportant à des dispositifs à semiconducteurs, du type ayant une utilité dans les systèmes à mémoire des ordinateurs ou calculateurs, de tels dispositifs étant connus sous le nom de mémoires permanentes. 1 5 Suivant un exemple de réalisation^et comme il apparaît sur les figures 1 et 2, un dispositif à mémoire permanente 10 comprend un substrat plan 12 en un matériau diélectrique, par exemple" en saphir, possédant, sur une de ses surfaces 14, une pluralité de diodes à semiconducteur 16 disposées suivant des rangées et des 20 colonnes, deux séries orthogonales de rubans de connexion des diodes 18 et 20, une pluralité de plots ou supports de connexion 22 et 23, et une pluralité de fils fins 24 connectés chacun à un plot. Une couche 26 de matériau isolant est disposée entre les deux séries de rubans de connexion 18 et 20,des orifices étant prévus 25 dans la couche 26 par l'intermédiaire de laquelle des connexions électriques entre la série supérieure des rubans de liaison 20 et les différentes diodes 16, sont réalisées. Chaque diode 16 est solidaire d'un ruban 18, et est électriquement relié à un ruban 20. Le dispositif à mémoires permanentes 10 représenté sur 50 les figures 1 et 2 est normalement monté à l'intérieur d'une - enveloppe comprenant des bornes qui sont reliées à chacun des fils fins 24 . Les enveloppes appropriées pour ce but sont bien connues par conséquent,on ne décrira pas ici d'exemples de telles enveloppes Des détails supplémentaires de-tels dispositifs, ainsi que leurs 35 utilisations sont décrits dans le brevet américain N° 3-377.513. 70 23634 2060031 Comme il est décrit dans ce "brevet, le substrat 12 peut être réalisé alternativement en n'importe lequel d'une pluralité de matériaux,tels qu'un, spinelle, l'oxyde de béryllium ou l'oxyde de zirconium. 5 la fabrication du dispositif 10 est la suivante. On part d'un substrat plan et mince 12 de saphir (figure 3 ); une couche mince 30 de matériau semiconducteur, par exemple de silicium ou de germanium , est placée sur une surface 14 du substrat. le matéxiau semiconducteur peut être placé d'une manière connue, 10 par exemple par dépôt chimique, en fixant une pastille de matériau semiconducteur sur le substrat et, ensuite, en polissant, rectifiant ou analogue. Dans le mode de réalisation présent, la couche 30 comprend du silicium du type à conductivité N, obtenu J par un processus connu de poussée epitaxiale. 1 5 En utilisant les techniques standards de gravure par exemple par attaque acide, et de masquage, des parties de la couche de silicium 30 sont ensuite enlevées pour laisser un motif (figure 4), constitué par du silicium dopé U, des rubans espacés s'étendant longitudinalement 18 et deux séries 32 et 34 de ce qui est appelé 20 à devenir les plots de connexion 23 et 22 respectivement (figure 1). Chacun des rubans connecteurs 18 est solidaire avec un plot de connexion différent 32. Des parties espaicées et circulaires 38 de chaque ruban 18 sont alors transformées pour acquérir une conductivité du type P, en 25 utilisant par exemple les techniques standard de dopage et de masquage. Ceci produit une pluralité de jonctions P-N 40 à des intervalles espacés tout le long des rubans 18. Ensuite, comme il apparaît sur la figure 5, les.parties restantes de la couche de silicium 30 sont recouvertes d'une 30 couche 26 en un matériau isolant du type normalement utilisé dans la fabrication des dispositifs ^semiconducteur, par exemple, le dioxyde/silicium ou le nitrure/silicium. Une couche de dioxyde de silicium peut être employée,par exemple, en réalisant la transformation thermique d'une partie de surface de la couche de 35 silicium sur l'oxyde, suivant des procédés connus. Des orifices 46 sont alors sélectivement obtenus par gravure ou attaque à l'acide, dans la couche 26 pour découvrir des parties de surface des parties P 38 des rubans 18, et des parties de surface des plots 70 23634 2060081 de liaisons 32 et 34, les éléments 32 n'étant pas visibles sur la figure 5. la surface entière de la pièce est alors recouverte (figureô) d'une couche 50 de métal, par exemple l'aluminium, le titane, le 5 nickel ou analogue, déposé par exemple au moyen d'un processus d'évaporation. Des parties de la couche métallique 50 s'étendent sur les orifices 46 et sur la couche isolante 26, et couvrent les parties de surface exposées ou découvertes précitées 38 des rubans 18 ainsi que les plots de oonnexion 32 et 34, qui deviennent alors 10 les plots 23 et 22 respectivement. En utilisant les techniques connues de .gravure et de masquage des parties de la couche de métal 50 sont alors enlevées pour laisser un motif(figure1) de rubans espacés s'étendant latéralement 20, chacun étant relié à un plot de connexion différent 224 15 Egalement, chaque ruban 20 est relié aux parties dopées P 38 (figure 2) des diodes différentes 16 au moyen de connexions étroites et prolongées 52. les fils fins de connexion 24 sont alors reliés, tel que par les techniques connues d'assemblage par ultra-sons, à chacun 20 àes plots de connexion 22 et 23. Comme il a été décrit^chacun des plots 22 et 23 comprend une couche 30 (figure 2) de silicium directement en contact avec le substrat 12 et une couche 50 de métal en contact avec la couche 25 de silicium. Dans l'art antérieur^, les plots de- liaison comprennent une ou plusieurs couches de métal directement en contact avec le substrat. Un avantage de la disposition qui vient d'être décrite est que l'adhérence de la couche de métal des plots de connexion au substrat est,si on la compare à celle de l'art antérieur, j0 grandement augmentée. Ainsi, après connexion des fils terminaux 24 aux plots de connexion 22 et 23^1'écaillement ou l'épluchage des couches de métal 50 est grandement réduit. EXEMPLE II 35 Suivant un autre mode de réalisation, et comme il apparait sur la figure 7, les surfaces des éléments de silicium formant 70 23634 5 2060081 plots de connexion 34 (et 32, ce dernier n'étant pas représenté) ne sont pas découvertes par des orifices dans la couche de matériau isolant 26, avant l'application de la couche de"métal 50 sur la pièce formant substrat. Ainsi, dans ce mode de réalisation, les plots résultant de connexion 56 comprennent chacun une couche 30 de silicium , une couche 26 de matériau isolant par exemple le dioxyde de silicium, et, une couche 50 de métal. Dans ce mode de réalisation,l'adhérence de la couche de mé+al 50 des plots de liaison 56 au substrat 12 est également grandement accrue en comparaison des dispositifs de l'art antérieur. Un autre avantage de l'invention est la simplicité de son utilisation. Les divers plots de liaison 22, 23, 56, ou analogues, sont réalisés par le même processus utilisé pour fabriquer les autres parties, par exemple, les diodes et les rubans conducteurs du dispositif. Selon un mode de réalisation spécifique, le substrat 12 est en saphir et à une épaisseur de 10 millimètres. La couche de o silicium 30 à une épaisseur de 15 000 A et est dopée avec du phosphore 16 3 jusqu'à une concentration de 7 x 10 atomes/cm . Les parties dopées P 38 des diodes à semiconducteur 16" sont dopées avec du 19 3 bore jusqu'à une concentration de 5 x 10 atomes/cm . La couche o de dioxy.de de silicium 26 a une épaisseur de 5000 A. La couche de métal 50 comprend de l'aluminium ayant une épaisseur d'environ o 15 000 A. Les plots de connexion 22 et 23 font 3x3 mm. La présente invention est en général utile dans la fabrication des dispositifs utilisant des substrats de matériaux diélectriques divers, tels que ceux qui ont été mentionnés ci-dessus, et pour lesquels les matériaux semiconducteurs présentent une bonne adhérence. Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés qui n'ont été donnés qu'à titre d'exemple. En particulier elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées selon l'esprit de l'invention. 70 23634 2060081 R_E_Y_E_N_D_]I_C_A_T_I_0_E_S 1. Dispositif à semiconducteur du type comprenant un substrat en un matériau diélectrique, un composant semiconducteur comprenant une couche de -matériau semiconducteur sur ledit substrat,' et un plot de connexion sur ledit substrat, caractérisé 5 en ce que ledit plot comprend une première couche dudit matériau semiconducteur .en-contact--.direct avec ledit substrat, et une deuxième couche de métal sur ladite.première couche, un fil connecté ou relié à la couche de métal dudit plot, et des moyens de connexion reliant électriquement ledit composant audit plot. 10 2. Dispositif suivant la revendication 1, caractérisé en, ce que lesdits .moyens de connexion comprennent uh ruban de métal solidaire avec ladite couche de métal formant le plot de connexion. 3. Dispositif suivant la revendication 1, caractérisé en ce que ledit substrat est en saphir, spinelle, oxyde de béryllium, ou 1 5 oxyde de zirconium 3. Dispositif suivant la revendication 2, caractérisé en ce que ledit substrat est en saphir, ledit métal est en aluminium, et ledit matériau semiconducteur est en silicium. 5. Dispositif suivant la revendication 1, caractérisé en ce 20 que ledit matériau semiconducteur est en silicium, et ledit plot comprend Une troisième couche d'oxyde de silicium entre lesdite première et seconde couches.