Brevet FR2096501A1 — publié le 19720218

î 2096501 La présente invention concerne des dispositifs semi-conducteurs de type planar ayant une tension de rupture inverse élevée et un procédé de leur fabrication. On réalise un transistor classique de type planar en formant 5 une pellicule mince d'oxyde, à savoir une pellicule de silice, O ayant une épaisseur d'environ plusieurs milliers d'Â sur une surface d'un substrat en silicium, en réalisant des trous dans la pellicule de silice selon des techniques de photogravure, en formant une base et un émetteur par diffusion sélective d'impuretés 10 dans les trous, puis en réalisant des électrodes, par exemple par évaporation d'aluminium. Un transistor de type planar classique est caractérisé en ce que toutes les jonctions PN exposées à la surface du substrat sont protégées par la pellicule mince de silice. Dans le dispositif 15 semi-conducteur de type planar, par exanple le transistor de type planar précédemment décrit, comme la base et l'émetteur sont formés de façon sélective par double diffusion, les extrémités des jonctions PN à la surface du substrat sont fortement diffusées, si bien qu'il est difficile d'obtenir une caractéristique de tension de 20 rupture inverse élevée. En particulier, dans la jonction base-coi-lecteur, lorsqu'on applique une tension inverse élevée, il y a rupture des extrémités de la jonction même si on utilise un substrat de résistivité élevée. Donc, cette valeur limite la tension appliquée. 25 Dans un transistor classique il se pose également un problème de déconnexions des couches d'interconnexion en aluminium en raison des différences de niveau provoquées dans la pellicule de silice des régions actives, par les traitements d'attaque répétés. La présente invention vise à supprimer ces défauts. L'inven-30 tion vise donc des dispositifs semi-conducteurs de type planar ayant une tension de rupture inverse élevée qui ne soient pas inférieurs aux dispositifs semi-conaueteurs de type mesa. L'invention vise également un nouveau procédé de fabrication de dispositifs semi-conducteurs de type planar ayant une tension 35 de rupture inverse élevée selon un procédé d'oxydation sélective. En ce qui concerne la structure d'un dispositif semi-conducteur de type planar, l'invention est caractérisée en ce qu'on forme une couche isolante épaisse sur une surface principale d'un substrat ' semi-conducteur de silicium sauf en une partie prédéterminée de la 40 surface et qu'on forme une région pour ion élément de circuit dans 71 20081 2 2096501 une région entourée par la; couche isolante à travers au moins une jonction se terminant à la couche isolante. Dans la structure précédente, une jonction collecteur-base n'est pas exposée à la surface du substrat, si bien qu'on peut obtenir une tension de ruptu-5 re inverse élevée. En ce qui concerne le procédé de fabrication d'un dispositif semi-conducteur de type planar ayant la structure décrite, l'invention consiste à placer un masque sélectif en une matière permettant l'oxydation sélective du substrat sur une surface principale 10 du substrat semi-conducteur en silicium, à former une couche isolante épaisse dans le substrat semi-conducteur de silicium, sauf sur la surface du substrat recouverte du masque, par oxydâtioçt thermique, à retirer le njasque, puis à former des régions pour les éléments de circuit dans la surface exposée du substrat. 15 D'autres caractéristiques et avantages de l'invention ressorti-ront de la description qui va suivre faite en regard des dessins annexés. Sur ces dessins : la figure l(a) représente une vue en plan d'un transistor; 20 la figure l(b) représente une vue en coupe selon la ligne A-A de la figure 1(a); la figure 2(a) est une autre vue en plan d'un transistor; la figure 2{b) représente une coupe selon la ligne B-B de la figure 2(a); 25 la figure 2(c) est une cpupe selon la ligne C-C de la figure 2(b); et les figures 3(a) à 3(d) représentent des coupes d'un dispositif semi-conducteur de type planar à divers stades de sa fabrication selon l'invention. 30 Selon les figures l(a) et l(b), un substrat semi-conducteur de silicium 1 a un type de conductivité prédéterminée et constitue une région collectrice, une pellicule épaisse de silice 2 est formée de façon sélective sur une surface principale du substrat selon un procédé d'oxydation thermique sélective, une région base 3 est 35 formée dans la totalité de la région du semi-conducteur entouré par la pellicule de silice, par diffusion d'une impureté ayant un type de conductivité différent de celui du substrat semi-conducteur de silicium, et une région émettrice 4 est formée dans la région de base par diffusion importante d'une impureté ayant le même 40 type de cojiductivité que le collecteur. La pellicule de silicium 2 71 20081 3 2096501 doit avoir une épaisseur au moins égale à la profondeur de la région émettrice 4« De plus, il est souhaitable que la jonction base-collecteur soit formée à une profondeur supérieure à celle de la pellicule de silice 2, comme le montre la figure l(b). 5 Dans la structure précédente, la partie terminale de la jonction base-collecteur est de préférence entièrement recouverte par la partie inférieure de la pellicule de silice dans le substrat sans être exposée à la surface du substrat. Donc, lorsque la concentration en impureté de la surface de base est relativement éle-10 vée, on peut rendre le dispositif insensible à une tension de rupture inverse élevée car la surface de la région de base n'est pas raccordée à la région collectrice. Les figures 2(a) à 2(c) illustrent un mode de réalisation modifié de l'invention. Sur les dessins, une région émettrice 4 est 15 placée à côté d'une région base 3 partiellement au contact d'une couche de silice. Dans cette structure une partie de l'extrémité terminale d'une jonction émetteur-base ainsi que l'extrémité terminale d'unfe jonction base-collecteur sont recouvertes de la pellicule de silice dans un substrat, sans être exposées à la surface 20 du substrat semi-conducteur de silicium. Donc, la surface de la partie exposée de la jonction de l'émetteur est réduite, si bien que la tension de rupture du dispositif est améliorée. Selon les structures précédentes, on peut non seulement élever la tension de supture inverse, mais également on peut diminuer la 25 capacité de la base et la capacité de l'émetteur, si bien qu'on peut réaliser des transistors utilisables aux fréquences élevées. Le procédé de fabrication de l'invention va être expliqué en ce qui concerne un mode de réalisation illustré dans les figures 3(a) à 3(d). 30 On prépare un substrat 1 de silicium monocristallin de type N ayant une résistivité élevée. Comme le montre la figure 3(a), on dépose line substance 5, par exemple une pellicule de nitrure de silicium (Si-,N, ) qui permet d'oxyder sélectivement le substrat, sur une partie prédéterminée d'une surface principale du substrat 35 dans laquelle on doit former une base et. un émetteur selon un procédé d'évaporation avec masque du nitrure de silicium. Ensuite, on chauffe le substrat 1 en atmosphère oxydante pendant environ 5 heures à une température d'environ 1 200°C pour oxyder la surface du substrat de silicium sur laquelle n'est pas 40 déposée la pellicule de nitrure de silicium, ce qui forme une 71 20081 4 2096501 couche de silice 2 sur une épaisseur d'environ 2 microns comme le montre la figure 3(b). Ensuite, on réalise l'attaque et l'élimination de la pellicule de Si~N, en utilisant comme mordant de l'aci-de orthophosphorique (H^PO^) etc. 5 Gomme le montre la figure 3(c), on diffuse dans le substrat une impureté de type P, par exemple du bore, à travers la surface du substrat de silicium non recouverte de la couche de silice, pour former une base 3 sur une épaisseur d'environ 2 microns, puis on diffuse sélectivement à concentration élevée une impureté de type 10 N, par exemple du phosphore pour former un émetteur 4> en utilisant comme masque dans la diffusion de l'émetteur une autre pellicule d'oxyde de silicium formée" sur la base 3 et non représentée dans le dessin. Ensuite, on forme une électrode d'émetteur en évaporant de 15 1'aluminium puis en enlevant sélectivement la couche d'aluminium. On peut former une électrode de base par évaporation de l'aluminium lors de la formation de l'électrode d'émetteur sur la partie de la base non occupée par l'émetteur. Comme il vient d'être expliqué, selon l'invention, on peut for~ 20 mer une couche épaisse d'oxyde sur un substrat de silicium selon un procédé d'oxydation sélective, et on peut éliminer dans le procédé de formation de la base par diffusion le stade de formation d'une autre pellicule de silice et le stade de photogravure de la pellicule pour obtenir un masque de diffusion. 25 Dans les transistors de l'invention, les différences habituelles de niveau de la pellicule de silice à la surface du substrat n'existent pas en pratique, si bien qu'on peut diminuer les incidents dus aux déconnexions et aux mauvaises connexions des interconnexions en aluminium évaporé. â-0 IL va de soi que la présente invention n'a été décrite et représentée qu'à titre purement explicatif mais nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. 71 20081 5 2096501 REVENDICATIONS 1 - Dispositif semi-conducteur de type planar caractérisé en ce qu'on forme au moins une jonction PN dans une région entourée par une couche isolante épaisse formée sur une surface principale 5 d'un substrat semi-conducteur de silicium, ladite jonction PN se terminant à ladite couche isolante. 2 - Dispositif semi-conducteur de type planar caractérisé en ce qu'on forme une jonction base-collecteur et une jonction émetteur-base dans ledit substrat entourées par une couche isolante épaisse 10 formée dans une surface principale d'un substrat semi-conducteur de silicium, ladite jonction base-collecteur se terminant à ladite couche isolante et ladite jonction base-émetteur se terminant partiellement à ladite couche isolante. 3 - Dispositif semi-conducteur caractérisé en ce qu'il est cons- 15 titué d'un substrat semi-conducteur d'un premier type de conductivité, d'une région semi-conductrice d'un second type de conductivité formée dans le substrat et recouvrant la surface du substrat, d'une couche d'oxyde de silicium formée dans le substrat à l'exception de la région semi-conductrice, avec une profondeur au moins 20 égale à la profondeur de la région semi-conductrice et d'une jonction PN formée entre le substrat et la région semi-conductrice qui se termine à la face inférieure de la couche d'oxyde de silicium. 4 - Procédé de fabrication d'un dispositif semi-conducteur de type planar caractérisé en ce qu'il consiste à réaliser un masque, 25 constitué d'une pellicule d'une matière permettant l'oxydation sélective du substrat sur une face principale d'un substrat semiconducteur de silicium, à former une couche isolante épaisse par oxydation thermique sur la partie de la surface du substrat semiconducteur de silicium non recouverte de ladite pellicule, à re- 30 tirer ladite pellicule servant de masque, puis à former une région pour un élément de circuit dans la surface exposée du substrat. 5 - Procédé de fabrication d'un dispositif semi-conducteur caractérisé en ce qu'il consiste à réaliser de façon sélective une pellicule de nitrure de silicium sur une surface principale d'un 35 substrat de silicium ayant un premier type de conductivité, à oxyder le substrat pour former une couche d'oxyde de silicium ayant une épaisseur prédéterminée dans la partie de la surface du substrat non recouverte de la pellicule de nitrure de silicium, à retirer totalement la pellicule de nitrure de silicium, à diffuser 71 20081 6 2096501 une impureté dans le substrat à travers la surface exposée du substrat de façon à former une première région diffusée ayant un second type de conductivité avec une profondeur au moins égale à l'épaisseur de la couche d'oxyde de silicium de façon à former une 5 jonction PN se terminant à la face inférieure de la couche d'oxyde de silicium formée entre la première région diffusée et le substrat, puis à diffuser sélectivement une autre impureté dans la première région semi-conductrice pour y former une seconde région diffusée du premier type de conductivité ayant une profondeur 10 ne dépassant pas l'épaisseur de la couche d'oxyde de silicium.