Brevet FR2072139A1 — publié le 19710924

La présente invention concerne la recherche d'information et plus particulièrement la recherche associative dans les dispositifs d'emmagasinage auxiliaires utilisables avec un système de traitement de données. Le traitement de données implique la gestion d'une grande quantité 5 d'informations. L'utilisateur du système doit accéder à un grand nombre de Données et doit aussi rechercher rapidement et précisément, les enregistrements de données identifiés, qui concernent un problème particulier. Il y a de nombreux systèmes de recherche d'informations qui comportent □es moyens et des dispositifs permettant de retrouver une information particu-10 lière à partir de données emmagasinées. On a réalisé des mémoires associatives dans lesquelles les emplacements d'emmagasinage sont identifiés par leurs contenus et non par l'adresse physique particulière de l'emplacement. Dans une mémoire associative à accès rapide, des comparaisons simultanées sont réalisées sur chaque mot emmagasiné dans la mémoire avec le contenu d'un registre d'in-15 terrogation. Lin signal de concordance identifie les mots qui correspondent au mot dans le registre d'interrogation. Ces signaux de concordance sont utilisés pour lire les mots en concordance. Des mots partiels dans la mémoire sont recherchés si le registre d'interrogation n'est chargé qu'avec une partie d'un mot ou si un registre de masque est utilisé pour cacher les parties du mot 20 sur lesquelles on ne désire pas effectuer une recherche.Ces mémoires bien que pratiquement instantanées sont très coûteuses. On a aussi réalisé des systèmes de recherche d'information dans lesquels l'information est recherchée séquentiellement. Dans ces systèmes les données emmagasinées dans des emplacements de mémoire séquentiels sont lues et comparées 25 avec l'information emmagasinée dans un registre d'interrogation. Lorsqu'on trouve une concordance, l'information désirée a été retrouvée. Ces systèmes bien que peu coûteux sont très lents et ne peuvent être utilisés dans un systerre de traitement de données important. Un principal objet de cette invention est de réaliser une mémoire 30 de masse associative fonctionnant à vitesse élevée ayant un temos d'accès court et une performance améliorée. Un autre objet de cette invention est de réaliser un moyen et un procédé permettant de rechercher rapicement les données désirées emmagasinées dans un dispositif d'emmagasinage à accès séquentiel. 35 Un autre objet de cette invention est de réaliser un dispositif de consultation de table perfectionné ayant la possibilité d'effectuer une recherche simultanément dans de nombreuses tables. Les objets précédents sont atteints conformément à l'invention en réalisant un dispositif d'emmagasinage utilisant des éléments de mémoire rotatifs 40 tournant électroniquement qui sont groupés en module. Un certain nombre d élétAD ORIGINAL 70 43249 2 2072139 ments de mémoire sont sélectionnés à un instant et on les fait tourner en synchronisme. Une recherche dans ces éléments est réalisée simultanément grâce à un moyen utilisé pour marquer des positions à l'intérieur des éléments dans lesquels les données désirées sont placées. 5 Plus particulièrement, conformément à l'invention, plusieurs éléments de mémoire rotatifs pouvant tourner électroniquement..à plusieurs bits sont disposés en colonnes et rangées dans des plans de mémoire, un plan pour chaque position de bit d'un mot. Les éléments de mémoire sont de plus organisés sur une base modulaire, de sorte que plusieurs éléments de mémoire sont associés Conformément à un aspect de l'invention on prévoit un circuit logique de comparaison à chaque module afin de comparer les données lues à partir du module avec une clé de recherche -qui représente les attributs des données à rechercher à partir de la mémoire. Le circuit logique de comparaison engendre 20 un signal qui indique si oui ou non les données représentées par la clé concordent avec les données lues à partir du module. Conformément à un autre aspect de l'invention, on prévoit des circuits de chronologie et un circuit logique de positionnement pour faire tourner électroniquement les éléments de mémoire sélectionnés à vitesse élevée de sorte 25 que les mots successifs puissent être lus à partir de chaque module. Une position de bit de marque distincte est utilisée, cette position étant sélectionnée en même temps que les éléments de mémoire à chaque module. On prévoit des moyens pour emmagasiner les indices dans la position du bit de marque indiquant les positions des mots dans les éléments de mémoire sélectionnés du 30 module pour lesquelles,est obtenu un accord à la suite de la-comparaison des données. La présente invention présente l'avantage,- qu'en divisant la mémoire en modules plusieurs modules peuvent être lus séquentiellement en paral.lele pour réaliser une opération de recherche plus rapide que cela n'était possible par 35 le passé. L'invention présente aussi l'avantage que des tables multiples peuvent être recherchées simultanément. D'autres objets, caractéristiques et avantages de la présente invention, ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés 40 à ce texte qui représentent un mode de réalisation préféré de celle-ci. bad ORIGINAL 70 43249 3 2072139 La figure 1 représente un schéma d'une unité d'emmagasinage auxiliaire dans laquelle l'invention est mise en oeuvre. La figure 2 représente un schéma d'une carte prise parmi un groupe de cartes cans la mémoire 100 représentée sur la figure 1. 5 La figure 3 représente un schéma plus détaillé eu circuit logique ce comparaison représenté sur la figure 2, La figure 4 représente un schéma ce la carte ce bits de marque 111 représentée sur la figure 1. Une réalisation préférée de l'invention comprend une mémoire de masse 10 constituée ce registres à décalage disposés suivant une matrice de mémoire à trois dimensions. La mémoire combine les attributs d'un dispositif d'emmagasinage à accès aléatoire dans lequel l'accès peut être réalisé directement à un emplacement d'emmagasinage quelle que soit la position physique par rapport à l'information référencée précédemment et, les attributs c!gs dispositifs 15 d'emmagasinage à accès séquentiel dans lesquels on doit accéder séquentiellement à l'information. Chaque registre àdécalage dans la matrice a la capacité d'emmacasiner plusieurs bits et peut être décalé de sorte que ces bits soient présentés en série à la sortie du registre à décalage. Chaque registre à décalage emmagasi-20 ne séquentiellement les données correspondant à une position de bit des mots parallèles constitués de plusieurs bits. Les registres à décalage sont disposés en colonnes et rangées dans un plan de mémoire, et sont groupés en module dans chaque plan. Un registre à décalage par module et par plan est sélectionné à la fois en excitant les lignes X et Y pour sélectionner ainsi les regis-25 très à décalage à l'intersection des lignes de coordonnée excitées. Ainsi, lorsque les coordonnées X et Y sont sélectionnées, cela sélectionne le re~ n n gistre à décalage î\l du premier module, le registre à décalage N du second module etc... dans le premier plan [la première position de bit de chaque mot], le registre à décalage fi du premier module, le registre à décalage du 30 second module etc... dans le second plan [la seconde position ce bit dans chaque mot) etc... Par conséquent chaque plan représente une position de bit du mot parallèle. Chaque macule sur le plan a un signal de sortie de données de sorte que ce signal apparait pour chaque module dans le plan. □n utilise un circuit logique de comparaison pour comparer la sortie de 35 données de chaque mocule avec une clé ce recherche de sorte que chaque fois que les données, lues à partir d'un registre à décalage sélectionné, ou d'un des modules est égal à la clé, le circuit logique de comparaison indique ce fait. On utilise un plan ce mémoire distinct pour une position du bit de 40 marque de chaque mot parallèle. On prévoit un circuit logique dans ce plan bad original 70 43249 4 2072139 sensible au circuit logique à chaque module pour insérer un indice de marquage dans les positions de mot, qui concordent avec l'argument de recherche. Au fur et à mesure que les tables successives sont recherchées dans la mémoire en sélectionnant des emplacements successifs des registres à décalage des indices 5 dans la position du bit de marque sont mis à jour pour refléter les conditions de concordance suivantes. Sur la figure 1, on peut voir c|ue l'unité d'emmagasinage auxiliaire comprend une partie d'emmagasinage 100 ; des décodeurs d'adresses X et Y 101 et 102 pour sélectionner des positions à l'intérieur de la mémoire 100, une 10 mémoire de bits de marque 111, des décodeurs de marques X et marques Y 109 et 110, une unité de commande 103, faisant l'interface entre la mémoire et un interface entrée/sortie, des circuits de chronologie 104, un compteur d'horloge et un circuit logique de positionnement 105 ; un registre de clés 106 et un registre de masques 107 pour interroger associativement la mémoire 100. 15 La mémoire 100 est constituée de plusieurs cartes, dont une est repré sentée sur la figure 2. Chaque carte comprend 16 modules numérotés de 0 à 15. Chaque module comprend quatre blocs. Il y a 1024 cellules de mémoire sur chaque bloc divisées en quatre registres à décalage à transistors à effet de champ, de 256 bits chacun. Les lignes de sélection X et Y X0 à X15 et Y0 à Y15 sont 20 prévues sur chaque carte et sont connectées en parallèles à toutes les cartes de la mémoire. Les décodeurs X et Y 101 et 102 décodent les bits apparaissant sur le bus EMPLACEMENT REGISTRE A DECALAGE 122 de sorte qu'une ligne de coordonnée X et une ligne de coordonnée Y sont excitées pour sélectionner ainsi un empla-25 cernent de registre à décalage à l'intersection des lignes de coordonnée excitées. Lorsque l'on veut utiliser la mémoire comme mémoire associative, l'entrée RECHERCHE arrivant au décodeur X et au décodeur Y est excitée par l'unité de commande 103. Il en résulte que plusieurs lignes de coordonnées X et plusieurs lignes de coordonnées Y sont excitées pour sélectionner les 30 registres à décalage sur chaque module à l'intérieur de la mémoire. Par exemple, chaque fois que X et Y sont excités, le nième registre à décalage sur n n chaque carte dans la mémoire est excité. La ligne RECHERCHE étant excitée, le registre à décalage dans la même position relative dans chaque autre module sur la carte est excité. Dans l'exemple représenté, dans le mode de recherche, 35 16 registres à décalage sont excités simultanément, chaque registre à décalage étant dans la même position relative dans chacun des 16 modules sur la carte. On suppose que le bus EMPLACEMENT REGISTRE A DECALAGE contient une adresse qui lorsqu'elle est décodée sélectionnerait normalement le registre à décalage à l'intersection de la ligne de coordonnée X excitée 15 et de la 40 ligne de coordonnée Y excitée, 0. Pendant le mode de recherche, la ligne bad original 70 43249 5 2072139 RECHERCHE provoque la sélection d'un registre à décalage correspondant dans chacun des autres modules à sélectionner. C'est-à-dire la ligne RECHERCHE oblige la sélection des registres à décalage excités par les lignes de coordonnée X, X3, X7 et X11, en plus de X15. De même la ligne RECHERCHE oblige 5 l'excitation des lignes de coordonnée Y, Y4, Y6 et Y12 en plus de l'excitation de la ligne 70. Ceci provoque la sélection simultanée des registres à décalage à l'intersection de toutes les lignes de coordonnée excitées, c'est-à-dire à la même position relative dans chacun des modules 0-15. Chaque carte représentée sur la figure 2 contient la ligne d'horloge 10 LSC [horloge à faible vitesse), des circuits de commande [DR) pour les lignes de phase 01 et 02 pour commander les registres à décalage [S/R), une ligne d'écriture.pour exciter en vue de l'écriture les circuits des registres à décalage, une ligne d'entrée de données pour introduire les données dans les registres à décalage et une ligne de sortie de données pour extraire les 15 données des registres à décalage, à travers un amplificateur de détection [AMP DET). Des lignes de sortie de données sont prévues séparément à partir de chaque module de la carte. Chaque ligne de sortie de données commande un circuit logique de comparaison 200 et son contenu est comparé avec un bit de 20 la clé de recherche. Un circuit logique de comparaison 2U0 est représenté plus en détail dans la figure 3. Sur la figure 3 on peut voir que la ligne de sortie de données provenant c'un module attaaue un circuit UU Exclusif 300. Un bit de clé est comparé avec le contenu de la ligne ce sortie de données de sorte que chaque fois nue 25 ils sont différents, un signal de sortis apparait d la sortie eu circuit 01 Exclusif 300. On prévoit un circuit hT 3G1 rie sorte qu'un masquage peut être réalisé par un bit de masque. Si la ligne bit de masque est désexcitée, cette position est alors comparée avec la clé. Si la sortie eu circuit ET 301 est positive il y a oour le moculs une concition "pas de concorcance". 30 C LO¥cÏÏRDArjCË). En plus de la partie c'emmagasinage 100 on prévoit une carte de position de bit rie marque distincte 111 (figure 1). Cette carte contient 16 modules disposés suivant un ensemble, chaque macule correspondant aux différents modules de la mémoire 100. Les décodeurs de marque X et marque Y 35 1ÛS et 111 décodent une adresse engendrée par le registre c'emplacements 10û. Le registre est normalement remis à 0 ce qui représente" l'emplacement 0 du registre à décalage. Les décodeurs de marque décodent les.contenus du registre d'emplacement pour sélectionner les lignes rie coordonnées X et Y appropriées de la même façon que les décodeurs Y et X 101 et 102 lorsqu'ils fonctionnent 40 dans le mode de recherche. C'est-à-dire les décodeurs de marque X et marque Y m> ofcfôinal 70 43249 6 2072139 servent à sélectionner un emplacement de registre à décalage sur chaque module de la carte suivant le contenu du registre d'emplacement 10d. La carte 111 est représentée en détail sur la figure 4. Cette carte est •constituée de 16 modules disposés en colonnes et rangées de la même façon que la disposition de la figure 2. La carte comprend de plus un circuit logique pour lire séparément les données dans tous les registres à décalage sur-un module comme représenté par les amplificateurs de détection 400 et 402. La ligne de sortie de données provenant de chaque module excite un circuit OU 401.... 403. Il y a un circuit OU pour chacun des 16 modules. L'autre entrée de chaque 0 circuit OU est excitée par la ligne de sortie CONCORDANCE pour chaque module de la mémoire 100 comme représenté par la figure 2. Les sorties des circuits OU 401 403 excitent les: circuits de commande 404....405 qui sont connectés aux entrées de données des modules respectifs 0.... 15. Chaque fois qu'une condition CONCORDANCE existe pour un module particu-5 lier dans la mémoire 100 un zéro est écrit dans la même position de bit relative du même registre à décalage du même module dans la carte de bit de marque de la figure 4. La mémoire auxiliaire de la figure 1 peut fonctionner soit dans un mode normal lecture/écriture soit dans un mode de recherche. 20 Dans le mode de recherche l'unité de commande charge le registre de clés 106 avec un mot d'interrogation qui doit concorder avec les mots emmagasinés dans la mémoire 100. L'unité de commande charge aussi un registre de masque 107 pour cacher les parties du mot pour lesquelles on n'a pas à considérer de concordance. Les positions de-bit du registre de masque dans lesquelles 25 est emmagasiné un bit 1 provaquent la comparaison des positions correspondantes du registre de clés 106 avec chaque mot de la mémoire 100. L'unité de commande augmente le potentiel de la ligne de restauration 120 pour mettre à 0 le-registre d'emplacements 10â. La- sortie du registre 106 attaque le décodeur de marque X 109 et le décodeur de marque Y 110. Les 3° décodeurs 109 et 110 excitent les lignes de coordonnées respectives X et Y pour sélectionner la première position du registre à décalage de chaque module 0-15 dans le plan 111. L'unité de commande met au niveau haut la ligne d'écriture de •mai'que 121 qui excite les circuits de commande dans chacun des registres, à décalage 35 sélectionnés dans le plan 111 pour écrire les données dans les registres à décalage suivant les entrées CONCORDANCE MODULE 0 à CONCÔRDAPiCE MODULE 15 (figure 4] .' L'adresse du mot de départ de la première table à rechercher est emmagasinée cans le registre de position par l'unité de commanda 103. L'unitû de 40 commande met au niveau haut la ligne SELECTION 115 et la ligne MAINTIEN 119 BAD original 70 43249 7 2072139 qui commandent le circuit logique de positionnement et de synchronisation d'horloge 105. Le circuit logique 105 et les circuits de chronologie 104 sont maintenant excités pour décaler les registres à décalage sélectionnés dans la mémoire 100 et le plan 111iusqu'à ce qu'une condition da concordance existe, 5 et à ce mument la ligne "CONCORDANCE 116 est désexcitée. Les registres à décalage sélectionnés ont été maintenant tous avancés au premier mot de la première table de données à rechercher. L'unité de commande réalise alors une opération de lecture/écriture en incrémentant le contenu du registre rie position et en avançant les registre à décalage sélectionnés en commandant les 10 lignes SELECTION et de MAINTIEN pour lire successivement les mots de donnée à partir de la mémoire 100 et pour écrire les données dans la position de bit de marque 111 suivant les sorties "de concordance" apparaissant sur les lignes de sortie MNCORDANCE - module 0, CONCORDANCE module 15. Chaque fois qu'une limite de mot est atteinte, c'est-à-dire lorsque l'adresse de la 15 position du mot est égale à 255, le contenu du registre de position Cet par suite le bus EMPLACEMENT REGISTRE A DECALAGE est incrémenté pour sélectionner les registres à décalage séquentiels suivants pour chaque module. En même temps le registre de position 108 est incrémenté pour sélectionner l'emplacement du registre à décalage séquentiel suivant dans le plan de bits de 20 marque 111. Sur la figure 2, chaque fois que le mot clé est égal à un ou plusieurs mots, lus simultanément à partir des modules 0-15, apparaissant sur la ligne de sortie de données de chaque module, le circuit logique de comparaison 200 excite la ligne de sortie CONCORDANCE MODULE pour la module pour lequel 25 existe une égalité. Sur la figure 4, les lignes de sortie CONCORDANCE MODULE sont amenés chacune au circuit OU 401... 403. Lorsqu'une concordance se produit, par exemple au module 0 dans la mémoire 100, la ligne CONCORDANCE MODULE est excitée ce qui fait que la sortie du circuit OU 401 est désexcitée (en supposant qu'initialement soient emmagasinés dans le plan 111 des 0]. Il 30 en résulte que le circuit de commande 404 désexcite tous les registres à décalage du module 0 et par suite le registre à décalage sélectionné sur ce module pour écrire un zéro dans la même position de bit relative du mot qui concordait avec le mot clé. La première table à rechercher est lue de cette manière. Ainsi chaque 35 position de mot aui ne concorde pas avec le mot clé comporte un 1 dans sa position de bit de marque pour indiquer ce fait. Toutes les positions dans lesquelles le mot concorde avec le mot clé ont un 0 écrit dans la position de bit ce marque correspondante. Une. fois que la première table a été recherchée, l'unité de commande 40 103 Deut lire les mots concordant en désexcitant la ligne RECHERCHE, en bad original 70 43249 8 2072139 remettant le registre de position 108 à 0 et en ne lisant que les positions de mot dans la mémoire 100 dans lesquelles un bit 0 apparait sur la ligne do sortie de données du registre de bit de marque 111. Dans la réalisation représentée sur la figure 1, la mémoire 100 peut 5 emmagasiner des mots de 1B multiplets (128 bits de données). Les entrées logiques plus petites ou plus grandes sont recherchées en exécutant des opérations de recherche supplémentaires de la manière suivante. Une recherche qui demande des entrées supérieures à 16 multiplets par exemple 32 multiplets de long, nécessite deux opérations de recherche pour extraire l'information. 10 Ceci est réalisé sous commande de l'unité 103. La première opération de recherche fait que les marques (bits 0) à écrire dans "la position de bit de marque 111 dans tous les emDlacements dans la première table dans lesquels les données emmagasinées dans le registre de clé 106 concordent avec les mots de la mémoire 100 et des bits 1 sont écrits lorsqu'il n'y a pas concordance. 15 Une seconde opération de recherche utilisant une seconde clé, emmagasinée dans le registre 106 compare la seconde clé de recherche avec la seconde table uniquement pour les mêmes positions relatives pour lesquelles il se produisait des concordances à la suite de la première opération de recherche. Ceci est réalisé en remettant le registre de position 108 à 0 et en mettant 20 l'adresse de position de mot et l'emplacement de registre à décalage (pris à partir du registre de position dans l'unité de commande 103] à l'adresse de départ de la seconde table. Une opération de recherche est réalisée pour la seconde table de la même façon que pour la première table. Le plan 111 contient des 1 et des 0 provenant de la première opération 25 de recherche, les 1 indiquant les mots pour lesquels aucune concordance ne se produit et les 0 indiquant les mots pour lesquels une concordance se produit. Sur la figure 4, lorsqu'une concordance dans la seconde table se produit, par exemple, pour le module 0, le signal sur la ligne CONCORDANCE MODULE 0, est négatif désexcitant une entrée du circuit OU 401. Si une 30 concordance s'était produite dans la première table au même emplacement de mot la sortie de l'amplificateur de détection 400 serait négative et par conséquent la sortie du circuit OU 401 serait négative et un 0 serait écrit dans la position de bit de marque pour indiquer qu'une CONCORDANCE s'est produite dans la même position pour les deux tables. Si l'opération de recher-35 che antérieure n'avait pas produit de concordance dans la position du mot en cours la sortie de l'amplificateur 400 aurait été positive et il en résulterait qu'un 1 serait écrit dans la position de bit de marque correspondant au mot de la seconde table indiquant ainsi que l'opération de recherche n'aboutit pas à une concordance dans les deux tables au même emplacement. 40 A la fin de la seconde opération de recherche.la position de bit de * 5 bad original 70 43249 9 2072139 marque contient des 1 dans tous ses emplacements pour lesquels les deux tables ne concordent pas et un 0 dans les positions pour lesquelles les tables concordent. L'unité de commande lit les mots dans les deux tables en restaurant 5 le registre de position 108 à 0, en sélectionnant l'adresse de départ de la première table et en ne lisant les données que pour les positions où la carte 111 comporte des 0 comme indiqué sur la ligne SORTIE DES DOMNEES. Par une commande appropriée de l'unité 103, l'opération de lecture peut être commutée entre les deux tables ou bien toutes les entrées où une concordance se produisait 10 dans la première table peuvent être lues séquentiellement et toutes les entrées dans la seconde table peuvent être lues. Les cas de concordances multiples sont résolus dans l'unité de commande en utilisant un compteur qui compte les marques lues à partir du plan de bit de marque 111. 15 Bien que l'invention ait été décrite en se référant à un seul repistre de clé 106, un registre de masque 107 et un seul plan de bit de marque 111, l'homme de l'art peut adapter la présente invention pour réaliser des recherches simultanées avec plusieurs clés de recherche. Ceci est réalisé en utilisant plusieurs registres de clé de recherche, plusieurs registres de masque et 20 plusieurs positions de bits de marque correspondant à chaque couple clé/masque. Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles ce l'invention, appliquées à un mode de réalisation préférée de celle-ci, il est évident que l'homme de l'art peut yapporter toutes modifications de forme uu de détail qu'il .-juge utiles sans 25 pour autant sortir du cadre de ladite invention. î BAD OP» 70 43249 10 2072139 REVENDICATIONS 1. Mémoire pour emmagasiner des données à une adresse de position, ces données étant accessibles en présentant à la mémoire une représentation de- l'adresse de position comprenant une partie position de registre à décalage et une 5 partie position de mot, cette mémoire comprenant plusieurs éléments de mémoire rotatifs électroniquement, et étant caractérisée en ce qu'elle comprend : des moyens d'adressage pour décoder l'adresse de position et pour sélectionner et exciter un premier groupe d'éléments de mémoire à une première position correspondant à l'adresse de position, et un second groupe d'éléments 10 de mémoire correspondant à une position liée par une relation prédéterminée à la première position, des moyens d'emmagasinage pour emmagasiner une représentation d'un argument de recherche, des moyens pour faire tourner électroniquement les éléments de mémoire 15 sélectionnés, des moyens de lecture pour lire les représentations des données à partir des premier et second groupes d'éléments de mémoire, et des moyens sensibles aux moyens d'emmagasinage et aux moyens de lecture pour comparer la représentation de l'argument de recherche avec des repré-20 sentations des données. 2. Mémoire selon la revendication 1, caractérisée en ce que les moyens d'adressage décodent l'adresse de position, excitent au moins une première et une seconde coordonnées pour sélectionner un premier élément de mémoire, et excitent au moins une troisième coordonnée pour sélectionner un second 25 élément de mémoire, et en ce que les moyens de lecture sont prévus pour lire les représentations des données à partir des premier et second éléments de mémoire. 3. Mémoire pour emmagasiner des données à une adresse de position, ces données étant accessibles en présentant à la mémoire une représentation 30 de l'qdresse de position, caractérisée en ce qu'elle comprend : plusieurs éléments de mémoire rotatifs électroniquement constitués par des registres à décalage disposés en colonnes et rangées, des moyens d'adressage en coordonnées X,Y pour décoder l'adresse de position et pour exciter une première et une seconde coordonnées X st une 35 coordonnée Y pour sélectionner un premier et un second éléments de mémoire à leurs intersections, des moyens pour emmagasiner une représentation d'un argument de recherche, 70 43249 11 2072139 des moyens pour faire tourner électroniquement les éléments de mémoire sélectionnés et pour maintenir une représentation de la position électronique des éléments de mémoire, des moyens pour comparer la représentation de la position électronique 5 des éléments de mémoire avec la représentation de l'adresse de position, pour indiquer que les éléments de mémoire sélectionnéë ont été tournés électroniquement jusqu'à l'adresse de mot indiquée par la représentation de l'adresse de position, et des moyens de comparaison pour comparer les Données emmagasinées à l'a-10 dresse de mot indiquée pour la représentation de l'adresse de position, avec la représentation de l'argument de recherche. 4. Mémoire selon la revendication 3, caractérisée en ce que les registres à décalage comprennent des transistors à effet de champ montés en registres 15 à décalage dynamique dans lesquels les connées sont emmagasinées et transférées en chargeant et déchargeant ces capacités parasites. 5. Mémoire selon les revendications 1,2 ou 3, caractérisée en ce que les éléments de mémoire sont d'un type qui nécessite une régénération nérioriique 20 à vitesselentepour maintenir les données emmagasinées, et en ce qu'elle comprend des moyens pour régénérer périodiquement les éléments ce mémoire, et des moyens sensibles à ces moyens ce régénération pour inhiber les moyens pour faire tourner électroniquement des éléments de mémoire sélectionnés pendant lu curée ce la régénération. 25 6. Mémoire selon la revendication 5, caractérisée en ce oue les moyens ce régénération comprennent ries moyens pour faire tourner électroniauement les éléments de mémoire d'au moins une position de bit pour régénérer ces données emmagasinées, et en ce qu'elle comprend des moyens pour maintenir une représentation rie la position électronique ries éléments ce mémoire non 30 sélectionnés, indépendamment des moyens pour maintenir une représentation de la position électronique des éléments de mémoire sélectionnés. 7. Mémoire ayant au moins un plan ce mémoire caractérisé en ce qu'il comoranc une carte à circuits i~primés sur laquelle sont cisposés en colonnes et rangées plusieurs modules, chaque module cmmprenant plusieurs blocs, et chaoue 35 bloc comprenant plusieurs éléments de mémoire rotatifs électroniquement, des moyens ce sélection X-Y pour sélectionner au moins un module dans la carte à circuits imprimés, un bloc dans chaque module sélectionné, et dans un bloc au moins un élément de mémoire, et une logique de comparaison à chaque BAD OP^'NAt/ 70 43249 12 2072139 module pour comparer les données lues dans chaque module avec une clé de recherche extérieure. B. Mémoire selon la revendication 7, caractérisée en ce que le plan de mémoire comprend des moyens de lecture connectés aux éléments de mémoire cans chaque 5 module pour fournir une sortie des données commune pour chaque élément de mémoire dans le module, de telle sorte que lorsque les éléments de mémoire sont sélectionnés par les coordonnées X et Y, les connées soient lues à partir de chaque module et comparées avec la clé de recherche cans la logique de comparaison correspondant à chaque module. 1C 9. Mémoire caractérisée en ce qu'elle comprend : une première carte à circuits imprimés sur laquelle des modules sont disposés en colonnes et rangées, chaque module comprenant plusieurs éléments de mémoire rotatifs électroniquement, cette première carte ayant une logique de comparaison correspondant à chaque module pour comparer les données lues 15 à partir des éléments de mémoire dans chaque module avec une clé de recherche extérieure, et pour exciter une ligne de concordance, une seconde carte à circuits imprimés sur laquelle des modules sont disposés en colonnes et rangées, chaque module comprenant plusieurs blocs, et chaque bloc comprenant plusieurs éléments de mémoire rotatifs électro-20 niquement, cette seconde carte ayant des moyens de lecture pour lire les données à partir d'un élément de mémoire sélectionné, et des moyens de lecture pour écrire des données dans l'élément de mémoire sélectionné, des moyens de sélection de coordonnées X et Y pour sélectionner au moins un module dans les première et seconde cartes, un bloc dans chaque module 25 sélectionné, et au moins un élément de mémoire dans ce bloc, et des moyens sensibles à la ligne de concordance dans la première carte ou aux moyens de lecture dans la seconde carte, pour exciter les moyens d'écriture. 10. Méthode de commande d'une mémoire dans laquelle les données sont emma-30 gasinées dans des éléments de mémoire rotatifs électroniquement, pour rechercher des données emmagasinées dans ces éléments de mémoire afin de rechercher la concorciance entre les données et une clé de recherche, caractérisée 9n ce qu'elle comprend les étapes suivantes : faire tourner électroniquement un ensemble d'éléments de mémoire à vites-35 se lente pour maintenir les données emmagasinées, sélectionner un premier et un second sous ensemble d'éléments ce T.émoirn dans cet ensemble, bad original 70 43249 13 2072139 faire tourner électroniquement des éléments de mémoire sélectionnés à une vitesse qui est indépendante ce la vitesse nécessaire au maintien ces données emmagasinées, et comparer les données lues à partir des dramier et seconc sous-onsombles c'éléments de mémoire avec la clé de recherche. 11. Méthode selon la revendication 10, caractérisée en ce qu'elle comprend en outre les étapes suivantes : sélectionner un élément de mémoire ce bit de marque concurremment dans les premier et second sous-ensembles, et écrire des indices de marque dans les positions de bit ds marque, correspondant aux positions des sous-ensembles auxquelles les oonnées lues à partir des sous-ensembles concordent avec la clé de recherche. 12. Méthode de commande d'une mémoire dans laquelle ces éléments de mémoire multi-bits rotatifs électroniquement sont compris Dans des modules aisposés en colonnes et rangées dans des plans de mémoire, un plan pour chaque position de bit d'un mot, et comprenant des moyens de cécocage d'adresse pour sélectionner une position d'élément de mémoire dans chaque module de chaque plan de mémoire, et des moyens pour faire tourner électroniquement des éléments de mémoire sélectionnés en synchronisme, chaque bit d'un mot étant lu à partir d'un plan de mémoire correspondant, méthode caractérisée en ce qu'elle comprend les étapes suivantes : lire le contenu des éléments ce mémoire pendant leur rotation, et localiser un mot particulier en comparant au moins une partie du contenu du mot particulier avec une clé de recherche, de telle sorte que lorsqu'une concordance est obtenue, le mot correspondant à la clé ce recherche apparaisse à la sortie des éléments de mémoire sélectionnés. BAD ORIGINAL T