Brevet FR2079189A1 — publié le 19711112

i. 2079189 La présente invention est relative à un procédé et à un appareil destinés à essayer la logique de commande d'un dispositif digital, et concerne plus particulièrement l'essai d'une logique de commande à temps partagé d'un système de transmission de don-5 nées multilignes. Dans la conception, la fabrication et le fonctionnement en service d'un équipement de traitement digital, on a mis au point diverses procédures d'essais destinées à essayer et à vérifier les équations logiques dans l'équipement. Ceci a été réalisé générale-10 ment par la préparation d'une procédure d'essai manuscrite qui est écrite de telle sorte que toutes fonctions de validation de chaque étape de bascule, puisse être obtenue et essayée aussi bien que tous les états d'invalidation. La procédure d'essai est alors suivie dans tous les essais ultérieurs des unités suivantes, puis-15 qu'elle a été produite afin de déterminer si toutes les fonctions logiques opèrent correctement. De telles procédures d'essai nécessitent plusieurs heures d'efforts, pour analyser les équations logiques de l'équipement et pour déterminer le mode le plus rapide d'établissement de la routine d'essai. Il est nécessaire de dispo-20 ser d'un équipement d'essai spécial qui consiste en des interrupteurs destinés à établir manuellement les conditions d'entrée, d' affichage et d'apparition des voyants lumineux, pour indiquer les conditions de sortie. La présente invention prévoit un dispositif d'essai de 25 fonctions logiques d'un circuit logique qui consiste à autoriser l'apparition d'une fonction logique unique et à enregistrer un résultat qui peut être examiné suivant m programme ou comparé avec des résultats connus afin de déterminer si la fonction logique a été effectuée correctement. Un nombre quelconque de fonctions lo-J>0 giques différentes, peuvent être essayées de cette façon et les résultats de chacun de ces essais peuvent être automatiquement enregistrés. Brièvement, la présente invention fournit un procédé suivant lequel une unité de traitement peut établir de façon program-55 mée une procédure d'essai dans 'une rangée d'un registre et établir un signal destiné à produire une fonction logique unique. Le résultat de la fonction logique unique est enregistré et peut être lu sur commande, par l'unité de traitement afin d'être utilisé par l'unité de traitement pour la comparer avec des données de compa-40 raison connues en vue de vérification. Dans son application plus 71 03425 ' 2079189 spécifique, la présente invention concerne une procédure d'essai d'une logique de commande d'un système de transmission de données multiligne dans lequel le circuit de commande pour chacune des lignes est en temps partagé, ceci étant obtenu en y explorant un cer-5 tain nombre de mots de commande enregistrés depuis une mémoire, dans tin registre, puis appliqués à un circuit logique en même temps qu'une entrée d'essai destinée à la ligne, la fonction logique résultant étant renvoyée à la mémoire comme le mot de commande. La procédure d'essai peut remplacer tout mot-de commande et s'appliquer 10 au circuit logique seulement pendant une seule exploration. Le mot, tel que modifié par la logique de commande au cours de l'exploration unique, peut-être lu à partir de la mémoire pendant une exploration ultérieure quelconque dans l'unité de traitement associée. D'autres objets et caractéristiques de la présente inven-15 tion apparaîtront de la description suivante faite en relation a-vec les dessins ci-joints, dans lesquels : La figure 1 est un schéma synoptique d'un système de transmission de données qui comporte les caractéristiques de la présente invention. 20 Les figures 2 et 3 représentent la composition du mot dans deux des registres de l'unité de commande de transmission du système de la figure 1. La figure 4 est un schéma bloc de l'interface entre l'unité de traitement et l'unité de commande du système de la figure 1, 25 et La figure 5 est un schéma bloc de la logique d'essai associée à l'unité de commande. La présente invention comporte une application particulière et est décrite dans un mode préféré de réalisation, dans son 30 application à un circuit de transmission de données décrit dans la demande de brevet américain, n° 859.536, déposée le 19 septembre 1969> au nom de Tel que décrit ci-après et représenté sur la figure 1 des dessins, 35 un système de transmission de données destiné à commander un certain nombre de lignes de transmission est prévu pour transférer des données entre un certain nombre de postes éloignés et une unité de traitement centrale. L'unité de traitement digitale, généralement indiquée en 10, transmet des données à une unité de comman-40 de d'adaptateur, indiquée généralement en 12, et reçoit des données 10 15 l 20 25 30 35 40 71 03425 " 2079189 depuis cette unité de commande d'adaptateur. L'unité de commande d'adaptateur 12 transmet à son tour des données à un certain nombre d'adaptateurs de lignes, deux d'entre eux étant indiqués en 14 et 16, et reçoit des données de ces adaptateurs de lignes. Le nombre d'adaptateurs de lignes connectés à l'unité de commande d'adaptateur 12 peut être par exemple de seize. Chaque adaptateur de ligne dessert un poste éloigné associé, deux d'entre eux étant indiqués en 18 et 20. La transmission entre chacun des adaptateurs et son poste éloigné associé, peut être effectuée par l'intermédiaire d'équipements téléphoniques standardsou de télétypes, en utilisant des types connus d'unités de données, une paire de lignes de transmission d'unités de données étant représentée en 22 et une seconde paire de lignes de transmission étant indiquée en 24. L'unité de commande peut contenir un grand nombre de types différents de systèmes de transmission, destinés à transmettre des données sous forme digitale entre des postes éloignés, et l'imité de traitement. L'on trouve dans le commerce un certain nombre d'unités de données ou modems comportant à la fois des types synchrones et a-synchrones. Les adaptateurs de lignes servent simplement d'interfaces entre l'unité de commande d'adaptateur 12 et chacune des unités de données. Toutes les fonctions de commandes sont fournies par les unités de commande d'adaptateur 12 et sont en temps partagés par les différents adaptateurs de lignes. Ceci permet au circuit adaptateur de ligne d'être relativement simple et peu coûteux et de pouvoir contenir un certain nombre de types différents de systèmes digitaux de transmission de données à la fois du type synchrone et asynchrone. L'unité de traitement 10 communique avec l'unité de commande d'adaptateur 12 par l'intermédiaire d'un registre interface de commande 26 (désigné par CIR). L'information lue dans le registre 26 à partir de l'unité de traitement 10 est transférée à l'instant approprié, dans un registre tampon associatif 28 (désigné par BAR). L'unité de commande d'adaptateur 12 comporte un registre de mémoire 30 ou tout autre dispositif de mémoire comprenant seize mots de mémoire, m mot par adaptateur de ligne associée. Un circuit de commutation 32.permet le passage sélectif par l'intermédiaire de portes de l'un quelconque des seize mots de commande, dans le registre de mémoire 30 vers un jeu de barres de lecture qui aboutit à la fois au registre 26 et au registre 28. Le circuit de BAD ORIGINAL 71 03425 *' 2079189 commutation 32 est commandé par la portion d'ordre inférieur du compteur d'horloge 34 à temps réel (désigné par RT). La sortie d' exploration provenant du compteur 34 synchronise le circuit de commutation 32 de telle sorte qu'à chaque impulsion d'horloge (CP) du 5 dispositif d'horloge, l'on transfère successivement l'un des seize mots de commande enregistrés dans le registre de mémoire 30 par l'intermédiaire du jeu de barres de lecture, vers le registre 28. Dès qu'un nouveau mot de commande est transféré vers le registre 28, le mot de ^commande précédent est appliqué au jeu de barres d' 10 enregistrement par l'intermédiaire d'un circuit logique pour toutes les fonctions de commande, généralement indiqué par 36. Le jeu de barres d'enregistrement est connecté par l'intermédiaire du circuit de commutation 32 aux emplacements respectifs et successifs des mots dans le registre de mémoire J>0. Ainsi, lors du fonctionnement 15 du compteur d'horloge 34, il se produit une exploration continue de chacun des mots enregistrés dans le registre de mémoire par 1' intermédiaire du registre 28 du circuit logique 36, puis en retour vers le registre de mémoire, le cycle d'exploration étant répété à des intervalles de seize impulsions d'horloge. 20 Eh même temps, un circuit de commutation 38, qui fonction ne en synchronisme avec le circuit de commutation 32 du fait de la sortie d'exploration du compteur d'horloge 34, relie les lignes d'entrée et de sortie de chacun des adaptateurs de ligne, respectivement à un registre d'entrée 40 et à un registre de sortie 42. Les 25 contenus du registre d'entrée 40 sont appliqués au circuit logique 36 et le registre de sortie 42 est à son tour remis à l'état 1 par le circuit logique 36. En ce point de la description, il apparaît que la transmission à travers chacune des lignes est commandée par la combinai-30 son du contenu du registre d'entrée 40, commandé au moyen de portes, depuis l'adaptateur associé, par le registre 28 contenant le mot de commande associé et le compteur d'horloge au moyen de la sortie provenant du circuit logique 36. Les fonctions de commande pour toutes les lignes sont effectuées sur la base d'un temps partagé, 35 étant donné que les adaptateurs et les registres de mémoire, sont explorés continuellement à la cadence d'impulsions d'horloge. Comme représenté sur la figure 2, m mot enregistré dans le registre 26 comporte quatre zones. La zone d'Etat de Commande (C.S.) détermine l'état de l'interface de l'unité de traitement, 40 c'est-à-dire si l'interface se trouve à l'état inoccupé (C.S. = 0) 71 03425 5. 2079189 occupé par une information provenant de l'unité de traitement (C.S. =1), ou occupé par une information provenant du registre 28 (C.S. =2). Le mot dans le registre 26 comporte une zone d'adresse d'adaptateur (AD) qui identifie l'un des seize adaptateurs. Le 5 registre 26 comporte en outre me zone de Commande de Données (DC) qui, soit emmagasine une donnée, soit commande une information qui est en cours de transfert entre l'unité de traitement et le registre 28 ou entre le registre de mémoire 30 et l'unité de traitement 10. La quatrième zone dans le registre 26 est la zone de compteur 10 de commande (CC) qui est utilisée pour identifier diverses opérations telles que le chemin de transfert de l'information dans la zone DC. Tel que représenté sur la figure 3, un mot emmagasiné dans le registre 28 comporte six zones de base. Deux zones, désignées 15 respectivement par C-^ et C^i emmagasinent les caractères de données. La troisième zone, désignée par T, identifie le type d'équipement qui est en cours d'être desservi sur les lignes de transmission particulières. Par exemple, l'on peut avoir un nombre de types asynchrones possibles qui diffèrent par la vitesse en baud 20 de 45,5 à 9-600 bits par seconde, par la dimension des caractères depuis 6 bits jusqu'à 11 bits par caractère, et par le nombre de bits d'arrêt par caractère. Chaque type est codé et identifié dans l'unité de commande par la zone T. Cet agencement permet à l'utilisateur de choisir m type quelconque d'équipement de transmission 25 qu'il désire utiliser, et de modifier l'unité de commande de l'adaptateur en fonction de cet équipement, simplement en chargeant ou en envoyant la zone du type correspondant, depuis 1'-unité de traitement vers le mot de commande associé. Le même circuit adaptateur de ligne peut être utilisé pour tous les types asynchrones 30 standards de systèmes de transmission, aussi bien que pour un nombre de types synchrones standards de systèmes de transmission. De plus, tel que représenté sur la figure 3, le mot de commande enregistré dans le registre 28 comporte une zone désignée par BI/BC destinée à enregistrer des signaux d'interruption pour l'unité de 35 traitement et des signaux de commande pour l'unité de commande de groupage. La cinquième zone, désignée par SC/SA est destinée à compter les opérations de séquence. La sixième zone, désignée par BT/PT, est destinée à contrôler des opérations de synchronisation. En se référant à la figure 4, le fonctionnement du regis-40 tre 26 est représenté dans le détail. L'unité de traitement 10, SAD ORIGINAL 71 03425 6. 2079189 qui pourrait être une unité de traitement digitale à utilisation générale de type standard, comporte un registre d'entrée/sortie 44, comprenant trois zones, désignées par AA, AI et AC. Sur la sortie, ces trois zones sont couplées par l'intermédiaire d'une porte 46 5 aux zones AD, DC et CC respectivement du registre 26. Lorsque l'unité de traitement 10 est prête à transférer une information dans l'unité de commande 12, elle fournit m signal d'enregistrement - sur la ligne de commande CWR. Elle désigne en outre, par le moyen de la zone de commande DES, une unité de commande d'adaptateur 10 particulière, lorsque l'unité de traitement est agencée de manière à être en communication avec un certain nombre de ces unités de commande d'adaptateurs. Un circuit logique ET 48 capte vin signal lorsque la ligne CWR et la ligne DES provenant de l'unité de traitement sont occupées et capte également un signal lorsque le re-15 gistre 26 est à l'état inoccupé, tel qu'indiqué par la ligne CS = 0 provenant de la zone CS du registre. La sortie provenant du circuit ET 48 excite la porte 46 pour charger le registre 26 à partir de l'unité de traitement, et en même temps pour faire passer la zone CS à l'état CS = 2, signalant que ce registre 26 est chargé 20 par l'information provenant du .registre 28. En vue de vérifier la fonction logique du circuit 36, il est préférable de charger chacune des zones dans le registre 28 aussi bien que le registre d'entrée 40 à partir de l'imité de traitement 10. Ceci est réalisé au cours de l'état CS = 2 dans le-25 quel le contenu de la zone DC du registre 26 est transféré à l'une quelconque des zones dans le registre 28 ou au registre d'entrée 40 sous la commande de la zone CC du registre 26. La zone CC, par exemple, est chargée normalement par l'unité de traitement au moyen de cinq bits qui sont emmagasinés dans un nombre correspondant 30 de bascules dans le registre 26. Les niveaux des trois bascules d'ordre les plus bas sont appliqués à un décodeur 47 comportant 8 sorties désignées par CC = 0 à CC = 7. Les deux autres bits dans la zone CC, désignés par CC3F et CC4F sont utilisés pour des commandes. Si CC4F ne comporte pas de signal, à savoir si CC4F en 35 comporte un, ceci indique que l'unité de traitement demande l'enregistrement d'une information dans le registre 28. Si la bascule CC4F comporte un signal, à savoir,si CC4F est validée, ceci indique que l'unité de traitement demande l'interrogation du jeu de barres de lecture depuis le registre de mémoire 30. 40 Le transfert de données depuis la zone DC du registre 26 BAD ORIGNAL 71 03425 7. 2079189 vers l'une quelconque des zones du registre BAR 28 ou du registre RI 40 est réalisé de la manière suivante. Un circuit comparateur 54 compare l'adresse dans la zone AD du registre 26 qui désigne une ligne de transmission particulière, avec le comptage d'explo-5 ration du compteur d'horloge 34. Le circuit de comparaison 54 comporte deux sorties désignées par = et Lorsque la sortie = du circuit comparateur 54 est validée, ceci indique que le mot de commande de la ligne particulière en cours d'adressage, est en cours de lecture depuis le registre de mémoire 30 sur le jeu de 10 barres de lecture. La sortie = est appliquée à deux circuits logiques ET 49 et 51 en même temps que l'état CS = 2 provenant du registre 26. Le circuit ET 49 capte l'information lorsque le bit CC 4P ne comporte pas de signal, alors que le circuit ET 51 capte une information lorsque la bascule CC4F comporte un signal. La sortie 15 du circuit ET 49, désignée par B, est combinée à la sortie vers le décodeur 47 suivant des circuits logiques ET 52, 53* 55* 57* 58, 59 et 62. La sortie du circuit ET 52 commande une porte 50 destinée à laisser passer la zone DC vers le registre 26 vers la zone de type ou vers le registre RTA 28 lorsque CC est 0. De façon analogue, si 20 CC = 1, la sortie du circuit ET 58 ouvre la porte 56, laissant passer le contenu de la zone DC vers la zone C2 du registre 28. De façon analogue, chacun des autres circuits logiques ET commande les portes destinées à laisser le passage au contenu des zones DC vers les zones respectives dans le registre 28 et vers le registre 25 d'entrée 40 selon la valeur de la zone CC. Le contenu d'une zone quelconque du mot de commande choisi tel qu'il est lu dans le registre 30 par l'intermédiaire du jeu de barres de lecture, peut être transféré au moyen de portes vers la zone DC du registre 26 en réponse à une opération d'interroga-30 tion. Cette opération est amorcée par l'unité de traitement 10 en chargeant le registre 26 selon un mode décrit ci-dessus. Le registre 26 passe à l'état CS = 2, la bascule CC4F étant en circuit ouvert. Cette condition est indiquée par la sortie du circuit logique ET 51, désignée par C, qui est appliquée en même temps que les sor-35 ties respectives du décodeur 47 à un groupe de circuits logiques ET désignés par 61, 63, 65, 67 et 69. La sortie de chacun de ces circuits logiques ET commande une porte associée destinée à laisser passer une zone choisie du mot de commande sur le jeu de barres vers la zone DC dans le registre 26. La sortie du circuit lo-40 gique ET 73 en réponse à l'état CC = 6 fait passer le contenu du 71 03425 8. 2079189 registre 42 vers la zone DC. La zone DC est alors lue par l'imité de traitement selon un mode décrit ci-après. Une fois que la zone DC a été transférée au registre 28, la zone CS passe à l'état CS = 0 ou état inoccupé sous l'action de 5 la sortie d'un circuit ET 66 auquel est appliqué l'état CS = 2 ainsi que l'état B à la sortie du circuit ET 49. Par ailleurs, si une opération d'interrogation a eu lieu, dans laquelle la zone DC est envoyée depuis le jeu de barres de lecture, la zone CS du re-: gistre 26 passe à l'état CS = 1 sous l'action de la sortie prove-10 nant d'un circuit ET 68 qui capte la présence de l'état CS = 2 et de l'état C à la sortie du circuit ET 51. Au cours de l'état CS = 1, les contenus du registre 26 sont transférés par l'intermédiaire de la porte 72 vers le registre 44 de l'imité de traitement. La porte 72 fonctionne en réponse à la sortie d'un circuit ET 74 au-15 quel est appliqué la ligne DES et CWR depuis l'imité de traitement ainsi que la ligne CS = 1 depuis le registre 26. Jusqu'à ce point de la description, il apparaît que l'unité de traitement 10 est en mesure de charger de façon sélective ■une zone quelconque du mot de commande, choisie dans le registre 20 28, ainsi que l'entrée du registre 40, ou d'interroger une zone quelconque dans le mot de commande du jeu de barres de lecture aussi bien que le contenu du registre de sortie 42. En vue de charger toutes les zones du mot de commande dans le registre d'entrée 40, le niveau de traitement 10 doit exécuter uni certain nom-25 bre d'opérations d'enregistrement et exige donc un certain nombre d'explorations du mot de commande choisi dans le registre de mémoire 30. Afin d'éviter une modification quelconque du mot de commande au cours des explorations successives par le circuit logique 36, l'opération d'essai exige que le circuit logique 36 soit court-30 circuité jusqu'à ce que toute l'information d'essai soit chargée dans le registre 28 et le registre d'entrée 40 depuis l'unité de traitement. Ceci est réalisé suivant le mode indiqué sur les figures 4 et 5. Lorsque l'on veut démarrer une routine d'essai, l'unité de traitement commence par enregistrer dans la zone type T du 35 registre 28 l'information provenant de la zone DC du registre 26. L'imité de traitement fait passer un bit de la zone DC, désigné par DC5F à l'état 1, afin d'indiquer qu'une routine d'essai est en cours de démarrage. Ce bit est utilisé pour faire passer à l'état 1 une bascule de commande, désignée par FIPF, dans le registre 28. 40 La bascule de commande 76 passe à l'état 1 en même temps que la 3AD ORJGJNAJL 71 03425 9. 2079189 10 15 20 25 30 35 40 -«•'f Ht* i. * ù zone type T dans le registre 28 est chargée par l'intermédiaire de la porte 50 depuis la zone DC. Ainsi, la bascule de commande FIPF passe à l'état 1 chaque fois qu'un mot d'essai est présent sur le registre BAR 28. Ainsi qu'il apparaît clairement de la figure 5, la bascule FIPF est utilisée pour appliquer le contenu du registre 28 directement au jeu de barres d'enregistrement allant vers le registre de mémoire 30, de manière à court-circuiter le circuit logique 36. Normalement, tel que décrit dans la demande de brevet mentionnée ci-dessus, tous les bits du mot de commande enregistrés dans le registre 28 sont appliqués à la fois au circuit logique 36, ainsi qu'aux portes d'inhibition 146. Les portes d'inhibition bloquent de façon sélective le passage de certains bits vers le jeu de barres d'enregistrement, en réponse aux niveaux de sortie dérivés du circuit logique 36. De cette manière, le circuit logique 36 peut modifier certains bits choisis du mot de commande tout en retenant d'autres bits non modifiés au cours du transfert du mot de commande, depuis le registre 28 vers le registre de mémoire à travers le jeu de barres d'enregistrement. Comme le représente la figure 5, les niveaux de sortie provenant du circuit logique 36 sont couplés aux portes d'inhibition par l'intermédiaire de la porte 80 qui est ouverte lorsque la bascule FIPF se trouve à l'état 0 ou à l'état FIPF. Cet état correspond à l'état de fonctionnement normal du système de commande. Cette ligne est appliquée à la porte 80 par l'intermédiaire d'ion circuit OU 82, de sorte que la porte 80 relie normalement le circuit logique 36 à l'entrée de commande des portes d'inhibition 146. La sortie du circuit logique 36 qui va vers le jeu de barres d'enregistrement est connectée par l'intermédiaire d'une porte 84 qui est aussi commandée par la sortie du circuit OU 82. Ainsi, en fonctionnement normal, la porte 84 relie la sortie du circuit logique 36 au jeu de barres d'enregistrement. Cependant, lorsqu'une routine d'essai est en cours de démarrage, le niveau FIPF passe à l'état inverse, bloquant ainsi les portes 80 et 84. Dans ce cas, les portes d'inhibition 146 connectent tous les niveaux de sortie depuis le registre 28 directement au jeu de barres d'enregistrement à l'exception de la sortie du circuit logique 36 qui est isolé par les portes 80 et 84. Ainsi les contenus du registre 28 sont envoyés directement en retour vers les registres de mémoire 3° qui demeurent non modifiés par le contenu du registre IR 40 ou par une fonction logique quelconque ef- BADOH&NAL 71 03425 10' 2079189 fectuée par le circuit logique 36. De cette manière, les mots de commande demeurent inchangés à travers les explorations successives dans lesquelles le mot de commande est transféré depuis le registre de mémoire 30 par l'intermédiaire du registre 28 et en re-5 tour vers le registre de mémoire 30. Au cours de l'une quelconque des explorations successives, l'unité de traitement 10 peut modifier de façon analogue d'autres zones du registre 28 pour produire en fin de compte une composition d'essai complète dans toutes les zones du registre 28, cette compo-10 sition d'essai continuant à recirculer à travers le registre 28 par des explorations successives du registre de mémoire 30. L'imité de traitement 10 peut interroger le contenu du registre 28 de la façon décrite.ci-dessus pour déterminer si des erreurs quelconques se sont produites entre l'information enregistrée dans les di-15 verses zones du registre 28 et l'information lue depuis les zones correspondantes dans le mot de commande associé tel qu'il est lu depuis le registre de mémoire 30. Si le circuit de commande fonctionne suivant un mode normal, l'information lue pourrait être i-dentique à celle qui y est enregistrée. 20 En vue d'essayer le circuit logique, on peut essayer une fonction à la fois du circuit logique, en chargeant les conditions prédéterminées dans le registre d'entrée 40 depuis l'unité de traitement 10 et en excitant le circuit logique 36 pour une période d'horloge. Ceci est réalisé aux moyens d'une bascule de synchroni-25 sation à échelle unique (SSTF) 86. Ceci est contrôlé depuis l'unité de traitement 10 en amorçant une opération d'enregistrement dans laquelle la zone CC du registre 26 passe à l'état CG = 6. Ceci donne lieu à une sortie du circuit logique ET 57 qui fait passer le contenu de la zone DC du registre 26 vers le registre d'entrée 40 30 et en même temps fait passer la bascule de commande SSTF 86 à l'état 1. La bascule de commande 86 demeure à .l'état 1 pendant une impulsion d'horloge, puis passe à l'état 0 à la prochaine impulsion d'horloge CP sous l'effet de la sortie du circuit ET 90. Le niveau SSTF est appliqué à un circuit ET 92 en même temps que le niveau 35 FIPF provenant de la zone type T du registre 28. Etant donné que le niveau SSTF est valide pour un intervalle d'horloge, le circuit logique 36 est en fait excité par l'ouverture des portes 80 et 84 permettant la production d'un jeu de niveaux sur le jeu de barres d'enregistrement en réponse au contenu du registre 28 et du regis-40 tre d'entrée 40. Le mot de commande modifié continu à être lu à BAD ORIGINAL 71 0342b 2079189 partir du registre de mémoire 30 dans le registre 28 puis à nouveau dans le registre de mémoire 30 sans modification ultérieure par le circuit logique 36, étant donné que le bit FIPF demeure à l'état 1. A n'importe quel moment, la commande modifiée peut être 5 interrogée de façon sélective par une unité de traitement 10 au moyen de l'opération d'interrogation décrite ci-dessus. En fonctionnement, l'unité de traitement peut, selon le mode décrit ci-dessus, établir un nombre quelconque de compositions d'essais dans le registre 28. Une routine d'essai est toujours mi-10 se en marche par le passage du bit FIPF à l'état 1 et la charge des diverses zones du registre 26 depuis l'unité de traitement. L'essai est effectué en enregistrant dans le registre d'entrée 40, depuis l'unité de traitement, et en faisant passer en même temps à l'état 1, la bascule SSTF 86. Le résultat enregistré peut alors 15 être interrogé par l'unité de traitement et le résultat analysé par l'unité de traitement au moyen d'un programme analytique approprié destiné à déterminer si la fonction logique désirée a été effectuée de façon correcte par le circuit logique 36. Ainsi, l'ensemble de la routine d'essai est sous la commande complète d'un 20 programme de l'unité de traitement 10. De plus, une routine d'essai peut être effectuée pour essayer un nombre quelconque de fonctions logiques différentes du circuit logique 36 alors que l'équipement est en fonctionnement en ligne. Le fonctionnement d'un seul canal est interrompu au cours de la routine d'essai. Tous les au-25 très canaux ou lignes de transmission desservies par l'unité de commande multiligne ne sont pas affectées et continuent à fonctionner de façon normale. La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire 30 susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. ; \r.-- 71 03425 12. 2079189 REVENDICATIONS 1 - Procédé d'essais d'une unité de commande destiné à un système de transmission de données multilignes depuis une unité de traitement associée, dans lequel l'unité de commande comporte 5 un registre de commande, un registre d'entrée, un circuit logique auquel sont appliqués normalement les contenus du registre d'entrée et du registre de commande et qui sont normalement en temps partagé par chaque ligne de transmission en même temps qu'un des mots associés d'un groupe de mots de commande, chaque mot de com-10 mande, étant lu de façon séquentielle depuis la mémoire du registre de commande, appliqué au circuit logique et modifié par celui-ci, remis en mémoire j ce procédé étant caractérisé en ce qu'il comporte les étapes suivantes : le chargement du mot d'essai dans le registre de commande depuis l'unité de traitement au lieu du 15 mot de commande choisi lu dans la mémoire ; l'établissement d'une composition de bits choisie dans le mot d'essai indiquant qu'il s'agit d'un mot d'essai ; le court-circuitage des circuits logiques lors du rétablissement du mot de commande dans la mémoire depuis le registre chaque fois que la composition de bits choisie 20 est présente, ce qui indique la présence d'un mot d'essai ; le chargement d'un mot d'essai dans le registre d'entrée depuis l'unité de traitement lorsqu'un mot d'essai est présent sur le registre de commande ; et l'application simultanée des mots d'essais au registre de commande et au registre d'entrée vers le circuit logi-25 que, afin de permettre la production ou l'apparition d'une fonction logique unique. 2 - Procédé suivant la revendication 1, caractérisé en ce qu'il comporte en outre les étapes d'enregistrement de la sortie du circuit logique modifiée par le mot de commande en retour vers 30 la mémoire à la place du mot d'essai et l'interrogation du mot de commande modifié par l'unité de traitement lors d'une lecture quelconque consécutive du mot de commande modifié provenant de la mémoire vers le registre de commande. 3 - Procédé suivant la revendication 2, caractérisé en ce 35 que le mot d'essai est chargé dans le registre de commande depuis l'unité de traitement à raison d'une partie à la fois, chaque partie étant chargée au cours d'un cycle de lecture séparé du mot de commande associé depuis la mémoire, ladite composition de bits é-tant établie au cours d'un chargement initial d'une partie du mot 40 d'essai. sAD GftJQJNAL 71 0342S 1?' 2079189 4 - Dispositif destiné à essayer une logique de commande à temps partagé dans un système de transmission de données dans lequel un certain nombre de mots de commande de lignes indépendantes sont explorés de façon continue pour desservir un certain nom- 5 bre de lignes, caractérisé en ce qu'il comprend un registre ; un dispositif de mémoire destiné à enregistrer les mots de commande de ligne ; des moyens destinés à la lecture de chacun des mots de commande, ou à séquence répétitive depuis le dispositif de mémoire vers le registre ; un circuit logique connecté au registre destiné 10 à produire une sortie prédéterminée en réponse au mot de commande dans le registre ; des moyens couplés normalement à la sortie du circuit logique du dispositif de mémoire pour remplacer chaque mot de commande par la sortie du circuit logique ; des moyens qui, en réponse aux conditions de bits prédéterminées dans le mot de com-15 mande sont destinés à coupler le contenu du registre directement en retour sur le dispositif de mémoire et à court-circuiter le circuit logique ; et des moyens qui, en réponse à ladite condition de bit prédéterminée et à un signal de commande d'essai, sont destinés à coupler la sortie du mot de commande dans le registre au 20 circuit logique et à coupler la sortie résultant du circuit logique au dispositif de mémoire. 5 - Appareil d'essai pour une commande multiligne à temps partagé destiné à commander le transfert de données entre un certain nombre de lignes de transmission et une unité de traitement, 25 dans laquelle un certain nombre de mots de commande de mémoire sont explorés de façon périodique pour transférer les mots de commande en séquences répétitives depuis la mémoire vers tin registre de mots de commande et les lignes de transmission étant explorées de façon synchrone pour coupler chacune des lignes en séquence répé-30 titive dans un registre d'entrée et dans un registre de sortie, les contenus du registre d'entrée et du registre du mot de commande étant appliqués à un circuit logique, la sortie du circuit logique, en réponse à chaque mot de commande dans le registre du mot de commande étant couplée à une mémoire pour remplacer le mot de 35 commande dans une condition modifiée déterminée par les sorties du circuit logique ; cet appareil d'essai destiné à essayer la commande multiligne par l'unité de traitement étant caractérisé en ce qu'il comporte des moyens qui, en réponse à l'unité de traitement et en synchronisme avec 1'exploration périodique de la mémoire, 40 sont destinés à charger le mot d'essai dans le registre de comman 71 03425 ^ 2079189 de depuis l'unité de traitement à la place du mot de commande normalement exploré en mémoire ; des moyens qui, en réponse à un premier signal d'essai provenant d'un mot dans le registre de commande, servent à coupler directement le mot dans le registre de com-5 mande à la mémoire, à la place de la sortie du circuit logique lorsque le bit d'essai est à l'état 1 des moyens qui, en réponse à l'unité de traitement et en synchronisme avec l'exploration périodique de la mémoire sont destinés à charger un mot d'essai dans le registre d'entrée en même temps que le mot d'essai se trouve dans xo Ie registre de mots de commande ; et des moyens qui, en réponse à la présence simultanée du premier signal d'essai dans le registre de commande, et d'un second signal d'essai, sont destinés à charger la mémoire depuis la sortie du circuit logique. 6 - Appareil destiné à l'essai d'une fonction logique d'un circuit logique comportant un certain nombre de bits d'entrée et un certain nombre _de bits de sortie, caractérisé en ce qu'il comprend des moyens de mémoire d'un premier groupe de bits ; des moyens destinés à la lecture périodique du premier groupe de bits depuis le dispositif de mémoire et à capter une composition de bits 20 prédéterminée ; des moyens destinés à appliquer les bits au circuit logique et à ramener la sortie dans la mémoire, ces moyens comportant un dispositif qui, en réponse à ladite composition de bits prédéterminée, sert à court-circuiter le circuit logique en rétablissant le groupe de bits dans la mémoire ; des dispositifs des-25 tinés à produire un second groupe de bits et des dispositifs qui, en réponse à un signal d'essai et à la présence de la composition de bits dans le premier groupe de bits lu depuis la mémoire, servent à appliquer le premier groupe de,bits et le second groupe de bits simultanément au circuit logique. •jO 7 - Appareil destiné à essayer un circuit logique binaire dans un équipement digital électronique au moyen d'une unité de traitement associée, caractérisé en ce qu'il comprend des moyens associés au circuit logique destinés à mettre en mémoire une composition d'essais prédéterminée de bits binaires ; des moyens destinés à transférer les bits dans le moyen de mémoire depuis l'unité de traitement de données ; des moyens qui, en réponse à un signal d'essais servent à appliquer la composition d'essais des bits binaires au circuit logique depuis le dispositif de mémoire et à renvoyer la sortie du circuit logique vers le dispositif de mémoire ; et des 2j.q moyens destinés à transférer la composition de bits en résultant dans le dispositif de mémoire vers l'unité de traitement. BÀD ORIGINAL