Brevet FR2064268A1 — publié le 19710723

L'invention concerne un circuit semiconducteur intégré comportant un corps semiconducteur muni d'une région semiconductrice, en forme de couche, la majeure partie d'une première et d'une deuxième zone superficielle de cette région étant du premier type de conduction et ces 5 zones étant limitées par des zones isolantes du type de conduction opposé qui dans ladite région s'étendent & partir d'une surface de celle-ci et qui comportent des zones de composants du circuit intégré. L'invention concerne également un dispositif comportant un tel circuit semiconducteur intégré. 10 Sans un tel circuit semiconducteur intégré connu, les première et deuxième zones superficielles, qui comportent des zones de composants, peuvent, pendant le fonctionnement du circuit, être isolées l'une de l'autre ainsi que d'autres zones de la région en forme de couche, lorsque des jonctions p-n situées entre lesdites zones superficielles et 15 la zone isolante semiconductrice commune du type de conduction opposé, par exemple le type de conduction p, sont polarisées en sens inverse. La zone isolante s'étend dans ladite région en forme de couche â partir d'une surface de celle-ci et forme une figure fermée à la Burface de région citée en premier lieu, cette figure limitant les deux zones superficielles 20 et s'étendit vers le bord de la région en forme de couche. Généralement, cette région est une couche épitaxiale qui & l'origine est du type de conduction n et est située sur un substrat semiconducteur de type de conduction p, alors que la zone isolante de type de conduction p, ainsi sur la totalité de l'épaisseur de la couche à partir de ladite première sur-25 face de région jusqu'à la face limite entre la couche et le substrat. De ce fait, les première et deuxième zones superficielles sont des caissons superficiels semiconducteurs dont la majeure partie est du type de conduction n et qui dans le corps semiconducteur sont entoufés par la zone isolante et le substrat qui ont le type de conduction p et qui avec les 30 caissons forment des jonctions p-n. Lorsque, pendant le fonctionnement, ces jonctions p-n sont polarisées en sens inverse, il est possible d'isoler l'une par rapport â l'autre les première et deuxième zones superficielles. La description suivante, en regard des dessins annexés, 35 le tout donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. Les figures 1, 2, 3» 4, et 5 illustrent des exemples de circuits semiconducteurs intégrés connus à l'égard desquels la description suivante traite des problèmes susceptibles de se poser pour l'éta-40 blissement d'une telle isolation à l'aide de jonctions p-n. 70 33067 2 2064268 La fig. 7 est une vue en plan de deux parties d'un premier circuit conforme à l'invention. La fig. 8 est une coupe transversale des parties du circuit intégré illustré sur la fig. 7» 5 La fig. 9 montre schématiquement les couplages et liaisons capacitifs dans le circuit intégré illustré sur les figures 7 et 8. La fig* 10 est une coupe transversale de certaines parties du corps semiconductèur du circuit intégré illustré sur les fi-10 gures 7 et 8, arrivé dans un stade déterminé de sa fabrication. La fig. 11 est une vue en plan d'un deuxième circuit conforme â l'invention. La fig. 12 est une coupe transversale suivant le plan XII - XII de la fig. 11. 15 Les figures 1 à 12 sont schématiques. La fig. 1 montre un circuit amplificateur haute fréquence simple connu, généralement indiqué comme "amplificateur de réaction" et fonctionnant habituellement & une fréquence de 100 MHz environ. Le circuit comporte un premier transistor n-p-n, à savoir le transistor 20 d'entrée muni d'une résistance de collecteur R^f ainsi qu'un deuxi&m e transistor n-p-n, à savoir le transistor de sortie muni d'une résistance de collecteur Rg et d'une résistance d'émetteur R^. Une résistance de réaction Rj est branchée entre l'émetteur du transistor et la base du transistor dont l'émetteur est & la masse. La tension s'identi-25 fiant au signal d'entrée est fournie & la base du transistor , alors que la tension Eq s'identifiant au signal de sortie est prélevée sur le collecteur du transistor Tg» Lorsque le circuit illustré sur la fig. 1 estrréalisé sous forme intégrée, on isole par rapport aux autres composants les tran-50 sistors et T^. La structure intégrée est indiquée schématiquement en vue en plan sur la fig. 2 et en coupe transversale sur la fig. 5* Il s'agit d'un corps en silicium monocristallin 1, muni d'une région en forme de couche 2 élaborée sur un substrat 3 de type de conduction p. Cette région 2 est divisée en caissons 4 dont la majeure partie est du type de 35 conduction m. A l'origine, ladite région 2 est formée par une couche épi-taxiale de type de conduction n, formée sur le substrat 3 et divisée en caissons 4 â. l'aide d'une diffusion locale d'une impureté d'accepteurs, par exemple le bore, à partir de la surface libre de la couche épitaxiale de type de conduction n, ce qui permet la formation de la zone isolante 40 diffusée commune 5t de type de conduction p. Cette zone 5 limite les 70 33067 5 2064268 caissons 4 et s'étend vers le bord de la région 2 en forme de couche. Ses zones superficielles semiconductrices de composants sont élaborées dans les divers caissons, ce qui est illustré sur les figures 2 et 3. Le transistor occupe un des caissons 4, et le transistor 5 Tg 011 au^7' caisson 4* Les zones d'émetteur 8 et 11 des transistors et f2»eet leurs cônes de base 9 et 12, ainsi que les zones des résistances Bj, Hg, e-fc S4 sont formées par diffusion locale d'impuretés & partir de la surface des caissons 4 par la mise en oeuvre des techniques planaires habituelles. La zone de collecteur 7 du transistor , et la zone 10 de collecteur 10 du transistor ïg sont formées par les parties des caissons 4» qui entourent les zones de base diffusées 8 et 11. D'une manière habituelle, on établit des monnexions conductrices, par exemple les connexions 14, 15* 16 et 18, sur une mince couche isolante passivante 15 en oxyde de silicium but la surface de la 15 région 2 en forme de couche; à travers des ouvertures pratiquées dans cette oouche 13 »J lesdites connexions conduisent aux La configuration Ae connexions conductrices présente d«m faces de contact, par exemple la faoe de contact A, située dans le voisinage du bord de la région 2 et servant à racoorder à l'extérieur le cireuit intégré. Une 20 telle connexion peut fttre obtenue lorsque des conducteurs sont élaborés entre les faces de contaet et des fiches de connexion du fond ou d'une autre enveloppe du circuit intégré* ▲fin de ne pas compliquer inutilement la fig. 2, les diverses zone's des composants, la couche d'oxyde de silicium 13 sur la 25 surface de la région 2, et la configuration de connexions conductrices et les faces de contact n'y ont pas été représentées. Pendant le fonctionnement du circuit intégré, les oaissons 4 et, en particulier, les zones de collecteur 7 et 10 des transistors d'entrée et de sortie et Sg sont isolés électriquement l'une 30 de l'autre, du fait que le substrat 5 et la zone isolante 5 sont portés au potentiel stable le plus négatif dans le circuit, dans ce cas le potentiel de masse, les jonctions p-n 6 entre les caissons 4 et le substrat 3 et la zone isolante 5 étant ainsi polarisées en sens inverse. Sans la structure illustrée sur les figures 2 et 3* le j* 35 potentiel de masse est établi du fait que la zone isolante commune 5 est . raccordée au conducteur 14 servant également de connexion & la masse pour la zone d'émetteur 9 du transistor d'entrée . Toutefois, une telle isolation établie avec des jonctions p-n donne lieu à des capacités parasites et à des courants associés 40 à celles-ci. Lors%ue le circuit suivant la fig. 1 fonctionne & des fré 70 33067 4 2064268 quences élevées pu à une forte amplification, surtout la capacité parasite entre le substrat 3 et la zone de collecteur 10 du transistor de sortie T2 est importants, cette capacité étant indiquée par Cg sur la fig. 4* Le symbole indique la capacité parasite entre le substrat 3 5 et la zone de collecteur du transistor d'entrée . Ladite capacité parasite. Cg du transistor de sortie Tg «st raccordée à l'émetteur du transistor d'entrée à l'aide de la zone isolante commune 5 qui limite tant le caisson 4 apparitnant au transistor de sortie ïg le caisson 4 appartenant au transistor d'entrée , ainsi qu'à l'aide du conducteur 10 14* raccordé tant & la zone isolants commune 5 qu'à la zone d'émetteur 9 du transistor d'entrée . Ledit conducteur 14 a une face de contact 1 raccordée à une ligne de masse extérieur 1 & l'aide d'une ligne communs L pouvant être formée par un fil et une fiche de connexion de l'enveloppe du circuit intégré. Le couplage par les capacités parasites a comme ré-15 sultat que des tensions s'identifiant & des signaux ss produisant aux extrémités de l'impédance de la ligne de masse casorane* de sorte qu'une réaction indésirable est causéé de l'étage de sortie vers l'étage d'entrée du circuit. Le courant I qui entre en cause avec le couplage* est 20 donné par 1'expressions . I - 2 f f.E0C2, dans laquelle f est la fréquence de régime* et Eq le potentiel de sortie prélevé sur le collecteur du transistor de sortie Ce courant I s'écoule vers la masse E & travers la 25 ligne commune L qui raccorde à la masse l'émetteur du transistor d'entrée T.j ainsi que la zone isolante commune 5* L'inductance L de cette ligne cause un potentiel aux extrémités de la ligne L, ce potentiel étant représenté par: Et - 2 7[f .I.L. 30 - 4f.f®.Eo'L'C2' Ce potentiel est fourni à l'étage d'entrée* et dans le cas où le circuit fonctionne & des fréquences élevées et/ou à forte amplification* ce potentiel de réaction E^ devient considérable et gênant. Pour cette raison, lorsqu'il s'agit d'un tel amplificateur, il est dési-35 rable d'éliminer cette réaction gênante ou du moins de la réduire dans une mesure considérable. B$ns le circuit amplificateur simple illustré sur la fig. 1 , cette élimination peut avoir lieu, de manière simple lorsque la piste conductrice (conducteur) 14* raccordés tant à la zone isolante 5 40 qu'à la zone d'émetteur 9* est remplacée par des connexions conductrices 70 33067 5 2064268 distinctes séparées. Celles-ci présentent alors chacune tuie face de contact distincte Ag, A laquelle est reliée une ligne de masse distincte 1*1» I»2* Toutefois, une telle solution simple n'est pas efficace 5 pour éliminer cette réaction gênante lorsque le transistor de sortie Tg appartient A l'étage de rang n d'un amplificateur haute fréquence à plusieurs étages, représenté schématiquement sur les figures 5 et 6. Le transistor de sortie est maintenant indiqué par le symbole T_, alors que sa résistance de collecteur est indiquée par R^ et sa résistance d'émet-10 teur par R. Le circuit suivant la fig. 5 est intégré dans un cérps de silicium monocristallin 1 de la même façon que le circuit illustré sur la fig. 1. Les composants sont élaborés dans des caissons superficiels 4 d'une couche 2 de ce corps 1 ; cette couche 2 est formée sur un substrat 15 3 de type de conduction p et est divisée en caissons 4 dont la majeure partie est du type de conduction n, A l'aide d'une zone isolante 5 de type de conduction p, commune aux caissons 4» associés au transistor d'entrée T-j et au transistor de sortie La capacité parasite entre le substrat 3 et le collec-20 teur du transistor de sortie Tg est indiquée par C^ sur la fig. 6. Une connexion conductrice conduit A la zone d'émetteur 9 et présente une face de contact Aj, connectée A la ligne de masse extérieure £ par l'intermédiaire d'une ligne Lij ; une autre connexion conductrice conduit à la zone isolante 3 et présente une face de contact Ag, connectée & ladite ligne 25 de masse E par l'intermédiaire d'une autre ligne Lg. Far suite du courant traversant la capacité parasite Cjj du transistor de sortie T^, une différence de potentiel E^ - 4^'2f8 • . Eo«Lg.Cy se produit aux extrémités de la ligne Lg. Bu fait que la zone isolante 5 et l'émetteur du transistor d'entrée T^ sont mis A la masse A 30 travers des connexions distinctes, ce signal sous forme de différence de potentiel n'est pas fourni à l'émetteur du transistor d'entrée Toutefois, comme le montre la fig. 6, la capacité parasite du transistor d'entrée T^, et la capacité parasite du transistor de sortie T^, sont interconnectées A l'aide de la zone isolante commune 5* munie d'une ligne 33 de masse commune Lg. De ce fait, le signal de réaction peut tout de même être fourni encore à l'étage d'entrée A travers la capacité parasite C^. Une telle réaction n'est généralement pas importante dans un circuit amplificateur simple comme illustré sur la fig. 1, mais lorsqu'il s'agit d'un amplificateur haute fréquence A plusieurs étages, comme illustré sur a . 40 la fig» 3» ladite réaction peut être forte et gênante, et par conséquent 70 33067 6 2064268 être indésirable. Conformément à l'invention, un circuit intégré du genre mentionné dans le préambule est remarquable en ce qu'une première zone isolante semiconductrice limite la première zone superficielle, et une 5 deuxième zone isolante semiconductrice la deuxième zone superficielle, une certaine distance existant entre ces deux zones isolantes séparées, alors qu'à ladite surface, un premier conducteur électrique est raccordé & ladite première zone isolante alors qu'un deuxième électrique est raccordé & ladite deuxième zone isolante, et que pendant le fonctionnement, des 10 potentiels adéquats peuvent être appliqués aux premier et deuxième conducteurs, afin de polariser en sens inverse les jonctions p-n entre les deux zones isolantes et les deux zones superficielles, et d'isoler électriquement celles-ci l'une de l'autre. Ivec un tel circuit intégré comportant une première et 15 une deuxième zones isolantes, distinctes, séparées par une certaine distance et raccordées & un premier et & un deuxième conducteurs électriques, on obtient une structure universelle susceptible d'être utilisée & large échelle par les personnes élaborant les circuits intégrés. En outre, lors de la fabrication de ce genre de circuits intégrés, la forme appropriée 20 des photomasques utilisés correspondants permet éventuellement de former simultanément les deux zones isolantes, tandis que les premier et deuxième conducteurs électriques, raccordés â. ces zones, peuvent être formés simultanément avec d'autres pistes conductrices du circuit; lorsqu'on compare ledit circuit avec les circuits intégrés connus coua^ondants com-25 portant une seule zone isolante commune, il ne faut donc pas procéder & des stades de fabrication supplémentaires. Un intérêt particulier réside dans des circuits, conformes à l'invention, dans lesquels les premier et deuxième conducteurs électriques sont indépendants l'un de l'autre. Chaque conducteur peut être 30 formé par une piste métallique distincte, alors que pendant le fonctionnement du circuit, chaque piste peut être connectée & une source de potentiel distincte ou & la même source de potentiel, par exemple le potentiel de masse, à travers des conducteurs de connexion distincts. Se cette façon, les première et deuxième zones isolantes peuvent être polarisées quasi 35 Indépendamment l'une de l'autre, tandis qu'il est possible d'éviter une impédance commune vers la masse. Cette situation est avantageuse lorsque la première zone superficielle comporte des zones de composants appartenant & l'entrée du circuit, et que la deuxième zone superficielle comporte des zones de composants appartenant à la sortie du circuit, car de cette 40 façon, il est possible d'isoler quasi indépendamment l'une de l'autre,» 70 33067 7 2064268 l'entré* et la sortie du circuit. Bans d'autres circuits intégrés conformes & l'invention, les premier et deuxième conducteurs électriques peuvent être raccordés & la même source de potantiel, par exemple & travers line fiche de 5 connexion commune ; il se peut également que lesdits conducteurs soient interconnectés et appartiennent àuune piste conductrice commune. La séparation et la distance entre les première et deuxième zones isolantes résulte en une structure physique beaucoup universelle pour le circuit intégré lorsqu'on compare celui-ci avec des circuits intégrés connus com-10 portant une seule zone isolante commune, étant donné que dans l'espace additionnel entre les zones isolantes il est possible d'élaborer plusieurs composants, surtout des composants passifs, par exemple des résistances. Bans la plupart des cas toutefois, le circuit intégré obtenu est un peu plus encombrant que le circuit intégré connu correspondant comportant une 15 seule zone isolante commune. La structure peut être mise à profit dans des circuits intégrés dans lesquels la région semiconductrice en forme de couche est élaborée sur un support en matériau isolant, par exemple le verre, ou sur un support dont la partie qui est limitrophe de la région semiconductrice 20 en forme de couche, a un caractère d'isolement, un tel support étant par exemple en silicium polycristallin présentant une couche superficielle isolante en oxyde de silicium. Bans ce cas, les deux zones isolantes sont isolées également électriquement l'une de l'autre, alors qu'elles peuvent parfaitement être polarisées indépendamment l'une de l'autre et être 25 isolée électriquement l'une de l'autre. Toutefois, l'invention présente un intérêt particulier pour des circuits semiconducteurs intégrés comportant un substrat semiconducteur, dans lesquels l'isolation est obtenue à l'aide de jonctions p-n et qui fonctionnent à des fréquences élevées ou & forte amplification. 30 Bans ce cas, du fait que l'entrée et la sortie du circuit peuvent être isolées quasi indépendamment l'une de l'autre lorsque les deux zones isolantes sont connectées séparément à une source de potentiel, il est possible de réduire dans une mesure considérable la réaction indésirable de la sortie vers l'entrée, cette réaction allant de pair avec les capacités I 55 parasites des composants de sortie, comme cela a déjà été discuté en référence au circuit intégré illustré sur les figures 5 et 6. Bans un circuit intégré conforme à l'invention, la région semiconductrice en forme de couche est de préférence une couche épitaxiale élaborée sur un substrat semiconducteur du type de conduction opposé, alors que les première 40 et deuxième zones isolantes, ainsi qu'au moins la première zone superfi 70 33067 8 2064268 cielle, s'étendent sur la totalité de l'épaisseur de la couche à partir de ladite surface jusqu'à la face limite entre la couche épitaxiale et le substrat. Dans ce cas, où tant la première que la deuxième zone 5 isolante s'étendent sur la totalité de l'épaisseur de la couche et parviennent au moins jusqu'à ladite face limite, les zones isolantes, bien qu'encore séparées et situées à une certaine distance l'une de l'autre, sont interconnectées électriquement à travers le substrat. Dans le cas où l'on désire que les zones isolantes Soient pratiquement iâèépendantes l'une 10 de l'autre du point de vue électrique et soient connectées séparément à une source de potentiel, il importe donc d'éviter l'emploi d'un substrat fortement conducteur, i. titre d'exemple, la résistivité d'un substrat est d'environ 1 ohm.cm. Toutefois, suivant un mode de réalisation préféré de l'invention, la résistivité du substrat semiconducteur atteint au moins 15 10 ohms.cm ou même au moins 20 ohms.cm. Suivant un autre mode de réalisation préféré, la deuxième zone superficielle s'étend sur la totalité de l'épaisseur de la région en forme de couche et comporte lti zone d'émetteur, la zone de base et la zone de collecteur d'un transistor, oes zones étant à ladite surface, raccordées à l'émetteur, à la base et au collecteur. 20 Dans un mode de réalisation préféré suivant, la deuxième zone superficielle entière est du premier type de conduction, alors que, outre à ladite surface, cette zone est entourée complètement par la deuxième zone isolante du type de conduction opposé et raccordée à ladite surface par au moins un conducteur électrique, alors que la deuxième zone superficielle 25 forme au moins une partie d'un composant passif du circuit intégré. Ce composant passif peut être un condeasateur dont la capacité est déterminée par celle de la jonction p-n entre la deuxième zone superficielle de premier type de Conduction et la zone isolante de type de conduction opposé. Dans ce cas, ledit deuxième conducteur électrique raccordé à la deuxième 30 zone isolante peut servir de deuxième connexion électrique du condensateur. Lorsqu'à ladite surface, la deuxième zone superficielle de premier type de conduction eat raccordée à deux conducteurs électriques situés à une certaine distance l'une de l'autre, le composant passif peut être une résistance dont la valeur électrique est déterminée par la résistance de 35 la deuxième zone superficielle entre les conducteurs distanciés. La deuxième zone superficielle peut affecter à ladite surface la forme d'un caisson semiconducteur qui est limité par la deuxième zone isolante qui a la forme d'une figure fermée, alors que la première zone zuperficielle entoure la deuxième zone isolante et sépare ainsi 40 l'une de l'autre les première et deuxième zomes isolantes. 70 33067 9 2064268 La première zone isolante peut être située dans le voisinage du bord de la région en forme de couche. La première zone superficielle peut entourer à ladite surface une troisième zone isolante semiconductrice de type de conduction 5 opposé, cette zone limitant une troisième zone superficielle semiconduc* trice dont la majeure partie est du premier type de conduction, cette zone étant séparée et située & une certaine distance des première et deuxième zones isolantes. zone En outre, la deuxième/Isolante peut affecter à ladite 10 surface la forme d'une figure fermée qui limite les deuxième et autres genaassuperficielles semiconductrices qu'elle sépare aussi l'une de l'autre tandis que de plus, la première zone isolante peut affecter la forme d'une figure fermé* qui limite et sépare entre elles la première zone superficielle semiconductrice et les autres zones superficielles. 15 Le circuit semiconducteur peut comporter un amplifica teur haute fréquenoe i plusieurs étages. Un dispositif comportant un circuit semiconducteur intégré conforme & l'invention est remarquable en ce que le dispositif comporte des moyens permettant d'appliquer des potentiels adéquats auxdits 20 premier et deuxième conducteurs électriques entre les zones superficielles et les zones isolantes. Dans de nombreux dispositifs de ce genre, il est favorable lorsque les premier et deuxième conducteurs électriques sont raecordés & un point de potentiel de référence, en particulier le potentiel de masse. 25 Le premier conducteur, associé & la première zone iso lante et le deuxième conducteur, associé à la deuxième zone isolante, permettent de polariser séparément les première et deuxième zones isolantes, lorsque les conducteurs en question sont raccordés séparément à une source de potentiel. 50 Le circuit intégré suivant les figures 7 et 8 se rap porte à l'intégration d'un amplificateur haute fréquence à plusieurs étages, illustré sur la fig. 5 et comportant un corps 21 en silicium monocristallin, muni d'une couche épitaxiale 22 élaborée sur un substrat 25 de type de conduction p, de forte résistivité. La couche 22 est divisée 35 en plusieurs zones superficielles, dont la majeure partie est du type de conduction n; comme cela est indiqué sur la fig. 7 et illustré sur la fig. 8, lesdites zones superficielles comportent des zones semiconductrices de composants indiqués sur la fig. 5; il s'agit des résistances et B, élaborées dans la première zone superficielle 24, et de la résistance R^, 40 élaborée dans une deuxième zone superficielle 26. Le transistor d'entrée 70 33067 10 2064268 T.| se trouve dans une zone superficielle 24', et le transistor de sortie Tjj dans une autre zone superficielle 26». Tant les composants actifs que les composants passifs qui appartiennent aux étages intermédiaires de l'amplificateur en ques* 5 tion, se trouvent dans des zones superficielles de type de conduction n de la couche 22, ces zones n'étant pas représentées sur les figures. Ces zones superficielles et lesdites première et autres zones superficielles 24 et 24' sont limitées et séparées l'une de l'autre par une première zone isolante 23 de type de conduction p, qui affecte la forme d'une fi-10 gure fermée. Une deuxième zone isolante 27, de type de conduction p également, qui affecte elle aussi la forme d'une figure fermée, limite et sépare l'une de l'autre lesdites deuxième et autres zones superficielles 26 et 26'. Les zones isolantes 23 et 27 sont séparées et se trouvent à 13 une certaine distance l'une de l'autre tout en s'étendant sur la totalité de l'épaisseur de la couche 22 & partir d'une surface 28 de la couche jusqu'à la face limite 29 entre la couche 22 ét le substrat 23. La première zone superficielle 24, munie de la résistance H, entoure la deuxième zone isolante 27 et sépare la première zone isolante 23 de la deuxi- -20 ème zone isolante 27. Cette première zone isolante 23 est située dans le voisinage du bord de la couche 22, de sorte que les bords de celle-ci sont isolés des zones superficielles, qui comportent les composants. Les zones superficielles 24, 24', 26 et 26* ont la forme de caissons superficiels semiconducteurs dont la majeure partie est du type de conduction n 23 et qui dans le corps semiconducteur 21 sont entourés par le substrat 23 de type de conduction p et par les zones isolantes 23 et 27. A ladite surface 28, un premier conducteur électrique 30 (ou piste conductrice) est racoordé(e) à la première zone isolante 25, alors qu'un deuxième conducteur électrique 31 7 est raccordé à la deuxième 30 zone isolante 27. Fendant le fonctionnement du circuit, des potentiels adéquate sont appliqués auxdits conducteurs 30 et 31, pour polariser en sens inverse les jonctions p-n entre les zones isolantes 25 et 2^ et les zones superficielles qui comportent les composants, et pour isoler ainsi électriquement l'une de l'autre ces zones superficielles, par exemple les 35 zones 24, 24', 26 et 26'. Pour cette forme de circuit intégré muni de zones isolantes de type de conduction p, il est souhaitable que dans le oircuit, les zones isolantes 25 et 27 soient raccordées au point présentant le potentiel stable le plus négatif. Dans le circuit illustré sur la fig* 5, ce potentiel est celui de la masse. De plus, l'émetteur du tran-40 sistor d'entrée doit être mis au potentiel de masse. 70 33067 n 2064263 Comme le montre la fig. 8, le premier conducteur électrique 30, raccordé à la première zone isolante 25, appartient â une piste conductrice 30' élaborée sur une couche d'oxyde de silicium 32 existant sur ladite surface 28. 1 travers des ouvertures ménagées dans 5 cette couche 32, cette piste 30' raccorde la première zone isolante 25 à la zone d'émetteur 33 du transistor d'entrée . Ladite piste 30' a également une face de contact agrandie A, se trouvant au-dessus d'une partie de la zone isolante 25 et dans le voisinage du bord de la couche 22. TJn conducteur extérieur peut être connecté â cette face de contact A. Par 10 l'intermédiaire d'une ligne commune L^ qui comporte ôe conducteur extérieur et éventuellement une fixe de connexion d'une enveloppe, la piste 30' est raccordée & une première source de potentiel de masse E pendant le fonctionnement du circuit, ce potentiel E étant ainsi appliqué tant à la première zone isolante 25 qu'à la zone d'émetteur 35* 15 Une deuxième piste conductrice distincte, élaborée sur la couche d'oxyde de silicium 32, forme le deuxième conducteur électrique 31 qui est raccordé à la deuxième zone isolante 27 à travers une ouverture ménagée dans la couche d'oxyde 32. Cette piste conductrice 31 a une face de contact agrandie B à laquelle peut être connecté tin conducteur 20 extérieur pour raccorder cette piste à une fiche de connexion, de sorte que l'on obtient une autre ligne Lg par l'intermédiaire de laquelle la deuxième zone isolante peut être connectée séparément à la source de potentiel de masse E. Be cette façon, la première zone isolante 25 qui appar-25 tient à l'étage d'entrée du circuit, et la deuxième zone isolante 27 qui appartient à l'étage de sortie du circuit, peuvent être polarisées indépendamment l'une de l'autre, alftrs que la majeure partie des courants I traversant la capacité collecteur-substrat C^ du transistor de sortie ■'écoule vers la masse E à travers le deuxième conducteur 31 et la ligne 30 Lg, au lieu de oauser une réaction de l'étage de sortie vers l'étage d'entrée du circuit. A remarquer qu'une petite partie du courant capacitif I continue de s'écouler vers l'étage d'entrée. Ceci résulte de la connexion entre les première et deuxième zones isolantes à travers le substrat 23. 35 Bans le schéma équivalent suivant la fig. 9» cette connexion est indiquée par la résistance Rg du substrat, cette résistance interconnectant les zones isolantes 25 et 27 et étant raccordée à la capacité collecteur-substrat Cy du transistor de sortie Par ailleurs, lorsque le circuit est fixé sur le fond d'une enveloppe, le substrat 23 peut être raccordé à 40 une partie de ce fond, de telle façon que soit formé un contact avec le 70 33067 12 2064268 substrat 25; cetta partie du fond peut être connectée & la fiche & laquelle est raccordé le premier conducteur 30. Toutefois, on a pmneonstater que dans le cas oft l'on évite l'emploi d'un substrat fortement conducteur, la résistance élec-5 trique entre les deux zones isolantes est suffisamment grande pour pouvoir considérer comme indépendante l'une de l'autre lesdites zones et pour pouvoir élaborer des connexions distinctes conduisant & la masse. Pour cette raison, le substrat 23 de type de conduction p a une résistivité assez élevée, comprise par exemple entre 1 et 20 ohms.cm. A titre 10 d'exemple, la résistivité de ce substrat est égale à lO-D-.cm, ce qui correspond à une concentration d'accepteurs de 1,4 - 101^ atomes par cm8. La partie du courant capacitif I, qui s'écoule vers l'entrée, dépend également des dimensions du circuit intégré. L'épaisseur du substrat 23 est par exemple égale & 150yu environ, tandis que celle de la couche épi-15 taxiale 22 & travers laquelle s'étendent les zones isolantes 25 et 27, est égale à environ 10yu par exemple. La largeur de la zone (caisson) superficielle 26' qui renferme le transistor de sortie Tj-, est égale par exemple à 100^u, tandis que celle de la deuxième zone isolante 27 qui limite les zones (caissons) superficielles 26» et 26, est par exemple 20 égale à 40yu. Grâce au choix approprié de la résistivité du substrat et de la relation entre les dimensions, on a pu fabriquer ainsi des circuits intégrés dans lesquels 90# du courant I traversant la capacité collecteur-substrat Cg s'écoule vers la masse & travers le deuxième con-25 ducteur 31 et la deuxième ligne Lg, de sorte que, par conséquent, uniquement 10j6 dudit courant exercent une réaction vers l'entrée du circuit. Ladite réaction gênante qui se produit dans le circuit intégré suivant la fig. 6 a donc été réduite dans une mesure considérable. Ceci a été illustré sur la fig. 9» où la partie la plus importante de la résistance 50 R appartient au trajet de courant conduisant & la face de contact A et à la ligne L^. Pour la clart# de la fig. 7* les zones semiconductrices des divers composants, la couche d'oxyde de silicium 32 et les pistes conductrices ainsi que les faces de contact n'y ont pas été représentées. 55 Comme le montre la fig. 8, le transistor a comme zone d'émetteur la zone 33, et somme zones de base la zone 54, tandis que le transistor a comme zone d'émetteur la zone 55' et comme zone de base la zone 54'• Des parties des zones (caissons) superficielles 24' et -26', qui entourent les zones de base 34 et 34', forment les zones de col-40 lecteur de ces transistors et Ty. On sait que la résistance série de 70 33067 13 2064268 collecteur de tout transistor peut être diminuée par l'emploi d'une couche enterrée de type de conduction n, de forte conduction, à la face lis!te entre chaque caisson et le substrat, et par l'emploi d'une zone de contact de type de conduction n qui s1étend à partir de la surface 28 et qui est 5 raccordée & tin collecteur qui appartient & une configuration de pistes conductrices. Ses tensions Ej, s * identifiant â. des signaux d'entrée, sont fournies au circuit par l'intermédiaire d'un conducteur extérieur raccordé & une face de contact agrandie de la piste conductrice raccordée & la zone de base 54 du transistor d'entrée , tandis que des tensions Eq, s'iden-10 tifiant à des signaux de sortie, sont prélevées du circuit par l'intermédiaire d'un conducteur extérieur raccordé à une face de contact agrandie de la piste conductrice qui forme le collecteur du transistor de sortie Ty Les résistances By, et R sont formées par des zones superficielles de type de conduotion p, élaborées dans les zones (caissons) 15 26 et 24 et qui, à travers des ouvertures ménagées dans la couche d'oxyde de silicium 52, sont raccordées & des pistes conductrices interconnectant les résistances et les transistors, de façon que l'on obtient le circuit illustré sur la fig. 5« La fig. 8 est une coupe transversale qui montre la zone superficielle 55 formant la résistance B^. 20 La concentration d'impuretés déterminant le type de conduction, la configuration et les dimensions des différentes zones semi-conductrices sont choisies en fonction des caractéristiques voulues des composants. La couche épitaxiale 22 peut par exemple avoir une résistivité comprise entre 0,1 et 10XL .cm; une valeur favorable est 0,5XL»cm, ce qui 25 correspond & une concentration de donneurs de 1,2 x 10^ atomes par cm8. La conduction des zones isolantes 25 et 27 de type de conduction p est plus fortes à la Burface 28 de la couche 22, la concentration d'accep- 17 18 s teurs peut atteindre 10 ' & 10 atomes par cm . Sur les figures, lesdites concentrations sont indiquées pour cette raison par le signe P+. 50 Le circuit intégré illustré sur les figures 7 et 8 peut être fabriqué par exemple de la façon suivante. On part d'un substrat 25, de type de conduction p, appartenant & une plaque de silicium de type de conduction p, & résistivité de 10 XI.cm. Sur la plaque, on élabore simultanément un grand nombre de circuits intégrés identiques, la plaque ainsi 55 traitée étant ensuite divisée en morceaux pour obtenir des circuits intégrés distincts. La fig. 10 toutefois ne montre qu'un seul corps semiconducteur 21 d'un tel circuit. En ce qui concerne le corps semiconducteur 21 et le substrat 25 de ce circuit, les différents stades de fabrication seront donc pour ce seul circuit et non pas en ce qui concérne la plaque 40 entière. 70 33067 14 2064268 On nettoie et on polit des surfaces opposées du substrat 25, qui appartiennent aux surfaces principales opposées de la plaque. Sur une des surfaces ainsi traitées, on fome par épitaxie la couche 22 en silicium de type de conduction n, jusqu'à une profondeur de 10^u, cette 5 couche étant précipitée par réaction chimique à partir de la phase gazeuse avec une concentration de phosphore de 1,2 x 10^ atomes par cm3. On forme ainsi sur le substrat 25 une couche 22 de type de conduction n, & résistivité de 0,5sfL.em. Sans le cas où l'on désire élaborer & la surface limite 29 quelques couchés enterrées de type de conduction n qui présen-10 tent une forte conduction pour réduire ainsi la résistance série de collecteur des transistors du circuit intégré, par exemple les transistors T.j et Tjj dans les caissons 24* et 26', on peut diffuser looalement de l'arséniée avant de procéder & l'élaboration de la couche 22. La concentration superficielle en arséniepe atteint pu exemple 10^ atomes par cm9. 13 Sur l'en semblé de la surface libre 28 de la couche 22, on élabore une couche relativement mince 32' en oxyde de silicium. D'une manière connue, par la mise en oeuvre de procédés de photolithographie et de décapage, on pratique des ouvertures dans cette couche d'oxyde 52', certaines parties de la surface 28 étant ainsi mises & découvert (voir 20 la fig. 7). Ensuite, les zones isolantes 25 et 27 sont formées par une diffusion de bore agissant fortement en profondeur. Pour ce faire, à travers les ouvertures dans la couche d'oxyde de silicium 32', on établit par diffusion une forte concentration de bore dans une couche superficielle, alors qu'ensuite, & une température plus élevée, le bore est dif-25 fusé plus loin dans la couche 22. Les zones isolantes 25 et 27 ainsi formées, de type de conduction p, s'étendent sur la totalité de l'épaisseur de la couche 22 (voir la fig. 10). La configuration des ouvertures ménagées dans la couche 32* détermine celle des zones isolantes 85 et et est telle que les zones isolantes 25 et 27 ainsi obtenues soient séparées 30 et se trouvaient à une certaine distance l'une de l'autre, comme cela a déjà été décrit ci-dessus. lu lieu de former les zones isolantes 25 et 27 exclusivement par diffusion de bore à partir de la surface libre 28 de la couche 22, le bore peut également être diffusé â partir tant de la surface 35 28 que de la face limite 29. Dans ce cas, on élabore d'abord localement du bore à la surface du substrat 23, la couche 22 étant ensuite formée par épitaxie sur l'ensemble ainsi traité. Ensuite, oh met en place du bore par l'intermédiaire des parties de la surface libre 28 de la couche épi-taxiale 22, situées au-dessus des premières zones dopées au bore, lu cours 40 du traitement thermique subséquent, le bore diffuse dans la couche 22 à 70 33067 15 2064268 partir des surface* opposée* et on obtient les zones isolantes 25 et 27. Â la même température du four de diffusion, un tel procédé permet de raccourcir la durée de diffusion nécessaire pour la formation des zones isolantes, tandis qu*également la largeur desdites zones 25 et 27 peut être 5 petite. L*arséniepe diffuse plus lentement que le bore. Se ce fait, tandis que le bore pénètre à travers la totalité de l'épaisseur de la couche 22, l'épaisseur des oouches enterrées de type de conduction n, formées & partir de la face limite 29, reste relativement petite. 10 Les zones isolantes 25 et 27 de type de conduction p divisent la couche épitaziale 22 de type de conduction m en zones (baissons) superficielles isolées l'une de l'autre, psr exemple les zones 24, 24', 26 et 26' du corps de silicium 21. La fig. 10 est une coupe transversale de certaines parties de la structure ainsi obtenue. Sans 15 lesdites zones, les zones semiconductrices des différents composants sont formées de manière connue par diffusion locale d'impuretés à partir de la surface 28, et cela par la mise en oeuvre d'un procédé de masquage, effectué par exemple & 1 aide de couches d'oxyde de silicium. Les zones semiconductrices de type de coniuction p des 20 résistances (par exemple la zone 35 de la résistance S^) sont formées par diffusion de bore, simultanément avec la formation des zones de base de type de conduction p des transistors n-p-n, par exemple les zones de base 34 et 34' des transistors et Ty. Les zones d'émetteur de type de conduction n des transistors sont formées dans les zones de base par diffu-25 sion de phosphore. Sous la surface 28, les jonctions p-n base-collecteur s'étendent sur une profondeur de 2,5 à 3yu, et les jonctions émetteur-base sur une profondeur d'environ 2yu. Ensuite, on méàagf^des ouvertures dans la couche d'oxyde de silicium 32 sur la surface 28, afin fte mettre & découvert certaines 30 parties des différentes zones semiconductrices, «près quoi une mince couehe d'aluminium est élaborée sur la couche d'oxyde 32 et lesdites parties mises à découvert de la zone de silicium. Far la mise en oeuvre de procédés de photomasquàge, on décape sélectivement la couche d'aluminium, par exemple & l'aide d'hydroxyde de sodium, pour former ainsi les pistes 35 conductrices distinctes raccordées aux différentes zones semiconductrices, interconnectant les composants et présentant des faces de contact agrandies auxquelles peuvent être connectés des conducteurs extérieurs. Se telles pistes conductrices sont par exemple les pistes 30', 31* * faces dé contact A, B. 40 Le corps semiconducteur peut être monté dans une enve 70 33067 16 2064268 loppe habituelle, lee faces de eontaet agrandies pouvant, de Manière connue, Stre connectées à de* fiches de connexion sortant de l'enveloppe. De préférence, les faeee de contact k et B sont raeeordéea à des fiehes de connexion distinctes• 5 La fig. 11 est une vue en plan d'un deuxièae circuit semiconducteur intégré confome à l'invention. Cette vue en plan peraet surtout de se rendre eonpte de la fofae de la zone isolante. Ce circuit comporte une couehe de silioiun 42 munie de zones isolantes distinctes 45, 46 et 47, se trouvant à une certaine distance l'une de l'autre, et â'éten-10 dant sur la totalité de l'épaisseur de la couehe 42. On peut également se rendre coapte que 1'ensemble présente des zones (caissons) isolées 50 à 56 dans la couehe 42 qui est une couehe épitaxiale élaborée sur un substrat 43 de type de conduction p, à forte résistivité. (voir la fig. 12). La majeure partie des caissons 50 à 56 est du type de conduction n, et 15 comportent des zones semiconductrices de divers composants. La zone isolante 45 s'étend vers le bord de la couche 42, pour isoler entre eux les bords de celle-ci et les zones superficielles, et liait* et sépare les zones (naissons) 50 à 54* Le caissons 51 entoure la zone isolant* 47 qui liaite le caisson 56; d* la nias fafon, le caisson 50 entoure la zone iso-20 lante 46 qui Unité le caisson 55* Les zones isolantes 45» 46 et 47 ont de* conducteur* électrique* distinct* aaaurant la liaison avec une source de potentiel (de aas**) B, coaa* cela est illu*tré schéaatiquenent sur la fig. 11. De cette façon, lesdites zones isolante* 45» 46 et 47 peuvent être polarisées quasi indépendaaaent l'une de l'antre» 25 Le* caisson* 55, 50 et 52 coaportent de* zone* d* com posant* appartenant à l'étage d'entrée du circuit, tandis que les caissons 56, 51 et 54 coaportent de* zone* de composant* appartenant à l'étage de sortie du circuit. Des zone* de composant* appartient aux étage* intermédiaire* du circuit sont élaborée* dan* le* caisson* 53* 50 et 51» Le 30 caisson 56 notamment coaporte des zones d'un transistor de sortie, alors que le caisson 55 fait parti* d'un condensateur qui appartient à l'étage d'entrée. L'ensemble du caisson 55 est du type de conduction n et esty outre à la surface, entourée par la zone isolante 46 de type de 35 oonduction p et est, à ladite surface, raeeordée à un conducteur élec* trique constituant une des connexions du condensateur. L'autre connexion du condensateur est le conducteur électrique qui est raccordé à la zone isolante 46. La capaeité du condensateur est déterainée par celle de la ~ jonction p-n entre le caisson 55 de type de conduction n et la sone iso-40 lante 46 de type de conduction p. La zone isolante 46 a la foras d'une 70 33067 n 2064268 paroi, à» type de conduction p, qui à partir du substrat 43 de même type de conduction s'étend jusqu'à la surface de la couche 42, paroi à l'intérieure de laquelle se trouve le caisson 55 de type de conduction n* Une telle conception permet de polariser, indépendam-5 ment l'une de l'autre, les zones isolantes 45» 46 et 47 par l'intermédiaire de connexions distinctes, de sorte que l'on réduit l'importance de la réaction qui, rers l'étage d'entrée - en particulier le condensateur formé en partie par le caisson 55 ~ est causée par le courant capacitif d'étage d'entrée, en particulier le transistor de sortie dans le caisson 10 56. Le circuit intégré illustré sur les figures 11 et 12 fafciifiée fabriqué de la même façon que le circuit intégré illustré sur les figures 5, 7 et 8. Se cette fafon, il est par exemple possible de réduire 15 considérablement la réaction capacitive indésirable de l'étage de sortie ▼ers l'étage d'entrée d'un tel amplificateur vidéo fréquence intermédiaire destiné à un récepteur de télévision. Il existe encore de nombreuses variantes qui ne sortent pas du cadre de l'invention. Sans un circuit intégré tel que celui décrit 20 en référenoe aux figures 11 et 12, la partie appartenant à la zone isolante 45 et séparant entre eux les caissons 50 et 51, peut par exemple être omise, de sorte que ces caissons 50 et 51 constituent une seule zone superficielle 50, 51 qui entoure la zone isolante 47 qui limite le caisson 56, et qui en outre entoure la zone isolante 46 qui limite le caisson 55* 25 Sans ce eas, la zone Isolante 47 est séparée de la zone isolante 46 et de la zone isolante 45 à l'aide de la zone 50, 51* En outre, il n'est pas nécessaire de connecter électriquement la zone Isolante 45 & 1* surface de la couche 42, et dans ce cas, les zones 45 et 47 forment l'une la première zone isolante et l'autre la deuxième zone isolante, zones qui à la-30 dite surface sont raccordées à un premier et à un deuxième conducteurs électriques. Outre dans les caissons, des zones de composants passifs peuvent être élaborées dans les zones isolantes qui entourent les caissons. 35 Suivant une variante importante, le type de conduction des différentes zones semiconductrices et des parties du circuit intégré est opposé à celui mentionné dans les exemples décrits; les zones isolantes smàt alors du type de conduction 9, la majeure partie dés zones superficielles est du type de conduction p, tandis que le substrat est du type 40 de conduction.n. Sans ce cas, les conducteurs électriques, raccordés aux 70 33067 18 2064268 zones isolantes pour polariser en sens inverse les jonctions p-n entre les zones isolantes et les caissons, peuvent dans le circuit être raccordés à un point portant le potentiel stable le plus positif. Les zones isolantes de type de conduction n sont formées par exenple par diffusion de phos-5 phore. Il va de soi qu'il est également possible d'utiliser des matériaux semiconducteurs autres que le silieitus. 70 33067 19 2064268 REVBraiCÀTIOHSi 1. Cireuit intégré compèrtant un corps semiconducteur nuni d'une région seaiconduetrice, en forae de couche, la majeure partie d'une preaière et d'une deuxièae zone superficielle de cette région étant du 5 preaier type de conduction et ces zones étant liaitées par des zones isolantes du type de conduction opposé qui dans ladite région s'étendent à partir d'une surface de àelle-ci et qui coaportant des zones de coaposants du circuit intégré, caractérisé en ce qu'une preaière zone isolante seaiconduetrice liaite la première sone superficielle et une deuxième zone 10 isolante seaiconduetrice la deuxième zone superficielle, ces deux zones isolantes étant séparées et située à une certaine distance l'une de l'autre, alors qu'à ladite surface, un preaier conducteur électrique est raccordé à la preaière zone isolante et un deuxième conducteur électrique à la deuxièae zone is 15 des potentiels adéquats peuvent être appliqués auxdits preaier et deuxième conducteur, électriques pour polariser en sens inverse les jonctions p-n entre les preaière et deuxièae zones ftioàantes et les première et deuxième zones superficielles, et pour isoler électriqueaent l'une de l'autre ces zones superficielles. 20 2. Circuit intégré selon la revendication 1, caractérisé en ce que lesdits preaier et deuxièae conducteurs électriques sont indépendants l'un de l'autre. 3. Circuit intégré selon la revendication 2, caractérisé en ce que la preaière zone superficielle coaporte des zones seaiconduc- 25 triees de coaposants appartenant à l'entrée du circuit, et la deuxième zone superficielle des zones Beaiconductriees de coaposants appartenant à la sortie du circuit. 4. Circuit intégré selon l'une des revendications 1 à 3* caractérisé en ce que la région seaiconduetrice en forae de couche est une 30 couehe épitaxiale située sur un substrat seaiconducteur de type de conduction opposé, alors que les preaière et deuxièae zones isolantes et au aoins la preaière zone superficielle s'étendent sur la totalité de l'épaisseur de la couche épitaxiale à partir de ladite surfaee jusqu'à la face liaite entre la couehe épitaxiale et le substrat. 55 5. Circuit intégré selon la revendication 4» caractérisé en ce que la résiitivité du substrat seaiconducteur est au aoins égale à caractérisé en ce que la deuxièae zone superficielle s'étend sur la tota-40 lité de l'épaisseur de la région en forae de couehe et coaporte les zones 10 iX.ea. 6. Cireuit intégré selon l'une des revendications 1 à 5* 70 33067 20 2064268 d'émetteur, de base et de collecteur d'un transistor, qui à ladite surface sont raccordées à l'émetteur, à la base et au collecteur du transistor. caractérisé en ce que l'ensemble de la deuxième sone superficielle est 5 du preaier type de conduction, alors que, outre 1 ladite surface, ladite zone est entourée entièrement par la deuxièae zone isolante du type de conduction opposé, est raccordée à au aoins un conducteur électrique et forae au aoins une partie d'un coaposant passif du circuit intégré. 8. Cireuit intégré selon l'une des revendications 1 à 7* 10 caractérisé en es que la deuxièae zone superficielle affecte à ladite surface la forae d'un caisson seaiconducteur qui est~liaité par la deuxièae zone isolante qui a la forae d'une figure feraée, alors que la preaière zone superficielle entoure la deuxièae zone isolante et sépare l'une de l'autre les premiTre et deuxièae zones isolantes. 15 9. Circuit intégré selon l'une des revendications 1 à 8, caractérisé en ce .que la preaière zone isolante est située dans le voisinage du bord de la région en forae de couehe. 10. Cireuit intégré selon l'une des revendications 1 à 9* caractérisé en ce que la preaière zone superficielle entoure à ladite sur-20 face une troisièae zone isolante de type de conduction opposé, cette zone liaitant une troiiièae zone superficielle tont au aoins la aajeure partie est du preaier type de conduction, cette troisièae zone isolante étant séparée et située à une certaine distance des preaière et de deuxièae zones isolantes. 25 11. Circuit intégré selon l'une des revendications 1 à 10, caractérisé en oe que la deuxièae zone isolante affecte à ladite surface la forae d'une figure feraée qui liaite la deuxièae et autres £ones superficielles qu'elle sépare aussi l'une de l'autre. 12. Circuit intégré selon l'une des revendications 1 à 11, 50 caractérisé en ce que la preaière zone isolante affecte la forae d'une figure feraée qui liaite les preaière et autres zones superficielles qu'elle sépare aussi l'une de l'autre. 13. Circuit intégré selon l'une des revendications 1 à 12, caractérisé en ce quéil coaporte un amplificateur haute fréquence à 35 plusieurs étages. 14* Circuit intégré selon l'une des revendications 1 & 13, caractérisé en ce que le corps seaiconducteur est placé dans une enveloppe, lesdits preaier et deuxièae conducteurs électriques étant connectés à des fiches de connexion distinctes sortant de l'enveloppe. 40 15. Dispositif coaportant un circuit intégré selon l'une 7. Circuit intégré selon l'une des revendications 1 à 5, BAD ORIG'.îHÂL 70 33367 21 2064268 des revendications 1 à 14* caractérisé en ce que le dispositif coaporte des aoyens pour appliquer des potentiels adéquats auzdits preaier et deuxièae conducteurs électriques, pour polariser en sens inverse les jonctions p-n entre les zones superficielles et les zones isolantes. 5 16, Dispositif selon la revendication 15» caractérisé en ce 4ue des dispositifs de aasse sont appliqués auxdits preaier et deuxièae conducteurs électriques. 17. Dispositif selon les revendications 15 ou 16, caracté risé en ce que les preaier et deuxièae conducteurs électriques sont con-10 nectés séparéaent à une source de potentiel.