Brevet FR2060045A1 — publié le 19710611

la présente invention est relative aux circuits électriques - et ']blus particulièrement aux circuits de déclenchement à fenêtre. les circuits de déclenchement à fenêtre sont utilisés pour contrôler des signaux de polarités positive et négative et de tels 5 circuits jusqu'à présent nécessitaient un détecteur de niveau différent pour contrôler les signaux de chaque polarité. Pour obtenir des niveaux de déclenchement identiques pour les deux polarités il était nécessaire de réaliser des réglages de précision sur les deux détecteurs de niveau. 10 les détecteurs de niveau ont une tendance à l'instabilité lorsque le signal contrôlé est sensiblement égal au niveau de déclenchement. Divers types de circuits à retard et d'atténuation ont été utilisés pour diminuer l'acuité du problème ; cependant les circuits qui en résultent sont complexes et de réglage délicat. On rencontre 15 un problème analogue dans les circuits comparateurs dans lesquels le signal différence peut être de 'l'une ou de l'autre polarités. la présente invention permet d'éviter ces inconvénients. Suivant l'invention le circuit de déclenchement à fenêtre prévu pour contrôler un signal d'entrée et fournir une signalisation 20 lorsque l'amplitude du signal dépasse un niveau de déclenchement est caractérisé en ce qu'il comprend : un amplificateur de valeur absolue répondant au signal d'entrée de façon à fournir un signal de sortie unipolaire ayant une amplitude correspondant à celle du signal d'entrée ; un détecteur de niveau connecté à la sortie de l'amplificateur 25 de valeur absolue par une première entrée et connecté par une seconde entrée à un générateur de signal de référence, ce signal de référence correspondant au niveau de déclenchement, le détecteur de niveau ayant une sortie fournissant une signalisation lorsque l'amplitude du signal unipolaire dépasse l'amplitude du signal de référence. 30 Suivant une caractéristique de l'invention le niveau., de dé clenchement est contrôlé par une seule résistance qui établit le niveau du signal de référence. Par conséquent les niveaux de déclenchement positif et négatif du circuit de déclenchement à fenêtre sont identiques et réglés par la valeur d'une seule résistance. 35 Suivant une autre caractéristique de l'invention une quan tité déterminée d'hystérésis est fournie en accroissant ou en diminuant le niveau de déclenchement suivant le sens du signal de sortie sur le détecteur de niveau en ramenant à l'entrée recevant le signal de référence à l'aide d'un circuit de réaction contenant une partie du 40 signal à la sortie du détecteur. Le pourcentage d'hystérésis ou la 70 2550? 2 2060045 variation du niveau de déclenchement peut être réglé en modifiant .la valeur de la résistance incorporée dans le circuit de réac-- tion. D'autres caractéristiques ressortiront de la description qui 5 va suivre et qui n'est donnée qu'à titre.d'exemple. A cet effet on se reportera aux dessins joints dans- lesquels : - la figure 1 est une représentation schématique d'un moniteur de déclenchement à fenêtre suivant la présente invention ; et, . - la figure 2 est une représentation schématique d'un circuit 10 comparateur suivant la présente invention. le circuit de. la figure 1 permet de contrôler un signal E-^ qui peut devenir positif et négatif et de.fournir un signal de sortie Eq qui change de polarité lorsque la valeur absolue du signal E^ dépasse' un niveau de déclenchement, le signal Eq-est à un niveau posi-15 tif prédéterminé lorsque le signal E-^ est en-dessous du niveau de déclenchement. Lorsque le signal E1 dépasse le niveau de déclenchement dans le sens positif ou négatif, le signal Eq passe à un niveau négatif prédéterminé pour fournir une alarme. Un amplificateur de valeur absolue 1 a une entrée 3 pour re-20 cevoir le signal E-^ et une sortie 5 fournissant un signal de sortie unipolaire positif correspondant à la valeur absolue du signal E-^. Une résistance 7 est connectée entre les extrémités 3 et 5 pour passer une partie du signal d'entrée à l'extrémité 5• Une résistance 9 relie l'entrée 3 à une entrée inverseuse d'un amplificateur opéra-25 tionnel 11 à gain élevé ayant par ailleurs une entrée non inverseuse qui est à la masse en 13 par l'intermédiaire d'une résistance 15. L'amplificateur.11 est organisé pour fonctionner en redresseur opérationnel et il a deux chemins de contre-réaction reliés en parallèle entre sa sortie et son entrée inverseuse. Un des chemins incorpore 30 une diode 17 dont la cathode est reliée "à la sortie de l'amplificateur et qui fournit une réaction lorsque le signal d'entrée est positif. L'autre chemin incorpore la connexion en série d'une résistance 19 et d'une diode 21 dont l'anode est connectée à la sortie de l'amplificateur et qui fournit une réaction lorsque le signal d'en-35 trée est négatif. Une résistance 23 connecte le point commun à la diode 21 et à la résistance 19 à l'extrémité 5. L'amplificateur 11 reçoit le signal E^ par l'intermédiaire de la résistance 9 et fournit un signal inversé sur sa sortie. Pour des signaux d'entrée positifs, la sortie de l'amplificateur 11 est négative et le chemin de 40 contre-réaction incorporant la diode 17 amène l'amplificateur 11 70 25507 3 2060045 à avoir un gain essentiellement nul. la diode 21 empêche tout signal de sortie négatif d'apparaître au point 5. Pour des signaux d'entrée négatifs, une réaction apparaît par l'intermédiaire de la diode 21 et de la résistance 19 et le gain de l'amplificateur 11 est égal à 5 B./19/Rg dans lequel R-^g et Rg sont les valeurs respectives des résistances 19 et 9. Une partie du signal de sortie positif est fournie au point 5 par la diode 21 et la résistance 23. la borne 5 est un point de sommation pour la partie du signal qui est passée par la résistance 7 et la partie du signal- à la sortie de l'amplificateur 10 11 qui est passée par la résistance 23. Le gain de l'amplificateur 11 est réglé de façon telle que le signal E2 soit toujours unipolaire et à un niveau positif correspondant au niveau du signal E-^. Il est essentiel que le gain de l'amplificateur de valeur absolue 1 soit égal pour les signaux d'entrée positif et négatif. 15 Pour les signaux d'entrée positifs le gain de l'amplifica teur de valeur absolue 1 est déterminé par l'atténuation d'un réseau de résistances en série formé des résistances 7?23 et 19 connectées entre l'entrée 3 et l'entrée inverseuse de l'amplificateur 11 qui est à un niveau de signal zéro ou à une masse virtuelle. Pour les 20 signaux d'entrée positifs, l'amplificateur 11 est essentiellement hors circuit parceque la diode 21 est polarisée dans le sens non passant et isole la sortie de l'amplificateur 11 de la borne 5- Par conséquent le gain de lramplificateur de valeur absolue 1 pour les signaux d'entrée positifs est égal à : 25 ^ = =2_= S19 + B2, (1) E*l Rj + R^ R£j dans lequel R„, R-,n et R„, sont les valeurs des résistances 7,19 et ( _Ly dy 23. . . . - 30 gain de l'amplificateur de valeur absolue 1 lorsque le signal d'entrée est négatif dépend du gain de l'amplificateur 11 et de l'atténuation d'un réseau de résistances formé des résistances 7 et 23. Le niveau du signal à la sortie de l'amplificateur 11 est déterminé par les résistances 9 et 19 et la portion du signai de sor-35 tie qui apparaît à la borne 5 est égale à : R (R1Q) 7 • E R7+ R25 (Rg) 1 40 D'autre part, la partie du signal E-^ qui est reçue à la borne au travers de la résistance 7 est égale à : 70 25507 4 2060045 — • El (î) 23 + 7 Ces deux portions de signal sont additionnées à la borne 5 5 pour fournir le signal E2- Le gain de l'amplificateur de valeur absoluè 1 pour des signaux d'entrée négatifs est par conséquent égal à : E0 Rnn Rr, R. 10 G-,. = 2 = *19 . *7 - - *23 (4) n Ej Rj + B-23 ^7 + ®-23 20 Les résistances 7j9>3-9 et 23 sont choisies de façon à rendre égales les valeurs du gain dans les équations (1) et (4) ; par conséquent l'amplificateur 1 a un gain égal pour les signaux d'entrée positifs et négatifs. Un amplificateur opérationnel 25 a son entrée inverseuse 15 reliée à la borne 5 et sa sortie reliée à une borne 31• Un signal en courant continu Y est appliqué à une borne 27 qui est reliée par l'intermédiaire d'une résistance 29 à l'entrée non inverseuse de l'amplificateur 25 pour y appliquer un signal de référence V-^ en courant continu. La borne 31 est reliée à l'entrée non inverseuse de l'amplificateur 25 par l'intermédiaire de résistances de réaction 33 et 35 connectées en série. Le point commun aux résistances 33 et 35 est mis à la masse en 13 par l'intermédiaire d'une résistance 37.Lorsque le signal est inférieur au signal de référence l'amplificateur 25 se sature dans le sens positif et le signal Eq est à un niveau 25 positif. Lorsque le signal E'2 est supérieur au signal l'amplificateur se sature négativement amenant le signal Eq à un niveau négatif. Pour avoir une précision de fonctionnement optimum il est souhaitable que les signaux E2 et Y-^ soient dérivés de sources ayant 3° le même niveau d'impédance. Pour des signaux E-^positifs l'impédance de la source du signal E2 est : R = 7 •( R23+ R19) (5) Rrj + R-j^g + R2^ Pour des signaux E-j^ négatifs, l'impédance de lasource du 35 signal E2 est : R = S? " Eg; (6) pu R rj + ^23 70 25507 5 2060045 l'impédance moyenne de la source est : R + R ■R _ PP pn Kpav (7) 2 la résistance 33 est sélectionnée de façon à avoir une valeur 5 très supérieure à la résistance 37 et les résistances 29 et 35 sont sélectionnées de façon que la somme de leurs valeurs soit très supérieure a 3a. valeur de la résistance 37. l'impédance de la source du signal est rendue égale à l'impédance moyenne de la source du signal Ep comme suit : 10 E - ^9 • (E35 + s37) (8) PaV p _|_ p p 29 35 37 équation dans laquelle B^g, R-^ et R^ sont les valeurs des résistances respectives 29,35 et 37. Par conséquent les résistances 29, 35 15 et 37 ont des valeurs choisies en accord avec l'équation (8). le circuit a un niveau de déclenchement qui est déterminé comme suit : R + R T.L. = V. 21 • 1 (9) R29^~ R3ÏJ R37 ^ 20 le niveau de déclenchement est facilement réglé dans une lar ge "bande en agissant sur la vâeur de la résistance 29. Ce réglage peut provoquer un léger déséquilibre d'impédance que l'amplificateur 25 supporte aisément. les résistances 33>35 et 37 constituent un chemin de réac-25 tion pour.une partie du signal Eq qui soit s'ajoute, soit se retranche du signal de référence E^ suivant la polarité du signal Eq. lorsque le signal E^ est inférieur au niveau de déclenchement, le signal Eq est positif ce qui amène un accroissement du niveau de déclenchement, par conséquent le signal E.^ doit en fait dépasser le niveau 30 de déclenchement de cet accroissement avant que le signal Eq bascule à une valeur négative, lorsque le signal. Eq est négatif, le niveau de déclenchement est réduit d'une certaine quantité et le signal E^ doit diminuer d'une quantité correspondante avant que le signal Eq soit restauré à son niveau positif. Par conséquent la restitution par 35 réaction d'une partie du signal EQ évite l'instabilité de l'amplificateur 25 lorsque le signal E^ est sensiblement égal au niveau de déclenchement, le décalage du niveau de déclenchement par accroissement fournit une quantité d'hystérésis variable qui peut être amenée au pourcentage désiré du niveau de déclenchement par variation 40 de la résistance 33. I 70 25507 6 2060045 l'équation suivante : R^rj 100 (10) h =(2 |E01 - 2) . ZL • u E__ G. (T.L. ) • 37 33 5 La figure 2 représente un comparateur à fenêtre de déclen chement qui est une modification du circuit de la figure 1. Les mêmes références numériques désignent les mêmes éléments sur les figures 1 et 2. Le circuit représenté à la figure 2 est le même que celui de la figure 1 excepté que l'amplificateur de valeur absolue 1 com-i o porte en plus la connexion en série de résistances 39 et 41 qui sont disposées en parallèle sur les résistances 7 et 9 et un inverseur 45» La résistance 41 est choisie pour avoir une résistance égale à la résistance 7 et la résistance ^ et la-résistance 39 est choisie pour avoir une résistance égale à la résistance 9; L'inverseur 45 a une 15 entrée reliée à une boïne 43 pour recevoir un signal d'entrée E^ et une sortie reliée au point commun aux résistances 39 e"t 41 . La borne d'entrée 3 reçoit un signal d'entrée E_ qui normalement a la même cl polarité que le signal E^. Il est essentiel que les' signaux qui sont appliqués respectivement au point commun aux résistances 7 et 9 20 d'une part, au point commun aux résistances 39 et 41 d'autre part soient de polarité opposée. Par conséquent l'inverseur 45 inverse le signal E^ de façon qu'il soit de polarité opposée à celle du signal Eo. Si les signaux Eo et E, sont normalement de polarités oppo- cl cl D sées, l'inverseur 45 peut être éliminé du circuit. 25 Les paires de résistances 7,9 et 39, 41 additionnait le si gnal E, inversé et le signal E et fournissent des signaux différen- D cl ces respectivement à l'entrée inverseuse de l'amplificateur 11 et à l'extrémité 5- L'amplificateur de valeur absolue 1 fournit un signal unipolaire E2 à l'extrémité 5 qui correspond à la différence 30 entre les niveaux des signaux Ea et E^. Le signal. EQ est à un niveau positif et bascule à son niveau négatif lorsque la différence entre les niveaux des signaux E„ et E, dépasse le niveau de déclenchement. cl D Le niveau de déclenchement et 1'hystérésis sont réglés de la même manière que pour le circuit illustré à la figure 1. 35 Le gain de l'amplificateur de valeur absolue doit être égal pour les signaux différences positifs et négatifs. Le gain pour les signaux positifs est : . * *19 (n) p IL* + 2R0 + 2R il 3 19 40 Le gain pour les signaux négatifs est 70 25507 7 2060045 U = ^19 _ a7 _ E23 (12) Rg 2R23 + E7 2R23 + R7 les valeurs des résistances .7,9,19 et 23 sont choisie» de fa-5 çon à satisfaire les équations 11 et 12 et à rendre égaux les gains pour les signaux des deux polarités. L'impédance de sortie moyenne de l'amplificateur de valeur absolue est égale à : R^. (1^23 + ®ig^ + R _ R^ + 2Rg^+ 2R-|q Rj + 2R23 ^3) 10 2 Les valeurs des résistances 29,35 et 37 sont choisies de façon que les équations 8 ebl3 soient égales et que les impédances des sources des signaux et soient aussi égales. 15 L'inverseur 45 peut être éliminé si les signaux E et E, sont Cl D normale, ent de polarités opposées. Bien entendu l'invention n'est nullement limitée aux modes de réalisation représentés et décrits qui ne l'ont été qu'à titre d'exemples. Il appartiendrait au technicien d'y apporter de nombreu-20 ses modifications sans pour autant sortir du cadre de. la présente invention. 70 25507 8 2060045 - BKgEHDIOATIOBS 1) Circuit de déclenchement à fenêtre pour contrôler un signal drentrée et fournir une. signalisation lorsque l'amplitude du signal d'entrée dépasse un niveau de déclenchement prédéterminé, caractérisé en ce qu'il comprend : un amplificateur de valeur absolue répon- 5 dant au signal d'entrée de façon à fournir un signal de sortie unipolaire ayant une amplitude correspondant à celle du signal-d'entrée ; un détecteur de niveau connecté à la sortie de l'amplificateur de valeur absolue par une première entrée et connecté par une seconde entrée à un générateur de signal de référence, ce signal de référence 10 correspondant au niveau de déclenchement, le détecteur de niveau ayant une sortie fournissant une signalisation lorsque l'amplitude du signal unipolaire dépasse l'amplitude du signal de référence. 2) Circuit suivant la revendication 1, caractérisé en ce que l'amplificateur de valeur absolue comprend : un réseau de résistances 15 permettant de passer une partie du signal d'entrée ; un redresseur opérationnel répondant seulement aux signaux d'entrée de polarité déterminée, et un réseau additionneur relié au réseau de résistances et au redresseur opérationnel pour additionner les signaux qui en proviennent et fournir un signal de polarité opposée ayant une ampli-20 tude correspondant à l'amplitude du signal d'entrée. 3) Circuit suivant la revendication 2, caractérisé en ce que le redresseur opérationnel comporte un amplificateur opérationnel ayant : une entrée non inverseuse à la masse au travers d'une résistance ; une entrée inverseuse ; une première voie de contre-réaction 25 disposée entre la sortie et l'entrée inverseuse.et comprenant une diode ayant sa cathode reliée à la sortie de l'amplificateur et une seconde voie de contre-réaction disposée entre la sortie et l'entrée inverseuse et comportant la connexion en série d'une résistance et d'une diode ayant son anode reliée à la sortie de l'amplificateur, 30 le point commun à la résistance et à la diode étant connecté par l'intermédiaire d'une résistance à la sortie de l'amplificateur de valeur absolue. 4) Circuit suivant les revendications 1 à 3, caractérisé en ce que le signal d'entrée est appliqué à l'entrée inverseuse de l'am-35 plificateur opérationnel par l'intermédiaire d'une résistance d'entrée et en ce que le réseau de résistances est connecté entre l'entrée de la résistance d'entrée et la sortie du réseau additionneur. 5) Circuit suivant les revendications 1 à 3, dans lequel le 70 25507 9 2060045 signal d'entrée est égal à la différence entre deux signaux, caractérisé en ce que ces deux signaux sont appliqués en parallèle à l'entrée inverseuse de l'amplificateur opérationnel par l'intermédiaire respectivement d'une première résistance et d'une seconde résistance 5 et en ce que le réseau de résistances comporte deux branches en parallèle reliées respectivement à l'entrée de la première résistance et de la seconde résistance et à la sortie du réseau additionneur. 6) Circuit suivant la revendication 5? caractérisé en ce que l'un des signaux d'entrée est appliqué à l'aitrée inverseuse de 10 l'amplificateur opérationnel par l'intermédiaire d'un inverseur relié en série avec la seconde résistance. 7) Circuit suivant la revendication 1, caractérisé en ce que le signal d'aatrée. est soit un signal continu soit un signal alternatif. 15 8) Circuit suivant la revendication 1, caractérisé en ce que le détecteur de niveau est un amplificateur opérationnel ayant son entrée inverseuse reliée à la sortie de l'amplificateur de valeur absolue et son entrée non inverseuse reliée au générateur de signal de référence par l'intermédiaire d'une résistance réglable. 20 9) Circuit suivant la revendication 8, caractérisé en ce que la sortie du détecteur de niveau.est reliée à son entrée non inverseuse par l'intermédiaire d'une voie de réaction incorporant une résistance réglable pour modifier 1'hystérésis. 10) Circuit suivant la revendication 9,caractérisé en ce 25 que la sortie du détecteur de niveau est à la masse par l'intermédiaire d'un diviseur de tension incorporant la résistance réglable.