Brevet FR2065761A1 — publié le 19710806

i 2065761 L'invention concerne un dispositif à mémoire pour la mémorisation de groupes d'informations, dont les bits peuvent être extraits successivement, et notamment individuellement, aux instants voulus, au moyen d'impulsions de lecture, après application 5 d'une adresse affectée aux groupes d'informations. Des dispositifs a mémoire de ce genre sont en particulier nécessaires comme mémoires d'appel dans les centraux télécommandés. On connaît déjà des registres à décalage au moyen desquels des informations peuvent être mémorisées et lues en cas de 10 besoin au moyen d'impulsions de lecture. Par ailleurs, on connaît déjà des registres statiques, c'est-à-dire à décalage, avec lesquels l'information est conservée, même en l'absence d'impulsions d'horloge, ces registres fonctionnant comme des mémoires à circulation. Si un grand nombre de groupes d'informations doivent être 15 mémorisés au moyen de registres à décalage de ce genre, on peut présenter chaque groupe dans un registre à décalage particulier dont la capacité de mémorisation correspond à la longueur du groupe. Dans ce cas, on obtient l'information d'un groupe sans difficulté par interrogation du registre à décalage correspondant. Mais cela 20 a pour inconvénient que, pour chaque groupe d'informations, il est nécessaire de prévoir, en plus du registre à décalage, un circuit particulier d'entrée et de sortie. Si, pour éliminer cet inconvénient, on veut connecter en chaîne les registres à décalage individuels pour former un anneau 25 et munir la mémoire à circulation ainsi obtenue d'un unique circuit d'entrée et de sortie, il apparaît toutefois des difficultés, dans le cas notamment où plusieurs groupes d'informations doivent être mémorisés et où ces groupes doivent être lus à la demande, indépendamment les uns des autres. 30 Le but de l'invention est donc de fournir un dispositif à mémoire composé d'au moins un registre à décalage, qui permette de lire successivement les bits de l'un quelconque, choisi à volonté, parmi plusieurs groupes d'informations mémorisés en commun. Conformément à l'invention, le système de mémoire qui 35 résout ce problème est caractérisé par le fait qu'il contient un ou plusieurs registres à décalage montés en chaîne pour constituer un anneau, et que le contenu de la mémoire à circulation constituée par l'anneau est subdivisé en groupes d'information de dimensions égales et que l'impulsion d'avancement pas a pas de la mémoire est 40 appliquée, non seulement aux registres à décalage, mais aussi à un 70 38498 2 2065761 dispositif compteur qui est avancé d'un pas après n impulsions d'avancement pas a pas de la mémoire, n étant le nombre des bits par groupe d'informations, les groupes d'informations étant localisables au moyen de la position de ce dispositif compteur. Ces 5 dispositions permettent d'obtenir cet avantage que des groupes d'informations mémorisés dans un sytème de mémoire de structure particulièrement simple peuvent être retrouvés de manière sûre sans opérations compliquées et être lus pas a pas. Selon une autre caractéristique de l'invention, le dis-J-0 positif à mémoire est réalisé de façon que les impulsions d'avancement pas à pas de la mémoire, appliquées à la mémoire à circulation et au dispositif compteur, puissent être bloquées, au moyen d'un comparateur, en cas de coïncidence entre la position du dispositif compteur et l'adresse appliquée. Dans ces conditions, il 15 s'est révélé opportun de diriger vers la mémoire a circulation et le dispositif compteur des impulsions de lecture appliquées à une autre entrée d'horloge, par l'intermédiaire d'un circuit de porte qui transmet les signaux en cas de blocage des impulsions d'avancement pas à oas. Avec une telle forme de réali-20 sation du dispositif à-mémoire, les bits des groupes d'informations peuvent être lus de la manière voulue et la circulation nécessaire à la recherche de l'information voulue peut être effectuée indépendamment de cette lecture. Par ailleurs, il peut être opportun que le dispositif 25 compteur soit formé par un circuit démultiplicateur du nombre d'impulsions présentant le rapport de division n:l et par un étage compteur binaire connecté à la suite. Selon une autre caractéristique de l'invention, il est intercalé, entre la sortie et l'entrée de la mémoire à circulation, 30 un circuit de porte à commande binaire qui, lors de l'application de l'un des potentiels de commande, établit la jonction entre l'entrée et la sortie et, en cas d'application de l'autre potentiel de commande, -relie une source d'écriture à l'entrée de la mémoire à circulation. 35 - L'invention va être expliquée plus particulièrement à l'aide d'un exemple de réalisation représenté au dessin annexé. Le dessin représente un montage pour la mémorisation de groupes d'informationsselon l'invention. Les registres à décalage statiques Sri à Srm, qui sont de préférence réalisés sous 40 forme de registres à décalage statiques à MOS dotés d'une grande 70 38498 3 2065761 10 15 capacité de mémoire, sont connectés en chaîne. La sortie du dernier registre à décalage Srm dans le montage en chaîne est connectée, avec interposition du circuit de porte composé des portes 11 à 13, à l'entrée du premier registre à décalage Sri, c'est-à-dire que les registres à décalage Sri à Srm sont réunis en un anneau, ou en une mémoire statique à circulation. Dans le circuit de porte, l'une des deux portes ET, 11 et 12, est montée en amont de chaque entrée de la porte OU, 13, dont la sortie est connectée à l'entrée du registre à décalage Sri. L'une des entrées de la porte ET, 12, est connectée à la sortie du registre à décalage Srm, constituant en même temps la sortie 2 de la mémoire à -circulation. L'autre entrée de la porte ET 12 est une entrée à négation et est connectée à la fois à l'entrée de commande 3 et à l'une des entrées de la porte ET 11. L'autre entrée de la porte ET 11 constitue l'entrée 1 de la mémoire à circulation. Dans l'exemple de réalisation représenté, la jonction du registre à décalage Srm au registre à décalage Sri sert de sortie. Toutefois, n'importe laquelle des jonctions entre deux registres à décalage pourrait servir de sortie. 2q Tous les registres à décalage Sri à Srm sont connectés à la ligne d'horloge t, à laquelle peuvent être appliquées des impulsions d'avancement pas-à-pas. Par l'intermédiaire du circuit logique constitué par les portes 14 à 16, ou bien les impulsions d'avancement pas à pas émises par le générateur de base de temps 25 4, ou bien les impulsions de lecture appliquées à l'entrée de lecture 8 peuvent parvenir sur la ligne d'horloge t. A cette fin, dans le circuit logique, les sorties des portes ET 14 et 15 sont connectées respectivement aux entrées du circuit OU 16 monté en amont de la ligne d'horloge t. En ce qui concerne la porte ET 14, l'une 30 de ses entrées est reliée à la sortie du générateur de base de tenps 4 et une entrée négativée est reliée à la sortie du comparateur 6. En ce qui concerne la porte ET 15, l'une de ses entrées est reliée à l'entrée de lecture 8 et l'autre entrée, sans négation, à la sortie du comparateur 6. 35 La ligne d'horloge t est par ailleurs reliée au circuit 5 de démultiplication du nombre d'impulsions, à la sortie duquel est connecté le compteur 7. De la sorte, le dispositif de comptage, constitué par le circuit 5 de démultiplication du nombre d'impulsions et par le compteur 7, fonctionne en même temps que la mémoire à circulation. Dans le comparateur 6, la position du comp 70 38498 4 2065761 teur 7 est comparée avec l'adresse du groupe d'information voulu, appliquée à l'entrée 9 et, en cas de coïncidence, un potentiel de commande bloquant la porte ET 14 est délivré. La figure représente m registres à décalage statiques 5 Sri à Sri qui sont formés de préférence par des registres à décalage à MOS et sont réunis en une mémoire à circulation. L'information mémorisée circule lorsque la sortie du registre à décalage Srm est reliée par les portes 12 et 13 à l'entrée du registre à décalage Sri. Tel est le cas lorsque la porte 12 est ouverte par 10 un "O" à l'entrée de commande 3 en vue du transfert. Par contre, en présence d'un "1" à l'entrée de commande 3, l'information qui se trouve à l'entrée de la porte 11, c'est-à-dire à l'entrée de la mémoire à circulation, est transmise par la porte 13 dans le registre à décalage Sri. La séquence d'impulsions d'avance pas à 15 pas sur la ligne d'horloge t est subdivisée par le diviseur 5 dans le rapport n:l et est dirigée vers le compteur 7, réalisé de préférence sous forme de compteur binaire. Le compteur 7 est avancé d'une position lorsqu'un groupe de n bits est passé au niveau de la sortie 2. De ce fait, le compteur partage le contenu de la mé-20 moire en groupes de n bits chacun, c'est-à-dire en groupes de bits -de même longueur. Le nombre des bits dans la mémoire est divisible par" n sans reste, de sorte qu'à chaque position du compteur il comprend toujours un seul groupe. Aux n bits qui défilent devant la sortie de la mémoire pendant une position du compteur, 25 la position du compteur qui se présente alors est affectée comme adresse. Si l'on veut donc avoir un groupe .déterminé à la sortie, la mémoire à circulation et, après chaque nien5e impulsion, les compteuis sont avancés pas à pas jusqu'à ce que l'adresse, de préférence en code binaire, de ce groupe d'informations se trouve 30 dans le compteur. Cela est obtenu, en comparant l'état du compteur avec l'adresse voulue au moyen du comparateur V. En cas d'identité -1 le comparateur 6 bloque, par la porte 14, l'application, sur la ligne d'horloge t, d'impulsions provenant du générateur de base de temps 4. A la sortie 2 est désormais présent le premier bit du 35 groupe voulu. Les autres bits sont dirigés successivement vers la sortie 2 par des impulsions de lecture qui parviennent à la ligne d'horloge t par les portes 15 et 16, c'est-à-dire qu'ils sont lus individuellement. Après que le premier bit du groupe voulu est parvenu à 40 la sortie, il est possible, à un instant désiré, de lire succès- 70 38498 5 2065761 sivement et pas à pas tous les bits du groupe recherché ou de lire chaque bit du groupe individuellement, à un instant donné ou à la demande. La lecture à la demande de bits individuels peut être particulièrement appropriée lorsque la mémoire à circulation est réalisée sous forme de mémoire d'appel. Le temps nécessaire pour avoir une information déterminée à la sortie dépend de la fréquence du générateur de synchronisation 4 et peut être abrégé par élévation de cette fréquence. 70 38498 6 2065761 REVENDICATIONS 1. Dispositif à mémoire pour la mémorisation de groupes d'informations, dont les bits peuvent être extraits successivement, et notamment individuellement, aux instants voulus, après applica-5 tion d'une adresse affectée aux groupes d'informations, au moyen d'impulsions de lecture, caractérisé par le fait qu'il contient un ou plusieurs registres à décalage montés en chaîne pour constituer un anneau, et que le contenu de la mémoire à circulation "formée par l'anneau est subdivisé en groupes d'informations de dimen-10 sions égales et que l'impulsion d'avancement pas a pas de la mémoire est appliquée, non seulement aux registres à décalage, mais aussi a un dispositif compteur qui est avancé d'un pas après n impulsions d'avance pas à pas de la mémoire, n étant le nombre de bits par groupe d'information, les groupes d'information étant 15 localisables au moyen de la position de ce dispositif compteur. 2. Dispositif à mémoire selon la revendication 1, caractérisé par le fait qu'il est réalisé de façon que les impulsions d'avancement pas à pas de la mémoire, appliquées à la mémoire à circulation et au dispositif compteur, puissent être bloquées, au 20 moyen d'un comparateur .(6), en cas de coïncidence entre la position du dispositif compteur et l'adresse appliquée. .3. Dispositif à mémoire selon la revendication 2, caractérisé par le fait que des impulsions de lecture peuvent être dirigées vers la mémoire à circulation et le dispositif compteur, ces 25 impulsions étant appliquées à une autre entrée d'horloge par l'intermédiaire d'un circuit de porte qui transmet les signaux en cas de blocage des impulsions d'avancement pas à pas. 4. Dispositif à mémoire selon l'une des revendications 1, 2 ou 3, caractérisé par le fait que le dispositif compteur est 30 formé par un circuit démultiplicateur du nombre d'impulsions (5) ayant un rapport de division n:X et par un étage compteur binaire (7) connecté à la suite. 5. Dispositif à mémoire selon l'une des revendications 1, 2, 3 ou 4, caractérisé par le fait qu'il est intercalé, entre 35 -la sortie et l'entrée de la mémoire à circulation, un circuit de porte à commande binaire qui, lors de l'application de l'un des potentiels de commande, établit la liaison entre l'entrée et la sortie et, en cas d'application de l'àutre potentiel de commande, relie une source d'écriture à l'entrée de la mémoire à circulation.