Brevet FR2091952A1 — publié le 19710121

La présente invention concerne un système de réduc-- tion de la redondance et un dispositif propre à être utilisé dans un tel système. Dans les systèmes de réduction de la redondance, un 5 signal d'entrée est échantillonné à vitesse constante et les échantillons sont alors sélectionnés afin d'être transmis sur base d'une comparaison de.chaque échantillon avec un échantillon emmagasiné antérieurement ou signal de référence. Les systèmes de réduction de la redondance fonctionnent particulièrement bien 10 avec des signaux d'entrée ayant une redondance élevée entre intervalles d'échantillonnage adjacents. Chaque nouvel échantillon est comparé avec un échantillon emmagasiné antérieurement ayant le même emplacement temporel dans l'intervalle d'une séquencé, et le nouvel échantillon est sélectionné pour être transmis s'il re-15 présente une variation significative d'amplitude pour cet intervalle de temps dans la séquence. Une mémoire de synchronisation contenant les applitudes représentatives de tous les points d'échantillonnage constitue une source d'échantillons antérieurs au terminal émetteur, et une autre mémoire de synchronisation cons--20 titue une source de signal continu dans le terminal récepteur. La mémoire de synchronisation du terminal récepteur est évidemment mise à jour par chaque échantillon sélectionné pour, être transmis. De tels systèmes sont utilisés en télémesure où un signal d'entrée est dérivé par échantillonnage de plusieurs 25 senseurs ou capteurs de télémesure ., et chaque nouvel échantillon est comparé à la valeur que donnait le capteur pendant un échantillonnage antérieur (voir "Proceedings of the National Telemeterirg Conférence^ mai 1962, article 3-2, pages 1 à 14}. Comme les échantillons qui sont sélectionnés pour être transmis d^ns un tel systè-30 me se produisent de façon arbitraire, il est nécessaire d'utiliser certain moyen du procédé pour identifier l'emplacement de l'échantillon transmis dans l'intervalle d'une séquence. Dans de tels systèmes chaque capteur se voit assigné une adresse, et l'adresse convenable est transmise avec chaque échantillon sélectionné afin 35 d'indiquer au récepteur lequel des signaux de sortie a varié et doit par conséquent être remis à jour. La demande de brevet français N0 69 26583 déposée le 1er Août 1969 par Western Electric Company, Incorporated décrit un système dans lequel des échantillons sont prélevés à vitesse constante à 40' partir d'un signal d'entrée vidéo. Une mémoire de synchronisation 70. 45687 2 2091952 dans le terminal émetteur et dans le terminal récepteur emmaganisent les amplitudes de chacun des points spatiaux d'échantillons dans une séquence vidéo entière. L'amplitude de chaque échantillon est comparée avec l'échantillon antérieur correspondant au même 5 point spatial, c'est-à-dire au même emplacement temporel dans l'intervalle de séquence vidéo afin de déterminer si le nouvel échantillon doit être transmis ou non» Ce n'est que si le nouvel échantillon représente une variation significative ou appréciable d'amplitude pour son point spatial correspondant que 10 cet échantillon est transmis au terminal récepteur. Le nombre de bits requis pour l'adresse est considérablement réduit en transmettant comme adresse l'emplacement de ligne du seul échantillon vidéo transmis. La synchronisation de ligne est maintenue entre les terminaux émetteur et récepteur en transmettant obligatoire-^ ment le premier échantillon dans chaque ligne vidéo indépendamment du fait que cet échantillon représentait une variation significative d'amplitude. D'autres procédés pour réduire le nombre de bits requis pour l'adresse se trouvent décrits dans les demandes de brevets 20 français N°s 70 15740 et 70 1574-1 du 29 Avril 1970 déposées par WESTERN ELECTRIC COMPANY, INCORPORATED. Selon ces procédés on tire parti du fait que les variations d'un signal vidéo d'une séquence à la suivante tendent à se produire par groupes. En conséquence, dans les systèmes décrits dans les demandes de brevets précités, les 25 échantillons sont transmis par groupes en même temps qu'un mot d'adresse unique et qu'un mot de code oq^ de drapeau afin d'indiquer au récepteur la longueur ou la fin du groupe transmis. L'invention a également pour objet un système et^un dispositif dans lesquels le nombre de bits requis pour transmet-30 tre les adresses se trouve réduit. Le système de transmission à réduction de la redondance selon l'invention, dans lequel des échantillons.d'un signal d'entrée sont sélectionnés pour être transmis, se caractérise en ce que pour chaqiîe échantillon sélectionné dans un groupe 35 prédéterminé d'échantillons du signal d'entrée est prévu un mot d'adresse, le ou les bits de chaque mot d'adresse étant uniquement suffisants pour identifier l'emplacement de l'échantillon correspondant dans l'intervalle entre l'emplacement de l'échantillon sélectionné précédent (s'il y en a un) dans ledit groupe et la 40 fin dudit groupe. 70 45687 3 2091952 Selon un autre aspect de l'invention le système de transmission à réduction de la redondance se caractérise en ce que pour chaque échantillon sélectionné dans un groupe prédéterminé d'échantillons du signal d'entrée est prévu un mot d'adresse re-5 présentatif de l'emplacement de l'échantillon correspondant dans ledit groupe, et en ce qu'un bit au moins dans chaque mot d'adresse est sélectionné pour être transmis, la sélection de ce bit étant faite sur base de l'intervalle compris entre l'emplacement d'un échantillon sélectionné précédent (s'il y en a un) dans 10' ledit groupe et la fin dudit groupe. Un échantillon prédéterminé dans ledit groupe est sélectionné de préférence pour être transmis. L'échantillon sélectionné est de préférence le dernier échantillon du groupe. L'invention a également pour objet un dispositif de 15 transmission pour transmettre un signal à redondance réduite, comprenant des moyens pour sélectionner des échantillons dans un signal d'entrée, des moyens pour attribuer à chaque échantillon sélectionné dans un groupe prédéterminé d'échantillons du signal d'entrée un mot d'adresse destiné à être transmis, le 20 ou les bits de ce mot étant uniquement suffisant pour identifier l'emplacement de l'échantillon correspondant dans l'intervalle entre l'emplacement de l'échantillon sélectionné précédent fe'il y en a un) dans ledit groupe et la fin de ce groupe. Suivant un autre aspect de l'invention, le dispositif 25 de transmission pour transmettre un signal à redondance réduite, comprenant des moyens pour sélectionner des échantillons dans un signal d'entrée, des moyens pour attribuer à chaque échantillon sélectionné dans un groupe prédéterminé d'échantillons du signal d'entrée un mot d'adresse représentatif de l'emplacement de l'é-30 chantillon correspondant dudit groupe, et des moyens pour sélectionner, en vue de leur transmission, le ou les bits dans chaque mot d'adresse sur base de l'intervalle entre l'emplacement d'un échantillon sélectionné précédent (s'il y en a un) dans ledit groupe et la fin de ce groupe» 35 Les moyens pour attribuer un mot d'adresse d'estiné à être transmis peuvent comprendre un générateur d'adresse pour engendrer un mot d'adresse pour chaque échantillon sélectionné^ » 70 45687 2091952 représentatif de l'emplacement de l'échantillon correspondant dans ledit groupe, des moyens pour vérifier, à partir de chaque mot d'adresse, le nombre de bits requis pour identifier l'emplacement de l'échantillon sélectionné suivant (s'il y en a un) dans 5 l'inter.valle entre l'emplacement dudit échantillon sélectionné et la fin dudit groupe, et des moyens pour réduire, si nécessaire, le nombre de bits dans le mot d'adresse pour l'échantillon suivait en un nombre égal audit nombre vérifié. Les moyens de vérification peuvent comprendre des 10 moyens pour soustraire une valeur prédéterminée de chaque mot d'adresse engendré afin de fournir un mot d'adresse de valeur inférieure, et des moyens pour développera partir de ce dernier mot d'adresse, un mot de contrôle ayant un bit numérique d'une première valeur dans ' la même position de bit que le bit de plus 15 fort poids dans ce mot d'adresse et dans toutes les positions des bits de valeur inférieure (s'il y en a), et un bit numérique d'une seconde valeur dans les autres positions de bits. Les moyens de réduction du nombre de bits peuvent comprendre des moyens pour sélectionner, en vue de leur transmis-20 sion,le ou les bits seulement du mot d'adresse engendré représentatif de l'emplacement de l'échantillon suivant dans ledit groupe, ledit ou lesdits bits occupant une ou des positions correspondant à la ou aux positions de bits du mot de contrôle occupées par un ou des bits ayant ladite première valeur. 25 L'invention a encore pour objet un dispositif pour recevoir des échantillons dans un train de bits série, chaque échantillon ayant un mot d'adresse numérique comptant un nombre variable de bits, ce dispositif comprenant une mémoire tampon pour emmagasiner ledit train de bits série, un registre à dé-30 calage pour recevoir des bits numériques extraits de la mémoire tampon, une mémoire de données pour emmagasiner des bits présents dans le registre à décalage en réponse à un signal de commande, des moyens pour déve.lopp.er ledit signal de conimande en réponse à un mot numérique emmagasiné dans les emplacements d'emmaga-35 sinage prédéterminés dans la mémoire de données^ des moyens prévus pour répondre audit signal de commande afin de remettre le registre à décalage à zéro, et des moyens prévus pour répondre à la remise à zéro du registre à décalage afin d'extraire plusieurs bits de la mémoire tampon, le nombre de ces bits extraits, étant 40 fonction du mot numérique emmagasiné dans les emplacements d'em- 70 45687 5 209T952 magasinage prédéterminés de la mémoire de données. Le dispositif récepteur peut comprendre une mémoire de synchronisation pour le réapprovisionnement en échantillons dudit train de bit série, un générateur d'adresse pour engendrer pério-5 diquement un mot d'adresse représentatif d'un emplacement libre dans la mémoire tampon, des moyens prévus pour répondre à un mot numérique emmagasiné dans les emplacements d'emmagasinage prédéterminés de la mémoire de données afin de développer un mot de contrôle représentatif du nombre de bits présents dans l'échantil-10 Ion suivant devant être extrait de la mémoire tampon, les moyens pour développer le signal de commande étant prévus pour engendrer ledit signal de commande lorsqu'il y a concordance entre le mot d'adresse engendré et un mot;numérique emmagasiné dans des emplacements d'emmagasinage prédéterminés de la mémoire de données, 15 les moyens prévus pour répondre à la remise à zéro du registre à décalage étant agencés en sorte d'extraire de la mémoire tampon le nombre de bits représenté par le mot de contrôle. L'invention va être décrite en détails ci-après en se référant aux dessins joints sur lesquels: 20 les figures 1, 2 et 3, combinées comme le montre la figure 6,sont un schéma synoptique d'une forme de réalisation d'un dispositif transmetteur selon l'invention; les figures 4 et 5, combinées, comme le montre la figure 7, sont un schéma synoptique d'une forme de réalisation 25 d'un dispositif récepteur selon l'inventioîio Sur la figure 1 on distingue une ligne omnibus 101 qui achemine des mots numériques de quatre bits qui lui sont appliqués à la sortie de la source de signal 100 et dont les valeurs indiquent les amplitudes d'échantillons d'un signal d'en-. 30 trée pris à vitesse constante dans la source 100„ Le signal d'entrée est le type de signal qui peut être divisé dans le temps en intervalles de synchronisation dont chacun contient habituellement une.information redondante par rapport à un-intervalle de synchronisation antérieurs 35 Tandis qu'est appliqué chaque mot numérique à la ligne 101, un mot numérique se trouve appliqué à une. ligne omnibus 103 par un géné.rateur d'adresse 102e La valeur de chaque mot numérique sur la ligne. 103 représente l'amplitude de l'intervalle entre;,son échantillon .correspondant sur la ligne 101 et5'la..fin. dtun groupe- d'adresse d'.échantillon. Les lignes 101 et 70 45687 2091952 102, tout comme toutes les autres lignes sur les dessins joints consistent en réalité en plusieurs conducteurs de transmission, chacun d'eux acheminant un bit distinct du mot numérique transmis sur la ligne. Le groupe d'adresses .ou groupe de toutes les 5 adresses possibles peut dans certains cas correspondre à tous les points d'échantillonnage dans un intervalle de synchronisation, mais dans d'autres cas il peut correspondre à tous les points d' échantillonnage dans un sous-intervalle (tel qu'une ligne vidéo) de l'intervalle de synchronisation. Dans ce dernier cas, la syn-10 chronisation des sous-intervalles doit évidemment être maintenue entre les terminaux émetteur et récepteur. Dans le cas d'un système de télémesure, chaque adresse dans le groupe d'adresses indique le plus habituellement un seul capteur de télémesure à l'entrée de la source 100o Dans le cas d'un système vidéo,chaque L5 adresse dans le groupe d'adresses peut indiquer l'emplacement du point spatial de son échantillon correspondant dans l'intervalle de synchronisation vidéo ou l'emplacement du point spatial de son échantillon correspondant dans une seule ligne vidéo. Dans ce dernier cas, il faut maintenir une certaine forme de synchroni-20 sation de ligne entre les terminaux émetteur et récepteur. Afin d'assurer qu'un mot numérique donné sur la ligne omnibus 103 indique toujours le même emplacement temporel dans l'intervalle de séquence du signal formé par la source 100, il est prévu une ligne de synchronisation 104 entre la source 100 25 et le générateur d'adresse 102« Cette synchronisation peut prendre naissance soit dans l'emplacement de la source 100, soit dans le générateur d'adresse 102» Chaque mot numérique sur la ligne omnibus 101, qui représente l'amplitude d'un seul échantillon, est appliqué à une 30 entrée d'un sélecteur 108. Un deuxième mot numérique dont la valeur représente l'amplitude pour le même point spatial dans un intervalle de synchronisation antérieur est acheminé d'une mémoire de synchronisation 106 vers une deuxième entrée du sélecteur 108 par l'intermédiaire de la ligne omnibus 107. Afin d'assurer 35 que le mot numérique correct représentant le même point spatial dans l'intervalle de synchronisation soit fourni par la mémoire de synchronisation 106, la synchronisation est appliquée à la mémoire 106 à partir du'générateur d'adrésse 102 par l'intermédiaire d'une-ligne 105. • . 40- ' Le sélecteur 108 compare les deux-mots numériques 70 45687 7 2091952 appliqués à ses entrées sur les lignes 101 et 107 afin de déterminer s'il existe une différence marquante entre les amplitudes représentées par les deux mots numériques. La comparaison est habituellement faite en prenant la différence entre les deux 5 mots numériques et en comparant l'amplitude absolue de cette dif- • s férence avec un niveau de seuil. Si l'amplitude absolue de la différence dépasse ledit seuil, la différence est considérée comme significative, et un signal d'excitation se trouve appliqué à une ligne 109. Si l'amplitude absolue de cette différence 30 est inférieure audit seuil, la différence est considérée comme non significative et aucun signal ne se trouve appliqué à la ligne 109. Le niveau de seuil peut être un niveau variable dont la valeur varie d'après le mot numérique présent sur la ligne 187 comme on va le voir plus loin. 15 Si la différence entre les deux amplitudes est signi ficative, le mot numérique provenant de la ligne 101 et représentant la nouvelle amplitude pour ce point spatial dans le groupe d'adresses se trouve introduit dans la mémoire de synchronisation 106 par l'intermédiaire de la ligne 110. De cette façon, 20 les amplitudes pour chaque point spatial dans l'intervalle de synchronisation sont disponibles de façon permanente à la sortie de la mémoire de synchronisation 106, et l'amplitude pour un point spatial dans la mémoire 106 est remise à jour uniquement lorsque la nouvelle amplitude représente une modification s.ignifi-25 cative et a par conséquent été sélectionnée pour être transmise vers un terminal récepteur. Comme schématisé sur la figure 1, la ligne 101 comprend en réalité quatre lignes de transmission 121, 122, 123 et 124 qui acheminent les bits A-^, Ag,-A^ et A^, respectivement, 30 le bit A-[_ représentant le bit de plus fort poids "et le bit A^ représentant le bit de plus faible poids du mot numérique. D'une manière similaire, la ligne 103 consiste en quatre lignes de transmission 131, 132, 133 et I34 qui acheminent les bits P^, Pg, et P^, respectivement, le bit P-^ représentant le bit 35 de plus fort poids et le bit P^ représentant le bit de plus faible poids. Chacune des lignes 131 à 134 est connectée à l'entrée d'un détecteur "tous zéros" 135« Lorsque la mot d'adresse présent « sur la ligne 103 indique que l'échantillon qui est en train d'être considéré par le sélecteur 108 est le dernier échantillon d'un 40 groupe d'adresses, c'est-à-dire lorsque tous les bits du. mot 70 45687 2091952 d'adresse sont des "0" , le détecteur 135 fournit un signal que la ligne 138 applique à une entrée d'un circuit OU 136 dont l'autre entrée est connectée à la ligne 109. En conséquence, un signal se trouve appliqué a la ligne 150 lorsque le mot numé-5 rique contenant tous des zéros est présent sur la ligne 103 ou lorsqu'un échantillon est sélectionné pour être transmis en vertu du fait qu'il représente une variation significative d'amplitude. Ce signal sur la ligne 150 indique au restant du dispositif que l'échantillon disponible à ce moment sur la ligne 10 101 doit être transmis vers le terminal récepteur. Le signal sur la ligne 150, plus le signal sur la ligne 138 (qui indique que c'est le dernier échantillon dans un groupe d'adresses qui est considéré à ce monunt), plus les mots numériques d'adresse et d'amplitude sur la lignes 103 et 101, respectivement, sont tous 15 appliqués au dispositif représenté sur les figures 2 et 3« Les bits du mot d'adresse , présents sur les lignes 131 à 134, sur les figures 2 et 3, sont appliqués aux entrées des bascules de données 301 à 304, respectivement, et les bits du mot d'amplitude, présents sur les lignes 121 à 124 sont apgili-20 qués aux entrées des bascules de données 305 à 308, respectivement. Toutes les bascules de données dans la présente forme de réalisation sont du type ccnnu sous le nom de "bascule D" (vendues, par exemple, par la firme Motorola, Inc. sous le code MC 1034). 25 Lorsqu'un signal d'excitation est présent sur la li gne 150, une entrée d'un circuit ET 240 est chaude. L'autre entrée de ce circuit est connectée à la source de signal 100 par l'intermédiaire de la ligne 151. Une impulsion est appliquée à la ligne 151 pendant chaque intervalle d'échantillonnage, c'est-à-30 dire durant chaque intervalle pendant lequel un mot d'amplitude est appliqué à la ligne 101. L'impulsion sur la ligne 151 doit simplement être retardée par rapport à l'instant d'application initial d'un mot d'amplitude à la ligne 101 d'un intervalle de temps suffisamment long pour assurer qu'un signal sur la ligne 35 150 ait eu un temps suffisant pour se développer» Durant un intervalle d'échantillonnage quelconque lorsque le circuit ET 240 est validé par un signal sur la ligne 150 l'impulsion sur la ligne 151 est dirigée vers les entrées d'horloge des bascules 301-308 par l'intermédiaire de la ligne 40 250. 70 45687 9 2091952 Lorsque les entrées d'horloge des bascules 301-308 reçoivent des signaux , le bit numérique présent sur chacune des lignés 131-134 et des lignes 121-124 est inscrit dans la bascule de donnéê respective. En conséquence, le mot d'adresse se trou-5 ve stocké dans les bascules 301-304 et le mot d'amplitude se trouve stocké dans les bascules 305-308„ Le restant du dispositif illustré sur la figure 2 peut être mieux décrit en considérant d'abord l'information reprise dans le tableau 1 ci-après : 10 Mot d'adresse Nombre de bits requis Mot de contrôle dans l'adresse sui- pour l'adresse suivante vante 1111 4 1111 1110 4 1111 15 1101 4 1111 1100 4 1111 1011 4 1111 1010 4 1111 1001 4 1111 20 1000 3 0111 0111 3 0111 0110 3 0111 0101 3 0111 0100 2 0011 25 0011 2 0011 0010 1 0001 0001 0 0000 0000 4 1111 La colonne de gauche du tableau 1 donne les adresses 30 possibles dans un système contenant des adresses de quatre bits comme dans la présente forme de réalisation. Les mots d'adresse sont disposés de haut en bas dans l'ordre où ils apparaissant à la sortie du générateur d'adresse 102» Le mot d'adresse supérieur "1111" apparaît sur la ligne 103 lorsque ie premier échan-35 tillon d'un groupe d'adresses a sa valeur d'amplitude qui apparaît à la sortie de la source 100 sur la ligne 101. Le mot inférieur "0000" apparaît sur la ligne 103 lorsque le dernier échan- « tillon d'un groupe d'adresses à sa valeur d'amplitude qui apparaît, sur la ligne 101. Lé premier échantillon d'un groupe d'adresse 40 à transmettre requiert que son mot d'adresse transmis contienne 70 45687 10 2091952 les quatre bits. L'échantillon suivant à transmettre requiert également que son mot d'adresse transmis contienne quatre bits lorsque le premier échantillon était l'un des sept premiers échantillons, comme le montre la colonne centrale du tableau. Lorsque 5 le mot d'adresse du premier échantillon est "1000" ou un mot d'adresse ultérieur (c'est-à-dire situé plus bas dans la colonne de gauche), il faut moins de quatre bits pour indiquer au récepteur l'emplacement de l'échantillon suivant dans le groupe d'adresses. Comme indiqué plus haut, 1'échantilxon d'adresse 10 "0000" est transmis obligatoirement afin d'indiquer au récepteur que l'échantillon suivant appartiendra à un groupe d'adresses différent. C'est pourquoi le nombre de bits qui doivent être transmis dans l'adresse qui suit le mot d'adresse "0000" est quatre, comme l'indique d'ailleurs la colonne centrale. 15 Seuls les bits du mot d'adresse qui sont nécessaires pour situer l'échantillon dans un groupe d'adresses d'échantillons sont transmis au terminal récepteur. La localisation des bits requis peut être indiquée par un mot de contrôle contenant un "1" logique dans les positions de bits de l'adresse qui doit 20 être transmise et un "0" logique dans les positions de bits de l'adresse qui ne doit pas être transmise . Le mot de contrôle pour chacun des mots d'adresse figurant dans le tableau 1 est donné en regard de celui-ci dans la colonne de droite. Par exemple, lorsque le mot d'adresse est compris entre "1000" et "0101", seuls trois 25 bits sont requis dans l'adresse suivante afin d'indiquer la position de l'échantillon transmis dans l'intervalle restant compris entre "1000" et la fin du groupe d'adresses. En conséquence, pour les adresses "1000", "0101" et toutes les adresses entre celles-ci , le mot de contrôle est "0111". D'une manière 30 similaire, lorsque le mot d'adresse d'un échantillon transmis est "0100" ou "0011", seuls les deux bits de plus faible poids sont nécessaires dans l'adresse suivante pour indiquer l'emplacement de l'échantillon, suivant dans l'intervalle restant du groupe d'adresses. Le mot de contrôle pour ces deux mots d'adres-35 se est donc "0011". Comme indiqué dans le tableau 1, le mot d'adresse "0010" indique au récepteur qu'un seul bit est nécessaire pour localiser l'échantillon transmis suivant dans l'intervalle restant du groupe d'adresses, et en conséquence le mot de contrôle pour cette adresse est "0001". Enfin, lorsque l'adresse 40 de l'échantillon transmis est ^OOOi", aucun bit n'est requis pour 70 45687 îi 2091952 indiquer l'adresse de l'échantillon restant puisqu'il n'y a qu'un seul échantillon qui reste dans le groupe et cet échantillon est toujours transmis. Le mot de contrôle dérivé d'un mot d'adresse donné 5 quelconque est stocké dans les bascules de données 221 à 224 sur la figure 2, le bit de plus fort poids étant stocké dans la bascule 221 et le bit de plus faible poids étant stocké dans la bascule 224. Les bascules 221 et 224 sont conçues en sorte que chacune d'elles fournisse initialement un "1" logique à sa sor-10 tie lorsque le dispositif se trouve en service. La première impulsion sur la ligne 151» par exemple, peut être utilisée pour mettre ces bascules dans l'état logique "1". En conséquence, le premier échantillon dont les mots d'adresse et d'amplitude sont introduits dans les bascules 301 à 308 est accompagné au mot 15 de contrôle "1111", indiquant que tous les bits du mot d'adresse doivent être transmis pour ce premier échantillon. Comme mentionné plus haut, le deuxième échantillon sélectionné dans un groupe d'adresses n'exige pas dans certains cas que son mot d'adresse contienne les quatre bits complémen-20 taires. Le nombre et les positions des bits qui doivent être trans- i mis sont donnés par la valeur de la derniere adresse transmise. Pour établir le mot de contrôle qui doit être stocké dans les bascules 221 à 224 pour être utilisé conjointement à l'adresse de l'échantillon suivant sélectionné à transmettre, un circuit sous-25 tracteur 201 soustrâit "0001" du mot d'adresse numérique présent sur les lignes 131 à 134. Comme indiqué dans le tableau 1, le mot d'adresse numérique dont la valeur est d'un degré inférieure à celle du mot d'adresse transmis, fournit au moyen de son bit "1" de plus fort poids, une indication concernant la 30 position du "1" logique de plus fort poids dans le mot de contrôle qui doit être stocké pour l'adresse suivante . Le mot numérique qui apparaît à la sortie du soustracteur 201 sur les lignes 211 à 214 fournit une indication concernant la position du lit "1" de plus fort poids dans le mot de contrôle qui doit 35 être utilisé conjointement à l'adresse suivante. D'une façon plus spécifique, la position du bit "1" de plus fort poids dans le mot numérique dont la valeur est d'un degré inférieure à celle du « mot d'adresse transmis est identique à la position du bit "1" de plus fort poids dans le mot de contrôle pour l'adresse suivante. 40 Si un "1" logique apparaît sur la ligne de sortie 211 70 45687 12 2091952 du soustracteur 201, il se trouve dirigé vers 1' entrée de la bascule de donnée 221 par l'intermédiaire du circuit OU 215* H est également dirigé à la sortie du circuit OU 215 vers les entrées des bascules de données 222, 223 et 224 Par l'intermédiaire 5 des circuits OU 216, 217» et 218, respectivement. L'autre entrée du circuit OU 215 est connectée en sorte de recevoir le signal présent sur la ligne 138 lorsque ce signal est fourni par le détecteur 135* Dès lors, un "1" logique apparaît à chacune des entrées des bascules 221 à 224 soit par l'apparition 10 d'un "1" logique sur la ligne 211 , soit par la présence d'un signal sur la ligne 138. Ces signaux logiques "1" sont alors emmagasinés dans les bascules 221 à 224 lorsqu'une impulsion d'excitation fournie par le circuit ET 240 se trouve appliquée à leurs entrées de synchronisation par l'intermédiaire de la 15 ligne 250. Si la soustraction effectuée par le circuit soustraction effectuée par le circuit soustracteur 201 donne lieu à un mot numérique dans lequel le bit "1" de plus fort poids se trouve dans une position autre que la position de plus fort poids, un 20 certain nombre des bascules de données 221 à 224, mais pas les quatre, se voient appliquer un "1" logique à leurs entrées à condition qu'un signal d'excitation provenant des détecteurs 135 ne soit pas simultanément présent sur la ligne 138. Si le "l" logique de plus fort poids est présent sur la ligne 212, seules les 25 bascules 222, 223 et 224 » reçoivent un "1" logique à leur entrée Si le "1" logique de plus fort poids est présent sur la ligne 213 seules les bascules 223 et 224 reçoivent un "1" logique à leur entrée. Si le "1" logique de plus fort poids est présent sur la ligne 2I4» seule la bascule 224 reçoit un "1" logique à son en-30 trée. Si les lignes 211 à 214 acheminent le mot "0000", aucune des bascules 221 à 224 ne reçoit de bit "1". Un mot de contrôle contenant des "0" et des "1" dans les positions indiquées dans le tableau 1 se trouve ainsi introduit dans les bascules 221 à 224 pour chaque mot d'adresse sur les lignes 131 à 134 qui se trouve 35 accompagné de. la présence simultanée d'un signal de transmission sur la ligne 150. Comme on l'a dit plus haut, ce mot de contrôle emmagasiné dans les bascules 221 à 224.est alors utilisé conjointement au mot d'adresse suivant qui apparaît sur les lignes 131 à 134 afin de contrôler ceux des bits de ce mot d'adresse qui 40 sont extraits des bascules 301 à 3O4. 70 45687 13 2091952 La ligne 250 qui achemine l'impulsion d'excitation est également connectée à une entrée de chacun des circuits ET 310 à 314 sur la figure 3, les sorties de ces circuits ET étant connectées chacune à un étage d'un registre à décalage à drapeau 5 320. Dans l'instant où un signal de transmission se trouve appliqué à la ligne 150, un, et un seul des circuits ET 310 à 3I4 applique un signal "1" à l'étape correspondant du registre 320. Le circuit ET particulier qui fournit ce signal "1" est choisi sur base du mot de contrôle emmagasiné dans les bascules 221 à 224» Si 10 un "1" est présent à la sortie de la bascule 221, ce signal "1" excite une seconde entrée du circuit ET 310 par l'intermédiaire d'une ligne 321 et.1'impulsion d'excitation sur la ligne 250 provoque le transfert d'un signal "1" du circuit ET 310 dans le premier étage du registre 320. 15 L'impulsion d'excitation sur la ligne 250 est égale ment appliquée à l'entrée de déclenchement d'un générateur d?impulsion 332 à travers un réseau de retard 333» Le retard introduit par ce réseau doit simplement être suffisamment long pour permettre au signal "1" d'être introduit dans un des cinq étages 20 du registre à décalage 320 par le circuit ET qui a été sélectionné pour être excité par le mot de contrôle. Recevant une impulsion de déclenchement, le générateur 332 engendre une séquence de huit impulsions de tension. Ces huit impulsions sont engendrées à une cadence de répétition suffisamment élevée pour que l'in-25 formation emmagasinée dans le premier étage du registre à décalage 320, se trouve décalée jusque dans le huitième étage avant que n'apparaisse l'impulsion d'excitation suivante sur la ligne 151. En conséquence, lorsque le circuit ET 310 introduit un signal "1" dans le premier étage du registre à décalage 320, les •30 impulsions de tension engendrées par le générateur 332 font passer le signal "1" contenu dans le premier étage du registre 320, depuis celui-ci jusque dans le huitième étage avant que n'apparaisse une impulsion suivante sur la ligne 151. La sortie de chaque étage du registre 320 est connec-35 tée à une entrée de l'un des circuits ET 341 à 348 dont les autres entrées sont connectées chacune à la sortie d'une des bascules de données 301 à 308 . Le signal de sortie de chacun des circuits ET « 341 à 348 est çiirigé vers l'entrée d'une mémoire tampon 351, par l'intermédiaire d'un circuit OU 350. Lorsqu'un signal "1" appa-40 raît à la sortie d'un étage du registre 320, lè signal de sortie 70 45687 w 2091952 de la bascule de donnée correspondant au circuit ET associé à cet étage, est introduit dans le ménoire tampon 351 par l'intermédiaire de ce circuit ET et du circuit OU 350. En conséquence, le décalage du signal "1" de l'étage 1 dans l'étage 8 du registre 5 à décalage 320 a pour effet que les signaux de sortie des bascules de données 301 à 308 sont introduits en séquence temporelle dans la mémoire tampon 3 51 par l'intermédiaire du circuit OU * 350. Dans le cas où le mot de contrôle emmagasiné dans les 10 bascules 221 à 224 indique qu'il faut extraire des bascules 301 à 304 un nombre de bits du mot d'adresse, inférieur au nombre total de bits de celui-ci, une ou plusieurs des bascules de données 301 à 304 contient une information qui ne doit pas être introduite dans la mémoire tampon 3 51. Par exemple, lorsqu'un signal 15 "1" n'est pas présent dans la bascule 221, le contenu de la bascule 301 n'est pas transféré dans la mémoire tampon 351- A cet effet, le système comprend un circuit OU-exclusif dont une entrée est connectée à la sortie de la bascule 221 et dont l'autre entrée se trouve connectée à la sortie de la bascule 222, fournit un 20 signal "1" lorsqu'un signal "0" apparaît à la sortie de la bascule 221 et lorsqu'un signal "1" apparaît à la sortie de la bascule 222. D'une manière similaire, des circuits OU-exclusif 226 et 227 sont connectés aux sorties des bascules 222, 223 et 224 afin de produire des signaux logiques "1" lorsque leurs deux entrées re-25 çoivent des signaux logiques différents. La sortie du circuit OU-exclusif 225 est connectée à une entrée du circuit ET 311 par l'intermédiaire de la ligne 322. Si le circuit■OU-exclusif 225 fournit un signal "1" en même temps qu'apparaît une impulsion d'excitation sur la ligne 250, le 30 circuit ET 311 introduit un signal "1" dans le deuxième étage du registre 320. De signal est ensuite décalé successivement dans les étages 2 à 8 en réponse à des impulsions de tension produites par le générateur 332. Il en résulte que seule 1'.information emmagasinée dans les bascules de données 302 à 3O8 se trouve ap-35 pliquée à l'entrée de la mémoire tamon 351 par l'intermédidre du circuit OU 3 50. L'information emmagasinée dans la bascule de donnée 301 n'est pas nécessaire et elle n'est par conséquent pas acheminée vers la mémoire tampon 351 puisqu'un signal "1" dans ce cas 40 n'est jamais présent dans le premier étage du registre à décalage 70 45687 15 2091952 320. D'une manière similaire, un signal "1" provenant de l'un ou l'autre des circuits OU-exclusif 226 et 227 provoque l'introduction d'un signal "1" soit dans l'étage 3 soit dans l'é-5 tage 4 du registre 320 lorsqu'une impulsion d'excitation est appliquée à la ligne 250o Lorsqu'un signal "1" se trouve introduit dans l'étage 3, l'information contenue dans les bascules 301 et 302 (etchns la bascule 303 lorsqu'un signal "1" est introduit dans l'étage 4) n'est pas transférée dans la mémoire tampon 351. 10 Enfin, lorsque le mot de contrôle emmagasiné dans les bascules de données 221 à 224 ne contient que des bits 0, le signal logique "0" présent à la sortie de la bascule 224 valide l'entrée d'inhibition du circuit ET 314 par l'intermédiaire de la ligne 325s II en résulte que le circuit ET 314 introduit alors 15 dans l'étage 5 du registre 320 le signal d'excitation produit par une impulsion d'excitation sur la ligne 250. Seule l'information d'amplitude emmagasinée dans les bascules 305 à 30Ô est par conséquent transférée dans la mémoire tampon 351 par l'intermédiaire du circuit OU 350o Cette information d'amplitude est l'amplitude 20 pour le dernier échantillon dans un groupe d'échantillons et, comme mentionné plus haut, aucune adresse n'est nécessaire pour localiser cet échantillon dans ledit groupe d'échantillons à condition que l'échantillon associé au mot d'adresse "0001" ait été transmis. Il faut remarquer que le dernier échantillon dans le 25 groupe d'adresses est choisi de préférence pour être obligatoirement transmis afin de maintenir la synchronisation de .groupe entre les terminaux transmetteur et récepteur car cet échantillon particulier requiert en moyenne moins de bits d'adresse que d'autres échantillons dans le groupe et il est de loin plus efficace d'uti-30 liser cet échantillon comme mot de synchronisation que d'utiliser l'un des autres échantillons» Les mots numériques emmagasinés dans le mémoire tampon 351 en sont extraits et appliqués à un canal de transmission 360 par l'intermédiaire d'un transmetteur numérique 352„ Un comptage 35 du nombre de bits emmagasinés dans la mémoire tampon 351 est effectué par un compteur 353» Le contenu de celui-ci est appliqué à une entrée du sélecteur 10Ô par l'intermédiaire de la ligne 137o Comme on l'a mentionné plus haut, la valeur du mot numérique appliqué à la ligne 137 est utilisée pour régler le niveau de seuil dans le sélecteur 10Ôo Lorsqu'un grand nombre de bits sont emmaga- 70 45687 16 2091952 sinés dans la mémoire tampon 351, le mot numérique de grande valeur appliqué à la ligne 137 par le compteur 353 établit dans le sélecteur 108 un niveau de seuil plus élevé» Un nombre plus restreint d'échantillons sont dès lors supposés représenter des va-5 riations appréciables ou significatives, et par conséquent la cadence à laquelle des bits sont appliqués à l'entrée de la mémoire tampon 351 décroît. D'autre part, lorsque le compteur 353 indique que le nombre de bits contenus dans la mémoire tampon 351 est très faible, le niveau de seuil dans le sélecteur 108 se trouve 10 abaissé, de sorte qu'une variation d'amplitude plus faible est considérée dès lors comme une variation significative. La surcharge de la mémoire tampon et son utilisation en-dessous de sa capacité se trouvent de cette manière réglées en faisant varier le niveau ae seuil dans le sélecteur 108, 15 Le transmetteur numérique 3 52 est synchronisé à la cadence des échantillons engendrés par la source 100 par l'intermédiaire d'une ligne 152 de telle sorte que le train de bits appliqué au canal de transmission 360 soit produit à une cadence qui se trouve liée à la cadence de la source 100o II s'agit idi 20 d'un procédé classique dans les systèmes de modulation par impulsions codées en vue de maintenir la synchronisation entre un terminal transmetteur et un terminal récepteur. Le train de bits de données sur le canal de transmission 360 est appliqué à l'entrée d'un récepteur numérique 401 25 (figure 4) qui traite ce train de bits en sorte de fournir un signal numérique qui soit identique au train de bits numériques appliqué à l'entrée au transmetteur numérique 352, Afin d'indiquer au terminal récepteur que des informations ou données sont acheminées sur le canal de transmission 30 360, le transmetteur 352 envoie le train de bits de données en le faisant précéder d'un mot de synchronisation unique „ L'apparition de ce mot de synchronisation à la sortie du récepteur 401 est détachée par un détecteur 403 qui, en réponse à ce mot de synchronisation, fournit un signal qui se trouve appliqué à i'en-3 5 trée de commande d'un circuit de transfert 405o Le train de bits fourni par ie récepteur 401 est alors acheminé vers l'entrée d'une mémoire tampon 406 par l'intermédiaire dudit circuit de transfert 405. De plus, la naissance de phénomènes transitoires qui se produit lorsque le détecteur 4O3 produit un signal d'excitation, 40 sert à exciter les entrées de remise à zéro des bascules 407 et i|08o 70 45687 17 2091952 Un générateur de signaux d'horloge 409 applique des impulsions à une ligne 4IO à une cadence identique à celle à laquelle les échantillons apparaissent à la sortie de la source 100. Cette identité des cadences est maintenue par une maille de 5 synchronisation 411 connectée entre -le récepteur 401 et le générateur 409. Lorsque la bascule 407'est dans l'état 0, elle n'applique pas de signal à une des entrées au circuit ET 4I2 et, en conséquence, les impulsions d'excitation provenant du générateur 409 et appliquées à l'autre entrée du circuit ET 412 ne 10 peuvent être transférées par celui-ci vers l'entrée d'un généra- . teur d'adresse 4360 La mémoire tampon 406 fournit une impulsion d'excitation à l'entrée d'un circuit de transfert 416 chaque fois qu'elle reçoit un bit numérique., Lorsque la bascule 4O8 est dans l'état 15 0, elle n'applique aucun signal à l'entrée d'inhibition du circuit de transfert 416 et, en conséquence, les impulsions d'excitation provenant de la mémoire tampon 406 sont dirigées vers l'entrée d'un compteur 417 par l'intermédiaire du circuit de transfert 416» Comme le compteur 417 a été prélablement remis à 20 zéro, d'une manière que l'on va décrire plus loin, son contenu donne une indication concernant le nombre de bits reçus et emmagasinés dans la mémoire tampon 406» Lorsque ce nombre est égal au nombre total de bits propres a être emmagasinés dans la mémoire tampon 351 (figure 3) > le compteur 417 applique un signal 25 à la ligne 419 . Ce signal excite une entrée d'un circuit ET 4I3, une deuxième entrée de celui-ci étant connectée en sorte de recevoir les impulsions d'excitation du générateur 409, présentes sur la ligne 410. Une troisième entrée du circuit ET 413 est connectée en sorte de recevoir le signal produit- par la bascule 4O8 lorsque . 30 celle-ci a été placée dans l'état 0. La première impulsion d'horloge qui apparaît à la sortie du générateur 409 après que le compteur 417 ait fourni un signal de sortie se trouve dès lors'appliquée à l'entrée d'un circuit de retard 423 par l'intermédiaire du circuit ET 413 et introduite dans le premier étage rdu registre 35 à décalage 502 par l'intermédiaire de xa ligne 421 et d'un circuit OU 501 (figure 5)« Lorsqu'un signal est présent dans l'un quelconque des étages du registre à décalage 502, ce signal est dirigé de cet étage vers une entrée d'un circuit ET 504 par l'intermédiaire 40 d'un circuit OU 503 et vers l'entrée de déclenchement d'un généra- 70 45687 18 2091952 teur d'impulsions 505. Celui-ci engendre alors une série de huit impulsions de tension» L'autre entrée du circuit ET 504 est connectée en sorte de recevoir les impulsions du générateur 505. En conséquence, lorsqu'un signal d'excitation est présent dans 5 l'un quelconque des étages du registre à décalage 502, les impulsions engendrées par les générateurs 505 sont appliquées à l'entrée de décalage du registre 502 par l'intermédiaire du circuit ET 504 et de la ligne 506. Ces impulsions continuent a être transférées par le circuit ET 504 jusqu'à ce que le signal d'exci-10 tation ait été décalé dans le huitième étage du registre 502. Par conséquent, lorsque l'impulsion d'excitation fournie par le circuit ET 413 se trouve introduite dans le premier étage à travers le circuit OU 501, les huits impulsions de tension sont transférées du générateur 505 à l'entrée de décalage du registre 502 à 15 travers le circuit ET 504„ La ligne 506 à la sortie du circuit ET 504 est également connectée à l'entrée de lecture de la ménoire tampon 406 et à l'entrée de décalage d'un registre à décalage de donnée 507. En conséquence, huit impulsions de tension sur la ligne 506 pro-20 voquent l'extraction ue huit bits de la mémoire tampon 406 et leur introduction dans les huit étages du registre à décalage 507 par l'intermédiaire de la ligne 422. Ces huit bits contiennent l'information d'amplitude et d'adresse pour le premier échantillon sélectionné pour être transmis. Gomme mentionné plus haut, ce pre-25 mier échantillon a toujours quatre bits d'adresse associés aux quatre bits d'amplitude. Après un retard égal à la durée de l'intervalle entre impulsions d'horloge adjacentes émises par le générateur 409, l'impulsion d'excitation produite par le circuit ET 4I3 apparaît 30 à la sortie du circuit de retard 423 « Cette impulsion d'horloge retardée est transmise aux entrées de synchronisation des bascules de données 511 à 518 par l'intermédiaire du circuit OU 425 et de la ligne 426. Chaque étage du registre à décalage 507 a sa sortie connectée à l'entrée d'une des bascules 5H à 518 . Lorsque 35 l'impulsion d'excitation retardée se trouve appliquée à ces bascules, l'information emmagasinée dans le registre à décalage 507 est transférée dans les bascules 511 à 518» La sortie des bascules 511 à 514 représente dès lors le mot numérique constituant l'information d'amplitude pour le premier échantillon transmis 40 avec le bit de plus fort poids A-; présent à la sortie de la bas 70 45687 19 2091952 cule 514, tandis que le mot numérique qui apparaît à la sortie des bascules 515-518 correspond au mot d'adresse du premier échantillon transmis avec le bit de plus fort poids présent à la sortie de la bascule 518» 5 L'impulsion d'excitation qui apparaît à la sortie du circuit OU 425 est également dirigée vers l'entrée d'un circuit de retard 519 qui introduit un retard prédéterminé dont la valeur est sensiblement inférieure à l'intervalle entre deux impulsions d'horloge adjacentes» Le retard qu'introduit le circuit 519 doit 10 seulement être suffisant gour permettre au mot numérique "0001" d'être soustrait des sorties numériques des bascules de données 515 à 518 par le circuit soustracteur 520. L'impulsion retard par le circuit 519 se trouve appliquée aux entrées de remise à zéro des huit étages du registre à décalage 507, assurant ainsi 15 que chacun des étages soit remis dans l'état "0". De plus, l'impulsion retardée par le circuit 519 est connectée à une entrée de chacun des circuits ET 521 à 525° L'autre entrée de chacun des circuits ET 521 à 524 est connectée en sorte de recevoir un bit du mot numérique qui apparaît à la sortie du soustracteur 20 520. L'apparition d'une impulsion à la sortie du circuit de retard 519 a donc normalement pour effet de transférer dans les étages 1 à 4 du registre à décalage à drapeau 502 le mot numérique obtenu à la sortie du soustracteur 520, à travers les circuits ET 521 a 524» 25 Comme on l'a déjà mentionné plus haut, la position du bit "1" de plus fort poids dans un mot numérique dont.la valeur est inférieure d'une unité à celle de l'adresse transmise fournit dans tous les cas, sauf pour le dernier échantillon d'un groupe, une indication concernant le nombre de bits requis dans 30' l'adresse suivante transmise. Dans tous les cas donc, sauf pour le dernier échantillon d'un groupe, le mot numérique introduit dans les étages 1 à 4 du registre 502 donne lieu à la production sur la ligne 506 d'impulsions de tension dont le nombre est égal au nombre total ue bits prévus dans l'échantillon suivant. Ces 35 impulsions de tension sur la ligne 50o sont appliquées à la fois à l'entrée de lecture de la mémoire tampon 4O6 et à l'entrée de décalage du registre à décalage 507, ce qui a pour effet que les « bits numérique.s correspondant à l'échantillon suivant sont extraits de la mémoire tampon et introduits dans le registre à décalage 507o 40 L'impulsion retardée par le circuit 423 est également 70 45687 20 2091952 appliquée à un circuit de retard 427 qui introduit un retard sensiblement égal au retard introduit par le circuit 519° Le retard introduit par le circuit 427 doit simplement être suffisamment long pour permettre à l'information emmagasinée dans 5 le registre à décalage 507 d'être transférée dans les bascuxes de données 511 à 518 par l'impulsion envoyée par le circuit OU 425. Les bits numériques correspondant au mot d'adresse, c'est-à-dire les sorties des bascules 515 à 518 , sont appliqués à l'entrée d'un circuit de transfert 428 (figure 4). L'impulsion retardée 10 par le circuit 427 valide le circuit de transfert 428 en sorte de transmettre les bits d'adresse à l'entrée de préréglage du générateur d'adresse 436° Celui-ci règle alors préalablement le point de son cycle pour lequel il fournit l'adresse correspondant à ces bits» Après avoir été ainsi préalablement réglé, 15 le générateur d'adresse 436 répond à chaque impulsion qui lui est appliquée par le circuit ET 412, en modifiant le mot numérique qu'il fournit à sa sortie de manière à engendrer une séquence de mots numériques identique à celle que fournit le générateur d'adresse 102 sur la figure 1„ 20 Le mot d'adresse obtenu des bascules 515 à 518 est également appliqué à une entrée d'un comparateur 429» L'autre entrée de celui-ci est connectée en sorte de recevoir la sortie du générateur d'adresse 436° Comme dans ce cas, c'est-à-dire, pour le premier échantillon, ces deux mots d'adresse ont été 25 rendus identiques,le comparateur 429 fournit immédiatement un signal d'excitation qui se trouve appliqué à la ligne 430. L'impulsion retardée par leucircuit 427 est également appliquée à une entrée d'un circuit ET 431 dont l'autre entrée est connectée à la sortie "1" de la bascule 408° Au moment où 30 l'impulsion apparaît à la sortie du circuit de retard 427 , cette autre entrée du circuit ET 431 reçoit un signal de la sortie "1" de la bascule 408 puisque celle-ci a été préalablement établie par l'impulsion de sortie du circuit ET 413* En conséquence, l'impulsion fournie par le circuit de retard 427 est acheminée 35 vers l'entrée d'établissement de la bascule 407 par l'intermédiaire du circuit ET 431« La bascule 407 étant ainsi établie, le circuit ET 4I2 est prêt à être excité par l'impulsion d'horloge suivante engendrée par le générateur 409. Cette impulsion d'horloge se trouve dirigée vers une entrée d'un circuit ET 432 a travers 40 un circuit ET 4l2r l'autre entrée du circuit ET 432 étant co-nnec- 70 45687 tée à la ligne 430, c'est-à-dire à la sortie du comparateur 429» Dans le cas initial ou le comparateur 429 a reçu deux mots numériques identiques à ses entrées, l'impulsion d'horloge qui se trouve appliquée à une entrée du circuit ET 432 est immédia-5 tement acheminée vers l'entrée de commande d'un circuit de transfert 433, ainsi que vers une entrée du circuit OU 425» Lorsque le circuit de transfert 433 est validé, le mot d'amplitude qui ap*» parît aux sorties des bascules 5H à 514 se trouve appliqué à l'entrée d'une mémoire de synchronisation 43V par l'intermédiaire 10 du circuit de transfert 433» La position correcte de ce mot d'amplitude dans la mémoire de synchronisation 434 est assurée par une maille de synchronisation 435 qui se trouve connectée entre le générateur d'adresse et la mémoire de synchronisation 434° L'impulsion d'horloge qui se trouve transmise par le 15 circuit ET 432 est également appliquée aux entrées d'horloge des bascules 511 à 518 par l'intermédiaire du circuit OU 425 , l'information provenant de l'échantillon suivant qui a déjà été emmagasiné dans le registre à décalage 507 se trouvant dès lors introduite dans les bascules 5H à 518. Après un court inter-20 valle de temps, déterminé par le retard introduit par le circuit 519, les bits numériques de l'échantillon suivant sont extraits de la mémoire tampon 4O6 et introduits dans les étages du registre à décalage 507» Le nombre de bits transférés est évidemment déterminé par le mot numérique qui apparaît à la sortie du sous- 2 5 tracteur 520. Après que la bascule 4O8 a été établie par.le signal fourni par le circuit ET 4I3, elle n'applique plus de signal "0" à une entrée du circuit ET 413- En conséquence, une seule impulsion d'horloge engendrée par le générateur 409 se trouve appli-'30 quée au circuit de retard 423 à travers le circuit ET 413- Après la phase de synchronisation initiale, ce trajet n'achemine donc plus d'impulsion vers les bascules 511 à 518 à travers le circuit OU 425° Après la phase de synchronisation initiale, une impulsion d'excitation ne peut donc plus être appliquée aux en- 3 5 trées de synchronisation de ces bascules que par le circuit ET 432° Le comparateur 429 n'applique un signal à la ligne 430 que lorsque les mots numériques appliqués à ses entrées sont identiques . Il en .résulte donc que si le second échantillon emmagasiné dans les bascules 5H à 518 correspond à l'échantillon em-40 magasiné à l'adresse qui est immédiatement adjacente à celle où 2091952 70 45687 22 2091952 se trouve le premier échantillon , le comparateur 429 fournit immédiatement un signal de sortie, de sorte que l'impulsion d'horloge suivante se trouve appliquée aux entrées de synchronisation des bascules 511 à 518 à travers le circuit ET 432. Tou-5 tefois, si le second échantillon emmagasiné dans les bascules 511 à 518 ne correspond pas à l'échantillon suivant dans le groupe d'adresses, le comparateur 429 attend jusqu'à ce que le générateur d'adresse 436 fournisse le mot d'adresse correspondant à l'adresse emmagasinée dans les bascules 511 à 518 avant d'appli-10 quer le signal d'excitation au circuit ET 432. De cette manière l'information d'amplitude emmagasinée dans les bascules 511 à 514 y reste emmagasinée jusqu'à ce que l'adresse convenable soit apparue à la sortie du générateur d'adresse 436. Les amplitudes se trouvent ainsi introduites aux emplacements convenables dans 15 la mémoire de synchronisation 434° Dans le cas où le mot d'adresse des bascules 515 à 518 est égal à "0001", JLe soustracteur 520 fournit un signal de sortie contenant tous des bits "0". Chacun des bits à la sortie du soustracteur 520 est connecté à l'entrée d'inhibition 20 du circuit ET 525 par l'intermédiaire du circuit OU 527. Dans ce cas, aucun des circuits ET 521 à 524 n'est validé par le signal de sortie du soustracteur 520 et, par conséquent, l'impulsion retardée dans le circuit de retard 519 se trouve introduite dans le cinquième étage du registre 502 par l'intermédiaire du cir-25 cuit ET 525. Un bit "1" dans ce cinquième étage donne lieu à quatre impulsions de tension sur la ligne 506. Cela ne permet évidemment d'acheminer que quatre bits numériques entre la mémoire tampon 406 et le registre à décalage 507- Ces quatre bits numériques sont seuls nécessaires et suffisants puisque l'échan-30 tillon suivant qui doit être extrait de la mémoire 406 après l'at dresse "0001" correspond à l'amplitude du dernier échantillon dans un groupe d'adresses. Comme on l'a mentionné plus haut, cet échantillon est forcément transmis dans chaque groupe d'adresses et il ne faut pas de bits d'adresse pour situer cet échantillon 35 dans le groupe d'adresses lorsque l'échantillon qui correspond à l'adresse "0001" a été transmis. Lorsque ce dernier échantillon est transféré du registre 507 dans les bascules 511 à 518, toutes les bascules 515 à 518 contiennent des bits "0". Cet état est détecté par le détec-Ifi teur de zéros 528 dont les entrées sont connectées aux sorties des 70 45687 2091952 bascules 515 à 518. Lorsque chacune de ces bascules fournit un bit "0", le détecteur 528 applique un signal à une entrée du circuit OU 526c Ce signal est dirigé par celui-ci vers une entrée du circuit ET 521. En conséquence, lorsque l'impulsion d'ex-5 citation retardée apparaît à la sortie du circuit de retard 519, le signal d'excitation à la sortie du détecteur 528 permet à cette impulsion retardée d'être introduite dans le premier étage du registre 502. Comme on l'a déjà dit, un bit "1" dans le premier étage provoque l'extraction de huit bits numériques de la mémoire 10 tampon 406 et leur insertion dans le registre à décalage de donnée 507. Ce nombre de bits est précisément égal au nombre de bits requis dans l'échantillon suivant dans le cas où le dernier échantillon transmis correspond au dernier échantillon dans un groupe d'adresses. 15 L'information emmagasinée dans la mémoire de synchro nisation 434 est mise à jour d'après l'information d'amplitude introduite dans la mémoire de synchronisation 434 à travers le circuit 433. Cette information est extraite de la mémoire 434 pour être acheminée vers le dispositif d'utilisation 437» Dans le 20 cas d'un système vidéo, ce dispositif d'utilisation consiste en un codeur numérique / analogique et un dispositif d'affichage tel qu'un kinescope. Dans le cas d'un système de télémesure, le dispositif d'utilisation peut être simplement un codeur numérique / analogique, un démultiplexeur et un certain 25 moyen pour afficher l'information analogique reçue de chaque capteur de télémesure au terminal transmetteur. 70 45687 2k 2091952 REVENDICATIONS. 10- Système de réduction de la redondance dans lequel des échantillons d'un signal d'entrée sont sélectionnés pour être transmis, caractérisé en ce que pour chaque échantillon sélection-5 né dans un groupe prédéterminé d'échantillons du signal d'entrée, est prévu un mot d'adresse, le ou les bits de chaque mot d'adresse étant uniquement suffisant pour identifier l'emplacement de l'échantillon correspondant dans l'intervalle entre l'emplacement de l'échantillon sélectionné précédent (s'il y en a un) dans le-10 dit groupe et la fin dudit groupe. 20- Système selon la revendication 1, caractérisé en ce que chaque mot d'adresse est représentatif de l'emplacement de l'échantillon correspondant dans ledit groupe, et en ce qu'un bit au moins dans chaque mot d'adresse est sélectionné pour être trans-15 mis, la sélection de ce bit étant faite sur base de l'intervalle compris entre l'emplacement d'un échantillon sélectionné précédent (s'il y en a un) dans ledit groupeet la fin dudit groupe. 3.- Système selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'un 'échantillon prédéterminé dans ledit 20 groupe e st sélectionné pour être transmis. ko- Système selon la revendication 3, caractérisé en ce que l'échantillon sélectionné est de préférence le dernier échantillon du groupe. 5.- Dispositif de transmission pour transmettre un si-25 gnal à redondance réduite, comprenant des moyens pour sélectionner des échantillons dans un signal d'entrée, des moyens pour attribuer à chaque échantillon sélectionné dans un groupe prédéterminé d'échantillons du signal d'entrée, un mot d'adresse destiné à être transmis, le ou les bits de ce mot étant uniquement suffisant 30 pour identifier l'emplacement de l'échantillon correspondant dans l'intervalle entre l'emplacement de 1'échantillon sélectionné précédent (s'il y en a un) dans ledit groupe et la fin de ce groupe. 60- Dispositif selon la revendication 5, caractérisé en ce que chaque mot d'adresse est représentatif de l'emplacement de 35 l'échantillon correspondant dans ledit groupe, et en ce qu'il comprend des moyens pour sélectionner, en vue de leur transmission,le ou les bits dans chaque mot d'adresse sur base de l'intervalle entre l'emplacement d'un échantillon sélectionné précédent (s'il y en a un) dans ledit groupe et la fin de ce groupe. 70 45687 25 2091952 7.- Dispositif selon la revendication 5, caractérisé en ce que les moyens pour attribuer au mot d'adresse destiné à êtretransmis comprennent un générateur d'adresse pour engendrer un mot d'adresse pour chaque échantillon sélectionné représenta-5 tif de l'emplacement de l'échantillon correspondant dans ledit groupé, dss moyens pour vérifier à partir de chaque mot d'adresse le nombre de bits requis pour identifier l'emplacement de l'échantillon sélectionné suivant (s'il y en a un) dans l'intervalle entre l'emplacement dudit échantillon sélectionné et la fin dudit grou-10 pe, et des moyens pour réduire, si nécessaire, le nombre de bits dans le mot d'adresse pour l'échantillon suivant en un nombre égal audit nombre vérifié. 80- Dispositif selon la revendication 7» caractérisé en ce que les moyens pour vérifier le nombre de bits requis com-15 prennent des moyens pour soustraire une valeur prédéterminée de chaque mot d'adresse engendré afin de fournir un mot d'adresse de valeur inférieure, et des moyens pour développer, à partir de ce dernier mot d'adresse, un mot de contrôLe ayant un bit numérique d'une première valeur dans la même position de bit que le bit de 20 plus fort poids dans ce mot d'adresse et dans toutes les positions des bits de valeur inférieure (s'il y en a), et un bit numérique d'une seconde valeur dans les autres positions de bits. 9o- Dispositif selon la revendication S, caractérisé en ce que les moyens pour réduire le nombre de bits comprennent des 25 moyens pour sélectionner, en vue de leur transmission,le ou les bits seulement du mot d'adresse engendré représentatif de l'emplacement de l'échantillon suivant dans lëdit groupe, ledit ou lesdits bits occupant une ou des positions correspondant à la ou aux positions de bits dans le mot de réglage,occupées par un ou des bits -30 ayant ladite première valeur. 10o — Dispositif selon l'une quelconque des revendications 5 à 9, caractérisé en ce qu'il est agencé en sorte de sélectionner dans ledit groupe un é chantillon prédéterminé en vue de sa transmission. 35 11o — Dispositif selon la revendication 10, caractérisé en ce que ledit échantillon prédéterminé est le dernier échantillon du groupe. 12.- Dispositif pour recevoir des échantillons dans un train de bits série, chaque échantillon ayant un mot d'adresse numérique comptant un nombre variable de bits, ce dispositif corn- 70 45687 26 ,2091952 prenant une mémoire tampon pour emmagasiner ledit train de bits série, un registre à décalage pour recevoir des bits numériques extraits de la mémoire tampon,, une mémoire de données pour emmagasiner des bits présents dans le registre à décalage en réponse à 5 un signal de commande, des moyens pour développer ledit signal de commande en réponse à un mot numérique emmagasiné dans des emplacements d'emmagasinage prédéterminés dans la mémoire de données, des moyens prévus pour répondre audit signal de commande afin de remettre le registre à décalage à zéro, et des moyens prévus pour 10 répondre à la remise à zéro du registre à décalage afin d'extraire plusieurs bits de la mémoire tampon, le nombre de ces bits extraits étant fonction du-mot numérique emmagasiné dans les emplacements d'emmagasinage prédéterminés de la mémoire de données. 13.- Dispositif selon la revendication 12, caractérisé 15 en ce qu'il comprend unemémoire de synchronisation pour le réapprovisionnement en échantillons dudit train de bit série, un générateur d'adresse pour engendrer périodiquement un mot d'adresse représentatif d'un emplacement libre dans la mémoire tampon, des moyens prévus pour répondre à un mot numérique emmagasiné dans 20 des emplacements d'emmagasinage prédéterminés de la mémoire de données afin de développer un mot de commande représentatif du nombre de bits présents dans.1'échantillon suivant devant être extrait de la mémoire tampon, les moyens pour développer le signal de commande étant prévus pour engendrer ledit signal de commande 25 lorsqu'il y a concordance entre le mot d'adresse engendré et un mot numérique emmagasiné dans des emplacements d'emmagasinage prédéterminés de la mémoire de données, les moyens prévus pour répondre à 3a remise à zéro du registre à décalage étant agencés en sorte d'extraire de la mémoire tampon le nombre de bits représenté par le mot de contrôle.