Brevet FR2103572A1 — publié le 19720414

La présente invention concerne des dispositifs:semi-conducteurs stabilisés ou passivés et plus particulièrement des dispositifs semi-conducteurs comportant une couche conductrice supprimant un canal parasite. 5 On appelle parfois les dispositifs semi-conducteurs que l'on a stabilisés d'une certaine façon dispositifs passivés. A ce jour, les dispositifs semi-conducteurs planar passivés présentent des limites importantes en ce qu'ils ne peuvent être utilisés sous des tensions élevées. 10 Généralement, les dispositifs semi-conducteurs, par exemple les dispositifs semi-conducteurs à circuit intégré de type MOS comprennent plusieurs régions de type P formées par diffusion sur une surface principale d'un substrat de silicium de type N, une pellicule d'oxyde de silicium recouvrant la surface du substrat de si-15 licium, et plusieurs couches d'interconnexion en aluminium formées sur la pellicule d'oxyde par évaporation. Cependant, dans ces dispositifs, certaines des couches d'interconnexion sont raccordées électriquement aux couches diffusées. En détail, des canaux parasites raccordant les régions diffusées se créent sous la pellicule 20 d'oxyde sur laquelle sont formées les couches d'interconnexion ou à son voisinage, lorsqu'on soumet la couche d'interconnexion à une tension élevée. Ceci nuit donc au bon fonctionnement du circuit. Les canaux parasites se forment car le type de conductivité 25 des parties en surface du semi-conducteur est inversé par la.tension élevée appliquée aux couches d'interconnexion en aluminium ou par les charges électriques fuyant de la couche d'interconnexion sur la pellicule d'oxyde. Les charges électriques fuyant de la couche d'interconnexion sur la pellicule isolante sont appelées 30 ci-après "charges électriques mobiles sur la pellicule isolante11. Généralement, on utilise pour empêcher la formation du canal parasite une technique selon laquelle on donne à la pellicule isolante en-dessous et au voisinage de la couche d'interconnexion une épaisseur importante. Mais, l'épaisseur de la pellicule iso— 35 lante est limitée, car si on la fait épaisse, la formation d'une couche de protection de photogravure est difficile, et le substrat semi-conducteur est soumis à un effort dû à la différence des coefficients de dilatation thermique entre la pellicule isolante et le substrat. 40 Donc, on ne peut réaliser une pellicule isolante ayant une 71 04768 2 2103572 épaisseur suffisante pour empêcher la formation d'un canal parasite causé par" les charges électriques mobiles sur la pellicule isolante lorsqu'on applique un'potentiel élevé, donc, le procédé habituel consistant à rendre la pellicule d'oxyde épaisse n'est 5 pas suffisamment efficace. Par conséquent, l'invention visé un nouveau dispositif semiconducteur amélioré pouvant être utilisé sous des tensions élevées. L'invention vise également un dispositif semi-conducteur ayant une nouvelle structure perméttarit de supprimer un canal parasite 10 provoqué par les charges électriques mobiles sur la pellicule isolante. L'invention concerne également un dispositif semi-conducteur ayant une nouvelle structure, dans lequel on peut supprimer un canal parasite provoqué par un champ électrique appliqué entre une 15 couche d'interconnexion et une surface semi-conductrice. L'invention concerne également un dispositif à circuit intégré semi-conducteur de type MOS ayant une structure supprimant un canal parasite. En résumé, selon l'invention, on forme une couche conductrice 20 supplémentaire sur une pellicule isolante contigué' à une couche d'interconnexion au-dessus d'un substrat semi-conducteur. La couche conductrice supplémentaire décharge ou absorbe les charges électriques mobiles sur la pellicule isolante comme décrit ci-dessus. Donc, la couche conductrice supplémentaire se comporte com-25 me un dispositif d'arrêt de canal parasite. L'invention sera mieux comprise à la lecture de la description détaillée* qui va suivre réalisée en regard des dessins annexés. Pour faciliter la compréhension de l'invention, un exemple caractéristique est représenté sous la forme d'un dispositif semi-con-30 ducteur à circuit intégré de type MOS, mais il va de soi que l'invention n'est pas limitée à ce mode de réalisation particulier. - La figure 1 représente une' vue en plan fortement agrandie d'un circuit intégré semi-conducteur de type MOS comportant un registre à glissement. 35 - La figure 2 représente une vue en coupe selon la ligne II-II de la figure 1; et - la figure 3 représente un schéma du même circuit. Selon les figures 1 et 2, un substrat 1 semi-conducteur monocristallin, par exemple en silicium, comporte plusieurs régions 40 2 ayant des types de conductivités différents constituant 6 tran 71 04768 3 2103572 sistors à effet de champ MOS servant de dispositif de commutation et 3 transistors à effet de champ MOS servant de résistance de charge. Généralement, le substrat 1, est essentiellement d'un type, le type N dans le mode de réalisation et contient plusieurs 5 régions de type inverse dans lesquelles on a réalisé 9 transistors à effet de champ MOS. Dans ce mode de réalisation, les régions du type P formées dans le silicium sont obtenues selon tin procédé classique de diffusion d'une impureté dans un substrat semi-conducteur 1. Les régions 2 de type P obtenues par diffusion consti-10 tuent les régions sources ou les régions drains des transistors à effet de champ MOS ou des régions d'interconnexion raccordant chaque élément de circuit. Une surface principale du substrat semi-conducteur 1 est recouverte d'une couche d'oxyde 3, par exemple une couche 3 d'oxyde 15 de silicium. On forme la couche 3 d'oxyde de silicium, par exemple, en oxydant la surface du substrat de silicium 1. Les couches d'aluminium 4 à 9 formées selon la technique classique d'évaporation sous vide recouvrent la couche d'oxyde de silicium 3. La couche d'interconnexion 4 est utilisée pour apporter me tension d'ali-20 mentation. On.forme 3 transistors à effet de champ MOS servant de résistance de charge le long de la couche 4. Les couches de raccordement 7 raccordent chaque électrode porte des transistors de commutation à effet de champ MOS. Les couches formant électrode 8 sont raccordées à chaque région 2 formée par diffusion des régions 25 drains. Les couches 5 et 9 formant électrode sont raccordées à chaque région formée par diffusion des régions sources. Les couches conductrices 5 et 6 sont formées selon l'invention d'une façon spéciale. En d'autres termes, les couches conductrices 5 et 6 se dirigent le long de la couche d'interconnexion 4 à 30 laquelle on applique une tension élevée, si bien que la couche 4 est isolée des régions auxquelles elle ne doit pas être raccordée. Comme-il est représenté en 5', la couche d'interconnexion 5 dépasse la couche d'interconnexion 4 entourant ainsi la couche d'interconnexion 4 avec la couche conductrice 6. La couche conduc-35 trice 6 n'est raccordée électriquement avec aucune des régions 2 obtenues par diffusion, si bien que la couche conductrice b et la partie de la couche d'interconnexion 5' n'interviennent pas directement dans le fonctionnement du circuit intégré. Mais elles sont extrêmement utiles pour empêcher l'altération du circuit in-40 tégré à la longue. 71 04768 4 2103572 La figure 2 représente une vue en coupe selon la iigrie U-II de la figure 1. Lors du fonctionnement du dispositif à circuit intégré de type MOS, les charges électriques représentées par le symbole © ayant fuient de la couche conductrice 4 sur la pellicu-5 le d'oxyde sous l'effet de la tension élevée appliquée, s'accumulent le long de la couche conductrice 4. Cependant, dans le cas où on exerce une faible tension sur les couches conductrices supplémentaires 5 et 6, par exemple dans le cas où le potentiel électrique des couches conductrices supplémentaires 5 et 6 est égal à 10 celui du substrat semi-conducteur 1, les charges électriques mobiles sur la pellicule isolante 3 se déchargent ou sont absorbées par les couches conductrices supplémentaires 5 et 6. Donc, il n'y a pas de risque qu'il se crée des canaux parasites sous la pellicule d'oxyde au-delà des couches conductrices 5 et 6 opposées à 15 la couche d'interconnexion 5, si bien que les caractéristiques du dispositif semi-conducteur de type MOS sont stables lors du fonctionnement à température élevée et sous tension élevée. Il est souhaitable que la tension de la couche conductrice 6 soit inférieure à la tension créant une couche d'inversion à la 20 surface du semi-conducteur pour empêcher la création d'une couche canal à la surface du semi-conducteur juste en-dessous de la couche conductrice 6» Par exemple, on raccorde la couche conductrice 6 au substrat semi-conducteur de type N, ou on met la couche conductrice 6 au potentiel de la terre. 25 Dans le procédé préférentiel de réalisation dans la structure illustrée dans les figures 1 et 2, on prépare le substrat de silicium 1 monocristallin de type N ayant une résistance de 1,5 -H. -cm et on chauffe en atmosphère humide à environ 1200°C, en formant ainsi la pellicule 3 d'oxyde de silicium sur le subs- O 30 trat de silicium 1 sur une épaisseur de 6000 A. On forme des trous dans les parties prédéterminées de la pellicule d'oxyde 3, selon la technique bien connue de photogravure, et on diffuse à travers ces trous un accepteur d'impuretés pour former plusieurs régions de diffusion 2. Ceci est obtenu selon la technique classique de 35 diffusion sélective en chauffant le substrat semi-conducteur 1 à environ 1200°G dans une atmosphère oxydante contenant par exemple du bore. Puis, on amène l'épaisseur des parties de la pellicule d'oxyde de silicium sur lesquelles on formera les électrodes portes des O 40 transistors à effet de champ MOS à une épaisseur d'environ 1000 A. 71j 047:6$ 5- 2^3572 Puis, on forme des trous dans la couche d'oxyde degfaçon à atteindre les régions sources et .drains, on évapore de l'aluminium sur la totalité de la surface du substrat.semi-conducteur, et on forme les couches d'aluminium représentées dans la figure 1 selon la 5 technique bien connue de photogravure La distance entre la couche d'interconnexion 4 .et les couches conductrices 5 ou 6 est d'environ 5/^ , mais il n'est pas nécessaire que cette dimension ait rigoureusement cette valeur. Les couches conductrices 5 et 6 selon l'invention,, peuvent être 10 obtenues simultanément avec d'autres interconnexions d'aluminium en évaporant l'aluminium, donc, on peut les réaliser facilement sans qu'il soit nécessaire d'ajouter des stades de fabrication. Ainsi, on peut fabriquer un dispositif à circuit intégré semiconducteur de type MOS tel que le représente le schéma de la fi— 15 gure 3 sans qu'on risque de créer un canal parasite dû aux charges électriques mobiles sur la pellicule d'isolement. Il va de soi que les principes décrits ne s'appliquent pas uniquement au.dispositif semi-conducteur particulier décrit qui ne correspond qu'à un mode de réalisation. 20 L'invention s'applique également à un dispositif de circuit intégré semi-conducteur comprenant une couche d5intereonnexion placée sur un substrat semi-conducteur par l'intermédiaire d^ne pellicule isolante et où un canal parasite peut se créer sur la surface du substrat semi-conducteur en-dessous de la couche d 'inter-25 connexion-sous l'effet d'un champ électrique créé entre la couche d'interconnexion et la surface du substrat semi-conducteur« Selon l'invention, le canal parasite est supprimé par formation d'une couche conductrice supplémentaire entre la couche d'interconnexion et la surface du substrat par l'intermédiaire d'une pellicule iso-30 lante, et en exerçant une faible tension sur la couche conductrice supplémentaire, par exemple en raccordant électriquement la couche conductrice supplémentaire au substrat semi-conducteur, la couche conductrice formant écran entre la partie de la surface semi-con-ductrice et la couche d'interconnexion. 35 II va de soi que la présente invention n'a été décrite et représentée qu'à titre purement explicatif mais nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. 71 04168 ; .. ; . .6 = 2103S72 REVENDICATIONS 1 - Dispositif semi-conducteur caractérisé fin ce. q^'il est constitué d'un substrat semi-conducteur, de régionssemi-conductri-ces formées sur une surface principale dudit substrat semi—conduc— 5 teur, lésditesrégions semi-conductrices ayant un type de conduc-tivité différent de celui de chacune des matières semi—conductrices contiguês, une pellicule isolante formée sur la surface principale dudit substrat semi-conducteur, une couche d'interconnexion, à laquelle on applique une tension, formée sur ladite pellicule iso-10 lante, une couche , conductrice supplémentaire formée sur ladite pellicule isolante entre au moins" une deèdites, régions semi-con-ductrices et ladite couché- d'interconnexion, et en ce qu'on appli— . que à ladite couché conductrice supplémentaire une tension inférieure à celle appliquée à ladite couche d'interconnexion* 15 2 - Dispositif semi-eoïïd'ucteur selon la revendication 1, caractérisé en ce qu'il est constitué d'un substrat semi-conducteur, de régions semi-conductrices fermées sur la surface principale dudit substrat semi-conducteur, lesdites régions semi-conductrices ayant un type de eonductivxt© différent de celui de chacune des matières 20 semi-conductrices contiguéTs, uns pellicule isolante formée sur la surface principale diedit. substrat semi-conducteur, une couche d'interconnexion placée sur ledit substrat semi-conducteur par l'intermédiaire de ladite pellicule isolante, et en es qu'on créé vmo tension sur ladite coûel» d^iiitsrcoîmexion, une couche conductriss 25 supplémentaire étant formée ©atra ladite couche d'interconnexion et la surface dudit substrat seai-conducteur par l'intermédiaire de ladite couche isolants, ladite couche conductrice supplémentaire étant sous uns tension info-rieurs à celle appliquée à ladite couche d'interconnexion. 30 3 - Dispositif semi-conducteur selon la revendication 1, caractérisé én ce qu'il est constitué d'un substrat semi-conducteur, d'éléments semi-conducteurs comportant au moins une jonction PN sur une surface principale dudit substrat semi-conducteur, d'une pellicule isolante formée sur la surface principale dudit substrat semi-conducteur, d'une coucha d8interconnexion formée sur ladite 35 pellicule isolante entre lesdits éléments semi-conducteurs, en ce qu'on exerce une tension sur ladite couche d'interconnexion, et d'une couche métallique placée sur ladite pellicule d'isolement entre ladite couche d'interconnexion et au moins un desdits éléments semi-conducteurs, ladite couche métallique étant raccordée électriquement audit substrat semi-conducteur, si bien que ladite couche métallique est au même po'tentiel électrique que ledit dubs-40 trat semi-conducteur*