Brevet FR2086185A1 — publié le 19711231

La présente invention a pour objet une structure de transistors et plus particulièrement, la structure des transistors qui fonctionnent en inverse. Des transistors qui fonctionnent en inverse c'est-à-dire des transistors qui ont une région de base, située dans la région d'émetteur et qui ont une région de collecteur située à l'intérieur oe la région de base, sont dans oeaucoup de cas très utiles pour la réduction du nombre des zones d'isolation et de connexion métalliques qui doivent être réalisées de façon à fabriquer un transistor monolithique. Un exemple d'un tel transistor fonctionnant en inverse est représenté dans la demande de brevet déposée en France par la aemanderesse le 15/10/1969 sous le n0 PV 6 935 810. Dans cette application, on réalise deux transistors, ayant leurs émetteurs connectés ensembles et leurs bases et collecteurs connectés en croix, en utilisant une région d'émetteur commune pour les deux transistors. Ceci économise une zane d'isolation et une connexion métallique par rapport à la même configuration utilisant des transistors isolés, chacun réalisé à l'intérieur de sa propre région de collecteur, et possédant une connexion métallique reliant les deux émetteurs ensemoles. Aussi peut-on voir que les transistors fonctionnant en inverse sont ces dispositifs très utiles dans la fabrication des circuits monolithiques. Leur usage est cependant très limité à cause de leur faible gain en courant. Par conséquent, en accord avec la présente invention, on réalise un nouveau transistor à gain de courant inverse élevé. Ce nouveau transistor comporte une jonction fortement dopée autour des parois verticales de la base, tandis que la partie inférieure de la jonction de base est exposée à une couche enterrée très conductrice. Ceci entraîne une augmentation considérable du gain du transistor apparamment par ce qu'il limite le mouvement latéral du courant à travers les parois verticales de la jonction base-émetteur et en outre parce qu'il dirige la plus grande partie des injections de porteurs dans la direction verticale qui est, de beaucoup. le chemin électrique le plus court à travers la région d'émetteur.Un autre avantage de la diminution du mouvement latéral causé par la région fortement dopée est qu'il réduit les effets de transistors latéraux apparaissant en général pour les transistors possédant une région commune. De préférence, la jonction fortement dopée autour des parois verticales est contituée par une zône de conductivité très élevée disposée autour de la base en même temps que l'on forme l'émetteur de transistor, ou toute autre diffusion de type N+, de façon à éliminer toute étape de procédé supplémentaire. Par conséquent, un objet de la présente invention est d'augmenter le gain en inverse d'un transistor vertical. Un autre objet de la présente invention est d'améliorer le gain des transistors qui fonctionnent en inverse. D'autres objets de l'invention sont de réduire le nombre d'interconnexions, de zônes de diffusion et d'isolation, nécessaires à la fabrication des circuits monolithiques, et de réduire la surface totale des circuits monolithiques formés sur un bloc monolithique. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte qui représentent un mode de réalisation préférée de celle-ci. La figure 1 est une vue en plan du transistor de la présente invention. La figure 2 est une coupe prise le long des lignes 2-2 de la figure 1 La figure 3 est une vue en plan de trois transistors à émetteur commun réalisés selon la présente invention. La figure 4 est une coupe prise le long des lignes 4-4 de la figure 3, et la figure 5 est un graphique représentant le profil des concentrations d'impuretés des transistors représentées dans les figures 3 et 4. Se référant aux figures 1 et 2, la couche épitaxiale 10 de type N ess obtenue sur un substrat 12 de type P- afin que la couche enterrée 14 de type lss ait été diffusée dans le substrat. Une fois que la croissance épitaxiale est réalisée, une diffusion annulaire 15 du type sl est réalisée à travers la couche épitaxiale 10 et dans la substrat 12 pour définir une région d'isolation 17 d'un matériau de type N-.Cette région d'isolation sert d'émetteur au nouveau transistor et la diffusion de la base 16 de type Pest réalisée dans cette région d'isolation, au-dessus de la couche enterrée 14 ue sorte qu'elle soit en intact avec cette couche enterrée 14 qui a été rétrodlffusée dans la région épitaxiale 10. Après la diffusion de la base une région de collecteur 18 et une région de contact d'émetteur 20 sont simultanément diffusées dans la région de base 16 et dans la region d'isolation 17 respectivement. Conformément à la présente invention, dans la même étape de diffusion que celle utilisée pour réaliser la région de collecteur 18 et la région de contact d'émetteur 20, un anneau de diffusion supplémentaire 22 de type N+ est placé autour de la région base 16.Cet anneau de diffusion 22 constitue une jonction fortement dopée avec les côtés verticaux a,a' et b,b', de la région de base 16 ce qui réduit le courant passant à travers les parois verticales a,a' et b,b' de la base du transistor réalisé. Ceci entraîne le passage d'une plus grande partie du courant total, fourni à la couche enterrée, à travers la surface horizontale a',b' de la base. Avec l'injection verticale proportionnellement plus grande, le gain du courant du transistor inverse est accru. Après les étapes de diffusion, des contacts 24, 26, 28 sont réalisés pour les connexions de collecteur, de base et d'émetteur respectivement. Les figures 3 et 4 représentent un certain nombre de çransistors ayant une région commune d'émetteur réalisée conformément à la présente invention. On remarquera que la différence entre ces transistors et le transistor décrit dans les figures 1 et 2 est que l'anneau de jonction 22 et la diffusion de la région de contact d'émetteur 20 sont réalisés de façon unitaire et numérotés 20-22. D'autre part, les mêmes numéros que ceux utilisés dans les figures 1 et 2 indiquent les mêmes diffusions pour les figures, 3 et 4, excepté les suffixes a,b,c qui sont utilisés pour les diffusions de base et de collecteur ainsi que pour les contacts dans le but d'indiquer qu'ils appartiennent à trois transistors différents.Les dimensions latérales sur les transistors peuvent être facilement déterminées à partir de l'échelle 30 qui représente une longueur de 0,0254 mm tandis que les dimensions verticales des différentes diffusions et couches sont définies ci-dessous associées aux concentrations d'impureté des différentes diffusions. Profondeur de la jonction de collecteur horizontal par rapport à la surface supérieure 101,60 10- 6 cms Profondeur de la jonction d'émetteur horizontal par rapport à la surface supérieure 76,2 10 6 cms Largeur de la base 25,4 10 6cms Epaisseur de la couche épitaxiale 355,60 10 6 cms Epaisseur de la diffusion sub-collecteur 508, 106 cms La figure 5 représente le profil de la concentration d'impuretés des transistors représentés dans les figures 3 et 4, tandis que la concentration d'impureté initiale et celle de 13 jonction pour la base et l'émetteur sont indiquées ci-dessous. Concentration initiale d'impureté d'émetteur (COE) 1,2 x 1021 A/cm Concentration initiale d'impureté de la base (C05) 2,0 x 1019 A/cm3 Concentration d'impureté de la jonction de collecteur (C(XJC)) 3,5 x 1016A/cm Concentration d'impureté à la jonction d'émetteur (C(XJE)) 1,0 x 1018 A/cm A partir du graphique ci-dessous on peut voir que les transistors représentés dans les figures 3 et 4 améliorent leur oêta dIS d'un coefficient de deux à trois, lorsqu'on utilise les deux tensions collecteur-émetteur représentées et un certain courant émetteur prédéterminé par rapport au même transistor sans anneau de jonction de type N+ 20-22 I pour VCE = 200 mv BI pour VrF = 1V T sans x anneau de type N+ 2,3 T avec x anneau de type N+ 7,5 11 Par conséquent, on peut voir que l'anneau N+ fournit un moyen otaccroître le gain de courant inverse d'un transistor NPN sans modification du procédé. Ainsi, un beta suffisamment élevé pour un transistor fonctionnant en inverse est obtenu, ce qui assure une large application. Dans les exemples illustrés l'anneau N 22 ou 20-22 entoure complètement la région oe base 16. Bien que cette structure soit préférable on peut souhaiter, oans quelques applications, utiliser un anneau qui n'entoure que partiellement la paroi latérale. En outre, bien que la région de base soit en contact avec la région de sous-collecteur dans les exemples repres#ntés, il est apparent que l'invention s'applique également aux structures de transistors pour lesquelles le sous-collecteur n'est pas en contact avec la base. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention, appliquées à un mode de réalisation préférée de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications cie forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. REVENDICATIOS 1. Transistor inverse du genre comprenant une région de base d'un premier type de conductivité située à l'intérieur d'une région d'émetteur du type de conductivité opposé et comprenant une région de collecteur du type de conductivité opposé située à l'intérieur de la région de base, ce transistor étant caractérisé en ce qu'il comporte en outre, une région additionnelle du type de conductivité opposé, ayant une concentration d'impuretés plus grande que celle de la région d'émetteur et située entre la région d'émetteur et les parois latérales de la région de base et ce, pour augmenter le gain du transistor inverse. 2. Transistor selon la revendication 1, caractérisé en ce que la région additionnelle forme une jonction avec la région de base. 3. Transistor selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre une région de contact d'émetteur distincte de la région additionnelle. 4. Transistor selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre une région de contact d'émetteur confondue avec au moins une partie de la région additionnelle. 5. Transistor selon l'une quelconque des revendications précédentes, caractérisé en ce que la région additionnelle at la région de collecteur sont obtenues en une seule étape de diffusion. 6. Transistor selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte une couche enterrée sous la région de base. 7. Transistor selon la revendication 6, caractérisé en ce que la couche enterrée est du type de conductivité opposé et entre en contact avec la région de base formant ainsi une jonction. b. Transistor selon l'une quelconque des revendications précédentes, caractérisé en ce que la région de base est du type P-, la région additionnelle, la région de collecteur et la couche enterrée sont du type N et la région d'émetteur du type N-. 3. Transistor selon l'une quelconque des revendications précédentes, caractérisé en ce que la région additionnelle entoure complètement la région de base.