Brevet FR2097094A1 — publié le 19720303

La présente invention concerne un circuit intégré semiconducteur pour l'emmagasinage de données. Le circuit de la présente invention peut être utilisé dans une mémoire associative ou dans une mémoire fonctionnelle. Dans une mémoire associative, les données emmagasinées sont comparées de façon 5 associative avec des caractéristiques de recherche. Dans une mémoire fonctionnelle, les opérations logiques peuvent être effectuées à l'intérieur de la mémoire. Des mémoires" de ce typé sont bien connues dans l'art antérieur. De façon classique, des circuits bistables tels que des multivibrateurs sont intercon-"10 nectés de façon à constituer des matrices. Pour le traitement des données binaires, une mémoire fonctionnelle nécessite trois états stables par cellule et, par conséquent, deux circuits multivibrateurs sont utilisés dans chaque cellule. Les bits d'un mot de données sont écrits et lus en parallèle, corme dans une mémoire classique. Pendant une opération de recherche, un mot emma-15 gasiné peut être lu en le comparant avec un mot contenu dans un registre d'entrée/sortie CE/S). Les lignes de bits et les lignes de mots de la matrice ?ont utilisées à la fois pour des opérations de lecture et d'écriture. Les circuits employés dans les cellules de mémoire pour l'emmagasinage de bits de données individuels devraient, pour des raisons d'économie, être 20 tels que la densité des cellules soit aussi élevée que possible. Cette densité dépend en partie de la puissance consommés par chaque cellule, cette consommation déterminant, en fonction de la disposition géométrique des composants et d'autres paramètres, le dégagement ds chaleur, de chaque cellule. Une densité plus élevée nécessite par conséquent une perte de puissance moindre. 25 De plus, la densité dépend des dimensions les plus faibles que les composants des circuits peuvent avoir en pratique. Dans les limites de la technologie actuelle, plus les composants sont petits, plus ils sont faciles à réaliser. Le circuit constituant une cellule de mémoire devrait par conséquent être aussi simple que possible et comporter un minimum de composants. Les mémoires 30 (jU type ici considéré sont généralement constituées par des dispositifs semiconducteurs intégrés, et un grand nombre de circuits identiques sont disposés sur un unique cristal, par exemple en silicium. Etant donné que le coût de ces dispositifs est essentiellement fonction de la surface du cristal requise, il est évidemment souhaitable de pouvoir disposer le plus grand nombre possible 35 je circuits sur un cristal de surface donnée. Le contenu des circuits de mémoire du type ici considéré, qui utilise le principe du multivibrateur bistable, est normalement lu à l'aide d'amplificateurs différentiels. Cela nécessite évidemment que le rapport du courant traversant la partie conductrice du multivibrateur au courant traversant la partie non conductrice soit élevé. 40 Ce rapport est limité parce que les transistors à effet de champ employés 71 22133 2 2097094 présentent toujours un certain courant de fuite dans leur état non conducteur. Il est possible, à l'aide d'un agencement passablement compliqué du transistor, de réduire dans une certaine mesure ce courant de fuite, mais cela nécessite une capacité de grille plus élevée qui, à son tour, réduit la vitesse à laquelle des données peuvent être écrites dans la cellule, car l'opération d'écriture exige que cette capacité soit rechargée.. Dans de nombreuses applications des mémoires associatives, le nombre d'opérations de lecture est très supérieur au nombre d'opérations d'écriture,, et des opérations d'écriture relativement lentes peuvent par conséquent être jugées acceptables si les opérations de lecture et de recherche peuvent être effectuées à grande vitesse. L'un des objets de la présente invention est donc, d'une façon générale, de remédier aux inconvénients mentionnés ci-dessus et, plus particulièrement, de fournir un circuit consommant moins d'énergie électrique que les circuits connus jusqu'à présent. Un autre objet de la présente invention est de fournir un circuit intégré d'emmagasinage ne nécessitant qu'une partie extrêmement restreinte de la surface du matériau semiconducteur. Un autre objet de l'invention est de fournir un circuit d'emmagasinage tel que l'opération d'écriture nécessite le rechargement de très faibles capacités et qui produise néanmoins un rapport de courant de lecture suffisamment élevé. La présente invention permet d'atteindre les objectifs ci-dessus à l'aide d'un circuit intégré semiconducteur permettant d'emmagasiner des données dans au moins un circuit multivibrateur, dont les branches se composent d'un transistor et d'une résistance de charge et possèdent des connexionsdoubles avec une matrice d'emmagasinage. Selon l'invention, la double connexion est effectuée à l'extrémité des résistances de charge qui. est éloignée des transistors. D'autres objets, caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente un circuit multivibrateur bistable pour l'enmaga-sinage de données. La figure 2 représente une réalisation pratique du circuit de la figure 1 à la surface d'un corps semiconducteur monolithique. La figure 3 représente un autre circuit multivibrateur bistable pour 1 '8irmagasinage de données. La figure 4 représente une réalisation du circuit de la figure 3 à la surface d'un corps semiconducteur monolithique. La figure 5 représente une autre réalisation du circuit de la figure 3. 71 22133 3 2097094 Dans unB mémoire fonctionnelle ou dans une mémoire associative pour l'emmagasinage de données binaires, chaque cellule de mémoire nécessite trois états stables. Etant donné que deux multivibrateurs bistables ont été utilisés à cette fin de façon classique, quatre combinaisons différentes de signaux 5 sont disponibles par cellule, trois seulement desquelles sont normalement utilisées. Dans certaines mémoires, cependant, la quatrième position est utilisée pour la détection des erreurs. Pour les besoins de la description ci-après, il suffit de^ considérer un unique multivibrateur bistable, c'est-à-dire une moitié de la cellule de mémoire, puisque toutes les considérations 10 ci-après sont applicables à la cellule de mémoire complète composée de deux multivibrateurs. Le circuit de la figure 1 représente un multivibrateur bistable composé de deux transistors à effet de champ 2 et 12 avec des grilles à contact de Schottky. Les drains 3 et 13 des transistors sont connectés aux résistances 15 de charge 1 et 11, et les sources 5 et 15 sont respectivement connectées aux diodes de découplage 6, 7 et 16, 17, cependant que 18s grilles 4 et 14 sont connectées au drain des transistors 12 et 2. Le noeud 13, c'est-à-dire la connexion entre le drain d'un transistor et sa résistance de charge ainsi qu'avec la grille de l'autre transistor, est chargé par lë capacité parasite 20 8 et la résistance parasite 9. La capacité 0 est principalement composée du contact de grille 4, et la résistance .9 est principalement composée de la résistance de diode du contact de grille 4 qui est faible lorsque la diode conduit et relativement élevée lorsqu'elle ne conduit pas. Les transistors employés dans ce circuit se composent d'un corps semicon-25 ducteur à résistance ohmique élevée sur lequel un canal de conductivité de type N est déposé. Le canal comporte deux contacts ohmiques faisant fonction de source et de drain ainsi qu'un contact de Schottky faisant fonction ds grille. Le canal est suffisamment mince pour que la tension de contact apparaissant naturellement aux bornes du contact de Schottky suffise à bloquer le 30 transistor. Ce type de transistor a été décrit de façon plus détaillée, notamment dans la demande de brevet n° 7022199 déposée en France par la demanderesse le 17 Juin 1970. Supposons à présent que le transistor 2 soit conducteur et le transistor 12 non conducteur, line tension positive est fournie par la ligne d'alimenta-35 tion S normalement mise à la masse. Un courant traverse la résistance de charge 1 et parvient, par l'intermédiaire du transistor 2 et de la diode 7, à la ligne de mots W polarisée négativement. La résistance de charge constitue, avec le transistor et la diode, un diviseur de tension, et la tension au noeud 3, qui est égale à la tension à la grille 14, est par conséquent faible. 40 La tension au noeud 13, au contraire, est élevée. La résistance de charge 71 22133 4 2097094 11 transporte également un certain courant parcs que la diode constituée par la grills 4 sst conductrice dans le présent exemple. Pour lire des données, des signaux positifs sont appliqués à la ligne de mots W. Cela provoque le passage du courant traversant le transistor 2 5 par l'intermédiaire de la diode 6 dans l'amplificateur différentiel connecté entre les lignes de bit D1 et D2. L'amplificateur différentiel détermine ainsi lequel des deux transistors 2 et 12 se trouve dans son état conducteur. Pour écrire un bit de données dans la cellule, une impulsion positive est appliquée à la ligne de mots W. 10 Pour rendre le transistor 12 conducteur et le transistor 2 non conducteur, une impulsion positive est appliquée à la ligne de bits D1. Le courant ne traverse donc plus le transistor 2, ce qui a pour effet d'augmenter la tension du drain 3 et de rendre conductrice la grille 14. La ligne de mots W doit être découplée des lignes de bits 01 et 02. 15 Dans le circuit de la figure 1, les diodes 6, 7, 16 et 17 sont utilisées à cette fin. Dans certaines applications, il peut cependant être avantageux d'utiliser les transistors au lieu des diodes pour obtenir ce découplage. Cela est vrai du circuit qui vient d'être décrit aussi bien que des circuits qui seront décrits plus loin. 20 Pour que la cellule fonctionne à grande vitesse, il est évidemment nécessaire que les capacités parasites éventuelles soient chargées ou déchargées très rapidement. Afin d'obtenir une stabilité suffisante de l'emmagasinage, les résistances de fuite 9 et 19 doivent être suffisamment importantes. La figure 2 représents une réalisation possible de la cellule qui vient d'être décrite, 25 cette cellule étant du type intégré et disposée à la surface d'un cristal semiconducteur monolithique. La cellule est disposée avec un grand nombre de cellules identiques dans une matrice dont les lignes horizontales sont les lignes de mots et les colonnes les lignes de bits. Le circuit est celui représenté sur la figure 1. Les transistors 2 et 12 se trouvent respectivement à gauche 30 et à droite de la partie centrale de la figure. La source 5, au milieu du transistor 2, est entourée par la grille 4, elle-même entourée par lé drain 5. La résistance de charge 1 est constituée par une partie allongée de la surface libre du cristal, partie qui est enfermée entre les branches 2S et 27 du contact d'isolement. 35 Ce contact d'isolement est un contact de Schottky similaire aux contacts des grilles 4 et 14. Etant donné que, comme on l'a déjà mentionné, la canal conducteur à la surface du cristal est suffisamment mince pour que la tension de contact naturelle aux bornes d'un contact de Schottky faisant fonction de grille suffise à bloquer complètement le courant, il suffit de fournir un 40 tel contact entre des points dont les potentiels sont différents pour les COPY 71 22133 5 2097094 isoler les uns des autres. Dans le présent circuit, le contact d'isolement peut être mis à la masse en un point quelconque non représenté. Chaque transistor est isolé électriquement par un tel contact de Schottky. Une ouverture dans le contact d'isolement fait fonction de résistance de charge, dont la 5 valeur est déterminée par la résistance de surface du canal conducteur et par la longueur et la largeur de l'ouverture. Si nécessaire, la résistance de charge peut prendre une forme sinueuse. Les extrémités supérieures des résistances de charge 1 et 11 aboutissent au contact ohmique 23, qui est connecté à la ligne d'alimentation S. Cette dernière est une bande métallique 10 déposée au-dessus de la couche isolante et est en contact avec le point 23 par l'intermédiaire d'une ouverture pratiquée dans cette couche. Les lignes de bits D1 et 02 se trouvent respectivement à gauche et à droite de la structure. Elles sont disposées directement à la surface du cristal et constituent un contact ohmique. A droite de la ligne de bits D2, 15 un contact de Schottky allongé 29 isole cette ligne de la ligne de bits de la colonne suivante de cellules de mémoire similaires. Les contacts de Schottky 24 et 25 disposés approximativement au centre de la figure 2 constituent respectivement, avec les lignes de bits, les diodes 6 et 17. Par ailleurs, les contacts 24 et 25 entourent respectivement les contacts ohmiques 21 et 20 22 avec lesquels la ligne de mots W, disDosée sur la couche isolante, est en contact par 1'intermédiaire.d'une ouverture. Enfin, les cavaliers métalliques 20 connectent respectivement les sources 5 et 15 de chaque transistor à l'anode commune des diodes 24 et 25. Des cavaliers similaires permettent également de connecter la grille 4 et le drain 13 ainsi que la grille 14 25 et le drain 3. Une ligne de mots supplémentaire et des lignes d'alimentation supplémentaires désservent des cellules adjacentes au-dessus et au-dessous de celle représentée, dans la même colonne. Dans le circuit qui vient d'être décrit, les deux transistors constituant le multivibrateur de chaque cellule de mémoire sont complètement séparés électriquement l'un de l'autre. Un contact 3° d'isolement 26 est disposé à la surface du cristal entre les transistors. Il est évident qu'un gain de place peut être obtenu en réalisant un circuit dans lequel les transistors possèdent au moins une électrode en commun. Un tel circuit est décrit ci-après à l'aide de la figure 3. Le circuit représenté sur la figure 3 est, comme celui de la figure 35 1, un multivibrateur bistable pouvant faire fonction de cellule dans une matrice de mémoire, mais le découplage des signaux entre les lignes de mots et les lignes de bits se produit à l'extrémité anode du circuit, et non à l'extrémité cathode. Une tension positive est appliouée à la ligne de mots W, et une tension négative à la ligne G normalement mise à la masse. Dans 40 le présent exemple, on supposera que le transistor 32 est conducteur et que COPY 71 22133 6 2097094 le transistor 42 est non conducteur. Pour déterminer l'état dans lequel se trouvent ces conducteurs, une impulsion négative est appliquée à la ligne de mots W et une impulsion positive est appliquée à chacune des lignes de bit D1 et D2. Le courant destiné au transistor 32 et provenant de la ligne 5 D1 traverse maintenant la résistance de charge 32 et la diode 36, alors que seul un courant de fuite provenant de la ligne D2 traversé la diode 36 et la résistance de charge 41 et parvient à la grille 34. Cette perte est indiquée par la résistance 39 représentée en pointillés. Le fait que la ligne D1 transporte du courant alors que la ligne D2 n'en transporte pratiquement aucun, 10 est établi à l'aide d'un amplificateur différentiel. Afin d'emmagasiner dans le circuit de nouvelles données qui correspondraient à l'état conducteur du transistor 42 et à l'état non conducteur du transistor 32, une impulsion négative est appliquée à la ligne de mots. La ligne D1 reste à l'état haut pendant que la ligne D2 reçoit une impulsion 15 négative. Le courant résiduel dans le transistor 42 est interrompu. La tension de drain au noeud 43 diminue indépendamment de la constante de temps de la résistance 39 et de la capacité 38. Simultanément, le transistor 32 devient non conducteur. Cela provoque une augmentation de la tension de drain au noeud 33 puisque la capacité 48 peut être chargée par le courant provenant 20 de la ligne D1 par l'intermédiaire de la diode 36 et de la résistance de charge 31. Lorsque l'impulsion négative disparaît sur la ligne D1 et que, simultanément, la tension d'alimentation sur la ligne W retourne, la capacité chargée 48 provoque la conduction du transistor 42. Cette situation diffère de celle décrite à propos de la figure 1 car le transistor est bloqué par 25 sa tension de grille et non par son courant de drain. La figure 4 représente une réalisation du circuit de la figure 3 à la surface d'un cristal semiconducteur. Cette réalisation est conçue de telle sorte que ses performances soient analogues à celles de la réalisation de la figure 2, les deux réalisations étant représentées à la même échelle. 30 II est évident que la réalisation de la figure 4 nécessite une surface de cristal plus petite que celle de la réalisation de la figure 2. Un contact ohmique est disposé au centre de la figure 4 pour faire fonction de source commune 35 et 45 pour les transistors 32 et 42. Ce contact ohmique est entouré par deux contacts de Schottky en forme de bande qui constituent les grilles 35 34 et 44. A l'extérieur de ces contacts chacun des contacts ohmiques de drain 33 et 43 est connecté par les cavaliers métalliques 50 et 51 à la grille de l'autre transistor. Les bandes constituant les grilles 34 et 44 ont une forme sinueuse afin de réduire au minimum tout courant de fuite- entre la source et le drain qui pourrait entourer la grille. Un contact de Schottky 40 52 en forme de cadre permet d'isoler les deux transistors de ce qu* les 71 22133 7 2097094 10 entoure, ce cadre, comportant le contact de Schottky de forme rectangulaire 53, présente deux ouvertures dans lesquelles la surface semiconductrice constitue les résistances de charge 31 et 41, qui se terminent aux régions de contacts ohmiques 54 et 55, chacune desquelles constitue les cathodes de deux diodes. L'une des électrodes de la diode 36 est la ligne de bits métallisée D1 qui constitue un contact de Schottky sur le cristal semiconducteur; l'autre élec- v trode étant la région ■ 54. L'une des électrodes de la diode 37 est constituée par le contact de Schottky 56, qui est connecté à la ligne de mots W, l'autre électrode étant constituée par la région 54. Les deux électrodes de la diode 47 sont constituées par le contact 56 et la région 55, et celles de la diode 45 par la lignB de bits D2 et la région 55. Les lignes d'isolement constituées par les contacts de Schottky 57 et 58 sont disposées à l'extérieur des deux lignes de bits, et des lignes de bits destinées à d'autres cellules de mémoire sont disposées dans la même rangée de la matrice à l'extérieur des lignes 15 57 et 58. Les contacts de Schottky 57, 58, 52 et 53 sont connectés électriquement à la ligne G (qui est mise à la masse) par l'intermédiaire d'ouvertures pratiquées dans la couche isolante au-dessus de laquelle est disposée la ligne G. La ligne de mots W et les cavaliers métalliques 50 et 51 sont également disposés au-dessus de la couche isolante. 20 Les réalisations des figures 2 et 4 sont basées sur l'utilisation d'un substrat semiconducteur présentant une résistance ohmique élevée et comportant une couche de conductivité de type N constituant le canal des transistors à effet de champ. La couche de conductivité de type N recouvre la totalité de la surface du substrat. Afin d'éviter des connexions électriques indésira-25 bles, plusieurs contacts de Schottky servant de contacts d'isolement sont disposés dans la structure, par exemple les contacts 27 et 28 de la figure 2 et les contacts 52, 53, 57 et 58 de la figure 4. Ces contacts produisent une région d'appauvrissement dans la couche semiconductrice sous-jacente de forte conductivité qui fait fonction d'isolant. Etant donné qu'ils doivent 30 avoir une certaine largeur minimum afin de pouvoir être fabriqués de façon fiable, ces contacts occupent une partie de la surface semiconductrice requise par la cellule de mémoire. L'objectif étant de réduire au minimum cette dernière surface, il serait souhaitable de pouvoir supprimer ces contacts d'isolement. En ce qui concerne la fabrication, ces contacts n'entraînent pas 35 d'augmentation du coût puisque que tous les contacts d'un même type sont réalisés au cours d'une même étape du processus de fabrication, et il importe pour qu'un nombre supérieur ou inférieur de contacts soit fabriqué.-En revan--ctreT-ieur^nombre es%-ë-'une importance capitale en ce qui concerne la densité des cellules. Une autre réalisation de la présente invention, qui fonctionne 40 sans contacts d-'isolement sur la surface semiconductrice et qui occupe par 71 22133 8 2097094 conséquent une partie encore plus restreinte de cette surface, est décrite ci-après. Le circuit de la figure 5 est, en ce qui concerne ses propriétés électriques, l'équivalent du circuit de la figure 4. mais il est réalisé sur un substrat dont la surface n'est recouverte d'une couche semiconductrice que dans certaines parties choisies. Ce résultat peut être obtenu à l'aide d'un certain nombre de procédés connus dans l'art antérieur. Par exemple, la couche semiconductrice peut être décapée aux endroits où sa présence n'est pas désirée Bu encore, la couche peut être déposée par croissance épitaxiale de façon sélective aux endroits où elle est désirée. Etant donné que ces deux procédés provoquent des irrégularités à la surface du cristal, il peut y avoir intérêt à produire des dépressions dans la surface plane d'un substrat présentant une résistance ohmique élevée aux endroits où l'on désire obtenir une couche conductrice. Cela peut être fait, par exemple, par décapage. Les creux peuvent ensuite être remplis, par exemple, par croissance épitaxiale, avec un matériau présentant une conductivité élevée. En utilisant la technique actuelle d'implan tation d'ions dans un matériau semiconducteur, il est également possible de traiter certaines parties de la surface semiconductrice auant une résistance ohmique élevée de façon à les doper pour obtenir une conductivité élevée jusqu'à une certaine profondeur. Tous ces procédés sont connus dans l'art antérieur et ne sont donc pas décrits ci-après. La figure 5 représente la cellule de mémoire selon la figure 3 disposée entre les lignes de bits D1 et D2. Le contact de source 65, qui est commun aux deux transistors, est au centre du schéma et pratiquement parallèle aux lignes de bits. Il est connecté à la ligne commune G de retour de masse par une ouverture pratiquée dans la couche d'oxyde qui recouvre le circuit. Les transistors 62 et 72 se trouvent respectivement à gauche et à droite du contact ohmique 65. Le transistor 62 comporte le contact de Schottky 64 faisant fonction de grille et le contact ohmique 63 faisant fonction de drain. Le transistor 72 comporte le contact de Schottky 74 faisant fonction de grille et le contact ohmique 73 faisant fonction de drain. Sous ces deux transistors, la région conductrice 70 est disposée à l'intérieur du cristal. L'extrémité inférieure du contact 63 est connectée à la grille 74 par un cavalier métallique. L'extrémité supérieure du contact 73 est connectée à la grille 64 par un cavalier métallique. La résistance de charge 61, ayant la forme d'une région conductrice étroite, prolonge l'extrémité supérieure du contact B3. De même, la résistance de charge 71 prolonge l'extrémité supérieure du contact 73. Ces résistances de charge aboutissent respectivement aux régions 66 et 76 qui comportent un contact de Schottky constituant une diode. Ce contact de Schottky est connecté aux lignes de mots W par une ouverture dans la couche 71 22133 s 2097094 10 d'oxyde. Les régions conductrices 70 connectent les résistances de charge aux diodes 67 et 77 qui sont elles-mêmes respectivement connectées aux lignes de bit D1 et D2. Dans l'hypothèse réaliste où, dans les trois réalisations décrites ci- dessus, la largeur du contact de grille ainsi que la distance entre les différents contacts serait de l'ordre de 1 micron, les parti® de la surface du substrat monolithique semiconducteur respectivement occupées par ces trois réalisations pourraient faire* l'objet d'une comparaison à la condition que la longueur active des contacts de grille soit identique dans les trois cas. Dans de telles conditions, la réalisation représentée sur la figure 2 nécessite, 2 par cellule de mémoire, une surface de cristal de 46x34 microns = 1630 micron . 2 La réalisation de la figure 4 exige 26x34 microns = 885 microms . La réalisa-. 2 tion de la figure 5, en revanche ne necessite que 18x30 microns = 540 microns . Cette dernière réalisation ne nécessite donc qu'un tiers environ de la surface du cristal requise par la réalisation de la figure 2, qui est basée sur le circuit de la figure 1. Les réalisations des figures 4 et 5 sont basées sur le circuit de la figure 3. La réalisation de la figure 5 diffère également de celle de la figure 4 par l'emploi d'une technologie qui ne nécessite une couche de surface conductrice que dans certaines régions de la surface du 20 cristal. Cela rend superflus les contacts d'isolement constitués par des contacts de Schottky qui occupent une partie de la surface dans le cas de la figure 4. La réalisation de la figure 2 comprend également des contacts d'isolement qui, en utilisant la technique employée pour réaliser le dispositif de la figure 5, pourraient être supprimés. En revanche, la réalisation 25 basée sur le circuit de la figure 1 est si désavantageuse que. même en supprimant les contacts d'isolement, on ne pourrait gagner qu'assez peu de place. Il est évident que le gain de place est essentiellement réalisé à l'aide de la connexion améliorée du circuit qui permet d'employer un contact de source comirun pour les deux transistors de la cellule de mémoire. 30 Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 35 71 22133 10 2097094 REVENDICATIONS 1.- Circuit semiconducteur intégré pour l'emmagasinage de données dans au moins un mutivibrateur dont les branches comprennent un transistor, un dispositif aie charge, et des doubles connexions pour des lignes de coordonnées d'une matrice de mémoire, caractérisé en ce que les doubles connexions sont disposées à l'extrémité des dispositifs de charge éloigné des transistors. 2.- Circuit selon la revendication 1, caractérisé en ce que les transistors sont des transistors à effet de champ ayant un contact de source commun. 3.- Circuit selon la revendication 1, caractérisé en ce que les contacts de grille des transistors sont disposés de telle sorte qu'essentiellement aucun courant ne traverse les transistors lorsque leurs grilles et leurs sources sont à un même potentiel. 4.- Circuit selon la revendication 1, caractérisé en ce qu'il est réalisé sur un substrat de faible conductivité dont la surface est entièrement recouverte d'une couche semiconductrice de conductivité élevée et en ce que des zones d'isolement sont disposées entre les zones porteurs de charges afin de les isoler entre elles. 5.- Circuit selon la revendication 4, caractérisé en ce que les zones d'isolement sont réalisées sur la couche semiconductrice à conductivité élevée au moyen de contacts de Schottky. 6.- Circuit selon la revendication 1, caractérisé en ce qu'il est réalisé sur un substrat de faible conductivité, dont la surface est recouverte d'une couche semiconductrice à conductivité élevée dans les zones où sont disposés des éléments actifs ou passifs. 7.- Circuit selon l'une quelconque des revendications 1 à 6, caractérisé en ce que les transistors sont des transistors à effet de champ à contact de Schottky faisant fonction de grille. 8.- Circuit selon la revendication 1, caractérisé en ce que les doubles connexions pour les lignes de coordonnées sont découplées au moyen de diodes. 9.- Circuit selon la revendication 1,- caractérisé en ce que les doubles connexions pour les lignes de coordonnées sont découplées au moyen de transistors.