Brevet FR2063953A1 — publié le 19710716

La présente invention concerne un procédé de fabrication d'un ensemble de dispositifs semi-conducteurs intégrés dans un substrat cristallin commun et isolés électriquement les uns des autres,procédé au cours duquel des sillons sont creusés sur une face d'une plaquette monocristalline, puis une couche de matière isolante est formée sur la totalité de ladite face et ledit substrat est déposé sur cette couche. La présente invention concerne également les circuits intégrés comportant des ensembles réalisés suivant ce procédé. fl est connu de réaliser sur un substrat cristallin une pluralité de dispositifs semi-conducteurs constituant un circuit dit intégré, dans lequel les divers dispositifs sont isolés les uns des autres au moyen dtune couche de matière isolante interposée entre chaque dispositif et le substrat, le semi-conducteur utilisé étant le plus souvent le silicium et la matière isolante le bioxyde de silicium. Selon un des procédés utilisés pour obtenir cet isolement,un réseau de sillons est creusé dans une plaquette monocristalline de façon à entourer les emplacements des éléments à isoler, et une matière isolante est déposée sur toute la surface des éléments et des sillons; ceux-ci sont ensuite comblés avec un matériau, généralement polycristallin, qui sert de support après l'enlèvement dune partie de la plaquette monocristalline de départs Il est nécessaire, pour améliorer les caractéristiques des dispositifs ainsi intégrés de ménager, dans le fond des caissons formés par la couche de matière isolante, une région de faible résistivité, destinée par exemple à servir de sous-collecteur d'un transistor.Cette région de faible résistivité peut être obtenue au moyen d'un revêtement métallique déposé aussitSt avant la couche isolante, ce qui nécessite une série dtopérations supplémentaires et en conséquence de nouveaux aléas de fabrication et une augmentation du coût de réalisation. Cette région de faible résistivité peut être aussi obtenue par un fort dopage de la région du dispositif monocristallin isolé,située immédiatement au contact de la couche isolante ou au moins dans le fond du caisson constitué par cette couche0 Selon un procédé décrit dans le brevet français 1 441 751, une impureté de dopage est éventuellement incorporée dans la couche dvisolement, de sorte que cette impureté diffuse pendant les opéra tions thermiques ultérieures. On sait en effet qu'il est possible de faire diffuser une impureté dans un semi-conducteur à partir d'une couche d'oxyde de ce semi-conducteur chargée de cette impureté. Mais pendant le traitement de diffusion, une partie importante de la charge d'impureté diffuse aussi dans le matériau polycristallin généralement utilisé pour servir de support.Le fait que ce matériau soit polycristallin facilite encore cette dernière diffusion. La diffusion se faisant ainsi préférentiellement vers l'extérieur du caisson isolant, d'une pa-rt la région du polycristal contiguë à la couche isolante est rapidement contaminée et rendue conductrice, et le moindre défaut de 11 isolant devient un point de mauvais isolement; d'autre part cette diffusion vers le polycristal se fait au détriment de la diffusion velrs le monocristal et il n1 est plus possible d'atteindre, dans la région con tiguë où l'on cherche à obtenir une résistivité minimale, les concentrations et les gradients de concentration d'impuretés néces saies0 La présente invention a pour but de pallier les inconvénients mentionnés ci-dessus et de réaliser un isolement efficace des divers éléments d'un circuit intégré dans une plaquette semi-conductrice, une région semi-conductrice de faible résistivité étant ménagée dans le fond et sur les parois des caissons d'isolement et ledit isolement et ladite région étant obtenus sans opération sup plémentaireO Selon 11 invention, le procédé de fabrication d'un ensemble de dispositifs semi-conducteurs intégrés dans un substrat cristallin commun et isolés électriquement les uns des autres, au cours duquel des sillons sont creusés sur une face de plaquette-mono- cristalline, puis une couche de matière isolante est formée sur la totale de ladite face et ledit substrat est déposé sur cette couche, est remarquable en ce qu'une première couche isolante contenant une forte concentration d'impuretés de diffusion susceptibles draugmenter la concentration de porteurs de charge dans des régions semi-conductrices contiguës à cette première couche, est déposée sur l'ensemble de ladite face creusée de sillons, une seconde couche isolante ne contenant pas dtimpuretés étant ensuite déposée sur la première, après quoi ledit substrat est forme sur ladite seconde couche et lesdites impuretés sont diffuséesdans les dites régions. Les impuretés ajoutées à la première couche isolante-se trouvent réparties dans toute l'épaisseur de la couche la plus proche des éléments semi-conducteurs séparés par les sillons. Au cours des opérations qui suivent le dépôt des deux couches isolantes, opérations destinées notamment à former le substrat définitif et à élaborer les différentes régions et jonctions des dispositifs,et qui s' effectuent à des températures élevées, lesdites impuretés diffusent dans les régions contiguès -à la première couche et rendent ces régions peu résistives.L'apport impureté à la première couche isolante pouvant se faire sans difficulté, selon les-techniques connues, pendant l'opération de dép8t de cette couche,lfiso- lement et les régions de faible résistivité sont obtenues simultanément sans opération supplémentaire. Selon le brevet français 1 468 011, on a utilisé, dans le cas d'un bloc semi-conducteur recouvert d'oxyde anodique chargé d'impureté, une couche externe d'oxyde non chargé, dans le but de diminuer les pertes d'impuretés dans l'atmosphère de l'enceinte opératoire au cours de la diffusion. La demanderesse a constaté qu'une couche interne non chargée, ménagée entre une couche chargée d'impureté et un matériau de remplissage dans lequel l'impureté a un coefficient de diffusion très élevé, est aussi susceptible d'empocher la contamination de ce matériau au cours des traitements thermiques ultérieurs. La seconde couche isolante, ne contenant pas d'impureté, constitue une barrière à la diffusion des impuretés que contient la première couche. Le substrat se trouve protégé dune telle diffusion et sa résistivité est conservée.D'autre part, la totalité des impuretés est utilisée dans la diffusion vers l'élément monocristallin et on obtient ainsi une concentration plus élevée que dans le cas où les impuretés diffusent vers le substrat. I1 devient également possible d'obtenir de meilleurs gradients de diffusion et de mieux maîtriser ces derniers. Avantageusement, des régions de faible résistivité obtenues par le procédé selon l'invention sont utilisées comme sous-collecteurs de transistors, améliorant la conductance et les tensions de saturation de collecteur. Les gradients de concentration obtenus sont également favorables à la réa= lisation de jonctions abruptes, utilisées par exemple dans des diodes à effet de claquage, Les régions de faible résistivité obtenues par-le procédé selon l'invention affleurent la surface des dispositifs du fait de l'en lèvement d'une partie de la plaquette de départ prévu dans les techniques d'isolement par couche d'isolant et la forte concentration et la grande épaisseur qu'il est possible de leur donner permettent alors de les utiliser comme zone de contact aux connexions sans qu'il soit nécessaire ainsi de former des zones à faible résistance uniquement à cet effet.Avec le procédé selon ltinven- tion on réalise ainsi des caissons à très faible résistance,enveloppant partiellement les dispositifs isolés et permettant d'obtenir de faibles résistances où ceci s'avère nécessaire0 Selon un mode préférentiel de mise en oeuvre de l'invention, les deux couches isolantes sont déposées suivant la même technique, au cours d'une opération continue, pendant la première partie de laquelle l'impureté de dopage nécessaire est ajoutée au dépôt, tandis que pendant la seconde partie de l'opération, cette addition est interrompue.Les deux couches sont ainsi obtenues avec le nombre minimal de manipulations, contrairement aux procédés d'isolement comportant par exemple le dépôt d'une couche métallique associée à une seule couche isolante, ou un dépôt épitaxique à forte concentration d'impuretés0 Les techniques de dépôt d'oxyde et de dopage à partir de pha s-es vapeur qui permettent d'obtenir des dépôts réguliers, de caractéristiques précises, peuvent être utilisées pour la mise en oeuvre de l'invention ,mais dans certains cas d'autres techniques pourront Qtre préférées, compte tenu d'éventuels impératifs dus aux matériaux employés ou aux caractéristiques recherchées; les dépôts d'isolant peuvent étire effectués par oxydation anodique dans un électrolyte adéquat , ou par oxydation thermique, ou par toute autre technique assurant un dépit isolant parfaitement adhérent, thermiquement accordé au semi-conducteur qui reçoit le dépot et susceptible entre chargé, à forte concentration, des impuretés voulues0 Dans une forme particulièrement avantageuse d'application du procédé selon l'invention, une couche de bioxyde de silicium est déposée sur une plaquette de silicium monocristallin, après que des sillons y aient été creusés selon le tracé voulu pour les ZOnes d'isolement entre dispositifs; le dép8t est effectué par dissociation thermique d'une vapeur contenant un composé organo-métallique du silicium entraîné par un gaz vecteur oxydant0 Àu cours de la première partie du dép8t une impureté est ajoutée sous forme d'un composé de cette impureté, qui est entraîné et dissocié si multanément au composé du silicium. Dans le cas de réalisation de dispositifs dont la région la plus proche de la couche isolante est de type de conductivité n > par exemple un transistor npn, le composé organo-métallique du silicium précité est de préférence le triéthomysilane flfls en présence d'azote, le gaz vecteur étant l'oxygène et simultanément au triéthoxysilane, du chlorure d'arsenic ou du triéthoxystibine est aussi entralné et dissocié au cours de la première partie de I ropération. Dans le cas de réalisation de dispositifs dont la région la plus proche de la couche isolante est de type de conductivité, p par exemple un transistor pnp, le composé organo-métallique du silicium précité est de préférence le triéthoxysilane mis en pre- sence dtazote, le gaz vecteur étant l'oxygène, et simultanément au trithoxysilane, du triméthylborate ou du triéthylborate est aussi entraîné et dissocié au cours de la première partie de l'opé-- ration. Dans tous les cas, les deux parties de lropération de dépôt s'effectuent sans discontinuité. Dans le mode de mise en oeuvre ci-dessus, la durée des opérations de dépôt, les températures de travail, les débits de gaz, déterminent l'épaisseur de la couche déposée et sa concentration en impuretés de dopage et ces deux facteurs, entre autres, conditionnent la profondeur, la concentration et le gradient de la zone de diffusion. Des résultats satisfaisants ont été obtenus avec une épaisseur totale de couches isolantes, comprise entre 0 > 1 et 1 m, l'épaisseur de la couche non chargée en impurete de dopage étant comprise entre 0,05 et 0,2/um et la concentration de cette impureté dans la couche isolante déposée étant supérieure à 1021 atomes par cm .Des concentrations de l'ordre de 10 sont obtenu dans le semiconducteur où a lieu la diffusion, sur une profondeur pouvant atteindre 15 m, du seul fait des traitements thermiques nécessités par la formation du substrat et l'élaboration des jonctions des dispositifs. La description qui va suivre fera bien comprendre comment l'invention peut être réalisée. Les figures la à 1h sont des coupes schématiques partielles d'une plaquette comprenant un transistor npn plant à différents stades de fabrication. I1 est à noter que les dimensions sur les figures sont conside- rablement exagérées et les proportions non respectées, en particulier dans le sens de l'épaissear, à seule fin de rendre les figures plus claires Les couches superficielles d'oxyde thermique, conséquentes aux diverses opérations thermiques ne sont pas représentées. Il n'est pas fait allusion à ces couches protectrices au cours de la description du procédé selon l'invention, car la formation de ces couches, l'ouverture-des fenêtres aux emplacements nécessaires et leur utilisation en tant que masques sont des opérations systématiques ressortant des techniques connues. Dans l'exemple choisi sur les figures la à 1h , on considère la réalisation, parmi d'autres dispositifs d'un meme-circuit intégré monolithique, dtun transistor npn, mais il va de soi que lton pourrait réaliser selon le mtme procédé un transistor pnp de mtme structure, en inversant les types de conductivité mentionnés dans cette description. Selon la technique choisie ici comme exemple d'application du procédé selon l'invention, on part dtune plaquette monocristalline plane 1 (fige la) faite d'un matériau semi-conducteur de haute qualité, présentant une concentration uniforme d'impuretés lui donnant le type de conductivité n . Le matériau est par exemple du silicium de forte résistivité.A partir d'une face 2 de la plaquette convenablement préparée, on creuse, par une technique classique de photomasquage suivie de décapage profond, des rainures 3 délimitant des plateaux séparés tels que 4, 5 , 6 (fig.lb)0 Sur toute la surface de la plaquette ainsi rainurée, y compris les parois des rainures 3 on forme une couche isolante 7 (figolc) dans laquelle est incorporée une forte concentration d'impuretés de dopage susceptibles de donner au semi-conducteur le type de conductivité n . Le plus souvent, c'est le bioxyde de silicium qui est choisi pour constituer la couche 7. La couche 7 est ensuite revttue d'une couche isolante 8 (figd} ne contenant pas d'impureté, qui peut être également en bioxyde de silicium Pendant la formation des couches 7 et 8, il peut éventuellement se produire un début de diffusion dans la plaquette 1 des impuretés incorporées à la couche 7. Ceci se produira par exemple si le procédé de formation des couches 7 et/ou 8 nécessite un traitement prolongé à une température élevée. L'opération suivante consiste à déposer sur la couche 8 un matériau 9 (fig. lc ), de forte épaisseur, qui servira de support aux dispositifs élaborés dans la plaquette0 Le plus souvent, ce matériau est du silicium polycristallin qui s'accorde thermiquement et adhère correctement aux couches précédentes de bioxyde de silicium. Au cours de cette opération, les impuretés contenues dans la couche 7 peuvent diffuser dans le semi-conducteur de la plaquette 1, la couche 8 faisant par ailleurs obstacle à leur diffusion vers le matériau du support 20 On retourne et on arase ensuite la plaquette (fig. lf) selon les techniques connues, de façon à obtenir des éléments, 10, 11, 12, isolés les uns des autres par les couches 7 et 8, meme dans le cas où le matériau 9 est conducteur. Les opérations suivantes sont destinées à former les dispositifs dans les différents éléments isolés0 élément 11 devant contenir un transistor, une base 13 de type de conductivité p est diffusée dans l'élément 11 dont la partie restante-de type n servira de collecteur, puis un émetteur 15 de type de conductivité n+ est diffusé dans la base 19 (fig. lg et 1~ ). D'autres opérations sont éventuellement effectuées sur la plaquette, en fonction des divers dispositifs qui doivent y etre intégrés et les connexions sont ensuite établies selon les procédés habituels. Au cours. de ces diverses opérations, et notamment au cours des diffusions de base et d'émetteur, la diffusion, dans les éléments 10, 11, 12 à partir de la couche chargée d'impuretés 7, se poursuit et il en résulte une région fortement dopée 16, de type de conductivité n+ , qui dans le cas du transistor réalisé sert de sous-collecteur à faible résistivité. La couche isolante 7 s'étendant le long des parois des rainures 3, la région 16 se trouve étendue aux parties latérales 14 de l'élément ll et atteint la surface arasée 17 de la plaquette. La région 14 de type de conductivité n constituant un trajet de faible impédance peut ainsi servir à la prise de contact de collecteurgoe qui évite une opération supplémentaire de diffusion, telle qu'on en effectue couramment pour relier la couche à faible résistance d'un collecteur de transistor plan, à la connexion de collecteur, diffusion exigeant un temps très long. Le procédé décrit ci-dessus comporte de nombreuses variantes notamment en ce qui concerne la préparation de la plaquette l,avaX rainurage. Cette plaquette peut comporter plusieurs épaisseurs de types de conductivité différents et/ou de concentrations d'impuretés différentes et mtme comporter une couche de matière isolante et une couche support, faite d'un matériau-différent, par exemple polycristallin, qui n'est pas traversé par les rainures0 Le profil des rainures représentées sur les figures lb à lh peut également varier selon les techniques. Dtautre part, lors de l'opération d'arasement de la plaquette, opération destinée à séparer les uns des autres les éléments de cette plaquette, on peut faire en sorte que la partie des couches 7 et 8, située au fond des rainures, soit conservée. On donne ci-après un exemple d'application du procédé selon l'invention, selon un mode préférentiel de mise en oeuvre,dans le cas d'élaboration d'un circuit intégré dans une plaquette monolithique de silicium. Une plaquette de silicium, dont la partie destinée à recevoir une couche isolante est de type de conductivité n et présente une résistivité de llordre de 10 à 40 lLcm, est éventuellement préparée pour recevoir cette couche, selon une méthode connue la mieux adaptée à son état de surface. La plaquette est ensuite placée dans une enceinte de quartz dont la température est élevée et maintenue légèrement au-dessus de 6000C, et dans laquelle on envoie de l'oxygène avec un débit de l'ordre de 10 à 12 litres par minute. A cet oxygène sont ajoutés deux courants gazeux, 18un d'azote entraînant du triéthoxysilane maintenu à 60bu, avec un débit de 0,6 litre par minute, l'autre d'azote entraînant du triéthoxystibine maintenu à 950C, avec un débit de 0,25 litre par minute. Àu bout de 30 minutes de traitement, ltépaisseur d'oxyde déposée étant alors de 5 000 angströms environ, le débit d'azote en- traînant le triéthoxystibine est arrtté et l'opération se poursuit avec le triéthoxysilane seul. Après 10 minutes de débit, une dpan- seur totale de bioxyde de silicium de 11 ordre de 6 000 ngstroms est atteinte et l'opération est interrompue.La concentration en antimoine de la première couche déposée de bioxyde de silicium est supérieure à 1021 atomes par cm3 Bloperation suivante est la formation d'un support de silicium polycristallin. Cette formation est obtenue par décomposition dpun composé de silicium dans une atmosphère d'hydrogène, à une température de l'ordre de 1 1000 C0 Divers composés sont connus pour une telle opération, et le procédé selon ltinvention n7impose pas de conditions particulières au choix du composé0 Les opérations ultérieures de formation des différentes régions des dispositifs du circuit, transistors, disses, eesis-tances ou autres, et les opérations nécessaires à l'établissement des connexions ne seront pas décrites ici car elles ressortent des tech niques classiques du domaine des circuits intégrés; le procédé selon l'invention n'entraîne pas de modifications notables dans l'application de ces techniques. I1 est à noter cependant que l'établissement des contacts de collecteurs ou de régions enterrées contiguës à la couche d'isolement de-bioxyde de silicium, est facilité par la présence des zones à faible résistivité le long des parois de caissons, comme la zone 14 du transistor représenté sur la figure 1h , qui affleurent la surface des dispositifs et sur lesquelles il est possible de déposer une connexion métallique, par exemple par évaporation sous vide, REVENDICATIONS 1 - Procédé de fabrication d'un ensemble de dispositifs semicondocteurs supportés par un substrat cristallin commun et isolés électriquement les uns des autres, procédé au cours duquel des sillons sont creusés sur une face d'une plaquelle monocristalline, puis une couche de matlère isolante est formée sur la totalité de ladite face et ledit substrat est déposé sur cette couche, caractérisé en ce que > dans un premier temps, une première couche isolante contenant une forte concentration d'impuretés de diffusion susceptibles d'augmenter la concentration de porteurs de charge dans des régions semi-conductrices contiguës à cette première cou che est déposée sur ensemble de ladite face creusée de sillons, une seconde couche isolante ne contenant pas d'impureté étant, dans un deuxième temps, déposée sur la première, après quoi ledit substrat est formé sur ladite seconde couche et lesdites impuretés sont diffusées dans lesdites régions contiguës à ladite première couche. 2 - Procédé de fabrication dpun ensemble conforme à la revendication 1 caractérisé en ce que lesdites impuretés sont incorporées à ladite première couche au cours de la formation de cette dernière. 3 - Procédé de fabrication d'un ensemble conforme aux revendications 1 et 2 > caractérisé en ce que les deux couches isolantes sont déposées au cours digne seule opération continue pendant la première partie de laquelle lesdites impuretés sont ajoutées au dépôt et pendant la seconde partie de laquelle cette addition est interrompue 4 - Procédé de fabrication dun ensemble conforme aux revendications 1, 2 et ) caractérisé en ce qu'un dépit de bioxyde de silicium est effectué sur une plaquette de silicium, par dissociation thermique d'un composé organo-métallique de silicium, un composé contenant lesdites impuretés étant dissocié simultanément pendant la première partie de llopération de deptt. 5 - Procédé de fabrication d'un ensemble conforme à l'une quelconque des revendications â à 4 caractérisé en ce que le composé de silicium dissocié en vue du dépit de bioxyde de silicium est le triéthoxysilane, le composé dissocié simultanément pendant la pre- mière partie de l'opération de dépit étant un des corps suivants chlorure d'arsenic, triéthoxystibine > triméthyXboraten triéthylborate. 6.- Ensemble de dispositifs semi-conducteurs supportés par un substrat cristallin commun et isolés électriquement les uns des autres par interposition d'une matière isolante entre chaque dispositif et ledit substrat, caractérisé en ce que deux couches de matière isolante sont interposées entre chaque dispositif et ledit substrat, une couche contenant des impuretés de dopage du semiconducteur et une couche ne contenant pas d'impuretés de dopage, les régions des dispositifs contiguës à la première de ces couches étant dopées par diffusion des mimes impuretés à partir de cette couche. 7.- Ensemble de dispositifs semi-conducteurs conforme à la revendication 6 caractérisé en ce qutil est réalisé dans une plaquette te de silicium monocristallin, la matière isolante des deux couches étant du bioxyde de silicium et ledit substrat fait de silicium polycristallin.