Brevet FR2096582A1 — publié le 19720218

Cette invention porte d'une manière générale sur des systèmes d'imbrication et de codage utilisant des registres à décalage pour agir sur des données que l'on veut brouiller ou imbriquer. Plus particulièrement, l'invention porte sur des dispositifs d'imbrication et de brouillage où plusieurs 5 éléments de mémoire disposés selon une configuration série donnée et contenant des informations peut être commutée facilement en au moins une seconde configuration série pour fournir, en sortie des données dont au moins l'ordre serait modifié par rapport à l'ordre d'entrée. Plus précisément encore, l'invention porte sur un dispositif permettant de modifier l'ordre et la 10 nature des informations par décalage et commutation sur un itinéraire de retour entre la sortie et l'entrée de la configuration, conformément à un modèle désiré ou clé. Enfin, l'invention prévoit la possibilité de modifier la clé en utilisant des organes logiques pour combiner une clé avec les données codées d'une transmission précédente. Le but est de modifier la clé qui finale-15 ment commandera le décalage et,la commutation entre les configurations série du système codeur-décodeur. Les dispositifs de stockage montés en série et pouvant être décalés sont bien connus de l'homme de l'art, ainsi que leur utilisation pour l'imbrication et le brouillage des informations. Un des dispositifs de l'art an-20 térieur utilise l'introduction des informations dans un registre à décalage de m x m. Cependant, chaque bloc de données est entré dans le registre à décalage, rangée par rangée sous la conduite de portes ET logiques. Les données sont ensuite extraites colonne par cnlonne, un bit après l'autre. Ainsi s'accomplit l'imbrication des données, c'est-à-dire la modification de leur 25 ordre de sortie par rapport à leur ordre d'entrée. Dans ce dispositif, la sortie des données est commandée par des portes ET, tandis que dans la présente demande aucun circuit spécial n'est requis, si ce n'est un moyen de commutation entre une première et une seconde voies. En outre, dans ce même dispositif de l'art antérieur l'entrée aux registres est contrôlée par 30 des circuits logiques tandis que la présente invention ne requiert qu'un décalage série classique. D'autres techniques de codage connues utilisent des lignes à retard et le brouillage des informations est obtenu en modifiant la position des bits mémorisés par rapport à la position d'entrée, chaque fois qu'un nouveau bit 35 est enregistré. Ce système de brouillage comporte un fil magnétique et un organe pour propager des domaines inverses dans une première puis une seconde direction sous une forme codée afin de coaer des informations séquentielles en vue de leur transmission. Contrairement à la technique antérieure, la présente invention n'utilise pas de fil magnétique mais des registres à déca-40 lage conventionnels disposés selon des voies série pour réaliser l'imbrication 71 18316 ^ 2096582 et le codage à n'importe quel niveau de complexité désiré. Ainsi donc, alors que les techniques d'imbrication et de brouillage sont bien connues de l'homme de l'art, la présente invention accomplit l'imbrication et le brouillage de façon à la fois simple et économique grâce à l'utilisation de configurations 5 originales de registre à décalage. Le système de codage-décodage à registre à décalage et à voies multiples de la présente invention comporte principalement plusieurs éléments de mémoire connectés en série selon une première configuration, et des commutateurs connectés à une partie au moins des éléments de mémoire permettant de 10 passer de la première configuration à au moins une seconde configuration série. Des organes d'entrée et de sortie sont connectés à la première et à la seconde configurations pour l'application à l'une au moins des configurations d'un train de données, ainsi que son extraction. Le système comprend également des moyens de décalage connectés à chacun des éléments de mémoire 15 et servant à la mémorisation et l'extraction des données par décalage. Une logique de commande connecté aux commutateurs et aux moyens de décalage, permet de commander la commutation des données entre les configurations et leur décalage à l'intérieur de ces configurations conformément à une clé. Les moyens de décalage commandant le décalage des données entre l'entrée et un 20 la sortie des configurations comprennent dispositif assurant la re-circulation des données de la sortie vers l'entrée, en vue de modifier la position des dites données à l'intérieur des configurations. Le système comprend en outre d'autres dispositifs pour faire re-circuler les données de la sortie à l'entrée de la configuration, afin de modifier la position et la nature de ces 25 données dans ladite configuration. Enfin, l'invention prévoit des moyens de modification connectés à la logique de commande afin de modifier la clé utilisée dans le décalage et la commutation des données, à l'intérieur d'une même configuration et entre les deux configurations, conformément à un modèle pré-sélectionné. 30 Selon une caractéristique de l'invention, les moyens de commutation connectés à une partie au moins des éléments de mémoire et servant à commuter la première configuration en au moins une autre configuration série, comprennent un dispositif d'interconnexion fixe reliant entre eux les éléments de mémoire restants. En outre, les moyens de commutation connectés à la partie 35 des éléments de mémoire ci-dessus et servant à la commutation comprennent un organe commutant la sortie de chacun des éléments de mémoire à l'entrée de l'élément suivant dans la première configuration, et à l'entrée d'un élément de mémoire différent dans au moins une seconde configuration série. L'organe de commutation ainsi connecté comprend un commutateur à deux positions 40 au moins, relié à la sortie de chacun des éléments de mémoire ; une position 71 18316 3 2096582 de ce commutateur est connectée à l'entrée d'un autre élément de mémoire afin de former la première configuration série et l'autre position est connectée à l'entrée d'un élément de mémoire différent de l'élément précédemment cité pour former au moins une seconde configuration série. Le moyen pour faire 5 recirculer les données afin de changer soit seulement la position, soit la position et la nature des données des configurations comprend un circuit de retour pour le premier cas et un circuit de retour avec un inverseur ensérie pour le second cas. Ce dernier, évidemment, modifie la polarité des données de retour. L'organe permettant de combiner de façon logique la clé avec 10 un train de données transmises précédemment comprend les éléments logiques tels que des circuits logiques OU-EXCLUSIF, et des circuits logiques ET. Dans la description de l'invention, on utilisera une matrice de coordonnée, d'éléments de mémoire ayant soit une première et une seconde voies série en zig-zag, soit une première et une seconde voie série en serpentins. 15 Les configurations en zig-zag et en serpentins se caractérisent toutes deux par des premières voies horizontales et des secondes voies verticales où les éléments de mémoire décalables sont disposés en série, selon la condition de l'organe de commutation situé entre les voies. L'invention a donc pour objet de fournir une configuration de codage-20 décodage à registre à décalage à voies multiples, qui soit simple à réaliser mais qui fournisse une sortie codée à très haut niveau de complexité. L'invention a également pour objet de fournir un registre à décalage à voies multiples, permettant d'effectuer des opérations d'imbrication afin de réduire les erreurs se produisant lors de la transmission des données. 25 Un autre objet de l'invention est de fournir une configuration de codage-décodage simple, capable de brouiller des informations digitales de façon à garantir la sécurité de la transmission des données et des informations analogiques à codage digital [voix, images etc...]. Les objets, caractéristiques et avantages de l'invention qui viennent 30 d'être énoncés ressortiront ainsi que d'autres, de la description détaillée d'un mode de réalisation préféré, qui va être faite en référence aux dessins annexés à ce texte. La figure 1 est le schéma synoptique partiel d'un registre à décalage à voies multiples, dans lequel plusieurs éléments de mémoire décalables sont in-35 terconnectés au moyen de commutateurs pour former l'une au moins deux configurations possibles. Dans ce mode de réalisation, les voies sont caractérisées par des lignes en zig-zag horizontales et verticales. La figure 2 est un schéma synoptique partiel de registre à décalage à voies multiples, dans lequel plusieurs éléments de mémoiredécalables sont 40 connectés au moyen de commutateurs et d'interconnexions fixes pour former l'une 71 18316 4 2096582 d'au moins deux configurations possibles. Ici, les configurations sont caractérisées par des lignes en serpentins horizontales et verticales. La figure 3 est un schéma de cellules de registre à décalage à transistors à effet de champ et à diodes pouvant être utilisées dans la présente 5 invention. La figure 4 est le schéma synoptique du registre à décalage à voies multiples de la présente invention servant à brouiller les données. La figure 5 est un schéma synoptique partiel représentant une configuration de transmission à haut degré de sécurité qui utilise des regis-10 très à décalage à voies multiples dans lesquels la clé est modifiée conformément à un modèle désiré. La figure 1 qui sera examinée à présent représente le schéma synoptique partiel d'un registre à décalage à voies multiples pouvant être commuté en l'une d'au moins deux configurations possibles. Les configurations du mode 15 de réalisation de la figure 1 peuvent être définies comme des voies série en zig-zag horizontaux et verticaux. Sur la figure 1 la série d'éléments de mémoire décalables représentée par les blocs 1 à 15 se présente sous la forme d'une matrice de coordonnées. Les éléments de mémoire 1 à 15 qui peuvent être constitués par n'importe quel 20 élément de mémoire adéquat, tore magnétique ou cellule à transistors à effet de champ, peuvent former l'une d'au moins deux configurations possibles grâce aux commutateurs S1 à S14 qui sont connectés respectivement aux sorties des éléments de mémoire 1 à 14. Lorsque les commutateurs S1 à S14 sont connectés respectivement aux contacts H1 à H14, les éléments de mémoire 25 1 à 15 sont connectés en série selon une configuration horizontale en zig-zag, et les informations entrées par l'entrée 16 selon un ordre tel que le premier bit d'information est mémorisé dans l'élément de mémoire 15 et le 15ème bit d'information dans l'élément de mémoire 1. Bien qu'ils ne soient pas représentés de façon spécifique dans la figure 1, les éléments de mémoire 1 à 15 30 forment en fait un registre à décalage série. Sous l'effet d'impulsions de décalage appliquées à chacun des éléments de mémoire qui le constituent ce registre décale les informations des éléments de mémoire, élément par élément à travers la configuration horizontale en zig-zag de la figure 1. Lorsque les commutateurs S1 à S14 sont actionnés pour passer des contacts H1 à H14 aux 35 contacts V1 à V14 la matrice des éléments de mémoire 1 à 15 forme une autre configuration série pouvant être une configuration série en zig-zag verticale. Si, après la commutation, les éléments de mémoire 1 à 15 subissent un décalage tel que tous soient vidés de leur contenu, l'ordre d'apparition des informations mémorisées à la borne de sortie 17, sera différent de l'ordre 40 d'entrée de ces informations dans la configuration horizontale en zig-zag. 71 18316 5 2096582 L'ordre d'entrée était : 15... 10... 5... 1. L'ordre de sortie est : 15,12,9,8,3,14,11,8,5,2,13,10,7,4,1. Cela montre que par une simple commutation, l'ordre des données de sortie a été modifié et qu'un nouvel ordre a été obtenu. En d'autres termes 5 une imbrication a été réalisée. L'examen de la figure 1 montre que, tandis que les données sortent à travers la configuration verticale en zig-zag, il est possible d'entrer simultanément un nouveau bloc de données, par l'entrée 16, selon le même code vertical, et quand le dernier bit du nouveau bloc a pénétré dans le 10 registre, lors du retour par commutation à la configuration série horizontale en zig-zag et de l'extraction par décalage des données de cette même configuration, le"nouveau" bloc de données est transmis sous une forme imbriquée. Ainsi donc, la manipulation des données ne requiert aucun délai, si ce n'est le temps nécessaire au décalage et à la commutation. L'examen de la figure 1 15 montre également que la matrice d'éléments de mémoire peut avoir n'importe X quelles dimensions, celles-ci n'étant limitées que par des considérations pratiques j de plus, il faut noter qu'il n'est pas nécessaire de limiter à deux le nombre de bornes des commutateurs S1 à S4, mais que l'on peut utiliser plusieurs bornes semblables aux bornes V1 à V14 et H1 à H14 pour 20 interconnecter les éléments de mémoire 1 à 15 et former plusieurs voies série. Il est évident également qu'il n'est pas nécessaire de disposer les éléments de mémoire en une matrice de coordonnées, et que l'on peut connecter la sortie de n'importe quel élément-de mémoire à l'entrée de n'importe quel autre élément de mémoire, ce à condition que la relation-série des configura-25 tions soit préservée. La figure 1 montre un itinéraire de retour 18 interconnectant la sortie 17 et l'entrée 16 au moyen d'un commutateur 19. Un inverseur 20 disposé en série dans le circuit de retour 18 inverse la polarité des données qui passent de l'élément de mémoire 15 à l'entrée de l'élément de mémoire 1. La 30 configuration représentée à la figure 1 qui comporte l'itinéraire de retour 18 et l'inverseur 20 disposé en série sur cet itinéraire afin de faire recirculer les données, permet d'accomplir une opération de brouillage. Un bloc de données entre d'abord dans le registre le long d'une des configurations série. Puis l'itinéraire de retour 18 est fermé au moyen du commutateur 19, 35 et les données sont décalées le long d'une autre configuration série par application d'un certain nombre d'impulsions de décalage, nombre qui est déterminé par une clé décrite de façon plus détaillée ultérieurement. Cette opération se poursuit en alternant les configurations série, le nombre d'impulsions de décalage pour chaque configuration étant déterminé par la clé. 40 Dans chaque configuration série, seule la partie des données qui passe par 71 18316 6 2096582 l'itinéraire de retour 18 et par l'inverseur 20 change de polarité. Après plusieurs opérations de décalage dans des configurations série alternées, les informations brouillées sont très différentes des informations entrées, de par leur position et par leur polarité. Les informations brouillées passent 5 ensuite à la borne de sortie 17 afin d'être transmises. Si le brouillage est effectué selon un modèle fixé, les informations qui ont été décalées dans un élément de mémoire donné dans une configuration série déterminée, seront toujours^décalées dans le même élément de mémoire d'une configuration différente immédiatement avant la sortie des informations. 10 Ce mode est appelé mode opératoire linéaire. Il présente l'avantage d'empêcher la propagation des erreurs de transmission (il y a autant d'erreurs dans le message non brouillé que dans le message brouillé), mais au point de vue de brouillage proprement dit, ce mode linéaire n'offre pas un degré très élevé de sécurité. Cependant, le système présenté peut être adapté pour 15 présenter un degré de sécurité élevé, et ce système sera décrit ultérieurement. La figure 2 qui sera examinée à présent montre plusieurs éléments de mémoire 1 à 15 qui, grâce à plusieurs commutateurs associés à certains de ces éléments de mémoire et à des interconnexions fixes entre certains autres, 20 peuvent s'organiser en l'une d'au moins deux configurations série possibles. Les configurations série représentées à la figure 2 peuvent être définies comme des configurations ou voies-séries à serpentins horizontaux et verticaux. Les éléments de mémoire de la figure 2 sont semblables à tous égards aux éléments de mémoire de la figure 1. La seule différence vient du nombre 25 de commutateurs utilisés et de la façon dont les éléments de mémoire sont interconnectés. Sur la figure 2, les éléments de mémoire 2 et 3 sont inter- \ connectés par l'interconnexion fixe 21, les éléments 3 et 4 par l'interconnexion fixe 22, les éléments 6 et 7 par l'interconnexion fixe 23, les éléments 9 et 10, par l'interconnexion fixe 24, les éléments 11 et 12 30 par l'interconnexion 25 et les éléments 13 si 14 par l'interconnexion fixe 26. Les sorties de tous les autres éléments de mémoire sont interconnectées par l'intermédiaire des commutateurs S1, S4, S5, S7, S8, S1Q, S11 et S14 à l'entrée de l'élément suivant, par les contacts horizontaux ou verticaux associés à chaque commutateur. 35 II est possible d'entrer les données dans les éléments de mémoire 1 à 15 disposés selon la matrice de coordonnées de la figure 2, par l'intermédiaire de l'entrée 16, et tous les commutateurs étant connectés à leurs contacts horizontaux on obtient un itinéraire série en serpentins horizontaux. Quinze bits de données adoptent le même ordre que les registres à décalage numéro-40 tés, le premier élément de donnée entré étant enregistré dans l'élément de 71 18315 7 2096582 mémoire 15 et le dernier dans l'élément de mémoire 1. Lors du basculement des commutateurs à leurs contacts verticaux, un nouvel itinéraire série en serpentins verticaux est formé et les données traversent la configuration en serpentins verticaux vers la sortie 17, dans l'ordre suivant : Ainsi, on peut donc également imbriquer les données en utilisant des commutateurs et des interconnexions fixes entre des éléments de mémoire arrangés selon une configuration en serpentins. Il s'ensuit que le brouillage est possible si on utilise la boucle de retour 18 pour faire repasser et 10 inverser les données mémorisées des configurations en serpentins. Cependant, à cause des configurations en serpentins, on peut réaliser un brouillage plus élaboré même en ayant recours à un mode de brouillage linéaire. Comme la figure 1, la figure 2 représentent des configurations série spécifiques, mais il convient de noter que l'on peut interconnecter les éléments de 15 mémoires 1 à 15 de n'importe quelle façon autant que les configurations série sont maintenues et que les données peuvent être commutées et décalées le long de ces configurations série. Les modes de réalisations des figures 1 et 2 sont intéressants en raison de leur simplicité, de leur faible coût et de leur compatibilité 20 avec les technologies LSI et les méthodes de codage existantes. Les statistiques concernant la transmission des données montrent qu'en général la majeure partie des erreurs se produisent par petits paquets qui sont très espacés. Lorsqu'on utilise les modes de réalisations des figures 1 et 2 pour imbriquer les bits de données, le "paquet" d'erreurs ne concerne plus 25 un seul bloc de données mais s'étend sur plusieurs blocs, ce qui réduit le nombre d'erreurs par bloc. L'impératif de sécurité concernant la transmission et la mémorisation des données prend une importance croissante. Cette sécurité peut également être obtenue en utilisant le mode de réalisation des figures 1 et 2 pour le brouillage des données. 30 Bien que jusqu'ici, seul le problème du codage ait été évoqué, il est bien évident que des configurations semblables à celles des figures 1 et 2 peuvent être utilisées à une station réceptrice. Là, les données sont traitées de la façon inverse de celle qui a permis l'imbrication et le brouillage. Ainsi, en mode d'imbrication les données qui avaient été transmises à partir 35 d'une configuration en serpentins verticaux après leur entrée dans une configuration en serpentins horizontaux, sont reçues dans une configuration en serpentins verticaux. Après commutation à la configuration en serpentins horizontaux, ces données sont extraites et apparaissent sous la forme qu'elles avaient à l'entrée du système de codage de l'émetteur. Aussi longtemps que 40 les opérations de décalage et de commutation sont effectuées à une station 5 15,10,9,4,3,2,5,8,11,14,13,12,7,6,1 71 18316 B 2096582 réceptrice dans l'ordre inverse de celui où elles avaient été traitées à la station émettrice, les informations peuvent être restituées dans leur intégralité. La figure 3, qui sera examinée maintenant» représente une partie de la 5" configuration de registre à décalage à voies multiples, qui utilise des éléments de mémoire décalables constitués par deux transistors à effet de champ et quatre diodes. La figure comprend également des commutateurs à transistors à effet de champ, qui sont utilisés pour faire passer les cellules de mémoire d'une configuration série à une autre configuration. Une descrip-10 tion détaillée de ces cellules de mémoire et de leur fonctionnement est fournie dans une demande de brevet déposée aux E.U.A. le 30 juin 1969, sous le numéro SIM 037.704, par la demanderesse. La cellule de mémoire supérieure gauche de la figure 3 que nous allons examiner est constituée par les diodes D1 à D4 et par les transistors à 15 effet de champ T1 et T2 ; l'étage 30 du registre à décalage comprend deux circuits 31 et 32. Le circuit 31 contient un transistor à effet de champ T1 qui est connecté aux diodes D1 et D2. La diode D1 est connectée à une source de tension puisée représentée par 1 par la ligne 33. La diode 02 est connectée à une source de tension puisée représentée par 2 par la ligne 34. 20 La porte 35 du transistor T1 est connectée à la borne d'entrée 36 pouvant être reliée à une source de données digitales ou à la sortie d'un étage de registre à décalage identique à l'étage 30. Le transistor T1 est'également connecté par le noeud N3 à la porte 37 du transistor T2 du circuit 32. Ainsi, la capacité de porte du transistor T2 est reliée à la connexiOTrivS. 25 Sur la figure 3, le transistor T2 est connecté aux diodes 03 et D4 qui, à leur tour, sont connectées aux sources de tension puisée désignées respectivement par (j>3 et 4» par les lignes 38 et 39 respectivement, Le noeud N4 entre la diode D3 et le transistor T2 est reliée aux entrées des transistors de commutation T3 et T4 dont il sera question plus amplement ultérieurement. 30 Les transistors T1 à T4 peuvent être soit à canal N, soit à canal P, dispositifs bien connus de l'homme de l'art. Lorsque les transistors T1 et T2 sont des dispositifs à enrichissement à canal N, les diodes D1 à D4 sont placées dans le circuit de façon à conduire dans la direction indiquée sur le schéma par la pointe de la flèche de leur symbole. Cependant, lorsque ces 35 mêmes transistors sont des dispositifs à enrichissement à canal p, les diodes D1 à D4 sont inversées. En envoyant des impulsions de polarité appropriée à partir des sources de tension puisées 71 18316 g 2096582 rendu conducteur par une impulsion appliquée à sa porte par le conducteur 40, les informations présentes au noeud N4 du circuit 32 seront appliquées par l'intermédiaire du transistor à effet de champ T3 rendu conducteur à la porte 41 de l'étage 30 qui se trouve immédiatement à droite de l'étage 5 d'extrême-gauche 30 du registre à décalage. Si cependant, le transistor T4 est rendu conducteur par une impulsion appliquée à sa porte par la ligne 42, les informations apparaissant au noeud N4 du circuit 32 seront transmises par le transistor à effet de champ T4, à la porte 43 de l'étage 30 qui se trouve immédiatement au-dessous de l'étage 30 d'extrême gauche supérieur du 10 registre à décalage. Il ressort de ce qui précède que les étages 30 du registre à décalage peuvent remplacer les blocs 1 à 15 des figures 1 et 2, et que des dispositifs semblables aux transistors à effet de champ T3 et T4 peuvent remplacer les commutateurs chaque fois que cela est nécessaire. Il est également évident que les données peuvent être décalées le long d'une 15 configuration série donnée par une mise en oeuvre adéquate des sources d'impulsions 1 à 4, et que la commutation entre les configurations série peut être accomplie en excitant de façon appropriée les portes de transistors de commutation semblables aux transistors à effet de champ T3 et T4 de la figure 3. 20 La figure 4 à laquelle nous nous référons maintenant représente un diagramme du registre à décalage à voies multiples utilisé comme système de brouillage de données. Le registre à décalage à voies multiples représenté par le bloc 50 de la figure 4 sera de préférence le système à serpentins horizontaux et 2S=====^eï'txsau3C=iîU8 -f an a examiné en référence à la figure 2. Les données sont appliquées soit aux voies en serpentins horizontaux, soit aux voies en serpentins verticaux par l'entrée 16. Un commutateur 19 connecte la sortie 17 à l'entrée 16 du registre à décalage à voies multiples 50 par l'intermédiaire du circuit de retour 18 Bt de l'inverseur 20. Une logique de commande 30 51 sous le contrôle d'une clé 52 applique des impulsions de décalage et de commutation au registre à décalage 50 et au commutateur 19 par l'intermédiaire de conducteurs appelés "décalage", "commutation" et "retour". La logique de commande 51 peut être constituée par un compteur envoyant des impulsions à chacune de ses sorties, sous le contrôle de la clé 52 qui détermine le 35 moment d'apparition des dites impulsions sur les conducteurs de sortie de la logique de commande 51. Un commutateur 53 assure le couplage d'un dispositif 54 servant à modifier la clé 52, conformément à un modèle prédéterminé. Le commutateur 53 étant ouvert, c'est-à-dire la clé étant mémorisée en 52 les données appliquées par la borne d'entrée 16 au registre à décalage 40 50 sont brouillées de la façon suivante : 7l 18316 2056582 1. Un bloc de m x m bits est entré dans le registre à décalage selon la configuration série en serpentins horizontaux, tandis qu'un bloc de données brouillées précédemment est transmis de la sortie 17 par le commutateur 19 à un émetteur (non représenté). 5 2. La boucle de retour 18 est fermée par opération du commutateur 19 au moyen de la connexion "retour" de la logique de commande 51 qui, elle, est commandée par la clé 52. 3. Les données sont brouillées (en (position et polarité) par une série d'opérations de décalage et de commutation verticales et horizontales 10 alternées et très rapides, déterminées par la clé 52 et mises en oeuvre par la logique de commande 51, par l'intermédiaire des conducteurs "décalage" et "commutation" menant au registre 50. 4. Le bloc de données brouillé est alors transmis par ouverture de la boucle de retour 18, au moyen du commutateur 19, la transmission s'effectuant 15 par exemple selon le mode horizontal. 5. Les données brouillées sont reçues dans le registre à décalage d'un décodeur semblable en tous points au registre à décalage 50,1a réception s'effectuant selon la configuration série en serpentins horizontaux. B. Le "dé-brouillage" peut être accompli au moyen de la transformation 20 inverse de l'opération de brouillage. Pour déterminer la transformation inverse de l'opération de brouillage, on représente l'opération de brouillage par la transformation suivante : h v h v h v M* - H n V n H n V H V M (1) M' étant le bloc brouillé et 25 m le bloc initial. Vi h" V ou (H 1) représente les v^ (hi) décalages verticaux (et horizontaux) successifs. La structure du registre à décalage X-Y est telle (figure 2) que les transformations élémentaires V et H ne commutent pas ; en conséquence, l'opération de dé-brouillage sera : -v. -h. -h 11 n 30 M « V H H M' (2) où -v, 2mxn-vj, 1 1 V « V (3) car 2 m x n décalages verticaux (horizontaux) équivalent à la transformation unitaire lorsque l'inverseur se trouve dans la boucle de retour (m x n 35 décalages seulement en l'absence d'inverseur). Pour l'opération continue, deux registres à décalages X-Y doivent être utilisés dans l'ordre (1) brouillage et (2) entrée et sortie de données. La clé spécifiée par les valeurs v^ et h^ de (1) est limitée par le nombre de Jl 18315 2096582 décalages horizontaux et verticaux très rapides, qui peuvent être accomplis pendant le remplissage (et/ou l'évacuation) de l'autre registre. Pour illustrer l'efficacité de l'opération de brouillage nous donnerons aux configurations de la figure 4 les valeurs-types suivantes : 5 m = 31, n ■ 15, n x m * 465 Vitesse d'entrée R^ = 2 kb/s Vitesse de l'horloge interne R = 1 MHz H rh Dans l'exemple choisi, — x m x n « 500 x 465 opérations sont possibles. Rl Comme le "dé-brouillage" peut nécessiter jusqu'à 2m x n » 930 décalages, le R nombre maximal de caractères de la clé (v , h » 1 à 930) est c1e K = _H = 250 rl et par conséquent, le nombre correspondant de possibilités de br'ouillage est égal à : (2 x 2 x m x n)K = (2 x 2 x 465)250 = 10800 » 15 ce qui est de beaucoup supérieur aux informations contenues dans l.e registre 465 250 (2 =10 ). En fait, les clés utiliseraient un nombre de caractères nettement inférieur (par exemple, 20 caractères de 10 chiffres). Le système de la figure 4 comportant l'organe 54 de modification de la clé 52, déconnecté par ouverture du commutateur 53, est extrêmement séduiseint 20 en raison de sa simplicité. La sécurité assurée devrait suffire pour presquo toutes les applications commerciales. Si l'on désire un supplément de sécurité en invoquant le fait que quelqu'un pourrait accéder au système et envoyer n'importe quel modèle de données, on pourrait utiliser une clé différente pour chaque message. Par exemple après la transmission de chaque message, 25 on pourrait mettre en oeuvre un ou plusieurs caractères de la clé conformément à un modèle désiré. Il existe une approche plus élaborée qui consiste à utiliser un organe 54 pour modifier la clé 52 en fonction d'un modèle prédéterminé. L'organe 54 de la figure 4 comprend une source de données 55, par exemple un registre à décalage, qui fournit un moyen de stockage pour les 30 données entrées antérieurement. La sortie de la source de données 55 est combinée avec la clé de l'utilisateur obtenue à partir d'un élément de mémoire, et représenté par le bloc 56 à la figure 4, avec un élément logique 57 pouvant être notamment une porte OU exclusif ou une porte ET. La clé 52 est commandée par la sortie de l'élément logique 57, qui est dérivée d'une combinaison 35 logique des données en provenance de la source 55 et de la clé connue de l'utilisateur provenant du bloc 56 ; la combinaison est effectuée par simple fermeture du commutateur 53. Ainsi une nouvelle clé est générée chaque fois qu'un bloc de données est transmis. Ces informations peuvent être ensuite restituées à un décodeur de la station réceptrice, puisque la clé de l'uti 71 18516 12 2096582 lisateur est fournie à chaque station réceptrice. Cette technique offre un haut niveau de sécurité puisque la clé et le message précédents sont tous deux nécessaires pour déchiffrer l'information d'entrée. Un système utilisant une clé variable qui dépend du bloc de données précédent peut être défini 5 comme une configuration non linéaire. Il convient de rappeler que dans une configuration linéaire, où la clé est fixe tout bit de données entré à une position d'étage du registre à décalage aboutira toujours au même étage d'un autre registre à décalage avant sa transmission à la suite d'une série de décalages et de commutations. Dans un système non linéaire, un élément 10 d'information donné apparaissant à une position de registre à décalage donnée, apparaîtra toujours à un étage différent après le brouillage et immédiatement avant la transmission. La figure 5 est un schéma synoptique partiel d'une configuration de transmission non linéaire à haut degré de sécurité, utilisant des registres à 15 décalage à voies multiples, dans lesquels la clé est modifiée conformément à un modèle prédéterminé. La figure 5 représente une série de registres à décalage représentés par les blocs 50, et identifiés par les chiffres romains I à IV inscrits dans ces blocs. Chaque étage de registre à décalage à voies multiples comprend 20 m x n bits, L'intéraction et les inter-réactions des différents registres à décalages à voies multiples ressortiront clairement de la description qui va être faite d'une opération de brouillage non linéaire. Dans la configuration qui va être décrite, les clés variables sont obtenues en ajoutant [module 23 la clé de l'utilisateur au bloc de données précédent et en 25 brouillant. Le codage des données d'entrée est réalisé de la façon suivante : 1. Un bloc de données 03 de m x n bits est entré dans le registre III par l'entrée 16 et le contact 1 du commutateur à deux positions S20. Au même moment, se produisent les faits suivants : S a/ un bloc de données (B1) préalablement chiffré est transmis depuis le 30 registre à décalage III, par le contact 2 du commutateur à deux positions, S21 et le contact 1 d'un commutateur à deux positions, S22 à la borne de sortie 17. b/ le bloc B2 conservé dans le registre II et le bloc CB2 B K) conservé dans le registre I sont brouillés avec une clé brouillée (B1 B lGs mémorisée dans le registre IV. Ce brouillage est obtenu en appliquant la sortie du 35 registre IV délivré par le conducteur 60, en parallèle aux registres I et II sur les conducteurs de commande 61 et 62 respectivement. Ces conducteurs 61 et 62 sont connectés aux commandes de décalage et de commutation des registres I et II. Le brouillage crée une nouvelle clé dans le registre I, CB2 B KJS. 2. Lorsque le dernier bit du bloc B3 est entré dans le registre III, 40 deux faits se produisent simultanément ; '71 18316 13 2096582 a/ Le commutateur S20 est positionné au contact 2 et un bloc de données B4 entre dans le registre II i le bloc chiffré B2 est transmis par le contact 1 du commutateur S23 et le contact 2 du commutateur S22. La vitesse de l'horloge est égale à la vitesse des données. 5 b/ L'itinéraire de retour 18 du registre III est fermé par l'intermédiaire du commutateur 19, et le commutateur S21 est positionné au contact 1 j l,e bloc B3 entre alors dans un additionneur modulo 2 [OU Exclusif] 63 par le conducteur 64, le commutateur S24 étant positionné au contact 2. La sortie de l'additionneur 63 est appliquée au registre IV et après m x n décalages, 10 effectués à une très grande vitesse d'horloge, le contenu du registre III, traversant un circuit OU exclusif est combiné dans le circuit 63 avec la clé de l'utilisateur représentée au bloc 56, est mémorisé dans le registre IV. 3. Lorsque le dernier bit d'information est entré dans le registre S IV, les registres III et IV sont brouillés simultanément avec la clé [B2 B K) 15 mémorisée dans le registre I, par le conducteur 65 et les conducteurs de » commande 66 et 67 qui commandent le décalage et la commutation de ces registres. S S Lors du déchiffrage d'un bloc, (B2) , par exemple, la clé (B1 B K) g doit être reconstruite. Comme le bloc brouillé B1 égal à (B1) a déjà été 2 20 reçu et déchiffré, le bloc initial B1 est donc connu et la cl (B1 B K) peut être reconstruite. Alors, le "dé-brouillage" est extrêmement simple et peut être accompli selon la procédure déjà décrite en référence à la figure 4. Il ressort avec évidence de ce qui précède qu'il est assez facile d'obtenir une clé variable pour chaque message. En utilisant la configuration 25 de la figure 5, on peut obtenir un grand nombre de combinaisons de clés 20 d'utilisateurs. Si, par exemple, m x n = 63, on aura 10 combinaisons de clés différentes. En outre on obtiendra un haut niveau de sécurité puisqu'il faut une clé et un message antérieur pour déchiffrer une transmission. La configuration de la figure 5 pourra être obtenue avec les techniques 30 LS1 existantes. Le système dont les registres sont identiques peut être intégré tout entier sur une seule micro-plaquette semi-conductrice. Si la taille des registre est de 63 bits, il faudra environ 300 circuits (bits). Pour des registres de 135 bits, il faudra environ 700 circuits. Nous venons de décrire des configurations de registres à décalage et 35 à voies multiples servant à effectuer des opérations d'imbrication et de brouillage. Ces configurations utilisent avec succès les circuits existant dans le commerce. Leur coût est faible, leurs vitesses de fonctionnement élevées, et elles sont compatibles avec les technologies LSIainsi qu'avec les méthodes de codage existantes. 40 Bien que l'invention ait été décrite et représentée en référence à des modes de réalisation préférés, il est évident que l'homme de l'art peut y apporter les modifications de forme et de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. 71 18336 14 2096582 REVENDICATIONS 1. Codeur-décodeur multivoie caractérisé en ce qu'il comprend plusieurs éléments de mémoire connectés en série selon une première configuration, des moyens de commutation connectés à au moins une partie des éléments de mémoire, pour commuter cette première configuration en au moins une seconde 5 configuration série, des moyens d'entrée connectés aux première et seconde configurations, pour appliquer un train de données à au moins une des configurations, et des moyens de sortie connectés aux première et seconde configurations pour extraire un train de données d'au moins une configuration. 2. Codeur-décodeur multivoie seloh la revendication 1, caractérisé en ce 10 qu'il comprend des interconnexions fixes reliant entre eux les éléments de mémoire autres que ceux compris dans ladite partie des éléments de mémoire. 3. Codeur-décodeur selon la revendication 1, caractérisé en ce que les moyens de commutation comprennent des dispositifs de commutation pour commuter la sortie de chacun des éléments de mémoire de ladite partie 15 d'éléments de mémoire, de l'entrée de l'élément de mémoire qui lui succède dans la première configuration, à l'entrée d'un élément de mémoire différent dans au moins une seconde configuration. 4. Codeur-décodeur selon la revendication 3, caractérisé en ce que les dispositifs de commutation comprennent un commutateur ayant au 20 moins deux positions, connecté à la sortie de chacun des éléments de mémoire, dans une première position, le commutateur étant connecté à l'entrée d'un élément de mémoire dans la première configuration, et dans une seconde position ce commutateur étant connecté à un élément de mémoire différent dans au moins une seconde configuration. 25 5. Codeur-décodeur selon la revendication 4, caractérisé en ce qu'il comprend des moyens de décalage connectés aux éléments de mémoire, pour décaler les données emmagasinées dans les éléments de mémoire. 6. Codeur-décodeur selon la revendication 5, caractérisé en ce qu'il comprend des moyens de commande connectés aux moyens de commutation 30 et aux moyens de décalage, pour commander la commutation des données entre les configurations, et pour commander le décalage des données dans ces configurations, selon une clé. 71 18316 15 2096582 7. Codeur-décodeur selon la revendication B, caractérisé en ce que les moyens de commande comprennent des moyens de recirculation des données connectés entre l'entrée et la sortie des configurations pour faire recirculer les données de la sortie à l'entrée des configurations afin de modifier les données dans les configurations. 6. Codeur-décodeur selon les revendications 6 ou 7, caractérisé en ce que les moyens de commande comprennent des moyens pour modifier la clé selon une séquence prédéterminée. 9. Codeur-décodeur selon la revendication 8, caractérisé en ce que les moyens pour modifier la clé comprennent des moyens pour combiner logiquement la clé avec un train de données précédemment transmis. 10. Codeur-décodeur selon la revendication 7, caractérisé en ce que les » moyens de recirculation comprennent une voie de retour et un inverseur disposé dans cette voie de retour, pour changer la polarité des données.