Brevet FR2038109A1 — publié le 19710108

la présente invention concerne un dispositif'de commande de signaux lumineux routiers et plus particulièrement un appareil pour régler la circulation routière par un dispositif de commande de signaux lumineux routiers en fonction des demandes de trafic 5 enregistrées par des détecteurs de trafic associés. l'invention est particulièrement applicable à un dispositi - de commande de signaux lumineux routiers à réglage différent selon l'importance de la rue ou identique par toutes les rues qui se croisent, et on décrira l'invention en considérant en particulier 10 ce dispositif, bien que l'invention ait un champ d'applications plus vaste qui englobe son application à un dispositif de commande de signaux lumineux routiers existant, ou le remplacement d'une partie des circuits d'un dispositif existant de commande de signaux lumineux routiers. 15 Les dispositifs de commande de signaux lumineux routiers commandés par la circulation elle-même, se distinguent des dis- de positifs de commande de signaux lumineux routiers à.durée/fonctionnement prédéterminée. Ils commandent des feux de signalisation routière de façon à afficher des indications de passage libre, de 20 conduite avec prudence et d'arrêt aux feux des différentes rues qu'ils commandent conformément- aux demandes de trafic enregistrées par des détecteurs de trafic associés aux rues qui se croisent. Un dispositif de commande de feux de signalisation à CQmmande semi-automatique comporte un détecteur associé à au moins une rue, 25 mais ne comporte pas de détecteurs associés à toutes les rues. Un dispositif de commande de signalisation lumineuse à commande intégrale comporte un détecteur associé respectivement à chacune des rues qu'il , contrôle. - _ - .. • Des dispositifs connus de commande de signalisation rou-30 tière lumineuse comprennent souvent des circuits établissant un intervalle de temps initial minimal de traversée du croisement suivi par un échelon'unitaire d'intervalle de prolongation pour chaque véhicule détecté sur la rue en service momentanément après que l'intervalle de temps initial minimal s'est écoulé. Il peut 35 aussi être prévu des circuits pour limiter la somme des intervalle de temps unité de prolongation à une durée maximale„ les ensembles de circuits utilisés jusqu'à présent dans ces buts comprennent par 70 11516 2 2038109 exemple une minuterie à résistance et condensateur ayant un potentiomètre réglé pour une durée donnée.telle que, par exemple, l'intervalle de temps initial minimal ou 1'intervallQ&e temps maximal. Une minuterie à résistance, et condensateur à intervalle de temps 5 fixé à retour à l'état initial, qui est remise dans l'état initial pour chaque rue doit être utilisée comme minuterie à intervalle de temps de prolongation unitaire. Leg^ircuitgèuivants sont analogiques et, par suite, la précision de leur minutage est sujette à des variations dues à des variations de la température. En outre, 10 ces circuits ne sont pas facilement réglables pour permettre des changements d'intervalles de minutage pendant leur fonctionnement. L'invention a pour objet un système de commande de signalisation routière lumineuse, perfectionné, commandé par le trafic, qui commande la circulation en fonction de la demande de. trafic 15 -sans utiliser des circuits de minutage analogiques de dispositifs de commande connus, ainsi qu'on l'a mentionné, et de sorte que des réglages des intervalles de temps de minutage puissent être effectués facilement. Dans un mode d'exécution, l'invention a pour objet un 20 système de commande de signaux lumineux routiers qui commande la durée pendant laquelle un feu vert est. allumé dans au moins une rue et qui comporte des circuits de prolongation par intervalles de temps unité pour prolonger la durée pendant laquelle le feu vert est allumé dans la rue en question en fonction des 25 conditions de trafic détectées dans cette rue par un moyen détecteur de véhicules. . > . Dans ce mode d'exécution de l'invention, l'ensemble de circuits perfectionné de prolongement de durée du .passage comprend une mémoire.binaire de prolongation du feu vert pour emmagasiner 30 une combinaison de bits dont 1'.équivalent en numération décimale représente la durée prolongée du feu. vert, une source d'impulsions de déclenchement, un moyen pour fournir un-signal de sortie représentant la fin de la durée-prolongée du.feu vert quand le nombre des : impulsions.de déclenchement est égal au nombre décimal repré-35 senté par la combinaison de bits.enmagasinée et.un moyen de commande de duré§/(ou intervalle) prolongée pour agir sur la mé- . / . . . ■ moire.de prolongation du feu vert^de façon à changer la combinai 70 11516 5 2038109 son de chiffres binaires qu'elle emmagasine et à faire varier ainsi la durée prolangée du feu vert. Conformément à un autre aspect de l'invention, l'ensemble de circuits de prolongation de durée perfectionné comprend une 5 mémoire à durée prolongée du feu vert pour emmagasiner une combinaison de bits qui représente numériquement la durée prolongée du feu vert,, une source d'impulsions de déclenchement, un moyen de comptage binaire pour compter les impulsions de déclenchement et fournir une combinaison de bits dont la valeur en numération dé-10 cimale change avec le nombre d'impulsions de déclenchement compté, un moyen de sortie couplé au moyen de comptage binaire et à la mémoire de prolongation du feu vert pour fournir un signal de sortie représentant la fin de l'intervalle prolongé de fonctionnement du feu vert, quand les deux combinaisons de bits repré-15 sentent des nombres égaux et un moyen de commande d'intervalle de temps prolongé comprenant un moyen à circuit destiné à être couplé à un moyen détecteur de trafic pour contraindre le moyen à mémoire de prolongation du feu vert à changer la combinaison de bits qu'il emmagasine en fonction des demandes de trafic 20 détectées par le moyen détecteur et à changer, par suite, la durée prolongée du feu vert. Conformément à un autre aspect de l'invention, on prévoit un dispositif de commande de signalisation routière commandé par le trafic pour commander la durée pendant laquelle un feu vert 25- de signalisation est allumé dans une rue parmi au moins deux rues, un équipement d'une rue au moins étant un équipement; commandé par le trafic et étant pourvu, d'un moyen détecteur de trafic associé pour enregistrer le trafic détecté dans cette rue dans ledit dispositif de commande de signalisation routière, lequel comprend une 30 série de mémoires d'emmagasinage d'intervalles de temps dont chacune contient une série d'éléments de mémoire bistables susceptibles d'être commandés et interrogés électriquement et servant à emmagasiner chacun un bit 1 ou 0, de telle sorte que le nombre décimal correspondant au nombre binaire emmagasiné dans une mé-35 moire représente une durée souhaitée d'un intervalle de temps associé, chaque mémoire ayant une entrée pour recevoir un signal d'interrogation et une sortie pour émettre le nombre binaire emma 70 11516 4 2038109 gasiné en réponse à la réception d'un signal d'interrogation, un moyen d'interrogation servant à appliquer successivement des signaux d'interrogation à la série de mémoires, de telle sorte que, quand l'une quelconque des mémoires est interrogée, les sorties 5 de la série de ses éléments de mémoire fournissent un nombre binaire ou combinaison de bits, une source fournissant des impulsions de déclenchement régulièrement dans le temps, un moyen servant à commander le moyen d'interrogation pour interroger la mémoire suivante parmi la série de mémoires quand le nombre des impul-10 sions de déclenchement reçues est égal au nombre binaire engendré par les sorties des éléments bistables de la mémoire interrogée en dernier, une mémoire au moins étant associée à chaque rue et servant de mémoire à ifitervalle de temps initial de fonctionnement du feu vert, et une seconde mémoire étant associée également à 15 chaque rue et servant de mémoire à intervalle de temps prolongé de fonctionnement du feu vert, et un moyen de commande d'intervalle de temps prolongé comprenant un moyen à circuit destiné à être couplé à un moyen détecteur de trafic associé à la rue, pour modifier électriquement le contenu binaire de la mémoire à inter-20 valle de temps prolongé en fonction du trafic détecté par le moyen détecteur, et changer ainsi la durée de l'intervalle de temps prolongé de fonctionnement du feu vert. L'invention à pour objets : - un système perfectionné de commande de signalisation 25 routière commandé par le trafic avec des minuteries électroniques à circuits arithmétiques perfectionnées, d'une fabrication relativement économique, et qui comporte des mémoires d1emmagasinage d'intervalle de temps susceptible d'être modifiées et interrogées électriquement ^ 30 —un système qui comporte des mémoires dremmagasinage d'intervalles de temps contenant des condensateurs d'emmagasinage ferroélectriques, et qui comporte un ensemble de circuit perfectionné de prolongation de durée du feu vert comprenant des moyens à mémoire d'emmagasinage d'intervalle de temps à contenu suscep-35 tible d'être modifié électriquement; - un ensemble de circuit perfectionné de prolongation de durée du feu vert ayant une mémoire d'emmagasinage d'intervalle 70 11516 5 5038109 de temps dans laquelle l'inf ormation 'emmagasinée peut être changée en fonction du trafic détectéj - une mémoire d'emmagasinage à intervalle de temps maximal susceptible d'être interrogé électriquement et utilisée pour limi- 5 ter la durée totale de "l'intervalle de-temps prolongé de fonctionnement d'un feu vert. D'autres caractéristiques et avantages dé la présente invention ressortiront de la description qui va suivre, faite en regard des dessins annexés et donnant, à titre explicatif, mais 10 nullement limitatif, des formes de réalisation conformes à l'invention. Sur ces dessins : - la figure 1 est une illustration schéma-tique d'une application de l'invention à un système de commandé des signaux 15 routiers à commande différente par les rues selon leur importance - la figure 2 est une représentation schématique d'un élément mémoire à un seul bit èn céramique ; ' - la figure 3 est un schéma à la fois synoptique et à la fois détaillé d'une'matrice de mémoires en céramique et de 20 circuits associés ; . - la figure 4 est une représentation schémat-ique de l'oscillateur de b'iocàge utilisé "dans le montage de la figure 3 ; - les figures 5 et 5À combinées sont un schéma synoptique d'un dispositif'de commande de signaux routiers à deux rues à 25 commande différente selon l'importance de la rue, construit selon l'invention ; - là figuré 6 est 'un schéma synoptique dé l'ensemble de circuits d'inscription automatique associé " du montage de la figure 5 ; '' • ' - " ! 30 - la figure 7 est une représentation schématique-d'une partie de'1'ensemble de circuits d'inscription automatique ; - la figure 8 est une représentation schématique illustrant une autre application" de"l'invention à un système de command de signaux routiers à commande identique par les différentes 35 rues et - les"figures 9 et 9À combinées sont un schéma .synoptique 70 11516 6 2038109 d'ion dispositif de commande dé signaux routiers à commande à deux rues à commande identique par les deux tues', construit conformément à l'invention. • On va se référer maintenant aux dessins. On*.voit sur la 5 figure 1 un exemple de réalisation de' l'invention sous forme d'un dispositif IiC-1 de commande de signaux lumineux routiers à deux rues à commande différente selon l'importance de- la rue. Ce dispositif de commande de signalisation -sert à commander- le signal lumineux routier S qui donne des indications de passage et de 10 conduite prudente à la rue principale (équipement de rue ..A) et à la rue secondaire transversale (équipement de rue B) . Avant les modes d'exécution préférés de l'invention, on décrira un élément de mémoire à un seul bit réalisé conformément à la demande de brevet des États-Unis d'Amérique N0,527.223 du 15 déposée par Cette structure représentée par la figure 2 constitue un élément de mémoire 10 à un seul bit, en céramique, qui comprend généralement une plaque à mémoire'12'en une matière ferroélectrique, telle que du titanate de baryum, le sel de Seignette, le métaniobiate 20 de plomb ou le mélange titanate-zirconate" dé plomb, par exemple. Toutefois, dans sa forme de réalisation préférée, là plaque à mémoire 12 est faite en un mélange titanate-zirconate de plomb, étant donné que cette" matière est facile à polariser-..- La plaque de commandé 14 est faite" der préférence en une matière" ferroélec-25 trique ayant des propriétés piézoélectriques-, telles, quel le mélange titanate-zirconate de'plomb. Toutefois, la plaque de commande peut être faite en n'importe quelle matière dont les dimensions changent lors dé l'application d'un signal électrique, telle que, par exemple, une matière- à magnétostriction dont 30 les dimensions physiques varient lorsqu'un courant -lui est appliqué. La plaque de commande 14 est* polarisée en- permanence et il n'est pas nécessaire qu'elle soit faite en une matière facilement pola-risable telle que, par exemple,'le mélange titanate-zirconate de plomb. 35 Les plaques 12 et 14 sont approximativement planes, dans • leur état sans contrainte mécanique, et sont disposées de façon à être pratiquement superposées et-parallèles. La surface supérieure 70 11516 7 2038109 de la plaque 12 est recouverte par une couche 16 conductrice de l'électricité et la surface inférieure de la plaque 14 est recouverte d'une couche 18 conductrice de l'électricité, les couches 16 et 18 peuvent être en n'importe quelle matière appropriée eonductri-5 ce de l'électricité, telle que l'argent. Une troisième couche 20, en une matière conductrice de l'électricité, est interposée entre les surfaces en vis-à-vis des plaques 12 et 14. La couche 20 peut être en un époxyde conducteur, telle qu'une soudure à l'argent époxy, de telle sorte que les faces en vis-à-vis des plaques 12 et 10 14 sont reliées l'une à l'autre aussi bien électriquement que mécaniquement. De cette manière, ainsi qu'il sera exposé ci-après, quand la plaque de commande 14 est soumise à des contraintes mécaniques, elle transmet, à son tour, des forces mécaniques à la plaque 12 de façon à mettre celle-ci sous tension mé-15 canique dans des directions latérales et perpendiculaires à son plan. La plaque de commande 14 peut être polarisée en permanence par application d'un champ électrique entre ses faces planes opposées. Ainsi, comme représenté sur la figure 2, la couche 20 18 est reliée électriquement à un commutateur S1, unipolaire à deux directions, qui sert à connecter la couche 28 soit à une borne à un potentiel de référence électrique tel que celui de la masse, soit à une borne Y. d'une source de tension de lecture ou d'in- m terrogation. De même, la couche 20 est reliée à un commutateur 25 unipolaire S2 à deux directions. Le commutateur S2 sert à relier la couche 20 soit à une borne à un potentiel électrique de référence, telle que la masse, soit à une borne +V d'une source de tension de polarisation. On P peut polariser maintenant la plaque 14 en reliant la couche 20 à la 30 borne +Y de la source de tension et la couche 18 à la masse. P Ainsi, un champ électrique d'une intensité suffisante pour polariser la plaque 14 est appliqué entre ses faces opposées. La direction du champ électrique est indiquée par les flèches 22. Ensuite, les commutateurs S1 et S2 peuvent être ramenés dans les 35 positions représentées sur la figure 2, pour une opération de . lecture ultérieure. Une information binaire, c'est-à-dire un bit 1 ou un bit 0, 70 11516 8 2038109 peut être emmagasinée dans la plaque à mémoire 12 par application d'un champ électrique entre ses faces opposées, suivant une direction parmi deux directions. La couche 16 est reliée à un commutateur unipolaire S3. Le commutateur S3 sert à relier la couche 16 5 soit à la masse, soit à la borne +Y de la source de tension de P polarisation, soit à un circuit de sortie ouvert. Quand on souhaite emmagasiner un bit 1 dans la plaque à mémoire 12, on manipule les commutateurs S2 et SJ de telle sorte que la tension +V soit appliquée à la couche 16 et que le potentiel de la masse P 10 soit appliqué à la couche 20 ; ainsi qu'on le voit sur la figure 2, la plaque à mémoire 12 emmagasine alors un bit O qui résulte de l'application du potentiel"+Y à la couche 20 et du potentiel de la masse à la couche 16. Les commutateurs S1, S2 et S3 étant dans les positions 15 représentées sur la figure 2, la tension d'entrée d'interrogation Vin es_t aPPli(lu®e à. la couche 1 8. Si la tension Y.. n a une polarité opposée à celle de la polarisation de la plaque de commande, la valeur de cette tension d'interrogation est maintenue bien au-dessous de la tension de seuil de polarisation, c'est-à-dire 20 la tension nécessaire pour polariser en permanence la plaque de commande 14^ de sorte que l'opération de lecture n'est pas destructrice. L'application de l'impulsion de tension de lecture provoque une contraction ou dilatation de la plaque de commande dans une direction qui dépend de sa polarisation préalable, ainsi 25 que de la polarité de l'impulsion de tension de lecture appliquée. La contraction et la dilatation s'effectuent à la fois dans une direction latérale et dans une direction perpendiculaire au plan défini par la plaque 14. Puisque les plaques 12 et 14 sont réunies l'une à l'autre par exemple par la couche 20 30 ou par une résine époxyde, toute variation des dimensions physiques de la plaque 14 provoque une variation correspondante des dimensions physiques de la plaque 12. Quand la plaque à mémoire est ainsi soumise à des contraintes mécaniques, elle engendre une tension qui apparaît entre les couches 16 et 20, la couche 35 20 étant positive ou négative selon l'état de la polarisation préalable de la plaque à mémoire et selon la direction de l'effort mécanique. Ainsi, en référence à la figure 2, la tension de sortie Yq 70 11516 9 2038109 est une impulsion négative indiquant qu'un bit*0Mest emmagasiné par la plaque 12. Pour avoir une description plus détaillée d'un élément de mémoire en céramique, tel que celui qui est représenté par la figure 1, se reporter à la demande de brevet N° 527.223 5 précitée. Ayant décrit l'élément de mémoire à un seul bit en céramique, ainsi que le processus selon lequel l'information binaire est emmagasinée, on va examiner maintenant la matrice de mémoires en céramique M de la figure 3. Pour simplifier, d'après le dessin, 10 cette matrice comprend seulement quatre éléments de mémoire en céramique 10a, 10b, 10ç, 10d, identiques à l'élément de mémoire 10 en céramique, représenté par la figure 2.'Ces quatre éléments de mémoire sont disposés suivant deux colonnes verticales et deux rangées horizontales, à savoir : une première colonne compre-> 15 nant les éléments de mémoire 10a et 10ç, une seconde colonne comprenant les éléments de mémoire 10b et 10d, une première rangée comprenant les éléments de mémoire 10a et 10b et une seconde rangée comprenant les éléments de mémoire 1 Oçj et 10d. TFn conducteur de bit commun BL-1 est relié électriquement aux faces 20 supérieures des plaques à mémoire 12 des éléments de mémoire 10a et 10ç. Un second conducteur de bit commun Bl-2 est relié électriquement aux surfaces supérieures des plaques à mémoire 12 des éléments de mémoire 10b et 10d. Le conducteur de bit BL-1 est aussi relié à un commutateur à trois positions S4 pour mettre le 25 conducteur de bit en circuit ouvert, ou lui appliquer une tension continue d'un premier niveau ou une tension continue d'un second niveau V„. Le niveau de tension V est égal à la x e tension de référence V + 1/3 V ,"f étant la valeur de la ten- r - P P sion de polarisation nécessaire pour polariser une plaque à mé- 30 moire 12. Le niveau de tension Vf est égal à V - '1/3 V . De - r t - p même, le conducteur de bit BL-2 est aussi relie à un commutateur S5 à trois positions destiné, sélectivement, soit à mettre ce conducteur en circuit ouvert ou à lui appliquer une tension continue d'un niveau Y ou une tension continue d'un niveau V„. Par e . i 35 conséquent, si la tension de référence est de 104 volts, et que la tension de polarisation est de 120 volts, le niveau de tension Vg est égal à 144 volts et le niveau de tension est égal à 64 volts. 70 H516 10 2038109 Un conducteur commun CL-1 est relié électriquement aux faces inférieures des plaques à mémoire 12 des éléments de mémoire 10a et 10b. De même, un conducteur commun CL-2 est relié électriquement aux faces inférieures des plaques à mémoire 12 des 5 éléments de mémoire 1Oç et 10d. Les résistances 30 et 32 sont branchées respectivement entre la masse et le conducteur CL-1 et le conducteur-CL-2. Les conducteurs communs CL-1 et CL-2 sont reliés à des circuits de commutation de deux niveaux BLS-1 et BLS-2. Ces 10 circuits sont identiques et chacun d'eux comprend un transistor PÏTP 34, un transistor HTN 36, une résistance 38 et quatre diodes 40, 42, 44 et 46. Les diodes 40 et 42 sont connectées en série l'une avec l'autre entre le collecteur et l'émetteur du transistor 34. Le point de jonction entre les diodes 40 et 42 est 15 relié au conducteur commun CL-1 associé au circuit BLS-1 ou au conducteur commun CL-2 associé au circuit BLS-2. De même, les diodes 44 et 46 sont connectées en série l'une avec l'autre entre le collecteur et l'émetteur du transistor 34. Les points de jonction des diodes 44 et 46 des deux circuits BLS-1 et 20 BLS-2 sont reliés à la sortie d'un oscillateur symétrique B0 commandé par un univibrateur. Une résistance 38 est connectée entre la base et le collecteur du transistor 34 et est oonnectée, par suite, au collecteur du transistor 36. L'émetteur du transistor 36 est relié à la masse. 25 La tension de sortie de l'oscillateur de blocage B0 est •positive et comporte deux niveaux par rapport à une tension de référence Y^. Ces niveaux de tension sont désignés respectivement par Vg et Y^ sur le graphique représentatif de la variation de la tension en fonction du temps sur ,1a figure 3. Le niveau de tension . a , 30 Vg peut, par exemple, être égal / plus les deux tiers de la valeur de la tension.de polarisation Y^. De même, le niveau de tension peut être égal à Y^ moins les deux tiers de la valeur de la tension de polarisation Y^. Ainsi, par exemple, si la tension de polarisation est de 120 volts, et que sa valeur dépende de l'é- 35 paisseur d'une plaque à mémoire 12, ainsi que du type de la matière . employée, pour une tension de référence égale à 104 volts, on voit que le niveau de tension Y est de 184 volts et que le ni- g 70 11516 n 2038109 veau de tension Y^ est de 24 volts. Le conducteur commun CL-1 est aussi relié électriquement aux faces supérieures des plaques de commande 14 des éléments de mémoire 10a et 10b par l'époxyde 20, conducteur de l'élec-5 tricité, interposé entre les plaques 12 et 14. De même, le conducteur commun CL-2 est relié électriquement aux faces supérieures des plaques de commande 14 des éléments de mémoire 10c et 10d. Un conducteur de commande DL-1 est relié électriquement aux faces inférieures des plaques de commande 14 des éléments 10 de mémoire 10a et 10b, ainsi qu'à la base du transistor 36 appartenant au circuit de commutation de deux niveaux BIfî-1. Le conducteur de bit BL-1 est relié par un circuit série comprenant le condensateur C1 et 1*amplificateur A1, à un registre SR. De même, le conducteur de bit BL-2 est relié par un circuit 15 série comprenant un condensateur C2 et un amplificateur Â2 au registre SR. Le registre d'emmagasinage SR peut se présenter sous n'importe quelle forme appropriée, par exemple sous forme d'un registre temporaire. D'après la figure 3, deux organes de commande de rangée RA1 20 et RA2 sont prévus pour actionner respectivement la rangée N° 1, c'est-à-dire la rangée qui contient les éléments de mémoire 10a, et 10b et la rangée U° 2, c'est-à-dire la rangée qui contient les éléments de mémoire 10ç et 10d. L'organe de commande RA1 comprend un commutateur S11 à deux positions pour relier la base d'un 25 transistor HPH 50 soit à la borne au potentiel B+ (position de repos) soit à la masse (position de lecture et d'écriture). Le commutateur S11 est relié à la base du transistor 50 par une résistance 52 appropriée. Le collecteur du transistor 50 est relié directement au conducteur de commande DL-1. De même, l'organe 30 de commande RÔ.2 comprend un commutateur à deux positions S12 qui est relié à la base d'un transistor NPF 54 par une résistance 56. Le collecteur du transistor 54 est relié directement au conducteur de commande DL-2. Les collecteurs des transistors 50 et 54 sont reliés res-35 pectivement par des résistances 58 et 60 au collecteur d'un tran-•sistor HPIF 62. L'émetteur du transistor 62 est relié à la masse et son collecteur est relié par une résistance 64 à la borne 70 Î1516 12 2038109 B.+ de la source de tension. En outre, la base du transistor 62 est reliée par une résistance 66 à un dommutateur S10 à deux positions. Le commutateur S10 sert à relier la résistance 66 soit à la borne au potentiel E+ (position de repos), soit à la masse 5 (position de travail). Un circuit principal de commande d'écriture MW est aussi incorporé dans le mode d'exécution de l'invention de la figure 3 et comprend un commutateur à deux positions S13 pour relier/entrée d'un circuit de réunion-négation 70 soit à la masse (position 10 d'écriture) soit à la borne B+ (position de repos). Le circuit de réunion-négation 70 est un circuit U0R et comprend un transistor KPN 72 dont l'émetteur est relié à la masse et dont le collecteur est relié par une résistance 74 au collecteur du transistor 64. La base du transistor 72 est reliée par line 15 résistance 76 au commutateur S13 contenu dans le circuit principal de commande d'écriture MW. Un second signal d'entrée appliqué à la base du transistor 72 est prélevé par l'intermédiaire d'une résistance 78 à la sortie d'un autre circuit de N0R réunion-négation 80. Le signal de sortie du circuit de réunion-négation 70 20 est prélëvé sur le collecteur du transistor 72 et est appliqué à l'entrée d'un circuit d'échantillonnage 90 et, par l'intermédiaire d'une résistance 82, à la base dTun transistor HPïï 84. L'émetteur du transistor 84 est relié à la masse et son collecteur est relié par une résistance 86 à la borne B+. En outre, 25 le collecteur du transistor 84 est relié par une résistance 86 à la borne B+. Le collecteur du transistor 84 est relié à l'entrée de L'oscillateur de blocage B0. Le circuit de réunion-négation 80 est identique au circuit de réunion-négation 70 et comprend un transistor HPîT 88 30 et deux résistances d'entrée 92 et 94 qui sont reliées à la base de ce transistor.Plus particulièrement la résistance 94 relie le colle'cteur du transistor 50 à la base du transistor 88/Résistance 92 relie le collecteur du transistor 54 à la base du transistor 88. Le collecteur du transistor 88 est relié à une résistance 96 à la borne B+. 35 Le signal de sortie du circuit de réunion-négation 80 est prélevé sur le collecteur du transistor 88 et est appliqué à une entrée du circuit de réunion-négation 70 par intermédiaire d'une résistance 78 et à une entrée du circuit d'échantillonnage 90. 70 11516 2038109 Le circuit d'échantillonnage 90 comprend deux transistors ÎTPIÎ 98 et 100. Le transistor 98 est monté en circuit de réunion-négation, un signal d'entrée appliqué à sa base étant prélevé à travers une résistancq/102 sur le collecteur du transistor 72. 5 L'autre signal d'entrée , appliqué à la base du transistor 98, est prélevé à travers une résistance 104 sur le collecteur de transistor 88. Le collecteur du transistor 98 est relié par une résistance 106 à la borne.B+. La base du transistor 100 est reliée par une résistance 108 au collecteur du transistor 98 et 10 son émetteur est relié à la masse. Le collecteur du transistor 100 est relié par une résistance 110 à la borne B+. Le signal de sortie du circuit d'échantillonnage 90 est prélevé sur le collecteur du transistor 100 et est appliqué au registre SR. La forme de réalisation préférée d'oscillateur de blocage 15 est représentée sur la figure 4 et comprend deux multivibrateurs monostables 120 et 122 connectés en cascade. Le signal d'entrée du multitivibrateur 120 est prélevé .sur le collecteur du transistor 84 et son signal de sortie/ést 'appliqué/l' entréq&u multivibrateur 122 et par une résistance 124 à la base d'un transis-20 tor NPN 126 dont l'émetteur est relié à la masse. De même la sortie du multivibrateur 122 est reliée par une résistance 128 à la base d'un transistor NPN 130 dont l'émetteur est relié à la massé. Les collecteurs des transistors 126 et 1,30 sont reliés l'un à l'autre et,par une résistance 132, à là base 25 d'un transistor PÏTP 134 dont l'émetteur est relié à la borne. J3+. Le collecteur du transistor 134 est relié è)/uné prise centrale Cï de 1^enroulement primaire ¥1 d'un transformateur T.L1extrémité de gauche de l'enroulement primaire ¥-1 est reli,é' au^oilecteur.d^u^. transistor NPF/i^emeÇleur est relié à la masse/dont- labase/reliée 30 par une résistance 138 à la sortie du .multivibrateur 120. De même , l'extrémité de droite de l'enroulement ¥1 est reliée au collecteur d'un transistor ÏÏPÎT 140 dont l'émetteur est relié à la masse et dont la base est reliée par une résistance 142 à la sortie du multivibrateur 122. L'extrémité de droite de l'en-35 roulement secondaire ¥2 du transformateur T est reliée à la borne de la source de tension de référence, et son extrémité de gauche est reliée à tous les circuits de commutation de deux niveaux BLS-1 et BLS-2. (figure 4). ^e sens des enroulements 70 11516 2038109 14 du transformateur est prévu conformément aux points noirs symboliques d'indication de polarité tracés sur la figure 4. Le fonctionnement de l'oscillateur BO commence quand le transistor 84 (figure -3) est débloqué. Lorsque le transistor 5 84 est débloqué, un échelon de tension négatif est appliqué par son collecteur au multivibrateur 120. Le multivibrateur 120 est un. multivibrateur monostable typique connu ; lorsqu'il reçoit un échelon de tension négatif, il fournit une impulsion de sortie positive P1 (figure 4) d'une amplitude donnée et d'une 10 durée donnée. L'impulsion P1 est appliquée à la base du transistor 126 ainsi qu'au circuit d'entrée du multivibrateur monostable 122. Le multivibrateur monostable 122 ne fournit pas d'impulsion vie sortie P2 avant de recevoir l'échelon de tension négatif constituant le flanc arrière de l'impulsion P1. Entre-15 temps, l'impulsion P1 débloque le transistor 126 qui, lui-même, débloque le transistor 134. Par conséquent, un potentiel pratiquement égal au potentiel B+ est appliqué à la prise centrale CT de l'enroulement ¥1 .. L'impulsion P1 débloque également le transistor 136 de telle sorte qu'un potentiel sensiblement 20 égal à celui de la masse est appliqué à l'extrémité de gauche de l'enroulement ¥1 . Ainsi, pendant la durée de l'impulsion P1, un courant circule de la prise centrale CT vers la masse en passant par la moitié de gauche de l'enroulement W1 , dans le sens indiqué par la flèche 11 . Il induit, dans l'enroulement se-25 condaire ¥2, une tension V d'une polarité correspondant aux points noirs de la figure 4. Ainsi la tension Y s'ajoute à la tension Y . La valeur de la tension Y est de l'ordre de 2/3 Y P et est déterminée par des facteurs tels que le rapport des nombres de spires des enroulements du transformateur. 30 Lors du flanc arrière ou descendant de l'impulsion P1 , le multivibrateur 122 est commandé de façon à fournir une impulsion de sortie P2. Cette impulsion débloque les transistors 130 et 140. En outre, puisque le transistor 130 est maintenant débloqué, le transistor 134 devient conducteur de façon à appliquer 35 un potentiel pratiquement égal au potentiel B+ à la prise centrale . CT. Puisque le transistor 140 est aussi débloqué, il applique un potentiel sensiblement égal à celui de la masse à l'extrémité 70 11516 15 2038109 de droite de l'enroulement Wî. Par conséquent, le courant circule, pendant la durée de l'impulsion P2 T à travers la moitié droite de 11enroulement ¥1, dans le sens de la flèche 12. la tension induit^ dans le secondaire ¥2 est soustraite de la ten-5 sion de référence V^. D'après la description précédente, on voit que, chaque fois que le transistor 84 est débloqué, une suite de deux impulsions V et Y, (figure 3-) est appliquée à tous les circuits de commutation de deux niveaux BLS-1 et BLS-2. Si on souhaite emmagasiner un bit 1 dans une plaque 10 de mémoire 12, la surface supérieure de cette plaque à mémoire doit être reliée à la borne à une tension Y . Si, toutefois. e un bit 0 doit être emmagasiné, la surface supérieure d'une plaque à mémoire 12 doit être reliée à la borne au niveau de tension Y„. Ainsi qu'on le verra ci-après, les tensions des niveaux à ^ 15 V et V, sont appliquées/des moments différents aux surfaces inférieures des plaques de mémoire 12, Si le potentiel de la sur_ face supérieure d'une plaque à mémoire est Ye et que le potentiel de sa face inférieure est Y^ , la différence de potentiel est de—1 /3 Yp , et est insuffisante pour polariser la plaque à 20 mémoire. Toutefois, si le potentiel de la face inférieure est Y^ , la différence de potentiel est + , et polarise positivement la plaque à mémoire de façon à emmagasiner un bit 1. De même , si le potentiel de la face supérieure d'une plaque à mémoire 12 est Y^ et que le potentiel de sa surface inférieure 25 est Y^ t la différence de potentiel est alors de»1/3 Y^ , ce qui est insuffisant pour polariser la plaque à mémoire. Toutefois, si le potentiel de la face inférieure de cette plaque à mémoire est Vg , la différence de potentiel est - et polarise négativement cette plaque à mémoire de façon à emmagasiner un chiffre 30 binaire 0. L'application d'information binaire à emmagasiner dans la matrice M est accomplie dans une rangée à la fois. Tout d'abord les commutateurs S4 et S5 sont manipulés, selon ce que l'on souhaite, pour emmagasiner des bits 1 ou O. Puis on place le 35 commutateur S10 dans la position de travail de sorte que le • transistor 62 est bloqué. Il en résulte l'application d'un potentiel sensiblement égal au potentiel B+ aux collecteurs des transistors 50, 54 et 74. Pendant l'opération d'inscription 70 11516 16 2038109 dans la rangée H° t, l'opération suivante consiste à faire passer le commutateur SU de sa position de repos à sa position de lecture et d'écriture. Ceci bloque le transistor 50 de sorte que la tension positive de son collecteur est appliquée à titre 5 de signal de commande pour débloquer le transistor 36 du circuit de commutation bistable BLS-1. Après avoir placé le commutateur S11 dans sa position de lecture et d'écriture, l'opérateur place le commutateur S13 contenu dans l'ensemble de circuit principal de commande d'écriture MV dans sa position 10 d'écriture. Puisque le potentiel du collecteur du transistor 50 est sensiblement égal au potentiel B+ et que le potentiel du collecteur du transistor 54 est pratiquement égal au potentiel de la masse, le transistor 88 du circuit de réunion-négation 80 est débloqué. Par conséquent, le potentiel du 15 collecteur du transistor 88 est essentiellement égal à celui de la masse et est appliqué par la résistance 78 appartenant au circuit de ré-union-négation 70 à la base du transistor 72. Puisque le commutateur S13 applique maintenant le potentiel de la masse par l'intermédiaire de la résistance 76 à la base du 20 transistor 72, ce dernier transistor est bloqué et son collecteur applique pratiquement une tension B+ à la base du transistor 84. Par conséquent, le transistor 84 est débloqué de façon à faire osciller 1' oscillateur B0. Le circuit de sortie de l'oscillateur de blocage B0 émet une suite de deux impulsions 25 de tension dont les amplitudes ont respectivement les niveaux Yg et Y^ . Ces niveaux de tension sont appliqués à des moments différents au circuit de commutation de deux niveaux BSIr-1 qui a été débloqué par le placement du commutateur S11 dans la position de lecture et d'écriture. Par conséquent, les éléments 30 de mémoire 10a et 10b sont maintenant polarisés de façon à emmagasiner des bits conformément aux positions de réglage des commutateurs SA et S5. Après qu'une inscription a été faite dand la rangée n° 1 de la manière décrite précédemment, le commutateur S11 est ramené 35 dans sa position de repos et le commutateur S13 est ramené dans . sa position de repos. Le montage est maintenant prêt pour le chargement de bits dans la rangée n° 2. Des opérations identiques 70 11516 17 2038109 à celles décrites précédemment sont répétées pour cette opération. ' Quand on souhaite interroger mie des rangées, on place le commutateur de commande de rangée associé S11 ou S12 dans sa 5 position de lecture et d'écriture. Toutefois, pendant cette opération, le commutateur principal de commande d'écriture S13 est placé dans sa position de repos. Pendant l'interrogation de la rangée n° 1 le commutateur SU est placé dans sa position de lecture et d'écriture. Ceci bloque le transistor 50, 10 de sorte que son collecteur applique un potentiel pratiquement égal au potentiel B+ au conducteur de commande DL-1. Ainsi les différences de potentiel entre les faces supérieure et inférieure des plaques à mémoire 14 de la rangée n° 1~sont modifiées d'une quantité égale à la valeur du potentiel B+. Ce potentiel 1 5 correspond à la tension d 'interrogation 7.^ dont on a discuté précédemment en référence à la figure 1. Les tensions de sortie des éléments de mémoire 10a et 10b apparaissent sur les conducteurs de bits BL-1 et BL-2 conformément aux polarités des bits emmagasinés. Ces tensions de sortie- sont appliquées par 20 des condensateurs C1 et C2 et des amplificateurs A1 et A2 au registre d'emmagasinage SB.. Ce registre est débloqué temporairement par le circuit d'échantillonnage 90 de façon à recevoir ces signaux de sortie des éléments de mémoire 1.0a. et 10b seulement pendant que la matrice X est interrogée. Le signal de con-25 ditionnement appliqué au registre SE. se présente sous forme d'un échelon"négatif de tension. Pendant l'opération d'interrogation de' la rangée n°1 , le "potentiel du collecteur du transistor 88" du circuit de réunion-négation 80 est pratiquement égal au potentiel de la masse. Puisque le commutateur principal St3 30 de commande d'écriturë est dans la position de repos, le signal de sortie prélevé sur le collectêur du transistor 72 du circuit de réunion-négation 70 est pratiquement égal au potentiel de la masse. Par conséquent, le transistor 98 du circuit d'échantillonnage 90 est bloqué de sorte qu'une tension de déblocage 35 pratiquement égale à B+ est appliquée à la base du transistor 100. Ceci fait décroître le potentiel du collecteur du transistor 100 de sorte que le registre d'emmagasinage SR est débloqué 70 11516 18 2038109 de''façonna recevoir les signaux binaires provenant des éléments - de mémoire en céramique 10a et -10b. Un processus analogue à ■celui qui a été décrit précédemment à propos.de l'interrogation : de la rangée n° 1 se répète lors de l'interrogation de la rangée 5 n° 2. . • Ayant décrit une matrice de mémoires à éléments en céramique, . des circuits pour modifier l'information binaire emmagasinée et des circuits pour- interroger la matrice, on va décrire maintenant le mode' d'interconnexion de la matrice selon l'invention 10 pour constituer un dispositif de commande de signaux lumineux routiers à commande différente selon l'importance de la rue. Tel que représenté sur la figure 5» le dispositif de commande de signaux routiers comprend une source de tension alternative Y qui peut se présenter sous toute forme appropriée , comme 15 par exemple, le réseau à 60 cycles par seconde, un compteur binaire C,un comparateur binaire BC-1, un registre d'emmagasinage temporaire R1 , une matrice de mémoires à intervalles de temps TM, un organe interrogateur séquentiel I, un circuit d'inscription d'intervalle de temps TW, une mémoire à durée prolongée 20 maximale MET , un registre d'emmagasinage temporaire R2, un comparateur binaire BC-2., un circuit CSE de mise à jour de durée prolongée qui comprend une -mémoire TJET à échelon unitaire d1 intervallq/de temps de- prolongation, un registre d'emmagasinage temporaire R3) un additionneur binaire BA, un registre 25 d'emmagasinage temporaire R4, un circuit d'inscription automatique AMW", une mémoire de détection DM-1 et un circuit de commande de charge LC. - ' " La source.de-tension alternative î est .couplée à un diviseur de■fréquence approprié 300 qui divise la fréquence de la 30 tension à 60 cycles par seconde de la source Y en la transformant en un signal d'une fréquence d'un cycle par seconde. Le signal de sortie du diviseur de fréquence 300 est appliqué à un circuit de mise en forme d'impulsions 302 qui fournit une suite d'impulsions régulièrement espacées dans le temps , d'une 35 fréquence d'une impulsion par seconde. Le signal de sortie du circuit de mise en forme 302 est appliqué à l'entrée d'un compteur binaire C à travers la jonction émetteur-collecteur d'un transistor PHP 304 qui sert d'inhibiteur IG-1. 70 11516 19 2038109 Le compteur binaire C est un compteur à 4 étages et comporte 4 sorties a, b , c, et d qui ont , en numérotation décimale, les poids 8, 4, 2 et 1 respectivement pour fournir- une. combinaison de bits ou nombre binaire dont la valeur , en numérotation 5 décimale, augmente comme le nombre d'impulsions comptées. Les quatre sorties a, b, c et d du compteur binaire C sont reliées au comparateur binaire BC-1 respectivement par des circuits d'inhibition IG-2, IG-3, IG-4 et IG-5. Chacun des inhibiteurs IG-2 - IG5, ainsi que les autres 10 inhibiteurs dont on parlera dans la descripition, peut avoir la même structure que celle,représentée dans le détail, de l'inhibiteur IG-1 . La matrice de mémoire à intervalles de temps TK comprend 6 mémoires à mot TM-1, TM-2, TM-3, TM-4, TM-5 et TM-6 dont 15 chacune peut avoir la structure représentés schématiquement par la figure 3 qui concerne les mémoires TM-1 et TM-2 couplées respectivement aux conducteurs communs CL-1 et CL-2. De préférence, la matrice TM de la figure 5 a une structure perfectionnée conforme au brevet des Etats-Unis d'Amérique 3.401 .377. 20 Mais pour simplifier la description de l'invention, on pense que la représentation simplifiée de la matrice M donnée par la figure 3 est suffisante pour la compréhension complète de l'invention. Ainsi qu'il est représenté par la figure 3» chacune des mémoires TM-1 et TK-2 comprend deux éléments de mémoire bis-25 tables ferro-électriques 10a , 10b , 10ç, 10d qui servent à emmagasiner un bit 1 et tin bit Q , de sorte que le nombre binaire emmagasiné par une mémoire à mot représente une durée souhaitée d'un intervall^de charge associé. Chacun des éléments de mémoire 10a, 10b, 10ç, et 1Qd de la figure 5 comporte une 30 entrée sous forme d'un conducteur de commande (DL-1 ou DL-2) qui sont tous connectés ensemble, quelle que soit la mémoire à mot, et, par suite, à une des sorties 1, 2 , 3 et 4 de l'organe interrogateur I pour recevoir des signaux d'interrogation. En outre, chacun des éléments à mémoire bistables comporte une 35 sortie sous forme d'un conducteur de bit BL-1 , ou BL-2, etc. • qui sert à transmettre un signal binaire en réponse à la réception d'un signal d'interrogation. Les conducteurs de bit 70 11516 20 2038109 associé audits du même poids dans les différentes mémoires à mot peuvent être reliés à une borne commune, ainsi qu'il est représenté sur la figure 5. Panai les conducteurs de bit sortant de la matrice ŒM, les conducteurs de bit BL-1, BL-2, 5 BL-3 et BL-4 sont couplés respectivement par des amplificateurs A1, A2, A3 et A4 à un registre R1 à quatre étages sous forme de basculeur du type D. L'enregistreur R1 comprend quatre basculeurs ÎT1, PF2, FF 3 et FF4 ayant chacun une borne S de mise à l'état 1 et une borne de changement d'état T. Les sorties 10 des amplificateurs A1-A4 sont reliées respectivement aux bornes S de mise à l'état des basculeurs FF1 , ÏT2, ÎT3 et FF4. les circuits de sortie de ces basculeurs sont reliés au comparateur binaire BC-1. De même quqies sorties du compteur binaire C, les conducteurs de biffeL-1, BL-2, BL-3 et BL-4 sortant de la 15 matrice TM et les sorties correspondantes du registre R1 ont les poids 8, 4, 2 et 1, respectivement, en numérotation décimale. La sortie du comparateur binaire BC-1 est connectée à une entrée de remise à 0 du compteur binaire C, à une entrée de 20 remise à O du registre B.1 et a l'entrée de l'organe interrogateur séquentiel I. L'organe I peut se présenter sous forme d'un compteur circulaire dont les sorties 1, 2, 3» 4, 5 et 6 sont reliées respectivement aux conducteurs de commande DL-1 , BL-2, DL-3, 25 DL-4, DL-5 et DL-6 de la matrice TM. L'organe interrogateur I sert à mettre périodiquement sous tension, suivant une succession, ses circuits de sortie 1, 2, 3,4, 5 et 6, en réponse à des impulsions de déclenchement reçues du comparateur binaire BC-1. La fonction de l'organe interrogateur I est équiva-30 lente à celle qui est accomplie par les circuits de lecture décrits précédemment à propos de la matrice M simplifiée représentée par la figure 3. Les diodes D1 à D6 connectées avec les polarités indiquées sur la figure 5 relient les six circuits de sortie de l'organe interrogateur I à une borne commune qui, elle-même, 35 est reliée aux bornes de changement d'état T des quatre étages du registre R1. L'ensemble de circuits d'inscription d'intervalle de temps 70 11516 21 2038109 TW comporte six circuits de sortie, reliée respectivement aux mémoires TM-1 à TM-6 pour modifier électriquement les états binaires de leurs .différents éléments. Cet ensemble de circuits peut se présenter,sous la forme que l'on a décrite précédemment, 5 en considérant la fonction d'écriture du montage illustré par la figure 3. . - Les sorties 1 à 6 de l'organe interrogateur I sont reliées au circuit de commandede charge LC pour allumer les lampes de feux choisis parmi les feux suivants ou lampes de signalisait) tion suivantes : MSG (feu vert de la rue principale), MSA (feu jaune de la rue principale), CSR (feu rouge de la rue secondaire.transversale), CSG- (feu vert de la rue secondaire transversale), CSA (feu jaune de la rue transversale), et MSR (feu rouge de la rue principale). Les.circuits de sortie 1 - 6 de 15 l'organe interrogateur I sont reliés à ces lampes par des amplificateurs respectifs A13-A18. ainsi que par des circuits logiques à diodes , ayant les polarités indiquées sur la figure 5. . Ainsi, avec cet ensemble de circuits, chaque fois que le circuit de sortie 1 ou 2 est sous tension, la.lampe MSG du feu vert 20 de la rue principale est allumée. De même, chaque fois que le circuit de sortie 3 ®st sous tension, la lampe MSA est allumée. - En outre, chaque fois que le circuit de sortie 4 ou 5 es"k sous tension, la lampe CSG du feu vert de la rue secondaire est allumée. Chaque fois que le circuit de sortie 6 est sous tension 25 la lampe CSA du feu jaune de la rue secondaire est allumée. On remarquera aussi que la lampe CSR du feu rouge de la rue secondaire est allumée chaque fois que n'importe lequel des . circuits 1, 2 et 3 est .sous tension. De même. , la lampe MSR du feu rouge de la. rue principale est allumée chaque-fois que 30 l'un quelconque des circuits de sortie 4 , 5 et. 6 est sous tension. Le circuit de sortie 5. de-l1organe interrogateur I constitue un conducteur d'entrée de commande d'une _mémoire MET à durée maximale. Les conducteurs de bit BL-5 à BL-8 sortant de cette mémoire à durée jnaximale sont couplés respectivement par 35 des amplificateurs A5-A8 aux bornes S de mise à l'état 1 .. des basculeurs FF5 è- FF8 d'un registre R2. . Le circuit de sortie 6 de l'organe interrogateur I est aussi bad original 70 11516 no c. 2038109 relié aux bornes de ciiangeraent d'état T de'ces différents basculeurs FF-5 à FF-8. En outré, le circuit de sortie 6 de l'organe interrogateur I est relié à l'entrée de remise' a zéro du registre E2. Les sorties des quatre basculeurs FF-5 à'FF-8 sont reliées à 5 un comparateur binaire BC-2 ayant quatre entrées reliées aux circuits de sortie a, b, c, et d du compteur binaire C. Les poids 8, 4, 2 et 1 sont attribués respectivement aux sorties du compteur binaire C aussi bien qu'aux conducteurs de bit BL-5 à BL-8 sortant de la mémoire MET à durée maximale et aux 1Q sorties correspondantes du registre R2. Le circuit OSE de mise à jour dë la durée prolongée ou intervalle de temps prolongé de fonctionnement du feu vert dans la rue secondaire transversale comprend une mémoire à quatre bits UET à échelon unitaire d'inteïYalle de prolongation 15 dont les circuits de sortie sous forme de conducteurs de bit Bl"-9 à, BL-12 sont couplés respectivement par des amplificateurs A9-A12 aux bornes S de mise à l'état 1 des basculeurs respectifs FF-9 a FF-12 , d'un registre R3. De même,'que pour la mémoire MET il est assigné, aux conducteurs de bits BL-9 à BL-12, ainsi 20 qu'aux sorties correspondantes des basculeurs FF-9 à FF-12 , les poids respectifs 8, 4, 2 et 1, en numérotation décimale. Les sorties des basculeurs FF-9 à FF-12 sont reliées à un additionneur binaire BA. Les bornes S de mise à "l' état 1 du registre R4 de cet ensemble de circuits sont reliées aux circuits de 25 sortie a, b, c et d, du compteur binairë C. Les signaux de sortie des basculeurs FF-13 à FF-16 sont appliqués à l'additionneur BA. .Les bornes de changement d'état T du registre R4 , ainsi que les -bornes de changement d'état T du registre R3 sont reliées ensemble à-la sortie d'un circuit ET AD-1. La sortie du circuit ET 30. AD-1 est aussi reliée au conducteur d'entrée de commande de la mémoire IJET ainsi qu'à une entrée d'un circuit d'inscription automatique AMW. L'additionneur binaire BA sert à additionner les nombres binaires contenus dans les circuits' de sortie des registres R3 et R4 et transmet la somme obtenue par quatre 35 circuits de sortie au circuit d'inscription automatique AMW. . La sol'tie du circuit d'inscription automatique AMW est reliée à la fois aux conducteurs de bit BL-1 à BL-4 et au conducteur commun CL-5 de la mémoire à mot TM-5 de la matrice à mémoire TM. bad original 70 11516 23 2038109 La mémoire de détection BM-1 est reliée aux détecteurs DB de l'équipement de rue B, ainsi qu'il est représenté par un simple interrupteur normalement ouvert sur la figure 5. La mémoire de détection comprend deux circuits de réunion-négation 5 305-306 connectés l'un à l'autre, de façon à former un multivibrateur bistable à deux entrées, ainsi que représenté sur la figure 5. Un signal d'entrée du circuit de réunion-négation 305 est prélevé sur l'interrupteur BB de détection, normalement ouvert, par l'intermédiaire d'un circuit de réunion-négation 10 303, à une seule entrée, servant d'inverseur, et un autre signal d'entrée du circuit de réunion-négation 305 est prélevé à la sortie du circuit de réunion-négation 306. L'entrée du circuit de réunion-négation 303 est aussi reliée par une résistance 310 à la borne B+. Le signal de sortie de la mémoire de détec-15 tion DM-1 est transmis par un circuit de réunion-négation 314 > à une seule entrée, servant d'inverseur, à une entrée d'un circuit ET 312. La sortie du circuit ET 312 est reliée à la base d'un transistor 304 d'un inhibiteur XG— 1 par une résistance 308. La sortie du circuit de réunion-négation 306 est aussi re-20 liée par un inhibiteur IG-6 à l'entrée du circuit ET AD-1. Le second signal d'entrée du circuit AD-1 est prélevé sur le circuit de sortie 5 de l'organe interrogateur séquentiel I« La sortie du comparateur binaire BC-2 est reliée à l'entrée de commande de l'inhibiteur IG—6. Le circuit de sortie 2 de l'organe inter-25 rogateur I est aussi relié à la seconde entrée du circuit ET 312. Le circuit d'inscription automatique AMW est représenté d'une manière plus détaillée sur les figures 6 et 7. Le montage de la figure 6 comprend des organes d'attaque de conducteurs de bit BLD-1 et BLD-2 dont les sorties sont reliées aux conducteurs 30 de bit BL-1 et BL-2 , respectivement. Les organes d'attaque BLD-1 et BLD-2 sont reliés à un registre TSR ayant deux basculeurs FF-20 et FF-22. Ces basculeurs sont des multivibrateurs bistables classiques qui développent des signaux de sortie 0 et 1 par exemple sur les collecteurs de deux transistors BTPH. Les signaux de 35 sortie 0 et 1 du basculeur FF-20 sont appliqués à l'organe 70 11516 24 2038109 d'attaque BLD-1. De même , les signaux de sortie 0 et 1 du bas-cul eur FF-2 2 sont appliqués à l'organe-d'attaque BLD-2. Un organe d'échantillonnage commun OS est relié aux deux organes d'attaque BLD-1 et BLD-2, Ainsi qu'il est courant, les bascu-5 leurs FF-20 et FF-22 peuvent être remis à 0 par application d'un signal de déclenchement au conducteur EL de telle sorte qu'aucune des sorties 0 et 1 ne soit mise sous tension. 70 11516 25- 2038109 la figure 7, à laquelle on ira se référer maintenant, est une représentation schématique des circuits "de l'organe d'attaque BLD-1. Il est "bien entendu que le schéma de l'organe d'attaque BLD-2 est identique à celui de l'organe d'attaque BLD-1. Le "basculeur EF-20 5 est représenté sur la figure 7, d'une manière simplifiée, par deux commutateurs SI4 et S16, à trois positions. Ces deux commutateurs peuvent être manipulés sélectivement de façon à connecter la sortie 1 (du commutateur S14) ou la sortie 0 (du commutateur S16) soit à la masse, soit à la borne au potentiel B+, soit en circuit ouvert. 10 De même, l'organe d'échantillonnage commun CS correspondant du circuit ET AD-1 est représenté d'une manière simplifiée sur la figure 7 par un commutateur S18 à deux positions qui est normalement connecté à la masse et qui peut être manipulé de façon à connecter l'organe d'attaque BLD-1 à la borne au potentiel B+. Il est bien 15 entendu que les commutateurs SI4, S16 et S18 simulent le fonctionnement d'un basculeur, ainsi que celui d'un organe d'échantillonnage commun et seraient constitués normalement par des circuits semiconducteurs bien connus. L'organe d'attaque BLD-1 comprend un transformateur T-2 20 à noyau saturable ayant un primaire W-4 et un secondaire divisé en deux tronçons d'enroulement ¥-6 et ¥-8 par une prise centrale CT-2. La prise centrale CT-2 est connectée à la borne de la source de tension de référence. L'extrémité de gauche du tronçon d'enroulement ¥-6 est reliée au collecteur d'un transistor PBP 200 25 dont l'émetteur est relié au conducteur de bit BL-1. De même, l'extrémité de droite du tronçon d'enroulement ¥-8 est reliée à l'émetteur d'un transistor PHP 202 dont le collecteur est relié au conducteur de bit BL-1. Une résistance 204 est branchée entre la base du transistor 200 et son émetteur. De même, une résistance 206 30 est branchée entre la base du transistor 202 et son émetteur. Une résistance 208 est branchée entre le conducteur de bit BL-1 et la borne au potentiel de référence V . L'extrémité de droite du primaire ¥-4 est reliée à la borne B+ et son extrémité de gauche est reliée au collecteur d'un transistor HPH 210 dont l'émetteur 35 est relié à la base et dont la base est reliée par une résistance 212 au commutateur S18 représentant l'organe d'échantillonnage commun CS. Une résistance 214 est reliée à la jonction entre la 70 "1Î516 26 2038109 résistance 212- et.-la - "base, du transistor 210 et,-: par suite," à la - corne B- d'une source d'alimentation en tension. La base du transistor .200 est aussi, reliée au collecteur d'un transistor HPlî 216 dont la base est reliée -par. une résistan-5 ce- 218 à l'élément mobile du commutateur S16 représentant le basculeur FF-20. De même, la base du transistor-202 est reliée au collecteur d'un transistor EEK 220: dont la base est reliée par une résistance 222 à l'élément.mobile du .commutateur S14 représentant le basculeur FF-1:. L'émetteur du transistor 216 est 10 relié par une-diode 224, connecté suivant la polarité -indiquée, au collecteur d'un transistor KPN 226. .De même, l'émetteur du transistor 220 est relié par une diode 228, connectée-suivant la polarité indiquée, au collecteur de transistor 226. L'émetteur du transistor 226 est relié à la masse par. une résistance 230 15 et sa base est reliée .à la prise intermédiaire d'un diviseur de tension comprenant des résistances 232 et 234 branchées entre la borne B+ et la masse. -Le point de jonction entre les résistances 232 et 234 est relié au collecteur d'un transistor EPIT 236 dont l'émetteur est relié à.la masse et dont la base est reliée par •20 une résistance 238 à la borne B-. Le point de jonction.entre la résistance 238 et la base du transistor 236 est relié, au collecteur d'un transistor NPH" 240 dont l'émetteur est-relié à la masse et-qui sert d'inverseur. " ■ ' - • , En outre, le collecteur du transistor 240 -est relié-par une 25 résistance 242 à la borne B+. La base du transistor 240 est reliée à l'élément mobile du commutateur S18 représentant l-1 organe d'échantillonnage commun CS". Les points noirs représentés à côté- du transformateur î-2sont des points indiquant symboliquement les pola- -r-ités des enroulements, de sorte que-, quand une tension est 30 appliquée au, primaire ¥-4, la tension, induite .dans le -tronçon d'enroulement ¥-6 se.retranche'de la tension.de référence Y^ et 'là tension induite dans le"tronçon d'enroulement ¥-8 s'ajoute à la tension de référence. • Le but de l'organe d'attaque.représenté par la figure 7 est 35 d'appliquer une tension, de niveau. Yg ou une tension de. niveau Y^ au conducteur de bit BL-1. Ces niveaux-de tension représentent respectivement un bit 1.ou un bit 0. Si un bit 1 doit être écrit dans les éléments-de mémoire des figures 3 auxquels le conducteur BAD original 70 11516 27 2038109 de "bit BL-1 est connecté, le commutateur S14 est relié à la borne B+ de façon à engendrer un signal positif à la sortie t du basculeur FF-20. Ainsi qu'on le verra ci-après, ceci produit la transmission d'une tension de niveau V par le conducteur de bit BL-1. e Si, d'autre part, on souhaite écrire un bit 0 dans les éléments 5 de mémoire en céramique auxquels le conducteur de bit BL-1 est relié, le commutateur S16 est relié à la borne B+, ce qui produit la transmission d'une tension de niveau par le conducteur de bit BL-1. Ni le niveau de tension V ni le niveau de tension e i n'apparaît sur le conducteur de bit BL-1, à moins que l'organe 10 d'échantillonnage commun CS ne soit commandé de façon à appliquer une tension positive au transistor 210 de chacun des organes d'attaque BLD-1 et BLD-2 pendant l'opération d'écriture. Dans l'éventualité où l'on souhaite écrire un bit 1 dans les plaques à mémoire 12 des éléments de mémoire 10a_ et 10c de la 15 matrice M de la figure 3, le basculeur FF-20 (figure 5) doit recevoir deux impulsions d'une source de signaux binaires de telle sorte que son circuit de sortie t transmette un signal positif. Ceci équivaut à la manipulation du commutateur S14 du schéma de la figure 7, de façon à ce qu'il applique un signal positif au 20 circuit de sortie 1. Ceci débloque le transistor 220. Au moment où l'on souhaite inscrire l'information binaire, l'organe d'échantillonnage CS* c'est-à-dire le circuit ET AD-î de la figure 5, est commandé de façon à appliquer des signaux positifs à tous les organes d'attaque. Par conséquent, sur la figure 7, ceci équivaut 25 à une manipulation du commutateur S18 de façon à ce qu'il applique une tension positive à la base du transistor 210. Le transistor 210 est débloqué et une tension pratiquement égale à la tension B+ est appliquée aux bornes du primaire W-4. Puisque le signal positif appliqué au transistor 210 est aussi appliqué à la base du 30 transistor 240, ce dernier est débloqué de façon à bloquer le transistor 236. Puisque le transistor 236 est bloqué, le transistor 226 est débloqué à travers la résistance 232. Puisque les transistors 220 et 226 sont maintenant conducteurs, un potentiel voisin de celui de la masse est appliqué à la base du transistor 35 PNP 202, de sorte que ce dernier est débloqué. Par conséquent, la tension appliquée aux bornes de l'enroulement W-4 induit une tension dans le tronçon d'enroulement W-8. Cette tension induite 70 11516 28 2038109 est de l'ordre de 40 -volts et elle est déterminée par le rapport des nombres de spires des enroulements primaire et secondaire. La polarité de cette tension correspond aux indications données par les points de polarité sur la figure 7. Par conséquent, cette 5 tension induite dans le tronçon d'enroulement W-8 s'ajoute à la tension de référence Y et la tension résultante est transmise r par le conducteur de bit BL-1 . Si la tension de référence T est r de t04 volts et que la tension induite dans le tronçon d'enroulement W-8 est de 40 volts, le conducteur de bit BL-1 transmet 10 une tension de 144 volts qui, ainsi qu'on l'a vu précédemment, est la tension nécessaire pour écrire des bits 1 dans les éléments de mémoire 10a_ et 10ç de la matrice M de la figure 5. L'opération d'écriture d'un bit 0 est essentiellement la même, sauf que le transistor 200 est débloqué et que la tension 15 induite dans le tronçon d'enroulement W-6 se retranche de la tension de référence Y . Si la tension induite est de 40 volts et r que la tension de référence est de 104 volts, une tension de 64 volts est transmise par le conducteur de bit BL-1, et cette dernière tension est, ainsi qu'on l'a signalé précédemment, la ten-20 sion nécessaire pour écrire un bit 0 dans les éléments de mémoire 10a et 10c". On peut supposer que, pendant le fonctionnement du dispositif de commande local de signaux LC-1, le feu jaune CSâ de la rue secondaire transversale vient de s'éteindre et que le feu 25 rouge CSR de la rue secondaire, et le feu vert MSG de la rue principale viennent de s'allumer. Dans Ces conditions, le eircuit de sortie 1 de lrorgane interrogateur applique une tension d'interrogation positive au conducteur de commande DL-1 pour interroger la mémoire TM-1 de la matrice TM d'emmagasinage d'intervalles de 30 temps. L'inhibiteur IG-1 est débloqué et, par conséquent, des impulsions provenant de 1'organe de mise en forme d'impulsions 302 sont appliquées au compteur binaire d'entrée C. Ce compteur a été remis à 0 au début des intervalles de fonctionnement du feu vert dé la rue principale. Puisque la mémoire TE-1 contient un nombre 35 binaire 1001, un intervalle de temps de 9 secondes doit être maintenant établi. Par conséquent, le compteur binaire C compte 9 impulsions provenant de l'organe de mise en forme 302 et, quand 70 11516 29 2038109 9 impulsions ont été comptées, ses circuits a,-Ta, g et d développent une combinaison de signaux binaires correspondant à 1001. Puisque les inhibiteurs IG-2 à IG—5 sont débloqués, cette combinaison de bits est appliquée à une entrée du comparateur binaire 5 BC-1. De même, puisque la mémoire à mot TM-1 est interrogée par le circuit de.sortie 1 de l'organe interrogateur I, le mot binaire 1001 qui y est contenu est appliqué par l'intermédiaire des amplificateurs A1 - A4 au registre R1. Les sorties correspondantes du registre R1 transmettent le nombre binaire 1001 qui est appliqué 10 à l'autre entrée du comparateur binaire. Puisqu'une concordance est obtenue maintenant, le comparateur binaire BC-1 applique un signal binaire 1 de façon à remettre à 0 le compteur binaire C ainsi que le registre R1 et à commander l'organe interrogateur I. Le circuit de sortie 2 de l'organe.interrogateur I est main-15 tenant mis sous tension de façon à transmettre un bit 1. Toute-. fois, on remarquera que le nombre binaire emmagasiné dans la mémoire à mot TM-2 est 0000, représentant un compte nul. En outre, le circuit de sortie 2 est relié à une entrée du circuit 312. L'autre entrée du circuit ET 312 est reliée à la sortie du circuit 20 de réunion-négation 314. La sortie du circuit ET 312 est/reliée aux inhibiteurs IG—1 à IG-5, de sorte que, pendant que ce circuit de sortie est sous tension, ces inhibiteurs .sont bloqués de façon à empêcher le"compteur binaire .d'accomplir un comptage et le comparateur binaire d'effectuer une comparaison. Par conséquent, 25 tant qu'aucun véhicule n'est détecté par l'équipement de rue B, le dispositif.de commande de signalisation reste dans cette position, de sorte que le feu vert MSG de la rue: principale et le feu . rouge CSR de la. rue secondaire sont allumés. Lorsqu'une circulation est détectée dans l'équipement de. rue B, l'interrupteur de détec-30 tion DB de l'équipement de rue. B (figure 5) est fermé momentanément. Par conséquent, un signal binaire..0 ou de masse est appliqué à l'entrée de la mémoire de -détection DM-1 qui produit un signal binaire 1 dans son circuit de sortie. Ce signal positif est appliqué au circuit de réunion-négation 314* La sortie du circuit ET 312 35 engendre maintenant un bit 0 de sorte que les inhibiteurs IG-1 à IG-5 sont débloqués. Immédiatement, le compte 0 contenu dans le compteur binaire C est appliqué à une. entrée du comparateur binaire BC-1. En outre, le nombre binaire 0 contenu dans la mémoire à 70 11516 ■30 2038109 raot TM-2 est appliqué^ .à travers les amplificateurs. A-1 à A-4 à l'autre entrée du. comparateur binaire- BC-1 . ■ Par conséquent, une.concordance est obtenue-et le comparateur binaire BC-1 remet à 0 le compteur binaire .0 ainsi que le 5 registre R1. En outre, le comparateur binaire BC-1 actionne l'organe interrogateur I de sorte que la mémoire à mot !EM-3 est interrogée. La mémoire à mot TM-3 emmagasine un mot binaire 0011 qui "fcpois représente / secondes pour la durée du feu jaune de la rue prin-10 cipale. Par conséquent, dès que le compteur binaire aura compté trois secondes, une concordance sera obtenue et le comparateur - binaire BC-1 remettra à nouveau à 0 le compteur binaire C et le registre R1. Entre-temps, évidemment, le feu rouge de la rue secondaire CSR et le feu jaune de la rue principale MSA sont allumés. 15 L'organe interrogateur est ensuite commandé par le comparateur binaire 'BC-1 de telle sorte que seul . le circuit de sortie 4 de l'organe interrogateur I est sous tension. Par conséquent, l'organe interrogateur I interroge maintenant la mémoire à mot ' TM-4. 20 La mémoire à mot TM-4 étant interrogée^ le^fettcnfïage de. la rue principale MSR et le feu vert de la rue secondaire CSG- sont allumés. L'intervalle de- temps initial assigné aufeu vert de'la rue secondaire est réglé à sept secondes représentées par le nombre binaire 0111. Par conséquent, dès que le compteur.binaire C 25 a' compté sept impulsions en provenance de l'organe de-mise en forme 302, une concordance est obtenue et le comparateur binaire BC-1 remet à 0.1e compteur C ainsi que le registre R1. L'organe interrogateur est actionné maintenant de façon à mettre sous tension seulement.son circuit de sortie 5 pour interroger la mémoire à 30 mot TM-5. Pendant l'intervalle de temps durant lequel ce circuit de sortie est sous tension, le feu rouge MSR de la rue principale et le feu vert-CSG de la rue secondaire sont allumés. La_durée (de l'intervalle) prolongée du feu vert dans la rue secondaire est réglée initialement à un nombre binaire de 0101 représentant cinq 35 secondes. Puisque le circuit de sortie 5 de l'organe interrogateur es^ relié à l'entrée du circuit de réunion-négation 306 appartenant à la mémoire de détection DM-1, cette mémoire est remise à 0 70 11516 51 2038109 et sort circuit de sortie transmet un bit 0. Toutefois, si un véhicule se trouvant sur la rue B actionne maintenant le détecteur de la rue B, il se produit une fermeture momentanée de l'interrupteur DB. Ceci applique un signal 1 à tra-5 vers l'inhibiteur IG-6t normalement débloqué, et à une entrée du circuit ET AD-1. Puisque le circuit de sortie 5 de l'organe interrogateur I est sous tension, un bit t est aussi appliqué à la seconde entrée du circuit ET AD-1. Par conséquent, le circuit ET AD-1 applique un signal d'interrogation à la mémoire UET. Cette 10 mémoire contient un mot binaire 0101 représentant cinq secondes. Ce mot binaire est appliqué à travers des amplificateurs A9 - Al2 aux basculeurs FF-9 à FF-12 et au registre R3. Les sorties correspondantes du registre R3 appliquent des signaux à l'additionneur binaire BA. L'additionneur binaire Bâ reçoit le compte courant du 15 temps écoulé à partir du compteur binaire C par l'intermédiaire du registre R4. Si, par exemple, pendant cet intervalle prolongé du feu vert dans la rue secondaire ,3 impulsions seulement étalent comptées dans le compteur binaire C, ce nombre binaire, à savoir 0011, serait ajouté au nombre binaire contenu dans la mémoire UET 20 de façon à produire un total de huit secondes, soit un nombre binaire T000. Ce mot binaire est appliqué au circuit d1 inscription automatique AMVf qui sert, ainsi qu'il sera exposé ci-après dans le détail, à effectuer une nouvelle inscription dans la mémoire à mot TM-5 pour y emmagasiner le nouveau mot binaire 1000. Si aucun au-25 tre véhicule n'est détecté ensuite dans la rue B, quand le compteur binaire C engendre un compte représentant huit secondes, une concordance est obtenue et le comparateur binaire BC-1 actionne l'organe interrogateur I. Si, toutefois, un second véhicule est détecté avant que le compteur binaire C ait atteint un compte de huit secon-30 des, un intervalle supplémentaire de cinq secondes est assigné à l'intervalle de prolongation correspondant au second véhicule. Evidemment, ceci signifie que le circuit d'inscription automatique réinscrit, de la manière qui vient d'être décrite, un nouveau mot dans la mémoire TM-5 de façon à emmagasiner l'indication d'un in-35 tervalle de temps de treize secondes, soit le mot binaire 1101. Ce processus peut continuer jusqu'au moment où l'intervalle de temps prolongé atteint la durée maximale. 70 516 32 2038109 Dès que le circuit de sortie 5 de l'organe interrogateur I a été mis sous tension, il applique un signal d'interrogation à la mémoire à durée maximale MET. Ainsi que représenté sur la figure 5, cette mémoire est programmée de façon à emmagasiner un mot 5 binaire 1111 qui représente quinze secondes. Ce mot binaire est appliqué par l'intermédiaire des amplificateurs a 5 à à8 au registre R2. Dès que le compteur binaire C a compté 15 impulsions, c'est-à-dire quinze secondes pour l'intervalle de temps de fonctionnement du feu vert dans la rue secondaire, une concordance 10 est obtenue dans le comparateur binaire BC-2. A ce moment, le comparateur binaire BC-2 applique un signal positif à l'inhibiteur IG-6 de façon à bloquer ee dernier, pour empêcher que des détections ultérieures par l'équipement de la rue B ne produisent l'addition d'échelons unitaires d'intervalle de prolongation. 15 Puisque le circuit de mise à jour CSE n'effectue plus de réinscription dans la mémoire à mot TM-5 de la matrice à mémoire TM, l'intervalle de temps imparti au dernier véhicule parvient à son terme et, quand une concordance est obtenue dans le comparateur binaire BC-1, le compteur binaire C et le registre RI sont remis 20 à 0. En outre, à ce moment, le comparateur binaire BC-1 commande l'organe interrogateur I de façon à-mettre sous tension le conducteur de commande BL-6 pour interroger la mémoire à mot TM-6. Cette mémoire emmagasine l'indication de la durée du feu jaune dans la rue secondaire et, ainsi qu'il est indiqué sur la figure 25 5 j elle contient un mot binaire Q011 représentant trois secondes. Par conséquent, avant qu'une concordance soit obtenue dans le comparateur binaire BC-1, le feu jaune CSA de la rue secondaire et le feu rouge MSR de la rue principale sent allumés. Quand le compteur binaire C a compté trois impulsionsf une concordance 30 est obtenue et l'organe interrogateur I est actionné de façon à supprimer l'excitation du conducteur de commande DL-6 et mettre sous tension le conducteur Bl-1 pour interroger la mémoire à mot TM-1. Ainsi qu'il a été exposé précédemment, dès que la mémoire à mot TM-1 est interrogée, le feu vert MSG- de la- rue principale 35 et le feu rouge CSR de la rue secondaire sont allumés. Quand le compteur binaire C a compté neuf impulsions, on obtient une concordance avec le mot binaire emmagasiné dans la mémoire à mot TM-1 70 11516 33 2038109 et le comparateur binaire BC-1 commande à nouveau" l'organe interrogateur I de telle sorte que"le dispositif de commande de signaux routiers passe à l'état dans.lequel le feu vert de la rue prin-cipale reste allumé en permanence jusqu'au moment où la détection 5 d'un véhicule a lieu dans l'équipement de la rue B.'Si, toutefois, une indication d'une détection avait été enregistrée par la mémoire de détection DM-1 pendant que le feu jaune de la rue secondaire était allumé,'lë dispositif de commande de signaux serait passé immédiatement à 1'intervalle de fonctionnement du feu jaune de la 10 rue principale". Ensuite, le fonctionnement est essentiellement le même que celui qui" a été décrit précédemment. On va se référer maintenant aux figures 8 et 9 qùi représentent un second mode d'exécution de l'invention sous forme d'un dispositif de commande de signaux lumineux routiers LC-2 à comman-15 de identique par les deux rues. Ainsi qu'il est représenté par la figure 8, le dispositif de commande de signaux: routiers sert à commander le signal lumineux S qui comporte des feux d'indication de passage libre et de conduite prudente sur la rue principale A et sur la rue secondaire B. Des détecteurs de circulation BA servent 20 à détecter la circulation sur la rue A et des détecteurs de trafic DB servent à détecter la circulation sur la rue B.' Ces détecteurs peuvent être des détecteurs de contact de n'importe' quel type bien connu tel qu'un amortisseur affleurant la rue, ou selon une variante, des détecteurs de présence tels que des détecteurs à ultra-25 sons ou à boucle inductive. Les détecteurs que l'on considérera dans la description des figures 8 et 9 sont des détecteurs de contact. On va se référer maintenant à la figure 9 qui représente dans le détail le dispositif de commande de signaux lumineux routiers. 30' On verra facilement que ce dispositif de commande de signaux routiers est tout à fait analogue au dispositif de commande de signaux routiers IC-1 décrit précédemment en référence à la figure 5. Pour simplifier la description," des éléments analogues des figures 5 et 9 sont désignés par les mêmes numéros de référence. T1516 i ,2038109 " " . Le dispositif de-commande de.- signaux. routiers LC-2, de même que le dispositif de commande de_signaux routiers LC-1 comprend une source de tension .alternative Y qui peut se présenter sous -n'importe quelle forme appropriée,, telle que, par exem-5 pie, le réseau à 60 cycles par seconde, un compteur binaire C, un comparateur binaire BC-1, un registre R1, une matrice de mémoires TM, ..un organe interrogateur I, un circuit d'. inscript ion d'intervalle de temps TW,.une mémoire à durée maximale MET-A associée/Sa rue A,une mémoire à durée maximale MET-B associée à 10 la rue B, un registre R2, un comparateur binaire BC-2, un circuit de mise à jour ÏÏC qui comprend une mémoire à échelon unitaire d'intervalle de prolongation UET-A associée-à la rue A, une mémoire à échelon unitaire d'intervalle de prolongation UET-B associée .à la rue B, un registre R3? un .additionneur binaire BA, 15 un registre R4, un circuit d'inscription automatique AMW1, une mémoire de détection DM-1 de l'équipement de rue B, une mémoire de détection DM-2 de l'équipement de rue,A et un circuit de commande de charge LC' pour commander les feux de signalisation S. Un organe de. mise en forme 302 appartenant au dispositif de . 20 commande de signaux routiers LC^-2 est couplé par un inhibiteur IGM0 au compteur binaire C. Comme dans le cas du dispositif de commande de signaux LC-1, cet inhibiteur peut comporter, par exemple, un transistor PHP. Le.collecteur du transistor 304 est relié à l'entrée du compteur binaire C. La sortie du/6omparateur binaire BC-1 25 est reliée à l'entrée de remise à 0 du compteur binaire.C, à l'entrée de l'organe interrogateur I. et à l'entrée de remise à 0 du registre R1. _ .. . . La matrice à mémoire .TM, de même que la matrice semblable . de la figure .5 r comprend six mémoires à mot TM-1. à TM-6. Ces 30 six mémoires à mot servent à emmagasiner respectivement des nombres binaires représentant les durées respective,s de l'intervalle de temps initial de. fonctionnement du-feu. yert dans la rue principale MSI, de l'interyalla de temps prolongé du fonctionnement du feu vert dans la rue principale MSB. de 1'inter-35 valle de fonctionnement du feu jaune dans la rue, principale MSA, " 7 de l'intervalle initial de fonctionnement du feu vert dans la rue secondaire CSI, de l'intervalle prolongé de fonctionnement du 70 11516 35 2038109 feu vert dans la rue secondaire OSE» et de l'intervalle de fonctionnement du feu jaune dans la rue secondaire CSA, les sorties 1 à 6 de l'organe interrogateur I sont reliées à des conducteurs de commande DL-1 à DL-6 de mémoires à mot TM-1 à TM-6 de la matrice 5 à mémoire TM. Les mémoires de détection DM-t et DM-2 de la rue B et de la rue A sont pratiquement semblables à la mémoire de détection DM-1 de la figure 5. Ainsi, deux circuits de réunion-négation sont connectés l'un à l'autre de façon à former un multivibrateur bistable à deux entrées. Une entrée du circuit de réunion-négation 10 305 est reliée par un circuit de réunion-négation 303 au détecteur DBet, par une résistance 310, à la borne B+ d'une source de tension. La sortie du circuit de réunion-négation 306 est reliée à une entrée d'un circuit ET AD-2 contenu dans le circuit de mise à jour UC, ainsi qu'à une entrée d'un circuit ET AD-4. La sortie ducir-15 cuit de réunion-négation 360 est aussi reliée à l'entrée de commande d'un inhibiteur IG-13. La mémoire de détection DM-2 comprend deux circuits de réunion-négation 323 et 324 connectés l'un à l'autre de façon à former un multivibrateur bistable à deux entrées. Une entrée du 20 circuit de réunion-négation 323 est reliée par un circuit de réunion-négation 321 à un détecteur DA et, par une résistance 320, à la borne B+. La sortie du circuit réunion-négation 324 est reliée à une entrée d'un circuit ET AB-3 contenu dans le circuit de mise à jour UC, et à l'entrée d'un circuit ET AD-5 par un cir-25 cuit de réunion-négation 362. La sortie de ce circuit de réunion-négation 362 est aussi reliée à l'entrée de commande de l'inhibiteur IG-14. Le circuit ET AD-4 a une seconde entrée reliée au conducteur de commande BL-2 et une sortie reliée par une diode à l'entrée 30 de commande de l'inhibiteur IG-10. La seconde entrée du circuit ET AD-5 est reliée ai/conducteur de commande DL-5 et sa sortie est reliée par une diode à l'entrée de commande de l'inhibiteur IG—10, La 'seconde entrée du circuit ET AD-5 est reliée au conducteur de commande BL-5 et sa sortie est reliée par une diode à l'entrée de 35 commande de l'inhibiteur IG-10. Les signaux d'entrée des inhibiteurs IG—13 et IG-14 proviennent respectivement des circuits de sortie 2 et 5 de l'organe 70 11516 36 2038109 interrogateur I. Le signal de sortie de l'inhibiteur IG-13 est appliqué par un conducteur de commande-de la mémoire à durée maximale MET-A associée à la rué A» et par une diode 340, aux bornes d'entrée de changement d'état T du registre R2. De même, 5 la sortie de l'inhibiteur IG-14 est reliée par un conducteur de commande d'interrogation à la mémoire à durée maximale MET-B associée à la rue B et, par une diode 342, aux bornes de changement d'état du registre R2. La sortie du comparateur binaire BC-2 est reliée par une 10 diode 344 à l'entrée de commande d'un inhibiteur IG-15. De mêmeju la sortie du comparateur binaire BC-2 est aussi reliée par une diode 346 à l'entrée de commande d'un inhibiteur IG—16. Les sorties des inhibiteurs IG-15 et IG-16 sont reliées respectivement aux mémoires à mot TM-5 et TM-2 et, par des diodes, aux eonduc-15 teurs de bit BL-1 à BL-4. Les entrées des inhibiteurs IG-15 et IG-16 sont reliées aux sorties du circuit d'inscription automatique AMW' qui a, de préférence, une structure semblable à celle du circuit d'inscription AMW représentée par la figure 5 et qui a été décrite précédemment. 20 Le circuit de mise à jour UC comprend, en plus des circuits ET AD-2 et AD-3 et du circuit d'inscription AMW1, des registres temporaires R3 et R4 et un additionneur binaire BA. Les sorties des circuits AD-3 et AD-2 constituent respectivement les circuits d'entrée d'interrogation des mémoires UEÏ-A et TJET-B. Les conduc-25 teurs de bit BL-9 à BL-12 sortant de ces mémoires sont reliés respectivement par des amplificateurs A 9 à A12 au registre R3 d'une manière décrite précédemment à propos du circuit de mise à jour CSE de la figure 5. Les sorties des circuits ET AD-3 et AD-2 sont reliées respectivement par des diodes 350 et 352 aux bornes 30 de changement d'état T du registre R3 et aux bornes duchangement d'état T du registre R4,ainsi qu'à l'entrée du circuit d'inscription automatique AMW'. Le fonctionnement du dispositif de commande des signaux routiers LC-2 est tout à fait semblable à celui du dispositif 35 de commande de signaux LC-1 décrit précédemment. Par conséquent, .pour simplifier la description de l'invention, on ne décrira en détail ci-après que des différences entre leurs modes de fonc- . 70 11516 37 2038109 tionnement. On peut supposer que lors du fonctionnement du dispositif de commande de signaux LC-2, 1'intervalle de temps de fonctionnement du feu jaune dé la rue B ssest écoule et que l'intervalle initial de fonctionnement du feu vert dans la rue A, 5 MSI, vient de commencer. Par conséquent, le circuit de sortie 1 de l'organe interrogateur I est sous tension de façon à interroger la mémoire à mot TM-1 de la matrice à mémoire TM. Le compteur binaire est remis à 0 et commence maintenant à compter des impulsions provenant de l'organe de mise en forme 302 jusqu'au 10 moment ea le compte emmagasiné par le compteur C concorde avec le nombre emmagasiné dans la mémoire TM-1. Dans ce cas, la mémoire à mot TM-1 transmet un nombre binaire 1001 et il est nécessaire que neuf impulsions soient comptées pour produire une concordance. Pendant cet intervalle de temps, le signal développé 15 dans le circuit de sortie 1 de l'organe interrogateur I est appliqué par un circuit de commande de charge LC' approprié de façon à allumer le feu vert de la rue principale, ainsi que le feu rouge de la rue secondaire de la même manière que dans la description précédente relative au circuit de commande de charge LC repré-20 senté sur la figure 5."Dès que la concordance a été obtenue, le comparateur binaire BC-1 fournit une impulsion positive pour remettre à 0 le compteur binaire C et pour commander l'organe interrogateur de façon à ce qu'il mette sous tension seulement son circuit de sortie 2. 25 Dès que ce circuit de sortie 2 est sous tension, le dispo sitif de commande maintient en permanence l'allumage du feu vert dans la rue principale ou bien procède à .l'épuisement des échelons d'intervalle de temps de prolongation du feu vert dans la rue principale, selon les besoins, puis passe à l'intervalle de 30 fonctionnement du feu jaune dans la rue principale et poursuit ensuite son cycle en passant à 1'intervalle initial de fonctionnement du feu vert dans la rue secondaire. Si, au moment où le circuit de sortie 2 de l'organe "" interrogateur est initialement sous tension,aucune circulation n'a été détectée par le détecteur 35 DB de la rue B, la mémoire de détection DM-1 de la rue B applique un signal binaire 0 à l'entrée du circuit de réunion-négation 360 qui, lui-même, applique un bit 1 à l'entrée du circuit ET AD-4. '70 11516 33 2038109 Un bit 1 est appliqué à la seconde entrée du circuit ET AD-4 par le circuit de sortie de 1*organe .interrogateur I. Par conséquent, le circuit ET AD-4 applique un bit 1 par l'intermédiaire d'une diode à l'entrée de l'inhibiteur IG—10, de façon à mainte-5 nir bloqué ce dernier et empêcher ainsi que des impulsions ne soient appliquées au compteur binaire C. Ceci correspond à un état d'allumage permanent du feu vert et le dispositif de commande reste dans cet état dans lequel le feu vert est allumé en permanence dans la rue A et le feu rouge est allumé en permanence dans 10 la rue B jusqu'au moment où. un véhicule est détecté dans la rue B, Lors d'une détection d'un véhicule dans la rue B, la mémoire de détection DM-1 de la rue B applique un bit 1 à l'entrée du circuit de réunion-négation 360 qui, lui-même, applique un bit 0 à l'entrée du circuit ET AD-4. Le circuit de réunion-négation 15 360 applique aussi un bit 0 à l'inhibiteur IG-13» de sorte que le signal de sortie positif engendré par le circuit de sortie 2 de l'organe interrogateur peut être transmis par l'inhibiteur de façon à interroger la mémoire à durée maximale MET-a associée à la rue A. 20 Puisque l'inhibiteur IG-10 est maintenant débloqué, le compteur binaire commence à compter les impulsions fournies par l'organe de mise en forme 302. Si aucune détection supplémentaire ne se produit pendant cette période dans le détecteur DA de la rue A, quand le compteur binaire atteint un compte de cinq impul-25 sions,-une concordance est obtenue, puisque la mémoire TM-2 contient le mot binaire 0101 représentant cinq secondes»Ceci termine l'intervalle prolongé de fonctionnement du feu vert dans la rue principale et l'organe interrogateur I interroge la matrice à mémoire TM de façon à passer à l'intervalle de fonctionnement du 30 feu jaune dans la rue principale. Toutefois, si un véhicule est détecté dans la rue A avant que cinq impulsions aient été comptées dans l'exemple donné précédemment, la mémoire à mot TM-2 reçoit une nouvelle inscription de façon à établir un intervalle de temps prolongé d'un échelon 35 d'intervalle supplémentaire d'une manière analogue à celle qui . a été décrite précédemment à propos du circuit de mise à jour CSE de la figure 5. Ainsi, si un véhicule est détecté dans la 70 11516 39 20381Q9 rue A pendant cette période, un bit 1 est appliqué à une entrée du circuit ET AD-3. Puisque le circuit de sortie 2 de l'organe interrogateur I est sous tension, un bit 1 est aussi appliqué à la seconde entrée du circuit ET AD-3. Par conséquent, le cir-5 cuit ET AD-3 interroge la mémoire TJET-A associée à la rue A, qui contient le mot binaire 0t01 représentant cinq secondes. Ce mot binaire est appliqué au registre R3 et est ajouté au nombre actuel d'impulsions comptées par l'additionneur binaire BA. Si le nombre compté actuel d'impulsions est égal à 3f l'additionneur 10 binaire fournit un nombre binaire de sortie représentant 8. Le circuit d'inscription automatique AMW, qui correspond au circuit d'inscription AMW de la figure 5, applique l'information nécessaire à travers l'inhibiteur IG-16 de façon à réécrire, dans' la mémoire à mot TM-2, le nombre binaire 1000 représentant huit se-15 condes. Ce processus continue jusqu'au moment où le comparateur binaire BC-2 obtient une concordance entre le compte actuel courant du compteur et le nombre binaire emmagasiné dans la mémoire MET-A a duree maximale/associee à la rue A» Dans ce cas, le nombre binaire est 1111 et représente quinze secondes. Dès que quinze im-20 pulsions ont été comptées, pendant l'intervalle prolongé de fonctionnement du feu vert dans la rue principale, la minuterie à durée maximale arrive à son terme, c'est-à-dire qu'une concordance est obtenue par le comparateur binaire BC-2. Quand cette concordance est obtenue, le comparateur binaire BC-2 applique un bit 1 25 à l'inhibiteur IG-16 de façon à empêcher le circuit d'inscription automatique AMW' d'effectuer une réinscription dans la mémoire à mot TM-2. Par conséquent, puisque toute détection ultérieure dans la rue A ne produit pas de réinscription dans la mémoire à mot TM-2, le nombre binaire qu'elle emmagasine est invariable. En sup-30 posant que ce nombre binaire invariable représente quinze secondes, dès que le nombre total d'impulsions, comptées par le compteur binaire C à partir du début de l'intervalle prolongé de fonctionnement du feu vert dans la rue principale est égal à 15» une concordance est obtenue par le comparateur binaire BC-1 qui 35 commande l'organe interrogateur I de telle sorte que son circuit . de sortie 3 soit mis sous tension. Le circuit de sortie 3 de l'organe interrogateur I étant 70 11516 40 2038109 sous tension, l'intervalle de fonctionnement du feu jaune de la rue principale commence maintenant. Rendant cet intervalle, le feu jaune de la rue-principale est allumé et le feu rouge de la rue secondaire est allumé. Ainsi qu'il est Représenté par la fi-5 gure 9, la mémoire TM-3 emmagasinant l'indication de l'intervalle de fonctionnement du feu jaune dans la rue principale contient le nombre binaire 0011 qui représente trois secondes. Par conséquent, dès que trois impulsions ont été comptées par le compteur binaire C, une concordance est obtenue par le 10 comparateur binaire BC-1. Ainsi, le comparateur BC-1 actionne l'organe interrogateur I de façon à ne mettre sous tension que son circuit de sortie 4. Le circuit de sortie 4 de l'organe interrogateur I étant sous tension, l'intervalle initial de fonctionnement du feu vert dans la rue secondaire commence* la durée 15 assignée de cet intervalle étant indiqué^ar le nombre binaire emmagasiné dans la mémoire à mot TM-4. Dans l'exemple illustré par la figure 9» la mémoire à mot TM-4 contient un nombre binaire 0111 représentant sept secondes. Dès que sept impulsions ont été comptées par le compteur binaire C, une concordance est obtenue. 20 Pendant la période intérimaire, le feu rouge de la rue principale est allumé et le feu vert de la rue secondaire est allumé. Dès qu'une concordance est obtenue, le comparateur binaire BC-1 actionne l'organe interrogateur I de façon à ne, mettre sous tension que son circuit de sortie 3. Les opérations qui s'ensuivent 25 pendant l'intervalle prolongé de fonctionnement du feu vert dans la rue secondaire et pendant l'intervalle suivant de fonctionnement du feu jaune dans la rue secondaire sont les mêmes que celles dont on a discuté précédemment à propos de l'intervalle prolongé de fonctionnement du feu vert dans la rue principale MSE et de 30 l'intervalle de fonctionnement du feu jaune dans la rue principale MSA, respectivement, et aucune discussion supplémentaire n'est jugée nécessaire pour Incompréhension complète de l'invention. Il va de soi que la présente invention a été décrite ci-après à titre d'exemple préférentiel indicatif, mais nullement 35 limitatif et que l'on pourra introduire toute équivalence dans ses éléments constitutifs sans sortir de son cadre défini par les revendications annexées. 70 1 1516 2038109 - revendications - 1. Dispositif pour signaux lumineux routiers, pour commander la durée pendant laquelle un feu vert d'un organe de signalisation lumineuse routière est allumé dans au'moins une rue, 5 ayant un ensemble de circuits de prolongation de durée pour prolonger la durée du feu -vert dans la rue en question en fonction du trafic détecté dans cette dernière par un détecteur de véhicules, ledit dispositif étant "caractérisé en ce que l'ensemble de circuits de prolongation de durée comprend : une 10 mémoire binaire de prolongation du feu vert pour emmagasiner une combinaison de bits ou nombre binaire représentant la durée prolongée d'un feu vert, une source d'impulsions de déclenchement, un organe fournissant un signal de sortie représentant la fin de la durée prolongée du feu vert quand la nombre des im-15 pulsions de déclenchement est égal audit nombre binaire et un. élément de commande de durée ou intervalle prolongée agissant sur la mémoire de prolongation du feu vert de façon à changer le nombre binaire qu'elle emmagasine et à faire varier ainsi la durée prolongée du feu vert. 20 2. Dispositif selon la revendication 1, caractérisé en ce que l'élément de commande de durée prolongée comprend un circuit destiné à être couplé au détecteur de trafic pour faire varier le nombre binaire emmagasiné par la mémoire de prolongation de durée en fonction du trafic détecté par le détecteur de véhicules. 25 5. Dispositif selon la revendication 1, caractérisé en ce que l'élément de commande de durée prolongée comprend une mémoire binaire à échelon unitaire d'intervalle de temps de prolongation de durée pour emmagasiner un nombre binaire qui représente la durée, d'un, échelon unitaire d'intervalle de temps de prolongation, 30 un moyen de référence pour fournir un nombre binaire de référence qui augmente en fonction du nombre d'impulsions de déclenchement qui sont apparues jusqu'au moment actuel au cours de la durée (ou intervalle de temps) prolongée et -une commande de mémoire pour agir sur la mémoire de prolongation du feu vert de façon à changer 35 le nombre binaire qu'elle emmagasine en fonction de la somme du noafbre binaire de référence et du nombre binaire emmagasiné par la • mémoire à échelon unitaire d'intervalle de temps„ 70 11516 2038109 42 4. Dispositif selon, la revendication 3, caraotérieé en ce qu'il comprend un additionneur pour additionner le nombre binaire emmagasiné par la mémoire à échelon unitaire d'intervalle de temps au nombre binaire de référence et fournir la somme binaire correspondante» 5 5a Dispositif selon la revendication' 4, oaractérisé en oe que la commande de mémoire est interposéeentre l'additionneur et la mémoire de prolongation du feu vert pour changer le nombre binaire eamagasi»-né par cette dernière mémoire, de sorte qu'elle contienne ladite sonase» 6. Dispositif selon la revendication 3, caractérisé en oe qu'il 10 comprend une commande de durée maximale pour limiter la durée prolongée du feu vert. 7. Dispositif selon la revendication 6, oaractérisé en ce que la commande de durée maximale comprend une mémoire à durée maximale pour emmagasiner un nombre binaire représentant la durée maximale du feu 15 vert et un moyen de dépassement pour arrêter la fonction de commande du moyen de commande de mémoire quand le nombre d'impulsions de déclenchement qui sont apparues jusqu'au moment actuel pendant l'intervalle de temps prolongé est égal au nombre emmagasiné' par le moyen à mémoire à durée maximale. 20 8. Dispositif selon la revendioation 7, oaractérisé en ce qu'il comprend un compteur pour compter les impulsions de déclenchement et fournir une combinaison de bits qui change avec le nombre des impulsions de déclenchement comptées et que le moyen de dépassement comprênd un comparateur binaire pour fournir un signal de dépassement quand le 25 nombre binaire oompté par le compteur est égal au nombre binaire emmagasiné par la mémoire à durée maximale. 9« Dispositif pour signalisation routière pour commander la durée de l'intervalle de temps pendant lequel un feu vert d'un moyen de signalisation routière est allumé dans au moins une rue, ayant un en-30 semble de circuits de prolongation de durée pour prolonger la durée du feu vert dans la rue en question en fonction du trafic détecté dans cette rue par un détecteur de véhicules, ledit dispositif de commande étant caractérisé en oe que l'ensemble de circuits de.prolongation de durée comprend une mémoire binaire à durée- prolongée' du feu vert 35 pour emmagasiner un nombre binaire représentant la durée prolongée ..de feu vert, "une source d'impulsions de déclenchement, un compteur binaire pour compter les impulsions de déclenchement et^fournir un nombre_ binaire qui varie avec le nombre d'impulsions de déclenchement compté, une sortie couplée au compteur binaire et. à la mémoire à durée pro-40 longée pour fournir un signal de sortie représentant la fin de lfintervalle prolongé de fonctionnement du feu vert, quand les deux nombres binaires sont égaux, et une commande de durée prolongée compre«-nant un circuit destiné à être couplé à un détecteur de véhicules pour contraindre la mémoire à durée prolongée de changer le nombre 45 binaire qu'elle emmagasine en fonction des demandes de trafic détectées par le.détecteur et à changer, par suite, la duréë--prolongee du_ feu vert. 70 11516 43 2038109 10 - Dispositif selon la revendication 9, caractérisé en ce que la commande de durée prolongée comprend une mémoire binaire à échelon unitaire d'intervalle de prolongation pour emmagasiner un nombre binaire représentant la durée d'un échelon d'.intervalle 5 de prolongation et une commande de mémoire pour réagir à la mémoire à durée prolongée de façon à changer le nombre binaire qi'elle emmagasine en fonction de la somme de deux nombres binaires en question. 11 - Dispositif selon la revendication 10, caractérisé en ce 10 qu'il comporte une commande de durée maximale"pour limiter la durée de l'intervalle prolongée de fonctionnement du feu vert qui comprend une mémoire binaire à durée binaire pour emmagasiner un nombre binaire représentant la durée maximale de l'intervalle prolongée du fonctionnement du feu vert et un moyen de dépassement 15 pour fournir un signal de dépassement de façon à arrêter la fonction de commande de la commande de mémoire quand le nombre binaire compté par le moyen de comptage est égal au nombre binaire emmagasiné dans la mémoire à durée maximale. 12 - Dispositif selon la revendication 10, caractérisé en ce 20 que la mémoire à échelon unitaire d'intervalle de prolongation comprend une série d'éléments de mémoire bistables susceptibles d'ê*> tre interrogés électriquement, servant chacun à emmagasiner un bit 1 ou un bit 0 et ayant chacun une entrée pour recevoir un signal d'interrogation et une sortie pour transmettre un signal bi- 25 naire représentatif du chiffre binaire 0 ou 1 emmagasiné en réaction à la réception d'un signal d'interrogation et un moyen de commande de mémoire à échelon d'intervalle destiné à être couplé au détecteur de véhicules et commandé par celui-ci de façon à ap-pliquer un signal d'interrogation à la mémoire à échelon unité 30 d'intervalle de prolongation de telle sorte que les sorties des éléments de mémoire bistables développent ensemble une combinaison de bits ou signaux binaires représentant le nombre de binaire emmagasiné dans cette mémoire. 13 - Dispositif selon la revendication 12, caractérisé en ce 35 qu'il'comprend un additionneur binaire pour additionner le nombre binaire emmagasiné dans la mémoire à échelon d'intervalle au nombre binaire contenu à la sortie des éléments du compteur binaire ' et fournir le nombre somme sous forme d'une combinaison de bit. 14 - Dispositif selon la revendication 13.» caractérisé en oe 40 que la commande de mémoire comprend un circuit pour recevoir le 70 11516 44 2038109 nombre binaire somme et agir sur la mémoire à durée prolongée de façon à ce qu'elle emmagasine un nombre_binaire égal, à ladite somme de façon à prolonger ainsi l'intervalle de temps de fonctionnement du feu vert. 5 15 - Dispositif selon la revendication 14, caractérisé en ce que chacun des éléments de mémoire bistables comprend un "condensateur dremmagasinage ferroélectrique à plaque ayant une surface et destiné à prendre un état de polarisation parmi deux étatsde polarisation stables, et une commande piézoélectrique à plaque dont 1q une partie est fixée à une partie au moins de ladite surface de façon que l'application d'un signal d'interrogation à la commande provoque la transmission de forces mécaniques au condensateur d'emmagasinage dans des directions à la fois latérales et perpendiculaires à ladite surface, de sorte que le condensateur fournis-^ se un signal de sortie binaire dépendant de l'état de polarisation. 16 - Dispositif pour signalisation routière commandé par le trafic"pour régler la durée ou intervalle de.temps pendant laquelle un feu vert d'un signal routier est allumé dans une rue parmi au moins deux rues, un équipement d'une rue ou moins étant un équipe-2Q nent commandé par le trafic et étant; pourvu d'un détecteur de véhicules associé pour enregistrer le trafic détecté dans cette rue, ledit dispositif étant caractérisé en ce qu'il comprend une série • de mémoires d'emmagasinage d'intervalles de temps dont chacune contient une série d'éléments de mémoire bistables susceptibles 25 d'être commandés et interrogés électriquement et servant à emmagasiner chacun un bit 1 ou 0 de sorte que le nombre décimal correspondant au nombre binaire emmagasiné dans une mémoire représente une durée souhaitée d'un intervalle de temps associé, chaque mémoire ayant une entrée pour recevoir un signal d'interrogation et une 30 sortie pour émettre le nombre binaire emmagasiné en réponse à la réception d'un signal d'interrogation, un moyen d'interrogation servant à appliquer successivement des signaux d'interrogation à la série de mémoires de telle sorte que, quand l'une quelconque des mémoires est interrogée,les sorties de la série de ses éléments de mémoire fournissent un nombre binaire ou combinaison de bits, une source fournissant des impulsions de déclenchement régulièrement espacées dans le temps, une commande du moyen d'interrogation pour interroger la mémoire suivante parmi la série de mémoires quand le nombre des impulsions de déclenchement reçues est égal au nombre binaire engendré par les sorties des éléments bistables de 70 11516 45 2038109 la mémoire interrogée en dernier, une mémoire au moins étant associée à chaque rue et servant de mémoire à intervalle de temps initial de fonctionnement du feu vert, et une seconde mémoire étant associée également à chaque rue et servant de mémoire à durée (ou 5 intervalle de temps) prolongée de fonctionnement du feu vert, et une commande d'intervalle de temps prolongée comprenant un circuit ■ destiné à être couplé à un détecteur de véhicules associé à la rue pour modifier électriquement le nombre binaire contenu dans la mémoire à intervalle de temps . prolongé en fonction du trafic 10 détecté par le détecteur , et changer ainsi la duré.e de l'intervalle de temps prolongé de fonctionnement du feu vert. 17 - Dispositif selon la revendication 16 caractérisé en ce qie la commande d'intervalle prolongé comprend une mémoire à échelon unitaire d'intervalle de temps de prolongation ayant une cons- 15 truction semblable à chacune des mémoires de ladite série de mémoires pour emmagasiner un nombre binaire ou combinaison de bits représentant la durée d'un échelon unitaire d'intervalle de prolongation, une commande d'échelon unitaire d'intervalle de prolongation destiné à être couplée au détecteur associé à la rue et com-20 mandé par ce détecteur de façon, à appliquer un signal d'interrogation à la mémoire à échelon unitaire d'intervalle de sorte que les sorties de ses éléments de mémoire bistables engendrent une combinaison de bits ou signaux binaires représentant le nombre binaire emmagasiné dans cette mémoire, et une commande de circuit pour mo-25 difier électriquement le contenu de la mémoire a intervalle de temps initial de telle sorte que le nombre binaire qu'elle emmagasine contienne au moins le nombre représentatif d'un échelon unitaire d'intervalle de prolongation. * 18 - Dispositif selon la revendication 17* caractérisé en ce ■ 30 qu'il comprend un compteur binaire, pour compter les impulsions de déclenchement et fournir un nombre binaire dont la valeur change avec le nombre d'impulsions de déclenchement comptées, et un additionneur binaire pour additionner le nombre binaire affiché à la sortie de la mémoire à échelon unitaire d'intervalle au nombre bi-35 naire compté par le compteur et fournir un nombre égal à la somme des deux nombres précédents, et en ce que la commande de circuit comprend un circuit pour recevoir ladite somme binaire et modifier électriquement lé contenu de la mémoire à durée prolongée de façon à ce qu'elle emmagasine un nombre égal à ladite somme. 40 19 - Dispositif de commande selon la revendication lS, carac 11516 46 2038109 térisé en ce qu'il comprend une commande de durée maximale pour limiter la durée de l'intervalle prolongée de fonctionnement du feu vert. 20 - Dispositif selon la revendication. 19, caractérisé en ce que la commande de durée maximale comprend"une- mémoire à durée maximale ayant une structure semblable à celle de chaque mémoire de la série de mémoires pour emmagasiner un nombre binaire représentant la durée maximale de l'intervalle prolongé de fonctionnement du feu vert, cette mémoire à durée maximale étant couplée au moyen d'interrogation de façon à être interrogée en même temps que la mémoire à durée prolongée , et un comparateur servant à fournir un signal de dépassement destiné à arrêter la fonction de commande de la commande de durée prolongée quand le nombre emmagasiné ■. par la mémoire à durée maximale est égal au nombre binaire compté par le compteur binaire.