Brevet FR2051847A1 — publié le 19710409

î 2051847 La présente invention a pour objet une pièce d'horlogerie électronique, comprenant une base de temps délivrant un signal périodique de fréquence déterminée, un démultiplicateur électronique de cette fréquence, un convertisseur électromécanique 5 commandé par le signal issu du démultiplicateur, un dispositif d'affichage de l'heure entraîné par ce convertisseur et une source de tension continue d'alimentation, pièce d'horlogerie dans laquelle le démultiplicateur est constitué par une série d'étages divisêurs élémentaires dont au moins certains d'entre eux com-10 prennent chacun, d'une part, au moins un amplificateur élémentaire formé par un transistor à effet de champ, à électrode de commande isolée, et par un condensateur disposé en série avec le transistor, amplificateur alimenté par une tension périodique constituant le signal à démultiplier par l'étage diviseur consi-15 déré, et commandé par une source de tension formée par la capacité d'entrée dudit transistor, et, d'autre part, un circuit de charge de cette capacité et un circuit pour commander périodiquement la décharge de ladite capacité d'entrée, piloté par le signal de sortie dudit amplificateur élémentaire, et dans laquel-20 le ladite tension périodique d'alimentation de chaque étage diviseur intermédiaire est prélevée au point de liaison d'une paire de transistors à effet de champ, à électrode de commande isolée, qui sont branchés en série avec ladite source de tension continue d'alimentation et dont la tension de commande est consti-25 tuée, pour le premier, par le signal de sortie de l'amplificateur et, pour le second, par une tension périodique de fréquence au moins égale à celle de ce signal de sortie mais déphasée par rapport à celle-ci. Le brevet américain n° 3 383 570 décrit une pièce 30 d'horlogerie électronique correspondant en partie à celle définie précédemment, notamment dans sa portion plus particulièrement destinée à la démultiplication de signaux de fréquence moyenne et formée par une série d'étages diviseurs, dits de type "B" dans ce brevet, dans lesquels la charge de la capacité d'entrée du 35 transistor de l'amplificateur, capacité qui constitue la mémoire de l'étage, est effectuée par le signal à démultiplier par cet étage. Dans ce genre de circuit, la durée de la charge et de la décharge de la capacité-mémoire dépendait directement des ca-40 ractéristiques des transistors utilisés, en particulier de leur 70 26448 2 2051847 tension de seuil et de leur pente. Or, cette durée de charge est relativement longue, ce qui limite l'utilisation d'un circuit de type B à la démultiplication de signaux de fréquence moyenne. Cependant, conme la structure d'un tel circuit est 5 particulièrement simple, ce qui en facilite grandement la fabrication sous forme intégrée, la titulaire a cherché à utiliser ce type de circuit même pour la démultiplication de signaux de fréquence particulièrement élevée. A cet effet, la pièce d'horlogerie électronique selon 10 l'invention se caractérise par le fait qu'elle comprend un générateur de tension biphasé commandé par la base de temps et produisant un signal biphasé de fréquence égale à la fréquence du signal délivré par cette base de temps ou à un multiple, respectivement un sous-multiple de cette fréquence, et un réseau bi-15 phasê alimenté par ce générateur, et par le fait que le second transistor de chacune desdites paires de transistors est relié, par son électrode de commande, à l'une ou l'autre phase dudit réseau biphasé, alternativement d'étage diviseur en étage diviseur, et que l'électrode de commande du transistor appartenant 20 à l'amplificateur élémentaire de chaque étage diviseur intermédiaire est reliée au point de liaison de la paire de transistors contrôlant l'alimentation de l'amplificateur de l'étage diviseur suivant, cette paire de transistors formant ainsi ledit circuit de charge de la capacité d'entrée du transistor de l'amplifica-25 teur de l'étage diviseur considéré. Le dessin annexé représente, à titre d'exemple et très schématiquement, une forme d'exécution de la pièce d'horlogerie électronique objet de la présente invention : La fig. 1 en montre le schéma bloc ; 30 La fig. 2 est une vue partielle de son circuit électro nique ; La fig. 3 est un diagramme explicatif. La pièce d'horlogerie représentée (fig. 1) comprend un oscillateur à quartz 0, délivrant un signal périodique VQ, à 35 haute fréquence, de l'ordre de 2,4 MC/s par exemple, en direction d'un générateur G destiné à transformer ce signal en un autre signal de nature biphasé, VQx - VQyi de même fréquence, ou, en variante, de fréquence correspondant à un multiple ou à un sous-multiple de la fréquende de l'oscillateur. Ce signal bi-40 phasé VQX - Voy, est dirigé par un réseau X-Y, vers un démulti 70 26448 3 2051847 plicateur DM constitué par une suite d'étages diviseurs dont l'alimentation est commandée alternativement par l'une et l'autre phase X et Y de ce réseau, ainsi que cela sera décrit par la suite, et qui est destiné à abaisser la fréquence du signal biphasé 5 V - V , sortant du générateur G jusqu'à une valeur de 1 c/s ox oy ° j -i (signal à basse fréquence Vç) . Ce signal V est destiné à la commande périodique d'un c dispositif indicateur du temps, IT, comprenant un convertisseur électromécanique CE et un rouage à trois mobiles, s, m, h, sou-10 mis à l'action de ce convertisseur et servant à entraîner, respectivement, les aiguilles des secondes, des minutes et des heures (non représentées) de la pièce d'horlogerie. La figure 2 illustre les. particularités du générateur G, des trois premiers étages diviseurs du déraultiplicateur D et des 15 dispositifs d'alimentation de chacun de ces étages alors que l'oscillateur 0 n'est représenté que par un rectangle. Plus simplement cet oscillateur doit être à même de produire un signal périodique de fréquence particulièrement stable tout en consommant très peu d'énergie. 20 Le générateur G est constitué par un amplificateur cascade, comprenant deux transistors à effet de champ, à electro-de de commande isolée, Tg^ et Tg£, branchés en série, un transformateur T, par exemple un transformateur à noyau de ferrite, et un diviseur de tension, comprenant les résistances et Rg bran-25 chées en série avec une source de tension P. Ce diviseur de tension est destiné à la commande du transistor Tg£, alors que le transistor Tg^ est commandé par le signal périodique délivré par l'oscillateur 0. L'enroulement du transformateur t est branché _ par son milieu au pôle négatif de la source P, ses deux extrémités 30 étant rattachées chacune à l'une des phases du réseau X - Y. Comme on le sait, un amplificateur de ce genre produit à chaque extrémité de l'enroulement du transformateur T une tension alternative, d'allure sinusoïdale, VQX ou , déphasée de 180° d'extrémité à extrémité (fig.3), de sorte que le réseau 35 X - Y est effectivement un réseau de tension biphasée. Quelle que soit la construction de l'amplificateur utilisé, celui-ci peut être dimensionné de manière que la fréquence de la tension biphasée engendrée soit égale soit à la fréquence di signal périodique délivré par l'oscillateur 0, soit à un sous-40 multiple ou à un multiple de cette fréquence, le choix ci-dessus 70 26448 4 2051847 dépendant essentiellement du type d'oscillateur choisi, à très haute fréquence, à moyenne fréquence ou à basse fréquence ainsi que des dimensions désirées pour l'oscillateur et pour le transformateur . 5 Cossue décrit, le clêmultiplicateur électronique dont est Munie la pièce d'horlogerie selon l'invention est constituée par une série d'étages diviseurs dont les trois premiers I, Iï et III sont représentés sur la fig. 2 et dont la tension d'alimentation est prélevée, pour chacun d'eux, au point de liaison de deux tran-10 sistors à effet de cha^p, â électrode de commande isolée, branchés en série entre les pôles de la source P et commandés de la façon qui va maintenant être décrite.. In particulier, l'étage I est alimenté à partir du point de liaison de deux transistors Ta^ et Tb^ dont l'électrode de com-15 îàande du premier est reliée au point intermédiaire d'un diviseur capacitif de tension comprenant les condensateurs Ca et Cb branchés en série entre le pôle positif de la source P et la phase X du réseau biphasé X - Y, et dont 1'électrode de commande du second, Tbp est rattachée à 1'autre phase Y, de ce même réseau. Da 20 est une diode de "clamping" permettant de définir le potentiel sur l'électrode de eormaande du transistor Ta^. L'alimentation de 1'étage diviseur II est assurée à partir du point de liaison de deux transistors Ta2 et dont 11 électrode de commande du premier est reliée à la sortie de l'é-25 tage diviseur précédent (I) et dont celle du second est rattachée â la phase X du réseau biphasé. L'alimentation de 1'étage diviseur III est assurée à partir du point de liaison de deux transistors Ta^ et Tb,2 l'électrode de commande du premier étant rattachée à la sortie de 30 l'étage diviseur II et celle du second transistor (Tb^) étant reliée à la phase Y du réseau biphasé. De façon tout à fait générale, chaque étage à partir du deuxième étage diviseur du démultiplicateur électronique dont est munie la pièce d'horlogerie selon l'invention est donc alimenté 35 par la source P par 1'intermédiaire d'une paire de transistors à effet de champ, à électrode de commande isolée, Ta et Tb dont ' n n l'électrode isolée du premier (Tan) est commandée par le signal périodique issu de l'étage diviseur précédent (d'ordre n-1) alors que l'électrode de commande du second transistor (Tbn) est ratta-40 chée à l'une Ou l'autre phase X et Y du réseau biphasé X - Y, al- bad original 70 26448 5 2051847 ternativement d'étage diviseur en étage diviseur. La structure du premier étage diviseur (I) du démultiplicateur est légèrement différente de la structure des étages diviseurs suivants. 5 Ce premier étage comprend en effet deux amplificateurs élémentaires, comprenant chacun un transistor à effet de champ, à électrode de commande isolée, respectivement, et un condensateur C^, C^ respectivement, branché en série avec ce transistor, ces deux amplificateurs étant alimentés en parallèle 10 par un signal périodique prélevé d'un point intermédiaire du circuit situé entre les deux transistors Ta^ et Tb^, précédemment cités. L1 amplificateur élémentaire formé par le transistor T-j^ et par le condensateur C^ est commandé par une source de 15 tension constituée par la capacité d'entrée du transistor T^, représentée en trait mixte et indiquée par la référence Cp-^, dont la charge est effectuée à partir d'un point situé entre les transistors Ta£ et Tbg et au travers d'un condensateur C^, cette capacité Cp^ étant déchargée périodiquement par un circuit com-20 prenant deux transistors à effet de champ, à électrode de commande isolée, et T^- Le transistor est commandé par le signal de sortie de l'amplificateur formé par le transistor et le condensateur C^^, au travers d'un transistor dont l'électrode de commande est rattachée à la phase Y du réseau X - Y par 25 l'intermédiaire d'un condensateur C^• Le transistor est rattaché, par son électrode de commande, à la phase X du réseau X -Y par l'intermédiaire d'un condensateur C^• L'amplificateur élémentaire formé par le transistor et le condensateur C^ est commandé par le signal de sortie 30 de 1 ' amplificateur élémentaire comprenant le transistor et le condensateur C^ * C'est ce mÊme signal de sortie qui est utilisé pour la commande du transistor Ta£ déjà cité. Des diodes de "clamping" D-q et D-^ déterminent le po-35 tentiel de l'électrode de commande des transistors T15 et T13 res pectivement. Les étages diviseurs suivants présentent une structure identique d'étage en étage ; chacun d'eux comprend deux amplificateurs élémentaires du type précédemment cité, constitués par 40 exemple, pour l'étage II, par un transistor T24, T21 respective 70 26448 6 2051847 ment, et par un condensateur C23, C>21 respectivement disposés en série et alimentés par un signal prélevé au point de liaison des transistors Ta£ et Tb£ déjà cités. La source de tension de commande de 1 ' amplificateur 5 C23 est constitué par la capacité d'entrée Cp2 du transistor T^4) capacité dont la charge est assurée au travers d'un condensateur à partir du point de liaison des transistors Ta^ et Tb^ déjà cités, destinés au contrôle de l'alimentation de l'étage diviseur suivant (III). 10 Cette capacité CP2 est déchargée périodiquement grâce à un circuit comprenant deux transistors à effet de champ, à électrode de commande isolée, ^22' ^23 cosimanâés, le premier, par le signal de sortie de 1'amplificateur T2\ et C2i et> second, ^23' *>ar P^ase ^ réseau biphasé X - Y, au travers d'un con-15 densateur C22• Le potentiel de l'électrode du transistor T23 est déterminé par une diode D22* L'amplificateur élémentaire ^21"^21 est commandé par le signal de sortie de 1'amplificateur T24-C23, c'est-à-dire par le signal de sortie de l'étage diviseur II. Ce même signal est utili-20 sê pour la conmande du transistor Ta^. Ainsi que cela a été décrit, les transistors TbpT^ïTb^, Tb^— etc, contribuant à la commande de l'alimentation des étages diviseurs I, II, III,IV, etc, sont rattachés par leur électrodes de commande à l'une ou l'autre phase du réseau biphasé X - Y, al-25 ternativement d'étage diviseur en étage diviseur. De manière analogue, les transistors T-^3, T23, T33... etc, appartenant au circuit de décharge des capacités Cpp Cp2, Cpg... ètc, des étages I, II, III... etc, sont rattachés par leur électrode de commande à l'une ou l'autre phase du réseau biphasé 30 X - Y, alternativement d'étage diviseur en étage diviseur. De façon tout à fait générale, la phase X ou Y par laquelle est commandé le transistor Tn^ de l'étage diviseur d'ordre n est la même que celle à laquelle est rattachée l'électrode de commande du transistor Tfc>n+^. 35 Le mode de fonctionnement du démultiplicateur décrit est identique pour tous les étages diviseurs à l'exception du premier. Pour comprendre le fonctionnement du deuxième étage, par exemple il convient d'analyser, l'évolution du potentiel aux 40 points a^, bp d2, M, 82 et b2 du circuit illustré sur la fig. 2 70 26448 7 : * 2051847 (diagramme de la Fig. 3). On suppose tout drabord que l'électrode de commande du transistor Ta2 reçoit d® l'étage I des impulsions périodiques (signal Va^ - fig.'3) en phase avec le signal alternatif VQy de 5 la phase Y du réseau biphasé de sorte que ce transistor T©2 est périodiquement ouvert à la fréquence du signal Va^. On suppose en outre que, au coœnieneèïïiant, la capacité d'entrée Cp2 du transistor T24 est déchargée (signal v'M = 0) de sort© que ce transistor est bloqué. 10 Lorsque la presiàre impulsion du signal Va^ arrive sur le transistor Ta2> la capacité que constitue l'étage II se décharge au travers de ce transistor de sorte que le potentiel Vb^ au point b^ de cet étage devient nul. Comme le transistor Tbg est commandé par le signal VQX, 15 déphasé de 180° par rapport au signal V0yS ee transistor ouvre de sorte que la capacité de l'étage diviseur II se recharge (si- . gnal Vbj, ) et cela alors que le transistor est toujours bloqué. Il en découle l'apparition d'un potentiel Va£ sur l'électrode de commande du transistor Ta^ alors que le transistor Tb^ est bloqué 20 parce que commandé par la phase Y du réseau biphasé ; la capacité de l'étage diviseur III se décharge au travers du transistor Ta^ (voir signal Vb2~ fig. 3). Au cours de la demi-période suivante du signal alternatif VQy la capacité de l'etàgè diviseur III se recharge parce que 25 le transistor Ta^ est bloqué , ainsi que cela va être décrit. En effet, eorane la capacité de l'étage II avait été déchargée lors de l'arrivée de la presièr® impulsion du signal Va^ sur le transistor Ta2, le potentiel au point dg de cet étage est nul et le transistor T22 bloqué. Il s'ensuit que, dès l'instant 30 où la capacité de l'étage III commence à recharger, la capacité d'entrée CP2 du transistor se recharge elle aussi, au travers du condensateur C24 (potentiel VM- fig. 3), et malgré le fait que le transistor T23 ouvre et ferme alternativement à la fréquence du signal VQy. 35 Lorsque la tension de commande du transistor T24 atteint la tension de seuil de celui-ci, ce transistor ouvre de sorte que la capacité d'entrée des transistors Ta^ et ^21 est déchargée et que ces transistors se bloquent (formation de la première impulsion da signal • 40 La capacité d'entrée CP2 du transistor T24 sert de mé- BAD original * 70 26448 8 2051847 moire pour l'étage diviseur II. En effet, cette capacité est toujours chargée au moment où le transistor reçoit l'impulsion suivante du signal Va,- émanant de l'étage I, c'est-à-dire au mo-ment où la capacité de l'étage II se décharge pour se recharger 5 ensuite et former une nouvelle impulsion du signal Vb^. Comme la capacité Cp£ est chargée, le transistor est ouvert de sorte que le point reste au potentiel 0 (suppression d'une impulsion du signal Va^). Il s'ensuit que le transistor reste bloqué et que le potentiel Vc^ au point 62 du 10 circuit devient suffisamment élevé pour commander l'ouverture du transistor T22> alors que le transistor T22 est bloqué puisque le front du signal est en phase avec la tension alternative VQx tandis que le transistor T23 est commandé par la tension alternative VOy, déphasée de 180° par rapport à la première. Au 15 momnent où le transistor Tgg ouvre, la capacité Cp2 se décharge au travers de ce transistor et du transistor T22 qui est toujours ouvert. L'étage diviseur II est maintenant dans les mêmes conditions que lors de l'arrivée de la première impulsion du signal 20 Va^ de sorte que la troisième impulsion de ce signal provoquera la formation d'une impulsion du signal Va2 alors que ce ne sera pas le cas pour la quatrième impulsion de Va^, etc. Ce type d'étage diviseur ne peut toutefois pas être utilisé comme premier étage du démultiplicateur car la fréquence 25 du signal apparaissant à son point b^ serait égale à celle de la tension commandant le transistor T23 : lorsque le transistor T23 serait ouvert, le potentiel sur le point d2 deviendrait nul et la capacité mémoire Cp2 ne pourrait se décharger de sorte que l'étage diviseur ne livrerait aucune impulsion à sa sortie. 30 Pour pallier cet inconvénient, la structure du premier étage diviseur à été légèrement modifiée par l'introduction d'un transistor T-j^ dans le circuit de commande de l'électrode isolée du transistor le transistor étant commandé à partir de la même phase Y du réseau X - Y laquelle est reliée l'électrode 35 de commande du transistor Tb^ mais au travers d'un condensateur C15* Il s'ensuit que, lorsqu'une impulsion de tension apparaît sur le point d^ de l'étage diviseur I, la capacité d'entrée du transistor BSt chargée à travers le transistor 40 Cette capacité demeurant chargée, la capacité-mémoire Cp-^ du 70 26448 9 2051847 transistor sera déchargée lors ce 1! ouverture du transistor T^3 par la tension VQx de la phase X. Isa capacité d'entrée du transistor T.^ sera déchargée au travers des transistors T^5 et T"ll par l'impulsion suivante du signal de sortie Va^ de cet éta-5 ge I. Ainsi que cela découle de ce qui vient d'être décrit, la charge de la capacité mémoire Cp de chaque diviseur et sa décharge sont réalisées de manière "forcée", de sorte que leur du* rée ne dépend plus directement des caractéristiques des transis-10 tors utilisés, en particulier de leur tension de seuil et de leur pente respective, comme c'était par exemple le cas pour les étages diviseurs de type B décrite dans le brevet américain n03 383 57Q Ce fait donne une très grande liberté en ce qui concerne le dimensionnement des transistors des étages diviseurs I, II, III 15 etc. En outre, la puissance dissipée, déjà très réduite à cause du principe de fonctionnement du circuit décrit, peut encore être diminuée en choisissant 1 ' inductivité du transformateur T de telle sorte qu'elle forme un circuit accordé avec la ca-20 pacité que présente le système d'alimentation des divers étages diviseurs, capacité composée des capacités de commande des transistors Tbp Tb2, Tbg, Tb^, , T15, T13, T23, T33, , de la capacité du diviseur de tension Ca~C^, ainsi que de celle que présentent toutes les liaisons aux phases X et Y du réseau biphasé. 25 L'énergie stockée périodiquement dans la capacité que présente le système d'alimentation est donc récupérée en grande partie de sorte que la suite d'étages diviseurs du démultiplicateur décrit consomme très peu de puissance. A signaler en outre que le démultiplicateur se prête 30 particulièrement bien à une réalisation sous forme de circuit intégré puisqu'il est constitué exclusivement par des transistors MOS d'un même type de conduction et par des condensateurs MOS. 70 26448 10 20518* REVENDICATIONS 1. Pièce d'horlogerie électronique, comprenant une "ase de temps délivrant un signal périodique de fréquence détermf -s. un démultiplicateur électronique de cette fréquence, un conw 5 seur électromécanique commandé par le signal issu du démultr' i -cateur, un dispositif d'affichage de l'heure entraîné par ce - • vertisseur et une source ds tension continue d'alimentation, s laquelle le démultiplicateur est constitué par une série d'é-, ges diviseurs élémentaires dont su moins certains d'entre et 10 comprennent chacun,d'une part, au moins un amplificateur él' ironique, formé par un transistor à effet de champs à électrode commande isolée, et par un condensateur disposé en série ave*» le transistor, amplificateur alimenté par une tension périodique,constituant le signal à démultiplier par l'étage diviseur considéré, 15 et commandé par une source de tension formée par la capacité 15 entrée dudit transistor, et, d'autre part, un circuit de charge de cette capacité et tin circuit pour commander périodiquement la décharge de ladite capacité d'entrée, piloté par le signal de sortie dudit amplificateur élémentaire, et dans laquelle ladit3 20 tension périodique d'alimentation de chaque étage diviseur irf-.;r» médiaire est prélevée au point de liaison d'une paire de tranris» tors à effet de champ, à électrode de commande isolée, qui soirr. branchés en série avec ladite source de tension continue d'alimentation et dont la tension de commande est constituée pour le 25 premier, par le signal de sortie de l'amplificateur de l'étage diviseur précédent et, pour le second, par une tension périodique de fréquence au moins égale à celle de ce signal de sortie mais -r^= phasée par rapport à celui-ci, caractérisé par le fait qu'ell" comprend un générateur de tension biphasée commandé par la bac? de 30 temps et produisant un signal biphasé de fréquence égale à la fréquence du signal délivré par cette base de temps ou à un mult' ies respectivement à un sous-multiple de cette fréquence, et un réseau biphasé alimenté par ce générateur, et par le fait que le sec .«d transistor de chacune desdites paires de transistors est relie 35 par son électrode de commande à l'une ou l'autre phase dudit . seau biphasé, alternativement d'étage diviseur en étage divic .v et que l'électrode de commande du transistor appartenant à 15amplificateur élémentaire de chaque étage diviseur intermédiaires est reliée au point de liaison de la paire de transistors con-40 trôlant l'alimentation de l'amplificateur de l'étage diviseur bad original 70 26448 îi 20^2847 suivant, cette paire de transistors formant ainsi ledit eireuit de charge de la capacité d'entrée. 2. Pièce d'horlogerie selon la revendication 1 dans laquelle le circuit de commande de la décharge de la capacité d'en- 5' trée du transistor de l'amplificateur élémentaire de chaque étage diviseur intermédiaire comprend, d'une part, un second amplificateur élémentaire formé par un transistor à cet effet de champ, à . électrode de commande isolée, et par un condensateur disposé en série avec le transistor,' amplificateur alimenté par le signal à 10 démultiplier par l'étage diviseur considéré et commandé par le signal de sortie de cet étage, et, d'autre part, au moins deux transistors à effet de champ à électrode de commande isolée, branchés en série, entre l'électrode de commande du transistor du premier amplificateur et la masse, ces deux transistors étant commandés, 15 le premier, par le signal de sortie du second amplificateur et, le second, par ion signal de fréquence au moins égale à celle du signal à démultiplier par l'étage diviseur, caractérisé par le fait que le second transistor est commandé par la phase du réseau biphasé à laquelle est reliée l'électrode de commande du second 20 transistor de la paire de transistors contrôlant l'alimentation de l'étage diviseur suivant. 3. Pièce d'horlogerie selon la revendication 2, dans laquelle ledit générateur comprend vin transformateur auquel est branché ledit réseau, caractérisée par le fait que 1'inductivité 25 du transformateur et la capacité de charge du générateur sont choisies de manière,à former un circuit accordé sur la fréquence du signal biphasé du réseau.