Brevet FR2044828A1 — publié le 19710226

3»J?\La présente invention se rapporte aux corrélateurs en temps réel, c'est-à-dirè à des dispositifs destinés à constamment élaborer la fonction de corrélation entre deux grandeurs x(t) et y(t). Les corrélateurs en temps réel ont des applications diverses comme 5 par exemple la récupération des signaux utiles dans un système de transmission comportant un bruit de fond important, ou la mesure d'écoulements dans des T" é*~~ " • conduits;,fou encore la mesure de la vitesse d'une bande au sortir d'un laminoir î-- X -w- - par exemple. L'obtention ou la mesure des fonctions de corrélation sont relative- 10 ment faciles à réaliser point par point, mais leur-calcul en temps réel exige grand nombre de circuits de calcul en parallèle. A titre d'exemple, de tels dispositifs sont décrits dans le numéro 149 de Princeton Applied Research Corporation Technical Bulletin et dans la revue "Electronics" du 31 octobre 1966, qui utilisent des registres à décalage à sorties parallèles comprenant . = \Cs £-B£ ufo. 8 ' „ 15 100 éléments associés a 100 multiplicateurs hybrides de façon a calculer les fonctions de corrélation en temps réel. La présente invention a pour but de réaliser tin corrélateur en temps réel perfectionné dont ïa construction est considérablement simplifiée. ,aïnrviy Selon la présente invention, un corrélateur en temps réel comprend 20 un premier échantillonneur de signal pour échantillonner un premier signal x(t) parmi deux signaux x(t) et,y(t) à corréler, adapté à fournir des échantillons de x(t) à une période de répétition de n/fQ où n est un nombre entier au moins égal à deux et fQ une fréquence donnée, une mémoire à recyclage ayant une durée de recyclage de (n + l)/fQ, des moyens reliant le premier échantil-25 lonneur à ladite mémoire adaptés à injecter successivement chaque échantillon de x(t) dans la mémoire avec effacement de l'échantillon antérieur éventuel occupant dans la mémoire la position affectée à l'échantillon injecté, à cet instant, des moyens reliant la mémoire à ion multiplicateur pour appliqua? à celui-ci la séquence d'échantillons circulant dans la mémoire, un deuxième 30 échantillonneur adapté à échantillonner le deuxième signal y(t), et à fournir des échantillons de y(t) à ladite période de répétition n/fQ et à appliquer chaque échantillon de y(t) pendant Tin intervalle n/fQ audit multiplicateur, et des moyens pour appliquer le signal de sortie du multiplicateur à une mémoire de moyenne qui fournit un signal de sortie représentatif de la fonction de 35 corrélation de x(t) et y(t) pour n retards temporels différents se succédant avec des incréments de l/f • 70 19507 2 2044828 Dans ces conditions, on réalise un corrélateur en temps réel comprenant un seul multiplicateur et fournissant la fonction de corrélation en fonction de n retards temporels différents. L'invention sera maintenant décrite à titre d/exemple non limitatif 5. en référence aux dessins annexés dans lesquels : - la figure 1 est tin schéma d'un compresseur de temps connu, - la figure 2est un diagramme explicatif utilisé pour décrire le fonctionnement de l'appareil .représenté sur la figure 1, - la figure 3 est un schéma d'un mode de réalisation de l'invention, 10 , ., - la figure 4 est un diagramme explicatif utilisé en conjonction avec la figure 3» .. - la figure 5 est un schéma d'une mémoire de moyenne utilisée dans le mode de réalisation de la figure 3> et - la figure 6 représente le schéma d'un multiplicateur hybride. 15 En se référant à la figure 1, le compresseur de temps représenté peut : être celui utilisé dans le "Fédéral Scientific Corporation Speetrura Analyser Model UA7" et décrit dans le numéro 662 du "Fédéral Scientific Corporation Technical Bulletin" de juillet 1966. Une borne d'entrée 10 est connectée à un échantillonneur et convertisseur analogique-numérique 11. Le 20 signal x(t) appliqué à la borne 10 peut être analogique. Des signaux de commande d'échantillonnage sont appliqués à l'échantillonneur-convertissèur 11 depuis un générateur d'impulsions d'horloge 12 à une fréquence fQ, par l'intermédiaire d'un'diviseur de fréquence 13 ayant un rapport de division n. Le signal de sortie du générateur d'impulsions d'horloge 12 est 25 également appliqué à un registre à décalage 14 pour lui fournir des impulsions de commande de décalage et le signal de sortie du convertisseur 11 est appliqué au registre à décalage 14 par l'intermédiaire d'un inverseur multiple 15» Chaque étage du registre à décalage est constitué d'un nombre d'éléments binaires égal au nombre de digits que comporte en parallèle la sortie du convertisseur 30 11 et au nombre de paires de contacts parallèles que comporte 1'inverseur multiple 15. L'inverseur 15 est un commutateur électronique mais pour simplifier le dessin il est schématiquement représenté par un commutateur mécanique. Le registre à décalage 14 est monté en mémoire à recyclage grâce à des liaisons 16 établies entre le dernier et le premier étage du registre au 35 moyen du commutateur 15• Un circuit bistable 17 commande le commutateur 15. Le circuit bistable 17 étant dans son état passif, les liaisons 16 sont connectées aux entrées du premier étage du registre à décalage 14 de sorte que celui-ci fonctionne alors en mémoire à recyclage. 70 19507 ? 2044828 Le circuit bistable 17 est remis à l'état passif par des impulsions d'horloge appliquées directement depuis le générateur d'impulsions d'horloge 12 et mis à l'état actif par chaque impulsion de commande d'échantillonnage appliquée depuis le diviseur 13. 5 Quand il est mis à l'état actif par une impulsion de commande d'échan tillonnage le circuit bistable 17 oblige le commutateur 15 à déconnecter les liaisons 16 des entrées du premier étage du registre à décalage 14 et à y connecter à leurs placés les bornes de sortie du convertisseur 11. Les bornes de sortie 18 de l'appareil sont constituées par les sorties du commutateur 15. • 10 La fréquence des impulsions d'horloge étant f et le diviseur 13 o divisant par n, le registre à décalage 14 comporte (n + 1) étages-. En fonctionnement, le registre à décalage-mémoire à recyclage 14 reçoit des impulsions de commande de décalage à la fréquence fQ cependant que l'échantillonneur-convertisseur IL reçoit une impulsion de commande dréchan-15 tillonnage à chaque ni^me impulsion d'horloge. Le circuit bistable 17 passe à l'état actif à chaque impulsion de conmande d'échantillonnage, c'est-à-dire à chaque nieme impulsion d'horloge. La conmande simultanée du commutateur 15 et de l'échantillonneur-convertisséur 11 par l'impulsion de commande d'échantillonnage fait que 20 l'échantillon du signal reçu en 10 est après conversion numérique, appliqué aux éléments binaires du premier étage de la mémoire 14. L'échantillon est décalé dans la mémoire à la fréquence f et quand il se trouve placé dans le ±ème ^ dernier étage, la n impulsion d'horloge et donc l'impulsion suivante de commande d'échantillonnage apparaissent alors. De la sorte le deuxième échan- 25 tillon numérique est alors introduit dans le premier étage de la mémoire. Lorsque l'impulsion suivante de commande de décalage se produit le deuxième échantillon est décalé dans -le deuxième étage et le premier échantillon se retrouve dans le premier étage, de sorte que les deux échantillons se déplacent en juxtaposition à travers la mémoire. Ceci continue jusqu'à 30 ce que les échantillons occupent tous les étages du registre. Lorsque l'impulsion suivante de commande d'échantillonnage se produit, le transfert de l'échantillon du dernier au premier étage est empêché par le basculement du commutatèur 15 et par conséquent cet échantillon est effacé et un nouvel échantillon prend sa place. Cet effacement et cette injection d'un 35 nouvel échantillon ont lieu à chaque nouvelle impulsion de commande d'échantillonnage. 70 19507 » 2044828 Selon la figure 2, qui constitue un diagramme d'explication du fonctionnement du dispositif de la figure 1 dans le eas simple où n = 3» le registre à décalage comporte n + 1 = 4 étages. Sur la figure 2 on a représenté 17 périodes successives de décalage référencées- 1 à 17 au dessus de colonnes à 5 quatre cases. De bas en haut les quatre cases de chaque colonne représentent dans l'ordre»du premier au dernier, les quatre étages du registre à décalage» Les échantillons sont référencés ••-Xg et les positions successives d® chaque échantillon dans le registre sont représentées pour chaque période de commande de décalage. Les flèches 19 indiquent les impulsions de eoîïï®aMe 10 d'échantillonnage qui provoquent l'injection de nouveaux échantillons dans le registre. La flèche verticale 20 indique le sens dans lequel les échantillons sont décalés à travers le registre. Ainsi, le premier échantillon est injecté pendant la période 1 et est décalé respectivement pendant les périodes 2 et 3 dans les deuxième et, 15 troisième étages du registre. Lorsque lfimpulsion suivante de commanda d'éahaa-tillonnage se produit (période 4), x^ est décalé dans le quatrième étage et injecté dans le premier étage. Pendant la période 5, x, est réintroduit dans le premier étage et Xg est décalé dans le deuxième étage et ainsi de suite. Pendant la période 10, le registre est plein et contient à la suite 20 les échantillons x^, x^, x^ et x^ comme représenté. Comme représenté également, au cours de la période 13, lorsque x^ est injecté, jLj est effacé. Se nsme pendant la période 16 lorsque Xg est injecté, est effacé. En prélevant un signal de sortie sur les éléments binaires du premier étage du registre 14, ledit signal de sortie, à par-tir de la période 7, -3st 25 successivement constitué par les échantillons x^, , x^, x^, :.z0, Xj, x_ apparaissant à la fréquence fQ, à partir d'échantillons prélevés à la fréquence fQ/3* On va maintenant se référer à la figure 3 q^i représent© le sehéaa d'un corrélateur en temps réel selon l'invention incorporant.le dispositif 30 selon la figure 1. Les mêmes éléments sur les figures 1 et 3 portent les ssimss références. La fonction du dispositif de la figure 3 est de eorréler un signal y(t) appliqué à une borne d'entrée 21 avec un signal :tÇt) appliqué à la borne d'entrée 10. 35 Des impulsions de commande d'échantillonnage engendrées par le divi seur 13, sont appliquées à un échantilloaneur 22.ainsi qu'à -11échantillcnnaur- BAD ORIGINAL 70 19507 5 2044828 convertisseur analogue-numérique 11. L'échantillonneur 22 est adapté à échantillonner le signal y(t) lorsque le signal de commande d'échantillonnage apparaît et en outre à continuellement délivrer sur sa borne de sortie ladite valeur échantillonnée jusqu'à l'instant d'apparition de l'impulsion de commande 5 d'échantillonnage suivante- La figure 4 représente le signal de sortie en 18 et le signal de sortie en 23 prélevé par l'échantillonneur 22 dans le cas où n = 3 comme décrit en référence à la figure 1. On voit que la figure 4 est formée par la figure 2 à laquelle sont ajoutés le signal x(t), le signal y(t) et les éehan-10 tillons y^ à y g de y.(t), (les échantillons y^ à yg étant tracés en traits épais tels que 24). Le signal numérique apparaissant en 18 et le signal analogique apparaissant en 23 sont appliqués à un multiplicateur hybride 25 - dispositif en soi connu mais qui, pour plus de clarté, sera décrit ci-après. Dans le multi-15 plicateur 25, ces signaux sont piltipliés l'un par l'autre et le produit analogique obtenu apparaît en 26 puis est appliqué à la borne d'entrée 27 d'une mémoire de moyenne 28. Les impulsions d'horloge du générateur 12 sont appliquées à la mémoire de moyenne 28 sur une autre borne d'entrée 29, et des impulsions de remise à zéro, à la fréquence de conmande d'échantillonnage lui étant éga-20 lement appliquées, depuis le diviseur 13 sur une borne 30. La mémoire de moyenne 28 est un dispositif connu qui peut être par exemple celui décrit dans le numéro 162 du "Princeton Applied Research Corporation Technical Bulletin". Toutefois une brève description en sera maintenant donnée en référence à la figure 5- La borne d'entrée 27 est connectée par 25 l'intermédiaire d'un amplificateur et d'une résistance R(t) à une ligne commune J. Entre la ligne J et la masse, se trouve une suite de n condensateurs Cq, ••*c(n respectivement associés à des interrupteurs S0» S1 ••*S0n-l)' Les interrupteurs S sont commandés par un circuit de. balayage séquentiel Sq de manière à être successivement fermés pendant me courte période sous 30 l'action d'impulsions d'horloge appliquées en 29, un seul commutateur étant fermé à la fois. Une impulsion de remise à zéro appliquée à 30 synchronise le balayage. La ligne J est connectée à l'entrée d'un amplificateur A^ à très haute impédance d'entrée. Dans ces conditions, lorsque l'un des interrupteurs 35 est fermé, par exemple l'interrupteur Sr, le signal de sortie de l'amplificateur Ag est la tension emmagasinée par le condensateur qui approche la valeur du signal appliqué à l'entrée 27 durant l'intervalle pendant lequel Sr est fermé. 70 19507 6 2044828 On voit donc que pendant chaque cycle de balayage les tension» sur les condensateurs C sont modifiées pour constituer une nouvelle approximation de la moyenne, laquelle apparaît en mime temps sur la borne de sortie VQ de l'amplificateur A^. 5 Le balayeur séquentiel Sq est adapté à fournir un signal de sortie proportionnel au rang r du condensateur C dans la mémoire : lorsque le commutateur est fermé la tension de sortie est V.r, avec V tension constante. Dans ces conditions, le signal de sortie en V peut être affiché sur un tube à rayons cathodiques en utilisant V^. pour la déflexion horizontale et pour 0 la déflexion verticale. Sur la figure 3 s la mémoire de moyenne de la figure 5 comporte n étages. On voit qu'au cours de chaque cycle le r^œe p-p^uit du multiplicateur * j_SITÊ8 est toujours emmagasiné dans le r " condensateur de la mémoire de moyenne. Le signal de sortie du multiplicateur hybride sera le suivant pois0 5 le cas n = 3 • - y3-*y yyV yy^ y^V yvx2 \ / V f Retard ..012 012 Ainsi la tension sur, par exemple, le condensateur C de la mémoire de moyenne s'approchera de la fonction de corrélation entre x(t) et y(t) cor- 0 respondant à un retard de t = r/f secondes. Un oscilloscope affichant le r o signal de sortie VQ en fonction de V représentera la fonction de corrélation de x(t) et y(t) pour n retards temporels différents successifs, échelonnés par paliers de l/fQ- Dans la mémoire de moyenne connue représentée sur la figure 5 la 5 valeur de la résistance R(t) est fixe. Selon l'invention une vraie moyenne dans le temps est de préférence obtenue en s'arrangeant pour que R(t) soit augmenté avant ou après chaque cycle de balayage de la mémoire de moyenne de sorte que la constante de temps RC qui intervient dans la moyenne soit approximativement égale au temps qui s'est écoulé depuis le début de chaque cycle i0 de calcul de la fonction de corrélation. Ceci peut être réalisé au moyen d'un réseau convenable de résistances qui sont commutées par des conmiutateurs appropriés commandés par un compteur bouclé qui avance d'un pas après chaque balayage de la mémoire. A la figure 6 un circuit de multiplication hybride est représenté. >5 Le signal d'entrée analogique Y est appliqué à la borne d'entrée 23 et le 70 19507 2044828 signal d'entrée numérique X (ici à 4 digits en parallèle) est appliqué en 18, un bit de polarité indiquant le signe + ou - de X étant appliqué en l8!. Le signai d'entrée Y est directement appliqué à la première borne d'entrée d'un inverseur 31 et par l'intermédiaire d'un amplificateur inverseur 5 32 à gain unité, à la deuxième borne d'entrée duàit inverseur 31. Le signal d'entrée X comprend un bit da polarité appliqué â 18' qui commande l'inverseur "31 Par 1'intermédiaire d'un des circuits d'un étage de puissance 33' Lorsque la polarité de X est négative le bit de polarité oblige l'inverseur 31 à sélectionner le signal provenant de 15 amplificateur 32. Lorsque le bit de 1G polarité est positif il oblige 1'inverseur 31 à sélectionner directement le signal Y appliqué en 23- La borne de sortie de 11 inverseur 31 est, par l'intermédiaire des interrupteurs 34, 35, 36 et- 37 respectivement connectée en série avec des conductances 38, 393 40 et 4l, à la borne d'entrée d'un amplificateur opéra-15 tionnel 42 comportant une conductance de réaction 43- Les conductances 38-41 sont pondérées en binaire et ont des valeurs s'échelonnant suivant des rapports 1, 2, 4 et 8 dans le cas du dispositif à 4 bits représenté. Dans ce dispositif le gain de l'amplificateur opérationnel est gj/gj . où g^ est la conductance totale d'entrée déterminée par ceux des 20 commutateurs 34 à 37 qui sont fermés et g^ est la conductance de 43- La fermeture des interrupteurs 34 à 37 est commandée par les digits du signal X et le signal de sortie analogique en 26 dépend en conséquence du produit du signal numérique X et du signal analogique Y. Les inverseurs représentés sont rfiécaniques mais ils peuvent évidem-25 ment être électroniques. 19507 8 2044828 REVENDICATIONS Corrélateur en temps réel caractérisé en ce qu'il comprend en combinaison - un premier échantillonneur de signal adapté à échantillonner un premier signal x(t) parmi deux signaux x(t) et y(t) à corréler, suivant une période de répétition n/f^ (avec n nombre entier su moins égal à dsiat et fréquence donnée), - une mémoire à recyclage à (n +l) étages ayant une durée de recyclage? de (n + l)/fQj - un circuit de couplage disposé entre le premier échantillonneur et la mémoire, adapté à injecter chaque nouvel échantillon de x(t) dans le premier étage de la mémoire cependant que disparaît l'échantillon contenu dans le dernier étage de ladite mémoire, - un circuit de couplage disposé entre ladite mémoire et un multi p.li-cateur pour appliquer à eelui-ci la séquence d'échantillons circulant clans la mémoire, - un deuxième échantillonneur adapté à échantillonner le deuxième signal y(t) suivant une période de répétition n/fQ et à appliquer chaque échantillon y(t), pendant un intervalle de n/fQ, audit multiplicateur, - un circuit de couplage disposé entre la sortie du multiplicateur et une mémoire de moyenne adaptée à fournir un signal de sortie représentatif de la fonction de corrélation de x(t) et y(t) pour n retards temporels différents, se succédant par paliers de l/f^. Corrélateur en temps réel selon la revendication 1, caractérisé en ce que la mémoire à recyclage est constituée par un registre numérique à décalage à (n + 1} étages et comprend une boucle de circulation reliant la sortie du dernier à l'entrée du premier étage. Corrélateur en temps réel selon la revendication 2 adapté â traiter un signal x(t) analogique caractérisé en ce qu'il comprend un convei'tisseur analogique - numérique disposé entre le premier échantillonneur et la mémoire à recyclage- Corrélateur en temps réel selon la revendication 3 adapté à traiter un signal y(t) analogique, caractérisé en ee que le multiplicateur utilisé est un multiplicateur hybride à sortie analogique. 70 19507 9 2044828 5- Corrélateur en temps réel selon la revendication 2 caractérisé en ce que le circuit de couplage disposé entre le premier échantillonneur et la mémoire à recyclage comprend un dispositif inverseur adapté à ouvrir la boucle de circulation de la mémoire à recyclage et à introduire sous forme 5 codée binaire l'échantillon fourni par le premier échantillonneur dans le premier étage de la mémoire à recyclage, ledit dispositif inverseur recevant une. impulsion de commande synchrone de l'impulsion de commande dudit premier échantillonneur. 6. Corrélateur en temps réel selon la revendication 1, caractérisé en ce. que 10 la mémoire de moyenne comprend un groupe de résistances R et un groupe de condensateurs C, les composants R et/ou C étant commutés à la fréquence fQ de manière à constituer un circuit intégrateur ayant une constante de temps RC approximativement égale au temps écoulé depuis la prise de nouveaux échantillons.