Brevet FR2018668A1 — publié le 19700626

L'invention concerne un appareil multiplicateur perfectionné eréoutand simuitanément plusieurs multiplications partielles. La plapart des appareils multiplicateurs ultra-rapides de @a te@@@@que @@@@@@eure utilisés dans l'équipement de trai taxent de l' 1Ei-orr,ation taient du type parallèle. Le type pa- rallèle d'appareil multiplicateur était celui qu'on utilise dans un procédé de décalage et d'addition, par opposition au dispositif multiplicateur simultané dans lequel tous les produits partiels sont formés et ajoutés simultanément.On a renoncé antérieurement aux dispositifs multiplicateurs simultanés parce que l'augmentation de la vitesse de multiplication du dispositif était plus que compensée par l'augmentation de l'importance de l'équipement entrant dans leur construction, par rapport à l'équipement nécessaire pour la réalisation de dispositifs multiplicateurs parallèle, Avec l'apparition des circuits intégrés, le volume occupé par ltéquipement nécessaire pour une décision logique et le prix par décision logique ont été abaissés à un point tel que les dispositifs multiplicateurs simultanés sont devenus pratiques, tout au moins pour les grandes calculatrices0 Bien que les dispositifs multiplicateurs simultanés soient connus depuis longtemps (voir l'ouvrage de R.K.Richard, "Opérations arithmétiques dans les calculatrices numériques, publié par Do Van Nostrand Company, INC., Edition de 1955, page 138") l'association décrite ci-après d'un apparell multiplicateur simultané fonctionnant avec chevauchement et l'utilisation d'un additionneur final qui réduit les retards de propagations des reports est nouvelle. En subdivisant un appareil multiplicateur en plusieurs parties, selon l'invention, et en isolant ces parties l'une de l'autre, on peut employer chaque partie pour exécuter simul- tanément une partie différente de la multiplication complète, ou pour effectuer simultanément des multiplications totalement indépendantes. Dans l'un ou l'autre cas, la durée d'exécution effective de la multiplication est réduite Cette caractéristique est dénommée ci-apres "mode avecchevauchement.Selon une forme particulière de mooeavec chevauchement, détail et appartenant à la forme de réalisation préféréeS l'appareil de multiplication est réalisé de manière à traiter le multipli- t complet comme plus leurs muitiplicateurs plus petits, En raitant la multiplication complète comme une série de plusieurs opérations de multiplication avec chevauchement, en utilisant ss ltiplicateurs plus petits, l'équipement nécessaire pour exécuter la nultilication peut être réduit bien qu'on conserve les caractéristiques de grande rapidité des dispositifs multiplicateurs simultanés. Une autre caractéristique de l'invention est l'utilisation d'une forme spéciale d'additionneur final qui a un temps de propagation minimal. La présente invention a donc pour objet un appareil multiplicateur ultra-rapide- utilisable dans les grandes calculatri ces fonctionnant suivant le mode avec chevauchement et sus ceptible d'exécuter une multiplication en utilisant une partie de multiplicateur , un additionneur final étant destiné à associer les produits partiels dans un temps minimal. D'-autres objets et avantages de l'invention seront mieux compris à l'aide de la description détaillée qui va suivre et des dessins sur lesquels la figure 1 est un exemple du procédé classique de mul iplication avec un crayon et du papier, mais dans le système binaire; la figure 2 est un exemple de la manière dont un appareil multiplicateur selon l'invention exécute une multiplication; la figure 3 est un schéma fonctionnel représentant une forme de réaiisation de l'invention ; la figure 4 est une représentaticn des circuits d'une unité fonctionnelle utilisant le mode courant la figure 5 est une représentation des circuits d'une unité fonctionnelle à émetteur asservi;; la figure 6 représente les symboles logiques utilisés dans le présent mémoire la figure 7 est un schéma logique d'un basculeur ; la figure 8 est un schéma logique d'une matrice formant un produit partiel; la figure 9 est un schéma logique d'un premier groupe d'une rangée d'additionneurs ; la figure 10 est un schéma logique d'un registre la figure 11 est un schéma logique d'un registre la figure 12 est un schéma logique d'un second registre de rangées d'additionneurs ; la figure 13 est un schéma. legique d'un registre; la figure 14 représente une troisième rangée d'additionneurs ; la figure i5A est un schéma logique d'une première partie d'une quatrième rangée d'additionneurs ;; la figure 15B est un schéma logique d'une seconde partie d'une quatrième rangée d'additionneurs ; la figure 15C est un schéma logique du reste de l'additionneur représenté en parte sur les figures 15A et 15B la figure 16A est la première partie d'un tableau re- présentant l'état des blocs logiques à l'intérieur du dispositif multiplicateur pendant une multiplication la figure 163 est la seconde partie d'un tableau représentant l'état des blocs logiques dans le dispositif multiplicateur pendant une multimlication la figure 16C est- la troisième partie d'un tableau représentant l'état des blocs logiques à l'intérieur du dispositif multiplicateur pendant une multiplication la figure 16D est la dernière partie d'un tableau représentant l'état des blocs logiques à l'intérieur du dispositif multiplicateur pendant une multiplion. La figure 1 représenté le procédé classique de multiplication de deux nombres, mais dans le système binaire. Comme on le voit, on multiplie un chiffre du multiplicateur, en comr mençant par le chiffre de rang le plus bas par chacun des chiffres du multiplicande et on écrit le produit obtenu an-dessous du multiplicateur, le chiffre de rang inférieur du produit partiel étant aligné avec le chiffre correspondant employé du multiplicateur. L'opération ci-dessus est recommencée successivement avec chaque chiffre du multiplicateur, jusqu'a ce qu'on parvienne au chiffre de rang le plus élevé.Ensuite, on ajoute chaque colonne de chiffre cour obtenir le résultat fi nalO On utilise le même procédé avec l'appareil multiplicateur selon l'invention, sauf qu'une première multiplication est ef42-ectuée avec .-s chiffres de rang inférieur du multiplicateur et suivie 5 'exécution dYune seconde multillicatior-' avec des chiffres de rangs plus éievés du multiplicateur. Ensuite, on ajoute les résultats partiels obtenus des deux multiplirations de manière à obtenir le produit final0 Cette opération est représentée schématiquement sur la figure 20 Un appareil ausceptible de multiplier deux groupes de 48 chiffres binaires entre eux a été réalisé afin obtenir un produit de 96 chiffres binaires. Cependant, pour décrire les circuits lo- giques figurant dans un appareil multiplicateur de dimensions raiscnnables, on décrit en détail un appareil multiplicateur susceptible de multiplier un groupe de douze chiffres par un groupe de six chiffres (voir schéma de la figure 3) e Dans le mode optimal d'utilisation, un multiplicateur à douze chiffres binaires entre dans les registres 101 et 102 par les conducteurs 104 et 105.Le multiplicande à six chiffres entre dans le registre 103 de multiplicande par les conducteurs 106. La figure 3 comprend plusieurs nombres précédés de la lettre T. Ces nombres, par exemple TlO, T20 ou T30 sont destinés à indiquer l'instant relatif, au cours d'une multiplication, auquel un événement se produit dans le circuit logique auquel ils sont associés.On n'a pas essayé dans le présent mémoire d'établir une relation entre les phases d'une multiplication et le temps absolu, parce que 11 invention est valable quel que soit le temps nécessaire pour exécuter la multiplication0 Comme l'indique la figure 3, les données de calcul sont transmises aux registres de multiplicateur 101 et 102 et au registre de multiplicande 103 à l'instant TlOo les produits logiques de toutes les combinaisons deichiffres du multiplicateur de rang inférieur et des six chiffres du multiplicande sont sous la forme d'une matrice 107 type 6 x 6.En sortant de la matrice 107 type 6 x 6, les produits partiels qui y sont formés sont additionnés partiellement par plusieurs rangées d'additionneurs complets ou de semi-aac.itionrweurs 108 avant d'entrer dans le registre séparateur 109 à l'instant T20. A l'instant même du transfert des produits partiels au registre séparateur 109, les six chiffres de rang supérieur du multiplicateur sont transférés du registre 101 au registre 102 de multiplicateur, déclen chant ainsi la seconde mass 15 a multiplication, dans laquelle le multiplicande est multiplié par les six chiffres le rang supérieur 1 multiplicateur.Entre lys instants T20 et T30, les produits partiels a sont e-core ajoutes entre eux dans plu- sieurs rangées d'additionneurs et de semi-additionneurs 110. Le résultat à la sortie des additionneurs est sous la forme d'un report partiel et d'une somme partielle par chiffre binaire. Les sommes et les reports des six emplacements de chiffres de rang inférieur sont transmises au registre 111 de retard des chiffres de rang inférieur, tandis que les sommes partielles et les reports ae rang élevé restant sont transférées au registre en boucle 112.Ces divers trajets sont nécessaires pour modifier les résultats de la première phase par le produit formé par les six chiffres d'ordre supérieur du multipli- cateur et du multiplicande pendant la seconde phase. les six chiffres de rang inférieur du résultat de la première phase n'étant pas modifiés, ils sont transférés dans le registre 111 en vue d'une mémorisation temporaire suivie d'un retard jusqu'à l'arrivée des résultats de la seconde phase de la multiplication. Les résultats de la seconds phase (qui comprennent les résultats partiels de la première phase antérieurement mémorisée dans le registre 112) sont obtenus par des additionneurs 110 entre les instants T 30 et T 40 et sont associés aux chiffres de rang inférieur mémorisés dans le registre 111 à retard, dans des additionneurs 113 et dans un additionneur final 114. A l'instant T 40, le produit complètement effectué est transmis au registre 415 de produit final0 A l'instant T 30, un autre multiplicateur et un autre multiplicande peuvent être introduits dans les registres 101, 102 et 103, une autre multiplication commençant ainsi, tandis que la première continue. Le bloc fonctionnel de base du dispositif multiplicateur peut être un circuit de mode courant représenté sur la figure 4e Ce circuit comporte trois transistors 115, 116 et 117 et trois résistances 118, 119 et 120. Les collecteurs des transistors 115 et 116 sont reliés à une première borne de la résistance 118. L'autre borne de la résistance 118 est reliée à la masse.Tous les émetteurs et transistors 115, L16 et 117 sont interconnectés puis reliés à une première borne de la ré istance 120 dont l'autre borne est connectée à une source de tension 122 Une tension ae référence 416 est appliquée à la nase du transistor 17, tandis que les bases des transistors 15 et 116 reçoivent des signaux d'autres circuits logiques. s niveaux nornaux des signaux logiques utilisés dans cet exem le de bloc fonctionnel sont -0,8 volt pour un signal "O" et 1,6 volt pour un signal "1". La tension 122 peut être égale 4 -4 volts continus tandis que la tension 416 de référence et etre égale à -.,2 volt. Les valeurs de la tension de sortie apparaissant ur le conducteur 121 étant 0,0 volt pour un gnal "0" et -0,8 volt pour un signal "1", ce signal de sortie est toujours appliqué à la base d'un transistor à émetteur asservi du type représente sur la figure 5.Une fonction importante du transistor a émetteur asservi consiste à ramener le signal à la tension normale de -0,8 volt à la tension de -1,6 volt. le bloc fonctionnel représenté sur la figure 4 est un circuit logique intersection ; autrement dit, si la base du transistor 115 ou 116 est au niveau "0" logique de -0,8 volt, ce transistor est conducteur et un courant circule du bloc d'alimentation 122 par la résistance 120,le transistor conducteur et la résistance 118 pour aboutir à la masse, Tous les courants d'alimentation passant par le circuit décrit ci-dessus, aucun courant ne traverse le transistor 117, par conséquent le niveau de sortie sur le conducteur 121 est un "0" logique ou Q,O volt. Si, par contre, les bases des transistors 115 et 116 sont à l'état logique "1", ces deux transistors sont bloqués et la totalité du courant part du bloc d'alimentation 122 en passant par la résistance 120, le traisistor 117, la résistance 119 pour aboutir à la masse. Dans ces conditions, le niveau de sortie est un "1" logique, soit -0,8 volt. Le conducteur de sortie 121 est raccordé à l'entrée d'un transistor à émetteur asservi (figure 5). Quand la tension appliquée aux transistors à émetteur asservi est un "0" logique, le signal de sortie sur le conducteur 124 est à -0,8 volt, et quand ladite tension d'entrée est au niveau logique "1", soit -0,8 volt, le signal de sortie du transistor à émetteur asservi est à -1,6 volt rétablissant ainsi le signal de sortie au niveau désiré. Bien qu'on ait décrit dans le paragraphe précédent le type Darticulier de bloc fonctionnel utilisé pour construire une forme de la présente invention, l'homme de l'art se renira compte que ce bloc fonctionnel n'est qu'un exemple. La figure 6 représente une sers ne symboles logiques qui-appa- raissent sur certaines autres figures0 Les fonctions logiques des blocs logiques peuvent être engendrées avec les blocs fonctionnels décrits ci-dessus ou par tout autre moyen approprié.Le rectangle N 125 est un circuit ET ou opérateur intersection, à savoir, quand l'entrée A est un "1" et l'entrée B est un In, le signal de sortie C est également un "1", Le rectangle 126 représente un circuit OU ou opérateur réunion, à savoir que Si l'une des entrées A ou B est un "1" logique, le signal de sortie C est un "1" logique. Le rectangle 127 est un circuit OU EXCLUSIF, ctest-i-dire que/le signal d'entrée A ou 3, mais non les deux est un 11111 logique, le signal de sortie C est un "1" logiaue. Le rectangle 128 représente un demi-additionneur, c'est-àdire que si le signal à'entrée A ou B, mais non les deux, est un signal logique "1", le signal de sortie S est un "1" logique, et le signal de sortie C est un "O" logique0 Si les deux signaux d'entrée A et B sont des "1" logiques, le signal de sortie S est un "O" logique et le signal de sortie C est un "1" logique. le rectangle 129 représente un additionneur, à savoir que si une , et seulement une, des entrées A, B ou C est un "1" logique, la sortie S est un "1" logique et le signal de sortie C est un On logique. Si les deux signaux d'entrée sont des 1 logiques, le signal de sortie S est un "O" logique, et le signal de sortie C est un "1" logique.Finalement, si les signaux d'entrée A, B et C sont tous des "1" logiques, le signal de sortie S est un 1 logique, et le signal de sortie C est un "1" logique. Le rectangle 130 représente une bascule. La fonction logique de cette bascule sera mieux comprise en regard de la figure 7, dans laquelle le circuit d'entrée ET 131 place la bascule à l'état "1", chaque fois qu'un signal d'entrée est présent en même temps qu'une impulsion d'horloge. Le transistor 132 à émetteur asservi sert au -rétablissement du niveau et le circuit ET 133 permet de mémoriser les signaux dans la bascule jusqu'à réception des signaux d'horloge suivants. Toutes les bascules comportant des entrées de signaux de coincidence et de non-coincidence ainsi qu'une boucle de réaction, ces conducteurs d'entrée ne sont pas indiqués sur le sym bols 130 de la figure 6. Le rectangle 417 représente un étage à émetteur asservi qui est utilisé pour le rétablissement du niveau. La figure 8 représente une matrice de produit partiel six par six. Cette matrice comprend plusieurs blocs de circui'ss ET à deux entrées, une entrée aboutissant à chaque circuit ET provient du registre 102 (figure 3) contenant le multiplicateur et est désignée par la lettre J. L'indice utilisé en liaison avec cette lettre indique la position occupée par le signal du chiffre binaire à l'intérieur du multiplicateur.Par exemple, un signal d'entrée repéré pare symbole JO provient de la position correspondant au rang le plus bas du registre de multiplicateur 102e De même, les signaux provenant du registre 103 de multiplicande sont identifiés par une lettre K. Ici, aussi, l'indice indique la position du chiffre correspondant au signal. Chaque ligne des circuits ET fournit tous les produits partiels obtenus à partir d'un chiftre multiplieateur. Par exemple la ligne supérieurel34 correspond au produit partiel engendré par la multiplication du multiplicateurpar le chiffre de rang le plus bas du multiplicateur. La seconde ligne 135 de circuit ET engendre le produit partiel qui provient de la multiplication du multiplicande par le second chiffre par rang croissant du multiplicateur. 155 circuits ET dans les lignes 3 à 6 inclusivement engendrent les produits partiels provenant de la multiplication du multiplicande par les chiffres de rangs 3 à 6 du multiplicateur. le produit Partiel134 est désigné par la lettre A, le produit partiel 135 est designé par B, et le produit partiel 136 est désigné par C, etc.Comme dans re- cas des signaux d'entrée des circuits ET, l'indice représente le rang di signal de sortie, le rang le plus bas étant désigné par O et le rang le plus élevé par 5. L'ensemble des circuits logiques de la figure 9 est désigné par 108. Le même nombre identifie les mêmes additionneurs dans la figure 3. La partie supérieure de la figure 9 comporte des accolades qui indiquent la position du chiffre binaire provenaht des conducteurs d'entrée. En partant de l'an- gle supérieur droit de la figure > et en se déplacant de droite à gauche, la position de chiffre la plus à droite est la position 26 > la position voisine correspond à 27, etcO Les divers conducteurs d'entrée sont désienés lar une lettre et un indice.Ce type te désignation indique qué le signai d'entrée provient de la sortie de la matrice de génération de produit partiel de la figure 8. Pour etre clair et complet, les signaux qui passent par les circuits logiques de la figure 9 sont rervrésentés n cet endroit bien qu'aucune opération logique ne soit exécutée à ce arment. En d'autres termes, un conducteur eut entrer à la partie supérieure de la figure et sortir par le bas de la figure. Des additionneurs complets et des demi-additionneus 180 à 195 associent les signaux d'entrée par rang de chiffres binaires afin d'obtenir les produits artiels sortant au bas dans la représentation de la figure.Les trois rangées d'additionneurs représentées sur la figure 9 étant en nombre insuffisant pour achever la sommation des produits partiels, il existe plus d'un signal de sortie par position de chiffres. Les conducteurs de sortie 207 à 230 sont également les conducteurs d'entrée aboutissant au registre séparateur 109 représenté sur la figure 10. le registre séparateur 109 assure la séparation entre la moitié supérieure et la moitié inférieure de l'appareil multiplicateur. S'il n'existait pas, les informations traitées dans l'équipement décrit ci-dessus en regard des figures 8 et 9, ne pourraient pas être modifiées, sauf après la fin de la multiplication. Grâce à sa présence, une nouvelle multiplication peut commencer dans l'équipement représenté sur les figures 8 et 9, tandis que le reste de l'appareil multiplicateur sert à achever la multiplication antérieure. Le registre en boucle représer.té sur la figure 11 est la mémoire des résultats de la première phase de la multiplication. Les résultats de la première phase de cette opération sont associés au produit partiel obtenu pendant la seconde phase afin de parvenir au résultat final. les conducteurs de sortie 291 à 241 du registre en boucle 112 et les conducteurs dde sortie 242 à 265 du registre séparateur 109 sonies conducteurs d'entrée aboutissant aux diverses rangées des additionneurs/désignés collectivement par la référence 110 et représentés sur la figure 12.Les additionneurs représentés sur la figure 12 continuent à associer les produits partiels, fournissant ainsi yeux résultats partIels par emplacernent de chiffre Comme on l'a indiqué ci-dessus. les conduc teurs de sortie 196 à 206 sont les conducteurs d'entrée du resistre en boucle 112. Les conducteurs de sortie 266 à 276 sont les lignes d'entrée aboutissant au registre 111 de retard des chiffres de rang inférieur représenté, sur la figure 13. Ledit registre 111 mémorise les résultats partiels de la première phase de la multIplication qui ne sont pas modifiés pendant la seconde phase de cette opération.Dans un appareil multiplicateur à 12 par 6 chiffres, les six chiffres de rang le plus bas appartiennent à cette catégorie. La seconde phase de la multiplication s' effectue à l'aide de l'équipement écrit ci-dessus, sauf que les résultats de la première phase, contenus dans le registre en boucle 112, font également partie de l'opération rie sommation. Près de la fin de la seconde phase, les résultats apparaissant sur les conducteurs de sortie 277-288 du registre 111 à retard des chiffres de rang inférieur, représenté sur la figure i3, et les résultats apparaissant sur les conducteurs de sortie 289 à 310 des diverses rangées d'additionneurs désignés collectivement par la référence 110 sont associés dans la rangée des demiadditionneurs représenté sur la figure 14 et désignés collectivement par la référence 113. Cette rangée de demi-additionneurs garantit qu'un seul signal existe par chiffre binaire, puisque le signal de sortie correspondant à la somme ou à la retenue (mais non les deux signaux) peut comporter un "1".Les conducteurs de sortie des demi-additionneurs représentés sur la figure 14 et désignés par une lettre et un indice sont les conducteurs d'entrée aboutissant à l'additionneur final 114, représenté sur les figures 15A, 15B et 15C. L'additionneur final 114 provoque le retard de propagation des reports de rang inférieur en engendrant des reports en parallèle et non en série. Les conducteurs de sortie provenant de la rangée de demi-additionneurs représentés sur la figure 14 sont désignés par les lettres A et B associées à des indices. Ces indices indiquent le rang du chiffre correspondant au conducteur de sortie. Par conséquent, le chiffre de rang le plus bas comporte l'indice 0, le chiffre en second par ordre croissant comporte l'indice 1, etc. Pour décrire l'additionneur final, on utilise deux types de conducteurs transmettant les signaux. Un de ces types, dénommé "condncteur rendant possible la transmission" permet de transférer 1z report, jusqu'à la position corres- pondant au rang immèdiatement supérieur.D'autres lignes permettent ia transmission de report et Indiquent que toutes les conditions nécessaires/ont été remplies pour transmettre un Signal.au rang d'ordre supérieur de l'additionneur. Beys divers conducteurs rendant possible la transmission et les reports utilisés dans l'additionneur final sont désignés comme suit Tous les conducteurs d'entrée désignés par la lettre A permettent la transmission de chiffres. Le conducteur permettant la transmission de chiffres pour le rang 0 des chiffres est A0, le conducteur permettant la transmission de chiffres de rang I est A1 etc. Les conducteurs d'entrée désignés par la lettre B sont des conducteurs de reports de chiffres B0 est le conducteur de reports des chiffres de rang 0, B1 est le conducteur de reports de chiffres de r-ang 1 etc.Les conducteurs intérieurs aux dessins. désignés par les lettres E sont appelés "conducteurs- permettant la transmission d'un groupe" comme ci-dessus, le rang inférieur est désigné par l'indice 0. Un conducteur permettant la transmission d'un groupe est désigné par "1" si les quatre conducteurs de transmission dudit groupe sont présents.Par exemple, si les conducteurs Ag, , A1, A2 et A3 permettant la transmission de chiffres sont tous à l'état "1", le conducteur E0 rendant possible la transmission d'un groupe sera également à ltétat "1". Les conducteurs rendant possible la transmission d'un groupe sont des circuits ET récapitula- -teurs qui servent à transférer des reports des groupes de quatre chiffres de rang inférieur à des groupes de rang su périeurs sans qu'il- soit nécessaire de faire passer un report série à travers chaque membre du groupe. Les conducteurs intérieurs désignés par la lettre C sont ce condueteurs de report de groupe.Comme ci-dessus, l'indice indique l'ordre des reports. Par .exemple, le report du groupe d1ordre- le plus bas est un "1" si un report de chiffre existe en provenance du rang de chiffres le plus élevé du groupe B3 de rang le plus bas, ou si le conducteur permettant la transmission d'un chiffre A3 est à l'état "1" et si le report de chiffre B2 est un "1", ou bien quand un signal de transmission de chiffres A2, A3 et un signal B1 de report de chiffres sont présents, ou bien quand les conducteurs A1, A2 et A3 permettant la transmission 5 chiffres sont à l'état "1" lorsque le conducteur de reporte chiffre 30 est à l'état "1". Les conducteurs intérieurs désignés par la lettre 3 sont a-pelés "conducteurs de report de section" et indiquent qu'un report provenant dsune section à douze chiffres St présent. Les signaux de sortie de l'additionneur final sont es signaux d'entrée appliqués au registre de produit final (figure 15A à figure 15C). Les chiffres 20 (donc de rang "0") à 211 sont mémorisés dans des bascules 355 à 366, les chiffres le 212 à 257 sont mémorisés dans des bascules 391 à 396. Le fonctionnement de l'appareil multiplicateur est décrit en rapport avec le problème représenté sur les figures 1 et 2. L'état de chaque bloc logique rencontré au cours de la multiplication complète est représenté sur les figures 16A à 16D. Les trois chiffres apparaissant sur les figures sont des numéros d'identification des blocs logiques représentés en détail sur d'autres dessins. Les nombres à un chiffre (O ou 1) apparaissant sur le tableau indiquent le niveau la tension du signal associé à un bloc logique. Les nombres dans la colonne la plus à gauche du tableau indiquent la figure sur laquelle l'équipement associé est représenté. Les nombres de la colonne suivante, vers la droite sont des numéros d'identification des lignes. Les nombres suivant un T dans la colonne la plus à droitehu tableau indiquent l'instant relatif d'apparition des niveaux de signaux représentés sur le tableau. Si l'on commence en haut du tableau représenté sur la figure 16A, les lignes 1 à -6 indiquent l'état des produits partiels effectués dans le générateur 107 de produits partiels. Pendant et après la formation des produits partiels, les signaux de sortie du générateur de produits partiels passent par plusieurs rangées d'additionneurs calculant les totaux partiels. L'état des signaux de sortie des additionneurs pendant cette partie de la multiplication est représenté sur les-lignes 7 à 9. Après achèvement de cette opération initiale d'addition, les totaux partiels sont mémorisés dans le registre par rat sur 109 (ligne 10). Les conducteurs de sortie partant du registre séparateur passent par plusieurs rangées supplémentaires d'additionneurs (lignes 11 à i3) exécutant des sommations supplémentaires. Le résultats sont re"résentés sur la ligne 14 C a figure 103, et comprennent au maximum deux signaux de sortie par chiffre.Ceci constitue la fin de la première phase0 Comme o l'a dea indlqué, les résultats à la fin de la première phase sont déplacés de six places vers la droite, afin d'être dans la position correcte, permettant de les ajouter au produit partiel calculé pendant la seconde phase. Les produits partiels calculés pendant la seconde phase figurent sur les lignes 15 à 20 du tableau de la figure 16B. Comme on l'a expliqué à propos de la premIère phase de la multiplication, les colonnes de produits partiels sont additionnées sur plusieurs rangées d'additionneurs 108 (lignes 21 à 23). Après achèvement de l'addition partielle, les résultats sont mémorisés dans le registre séparateur 109 et le registre 111 de retard des chiffres de rang inférieur (ligne 24). La sortie du registre séparateur passe pâr plusieurs rangées supplémentaires d'additionneurs 110 de manière à faire progresser ltopé- ration de sommation (lignes 25 à 27). Après la fin de cette opération, le signal de sortie du registre de retard des signaux de rang inférieur et des signaux de sortie des diverses rangées d'additionneurs 110 sont à nouveau associés dans les additionneurs 113 formant un résultat dans lequel chaque emplacement de chiffre peut correspondre à deux signaux de sortie possibles (ligne 28). Enfin, les résultats entrent dans l'additionneur final 114 où la dernière addition est exécutée (lignes 29 à 33).Après achèvement de cette addition finale, les résultats sont mémoriSés dans le registre de produits 415 (ligne 34). Dans l'appareil multiplicateur qui a été décrit,.on n'a pas essayé d'étudier 11 équipement nécessaire aux facteurs de multiplication ayant/des signes négatifs. Cet équipement ne fait pas partie de la présente invention Bien entendu l'invention n'est nullement limitée à l'exem- ple décrit et représenté, elle est susceptible de nombreuses variantes accessibles à l'homme de l'Art, suivant. les applica tions envisagées et sans qu'on s'écarte pour cela de son cadre. LEGENDE DES DESSINS Figures Repères 7 CC Coïncidence DD Entrée EE Non coïncidence 11 RG Report de groupe Transmission de groupe t? RS Report de section 14 II Inutilisée 15A TG Transmission de groupe Report de groupe RS Report de section 15E RS Report de section " TS Transmission de section REVENDICATIONS 1. Appareil multiplicateur caractérisé en ce qu'il comprend un calculateur de produit partiel, un premier dispositif additionneur pour obtenir une somme partielle des proåuits partiel calculés par le calculateur de produit partiel, une mémoire de la somme partielle des produits partiels et un second dispositif additionneur our calculer la somme définitive des produits partiels. 2. Appareil multiplicateur selon la revendication 1, caractérisé en ce qu'il comprend en outre un dispositif pour effectuetplusieurs multiplications au moyen de plusieurs subdivisions du facteur rultiplicateur. 3. Appareil mu tiplicateur selon la revendication 2, caractérisé en ce que le dispositif destiné à effectuer plusieurs multiplications au moyen de plusieurs subdivisions du facteur multiplicateur comprend un registre en boucle. 4. Appareil multiplicateur selon la revendication 1, caractérisé en ce que le second additionneur comprend un additionneur final comportant un dispositif de calcul des reports essentiellement parallèle. 5. Appareil multiplicateur caractérisé en ce qu'il comprend un calculateur de produit partiel comportant plusieurs blocs logiques intersection à deux entrées, formant une matrice, un signal d'entrée aboutissant à chaque bloc intersection provenant d'un rang de chiffre du facteur multiplicande, tandis que l'autre signal d'entrée aboutissant au circuit intersection provient d'un rang de chiffre du facteur multiplicateur, un premier dispositif d'addition comprenant plusieurs rangées d'additionneurs, les signaux d'entrée appliqués aux additionneurs étant les signaux de sortie de la matrice des produits partiels, un registre destiné à conserver le total partiel des produits partiels calculés par le premier dispositif d'addition, un second dispositif d'addition des résultats de 11 addition effectuée par le premier dispositif d'addition, un dispositif pour décaler les résultats provenant du second dispo itif d'addition, un dispositif de mémorisation pour conserver le résultat donné par le dispositif de décalage et un troi siime-dispoEittS d'addition comprenant plusieurs additionneurs pour achever l'addition des produits partiels. 6. Appareil multiplicateur selon la revendication 5, caractérisé en ce que la mémoire pour conserver le résultat comprend un registre en boucle. 7, Procédé d'exécution d'une multiplication, caracsisé par les cpérations de calcul de plusieurs produits partiels addition partielle des produits partiels ainsi obtenus de rémorisation de la comme des produits partiels obtenus et d'ad dition os des produits partiellement additionnés et mémorisés de manière à obtenir le résultat final. 8. Procédé d'exécution d'une multiplication selon la revendication 7, caractéiisé par le fait qui comprend de plus l'opération de décalage de la somme des produits partiels fournis par l'opération de némorisation. 9. Appareil multiplicateur, caractérisé en ce qu'il comprend un calculateur de produit partiel, un premier appareil additionneur pour calculer une somme partielle des produits partiels calculés par le calculateur de produits partiels et un appareil additiormeur final comportent des dispositifs calculateurs de report sensiblement en parallèle. 10. Procédé d'exécution d'une multiplication, caractérisé en ce qu'il comprend les opérations de calcul d'un premier soupe de produits partiels en utilisant une première partie du facteur multiplicateur d'addition partielle des produits partiels ainsi calculés, de mémorisation de la somme des produits partiels calculée au stade précédent de répétition des opérations précédentes avec les éléments successifs du facteur multiplicateur jusqu'à ce que des produits partiels aient/eté calculés avec la totalité du facteur multiplicateur de décalage des produits partiels calculés au cours de l'opération précédente afin d'aligner les résultats dans l'ordre correct des valeurs des chiffres significatifs et d'addition des produits partiels décalés obtenus au cours de l'opération précédente de manière à obtenir un résultat final.