Brevet FR2026510A1 — publié le 19700918

/ 1 2026510 La présente invention est relative à des dispositifs semiconducteurs tels que des circuits intégrés à isolement diélectrique, et à des procédés pour leur fabrication. On sait que l'isolement diélectrique des éléments d'un cir-5 cuit intégré fournit des avantages nombreux, tels qu'une réponse en fréquence meilleure, des niveaux de tension et de puissance accrus et une résistance au rayonnement améliorée. Dans certaines des techniques d'isolation diélectrique, on utilise du silicium polycristallin avec une pellicule mince ou couche d'oxyde de si-10 licium, formant une couche d'isolation, qui sépare chacun des éléments de la masse de silicium polycristallin. Lorsqu'on utilise du silicium polycristallin et lorsqu'on enlève une couche par décapage pendant le processus de fabrication, tout défaut d'uniformité de l'épaisseur de la couche, dû aux conditions de dépôt, à 15 la courbure ou à l'infléchissement de la tranche provoque des défauts d'uniformité de l'épaisseur de certaines couches sous-^acen-tee, par exemple la couche d'oxyde de silicium utilisée de façon classique comme couche de séparation. Au cours des opérations ultérieures, telles que les opérations de photolithographie desti- « 20 nées à former des ouvertures dans un masque de diffusion, ce défaut d'uniformité de l'épaisseur de la couche d'oxyde de silicium peut provoquer des déformations et une absence d'uniformité de ces ouvertures et affecter défavorablement les caractéristiques des éléments constituant le circuit intégré. Certains défauts d'uni-25 formité peuvent également affecter défavorablement la couche d' isolation en engendrant des crevasses profondes dans celle-ci. De telles crevasses posent des problèmes sérieux au cours des stades ultérieurs de fabrication et peuvent donnër naissance à des irrégularités de surface qui entraînent des discontinuités ou des in-30 terruptions des circuits au cours des stades de dépôt métallique utilisés pour former les conducteurs et les interconnexions entre les éléments du circuit intégré en cours de fabrication;. En conséquence, l'invention vise à fournit s - un procédé de fabrication d'éléments de circuit à isolement 35 diélectrique dans lequel les problèmes dus au défaut d'uniformité des couches situées en dessus d'une couche polycristalline déposée sont supprimés; - un tel procédé dans lequel l'intégrité des couches d'isolation et de séparation est maintenue et permettant d'éviter les 4-0 crevasses; 69 39551 2 2026510 - un procédé permettant de fabriquer des circuits intégrée de qualité et de fiabilité plus grandes de façon commode et économique. En bref, le procédé de l'invention consiste à former une cou-5 che en nitrure de silicium résistante aux décapants sur une surface d'un substrat semi-conducteur ou sur la surface d'une couche épitaxiale déposée d'abord ou formée sur le substrat. Une couche de matériau polycristallin est formée ensuite sur cette couche de nitrure et constitue une couche de séparation. Une partie impor-10 tante est enlevée de l'autre surface du substrat, ce qui laisse une couche relativement mince de ce substrat. Un masque résistant aux décapants est formé esuite sur la surface ainsi mise à découvert de cette couche mince restante du substrat et une configuration de gorges d'isolation est décapée dans les parties à décou-15 vert de la couche mince du substrat et dans la couche épitaxiale sous-jacente, si elle existe, ce qui forme des îlots discrets du substrat ou des îlots contenant plusieurs couches du matériau du substrat. Gomme la couche de nitrure de silicium n'est pratiquement pas affectée par le décapant utilisé pour attaquer le maté-20 riau du substrat unique ou à plusieurs couches, cette couche de nitrure de silicium constitue une barrière pour le décapage. Du matériau diélectrique tel que de l'oxyde de silicium (ou un stratifié à plusieurs couches d'oxyde de silicium et de nitrure de silicium) est formé sur les surfaces à découvert des îlots. Une au-25 tre couche de matériau polycristallin est déposée ensuite sur les îlots discrets recouverts de matériau diélectrique. La première couche polycristalline est éliminée ensuite par décapage, tandis que la couche de séparation en nitrure de silicium sert de nouveau de barrière au décapage et les îlots discrets sont isolés diélec-30 triquement les uns des autres dans une masse commune de matériau polycristallin. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante, donnée à titre d' exemple et faite en référence aux dessins annexés, dans lesquels î 35 les Fig, 1 et 1A représentent des coupes transversales de substrats semi-conducteurs respectifs utilisés comme matériau de départ dans les procédés de l'invention; la Fig. 1A' représente le substrat de la Fig. 1A après un autre stade de fabrication ou stade facultatif, dans lequel certai- 40 nés régions de type- de coductivité opposé à celui du substrat sont formées; 69 39551 3 2026510 la Fig. 2 représente le substrat de la Fig. 1, après formation d'une couche de séparation en nitrure de silicium sur l'une de ses surfaces; la Fig. 2A représente le substrat de la Fig. 1A après forma-5 tion d'une couche épitaxiale; la Fig. 2B représente le substrat de la Fig. 2A muni de sa couche épitaxiale et après formation d'une-couche de séparation en nitrurt de silicium par dessus la couche épitaxiale; la Fig. 2B' est similaire à la Fig. 2B sauf que la couche de 10 séparation formée est une double couche composite en oxyde de silicium et en nitrure de silicium formée suivant une variante du procédé de fabrication de l'invention; les Fig. 3 et 3A représentent respectivement les agencements à plusieurs couches des Fig. 2 et 2A après dépôt d'une couche en 15 matériau polycristallin; les Fig. 4 et 4A représentent un stade ultérieur au cours duquel des parties importantes des autres surfaces des substrats r«sp«etifs de» Fig. 3 et 3A respectivement ont été enlevées; les Fig. 5 et 5A représentent un masque résistant aux déca- ■ 20 panta formé sur la surface de chacune des surfaces à découvert des couches minces du substrat restantes des Fig.4 et 4A respectivement; 'les Fig. 6 et 6A représentent respectivement les tranches des Fig. 5 et 5A après décapage pour former des gorges d'isolation; 25 la Fig. 6' représente la tranche de la Fig. 6 après formation d'une- couche fortement dopée sur la surface-à découvert des îlots du substrat de l'agencement de cette figure; la Fig. 6A' représente la tranche de la Fig. 6A après une và-r riante de stade du procédé de fabrication dans lequel est formée 30 une double couche composite d'isolation en oxyde de silicium et en nitrure de silicium; les Fig. 7 et 7A représentent respectivement les tranches des Fig. 6^et 6A après un autre dépôt de matériau polycristallin; les Fig. 8 et 8A représentant les agencements des Fig. 7 et 35 7A après un stade de décapage destiné à éliminer la première couche polycristalline déposée; la Fig. 8' représente, la tranche de la Fig. 8 après un autre stade au cours duquel une couche d'oxyde de silicium est formée sur la couche de séparation en nitrure de silicium; 40 . la- Fig. 8A' représente un agencement similaire à celui de la 69 39551 4 2026510 Fig. 8A, le matériau de départ utilisé étant celui de la Fig.1A*. En se référant maintenant aux dessins, le matériau de départ pour un procédé de l'invention est indiqué d'une manière générale en 11 et constitue une tranche ou un substrat semi-conducteur en 5 silicium monocristallin de type N et légèrement' dopé. La Pig. 2 représente la tranche de la Fig. 1 après le premier stade de formation d'une pellicule mince ou couche 15 en nitrure de silicium sur sa surface supérieure au moyen de techniques classiques de dépôt en ph^se vapeur connues des spécialistes. L'épais-10 seur de cette pellicule de nitrure de silicium peut être de l'or- ' O dre de 2.000 £ et elle constitue une couche de séparation qui est/ avantageusement utilisée au cours des stades ultérieurs du procédé. A la Pig. 3, une couche 17 en silicium polycristallin est 15 formée par des procédés classiques de dépôt sur la couche en nitrure de silicium 15» cette couche ayant une épaisseur par exempl» de l'ordre de 250 à 350 microns. Au cours du stade suivant, comme représenté à la Pig. 4 une partie Importante de l'autre surface ou surface inférieure (Pig.1) 20 du substrat 11 est enlevée de façon classique par meulage ou par polissage par exemple, afin de laisser une couche relativement mince du substrat 11 ayant une épaisseur prédéterminée, de par exemple 51 microns. Cette partie restante du substrat 11 est représentée sous la forme de la couche supérieure à la Pig, 4 et in-25 dique ainsi la partie inversée de la tranche par rapport à cell« représentée aux figures précédentes. En se référant à la Pig. 5» un masque 19 résistant aux décapants (en oxyde de silicium par exemple) est formé de façon classique sur la surface à découvert ou supérieure de la couche mince 30 de substrat 11, et forme une configuration de grille de rubans ouverts 21. Un stade de décapage employant des techniques en phase vapeur ou liquide classiques est exécuté et, comme représenté à la Pig. 6, un réseau de gorges d'isolation 23 est formé et laisse une série d'îlots monocristallins discrets 25 et de forme généralement 35 rectangulaire. Le décapant attaque et élimine les parties du substrat en silicium 11 qui ne sont pas recouvertes par le masque 19 mais n'affecte pas de façon significative la couche de séparation 15 en nitrure de silicium qui sert de barrière au décapage, pour former toutes les gorges. L'emploi du nitrude de silicium au lieu 40 d'oxyde de silicium pour la couche de séparation 15 est extrême 69 39551 5 2026510 ment avantageux étant donné que le décapant du silicium attaque 1* oxyde de silicium et tend à produire des irrégularités dans la surface supérieure (Pig,6) d'une couche de séparation en oxyde de silicium. De telles irrégularités donnent naissance à des problè-5 mes sérieux au cours des stades ultérieurs du procédé de fabrication et dans les circuits intégrés finis, comme expliqué plus complètement ci-après. A la Fig. 6', le masque 19 a été enlevé par des procédés classiques de décapage et il a été formé sur les surfaces à découvert 10 des îlots discrets 25, une couche superficielle 27 de type N+ assez fortement dopée, par dçs procédés classiques de diffusion ou de dépôt en phase vapeur. La Fig. 7 représente un stade ultérieur au cours duquel une couche diélectrique d'isolation mince 29, en oxyde de silicium par exemple, est formée sur les surfaces à dé-15 couvert des îlots 25 d'une manière classique et une autre couche 31 en silicium polycristallin (d'une épaisseur de par exemple 254 microns) est formée ensuite sur les îlots discrets 25 recouverts par la couche d'isolation. Les couches en oxyde de silicium 29 ne sont pas formées ou ne se forment pas au fond des gorges, étant 20 donné que ce sont des surfaces à découvert de la couche de séparation en nitrure de silicium 15. Comme représenté à la Fig. 8 (inversée par rapport à la Fig. 7),'la première couche polycristalline 17 est enlevée, la dernière partie au moins de l'élimination étant effectuée au moyen d'un dé-25 capant convenable du silicium. Comme le nitrure de silicium n'est pas attaqué notablement par ce décapant, la couche de séparation 15 sert de barrière au décapage, ce qui assure que les bords supérieurs (Fig.8) de la couche d'isolation 29 touchant la couche de séparation 15 conservent leur intégrité et ne sont pas attaqués 30 par ce dernier décapant. Si on utilisait de l'oxyde de silicium pour la couche de séparation, il serait sensible au décapant au cours de l'élimination de cette première couche polycristalline et il, en résulterait un défaut d'uniformité de l'épaisseur de cette couche de séparation. Si on devait enlever la couche de séparation 35 pour éviter les irrégularités, le décapant utilisé pour l'enlever attaquerait les extrémités supérieures de la couche d'isolation et provoquerait la formation de crevasses. Au cours des stades ultérieurs du procédé de fabrication des éléments de circuit individuels, de tels défauts d'uniformité de 1? couche et de telles cre- ■ 40 vasses donneraient naissance à des problèmes sérieux. Par exemple, 69 39551 6 2026510 au cours des procédés photolithographiques ultérieurs, les défauts d'uniformité soulèveraient des difficultés en ce sens que le front de décapage se déplacerait latéralement dans les parties plus minces des couches situées en dessous des bords des parties 5 masquées et donneraient ainsi naissance à des fenêtres de diffusion non uniformes (pour former ultérieurement les bases et les émetteurs, etc dans une telle couche. Ceci affecterait défa vorablement les caractéristiques des éléments de circuit individuels. De telles crevasses dans les bords de la couche d'isolation 10 provoqueraient des discontinuités dans les configurations métallisées d'interconnexion des divers éléments. Il est intéressant de noter qu'une, surface de la couche 15 de séparation en nitrure de silicium constitue une barrière d'arrêt du décapage au cours du stade du procédé représenté à la Fig. 6 et 15 que l'autre surface constitue une barrière d'arrêt du décapage pour le stade représenté à la Fig. 8. Dans le premier cas, l'emploi de nitrure de silicium pour la couche de séparation présente un autre avantage par rapport à l'oxyde de silicium, étant donné que ce dernier étant plus sensible à l'attaque des décapants du 20 silicium serait sujet à la formation de crevasses dans sa surface supérieure (Fig.6) et, lorsqu'une seconde couche de silicium polycristallin est déposée, il remplirait ces crevasses et provoquerait la formation de nervures faisant saillie vers le haut (Fig.8) après enlèvement de la couche de séparation et rendrait ainsi 25 difficile l'obtention et le maintien de la continuité des conducteurs d'interconnexion formés au cours de la métallisation ultérieure- Un autre procédé de l'invention est représenté aux Fig. 1A à 8A. Dans ce cas, le matériau de départ est une tranche ou un subs- 30 trat semi-conducteur 11A en silicium de type H dopé relativement 19*21 fortement ( 10 à 10 atomes/cm3) et ayant une résistivité de 1' ordre de 0,008 à 0,02 ohm-cm par exemple. A la Fig. 2A est représenté un autre stade, c'est-à-dire un stade de formation d'une couche épitaxiale 14A sur la surface supérieure du substrat 11A 35 par des procédés épitaxiaux classiques. Cette couche a une épaisseur d'environ 6,35 microns par exemple et est de type N, dopée relativement légèrement et ayant une résistivité de l'ordre de 0,3 ohm-cm par exemple. Cette couche épitaxiale 14A est formée par conséquent avant la couche de séparation en nitrure de sili-40 cium 15A, comme représenté à la Fig» 2B. Les stades de ce second 69 39551 7 2026510 procédé correspondent à ceux représentés aux Pig. 3A à 6A, 7A et 8À et correspondent à ceux des Pig. 3 à 6, 7 et 8 sauf que la couche épitaxiale 14A est interposée entre le substrat 11A et la couche 15A de séparation en nitrure de silicium au lieu que la couche 5 de séparation soit formée directement sur le substrat comme dans le premier procédé décrit. De nouveau, des îlots discrets 25A à deux couches sont formés de la manière représentée à la Pig. 8A. On notera que les zones 19A du masque en oxyde de silicium sur la Pig. 6A peuvent être décapés avant la formation de la couche dié-10 lectrique d'isolation 29A ou peuvent être laissées en place. Ainsi, . la couche d'isolation 29A-(Pig.7A) peut comprendre les parties 19A du masque en oxyde de silicium. Dans les deux cas, l'oxyde de silicium recouvrant chaque îlot constitue le milieu isolant diélectrique . 15 Une autre variante des procédés de l'invention est représen tée à la Pig. 2B' dans laquelle une couche en oxyde de silicium 16A est formée d'abord sur la couche épitaxiale 14A avant la couche 15A de séparation en nitrure de silicium. Une telle double couche composite de séparation est particulièrement avantageuse si 20 l'on désire tirer parti des propriétés protectrices de la couche 15A en nitrure de silicium au cours de la fabrication ultérieure d'un dispositif, étant donné que cette couche mince 16A sert à empêcher la formation de couches d'accumulation ou d'inversion. De préférence, mais non nécessairement, cette couche 16A en oxyde de 25 silicium et la couche 15A en nitrure de silicium peuvent être engendrées par croissance in situ consécutivement à la formation de la couche épitaxiale suivie par le dépôt in situ de la pellicule ou couche de nitrure de silicium, les deux formations étant effectuées dans le même dispositif de réaction épitaxiale. Un tel dé-30 pôt in situ produit une continuité particulièrement excellente des pellicules d'oxyde de silicium et de nitrure de silicium réduisant ainsi à une valeur minimale les défauts (piqûres ou parcours conducteurs), ce qui est intéressant pour obtenir un fonctionnement très efficace du circuit intégré. Selon une variante, on peut for-35 mer une nouvelle couche d'oxyde de silicium sur la surface de la couche 15A en nitrure de silicium, ce qui constitue une triple couche composite de séparation. Selon un aspect de l'invention, de l'oxyde de silicium peut être engendré sur la surface d'une cou- . che en nitrure de silicium, en formant une couche mince de sili-40 cium polycristallin sur la surface de la couche de nitrure de si 69 39551 8 2026510 licium et en l'oxydant ensuite thermiquement in situ pour former la couche d'oxyde de silicium, ou bien l'oxyde de silicium peut être déposé directement sur la couche en nitrure de silicium au moyen de techniques classiques de dépôt en phase vapeur utilisant 5 du silane et de l'oxygène. D'une manière analogue, une double couche composite d'isolation peut être formée sur les îlots 25A, comme représenté à la Pig. 6A'. Dans cette variante une couche 20A de nitrure de silicium est déposée sur la couche 29A d'oxyde de silicium avant la 10 formation de la seconde couche 31A de silicium polycristallin. Cette double couche composite d'isolation permet d'employer une couche 29A en oxyde de silicium plus mince et réduit ainsi de façon marquée le temps nécessaire pour engendrer thermîquement cette couche. Par exemple, la couche 29A peut n'avoir qu'une épaisseur 15 de 5.000 1 et ensuite on peut former par dessus une couche relativement mince ou pellicule de 2.000 Jt en nitrure de siliciu* pour fournir une isolation diélectrique aussi efficace qu'une couche beaucoup plus épaisse composée uniquement dfoxyde de silicium. De plus, une telle couche composite d'isolation réduit à une va-20 leur minimale les défauts ou piqûres possibles de la couche d'isolation et assure une eouehe imperméable continue. En outre, la couche composite d'isolation rend possible une durée de traitement à haute température moins longue en comparaison avec une couche d' isolation entièrement en oxyde de silicium et préserve par consé-25 quent la caractéristique abrupte de l'interface ITO+. Un autre mode de réalisation de l'invention est représenté à la Pig. 1A' dans lequel le matériau de départ est une tranche 11B de silicium monocristallin de type îï, fortement dopé, dans lequel des régions 33 de type P ou P+, séparées sont formées d'une manié-30 re classique, par exemple par diffusion. Avec les stades décrits ci-dessus et représentés aux Pig. 1A à 8A, on obtient l'agencement représenté à la Pig. 8A'. Les régions 33 constituent la couche inférieure constituée d'îlots discrets à deux couches, la couche supérieure étant constituée par des parties de la couche épitaxia-35 le 14B de type K. Les couches inférieures des îlots à deux couches sont constituées par des parties du substrat 11B de type N+. Cet agencement de la Pig. 8A' est idéal pour la formation ultérieure commode de dispositifs NPN et PUP complémentaires dans le circuit intégré final. 69 39551 9 2026510 Les divers agencements des Fig. 8, 8A et 8A' munis dé leurs couches en nitrure de silicium et. des îlots discrets à isolement diélectrique peuvent être soumis ensuite à des procédés classiques de photolithographie, de diffusion, de métallisation, etc.. pour 5 former des éléments de circuits intégrés désirés particuliers. La couche en nitrure de silicium proprement dite qui peut être attaquée commodément avec de l'acide phosphorique chaud mais est inerte pour les décapants du silicium peut servir de masque pour les procédés ultérieurs de fabrication, après formation des fenêtres 10 et des configurations désirées. Dans certains cas, il peut être intéressant de placer une c.ouche d'oxyde de silicium sur la couche en nitrure de silicium. Ceci est représenté à la Fig. 8' dans laquelle une telle couche d'oxyde de silicium est indiquée en 35. Bien entendu, les épaisseurs des diverses couches représentas 15 tées ne sont données qu'à titre indicatif et ne sont/a l'échelle, étant donné que les diverses épaisseurs réelles des couches et les dimensions des substrats varient de quelques milliers d'angtroms seulement à 250 microns ou plus et ne peuvent donc être représentées à l'échelle ou même proportionnellement les unes par rapport « 20 aux autres. 69 39551 fo 2026510 REVENDICATIONS 1. Procédé de fabrication d'éléments de circuits intégrés à isolement diélectrique, caractérisé en ce qu'une couche de nitrure de silicium résistant auxdécapants est prévue entre 5 un premier et un second corps semi-conducteurs, en ce qu'un masque est appliqué sur la surface libre de l'un des corps seM-conducteurs, le matériau semi-conducteur étant enlevé par décapage à travers les zones ouvertes du masque jusqu'à la couche de nitrure de silicium au moyen d'un décapant qui n'atta- 10 que pas la couche résistante aux décapants, un matériau diélectrique étant déposé sur la surface libre de nitrure de silicium, après quoi le corps semi-conducteur disposé de l'autre coté est enlevé par décapage jusqu'à la couche de nitrure de silicium au moyen d'un décapant qui n'attaque pas la couche de nitrure de 15 silicium . 2. Procédé suivant la revendication 1, caractérisé en ce que le premier corps semi-conducteur est moncx-cristallin et le second corps semi-donducteur est poly-^cristallin . 3. Procédé suivant la revendication 1, caractérisé en 20 ce que les premier et second corps semi-donducteurs sont poly-cristallins . 4. Procédé suivant les revendications 1 et 2, considérées dans leur ensemble, caractérisé en ce que le décapage sélectif à travers le masque a lieu dans le matériau seml-conducteur 25 monocristallin,les flots de matériau semi-conducteur nonôcris-tallin restants étant recouverts d'un matériau diélectrique et le matériau semi-conducteur polj-aristallin étant déposé dessus . 5. Procédé suivant la revendication 4, caractérisé en ce 30 qu'une couche d'oxyde de silioium est formée sur le corps semiconducteur monocristallin, la couche de nitrure de silicium étant ensuite formée sur la couche d'oxyde de silicium et le corps semi-«conducteur polycristallin étant ensuite déposé sur ladite couche de nitrure de silicium . 35 6. Procédé suivant la revendication 5, caractérisé en ce qu'avant le dépôt du second corps serai-conducteur polycristallin, une couche d'oxyde de silicium est formée sur la couche de nitrure de silicium ,, 69 39551 ii 2026510 7. Procédé suivant la sevendication 6, caractérisé en ce que la couche d'oxyde de silicium est formée sur la couche de nitrure de silicium en déposant une fine couche de silicium polycristallin sur le nitrure de silicium et en oxydant thermi- 5 quement le silicium polycristallin pour obtenir l'oxyde de silicium . 8. Procédé suivant les revendications 5 à f, considérées dans leur ensemble, caractérisé en ce que toutes les couches sont déposées dans un seul dispositif de réaction sans enlève- 10 ment intermédiaire du substrat .