Brevet FR2053266A1 — publié le 19710416

L'invention concerne un convertisseur de signaux et, plus précisément, un convertisseur de signal analogique/logique. Le traitement de signaux analogiques de faible niveau, par exemple ceux qui sont produits par des couples thermoélectriques, 5 des jauges de contrainte ou similaires, est extrêmement difficile. On est particulièrement gêné par les signaux de bruit ou effets transitoires qui sont captés par la ligne de transmission et sont à l'origine d'erreurs dans le circuit de traitement ultérieur. L'une des solutions de ce problème consiste à utiliser un con-1C vertisseur analogique/numérique ; mais jusqu'ici, la transformation de signaux analogiques de faible niveau nécessitait des circuits compliqués dans lesquels la précision de la conversion dépendait largement de paramètres du circuit. Des récents progrès apportés aux convertisseurs analogiques/numériques ont considé-15 rablement amélioré la situation ; toutefois, dans les applications impliquant qu'un grand nombre de signaux à faible niveau soient convertis en signaux numériques, le problème du transfert sous condition ou aiguillage des signaux à faible niveau continue à soulever de très grandes difficultés. C'est pourquoi,il existe 20 un besoin impérieux d'un convertisseur de signal analogique à faible niveau,qui puisse être disposé au voisinage immédiat de la source du signal, puisse éliminèr la nécessité d'aiguiller des signaux à faible niveau, puisse réduire les effets du bruit et améliorer le traitement et la transmission de tels signaux. 25 En conséquence, l'un des buts de l'invention est de fournir un convertisseur de signal analogique/logique qui résolve les problèmes précités et, en outre, constitue avantageusement un convertisseur susceptible d'être placé au voisinage immédiat de la source du signal, afin de résoudre les problèmes de bruit, 30 simplifier la transmission et réduire le temps de traitement ultérieur. Ces buts de l'invention, ainsi que d'autres, sont atteints par un convertisseur qui présente une sortie d'un premier niveau logique pendant un espace de temps proportionnel à l'intégrand 35 du signal analogique d'entrée et d'un second niveau logique pendant un espace de temps proportionnel à la différence entre le signal analogique d'entrée et un signal de référence. Ce signal binaire peut être commodément transféré vers une unité centrale de traitement, située à distance, où la grandeur de la tension 40 inconnue peut être obtenue en calculant le produit de la tension 70 22589 2 2053266 de référence et du rapport du premier espace de temps à l'espace de temps total. Par exemple, selon un mode d'exécution possible, ce résultat est atteint au moyen d'un premier amplificateur différentiel muni d'un circuit intégrateur monté entre la sortie de 5 l'amplificateur différentiel et une entrée inverseuse de l'amplificateur qui est également connectée à la source de tension a-nalogique. Une deuxième entrée non inverseuse de l'amplificateur différentiel est connectée sous commande à une source d'un signal de référence qui, lorsqu'il est appliqué à l'amplificateur 10 différentiel, change la pente de la tension de sortie de celui-ci, la faisant passer de l'intégrant du signal d'entrée analogique inconnu à 1 'ir. tégrand de la différence entre le signal d'entrée et le signal de référence. Un deuxième amplificateur différentiel, connecté à la sortie du premier amplificateur différen-15 tiel produit un changement du niveau logique binaire de sortie chaque fois que la pente de l'intégrand change de polarité. La sortie du deuxième amplificateur différentiel est également connectée, par un circuit de contre-réaction, aux entrées non inverseuses des deux amplificateurs différentiels à intervalles 20 commandés pour modifier le fonctionnement de ceux-ci et déterminer les caractéristiques asynchrones. On comprendra mieux l'invention elle-même, ainsi que d'autres buts et avantages qui s'y rattachent, en considérant la description suivante, en référence aux dessins annexés. 25 La fig. 1 est un schéma par blocs d'une forme préférée d'exécution de l'invention. La fig. 2 est une représentation graphique de formes d'ondes qui interviennent dans le circuit de la fig. 1. La fig. 3 est un schéma d'une forme d'exécution modifiée de 30 circuit de contre-réaction. A titre d'exemple, l'invention va être décrite en référence à la fig. 1, où il a été représenté un convertisseur analogique/ logique comprenant une borne d'entrée 11,dont le potentiel est pris en référence au potentiel de terre,et qui est reliée à un 35 premier amplificateur différentiel 12 par une résistance 13. L'amplificateur différentiel 12 peut être l'un quelconque parmi toute une gamme d'amplificateurs différentiels connus dans la technique. Dans la mise en pratique de l'invention, on a obtenu des résultats favorables en utilisant l'amplificateur différen-40 tiel à circuit intégré produit par la Société Motorola (firme 70 22589 3 2053266 des Etats-Unis) sous la désignation MC-1437. Cet amplificateur particulier fournit un choix d'entrées inverseuses ou non inverseuses, et il présente une caractéristique de gain qui est extrêmement élevée aux basses fréquences et qui décroît dans une 5 mesure inversement proportionnelle à la fréquence. Il est toutefois bien entendu que cet amplificateur différentiel particulier n'est cité qu'à simple titre d'illustration, et il va de soi que d'autres amplificateurs pourront être utilisés dans la mise en pratique de l'invention. 10 Entre la sortie de l'amplificateur différentiel 12 et l'en trée inverseuse I de celui-ci, un condensateur 14 est monté à titre d'élément de contre-réaction. La fonction de la résistance d'entrée 13, de l'amplificateur 12 et du condensateur de contre-réaction 14 est d'intégrer un signal analogique appliqué à la 15 borne d'entrée 11. Du fait de la caractéristique d'inversion de l'amplificateur différentiel 12, le signal de sortie désigné par est en fait l'intégrand de l*inverse du signal d'entrée. La sortie de l'amplificateur différentiel intégrateur 12 est connectée à un second amplificateur différentiel 15, au niveau de 20 son entrée inverseuse I. La sortie de l'amplificateur différentiel 15 est connectée, par l'intermédiaire d'une borne de sortie, à un dispositif utilisateur, par exemple une calculatrice 16 qui accepte le signal de niveau logique de sortie désigné par VQ et effectue sur celui-ci les calculs qui seront décrits ci-après. 25 Une fraction du signal de sortie de l'amplificateur différentiel 15 est ramenée sous commande aux entrées non inverseuses (NI) des deux amplificateurs différentiels. Le.réseau de contre-réaction contient une résistance 17 dont 1'une des bornes est connectée à la sortie de l'amplificateur différentiel 15 et dont l'autre 30 borne est raccordée à l'anode d'une diode 18. La cathode de la diode 18 est connectée à la cathode d'une diode Zener 19 dont l'anode est reliée au potentiel de terre commun. La cathode de la diode Zener 19 est également connectée à une sortie non inverseuse NI de l'amplificateur différentiel 15, au potentiel de 35 terre par l'intermédiaire d'une résistance 20 et à un circuit diviseur de tension constitué par des résistances 21 et 22 montées en série. La fonction du diviseur de tension est de réduire l'amplitude du signal à tension contrôlée VR produit à la cathode de la diode Zener 19 et d'appliquer cette tension a une entrée 40 non inverseuse NI de l'amplificateur différentiel 12. Le signal 70 22589 4 2053266 réduit ou à tension divisée qui est appliqué à l'entrée non inverseuse NI de l'amplificateur différentiel 12 a été désigné par vv En service, une tension continue inconnue V , pratiquement 5 à l'état stationnaire, telle que celle pouvant être délivrée par un couple thermoélectrique, est appliquée à la borne d'entrée 11. En réponse, l'amplificateur différentiel 12, qui présente une tension de sortie normalement positive par rapport à la terre, selon ce qui est indiqué dans la fig. 2 au temps t^, commence à 10 devenir moins positive et, à un temps t^, approche de 0 volts. Comme on peut également le voir sur la fig. 2, pendant cet espace de temps, le signal logique de sortie VQ reste à une tension négative quelconque. Lorsque la tension atteint une valeur légèrement négative, la sortie de l'amplificateur différentiel 15 15 passe brusquement à une tension positive. Le degré d'excursion négative de la tension, nécessaire pour produire ce changement, est fonction du gain de l'amplificateur ; la vitesse à laquelle le changement s'effectue est fonction de la réponse en fréquence de l'amplificateur. 20 Dès que la tension de sortie devient positive, un cou rant commence à traverser la résistance 17 et la diode 18, ce qui donne lieu à une polarisation inverse de la diode Zener 19 et, le cas échéant, à une limitation de tension ou régulation à une tension VR. Comme on l'a déjà vu, ce signal est ramené à l'en-25 trée non inverseuse NI de l'amplificateur différentiel 15, ce qui assure que sa tension de sortie VQ restera positive. Le signal de tension divisée V'R» appliqué à l'entrée non inverseuse NI de l'amplificateur différentiel 12, amène maintenant la sortie de celui-ci à prendre une allure positive à un taux déter-30 miné par la constante de temps 1/RC du réseau intégrateur comprenant la résistance 13 et le condensateur 14. Comme on peut le voir sur la fig. 2, la pente de la tension pendant cet espace de temps est égale à la différence de tension entre la tension divisée qui constitue le potentiel de référence V'R et la tension 35 analogique d'entrée inconnue V , multipliée par la constante de temps du réseau intégrateur. L'intégration de la tension différentielle se poursuit jusqu'à un temps t2 auquel la tension positive qui apparaît à l'entrée inverseuse I de 1'amplificateur différentiel 15 dépasse 40 légèrement l'amplitude de la tension positive qui apparaît à 70 22589 5 2053266 l'entrée non inverseuse du même amplificateur. A ce moment, la sortie de l'amplificateur différentiel 15 passe brusquement d'une tension positive à une tension négative. Cette situation est illustrée très clairement sur la fig. 2 où la caractéristique de 5 tension VQ a été reportée. La tension de sortie VQ reprenant une valeur négative, la diode 18 est polarisée en sens inverse et s'oppose au passage de courant. En conséquence, la tension de référence VR et sa contrepartie par division de tension V'R deviennent égales à 0 volt. 10 Pendant cet espace de temps, l'amplificateur différentiel intégrateur 12 intègre le signal d'entrée analogique et la tension de sortie est entrainée d'un niveau positif vers O volt à une vitesse qui est déterminée par la constante de temps du réseau intégrateur. Pendant cet espace de temps t2 à la pente de 15 la tension est égale à la tension d'entrée V multipliée par la constante de temps du réseau intégrateur. Selon ce qui est indiqué sur la fig. 2, le cycle se répète sur une base asynchrone. La période de temps nécessaire pour que la tension de sortie passe d'une tension positive choisie, approximativement 20 égale à VR, à 0 volt, peut donc être exprimée sous la forme suivante . V RC rn ** Ti - x De même, la période de temps T2, nécessaire pour que la tension 25 passe de O volt à + VR peut être définie par l'équation suivante. VRRC T2 VVVx T1 + ^ = VR RC 30 La période de temps totale, + T2 est donc égale à la somme de ces équations et peut être exprimée de la manière suivante : fi-* i ] 1 \ v'r-\ J Ainsi, en mesurant les temps et T^f de préférence à l'ai-35 de de moyens numériques de comptage, il est possible de déterminer la grandeur de la tension d'entrée inconnue V . Arithmétique-ment, cette opération peut être effectuée en multipliant V' par le rapport T^/(T^+T^) ; ce calcul est facilement effectué par une calculatrice numérique. 70 22589 e 2053266 Les caractéristiques asynchrones du convertisseur analogique/ logique de l'invention résultent du réseau de contre-réaction prévu entre la sortie de l'amplificateur différentiel 15 et les entrées non inverseuses des amplificateurs 12 et 15. En faisant 5 varier sous commande la contre-réaction selon le mode décrit ci-dessus, on élimine complètement la nécessité d'horloges ou générateurs synchrones. En outre, il ressort de la description précédente que la fréquence du fonctionnement asynchrone est déterminée par la grandeur de la tension analogique d'entrée et la 10 constante de temps du réseau intégrateur. Il est possible de faire varier ces paramètres par des techniques bien connues pour répondre aux exigences de toute application particulière. Une variante d'un réseau de contre-réaction est représentée sur la fig. 3, dans laquelle les diodes 18 et 19 sont montées de 15 façon légèrement différente. Pour préciser, sur la fig. 3, la diode 18 est montée de façon inverse et a été désignée par 18'. La diode Zener 19 est montée dans la même polarité, mais elle est polarisée par une tension d'alimentation E, par l'intermédiaire d'une résistance 23. La grandeur de la tension d'alimen-20 tation E est suffisante pour produire une tension VR au travers de la diode Zener 19. Cette tension est appliquée sous commande à travers une porte à diodes constituée par les diodes 24 et 25. Ces d.eux diodes reçoivent un courant, de polarisation direct par l'intermédiaire d'une résistance 26 connectée à la source de 25 tension E. La porte à diodes, représentée sur la fig. 3, fonctionne essentiellement de la même manière que le réseau décrit à propos de la fig. 1. La différence principale consiste en ce que, dans la fig. 3, lorsque la tension de sortie est négative, 30 tout le courant fourni par la résistance 26 est transmis par la diode 18', ce qui a pour effet de polariser en sens inverse les diodes 24 et 25 et d'établir O volt aux entrées non inverseuses des amplificateurs différentiels 12 et 15. Par contre, lorsque Vq devient positive, la diode 18' est polarisée en sens inverse 35 et les diodes 24 et 25 conduisent. Dans cette situation, la tension VR peut traverser la porte à diodes et elle est appliquée à l'entrée non inverseuse NI de l'amplificateur différentiel 15 et au réseau diviseur de tension. Le réseau de contre-réaction représenté sur la fig. 1 est 40 beaucoup plus simple que celui de la fig. 3 ; toutefois, le réseau 70 22589 7 2053266 de contre-réaction de la fig. 3 peut être préférable dans certains cas, étant donné qu'un signal inhibiteur d'outrepassement peut être appliqué à travers une diode 27 pour empêcher la tension de sortie VQ de changer. Cette caractéristique est particu-5 lièrement désirable lorsque le convertisseur asynchrone est u-tilisé en combinaison avec un système synchrone. Une autre caractéristique avantageuse de ce réseau consiste en ce que la tension régulée VR est disponible à tout moment. Cela permet d'utiliser V à titre de tension de compensation pour certaines ten-10 tions d'entrée, en cas de besoin ou de nécessité. De cette description du fonctionnement d'une forme d'exécution de l'invention, il ressort manifestement que plusieurs a-vantages importants en résultent. En particulier, la transformation de signaux analogiques à faible niveau en signaux de ni-15 veau logique est rendue possible à proximité de la source du signal analogique avec des composants relativement simples. La conversion est indépendante de paramètres du circuit et la précision s'en trouve améliorée. En outre, le fonctionnement est asynchrone et élimine par conséquent la nécessité d'horloges ou 20 de circuits de porte additionnels. Par ailleurs, l'invention peut être avantageusement appliquée avec un système synchrone, si on le désire. Comme il va de soi, et comme il résulte d'ailleurs déjà de ce qui précède, l'invention ne se limite nullement à ceux de 25 ses modes d'application, non plus qu'à ceux des modes de réalisation de ses diverses parties, ayant été plus spécialement envisagés ; elle en embrasse, au contraire, toutes les variantes. 70 22589 8 2053266 REVENDICATIONS 1. Convertisseur asynchrone analogique/logique, caractérisé par la combinaison d'un intégrateur qui produit l'intégrale d'un signal analogique, d'un amplificateur comportant une première en- 5 trée réagissant à l'intégrand pour fournir un signal logique de sortie ayant un premier état binaire, et d'une jonction de contre-réaction réagissant au premier état binaire pour fournir un signal de référence à une senconde entrée de l'amplificateur et à une seconde entrée de l'intégrateur, ce signal de référence ame-10 nant la sortie de l'amplificateur à conserver ledit premier état binaire jusqu'à ce que l'amplitude de l'intégrand dépasse celle du signal de référence, le signal logique de sortie passant alors dans un second état binaire, l'espace de temps pendant lequel le signal logique de sortie reste dans le premier état binaire étant 15 inversement proportionnel à la différence de tension entre le signal analogique et le signal de référence. 2. Convertisseur asynchrone analogique/logique selon la revendication 1, caractérisé par le fait que la jonction de contre-réaction comprend : un circuit qui s'oppose à l'application du 20 signal de référence à l'amplificateur et à l'intégrateur pendant un autre espace de temps, cet autre espace de temps étant inversement proportionnel à l'amplitude du signal analogique, l'amplificateur fournissant un signal logique de sortie dudit second état binaire pendant ledit autre espace de temps. 25 3. Convertisseur asynchrone analogique/logique selon la re vendication 2, caractérisé par le fait qu'il comprend en outre des moyens calculateurs qui répondent au signal logique pour calculer l'amplitude du signal analogique. 4. Convertisseur asynchrone analogique/logique selon la re-30 vendication 2, caractérisé par le fait que la jonction de contre- réaction comprend en outre : une première diode connectée à la sortie de l'amplificateur pour conduire une tension d'une première polarité vers la seconde entrée des moyens amplificateurs ; et une seconde diode connectée à la première diode pour régler l'am-35 plitude de la tension conduite vers la seconde entrée de l'amplificateur. 5. Convertisseur asynchrone analogique/logique selon la revendication 4, caractérisé par le fait que le jonction de contre-céaction comprend en outre une porte à diodes connectée aux pre- 40 mière et seconde diodes pour laisser passer ou bloquer sélective 70 22589 9 2053266 ment la tension réglée, d'après l'état binaire du signal logique de sortie. 6. Convertisseur asynchrone analogique/logique selon la revendication 5, caractérisé par le fait qu'il comprend en outre 5 un circuit qui empêche la porte à diodes de laisser passer la tension régulée, quel que soit l'état binaire du signal logique de sortie. 7. Convertisseur asynchrone analogique/logique selon la revendication 6, caractérisé par le fait qu'il comprend en outre 10 un diviseur de tension monté entre la seconde entrée de l'amplificateur et la seconde entrée de l'intégrateur. 8. Convertisseur asynchrone analogique/logique selon la revendication 4, caractérisé par le fait que les moyens de contre-réaction comprennent en outre un élément résistant connecté aux 15 première et seconde diodes pour délivrer une partie du signal de référence à la seconde entrée de l'intégrateur. 9. Convertisseur asynchrone analogique/logique selon la revendication 4, caractérisé par le fait qu'il comprend en outre des moyens calculateurs pour calculer l'amplitude du signal ana- 20 logique à partir du signal logique. 10. Convertisseur asynchrone analogique/logique selon la revendication 9, caractérisé par le fait que l'intégrateur et l'amplificateur sont constitués l'un et l'autre par un amplificateur différentiel comportant une entrée inverseuse et une en- 25 trée non inverseuse.