Brevet FR2024592A1 — publié le 19700828

• 1 ' 2024592 la présente invention concerne, dans son eussable, Ses ci.r-euits électroniques intégrés, elle a trait, notamment, au couplage sélectif de plusieurs composants formés sur un substrat. Jusqu'à présent, un procédé utilité pour relier les diffé-5 rents composants disposés sur une couche mince du circuit intégré a consisté à évaporer sur la surface supérieure de la couche aince une couche d'aluminium ou une autre substance conductrice et à effectuer un attaque convenable et un processus de photogravure pour i'éaliser le motif de liaison nécessaire. A titre d'exem-10 pis, un tel procédé peut comprendre l'utilisation d'une plaque photographique pour Sraer un cache qui est utilisé afin de réaliser actif de liaison particulier pour rai grand nombre de composants du circuit intégré, le processus étant répété pour . ©hacwe e-o-Eohe mince différente du circuit» %5 Os précédé est largement répandu pouriibrmer des liaisons entre plusieurs transistors sur une couche siince donnée « Soute-fois, dans le cas dsune défaillance de l'un des transistors, le circuit, dans son ensemble, est rejeté. Lors.de la production de plusieurs transistors sur une souche Mince, il n'est pas diffi-20 eile d'obtenir des -rendeiaents des couches minces de 50 à 80 lorsque l'on fabrique ©es circuits à petites dimensions. Ceci signifie que 50 à 80 jî des transistors sur la couche mince sont d'une qualité susceptible d'être utilisée. C© pourcentage de rendement est acceptable "pour la fabrication dans la plupart des cil-25 constances. Lorsque l'on considère un dispositif ou un système intégré, è une plus grande échelle, sur une couche mince, la défaillance ©u une quciité médioore d'un seul composant sur la couche peut être" considérée comme inacceptable. Pour remédier à cette condi-30 tien i:i'lcsirable. plusieurs processus ont été envisagés et permettent ë 5utiliser une intégration à une plus grande échelle pour fabriquer des composants à couche mince acceptables même lorsque plusieurs des composants individuels ne sont pas d'une qualité utilisable. 35 J& cc-ncept de basa de l'invention consiste à doubler ou à .tripler ces empesants qui ont de faibles rendements. Chaque composant est évalué par sondage et ensuite les liaisoie sont réalisées ssulaneri sur les composants epi satlaxcrt tolé-2-snees désiréesc Par sonséquent, en connaît les c = ^y-;>6a:' te -rjsi BAD OR'^'MAL 69 41276 2 2024592 sont utilisables , leur emplacemen t exacts et fies moyens sont prévus pour évaluer le meilleur actif de liaison pour une couche . mince particulière. Ceci est habituellement obtenu par l'utilisation d'une calculatrice qui reçoit les informations d'essais ou 5 de sondage et qui coniaMe ensuite le mouvement d*un tableau de coordination I-Y pour effectuer la liaison des composants. A mesura que la t able de coordination est déplacée, un petit faisceau de lumière est projeté sur la plaque et le actif du cache est ainsi engendré. Ce cache est ensuite utilisé pour a ttaquer "3"0 le motif de liaison conducteur nécessaire entre les composants utilisables sur la couche mince. En raison du grand nombre des combinaisons possibles des motifs conducteurs,œ procédé nécessite un nouveau- cache pour chaque c eue lie since individuelle qui est produite » •5 ïïe autre procédé pour relier las clivera• composants sur unc- eeuehe mince consiste à utiliser la calculatrice st le tableau de coordination 1=T an combinaison avec " un faisceau Laser qui. à son tour s est employé pour évaporer à nouveau 1s aluminium sur la surface de la couche «aines. L'aluminium ainsi déposé forme ea-20 suite' les conducteurs pour la liaison des divers composants.. Les iaoenvéniente dans chacun des dispositifs de l'--art antérieur menti cimes plus liant résident en ce qu'un nouveau oaelis ou une nouvel] e plaque fie verre est nécessaire pour chaque couche? min.ee individuelle. 25 L'invention crée ua procédé dans lequel-us, nouveau cache ou une nouvelle plaque fie verre n3est pas nécessaire pour la liaison sélective des couches minces de circuits intégrés complexes individuels . 18 invention crée un procédé pcui la liai, s en de divers com-50 posants électronique© sur un substrat de manière à cé que les liaisons sur le substrat puissent être modifiées pour changer le circuit depuis une ecnfi gurati on vers une autre su poux* sétablir les liaisons interrompues entre les composants. Bans son ensemble;, l'invention utilise un» pellicule seai-*5 ©induetries amorphe qui est appliquée au substrat et qui recouvre les di'.-ers ^aipesaste formés surlui. les aejens sont prévis prar -"xcitçr «5-3;; pstites 'longueurs continues de la matière semx-a_'- r uns tra^svtoir-û renduetric-s â traders 1e --rV.stc-r.ce. L • :* BAD ORIGINAL 69 41276 3 2024592 sont prédéterminées pour former le motif de liaison sur une cou-' che mince particulière. L'invention emploie une matière semi-conductrice généralement amorphe et essentiellement en désordre, de résistance élevée, dont des parties choisies sont modifiées 5 depuis une condition stable de résistance élevée vers une condi_ tion stable de résistance faible par application d'énergie. La trajectoire ou les trajectoires conductrices peuvent être modifiées à nouveau vers essentiellement la condition initiale de résistance élevée par application d'énergie qui rétablit celle-ci. 10 L'énergie est, de préférence, sous la forme d'un faisceau appliqué le long des petites trajectoires continues sur la surface de la pellicule qui modifie la substance à résistance élevée généralement amorphe et essentiellement en désordre touchée par le faisceau vers un état de résistance faible, de telle sorte qu'un 15 conducteur est formé. L'invention est représentée, à titre d'exemples non limitatifs, aux dessins annexés. La fig. 1 illustre schématiquement un procédé de couplage sélectif de circuits intégrés, conforme à l'invention. 20 La fig. 2 est une représentation schématique du procédé pour rétablir des circuits électroniques intégrés, conforme à l'invention. La fig. 3 est une vue en coupe en élévation d'une partie du circuit intégré à plusieurs transistors qui est réalisé suivant 25 le procédé de l'invention. La fig. 4 est une vue en plan de dessus du circuit intégré de la fig. 3. La fig. 5 est une vue en plan de dessus montrant la réalisation d'un ensemble logique résdsfcance-transi'stor qui est produit 30 conformémént à l'invention. La fig. 6 est une vue d'un bord de l'ensemble logique ré-^sistance-transistor de la fig. 5 prise suivant la ligne 6-6 .de cette figure. La fig. 7 est une représentation schématique de laréalisa-35 tion du circuit illustré à la fig. 5. Les fig. 8 et 9 représentent un procédé de fabrication de résistances ayant différentes valeurs ohmiques tout en utilisant le même corps de résistance. Aux fig. 1 et 2, on a représenté un substrat 10 en matière 69 41276 4 2024592 isolante sur laquelle des composants électroniques sont formés. A titre d'exemple, deux résistances 11 et 12 sont réalisées sur le substrat en divers points pour être reliées électriquement par le procédé de l'invention. 5 Une couche ou pellicule 13 de matière semi-conductrice est déposée sur le substrat 10 pour le recouvrir ainsi que les résistances 11 et 12. La couche 13 de matière semi-conductrice est capable d'avoir ses petites parties modifiées réversi-bleiaent entre une condition généralement amorphe essentiellement 10, en d ésordre de résistance élevée et une condition plus ordonnée de résistance faible. La matière semi-conductrice de la couche 13 est une susbstance polymère qui, d'une manière stable, peut être dans deux états ou conditions possibles, un grand nombre de différentes compositions de matières pouvant être utilisé pour 15 former la substance. A titre d'exemple, la matière semi-conductrice peut comporter du tellure et du germanium suivant une proportion d'environ 85 °1° de tellure et 15 "h de germanium, exprimé en pourcentage atomique ,• avec des inclusions de certaines parties d'oxygène et/ou de soufre. D'autres compositions peuvent renfer-20 mer Ge^ As15> Se 10* D'au'fcree compositions qui sont également appropriées pour l'invention peuvent comporter les matières à mémoire décrites dans le brevet américain No. 3 271 591. Ces matières font partie des dispositifs à mémoire comme un dispositif "Hi-Lo" , et des dispositifs à mécanisme et à interruption de 25 circuits à mémoire. Lors de leur fabrication, les constituants de la matière semi-conductrice 13 peuvent être chauffés dans un récipient fermé, agités pour l'homogénéité et ensuite refroidis sous la forme d'un lingot. La pellicule ou couche 13 peut être formée sur le aibétrat 10 à l'aide des constituants du lin-30 got par dépôt sous vide ou pulvérisation ou un moyen analogue. Lorsque la pellicule ou couche 13 est appliquée au substrat 10 et aux composants 11 et 12, ces derniers sont disposés au voisinage d'une source d'énergie 16 qui dirige un faisceau d'énergie 17 qui tombe sur la surface de la matière 35 semi-conductrice 13. Le faisceau d'énergie 17 peut être un faisceau d'électrons à grande énergie ou un faisceau Laser. Un dispositif de focalisation • 18 peut être prévu pour focaliser le faisceau 17 vers un point de contact étroit à la surface de la pellieule 13. On peut prévoir un dispositif de déviation 19 69 41276 5 2024592 pour effectuer le mouvement du faisceau 17 dans un motif prédéterminé» Le contact du faisceau d'énergie 17 sur la matière semi-conductrice 13 permet à la matière semi-conductrice d'être modifiée depuis sa condition généralement amorphe essentiellement 5 endésordre de issistance élevée vers une condition de assistance faible où on suppose que l'ordre local et/ou la liaison localisée de la matière sont modifiés par l'effet du faisceau d'énergie qui y est appliqué afin que cette condition de résistance faible apparaisse et reste gelée dans la matière. Les parties modifiées 10 de la matière peuvent être considérées comme étant plus ordonnées que le reste de la substance généralement amorphe essentiellement endésordre. Cette transformation des caractéristiques de conduction résulte seulement dans l'étendue de la matière semi-conductrice immédiatement sous le faisceau d'énergie 17. Par consé-15 quent, à mesure que le faisceau d'énergie 17 .est dévié d'un côté vers un autre sous l'influence du dispositif de déviation 19, une petite longueur élémentaire de la matière semi-conductrice forme une trajectoire conductrice entre les résistances 11 et 12. Cette petite longueur élémentaire est indiquée comité la 20 partie de la matière entre les points désignés par 13a et 13b aux fig. 1 et 2. Des impulsions de faisceau modulées d'une durée relativement longue, comme indiqué par 20 à la fig. 1, constituent la forme préférée du faisceau d'énergie. Les grandes impulsions du fais-25 ceau d'énergie produisent de la chaleur dans la matière semi- conductrice seulement dans la zone recevant le iàisceau d'énergie. Cette augmentation de température a pour effet, entre autres, que la matière le long de la trajectoire suivie par le faisceau prend une condition de conduction à faible résistance. Les impul-30 sions du faisceau d'énergie sont appliquées pendant une durée suffisante pour permettre à la modification de conductibilité d'être gelée par exemple pendant une milliseconde. Il y a lieu de remarquer que le mouvement du faisceau est suffisamment lent porr assurer le recouvrement des impulsions du faisceau appli-35 quées à la surface de la matière senri-conductrice de façon à permettre une traje etoire ou des traje ctoires conductrices continues. Il est ainsi nécessaire de modifier la condition de la matière semi-conductrice à partir de la condition de conduction à résistance faible vers la condition de blocage à résistance BAD ORJGfN/ 69 41276 6 2024592 élevée, les impulsions du faisceau d1 énergie de durée relatave-rnent courte étant appliquées à la matière semi-conductrice comme cela est indique par la référence 21 à la fig. 2. Les impulsions 21 du faisceau d1 énergie sont appliquées à la matière 5 semi-conductrice pendant une durée relativement courte comme, par exemple, une nanoseconde, pour chauffer la matière. Etant donné que les impulsions du faisceau d'énergie sont de durée relativement courte et que les impulsions sont relativement espacées, il existe une. durée adéquate entre les impulsions pour'la 10 partie chauffée de la matière semi-conductrice afin de la refroi dir rapidement et afin que ce refroidissement rapide la ramène vers une condition généralement amorphe essentiellement en désordre de résistance de "blocage élevée. Par conséquent, les circuits électroniques intégrés réalisés par ce procédé peuvent 15 être facilement rétablis ou modifiés en ce qui concerne leur c onfigurati on. Aux fig. 3 et 4, on a représenté un fragment d'une couche mince qui représente une partie d'un circuit électronique intégré comprenant plusieurs transistors de construction classique, 20 Un substrat 24 de matière conductrice de l'électricité forme un collecteur commun pour plusieurs transistors, qui est d'un type à conductibilité comme, par exemple, en une matière de type P. Plusieurs bases 25, 26, 27 et 28 du type à conductibilité opposée, par exemple une matière de type I, sont formées dans le 25 collecteur commun et il existe des jonctions P-N entre eux. Les émetteurs 35, 36, 37 et 38 de conductibilité opposée comme, par exemple, en une matière de type P, se trouvent dans chacune des bases 25, 26, 27 et 28 et des jonctions P-N sont formées entre eux. Une couche isolante 39 est placée sur le substrat 30 24 à la surface fermant les transistors. La couche isolante 39 comporte des ouvertures 40, en coïncidence avec les émetteurs 35 et des paires d'ouvertures -41 et 42 en coïncidence avec les bases 25 sur les cotés opposés des émetteurs. Uns couche ou pellicule 45• de la substance semi-conduc-35 triee mentionnée ci-dessus est appliquée sur la couche isolante 39, la matière semi-conductrice .45 étant appliquée d'une manière telle pour remplir les ouvertures 40, 41 et 42 formées dans li- eovclit isolants .de man? ère à être en contact avec iec bases 25 s 26, 27 a- 28 et les &etteur-s 35$ 36, 37 et 38. 8AD ORIGINAL 69 41276 7 2024592 Lorsque le procédé de l'invention est utilisé dans la fabrication de circuits intégrés à grande échelle qui produisent des rendements de couches minces de moins de 100 fc, les divers transistors sont éprouvés en les sondant avant que la couche de ma-5 tière semi-conductrice 45 soit appliquée. Après la détermination des transistors sur le substrat qui sont appropriés en vue d'un emploi, la matière semi-conductrice 45 est appliquée et la couche mince est placée dans un appareil convenable pour diriger le feisceau d'énergie à la surface de la matière semi-conductrice. 10 Par exemple, après le sondage, si on détermine que les transistors 24, 26 et 36 sont défectueux, seuls les autres transistors représentés aux dessins sont couplés dans une disposition de circuit. Une source de faisceau d'énergie, comme représenté aux fig. 15 1 et 2, transforme de petites longueurs élémentaires de la matière semi-conductrice 42 à partir de l'état généralement amorphe essentiellement en désordre à résistance élevée vers la condition de résistance faible. A titre d'exemple, les petites trajectoires conductrices 46 et 47 peuvent être créées pour la 20 liaison à l'émetteur 35 et respectivement à la base 25. La petite trajectoire conductrice 46 se termine dans l'ouverture 40 de façon à créer une liaison électrique à l'émetteur 35. De la même façon, la petite longueur élémentaire 47 se termine dans l'ouverture 42 pour être reliée à la base 25 et il y a 25 lieu de remarquer que la trajectoire conductrice 47 peut être, à titre de variante, reliée à la base 25 par l'intermédiaire de l'ouverture 41; De la même façon, les trajectoires conductrices 48 et 49 formant de petites longueurs élémentaires sont reliées à l'émetteur 37 et à la base 27 du transistor et les 30 trajectoires conductrices 50 et 51 formant de petites longueurs élémentaires sont reliées à l'émetteur 38 et à la base ,28 du transistor. Le procédé de formation de circuits électroniques intégrés conformes à l'invention présente non seulement l'avantage de fa-35 ciliter le rétablissement des circuits mais permet également la modification de la configuration du circuit à un moment ultérieur. A titre d'exemple, les transistors 24, 26, 36 peuvent se lévéler être d'une qualité utilisable et être, en conséquence, considérés comme un composant de rechange sur la pellicule mince. Si l'un 69 41276 8 2024592 des autres transistors fait défaut, la pellicule mince peut être facilement remise en état pour utiliser le bon transistor supplé-men tai re. Aux fig. 5 et 6j on a représenté, à titre d'exemple, la réa-5 lisation d'un circuit logique résistance-traisistor indiqué, dans son ensemble, par 52. ïïn substrat 53 en matière semi-conductri-ce ou non conductrice électriquement reçoit deux transistors 54 et 55 et plusieurs résistances 56, 57, 58, 59, 60 et 61, Le substrat 53' peut être un composé de silicium en une ma-10 tière essentiellement non conductrice et, au moyen d'un dopage convenable, comme cela est bien connu dans ce domaine, un collecteur 63 peut être formé dans une position particulière sur le substrat 53. Une base 64 se trouve dans le collecteur 63 et a une conductibilité opposée à celle du collecteur. Un émetteur 15 65 est formé sur la base 64 ou dans cette dernière de manière à compléter la réalisation du transistor sous la f orme d'une partie solidaire du substrat 53. Le transistor 54 est,.de préférence, produit d'une manière analogue. Les-résistances 56 à 61 peuvent être réalisées en dopant les zones désirées sur le substrat 20 53 avec un dopant approprié qui, lorsqu'il est combiné avec la matière du substrat, produit les résistances comme cela est bien connu dans cette technique et qui peut comprendre une zone d'isolation 62 entre chaque résistance et le substrat 53 comme le montre le mieux la fig. 6. Un isolant 66 est placé sur le subs-25 trat 53 et comprend des ouvertures qui sont en coïncidence avec des parties choisies sur les divers composants- formés sur le substrat. Par exemple, une ouverture 68 est en coïncidence avec l'émetteur 65 du transistor 55 et deux ouvertures 71 et 72 30 sont en coïncidence avec les extrémités de laiésistance 61. Dès que les composants ont été formés sur le substrat 53 et l'isolant 66 placé sur les composants, une couche 73 de matière semi-conductrice est appliquée sur l'isolant 66 de manière à remplir les ouvertures qui y sont formées pour être en 35 contact avec le composant directement en dessous de l'ouverture. La matière semi-conductrice 73, comme mentionné ci-dessus, est d'un type capable de prendre des conditions modifiées sélectives entre un état essentiellement en désordre généralement amorphe de résistance élevé® et un état de faible résistance. Lorsque le 69 41276 9 2024592 faisceau d'énergie traverse la surface de la matière semi-conductrice 73 le long d'une trajectoire prédéterminée, les liaisons électriques entre les composants sur le substrat sont formées par le filament à grande conductibilité qui est ménagé à travers la 5 matière semi-conductrice 73 comme œla est indiqué par les lignes hachurées de la fig, 5 et par la zone hachurée à travers la matière semi-conductrice 73 de la fig. 6. Plusieurs bornes 75 peuvent être disposées d'une manière préférentielle le long de la périphérie du substrat 53 pour fournir des bornes électriques 10 convenant à des fins de soudage ou des fins analogues. A la fig. 7» on a représenté, de manière schématique, le circuit électronique intégré des fig. 5 et 6. Gomme cela est évident pour un spécialiste, il ressort que les composants illustrés à la fig. 7 peuvent être disposés suivant plusieurs manières 15 différentes pour former des circuits différents en utilisant une partie ou la totalité des mêmes composants sur une couche mince. Cet avantage permet de former une grande quantité de couches minces avec un nombre et un type donnés de composants et l'agencement du circuit désiré peut être obtenu en choisissant ou en choi-20 sissant à nouveau les trajectoires conductrices nécessaires dans la matière semi-conductrice 73. Un autre avantage de l'invention réside dans l'aptitude à la sélection de la caractéristique électrique désirée d'un composant particulier. Cette c aractéristique est illustrée aux fig. 8 et 9 25 qui montrent un substrat 77 destiné à recevoir une résistance 78 qui est déposée sur lui. Dans ce cas, le substrat 77 est, de préférence, une matière non conductrice. Une couche ou pellicule 79 de la matière semi-conductrice esti déposée sur le substrat et sur la résistance. La résistance 78 présente un.gra-30 dient de valeur connue d'une partie.à une autre le long de son corps. Par conséquent, si des sondes sont placées sur larésis-.tance, la v aleur de la résistance en ohms est déterminée par la distance entre les sondes. Ainsi, si la couche 79 de la matière semi-conductrice forme des trajectoires conductrices qui sont 35 séparées par l'espacement indiqué par les références 80 et 81, laiésistance à la fig. 8 a une valeur de résistance relativement élevée. D'autre part, si les trajectoires conductrices à travers la matière scmi-conductrice 79 sont placées plu? près les unes des autres comme cela est indiqué par les référerees 82 et 83 69 41276 10 2024592 à la fig. 9» la résistance a une valeur de résistance relativement faible. Bien que l'invention soit représentée avec une structure de circuit monolithique, il y a lieu de remarquer qu'elle peut 5 être utilisée pour le couplage sélectif de circuits intégrés produits par la technique compatible et que diverses modifications peuvent y être apportées sans pour cela sortir de son cadre. 69 41276 n 2024592 REVENDICATIONS 1 - Circuit électronique intégré, caractérisé en ce qu'il comporte une "base de support comprenant un circuit électrique avec plusieurs parties de circuit, une matière semi-conductrice 5 à mémoire déposée sur cette base de support et reliant les parties du circuit, la matière semi-conductrice à mémoire reliant les parties du circuit étant modifiable à partir d'une condition initiale deiésistance élevée vers une condition stable de résistance bien inférieure par l'application d'énergie externe à la 10 matière semi-conductrice à mémoire, cette condition de résistance bien inférieure persistant indéfinimement après la fin de l'application d'énergie, la matière semi-conductrice à mémoire entre celle choisie de plusieurs parties du circuit étant modifiée sélectivement vers la condition stable de résistance bien infé-15 rieure par l'application sélective d'énergie externe. 2 - Circuit électronique intégré suivant la revendication 1, caractérisé en œ que la base de support comporte plusieurs composants de circuit et en ce que les parties du circuit sont respectivement reliées à plusieurs des composants du cireuit. 20 3 - Circuit électronique intégré, suivant l'une des revendi cations 1 et 2, caractérisé en ce qu'il comporte une base de support comprenant un circuit électrique avec un certain nombre de paires de parties de circuit espacées qui sont reliées sur la base de support, une pellicule d'une matière semi-conductrice à 25 mémoire sur la base de support s*étendant sur chaque paire des parties de circuit et entre cea parties, la pellicule de la matière semi-conductrice à mémoire entre chaque paire 4 - Circuit électronique intégré suivant l'une des revendications 1 à 3, caractérisé en ce que la pellicule de matière semi-conductrice à mémoire entre chaque paire des parties du 69 41276 12 2024592 circuit est initialement une matière amorphe généralement en désordre dans son état de résistance élevée et en ce que ces parties sont modifiées vers une condition de résistance faible vers un état relativement plus ordonné par application d'énergie. 5 5 - Circuit électronique intégré suivant l'une des revendi cations 1 à 4» caractérisé en ce que la condition stable de résistance faible de la matière semi-eonductrice à mémoire présente une telle résistance faible que la partie de la pellicule de la matière semi-conductrice à mémoire reliant les parties de circuit 10 agit à la manière d'un conducteur reliant ces dernières et en c« que la pellicule de la matière semi-conductrice à mémoire entre chacune des paires des parties de circuit est reliée avec et forme un seul corps solidaire de la aatière seai-oonductrice avec l'autre corps de cette matière. 15 6 - Circuit électronique intégré suivant l'une des revendica tions 1 à 5, caractérisé en ce que la base de support comporte plusieurs composants formant circuits auxquels les parties des circuits sont reliées et en ce que les composants formant circuits comprennent des résistances et des transistors qui sont 20 reliés électriquement par les parties à résistance faible de la matière semi-conductrice à mémoire entre les parties du circuit. 7 - Circuit électronique intégré suivant l'une des revendications 1 à 6, caractérisé en c e que la. base de support est un substrat d'une matière sexi-conductrioe dopée comprenant une par-25 tie formant une jonction à colleetéur commun pour plusieurs transistors, des parties formant des bases séparées et des émetteurs des transistors respectifs, seulement certains des transistors étant reliés de façon opérationnelle par les parties à résistance inférieure de la matière semi-conductrice et en ee qu'il comporte 30 une pellicule isolante perforée disposée entre le substrat à semi-conducteur dopé et la matière semi-eonductrice à mémoire entre les parties du circuit de telle sorte que les ouvertures dans l'isolant sont en coïncidence avec les bases et les émetteurs des transistors. 35 8 - Circuit électronique intégré suivant l'une des revendi cations 1 à 7, caractérisé en ce que la base de support comprend un dépôt de matière formant résistance sur la base de support avec un gradient de valeur de résistance prédéterminée d'une partie à une autre le long du corps, un corps de matière semi- 69 41276 13 ► 2024592 conductrice à mémoire recouvrant la matière formant résistance, ses petites parties étant modifiées vers la condition de résistance inférieure pour former des petites trajectoires du circuit entre les.parties du circuit sur la base de support et les par-5 ties espacées sur la matière formant résistance, l'espacement déterminant la valeur de la résistance fournie. 9 - Procédé pour la formation de liaisons électriques entre plusieurs composants de circuit d'une base de support contenant un circuit, les composants du circuit ayant des parties de cir- 10 cuit espacées sur cette base de support, caractérisé en ce qu*il consiste à déposer sur la base de support une matière semi-conductrice à mémoire de résistance élevée entre ces parties de circuit, la matière semi-conductrice à mémoire étant modifiable à partir d'une condition initiale de résistance élevée vers une 15 condition stable de résistance bien inférieure par application d'énergie à la matière semi-conductrice à mémoire, la condition de cette résistance inférieure persistant indéfiniment après la fin de l'application d'énergie et à appliquer de l'énergie à la matière semi-conductrice à mémoire entre des parties de circuit 2D choisies pour modifier eelles-ci vers la condition stable de résistance bien inférieure. 10 - Procédé suivant la r evendication 9» caractérisé en ce que l'énergie appliquée à la matière semi-conductrice à mémoire entre les parties de circuit est sous la foime d'un faisceau 25 d'énergie tombant sur cette matière entre les parties du circuit et en ce que le faisceau d'énergie est puisé pour fournir des impulsions de faisceau de durée relativement longue. 11 - Procédé suivant l'une des revendications 9 et 10, caractérisé en ce qu'il consiste à diriger le faisceau sur une par- 30 tie à résistance relativement faible de la matière semi-conductrice à mémoire reliant des parties'de circuit choisies et à puiser le feisceau pour feurnir des impulsions de courte durée afin de rétablir celles-ci vers une condition de résistance élevée, le faisceau étant un faisceau d'électrons ou un faisceau lumineux. 35 12 - Procédé suivant l'une des revendications 9 à 11,carac térisé en ce que la matière semi-conductrice à mémoire est initialement une matière amorphe généralement endésordre dans sa condition à résistance élevée et en ce que ses parties sont modifiées vers une condition à résistance faible vers un état rela 69 41276 14 2024592 tivement plus ordonné par application d'énergie. 13 - -Procédé suivant l'une des revendications 9 à .12, caractérisé en ce qu'on prévoit plusieurs paires de parties de circuit espacées sur la base de support, ces parties de circuit étant 5 associées avec des paires de composants de circuit destinés à être reliés, la matière semi-conductrice à mémoire reliant ces paires respectives des parties de circuit, et un faisceau étant appliqué à la matière semi-conductrice à mémoire reliant ces paires de parties de circuit pour les modifier vers une conditicn. 10 de résistance bien inférieure. 14 - Procédé suivant l'une des revendications 9 à 13, caractérisé en ce qu'on prévoit plusieurs paires de parties de circuit espacées sur la base de support, ces parties de circuit étant associées avec des paires de composants de circuit destinés à 15 être reliés, la matière semi-conductrice à mémoire reliant ces paires respectives des parties de circuit et l'énergie étant appliquée par voie externe à la matière semi-eonductrice à mémoire reliant les paires choisies, des parties de circuit en dirigeant sélectivement eette énergie appliquée de façon externe. 20 15 - Procédé suivant l'une des revendications 9 à 14, carac térisé en ee.que l'énergie est un seul faisceau dirigé sélective-vers la matière semi-eonductrice à mémoire entre des paires choisies des parties de cireuit et en ce que la base de support est un substrat semi-conducteur et les composants sont des zones 25 dans le substrat formant plusieurs dispositifs semi-conducteurs dopés dont certains seulement sont utilisés dans un circuit à former, l'énergie qui est appliquée à la matière semi-conductrice à mémoire s'étendant vers les parties de cireuit associées avec les dispositifs semi-conducteurs à utiliser. 30 16 - Procédé suivant l'une des revendications 9 à 15, carac térisé en ce que la matière semi-conductrice à mémoire reliant les parties de cireuit constitue des portions différentes de la même pellicule de la matière semi-conductrice à mémoire s'étendant sur toutes les parties de circuit et entre celles-ci et en 35 ce que les parties de circuit sont espacées d'une distance sensible, l'énergie étant sous la f orme d'un faisceau d'un ordre de grandeur essentiellement inférieur à l'espacement entre les parties de circuit, le faisceau étant déplacé le long de eette matière seioi-conduc tries à mémoire entre les parties de circuit 40 peur modifier ses portions continues entra les partes da circuit é*D 69 41276 15 2024592 vers la condition de résistance bien inférieure. 17 - Procédé suivant l'une des revendications 9 à 16, caractérisé en ce que la condition stable de résistance bien inférieure de la matière semi-conductrice à mémoire est telle que la partie 5 de la pellicule de la matière semi-conductrice à mémoire reliant les parties de circuit agit de la même façon qu'un conducteur reliant celles-ci et en ce qu'il consiste à déposer une matière semi-conductrice à mémoire de résistance élevée sur la base de support entre ces parties de circuit, la matière semi-eonductrice 10 à mémoire étant modifiable à partir de la condition initiale de résistance élevée vers une condition stable de résistance bien inférieure par l'application d'un faisceau d'énergie vers les parties choisie? de la pellicule de la matière semi-conductrice à mémoire, cette condition de résistance-bien inférieure persis-15 tant indéfiniment après la fin de l'application d'énergie et à appliquer le faisceau d'énergie à la matière semi-conductriee à mémoire entre des parties de circuit choisies pour modifier celle-ci vers la condition stable de résistance bien inférieure. 18 - Procédé pour la formation de liaisons électriques entre 20 plusieurs paires de parties de circuit espacées sur une base de support, suivant l'une des revendications 9 à 17, caractérisé en ce qu'il consiste à former sur cette base de support une pellicule de matière semi-conductrice à mémoire de résistance élevée reliant chaque paire des parties de circuit espacées, des 25 portions choisies de la pellieule de la matière semi-conductrice à mémoire étant modifiables à partir de la condition initiale de résistance élevée vers une condition stable de résistance bien inférieure par l'application d'énergie à ces portions choisies de la pellicule de la matière semi-conductrice à mémoire, cette 30 condition de résistance bien inférieure persistant indéfiniment-après la fin de l'application d'énergie, et à appliquer cette énergie à la pellicule de la matière semi-conductrice à mémoire entre ces paires des parties de circuit pour les modifier vers une condition stable de résistance bien inférieure. 35 19 - Procédé suivant l'une des revendications 9 à 18, carac térisé en ce que l'énergie est appliquée par voie externe à la matière semi-conductrice à mémoire entre les paires choisies des parties de circuit en dirigeant de l'énergie appliquée extérieurement et en ce que l'énergie appliquée est une seule source 69 41276 16 2024592 d'énergie fournie par voie externe dirigée sélectivement vers la pellicule de la matière semi-conductrice à mémoire entre chaque paire choisie des parties de circuit. 20 - Procédé suivant l'une des revendications 9 à 19, carac-5 térisé en ce que la pellicule de la matière semi-conductrice à mémoire s'étendant entre chaque paire des parties de circuit est reliée avec d'autres parties de circuit pour former une seule pellicule solidaire de cette, matière recouvrant et s*étendant entre toutes les paires des parties de circuit et en ce que la 10 condition stable de résistance bien inférieure de la matière semi-conductrice à mémoire ëst telle que dans la condition de résistanoe faible, la partie de la pellicule de la matière semi-conductrice à mémoire reliant chaque paire des parties de circuit agit de la même façon qu'un conducteur reliant celles-ci. 15 21 - Procédé pour fabriquer un circuit intégré conforme à l'une des revendications 1 à 8, caractérisé en ce qu'il consiste à former au moins un dépôt constituant une résistance sur la base de support, le dépôt ayant un gradient de résistance prédéterminé d'une extrémité à l'autre, à déposer la matière semi-conductrice. 20 à mémoire de résistance élevée sur la base de support de façon à ce qu'elle recouvre le dépôt formant résistance et s'étende vers au moins une paire de parties de cireuit entre lesquelles le d épôt formant résistance doit être relié et à appliquer de l'énergie à la pellicule de la matière semi-conductrice à mé-25 moire entre ces parties de circuit et les parties longitudina-lement espacées du dépôt formant résistance pour raccourcir les parties de circuit du dépôt formant résistance et laisser une longueur du dépôt formant résistance qui fournit la valeur désirée de résistance au circuit intégré.