Brevet FR2033242A1 — publié le 19701204

L'invention concerne une unité de lecture pour l'exploration de l'information qui, sous forme d'un signal de tension bivalent, existe sur une borne d'information, unité de lecture qui, pour être sélectionnée par des signaux bivalents, comporte une borne d'entrée qui, à travers 5 une première résistance, est connectée à la base d'un premier transistor dont un émetteur est raccordé à la borne d'information et dont le collecteur est raccordé à la base d'un deuxième transistor dont l'émetteur est connecté à. line source de potentiel constant et dont le collecteur est connecté d'une part à une borne de sortie et d'autre part à un pôle d'une 10 source d'alimentation à travers une deuxième résistance. Le'problème que constitue l'exploration de signaux de tension bivalents se pose entre autres pour des mémoires semi-conductrices dans lesquelles les éléments de mémoire sont formés par des dispositifs semiconducteurs bistables. A ce sujet, on connaît une unité de lecture du 15 type mentionné dans le préambule et décrit dans la'publication "Electronics", page 122, parue le 4 avril 1966» Bans ce montage connu, afin de pouvoir prélever sur la sortie de la borne d'information l'information présente sous forme d'un signal de tension bivalent, le deuxième transistor est bloqué lorsque se produit 20 une des valeurs de signal, et porté à saturation lorsque se produit l'autre valeur de signal. Dans ce dernier état, il se produit une foite accumulation de charge dans la base du transistor. Parfois, cette charge peut seulement être évacuée par des courants de fuite» .ce q.u±._a. pour inconvénient d'allonger la durée nécessaire pour effectuer la commutation 25 d'une faible tension de sortie vers une tension de sortie élevée. Pendant cet intervalle de longue durée, des tensions induites provoquées à l'extérieur, influencent fortement la tension de sortie, de sorte que la marge de perturbation est petite. Par "marge de perturbation", il y a lieu d'entendre la relation Ts 30 i dans laquelle 7s est la valeur maximale de tension d'entrée pour laquelle la tension de sortie ne subit pas encore une variation, alors qus Vt est la variation maximale de la tension de sortie. Le but de l'invention est de maintenir faible dans toutes circonstances la durée de commutation de l'unité de lecture mentionnée dans 35 le préambule, et d'améliorer ainsi la marge de perturbation. L'unité de lecture conforme à l'invention est remarquable en ce que la borne d'entrée esst connectée directement à un deuxième émetteur appartenent au premier transistor pour rendre celui-ci temporairement conducteur lors du blocage du deuxième transistor. 40 La description suivante, en regard du dessin annexé, le tout 70 00850 2033242 donné à titre d'exemple, fera bien comprendre comment l'invention peut être réalisée. La fig. 1 représente une unité de lecture connue. La fig. 2 illustre un exemple de réalisation de 1'unité de 5 lecture conforme à l'invention. Les figures 3» 4 et 5 illustrent d'autres exemples de réalisation de l'unité conforme à l'invention, exemples qui par rapport à celui illustré sur la fig. 2 présentent plus de composants. Sur la fig. 1, l'unité de lecture comporte un élément de mé-10 moire G renfermant de l'information sous forme d'un signal de tension bivalent. Les valeurs de ces tensions sont déterminées de façon uni— voque, et sont soit faibles par rapport au potentiel de masse, soit élevées par rapport à la tension positive de la source d'alimentation. Ces tensions de signalisation peuvent provenir d'une borne 15 d'information de l'élément de mémoire G. A cet effet, cette borne est reliée à un émetteur d'un transistor multi-émetteur à plusieurs émetteurs; la base de ce transistor est, à travers une première résistance , raccordée à. une première borne d'entrée y, un deuxième émetteur dudit transistor est raccordé à une deuxième borne d'entrée 20 x, alors que le collecteur du transistor est raccordé à la base d'un deuxième transistor dont l'émetteur est relié à la masse et dont le collecteur est raccordé d'une part à. la borne de sortie ïï.et d'autre part, à travers la résistance Rg, atl pôle posiiifL.Y d!une-source d'alimentation non représentée. Afin de permettre, par coïncidence, la sélec-25 tion- d'unité, les bornes d'entrée x et y reçoivent des signaux bivalents; notons que le terme "valeur élevée du signal" signifie une tension élevée, à savoir la tension positive,de la source d'alimentation 'non représentée, et que le terme ".valeur faible du signal" signifie une tension faible, à savoir le potentiel de masse. Lorsque sur la borne 30 d'entrée "y" la tension est faible, le transistor sera bloqué indépendamment de la valeur de la tension sur la borne d'entrée "x", de sorte qu'aucun courant de base n'est disponible pour le transistor qui sera donc bloqué aussi. La tension de sortie de la borne U est alors égale à la. tension positive de la source d'alimentation non représentée. Lorsque 35 sur ia "borne d'entrée "y" la tension est élevée, et celle sur la borne d'entrée "x". est faible, la jonction base-émetteur du transistor multi-émetteur est conductrice. La tension de collecteur du transistor est dans ces conditions approximativement égale à la tension sur la borne d'entrée x, de sorte que la tension de base du transistor Tg est 40 faible aussi et que ce dernier reste bloqué. La tension de sortie de la 70 00850 2033242 "borne U se maintient alors à, un niveau élevé. Lors nu1 a'ox eux bornes d'entrée x et y on fournit une tension élevée, et si la tension sur la borne d'information e:-t faible, la jonction base-émetteur du transistor T.| sera de nouveau conductrice, la tension de collecteur du transistor 5 de nouveau faible, et la "tension de sortie de la borne U de nouveau élevée. Toutefois, lorsque les tensions sur les bornes d'entrée x et y et sur la borne d'information sont élevées, la jonction base-collecteur du transistor sera conductrice tout comme la jonction base-émetteur du transistor T^> branchée en série avec la jonction précitée, le tran-10 sistor Tg devenant ainsi conducteur. Aux bornes de la résistance se produit de «ce fait une chute de tension, de sorte que la tension de sortie de la borne ïï ^st' diminuée. Sur la borne de sortie IT, la valeur inversée de la tension correspondant à l'information emmagasinée dans l'élément de mémoire G se produira donc uniquement si les deux tensions 15 d'entrée sont élevées. En raison de ce que les tensions de sortie peuvent être mises à profit pour comnander d'autres circuits, on exige que leurs niveaux soient identiques aux niveaux de tension de l'élément de mémoire G. En outre, cette unité de lecture est réalisée sous forme intégrée, et il faut donc assurer une faible dissipation. Pour répondre à ces exigen-20 ces, le transistor e3^ bloqué pour obtenir une tension de sortie élevée, et est porté à saturation pour obtenir une tension de sortie faible. Le fait de porter à saturation ce transistor donne lieu à une forte accumulation de charge dans la base de ce transistor. Lorsqu'on fait le nécessaire pour ';ue la tension "d'entrée de la borne "y" passe 25 d'une valeur élevée à une valeur faible cependant que la tension d'entrée de la borne "x" est élevée, le transistor à plusieurs émetteurs est bloqué, et la, charge de la base du transistor ne peut être évacuée que par un courant de fuite. La tension de sortie de la borne U passe alors lentement d'une valeur faible à une valeur élev'e, de sorte 30 que la durée de commutation est longue, ce qui entraîne que pendant cette durée, des tensions induites \ l'extérieur influencent, fortement la valeur de-la tension de sortie de la borne ïï, d'où il résulte une petite marge de perturbation. La fig. 2 représente une unité de lecture conforme a l'inven-35 tion. En comparant cette unité avec celle représentée sur la fig. 1, on remarque 'u'un troisième émettetn? du^transistor à plusieurs émetteurs est connecté à 1 première borne d'entrée "y", 2e sorte que des variations 'le tensions .ce produisant sur cette borne "y" sont transmises directement h l'émetteur. Par rapport* à la masse, la base du transistor 4'~ -h présente une cp^-acité parasite C formant avec la résistance ît4 un I p I 70 00850 2033242 élément retardateur à constante de temps C R„. Une variation de la P 1 tension sur la borne "y" est transmise à la base du transistor avec un retard égal à . Lorsque sur la borne "y" la tension est portée d'une valeur élevée à une valeur faible pendant que la tension sur la 5 borne "x" et sur la borne d'information sont élevées, la tension de la-base du transistor sera encore élevée pendant le retard C^R^, tandis que la tension d'émetteur est faible, de sorte que pendant cet intervalle, le transistor à plusieurs émetteurs fonctionnera réellement comme transistor. La charge accumulée dans la base du. transistor 0?2 10 sera alors évacuée plus rapidement à travers la jonction collecteur- émetteur du transistor et la borne d'entrée y,. La durée de commutation s'en trouve diminuée et la marge de perturbation améliorée. Lorsque le retard C^R^ est trop petit pour permettre l^évacuation complète de la charge accumulée dans la base du transistor Tg, \a. capacité parasite 15 C peut être augmentée. P Ceci a l'inconvénient d'introduire éventuellement un temps d'enclenchement lorsque le transistor T^ doit être amené de l'état bloqué à l'état conducteur. L'unité de lecture représentée sur la fig. 3 élimine cet inconvénient de l'unité représentée sur la fig. 2. Sur 20 la fig. 3, un troisième transistor T^, dont la jonction base-émetteur se trouve entre la résistance R^ et la base du. transistor à. plusieurs émetteurs, est agencé de façon que la base dudit transistor soit reliée à la résistance R^-, et l'émetteur de ce transistor à la base du transistor . A travers la résistance R^, le collecteur du transistor 25 T-, est. connecté au pôle positif V de la source d'alimentation non J P représentée. Lorsque les deux tensions d'entrée et la tension de la borne d'information sont élevées, le, transistor sera conducteur du fait qu'à partir du pôle positif de ladite source d'alimentation, un courant de base pour le transistor circule à. travers la résistance 30 Rg, la jonction émetteur-collecteur du transistor Tj, la jonction base-collecteur du transistor et la jonction base-émetteur du transistor Tg. Ce dernier est alors porté à saturation et une forte accumulation de charge se produit donc dans sa base. Lorsque uniquement la tension de la borne d'entrée y est amenée d'un niveau élevé à un niveau 35 faible, la base du transistor suivra cette baisse de tension avec un retard C^R^, ce qui a pour effet de bloquer au bout d'un certain temps le transistor T^, après quoi la base du transistor est portée à une faible tension. Toutefois, la tension d'émetteur du transistor a suivi la baisse de tension de la borne d'entrée "y". Pendant l'inter-40 va]le C R^, augmenté de la durée nécessaire pour fermer le transistor 10 70 00850 2033242 Tj, le transistor fonctionne comme transistor, alors que la charge accumulée par l'intermédiaire de la base du transistor est évacuée totalement vers la borne d'entrée "y" à travers la jonction collecteur-émetteur du transistor . La fermeture du transistor Tg a lieu dès que la charge de base est évacuée, de sorte qu'un retard plus -long que celui strictement nécessaire ne présente pas d'inconvénient. Bu fait que la durée d'enclenchement d'un transistor normal est beaucoup plus petite que la durée de désenclenchement, l'évacuation totale de la charge accumulée dans la base du transistor es^ obtenue lorsque dans le circuit de base du transistor , on utilise le transistor Tj, sans'que soit introduit un retard additionnel lorsque sur la borne y, la tension d'entrée est portée d'un bas niveau à, un niveau élevé. Bans la pratique, on a pu constater que ces mesures ont per-15 mis de diminuer de 240 nanosecondes la durée de commutation (de 300 à 60 ns). Bans les exemples de réalisation décrits ci-dessus, si la tension d'entrée sur la borne y est élevée et la tension d'entrée sur la borne x est faible, la jonction base-émetteur du transistor à 20 plusieurs émetteurs sera conductrice. La tension de collecteur de ce transistor est alors approximativement égale à la faible tension d'émetteur, de sorte que la base du transistor Tg, reliée au collecteur du transistor 3?, est à une faible tension et que le transistor Tg est bloqué. Bu fait nue la jonction base-émetteur du transistor 25 est conductrice, une certaine quantité d'énergie est dissipée dans l'unité de lecture, ce qui est défavorable lorsque le circuit est réalisé sous forme intégrée. On y remédie par l'emploi d'une unité de lecture représentée sur la fig. 4« Bans le circuit de base du transistor on a placé sur cette fig. 4 un quatrième transistor de façon que son col-30 lecteur soit connecté à l'émetteur du transistor son émetteur à la base du transistor et sa base à la borne d'entrée "x" à, travers une résistance R^. Bans cette conception, le transistor aussi conducteur uniquement lorsque les deux tensions d'entrée et la tension de la borne d'information sont élevées. A partir du pôle positif "V , un courant de 35 base pour le transistor circulera alors vers la masse, à travers la résistance R,, la jonction collecteur-émetteur du transistor T,, la 5 3 jonction collecteur-émetteur du transistor T^, la jonction base-collecteur du transistor et la jonction base-émetteur du transistor Tg. Lorsque sur la borne x ou y, la tension d'entrée passe d'un niveau 40 élevé à un niveau faible, l'unité de lecture fonctionne comme celle 70 00850 6 2033242 représentée sur la fig. 3» lorsque uniquement la tension d'entrée de la "borne x est faible, le transistor est "bloqué, et le circuit, traversé par le courant de base du transistor est interrompu, de sorte que dans ce cas aussi, le transistor ainsi que tous les autres tran-5 sistors appartenant à l'imité de lecture sont bloqués; cette unité de lecture convient donc mieux pour être réalisée sous forme intégrée. Dans l'exemple de réalisation illustré sur la fig. 5» on a enlevé, en partant de l'unité de lecture de la fig. 3» la résistance Rj, et on a relié le collecteur du transistor directement au pôle 10 positif de la source d'alimentation, et placé une résistance R^ entre l'émetteur du transistor et la base du transistor Le fonctionnement de cette unité est identique à celui de l'unité illustrée sur la fig. 3» sauf en ce que du fait que le transistor est monté avec charge dans le circuit émetteur, l'on peut se contenter à l'entrée d'un 15 courant de commande d'intensité plus petite. Ceci a l'avantage que plusieurs de ces entrées peuvent être connectées à une seule sortie. Pour les exemples de réalisation décrits ci-dessus, exception faite de l'unité de lecture illustrée sur la fig. 4» il n'est pas essentiel qu'existe la borne d'entrée x, de sorte que pour certaines applications, 20 il n'est pas nécessaire de la réaliser. 70 00850 7 2033242 REVENDICATIONS : 1. Unité de lecture pour l'exploration de l'information qui, sous forme d'un signal de tension bivalent, existe sur une borne d'information, unité de lecture qui, pour être sélectionnée par des signaux 5 bivalents, comporte une borne d'entrée qui, à travers une première résistance, est connectée à la base d'un premier transistor dont un émetteur est raccordé à la borne d'information, et dont le collecteur est raccordé à la base d'un deuxième transistor dont l'émetteur est connecté, à une source de potentiel constant et dont le collecteur est 10 connecté d'une part.à une borne de sortie et d'autre part à un pôle d'une source d'alimentation à travers une deuxième résistance,, caractérisée en ce qué-la borne d'entrée est connectée directement à un deuxième émetteur appartenant au premier transistor pour rendre celui-ci temporairement conducteur lors du blocage du deuxième.transistor. 15 2. Unité de lecture selon la revendication"1, caractérisée en ce qu'entre la première résistance et la base du premier transistor, on a placé un troisième transistor dont la base est connectée à la première résistance, son collecteur au pôle de la source d'alimentation à travers une troisième résistance, et son émetteur à la base du premier tran-20 sistor. 3. Unité de lecture selon la revendication 2, équipée d'une deux ième borne d'entré- reliée à un troisième émetteur du premier transistor, caractérisée en ce qu'entre l'émetteur du troisième transistor et la base du premier transistor, on a placé un quatrième transistor dont 25 la base est connectée à. la deuxième borne d'entrée à travers une quatrième résistance, son collecteur à l'émetteur du troisième transistor et son émetteur à la base du premier transistor. 4« Unité de lecture selon la revendiation 1, caractérisée en ce qu'entre la première résistance et la base du premier transistor, on a 30 placé un cinquième transistor dont la base est connectée à la première résistance, son collecteur au pôle de la source d'alimentation, et son émetteur à la base du premier transistor à, travers une cinquième résistance .