Brevet FR2039312A1 — publié le 19710115

La présente invention concerne d'une manière générale des systèmes d'enregistrement magnétique et plus particulièrement des perfectionnements apportés à la lecture des signaux enregistrés sur un support magnétique Les systèmes d'enregistrement magnétique emmagasinant des données digitales sont utilisés dans les dispositifs de traitement de données électroniques, les dispositifs de communication et autres. Pour essayer d'améliorer les possibilités des systèmes d'enregistrement magnétique (disques magnétiques, bandes, tambours et autres), on a essayé d'augmenter les densités d'enregistrement de ces systèmes pour réduire les temps dlsscès et de traitement.Il est souhaitable que la densité des bits (c'est-à-dire le nombre de bits ou digits qui peuvent être enregistrés sur un centimètre de support d 'enregistre- ment magnétique) soit aussi grande que possible. Actuellement, on considère que dans des enregistrements de densités élevés il y a entre 2300 et 4000 bits enregistrés par centimètre de support magnétique. Au fur et à mesure que la technique avance. la définition des enregistrements magnétiques de densité élevée devra naturellement augmenter. La largeur de chaque piste d'enregistrement varie suivant la conception du système. La lecture d'un enregistrement magnétique est réalisée en amplifiant les signaux d'amplitude faible induits dans une tête de lecture ou de reproduction magnétique quand le support magnétique se déplace devant la tête. Dans certains systèmes, la tête de reproduction est mobile et le support est fixe. Au fur et à mesure que la densité d'enregistrement augmente, l'amplitude des signaux fournie par la tête de lecture a tendance à diminuer ce qui accroît la difficulté de reproduire fidèlement les données digitales enregistrées. La plupart des tètes de reproduction sont limitées par leur largeur de bande de sorte que les signaux de fréquences supérieures dans le système d'enregistrement sont atténués. On rencontre aussi d'autres diffi cultés qui seront énumérées par la suite. Les données digitales enregistrées sur un support magnétique sont représentées soit par des changements dans le flux magnétique, la polarité du flux magnétique soit par des fréquences différentes des chargements du flux magnétique dans une zône prédéterminée du support qui est souvent appelée cellule de bit ou cellule. Le temps mis par le transducteur pour balayer une cellule est généralement appelé "période de bit". La chronologie dans les systèmes d'enregistrement digitaux est généralement fondée sur les Porio- des de bit. Gans les enregistrements avec retour à zéro (RZ) et sans retour à zéro [ NRZZ, les données digitales binaires sont enregistrées sous forme d'une polarité donnée de la rémanence magnétique dans le support magnétique. Une rémanence magnétique positive peut représenter un "1" binaire alors qu'une rémanence magnétique négative peut représenter un "C" binaire. Au fur et à mesure que la densité d'enregistrement des bits augmente pour des bits 1 et 0 enregistrés alternativement, il se produit dans les cellules de bit adjacentes une délimitation précise entre les signaux enregistrés les uns à côté des autres.Il résulte de cette délimitation un gradient de flux magnétique élevé (d 0/dut) dans la tête de reproduction magnétique, ce qui donne un signal de lecture important amené au transducteur de reproduction. Cepen- dant, lorsqu'une série de 1 ou une série de 0 sont enregistrées. l'amplitude du flux magnétique dans des zônes d'enregistrement adjacentes diminue ce qui réduit le gradient d#/dt, donnant ainsi des signaux de lecture de faible amplitude fournis par le transducteur de reproduction. Par conséquence, il devient difficile de déterminer une suite de 1 ou une suite de 0. Dans un autre type d'enregistrement appelé NRZI, un changement dans la polarité du flux magnétique se produit dans une cellule de bit chaque fois qu'il y a un 1 binaire. Pour un 0 binaire, il n'y a pas de changement dans la polarité du flux magnétique dans une cellule de bit donnée. Un des problèmes qui se pose avec l'enregistrement de densité élevée utilisant la technique d'enregistrement NRZI est l'obtention d'une information de synchronisation fiable lorsqu'une suite de 0 est enregistrée. On a essayé d'améliorer la technique d'enregistrement NRZI en utilisant la technique d'enregistrement NRZI synchronisée dans laquelle un changement de flux doit se produire après un nombre donné de cellules de bit.Cette technique nécessite plus de circuits de détection pour conserver la trace des impulsions de synchronisation, que dans les techniques utilisant le report d'un bit binaire 1 lu. D'autres systèmes d'enregistrement magnétique utilisent les techniques de modulation de fréquence dans lesquelles un 0 binaire est représenté par une première fréquence des inversions de flux et un 1 binaire est représenté par une seconde fréquence des inversions de flux. Ces systèmes peuvent aussi être appelés système d'enregistrement à deux fréquences. Généralement, dans ces systèmes un 1 binaire est représenté par un signal ayant une fréquence double ou qui est un harmonique de la fréquence utilisée pour le 0 binaire ou d'une fréquence de base F. Un autre système d'enregistrement un peu identique consiste à utiliser le codage en phase dans lequel un 1 binaire est représenté par des inversions de flux ayant une première phase et le 0 binaire est représenté par des inversions de flux ayant une phase opposée, les fréquences des inversions de flux sont les mêmes.Cependant, lorsqu'il y a un changement dans la phase (c'est-à-dire, lorsque des 1 et des 0 sont enregistrés alternativement), on introduit une fréquence inférieure dans le signal lu. Par conséquent, le signal lu à partir d'un enregistrement utilisant le codage en phase aura une fréquence basse F (par exemple) représentant un changement de phase et une fréquence supérieure qui est un harmonique de la fréquence du changement de phase, la fréquence supérieure peut être égale à 2F, une cellule de bit est définie par une ou plusieurs périodes entières du signal de cette fréquence. Certaines systèmes d'enregistrement utilisant le codage en phase, utilisent plusieurs cycles d'inversion de flux pendant chaque cellule de bit donnée. Ces systèmes d'enregistrement posent des difficultés pour la lecture des signaux de données au fur et à mesure que les densités de bit augmentent trop. Il résulte de ces cycles multiples une amplitude inférieure du signal de lecture. En plus des amplitudes réduites des signaux, des difficultés pour la reproduction fidèle des signaux digitaux enregistrés, il y a des problèmes de décalage des maximas, de décalage du niveau de base, des problèmes de largeur de bande des signaux, des pertes de signaux dues à la séparation (le support magnétique pert contact avec le transducteur) et du bruit, qui peut avoir une fréquence égale à celle du signal lu. Les décalages des maximas, lorsqu'ils sont appliqués à un signal lu indiquent un décalage effectif des limites des cellules d'enregistrement. Dans le signal lu, un décalage des maxima apparaît sous forme d'une impulsion enregistrée de durée plus longue que celle de l'impulsion qui était en réalité enregistrée. On pense que ce décalage des maxima de certains signaux est provoqué par l'élimination des fréquences élevées dans le transducteur de lecture pour maintenir les fréquences à l'intérieur de la largeur de bande du système d'enregistrement de données. indépendamment de la cause du décalage des-- maxima, il se pose le problème de la reproduction fidèle des signaux de données enregistrés. Par conséquent, il est souhaitable de réaliser un système de lecture de signaux qui tolère le décalage des maxima des signaux lus. ~D'autre part, le décalage du niveau de base est un décalage en continu ou un décalage des fréquences faibles dans le siganl lu par rapport à un potentiel de référence donné. Par exemple, si certaines configurations sont enregistrées dans un support magnétique certains systèmes de lecture introduisent une composante continue dans le signal. Cette composante continue affecte la détection d'amplitude fidèle des signaux lus par le fait que la composante continue fournit des indications erronées des amplitudes des signaux en alternatif représentant les signaux de données enregistrés qui dolent être lus. Ce phénomène est bien connu et ne sera pas décrit pour cette raison. Dans les enregistrements de densité élevée à cause des amplitudes réduites en alternatif dans le signal lu. le décalage de niveau continu peut être éliminé ou compensé. On préfère réaliser un système de lecture dans lequel le décala ge de niveau continu n'affecte pas la détection d'amplitude des composantes en alternatif. D'autres problèmes dans la lecture des signaux dans des enregistrements de densité élevée se posent pour la réduction d'amplitude du signal lu provoquée par la séparation du support magnétique et du transducteur tc'est-à- dire, il y a des moments où la bande magnétique n'est pas en contact avec le transducteur), ou une bonne synchronisation du générateur d'impulsions d'horloge ou de porte pour lire de façon fidèle toutes les données digitales et avoir une bonne immunité au bruit. En d'autres termes, la lecture fidèle de signaux digitaux enregistrés de densité élevée pose des difficultés techniques importantes qui ne sont pas encore toutes résolues. Certains circuits de lecture de signaux digitaux tentent de reconstruire le signal original pour utiliser ce signal reconstruit comme signal de sortie. Ces systèmes utilisent des différentiateurs, des intégrateurs# et des circuits limiteurs de signaux. Ces dispositifs, en changeant la forme du signal lu augmentent la susceptibilité du système au bruit et peuvent introduire du bruit dans le signal lu à cause de cette mise en forme. On désire réaliser un système de lecture de signaux qui traite le signal lu d'une manière linéaire (n'introduit pas de distorsion ou ne remet pas en forme le signal). D'autres systèmes de lecture de signaux ont introduit des retards égaux à une demi période de bit et font ensuite une comparaison du signal retardé avec le signal lu à ce moment. Ces systèmes peuvent compenser un peu les décalages des maxima et accentuer les amplitudes des maxima des composantes du signal de lecture. Ces systèmes n'ont pas augmenté au maximum la différence entre les composantes du signal représentant les différents signaux de données enregistrés, par conséquent n'ont pas rendu maximum la détection de la composante du signal qdi se produit dans une période de bit donnée. Un objet de l'invention est de réaliser un système de lecture de signaux de données qui peut être utilisé avec un support d'enregistrement magnétique qui permet d'avoir des densités d'enregistrement de bit supérieures et élimine de nombreux problèmes qui se posent pour l'enregistrement de densités élevées et utilisent cependant un montage simple pour la lecture des signaux digitaux. Un autre objet de la présente invention est de réaliser un circuit de lecture de signal utilisable avec un support magnétique et qui utilise une différence d'énergie maximum entre deux composantes dans le signal de lecture pour obtenir la détection. d'amplitude exacte. Un autre objet de cette invention est de réaliser un. système d'horloge qui peut être synchronisé facilement pour la lecture des signaux digitaux enregistrés. Un système de lecture de donnée fournit un signal de lecture ayant deux composantes de fréquences multiples, c'est-à-dire par exemple; la première composante a une fréquence faible F, et la seconde composante a une fréquence supérieure qui est un harmonique de la première par exemple 2F. Le signal lu contenant des composantes est retardé d'une période de bit qui contient un nombre entier de cycles de la composante de fréquence supérieure. Le signal retardé est ensuite soustrait, de préférence en valeur absolue (le signal de sortie a toujours la même polarité) du signal lu à ce moment pour produire un signal de différence ayant une amplitude élevée représentant la première composante de fréquence faible et une amplitude pratiquement nulle représen tant la composante de fréquence élevée.On utilise le signal de différence pour indiquer la présence de deux composantes qui peuvent représenter des O binaires et des 1 binaires. Le montage est tel que l'amplitude à la fin d'une période de bit est comparée à l'amplitude au début de la période de bit. S'il y a une différence importante, la première composante du signal est indiquée et s'il n'y a pratiquement pas de différence la seconde composan te de signal est indiquée. Dans une réalisation on utilise une tête de reproduction ayant deux entrefers distants d'une valeur égale à une cellule de bit sur le support d'enregistrement. L'entrefer situé en amont fourni un signal qui est retardé d!une période de bit par rapport au signal induit dans l'entrefer situé en aval. On fait alors la différence des signaux pour fournir une comparaison de l'amplitude au début de la cellule de bit et de l'ampltiude à la fin de la cellule de bit. On fait ensuite la détection de l'amplitude du signal -différence pour indiquer la composante du signal qui se trouve dans une cel lule de bit donnée. Une horloge peut être utilisée pour indiquer au détecteur d'amplitude le passage d'une cellule de bit à la suivante. Dans un autre système de lecture de donnée permet de lire les données enregistrées dans un support magnétique en utilisant un transducteur pour convertir l'information magnétique en signaux électriques appelés signaux lus. Les signaux lus sont ensuite détectés conformément aux techniques de l'invention.Un dispositif de traduction de signaux linéaire, comprenant un transducteur associé avec le support magnétique détecte les changements du flux magnétique représentant les données digitales enregistrées et les présente sous la forme de deux signaux lus ayant chacun une première et une seconde composante [ qui sont des harmoniques l'une de l'autre, en général les premier et second harmoniques) et des décalages en fréquence entre eux Un premier signal lu a une phase prédéterminée ce qui revient à dire qu'il est retardé dans le temps par rapport au second signal lu, et ce retard est égal à une période de bit.Un circuit de traitement de signaux linéaires reçoit les premier et second signaux lus et les traite pour produire un troisième signal ayant des ondulations unipolaires comprenant une seule des composante du signal alors que autre a été totalement éliminée. On détecte alors la composante restante du signal. Dans une réalisation de l'invention, une ligne à retard est utilisée pour retarder d'une période de bit le premier signal lu. La composante retardée est alors soustraite d'une manière linéaire du second signal lu pour accentuer une composante de signal de fréquence basse tout en éliminant une composante de signal de fréquence élevée. La composante basse fréquence a un demi-cycle d'inversion de flux dans chaque période de bit (c'est-à-dire, un déphasage de 1800). La soustraction double l'amplitude de cette composante du signal. La composante de fréquence élevée est un harmonique pair de la composante basse fréquence de sorte qu'un retard d'une période de bit est un retard de phase de 3600. il résulte de ce retard, une annulation des premier et second signaux lorsque les deux composantes sont soustraites. Conformément à un autre aspect de l'invention, deux circuits d'échanti#- lonnage et de maintien peuvent recevoir le signal lu pendant des périodes de bit successives. Les signaux de sortie des deux circuits d'échantillonnage et de maintien sont comparés pour trouver les différences d'amplitude et s'ils sont différents, une première composante est indiquée et s'ils sont les mêmes, la seconde composante de fréquence élevée est indiquée. La modification de la réception du signal lu peut être commandée par des impulsions de transfert amenées à partir d'une horloge utilisée pour synchroniser un détecteur d'amplitude dans le circuit de lecture. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent des modes de réalisation préférés de celle ci. La figure t représente le schéma synoptique d'un système de lecture de signaux à canal unique utilisé pour illustrer la présente. invention. La figure 2 représente schématiquement les formes idéalisées des signaux utilisés pour décrire le fonctionnement de l'invention représenté sur les figures 1 et 4. La figure 3 représente schématiquement une seconde réalisation à canal unique utilisant une tête de reproduction à deux entrefers pour fournir les signaux de lecture normaux et retardés pour la comparaison de l'amplitude des signaux au début et à la fin des cellules de bit. La figure 4 représente un schéma simplifié d'une réalisation de la présente invention montrant un canal de traitement de signaux et un canal pour la formation des impulsions d'horloge pour synchroniser les signaux. La figure S représente un diagramme simplifié d'un circuit linéaire qui peut être utilisé pour réaliser le canal de traitement de signaux représenté sur la figure 4. La figure 6 représente une série de signaux idéalisés qui parvent être utilisés pour décrire le fonctionnement des circuits représentés sur les figures 5 et 7. La figure 7 représente le schéma synoptique d'un canal pour la formation des signaux d'horloge utilisable dans le système représenté sur la figure 4. La figure 8 représente le schéma simplifié d'une autre-réalisation de la présente invention utilisant des circuits d#échantillonnage et de maintien au lieu des lignes à retard pour effectuer les Comparaisons avec les signaux retardés d'une période de bit. La figure 9 représente une série de signaux idéalisés utilisés dans la description de la réalisation représentée sur la figure 6 La figure 1 représente un système de lecture à canal unique conforme à la présente invention pour un dispositif d'enregistrement magnétique 10 qui peut être de constructionjlassique et connue. En pratique, on peut aussi utiliser plusieurs canaux. Le signal lu à partir du dispositif 10 est amené sur la ligne 11 et l'intermédiaire d'un premier et d'un second dispositif 12 et 13 à un amplificateur différentiel 14. Le premier circuit 12 retarde la signal lu sur la ligne 11 d'une période ou cellule de bit totale. Le second circuit 13 fournit le signal lu directement à une entrée de l'amplificateúr différentiel 14.L'amplificateur différentiel 14 sert à faire une comparaison de l'amplitude des signaux au début d'une période de bit donnée avec l'amplitude à la fin de la période de bit fournie par le premier circuit 12 et le second circuit 13 respectivement, afin d'obtenir un signal de différence sur la ligne 15 allant au détecteur d'amplitude 16. L'horloge 17 peut fournir une série d'impulsions d'horloge sur la ligne 18 au détecteur d'amplitude 16 pour identifier les limites des diverses périodes Je bit. La détection d'amplitude se produit pendant chaque impulsion dthorloge pour identifier la présence ou l'absence de 1 ou de O binaires. On va faire une description détaillée du fonctionnement du circuit de la figure 1 en se référant aux signaux représentés sur la figure 2 sous forme idéalisée. Les données sont représentées dans la partie supérieure de la figure et sont enregistrées sur un support magnétique tnon représentées) par un signal d'enregistrement 20 utilisé dans le dispositif d'enregistrement magnétique 10. Dans le système représenté, on utilise un enregistrement à deux fréquences dans lequel une composaote de fréquence inférieure F représente les O binaires, tandis qu'une composante 2F représente les 1 binaires. Les lignes verticales 21 séparant les 1 et les 0 binaires dans les données représentent les limites entre des cellules de bit adjacentes dans le suoport d'enregistrement magnétique. Le temps qui s'écoule pour analyser une cellule de bit est appelé une période de bit. L'examen des données et du signal d'enregistrement 20 montre qu'un cycle complet du signal de fréquence 2F représentant le 1 binaire se produit pendant une cellule de bit donnée telle que représenté dans la période de bit 22 tandis que pour la représentation d'un O binaire à la fréquence F il ne se produit qu'un demi cycle pendant une période de bit donnée telle que la période de bit 23. Le signal lu fourni sur la ligne 11 est représenté par le signal 24 en traits pleins.Ce signal est fourni directement par le second circuit 13 à une entrée de l'amplificateur différentiel 14. Le second circuit 13 peut être constitué d'un seul conducteur 25 pour transférer le signal lu sur la ligne 11 directement à l'amplificateur différentiel 14. Naturellement on doit comprendre qu'on peut prévoir un circuit d'amplification dans ce second circuit 13. Le signal lu 24, retardé par le premier circuit 12 pour produire un signal 27 sur la ligne 26, est représenté par un signal en pointillé sur la figure 2. Le premier circuit 12 peut être constitué d'une ligne à retard 30 présentant un retard égal à la période de bit du dispositif d'enregistrement magnétique 10. La- comparaison réalisée par l'amplificateur différentiel 14 peut être mieux comprise en se référant aux signaux 24 et 27, en se souvenant que le signal retardé 27 représente l'amplitude au début de la période de bit alors que le signal lu normal 24 représente l'amplitude à la fin d'une cellule donnée à la transition entre les cellules adjacentes indiquée par la ligne verticale 21. Au cours de la période de bit 22 un 1 binaire est représenté. La comparaison se produit à l'apparition d'une impulsion d'horloge 31 à la fin de la période de bit 22 alors que l'impulsion d'horloge 32 représente le début de la période de bit. A la fin de l'impulsion d'horloge 31, le signal 24 a une amplitude négative tel qu'indiqué en 33 qui est identique à l'amplitude du signal retardé 27 représentant l'amplitude au début de la période de bit. L'amplificateur différentiel 14 fournit alors un signal d'amplitude nulle sur-la ligne 15 comme représenté par le signal de différence 35 pendant la période de bit 22. Le détecteur d'amplitude 16 est sensible à ce signal lu pour indiquer qu'un 1 binaire est enregistré ce qui signifie dans la réalisation représentée qu'aucune impulsion de sortie n'est fournie. Dans la-pbriode de bit 23 un 0 binaire est enregistré. La fin de la période de bit est représentée par l'impulsion d'horloge 36 qui correspond à une comparaison du-signal lu etdu signal retardé comme représenté par la flèche 37. La différence d'amplitude entre le signal lu et le signal retardé est assez importante comme représenté par l'excursion d'amplitude 35a du signal de différence 35. Le détecteur d'amplitude 16 est sensible au fait que le signal de différence sur la ligne 15 soit important et à l'impulsion d'horloge 36 pour fournir une impulsion de sortie 36 indiquant qu'un 0 binaire est enregistré par la composante de fréquence faible F du signal d'enregistrement 20. Le signal de différence 35 est représenté comme ayant des excursions de signal importantes alternatives correspondant aux enregistrements de O binaires se produisant successivement. Le détecteur d'amplitude 16 peut être réalisé de façon qu'il détecte une amplitude de l'une ou l'autre polarité pour indiquer un O binaire et fournit une imoulsion de sortie 40 suivant cette amplitude. Dans certains systèmes de lecture, on désire que le détecteur d'amplitude 16 ne détecte qu'une seule polarité du signal de différence. Cette construction simplifiée du détecteur d'amplitude permet d'obtenir un seuil de détection variable avec un circuit simple. Dans ce cas le signal différence 35 est redressé par un redresseur (non représenté) dans le détecteur d'amplitude 16 pour fournir un signal de différence en valeur absolue 41 à partir du signal de différence 35.Le seuil de détection 42 détecte un seuil arbitraire fourni par une batterie par exemple, ou peut être obtenu à partir de l'amplitude moyenne du signal lu apparaissant sur la ligne 11 ou sur plusieurs de ces lignes dans un système à plusieurs canaux. Dans le cas d'un seuil de détection fourni automatiquement en utilisant des techniques connues, le seuil de détection minimum 43 peut être utilisé pour assurer que le signal de différence de fréquence supérieure 2F ne provoque pas d'impulsion de sortie de donnée dans le détecteur 16 lorsque la bande ou autre support d'enregistrement magnétique est momentanément séparé de la tête de transduction, ce qui peut se produire dans certains cas.Ou bien l'amplificateur différentiel 14 peut être remplacé par un circuit fournissant la différence en valeur absolue (c'est-à-dire, il peut y avoir un redressement à l'intérieur de l'amplificateur différentiel 14) de sorte que le signal représentant la différence en valeur absolue est amené sur la ligne 15. Bien que l'horloge 17 soit représentée comme synchronisant la détection d'amplitude du signal de différence 35 à l'intérieur du étecteur 16 ceci ne constitue pas une limitation à l'invention. Puisque la composante du signal de fréquence basse pour l'enregistrement d'un O est la seule composante qui fournit une excursion d'amplitude importante dans le signal de différence 35, le détecteur d'amplitude 16 peut être rendu sensible au signal différence dépassant un seuil donné pour fournir un signal de sortie indiquant la lecture d'un 0. L'information de chronologie peut être introduite dans une unité de commande (non représentée) dans laquelle le nombre de 1 binaires peut être identifié. La figure 3 représente une réalisation de la présente invention dans laquelle la tete de reproduction ajoute un retard dans la lecture du signal enregistré de sorte que l'amplitude ou le flux au début d'une cellule de bit est comparé au flux à la fin d'une cellule de bit pour effectuer une soustraction du signal lu pour la détection d'amplitude de la même manière que celle décrite pour la réalisation représentée sur la figure 1. Dans les deux réalisation, l'action de soustraction élimine l'effet du décalage de niveau de base par le fait que la différence entre les deux signaux (le signal lu 24 et le signal retardé 273 est le seul critère pour le détecteur d'amplitude 16. Sur la figure 3, une tête de reproduction 50 est représentée schématiquement comme ayant un premier bras 51 et un bras central 52 et un entrefer de détection de flux 53 disposé entre les deux bras et immédiatement adjacent au support d'enregistrement magnétique 54. Un enroulement 55 est placé autour du premier bras 51. Le montage décrit précédemment correspond au premier circuit 12 de la figure t par le fait que le signal 24 est fourni comme signal de sortie. L'autre côté de la tête de reproduction 50 comprend un second bras 56 et le bras central 54 entre lesquels est disposé l'entrefer de détection de flux 57 immédiatement adjacent au support d'enregistrement magnétique 54. Ce dernier montage constitue un second circuit comparable au circuit 13 par le fait que le signal 27 est fourni comme signal de sortie.Un circuit de commande (non représenté) entraîne le support d'enregistrement magnétique 54 dans la direction de la flèche 58 devant les deux entrefers 53 et 57. La tête d'enregistrement 50 est réalisée de façon que les deux entrefers 53 et 57 soient séparés par une distance égale à une cellule de bit sur le support d'enregistrement magnétique 54. L'entrefer 57 est celui qui reproduit un signal dans la bobine 56 correspondant au signal lu 24 de la figure 2. Ce signal lu est amené à l'entrée de l'amplificateur différentiel 60. L'entrefer 53 reproduit le même signal une période de bit plus tard (c'est-à-dire le temps qu'il faut pour que le support d'enregistrement magnétique passe de l'entrefer 57 à l'entrefer 53, la distance d'une cellule de bit) qui est le signal retardé 27. La distance séparant les deux entrefers 53 et 57 sert de ligne à retard de la même manière que la ligne à retard 30 retardait le signal lu. Le signal retardé 27 est fourni par l'intermédiaire de la bobine 55 à une autre entrée de l'amplificateur différentiel 60. L'amplificateur 6G fournit alors un signal de différence 35 au détecteur d'amplitude 61 qui peut être commandé par l'horloge 62 de la même manière que le détecteur 16 était commandé par une horloge 17. Un avantage de la réalisation représentée sur la figure 3 est que le retard est associé à la distance physique de l'enregistrement sur le support 54 et non déterminé par la chronologie fournie par une ligne à retard à constantes réparties telle que celle qui peut être utilisée pour la ligne à retard 30. Par conséquence, si le support magnétique 54 est soumis à un changement de vitesse, lorsqu'il passe devant la tête de reproduction 50, le retard est réglé en conséquence, de sorte que la comparaison des amplitudes au début et à la fin des cellules de bit est maintenue rigoureusement. Si l'horloge 62 a une fréquence dérivée de la vitesse du support d'enregistrement magnétique devant la tête de reproduction 50, cette relation rigoureuse peut facilement être maintenue à l'intérieur du détecteur d'amplitude 61. Une telle synchronisation est bien connue da l'homme de l'art et ne sera pas décrite plus en détail pour cette raison. Pour réaliser la tête de reproduction 50 on peut utiliser des films minces. C'est-à-dire le bras central 52 peut être réalisé en "hypersil" et avoir 0,025mm d'épaisseur. Les entrefers 53 et 57 peuvent être réalisés par des matériaux isolants déposés par vapeur sur les côtes opposés du bras central 52. Sur la couche isolante con peut utiliser une couche mince en "hyper silw pour réaliser les premier et second bras 51 et 56 avec les circuits de retour magnétique 65 formés d'une manière analogue. Les enroulements 55 et 66 sur les premier et second bras 51 et 56 peuvent être du type circuit imprimé, du type déposé par vapeur ou peuvent être réalisés par des conducteurs de petit diamètre enroulés autour du bras en nhypersilw mince.Naturellement, la tête de reproduction 50 peut être de très petite dimension indiquant qu'un nombre très faible de tours peut être utilisé pour réaliser des enroulements pour la tête de reproduction. Si on utilise un bras en "hypersil" de 0,025mm pour réaliser le bras central 52; le support d'enregistrement magnétique 54 permettra d'snregistrer 400 bits/cm. En utilisant des couches de plus en plus minces, de réluctance magnétique faible pour former le bras central, par exemple en formant le bras central par pulvérisation ou dépit de vapeur, la densité des bits sur le support d'enregistrement magnétique 54 peut être augmentée en conséquence. D'autres réalisations de la présente invention vont maintenant être décrites-. En se référant à la figure 4, on peut voir que les signaux de donnée digitaux précédemment enregistrés, sur un support magnétique 310 entraîné dans le sens de la flèche 311 sont convertis en un signal de lecture électrique sur la ligne 321 par la tête de transduction magnétique 312. Un tel signal lu est démodulé pour retrouver l'information enregistrée afin de produire des impulsions de sortie sur la ligne 313 par le circuit de lecture comprenant un canal de traitement de signaux 314 et un canal d'horloge ou de formation des impulsions de transfert 315.Le canal d'horloge 315 est sensible au signal lu fourni sur la ligne 316 pour engendrer les impulsions de transfert fournies sur la ligne 317 et ayant une certaine relation dans le temps avec le signal lu. te signal lectrique induit dans l'enroulement 320 de la tête de reproduction magnétique 312 est amené sur la ligne 321 par l'intermédiaire d'un amplificateur linéaire à gain élevé 322 au canal de traitement de signaux 314 sous forme du signal lu amplifié 24. Le signal 24 est représenté sur la figure 2, il représente les données digitales binaires indiquées au sommet de la figure. Le signal 20 indique un û binaire dans les parties ayant une fréquence F et une longueur d'onde égale à la durée de deux périodes de bit 325.Un 1 binaire est représenté dans l'enregistrement par un signal de fréquence 2F dans les périodes de bit 326, 327 et 328. En conséquence, on peut voir que le signal lu résultant de l'enregistrement d'un O binaire a une fréquence F comme dans les périodes de bit 329, 330 et 331 tandis que le signal lu dans les périodes de bit 326, 327 et 328 représentant des 1 binaires enregistrés a une fréquence 2F. Le type d'enregistrement représenté est un enregistrement en modulation de fréquence FM ou à deux fréquences. Ce type d'enregistrement ne constitue pas une limite à l'invention. Sur la figure 4, on peut voir que l'amplificateur 322 fournit un signal lu amplifié sur la ligne 332 à la ligne à retard 333. La ligne à retard 333 peut être une ligne à retard à constante préparties de constitution connue destinée à retarder le signal 24 d'une durée égale à une période de bit 325. Pour la description, on suppose que le support magnétique 310 est entraîné devant la tête de reproduction 312 à une vitesse constante de sorte que la durée d'une période de bit est constante. La ligne à retard 333 fournit un signal lu retardé 27 sur la ligne 336 à une première entrée d'un amplificateur différentiel 337. Le signal sur la ligne 332 est amené sur la ligne 338 à une seconde entrée de l'amplificateur différentiel linéaire~337. L'amplificateur différentiel 337 fournit un signal de différence 35 indiqué par la différence d'amplitude linéaire entre les signaux 24 et 27 sur la ligne 341. Le-signal de différence passe dans un filtre passe bande 342 et va au redresseur 344 à double alternance et ensuite au détecteur d'amplitude de signaux 343. Le redresseur 344 convertit le signal 35 en un signal unipolaire 41. Le signal 41 est ensuite# détecté en utilisant les impulsions de transfert 46 fournies par le canal d'horloge 315 sur la ligne 317 pour fournir une impulsion de sortie sur la ligne 313 chaque fois qu'un signal O binaire a été détecté à partir du support magnétique 10 comme représenté par les excursions positives du signal~41 qui dépassent le seuil de détection de l'amplitude de la tension 42. Le seuil 42 est engendré automatiquement par le générateur de seuil 350. Le générateur 350 reçoit le signal lu amplifié provenant de l'amplificateur 322 et fait la moyenne de l'amplitude, comme dans un intégrateur pour amener un signal de seuil continu 42 sur la ligne 351. Dans une réalisation pratique de la présente invention le support magnétique 310 portera plusieurs canaux d'enregistrement. Il y aura plusieurs têtes de reproduction identiques 312 et canaux de traitement de signaux 314. Le générateur 350 peut recevoir les signaux lus amplifiés provenant de tous les autres canaux (non représen tesi, faire la somme des amplitudes des divers signaux lus et ensuite faire la moyenne de la somme et fournir un seul seuil pour tous les canaux.Naturellement chaque canal peut avoir son propre générateur de seuil de détection de sorte qu'il soit insensible aux variations d'amplitude dans les signaux lus des autres canaux qui peuvent être placés loin sur le support d'enregistrement. Le générateur 350 peut être#constitué simplement par une source de tension continue et fournir un seuil continu sur la ligne 351 damplitude quelconque. Etant donné que le signal lu amplifié sur la ligne 332 peut devenir nul lorsque le support magnétique 310 s'éloigne de la tête de reproduction 312, un seuil d'amplitude minimum 43 est fourni par le générateur 350. Le seuil 42 est sélectionné suivant le niveau de bruit dans le système de reproduction et cela sera expliqué par la suite.Le détecteur d'amplitude des signaux 343 peut être de conception classique ou peut être de la forme représentée sur la figure 5 et qui sera décrite par la suite. Le canal d'horloge 315 fournit des impulsions de transfert 46 sur la ligne 317 présentant une relation dans le temps avec le signal lu sur la ligne 332 en réponse au signal lu retardé 27 sur la ligne 316. Avant de décrire la synchronisation des impulsions d'horloge avec le signal lu, on fera certaines observations quant à la relation du signal lu retardé 27 et du signal lu amplifié et du décalage des deux fréquences dans les signaux lus. La détection d'amplitude est réalisée sur le signal unipolaire 41 qui est engendré à la suite des comparaisons#du signal retardé 27 et du signal lu amplifié 25. Le canal d'horloge 315 s'il est synchronisé avec le signal lu amplifié 24 peut changer de phase avant que le signal lu retardé 27 sur la ligne 336 ait eu son amplitude détectée. Par conséquent, pour empêcher qu'il se produise un changement de phase qui pourrait provoquer une détection d'amplitude moins bonne, le signal retardé 27 est amené sur la ligne 316 pour synchroniser le canal d'horloge 315. Comme le signal lu amplifié 24 est décalé entre la composante F de fréquence inférieure représentant les 0 binaires, et la composante de fréquence 2F représentant les 1 binaires; il y a un déphasage de 1800 tou inversion de phase) de la composante de signal de fréquence 2F. On peut voir ceci sur la figure 2 dans laquelle la période de bit 326 comporte un premier signal représentant un 1 binaire dans lequel la première moitié de la période de bit est occupée par un signal d'enregistrement négatif qui peut correspondre à un pole sud enregistré par exemple.L'information enregistrée suivante se trouve dans la période de bit 331 dans laquelle est enregistré un O binaire Dans la période de bit 327, le 1 binaire suivant se produit, dans lequel la première moitié de la période de bit est occupée par un signal enregistré positif ou un pôle nord par exemple. Cette action correspond à une inversion de phase ou un déphasage de in00. Il est apparent qu'un autre O binaire enregistré entre les 1 enregistré dans les périodes de bit 327 et 328 provoquera un retour à la phase du signal lu représenté dans la période de bit 326. Dans la réalisation représentée on désire maintenir la synchronisation de l'horloge avec une seule des deux phases possibles du signal 2F. Pour cela un commutateur 353 est placé à l'entrée de synchronisation du canal d'horloge 315. Ce commutateur 353 comprend deux portes ET 360 et 361 associées à un inverseur de signal 362. Il est bien connu que l'inverseur 362 réalise une inversion de phase de 1800 sur la ligne 316. Chaque fois qu'une impulsion de donnée nulle est amenée sur la ligne 313 la position du commutateur d'inversion 353 sera changé afin de maintenir une phase constante pour le signal sur la ligne 365. On se souvient que chaque fois qu'un signal 0 est lu, il y a un changement de phase de 1800 dans le signal de fréquence 2F fourni par l'amplificateur 322. Pour effectuer le changement, les impulsions de données nulles sont amenées sur la ligne 71 au circuit de bascule 70. Le circuit 7 est sensible à ces impulsions pour fournir un signal d'inversion de phase sur la ligne 73 car il est commandé par les impulsions fournies sur la ligne 72 à partir du générateur 68 et il est relié au comparateur 64 qui provoque l'action d'inversion dans le commutateur 353.Cependant, en amorçant l'opération de lecture de la bande ou dans le cas où l'impulsion 0 n'est pas correctement détectée ou qu'une impulsion 0 supplémentaire est détectée alors la phase du signal sur la ligne 365 sera à 1800 de celle qu'elle devrait avoir. Pour corriger le cas en changeant de position le commutateur 353 les impulsions de transfert 46 sont amenées sur la ligne 366 au comparateur 64. Dans ce comparateur les phases de ces impulsions sont comparées avec celles du signal sur la ligne 365. S'il y a un déphasage de 1800, le comparateur 64 provoque alors une action d'inversion dans le commutateur 353. Ou bien, la phase du signal de sortie du filtre 67 peut être comparée avec celle du signal sur la ligne 365. Cependant, on pense que la comparaison des impulsions constitue une manière plus facile d'effectuer le changement. Dans un système d'enregistrement magnétique, dans lequel le support magnétique 310 est soumis à des variations de vitesse, une boucle de verrouillage de phase peut être mise à la place du filtre 67 pour maintenir une relation plus linéaire entre la phase du signal lu quand il apparaît sur la ligne 332 et les impulsions de transfert amenées sur la ligne 317. Le générateur d'impulsions de transfert 68 reçoit le signal de phase constante filtré à la sortie du filtre 67 et est sensible à ce signal pour engendrer des impulsions de transfert 46 de courte durée, pour découper le troisième signal ou signal unipolaire 41 pour la détection d'amplitude. Les impulsions de données de sortie résultante 40 sur la ligne 313 sont amenées au circuit d'utilisation (non représentél. L'action de l'amplificateur différentiel 337 sur le signal lu retardé d'une période de bit 27 sur la ligne 336 avec le signal lu amplifié sur la ligne 338 peut être considérée comme une comparaison de l'amplitude du signal lu au début de la période de bit avec l'amplitude du signal à la fin de la période de bit. Par exemple, le point 80 sur le signal lu retardé 27 est le même que le point 81 sur le signal lu amplifié 24 mais retardé d'une période de bit 325. L'amplificateur différentiel 337 forme la différence des deux signaux entre les poinS80 et 62, cette action est la même que la mesure de la différence des amplitudes du signal 24 entre les points a1 et 82 aux parties avant et arrière de la période de bit 330.Sur le dessin, la différence d'amplitude dans un signal enregistré O est assez importante comme représenté par les ondulations possitives dans le signal 41. La composante de fréquence 2F représentant un 1 binaire a la même amplitude quelque soit la phase au début et à la fin de la période de bit, telles que les amplitudes aux points 82 et 83. Par conséquent, il résulte du fait de prendre la différence entre ces deux points, un signal de sortie 0. En adoptant la solution qui consiste à réaliser la différence, on élimine les décalages des niveaux de référence. C'est à dire le signal à détecter par le détecteur d'amplitude est un signal de différence dans lequel les composantes'continues s'annulent. D'après la description précédente, on peut voir que si plusieurs cycles sont utilisés pour représenter des O binaires et des 1 binaires, le retard du signal lu peut être un nombre entier de cycles d'un des signaux; de préférence de la 'composante de fréquence# élevée. On remarque aussi que le signal lu représentant un O binaire est un harmonique impair et le 1 binaire est représenté par un harmonique pair de la période de bit 325. Dans cette invention on peut utiliser des multiples des premier et second harmoniques, dans la mesure où une des composantes est un harmonique impair et l'autre un harmonique pair. Les principes de cette invention peuvent être utilisés pour accentuer un des harmoniques et éliminer l'autre pour faciliter la détection d'amplitude à une seule polarité du signal lu. Sur les figures 5 et 6, est représenté plus particulièrement un canal de traitement de signaux utilisant# la présente invention. Il y a certaines différences entre le canal représenté sur la figure 4 et le canal représenté sur la figure 5 par le fait que le signal lu provenant de la tête de reproduction 312 est pris sur les lignes 321 et 321a et amené aux entrées différentielles de l'amplificateur différentiel 322a. Un signal lu amplifié non inversé 93 (figure 6,a) est amené sur la ligne 338a correspondant à la ligne 338 de la figure 4. Le signal lu à phase inversée ou complémentaire 106 (figure 6,a) est amené sur la ligne 332a (correspondant à la ligne 332 sur la figure 4) au réseau à retard. 333 qui peut être réalisé de la même façon que le réseau à retard de la figure 4.Le signal lu amplifié 93 sur la ligne 338a et le signal lu retardé 106 sur la ligne 338a sont amenés au circuit 90 qui fournit le signal sur la ligne 91 représentant la différence en valeur absolue de l'amplitude des signaux sur les lignes 338a et 336a. Le signal sur la ligne 91 correspond au signal 41 de la figure 2 et il est représenté par le signal 92 sur la figure 6,f. Le signal unipolaire 92 est obtenu à partir du signal lu 93 amené sur les lignes 32 et 321a. Le circuit 90 de la figure 5 réalise les fonctions des circuits 337, 342 et 344; représentée sur la figure 4. Les signaux sur les lignes 336a et 338a sont couplés en alternatif par l'intermédiaire des condensateurs 94 et 95 à deux amplificateurs différentiels 96 et 97 ayant chacun une de leur entrée connectée à la masse servant de potentiel de référence. Les sorties des amplificateurs 96 et 97 ont des phases différentes (c'est-à-dire, les signaux normaux et complémentaires sont amenés respectivement sur les lignes 98, 99, 100 et 101). Ces quatre séries de signaux sont représentées respectivement sur la figure 6,b et c par les signaux 102, 103, 104 et 105. Les signaux 102 et 103 sont le signal normaL (même phase) et complémentaire (phase opposée) du signalslu retardé 93 alors que les signaux 104 et 105 sont respectivement le signal-lu amplifié 106 normal et le signal complémentaire. Les signaux fournis ~par les amplificateurs linéaires 96 et 97 sont ensuite traités dans un circuit OU exclusif 110. Le circuit OU exclusif 110 traite les signaux fournis par les amplificateurs 96 et 97 comme cela sera décrit par la suite pour obtenir le signal unipolaire 92 ne comportant que les composantes de fréquence F et dans lequel les composantes de fréquence 2F sont supprimées.- Le, signal unipolaire 92 sur la ligne 91 est comparé dans le comparateur 150 au seuil d'amplitude fourni sur la ligne 351 à partir du générateur de seuil de détection 350 et ensuite découpé par des impulsions 46a reçues sur la ligne 317 pour engendrer les impulsions de données appropriées 49a fournies sur la ligne 313 au circuit d'utilisation (non représenté).On doit comprendre que si on désire utiliser des impulsions pour représenter des 1 binaires, on peut utiliser des circuits connus pour engendrer des impuls#ions à partir des impulsions de données 40a allant au détecteur 343 pour la représentation de 1. binaires et aucune impulsion sur la représ#entation de O binaires. Natu rellement l'information représentée est un choix arbitraire et ne constitue pas une limitation à l'invention. On a maintenant passé à la description détaillée du fonctionnement du circuit OU exclusif 110, les lignes 98 à 101 sont couplées par l'intermédiaire de capacités 115 à 118 respectivement à quatre transistors amplificateurs montés en émetteur-suiveur 120 à 123. Ces amplificateurs fournissent une impédance inférieure à l'entrée des deux circuits de sommation 124 et 125. Le circuit 124 ajoute d'une manière linéaire les signaux 103 et 104 respectivement provenant des lignes 99 et 100. Les émetteurs des transistors 121 et 122 sont connectés aux résistances 126 et 127 respectivement et fournissent les signaux 103 et 104 par l'intermédiaire des résistances de sommation appariées 128 et 129 au noeud 130. Les filtres 342a et 342b sont accordés sur la fréquence 2F et connectés comme représenté dans les circuits de sommation 124 et 125. Le signal 131 au noeud .130 représenté sur la figure 6,e, est la somme des signaux sur les lignes 99 et 100 divisée par deux tce qui représente l'amplitude moyenne des signaux d'entrée ] . Les signaux 102 et 105 sur les lignes 98 et 101 respectivement sont ajoutés par le circuit 125 par l'intermédiaire des résistances de sommation appariées 133 et 134 au noeud 135. Au noeud 135 le signal 136, fig. 6,d, représente la somme des signaux 102 et 105 divisés par deux. Les résistances 137 et 138 sont les résistances émetteur des transistors 120 et 123 respectivement. Les transistors montés en émetteur-suiveur 120, 121. 122 et 123 ont leurs collecteurs connectés en commun à la tension d'alimentation +V. Les signaux 131 et 136 sont amenés par l'intermédiaire du circuit OU 140 à la ligne 91. Le circuit OU 140 comprend les transistors 141 et 142 montés en émetteur suiveur ayant leurs bases reliées aux noeuds 135 et 130. Les émetteurs sont connectés en commun à la ligne 91, à la résistance du circuit OU 143. Le fonctionnement est tel que celui des transistors 141, 142 qui est le plus conducteur commandera la tension sur la ligne 1. On peut donc considérer les transistors 141 et 142 comme des résistances variables. A cause de l'action de division de tension entre la résistance effective des transistors 141 et 142 et la résistance fixe 143, plus la résistance des transistors 141 et 142, est faible, plus il y aura une grande partie de tension V amenée à la ligne 91. On suppose que le transistor 141 reçoit une tension relativement négative ce qui le fait apparaître comme une impédance effective élevée. Toute chute de tension aux bornes de ce transistor rendra la tension de la ligne 91 relativement faible.Cependant, on suppose que l'impédance électrique du transistor 142 est rendue relativement faible oar la réception d'unetension positive provenant du noeud 130. Puisque l'impédance faible du transistor 142 est en parallèle avec l'impédance élevée du transis tor l41#, l'impédance élevée de ce transistor ne modifie pas la tension sur la ligne 91. Par conséquent, la combinaison des transistors 141 et 142 fournissant du courant à la résistance fixe 143 peut être considérée comme un circuit OU pour les signaux positifs. C'est-à-dire, le signal le plus positif sur l'une ou l'autre des bases des transistors 141 ou 142 commande la tension sur la ligne 91. Cette fonction effectue un redressement des deux signaux 131 et 136 pour engendrer le signal unipolaire 92.Par exemple, la partie 92a du signal 92 résulte du signal 136 qui devient positif comme en 136a (figure 6,d) . Simultanément, le signal 131 devient négatif comme en 131a (figure 6,e), ce qui fait que le transistor 142 dans le circuit OU 140 devient une impédance relativement élevée. Par consécuent, l'effet du signal 131 sur la formation du signal 92 est diminué alors que le signal 136 a un effet maximum. Au contraire, lorsque le signal 131 est positif, le signal 136 est négatif ce qui fait que le signal 92 reste constant à l'excursion de sens positif du signal 131. Les connexions aux dispositifs de sommation 124 et 125 sont telles que les composantes de fréquence 2F représentées par les signaux 103 et 105 sont de polarité opposée pendant l'action de sommation, alors que les composantes de fréquence F sont en phase. Il en est de même pour le circuit 125 qui ajoute les signaux 102 et 104. De cette manière, le signal retardé par le circuit 333, associé au circuit OU, annule les composantes de fréquence 2F et ajoute ou accentue les composantes de fréquence F qui dans la réalisation représentée, représentent un û binaire enregistré.Puisque le signal 92 est toujours positif par rapport à un potentiel de référence indiqué par la ligne 145, la soustraction est une soustraction en valeur absolue et elle est insensible à la polarité du signal lu ou du signal enregistré comme représenté par la polarité de la rémanence magnétique. Le signal de seuil de détection continue 42 est amené sur la ligne 351 au comparateur 150 dans le détecteur d'amplitude 343. Le comparateur 15û, qui est un amplificateur différentiel fournit un signal de différence à deux états sur les lignes 151 et 152 engendré aux bornes du couple de résistance 153 à deux transistors PNP montés différentiellement 154 et 155. Le collecteur du transistor 154 est connecté à une résistance fixe 156 alors que le collecteur du transistor 155 connecté à la masse. Les émetteurs des transistors 154 et 155 sont connectés en commun à une tension de +V volt. Lorsque le signal unipolaire 92 dépasse le seuil 42, un signal plus positif est amené sur la ligne 152 de sorte que le transistor 154 devient plus conducteur nour fournir un signal relativement positif sur la ligne 158. Ce signal positif permet à la porte ET 159 de transmettre les impulsions de transfert 46a reçues sur la ligne 317. Ces impulsions sont amenées sur la ligne 313 comme impulsions de données de sortie 40 et sur la ligne 71 au canal d'horloge représenté sur la figure 7. La formation du seuil de détection 42 amenée sur la ligne 351 est décrite à titre d'exemple en se référant à un système de lecture à quatre canaux utilisant un seuil commun. Le générateur 350 comprend quatre transistors d'entrée 160 montés en émetteur-s'uiveur# ayant leurs bases reliées pour recevoir les signaux de lecture provenant des quatre canaux. Un des transistors est connecté sur la ligne 161 pour recevoir le signal lu amplifié dont la phase est inversée sur la ligne 338a. Les quatre transistors couplés montés en émetteur-suiveur ont leurs émetteurs connectés à un intégrateur 162 qui reçoit-les signaux lus et les intègrent pour obtenir l'amplitude moyenne des signaux reçus.La constante de temps de l'intégrateur est sélectionnée de façon appropriée en fonction des fréquences attendues et des variations d'amplitude des signaux dans le système d'enregistrement magnétique avec lequel le système de lecture doit fonctionner. En plus, une tension de référence est fournie sur la ligne 163 pour avoir la tension de détection de seuil minimum 43~pour la détection d'amplitude. Puisque les circuits d'intégration sont bien connus, ils ne seront pas décrits plus en détail. En plus, on peut utiliser d'autres formes de réalisation du #seuil de détection dans la pratique de l'invention. Ou bien, on peut utiliser un seuil de détection bien que l'on préfère un seuil de détection qui suive les variations de l'amplitude du signal lu. Le signal lu retardé amené-sur la ligne 316 comme représenté sur la figure 4 est obtenu directement à partir du circuit de formation de la différence en valeur absolue 337a de la figure 5, sur les lignes 170 et 171 respec tivement, qui portent ensemble le numéro de référence i6'. La ligne 170 porte le signal inversé en phase 102 du signal lu retardé correspondant à la sortie de l'inverseur 362 de la figure 4. Les deux portes 360 et 361 ayant leurs sorties connectées au circuit OU 172 (qui peut etre un conducteur connecté comme représenté sur la figure 4) constituent le commutateur 353 de sortie que, lorsque la phase du signal lu est inversée successivement lorsque des 0 sont lus, la phase du signal amené sur la ligne 365 reste constante.Cette action permet au générateur d'impulsions de transfert 66 d'etre synchronisé avec le signal lu à chaque instant indépendamment de la configuration des données enregistrées dans le support. On va faire une description détaillée, en se référant aux figures 6 et 7, du canal d'horloge 315 représenté sur la figure 4. Les signaux lus retardés normaux et complémentaires sont amenés respectivement sur les lignes 171 et 170 portant le numéro de référence 16', au commutateur d'inversion 353. Un des deux signaux est sélectionné par le commutateur 353 et est amené sur la ligne 365 pour synchroniser le générateur 68. La sélection du signal normal ou complémentaire est réalisée sur commande du comparateur 64 et du circuit à bascule 70, qui commande le commutateur 353 de façon à sélectionner l'un des signaux lus retardés sur les lignes 170 et 171 de sorte que le générateur 68 émette une impulsion de transfert 46 ou 46a à un point de passage par zéro prédéterminé du signal de fréquence 2F 186 sur la ligne 365.Le signal de phase constante sur la ligne 365 est amené par l'intermédiaire d'un amplificateur 180 et d'un filtte à bande étroite 2F, 67 au générateur 68. Dans les systèmes de lecture de signaux pour les systèmes d'enregistrement magnétiques dans lesquels le support mobile est sujet à des variations de vitesse supérieure à 1 ou 2%, on peut remplacer le filtre 67 par une boucle de verrouillage de phase pour conserver une relation de phase linéaire. Le générateur 68 fournit les impulsions de transfert 46 ou 46a sur la ligne 317 et ensuite sur la ligne 175 au comparateur 64. Dans le comparatsur, les impulsions sont comparées avec la phase du signal reçu sur la ligne 65 par l'intermédiaire de l'amplificateur 177 inversant la phase.Si les phases sont opposées à la phase désirée pour synchroniser le générateur 68. il en résulte que le comparateur 64 fait inverser par le commutateur 353 la sélection des phases pour avoir la phase correcte. Cette action assure une phase correcte à l'horloge. De plus, le circuit 70 reçoit les impulsions de donnée nulles sur la ligne 71 et est sensible à ces impulsions pour inverser la conduction du commutateur 353 de sorte que la phase opposée est alors sélectionnée. Cela constitue le mode de fonctionnement attendu pendant les opérations de lecture. On se souvient que la phase de la composante de fréquence 2F sera inversée chaque fois qu'un signal O est lu par conséquent pour maintenir un signal de phase constante sur la ligne 365 il faut une inversion de phase des signaux entrants sur les lignes 170 et 171 pour chaque impulsion de donnée de sortie émise. Sur la figure 6,i, les parties en traits pleins du signal 186 correspondent au signal sur la ligne 365 qui est obtenu à partir du signal 102, alors que les parties on traits pointillés représentent les parties du signal 186 obtenues à partir du signal 103. L'examen du signal 186 montre que la polarité du signal sur la ligne 365 est toujours positive et que la phase est constante. Le signal sur la ligne 365 fourni par l'intermédiaire du filtre 67 donne un signal de synchronisation filtré 187, figure 6,j, qui est amené sur la ligne 188 au générateur d'impulsions de transfert 68. Le signal 186 sur la ligne 365, a une fréquence égale à 2F. Le filtre 67 filtre le signal entrant et sélectionne la fréquence fondamentale de sorte que le signal 187 est un signal sinusoidal pur comme représenté. Le générateur 66 est sensible au signal 187 par le fait que des dispositifs de mise en forme d'impulsion 189 et 190 engendrent des impulsions de courte durée par exemple, des impulsions 46a, figure 6,k, provenant du dispositif de mise en forme d'impulsion 193 et les impulsions 191, figure 6,1, provenant du dispositif de mise en forme d'impulsion 190. Le dispositif de mise en forme d'impulsIon 189 est sensible au passage par O du signal 167 dans le sens passant comme en 192 pour engendrer une impulsion 46 ou 46a. D'une manière analogue, le dispositif de mise en forme d'impulsion 190 est sensible au passage par O du signal 167 dans le sens décroissant comme en 193 pour engendrer une impulsion 131.Comme expliqué précédemment les impulsions 46 t46a) sont utilisées dans le détecteur d'amplitude 343, figure 4, pour découper l'amplitude du signal lu pour la détection d'un O binaire. L'examen de la figure C montre que les impulsions 46a ont une certaine relation dans le temps ou sont en coîncidence avec les maxima positifs du signal 186 qui apparaît sur la ligne 365. Ces maxima correspondent au maxima du signal lu retardé par le circuit à retard 333. Une opération d'initialisation se produit chaque fois que le support magnétique est entraîné devant la tête de reproduction 312. Cette opération se produit dans la partie d'attaque d'une bande magnétique par exemple. Par définition, l'initialisation se produit en reproduisant une suite de n enre gistrés. On se souvient que le générateur d'impulsions de transfert 68 doit avoir une phase telle que les impulsions de transfert 46 soient engendrées au passage par O, tel que le passage 192i figure 6,j, par O quand le signal de synchronisation passe d'une valeur négative à une valeur positive. Le comparateur 64 compare initialement une impulsion de transfert avec le signal sur la ligne 365.Si la bascule 184 est basculée, sélectionnant la phase correcte, les impulsions nulles détectées fournies sur la ligne 71 à partir du détecteur d'amplitude 343 (figure 5) enclenchent la bascule 200 dans le circuit 70. Lorsqu'elle est enclenchée la bascule 200 fournit un signal de conditionnement au circuit ET 201, l'état du signal de la bascule 200 est représenté sur la figure 6,g. Le circuit ET 201 reçoit aussi des impulsions intermédiaires 191 (figure 6,1) sur la ligne 176. Lorsque le circuit ET 201 est conditionné, une impulsion 191 est fournie sur la ligne 73 et ensuite par l'intermédiaire du circuit OU 183 pour faire basculer la bascule de commande 184 du commutateur d'inversion, l'état du signal de la bascule 184 est représenté sur la figure 6,h. On se souviendra que chaque fois qu'un O binaire est enregistré. il doit y avoir un changement de phase du signal 2F. Par conséquent, pendant la période d'initialisation, la bascule 164 est basculée pendant trois périodes de bit (c'est-à-dire pour chaque O binaire enregistré comme défini précédemment). Les impulsions 191 sont aussi fournies par l'intermédiaire du circuit à retard 204 pour restaurer la bascule 200 un peu de temps après l'apparition de chaque impulsion 191. Cette action déconditionne le circuit ET 201 jusqu'à la réception d'une autre impulsion de donnée de sortie par la bascule 200, ce qui effectue une et une seule inversion de l'état du signal de la bascule 184 pour chaque signal nul détecté. Le basculeur d'inversion 353est actionné une fois pour chaque impulsion de donnée 0. Le circuit 70 sert à inverser le commutateur 353 pour chaque O détecté pendant la lecture des données enregistrées comme expliqué en se référant aux signaux de la figure 6g et h, qui indiquent respectivement l'état des signaux dés bascules 200 et 184. Dans ces deux signaux, la partie positive du signal indique que la bascule respective est dans une condition active, c'est-à-dire emmagasinant un 1 binaire) tandis que la partie négative indique que la bascule est dans un état inactif (c'est-à-dire représentée par un 0 binaire). Le signal 106 représente le signal de sortie correspondant à l'état enclenché de la bascule 200 (c'est à dire le signal de conditionnement au circuit ET 201). Le signal 207 représente la sortie correspondant à l'état enclenché de la bascule 184. Initialement, c'est-à-dire pendant la partie gauche des signaux de la figure 6, la bascule 184 est restaurée, de sorte que la porte 360 peut transférer le signal 103 par l'intermédiaire du circuit OU 172. Chaque impulsion de donnée 40 (figure 6,m) met la bascule 200 à l'état actif. Le montage est tel que, chaque fois que la bascule 200 est mise à la condition active, une impulsion 191 est transmise par le circuit ET 201 faisant basculer la bascule 184. Par conséquent, en utilisant le circuit 70, le comparateur 64 n'est utilisé que pour corriger les erreurs d'inversion de phase qui peuvent se produire dans un système à bande qui peuvent être provoquées par une chute et autre, et pendant l'initialisation du générateur 68 est déphasé de 1800. Une autre réalisation de l'invention est représentée sur la figure 8 et est décrite en se référant aux signaux représentés sur la figure 9. On peut dire que les données reorésentées dans la rangée supérieure de la figure 9 sont enregistrées dans un seul canal (non représenté) fonctionnant avec des tetes de reproduction 312 des figures 4 et 5. Le signal d'enregistrement 200 dans lequel un 1 binaire est représenté par un signal de fréquence 2F et un O binaire par un signal de fréquence F est utilisé pour enregistrer les données dans le canal. Le signal de sortie provenant des transducteurs de reproduction mentionnés précédemment est fourni par un amplificateur à gain élevé 322b qui fournit les signaux lus 201 sur la ligne 202 à un couple de circuits d'échantillonnage et de maintien 204 et 205.Ces circuits 204 et 205 sont placés sous commande de la bascule 206 de sorte que, le premier, puis ensuite le deuxième reçoive et maintienne l'amplitude du signal lu 201. Cette action permet une comparaison des amplitudes des signaux au début et à la fin de chaque période de bit successive. A la fin d'une période de bit. le circuit d'échantillonnage et de maintien échantillonnant le signal lu sera bloqué de sorte que la dernière amplitude sera conservée pendant une période de bit donnée. Pendant cette période de bit donnée, l'autre circuit d'échantillonnage et de maintien reçoit le signal lu et ensuite le maintient à la fin de la période de bit donnée. L'amplificateur différentiel 337b reçoit les signaux de sortie provenant des circuits 204 et 205 et en fait une comparaison, cette comparaison donnant les différentes d'amplitudes du signal lu au début de la période de bit donnée et à la fin de cette période de bit. L'amplificateur différentiel 337b fournit un signal différence (non représenté) au détecteur d'amplitude 208 qui amène les impulsions de donnée de sortie 209 représentant les données indiquées au haut de la figure 9 sur la ligne 210.Les impulsions de données de sortie montrent que la composante de fréquence inférieure (représentant un 0 binaire) a été détectée dans les périodes de bit respectives. Ces impulsions de donnée de sortie 0 sont amenées au canal d'horloge 315b pour en inverser la phase de synchronisation comme expliqué en se référant aux figures 4 et 7. Des signaux de synchronisation pour actionner le canal d'horloge 315b sont reçus sur la ligne 211 à partir de l'amplificateur différentiel 337b. Les signaux des sorties des circuits 204 et 205 peuvent être combinés dans un circuit OU (non représenté pour synchroniser le canal d'horloge 315b. Le canal d'horloge 315b est sensible à ces signaux de synchronisation comme expliqué pour le canal d'horloge 315, afin de fournir des impulsions de transfert 215 sur la ligne 216 au détecteur d'amplitude 2û8 pour synchroniser son fonctionnement comme décrit en se référant à la figure 4. Ces impulsions sont aussi amenées sur la ligne 217 à l'entrée d'enclenchement de la bascule 206 pour inverser son état à l'apparition de chaque impulsion de transfert. On se souviendra que chaque impulsion de transfert représente la limite (c'est- à-dire, le début et la fin) de deux périodes de bit successives. Par conséquent, conformément à la réalisation de cette invention, les impulsions de transfert 215 sont utilisées pour faire basculer la bascule 206, ce qui actionne alternativement et successivement les deux circuits échantillonnage et de maintien 204 et 205 pour recevoir le signal lu 201 pendant les périodes de bit successives. La détection des données enregistrées indiquées sur la figure 9 va maintenant être décrite, pendant cette détection, le circuit d'échantillonnage et de maintien 204 a un signal représenté par le signal 204a alors que l'état du signal du circuit 205 est représenté par son signal de sortie 205a- qui est le signal représenté en lignes pointillées sur la figure 9. Pendant la première impulsion de transfert 215a, l'état du signal des circuits d'échan billonnage et de maintien est représenté par un potentiel relativement négatif en 220. En conséquence, l'amplificateur différentiel 37b fournit un signal pratiquement nul au détecteur 208 et il en résulte qu'aucune impulsion de donnée de sortie n'est amenée sur la ligne 210. Pendant la seconde impulsion de transfert 215b, l'état du signal du circuit d'échantillonnage et de maintien 204 est relativement positif comme il a échantillonné le signal 201 pendant la période de bit immédiatement précédente. Le circuit d'échantillonnage et de maintien 205 a été désexcité de sorte que son amplitude au point 220 est maintenue jusqu'à l'apparition de la seconde impulsion de transfert 215b. L'amplificateur 337b fournit un signal de sortie représentant la différence d'amplitudes entre les signaux 204a et 205a. Le détecteur 208 est sensible à ce signal relativement grand (non représenté) pour fournir une impulsion de donnée de sortie 209 sur la ligne 210. Cette impulsion de donnée de sortie est amenée au canal d'horloge 315b comme expliqué en se référant aux figures 4 et 7. Pendant la période de bit entre la seconde impulsion 215b et la troisième impulsion 215c, le circuit 204 est désexcité et le circuit 205 est excité pour recevoir le signal lu 201. Naturellement, ceci est réalisé par l'impulsion 215b qui est amené sur la ligne 217 à la bascule 206. Les deux circuits 204 et 205 sont de construction classique et ne sont pas décrits plus en détail pour cette raison. On voit que le signal 205a pendant la seconde période de bit représentée suit le signal 201. La partie avant de l'excursion positive du signal 205a, comme en 221 retarde un peu le signal à cause de la constante de temps du circuit d'échantillonnage et de maintien. Ceci constitue un paramètre d'étude.Si on utilise un circuit plus rapide le retard ne sera pas ço- table à l'apparition de l'impulsion 215c, les amplitudes des signaux des circuits 204 et 205 sont de nouveau différentes, ce qui donne un signal d'amplitude important fourni au détecteur 208 pour obtenir une autre impulsion de donnée de sortie 209. Dans la troisième période de bit entre les impulsions 215c et 215d, le circuit 204 est de nouveau excité alors que le circuit d'échantillonnage et de aintien 205 est désexcité. A l'apparition de l'impulsion 215d à la fin de la troisième période de bit, les signaux de sortie des deux circuits d'échantillonnage et de maintien sont identiques, ce qui donne un signal d'amplitude faible qui est fourni au détecteur 208 et il en résulte qu'il n'y a pas d'impulsion de donnée de sortie. D'une manière analogue les imoulsions de transfert 21 Se, 215f et 215g échantillonnent toutes les différences d'amplitude entre le début et la fin des périodes de bit respectives définies par des impulsions de transfert se produisant successivement. Les circuits d'échantillonnage et de maintien 204 et 205 qui ne sont pas excités dans les périodes de bit se produisant alternativement ont le même but que-la ligne à retard dans la réalisatio n représentée sur la figure 4. En effet, ces circuits captent l'amplitude du début d'une période de bit donnée et ltemmagasínge à la fin de cette période de bit. A la fin de cette période de bit l'amplitude emmagasinée est comparée à l'amplitude actuelle représentée par le signal de sortie du circuit d'échantillonnage et de maintien excité pour fournir une comparaison d'amplitude du signal lu au début et à la fin d'une période de bit donnée. La présente invention peut être appliquée au système d'enregistrement et de lecture du type synchronisé. Ces systèmes sont caractérisés par l'insertion de signaux de synchronisation qui provoquent la formation d'une impulsion de sortie à partir du système de lecture. L'insertion de ces signaux de synchronisation réduit les conditions imposées à l'horloge et permet généralement d'obtenir une lecture plus fiable des signaux enregistrés. Une telle performance améliorée permet généralement l'enregistrement à des densités de bit supérieures. En mettant en oeuvre la présente invention avec les systèmes d'enregistrement synchronisés représentés, la composante basse fréquence ayant une fréquence F sera enregistrée périodiquement sous forme d'un signal de synchronisation. La composante de fréquence 2F peut (mais ce n'est pas absolument nécessaire) être utilisée pour commander la phase du canal d'horloge comme elle peut être utilisée dans d'autres systèmes d'enregistrement. Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite invention. REVENDICATIONS 1.- Système de lecture de signaux digitaux d'enregistrement magnétique fournissant un signal lu ayant une cellule de bits par bit de données, l'ensemble des cellules de bits représentant les signaux de données, et ayant une première composante ayant la plus basse de deux fréquences harmoniques, ainsi qu'une deuxième composante ayant un nombre entier de cycles dans chaque cellule de bit, caractérisé en ce qu'il comprend:: - des moyens de différentiation linéaires comprenant une première et une deuxième entrée différentielle et fournissant un signal de sortie en relation linéaire avec la différence des amplitudes des signaux sur lesdites entrées, - des premiers moyens linéaires sensibles au signal lu et fournissant un premier signal d'amplitude en relation linéaire avec l'amplitude du signal lu, - des seconds moyens linéaires sensibles au signal lu et fournissant un second signal d'amplitude en relation linéaire avec l'amplitude du signal lu, mais retardé d'une valeur égale à une cellule de bit relativement au premier signal d'amplitude, de sorte que les moyens de différentiation fournissent un signal de sortie représentatif de la différence entre l'amplitude du signal lu au début et à la fin desdites cellules de bits, et - des moyens de détection recevant ledit signal de sortie pour en détecter l'amplitude pour indiquer la composante qui apparaît au cours d'une cellule de bit donnée. 2.- Système de lecture de signaux digitaux selon la revendication 1 caractérisé en ce qu'il comprend une horloge pour fournir des impulsions d'horloge de brève durée en relation dans le temps avec le signal lu pour définir les débuts et les fins des cellules de bits, et en ce que les moyens de détection sont actifs pour détecter l'amplitude du signal de sortie seulement au cours de l'apparition des impulsions d'horloge. 3.- Système de détection de données pour détecter des signaux de données enregistrés sur un support magnétique et pour les consentir en signaux électriques digitaux représentatifs desdits signaux enregistrés, un bit de données digitales étant lu à partir du support magnétique au cours d'une cellule de bit, caractérisé en ce qu'il comprend:: - des moyens linéaires de translation de signaux comprenant des moyens de transduction#associés au support magnétique pour en extraire-des premier et second signaux, en relation harmonique et décalés entre eux, ledit premier signal lu et ledit second signal lu ont leurs phases en relation selon un retard de phase prédéterminé continu, en accord avec la durée d'une cellule de bits, - des moyens de traitement linéaires de signaux recevant lesdits premier et second signaux lus pour les comparer par différentiation linéaire, et comprenant des moyens linéaires recevant le signal de différentiation et fournissant un troisième signal comprenant des ondulations basées sur l'une seulement des composantes des signaux lus, toutes les ondulations ayant la même polarité par rapport à un potentiel de référence, - une horloge fournissant les impulsions d'horloge en liaison avec lesdites ondulations, et -#des moyens de détection de signal recevant le troisième signal et les impulsions d'horloge, et établissant un seuil d'amplitude de sorte que lesdits moyens de détection fournissent une impulsion de sortie de données chaque fois que l'amplitude du troisième signal excède la valeur du seuil d'amplitude lors de la présence d'une impulsion d'horloge. 4.- Système de détection de données selon la revendication 3 caractérisé en ce que: - les moyens de transduction comprennent un transducteur de Beproduction possédant deux entrefers de lecture espacés l'un de l'autre de la valeur d'une cellule de bit, l'un des entrefers détectant le flux magnétique une cellule de bit plus tard que l'autre, et - un premier et un second enroulement dans le transducteur associés respectivement au premier et au second entrefer pour fournir aux moyens de traitement linéaires respectivement le premier et le second signal lu. 5.- Système de détection de données selon la revendication 4 caractérisé en ce que: - les moyens linéaires de translation comprennent un amplificateur linéaire recevant des moyens de transduction un signal lu initial pour fournir le premier signal lu, et - des moyens linéaires de retard de signal recevant le premier signal lu et engendrant le second signal lu une cellule de bit après le premier signal lu. 6.- Système de détection de données#-enregistrées sur un support magnétique pour les convertir en-signausélectriques digitaux représentatifs desdites données, un bit-de-données digitales étant lu au cours d'une cellule de bit, les données lues.apparaissent sous-la forme d'un signal lu ayant deux signaux composants, un premier et un second signal composant en relation harmonique et décalés entre eux, ledit système de détection étant caractérisé en ce qu'il comprend:: - un amplificateur linéaire recevant le signal lu et fournissant un signal amplifié, - des moyens de retard recevant le signal lu et fournissant un signa identique retardé d'une cellule de bit et dont l'amplitude est en relation linéaire avec l'amplitude du signal lu au moins aux bornes des cellules de bit. - des moyens de différentiation recevant le signal amplifié et le signal retardé, dérivant de manière linéaire la différence en valeur absolue des amplitudes du signal amplifié et du signal retardé, et fournissant un troisi#- me signal représentant ladite différence et caractérisé en ce qu'il possède des ondulations ayant la même polarité par rapport à un potentiel de référence donné , et en ce qu'il a pour fréquence celle du premier signal composant, le second signal composant étant supprimé, - des moyens générateur de seuil pour engendrer une tension de seuil de même polarité que les ondulations du troisième signal, - un détecteur d'amplitude comprenant des moyens de comparaison d'amplitude, recevant la tension de seuil et le troisième signal et fournissant un signal de sortie lorsque l'amplitude du troisième signal se trouve dans une situatio#n prédéterminée par rapport à la tension de seuil, - une horloge recevant le signal retardé et engendrant'des impulsions porte en relation dans le temps avec ledit signal retardé, le temps entre deux impulsions de porte étant égal à une cellule de bit, et - une porte recevant le signal de sortie du comparateur et les impulsions de porte, et fournissant des impulsions de sortie lorsque le signal de sortie du comparateur et les impulsions de porte sont présents simultanément. 7.- Système de détection de données enregistrées selon la revendication 6 caractérisé en ce que les moyens de différentiation comprennent: - un amplificateur différentiel recevant le signal amplifié et le signal retardé, et fournissant un signal de différence ayant une amplitude égale à la différence des amplitudes du signal amplifié tt du signal retardé, - un redresseur biphasé recevant le signal de différence et fournissant un troisième signal, et - un circuit de différence absolue comprenant un filtre passe-bande pour transmettre les fréquences du signal composant. 8.- Système de détection de données enregistrées selon la revendication 7 caractérisé en ce que: - le premier signal composant a one longueur d'onde égale à deux fois la longueur du support magnétique balayé au cours d'une cellule de bit, et le second signal composant est un harmonique pair du premier signal composant, et - l'horloge reçoit le signal retardé et engendre des impulsions de porte lorsqu'elle reçoit également le second signal composant, lesdites impulsions d'horloge de façon intermédiaire par rappo#rt aux cellules de bits. 9.- Système de détection de données enregistrées selon la revendication 8 caractérisé en ce que l'horloge comprend: - un inverseur recevant le signal retardé, - des moyens de commande sensibles aux impulsions de données provenant du détecteur d'amplitude et activant l'inverseur pour faire passer un second signal composant déphasé de 1800, et - des moyens générateur d'impulsions de porte reliés à l'inverseur pour recevoir les signaux composants qui en proviennent et engendrer des impulsions de porte.