Brevet FR2048052A1 — publié le 19710319

La présente invention a pour objet un système d'ezploration et de décodage de données du genre qui comprend un support d'enregistrement portant des données représentées par une disposition sérielle d'indices, support qui est exploré et décodé en vue de la resti-5 tution desdites données. Dans un appareil connu de ce genre, un support d'enregistrement contient des données binaires telles qu'un, premier chiffre binaire soit représenté par un premier indice et qu'un second chiffre binaire soit représenté par un second indicée Ces indices sont sépares 10 sur le support par des zones que l'on utilise dans un but de synchronisation, mais qui par ailleurs n'ont pas une importance primordiale pour la représentation des données-:. L'appareil connu présente toutefois certains inconvénients, notamment celui de donner lieu sur le support d?enregistrement, à des 15 espaces perdus dus à la présence de zones non significatives0 Un objet de la présente invention est de fournir un système d? exploration et de décodage ds données du genre en question qui permet d'éliminer ces inconvénients et qui est capable de décoder* les données explorées quel que soit le sens d''exploration des don:oêes;, 20 par exemple dans une première direction de lecture et dans une seconde direction de lecture opposée à la première o En conséquence, l'invention vise un système d'exploration et de décodage de données,, comprenant un support d®enregistrement- portant des données enregistrées qui sont représentées par uns dispos!-25 tion sérielle d'indices contigus dans un certain sens de lecture et possédant des caractéristiques détectables, indices choisis gcas ua groupe consistant en un premier, un deuxième et un troisième indice qui possèdent respectivement une première, une deuxième et une troisième caractéristique détectable, système comprenant également des 30 dispositifs d'exploration et de décodage servant à explorer sériel-lement lesdits indises dans un sens de lecture et à engendrer des signaux représentant les données, le système étant caractérisé par le fait que chaque indice présente une caractéristique différente de celle de l'indice suivant dans un sens de lecture, en ce que cha-55 que transition ou passage d'un indice à 1rautre représente un chiffre binaire et en ee que la transition ou passage dans un sens de lecture d'un premier à un deuxième ou d'un deuxième à un troisième ou d'un troisième à un premier indice représente toujours un premier chiffre binaire et qu'une transition ou passage dans un sens de lecture d'un premier à un troisième ou d'un troisième à un 40 deuxième ou d'un deux XvtTiC cl îtjQ 70 23941 2 2048052 premier indice représente toujours un second chiffre binaire. Il est à noter que puisque chaque transition ou passage représente un t?l" binaire lorsqu5!! est exploré dans une direction et un î?0K binaire lorsqu3il est explore'dans le sens opposé, un chiffre 5 binaire codé peut être restitué lorsqu'il est exploré dans une direction inverse au lieu de'la direction directe, et ce simplement ■par complément » Gii notera également que, puisque c'est la transition- entre indices plutôt eue les indices eux-m§mes qui représentent les don-1C nées, chaque'transition étant significative d'une donnée déterminée, la question de teaips dans le système selon l'invention ne présente pas une grande importanceoO' est pourquoi on peut sans difficulté faire appel pour l'exploration à line sorte de sonde manuelle dont les déplacements à travers le support d * enregistrement peuverà 15 varier. j?our la même raison, il nJsst pas essentiel que les indices comportent des largeurs uniformes dans la sens de lfexploration® On a représenté aux dessins, ci-joints une forme non limitative de réalisation de l'objet de 18infantion et dans ces dessines Figure 1 "est une vue en plan d-'tuie étiquette portant des don-Su nées codées; Figure 2 est une coupe d8uns sonde de détection, d'une source lumineuse et d'un système de miroirs diehroiques, avec schéma du-système dsidentification et d'utilisation? Figure 3 est une coupe agrandie d'un faisceau de fibres opti-2g ques» coupe considérée suivant la ligne 3-3 de fig. S? ligure 4 est un schéma du système d4 identification ? Figure 5 est un schéma d'une p-rtîe du système d'identification montrant la synchronisation du passage de données dans une " section de mémoire; 30 Figure 8A et 6B considérées ensemble représentent la section de décodage du système ? Figure 7 est un schéma de la section des registres d®entrée; Figure 8 est un schéma de la section "fin d* étiquette"; Figure 9 est un schéma d'une première portion de la section de 35 synchronisât ion d5 entrée de mémoire; Figure 10 représente une autre partie de cette section ; Figure 11 est un schéma de la section mémoire; Figure 12 est un schéma de la se or-ion de comparaison; Figure 13 est un schéma de la' section' compteur-progë's&ffie; 40 Figure 14 est un schéma '5e la s sût ion de vérif icàticr! x f-r ité}. 70 23941 3 2048052 Figure 15A et 15B considérées ensemble représentent la section des registres de sortie; Figure 16 est un schéma d'une première partie de la section de contrôle ; 5 Figure 17 est un schéma d'une seconde partie de la section de contrôle. Si l'on se réfère tout d'abord à la Fig. 1, on voit la représentation d'un support d'enregistrement qui est une étiquette comprenant plusieurs genres d'indices sous forme de barrette^ traits 10 ou zones de couleur, barrettes qui sont de trois couleurs différentes, étant entendu que chaque barrette est d'une couleur différente de celle des barrettes voisines. A titre d'exemple, on peut prévoir des zones de couleurs verte, noire et blanche (Fig. 1). Les barrettes vertes et noires sont indiquées sur m fond blanc de sorte que 15 les zones blanches sont celles du fond, ni noires ni vertes. L'étiquette utilisée selon l'invention est Codée de façon qu'elle puisse être facilement décodée quel que soit le sens d'exploration, comme on l'expliquera plus en détail dans la suite. De plus, l'étiquette comprend un code dit de "dimension" et le système d'identification 80 peut décoder des étiquettes qui possèdent un nombre sensiblement différent de chiffres de données, quand par exemple un chiffre consiste en quatre bits de donnée, chaque bit étant représenté par une transition ou passage de l'une des barrettes colorées à l'autre. Il y a lieu de noter que, bien que la réalisation décrite et 25 représentée utilise des étiquettes à barrettes colorées, on pourrait sans sortir du cadre de l'invention, envisager d'autres étiquettes ou documents tels^que, par exemple, des étiquettes présentant des zones magnétiques de caractéristiques différentes disposées sur un support d'enregistrement approprié. 30 Si l'on suppose qu'on balaye le support à l'aide d'une sorte de sonde 20 dans la direction de gauche à droite (flèche 12), la première transition ou passage qui est détectée par la sonde sera un passage de blanc (le fond 20) à une barrette verte 22 et ce passage ou transition représente un premier bit dit de direction. Les 35 quatre transitions de couleur suivantes des barrettes 24, 26, 28 et 30 sont de vert à noir, de noir à vert, de vert à noir et de noir à vert respectivement; elles représentent le code de "dimension" identifiant le nombre de bits de données qui sont contenus dans l'étiquette codée 20. La transition de la barrette colorée 22 à la bar-40 rette colorée 24 représente un bit de code de dimension de pondéra 70 23941 4 2048052 tion "16", tandis que la transition de la "barrette colorée 28 à la barrette colorée 50 représente un bit de code de dimension dont la pondération est "2". Ainsi, les pondérations de code de ces bits de dimension associés aux barrettes de couleur 24, 26, 28 et 30 di-5 minuent à mesure que la sonde balaye l'étiquette 20 de gauche à droite• La première transition de couleur qui est explorée par balayage de lat sonde, après le code de dimension, est une première transition de parité entre la barrette 30 et la barrette 32 qui, sur 10 l'étiquette, est une transition de vert à noir. Les quatre transitions suivantes explorées par le balayage de la sonde de gauche à droite, sont associées aux barrettes colorées 34, 36, 38 et 40 qui représentent quatre bits du chiffre d'ordre le plus élevé des données codées. La transition de la barrette 32 à la barrette 34 est 15 un passage de noir au vert et correspond à la pondération "1"; la transition des barrettes 38 à 40 est de blanc à noir et correspond au chiffre pondéré "8"; en conséquence, les pondérations associés aux bits du chiffre de l'ordre le plus élevé augmentent à mesure que la sonde passe sur l'étiquette 20 de gauche à droite. 20 Les transitions de couleurs associées aux barrettes 42, 44, 46 et 48 représentent quatre bits du chiffre d'ordre le plus bas. La transition de la barrette 42 à la barrette 44 est de noir à blanc et le chiffre pondéré est "1". La transition de la barrette 48 à la barrette 50 est de noir à blanc et correspond au chiffre 25 pondéré "8"; en conséquence, les chiffres pondérés du chiffre d'ordre le plus bas augmentent, comme pour le chiffre pondéré de l'ordre le plus élevé et aussi pour tous les chiffres pondérés, à mesure que la sonde est passée de gauche à droite sur l'étiquette 20. La transition de la barrette colorée 50 à la barrette 52 est de 30 blanc à noir et, comme pour le passage de la barrette 30 à 32, elle représente un bit de parité. Toutefois, les signaux qui correspondent aux valeurs binaires opposées seront décodées de ces deux transitions quelle que soit la direction de balayage. Les transitions de couleur associées aux barrettes 52, 54, 56 35 et 58 représentent quatre bits de code de dimension qui sont aussi représentés par des transitions associées aux barrettes 24, 26, 28 et 30. Toutefois, les seconds bits de dimensions sont les compléments par rapport aux premiers et la pondération du code du bit qui est représenté par la transition de couleur de la barrette 52 à la 40 barrette 54 est "2"; tandis que la pondération du bit qui est re 70 23941 5 2048052 présenté par la transition de la barrette 58 à la barrette 60 est "16**. En conséquence, les chiffres pondérés des-bits de dimension associés aux barrettes 52, 54, 56 et 58 augmentent à mesure que la sonde 30 passe de gauche à droite. La transition de la barrette 60 5 au fond blanc de l'étiquette 20 est un passage de noir à blanc et correspond à un bit deMdirection". Les deux bits de parité sont choisis de façon telle que le nombre total des bits "0" de lsétiquette concorde^ au module 5, avec le nombre total des bits ,31" de 1* étiquette» Ceci correspond 10 au résultat désiré grâce- auquel on peut utiliser le fond blanc de l'étiquette comme première couleur à chaque extrémité de l'étiquette. Les bits de données qui sont représentés par les transitions de l'étiquette 20 sont indiqués au-dessous à la Fig. 10 On explique-15 ra plus loin que, lorsque la sonde passe sur lsétiquette de droite à gauche (flèche 14), les bits qui sont décodés ont un ordre inverse et sont aussi inversés par rapport aux hits de donnée décooés lorsque la sonde est promenée de gauche à droit® (flèche 18)o La manière dont les données binaires sont codées sur l'étiquette est 20 la suivante. Une transition de la barrette blanche à une barrette noire, puis de noir à vert ou de vert à blanc,, représente toujours un niveau logique "1"= Par contre, une transition de blanc à vert, de vert à noir ou de noir à blanc représente toujours un niveau logique "O". 25 On notera que, par suite de cette forme de code, toute transi tion explorée comme un "1" quand on lit dans une première direetion3 explorera un "0" si on lit dans 1sautre direction et, de m§me8 touts transition explorée comme étant un "0'? dans une première direction sera explorée comme un "1" si on lit dans l'autre direction. i-.insif 50 les bits de donnée lus dans la première direction sont le complément de ceux qui sont 3,us dans l'autre sens® Un exemple de l'application de le sonde d'exploration est représenté à la Fig» 2» «ette sonde 0-3 peut être utilisée par le caissier drun magasin de détail ou de libre-service = . La sonde 62 a appro-35 ximativement la grandeur ' et la forme d'un crayon, ce qui en facilita la manipulation. On peut naturellement utiliser d'autres formes de dispositiff dans l'application ds 1 'Invantion et, en outre, il ns est pas primordial que l'appareil explorateur soit en mouvement pourvu qu'il y ait un mouvement relatif .entre 1-étiquette et l?or-40 gane de détection. BAD ORIGINAL 70 23941 6 2048052 Une source lumineuse 64, -montée dans un boîtier 68, peut être d'un type courants vme lampe ac tungstène par exemple. Des lentilles classiques 70„ 73 focalisent le faisceau de la source 64 sur des fibres optiques 78 d'un faisceau ?>■?- également monté Sans le p. boîtier 68« Les lentilles peuvent oti bôsoin être solidaires de la source 64o La brandie 78 du faisceau de 74 contient des filaments fibreux optiques susceptibles. Se conduira la luiaière du boîtier 68 jusqu'à la sonde 62 et sur l-'étiq^-st-te 30« Là branche 80 du fais-10 ceau 74 de fibres optiques contient des filaments fibreus qu'en u» tilise pour diriger la lumière rsfléohie par Ieétiquette 20 snr la section des miroirs dichroîques'-76 I-s faisceau 74 de fibres optiques est revêtu d'une cou elle résidante gui contient d'autre part les fibres du faisceau 74« Lïs ••?rt.v-&ïi?.t43 des fibres Su eSté cl© la le sonde passent au centre d'un ta^::n S? ~.t elles sont fixées à ce dernier » La Fig.» S est une. coupe de la -r cr.de 6S suivant la ligne 5-5 de la fig. S et montre une partes ■* Le boîtier 98 de cette section 76 contient un miroir diclrroî-que 100 ou autre système diviseur ainsi qas deux organes sensibles 55 à la lumière, comme par exemple des rho-.ndiodes ou analogues. Le miroir 100 transmet une partie do 2a lumière incidente, qui est dans le spectre infra-rouge, à un é L criant 104 sensible à ce spectr-s et il réfléchit le restant de la luiîèra .rar un élément 103 sensible'à la lumière non iaf ra-rcug*; .= Les composantes {infr-&-";ouge 40 et ordinaire) sont renvoyées sur j.: 20 lorsque ls sr-c BAD original 70 23941 7 2048052 lumineux de la soude 62 projette une image sur une barrette blanche. Lorsque le spot lumineux est projeté sur une barrette noire, aucune des portions de lumière, infra-rouge et ordinaire, n'est réfléchie de l'étiquette 20. Lorsque le spot est projeté sur une 5 barrette verte, la composante infra-rouge est absorbée et la composante non infra-rouge est réfléchie. Bien que dans, cet exemple, les barrettes colorées de l'étiquette 20 soient vertes, noires et blanches, il va de soi que l*on pourrait envisager toutes autres combinaisons de couleurs. Lorsque les composantes infra-rouge et 10 ordinaire sont appliquées pour le présent système d*identification, on peut remplacer la barrette blanche par une barrette de n'importe quelle couleur qui soit susceptible de réfléchir les ondes infra-rouges et les autres.-Par exemple, une barrette verte peut êtie remplacée par une couleur qui absorbe les rayons non infra-rouges 15 et les rayons infra-rouges ou qui réfléchit ou laisse passer ces composantes; une barrette noire peut être remplacée par une couleur qui absorbe les deux composantes à la fois. Des signaux de sortie des éléments 102 et 104 sensibles à la lumière sont reliés à la section amplificatrice 106 (Fig. 2) qui 20 comporte deux éléments qui amplifient chacun des signaux émanant des éléments 102, 104. Le signal amplifié en 102 passe par une ligne 108 pour aboutir à la section d'identification 112, tandis que le signal de sortie amplifié en 104 est relié par une ligne 110 à la section d'identification 112. uette section sert à décoder les 25 signaux de sortie venant des lignes 108 et 110 et à fournir un signal de donnée binaire, qui représente ces signaux, aux appareils d'utilisation 114, par une ligne 113. L'appareil d'utilisation 114 peut être connecté à un dispositif d'affichage ou de visualisation ou à un enregistreur 116, qui peut être une caisse enregistreuse 30 présentant un dispositif d'affichage ou d'indication. Une section de traitement video 115 (Fig. 4) est reliée aux lignes 108, 110 en vue de recevoir les composantes infra-rouges et non infra-rouges des éléments sensibles 102 et 104. La section video est décrite en détail dans une autre demande de brevet dépo-35 sée ce jour par la demanderesse, pour "Système d'exploration de données", et cette section transforme les deux signaux d'entrée en trois signaux de sortie binaire qui correspondent aux signaux "blancs", "verts" et "noirs", lesquels apparaissent respectivement sur les lignes 120, 122 et 124. Un signal de sortie apparait sur 40 la ligne 120 lorsque les deux éléments sensibles 102 et 104 reçoi 70 23941 8 2048052 vent une quantité prédéterminée de lumière. Un signal de sortie apparaît sur la ligne 122 lorsque seul l'élément 104 reçoit -une quantité prédéterminée de lumière. Enfin un signal de sortie apparaît sur la ligne 124 lorsqu'aucun des éléments sensibles 102 ou 104"ne 5 reçoit une quantité de lumière. Une section de décodage 126 (Fig. 4) est prévue et reçoit les signaux "blancs", "verts" et "noirs" provenant de la section de traitement video 115. Cette section sert à décoder ces signaux et fournit un signal correspondant de niveau logique "1" ou de niveau 10 logique "0" à une entrée de la section des registres 128. Les données sont emmagasinées temporairement dans cette section après qu® elles ont été décodées par la section de décodage 126, car les données ne peuvent être transférées dans la section de mémoire 130 qu'à des temps prédéterminés. 15 La section de mémoire 130, dans la réalisation envisagée, com prend un registre de mémoire auxiliaire à décalage 132 à cin^ bits, qui est couplé à l'étage de sortie de la section des registres d' entrée 128. Le registre de mémoire 134 est disposé entre l'étage de sortie du registre auxiliaire 132 et l'étage d'entrée du registre 20 de sortie 148 à huit bits. Le registre 134 peut être un registre de décalage, semiconducteur à oxyde métallique, à 128 bits ou tout gen re de registre approprié. Un total de 133 bits peut donc être emmagasiné dans la section de mémoire 130 et l'on peut utiliser des éti quettes contenant jusqu'à trente chiffres de données de quatre bits E5 car elles comportent douze bits supplémentaires par rapport aux chiffres de donnée. La section de mémoire 130 est conçue de façon qu'une nouvelle donnée puisse être transférée du registre de mémoire auxiliaire 132 au registre de mémoire 134 ou, alternativement, de façon qu'une ancienne donnée du registre de mémoire 134 puisse 30 être recyclée. La section de synchronisation d'entrée 136 est connectée à la section de registres d'entrée 128, à la section de détection de fia d'étiquette, à la section de comparaison 147 et à la section dite compteur de programme 140. Elle reçoit les signaux d'entrée venant 35 de la section 138 de détection de fin d'étiquette et venant de la section de comparaison 147 ainsi que de la section compteur de programme 140 grâce à laquelle elle peut contrôler le transfert au moment voulu de données dans un registre de mémoire auxiliaire 132. La sonde 62 de la Fig. 2 peut balayer l'étiquette 30 à des vi-40 tesses variables. Par exemple, cette vitesse peut être de 76 à 70 23941 9 2048052 1520 mm/sec et même davantage, de sorte qu'il est nécessaire de prévoir des moyens destinés à déterminer le moment où la sonde 62 a traversé complètement l'étiquette. La section 158 de fin d'étiquette assure cette fonction en engendrant un signal dit "fin d'é-5 tiquette" chaque fois que la sonde 62 balaye une partie blanche de l'étiquette, qui est au moins quatre fois plus large que la dernière barrette noire ou verte balayée par la sonde» Quand le signal "fin d'étiquette" a été engendré à la section 138, les données contenues dans la mémoire 130 et dans le registre de sortie 148 sont 10 vérifiées, afin de déterminer si les bits de données qui ont été ou non explorés et décodés représentent des données valables. Les cinq derniers bits de l'étiquette 20 qui sont explorés et décodés sont quatre bits de "dimension" et un bit de "direction"; ils sont mis en mémoire dans le registre auxiliaire 132. Les bits 15 de code de "dimension" qui ont été mis en mémoire dans ce registre 132 sont comparés* avec ceux de dimension qui ont été emmagasinés dans le registre de sortie 148 par la section de comparaison 147 à la suite de la production du signal "fin d'étiquette" dans la section 138. Si ces deux nombres sont égaux, un signal est envoyé à la 20 section de parité 146 en vue du contrôle de parité. Le contrôle est valable chaque fois que la somme des bits "1" de l'étiquette, est égale à la somme des "0" de cette étiquette. Les bits emmagasinés sont totalisés sur la base de module 3, c'est-à-dire que seuls les nombres 0, 1 et 2 sont admis dans la somme et lorsque 1 est addi-25 tionné à 2, le résultat est 0. La section de compteur de programme 140 comprend un compteur de programme à sept bits, capable de compter jusqu'à 128 et ce programme avance d'une unité chaque fois qu'une donnée est décalée d' une position dans le registre de mémoire 132. Un signal de contrôle 30 venant de la section programme 140 est envoyé à la section 136 dite de synchronisation d'entrée en mémoire, pour assurer que les bits de donnée soient transférés de la section de registre d'entrée 128 au registre auxiliaire 132, seulement lorsque le compteur de programme de la section 140 est une valeur comprise entre 127 et 007. 35 Un compte de 127 est le maximum dudit compteur qui passe à l'état 000 à la suite du compte 127. Le registre de sortie 148 est relié au registre de mémoire 134 et transmet les données au dispositif d'utilisation 114 (Fig. 2) . Le registre de sortie 148 est en fait un registre de décalage qui 40 reçoit les bits de données d'entrée dans une direction, mais qui 70 23941 10 2048052 peut aussi transmettre des bits à 1*appareil d'utilisation 114 soit dans le sens direct soit dans le sens inverse, suivant la direction de balayage de la sonde 62 sur l'étiquette 20, lorsque les données ont été explorées et décodées. Les données transmises dans le sens 5 inverse sont mises au complément avant utilisation. Une horloge 127 (Fig. 4) est d'un type classique; elle fournit deux trains de signaux d'horloge maîtresse, que l'on désigne par "horloge 1" et "horloge 3" respectivement, aux diverses sections du système d'identification. Ces signaux "horloge 1" et "horloge 3" 10 ont le même rythme de répétition, mais ils sont décalés dans le temps l'ion par rapport à l'autre. Ces signaux correspondent aux signaux d'horloge nécessaires au registre 134 et ils peuvent être fournis par le dispositif d'utilisation 114. La portion de la logique du système d'identification peut être 15 divisée en deux parties ou blocs fonctionnels. Les fonctions principales remplies par cette logique sont: 1° le décodage des signaux video en bits binaires; 2° la mise en mémoire des bits décodés; 3° l'identification d'une étiquette; 4° la validation du contenu de l'étiquette; et 5° la sortie des bits de données à un 20 équipement de contrôle terminal, qui peut être une caisse enregistreuse, un ordinateur ou tout autre appareil d'utilisation. La section de décodage 126 (Fig. 4) convertit les signaux "noirs", "verts" et "blancs" de la section video 115 en "1" et en "0" binaires. La logique consiste en éléments basculeurs qui re-25 tiennent une première barrette colorée jusqu'à ce qu'une seconde barrette colorée soit explorée et elle produit ensuite un premier repère de donnée engendré pour indiquer qu'une transition de couleur s'est produite. La seconde barrette colorée est conservée par un élément basculeur jusqu'à ce que la couleur suivante soit explo-30 rée. Chaque fois qu'un signal de "repère" est engendré par la logique de décodage, le bit binaire de la ligne de données est emmagasiné dans un registre d'entrée faisant partie de la section 128 de registre d'entrée. Ce dernier est utilisé parce que les données 35 sont explorées au hasard, mais elles peuvent être transférées à la mémoire principale seulement à un teaips déterminé. La grandeur de ce registre dépend du temps d'accès à la mémoire principale et, dans l'exemple décrit, le registre d'entrée est à huit bits. La section de compteur de programme 140 contient un compteur 40 binaire à sept étages, compteur qui garde trace des données dans 70 23941 2048052 la mémoire. Le compteur incrémente à chaque temps de bits ce qui correspond à line donnée décalée d'une position dans la mémoire. Quand une nouvelle donnée est explorée et que la mémoire contient déjà une donnée précédemment enregistrée, les nouveaux bits d'infor 5 mation doivent être placés dans la mémoire aux positions de bits qui suivent la donnée qui a été précédemment emmagasinée dans la mé moire. Le compteur de programme remplit cette fonction conjointement avec la section de synchronisation d'entrée 136. Les nouvelles données peuvent être transférées dans le regis-10 tre de mémoire 134 à un moment déterminé et dans l'exemple ceci a lieu quand le compteur de programme est à l'état "zéro". Chaque fois que de nouveaux bits de donnée sont inscrits dans la mémoire, ce compteur est remis à "zéro", au moment où le dernier bit est ins crit. Quand le compteur de programme approche de "zéro", le regis-15 tre d'entrée est examiné afin de déterminer le nombre de nouveaux bits qui ont été explorés depuis le dernier moment où le compteur de programme était à l'état zéro. Dans l'exemple de la Fig. 5, trois bits de nouvelles données ont été explorés et ils sont transférés ou décalés vers le niveau 20 de sortie du registre d'entrée 128. Quand le compteur de programme atteint l'état "zéro", les trois bits de donnée du registre 128 sont décalés dans un registre de mémoire auxiliaire 132 et les trois bits de l'extrême droite dans ce registre sont décalés dans le registre de mémoire 134. Une fois que la donnée est décalée de 25 trois positions (temps à 3 bits), le registre d'entrée ne contient plus aucun bit et le compteur de programme est remis à "zéro". Cette remise à zéro au moment où le dernier bit est inscrit dans le registre de mémoire 134, donne automatiquement la synchronisation désirée. Le transfert de données du registre d'entrée au registre ' 30 auxiliaire 132 et au registre de mémoire 134 a lieu chaque fois que le registre d'entrée contient de nouveaux bits de donnée et que le compteur de programme est à "zéro", mais quand l'extrémité de l'éti quette n'a pas encore été détectée. Le registre de mémoire auxiliaire 132 contient toujours les 35 cinq derniers bits qui ont été explorés par la sonde 62. La valeur de ces bits emmagasinés dans le registre 132 est comparée au compte du compteur de programme, ce qui détermine le temps d'entrée des bits venant du registre 134 dans le registre de sortie 148. Après cette entrée, les bits du code de dimension emmagasinés dans le re-40 gistre auxiliaire 132 sont comparés aux bits de code de dimension 70 23941 12 2048052 dans le registre 148 et, s'ils sont égaux, tin signal de validité du format d'étiquette est engendré, lequel signal assure le contrôle de parité de module 3. Ce contrôle de parité est effectué chaque fois qu'une éti-5 quette valable est détectée. Suivant ce contrôle, comme on l*a déjà mentionné, la somme des "1" de l'étiquette doit être égale à la somme des bits "0", sur la base de module 3. Le tableau ci-dessous indique les caractéristiques nécessaires pour un tel contrôle de parité, module 3, pour diverses étiquettes qui contiennent des nombres 10 différents de bits de donnée. Caractéristiques de parité, module 5 Total Compteurs Module 5 15 20 25 liffres Bits Somme des "1" Somme des 2 20 1 1 4 28 2 2 6 36 0 0 8 44 1 1 10 52 2 2 12 60 0 0 14 68 1 1 16 76 2 2 18 84 0 0 20 92 1 1 22 100 2 2 24 108 0 0 26 116 1 1 28 124 2 2 30 132 0 0 Cette vérification de parité module 3 détecte toute erreur de 30 bit simple et les erreurs multiples du même genre, mais qui ne sont pas des multiples de trois. Elle ne détecte pas les erreurs telles qu'un "1" et un "1" lus comme "0M. Chaque fois qu'une étiquette valable ou exacte a été détectée et que la logique de parité module 3 indique que les bits explorés 35 sont valables, les bits de données sont envoyés à un équipement d' utilisation. Le registre de sortie 148 est à huit bits et est capable de décaler à gauche ou à droite. Les bits sont toujours chargés dans le registre de sortie 148 par un décalage vers la droite et lorsque les bits sont transférés dans l'équipement d'utilisation, 40 le sens de décalage est déterminé par la valeur d'un bit de "direc 70 23941 13 2048052 tion" qui est exploré sur l'étiquette. Si une étiquette est lue de droite à ga uche, au lieu de gauche à droite, tous les bits explorés sont mis au complément et transmis du registre de sortie 148 à un dispositif d'utilisation suivant une séquence inverse à celle 5 qui a été lue dans le registre de sortie 148. Section de décodage, Fig. 6A et 6B Ces figures mises bord à bord le long de la ligne 6-6 constituent un schéma-bloc de la section de décodage 1S6 de Fig. 4. Des convertisseurs 182, 184 et 186 sont reliés aux lignes d'entrée 120, 10 122 et 124 respectivement. Une porte NON-ET 188 présente une première borne d'entrée couplée à la ligne 120, une seconde borne d' entrée couplée à la sortie de l'inverseur 184 et enfin une troisième borne d'entrée couplée à la sortie du convertisseur 186. La porte NON-ET 188 produira donc un signal de niveau logique "0" chaque 15 fois qu'un signal "blanc" est présent sur la ligne 120 et que des signaux "verts" et "noirs" ne sont pas présents sur les lignes 122 et 124 respectivement. Le convertisseur 190 inverse le signal venant de la porte NOîT-ET 188 et, par suite, engendre un signal de de niveau sortie/logique "1" quand un signal "blanc" est présent sur la ligne 20 120 et que des signaux "verts" et "noirs" ne sont pas présents sur les lignes 122 et 124 respectivement. De même, une porte N0IT-ET 192 et un convertisseur 194 font qu' un signal de sortie de niveau logique "1" est engendré en 194 lorsqu'un signal "vert" est présent sur la ligne 120 et lorsque des si-25 gnaux "noirs" et "blancs" ne sont pas présents sur les lignes 122 et 124 respectivement. Enfin une porte Ef0îT-ET 196 et un convertisseur 198 produisent un signal de sortie de niveau logique "1" lorsqu'un signal "noir" est présent sur la ligne 124 et lorsque des signaux "blancs" et "verts" ne sont pas présents sur les lignes 120 ■ 30 et 122 respectivement. Une porte EfQN-ET 200 comporte une première borne d'entrée reliée à la sortie du convertisseur 190, ainsi qu'une seconde borne d'entrée reliée à la sortie du convertisseur 267 (Fig. 6B) de manière à recevoir de ce dernier un signal d'inhibition de transmission 35 qui empêche l'emmagasinetaent de nouvelles données dans la ^mémoire 140 de Fig. 4 dans le cas où une donnée précédemment explorée sur l'étiquette et enregistrée dans la section de mémoire 130 n'a pas encore été appliquée au dispositif d'utilisation 114 de Fig. 2 et il retarde toujours l'entrée initiale d'un nouveau bit pendant un 40 temps donné, par exemple 100 microsecondes, jusqu'à ce que les 70 23941 14 2048052 signaux de bruit transitoire cessent leur action. La borne de sortie de la porte NON-ET 200 est couplée à la borne d'entrée U (zéro inconditionnel) d'une bascule 205 représentative de toutes les bascules que l'on emploie dans le système-d* 5 identification. On donne ci-après la table de vérité de la bascule 205 et des autres bascules du système: Table de vérité des bascules J"n Kn On + 1 , 0 Qn (sans changement) 0 1 (établi) 1 0 (vidé) 1 Qn + 1 (changement quel que soit n l'état précèdentJ" Dans ce tableau, n représente le temps d'horloge défini par les im- 15 pulsions d'entrée à une borne d'entrée d'horloge T et peut prendre les valeurs 0, 1, 2, 3, .... etc. Les signaux qui apparaissent aux bornes J et E d'une bascule déterminent l'état de cette dernière suivant la table de vérité en question. Lorsque la borne C d9une bascule (ou entrée incondition-20 nelle) est au niveau logique "0", la bascule est inconditionnelle-_ ment vidée. Lorsqu'une borne d'entrée P (ou pré-établissement) est . à un niveau logique "0", la bascule est établie inconditionnellement . La bascule 205 est excitée à son état inconditionnellement vi-255 dé (sa sortie Q, étant au niveau logique "0" et sa sortie (J au niveau logique "1"), lorsque la sortie de la porte NON-ET 200 est au niveau logique "0". Les bornes de sortie des portes NON-ET 202 et 204 sont couplées aux bornes d'entrée C des bascules 206 et 207 respectivement» Les bornes d'entrée d'horloge T des bascules 205, 206 30 et 207 sont reliées de manière à recevoir des signaux "rappel blanc", "rappel vert" et "rappel noir" des portes NON-ET 246, 252 et 256 respectivement. Quand le signal d'inhibition de transmission venant du convertisseur 267 est au niveau logique "1", il amène la borne de sortie de la porte NON-ET 200 à un niveau logique "0", si 35 un signal de niveau "1" est également présent à la borne de sortie du convertisseur 190. Lorsque ce signal d'inhibition de transmission est au niveau logique "0", les portes NON-ET 200, 202 et 204 ne peuvent plus fournir un signal de vidage de niveau "0n aux bascules 205, 206 et 207 respectivement. .40 La borne d'entrée E de la /bascule 205 est à un niveau logique 0 1 0 1 70 23941 15 2048052 nO", car elle est connectée à un potentiel de terre. La borne d'entrée J de cette bascule 205 n'est pas connectée, ce qui équivaut à placer sur elle un niveau logique constant nln. En conséquence, lorsqu'un signal "rappel blanc" de niveau logique "1" apparaît à la 5 borne d'entrée d'horloge et simultanément un signal de niveau logique "1" à la borne d'entrée C, la bascule 205 est établie. La borne de sortie Q de la bascule 205, qui est reliée à l'entrée J d'une bascule 210 et à l'entrée C d'une bascule 212, est à un niveau logique "1" lorsque la bascule 205 est vidée et elle est à son état ni-10 veau logique "0" lorsque la bascule 205 est établie. Le signal à la sortie ïî de la bascule 205 peut être désigné par signal "verrou blanc". A l'origine, avant qu'une barrette blanche- ait été traversée ou explorée par la sonde 62, un signal de niveau logique n0" est 15 appliqué à l'entrée J de la bascule 210 par la sortie Q de la bascule 205 et la bascule 210 est rappelée lorsqu'un signal de niveau "1" dit "horloge lw est appliqué simultanément à sa borne d'entrée d'horloge, car l'entrée K de la bascule 205 est amenée à l'état de rappel par la porte NON-ET 200, sa sortie Q fournissant un signal 20 de niveau logique "1" à l'entrée J de la bascule 210; et lorsqu'un signal de niveau "1" dit "horloge 1" est simultanément appliqué à la borne d'entrée d'horloge de la bascule 210, celle-ci est établie. Pour cet état la borne d'entrée Q, est au niveau logique "1" et la sortie Q est au niveau logique "0". Le signal à la sortie Q, de la 25 bascule 210 est appelé signal "impulsion blanche" et le signal à la sortie Q de cette même bascule est appelé "impulsion blanche". Lorsque la bascule 205 est amené à son état de rappel par la porte NON-ET 200, un signal de niveau logique "1" est également envoyé à la borne d'entrée de la bascule 212. La borne d'entrée J de 30 cette bascule 212, qui est reliée à la sortie Q de la bascule 210, est au niveau logique "1" lorsque cette dernière est établie. Gomme la bascule 212 était initialement rappelée par le niveau logique "0" initial à la borne de sortie Q de la bascule 205, la sortie Q de la bascule 212 qui est couplée à sa borne d'entrée, sera donc au 35 niveau logique "1". L'apparition d'un signal "d'horloge 1" de niveau "1" à l'entrée d'horloge de la bascule 212 aura pour effet d' exciter celle-ci à l'état établi. Lorsque la bascule 212 est établie, sa sortie Q qui est reliée à l'entrée G de la bascule 210, est au niveau logique "0" et la bascule 210 est ramenée à l'état de 40 rappel. Lorsque la bascule 205 reçoit un signal de niveau "1" dit 70 23941 16 2048052 "rappel blanc" à son entrée d'horloge, elle est ramenée à l'état établi et toutes les conditions initiales sont également rétablies. Lorsque la sonde 62 passe sur une barrette verte, les bascules 206, 214 et 216 fonctionnent de la même manière que les bascules 5 205, 210 et 213 dans le cas d'une barrette blanche. Si une barrette noire est explorée par la sonde 62, ce sont les bascules 207, 218 et 220 qui fonctionnent comme les bascules 205, 210 et 212 dans le cas d'une barrette blanche. les portes NON-ET 222 à 228 (Fig. 6B) reçoivent les signaux 10 appropriés de verrou de couleur et d'impulsion de couleur, et ce à partir des bascules 205 à 220. Par exemple, la porte NON-ET 222 reçoit un signal "impulsion verte" de la borne de sortie Q de la bascule 214 et elle reçoit également un signal "impulsion noire" de la sortie Q de la bascule 218. XJn signal de sortie de niveau logique 15 "1" venant de la porte NON-ET 222 indique par conséquent qu'est engendré un signal "impulsion verts" ou un signal "impulsion noire"* De même, la porte 224 produit un signal de sortie de niveau logique "1" chaque fois qu'un signal "impulsion blanche" ou un signal "impulsion noire" est produit, tandis que la porte NON-ET 226 engendra 20 un signal de sortie de niveau "1" quand -un signal "impulsion blanche" ou "impulsion verte" est produit. Les signaux de sortie des portes NON-ET 222, .224 et 226 sont envoyés à des portes NON-ET 240s 350 et 254 en vue de développer des signauxtappel blanc" ou "rappel noir" respectivement. La borna 25 de sortie de la porte NON-ET 222 est reliée à une première entrée de la porte NON-ET 240; la sortie de la porte NON-ET 224 est relié» à une première entrée de la porte NON-ET 250 et enfin la sortie d© la porte NON-ET 226 est reliée à une première entrée de la porte NON-ET 254. Chacune des portes 340, 250 et 254 reçoit également un 30 signal dit "bon pour transmission" à la borne 602 et venant de la section de contrôle 142 de Fig. 4. Ce signal est au niveau logique "1" chaque fois que les signaux video sont transmis de la section de traitement video 115 à la section de décodage 126 (Fig. 4). Pendant le temps de transmission des signaux de la section de 35 traitement video 115 à la section de décodage 126, la porte NON-ET 240 engendre m signal de sortie de niveau "0" quel que soit le signal produit "impulsion verte" ou "impulsion noire". La porte NON-ET 242 présente une première borne 604 couplée à l'horloge a-fin de recevoir le signal "horloge 1", ainsi qu'une seconde borne 40 606 reliée au signal "bon pour transmission". La porte NON-ET 242 70 23941 17 2048052 produira donc un signal de sortie de niveau logique "1" chaque fois que 1'informâtion est transmise de la section video 115 à la section de décodage 126, car ce signal "bon pour transmission" est à ce moment-là au niveau logique "0". Toutefoiss si l'information 5 n'est pas transmise de la section video à la section de décodage, la porte NON-ET 242 produit un signal de sortie de niveau logique "0" dès qu'apparaît un signal "horloge 1" de niveau logique "1". La première entrée de la porte NON-ET 246 est couplée à la sortie de la porte NON-ET 240 et la seconde entrée de la porte 10 NON-ET 246 est couplée à la sortie de la porte NON-ET 242. Cette dernière fait que les portes NON-ET 246, 252 et 256 engendrent des signaux de rappel aux bascules 210 à 220, lorsque la sonde 62 a exploré l'étiquette entière, y compris une portion colorée de l'extrémité, laquelle est au moins quatre fois plus large que la der-15 nière barrette de l'étiquette. De la même manière, la porte NON-ET 252 produit un signal de "rappel vert" de niveau logique "1" quand un signal de niveau "1" soit "impulsion blanche" soit "impulsion noire" est produit, le signal "bon pour transmission" étant au niveau logique "1". La porte 20 NON-ET 256 produit de même un signal dé niveau "1" dit "rappel noir" quand un signal "impulsion blanche" ou "impulsion verte" est au niveau logique "1". Si la bascule 205 a été rappelée par la présence d'un signal "blanc" sur la ligne 120, elle reste rappelée jusqu'à ce qu'un si-25 gnal "impulsion verte" ou "impulsion noire" soit engendré et la porte NON-ET 246 produit un signal "rappel blanc" de niveau logique "1". Lorsque ce dernier signal est appliqué à la borne d'entrée d' horloge de la bascule 205, celle-ci est ramenée à l'état établi si un signal de niveau "1" est simultanément appliqué à son entrée C 50 par la porte NON-ET 200. Les portes îîON-ET 228 à 238 sont couplées aux bascules 205 à - 220 afin de recevoir les divers signaux dits "verrou de couleur" et "impulsion de couleur" qui sont produits par ces bascules. La porte IION-ET 228 présente à ses bornes d'entrée les signaux "verrou 35 vert" et "impulsion noire" et en conséquence cette bascule 228 produit un signal de niveau logique "0" quand les signaux "verrou verl?' et"impulsion noire" sont simultanément au niveau logique "1". Ces deux signaux sont couplés aux entrées de la porte NON-ET 232. Les - signaux de sortie de niveau logique "0" sont donc produits par les 40 bascules *228, 230 et 232 quand leurs entrées respectives sont B*D ORIGINAL* 70 23941 1B 2048052 simultanément au niveau logique "1". Les bornes de sortie des portes NON-ET 228, 230 et 232 sont appliquées à l'entrée de la porte NON-ET 258 et la sortie de celle-ci est donc au niveau logique "1" chaque fois que les bornes de sortie de l'une quelconque des por-5 tes NON-ET 228, 230 ou 232 sont au niveau logique "0". L'entrée du convertisseur 260 est reliée à la sortie de cette porte NON-ET 258 et le convertisseur a pour effet d'inverser le signal qu'il reçoit de la porte KON-ET 258. A mesure que la sonde 62 passe sur l'étiquette 20 portant les » 10 données codées, l'arrivée d'une barrette verte produit un signal "verrou vert" de niveau "1", tandis que .si une barrette noire est rencontrée ensuite, un signal "impulsion noire" est ensuite engendré, ce qui signifie qu'un bit "0" a été détecté. Dans ce cas, la sortie du convertisseur 260 passe au niveau logique "0". Les portes 15 II0N-ET 234, 236 et 238 ont leurs sorties reliées aux bornes d'entrée de la porte NON-ET 262 dont la sortie est couplée à l'entrée du convertisseur 264. Les signaux dits "verrou vert" et "impulsion noire" sont reliés à l'entrée de la porte NON-ET 234; les signaux "verrou noir" et "impulsion verte" sont couplés aux entrées de la 20 porte NON-ET 236; et les signaux "verrou vert" et "impulsion blanche" sont couplés aux entrées de la porte NON-ET 238. La sortie du convertisseur 264 se trouve donc au niveau logique "1" quand un bit "0" est détecté» Inversement, la sortie du convertisseur 260 sera à un niveau logique "0" si un bit "1" a été détecté. 25 Les portes IT01I-ET 266 et 868 sont croisées de manière à for mer un circuit de verrou-porte IION-ET; en conséquence, lorsqu'un bit "1" a été détecté, le signal de sortie de niveau logique "1" du convertisseur 260 et le signal de sortie de niveau logique "0" du convertisseur 264 excitent la porte NON-ET 266 à l'état W0W et 30 la porte NON-ET 268 à l'état "1". Lorsque la porte NON-ET 268 est à cet état "1", un signal dit "ligne de donnée" de niveau "1" apparaît à sa borne de sortie 608. Par contre, si un bit "0" a été détecté, le signal de sortie de niveau logique "1" du convertisseur 264 et un signal de niveau "0" .du convertisseur 260 excitent la 35 porte NON-ET 266 à l'état "1" et la porte NON-ET à l'état "0"et un signal dit "ligne de donnée" de niveau "0" apparaît dans ce cas à la borne de sortie 608 de la porte NON-ET 268. Les bornes de sortie des convertisseurs 260 et 264 sont également couplées aux bornes d'entrée de la porte NON-ET 27 0 dont la sortie est reliée à l'en-40 tree du convertisseur 272. Ainsi, chaque fois qu'un bit "1" ou tf0" BAD ORIGINAL 70 23941 19 2048052 a été détecté, la sortie de la porte NON-ET 270 est au niveau logique "1" et la sortie du convertisseur 272 à un niveau logique "0". Dans le cas où ni un bit "1" ni un bit "0" n'a été détecté, les sorties des convertisseurs 260 et 264 sont tous deux au niveau logique 5 "1" et le convertisseur 262 sera aussi au niveau logique Ml". Le signal de sortie venant du convertisseur 272 est appelé "impulsion de donnée"; il apparaît à la borne 610. Les portes NON-ET 274 et 276 sont croisées de manière à former un verrou-porte NON-ET et le signal de sortie de cette porte 274 10 apparaissant à la borne 612 est désigné par "bon pour donnée" tandis que le signal de sortie de la porte NON-ET 276 apparaît à la borne 614 et est désigné.par signal "bon pour donneë". Lorsque la sortie du convertisseur 272 est au niveau logique "0", la porte NON-ET 274 est amenée à l'état "1" et la porte NON-ET 276 à l'état 15 "O** si le signal "bon pour rappel donnée", à la borne 616, venant de la section de registres d'entrée 128 (Fig. 4) est simultanément au niveau logique "1". Ce signal à la borne 616 peut sous condition passer au niveau logique "0?*, mais seulement lorsqu'un signal "d' horloge 1" est au niveau logique "1" et l'est à d'autres moments. 80 La borne d'entrée du convertisseur 308 est couplée à une entrée de la porte NON-ET 261 qui est croisée avec la porte NON-ET 263 de manière à constituer un circuit de verrou-porte NON-ET. La porte NON-ET 229 reçoit les signaux dits "impulsion blanche", "impulsion verte" et "impulsion noire" aux bornes d'entrée et en conséquence, 25 tin signal de sortie de niveau logique "1" de la porte NON-ET qui apparaît à la borne 618, signifie un signal "impulsion de couleur". Le quatrième étage du compteur 310 (Fig. 8) produit un signal de rappel retardé qui apparaît à la borne 629, signal qui est couplé à l'entrée de la porte NON-ET 263. Quand la sortie de .la porte " 30 NON-ET 829 est au niveau logique "1" et le signal "horloge 1" à la borne 623 également au niveau logique "1", un signal dit "rappel 310" est engendré sur la ligne 621 par la porte NON-ET 306 (Fig. 8} pour rétablir le compteur 310. Ainsi, quand se produit un signal "impulsion colorée" de niveau "1", la porte NON-ET 261 passe à l'é-35 tat "1" et la porte NON-ET 263 à l'état "0", étant donné que le signal "rappel retardé" et la borne 620 sont à un niveau logique "1" à ce moment-là. Le compteur 310 de Fig. 8 avance d'une unité quand la porte NON-ET 320 applique une impulsion incrémentale de niveau "1" à la 40 borne d'entrée incrémentale du compteur 310. Un signal "rappel 23941 20 2048052 retardé" de niveau logique "0" à la borne 622 est alors produit après que le signal "rappel 310" a passé au niveau logique "1". Par exemple, il peut se passer 100 microsecondes après que le signal "rappel 510" sur la ligne 621 soit revenu au niveau "1". Lors-5 que le signal "impulsion colorée" produit à la porte 27 9 est au niveau logique "1", la sortie du convertisseur 308 est au niveau logique "0" et si le signal "rappel retardé" à la borne 620 est au niveau logique "1", la porte NON-ET 263 sera amenée à l'état *0" et la porte NON-ET 361 à l'état "1". 10 La borne de sortie de la porte NON-ET 263 est couplée à une première entrée de la porte NON-ET 265 et une seconde entrée de la porte NON-ET 265 couplée à la section de contrôle 142 de la Fig. 4, afin de recevoir le signal "bon pour transmission" à la borne 624. Lorsque les deux signaux d'entrée de la porte NON-ET 265 sont si-15 multanément au niveau logique "1", la sortie de oette porte est au niveau "0" et le signal "inhibition transmission" de niveau logique "1" qui est produit par le convertisseur 267, est couplé aux entrées des portes NON-ET 200, 202 et 204 de Fig. 6A. Le retard de ce signal "inhibition transmission" produit par un rappel retardé à la 20 borne 620, fait que des signaux de bruit transitoire n'affectent pas le système d'identification quand un nouveau bit de donnée est détecté. Section de Registre d'Entrée (Fig. 7) Une porte NON-ET 278 de la section de registre d'entrée de la 25 Fig. 7 comporte une première entrée 630 couplée à l'entrée 612 d* une porte NON-ET 274 (Fig. 6B) pour recevoir le signal "bon pour donnée" venant de la porte NON-ET 274. La porte NON-ET 278 présente une seconde entrée 632 couplée â l'horloge pour recevoir le sigial "horloge 1"® Le signal "Inhlbition"repère" venant de la section de 30 synchronisation d"entrée de mémoire 136 (Fig. 4) est couplé à une troisième entrée 634 de la porte NON-ET 278. Ce signal empêche 1' enregistrement d'une nouvelle donnée dans le registre d'entrée 280 tant que l'information est décalée depuis le registre d'entrée 280 à la section de mémoire 130 (Fige 4) . Ainsi, quand un signal "hor-35 loge "1" à la borne 632 est au niveau logique "1" et le signal "bon pour donnée" à la borne 630 est au niveau logique "1", le signal de sortie de la porte NON-ET 278 (dit signal repère de donnée) apparaissant à la borne d'entrée 636, est au niveau logique "0" si le signal '«"înhlh-îtlrm T^pfera" à la borne 634 est au niveau logique "1"» 40 Une porte NON-ET 290 comporte une première entrée 638 couplée 70 23941 21 2048052 à l'horloge pour recevoir le signal "horloge 3", et une seconde entrée 640 couplée à la section de synchronisation d'entrée 136 afin de recevoir un signal dit"décalage rapide verrou". Ce signal reste au niveau logique "1" pendant une période déterminée par le nombre 5 de bits emmagasinés dans le registre d'entrée 280 et qui sont à transférer dans la section de mémoire 130 de Fig» 4. Chaque fois qu'un signal "horloge 3" de niveau logique "1" se produit lorsque le signal "verrou décalage rapide" est aussi à ce niveau, un signal de sortie de niveau "0" est engendré par la porte NON-ET 290. 10 Les bornes de sortie des portes NON-ET 278 et 290 sont reliées aux bornes d'entrée de la porte NON-ET 292 et par suite, un signal "décalage AM de niveau "1" est produit par cette porte 292 lorsque l'une des portes NON-ET 278 ou 290 est au niveau logique "0". La sortie de la porte 292 est couplée à la borne d*entrée de décalage 15 du registre d'entrée 280 qui est un registre classique. Chaque fois que la porte NON-ET 292 produit un signal de sortie "décalage A" de niveau "ln,*l'information qui est emmagasinée dans le registre d'entrée 280 est décalée d'une position vers l'étage de sortie du registre. Le signal "décalage A" apparaît également à une borne de sor-20 tie 642. Les portes NON-ET 284 et 286 sont croisées pour former un circuit verrou-porte NON-ET. Une porte NON-ET 282 dont la sortie est couplée à l'entrée de la porte NON-ET 284 comporte une première entrée 604 reliée à l'horloge pour recevoir le signal "horloge 1" et 25 line seconde entrée 646 reliée à la borne 614 (Fig» 6B) pour recevoir le signal dit "bon pour donnée". In conséquence, la sortie de la porte NON-ET 282 est au niveau logique "O" seulement lorsque le signal "horloge 1" et le signal "bon pour donnée" sont simultanément au niveau logique "1". "30 Le signal "bon pour donnée® couplé à l'entrée 630 de la porte NON-ET 278 est au niveau logique "0" lorsque le signal "bon pour flnrméP.» couplé à la porte NON-ET 282 est au niveau logique "1" et en conséquence, la sortie de la porte 378 sera au niveau logique "1", la porte NON-ET 286 amenée à lsétat "0" et la porte NON-ET 284 35 amenée à l'état "1" quand la sortie de la porte NON-ET 282 est simultanément au niveau logique "0"« Lorsque le signal "bon pour donnée" à l'entrée 646 de la porte NON-ET 282 est au niveau logique "0«8 le signal "bon pour donnée'' à la borne 630 de la porte NON-ET 878 est au niveau logique "1". 40 Par suite, si la sortie de la porte 282 est au niveau "1" et la 70 23941 82 2048052 sortie de la porte 278 au niveau W0W, la porte NON-ET 284 est amenée à l'état "0" et la porte NON-ET 286 à l'état 111", ce qui donne un signal de niveau logique "1" à la sortie de la porte 286. Une porte NON-ET 288 comporte une borne d'entrée couplée à la sortie 5 de la porte NON-ET 286 et une seconde entrée 648 couplée à l'horloge afin de recevoir le signal "horloge 1". Si ce dernier est au niveau logique "1", quand la porte 286 est aussi au niveau "1", le signal "rappel donnée valable" à la borne de sortie 650 de la porte 288, sera au niveau logique "0". Ce signal "rappel donnée valable" 10 est relié à la borne 616 de la porte NON-ET 276 (Fig. 6B). Une porte N0N-1T 294 comporte une première entrée couplée à la sortie 608 de la porte NON-ET 268 (Fig. 6B) qui produit le signal "ligne de donnée" et une seconde entrée couplée à la section de synchronisation d'entrée de mémoire 136 (Fig. 4) pour recevoir 15 le signal dit "inhibition repère". En conséquence, la porte NON-ET 384 engendre un signal de sortie de niveau logique "0" chaque fois que le signal "inhibition repère" et le signal "ligne de donnée" sont simultanément au niveau logique "1". La borne de sortie de la porte NON-UT 294 est reliée à une première entrée de la porte NON-20 1T 29ê, de sorte que lorsqu'un signal de niveau logique "0" apparaît à la sortie de la porte 294, la porte 296 engendre sur la ligne 656 un signal dit "deVionnée" au niveau logique "1". La sortie de la porte NON-ET 296 est reliée à l'entrée d'un premier étage de bascules du registre d'entrée 280. Un convertisseur 204 couplé à la 25 sortie de la porte NON-ET 296, applique un signal "donnée" sur la ligne 658 jusqu'à la borne d'entrée dudit premier étage de bascules de registre 280, à ce moment-là, lorsque le signal "donnée" de la ligne 656 est au niveau logique "1". Le registre d'entrée 280 est un registre de décalage de type connu quelconque et chaque fois qu' 50 un signal "décalage An de niveau logique "1" est envoyé à son entrée par la porte NON-ET 292, un nouveau bit de donnée est enregistré dans ce registre 280 et la donnée déjà emmagasinée est décalée d'une position vers l'étage de sortie de ce registre. La borne de sortie de la porte NON-ET 300 est également cou-55 plée à l'entrée de la porte HON-ET 296. Une entrée de cette porte 300 est couplée à la sortie du dernier étage de bascules du registre 280 pour recevoir le signal "sortie donnée", tandis que l'autre entrée 662 de la porte 300 reçoit un signal dit "inhibition repère" de la section de synchronisation d'entrée de mémoire 136 (Fig. 4) . 40 En conséquences la porte NON-ET 500 engendre, un signal de sortie 70 23941 28 2048052 de niveau logique "0" chaque fois que le signal "inhibition repère" est au niveau logique "1" et que le signal "bon pour donnée" est simultanément au niveau logique "1"; les données qui sont emmagasinées dans le registre d'entrée 280 sont recyclées dans ce registre 5 quand le signal "inhibition repère" est au niveau logique "1". Section de détection de fin d'étiquette (Fig. 8) La porte NON-ET 306 (Fig. 8) applique un signal "rappel 310" sur la ligne 821 pour aller à l'entrée du compteur 130 afin de remettre celui-ci à zéro. Une porte NON-ET 312 comporte une première 10 entrée couplée à la borne 670 reliée à la sortie 618 de la porte NON-ET 229 (Fig. 6B) pour recevoir le signal "impulsion de couleur"s et une seconde entrée 672 reliée à l'horloge pour recevoir un signal "horloge 3". La sortie de la porte 312 est reliée à l'entrée d'un convertisseur 314 dont la sortie 674 est amenée à une première 15 entrée de chacune des portes NON-ET 316. Une seconde entrée de chaque porte NON-ET 316 est reliée à la sortie d'un étage du compteur 310 et les sorties des portes NON-ET 316 sont couplées à un étage du compteur 138. Les portes.316 transfèrent le contenu inverse du compteur à 8 bits au compteur 138 à 8 bits chaque fois que la sor-20 tie de la porte NON-ET 132 est au niveau logique "0". Une porte NON-ET 320 est reliée à l'horloge pour recevoir un signal dit "horloge 5" à une première borne d'entrée 676. Ce signal "horloge 5" est à répétition dont le rythme est inférieur à celui des signaux "horloge 1" et "horloge 3W. L'autre entrée de la porte 25 NON-ET 320 est reliée de manière à recevoir le signal "bon pour transmission" qui est produit dans la section de contrôle 142 (Fig0 4) et qui est amené à la borne 698. La sortie de.la porte NON-ET 320 est au niveau logique "0" lorsque le signal "bon pour transmission" à la borne 678 et les signaux "horloge 5" à la borne 67 6 sont 30 simultanément au niveau logique "1". La sortie de la porte NON-ET 320 est couplée à la borne incrémentale du compteur 310, lequel est conçu de façon qu'un niveau logique "0" à cette borne produise l'avancement pas-à-pas du compteur 310. Une porte NON-ET 322 est couplée à l'horloge pour recevoir un 35 signal "horloge 6" à sa première entrée 680 et à la section de contrôle 142 pour recevoir un signal ."bon pour transmission" à la seconde entrée reliée à la borne 678. Le rythme de répétition du sigaal "horloge 6" est inférieur à celui du signal "horloge 5". Par exemple, le rythme de "horloge 6" peut être le quart de celui de 40 "horloge 5". Les signaux "horloge 2" et "horloge 4W qui sont néces 23941 24 2048052 saires pour le registre de mémoire semi-conductrice 134 (à oxyde métallique) et les signaux "horloge 5* et "horloge 6* sont dérivés des signaux d'horloge maîtresse "horloge 1" et "horloge 3" et ce d'une manière conventionnelle. La sortie de la porte NON-ET 322 5 est reliée à la borne incrémentale du compteur 318 conçu de façon qu'un niveau logique "0" à cette borne fasse avancer d'une unité le compteur 318. Le compteur 130 avance d'une unité chaque fois qu'il reçoit un signal de niveau logique "0" venant de la porte NON-ET 322. 10 Etant donné que quatre impulsions "horloge 5" se produisent pour chaque signal "Horloge 6", le compteur 138 avance au quart de la vitesse d'avancement du compteur 310. Si le compteur 138 atteint une condition pour laquelle tous les étages du compteur sont à 1' état "1" avant qu'une nouvelle donnée soit transférée du compteur 18 310 au compteur 318, une porte NON-ET 324 couplée aux sorties de tous les étages du compteur 138, produit un signal de niveau logique "0". Ce signal indique que la sonde 62 a passé sur une portion colorée de l'étiquette 20, portion qui est au moins quatre fols aussi large que la portion ou barrette colorée précédente. La sor-20 tie de la porte NON-ET 324 est reliée à l'entrée du convertisseur 325. On a déterminé que lorsque la sonde balaye l'étiquette 20, tin® donnée est normalement reçue à uns vitesse qui n'est pas inférieure à cinq millisecondes par bit, si l'opérateur a été entraîné pour 25 déplacer la sonde à une vitesse pratiquement uniforme. Le signal "horloge 5" qui est appliqué à la porte NON-ET 320 possède une vitesse de répétition telle que tous les étages du compteur 310 seront â l'état "1" sept millisecondes après que le compteur a été remis à zéro par le signal "rappel 310". En conséquence, si un nou-30 veau bit d'information n'a pas été reçu pendant cette période de sept millisecondes, un signal de niveau logique "0" apparaîtra à la sortie de la porte NON-ET 311 qui est reliée aux sorties de tous les étages du compteur 310. La sortie de la porte 311 est couplée à 1 'entrée d'un convertisseur SIS qui engendre le signal 5,f iu. de 35 transmission" à sa borne 682. Une première borne d'entrée de la porte NON-ET 326 est reliée à la sortie du convertisseur 525, tandis qu'une seconde entrée est couplée à la borne "Q** 684 d'une bascule 328 qui produit un signal dit "excitation après première couleur" à la borne 684. Cette bas-40 cule 328 a sa borne K reliée au potentiel de terre, tandis que sa 70 23941 25 2048052 borne J reste non connectée. La borne d'entrée d'horloge de la bascule 328 est connectée à la borne 686 de manière à recevoir un signal "impulsion donnée" venant de la borne 610 (Fig. 6B). Le signal "bon pour transmission" venant de la section de contrôle 142 5 de Fig. 4 est envoyé à la borne 688 reliée à la borne 0 (rappel inconditionnel) de la bascule 328. Lorsque le signal "bon pour transmission" à la borne 688 est au niveau logique "0", la bascule 328 est vide et sa borne Q est au niveau logique "0". Quand le même signal est au niveau logique "1", 10 le premier signal "impulsion donnée" de niveau qui est reçu par la borne 686 à l'entrée d'horloge de la bascule 328, établit celle-ci et la borne Q, est alors au niveau logique "1". Si la sortie du convertisseur 325 est simultanément au niveau logique "1", la sortie de la porte NON-ET 326 sera au niveau logique "0". Quand 15 le signal "rappel fin d'étiquette" reçu à la borne 690 de la section de contrôle 142 de Fig. 4 est au niveau logique "1", alors que la sortie de la porte NON-ET 326 est en même temps au niveau "0", une porte NON-ET 330 est amenée à l'état "1", la porte NON-ET 332 à l'état "0n et -un signal "fin d'étiquette" de niveau "1" est en-20 gendré à la borne 692 de la porte 330s La production du signal ■ "rappel fin d'étiquette" sera décrite plus en détail dans la suite. Section de synchronisation d'entrée de mémoire (Fige 9 et 13) Une porte NON-ET 334 de cette section (Fig. 9) reçoit le signal "bon pour transmission" de la section de contrôle 142 de la 25 Fig. 5, sur une première entrée 700 et un signal dit "rappel compteur de programme" du convertisseur 3S7 (Fig. 10) sur line seconde entrée 702. La sortie de la porte 334 est reliée à un convertisseur 336. La sortie de ce dernier est couplée à une première entrée d' une porte NON-ET 338 qui est croisée avec une porte NON-ET 340 en • 30 vue de constituer un circuit verrou-porte NON-ET et il est également relié à une entrée de rappel d'un compteur "A" 352. La sortie de la porte NON-ET 340 est désignée par "décalage donnée" et apparaît à la borne de sortie 706, tandis que la sortie de la porte NON-ET 338 désignée par "décalage donnée"" apparaît à une sortie 35 708. Le compteur "AR 352 est remis à zéro lorsque le signal de sortie du convertisseur 336 est un signal "rappel de niveau logique "0", ce qui se produit quand le signal "rappel compteur de programme" à la borne 702 est à un niveau logique "0" ou quand le signal "bon pour transmission" â la borne 700 est à ce même niveau. 40 La sortie de la porte NON-ET 340 est reliée a une première 70 23941 26 2048052 entrée d'une porte NON-ET 342 qui est aussi reliée à l'horloge pour recevoir le signal "horloge 3" à une seconde entrée 704. La sortie de la porte 342 est connectée à l'entrée d'un convertisseur 344 et par suite, lorsque le signal "décalage donnée" venant de la porte 5 340 est au niveau logique "1" et qu'un signal "horloge 3" de niveau "1" se produit aussi à la borne '704, la porte NON-ET 342 engendre un signal de sortie de niveau logique "0W qui est inversé par le convertisseur 344 en vue d'engendrer m signal de sortie dit "impulsion décalage donnée" de niveau "1", lequel est appliqué à une 10 entrée 710 reliée à l'entrée de décalage du registre de mémoire auxiliaire 132 de Fig. 11» Une porte NON-ET 346 comporte une première entrée 712 reliée à l'horloge pour recevoir le signal "horloge 1", ainsi qu'une seconde entrée 714 connectée pour recevoir tua signal dit "inhibition re-15 père" venant de la porte NON-ET 350 (Fig. 10) ét une troisième entrée 716 recevant le signal "A-8" venant d'un circuit de décodage 354 qui est connecté au compteur MÂ" 352. Ce dernier est à quatre bits et est destiné à compter le nombre de signaux "décalage A" qui ont été produits par la porte NON-ET 292 (Fig. 7) lorsque le signal 20 !ioécalage donnée" est au niveau logique "1". Le circuit de décodage S54 est classique et fournit un signal de sortie de niveau logique nln à la borne 724 si le compte du compteur A 352 atteint la valeur "8:t o Ceci signifie que le premier bit enregistré dans le registre dsentrée 280 est placé au 8ème étage ou étage de sortie du registre 25 280o La porte NON-ET 346 engendre un signal de sortie de niveau "0M lorsque le signal ''horloge 1" de niveau "1" a lieu en même temps que le signal "inhibition repère" et que le signal "A-8" de niveau "1". Quand la borne de sortie de la porte NON-ET 346 est au niveau 50 logique "O" et que la sortie du convertisseur 336 est au niveau "1", la porte N0N=ET 340 est excitée et passe à l'état "1", tandis que la porte NON-ET 538 passe à l'état "0", en produisant un signal "décalage donnée" de niveau logique "1" à la sortie de la porte NON-ET 540. La sortie de la porte NON-ET 338 est reliée à une pre-35 mière entrée de la porte NON-ET 356 et une seconde entrée 718 à la borne 642 (Fig. 7) pour recevoir le signal "décalage A" de la porte NON-ET 292. Lorsque les deux signaux dé calage Att et "décalage don-Eéi" sont simultanément au niveau logique 1", la porte NON-ET 356 engendre une sortie de niveau "0", laquelle est inversée dans le 40 convertisseur 358 pour produire un signal dit "incrément An sur la 70 23941 27 2048052 li@ie 720 qui est connectée à la borne incrémentale du compteur A 352. Ce dernier est construit de façon que chaque signal "incrément A" de niveau "1" fasse avancer le compteur A 352 d'une unité. Un circuit de décodage classique 360 décode le compteur 352 et pro-5 duit un signal de sortie "A/O" de niveau logique "1", à la borne 724 si l'état du compteur A 352 n'est pas égal à zéro. Cela signifie que le registre d'entrée 280 contient au moins un bit de donnée. Le compteur A 352 et, par une entrée 728, le compteur de programme 400 (Fig. 13), sont tous deux connectés au circuit de comparaison 10 classique 362 qui produit un signal dit de "comparaison entre le compteur A et le compteur de programme", et ce à la borne 726 chaque fois que les comptes de ces compteurs sont égaux. Une porte NON-ET 377 (Fig. 10) comporte une première entrée 740 couplée à la sortie 726 du circuit de comparaison 362, une se-15 conde entrée connectée à la sortie d'une porte NON-ET 350 pour recevoir le signal "inhibition repère", une troisième entrée 742 couplée au compteur de programme 400 (Fig. 13) pour recevoir le signal "compte DEFG de programme" et enfin une quatrième entrée 744 connectée à l'horlogepour recevoir le signal "horloge..!? Le compteur de 20 programme 400 de la Fig. 13 est à sept étages binaires et peut compter jusqu'à 128. Les quatre derniers étages de ce compteur 4Û0 sont les étages dits DEFG respectivement et le signal "compte DEFG de programme" à la borne 742 est un signal de synchroniaation qui est au niveau logique "1" chaque fois que le compteur 400 atteint 25 les valeurs 120 à 127. La porte NON-ET 377 produit donc un signal de sortie de niveau logique "1" lorsque le compte du compteur 400 et celui du compteur S 352 se comparent, de manière à contrôler au moment voulu le décalage de donnée dans la section de mémoire 130 (Fig. 4), suivant le nombre de bits de donnée qui sont emmagasinés 30 dans le registre d'entrée 280. Une porte NON-ET 386 et une porte NON-ET 370 (Fig. 10) sont croisées pour former un circuit verrou-porte NON-ET* Une entrée de la porte 368 est connectée à l'entrée de la porte NON-ET 377. Lorsque la porte NON-ET 368 est à l'état saturé et aussi la porte 35 NON-ET 370, alors que la porte NON-ET est coupée ou bloquée, le signal "verrou décalage rapide" de niveau logique "0" produit sur la ligne 746 par la porte 368 est couplé à la borne de rappel d'entrés d'un compteur binaire 378 à trois étages qui peut compter jusqu'à "8". L'entrée du compteur 378 est connectée pour recevoir le si-40 gnal "horloge 3" par la borne 754. Un signal de niveau logique "0" 70 23941 28 2048052 sur l'entrée de rappel du compteur 378 remet ce dernier à zéro. La sortie de la porte NON-ET 368 est également connectée à une première entrée de la porte NON-ET 366 dont une seconde entrée 748 est reliée à l'horloge pour recevoir le signal "horloge 3n. In consé-5 quence, lorsque le signal "verrou décalage rapide" est au niveau logique "0", la sortie de la porte NON-ET 366 est au niveau logique "1". Une bascule 380 comporte une sortie Q reliée à la première entrée d'une porte NON-ET 38Ss tan&ia qu'une seconde entrée 750 est 10 connectée à la section de contrôle 142 pour recevoir un signal "bon pour transmission". La bascule 380 a deux entrées J et E sans connexion, tandis que l'entrée d'horloge est couplée à l'étage de sortie du compteur 378. La borne d'entrée C (inconditionnelle) de la bascule 380 est couplée, par la borne 752, pour recevoir le si-15 gnal "horloge 1" venant de l'horloge et, par suite, la bascule 380 reste à l'état vidé jusqu'à ce que le signal "horloge 1" soit à un niveau logique "1" et que le dernier étage du compteur 378 soit au niveau "1". Lorsque le signal "verrou décalage rapide" est à un niveau logique "0", le compteur 378 est à zéro. La borne Q de la bas-20 cule 380 est à un niveau logique "1" lorsqu'elle est vidée et quand le signal "bon pour transmission" est simultanément au niveau logique "1", la sortie de la porte NON-ET 382 étant au niveau "1" et le sortie d© la porte NON-ET 384 par conséquent à ce même niveau» 81 la sortie de la porte NON-ET 377 est au niveau logique "0" au même 25 moment, la porte NON-ET 370 passera à l'état "0" et la porte NON-ET 368 à l'état "1", tandis que 1© signal "verrou décalage rapide" passera au niveau "1". De ce fait, le signal "horloge 3" à la borne 748 fait que la porte NON-ET 366 engendre un signal de sortie de niveau logique "0" chaque fois qu'un signal "horloge 3" est reçu. 30 Une fois que huit signaux "horloge 3" ont été reçus par les bornes 754 au compteur 378, l'étage de sortie de ce compteur 378 sera à l'état "1", et la bascule 380 se trouve établie. Sa borne Q passera donc à un niveau logique "0", ainsi que la sortie du convertisseur 384. Un signal de sortie de niveau "0", de la porte 384, remet à 35 zéro ce compteur 374. La sortie du convertisseur 384 est reliée à une porte NON-ET 348 croisée à une porte NON-ET 351 de manière à constituer un circuit verrou-porte NON-ET. La sortie de la porte 350 est un signal "inhibition repère" qui apparaît à la sortie 762, tandis que la sor-40 tie de la porte NON-ET 548 est un signal."inhibition repère" qui 23941 29 2048052 apparaît à une borne de sortie 764. la porte NON-ET 348 est à l'état "0" et la porte 350 à l'état "1" lorsque la sortie de niveau logique "1" est appliquée au convertisseur 384 et qu'une sortie de niveau logique "0" est appliquée à la porte NON-ET 386. Cette der-5 nière comporte une première entrée 756 couplée à la section de compteur de programme pour recevoir un signal dit "compte programme 120", une seconde entrée 758 reliée à l'horloge pour recevoir le signal "horloge 1" et enfin une troisième entrée 760 couplée à la borne 722 du circuit de décodage 360 (Fig. 9) pour recevoir un signal 10 WA^0". En conséquence, lorsque le compte du compteur de programme atteint 120, la porte NON-ET 386 engendre un si@ial.de sortie de niveau logique "0" au temps "horloge 1" si au moins un bit de donnée est emmagasiné dans le registre d'entrée 280.. Le signal "inhibition repère" passera donc au niveau logique "1" si la sortie du conver-15 tisseur 384 est au niveau logique "1". Une première' entrée 766 de la porte NON-ET 364 est couplée à une sortie 636 de la porte NON-ET 27-8 (Fig. 7} pour recevoir le signal "repère donnée", ainsi qu'une seconde entrée 768 de cette porte 364 couplée à la borne 692 (Fig. 8) pour recevoir le signal "fin 20 d'étiquette". Les bornes de sortie des portes NON-ET 364 et 36ê sont connectées aux entrées de la ports NON-ET 372 et, par suite;, la sortie de cette dernière sera à un niveau logique "1" quand la sortie de la porte NON-ET 364 ou de la porte NON-ET 366 est au niveau, logique "O1*. La sortie de la porte 372 est couplée à la borne 25 d'entrée incrémentale d'un compteur binaire 374 à trois étages, qui compte ou avance d'un pas chaque fois que le signal de sortie de niveau "1" est produit par la porte NON-ET 37â si la sortie du convertisseur 384 est également à un niveau logique "1" à ce moment-là« La sortie d'une bascula 37S est connectée à l'entrée d'un 30 inverseur 337 qui produit un signal de sortie dit "impulsion de rappel du compteur programme", lequel se trouve à la borne 770. Les deux entrées J et K de la bascule 376 sont non connectées et la borne C (vidé inconditionnellement)est reliée à l'horloge pour recevoir le signal "horloge 1" par la borne 772» En conséquence, la 35 bascule 376 reste à l'état vidé jusqusà ce que le compteur 374 est à l'état "1". Lorsque huit comptes, sont atteints dans le compteur 274, l'étage de sortie de celui-ci est à l'état "1" et un signal de sortie de niveau logique "1" vient au dernier étage et est relié à la borne d'entrée d'horloge,de la bascule 374, laquelle établit la 40 bascule 376. Lorsque cette dernière est rétablie, la sortie Q, est 70 23941 30 2048052 au niveau logique "1" et le signal de sortie "rappel de compteur programme" est au niveau logique "O", Ce qui remet à zéro le compteur 400 de Fig. 13. Quand les signaux "fin d'étiquette" et "repère donnée" sont 5 tous deux au niveau logique "1" la sortie de la porte NON-ET 364 est au niveau logique "0". Il est possible qu'une erreur de signal "fin d'étiquette8' se produise quand la sonde 62 balaye une partie d'un emballage ou d'une caisse d'articles sur lesquels l'étiquette est collée. Un signal de sortie ds niveau logique "0" venant de la 10 porte NON-ET 364 indique que la condition "fin d'étiquette" est explorée par la sonde 62 et que le signal "repère donnée" est également au niveau logique "1". Lorsqu'un signal "fin d'étiquette" valable a été exploré» la sortie de l'inverseur 384 se trouve à un niveau logique "0", car le signal "bon pour transmission" à la sor> 15 tie de la porte NON-ET 382 est au niveau logique "0". Le signal "inhibition repère"menant de la sortie de la porte NON-ET 348 est alors au niveau logique "1"• La porte NON-ET 364 permet d'eîcmagasiner me nouvelle donnée dans le registre d'entrée 280 (fig. 7) après la détection d'un si-20 . gaal "fin d'étiquette" (ou d'un signal "fin de support", si le sup> port est autre chose qu'une étiquette), de façon que la donné© ne soit pas perdue au cas où le signal "fin d'étiquette" produit n' est pas un signal valable» La donnée qui est reçue par le registre d'entrée S80 après le signal "fin d'étiquette" est remis en cycle ES dans le registre 280 et il est combiné avec la donnée précédemment emmagasinée ; l'information combinée est contrôlée lorsqu'un second signal "fin d'étiquette" est engendré pour déterminer si ce signal est valable ou non. Section de mémoire,, Fig. 11» S0 Le premier étage du registre de mémoire auxiliaire 132 à cinq bits (Fig» 11) est connecté par des bornes 780 et 782 de manière à recevoir les signaux dits "donnée" et "cionnée" venant des bornes 657 et 659 connectées à l'étage de sortie du registre d'entrée 380 de Fig. 7. Le signal "impulsion décalage de donnée" venant de la 55 borne 710a (Fig. 9) provoque le décalage d'un étage du registre de mémoire auxiliaire 132, vers l'étage de sortie et ce chaque fois qu'il est reçu; il est relié à la borne de décalage d'entrée 784 du registre 13S venant de la sortie du convertisseur 344 (Fig° 9). Lorsque le registre auxiliaire 132 est remplis le dernier étage con* 40 tient un bit de donnée et si ce bit est un Ml"s le signal de niveau 70 23941 31 2048052 logique "1" sera relié à la première entrée d'une porte NON-ET 390. Une seconde entrée de cette porte est couplée pour recevoir tin signal "décalage donnée" de la borne de sortie 706 de la porte NON-ET 340 (Fig. 9). La sortie de cette dernière est par suite au ni-5 veau logique "0" lorsque ce signal "décalage donnée" est au niveau logique "1" et le bit d'information venant du dernier étage du registre 132 est un "1". Une première borne d'entrée 788 de la porte NON-ET 394 est reliée pour recevoir le signal "décalage donnée" venant de la sortie 10 708 de la porte NON-ET 338 et une seconde entrée de la porte 394 est couplée à l'étage de sortie du registre de mémoire 134, sortie qui est reliée aussi à une sortie 790. Lorsque l'étage de sortie du registre de mémoire 134 contient tin bit "1", le registre 134 applique un signal de sortie de niveau logique "1" à la seconde en-15 trée de la porte NON-ET 394 et si le signal "décalage donnée" à la borne 788 est également au niveau logique "1" à ce moment, la sortie de la porte NON-ET 394 sera au niveau logique "0". Une première entrée de la porte NON-ET 392 est couplée à la sortie de la porte NON-ET 390 et une seconde entrée est couplée à la sortie de la 20 porte NON-ET 394. Le signal de sortie de la porte 392 est contrôlé par la porte NON-ET 390 lorsqu'une nouvelle donnée doit être enregistrée dans le registre de mémoire 134 et elle est contrôlée par la porte NON-ET 394 lorsque la donnée précédemment enregistrée dans le registre 134 doit être recyclée. 25 La sortie de la porte NON-ET 392 est couplée à l'entrée du re gistre de mémoire 134 et un bit "1" est enregistré dans ce dernier chaque fois que l'entrée de la porte 392 est à mn niveau logique "ln. Le registre de mémoire 134 peut faire appel à des circuits classiques pour la conversion en signaux de niveaux logiques des 30 niveaux de signaux d'entrée et de sortie qui sont associés au registre de mémoire 134. Section de comparaison - Fig. 12. Le circuit de comparaison représenté à la Fig. 12, a deux objets. Tout d'abord il compare les bits de code de "dimension" qui 35 sont emmagasinés dans le registre de mémoire auxiliaire 132 (Fig. 11) avec le compte transposé et inversé des quatre derniers étages du compteur de programme 400 (Fig. 13). Ce dernier est un compteur à sept bits, module 128; toutefois, il peut être assimilé à deux compteurs, l'un de module "8", l'autre de module "16", le premier 40 comprenant les trois premiers étages dits A, B, C, tandis que le 70 23941 32 2048052 compteur de module "16" comprend les quatre derniers étages dits D, 1, F et G. Le compte du registre auxilaire 132 et celui de la partie module "16" du compteur 400 sont comparés pour opérer au moment approprié le transfert des données du registre de mémoire 134 5 au registre de sortie 138 (Fig. 4). On peut supposer par exemple que le code de "dimension" est 1011 qui correspond au code 11. Chaque nombre du code de dimension est considéré comme représentant deux chiffres de données et par suite un code de dimension 1011 représente 22 chiffres de quatre 10 bits chacun, soit un total de 88 bits de donnée. De plus, on a douze bits codés sur l'étiquette de cet exemple, qui eomprercent huit bits de code dimension, deux bits de direction et deux bits de parité de sorte que le nombre total de bits codés sur l'étiquette est ici ^Le 100. De ces 100 bits, 5 sont emmagasinés dans le registre de 15 mémoire auxiliaire 132 et 95 dans le registre de mémoire 134. Pour amener le premier bit de donnée qui serait à décoder dans cet exemple à l'étage de sortie du registre de mémoire 134, les bits qui sont emmagasinés dans la section de mémoire 130 doivent ê-tre décalés de 33 bits vers l'étage de sortie du registre 134 (soit 20 128 - 95 = 33), à partir du moment où le compteur de programme 400 est remis à zéro, avec tous les étages ramenés à l'état "0". Chaque fois qu'une donnée de la section de mémoire 130 est décalée de huit étages vers la sortie du registre 134, la partie de module "16s du compteur de programme 400 avance son compte d'une unité et par sui-25 te, après 32 temps de bits, le compte de cette partie du compteur 400 sera de 0010. Le compte contenu dans la partie d© module "16" du compteur de programme 400 est une représentation transposée et inversée du code de dimension qui a été emmagasiné dans le registre auxiliaire 132. 30 En conséquence, ©n comparant le compte contenu dans les étages D, E, F et G du compteur 400 à la valeur transposée inversée des bits de code de dimension du registre 152, on détermine le temps approprié du transfert de la donnée du registre de mémoire 134 dans le registre de sortie 148. Suivant le code de dimension de cet exemple, 35 le transfert du registre 134 au registre 148 peut être de 33 temps de bits. La logique disponible est enfait d'un bit trop rapide mais aucun problème ne se pose si le premier bit transféré est négligé lorsqu'il est ensuite transféré du registre de sortie 148 au dispositif d'utilisation 114 de Fig. S. 40 Les cinq premiers bits de donnée qui chargent le registre de 23941 33 2048052 sortie 148 comprennent le premier groupe de bits de code de "dimension" qui avaient été explorés et décodés de l'étiquette 20. Les cinq derniers bits qui chargent le registre auxiliaire 132 comprennent le second groupe de bits de code de "dimension" qui avaient 5 été explorés et décodés de l'étiquette. Le circuit de comparaison de la Fig. 10 compare ensuite les bits de code de "dimension" qui sont emmagasinés dans le registre de mémoire auxilaire 132 avec les bits de dimension qui se trouvent dans le registre de sortie 148. 10 Des portes NON-ET 101, 103, 105, 107 et 109 (Fig. 13) sont couplées aux entrées d'une porte NON-ET 111 et elles doivent toutes produire des signaux de niveau logique "1" si cette porte 111 engendre elle-même un signal de sortie de niveau logique "0". La sortie de la porte NON-ET 111 est reliée au convertisseur 113 et un 15 signal de "comparaison" de niveau logique "1" est donc produit à la borne 800 parle convertisseur 113, mais seulement lorsque les portes NON-ET 101 à 109 engendrent des signaux de niveau logique «1«. Les bornes de sortie des portes NON-ET llô, 117, 119 et 121 20 sont reliées aux entrées de la porte NON-ET 101 et, par suite, si la sortie de l'une quelconque de ces portes NON-ET est au niveau logique M0", la sortie de la porte NON-ET 101 sera, elle, au niveau logique "1". La porte NON-ET 115 comporte une première entrée 802 reliée au côté "faux" de l'étage B du registre de mémoire auxi-25 liaire 132. Cette entrée est désignée par "Etage B" RoA (Registre auxiliaire). La porte NON-ET 115 présente une seconde entrée 804 couplée au côté "faux" de l'étage G- du compteur de programme 400 (Eig. 13). Cette entrée est appelée "Etage G" C.F. (compteur de programme). Une troisième entrée 806 est couplée à la section de 30 contrôle 142 (Eig. 4) pour recevoir un signal appelé le signal "E". Celui-ci est un signal de synchronisation qui se produit lorsqu'on désire comparer le compte du compteur de programme 400 au code de dimension qui se trouve dans le registre auxiliaire 132. La porte NON-ET 117 comporte des entrées 808, 810 qui sont re-35 liées au côté "vrai" de l'étage B du registre auxiliaire 132, au côté "vrai" de l'étage G du compteur de programme 400, tandis qu' une troisième entrée reliée à la section de contrôle 142 reçoit un signal nE". En conséquence, si l'étage B Su registre 132 et l'éta-ge G du compteur 400 sont tous deux à l'état "0" ou à l'état "1", 40 la sortie de la porte NON-ET 101 peut atteindre le niveau logique 23941 34 2048052 "1". Les autres bits du registre de mémoire auxiliaire 132 et du compteur de programmé 400 sont comparés de la même manière, ce qui est indiqué par des désignations correspondantes aux entrées des diverses portes NON-ET de la Fig. 12. En conséquence, lorsque le 5 code de dimension qui est contenu dans le registre auxiliaire 132 est égal au code de dimension contenu dans le compteur de programme et qu'il y a également un signal HE" de niveau logique "1", toutes les portes NON-ET 1013 1039 105 et 107 engendrent des signaux de sortie de niveau logique "1". 10 Les bits de code de dimension qui sont emmagasinés dans le re gistre de mémoire auxiliaire 132 sont transposés par rapport aux bits de code de dimension du registre de sortie 148, ce qui est dû à la façon, décrite plus haut, dont l'étiquette 20 est codée. La porte NON-ET 119 présente des entrées couplées au côté "vrai" de 15 l'étage B du registre auxiliaire 132 par une borne 808 et au côté "faux" de l'étage D du registre de sortie 142, par la borne 812. Le signal venant du registre 142 est dit "Etage Dw R.S.(registre de sortie)» La porte NON-ET 181 comporte une entrée venant du côté "faux" de 1'étage B du registre auxiliaire 132, par la borne 802 30 et une entrée venant du côté "vrai'3 de l'étage D du registre de sortie 142s par une borne 814. Un signal "F" est couplé par une borne 816 aux entrées des deux portes NON-ET 119 et 121. Le signal "ïw est un signal de synchronisation qui se produit lorsqu"on dési - re comparer le code de dimension du registre auxiliaire 132 au co-85 de de dimension du registre de sortie 148. En conséquence, loraqus l'étage B du registre 133 et l'étage D du registre 142 sont tous deux à 1*état "0" ou à l'état "1", la sortie de la porte NON-ET 101 peut atteindre im niveau logique "1". Les autres bits du régis tre auxiliaire 132 sont comparés de la même manière aux sorties du 30 registre 148, comme l'indiquent les désignations des entrées des portes NON-ET de la Fig. 12. Par conséquent, lorsque le code de di> mension contenu dans le registre de mémoire auxiliaire 132 et le code de dimension du registre de sortie 148 sont égaux et qu'un si gnal "F" de niveau "1" est également présent, toutes les portes 35 NON-ET 101, 103, 105 et 107 engendrent des signaux de niveau logique "1". Une porte N0IT-ET 109 comporte une première entrée couplée à la section de contrôle 142 (Fig. 4) pour recevoir le signal "F" par la borne 818, et une deuxième et une troisième entrées couplés 40 aux- sorties des portes NON-ET 123 et 185 o La porte 123 possède des 70 23941 35 2048052 entrées 820, 822 couplées au côté "vrai" de l'étage Â du registre auxiliaire 132 et au côté "vrai" de l'étage E du registre de sortie 142. La porte NON-ET 125 présente des entrées 824, 826 couplées au côté "faux" de l'étage A du registre auxiliaire 132 et au côté 5 "faux" de l'étage E du registre 142. L'étage A du registre 132 et l'étage E du registre 142 contiennent des bits de "direction"» On voit d'après la Fig. 1, que les deux bits de direction ont la même valeur logique, qu'il s'agisse d'un bit de démarrage ou d'un bit d' arrêt. Ainsi, les deux bits de direction doivent être soit des bits 10 "1" soit des bits "0W; et la sortie de l'une des portes NON-ET 123 ou 125 sera donc au niveau logique "0", tandis que la sortie de la porte NON-ET 121 sera au. niveau logique "1" lorsque les deux bits de direction auront la même valeur logique. Quand les bits de "direction" n'ont pas la même valeur logique, 15 les bornes de sortie des portes NON-ET 123 ou 125 sont toutes deux au niveau logique "1" et si le signal "F" à la borne 818 est aussi au niveau "1", la sortie de la porte NON-ET 109 sera à un niveau logique "0". Un signal dit de comparaison de niveau logique "0" est engendré par le convertisseur 114 lorsque les bits de "direction" 20 sont incompatibles, de sorte qu'ils ont des valeurs logiques opposées. Le bit de "direction" dans le registre auxiliaire 132 est emmagasiné dans l'étage A de ce registre et les pondérations du code des bits inversés contenus dans le registre 132 diminuent dans les étages successifs B, 0, D et E respectivement de ce registre. Le 25 bit de "direction" contenu dans le registre de sortie 148 est emmagasiné dans son étage E et les pondérations de code des bits du registre de sortie 149 148 diminuent dans les étages D, u, B et A respectivement de ce registre. Section de compteur de programme - Fig. 13. 30 Le compteur de programme 400 de cette figure comporte une en trée couplée à la sortie du convertisseur 4Ô4. uelui-ci a une entrée reliée à l'horloge pour recevoir le signal "horloge 3" à la borne 830 de sorte que chaque fois que le convertisseur 404 produit un signal de sortie de niveau logique "0", le compteur 400 avance 35 d'une unité. La sortie du convertisseur 337, à la borne 770 (Fig. 10), est couplée par une borne 832 à la borne de rappel d'entrée du compteur de programme 400 et un signal de sortie dit "impulsion de rappel du compteur de programme" de niveau "0" venant du convertisseur 337 aura pour effet de remettre à zéro le compteur 400. 40 Des circuits de décodage 406 à 422 sont prévus; ce sont des 23941 36 2048052 circuits classiques servant à décoder les comptes du compteur de programme 400; ils sont indiqués par leurs bornes de sortie. Un signal de niveau logique "1" est présent à la sortie des circuits de décodage 406-422 respectifs lorsqu'un compte donné apparaît au 5 compteur 400. Le circuit de décodage.422 décode les étages D, S, F et G- du compteur 400 en vue de produire un signal dit "compte PXFG" O.P., ce qui signifie que tous les étages du compteur 400 sont à l'état "1". Les circuits de décodage 412, 414,416, 418 et 420 décodent les étages 4, B et 0 du compteur 400, tandis que les circuits 10 406, 408, 410 et 422 décodent tous les étages de ce compteur 400. Section de vérification de parité - Fig. 14. Des bascules 440 et 442 de la Fig. 14 sont interconnectées do manière à constituer un circuit compteur à bascules conventionnel de module 3. Un signal "incrément 0" de niveau logique "1" qui est 15 appliqué par la borne 840 aux entrées d*horloge des bascules 440» 442 et le signal "rappel parité" de niveau "0* appliqué par la borne 842 aux entrées de rappel de ces bascules 440, 442, sont tous deux dérivés de la section de contrôle 142 (Fig. 4)• La bascule 440 a une pondération de "1" et la bascule 442 une pondération ds 20 "S3*. Ces bascules ne sont jamais établies en même temps, car toutes deux sont rappelées lorsque le compte du compteur formé par ces bascules atteint le compte de 2. Un signal dit "Pré-établi 0* est appliqué par une borne 844 pour établir la bascule 442 lorsque le contrôle de parité doit être exécuté et que l'on doit comparer le» 25 codes de dimensions contenus dans le registre auxiliaire 132 et dans le registre de sortie 148. Un circuit de comparaison classique 448 engendre un signal dit de "comparaison de parité" de niveau logique "1", à la borne 846, lorsque le compte de bits des bascules 440 et 442 est égal au comp-30 te de bits "1" de bascules 444 et 446. Ces dernières fonctionnent de la même manière que les bascules 440 et 442 et les signaux "incrément 1" et "pré-établi 1" aux bornes 848,850 sont couplés aux bascules 444 et 446, à la place des signaux "incrément 0" et préétabli 0". La bascule 442 est prô-ôtablie lorsque le premier bit 55 de direction ou le bit démarrage qui est décodé est un bit *0", tandis que la bascule 446 est pré-établie lorsque le premier bit de direction est un bit "1". Les bascules 444, 446 sont rappelées par un signal de rappel de parité à la borne 852. Registre de sortie - Fig. 15A et 15B. 40 Ces deux figures placées bord à bord sur la ligne 15-15 23941 37 2048052 forment un schéma-bloc du registre de sortie 148. Ce registre de sortie 148 reçoit les données du registre de mémoire 134. Une donnée est toujours enregistrée dans le registre de sortie 148 dans l'ordre dans lequel elle est explorée et décodée. 5 Toutefois, la sonde 62 peut balayer l'étiquette de gauche à droite (sens direct) ou de droite à gauche (sens inverse) et les données dans l'ordre inverse enregistrées dans le registre 148, lorsque la sonde balaye l'étiquette dans le sens inverse., est le complément des données entrées dans le registre 148 lorsque la sonde passe 10 dans le sens direct. Par conséquent, lorsqusune donnée est déchargée du registre 148 dans l'appareil d'utilisation 114 (Fig. 2), elle est décalée du registre de sortie 148 soit dans le sens direct soit dans le sens inverse, suivant les bits de Sîdirection" qui ont été explorés et décodés, puisqu'ils indiquent le sens d'explora-15 tion de la sonde 62• L'étage de sortie du registre de mémoire 134 (Fig. 11) qui produit le sigial "sortie mémoire55 à la borne 7 90» est connecté à une première entrée 860 de la porte NON^ÏÏT 4Bê3 tandis que le si Une porte NON-ET 423 coapor» 25 te une première entré© 864 couplée à la section de contrôle 142 pour recevoir un sigaal"inverse registre" qui est au niveau logique "0* lorsque le sigaal "direct registre" est au niveau "I", de sorte que la porte N0N-ST 4-26 est au niveau logique W1B quand 1® sigaal "inverse registre" est au niveau "0"o Les sorties des portas N0N-30 ET 424 et 426 sont connectées aux entrées d'une porte NON-ET 488 dont la sortie est au niveau logique WQW chaque fois que la sortie de la porte 424 est au niveau logique "1"« Ainsi, un signal de sortie "0!î venant du registre de mémoire 134 produit un signal de sortie de niveau "0" de la porte NON-ET 428 et un signal de niveau "1" 35 du registre 134 produit une sortie de niveau "1" de la porte 428, chaque fois qu'une donnée est passée dans le registre de sortie 148. Un convertisseur 430 est connecté à la sortie de la porte NON-ET 428 et la sortie de ce convertisseur est connectée à la 40 borne d'entrée K d'une bascule d3étage d'entrée, alors que la 70 23941 38 2048052 sortie de la porte NON-ET 428 est reliée à l'entrée J d'une 'bascule d,étage d'entrée 432. L'entrée d'horloge de la "bascule 432 est connectée à la section de contrôle 142 pour recevoir un signal "Horloge registre" à une borne 866 de sorte que chaque fois qu'un signal 5 de sortie de niveau logique "Gra est couplé entre le registre de mémoire 134 et la première entrée de la porte NON-ST 424 et que simultanément le signal "horloge registre" de niveau "1" est présent à l'entrée de la bascule 432, celle-ci est bloquée. Par contre, si un signal de sortie de niveau logique "1" est. produit par le regis-10 tre de mémoire 154, la sortie de la porte NON-ET 428 sera au niveau, logique "1H et l'apparition d'un signal dit "horloge registre" à la sortis d'horloge de la bascule 432 a pour effet d'établir cette dernière® La sortie Q, de cette bascule sera donc au niveau logique "1" ou au niveau logique "0" suivant qie l'étage de sortie du re~ 15 gistre 134 est à l'état "1" ou "0". Les sept étages restants du registre de sortie 148 possèdent des circuits d'entrée analogues au circuit constitué par les portes NON-ET 424s 426 et 428 et par 1© convertisseur 430 qui sont connectés pour for-mer un registre normal de décalage dans lequel chaque 20 bit de donnée enregistré dans la bascule 432, est décalé vers l'étage de sortie bascule 441. L'étage de sortie du registre de décalage ne possède pas de porte NON-ET correspondante connectée pour recevoir le signal "inverse registre"., car la donnée est enregistrée dans le registre de sortie 148 seulement dans le sens direct. 25 La porte NGN-ST 434 (Fig. loB) comporte une première entrée couplée à la sortie Q, de la bascule 441 et une seconde entrée est reliée pour recevoir le signal "direct registre" par la borne 862. La porte NûN-ST 436 comporte une première entrée couplée à la sortie Q, de la bascule d'entrée 432 et une seconde entrée couplée 50 pour recevoir le signal "inverse registre". Les sorties des portes NON-ET 434 et 436 sont toutes deux connectées aux entrées d'une porte NON-ET 438. Sn conséquence, quand la sortie de l'une des portes NON-ET 434 ou 436 est au niveau logique "0", la borne de sortie 868 de la porte 438 sera au niveau logique "1" et ce si-35 gnal de sortie de donnée est relié au dispositif d'utilisation 114 de Fig. 2 « Lorsque le signal "direct registre" est au niveau logique "1*% que le signal "inverse registre" est au niveau "O*, et' qu'une donnée doit être envoyée du registre de sortie 148 à l'appareil d'util 40 lisation 114, les bits ds données sont décalés de la bascule 70 23941 39 2048052 à*entrée 432 vers la bascule de sortie 441* Les bits de donnée nln et "O* qui sont emmagasinés dans la bascule 441 déterminent l'état de sortie de la porte NON-ET 434 et par suite déterminent si la porte NON-ET 438 produira un signal "sortie de donnée" de niveau 5 logique "1" ou "0". Si la sonde d'esploration 62 a passé sur l'étiquette 20 dans le sens inverse et que les données sont à transposer du registre de sortie 148 à l'appareil d'utilisation 114, le signal "inverse registre" sera au niveau logique "1" èt le signal "direct registre" au niveau logique "0Mî de ce fait les données 10 emmagasinées dans le registre de sortie 148 seront décalées de la bascule de sortie 441 vers la bascule d'entrée 432. Dans ce cas, l'état de la bascule 432 détermine l'étage de sortie de la porte NON-ET 436 et, par suite, détermine aussi si la porte NON-ET 438 produira un signal de"sortie donnée" de niveau logique "1" ou "0". 15 Par suite de la connexion venant de la borne d'entrée Q de la bascule 432, les données lues à l'envers sont mises au complément au far et à mesure de la transmission. Section de contrôle - Fig. 16 et 17« Une première entrée 890 d'une porte NON-ET 502 (Fig. 16) est 20 connectée à la sortie 770 d'un convertisseur 337 (Fig. 10) pour recevoir un signal dit "rappel compteur de programme" et une seconde entrée de la porte 502 est connectée à la borne 692 (Fig.8) pour recevoir le signal "fin d'étiquette". Lorsque le signal "rappel compteur de programme" et le signal "fia d'étiquette" sont 25 simultanément au niveau logique "1", la porte NON-ET 502 produit un signal de sortie "rappel parité" de niveau logique "O* à une borne 884. Une porte NON-BT 504 est couplée par une entrée 886 à la sortie du circuit de décodage 416 (Fig. 13) pour recevoir le sigaal "compte de programme 7 et par une entrée 888 à la borne de - 30 sortie 800 de Fig. 13 pour recevoir le sigaal "comparaison". La sortie de la porte NON-ET 504 est à l'origine au niveau logique "1" puisque le signal "comparaison" du convertisseur 113 est au niveau logique "0* à moins que les signaux "E" ou "F" de la section de contrôle 142 de Fig. 4 soient au niveau logique "1" et que 35 la comparaison désirée soit obtenue. Le signal "E" passe au niveau logique "1" avant le signal "Fn et si le sigaal ,3Ere est au niveau "1", le circuit de comparaison de Fig. 12 compare les bits emmagasinés dans le registre de mémoire auxiliaire 132 au compte du compteur de programme 400, afin de contrôler le transfert de don-40 nées du registre de mémoire 134 au registre de sortie 148 de la 70 23941 40 2048052 façon décrite plus haut. Une porte NON-ET 506 est croisée avec tuae porte NON-BT 508 do manière à former un circuit verrou-porte. La porte 506 comporte une entrée couplée à la sortie de la porte NON-ET 502. La porte 5 508 présente une première entrée reliée à la sortie de la porte NON-BT 504 et une seconde entrée 890 couplée à la sortie du convertisseur 510 de Fig. 17, produisant un signal "bon pour transmission" . 0e dernier est initialement au niveau logique "1" et la sortie de la porte NON-BT 504 au niveau "1", puisque le signal 10 "comparaison" à la borne 888 est à ce moment au niveau logique "0*. Par conséquent, si la sortie de la porte NON-ET 502 est simultanément au niveau logique "O1*, les bascules de parité 440 à 446 (Fig. 14) sont rappelées et la porte N0N-EP 508 est amenée à l'état "0*, tandis que la porte NON-ET 506 passe à l'état "1"; le signal "1" 15 de sortie à la borne 892 venant de la porte NON-BT 506 sera au niveau logique "1". Lorsqiie le signal "bon pour transmission" passe au niveau logique "0", l'information explorée et décodée a été vérifiée et considérée valable. Par la présence simultanée d'un signal de compa-20 raison de niveau logique "1" ç la borne 888 et d'un signal "compte programme 7" de niveau "1" à la borne 896, la sortie de la porte NON-ET 504 sera aussi au niveau logique "0" et si le signal "rappel compteur programme" à la borne 880 est simultanément au niveau logique "0", la sottie de la porte NON-ET 502 sera au niveau logique 25 "1" de sorte que la porte NON-ET 506 passera à l'état "0* et la porte NON-BT 508 à l'état "1"; le signal "E" à la borne 892 revient au niveau logique "0". La borne de sortie de la porte NON-ET 506 est couplée à une première entrée d'une porte NON-ET 512, une deuxième entrée 894 de 30 la porte NON-ET 152 étant couplée à la sortie 800 (Fig. 12) pour recevoir le signal "comparaison. Enfin une troisième entrée 895 est couplée à la sortie du circuit de décodage 614 (Fig. 13) pour recevoir le signal dit "compte programme". Ainsi, lorsque le compte du compteur de programme 400 est à la valeur "6", le signal "E* à 33 la borne 892 au niveau logique "1" et le signal "comparaison" à la borne 894 au niveau "1", la porte NON-ET 512 produit un signal de sortie à un niveau logique "0". Une porte NON-ET 514 est croisée avec une porte NON-ET 516 de manière à former un circuit verrou-porte et cette porte 516 compor-40 te une entrée 898 reliée à la sortie du circuit de décodage 406 70 23941 41 2048052 (Fig. 13) pour recevoir le signal "compteur programme 000". En conséquence, lorsque le compteur de programme 400 n'est pas rappelé ou à zéro, un signal de niveau logique "1" est appliqué à l'entrée de la porte NON-ET 516 à partir du circuit de décodage 406 et ee 5 au temps "horloge 3". Un signal de niveau logique "G" est alors appliqué à l'entrée de la porte NON-ET 514 venant de la sortie de la porte 512 lorsque le signal "E" et le signal "comparaison" sont simultanément au niveau logique "1" et que le compte du compteur 400 est à la valeur "6". La porte NON-ET 516 passe alors à l'état 10 "0" et la porte NON-ET 514 à l'état "1", en produisant un signal "verrou parité" de niveau logique "1" à la "borne de sortie 900. La sortie de la porte NON-ET 514 est reliée à une première entrée de chacune des portes NON-ET 518 et 520 et une seconde entrée de ces portes est couplée à l'horloge pour recevoir le signal 15 "horloge 1" de la "borne 902. Une troisième entrée de la porte NON-ET 518 est couplée à la sortie d'un convertisseur 532 et une troisième entrée de la porte NON-ET 520 est couplée par mie "borne 904 à la sortie du circuit de décodage 412 (Fig. 13), de manière à recevoir le signal "compte programme 1". Le "verrou parité" venant 20 de la porte NON-ET 514 reste au niveau logique "1" jusqu'à ce que le signal "compte programëïë~0ÏÏ0w' soit au niveau logique "©'* et que la sortie de la porte NON-ET 512 soit simultanément au niveau logique "1". Une porte NON-ET 524 est croisée avec une porte NON-ET 544 25 pour former tin circuit verrou-porte o Une entrée de la porte NON-ET 524 est couplée à la sortie d'une porte NON-ET 534 et une entrée 906 de la porte NON-ET 526 est couplée au dispositif d'utilisation 114 de Fig. 2 pour recevoir le signal "rappel général". La porte NON-ET 524 est initialement à l'état "0" et la porte NON-ET 525 • 30 à l'état "1", avant que l'étiquette soit lue. Par conséquent, la porte NON-ET 625 produit initialement un signal dit "comparaison encodage" de niveau logique. "1" à la "borne 908 et la porte NON-ET 524 produit initialement un signal "comparaison encodage" de niveau "0" à la "borne 910. La sortie de la porte NON-ET 526 est cou-35 plée à une première entrée d'une porte N0N-1T 528 et une seconde entrée 512 au circuit de décodage .418 de Fig. 13 pour recevoir le signal "compte programme 0". Quand ce dernier se produit, la porte NON-ET 528 engendre un signal de sortie de niveau logique "0" qui est inversé par le convertisseur 522 et un signal de niveau logi-40 que "1" est appliqué à la seconde entrée de la porte N0N-1T 518. 70 23941 42 2048052 Lorsque toutes les entrées de cette dernière sont au niveau logique "1H, sa sortie est au niveau logique "0". Comme.le signal "compte programme 1" qui est appliqué à l'entrée de la porte NON-ET 520 est à tin niveau logique "0" lorsque ce signal qui est appliqué à lfen-5 trée de la porte 528 est au niveau logique "1", la sortie de la por te NON-ET 520 sera à ce moment à un niveau logique "1". Une porte NON-ET 530 est croisée avec la porte NON-ET 532 pour-former un circuit verrou-porte. Un© première entrée de la porte 530 est couplée à la sortie de la porte 518 et une première entrée de 10 la port© 532 à la sortie de la porte NON-ET 520. La sortie du convertisseur 510 de Fig. 17 est également connectée à la seconde entrée 314 de la porte NON-ET 532 pour envoyer le signal "bon pour transmission" à la porte NON-ET 538 « La dernière passe donc à l'état "0" chaque fois que ce signal "bon pour transmission" à la bor-15 ne 914 est à un niveau logique "l"s que la sortie de la porte N0N-3T 520 est au niveau "1" et que la sortie de la porte NON-ET 158 est au niveau "0". Quand la porte NON-ET 532 est passée à l'état !,0" et la porte NON-ET 530 à l'état "1", cette dernière produit un signal de sortie "F* de niveau logique "1" qui apparaît à la borne 20 de sortie 916. Une porte NON-ET 534 comporte une première entrée 918 couplée à la sortie 800 du convertisseur 115 de Fig. 18 pour recevoir le signal "comparaison" du convertisseur,;, ce qui indique que la valeur du coda de dimension contenu dans le registre de mémoire au-25 biliaire 138 est égale à la valeur du code de dimension contenue dans le registre de sortie 148 lorsque le signal "F" est au niveau logique "1"• Une deuxième entrée 920 de la porte NON-ET 534 est couplée à 1'horloge pour recevoir le sigaal "horloge 3" et la troisième entrée de la porte 534 est couplée à l'entrée de la porte 30 NON-ET 530 pour, recevoir le sigaal "F". Quand tous les signaux d* entrée à la porte 534 sont au niveau logique "1", le signal de sorti© de cette porte 534 sera au niveau logique "0". Le signal "rappel général" venant de l'appareil d'utilisation 114 .couplé en 906 à la porte NON-ET 526 est initialement au niveau logique "1" et si 35 par suite la porte 526 passe à l'état "0" et. la porte 524 à l'état "1", le signal "comparaison encodage" à la borne 910 passera au niveau logique "1". La borne de sortie de la porte NON-ET 524 est couplée à une première entrée de la porte NON-ET 527 et une seconde entré© 932 40 de la porte 527 est couplée pour recevoir le sigaal "comparaison 70 23941 43 2048052 parité" venant du circuit de comparaison 448 de Fig. 14. Lorsque les deux signaux arrivant à la porte 527 sont au niveau logique "1" cette porte produira un signal dit "donnée incorrecte" sur la ligne 924, signal qui est inversé par le convertisseur 531 en vue de pro-5 duire un signal "donnée correcte" de niveau logique "1" sur la ligne 926. Une porte NON-ET 533 comporte une première entrée couplée à la sortie du convertisseur 531 et une seconde entrée couplée au circuit de décodage 408 de Fig. 13 pour recevoir le signal "compte 10 programme 127". Une quatrième entrée est couplée à l'horloge par la borne 930 pour recevoir le signal "horloge 3". En conséquence, quand le convertisseur 531 engendre un signal de sortie de niveau logique "1", tin signal de sortie de niveau "O* est produit au moment approprié par la porte NON-ET 533 si le signal "verrou-parité" 15 est au niveau logique "1" et ce signal appelé "impulsion de donnée-correcte" qui apparaît à la borne 932, est relié à l'entrée de la porte NON-ET 535 de Fig. 17. Les portes NON-ET 535 et NON-ET 536 (Fig. 17) sont croisées de manière à former un circuit verrou-porte. Une entrée 938 de la 20 port® NON-ET 536 est couplée pour recevoir le signal "rappel général" du dispositif d'utilisation 114 et si ce signal est au niveau logique "1", la porte NON-ET 536 passera à l'état "0* et la porte NON-ET 535 à l'état "1? quand l'impulsion de donnée correcte à la borne 934 e3t simultanément au niveau logique "O", de sorte que 25 la porte 535 produira à la borne 940 un signal "verrou donnée correcte" de niveau 1" . La sortie de la porte NON-ET 536 est couplée à une première entrée d'une porte NON-ET 538 et une seconde entrée de cette dernière est couplée à la sortie Q d'une bascule 546. Lorsque la sortie de la porte NON-ET 536 est au niveau logique "0", 30 la sortie de la porte NON-ET 538 est au niveau logique "1" et le convertisseur 510 produit alors un signal "bon pour transmission" de niveau logique "0M à la borne 942, tandis qu'un signal "bon pour transmission" est produit à la borne 944 lorsque la donnée explorée sur l'étiquette est valable. Ce signal empêche une nou-35 velle donnée d'être lue dans la section de mémoire 130 avant que la donnée déjà enregistrée ait été transférée au dispositif d'utilisation 114 de Fig. 2. La bascule 546 de Fig. 17 possède une entrée K couplée au potentiel de terre et une entrée J couplée pour recevoir le signal 40 "impulsion noire" à la borne 946, venant de la section de décodage 23941 41 2048052 126 de Fig. 4. L'entrée inconditionnelle C de la bascule 546 est connectée par la borne 948 pour recevoir un signal "impulsion blanche" de la section de décodage 126. La borne d'entrée d'horloge de la bascule 546 est reliée par une borne 950 à la borne 682 5 (Fig. 8) pour recevoir un signal "fin de transmission". Ainsi, chaque fois que la première barrette blanche est explorée, un signal "impulsion blanche" de niveau logique "0" est produit à la borne d'entrée C de la bascule 546 et celle-ci est vidée. Lorsque la sonde 62 est retirée de l'étiquette 20 qui vient d'être explorée 10 un signal "impulsion noire" de niveau logique "1" est engendré et appliqué par la borne 946 à l'entrée Z de la bascule 546 et la production simultanée du signal "fin de transmission" de niveau "1" par la borne 950 à l'entrée d'horloge de la bascule 546 aura pour effet d'établir la bascule 564. Lorsque la bascule 546 est établie 15 sa sortie Q, est au niveau logique "0" et la sortie de la porte NON-ET 538 au niveau logique "1", de telle sorte que le convertisseur 510 produira Tin signal "bon pour transmission" de niveau logique "0". Une porte NON-ET 542 (Fig. 16) comporte une première entrée 20 couplée par une borne 928 à la sortie du circuit décodeur 408 de Fig. 13 pour recevoir le signal "compte de programme 127", tandis qu'une seconde entrée est couplée par la borne 930 à l'horloge pour recevoir le signal "horloge 3" et qu'une troisième entrée est couplée à la sortie de la porte N0N-1T 514 pour recevoir le signal 25 "verrou parité". Enfin une quatrième entrée est couplée à la sortie d'une porte NON-ET 527 pour recevoir le signal "donnée incorrecte" sur aine ligne 924. Lorsque ce dernier signal est au niveau logique "0", la sortie de la porte NON-ET 542 sera au niveau "1" et comme le signal "bon pour transmission" appliqué à la borne 952 est ini-30 tialement au niveau logique "1", une porte NON-ET 540 produit un signal d'entrée de niveau logique "0" lorsqu'une donnée valable est e2$lorée et décodée sur l'étiquette 20. La sortie de la porte 540 est connectée au convertisseur 544 qui engendre un signal dit "rappel fin d'étiquette" à une borne 954. Lorsque la sortie de la 35 porte NON-ET 532 est au niveau logique "0" et que le signal "bon pour transmission" à la borne 952 est simultanément au niveau "1", le signal "rappel fin d'étiquette" de la borne 954 se trouve au niveau logique "0", ce qui signifie que le signal "fin d'étiquette" qui a été produit est un signal erroné. Le signal "rappel fin d'é-40 tiquette" est couplé à la borne 690 de la Fig. 8. 70 23941 4g 2048052 La borne de sortie de la porte NON-ET 526 est couplée à l'entrée d'un convertisseur 548 dont la sortie est connectée à une première entrée de la porte NON-ET 550. Une seconde entrée, en 956, de cette dernière, est couplée à l'étage d'entrée du registre de mé-5 moire auxiliaire 132 (Fig. 11} pour recevoir le "bit de "direction"» En conséquence, lorsque la sortie de la porte NON-ET 526 est au niveau logique "0", la sortie du convertisseur 548 sera au niveau "1" Ensuite, si le bit de direction est un bit srl'! et que la sortie de la porte NON-ET 550 est à un niveau logique "0K et si le bit de di-10 rection est un bit "0", la sortie de la porte 550 sera au niveau logique "1". Une porte NON-ET 552 est croisée avec une porte NON-ET 554 pour constituer un circuit verrou-porte. La porte 552 comporte une entrée couplée à la sortie de la porte 550 et une première entrée 15 de la porte 554 est connecté© pour recevoir le signal "rappel général" par la borne.958, venant de l'appareil d'utilisation 114 de Fig. 2. Ainsi, lorsque le bit de "direction" et le signal "rappel général" venant de l'entrée de la porte NON-ET 554 sont simultanément au niveau logique SÎ1,S, la porte NON-BT 554 est amenée à l'état 20 saturé et la porte NON-ET 552 est bloquée® Quand la porte 552 est au niveau logique "1", elle produit un signal "verrou inverse® de niveau logique "1" à une borne de sortie 960 et la porte NÛN-ST 554 engendre un signal "verrou inverse" ds niveau logique "0* à un© borne de sortie 962. Si le bit de "direction" est un bit "0", la 25 porte NON-ET 552 reste à l'état "0" et la porte NON-ET 554 à l'état "1" et par suite un signal "verrou inverse" de niveau logique "0" sera produit à la borne 960 et un signal "verrou inverse"" de niveau logique "1" à la borne 962. La borne d'entrée 964 d'un convertisseur 556 (Fig» 17) est . 30 connectée au registre de mémoire auxiliaire 132 de Fig» 11 pour recevoir le bit de "direction". Une porte NON-ET 558 comporte une première entrée couplée à la sortie de convertisseur 556, une deuxième entrée 966 reliée à la sortie 800 de Fig» 12 pour'recevoir le signal de "comparaison" qui représente une comparaison entre le 35 compte du compteur de programme 400 et les bits emmagasinés dans le registre auxiliaire 132; enfin une troisième entrée 968 est couplée au circuit de décodage 412 de Figo 13 pour recevoir le signal "compte programme l11 et une quatrième entrée est reliée à la sortie 892 de la porte N0N-2Î 506 pour 'recevoir le sigaal "S". Ainsi, 40 lorsque le compte des étages D, E, I et G du compteur 400 et les 70 23941 46 2048052 bits contenus dans le registre auxiliaire 132 sont égaux et que le bit de "direction" est "O", la porte NON-ET 558 produira à la borne de sortie 972 un signal de sortie "pré-établi" de niveau logique "0". 5 Une porte NON-ET 560 comporte une première entrée couplée au registre auxiliaire 132 pour recevoir le bit "direction" et trois autres entrées 974» 976, 978 de cette porte reçoivent les mêmes signaux d'entrée que la porte NON-ST 558. En conséquence, lorsque le bit "direction" est "1", la ports NON-ET 5.60 produit un signal 10 de sortie "bit pré-établi 1" de niveau logique "1M à une borne de sortie 980 « Lorsque le bit "direction est un "1", la porte 560 produit un signal "pré-établi 1" de niveau logique "0"• Oes deux si©iaux sont connectés aux bornes d'entrée 850 et 844 de pré-établissement des bascules 442 et 446 lesquelles sont utilisées pour 15 vérifier la parité des données emmagasinées dans la section de mémoire 130, ainsi qu'on l*a décrit -plus haut. Une borne d'entrée 982, couplée à un convertisseur 562, est reliée à une sortie 7 90 du registre de mémoire 134 de Fig. 11, pour recevoir les données venant de ce dernier. Une porte NON-ET 566 20 comporte une première entrée couplée à la sortie du convertisseur 562, une seconde entrée couplée à l5horloge pour recevoir le signal "horloge 1" et une troisième entrée 986 couplée à la sortie 900 de Fig» 16 pour recevoir le signal "verrou parité". Une porte NON-ET 564 présente une première entrée couplée à la borne 982 25 elle-même reliée à la sortie du registre de mémoire 134, une deuxième entrée 988 étant couplée à lshorloge pour recevoir le signal "horloge 1" et une troisième entrée 990 couplée à la sortie 900 de Fig. 16 pour recevoir le signal "verrou parité". Lorsque l'étage de sortie du registre de mémoire 134 contient 30 un bit "0®% la sortie de la porte NON-ET 564 sera au niveau logique "1" et la sortie de la porte NON-ET 566 au niveau logique "0" a au temps "horloge lw si le signal "verrou parité" est au niveau "1". Lorsque l'étage de sortie du registre de mémoire 134 contient un bit "1", la sortie de la porte NON-ET 564 est amenée au niveau 35 logique "0,f et la sortie de la porte 566 sera au niveau logique "1" La borne d'entrée du convertisseur 568 est connectée à la sortie de la porte NON-ET 564 et elle Inverse le signal de sortie de la porte 564 en vue de produire un signal "incrément 1" à la borne 992. La borne d'entrée du convertisseur 570 est connectée à la 40 sortie de la porte NON-ET 566 et elle Inverse le signal de sortie 70 23941 47 2048052 de la porte 566 pour produire le signal "incrément 0" à une borne 994. La sortie 992 du convertisseur 568 est couplée à la borne d* entrée d'horloge des bascules 444 et 446 et la sortie 994 du convertisseur 570 est connectée aux bornes d'entrée d'horloge des bas-5 cules 440 et 442. Une première entrée 996 d'une porte NON-ET 572 de Fig. 13 est connectée à la sortie du circuit de décodage 420 de Fig. 13 pour recevoir le signal "compte de programme 0-5" qui signifie que le compte des étages A, B et C du compteur de programme 400 est un 10 compte de zéro à cinq. Une deuxième entrée de la porte NON-ET 572 est connectée à la sortie 800 du convertisseur 113 de Fig. 12 pour recevoir le signal "comparaison" qui, dans ce cas, est au niveau logique "1" lorsque le compte dans les étages D, E, F et G du compteur 400 est égal aux bits emmagasinés dans le-registre auxi-15 liaire 132. Une troisième entrée 1000 de la porte NON-ET 572 est connectée pour recevoir le signal "E" venant de la sortie de la porte NON-ET 506 de Fig. 16. Par conséquent, la sortie de la porte NON-ET 572 est au niveau logique "0n lorsque le signal "compte de programme 0-5" est à un niveau logique nl"; et une comparaison se 20 manifeste entre le compte des étages D, E, F et G du compteur de programme 400 et les bits emmagasinés dans le registre de mémoire auxiliaire 132 qui effectue le transfert des bits "code de dimension" du registre de mémoire 134 au registre de sortie 148. La sortie de la porte NON-ET 572 est connectée à l'entrée d'une porte 25 NON-ET 574 qui produit le signal "direct registre" à une borne de sortie 1002. Une porte NON-ET 573 reçoit un signal de commande "charge registre" par une borne 1004 et venant de l'appareil d'utilisation 114 sur une première borne d'entrée et une seconde entrée 1006 de • 30 cette porte 573 couplée à la sortie 940 de la porte NON-ET 535 pour recevoir le signal "verrou donnée correcte". La sortie de la porte NON-ET 573 sera donc à un niveau logique "0" et la porte NON-ET 574 produit un signal "direct registre" de niveau logique "1" chaque fois que les deux signaux d'entrée à la porte 573 sont à un 35 niveau logique "1". De cette manière, les données emmagasinées dans le registre de mémoire 134 sont transférées dans le registre de sortie 148. Une porte NON-ET 576 comporte une première entrée 1008 connectée à la borne 962 de Fig. 16 pour recevoir le signal "verrou In-40 verse", une deuxième entrée 1010 connectée à l'appareil d'utilisa 23941 46 2048052 tion 114 de Fig. 2 pour recevoir le signal de commande "transmission" de cet appareil 114 et une troisième entrée 1012 connectée à la borne de sortie 940 de la porte NON-ET 535 pour recevoir le signal "verrou donnée correcte". Lorsque le registre de sortie 148 5 est correctement chargé avec des données, l'appareil 114 fournit un signal "transmission" de niveau logique "1" à la porte NON-ET 576 par la borne 1010. Lorsque le bit de "direction" est un "0" et que le signal "verrou inverse" à la borne 1008 est à un niveau logique "1", la sortie de la porte NON-ET 576 sera au niveau logique 10 "0" et la borne de sortie de la porte NON-ET 573 sera donc à un niveau logique "1". Une porte NON-ET 578 comporte une première entrée 1014 connectée à la sortie 962 de Fig. 16 pour recevoir le signal "verrou inverse", une deuxième entrée 1016 connectée à l'appareil d'utilisation 114 pour recevoir le sigaal "transmission" et une 15 troisième entrée 1018 connectée à la sortie 940 de la porte NON-ET 535 pour recevoir le signal "verrou donnée correcte". La sortie de la porte NON-ET 578 est connectée à l'entrée d'un convertisseur 580 de sorte que chaque fois que les signaux d'entrée à la porte NON-ST 578 sont tous à un niveau logique "1", le convertisseur 580 produi-20 ra un signal "registre inverse" de niveau "1**, qui apparaît à une borne de sortie 1020. Lorsqu'un signal "registre direct" de niveau logique "1" est produit à la borne 1002 et que les signaux "transmission** et "verrou donnée correcte" sont aussi au niveau logique "ltt, les bits de don-25 née; qui sont emmagasinés dans le registre de sortie 148 seront décalés de l'étage d'entrée de ce registre 148 à son étage de sortie. Lorsque le signal "registre inverse" à la borne 1002 est à un niveau logique W1M et que les deux signaux en question sont aussi à ce niveau "1", les bits de donnée dans le registre de sortie 148 30 sont décalés de l'étage de sortie à l'étage d'entrée de ce registre 148. Ainsi, les données sont toujours emmagasinées dans le registre 148 dans le sens de gauche à droite, quelle que soit la direction d'exploration par la sonde 62 sur l'étiquette 20, mais les données sont lues dans ce registre 148 dans l'une quelconque des 35 directions, gauche-droite ou droite-gauche, suivant le sens de 1* exploration de la sonde 62 sur l'étiquette. Une porte NON-ET 582 comporte une première entrée connectée à la sortie de la porte NON-ET 574 et une seconde entrée connectée par une borne 1022 à l'horloge pour recevoir le sigaal "horloge 1" 40 Une porte NON-ET 584 présente une première entrée connectée à la 70 23941 49 2048052 sortie du convertisseur 580 et une seconde entrée connectée par la borne 1022 à l'horloge pour recevoir le signal "horloge 1". La por-te NON-ET 586 comporte line première entrée connectée à la sortie de la porte NON-ET 582 et une seconde entrée connectée à la sortie de 5 la porte NON-ET 584. En conséquence, lorsque l8une des portes 582 ou 584 a des signaux d'entrée sur ses deux bornes d'entrée respectives qui sont établies au niveau logique srln, la sortie de cette porte-là sera au niveau logique "0" et la borne de sortie 1024 de" la porte NON-ET 586 sera alors à un niveau logique ^1". Le signal 10 apparaissant à la sortie 1024 de la porte N0N-1T 586 peut être appelé "horloge registre" et il est envoyé aux bornes dTentrée d'horloge des bascules formant le registre de sortie 148 des Eig. 15A et 15B. 23941 50 2048052 REYENDICATIONS 1. Système d'exploration et de décodage de données, comprenant un support d'enregistrement portant des données enregistrées qui sont représentées par une disposition sérielle d'indices contigus 5 dans un certain sens de lecture et possédant des caractéristiques détectables, indices choisis dans un groupe consistant en un premier, un deuxième et un troisième Indice qui possèdent respective-ment une première, une deuxième ©t une troisième caractéristique détectable, système comprenant également des dispositifs d'explora-10 tion et de décodage servant à explorer sériellement lesdits indices dans un sens de lecture et à engendrer des signaux représentant les données, caractérisé par le fait que chaque indice présente une caractéristique différente de celle de l'indice suivant dans un sens de lecture, en ce que chaque transition d'un indice à 1' 15 autre représente un chiffre binaire et- par le fait que la transition dans un sens de lecture d'un premier à un deuxième ou d'un deuxième à un troisième ou d'un troisième à un premier indice représente toujours un premier chiffre binaire et qu'une transition dans un sens de lecture d'un premier à tin troisième ou d'un troi-20 sième à un deuxième ou d'un deuxième à tin premier indice représente toujours un second chiffre binaire. 2. Système selon la revendication 1, caractérisé par le fait que les données enregistrées sont sous forme d'un mot de donnée composé d'une première et d'une seconde portion de code de dirnen- 25 sion représentative de la longueur de ce mot, lesdites portions étant prévues à la même position relative par rapport à une extrémité respective du mot de donnée en question, la seconde portion présentant des bits individuels inversés et mis au complément par rapport à la première portion de code de dimension. 50 3. Système selon la revendication 2, caractérisé par le fait que le mot de donnée comprend deux bits de parité sélectionnés de façon que le nombre total des "uns" binaires concordent au module S avec le nombre total des "zéros" binaires de chaque mot, les bits de parité étant disposés chacun dans la même position relative par 35 rapport à une extrémité respective du mot en question. 4. Système selon la revendication 3, caractérisé par le fait que le deuxième et le troisième indice sont tracés sur un fond qui constitue le premier indice et en ce que dans une première direction de lecture, la première transition rencontrée est d'un premier 40 à un deuxième indice» tandis que dans une seconde direction de 70 23941 51 2048052 lecture opposée à la première, la première transition rencontrée est d'un premier à un troisième indice. 5. Système selon la revendication 1 à 4 prises séparément, caractérisé par le fait que les dispositifs d'exploration et de déco-5 dage comprennent un circuit détecteur (115) présentant trois bornes de sortie et aménagé de manière à fournir un signal sur une des bornes de sortie respectives correspondant à un indice exploré, et un circuit décodeur (126) présentant trois bornes d'entrée connectées respectivement auxdites trois bornes de sortie et un organe 10 de mémoire respectif (210,214,216) relié à chacune des trois bornes d'entrée; la disposition étant telle qu'en réponse à l'exploration des indices, un signal apparaissant sur l'une des bornes d'entrée soit emmagasiné dans l'organe de mémoire respectif jusqu'à ce qu'un signal apparaissant sur une autre desdites bornes d'entrée soit em-15 magasiné dans un autre organe de mémoire respectif; le circuit de décodage comprenant en outre des organes porte (226,238,258,262) connectés à ces organes de mémoire en vue d'engendrer des signaux de sortie sous forme binaire correspondant aux données représentées par lesdites transitions sur le support d'enregistrement. 20 . 6. Système selon la revendication 5, caractérisé par le fait que les signaux de sortie des organes porte sont adressés à un dispositif de mémoire (130)• 7. Système selon la revendication 6, caractérisé par le fait qu'il comporte une source d'impulsions d'horloge (127) ainsi qu'un 25 compteur-programme (400) avançant en réponse aux impulsions d'horloge dérivées de ladite source, le dispositif de mémoire conçrenant ma registre de mémoire (134) soub forme d'un registre de décalage à recyclage composé de plusieurs étages dont le nombre est égal à la capacité du compteur de programme (400), le registre de décala-- 30 ge (134) avançant également en réponse aux impulsions d'horloge dérivées de ladite source (127). 8. Système selon les revendications 2 à 7 prises séparément, caractérisé par le fait qu'il comporte un circuit détecteur (138) aménagé de manière à fournir un signal de sortie -lorsque toutes les 35 données du support d'enregistrement sont explorées; ainsi qu'un circuit de comparaison (147) ; la sortie du circuit détecteur (138) déclenchant une comparaison, effectuée par ledit circuit comparaison (147), entre la portion de code de dimension des données explorées dans le dispositif de mémoire (130) et une partie du contenu du 40 compteur de programme (400); un signal de sortie du circuit de 70 23941 52 2048052 comparaison étant utilisé pour contrôler la sortie de données du registre de mémoire (134) dans le registre de sortie (148). 9.^Système selon la revendication 8, caractérisé par le fait que le circuit détecteur (138) comprend un premier càmpteur (310) 5 disposé de manière à avancer par des impulsions fournies à une première vitesse et un second compteur (318) recevant des impulsions fournies à une seconde vitesse inférieure à la première, le contenu du premier compteur (310) étant transféré sous forme complémentaire dans le second compteur (318) en réponse à la détection d'une tran-10 sition rencontrée sur le support d'enregistrement; les sorties des étages du second compteur étant connectées à un dispositif de portes (324) contrôlant la production du signal de sortie dudit circuit détecteur (138). 10. Système selon les revendications 3 à 9 prises séparément, 15 caractérisé par le fait qu'une sortie du registre de mémoire (134) est connectée à une section de contrôle de parité (146) comprenant des compteurs respectifs (440,442,444,446) aménagés de manière à compter, en module trois, les nombres de "uns" binaires et le nombre de "zéros" binaires dans une donnée emmagasinée et comprenant 20 un dispositif comparateur (448) servant à comparer ces nombres dans les compteurs respectifs. 11. Système selon les revendications 7 à 10 prises séparément, caractérisé par le fait que les signaux de sortie des dispositifs de portes sont couplés à un registre-tampon (280) aménagé de maniè- 25 re à fournir des données au dispositif de mémoire (130) à une vitesse contrôlée d'après les impulsions d'irorloge dérivées de la source d'impulsions d'horloge (127). 12. Système selon les revendications 1 à 11 prisés séparément, caractérisé par le fait que les indices sont constitués par des 30 zones de couleurs différentes disposées sur le support d'enregistrement . 13. Système selon la revendication 12, caractérisé par le fait que les dispositifs explorateurs et décodeurs comprennent d'une part une sonde (62) actionnée manuellement et susceptible d'être 35 déplacée à travers le support d'enregistrement et d'autre part un organe (78) destiné à diriger la lumière sur le support ainsi que des moyens (80) destinés à recevoir la lumière réfléchie du support d'enregistrement pour la retransmettre sur des organes sensibles à la lumière (7 6) .