Brevet FR2032485A1 — publié le 19701127

La présente invention concerne un procédé et un dispositif pour synchroniser le fonctionnement de récepteurs et d'émetteurs. Plus particulièrement, l'invention concerne un procédé et un dispositif pour réaliser la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximum transmise 5 comprise à l'intérieur de données d'entrée. L'utilisation de séquences pseudo aléatoires de longueur maximum pour réaliser la synchronisation dans le domaine des communications est bien connue. La solution utilisée dans l'art antérieur consiste à interroger la longueur totale de la séquence pseudo aléatoire pour déterminer si la synchronisation 10 s'est en fait produite. Lorsque la longueur maximum de la séquence pseudo aléa- . toire est très longue, il en résulte un prix très élevé quant au matériel utilisé. La solution utilisée dans l'art antérieur pour résoudre ce problème a consisté à utiliser un code de synchronisation constitué d'une séquence pseudo aléatoire de longueur maximum qui a une courte durée et qui est répétée un 15 certain nombre de fois. L'inconvénient à cette solution est qu'il est difficile de déterminer à quel endroit on se trouve dans la séquence puisque chaque point dans la séquence est répété plusieurs fois; Un autre problème qui résulte de l'utilisation de séquences pseudo aléatoires de longueur maximum pour réaliser la synchronisation est qu'il peut 20 se produire du bruit aléatoire et continu. Le procédé utilisé dans l'art antérieur pour identifier une séquence aléatoire consiste à utiliser un filtre digital accordé qui fait la corrélation entre la séquence pseudo aléatoire attendue et la séquence des données d'entrée reçues en réalité et engendre un facteur de corrélation pour indiquer la concordance entre les deux séquences. 25 La pratique courante pour résoudre le problème des erreurs continues et aléatoires consite à désensibiliser le détecteur de seuil pour reconnaître un facteur de corrélation ayant une valeur inférieure à 1. Ce procédé pour désensibiliser le détecteur de seuil tient compte simplement du fait que les erreurs se sont produites et non de la relation entre les erreurs quant à leur emplacement 30 dans la séquence pseudo aléatoire de longueur maximum. Par conséquent, un objet de cette invention est de.réaliser un dispositif qui réalisera la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximum qui prend en considération, non seulement le nombre d'erreurs dans la séquence pseudo aléatoire de longueur maximum mais aussi la relation 35 de la disposition des erreurs à 1'intérieur de la séquence pseudo aléatoire de longueur maximum. Un autre objet de l'invention est de réaliser un dispositif pour réaliser la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximum qui n'utilise pas toute la longueur de la séquence, mais fournit cepen-40 dant une probabilité élevée pour qu'il y ait une synchronisation correcte. 69 35805 2032485 Un autre objet de l'invention est de réaliser un procédé pour réaliser la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximum comprise dans les données d'entrée. La présente invention concerne un dispositif qui réalise la synchronisa-5 tion à partir d'une séquence pseudo aléatoire de longueur maximum particulière. Le dispositif contient un moyen pour engendrer une séquence pseudo aléatoire connue à partir de la séquence des données d'entrée, un moyen pour comparer la séquence pseudo aléatoire connue engendrée avec la séquence des données d' entrée, et un moyen pour indiquer lorsque la synchronisation est obtenue. Une 10 fois que la séquence des données d'entrée et la séquence pseudo aléatoire connue semblent être les mêmes, le dispositif contient aussi un moyen pour identifier un point particulier dans la séquence pseudo aléatoire particulière. Le procédé de l'invention est le suivants Premièrement engendrer une séquence pseudo aléatoire connue ou prédite à partir d'une séquence de données 15 d'entrée, deuxièmement comparer la séquence pseudo aléatoire connue engendrée avec la séquence des données d'entrée en série bit par bit, troisièmement compter le nombre des concordances successives, quatrièmement déterminer lorsque le nombre des concordances atteint une valeur désignée qui indique la probabilité désirée que la séquence pseudo aléatoire connue soit la même que la séquen-20 ce des données d'entrée et cinquièmement obtenir un point de référence pour la séquence pseudo aléatoire de longueur maximum déterminée. D'autres objets caractéristiques et avantages de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de cellB-ci. 25 La figure 1 représente un dispositif pour réaliser la synchronisation d' une séquence pseudo aléatoire de longueur maximum. La figure 2 représente un générateur de séquence pseudo aléatoire de l'art antérieur. La figure 3 représente l'état du générateur de séquence pseudo aléatoire 30 pendant chaque étape nécessaire pour engendrer une séquence pseudo aléatoire par le générateur de la figure 2. La figure 4 représente la séquence pseudo aléatoire engendrée par le générateur de la figure 2. La figure 5 représente la relation entre la séquence pseudo aléatoire con-35 nue et le contenu du registre à décalage de la figure 1, avec le contenu du registre à décalage dans le générateur de séquence pseudo aléatoire de la figure 2,qui Bngendre la séquence pseudo aléatoire de longueur maximum particulière. L'invention concerne un système de synchronisation pour réaliser la syn-40 chronisation à partir d'une séquence pseudo aléatoire de longueur maximum 69 35805 3 2032485 comprise à l'intérieur des données d'entrée. Deux opérations doivent §tre réalisées pour obtenir la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximums (1) Identification de la séquence pseudo aléatoire de longueur maximum comme la séquence pseudo aléatoire de longueur maximum particu-5 lière désirée et (2) l'établissement d'un point de référence dans la séquence pseudo aléatoire de longueur maximum identifiée. Une explication de la théorie et de l'utilisation de séquences pseudo aléatoires peut être trouvée dans l'ouvrage de Golomb: Digital Communications with Space Application, Prentiss-Hall, EE Sériés, 1964. 10 La réalisation préférée du dispositif pour réaliser la synchronisation à partir d'une séquence pseudo aléatoire de longueur maximum déterminée comprise à l'intérieur des données d'entrée est représentée sur la figure 1. On doit noter que dans un but de simplicité le dispositif est représenté pour réaliser la synchronisation à partir d'une séquence pseudo aléatoire de longueur maxi-15 murn qui a une longueur de 31 bits. La longueur maximum d'une séquence pseudo aléatoire est définie par 2° - 1, n étant égal au nombre d'étages dans le registre à décalage. Par conséquent, on peut voir que dans le dispositif représenté sur la figure 1, n est égal à 5 et par conséquent la longueur maximum de la séquence pseudo aléatoire engendrée sera de 31 bits. On doit aussi noter que 20 pour que n soit égal à une autre valeur il suffit de changer le nombre d'étages du registre à décalage et de faire les connexions correctes au circuit OU exclusif de la manière décrite dans la page 25 de l'ouvrage cité. La figure 1 représente un dispositif pour réaliser la synchronisation sur une séquence pseudo aléatoire de longueur maximum de 31 bits. Le dispositif 25 comprend essentiellement un registre à décalage 1. Ce registre à décalage 1 comporte cinq étages, les étages X __ et X __ étant reliés à un- circuit OU ex- n~*4 rt~ j clusif 2. Les sorties des cinq étages du registre à décalage t sont amenées au décodeur 3 qui lorsqu'il est conditionné par un signal de s^frichronisation reconnaîtra une des 31 séries discontinues possibles de valetars que le regis-30 tre à décalage peut contenir. Le décodeur 3 fournit un signai! de référence chaque fois qu'il y a un état "synchronisation" et que le conteras du registre à décalage 1 a une valeur sélectionnée. Le registre à décalaga 1 est décalé au moyen d'une entrée de signaux d'horloge 4. Les données d'entrée dans le registre à décalage 1 viennent de la sortie du circuit OU 6 ce qui permet à l'entrée 5 35 du registre à décalage 1 d'être contrôlée soit par la porte 7, soit par la porte. 8. La bascule 9 indique l'état synchronisation/pas de synchronisation. Lorsque* la bascule 9 est dans l'état "pas de synchronisation" l'entrée des données 5 du registre à décalage 1 reçoit la séquence des données d'entrée introduite 40 par la porte 7. Lorsque la bascule 9 est dans l'état "synchronisation" l'entrée 69 35805 4 2032485 5 du registre à décalage 1 reçoit la sortie du circuit OU exclusif 2 introduite par la porte 8. La sortie "synchronisation" de la bascule 9 conditionne le décodeur 3 et les circuits de porte 10 et 11. La sortie "pas de synchronisation" de la bascule 9 conditionne les portes 12 et 13. La bascule 9 est mise à l'état 5 "pas de synchronisation" par la sortie du détecteur "perte de synchronisation" 14. L'état "synchronisation" de la bascule 9 est établi à partir du décodeur 15. La séquence des données d'entrée est comparée à la sortie du circuit OU exclusif 2 au moyen du comparateur 16. Le comparateur 16 a une ligne de sortie 10 égalité 17 et une ligne de sortie différence 18. La ligne de sortie 17 conditionne les portes 10 et 12. La ligne 18 conditionne les portes 11 et 13. La sortie de la porte 10 est amenée comme entrée "correcte" dans le détecteur 14. La sortie de la porte 11 est amenée comme entrée "erreur" au détecteur 14. Le détecteur 14 a aussi une entrée de signaux d'horloge. La sortie du détecteur 15 14 est constituée par une impulsion "pas de synchronisation" qui établit l'état "pas de synchronisation" dans la bascule 9. La sortie de la porte 12 est connectée comme impulsions "d'avancement" au compteur 19. La sortie de la porte 13 est connectée comme impulsion de restauration au compteur 19 et restaurera la compteur 19 pour qu'il ne contienne 20 que des zéro chaque fois qu'une impulsion apparait sur la ligne de restauration. La sortie du compteur 19 est amenée au décodeur 15» Le décodeur 15 fournira une impulsion de synchronisation de sortie chaque fois que le compteur 19 obtient une valeur binaire désirée. La ligne de sortie "synchronisation" du décodeur 15 est connectée à la bascule 9 pour établir l'état "synchronisation" de 25 la bascule 9. Pour comprendre le fonctionnement du dispositif prévédent, il est nécessaire de comprendre comment est engendrée une séquence pseudo aléatoire de longueur maximum. La figure 2 représente un générateur de séquence pseudo aléatoire de longueur maximum connu actuellement. Ce générateur est _onstitué sim-30 plement du registre à décalage 20 et du circuit OU Exclusif 21. Le registre 20 est décalé par une horloge et la sortie du générateur de séquence pseudo aléatoire de longueur maximum est prise à la sortie du circuit OU exclusif 21 qui est aussi connectée comme entrée de réaction au registre à décalage 20. La figure 3 représente comment la séquence pseudo aléatoire de sortie est 35 engendrée par le générateur représentée sur la figure 2. Le contenu du registre à décalage 20 est supposé égal à des zéros dans l'étape 1 et dans ces conditions les sorties des étages X „ et X sont amenées dans le circuit OU n-3 n-5 exclusif 21 qui fournit un signal de sortie "1". Le signal de sortie 1 est ramené à l'étage X ^ du registre à décalage 20 et pris sur la ligne de sortie 40 cpmme un bit de la séquence pseudo aléatoire de longueur maximum désirée. Ce 69 35805 5 2032485 procédé se poursuivra pendant 31 étapes et on peut voir qu'après la 31ième étape, le registre à décalage 20 contiendra de nouveau des zéros. Il est clair que la séquence pseudo aléatoire sera reprise après les 31 bits. La figure 3 représente aussi la valeur décimale du contenu du registre à décalage pendant 5 chacune des 31 étapes nécessaires pour engendrer la séquence pseudo aléatoire de longueur maximum de 31 bits. Les valeurs décimales mettent en évidence qu'il y a une série unique de conditions dans le registre à décalage 20 pour chaque bit engendré dans la séquence pseudo aléatoire de longueur maximum. C'est-à-dire si on considère que pendant l'étape 2 est engendré le bit 2 de la séquence 10 -pseudo aléatoire de longueur maximum, le bit 2 de cette séquence, peut alors être identifié chaque fois que le registre à décalage 20 a la valeur décimale 16. La figure 4 représente la séquence pseudo aléatoire de longueur maximum résultante engendrée par le générateur de séquence pseudo aléatoire de longueur maximum représenté sur la figure 2. 15 Une caractéristique importante d'une séquence pseudo aléatoire de longueur maximum est que chaque bit dans la séquence est déterminé par les n bits précédents de la séquence. C'est-à-dire que dans la séquence pseudo aléatoire de longueur maximum comportant 31 bits, c'est—à-dire où n est égal à 5, chaque bit dans la séquence est alors déterminé par les 5 bits précédents de la sé-20 quence. Ceci est représenté graphiquement sur la figure 5. La figure 5 repré-£ sente que si des groupes séquentiels se chevauchant de 5 bits sont pris à par- tir de la séquence pseudo aléatoire de longueur maximum, les conditions du générateur de séquence pseudo aléatoire de longueur maximum représentées sur la figure 3 pour les 31 étapes sont régénérées dans la même séquence exacte que 25 pendant la formation de la séquence pseudo aléatoire de longueur maximum. Lorsque la synchronisation est recherchée, la séquence des données d'entrée est utilisée pour engendrer une séquence pseudo aléatoire connue. C'est-à-dire chacun des groupes successifs se chevauchant de 5 bits de la séquence des données d'entrée est utilisé pour engendrer un bit prédit d'une séquence pseudo r 30 aléatoire connue. Le bit prédit de la séquence pseudo aléatoire connue est com paré au bit suivant de la séquence des données d'entrée qui suit les 5 bits de cette séquence qui se trouvent dans le registre à décalage 1 pour engendrer le bit prédit de la séquence pseudo aléatoire connue. Ainsi, on a un procédé j? grâce auquel la séquence des données d'entrée est utilisée pour engendrer une 35 séquence pseudo aléatoire prédite qui est comparée à la séquence des données d'entrée qui a permis d'engendrer ce bit. La séquence pseudo aléatoire connue sera la même que la séquence des données d'entrée, lorsque la séquence des données d'entrée est la séquence pseudo aléatoire de longueur maximum déterminée. Le résultat est obtenu en utilisant une combinaison d'un registre à déca-40 lage et d'un circuit OU exclusif qui est exactement la même que le générateur 69 35803 6 2032485 de séquence pseudo aléatoire de longueur maximum utilisé pour engendrer la séquence pseudo aléatoire de longueur maximum particulière. Cela peut être vu en comparant le registre à décalage 1 et le circuit OU exclusif 2 représentés sur la figure 1 avec le registre à décalage 20 et le circuit OU exclusif 21 5 représentés sur la figure 2. La figure 5 montre aussi que la sortie du circuit OU exclusif 2 sera une des 31 séries possibles de valeurs qui peuvent exister dans le registre à décalage 1. Les contenus du registre à décalage 1 donneront naissance à un bit prédit c'est-à-dire ils produisent un bit dont la valeur est égale au bit de 10 données suivant arrivant dans la séquence des données d'entrée si la séquenoe des données d'entrée est en fait, la séquence pseudo aléatoire de longueur maximum particulière que 1'on recherche. En comparant la séquence des données d'entrée aVëc la valeur prédite sur la figure 5, il est clair qu'une séquence pseudo aléatoire de longueur maximum peut être utilisée pour prédire sa propre 15 séquence de valeur. Lorsque la bascule 9 est dans la condition "pas de synchronisation" la synchronisation est recherché et la séquence des données d'entrée est transférée par la porte 7 par l'intermédiaire d'un circuit OU 6 sur la ligne d'entrée 5 au registre à décalage 1. Par conséquent, le contenu du registre à décalage 20 1 sera interrogé par le circuit OU exlcusif 2 qui engendrera à son tour un bit prédit. La sortie du circuit OU exclusif 2 est la séquence pseudo aléatoire prédite. Comme chaque bit prédit est engendré par le circuit OU exlcusif 2, ■ il est comparé avec le bit suivant dans la séquence des données d'entrée, pour déterminer si la valeur prédite et la valeur réelle concordent. S'il y a concor-25 dance, un signal d'égalité est engendré sur la ligne 17 qui fait avancer le compteur 19 de 1 par l'intermédiaire de la porte 12. Cependant, s'il n'y a pas de concordance, un signal de différence est engendré sur la ligne 18 qui remet le compteur 19 à zéro par l'intermédiaire de la porte 13. Le décodeur 15 est réglé pour le nombre de concordances successives qui sont nécessaires pour éta-30 blir la probabilité désirée que la séquence pseudo aléatoire prédite est en fait la même que la séquence des données d'entrée. Le décodeur 15 reconnaît lorsque la valeur désirée se trouve dans le compteur 19 et engendre une impulsion de synchronisation dans cette condition. L'impulsion de synchronisation enclenche à son tour l'état "synchronisation" de la bascule 9. Lorsque la bas-35 cule 9 est mise à l'état "synchronisation" l'entrée du registre à décalage 11 est commutée pour recevoir non plus la séquence des données d'entrée mais la séquence pseudo aléatoire prédite engendrée par le circuit OU exclusif 2. Une fois que la synchronisation a été obtenue le registre à décalage 1 et le circuit OU exclusif 2 sont connectés au moyen de la porte 8 et du cir-40 cuit OU 6 pour former un circuit qui est identique au générateur de séquence 69 35805 7 2032485 pseudo aléatoire de longueur maximum représenté sur la figure 2. Le contenu du registre à décalage 1 sera contrôlé continuellement jusqu'à ce que le décodeur 3 reconnaisse une des 31 configurations de bits distinctes présentes dans le registre à décalage 1 obtenant ainsi le point de référence désiré dans 5 la séquence pseudo aléatoire de longueur maximum. Il est normal de capter un des 31 bit de la séquence pseudo aléatoire de longueur maximum comme étant un dernier bit et par conséquent» le contenu du egistre à décalage qui est associé à ce dernier bit indiquera la fin de la séquence pseudo aléatoire de longueur maximum. Dans l'exemple considéré ceci correspondra à l'étape 31 et à ce 10 moment le contenu du registre à décalage 2 sera 00001. Le décodeur 3 détectera la présence de la configuration de bit 00001 plus une indication de synchronisation provenant de la bascule 9 et provoque la formation d'une impulsion qui indique que la séquence des données d'entrée est la séquence pseudo aléatoire de longueur maximum particulière et que la fin de cette séquence a été trouvée. 15 Une fois que la synchronisation a été obtenue, il est souvent intéressant de faire une vérification pour voir si la synchronisation a été perdue au cours des périodes de synchronisation successives, par conséquent, on continue à comparer la sortie du circuit OU exclusif avec la séquence des données d'entrée dans le comparateur 16. Dans l'état "synchronisation" lorsque la valeur prédite 20 et la valeur réelle sont les mêmes, une impulsion représentant l'égalité est engendrée sur la ligne 17 et introduite par la porte 10 comme entrée "correcte" au détecteur de perte de synchronisation 14. D'une manière analogue, si la valeur prédite et la valeur réelle de l'impulsion suivante ne sont pas en concordance, un signal de différence sera engendrée sur la ligne 18 et transféré par 25 la porte 11 comme entrée d'erreur au détecteur de perte de synchronisation .14. Le détecteur de perte de synchronisation 14 peut se présenter sous différentes formes. Ce peut être un compteur à comptage dans le sens progressif et comptage dans le sens dégressif qui est avancé dans le sens progressif pour chaque entrée d'erreur et dans le sens dégressif pour chaque entrée correcte. Si le nom-30 bre d'erreurs atteint une valeur déterminée, la perte de synchronisation sera identifiée et une impulsion "pas de synchronisation" sera engendrée. Le décodeur 15 reconnaît la valeur dans le compteur 19 qui représente la probabilité désirée que la séquence des données entrantes est la même que la séquence pseudo aléatoire prédite. Naturellement la synchronisation sera assu-35 rée si on régie le décodeur 15 pour qu'il reconnaisse une valeur de 31 qui signifiera à son tour qu'il y a une concordance totale entre la séquence des données d'entrée et la séquence pseudo aléatoire prédite. Mais pour obtenir une probabilité élevée que la synchronisation a été obtenue, il n'est pas nécessaire qu'il y ait une concordance complète entre chaque bit entrant de la séquert 40 ce des données d'entrée et la séquence pseudo aléatoire prédite. 69 35805 a 2032485 □ans le cas où la séquencs pseudo aléatoire de longueur maximum devient très longue, par exemple si n est égal à B, la séquence de longueur maximum a 255 bits de long, on peut voir que la probabilité que la séquence pseudo a- léatoire de longueur maximum soit la séqeunce recherchée est égale à 1-2 ^n 5 où n est égal au nombre d'étages dans le registre à décalage et x au nombre de concordances successives. Ainsi, si n est égal à 8 et si on fixe aribtrai- rement le nombre de concordances successives nécessaires à 22 pour identiquer -30 l'identification la proba&ilité qu'il y a synchronisation est égale à 1-2 ce qui est égal à 99,99999999% soit approximativement 1 chance sur 1 billion, 10 que" la séquence pseudo aléatoire de longueur maximum n'est pas la séquence pseudo aléatoire de longueur maximum particulière recherchée. Les conséquences de ceci sont très avantageuses puisqu'il est simplement nécessaire d'avoir 30 bits consécutifs dans la séquence pseudo aléatoire de longueur maximum de 255 bits sans erreur afin de déterminer que la séquence pseudo aléatoire de lon-15 gueur maximum particulière est présente. Par conséquent, ce procédé de synchronisation est avantageux lorsqu'il y a du bruit aléatoire et/ou continu. Un autre avantage immédiat est que dans une séquence pseudo aléatoire de longueur maximum de y bits, il y a Cy-n-x+1) chances d'obtenir l'identification pendant la durée de la séquence pseudo aléatoire de longueur maximum. Par conséquent dans 20 l'exemple d'une séquence pseudo aléatoire de longueur maximum de 255 bits avec le critère de 30 bits Cn+x) qui sont exempts d'erreurs, il y a 226 chances d'obtenir l'identification dans une séquence pseudo aléatoire de longueur maximum de 255 bits. On doit aussi noter qu'une fois que l'identification a été réalisée dans les 30 bits, le point de référence sélectionné est déterminé par la 25 séquence pseudo aléatoire prédite et non par la séquence des données d'entrée de sorte qu'on ne risque pas de manquer le point de référence désiré à cause d'erreurs dans la séquence des données d'entrée. Ceci est particulièrement utile dans un système de communication qui utilise un intervalle de temps de synchronisation, un système de communication qui 30 transmet périodiquement l'information de synchronisation pour synchroniser la station de réception avec la station d'émission. Il serait souhaitable dans ces conditions d'établir la synchronisation aussi rapidement que possible indépendamment des erreurs dans les données entrantes. Le procédé décrit ici et le dispositif réalisé en utilisant ce procédé seront très fiables pour réali-35 ser la synchronisation rapidement en utilisant une quantité minimum de données exemptes d'erreur. Bien que l'on ait décrit dans ce qui précède et représenté sur le dessin, les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour 40 autant sortir du cadre de ladite invention. 69 35805 9 2032485 REVENDICATIONS 1.- Dispositif pour réaliser la synchronisation à partir de données d'entrée en identifiant une séquence particulière pseudo aléatoire de longueur maximum comprise dans les données d'entrée et en obtenant un point de référence dans 5 la séquence pseudp aléatoire de longueur maximum déterminée, cette séquence pseudo aléatoire de longueur maximum ayant une longueur z où z = 2n-1, n=0, 1, 2, ... et caractérisé en ce qu'il comprend: - un générateur de séquence pour engendrer une séquence pseudo aléatoire connue en fonction des données d'entrée, 10 - un comparateur pour comparer la séquence pseudo aléatoire connue avec les données d'entrée en série bit par bit, ce comparateur engendrant un signal de sortie égalité lorsque les deux bits comparés sont les mimes et un signal de sortie différence lorsque les deux bits comparés ne sont pas les mêmes, - un premier moyen de détection connecté au comparateur pour détecter 15 l'apparition de y signaux de sortie "égalité" successifs provenant du comparateur ce qui signifie que les données d'entrée constituent une séquence pseudo aléatoire de longueur maximum particulière, ce premier moyen de détection engendrant un signal "synchronisation" à la suite des y signaux de sortie "égali té" successifs provenant du comparateur, 20 - un second moyen de détection connecté au générateur de séquence connue pour détecter une configuration de bits sélectionnée dans la séquence connue une fois que le premier moyen de détection a engendré le signal de synchronisation, ce second moyen de détection engendrant un signal de référence qui détermine le point de référence désiré pour la séquence pseudo aléatoire de lon- 25 gueur maximum particulière. - un troisième moyen de détection connecté au comparateur pour détecter une perte de synchronisation une fois que le premier moyen de détection a engendré le signal de synchronisation, et que le second moyen de détection a engendré le signal de référence et le troisième moyen de détection engendrant 30 un signal "pas de synchronisation" qui indique une perte de synchronisation. - un premier moyen de. commande recevant comme entrées le signal de "synchronisation" provenant du premier moyen de détection et le signal de "pas de synchronisation" provenant du troisième moyen de détection, ce moyen de comman de déterminant la condition "synchronisation/pas de synchronisation" du dispo- 35 sitif. - un second moyen de commande connecté au premier pour connecter les données d'entrée à l'entrée du générateur de séquence connue dans une condition "pas de synchronisation" du premier moyen de commande, ce second moyen de commande connectant la séquence connue du générateur de séquence connue à l'en 69 35805 10 2032485 trée de ce générateur dans la condition "synchronisation" du premier moyen de commande. 2.- Dispositif selon la revendication 1 dans lequel le générateur de séquence connue est caractérisé en ce qu'il comprend: 5 - un registre à décalage de n étages, chacun des n étages ayant une sor tie, l'entrée du registre étant consituée par l'entrée du générateur de séquence connue. - un circuit OU exclusif connecté à des étages sélectionnés du registre à décalage de sorte que la sortie du circuit OU exclusif constituera la séquen-10 ce pseudo aléatoire de longueur maximum particulière à identifier lorsque cette séquence est amenée comme donnée à l'entrée du registre à décalage, la sortie du circuit OU exclusif consituant la sortie du générateur de séquence connue. 3.- Dispositif selon la revendication 1 dans lequel le troisième moyen de détection est caractérisé en ce qu'il ne fonctionne qu'une fois que le second 15 moyen a engendré le signal de sortie de référence. 4.- Procédé pour réaliser la synchronisation à partir de données d'entrée qui comprend une séquence pseudo aléatoire de longueur maximum particulière cette séquence ayant y bits de long, y étant égal à 2n-1 caractérisé en ce qu'il comprend les étapes de: 20 - identifier la séquence de longueur maximum particulière dans les données d'entrée en engendrant une séquence pseudo aléatoire connue à partir des données d'entrée, . en comparant la séquence pseudo aléatoire connue avec les données 25 d'entrée en série bit par bit, . en engendrant un signal d'égalité ou de différence pour chaque comparaison, . en détectant lorsque x signaux d'égalité successifs se produisent, le x étant inférieur à y, 30 . en engendrant un signal de synchronisation lorsque x signaux d'éga lité successifs ont été détectés qui indiquent que la séquence pseudo aléatoire de longueur maximum a été identifiée; - établir un point de référence dans la séquence pseudo aléatoire de longueur maximum particulière en: 35 . en détectant dans la séquence pseudo aléatoire connue une confi guration de bits donnée. . en engendrant un signal de référence lorsque la configuration de 69 35805 11 2032485 bits donnée dans la séquence pseudo aléatoire connue est détectée ce qui indique qu'un point de référence dans cette séquence pseudo aléatoire de longueur maximum a été détecté. 5.- Procédé selon la revendication 4 dans lequel l'étape au cours de laquelle est engendrée une séquence pseudo aléatoire connue est caractérisé en ce qu'il comprend les sous étapes suivantes - emmagasiner des groupes successifs se chevauchant de n bits des données d'entrée, - engendrer un bit prédit pour chaque groupe successif de n bits suivant le mime critère que celui utilisé pour engendrer la séquence pseudo aléatoire de longueur maximum particulière, - sortir successivement les bits prédits pour former la séquence pseudo aléatoire prédite. 6.- Procédé selon la revendication 5 dans lequel l'étape au cours de laquelle est réalisée la comparaison, est caractérisée en ce qu'elle comprend un stade qui consîte: - à comparer le bit n+1 des données d'entrée avec le bit prédit qui est engendré à partir des n bits- précédents dans les données d'entrée. 7.- Procédé de synchronisation selon la revendication 4 caractérisé en ce qu'il comprend le stade où l'on détermine la perte de synchronisation en: comparant la séquence pseudo aléfaoire connue avec les données d'entrée en série bit par bit, engendrant un signal d'égalité ou de différence pour chaque comparaison, comparant les apparitions relatives des signaux d'égalité et de différence avec une valeur prédéterminée pour obtenir une indication de la perte de synchronisation.