Brevet FR2051684A1 — publié le 19710409

La présente invention se rapported'une manière générale, aux appareils à transistor à émetteurs multiples et- concerne, plus particulièrement» un nouveau procédé de construction dBun transistor à émetteurs multiples destiné à être utilisé dans des 5 circuits TTL. Dans les transistors à émetteurs multiples tels Que cens qui sont décrits dans le Brevet des Etats-Unis jJ° 3"283o1705 le collecteur est couplé directement avec la base dJtm transistor commandé, de sorte que lorsqu'aucun des émetteurs du transistor à 10 émetteurs multiples n'est sélectivement porté à un potentiel infé rieur à celui du collecteur, un courant peut passer à travers la jonction base-collecteur-du transistor à émetteurs multiples et parvenir à la base du transistor commandé, de manière à maintenir celui-ci à l'état conducteur. Oe passage de courant est.celui qui 15 produit un phénomène connu dans la technique sous le nom de "H- JL w inverse" du dispositif à transistor à émetteurs multiples» Sn outre, en raison de la nature de la construction du transistor à émetteurs multiples, un parcours de fuite P1P inhérent est également créé entre la base du transistor à émetteurs multiples et le 20 substrat dans lequel il est formé, de manière à shunt e:? effective ment à la masse une grande partie du courant destiné à assurer l'excitation de la base du transistor commandé, avant que ce courant puisse atteindre ce dernier. Cette caractéristique structurelle donne lieu au phénomène connu dans la technique sous le 25 nom de "bêtâ ENP-substrat". Cette caractéristique est généralement considérée comme indésirable et doit être considérablement"' réduite dans ses effets lorsque le transistor à émetteurs multiples est destiné à être utilisé, dans un circuit TÏL ou analogues, appelé à supporter des tensions élevées. JO Jusqu'à présent un dopage à l'or a été utilisé comme moyen de supprimer le passage du courant à travers la région de collecteur (du transistor à émetteurs multiples) et, en disposant la borne du collecteur au voisinage immédiat de la région de base, on peut obtenir une discrimination effective à 14 égard du bêta PîSf 35 Sn plus du dopage à-l'or, une résistance de dépolarisation incorporée au circuit de base du transistor à émetteurs multiples et une diode shuntant cette résistance et la jonction base-collec teur sont normalement utilisées pour contrôler le H^e inverse. Toutefois, étant donné que le dopage à l'or réduit la durée de 40 vie des porteurs injectés présents dans la région du collecteur 70 25277 2 2051684 eê tendent. ainsi à déduire le bêta du dispositif» il est "hautement désirable de créer une structure de transistor à émetteurs, multiples n'exigeant pas l'utilisation d'un dopage à l'or. Goaapte tenu de ce qui précède, -1'invention a, .notamment, 5 pour -objet; âe créer, s. .- - - - . • . r : - ■' .. • ; - vji transistor à émetteurs multiple-3 non dopé à l'or destiné à.-■Strs- utilisé daas des circuits ÏÏTL ou analogues et présentant un faible Mf>e inverse ainsi qu'un faible bâta PHP-substrat ; - "-;a nouveau circuit à transistor à émetteurs, multiples-non dopé '0 à 3.'->:r pouyàafc. être usilisê- plus .affie&eeEent. dsas des dispositif;: destinés à des..applications a liante tension; •• ac';rr«lle strue cura à traasistor à émetteurs multiples non p-i à :„'tr peur applications à àaute tension» utilisant des élé-m/mos ci» circuit iatsgr-é supplémentaires " comme moyens permettant d'éluder les problèmes à$ bêta SEP^substrat et de- inverse qui •3ta'5"'viaoiieat par inhêreac®.à des structures de ce type; - *js, ^caiveau dispositif à transistor -à émetteurs multiples non dojré :1 1 *c-r- ûoâport-5'iy vino résrlstaaee.de ûépolarisation intégrée -ot sappléxasa'eairs à® dérivation de. courant?..pour as--r-;c?er i":as ré&uctios. appréciable du bita-substrat inhérent et, en sème -jempSs «£• contrôle convenable -du Hf inverse.- . Suivant 18 inventions il est prévu un dispositif à transistor à émetteurs. multiples à circuit intégré comportant.--.un-transistor PHP latéral supplémentaire, formé dans la région .de . collecteur et 25 une résistance .de dépolarisat ion-.formée dans la région de base, ces .éléments coopérant entre eux de manière à.supprimer la caractéristique "bêta -PKP-suêâ'ê^a® inhérente et à contrôler le inverse du dispositif. Lsémetteur du transistor, supplémentaire est connecté à la base du transistor à émetteurs multiples, par l'in-30 teraiédiaire d'une -résistance .de dépolarisation- formée, dans tme : projection de la -région de-base du transistor'à émetteurs multiples et la base et .le collecteur du transistor--supplément-aire sont court-circuités et connectés .au- col-lecteur :.du transistor à.. ■ émetteurs multiples,,- Un -important avantage de cette nouvelle ...structure -réside en ce qu'il- n'est pas nécessaire-d'utiliser un dopage;-à l;'or -pour: -contrôler les caractéristiques de H- inverse et de bêta -PMP-subs X @ trat élevées des- structures analogues de la technique ^antérieure 40 étant donné que ces caractéristiques sont. aotaMement réduites : bad original 70 25277 3 12051684 par des éléments de circuit intégré supplémentaires formes en partie intégrante du dispositif à transistor à émetteurs multiples L'invention sera mieux comprise à la lecture de la description détaillée qui suit et a l'examen du dessin joint qui en re-5 présente, à titre d'exemple non limitatif, un mode préféré de réalisation» Sur ce dessin : - la fig.1 est un schéma symbolique d'une structure à transistor à émetteurs multiples suivant l'invention; 10 - la fig.2 est une vue en plan représentant une forme préfé rée d'un transistor à émetteurs multiples construit suivant l'invention; - la fig.3 est une vue en coupe du transistor à émetteurs multiples de la fig.2, suivant la ligne 3-3; et 15 - la fig.4 est une vue en coupe du transistor à émetteurs multiples de la fig.2, suivant la ligne 4—4-, On va tout d'abord examiner la fig.1r sur laquelle est repré senté en 10 un schéma symbolique d'un circuit à transistor à émet teurs multiples suivant l'invention. 0e circuit comprend un tran-20 sistor à émetteurs multiples KEN, 12 comportant une base 14, un collecteur 16 et plusieurs émetteurs 18. On a également prévu une borne 19 qui peut être branchée sur une source de polarisation convenable. La base du transistor à émetteurs multiples 12 est connectée à la borne 19* par l'intermédiaire d'une résistance de 25 dépolarisation 22, formée dans une partie de la base d'une manière qui sera décrite .plus loin. En raison de la nécessité de prévoir un isolement pour la structure du transistor 12, sous la for me d'un anneau isolant d'impureté P+, un élément PKP inhérent 24 est créé non intentionnellement en partie intégrante du transis-30 tor à émetteurs multiples 12. Cet élément 24 a son émetteur 26 en commun avec la base 14 du transistor à émetteurs multiples 12, sa base 28 en commun avec'le collecteur 16 du transistor à émetteurs multiples 12 et son collecteur 30 couplé avec la masse du circuit. Les relations matérielles interdépendantes effectives entre ces 35 éléments du circuit seront expliquées plus loin. En plus du transistor à émetteurs multiples 12 et de la structure PNP inhérente 24, une structure PHP supplémentaire 32 est intentionnellement ineluse dans le circuit ; son émetteur 34 est incorporé au circuit de base du transistor à émetteurs multi-40 pies 12 au point 19 et son collecteur 38 ainsi que sa base 40 70 25277 4 2051684 sont connectés en commun au collecteur 16 du transistor a eme-c-teurs multiples 12. le collecteur 16 du dispositif à transistor à émetteurs multiples 12 est représenté directement connecté à la "base 42 d'un transistor extérieur 44 pour assurer l'excitation de 5 ladite base. En fonctionnement, le transistor extérieur.44 est rendu conducteur par l'application de la tension Y+ à la borne 195 applica tion qui est maintenue tant qu'aucun des émetteurs 18 du transistor à émetteurs multiples 12 n'est porté à un niveau inférieur. 10 En réponse à l'application initiale de la tension V+, le passage d'un courant est provoqué comme suit % résistance 22, base 14 du transistor à émetteurs multiples 12, collecteur 16 de celui-ci, base du transistor commandé 44, ce qui rend ce dernier conducteur Dans ces conditions, l'élément PKP, 24 tend également à devenir 15 conducteur, de manière à établir un parcours de shunt à la masse pour le courant d'entrés du transistor à émetteurs multiples 12. Toutefois, lé transistor 32 devient également conducteur pour éta blir un parcours de shunt évitant la résistance 22 et le transistor à émettexirs multiples 12 et aboutissant à la base 42 du tran«-> 20 sistor 44. En outres la disposition du collecteur 38 du transistor PHP, 32 réduit également le bêta PNP du transistor PHP, 24 en raison de la conformation de champ qui se produit dans la région de base du transistor 24. La faible quantité de courant qui continue à passer à tra-25 vers la résistance 22 produit une chute de tension aux bornes de celle-ci, ce qui dépolarise le transistor parasite 24 en le bloquant, de sorte que le parcours de fuite à la masse offert par ce transistor est pratiquement éliminé. En conséquence, le problème du bêta PHP-masse, si embarrassant dans la technique antérieure, 30 est effectivement résolu. En outre, étant donné que le courant autorisé à traverser la résistance 22 est maintenu très faible grâce au shunt appréciable établi aux bornes de cette résistance par le transistor 32, le problème du H^e inverse de la technique antérieure est également effectivement résolu. 35 En portant l'un quelconque des émetteurs 18 du transistor, à émetteurs multiples 12 à un potentiel inférieur à celui du collec teur 16, on peut rendre conducteur ce transistor et créer.un parcours de courant entre le collecteur 16 et l'émetteur 18 choisi, de manière à dissiper rapidement la charge de la base 42 du tran-40 sistor commandé 44. Bien entendu, ceci provoque un blocage rapide- 70 25277 5 2051684 du transistor 44. Il est à noter au:immédiatement après la sélection de 11 émet teur 18, un parcours de courant esc établi à partir de ¥+s par l'intermédiaire du transistor 32 qui est encore à l*état eonduc-5 teur et, de là, à travers le parcours collecteur-émetteur du tran sistor à émetteurs multiples 12. Ge parcours à faible impédance permet un afflux initial intense de courant qui dissipe rapidement la charge de la base 42 du transistor 44 en assurant une caractéristique de blocage rapide. Il est également à noter que, 10 tandis que le H^e inverse du transistor à émetteurs multiples 12 est contrôlé par les caractéristiques de passage de courant assurées par la combinaison de la résistance 22 et du transistor 32, ces deux éléments coopèrent également pour maintenir l'élément PM P, 24- dans un état dépolarisé-, de sorte que le problème du "bêta™ 15 substrat est également résolu. On va maintenant examiner la fig.2, sur laquelle est représenté un exemple de réalisation du dispositif schématiquement pré senté sur la fig.1. Le matériau de substrat est initialement préparé en utilisant le procédé épitaxial à couche noyée bien connu 20 dans la technique antérieure, dans lequel une couche noyée 50 d'impureté du type n est prévue' dans le substrat 52 du type p (voir également fig.3)• Une région de collecteur pelliculaire 54 du type n est déposée par croissance épitaxiale, puis la région i ^ d'isolement environnante 56 du type p est diffusée dans cette 25 région de collecteur autour de la couche noyée 50» La région de base 58 du type p en forme de trou de serrure et la région 60 du type p en forme d'U sont ensuite diffusées dans la région 54 du typen comme représenté. Les régions 62 du type n+ sont alors à leur tour diffusées dans la région 58 du type p et la même diffu-30 sion est effectuée dans la région oblongue 64 adjacente aux extré mités de la région 60 du type p et à travers une partie de la.région 58 du type p. On peut voir maintenant que la base 14, le collecteur 16 et les émetteurs 18 du transistor- à émetteurs multiples 12 représen-35 té sur la fig.1 sont, -respectivement, constitués par la région 58 du type p, la pellicule n, 50 et les régions 62 du type n; que la base 28, le collecteur 30 et l'émetteur 26 de l'élément PHP parasite 24 sont, respectivement, formés par la région 54- àu type n, la région 58 du type p et l'anneau d*isolement 56 du type p; et 40 que la résistance de dépolarisation 22 est formée par la diffu- 70 25277 6 2051684 •-ion de la région n', 64- à travers la partie supérieure de la région 58 du type p. Cette région n4" réduit effectivement la section droite de la région 58 du type p sousjacente de manière à former une résistance d'étranglement en 66. 5 La résistance 22 résulte du fait que le courant de "base en trant dans la région 59 est contraint de passer à travers la section droite notablement plus étroite 66 de la région de "base légè renient dopée pour atteindre la région 58. Le transistor shunt 52, représenté sur la fig. 1, et gui comporte 11 émetteur 34-, le collec 40 teur 3Q et la base 40 est formé par la partie 59 de la région de "base 38 s la région 60 du type p et la région 55 du type îl, respec tÎTesisïrt* Pour assurer 11 inter-conaexion désirée des divers éléments de transistor, des contacts métalliques 68 et 70 sont disposés comme 15 représenté et sont mis en contact ohmique avec les régions 60 et 64- qusils court-circuiteec,comme représenté partiellement sur la fig.4-3 Des moyens d?interconnexion 72 et 74- sont également prévus pour établir un contact avec la région de base 59 et les régions d'émetteur 62. Les contacts ohmiques entre les régions semi-con-20 ductriees respectives et les interconnexions sont bien entendu formés à des ouvertures pratiquées dans la couche d'oxyde superposée 76» Suivant le mode de réalisation préféré représenté de 11inven tien, on peut réaliser un transistor à émetteurs multiples non 25 dopé à l8or ayant un bêta PEP-substrat contrôlé d'environ 0,01 et un H,, inverse contrôlé d'environ 0,001 à 0,003. Bien que le tran Ç=V sistor à émetteurs multiples suivant l'invention soit représenté comme étant du type EPN, il va de soi qu'une technique analogue pourrait être utilisée pour réaliser un transistor à émetteurs 30 multiples non dopé à l'or du type P1P. Bien entendu, 1'invention n'est nullement limitée au mode de réalisation décrit ; elle est susceptible de nombreuses variantes suivant les applications envisagéess sans qu'on s'écarte pour cela du domaine de 1'invention. 70 25277 7 2051684 REVEIÎSICAÏICirS 1.- Dispositif à transistor à émetteurs multiples à circuit intégré perfectionné, caractérisé par le fait qu'il comprend une région de collecteur d'un premier type de conductibilité formée 5 dans un substrat semi-conducteur, cette région de collecteur étant entourée d'une région d'isolement d'un second type de conductibilité, une région de base dudit second type de conductibili té formée dans ladite région de collecteur, des régions d'emet-teur dudit premier type de conductibilité formées dans une premiè 10 re partie de la région de base, une seconde région dudit second type de conductibilité formée dans la région de collecteur, en relation d'espacement avec une seconde partie de la région de base, une région oblongue fortement dopée du premier type de conduc tibilité formée dans la région de base le long d'une ligne sépa-15 rant ses première et seconde parties et s'étendant jusque dans la région de collecteur de manière à intersecter la seconde région du second type de conductibilité et des interconnexions de base, d'émetteur et de collecteur, ces interconnexions formant des contacts ohmiques avec les régions de base, d'émetteur et de collec-20 teur, respectivement, l'interconnexion de collecteur étant en con tact ohmique avec la région fortement dopée et avec la seconde région du second type de conductibilité. 2.- Un dispositif à transistor à émetteurs multiples à circuit intégré perfectionné suivant la revendication 1, caractérisé 25 par le fait que la région fortement dopée réduit notablement l'ai re de section droite de la région.de base sousjacente, de manière à établir une-résistance d'étranglement entre les première et seconde parties de la région de. base. 3.- Un dispositif à transistor à émetteurs multiples à cir--30 cuit intégré perfectionné suivant la revendication 2, caractérisé par le fait que la seconde région du second type de conductibilité et la région fortement dopée forment un anneau qui entoure la seconde partie de la région de base. 4-,- Un circuit à transistor à émetteurs multiples, caractéri 35 sé par le fait qu'il comprend une première borne, une borne de sortie et plusieurs bornes de commande, un transistor à émetteurs multiples dont la base est couplée, par l'intermédiaire d'une 70 25277 2051684 résistance de dépolarisation, avec la première borne, dont le col lecteur est couplé avec la borne de sortie et dont les émetteurs sont couplés avec les bornes de commande, un second transistor d'un type de conductibilité opposé à celui du transistor à émet-5 teurs multiples et dont l'émetteur est couplé avec la première borne tandis que sa base et son collecteur sont couplés avec la borne de sortis, ce second transistor établissant un parcours de dérivation de courant entre la première borne et la borne de sortie, en évitant ladite résistance et la jonction base-collecteur 10 du transistor à émetteurs multiples » 5o= Un circuit à transistor à émetteurs multiples suivant la revendication. -K caractérisé par le fait que le transistor'à émet teurs multiples, le second transistor et la résistance forment un seul et mêae circuit intégré. 15 ■ 6«= Un circuit à transistor à émetteurs multiples suivant la revendication 5s caractérisé par le fait qu'une région d'isolement du même teype de conductibilité que la base du transistor à émetteurs multiples est formée autour de celui-ci, la résistance précitée et le second transistor, de telle manière que les ré-20 gions de base et de collecteur du transistor à émetteurs multiples et ladite région d'isolement forment un parcours de fuite bipolaire entre la base du transistor à émetteurs multiples et le matériau de substrat dans lequel il est formé. 7°- Dispositif à transistor à émetteurs multiples non dopé à 25 l'ors caractérisé,en ce qu'il comprend une région de collecteur d'un premier type de conductibilité formée dans un matériau de substrat semi-conducteur, ladite région de collecteur étant entou rée d'une région d'isolement d'un second type de conductibilité, une région de base dudit second type de conductibilité disposée à JO l'intérieur de la région de collecteur, au moins une région d'émetteur du premiertype de conductibilité disposée à l'intérieur d'une première partie de la région de base, une seconde région du second type de conductibilité disposée à l'intérieur de la région de collecteur, en relation d'espacement avec une seconde partie 35 de la région de base, une région oblongue fortement dopée du premier type de conductibilité formée dans la région de collecteur et s'étendant transversalement à la région de base le long d'une ligne séparant ses première et seconde parties, cette région oblongue ayant ses extrémités contiguës à des parties de la secon bad original 70 25277 Q S 2051684 de région de manière à coopérer avec elles pour encercler la seconde partie de la région de base» ladite région oblongue étant diffusée dans la région de base sur une distance inférieure à la profondeur de celle-ci, de manière à former une résistance d'é-5 tranglement dans la région de base et des interconnexions métalliques formant , respectivement, des contacts ohmiques avec la région de base, la région d'émetteur et la région de collecteur. 8.- Un dispositif à transistor à émetteurs multiples non dopé à l'or suivant la revendication 7 s caractérisé par le fait que 10 la seconde région du second type de conductibilité présente une configuration en forme générale de 0 et entoure partiellement la seconde partie de la région de base. 9«- Un dispositif à transistor à émetteurs multiples non dopé à l'or suivant la revendication 8, caractérisé par le fait que 15 l'interconnexion du collecteur est en contact o&mique avec la région en forme de C et la région oblongue. 10.- Un dispositif à transistor à émetteurs multiples non dopé à l'or suivant la revendication 9, caractérisé par le fait que l'interconnexion métallique, en contact obmique avec la région de 20 base, établit ce contact dans la seconde partie de celle-ci.