Brevet FR2030113A1 — publié le 19701030

-1- 2030113 La présente invention concerne les équipements de traitement électronique de l'information et, plus précisément, un dispositif permettant de charger et de décharger les informations contenues dans les divers registres de commande et de mémoire d'un or-5 dinateur. l'introduction des circuits intégrés et, notamment des circuits à très forte densité,a imposé une remise en question de tous les principes sur lesquels est basée la conception des circuits d'ordinateur. Jusqu'ici, de tels circuits étaient dessinés autour 10 d'un certain nombre de composants actifs et passifs et l'on se préoccupait relativement peu de la manière dont ces composants étaient interconnectés. Cependant, depuis l'avénement des circuits intégrés, l'incidence du coût du câblable sur le prix de revient du circuit a con-15 sidérablement augmenté par rapport aux techniques classiques. En conséquence, la longueur de câblage nécessaire à l'interconnexion des divers circuits intégrés est devenue d'une importance primordiale . Les techniques classiques de connexion consistent à relier 20 les divers points des micro-plaquettes à circuit intégré portées par une carte de circuits eux broches de connecteurs situées à l'arrière de cette dernière. Des fils électriques reliés à ces brochés permettent de relier les cir cuits intégrés des différentes cartes. Ce câblage peut s'effectuer par différentes techniques, 25 parmi lesquelles on peut citer la connexion par fil roulé effectuée par des machines du type Gardner-Denver. augmenter ' Pour/le nombre de broches de sortie par micro-plaquette, on a jusqu'ici essayé soit de diminuer l'espacement entre les broches des connecteurs, soit de réduire la largeur des lignes de la micro-30 plaquette, en utilisant les techniques d'attaque chimique profonde. Pour simplifier l'interconnexion des éléments principaux constituant le système, on a eu recours à des solutions quelque peu différentes. Certains ont pensé réduire la complexité ou l'encombrement des interconnexions en diminuant le nombre de fils qui 35 relient les différents éléments. L'une de ces techniques consiste à organiser la circulation principale de l'information entre les registreg&e l'unité centrale et du calculateur arithmétique en un 69 45551 -2- 2030113 système type omnibus, sur lesquel les périphériques sont connectés en série. Une telle disposition est décrite dans le brevet des Etats-Unis d'Amérique n° 3.323.110. Bien que cette technique réduise l'encombrement du câblage, 5 le nombre total de broches portées par les cartes de circuits reste essentiellement le même, car chaque interconnexion nécessite autant de broches. De plus,du fait des temps de propagation électrique, il n'est pas toujours possible d'interconnecter certains systèmes de la manière décrite ci-dessus. 10 La présente invention a, par conséquent, pour objet de ré duire le nombre d'interconnexions entre les cartes de circuits, tout en améliorant les caractéristiques fonctionnelles d'un ordinateur ou autre système électronique qui les contient. Selon une caractéristique essentielle de l'invention, un 15 ordinateur comportant des registres de mémoire et de travail est caractérisé par la combinaison d'éléments suivante ; - une série de paires de dispositifs de mémoire associés ; - des circuits permettant de combiner sélectivement les premiers dispositifs de aémsire de chaque paire en des registres 20 de mémoire et de travail de l'ordinateur ; - des circuits validant chaque second dispositif de chaque paire pour enregistrer un signal représentant les informations contenues dans le premier dispositif de mémoire qui lui est associé ; 25 - et des circuits permettant de transférer en série les si gnaux enregistrés à travers lesdits seconds dispositifs. Dans une forme préférée de l'invention, un dispositif de mémoire auxiliaire est associé à chaque dispositif bistable principal, faisant partie d'un registre classique d'un ordinateur. Chaque 30 dispositif auxiliaire est relié logiquement au dispositif bistable principal associé par des circuits permettant sélectivement de transférer les informations contenues dans le dispositif auxiliaire dans le dispositif principal ou vice versa. De plus, les dispositifs de mémoire auxiliaire sont interconnectés en série pour 35 constituer un registre à décalage étendu, permettant une analyse pratique des-informations contenues dans les dispositifs de mémoire principale. Pour ceci, des circuits décalent les informations 69 45551 -3- 2030113 en série dans le registre à décalage étendu, soit dans des emplacements de mémoire réservés pour analyse par le programme, soit dans une batterie de dispositifs de mémoire à indicateurs lumineux montés sur un tableau de contrôle associé pour être analy-5 ses visuellement par un opérateur. Outre le fait qu'il facilite le diagnostic d'un défaut localisé des composants du système se traduisant par des erreurs intermittentes ou récurrentes, le présent système permet de charger ou de décharger le contenu des registres de travail au cours des opé-10 rations d'interruption. Normalement, lorsqu'un système d'ordinateur reçoit une demande d'interruption, il transfère dans sa mémoire les informations en cours de traitement, c'est-à-dire l'état du programme interrompu. Les sous-programmes permettant de transférer en mémoire l'état du programme interrompu et de rétablir les in-15 formations dans les registres de travail après la fin de l'interruption se traduisent par une perte de temps considérable. Ce gaspillage de temps machine est particulièrement important dans les traitements où. un programme interrompt un second programme, de manière répétée pendant de courts intervalles' de temps. 20 D'autres caractéristiques et avantages de l'invention res sortir ont au cours de la description qui va suivre, faite en regard des dessins annexés et donnant à titre explicatif, mais nullement limitatif, plusieurs formes de réalisation de l'invention. Sur ces dessins : 25 la figure 1 est un schéma détaillé d'un élément de base à plusieurs bascules, réalisé selon les principes de la présente invention ; lès figures 2 et 2A sont des représentations schématiques de certains organes d'un ordinateur réalisés au moyen d'éléments à 30 plusieurs bascules du type représenté à la figure 1 ; La figure 3 est une représentation schématique d'un ordinateur basé sur les principes de la présente invention ; la figure 3A est une représentation détaillée d'un élément à plusieurs bascules, utilisable dans l'ordinateur de la figure 3 J 35 la figure 3B est une représentation schématique de varian tes de réalisation de la partie affichage de la figure 3 ; 69 45551 -4- 2030113 la figure 3C est une représentation schématique d'une autre variante de l'affichage de la figure 3. La figure.1 illustre une unité de mémoire 10 à plusieurs bascules utilisable dans le cadré de la présente invention. Comme 5 indiqué ci-dessus, chaque unité de mémoire 10 comporte une bâscu-le principale 12 et une bascule auxiliaire 14. Les bascules 12 et 14 sont de type classique, à fonctionnement déclenché par horloge évitant une éventuelle instabilité. Plus précisément, chaque bascule prend l'état des signaux d'entrée qui lui sont appliqués au 10 moment où apparaît une impulsion de synchronisation. Les bascule 12 et 14 de la forme illustrée sont réalisées en circuit intégré sur une même "micro-plaquette". Cette forme de réalisation est décrite notamment dans un article intitulé "High Level Transistor^ Transistor Logic Flip-Elop" par R. Ligton, 15 K. Taft et T. Longo, publié dans la revue "Nerem Record", novembre 1965, volume 7, page 177* Le circuit de déclenchement associé à l'entrée de la bascule principale 12 comprend des portes ET 16A, 16B, 16C, dont les sorties sont réunies et appliquées à la bascule 12 à travers une por-20 te ET 16D de synchronisation. Les portes ET 16A et 16B reçoivent les signaux de conditionnement qui sont normalement appliqués par les éléments fonctionnels du système aux bascules d'un registre, d'un accumulateur, ou d'un autre assemblage de bascules. Ces portes reçoivent en outre un signal de conditionnement par une ligne 25 appelée ALLER. La porte ET 16C reçoit sur une ligne 17 un signal représentatif de l'état actuel de la bascule auxiliaire 14 et, sur une ligne ALLER,un autre signal de commande émis sélectivement pour indiquer que le contenu de la bascule auxiliaire 14 doit être transféré ou "copié" dans la bascule principale 12. L'absence d'un signal 30 sur la ligne ALLER des portes 16A et 16B inhibe les signaux d'interconnexion appliqués par un étage précédent, analogue à l'unité de mémoire 10 ou de forme plus classique, empêchant la modification de l'état de la bascule principale 12 pendant que le contenu de la bascule auxiliaire 14 est copié. (La figure 3 illustre un exem-35 pie du fonctionnement du circuit de déclenchement de la bascule 12). 69 45551 -5- 2030113 La structure de déclenchement de l'entrée de la bascule auxiliaire 14 comprend, de même, des portes ET 18A, 18B et 18C. La porte ET 18A est conditionnée par la sortie de la bascule 12 appliquée par une ligne 15, ainsi que par un signal sélectif appli-5 qué sur une ligne RETOUR indiquant que le contenu de la bascule principale 12 a été transféré dans la bascule auxiliaire 14. La porte ET 18B est conditionnée par un. signal appliqué sur une li-• gne DECALAGE et par un signal appliqué sur une ligne ENTREE SERIE, représentant les données à décaler. Les lignes de sortie des por-10 tes ET 18A et 18B sont appliquées à la porte de synchronisation 18C. Outre leur recirculation vers les bascules 12 ou 14, les signaux de sortie des lignes 15 et 17 sont utilisés de manière classique. Plus précisément, le signal de la ligne 17 est transféré en entrée de l'unité mémoire suivante 10 dans un registre à décalage 15 formé de bascules auxiliaires 14. Dans le cas de la bascule principale 12, le signal de la ligne 15 sert de représentation classique des informations. Chacune des bascules 14 et 12 est déclenchée indépendamment par.les impulsions classiques de synchronisation appliquées aux 20 lignes PDA1 et PDA2 aboutissant, respectivement, aux portes ET 16D et 18C. Ces impulsions peuvent être fournies par une source d'horloge unique (oscillateur pilote) ou par deux sources distinctes, dont les sorties sont mises en phase convenable pour éviter un fonctionnement instable. On comprendra que, lorsque les impulsions 25 de synchronisation des lignes PDA1 et PDA2 sont exactement en coïncidence, l'application simultanée de signaux aux lignes ALLER et RETOUR provoque un échange des contenus des bascules 12 et 14. La figure 2 permet de mieux comprendre le fonctionnement de l'unité de mémoire de la figure 1 par la description de son appli-30 cation à un calculateur arithmétique. Ce calculateur comprend deux registres d'opérande 20 et 22 à plusieurs bits et un additionneur 24. Pour les besoins de la présente explication, on supposera que le calculateur arithmétique est destiné à opérer sur des octets (caractères à 8 bits). Les deux registres d'opérande 20 et 22 35 peuvent être de conception classique et comportent chacun huit bascules. Les contenus des registres 20 et 22 sont sélectivement transférés dans l'additionneur 24 à huit bits. 69 45551 -6- 2030113 La construction de l'additionneur 24 n'entrant pas dans le cadre de la présente invention, il suffit de savoir qu'il comporte différents niveaux de logiqué ET et OU sélectivement interconnectés pour produire en sortie des combinaisons arithmériques 5 et logiques des signaux d'entrée. Pour plus de détaiJs concernant ce type d'additionneur, on se reportera au brevet des Etats-Unis d'Amérique n° 3.400.259. L'additionneur 24 de la figure 2 est complété par des mémoires d'entrée et de sorties de reports, respectivement 26 et 28, 10 qui peuvent être des bascules classiques. Ces bascules reçoivent les signaux de report de la chaîne de l'additionneur 24 qui, pour plus de simplicité, n'a pas été représenté. La figure 2A représente plus en détail le dispositif de la figure 2. Dans un tel dispositif, les éléments bistables 20, 22, 15 26 et 28 sont remplacés par des mémoires perfectionnées du type représenté à la figure 1. Le fonctionnement du calculateur arithmétique de la figure 2A est tout à fait classique et ne sera donc pas décrit en détail. Les deux octets, représentant les parties des deux opérandes à 20 combiner, sont introduits dans seize (huit par registre) éléments bistables Aq - A^ et Bq - B^ constituant les registres 20 et 22, par l'intermédiaire des portes ET 16A ou 16B. Pour ceci, les portes voulues sont conditionnées par certaines parties des opérandes pendant la présence d'un signal sur la ligne ALLER, ce qui 25 entraîne la mise à un sélective des bascules Aq à A^ et Bq à B^. Les sorties de ces bascules sont renvoyées à l'additionneur 24 qui les combine logiquement ou arithmétiquement, comme indiqué dans le brevet précité. La bascule d'entrée de report (C^) 28 applique en outre un éventuel signal de report à l'additionneur 24. L'addi» 30 tionneur combine ces différents signaux en un signal somme et en un signal de sortie de report, ce dernier conditionnant partiellement la porte ET 16A qui est associée à la bascule 26 (C a^.) • Comme on l'a vu précédemment dans le cas de la figure 1, chaque bascule auxiliaire 14 complète une bascule principale 12 35 des unités 20, 22, 26 et 28. En conséquence, outre les lignes normales d'entrée de signal, une ligne ALLER est appliquée à chacune des portes ET 16A et 16B de toutes les bascules 12. De 69 45551 -7- 2030113 même, outre le signal de la ligne ALLER, la sortie de chaque bascule auxiliaire 14 est renvoyée par la ligne 17 à la porte ET 16C de sa bascule principale associée 12. Dans chaque unité de mémoire 10, la porte ET 16D reçoit la sortie des portes ET 5 16A, 16B et 16C en plus des impulsions de synchronisation présentes sur la ligne PDA1. La structure de déclenchement associée à chaque bascule auxiliaire 14 des unités 20, 22, 26 et 28 comprend les portes ET 18A, 18B et 18C de la figure 1 . En plus d'un signal de retour ap-10 pliqué par la ligne 15 et représentant la sortie de la bascule 12 associée, les portes ET 18A et 18B de chaque unité de la figure 2A reçoivent un certain nombre de signaux de conditionnement par des lignes appelées ENTREE SERIE, DECALAGE et RETOUR. La porte ET 18C reçoit les sorties des portes ET 18A et 18B, en plus des impul-15 sions de synchronisation de la ligne PDA2. Le signal apparaissant sur la ligne ENTREE SERIE est constitué par les informations qui sont transférées d'une bascule à la suivante dans une chaîne de dispositifs bistables constituant le registre à décalage de la présente invention. Ainsi, le signal de 20 la ligne ENTREE SERIE arrivant à la bascule auxiliaire C^ (en bas à droite sur la figure 2A) à un instant quelconque représente un bit qui a été enregistré dans la bascule auxiliaire immédiatement précédente (non représentée) pendant la période d'impulsion précédente. Comme indiqué ci-dessus, la figure 2 ne représente qu'une 25 partie d'un système de traitement, cependant les bascules auxiliaires 14, qui sont associées à d'autres parties du même système, sont également interconnectées par la ligne ENTREE SERIE. Le conditionnement de la porte ET 18B associée à chaque bascule auxiliaire des unités 20, 22, 26 et 28, ainsi qu'à d'autres 30 parties du système de traitement (non représentées) est complété par l'application d'un signal à la ligne DECALAGE. Pendant la présence de ce signal, chaque impulsion de synchronisation de la ligne PDA2 fait avancer le contenu de chaque bascule auxiliaire 14 dans la bascule auxiliaire suivante. Ainsi, dans le cas de la figure 2A, 35 au cours de l'application des impulsions successives à la ligne PDA2, les informations initialement enregistrées dans la bascule auxiliaire C^ avancent dans la bascule auxiliaire Bq, puis dans 69 45551 -8- 2030113 jusqu'à la bascule auxiliaire , la bascule auxiliaire ~2>^J 1® bascule auxiliaire B^, la bascule auxiliaire Aq, et ainsi de suite, jusqu'à la bascule auxiliaire A^ et la bascule auxiliaire (en bas à gauche sur la figure 2k). les mêmes impulsions de synchro-5 nisation provoquent donc le décalage des informations enregistrées dans la bascule auxiliaire Cou^. sur la ligne de sortie appelée SORTIE SERIE. Les informations apparaissant successivement sur cette ligne de sortie sont donc les informations qui étaient précédemment enregistrées dans les bascules auxiliaires suivantes ; ^0 Cout, AAg, A,-, -A-j» -^2' "^0' ®7' ' ^5' "^4' "^3' "^2' B, , B„, C. . 1 ' 0' m De même, de nouvelles informations peuvent être introduites dans le système sous la forme d'une série de signaux successifs 15 appliqués à la ligne ENTREE SERIE et ces informations peuvent être décalées à travers les étages successifs des bascules auxiliaires du registre à décalage par l'application d'un nombre correspondant d'impulsions à la ligne PDA2 reliée aux portes 180. Le transfert d'informations dans le registre à décalage auxiliaire est décrit 20 plus en détail en regard de la figure 3. Comme on l'a vu dans le cas de la figure 1, les informations enregistrées dans les bascules principales 12 des unités 20, 22, 26 et 28 sont transférées dans les bascules auxiliaires associées 14 à l'application d'un signal à la ligne RETOUR en coïncidence avec une impulsion de syn-25 chronisation sur la ligne PDA2. Plus précisément, sur la figure 2A, un signal de déclenchement appliqué à la ligne RETOUR conditionne l'une des entrées de la porte ET 18A de chaque bascule auxiliaire 14, tandis que les. sorties binaires "un" ou "zéro" de la bascule 12 conditionnent l'autre entrée de cette porte par la ligne 15. A 30 l'apparition des impulsions de synchronisation de la ligne PDA2 et d'une sortie de la porte ET 18B, la porte de synchronisation 18C transfère le contenu binaire "un" ou "zéro" de chaque bascule de base 12 dans la bascule auxiliaire associée 14. De même, les contenus des bascules auxiliaires 14 des unités 35 20, 22, 26 et 28 sont copiés dans les bascules principales associées 12 à la réception de l'impulsion de synchronisation de la ligne PDA1 et en présence d'un signal sur la ligne ALLER. Plus précisé 69 45551 -9- 2030113 ment, la présence d'un signal sur la ligne ALLEE constitue une entrée pour la porte 160 associée à chaque bascule de base 12 des unités 20, 22, 26 et 28, alors que la sortie binaire "un" ou "zéro" des bascules auxiliaires associées 14 appliquées aux 5 lignes 17 achève de conditionner les portes ET 16C. L'impulsion de synchronisation de la ligne PDA1 provoque, par l'intermédiaire des portes 16D, l'introduction d'informations identiques au contenu des bascules auxiliaires 14A dans chaque bascule principale 12. 10 L'échange simultané des contenus des bascules principales 12 et auxiliaires 14 peut s'effectuer en appliquant des signaux simultanément aux lignes ALLER et RETOUR, le transfert d'informations s'effectuant à la coïncidence avec les impulsions de synchronisation des lignes PDA1 et PDA2. 15 Bien que la duplication des contenus de toutes les bascules auxiliaires dans les bascules principales soit décrite comme simultanément dans le cas de la figure 2, il peut être souhaitable de pouvoir effectuer un transfert sélectif des contenus de certaines bascules auxiliaires dans les bascules principales associées. 20 Par exemple, il peut être nécessaire (notamment en cas de diagnostic) de modifier le contenu du registre 22 d'opérande B ou d'une partie de celui-ci (par exemple un seul étage). Pour ceci, les entrées des bascules principales constituant le registre 22 sont câblées de manière que leurs portes ET 16C soient reliées à la 25 même ligne ALLER et qu'en outre leurs portes ET 16A et 16B soient reliées à la même ligne ALLER. Les lignes ALLER et ALLER, reliées aux autres parties du même système, peuvent également être combinées sélectivement d'une manière analogue. Pour les mêms raisons, il peut être souhaitable de combiner sélectivement (connecter en 30 commun) la ligne RETOUR de certaines des bascules auxiliaires soit de l'additionneur 24, soit du reste du système. La combinaison mentionnée ci-dessus de certaines des lignes de commande permet un chargement ou déchargement sélectif simple du contenu des divers registres de commande et de mémoire d'un système d'ordinateur ou 35 de certains de ses éléments fonctionnels. Dans certains cas, il peut être souhaitable de combiner les lignes de commande en les groupant par fonction. 69 45551 10- 2030113 la figure 3 est une représentation schématique d'un système d'ordinateur mettant à profit les principes de l'invention. Le système comprend des registres de travail 40A à 40F associés à des registres auxiliaires 39A à 39F. Les registres 39 et 40 sont 5 réalisés à partir d'unités de mémoire 10, du type représenté à la figure 1, dont les bascules principales 12 constituent les registres 40 et dont les bascules auxiliaires 14 constituent les registres 39. Les relations fonctionnelles des registres de travail pendant les manipulations normales de l'information par le système 10 ne seront pas décrites, car elles ne sont pas nécessaires pour la compréhension de la présente invention. Ces relations sont cependant décrites dans le brevet des Etats-Unis d'Amérique n° 3.301.762. Dans le cadre de la présente invention, le terme '^registre de travail" est utilisé dans son sens étendu, c'est-à-dire pour dési-15 gner n'importe quel élément de mémorisation de l'information. La description qui précède d'un registre de travail couvre également les registres utilisés dans les fonctions de commande. De plus, cette définition concerne tous types de dispositifs capables de détecter et de mémoriser une information par des moyens mé-20 caniques, électro-mécaniques, hydrauliques ou similaires. Bien que, dans la forme illustrée à la figure 3, chaque élément de mémorisation principal soit associé à un élément de mémorisation secondaire, il peut être souhaitable de n'adopter cette disposition que pour les registres les plus importants. De plus, cer-25 tains étages seulement de ces registres peuvent être équipés de bascules auxiliaires. Le type de système, le coût de la duplication des circuits et le niveau de complexité du diagnostic des défauts de l'ordinateur sont quelques-uns des paramètres à prendre en considération pour la détermination du nombre de bascules auxi-30 liaires à utiliser. Là encore, le terme "bascule auxiliaire" désigne, d'une manière générale, un élément de mémorisation entrant dans la définition du "registre de travail",, On peut estimer que, dans des ordinateurs de conception classique, environ un millier d'éléments de 35 mémorisation pourraient être équipés d'éléments auxiliaires au sens de la présente invention» Ce chiffre n'est évidemment pas limitatif des possibilités de l'invention. 69 45551 -11- 2030113 Le système de la figure 3 comporte une unité d'affichage 30 des signaux de sortie (en haut -de la figure) permettant d'afficher les informations contenues dans les registres du système. Le tableau d'affichage 30 comporte un registre d'affichage à 5 décalage 31 formé de bascules 50, et un certain nombre d'étages de mémorisation comportant chacun un voyant lumineux 51 et une bascule 52 reliée à l'une des bascules 50 du registre 31 . Le système de la figure 3 comporte également des sélecteurs de signal d'entrée 36 permettant d'introduire de nouvelles informations dans 10 le registre à décalage 31. Sur la figure 3A, on peut voir le détail de la structure de chaque étage d'affichage et sa connexion aux bascules 50 et aux sélecteurs 36 du registre 31. Le registre 31 représenté à la figure 3 comporte le même nombre d'étages de bascules 50 que le registre auxiliaire de la 15 présente invention. Cette disposition permet d'afficher les informations contenues à un instant donné dans les étages de bascule constituant le registre à décalage auxiliaire. On comprendra que le nombre d'étages du registre ',31 peut être sensiblement réduit et, dans certains cas, l'affichage peut être limité à un registre 20 à deux bascules. Ces différentes dispositions sont représentées aux figures 3B et 3C. Au lieu d'être visualisées, les informations contenues dans les divers étages de l'unité d'affichage 30 peuvent être mémorisées pour utilisation ultérieure dans une mémoire 32 qui, comme 25 représenté, comprend un registre d'adresse 34. Le système illustré comprend également un générateur de signaux de commande 38 produisant des signaux de commande pour le transfert sélectif d'informations dans un ou plusieurs' des étages des registres de travail 40. Le générateur 38 fonctionne comme une 30 horloge programmée, en émettant périodiquement les signaux de commande nécessaires (par exemple à des intervalles de 20 millisecondes lorsque le générateur est commandé par un secteur à 50 Hertz). Ces signaux de commande sont appliqués aux différentes lignes des figures 1, 2 et 2A, c'est-à-dire aux lignes DECALAGE, ALLER, ALLER 35 et RETOUR, selon la nature de l'opération de transfert et l'état actuel du système. Le générateur 38 alimente ces lignes de commande, comme on.l'a vu à la figure 1, pour conditionner les portes 69 45551 -12- 2030113 voulues de chacun des registres auxiliaires 39A à 39? et 40A à 40F. De plus, les lignes PDA1 et PDA2 sont reliées aux bascules de la figure 3, comme on l'a vu dans le cas de la figure 1 le générateur de signauxde commande 38 peut être constitué 5 par une horloge classique associée à un compteur et à un réseau de décodage. En variante, le générateur 38 peut être une mémoire permanente modifiable électriquement, contenant initialement à la fois les données et les informations de commande, et qui est commandée au rythme voulu pour produire la séquence désirée de signaux 10 de commande. Un tel générateur de signaux est décrit dans la demande de brevet français n° 182.445 du 31 décembre 1968 déposée par la Demanderesse. • - - Comme on l'a vu jusqu'ici, les informations contenues dans les registres de travail 40A à 40F peuvent être visualisées sur le 15 panneau d'affichage de l'unité 30. Par exemple, le générateur 38 produit un ordre de "retour" qui est appliqué aux portes correspondantes des bascules auxiliaires 14 des registres auxiliaires 39A à 39F. les contenus des bascules (12 des registres 40A à 40F sont "copiés" dans les bascules auxiliaires 14 correspondantes, à l'ap-20 plication d'une impulsion de synchronisation sur la ligne PDA2 qui, comme on l'a vu, est reliée aux portes 18C des bascules 14. Au moment où il provoque le transfert des informations des bascules auxiliaires dans l'unité d'affichage 30, le générateur 38 émet un bit indicateur qui est transféré, par une ligne 62, à 25 un élément mémoire 43. l'élément 43 peut être une bascule classique connectée à la suite du registre auxiliaire 39F. la figure représente la bascule 43 connectée en série à l'extrémité de la chaîne de bascules des registres 39 et sa sortie à un est reliée, par une porte 60, au registre 31. Comme on le verra plus en détail 30 ci-après, l'unité d'affichage 30 détecte la présence d'un bit un dans la bascule 43» comme signalant la fin du transfert d'information vers l'unité 30. le bit indicateur doit donc précéder le transfert d'information des registres 39 au. registre d'affichage 31 . 35 Après le chargement du bit indicateur, le générateur 38 ap plique un signal de commande à la ligne DECA1AGE. Chaque impulsion de synchronisation de la ligne PDA2, coïncidant avec le signal de 69 45551 -13- 2030113 la ligne DECALAGE, fait avancer les informations "copiées" dans les registre de travail à travers les étages successifs des bascules auxiliaires 14 sur la ligne SORTIE-SERIE et dans les étages 50 du registre 31. Le transfert à travers les registres auxiliai-5 res 39A à 39E s'effectue dans le sens des flèches (c'est-à-dire de la gauche vers la droite sur la figure 3). Ce transfert au re- . gistre 31 est rendu possible par l'application d'un signal du générateur 38 à une ligne 64 conditionnant une porte ET 60 en présence d'un signal RAZ sur la ligne de remise à zéro (RAZ sur la 10 figure 3) pour transférer les signaux de la ligne SORTIE-SERIE à la ligne 63 qui est reliée à 1'entrée du registre à décalage 31. On suppose que le registre à décalage 31 a été préalablement vidé de toute information, c'est-à-dire que tous ses étages sont à zéro. Cette remise à zéro est nécessaire avant le transfert pour 15 que le système puisse détecter correctement un bit indicateur "un" précédant les informations antérieurement "copiées" dans le registre auxiliaire de l'invention. En conséquence, le générateur 38 vide le registre 31 en appliquant un signal de remise à zéro à la ligne RAZ, de façon à inhiber la porte ET qui commande la trans-20 mission dans la première bascule 50 des informations apparaissant sur la ligne SORTIE-SERIE,. Dans ces conditions, une impulsion de synchronisation apparaissant sur la ligne PDA2, en coïncidence avec un signal appliqué à la ligne DECALAGE, transfère un zéro binaire dans la première bascule 50. Les impulsions successives de synchro-25 nisation font circuler des "zéro" binaires dans les bascules 50 du registre 31. Après un nombre d'impulsions de synchronisation successives égal au nombre de bascules 50 plus 1, le registre 31 et le dispositif mémoire 41 ne contiennent plus que des zéros. Le rythme d'horloge étant rapide, cette opération de remise à zéro ne dure 30 que quelques centaines de microsecondes. En variante, le registre 31 peut être remis à zéro en connectant la ligne RAZ en entrée des portes ET 46 et 48 qui alimentent le premier étage du registre à décalage auxiliaire formé des bascules 39 » Des zéros sont alors introduits dans le registre à décalage, puis dans le registre 31. 35 Lorsqu'il détecte un bit indicateur, un détecteur 42 consti tué par une porte ET produit un signal de sortie signalant la fin 69 45551 -14- 2030113 de l'opération de chargement. Plus précisément, le dispositif mémoire 41 produit un signal de sortie, lorsqu'il reçoit un bit indicateur "un". La sortie du dispositif 41 et le signal présent sur la ligne DECALAGE conditionnent la porte ET 42 pour produire 5 un signal sur une ligne 35 qui retourne au générateur 38. Ce signal indique que le registre à décalage 31 a été complètement chargé avec les informations lues dans les bascules auxiliaires du système et conditionne le générateur 38 pour qu'il supprime le signal de la ligne DECALAGE. 10 En variante, le système de bit indicateur peut être remplacé par un compteur détectant la fin de l'opération de transfert. Plus précisément, le générateur de signaux 38 peut initialement remettre le compteur à zéro, au lieu de produire un bit indicateur. Ce compteur, lorsqu'il est conditionné par le signal appliqué à la 15 ligne DECALAGE par le générateur 38, compte les impulsions de synchronisation apparaissant sur la ligne PDA2. Lorsque le compteur atteint une valeur n égale au nombre de bascules auxiliaires du registre auxiliaire à décalage, un décodeur connecté à la sortie du compteur applique un signal d'achèvement à la ligne 35. 20 Toujours dans le dispositif de la figure 3, après que les informations à afficher aient été transférées dans le registre 31, le générateur 38 applique un signal à la ligne MEM pour copier ces informations dans les bascules 52 de l'unité d'affichage 30. Pour réduire le prix de revient et l'encombrement de l'unité d'afficha-25 ge 30, seules certaines bascules 50 du registre 31 comportent des bascules mémoire 52 et des indicateurs 51, comme illustré. En conséquence, seules les fonctions les plus importantes sont signalées à l'opérateur. Cette disposition n'est évidemment pas limitative et il peut être avantageux, par exemple au cours de la 30 vérification initiale d'un système d'ordinateur, d'afficher le contenu de tous les étages des registres auxiliaires 39. De nouvelles informations peuvent être introduites dans le système de la figure 3 à partir des sélecteurs d'entrée 36, qui sont associés aux étages individuels du registre 31. Là encore, 35 pour des considérations d'encombrement des tableaux de commande et de prix de revient global, des sélecteurs 36 peuvent n'être associés qu'à certaines bascules 50 remplissant les fonctions les 69 45551 -15- 2030113 plus importantes. L'opérateur commande le transfert des informations affichées sur les électeurs 36 dans les bascules en appuyant sur un interrupteur 37 qui applique un signal de commande à une ligne EUT 5 aboutissant aux bascules 50 du registre 31. Ce transfert s'effectue à la fin du transfert vers l'unité .d'affichage 30 (c'est-à-dire à l'achèvement du signal de la ligne DECALAGE). On suppose que le dispositif mémoire n'a pas été remis à zéro et, par conséquent, contient toujours le bit indicateur. 10 Le générateur 38 applique un autre signal à la ligne DECALAGE qui conditionne les bascules auxiliaires des registres 39 pour répondre aux impulsions de la ligne PDA2 déterminant le transfert des informations à travers les étages successifs vers les bascules 50 du registre 31. Plus précisément, chaque sortie de bit d'informa-15 tion du registre 31 sur la ligne ENTREE-SERIE est décalée dans le premier registre auxiliaire 39A par une porte ET 48 et une porte OU 47. Le générateur 38 valide la porte 48 pour cette opération par l'application d'un signal de commande sur une ligne 80 et inhibe la porte 46 par une autre ligne 82. 20 Le signal de la ligne DECALAGE conditionne partiellement un second détecteur de bit indicateur constitué par une porte ET 44 pendant le décalage de l'information à travers les étages successifs du registre auxiliaire. La porte 44 est totalement conditionnée par une sortie qu'émet le dispositif mémoire 43 au moment où. 25 il reçoit à nouveau le bit indicateur. La sortie du détecteur 44 est renvoyée au générateur 38 pour arrêter l'opération de transfert. Comme on l'a vu précédemment, il est également possible d'utiliser un compteur avec décodeur pour détecter la fin du. transfert d'information de l'unité d'affichage 30 au registre 30 auxiliaire à décalage. Normalement, le générateur 38 émet un signal sur la ligne ALLER pour copier le contenu des registres auxiliaires 39A à 39E dans les registres de travail 40A à 40E. En résumé, la séquence des opérations se déroulant au cours 35 d'un cycle de base de l'appareil décrit est la suivante : le générateur de commande 38 émet tout d'abord un signal de "copie" provoquant la duplication de l'état de toutes les-bascules 12 des 69 45551 -16- 2030113 registres de travail 40 dans les bascules auxiliaires 14 des registres à décalage 39. le générateur 38 charge ensuite le bit indicateur, puis émet un signal sur la ligne DECALAGE pour transférer les informations contenues dans le registre 39 vers le pan-5 neau d'affichage -(c'est-à-dire vers le second registre à décalage 31) où il est enregistré avant d'être affiché (c'est-à-dire;transféré dans les bascules 52 à l'apparition d'un signal sur la ligne MEM) ou pour- être modifié par les sélecteurs 36. Après cette éventuelle modification et après l'apparition d'un nouveau signal sur 10 la ligne DECALAGE, les informations contenues dans le registre 31 sont décalées dans les bascules auxiliaires du registre à décalage 39. Ce décalage "en retour" s'achève lorsque les informations sont convenablement alignées dans les bascules des registres de travail (comme indiqué par la détection d'un bit indicateur ou par un comp-15 teur de décalage). Sauf pour les positions binaires dont le contenu a été modifié par les sélecteurs 36, le registre auxiliaire à décalage contient à nouveau les informations initialement transférées hors des registres de travail. Le générateur 38 produit ensuite un signal de duplication 20 du contenu des bascules auxiliaires 14 dans les bascules 12 des registres de travail. On suppose pour cela que le système de la figure 3 est câblé en vue d'une duplication ou d'un chargement sélectif des bascules principales constituant les registres de travail. La raison de ceci est que seules certaines des bascules prin-25 cipales auront leur contenu modifié, à savoir celles dont les fonctions sont normalement modifiées au cours de la marche du système. (ARRET, OPERATION, INTERRUPTION, etc.). Comme on l'a vu précédemment, le générateur de signaux 38 fonctionne de manière cyclique pour émettre périodiquement les 30 signaux de commande sur les lignes voulues (c'est-à-dire les lignes DECALAGE, ALLER, ALLER, MEM, RETOUR) selon la séquence décrite. Lorsque le générateur 38 est alimenté à partir d'une source à 50 Hertz, son cycle se répète toutes les 20 millisecondes et le contenu des registres de travail est transféré dans 1 Huaité d'af-35 fichage une fois toutes les 20 millisecondes. Au lieu d'introduire de nouvelles informations dans le registre auxiliaire, à partir des sélecteurs 36, on peut charger les 69 45551 -17- 2030113 bascules auxiliaires à partir de la mémoire 32 sous contrôle du générateur de signaux 38. Dans ce cas, la bascule 43. peut être supprimée du circuit dë la figure 3 et la sortie du registre auxiliaire 39F est alors directement ramenée à la ligne SORTIE-5 SERIE. De plus, le générateur 38 émet un signal sur une ligne 54 pour introduire une adresse prédéterminée dans le registre d'adresse mémoire 34. Pendant les cycles consécutifs de la mémoire 32, les contenus des emplacements successivement adressés sont lus dans le registre de travail associé 40F, puis sélective-10 ment copiés (c'est-à-dire dupliqués) dans le registre auxiliaire 39F, de la manière décrite précédemment. Pendant ce temps, la porte ET 60 est inhibée par l'absence d'un signal sur la ligne 64 et le contenu du registre auxiliaire 39F est décalé sur la ligne SORTIE-SERIE sous contrôle du générateur 38 pour être re-15 cyclé vers l'entrée du registre auxiliaire par la porte ET 46. le générateur 38 applique des signaux de commande aux lignes 80 et 82, respectivement pour inhiber la porte ET 48 et valider la porte ET 46. le transfert d'information de la mémoire 32 se termine à la lecture d'un caractère de"ponctuation"(c'est-à-dire d'un caractère 20 spécial) dans le registre 40F. La mémoire 32r en facilitant l'introduction de nouvelles informations dans les bascules auxiliaires du registre 39, permet de charger rapidement de nouvelles instructions d'un sous-programme d'interruption ou de diagnostic dans le registre auxiliaire à 25 décalage. Le générateur 38, en réponse à un signal d'interruption, peut alors émettre des signaux sur les lignes ALLER, ALLER et RETOUR pour échanger les informations entre les registres de travail 40A à 40F et les registres, auxiliaires 39A à 39F. Après cet échange d'informations, les registres de travail contiennent des 30 informations relatives au sous-programme d'interruption, alors que les registres auxiliaires contiennent les informations que contenaient les registres de travail au moment de l'interruption. Lorsque le système est prêt à reprendre le traitement normal du programme interrompu, le générateur 38 émet un.signal sur la ligne 35 at.t.tsr qui renvoie le contenu des registres auxiliaires dans les registres de travail, comme on l'a vu- précédemment» 69 45551 -18- 2030113 le nombre d'étages de l'unité d'affichage 30 peut être considérablement réduit, en conservant cependant la possibilité d'accéder à n'importe quelle bascule (fonction) du système de la figure 3. Dans le premier cas, on conserve l'accès, en affi-5 chant des parties successives des informations contenues dans le registre à décalage auxiliaire pendant le transfert d'informations entre l'unité d'affichage 30 et le registre auxiliaire. Il est également possible d'avoir la même possibilité d'affichage que dans le cas de la figure 3, tout en réduisant le registre à 10 décalage 31. Les figures 3B et 3C illustrent des variantes de réalisation de l'unité d'affichage 30, les mêmes éléments portant les mêmes références que sur la figure 3. La figure 3B'représente une forme d'unité d'affichage 30 utilisable dans le système de la figure 3 et comportant une mémoi-15 re capable d'enregistrer des segments de huit bits du contenu du registre auxiliaire 39 (figure 3). Plus précisément, le registre à décalage 31 comprend huit bascules 50 sur la figure 3B et, à chaque bascule, est associée une b&scule mémoire 52 et un voyant lumineux 51 . Le générateur 38 comprend une logique de comparaison 67 20 et un compteur classique de déçalagss 65 totalisant les impulsions de synchronisation appliquées à la ligne PDA2. La logique de comparaison reçoit la sortie du compteur et produit un signal de commande, lorsque le compteur arrive à une valeur égale à celle que . reçoit la logique de comparaison d'un-groupe de sélecteurs SEL 25 (non représentés) montés sur le tableau. Comme on l'a vu précédemment dans le cas de la figure 3, le générateur 38 produit un signal sur la ligne DECALAGE qui remet le compteur 65 à zéro et le conditionne pour totaliser les impulsions apparaissant sur la ligne PDA2. Pendant qu'elles sont eomp-30 tées par le compteur 65, les impulsions de synchronisation provoquent un décalage du contenu du registre auxiliaire dans le registre 31, comme on l'a vu précédemment. Lorsque la logique de comparaison 67 détecte que le compteur 65 a atteint un. nombre de huit/ présélectionné-■ sur les sélecteurs SEL, elle émet un signal sur la 35 ligne MEM pour copier le contenu du registre à décalage 31 à huit bits dans les étages d'indication 52 pour affichage sur les voyants 51. Ainsi, lorsque l'opérateur désir© visualiser ou modifier une 69 45551 -19- 2030113 information contenue dans une partie donnée ou dans une seule bascule du registre auxiliaire, il affiche sur les sélecteurs SEL une valeur correspondant à la position d'un groupe particulier, position qu'il peut obtenir dans une table. Automatique-5 ment, lorsque le compteur 65 atteint la valeur affichée, la logique de comparaison 67 émet un signal sur la ligne MEM et le contenu du registre 31 est copié dans les bascules 32. La position ou le groupe désiré est alors visualisé devant l'opérateur. A ce moment, le contenu de la partie affichée peut être "mo-10 difié au moyen des sélecteurs 36, la modification étant sélectivement introduite par les interrupteurs 37. La partie modifiée est sortie du registre à décalage de la figure 3B et renvoyée dans les bascules du registre auxiliaire, comme on l'a vu dans le cas de la figure 3. Lorsque l'on ne désire pas d'introduction manuelle sé-15 lective d'informations, les interrupteurs 37 peuvent être supprimés. Bien que l'opération ci-dessus ait été décrite dans le cas d'un fonctionnement dynamique, £1 va de soi qu'elle peut s'effectuer sous contrôle de l'opérateur qui agit sur un interrupteur de 20 commande de la progression du compteur 65. Si on le désire, la-capacité du registre à décalage 31 peut être réduite à deux bascules 50A, 50B, comme illustré à la figure 30. Sur cette figure, on suppose que le système de la figure 3 comporte au total 256 bascules dans ses registres de travail 40A 25 à 40F et que le compteur de décalage 65 du générateur 38 comporte huit étages (par exemple un compteur à huit bits). La logique de décodage 68 remplace la logique de comparaison 67 du générateur 38 de la figure 3B. La logique 68 est de type classique et comprend des portes permettant de décoder les 256 comptages possibles 30 du compteur 65 pour fournir sur les lignes de sortie des signaux correspondants. Chacune des 256 bascules 52 à l'une de ses portes d'entrée une ligne de décodage correspondant à l'une des 256 valeurs décodées du comptage. Chacune de ces lignes de décodage est individuellement reliée à une porte ET 71 dont la seconde entrée 35 provient d'un interrupteur 37. Pendant le fonctionnement du système, le compteur 66 de la figure 3C progresse d'une unité à chaque impulsion de synchroni- 69 45551 -20- 20301.1 3 sation appliquée à la ligne PDA2 (c'est-à-dire à chaque décalage), tandis que le décodeur 68 fournit un signal sur la ligne de sortie qui est associée à la valeur particulière du comptage. Ce signal provoque le chargement du contenu d'une première bascule 5 50A du registre 31 dans la bascule mémoire 52, qui est désignée par le compteur 66 et l'affichage sur le voyant associé 51. Lorsque l'opérateur désire modifier le contenu d'une ou plusieurs positions du registre à décalage auxiliaire de l'invention, il positionne de manière convenable les sélecteurs 36 et appuie sur les 10 boutons d'introduction 37 pour provoquer l'introduction successive des états des sélecteurs 36 dans une seconde bascule 50B du registre 31, à' 3a plaœdu contenu normal qui est transféré dans la bascule 50A. Ceci s'effectue au moyen de deux portes ET 70 et 72 reliant les bascules 50A et 50B du registre à deux étages 31. 15 Plus précisément, l'actionnement du bouton d'introduction 37 provoque l'application drun signal de validation à la porte ET 70, alors que la porte ET 72 ne reçoit pas de signal de validation, du fait de la présence d'un inverseur 74 mis en série avec l'interrupteur par la ou l«s valeur^ particulières qui sont associées 20 aux sélecteurs 36. Chaque ensemble de signaux appliqué aux portes 70 et 72 substitue le sélecteur d'information aux données qui sont décalées à travers le registre 31. L'absence de signal de validation à la porte ET 72 inhibe le transfert du contenu de la bascule 50A dans la bascule 50B. Simultanément, le signal appliqué à la 30 porte ET 70 provoque l'introduction des données affichées sur le sélecteur 36. dans la bascule 50B. Comme on l'a vu précédemment, le bouton d'introduction 37 peut être supprimé, si l'on ne désire pas effectuer d'introduction sélective des données. En l'absence de l'interrupteur 37 sur la figure 3C, la porte ET 71 est complète-30 ment conditionnée par la ligne de sortie de la logique de décodage qui lui est appliquée. Outre la possibilité d'un affichage du type décrit ci-dessus, le système de la figure 3 permet également de transférer le contenu des registres de travail 40 dans la mémoire 32. A un instant 35 ultérieur, la même information peut être renvoyée dans les registres de travail au moyen du registre auxiliaire étendu 39. Dans ce cas, la partie du système initialement appelée registre de tra 69 45551 -21- 2030113 vail 40F, constitue sur la figure 3 un registre local de mémoire servant à l'entrée et à la sortie des informations à transférer de ou vers la mémoire 32. le registre d'adresse 34 reçoit les signaux d'adresse sur une ligne 54 pour l'adressage de la mémoire 32. 5 Comme expliqué dans le fonctionnement de l'unité de mémoire 10 de la figure 1, les informations peuvent être transférées dans la mémoire 32 par le registre local 401" sous contrôle du générateur 38. Plus précisément, les groupes successifs de chiffres assemblés dans le registre 393? sont transférés dans le registre local 40F par 10 des opérations successives puis sont écrits dans l'emplacement de mémoire désigné par le registre d'adresse 34. Pour cette opération, les informations contenues dans les registres auxiliaires 39A et 39E sont mises en circulation vers le registre 39F en une boucle fermée comprenant le registre 39F et la porte ET 46, la porte ET 60 étant 15 inhibibée par l'absence du signal de validation sur la ligne 64 reliée au générateur 38.- lorsque le nombre voulu de transfert a été exécuté, le générateur 38 arrête l'opération, le transfert effectif du registre 39F au registre 40F s'effectue en réponse à un signal appliqué sélectivement à la lign^ AHER qui est reliée au registre 20 40F. Bièn que l'explication qui précède ait considéré que le registre local 40F était associé à une mémoire classique 32, il va de soi que ce registre peut en fait assurer la communication avec n'importe quelle autre unité périphérique, telle qu'un dérouleur de bande 25 magnétique, un lecteur de bande perforée, des mémoires à tambour, des mémoires à disque Pour la suite de la description de l'unité, d'affichage 30, y compris du registre à décalage 31 etf des bascules mémoire 52, des voyants associés 51, des sélecteurs d'entrée 36 et des boutons 30 d'introduction 37, on se reportera à la figure 3A. Cette figure représente l'un des étages d'affichage comportant une bascule 50 qui reçoit les signaux d'entrée d'une porte ET 49, ainsi qu'une bascule 52 qui reçoit les signaux d'entrée des porte ET 53A et 53B par l1intermédiaire d'une porte 53C» Comme illustré, l'ensemble est 35 complété par un sélecteur d'entrée 36 et par un voyant d'affichage 51 complété par une amplificateur de courant classique 54. le fonctionnement du circuit de la figure 3A est sous certains 69 45551 -22- 2030113 aspects semblable à celui du circuit de la figure 1 avec cependant des différences concernant l'affichage des informations sur le voyant 51 et l'introduction de nouvelles informations par le sélecteur d'entrée 36. L'apparition d'un signal sur la ligne MEM provoque 5 la duplication dans la bascule 52 des informations-contenues dans la bascule 50. Sur la figure 3, la ligne MEM était remplacée par une ligne de sortie du décodeur 68. Le contenu de la bascule 52 de la figure 3A conditionne le circuit amplificateur 54 pour alimenter le voyant associé 51. En 10 l'absence d'un signal de validation appliqué à la ligne EUT, c'est-à-dire lorsque le signal ENT est présent, la bascule 50 reçoit sur la ligne ENTREE-SERIE les informations contenues dans l'étage précédent du registre à décalage. Le transfert s'effectue au moyen de la porte ET 53B à l'application d'une impulsion à la ligne PDA2 qui 15 est reliée à la porte ET 53C, simultanément avec l'application d'un signal à l'entrée DECALAGE de la porte 53B. Les nouvelles instructions sont introduites par le sélecteur 36 à travers la porte ET 53A. Plus précisément, alors que les anciennes informations sont normalement appliquées à la bascule 50 \ 20 par la joorte ET 53B, les nouvelles informations sont enregistrées dans la bascule 50 à l'application d'un signal sur la ligne EUT qui provient en principe d'un interrupteur 37 représenté sur les figures 3, 3B et 3C. Le signal présent sur la ligne ENT conditionne la porte ET 53A pour introduire les informations affichées sur le 25 sélecteur 36, tout en inhibant simultanément là porte ET 53B. De la description détaillée de l'organisation logique d'une forme préférée de l'invention, il ressort clairement que le dispositif réalisé est susceptible d'être sélectivement conditionné pour transférer,en vue d'un affichage immédiat ou une analyse ultérieure 30 les informations contenues dans les éléments de mémoire que comprend l'ordinateur. Le circuit de l'invention peimet de charger certaines informations dans l'ordinateur au moyen de sélecteurs manuels ou d'autres dispositifs appropriés, facilitant, par exemple, la localisa-35 tion de défauts intermittents ou d'autres pannes. Pour ceci, on introduit une combinaison particulière de bits dans le système et on déclenche un cycle de mémoire, puis on extrait le contenu des 69 45551 -23- 2030113 registres de travail et/le compare à la représentation "binaire correcte obtenue à partir d'un ordinateur non défectueux ou d'une autre source d'information . Ce système permet de localiser les défauts dans certaines zones particulières du système et de détecter les 5 cartes de circuit individuel sur lesquelles sont montés les composants défectueux. Le cycle de mémoire ou période d'impulsion ne doit pas être considéré comme limitatif de la périodicité de fonctionnement du dispositif selon l'invention. Il peut être souhaitable d'obtenir 10 des informations sur une base cyclique définie. Ainsi, les informations peuvent être lues automatiquement à des intervalles courts et transférées dans des mémoires pour analyse ultérieure. Outre la fonction de diagnostic décrite ci-dessus, on a vu que le dispositif de l'invention permettait de faciliter les opéra-15 tions d'interruption. Pour ceci les informations mémorisées dans les registres actifs de l'ordinateur peuvent être automatiquement transférées en mémoire ou conservées dans le registre auxiliaire du dispositif et rétablies à la fin du traitement du sous-programme d'interruption. 20 La structure des éléments de mémoire principaux de la forme préférée de l'invention est telle que les opérations de chargement et de déchargement au cours d'un processus d'interruption peuvent s'effectuer simultanément, c'est-à-dire en une seule période d'impulsion . 25 II va de soi que l'invention n'a été décrite et représentée qu'à titre explicatif, mais nullement limitatif, et qu'elle est susceptible de recevoir diverses variantes sans sortir de son cadre. 69 45551 24 Légende des dessins 2030113 Figures Repères 1 A Aller R Retour E-SER ' Entrée Série D Décalage 2 S Somme 2k S-SER Sortie Série S-SOM Sortie Somme E-SER Entrée Série D Décalage R Retour A Aller 3à . E-SER Entrée. Série D Décalage 3B E-SER Entrée Série 69 45551 -25- 203.0113 EBYBMDICATI0N3 1. Ordinateur comportant des registres de mémoire et de travail, caractérisé en ce qu'il comprend une série de paires de premiers et seconds dispositifs de mémoire' associés, des 5 circuits permettant de combiner sélectivement les premiers dispositifs de mémoires pour constituer lesdits registres de mémoire et de travail de l'ordinateur -, des circuits destinés à valider chaque second dispositif de mémoire pour enregistrer un signal représentant l'information qui est contenue dans 10 le premier dispositif de mémoire auquel il est associé et enfin des circuits permettant de transférer en série lesdits signaux enregistrés dans les seconds dispositifs de mémoire. 2. Ordinateur dans lequel les informations sont enregistrées et traitées dans une série de registres classiques 15 de travail et de mémoire, chacun desdits registres étant constitué par plusieurs éléments de mémoire, ledit ordinateur étant caractérisé en ce qu'il comprend en outre une série de dispositifg&e mémoire bistables en nombre . égal . à. au moins un certain nombre des éléments constituant lesdits 20 registres, un premier circuit destiné à interconnecter en série lesdits dispositifs de mémoire, un second circuit destiné à interconnecter chaque dispositif de mémoire avec l'un desdits éléments de mémoire faisant partie desdits registres, et un circuit de commande assurant un transfert sélectif des infor-25 mations enregistrées dans les éléments de mémoire choisis A. des registres dans les dispositifs bistables associés et pour transférer en série les informations à travers lesdits dispositifs de mémoire. 30 3. Ordinateur caractérisé en ce qu'il comprend en com binaison une série de registres de conception classique, constitués chacun par plusieurs éléments de mémoire , une série de dispositifs de mémoire bistables en nombre inférieur au nombre d'éléments de mémoire constituant lesdits registres , 35 un premier circuit d'interconnexion des dispositifs de mémoire en un registre à décalage , un second circuit interconnectant chaque dispositif de mémoire à un élément de registre auquel il est associé et vin circuit commandant le transfert des in- 69 45551 ,26- 2030113 formations enregitrées dans les éléments de registre vers, les éléments de mémoire associés pour être transférées en série à travers ledit registre à décalage vers un organe auxiliaire d'affichage ou d'analyse. ■ -5 4. Ordinateur dans lequel l'information est traitée et mémorisée dans une série de registres de mémoire et de travail, de conception classique, chaque registre étant constitué par plusieurs éléments de mémoire, ledit ordinateur étant caractérisé en ce qu'il comprend en outre un groupe de dispositifs 10 de mémoire bistables, un premier circuit logique de transfert conditionnel reliant chaque dispositif de mémoire à un élément de registre différent, un second circuit logique.de transfert conditionnel reliant en série chaque dispositif bistable pour constituer un groupe d'un ou plusieurs registres à décalage 15 auxiliaires, une série de ligjies de commande reliées auç^reaier et second circuits logiques, un dispositif appliquant des signaux d'horloge auxdits éléments de registre et auxdits dispositifs de mémoire et un générateur de signaùxde commande émettant cycliquement selon une séquence prédéterminée des signaux de 20 commande sur lesdites lignes de commande, les signaux émis par ledit générateur sur certaines des lignes de commande conditionnant le premier circuit logique de transfert pour ' copier dans chaque dispositif de mémoire les. informations contenues dans l'élément-de registre auquel il est associé, 25 et conditionnant le second circuit logique de transfert pour décaler en série, à chaque signal d'horloge successif, : les informations à travers au moins une partie dudit groupe de registres à décalage auxiliaires. 5. Ordinateur selon la revendication 4, caractérisé 30 en ce que le nombre de dispositifs de mémoire bistables interconnectés en un registre à décalage est inférieur au nombre d'éléments" de mémoire constituant les..étape s. desdits registres de mémoire et de travail. . ,; 6. Ordinateur comportant des registres de mémoire et 35 de travail, caractérisé en ce qu'il comprend en outre en combinaison une série de paires de premierg&t secondg&ispositifs de mémoires associés, un premier circuit combinant sélectivement lesdits premiers dispositifs d® mémoire pour constituer au 69 45551 -27- 2030113 moins certains desdits registres de l'ordinateur, un second circuit destiné à -valider les seconds dispositifs de mémoire pour enregistrer un signal représentant l'information contenue dans le premier dispositif de mémoire auquel il est associé, 5 un circuit auxiliaire destiné à afficher ou à mémoriser les signaux d'informations qui lui sont transmis et enfin un dispositif de commande rythmant le décalage en série des signaux d'information enregistrés dans lesdits seconds dispositifs à travers les autres seconds dispositifs vers 10 ledit circuit auxiliaire. 7. Ordinateur dans lequel les informations sont enregistrées dans une série de registres de conception classique, comportant chacun plusieurs éléments de mémoire, ledit ordinateur étant caractérisé en ce qu1il comprend en outre une série 15 de dispositifs de mémoire "bistables associés chacun à un élément de mémoire différent desdits registres, un premier circuit de transfert conditionnel reliant chaque dispositif de mémoire à l'élément de registres auquel il est associé, un second circuit de transfert conditionnel reliant en série 20 chaque dispositif bistable pour constituer un registre à décalage auxiliaire, un organe d'affichage connecté en série avec ledit registre à décalage et un générateur de signaux de commande émettant cycliquement des signaux de conditionnement du premier circuit logique de transfert pour copier les informations 25 contenues dans lesdits éléments de registre dans les dispositifs bistables qui leur sont associés et pour conditionner le second circuit logique de transfert, de façon à décaler en série lesdites informations copiées à travers les dispositifs bistables dudit registre à décalage jusqu'audit organe d'affichage. 30 8. Ordinateur selon la revendication 7, caractérisé en ce que l1 organe d'affichage comprend une série d'éléments de mémoire formant un registre à décalage d'affichage, une série de mémoire d'indicateur, des circuits logiques de transfert conditionnel reliant les éléments de mémoire du registre 35 d'affichage individuellement à chacune des mémoires d'indicateur, un premier circuit détecteur relié à la sortie du registre à décalage auxiliaire et à l'entrée du registre d'affichage, et 69 45551 -28- 2030113 un second circuit détecteur relié à l'entrée du registre à décalage auxiliaire et à la sortie du registre d'affichage, le générateur de signauxde commande étant destiné à émettre un signal avant le transfert en série des informations à travers 5 le registre à décalage auxiliaire pour charger dans le premier circuit détecteur un bit indicateur et pour conditionner-le second circuit indicateur de façon qu'il détecte l'arrivée dudit bit indicateur. 9. Ordinateur selon la revendication 7, caractérisé 10 en ce que ledit organe d'affichage comprend une série d'éléments de mémoire formant un registre à décalage d'affichage connecté en série avec le registre de décalage auxiliaire, une série de mémoires d'indicateur, un circuit logique de transfert conditionnel reliant lesdits éléments de mémoire du registre 15 d'affichage individuellement à chacune desdites mémoires d'ordinateur, le générateur de signaux de commande comportant un dispositif de détection de la fin du transfert en série vers 1.'organe d'affichage des informations copiées, et pour conditionner simultanément le circuit logique de transfert pour 20 copier le contenu du registre d'affichage dans lesdites mémoires -d'indicateur et l'afficher "sur ledit organe d'affichage. 10. Ordinateur selon la revendication 9, caractérisé en ce que les éléments de mémoire du registre à décalage d'affichage sont en nombre correspondant au nombre de dispositifs 25 bistables constituant le registre à décalage auxiliaire. 11. Ordinateur selon la revendication 9, caractérisé en ce que le nombre d'éléments de mémoire du registre à décalage d'affichage est inférieur au nombre de dispositifs bistables constituant le registre à décalage auxiliaire. 30 12. Ordinateur selon la revendication 8, caractérisé en ce que l'organe d'affichage comprend en outre des sélecteurs manuels reliés à certains des éléments de mémoire du registre d'affichage, lesdits sélecteurs manuels pouvant être positionnés de façon à définir de nouvelles informations et a les charger 35 sélectivement dans les éléments de mémoire du registre d'affichage. 13. Ordinateur selon la revendication 12, caractérisé en ce que les sélecteurs manuels sont connectés indépendamment 69 45551 -29- 2030113 à chacun des éléments de mémoire du registre d'affichage. 14c Ordinateur selon la revendication 9, caractérisé en ce que le registre d'affichage, est constitué par deux éléments de mémoire connectés en série. 5 15. Ordinateur selon la revendication 9, caractérisé en ce que l'organe d'affichage comprend en outre des sélecteurs manuels connectés individuellement aux éléments de mémoire du registre d'affichage, lesdits sélecteurs pouvant être positionnés manuellement pour définir de nouvelles informations à charger 10, sélectivement dans les éléments.de mémoire du registre d'affichage . 16. Ordinateur dans lequel les informations sont enregistrées dans une série de registres de mémoire et de travail de conception classique, formés chacun de plusieurs 15 éléments de mémoire, ledit ordinateur étant caractérisé en ce qu'il comprend en outre un groupe de dispositifs de mémoire bistables,dont chacun est associé à un élément de mémoire différent desdits registres, un premier circuit logique à transfert i conditionnel reliant chaque dispositif bistable à l'élément de 20 mémoire auquel il est associé, un second circuit logique de transfert conditionnel interconnectant en série lesdits dispositifs bistables en un registre à décalage auxiliaire, une série de lignes de commande connectées chacune aœpfoêmegfroints à l'intérieur desdits premiers et seconds circuits logiques, 25 un circuit d'application de signaux d'horloge auxdits éléments de mémoire et au dispositif bistable, et enfin un générateur de signaux . de commande émetta.nt cycliquement une séquence prédéterminée de signaux sur lesdites lignes de commande, de façon qu'un premier signal appliqué à une première desdites lignes 30 conditionne le premier circuit logique pour copier dans chaque dispositif de mémoire les informations contenues dans l'élément de registre auquel il est associé, et qu'un second signal appliqué à une seconde desdites lignes conditionne ledit second circuit logique pour transférer en série à l'apparition des impulsions 35 d'horloge successives lesdites informations à travers le registre à décalage auxiliaire, le générateur de signaux de commande appliquant pendant la dernière partie de son cycle de fonctionnement un troisième signal à une troisième ligne de commande 69 45551 -30- 2030113 façon à conditionner le pseinier- circuit logique pour- copier ou rétablir le contenu des dispositifs bistables dans les éléments de mémoire des registres. " 17. Ordinateur selon la revendication 16, caractérisé en 5 ce qu'il comprend en outre un circuit connectant sélectivement la troisième ligne de commande auxpremiers circuits logiques de transfert conditionnel de différents éléments de mémoire desdits registres de travail de façon qu'à l'application du troisième signal à la troisième ligne de commande, lesdits premiers circuits 10 logiques soient' conditionnés pour charger sélectivement- lesdits éléments de mémoire des registres de travail avec le contenu des dispositifs bistables correspondants du registre auxiliaire. 18. Ordinateur caractérisé en ce qu'il comprend en combinaison une série de paires. de dispositifs de mémoire, un premier 15 circuit de combinaison sélective des premiers dispositifs de mémoire de chaque paire pour constituer les divers registres de mémoire et de travail de l'ordinateur, un second circuit permettant de vali der les seconds dispositifs de mémoire de chacune desdites paires pour enregistrer un signal représentatif des informations contenues 20 dans les premiers dispositifs de mémoire auxquels ils sont associés un dispositif de commande du transfert en série des informations enregistrées dans chacun desdits seconds dispositifs à travers les autres seconds dispositifs et une mémoire connectée à l'un d®s re«= gistres de travail du système qui est disposé de manière à valider 25 des groupes de signaux d'informations enregistrés à copier dans le registre et à transférer dans des emplacements successifs dgiadite mémoire pendant le transfert desdits signaux d'informations à travers la série que constituent les autres seconds dispositifs de mémoire. 30 19.Ordinateur comprenant des registres formés de plusieurs éléments de mémoire, ledit ordinateur étant caractérisé en ce qu'il comprend en outre une série de dispositifs bistables associés chaos, à au moins l'un desdits éléments de mémoire, un premier ensemble de circuits logiques de transfert conditionnel reliant lesdits dispos! 35 tifs bistables aux éléments de mémoire qui leur sont associés, un second circuit logique de transfert conditionnel interconnectant er, série lesdits dispositifs bistables pour constituer un registre 69 45551 -31- 2030113 à décalage auxiliaire, une mémcire^cuffiportan't plusieurs emplacements adressables, un organe d'adressage relié à ladite mémoire pour désigner au cours d'un cycle de fonctionnement l'un quelconque desdits emplacements de mémoire, un circuit connectant la 5 sortie de ladite mémoire à un premier registre du système et un générateur de signaux de commande émettant en une séquence prédéterminée des premiers signaux de commande conditionnant l'organe d'adressage pour désigner les emplacements successifs de la mémoire, des seconds signaux de commande transférant sélectivement le contenu 10 lu dans le premier registre dans lesdits dispositifs bistables, des troisièmes signaux de commande conditionnant le second circuit logique pour transférer en série les informations contenues dans la mémoire dans lesdits dispositifs bistables. 20. Ordinateur selon la revendication 19, caractérisé en 15 ce que le générateur de signaux de commande produit en outre des signaux de conditionnement des premiers groupes de circuits logiques de transfert conditionnel pour échanger les contenus desdits éléments bistables et des éléments de mémoire -associés. 21. Ordinateur selon ^a revendication 20, caractérisé en 20 ce que le générateur de signaux de commande produit un autre signal conditionnant l'un des premiers groupes de circuits logiques de transfert conditionnel.pour rétablir ou copier les informations antérieurement mémorisées dans les dispositifs bistables dans les ■éléments de mémoire qui leur sont associés.