Brevet FR2025569A1 — publié le 19700911

s I 2025569 La présente invention concerne les procédés de réalisation de circuits en couches minces et plus particulièrement les procédés de réalisation de circuits en couches minces à partir de supports recouverts de couches superposées de matières à partir desquelles 5 on doit réaliser les résistances, condensateurs, conducteurs et autres composants desdits circuits. Un circuit type ,en couches minces comprend plusieurs composants en couches minces interconnectés, tels que des résistances et des capacités, réalisés à partir de pellicules superposées de ma-10 tières conductrices,résistantes et/ou isolantes placées sur un support unique. On a observé qu'un tel circuit peut être réalisé de manière optimale en déposant successivement les diverses couches sous forme de pellicules de mêmes dimensions et en attaquant (chimiquement) ensuite sélectivement et successivement lesdites cou-15 ches de manière à obtenir les configurations désirées. Ce procédé non seulement supprime l'obligation de la pose d'uqéaaque pendant le dépôt mais aussi, si les dépôts sont effectués dans une machine unique de traitement sous vide, supprime les risques de contamination entre les dépôts et réduit les durées et les coûts de fabri-20 cation. Par exemple, pour obtenir un circuit en couches minces du type comportant plusieurs conducteurs interconnectés, on dépose tout d*abord une pellicule.de matière résistante sur la surface du support et on dépose ensuite une couche de matière conductrice sur 25 la couche résistante. On a alors le choix entre deux techniques couramment utilisées pour procéder successivement et sélectivement à l'attaque desdites couches pour obtenir le circuit désiré. Dans le premier procédé, la couche conductrice est masquée avec une matière résistant à l'attaque (réserve), ayant la forme 30 des conducteurs et des plots terminaux, la matière conductrice est ensuite enlevée par attaque en tous les endroits non protégés par une réserve, de manière à former les conducteurs et les plots terminaux. Ceci met à nu la matière pour résistance aux endroits où les résistances doivent être réalisées. Après enlèvement du premier 35 masque, un second masque servant de réserve et ayant la configuration de l'ensemble du circuit est formé sur le support. Les parties du second masque correspondant aux conducteurs et aux plots termi- fc, est*.- 69 42257 2 2025569 naux sont alignées,aussi exactement que possible, avec les conclue- . teurs ^et plots terminaux formés au cours de la première opération pour protéger ces éléments alors que la matière pour résistances est attaquée pour former les résistances du circuit en couches minceso 5 L'un des inconvénients de ce procédé est l'obligation d'un repérage précis des deux masques l'un par rapport à l'autre. Gomme indiqué, les conducteurs et les plots terminaux sont protégés pendant la seconde opération d'attaque par repérage du second masque avec les conducteurs et les plots terminaux formés anté-10 rieurement. Par conséquent, quand les conducteurs sont très étroits (par exemple 0,005 à 0,010 cm) le second masque doit être repéré très exactement par rapport aux conducteurs et plots terminaux formés antérieurement. Ceci est très difficile, sinon impossible à réaliser, et des défauts de.repérage se produisent et ont pour 15 conséquence l'enlèvement de portions importantes des plots terminaux et des conducteurs formés antérieurement. Ce défaut de repérage peut être évité, selon la seconde technique, en masquant tout d'abord la surface de la couche mince suivant la configuration de l'ensemble du circuit en couches min-20 ces.et en enlevant par attaque les matières conductrices et résistantes non protégées. On obtient ainsi un circuit en couches minces constitué par des conducteurs, des résistances et des plots terminaux, mais la matière conductrice recouvre et par conséquent cburt-circuite les résistances. Par conséquent, la matière conduc-25 trice recouvrant les résistances est éliminée au cours d'une deuxième opération : 1) en masquant complètement les conducteurs ,et plots terminaux, quelles que soient leur forme et dimensions, tout en-laissant l'ensemble des résistances non masqué et 2) en éliminant par attaque la matière conductrice au-dessus de l'en-30 semble îles résistances. Bien que ce procédé élimine les défauts de repérage, il présente un autre inconvénient aussi grave. Pendant la première opération d'attaque, les mordants non seulement attaquent les couches verticalement de haut en bas, mais aussi dissolvent latéralement de la matière dans une direction parallèle 35 au support. Ceci provoque un détalonnage, si bien que le circuit en couches minces est beaucoup plus étroit à proximité du support qu'à proximité de la surface où il était masqué. Ce phénomène 69 42257 3 2025569 est particulièrement marqué quand la couche conductrice est beaucoup plus épaisse que la couche résistante, comme c'est en général le cas. Le fait que les parties conductrices et terminales du circuit sont plus étroites en bas qu'en haut, n'est pas gênant en pra-5 tique. Cependant, le fait que les résistances sont plus étroites que le masque qui a servi à leur réalisation est gênant à cause des dimensions géométriques incorrectes qui faussent la valeur ohmique de la résistance. La valeur ohmique correcte finale de la résistance est liée à 11 existence,en particulier, de dimensions de 10 départ correctes qui sont celles du masque. D'autres inconvénients des procédés connus sont la formation de résistances détalonnées sur le support ou bien la suppression de portions des conducteurs et des plots terminaux à cause d'un défaut de repérage. Par conséquent, la présente invention a pour objet 15 des procédés nouveaux et perfectionnés pour la réalisation de circuits en couches minces sans l'obligation d'un repérage précis dés masques et la réalisation de composants de circuits en couches minces, par exemple des résistances, sans détalonnage. Selon une particularité essentielle de 1' invention, un pre-20 mier masque "grossier" est réalisé de manière à permettre l'élimination de la matière conductrice à peu près dans les régions où les résistances sont à réaliser et un second masque définitif du circuit complet permet l'enlèvement des matières conductrices et résistantes pour former en une seule fois la totalité du circuit. 25 Aucun conducteur n'ayant été formé avec le premier masque, le second masque n'exige pas un repérage d'une précision irréalisable. De même, puisqu'il n'y a pas de matière conductrice au-dessus de la matière résistante masquée, les parties utiles du circuit en couchés minces ne sont pas détalonnées et sont formées aux dimen-30 sions du masque. B'autres.objets et avantages de l'invention seront mieux compris à l'aide de la description détaillée qui va suivre et des dessins sur lesquels : la figure 1 est une vue en plan d'un circuit en couches 35 minces simples ; la figure 2 est une coupe transversale d'une partie du support comportant un revêtement à partir duquel on peut former 69 42257 2025569 le circuit en couches minces de la figure 1 ; les figures 3» 4» 5 représentent certaines des opérations intervenant dans un procédé connu d'attaque sélective du support avec revêtement de la figure 2, de manière à former le circuit de 5 la figure 1 ; les figures 6 et 7 représentent certaines des opérations intervenant dans un second procédé connu d'attaque sélective du support avec revêtement de la figure 2, pour former le circuit " de la figure 1 ; et 10 les figures 8, 9» 10 et 11 sont des vues représentant cer taines des opérations intervenant lors de l'attaque sélective du support intermédiaire de la figure 2, selon la présente invention, pour réaliser le circuit de la figure 1. Sur les figures, l'épaisseur des couches a été exagérée pour 15 plus de clarté. L'invention est décrite ci-après en se reportant à la figure 1, en liaison avec la réalisation d'un circuit 20 simple en couches minces qui comporte un support 21, une résistance sinueuse 22, deux conducteurs 23/- 23 et deux plots terminaux 24-24. Il est 20 à noter cependant"que les indications qui précèdent sont données uniquement pour faciliter la compréhension et que des circuits plus compliqués, comportant des réseaux complexes de résistance, condensateurs et inductances sont également du domaine de la présente invention. 25 Dans la description qui va suivre, on décrit tout d'abord la préparation d'un support avec revêtement à partir duquel on peut réaliser le circuit 20, puis on décrit les techniques connues d*attaque, sélective dudit support de manière à réaliser le circuit et enfin la manière dont les difficultés des procédés connus sont 30 surmontées grâce à la présente invention. La figure 2 représente un support 26 avec revêtement à partir duquel on peut réaliser le circuit 20 en couches minces. Le substrat avec revêtement 26 comporte un support 21 sur lequel se trouvent des pellicules minces 27 et 28, de mêmes dimensions, res-35 pectivement une matière résistante et une matière conductrice. Le support 21 est en une matière électriqueme^:. isolante et conduisant la chaleur. Des matériaux pour support appropriés uti 69 42257 5 2025569 lisables sont le verre» la silice fondue, la porcelaine vernissée ou non vernissée, le quartz et le saphir. la couche résistante 27 est de préférence réalisée en une matière filmogène telle que le tantale ou des dérivés de celui-ci, 5 de manière à permettre le réglage de la résistance 22 obtenue (figure 1) par traitement anodique. Un traitement anodique réduit la section transversale de la résistance 22, augmentant ainsi la valeur ohmique. De préférence, comme décrit dans le brevet français N° 1 334 290, le matériau filmogène est du nitrure de tantale 10 qui permet d'obtenir des résistances très stables. L'épaisseur de cette pellicule résistante est en général comprise entre 1000 et 2000 A. La couche conductrice 28 à partir de laquelle on forme les conducteurs 23-23 et les plots terminaux 24-24 (figure 1), est 15 choisie de manière à avoir une bonne aihérence à la couche résistante 27, une conductivité et une résistance à la corrosion et des caractéristiques de cohérence compatibles avec le procédé à utiliser pour assujettir des conducteurs.extérieurs au circuit 20. Pour satisfaire convenablement à ces conditions, la couche 28 est 20 de préférence réalisée par assemblage de deux ou plusieurs matières. Par exemple, la couche 28 peut comprendre : 1) une couche mince d'un matériau "collant", tel que le chrome, le niehrome (80 ^ de nickel, 20 # de chrome), ou le titane qui adhère'très bien au tantale ou au nitrure de tantale et 2) une couche d'un métal pré-25 cieux tel que l'or ou le palladium. Aux endroits où des conducteurs extérieurs doivent être soudés, on peut employer une couche complexe 28 constituée par du niehrome, du cuivre et du palladium, comme décrit dans le brevet des Etats-Unis d'Amérique N° 3 413 711. Par exemple, la couche 28 a une épaisseur comprise entre 10 000 0 30 et 15 000 A environ, l'épaisseur de la couche collante ayant une épaisseur comprise entre 200 et 500 A environ. Bien que la couche 28 soit en général constituée elle-même par deux ou plusieurs couches, on la traitera ci-après comme une couche unique pour simplifier . 35 Les couches 27 et 28 sont déposées sur le support' 21 par des procédés connus de dépôt sous vide. Ainsi, la couche 27 est déposée par exemple par pulvérisation cathodique et la couche 28 par vapo 69 42257 6 2025569 risation. Pour plus de détails sur ces procédés, on peut se reporter à l'ouvrage de L. Holland, "Vacuum Déposition of Thin Films", london : Chapman Hall, Ltd., 1963. Comme indiqué ci-dessus, on a utilisé l'un ou l'autre 5 des deux procédés connus pour attaquer successivement et sélectivement les couches 27 et 28 pour former le circuit 20. En conformité avec le premier procédé connu et en partant du support avec revêtement 26, le circuit 20 en couches minces est réalisé : 1) en masquant tout d'abord le support intermédiaire 10 26 avec revêtement suivant la configuration des conducteurs 23-23 et des plots terminaux 24-24 avec un masque résistant à l'attaque; 2) en attaquant la couche 28 pour enlever cette couche partout ailleurs qu'aux emplacements des conducteurs et des plots terminaux ; 3) en masquant le support avec revêtement suivant la confi-15 guratiôn des résistances ainsi que des conducteurs et plots terminaux ; et 4) en attaquant pour obtenir la résistance 22. Plus précisément, si l'on se reporte à la figure 3, la couche 28 est recouverte d'une réserve photographique qui est exposée sélectivement à la lumière, développée et fixée de manière à 20 former un premier masque 29 recouvrant les parties de la couche 28 qui doivent servir de conducteurs 23-23 et de plots terminaux 24-24. Les réserves photographiques résistent aux mordants qui enlèvent la couche 28. Le.procédé de photolithographie employé est classique et 25 consiste en général, dans le cas d'une réserve négative telle que les réserves "Kodak KTEI"', "KPR" ou "KMER", en l'exposition des . parties qui doivent résister à la morsure à un rayonnement ultra- s violet. Dans le cas d'une réserve positive, telle que 1' "Azoplate AZ-L350" vendu par Shipley Co,Newton EUA, les parties ne devant 30 pas résister à l'attaque sont exposées à la lumière. Avec une réserve photographique négative, lçôéveloppement durcit les parties exposées à la lumière et élimine ies parties non exposées, tandjs qu'avec une réserve photographique positive, le développement fait disparaître les parties exposées. Dans les deux cas, on obtient le 35 masque 29 représenté Sur la figure 3. Il est à noter qu'au lieu d'utiliser un procédé photolithographique pour former le masque 29» celui-ci peut être formé par toute autre technique appropriée, 69 42257 7 2025569 par exemple en mettant en place par sérigraphie une matière résistant à l'attaque sur la couche 28, selon le dessin du masque 29. le support 26 avec revêtement est ensuite attaqué avec un mordant qui attaque seulement la couche conductrice 28 de manière 5 à former les conducteurs 23-23 et les plots terminaux 24-24. le masque 29 est ensuite retiré et le support 26 avec revêtement est masqué à nouveau avec-une matière résistant à l'attaque pour former un masque 31 (figure 4) ayant la forme de l'ensemble du circuit 20 en couches minces (c'est-à-dire la forme des résistances 10 ainsi que des conducteurs et plots terminaux). En théorie, le masque 31 doit être repéré avec précision par rapport aux conducteurs 23-23 et aux plots de contact 24-24 formés antérieurement (voir figure 4). Cependant, vu que les dimensions des conducteurs peuvent être très petites, de l'ordre de 0,005 à 0,010 cm, un défaut 15 de repérage de 0,0013 à 0,0025 cm, qui pourrait être considéré comme négligeable dans certains cas, peut représenter en fait une fraction considérable de la largeur du conducteur. Un exemple de dé-.faut de repérage est représenté sur la figure 5 où le masque 31 recouvre seulement une partie, de l'ensemble conducteur-plots de 20 contact. Du fait de ce défaut de repérage, la partie de l'ensemble conducteur-plots protégée est éliminée pentant l'attaque ultérieure, réduisant ainsi sensiblement les dimensions de l'ensemble conducteur-plots. Ceci a pour conséquence que : 1) les conducteurs 23-23 ont uneinsistance supérieure à celle souhaitée et 2) la surface 25 disponible pour la liaison diminue. Ces deux conséquences peuvent* rendre le circuit peu satisfaisant pour l'emploi". Selon, le second procédé connu, le support 26 avec revêtement est tout d'abord masqué sélectivement avec une réserve par un procédé approprié tels ceux décrits à propos du premier procédé connu, 30 pour former un masque 32 (voir figure 6). le masque 32 correspond par sa forme - et par conséquent les protège - aux parties du support 26 avec revêtement à partir duquel oij&oit réaliser la résistance 22, les conducteurs 23-23 et les plots de contact 24-24. Si le support 26 avec revêtement est attaqué ultérieurement (par exem-35 pie avec des mordants qui attaquent à la fois la couche 27 et la couche 28), non seulement ces mordants enlèvent de la matière de haut en bas à partir du masque 32» mais enlèvent également de la 69 42257 3 2025569 matière latéralement. Par suite, la largeur est celle du masque à la partie supérieure le la couche 28 mais elle est beaucoup plus faible à sa partie inférieure, ce qui a pour conséquence que la résistance 22 est beaucoup plus étroite que le masque 32 super-5 posé, comme l'indique clairement la figure 7 qui est une coupe avec enlèvement partiel suivant l'une des branches des résistances, après attaque. Pour achever le circuit 20 en couches minces, la couche 28 conductrice au-dessus de la résistance 22 est éliminée par un procédé classique d'attaque sélective. Il est évident que, 10 à cause du détalonnage, la résistance 22 est beaucoup plus étroite qu'on le désire et par conséquence sa valeur ohmique est supérieure à celle désirée pour permettre un traitement anodique efficace. En fait, dans certains cas, le détalonnage pourrait provoquer une augmentation de résistance telle que la valeur ohmique de 15 la résistance serait supérieure à la valeur finale souhaitée. Les difficultés associées aux procédés connus sont éliminées, selon l'invention, en utilisant tout d'abord un masque grossier pour permettre l1élimination de la couche conductrice 28 au-dessus des résistances' du circuit et en utilisant ensuite un seul masque de 20 précision pour la réalisation de l'ensemble des circuits. Plus précisément (voir figure 8) le support 26 avec revêtement est tout d'abord recouvert d'une réserve par un procédé approprié, .par exemple l'un de ceux étudiés ci-dessus pour le premier procédé connu, de manière à former un masque 33 sur l'ensemble du 25 support avec revêtement, à l'exception d'une fenêtre 34 "grossière" qui laisse à découvert l'ensemble de la surface à partir de laquelle on doit réaliser la résistance 22. On dispose d'une latitude considérable en ce qui concerne l'emplacement et les dimensions de la fenêtre 34, la seule condition étant que cette fenêtre 30 laisse à découvert le parcours sinueux de la résistance 22 à réaliser. Evidemment, la fenêtre 34 ne doit pas avoir des dimensions telles qu'elle laisse à découvert une des parties à partir de laquelle on doit former l'ensemble des plots de contact et du conducteur. 35 Lors d'une attaque ul1a?ieure avec un mordant qui attaque seulement la couche 28, celle-ci est enlevée à l'in' *:.ieur de la fenêtre 34» découvrant ainsi la couche résistante dans cette zone, t- BAD ORIGINAL 69 42257 9 2025569 comme indiqué sur la coupe transversale partielle -agrandie de la figure 9. le masque 33 est ensuite retiré et le support avec revêtement est à nouveau recouvert d'une réserve pour former un masque 36 correspondant au tracé des résistances et des plots de contact 5 et conducteurs (figure 10). la section/agranZie S Bien que les mordants utilisés dépendent des constituants particuliers des couches 27 et 28, le tableau ci-après indique les 20 mordants pour les matériaux particuliers qui y figurent : Nature de la couche Mordants courants Tantale ou nitrure de tantale Mélange d'acide fluorhydrique et d'acide nitrique Niehrome Acide chlorhydrique ou mélange d'acide 25 chlorhydrique et de chlorure de cuivre en solution Or Eau régale ou mélange d'iodure de potassium et d'iode en solution Palladium Eau régale ou mélange d'iodure de .30 potassium et d'iode en solution Titane Acide fluorhydrique dilué Cuivre Acide chlorhydrique, chlorure ferrique ou acide nitrique Après la suppression du masque 36, le circuit en couches 35 minces 20 a l'apparence représentée sur la figure 1. Comme on le sait, on peut alors assujettir des conducteurs extérieurs aux plots 69 42257 10 2025569 de contact 24-24» par exemple par compression à chaud. Ensuite» la résistance 22 peut être réglée par traitement anodique à sa valeur ohmique par le procédé décrit dans le brevet français N° 1 270 210» puis soumise à un traitement de vieillissement à 5 l'air pour augmenter sa stabilité. D'autres détails concernant la fabrication et le traitement des circuits en couches minces sont décrits dans un article de McLean» et collaborateurs, intitulé "Tantalum-Eilm Technology," Proceedings of the IEEE, Vol. 52, N° 12, December 1964, pp. 1450-10 1462. Il va de soi que l'invention n'a été décrite qu'à titre indicatif et nullement limitatif et qu'elle est susceptible de diverses variantes sans sortir de son cadre. 69 42257 n 2025569 - REVENDICATIONS - 1. Procédé de réalisation d'un circuit par attaques sélectives et successives d'un support revêtu de plusieurs couches de mêmes dimensions, comprenant au moins deux couches agissant en 5 liaison pour la réalisation du circuit, le dit procédé comportant au moins une opération de mise en place d'un masque et d'attaque du support ainsi revêtu pour engendrer un ensemble de circuits choisis, et étant caractérisé en ce que ladite mise en place d'un masque et la dite attaque comprennent les opérations ci-après : 10 application sur la couche supérieure d'un masque comportant au moins une fenêtre délimitant une surface à l'intérieur de laquelle une partie utile du circuit doit être formée dans la couche la plus basse, l'attaque du support masqué par un mordant attaquant la couche supérieure de manière à enlever la partie de cette couche 15 supérieure qui est à découvert dans la fenêtre pour mettre à découvert ladite surface de la couche inférieure, l'application, après élimination du premier masque, sur la couche supérieure et sur les parties à découvert de la couche inférieure d'un masque qui déli-' mite le tracé du circuit et l'attaque du support masqué afir/d1.éli-20 miner les parties à découvert des deux couches pour former le circuit désiré. 2. Procédé selon la revendication 1, caractérisé en ce que ladite couche supérieure est en une matière conductrice et ladite couche inférieure en une matière ayant une résistance ohmique ap- 25 préciable. 3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que la couche inférieure est du tantale ou un composé de celui-ci. 4. Procédé selon l'une des revendications M, 2 et 3, carac-30 térisé en ce que ladite couche supérieure comporte une couche de titane au contact de la couche inférieure et une couche d'or au-dessus de la couche de titane. 5. Procédé selon l'une des revendications 1, 2 et 3, caractérisé en ce que ladite couche supérieure est constituée par une 35 couche d'un alliage du type nickel-chrome au contact de la couche inférieure, une couche de cuivre au-dessus de la couche de nickel-chrome et une couche de palladium au-dessus de la couche de cuivre. 6. CircwLt réalisé selon l'une des revendications précédentes.