Brevet FR2026723A1 — publié le 19700918

i 2026723 La présente invention a pour objet un convertisseur de fréquence électronique pour la mesure du temps, applicable d'une façon générale à toute conversion de fréquence ne pouvant se faire facilement par multiplication ou division. C'est en particulier le 5 cas pour le passage d'une fréquence en temps moyen à une fréquence en temps sidéral. En effet, le rapport vaut ^ipc _1 o K = m 1,002737909265 + 59 ♦ lO • TM . _ tj étant le temps en siècles juliens compté à partir de 1900. En ÎO 1968s K = 1,002737909305 Différents dispositifs ont été utilisés pour résoudre cette transformation. Un convertisseur électro-mécanique connu consiste en un moteur 15 synchrone alimenté par un amplificateur fournissant la fréquence en temps moyen, un train d'engrenages et un alternateur. Si le moteur et l'alternateur ont le même nombre de pOles, le train d'engrenages doit fournir le rapport K avec la précision désirée. Divers trains d'engrenages ont été proposés. 20 Toutefois il en résulté des roues à nombre de dents élevé, difficiles à taillée. _Q On peut arriver à une précision de l'ordre de 1 » lO , avec un train de quatre roues. Mais les erreurs de taillage, les jeux mécaniques et les imperfections angulaires du moteur et de l'alter-25 nateur provoquent des instabilités de phase souvent inadmissibles. Enfin, un tel appareil devant fonctionner de manière ininterrompue, il y a de sérieux problèmes d'usure. Un convertisseur à déphaseur connu se compose d'un diviseur de fréquence faisant passer la fréquence d'.entrée de 1000 à 50 Hz, par 30 exemple, et d'un moteur alimenté par cette fréquence faisant tourna: un élément de déphasage (transformateur à induit tournant ou condensateur rotatif) par l'intermédiaire d'un train d'engrenages adéquat. Ici, les erreurs mécaniques sont réduites, mais les inconvénients dus aux organes mobiles subsistent. 35 Quelques appareils ont été construits sur la base d'une con version électronique de fréquence. Il est toutefois difficile de 69 44231 2 2026723 réaliser des multiplications de fréquence par des facteurs bien supérieurs à 10 sans altérer la fiabilité du système. Aussi doit-on se limiter à un rapport n'approchant qu'assez grossièrement la valeur théorique et une correction fine à l'aide d'un déphaseur ro-5 tatif reste nécessaire. La vitesse de rotation est réduite, mais les défauts énoncés ci-dessus subsistent. La présente invention a pour but de fournir un convertisseur de fréquence purement électronique, permettant d'éviter les désavantages des systèmes connus. Le convertisseur selon l'invention ÎO est caractérisé par un circuit d'entrée pour former une série d'impulsions à la fréquence d'entrée, au moins un circuit convertisseur comportant un diviseur de fréquence et un étage d'addition d'impulsions ou de soustraction d'impulsions, ledit diviseur de fréquence et ledit étage comportant une entrée pour une série d'im-15 pulsions d'entrée et ledit étage comportant une entrée pour la série d'impulsions de sortie dudit diviseur de fréquence. Il s'agit donc d'un convertisseur digital, dans lequel on modifie la fréquence d'entrée en ajoutant et/ou en soustrayant des impulsions de manière à obtenir une fréquence moyenne de sortie 20 correcte. Ce convertisseur permet d"arriver à des précisions élevées et de varier d'une manière relativement simple le rapport de conversion dans des limites relativement larges. Tout élément mécanique peut être évité. L'invention sera maintenant expliquée en détail à l'aide du 25 dessin représentant à titre d'exemple une forme d'exécution d'un convertisseur pour le passage d'une fréquence en temps moyen, à une fréquence en temps: sidéral. Fig. 1 est un schéma de principe du convertisseur, Fig. 2 est le schéma d'un premier circuit convertisseur, 30 Fig. 3 représente quelques signaux typiques du circuit selon 14 fig. 2, Fig. 4 représente un deuxième circuit convertisseur, et Fig. 5 représente quelques signaux du circuit selon fig. 4. Le convertisseur représenté schématiquement sur la fig. 1 35 présente deux circuits convertisseurs montés en série. Une fréquence étalonnée en temps moyen provenant de l'oscillateur à haute précision est appliquée en même temps par l'entrée 1 à un diviseur de fréquence 2, dont le rapport est 1 : 365 et à un étage d'addi 69 44231 3 .2026723 tion 3. La fréquence de sortie f' agit en même temps sur l'entrée d'un diviseur de fréquence 4 et d'un étage de soustraction 5. Le rapport de division du diviseur 4 est de 1 ; 551 95Q. La fréquence de sortie fo de l'étage de soustraction 5 correspond au temps si-5 déral. Partant de 1'idée que des erreurs instantanées de + une microseconde ne sont pas gênantes dans lç genre de mesure utilisant le temps sidéral, on adopte une fréquence d'entrée de 1 MHz TM (temps moyen). f f 10 Le rapport —— = 365 M ' • et'l'on fait une première correction en intercalant une impulsion entre deux impulsions à 1 MHz toutes les 365 j-^-s, à l'aide du diviseur 2 et de 1'étage d'addition 3. La fréquence moyenne obtenue sera 15 f TM . 1 000 OOO Hz + fïM = 2 739,702 603 Hz 365 f' = 1 002 739,726 027 Hz mais f = 1 002 737,909 305 Hz TS " d'où un écart de E' = 1,816 722 Hz par excès. 20 On va répéter l'opération précédente, mais en éliminant cette fois-ci une impulsion après chaque période égale à celle de E' soit f' = 551 950 impulsions de f'. E* • Cette opération se fait à 1'aide du diviseur 4 dé l'étage de soustraction 5. 25 Avec les rapports choisis, l'exactitude est de l'ordre de —6 -13 2 .10 après la première correction et de 4 . 10 après la seconde. En modifiant le taux de division du deuxième circuit, il est possible d'ajuster très finement l'échelle de temps: Soit f la fréquencè d'entrée, f' la fréquence après la pre-30 mière correction, fo la fréquence de sortie, n le taux du diviseur 2 et N celui du diviseur 4? on a: f - f + f - + . ; lo f-§ - , , 69 44231 4 2026723 d'où fo = f(l + £) (1 - hi n N en dérivant par rapport à N dfo 1 , 1 ~ f . , dN 2 2 2 car n ^ N nN N En changeant le taux de division N de 1 unité, on peut donc modi-5 fier fo de Af ~ 1 ~ _ - lr.-12 f (0,552 . 10b)^ ' * U Si la division par N se fait au moyen d'un diviseur à présélection, on peut ainsi s'adapter à toute échelle de temps (par exemple si f est une fréquence atomique) en garantissant une marche inférieure ÎO à 50 jt.8 par an. La suppression et l'adjonction d'impulsions provoque un '•jitter'' égal à + 1 période du signal d'entrée, A cause des deux corrections successives, on aura donc une légère modulation de phase aux fréquences 15 = 2,74 kHz et 551950 = 1,8 HZ ne ce qui^gêne pas dans le cas de mesures astronomiques où la microseconde est en général plus que suffisante et où l'on s'intéresse bien davantage à la stabilité à long terme. 20 Les fig. 2 et 4 représentent des formes d'exécution des deux circuits convertisseurs selon fig. 1. Le circuit selon fig. 2 comporte un circuit d'entrée 6 pour former une série d'impulsions à la fréquence du signal sinusoïdal d'entrée de la fréquence f. La série d'impulsions de sortie du circuit 6 est représentée par le 25 diagramme A de la fig. 3. Cette série d'impulsions agit en même temps sur l'entrée d'une porte NOR 7 qui produit une inversion et un décalage des impulsions et sur l'une des entrées d'une porte NOR 3 qui agit comme étage d'addition. Les impulsions de sortie de la porte 7 commandent le diviseur de fréquence 2 et les impulsions 30 de sortie du diviseur sont formées par le circuit 8. Des impulsions décalées sont ainsi appliquées à la deuxième entrée de la porte 3 selon diagramme B de la fig. 3. Après passage d'une porte de sortie 9, les impulsions sortent à une fréquence moyenne f (voir fig. 3). 69 44231 5 2026723 Ces impulsions de la fréquence moyenne fV agissent par l'entrée ÎO du circuit convertisseur selon fig. 4 sur deux circuits d'entrée, à savoir une porte NOR 11 qui précède le diviseur de fréquence 4 et une entrée d'un "flip-flop" 12. Les sorties du diviseur 5 de fréquence 4 et du "flip-flop" 12, C et D, sont reliées aux entrées d'une porte NAND 13. Les impulsions de sortie de cette porte 13 sont formées par le circuit 14, et les impulsions de sortie du circuit 14 constituent la série d'impulsions de sortie de la fréquence moyenne désirée de fo. La sortie du circuit 14 est reliée à. 10 la deuxième entrée du "flip-flop" 12. Normalement, chaque impulsion d'entrée de la série d'impulsions f' change l'état du "flip-flop" 12, de sorte que cette impulsion est transmise par le "flip-flop", l'entrée D de la porte 13 par cette porte 13 et le circuit 14 à la sortie du convertisseur. 15 Par chaque impulsion de sortie, le "flip-flop" 12 agissant comme mémoire, est remis dans son état initial dans lequel le "flip-flop" est prêt à recevoir et à transmettre une prochaine impulsion d'entrée. Au début de chaque 551950ème impulsion, le diviseur de fréquence 4 produit une impulsion de sortie qui dure jusqu'au début 20 de la prochaine impulsion. Cette condition est représentée par le diagramme C de la fig. 5. La porte 13 est ainsi fermée et l'impulsion qui a déclenché l'impulsion de sortie du diviseur de fréquence 4, ne passe pas par la porte 13. Par conséquent, le "flip-flop" 12 n'est pas remis dans son état initial. Cette condition 25 est indiquée par l'impulsion rallongée du diagramme D de la fig.5. Au début de la prochaine impulsion, l'état à la sortie ds diviseur de fréquence 4 change comme représenté au diagramme c de la fig.5.' , Il se produit ainsi une impulsion de sortie à la porte 13 qui passe par le circuit 14 comme impulsion de sortie. En môme temps, le 30 "flip-flop" 12 est maintenant remis dans la condition initiale. On voit que chaque 551950ème impulsion est éliminée par le circuit 5, représenté en détail sur la fig. 4. Il est évident que le convertisseur de fréquence décrit ci-dessus peut être utilisé pour n'importe quelle conversion de fré-35 quence où des problèmes comparables se posent. Bien que le convertisseur soit particulièrement favorable pour une transformation de temps moyen en temps sidéral, il peut Être employé dans toute autre application horlogère et en dehors du domaine de la mesure du temps 69 44231 S 2026723 Revendications: 1- Convertisseur de fréquence électronique, notamment pour la mesure du temps, caractérisé par un circuit d'entrée pour former une série d'impulsions à la fréquence d'entrée, au moins un circuit 5 convertisseur comportant un diviseur de fréquence et un étage d'addition d'impulsions ou de soustraction d'impulsions, ledit diviseur de fréquence et ledit étage (Comportant une entrée pour une série d'impulsions d'entrée et ledit étage comportant une entrée pour la série d'impulsions de sortie dndit diviseur de fréquence. 10 2. Convertisseur selon la revendication 1, caractérisé par deux circuits convertisseurs montés en série. 3. Convertisseur selon la revendication 2, pour passer d'une fréquence étalonnée en temps moyen ou atomique à une fréquence correspondant au temps sidéral, caractérisé en ce qu'un premier 15 circuit convertisseur présente un étage d* addition d'impulsions et un second circuit convertisseur présente un étage de soustraction d'impulsions. 4. Convertisseur selon la revendication 3, caractérisé en ce que le premier circuit convertisseur comporte un diviseur de fré- 20 quence ayant un rapport de 1 : 365 et le second circuit convertisseur comporte un diviseur de fréquence ayant tin rapport de 1 : 551 950. 5. Convertisseur selon la revendication 1, caractérisé en ce que les impulsions d'entrée de l'étage d'addition provenant du di- 25 viseur de fréquence sont décalées par rapport aux impulsions de la série d'impulsions d'entrée. 6. Convertisseur selon la revendication 5, caractérisé par un étage de décalage monté en série avec le diviseur de fréquence. 7. Convertisseur selon la revendication 1, caractérisé en ce 30 que l'étage d'addition est constitué par une porte "ou", par exemple une porte NOR. 8. Convertisseur selon la revendication 1, caractérisé en ce que l'étage de soustraction est constitué par une porte "et", par exemple une porte NAND. 35 9. Convertisseur selon la revendication 1, caractérisé en ce que le circuit convertisseur comportant un étage de soustraction présente une mémoire d'entrée, par exemple un "flip-flop", suscep 69 44231 2026723 tible d'être effacée par les impulsions de sortie. 10. convertisseur selon la revendication 9, caractérisé en ce qu'une porte NOR précède le diviseur de fréquence et que les sorties de la mémoire et du diviseur de fréquence sont reliées à une 5 porte "et", par exemple une porte NAND.