Brevet FR2029795A1 — publié le 19701023

i 2029795 La présente invention se rapporte à des dispositifs d'emmagasinage cycliques et, plus particulièrement, à un traducteur ou convertisseur d'adresses pour la conversion de signaux dans un code, en signaux dans un autre code, pour le contrôle de lecture et 5 d'inscription dans des dispositifs d'emmagasinage ou de mémoire cycliques. Des dispositifs d'emmagasinage cycliques utilisant des appareils sous forme de disques ou de tambours tournants sont couramment utilisés pour 1'emmagasinage d'informations» Ces dispositifs 10 ont des surfaces d'emmagasinage magnétiques et des transducteurs pour lire et inscrire sur les surfaces d'enregistrement. Bans un système ayant un transducteur par piste d'informations sur la surface d'enregistrement, on utilise un circuit de sélection pour choisir le transducteur convenable, et le circuit de position angulaire 15 est fourni pour choisir la position convenable de la surface d'enregistrement pour la lecture ou l'inscription. Des signaux séparés sont exigés pour le contrôle des deux circuits de sélection. Par exemple, un signal de sélection de transducteur est exigé pour contrôler le circuit de sélection de transducteur et un signal de po-20 sition angulaire est exigé pour contrôler le circuit de sélection de position angulaire. Jusqu'à présent, on a exigé la prévision de signaux séparés de sélection de position angulaire et de transducteur pour adresser ces dispositifs d'emmagasinage. Cet agencement a certains inconvé-25 nient s. Par exemple, si le dispositif «st utilisé dans un système de traitement de données, il est nécessaire pour le programmeur de fournir un programme afin d1amener l'adresse, avec ces signaux séparés exigés, à être envoyée au dispositif d'emmagasinage. 51 les slgmavx séparés ne sont pas fournis, on exige alors une matrice de 20 décodage coûteuse pour transformer l'adresse en ces signaux séparés. Sans ces systèmes de la technique antérieure, le programmeur pour la totalité du système de traitement de données a imposé le . nombre de positions angulaires pouvant être adressées sur une surface d * enregistrement. Ceci exigeait alors que le constructeur du 25 dispositif d'emmagasinage fournisse au programmeur le nombre Imposé de positions angulaires pouvant êtrs adressées. Par suite, il en est résulté un manque d'efficacité dans l'enregistrement d'informations . Pour rendre l'utilisation plus efficace d'un dispositif 40 d'emmagasinage cyclique utilisant une surface rotative pour 11enre- 70 03334 s 2029795 •gisfcreissnfc, on désir© -utiliser le noafere le plus efficace d© positions angulaires sur une surface d'enregistrement. Far exemple, on peut souhaiter avoir davantage de positions angulaires pouvant être adressées près de l'extérieur d'un disque d*enregistrassent qu'il 5 n'y en a au voisinage du centre de ce disque. En conséquence, ©a souhaite avoir tan système dans lequel le programmeur pour le système puisse fournir un signal d'adresse dont le signal est indépendant du nombre de positions angulaires pouvant être adressées, Sans ce but, un traducteur d'adresse est prévu, ayant un 10 dispositif arithmétique qui reçoit un signal composé se composant d'une adresse codée et, utilisant des opérations de soustraction à répétition, traduit cette adresse en signaux séparés de sélection de position angulaire et de sélection de transducteur peur le dispositif d'emmagasinage. Les signaux ainsi traduits peuvent être alors 15 appliqués au circuit de sélection de transducteur et au circuit de position angulaire sans traductions intermédiaires, La présente invention sera maintenant décrite en se référant aux dessins ci-jeints dans lesquels t La figure 1 est un diagramme de blocs d'un système de trai-20 tement de données et est un exemple de réalisation de la présente invention, et Les figures 2 et 3 sont des schémas illustrant le format de l'information sur les disques employés dans le disque d'enregistrement pour le système de traitement de données de la figure 1. 25 Avant de considérer le diagramme de blocs de la figure 1 en détail, considérons le fermât d'information des disques employés dans le disque d'enregistrement de la figure 1. il titre d'illustration, 11 disques 10 numérotés - #10 sont inclus dans le système. Chaque disque 10 a deux surfaces ayant des films d'enregis-30 t rement magnétique tels que couramment utilisés dans la technique des calculateurs. Sur chaque surface de disque, il y a trois Zones annulaires identifiées sous le nom de Zone #1, Zone /£ 2 et Zone 3. Chaque Zone Z aemtieat 32 canaux d ' information. Lès canaux «ont identifiés par les symboles CH0 à CH31. Un canal a trois pis-35 tes lisibles différentes. Les trois pistes lisibles dans chaque canal sont séparées sur deux surfaces de disques. Les surfaces de disques sont associées par paires et chaque paire associée de surfaces de disque porte les trois pistes constituant un canal particulier. Par exemple, ehaque canal CH0 a deux pistes à la surface de 40 disque de la figure 2 et une piste à la surface de disque de la fiBAD ORIGINAL 70 03334 3 2029795 gure 3. D'autre part, le canal CH1 a une piste à la surface de disque de la figure 2 et deux pistes à la surface de disque de la figure 3. Le nombre de pistes par canal alterne entre deux et un en travers de chacune des Zones des disques. On peut voir que les 5 canaux à numérotation paire contiennent deux pistes à la surface de disque de la figure 2 et une piste à la surface de disque de la figure 3, tandis que les canaux à numérotation impaire ont une piste à la surface de disque de la figure 2 et deux pistes à la surface de disque de la figure 3. 10 Des transducteurs ou des têtes de lecture/inscription 12 sont prévus pour lire et inscrire dans les pistes d'information. Une tête individuelle de lecture/inscription est prévue en 12 pour chaque piste sur chac.une des surfaces de disque. De cette manière, il est seulement nécessaire de choisir la tête correspondant à une 15 piste particulière sur laquelle on désire lire ou inscrire. Chacune des Zones annulaires est divisée en un certain nombre différent de zones radiales. La Zone 4k la trois zones identifiées sous le nom de zones z 0 à 2, la Zone 4k 2 a quatre zones identifiées par zones z 0 à 3; et la Zone 4k 3 a cinq zones identi-20 fiées sous le nom de zones z 0 à 4. Chacune des zones a 512 adresses radiales de mots. Les 512 adresses radiales de mots sont identifiées par les numéros 0 à 511. Chacune des adresses de mots pour toutes les zones est groupée avec les autres adresses. Far exemple, dans la Zone 4kl, les adresses de mots O pour les zones 0 à 2 sont 25 groupées ensemble. D'une manière semblable, dans la Zone #2, les adresses de mots 0 pour les zones 0 à 3 sont groupées ensemble et, dans la Zone 4k les adresses de mots 0 pour les zones 0 à 4 sont groupées ensemble. D'une manière semblable, les adresses de mots O à 511 sont chacune groupées ensemble de la même manière. 30 Ainsi, on peut voir qu'il y a un rapport d'entrelacement dif férent pour chacune des Zones. Par exemple, la Zone /Al a un rapport d'entrelacement de 3; la Zone #2 a un rapport d'entrelacement de 4 et la Zone a on rapport d'entrelacement de 5. On notera également que, dans la Zone 4k 1, il y a un total de 96 canaux dans 35 toutes les trois zones. 96 canaux est un nombre déterminé en multipliant le nombre de canaux (c'est-à-dire 32) par le nombre total de zones (c'est-à-dire 3). De la même maniéré, dans la Zone #2, il y a un total de 128 canaux dans toutes les zones (c'est-à-dire 32 x 4). D'une manière semblable, dans la Zone 41k 3, il y a un total de 160 40 canaux dans toutes les zones (c'est-à-dire 32 x-5). 70 03334 4 vfpQTQC. Jt-m 9 i / Le Tableau I illustre le format d'information des surfaces de disque présentées sur les figures 2 et 3. Tableau I Format de l'information pour chaque disque Numéro de Zone 4k 1 #2 #3 Canaux par Zone 32 32 32 Rapport d'entrelacement de zone 3 4 5 Nombre total de canaux dans toutes les zones 96 128 160 Total des adresses de mots 512 512 512 10 15 20 25 30 35 40 Sans l'exemple de réalisation de la présente invention présenté sur la figure 1, on suppose que l'on désire traduire une adresse binaire pure en signaux individuels suivants s un signal de zone,' un signal d'adresse de mot, un signal de disque, un signal de Zone, et un signal de canal. Il sera évident aux personnes expérimentées dans la technique que les signaux de disque, de Zone et de canal peuvent être utilisés pour contrôler une matrice de sélection de têtes pour choisir trois têtes de leeture/inscription en 12 afin de lire ou d'inscrire simultanément dans trois pistes ou un canal d'information. Il sera également évident que les signaux d'adresse de mot et de zone peuvent être utilisés pour choisir la position angulaire convenable du disque pour la lecture ou l'inscription. t Selon un aspect de la présente invention, la séquence suivante de cinq étapes est réalisée pour traduire l'adresse binaire pure en signaux individuels indiqués ci-dessus. A titre d'illustration, une adresse binaire pure ayant 22 bits binaires est utilisée. Premièrement, il y a 512 adresses de mots par zone. Les 512 adresses de mots représentent le plus petit groupe d'adresses séquentielles. En conséquence, l'adresse binaire reçue est divisée par 512. Puisque 512 est un nombre binaire exact, il est seulement nécessaire de déplacer la virgule binaire de neuf emplacements vers i S 70 03334 5 2029795 la gauche pour réaliser cette division. On profite de cette caractéristique dans l'exemple de réalisation de la présente invention présenté sur la figure 1. Le quotient (Ql) de la division est maintenant contenu dans les 13 bits vers la gauche de la virgule binai-5 re et le reste (RI) est contenu dans les 9 bits binaires à droite de la virgule binaire. Le reste (RI) de cette division est l'adresse de mots désirée. Le quotient (Ql) décrit le complément de l'adresse de départ (comprenant le numéro de zone, le numéro de casai., le numéro de Zone et le numéro de disque). 10 Deuxièmement, il y a 384 zones pouvant être adressées sur un disque. Le nombre 384 est obtenu en ajoutant le nombre total de canaux par zone dans toutes les Zones (c'est-à-dire 96 + 128 + 160» 384). Le quotient (Ql) de la première étape est alors divisé par 384. Le quotient (Q2) de cette division est le numéro de disque et 15 le reste (R2) de cette division comprend le numéro de zone, le numéro de canal et le numéro de Zone. Troisièmement, il y a 96 canaux dans la Zone #rl (voir tableau I). En conséquence, oh essaie de soustraire 96 au reste (R2) obtenu dans la seconde étape. Si le reste (R2) dans la seaonde éta-20 pe est égal à 96 ou inférieur à 96, la soustraction ne serait pas valable et, en conséquence, n'a pas lieu. L'adresse de zone est alors dans la Zone 4k 1 et le reste (R2) contient les numéros de zone et de canal. Cependant, si le reste (R2) est supérieur à 96, la soustraction est valable et a lieu. La différence (Cl) de cétte 25 soustraction décrit les numéros de zones et de canaux dans la Zone#2 ou la Zone 4M 3 • Quatrièmement, il y a au total 128 canaux avec toutes les zones de la Zone 4£~ 2. Si la différence (Dl) dans la troisième étape est égale ou inférieure à 128, cette dernière soustraction ne 30 serait pas valable et, en conséquence, n'a pas lieu. L'adresse de zone est alors dans la Zone #-2 et la différence (Dl) contient les numéros de canal et de zone. Cependant, si la différence (Dl) est supérieure à 128, la soustraction est valable et a lieu. La différence de cette seconde soustraction (D2) représente les numéros de 35 canal et de zone dans la Zone 4M 3. La valeur acceptée (R2, Dl ou D2) résultant des étapes trois et quatre comprend le numéro de canal et le numéro de zone. Cinquièmement, la valeur acceptée provenant des étapes trois et quatre (R2 ou Dl ou D2) est divisée par le rapport d'entrelace-40 ment de zone. Le rapport particulier d'entrelacement de zone uti- 70 03334 6 ■a; 297 9 S Usé est déterminé d'après la Zone dans laquelle la valeur aeeeptée se trouve, telle que déterminée dans les étapes trois et quatre. In d'autres termes, si le reste (R2) est égal à 96 ou Inférietîr à 96, e'est la Zone 1. Si la différence (Dl) est Inférieure à 126, 5 alors c'est la Zone #2. Si la différence (Dl) est supérieure à 128, c'est la Zone ^3. Le quotient (Q3) obtenu dans cette étape est le nuaéro de eanal et le reste (R3) est le numéro de sone. Pour donner plus de détails, les numéros de zone, d'adresse de nets, d© disque, de Zone et de canal sont emmagasinés sous for» 10 me de signaux digitaux dans un registre d'adresse de diesaie et ©s. utilise les techniques d'adressage normalisées pour adresser les emplacements correspondants dans le disque d'enregistrement. Le tableau IX présente des valeurs pertinentes utilisées dans le procédé de conversion. Les valeurs sont présentées dans le y 15 système numérique décimal (à gauche) et dans le système binaire (à droite). En se référant au tableau XI, on notera qu'il y a au maximum 2.162.688 mots pouvant être adressés dans le disque d'enregis-. trement. - _ — BAD ORIGINAL 70 03334 2029795 Tableau II Equivalent binaire Maximum de mots pouvant être adressés 5 2.162.688 ÎOOOOIOOOOOOOOOOOOOOOO Adresse maximum de mots 512 1000000000 Nombre Maximum de canaux 2Q pouvant être adressés dans toutes les zones de toutes les Zones 384 0110000000 Complément à 1 + 1 —> (10 1 0 0 0 0 0 0 0) Nombre maximum de disques pouvant être adressés 11 10 11 Nombre maximum de zones pouvant être adressées dans la Zone 4k 1 96 001100000 20 Complément à 1 + 1 > (1 10100000 0.0) Nombre maximum de zones pouvant être adressées dans la Zone 4k 2 128 010000000 Complément à 1 + 1 > (1 1000000000) 25 Nombre maximum de zones pouvant être adressées dans la Zone 4t 3 160 010100000 Rapport d'entrelacement de 30 zones dans la Zone 1 3 0 0 1 1 Complément à 1 + 1 (110 1) Rapport d'entrelacement de zones dans la Zone 4k 2 ,_4 0 10 0 ^ Complément à 1 -s- 1 (110 0) Rapport d'entrelacement de zones dans la Zone 4£ 3 0 10 1 Complément à 1 + 1 (10 11) 40 70 03334 8 2029795 Les opérations arithmétiques sont réalisées, en fait, en utilisant une série de soustractions. Les manipulations arithmétiques sont réalisées en prenant le complément à 1 du nombre à soustraire et en ajoutant 1 au complément à 1. Il sera évident aux 5 personnes expérimentées dans la technique que la différence entre deux nombres peut être obtenue en prenant le complément à 1 du nombre à soustraire, en ajoutant 1 au complément à 1 et puis en ajoutant les deux nombres ensemble, pourvu que la différence soit toujours m nombre positif. Le traducteur de la figure 1 permet seule-10 ment une soustraction (ou une addition en utilisant le complément à 1 du nombre à soustraire + 1) à compléter lorsque la différence est une valeur positive. La différence sera une valeur positive chaque fois que la somme du complément à 1 du nombre à soustraire + 1 et du nombre dont on soustrait produit un report à l'extrémité la plus 15 significative. Ce principe mathématique est utilisé d'une manière importante dans le traducteur, comme on le décrira avec plus de détails ci-après. Le tableau II présente également le complément à 1 -t- 1 des divers nombres à soustraire exigés dans la traduction. Considérons maintenant le système de traitement de données 20 de la figure 1. Le système de traitement de données comprend un processeur PR 14 ou dispositif de traitement de données qui est couplé à une unité'18 de circuit de sélection de positions de disques et de sélection de têtes, par l'intermédiaire d'une unité arithmétique 16. L'imité 18 de circuit de sélection de positions de dis-25 ques et de sélection de têtes est connectée à un moyen d'emmagasinage ou disque d'enregistrement DE 19. Le disque d'enregistrement 19 contient les dix disques ^fo à 4k 9, indiqués en 10. Plusieurs têtes de lecture/inscription 12 sont associées aux disques à la manière décrite en se référant aux figures 2 et 2. 20 L'unité 18 de circuit de sélection de positions de disques et de sélection de têtes contient une matrice classique de sélection de têtes 20. Les signaux Individuels désignant un disque, une Zone et un canal sont appliqués à la matrice de sélection de têtes 20 qui, à son tour, choisit les têtes correspondantes de lecture/ins-35 cription 12. Il sera évident aux personnes expérimentées dans la technique que la matrice de sélection de têtes 20 comprend un circuit de sélection de transducteur et peut être une matrice parmi un certain nombre de ces matrices bien connues dans la technique des calculateurs. Une unité de comparaison 22 compare les signaux indi-40 viduels désignant une zone et une adresse de mots à des signaux 70 03334 9 2029795 d'adresse S.A provenant du disque. Les signaux d'adresse S.& provenant du disque correspondent à la position angulaire du disque„ Lorsqu'une correspondance prédéterminée est détectée par 1'imité de comparaison 22 5 un signal de contrôle est appliqué à la matrice 5 de sélection de têtes 20 aiseassit 1 ' opération désiré® de Xeetus5© en. d'inscription à avoir lîetu Unes imité d@ oontrêle 2k ©ontrSle lo fonctionneront do l'usité de comparaison 22 ofe âo la natriee en sélection do têtes 20. Il oera évident- aas norsennes dans la technique que l'unité ûo e©5iparaisç-n ât fores tm eirsuit Le dispositif de traitement d® données PR 14 a un registre de données 26 et une usité de eonfcrêle 28 » Le registre de dons/Ses 20 26 possède vingt-deux cellules de mémoire ou oases de.mémoire identifiées par les symboles 0 à 21 dans lesquelles les 22 bits de l'adresse binaire sont emmagasinés. L'unité de oontrSle 28 applique un signal de contrôle à la sortie Tg8 chaque fois qu'isne adresse binaire est contenue dans 1® registre de données 26 et qui doit être 25 traduite par l'unité arithmétique 16. L'unité arithmétique .16 contient la registre) d'adresses de disque 20. Une porte 21 transfère les adresses binaires qui doivent être converties du registre de données 26 dans le registre d'adresses de disque J>Q. Le registre d'adresses de disque 30 est le re-20 gistre dans lequel le nombre binaire est emmagasiné, converti5 et finalement les signaux résultants séparés sont appliqués au circuit de positions de disques et d® sélection- de tSt-ss, - Bans oet esospl© de réalisation particulier de la présente invention, tous les quotients, les résultats et les différentes intermédiaires sont erasa-25 gasinés dans le registre d'adresses de disque 20» comme on l'expliquera avec plus de détails ci-après. Un registre soustracteur 24 est prévu pour emmagasiner les nombres à soustraire utilisés durant les einq étapes de traduction. Un additionneur 26 est connecté entre le registre soustracteur 24 40 et le registre d'adresses de disque 20 pour réaliser les eommuta- bad original 70 03334 10 ^v29795 tiens réelles» Le registre d'adresses de disque 30 a vingt-trois oellules de mémoire référencées par les numéros S à 22. Le registre soustracteur 34 n'a que quatre cellules de méaoiré référetieées par les nœbres 0 à 3. 21 est seulement nécessaire de ces8iô&\:.r 5 -Si :.o Giiù'ïi'3 Mfeo daso la asafore à souc^r-cira I';. ~r iDpcrr:; quoi n&zssitc Si? 3QzsCqr.c:ioo ff le registre de netliros à GO'ciS'iraîr^ 54 coationt scsle-seat anatro ©©Unies de mémoire ©•? 1 *aêcP Z&oil.:oz.f ~)6 scù ûgonoc pc-i^r adSiticnriOr ven to'ml seulement ogal h 1D *«as GaraûtériGtiqno qni n'oct pas essentielle ams eonesptù? troc 2ci;» jSOG clc la pi:C*..jsate iaveal-Ioii, L® addifeioassatar ®st un additionneur binaire eespXefc :iui . pro&nit isio sortie eos^epeadcsat à la sonne et m signal ûo vo^onreo « Un signal de retenue est produit seulement s'il y a un report à -&r~ 15 tir de la position la plms significative (ou position gauche) de 1 ' additionneur 36» ïïn eoïîptc*uF do séquences 32 est prévu pour séqueneer le fonctionnement de l'unité arithmétique 16. Une matrice de circuits portes ou de synchronisation 28 est prévue pour emmagasiner des ïc° 20 bres à soustraire dans le registre soustracteur 34» tfae isafcrlce de circuits portes 40 est prévue pour ssamagasiner 1' information daas la registre d'adresses de disque 30 durant les étapes de traâuotica. Les foaationneffisnts des air-cuits 28 et 40 sont décrits avee plus û% détails ci-après. 25 II sera évident &xm le eespteur de séquences 32 forma im sioyen de contrôle qui fournit un signal de sortie correspondant h chaque paramètre dans le forsaat d'information du disque qu'on doit déterminer. Egalassent, la matrice «le circuits portes 38 et le registre de ssustraetioa 34 fornent «a générateur de paramètres qu5 30 est sensible à chaque signal de contrôle provenant des moyens de contrôle 32 pour former au moins un signal de paramètre à utiliser pour modifier les adresses codées provenant du dispositif cl® traitement de données PR 14. L'additionneur 36 et la matrice de circuits portes 40 forment un moyen de combinaison utilisant las sl§p££ï& 35 d® paramètre pour réaliser une séria"de soustractions répétitives sur l'adresse codée, afin de convertir cette adresse codé© en signaux individuels de sélection de position angulaire et de sélection de transducteur. * Avec 1'agencement général des circuits de la figure 1 pré-40 sent à l'esprit, considérons un exemple réel de son fonctionnement. BAD ORIGINAL 70 03334 ii 2029795 Le tableau III présente un exemple étape par étape du fonctionnement pour la conversion du nombre décimal I.770.560 qui, exprimé en système numérique binaire, est le suivant î OlOOOOOlllOOOlOOlllQOO. Seul le contenu des cellules 9 à. 23 du registre d'adresses de disque 30 est présenté dans le tableau III parce que les cellules 0 à 8 ne changent pas après la première étape de la conversion, comme on l'expliquera en détail ci-après. 70 03334 12 2029795 Bits d'adresse binaire Tableau III Exemple d'opération pour la conversion 21 20 19 18 17 16 15 14 13 12 11 10 9 - - Bits de l'adresse de disque Rgg-30 Etapes de tra-duotion 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 ^ Signaux du contenu 10 Première (-r 512) Deu-,K xième 15 («r 384) 20 Troisième (-r 96) S Tg8 fel e2 «3 e4 «5 e6 «7 eè l«9 relQ ell Jel3 ^el4 25 30 35 Qua- J el3 trièae ] «14 (4-128) fel5 el6 el7 el8 el9 «20 e21 e22 e23 e24 ®25 Cinquième (-r Rap -J port d ' entrelace -ment de zone) e26 Retenue Q1 r— 0 1 0 0 00011100 0 - - 1 0 1 registre soustracteur C=0 1 1 1 additionneur 0 1 0 0 0 0011100 0, 0 - - 1 0 1 registre soustracteur 0=1 i 0 1 0 0011100 0, 0 1 - 0 1 0 0 ô 1 1 1 0 0 0, 0 1 - - i 0 1 registre soustracteur C=0 i i 1 additionneur 0 i 0 0 0 11100 0, 01 0 - - i 0 1 registre soustracteur 0=1 0 0 1 0 11100 0, 01 0 1 - R2 Q2 0 1 0 1 îioo ©y© i o 1) — — 1 1 0 1 registre soustracteur Dl Q2 A i C=1 'o 0 1 0 ïioo ©V "o i o 1', - 1 1 1 0 0 registre soustracteur C-0 1 1 1 0 additionneur 0 Dl 02 Zones M® '• 1 0 1 1 0 0 0*. r0 10 i; a0 1, ""'S 1 1 0 0 registre soustracteur c=a 1 0 0 1 1 0 0 0, 0 1 0 1, 0 1, 1 © 0 1 1 0 0 0, 0 1 0 1, 0 1, 1 - 1 1 0 0 registre soustracteur 0-0 1 1 1 1 additionneur 0 0 1 1 0 0 0, 0 1 0 1, © 1, 1 0 - 1 1 0 0 registre soustracteur C*1 0 0 1 0 0 0, 0 1 0 1, 0 1, 1 0 1 0 1 0 0 0, 0 1 0 1, 0 1, 1 © 1 - 1 1 0 0 registre soustracteur C=1 0 0 0 0 0, 0 1 0 1, 0 1, 1 0 1 1 0 0 0 Q, 0 1 0 1, 0 1, 1 0 I 1 - 1 1 0 0 registre soustracteur c^o 1 ï 0 0 additionneur 0 Zone R3 Q2 K° 03 —A— 0 0, "0 1 0 zone disque 0 11 canal 0, - ( / Bits 0-8 non représentés) 70 03334 2029795 Initialement, le nombre binaire indiqué ci-dessus est emmagasiné dans le registre de données 26 dans le dispositif de traitement de données PR 14. Ultérieurement, un signal de contrôle est formé à la sortie Tg8 par l'unité de contrôle 28, en amenant la por-5 te 31 à emmagasiner le nombre binaire dans le registre d'adresses de disque 30. Le signal de contrôle en Tg8 est aussi appliqué au compteur de séquence 32., en l'amenant à commencer la production d'une séquence de signaux aux circuits de sorties el à e26. Le compteur de séquences peut être formé par n'importe quel circuit 10 bien connu dans la technique des calculateurs pour former des signaux de contrôle aux circuits de sortie el à e2€, un à la fols, après avoir été démarré par le signal de contrôle en Tg8. En se référant de nouveau aux séquences de cinq étapes pour l'opération de conversion, la première étape doit diviser l'adresse 15 binaire par l'équivalent binaire du nombre décimal 512. Puisque l'équivalent binaire du nombre décimal 512 est un nombre binaire exact, l'effet de cette division est de déplacer le nombre binaire de neuf bits binaires vers la gauche. Le reste (RI) devient les neuf bits binaires les moins significatifs et le reste du mot (trei-20 ze bits) devient le quotient (Ql). Dans ce but, le signal en Tg8 amène la porte 31 à emmagasiner les neuf bits les moins significatifs de l'adresse binaire dans les cellules de mémoire O à 8 du registre de disque 30. Ainsi, les cellules 8 à 0 du registre d'adresses de disque contiennent maintenant les bits 100111000 (non repré-25 sentés dans le tableau III). Egalement, le signal en Tg3 amène la porte 31 è emmagasiner les treize bits les plus significatifs de l'adresse binaire dans les cellules de mémoire 11 à 23 du registre d'adresses de disque 30, tel que représenté en faee de Tg8 dans le tableau III. Il devrait être maintenant évident que la première di-30 vision a été achevée et, dans cette division, l'adresse binaire est divisée par l'équivalent binaire du nombre décimal 512. Le quotient (Ql) est maintenant contenu dans les cellules de mémoire 11 à 21, tandis que le reste (RI) est contenu dans les cellules de mémoire 0 à 10 du registre d'adresses de disque 30. Le signal de reste (RI) 35 est "l'adresse de mots" désirée. Ainsi, la première étape de traduction est maintenant achevée et l'adresse de mots désirée est 100111000. La seconde étape dans la traduction consiste à diviser le « quotient (Ql), maintenant contenu dans les cellules de mémoire 11 à 40 23 du registre d'adresses de disque 30, par l'équivalent binaire du 70 03334 i4 112979 S nombre décimal 384. Cette division est réalisée par me série de soustractions utilisant le complément à 1 + 1 de l'équivalent binaire de 384. Le complément à 1 + 1 de 1 'équivalent binaire de 384 contient to*is les zéros sauf pour les trois bits les plus signi.fi-5 catifs (voir tableau III). En conséquence, seuls les ferons bits les plus significatifs du complément à 1 + 1 sont eaaaagftsînés dans les cellules 3 à 1 du registre soustracteur 34 et la cellule O est réglée à O. Dans ce but, le compteur de séquences 32 fors* un signal de contrôle à la sortie el en amenant la matrice de circuits 10 portes 38 à emmagasiner les trois bits binaires dans le registre soustracteur 34 et en 1*assenant à emmagasiner un bit 0 dans la cellule O. Cette condition est indiquée dans le tableau III en face de el. L'unité arithmétique 16 procède alors aux étapes exigées 15 pour réaliser la division. Pour donner plus de détails, les bits binaires du quotient (Q2) obtenus durant la division sont emmagasinés bit par bit dans la cellule 10 du registre d'adresses de disque 30. Chaque bit emmagasiné dans le registre 30 est alors déplacé vers la gauche d'un bit lorsque chaque bit ultérieur du quotient est 20 emmagasiné. Les restes Intermédiaire et final (R2) de la division sont emmagasinés à la gauche des bits du quotient (Q2). En se référant au tableau II, ©n verra que le nombre maximum de bits dans le quotient (Q2) (ou iraméro de disque) est de quatre. In conséquence, on n'exige qu'un maximum de quatre soustractions. Dans ce but, des 25 signaux de contrôle en e2 à e9 sont produit». In poursuivant la seconde étape de traduction, l'additionneur 36 ajoute les bits emmagasinés dans le registre soustracteur 34 aux bits correspondants du registre d'adresses de disque 30 et forme immédiatement une sortie correspondant à la somme et une sov-30 tle indiquant s'il y a où non une retenue. En se référant à e2 dans le tableau III, on peut voir la somme; on verra que cette somme ne produit pas une retenue et l'additionneur ne forme pas un signal d® retenue (C = 0). Le circuit porte 40 est agencé pour qu'il emmagasine la som-35 me produite à partir de l'additionneur 36 en retour dans les trois positions d'emmagasinage les plus significatives du registre 30 et un bit 1 dans la cellule 10 (du registre 30) chaque fois que l'additionneur 36 produit un signal de retenue à la sortie C et ton signal de contrôle est simultanément formé & n'importe laquelle des sorties 40 e2, e4, e6 et e8. Si aucun signal de retenue n'est produit par 70 03334 2029795 l'additionneur, les signaux de chronométrage ne provoquent pas de changement dans le registre 30. Puisque le circuit additionneur 36 ne produit pas de retenue (C « 0) en e2, la matrice de circuits portes 40 ne modifie pas 5 le contenu du registre d'adresses de disque 30. Les signaux de contrôle en e3, e5, ej et e9 amènent la matrice de circuits portes 40 à déplacer le contenu des eellules 10 à 22 d'une cellule vers la gauche et à régler la cellule 10 à 0. On doit également noter que la cellule 10 contient initialement un 10 bit 0. En conséquence, le signal de contrôle en e3 amène le registre d'adresses de disque 30 à déplacer sans condition les cellules 10 à 22 d'une position de bit vers la gauche dans le registre d'adresses de disque 30. 15 Le premier bit, un bit 0, du quotient (Q2) est alors emmaga siné dans le registre 30 dans la cellule 11. Pour séparer le quotient (Q2) du reste partiel, une est représentée dans le tableau III. Ainsi, le bit 0 du quotient (Q2) est indiqué juste à droite de la virgule décimale en e3 dans le tableau III et est le bit le 20 plus significatif du quotient (Q2). L'information étant déplacée dans le registre d'adresses de disque 30 jusqu'à la position représentée en e3 dans le tableau III et le bit le plus significatif du quotient (Q2) étant dans la position de bit 11, l'additionneur d'adresses 36 ajoute à nouveau le 25 contenu des trois bits les plus significatifs du registre soustracteur 3^ du registre d'adresses de disque 30 et produit une sortie correspondant à la somme. En se référant au tableau III, on verra que la somme amène l'additionneur à former un signal de retenue (C * 1). 30 Le signal de contrôle en e4 coïncidant avec le signal de retenue provenant de 11additionneur 36 amène la matrice de circuits portes 40 à emmagasiner la somme produite à la sortie de l'additionneur 36 dans les trois positions de bits les plus significatives du registre d'adresses de disque 30, en laissant le restant des posi-35 tions de bits 12 à 23 sans modification. En outre, puisqu'un signal de retenue (C = 1) est formé par l'additionneur 36, la matrice de circuits portes 40 emmagasine un bit 1 dans la position de bit 10 du registre d'adresses de disque 30 suivant le premier bit du quotient (Q2). Les deux bits du quotient sont représentés dans le tableau 40 III en e4 à la droite de la virgule décimale et sont 01. 70 03334 16 2029795 Le signal de contrôle en e5 amène la matrice de circuits portes 40 à déplacer le contenu des positions de bits 10 à 22 du registre d'adresses de disque 30 d'une position de bit vers la gauche, entraînant le reste et le quotient intermédiaires présentés 5 en e5 dans le tableau III. L'action de la matriee de circuits portes 40 est répétée durant les signaux de contrôle en e6 à e9 d'une manière semblable à celle décrite ci-dessus pour les signaux de contrôle en e2 à e5. Le fonctionnement peut être suivi en se référant à la description 10 précédente et à l'exemple présenté dans le tableau III. Finalement, le signal de contrôle en e9 amène la matrice de circuits portes 40 à déplacer le contenu des positions de bits 10 à 22 d'une position de bit vers la gauche jusqu'à la position présentée en e9 dans le tableau III. 15 A ce point, les positions de bits 15 à 23 contiennent le reste (R2), et les positions de bits 11 à 14 contiennent le quotient (Q2). Le quotient (Q2) est le numéro de disque. Le reste (R2) contient le numéro de zone, le numéro de canal et le numéro de Zone. 20 On arrive alors à la troisième étape dans la traduction. Dans la troisième étape de la traduction, l'équivalent binaire du nombre 96 est soustrait du reste (R2) pour déterminer les numéros de Zone, de canal et de zone. Le tableau II présente le complément à 1 + 1 de l'équivalent binaire du nombre décimal 96. Tous les bits 25 à la droite des quatre bits les plus significatifs sont 0. En conséquence, seuls les quatre bits les plus significatifs ont besoin d'être considérés dans la soustraction. Par suite, le signal de contrôle en elO amène la matrice de circuits portes 38 à emmagasiner les quatre bits.les plus signifiea-30 tifs du complément à 1 + 1 de l'équivalent binaire du nombre décimal 96 dans les quatre eellules du registre soustracteur Cette con dition est indiquée en elO dans le tableau III. L'additionneur 36 combine les quatre bits les plus significatifs contenus dans le registre d'adresses 30 et le contenu du registre soustracteur JK et 35 produit une somme et un signal de retenue (C «■ 1). Le signal de retenue indique que la soustraction est valable et peut avoir lieu. Le signal de contrôle en ell en combinaison avec le signal de retenue (c = l) amène la matrice de circuits portes 40 à emmagasiner la somme formée par le circuit additionneur 36 dans les quatre 40 positions de bit 20 à 23 du registre d'adresses de disque 30 et à 70 03334 2029795 emmagasiner un seul bit dans la position de bit 9 du registre d'adresses de disque 30. I»® seul bit emmagasiné à la position de bit 9 indique que la Zone désirée est 1 ou 2, puisqu'on a trouvé que le reste (R2) était supérieur à 96. La différence de la soustraction 5 est Dl qui est alors emmagasinée dans les positions de bit 15 à 23 du registre 30. On note que, si m signal de retenue n'est pas produit (C = 0) en ell, la soustraction n'est pas valable et le reste (R2) serait inférieur à 96. Dans ces conditions, le signal en ell n'amènerait pas la matrice de circuits portes 40 à emmagasl-10 ner la sortie de l'additionneur 36 dans le registre 3©. Cependant* la matrice de circuits portes 40 emmagasinerait un bit 0 dans la cellule 9 du registre 30. On arrive alors à la quatrième étape dans laquelle l'équivalent binaire du nombre décimal 128 est soustrait de la différence 15 Dl. En se référant au tableau II, on verra que le complément à 1 + 1 de l'équivalent binaire du nombre décimal 128 contient tous les zéros à la droite des deux bits les plus significatifs et peut être négligé dans la soustraction. Cependant, l'additionneur 36 peut recevoir quatre positions de bit. En conséquence, les quatre posi-20 tions de bit les plus significatives sont utilisées dans la quatrième étape de la traduction. Dans ce but, le compteur de séquences 32 forme un signal de contrôle en el3 amenant la matrice de circuits portes 38 à emmagasiner les quatre bits les plus significatifs du eomplément à 1 + 1 25 de l'équivalent binaire du nombre décimal 128 dans le registre soustracteur 34. L'additionneur 36 combine les quatre bits contenus dans le registre soustracteur 34 avec les quatre bits les plus significatifs de la différence Dl et forme une sortie correspondant à la somme. En se référant au tableau III, on verra qu'il n'y a pas 30 de signal de retenue (C =0) provenant de cette soustraction et, en conséquence, la soustraction n'est pas valable et n'a pas lieu. Par suite du manque de signal de retenue, le signal de contrôle en el4 n'amène pas la matrice de circuits portes 40 à modifier les positions de bit 15 à 23 du registre d'adresses de disque 30 mais amène 35 vraiment la matrice de circuits portes 40 à emmagasiner un bit 0 dans la position de bit 10. Le signal de contrôle en el5 amène le contenu de la position de bit 15 à 22 à être déplacé sans eonditioa d'une position de bit vers la gauche. Ainsi, les positions de bit 14 à 23 contiennent maintenant la différence (Dl) et le numéro de 40 Zone est emmagasiné dans les positions de bit 10 et 11. Les bits 70 03334 18 3029795 du numéro de Zone sont 01 représentant la Zone #1. On doit noter que, si la soustraction en el4 était valable et que l'additionneur 36 produise un signal de retenue (G = 1), le signal de contrôle en el4 amènerait la matrice de circuits portes 5 40 à emmagasiner la somme produite par 1 ' additiom>#mr 36 clans les quatre positions de bit les plus significatives du registre d'adresses de disque 30. En outre, le signal de contrôle en el4 amènerait les positions de bit 10 et 9 à être modifiées en 1 O, respectivement, représentant la Zone #2. Dans ces conditions, la vs~ ÏÔ leur dans les positions de bit 16 à 23 en el5 serait la différence (D2) « On doit noter qu'après le signal en el5 une seule des valeurs R2, Dl et D2 sera toujours emmagasinée dans les positions de bit 16 à 23. En d'autres termes, si R2 est inférieur & 96, alors 15 R2 se terminera dans les positions de bit 16 à 2>. Si Dl (qui est R2 moins 96} est inférieur à 128, alors Dl se terminera dans les positions de bit 16 à 23. Si Dl est supérieur à 128, R2 (qui est Dl moins 128) se terminera dans les positions de bit 16 & 23. On arrive alors à la cinquième étape de la traduction. Du-20 rant la cinquième étape de la traduction, la valeur obtenue dans la seconde, la troisième et la quatrième étape est divisée, par le rapport d'entrelacement de zone convenable, et le reste intermédiaire et le reste final (R3) sont formés et emmagasinés dans l'extrémité gauche du registre 30, juste à gauche du quotient Q2. Les bits 25 du quotient Q3 provenant de la division sont emmagasinés un bit h la fois dans la position de bit 9 du registre d'adresses de disqu© 30. Comme chaque bit du quotient (Q3) est emmagasiné, les bits formés précédemment du quotient (03), ainsi que les bits du'reste (R3), de Q2 et du numéro de Zone sont déplacés d'une position de 30 bit vers la gauche. Le reste (R3) est le numéro de zone et le quotient (03) est le numéro de canal. Le quotient (Q3) (numéro de canal) a cinq bits binaires. En conséquence, on exige un maximum de cinq opérations de soustraction 35 pour réaliser la division. La valeur acceptée obtenue dans la seconde, la troisième et la quatrième étapes de traduction est divisée par le rapport d'entrelacement de zone, tel que déterminé par le numéro de Zone. Ainsi, le diviseur utilisé dans la cinquième étape de traduction est dé-40 terminé par la valeur du numéro de Zone emmagasinée dans les posi 70 03334 2029795 tions de bit 10 et 11. En se référant à la figure 1, on verra que les positions de bit 10 et 11 du registre d'adresses de disque 30 sont connectées à la matrice de circuits portes 38. La matrice 38 est sensible au signal de contrôle à la sortie el6 du compteur de 5 séquences 32 pour emmagasiner le complément à 1 + 1 du rapport d'entrelacement de zone dans le registre de soustracteur 34. Le rapport d'entrelacement de zone utilisé est celui qui correspond au numéro de Zone contenu dans le registre d'adresses de disque 30 aux positions de bit 10 et 11. 10 Considérant maintenant l'exemple réel du tableau III, le numéro de Zone contenu dans les positions de bit 10 et 11 suivant el5 est le nombre binaire 01 qui, sous forme décimale, est la Zone 4ÎÉ1. En se référant au tableau I, on verra que le rapport d'entrelacement de zone, pour la Zone Y/fr 1, est de 4. En se référant au 15 tableau II, on verra que le complément à 1 + 1 de l'équivalent binaire du nombre décimal 4 est 1100. Cette valeur est utilisée pour les opérations de soustraction à répétition de la division durant la cinquième étape de traduction. Le signal de contrôle en el6 commence la cinquième étape et 20 amène la matrice de circuits portes 38 à emmagasiner la valeur 1100 dans le registre soustracteur 34. L'additionneur 36 combine immédiatement les quatre bits dans le registre soustracteur 34 avec les quatre bits les plus significatifs dans le registre d'adresses de disque 30 et fournit une sortie correspondant à la somme et n'impor-25 te quelle retenue. En se référant au tableau III, on verra qu'un signal de retenue (C = l) est produit, indiquant que la soustraction est valable. Le signal de retenue (C =» 1) et le signal de contrôle en el7 amènent la matrice de circuits portes 40 à emmagasiner la somme produite par 1'additionneur 36 dans les quatre positions de 30 bit les plus significatives du registre d'adresses de disque 30 et amènent la matrice de circuits portes 40 à emmagasiner un bit 1 dans la position de bit 9. Ainsi, le bit le plus significatif du quotient (Q3) est emmagasiné dans la position de bit 9. Si la sortie de l'additionneur 36 n'a pas produit une rete-35 nue durant le signal de contrôle en elj, la matrice de circuits portes 40 n'aurait pas modifié les quatre bits les plus significatifs du registre d'adresses de disque 30 et un bit 0 aurait été emmagasiné dans la position de bit 9 du registre d'adresses de disque 30 et la soustraction n'aurait pas été valable. 40 Cependant, en poursuivant avec cet exemple,la soustraction 70 03334 20 2029795 est valable et le signal de contrôle en el8 amène le contenu des positions de bit 9 à 22 du registre d'adresses de disque 30 à être déplacé sans condition d'une position de bit vers la gauche. La première des quatre opérations dé soustraction est maintenant ter-5 minée et le premier bit du quotient (Q3) est contenu dans la position de bit 10. Egalement, le reste intermédiaire de R3 est contenu dans les positions de bit 16 à 23. L'additionneur 36 combine alors le contenu du registre soustracteur 34 avec le nouveau contenu des quatre bits les plus signi-10 ficatifs du registre d'adressesde disque 30 et produit une sortie correspondant à la somme. Tel qu'indiqué en el9 dans le tableau III, aucun signal de retenue (C *■ 0) n'est produit par l'additionneur 36. En conséquence, la soustraction n'est pas valable et n'a pas lieu. Le manque d'un signal de retenue (C » 0) avec le signal 15 de contrôle en el9 amène la matrice de circuits portes 40 à emmagasiner un bit 0 dans la position de bit 9 du registre d'adresses de disque 30 et laisse le reste du registre d'adresses de disque 30 sans modification. Le compteur de séquences 32 forme alors un signal de con-20 trôle à la sortie e20. Le signal de contrôle à la sortie e20 amène le contenu des positions de bit 9 k 22 k être déplacé d'une position vers la gauche, tel qu'indiqué dans le tableau III. A ce point, les deux bits les plus significatifs du quotient sont emmagasinés dans les positions de bit 10 et 11 et le résultat intermédiaire pour 25 R3 est contenu dans les positions de bit 18 à 23. Les actions de la matrice de circuits portes 40 en réponse aux signaux de contrôle en e21, e23 et e25 sont semblables à celles durant el7 et el9. Cela revient à dire que, si un signal de retenue est formé par l'additionneur 36, une soustraction valable est indi-30 quée et la matrice de circuits portes 40 emmagasine le signal de somme provenant de l'additionneur 36 dans les quatre positions de bit les plus significatives du registre 40 et un bit 1 est emmagasiné dans la position de bit 9. Si, d'autre part, il n'y a pas de signal de retenue, indiquant une soustraction non valable, un bit 0 35 ®st emmagasiné dans la; position de bit 9 et le restant du registre 9 reste sans modification. Durant les signaux en e22, e24 et e26, le contenu des positions de bit 9 k 22 est déplacé sans condition d'une position de bit vers la gauche. L'action du système pour l'exemple dans le tableau III du-40 rant e21 à e26 peut être suivie et comprise en se référant au ta 70 03334 2029795 bleau III et à la discussion précédente du fonctionnement durant elT à e20. En suivant le signal de contrôle en e26 du compteur de séquences 22, le contenu du registre d'adresses de disque 30 est tel 5 que représenté dans le tableau XII. En d'autres termes, le registre d'adresses de disque 30 contient maintenant des signaux séparés représentant chacune des valeurs suivantes : numéro de zone (R3), numéro de disque (Q2), numéro de Zone, numéro de canal (03) et adresses de mot (RI) (ce dernier signal n'étant pas représenté dans le 10 tableau III). Après que la traduction ait été achevée, le signal de contrôle en e26 indique au circuit 18 de sélection de positions de disque que la traduction est achevée et qu'une opération de lecture ou d'inscription peut avoir lieu telle qu'exigée. La tête partieuliè-15 re 12 qui doit être utilisée dans la lecture ou l'inscription est déterminée par les signaux de sélection de têtes ou de transducteur comprenant le numéro de disque, le numéro de Zone et le numéro de canal. Des signaux comprenant le numéro de zone et le numéro d'à--dresses de mot spécifient la position angulaire du disque à laquelle 20 l'opération de lecture ou d'inscription doit avoir lieu. Plusieurs caractéristiques du système doivent être notées. Bien que toutes ces caractéristiques ne soient pas essentielles pour les aspects larges de la présente invention, elles sont incorporées dans un exemple de réalisation préféré. Une caractéristique 25 importante pour réduire le prix de revient et la complexité du système est que le nombre réel de groupes qu'on peut adresser a été rendu aussi proche que possible du nombre binaire exact. Ceci a permis aux bits sur lesquels l'additionneur 36 fonctionne d'être limités aux quatre positions de bit d'ordre élevé. Il apparaîtra éga-30 lestent aux personnes expérimentées dans la technique que des parties ou la totalité du circuit additionneur 36 et de la matrice de circuits portes 40 peuvent être formées par une matrice de circuits portes qui réalise la même fonction que celle décrite ci-dessus pour l'additionneur 36 et la matrice de circuits portes 40. Il sera aus-35 si évident que, puisque le même nombre à soustraire"est utilisé dans chaque opération de conversion, des parties ou la totalité du registre soustracteur 34 pourraient être éliminées et remplacées par un type de logique à câblage incorporé qui est combiné à l'additionneur 36 et à la matriee de circuits portes 40. 40 En outre, seules les différences positives sont reconnues 70 03334 22 2029795 durant les diverses opérations de soustraction. On a profité de eette caractéristique en additionnant le 1 binaire au complément à 1 de tous les soustracteurs à la sortie et en permettant seulement les soustractions valables (celles qui produisent un résultat po-5 sitif). Le procédé et le dispositif employés ici sont proférés lorsque le complément à 1+1 est ajouté à une adresse jusqxî' h ce que le manque d'une retenue soit détecté, en n'emmagasinant que le résultat des additions qui produisent une retenue, Cependant, dans les aspects les plus larges de la présente invention, un exemple de 10 réalisation peut ajouter le complément à 1 du nombre à soustraire à l'adresse jusqu'à ce que le manque d'une retenue soit détecté en emmagasinant tous les résultats y compris ceux non valables dans lesquels on ne produit pas de retenue. Le résultat non valable est alors corrigé par addition dans le nombre à soustraire sans coaplé-15 ment +1. Peur que les opérations de traduction aient lieu aussi rapidement que possible, on désire éviter les retards entre la réception de l'adresse binaire et la lecture à partir du disque d'enregistrement. En conséquence, l'additionneur 36 contient une chaîne de re-20 tenues parallèles (nom, représentée) couramment connue dans la technique des calculateurs pour réduire le temps que prend chaque soustraction. On doit noter que le format d'information décrit ici est un format préféré. Cependant, d'autre» formats peuvent être conçus 25 dan? le domaine d# la présente invention. Egalement, en changeant d'une manière appropriée les signaux de contrôle et les réseaux de portes logiques, des adresses dan* d'autres systèmes de base numérique peuvent être transformées, par exemple, dès signaux d'adresses décimaux codés enbinalre. 30 La présent* invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de modifications qui apparaîtront à l'homme de l'art. 70 03334 23 2029795 REVENDICATIONS 1 - Système de traitement de données, caractérisé en ce qu'il comprend des moyens d'emmagasinage renfermant une surface d'enregistrement rotative ayant un format d'information prédétermi- 5 né, plusieurs moyens de transduction pour lire et inscrire sur la surface d'enregistrement, un circuit contrôlable de sélection de position angulaire et de sélection de transducteur pour choisir un moyen de transduction et une position angulaire sur une surface d'enregistrement à laquelle on a accèsj un dispositif de traitement 10 de données pour fournir des adresses codées pour les moyens d'emmagasinage, et des moyens arithmétiques couplés entre le dispositif de traitement de données et les moyens d'emmagasinage pour recevoir une adresse codée désignant un emplacement auquel on a accès sur la surface d'enregistrement et pour la transformer en signaux indivi-15 duels de sélection de position angulaire et de sélection de transducteur à utiliser pour contrôler séparément l'accès à la surface d'enregistrement, respectivement, par le circuit contrôlable de sélection de position angulaire et de sélection de transducteur. 2 - Système selon la revendication 1, caractérisé en ce 20 qu'il comprend un moyen de contrôle pour fournir au moins un signal correspondant à chaque paramètre dans le format d'information, le moyen arithmétique y étant sensible pour transformer l'adresse codée en signaux individuels de sélection de position angulaire et de sélection de transducteur. 25 3 - Système selon l'une des revendications 1 et 2., caracté risé en ce que le moyen arithmétique est agencé pour réaliser une série de soustractions à répétition sur l'adresse codée pour la transformer en signaux individuels de sélection de position angulaire et de sélection de transducteur. 30 4 - Système selon l'une des revendications 1 à 3,, caractéri sé en ce qu'il y a plusieurs surfaces d'enregistrement et le moyen arithmétique transforme, en outre, l'adresse en un signal de sélection de transducteur séparé correspondant à une surface d'enregistrement . 35 5 - Système selon l'une des revendications 1 à 4, caractéri sé en ce que des moyens de transducteur sont placés à différentes positions sur la surface d'enregistrement pour définir des canaux individuels pour la lecture et l'inscription d'informations. 6 - Système selon l'une des revendications 1 à 5, caractéri-40 sé en ce qu'il y a plusieurs surfaces d'enregistrement, chacune 70 03334 24 2029795 ayant tin format de données prédéterminé agencé en plusieurs Zones annulaires, chacune ayant plusieurs canaux individuels pour enregistrer l'information, chaque Zone étant divisée en un nombre différent de zones radiales, chaque zone étant divisée en un nombre 5 différent d'adresses radiales de mots, le moyen arithmétique fonctionnant pour recevoir une adresse binaire codée et pour la transformer en signaux individuels désignant une Zone, une surface d'enregistrement et un canal pour contrôler le circuit de sélection de transducteur en signaux individuels désignant une zone et une adres- 10 se de mots pour contrôler le circuit de sélection de position angulaire . 7 - Système selon la revendication 6, caractérisé en ce que le moyen arithmétique comprend des moyens de registre pour emmagasiner l'adresse binaire codée à transformer et des moyens sensibles 15 au contenu du premier registre pour réaliser des manipulations de données prédéterminées et pour emmagasiner sélectivement des signaux individuels dans le premier registre désignant une surface d'enregistrement, une Zone, un canal, une zone et une adresse de mot. 8 - Système selon l'une des revendications 1 à 6, earactéri- 20 sé en ce que le moyen arithmétique comprend tin premier moyen de registre pour emmagasiner l'adresse codée à convertir et des moyens de combinaison couplés seulement à un nombre limité des bits les plus significatifs des signaux d'adresse codée dans le premier moyen de registre et y étant sensible pour permettre des opérations effica- 25 ces de soustraction à maintes reprises, pour emmagasiner sélectivement le résultat obtenu dans le premier moyen de registre et pour déplacer sélectivement le contenu du moyen de registre jusqu'à ce que le nombre binaire soit totalement converti. 9 - Système selon la revendication 8, caractérisé en ce 30 qu'il comprend des moyens fournissant un signal valable de soustraction indiquant si une soustraction entraînant une différence positive est obtenue dans chaque soustraction itérative, et le moyen de combinaison comprend des moyens de circuits portes pour insérer con-ditionnellement et sélectivement un signal prédéterminé dans les 35 moyens de registre en réponse au signal de soustraction valable. 10 - Système selon l'une des revendications 1 - 9i caractérisé en ce que le dispositif de traitement de données fournit des adresses binaires pures et le moyen arithmétique convertit des adresses binaires pures en signaux séparés de sélection de position 40 angulaire et de sélection de transducteur. 70 03334 2029795 11 - Système selon la revendication 1, caractérisé en ce que le moyen arithmétique comprend des moyens pour recevoir une adresse codée désignant un emplacement auquel on a accès à la surface d'enregistrement, comprenant des moyens de contrôle pour four- 5 nir au moins un signal correspondant à chaque paramètre dans le format d'information qui doit être déterminé, des moyens producteurs de paramètres sensibles à chaque signal de contrôle pour former au moins un signal de paramètre à utiliser pour modifier une adresse codée, ce moyen arithmétique utilisant les signaux de para-10 mètres pour réaliser une série de soustractions à répétition sur l'adresse pour la convertir en signaux individuels de sélection de position angulaire et de sélection de transducteur, à utiliser pour le contrôle séparé de l'accès à une surface d'enregistrement par le circuit contrôlable de la sélection de position angulaire et de sé-15 leotion de transducteur, respectivement. 12 - Système selon la revendication H, caractérisé en ce que le moyen arithmétique comprend des moyens de registre pour emmagasiner l'adresse codée reçue. 13 - Système selon la revendication 12, caractérisé en ce 20 que le moyen arithmétique comprend des moyens additionneurs pour combiner les signaux d'adresses codées et de paramètres.