Brevet FR2026660A1 — publié le 19700918

L'invention concerne un montage intAgré à semiconducteurs comportant des transistors de types complémentaires dans un substrat semiconducteur unique, dans lequel des zones monocristallines en forme de gouttières et ayant un premier type de conductivité, sont séparées d'un support cristallin par des couches isolantes. I1 est connu en soi de placer des transistors complémentaires, c' est-à-dire des transistors pnp et npn à l'intdrieur d'un corp8 semiconducteur, dans les montages intdgrés à semiconducteurs. Pour cela, on peut partir par exemple d'un substrat d'un premier type de conductivité et y déposer une couche épita- xiale d'un second type de conductivité. Pour former des transistors npn on peut par exemple prévoir, dans le cas où la couche épitaxiale a une conductivité de type n, une zone p et une zone n, coins pour un transistor planas. de plus, on peut faire pénétrer par diffusion une zone p dans le substrat à conductivité de type n, ladite zone p, la couche épitaxiale et le substrat constituant ltemetteur, la base et le collecteur d'un transistor pnp. Une telle réalisation d'un transistor pnp dans un circuit intègre présente cependant l'inconvénient de limiter l'utilisation de ce dernier. Habituellement en effet, dans les circuits intégrés, le substrat est électriquement mis à la masse, de sorte que le transistor pnp, dont le substrat constitue le collecteur, n'est pas complètement isolé dans le montage. On sait en outre réaliser des transistors pnp dans les circuits intégrés sous la forme appelée "transistors latéraux". Pour cela on place par exemple l'une à côté de l'autre, dans une couche épitaxiale d'un type de conductivité donné, située sur un substrat, deux zones de l'autre type de conductivité, servant de collecteur et d'émetteur du transistor, alors que la partie de' la couche épitaxiale, comprise entre ces deux zones, en représente la base. De tels transistors ont l'inconvénient de fournir une amplification en courant très faible. Une autre possibilité connue, pour réaliser simultanément des transistors pnp et des transistors npn dans un circuit intégré, consiste à placer une succession de zones pnp à coté d'une succession de zones ppn sur une couche épitaxiale située sur un substrat, conformément à la technique planar. En utilisant les mêmes phases de diffusion pour les deux successions de zones, les transistors fabriqués n'ont pas de caractéristiques optimales. En utilisant des diffusions. séparées pour les deux successlons de zones, il faut trop de phases de diffusion. La présente invention concerne un montage intégré à semiconducteurs qui ne présente pas les incornrénients, indiqués précédemment, des circuits connus. Le dispositif selon l'invention est du type mentionné initialement et il est caractérisé par le fait qu'on a prévu à la partie inférieure d'une première zone en forme de gouttière, une zone du second type de conductivité, formant le collecteur d'un transistor du premier type et se prolongeant d'un côté jusqu' à la surfa'ce de ladite première zone en forme de gouttière, qu'une seconde zone du second type de conductivitE, constituant 1' émetteur dudit transistor du premier type est prévue sur la face supérieure de ladite zone en forme de gouttière, la zone du premier type de conductivité située entre les deux zones du second type de conductivité, formant la base du transistor du premier type, et qu'on a prévu, dans une seconde zone en forme de gouttière et ayant le premier type de conductivité, deux zones imbriquées l'une dans l'autre, du premier et du second type de conductivité, qui constituent l'émetteur et la base d'un transistor du. second type, la partie restante de la seconde zone en forme de gouttière formant le collecteur dudit transistor di second type. A titre d'exemple, on a décrit ci-dessous et illustré schématiquement au dessin annexé une forme de réalisation du montage suivant l'invention. Conformément à la figure 1, on part par exemple d'un monocristal de silicium 200, à conductivité du type n, dans lequel on réalise une zone n4, 5, et une zone p+, 10, par diffusion masquée. Pour simplifier le dessin, on n'a pas représenté sur la figure 1- la couche d'oxyde formant le masque. Conformément à la figure 2, on donne par attaque chimique une forme évidée, comme repr & enté, au corps semiconducteur 200, et on y dépose une couche de bioxyde de silicium 6,7. On dépose du'silicium polycristallin sur cet oxyde et on enlève, par exemple par polissage, la, partie du cristal initial, 'à con ductilité de type n, qui est située au-dessus du. plan II-II sur la figure 2. On aboutit ainsi à la structure représentée sur la figure 3, dans laquelle un support polycristallin 100 présente deux zones en forme de gouttière, séparées du matériau polycristallin par des couches isolantes 6 et 7. La couche n', 5, et la couche p', 10, se trouvent de-ce fait respectivement à la partie inférieure de la gouttière gauche et à la partie inférieure de la gouttière droite. ConformZment à ia figure 4, on peut réaliser des transistors compleméntaires dans les zones en forme de gouttière. Au moyen de phases successives de diffusion, connues en soi, on fonte donc un transistor'npn, 1, 2,'--3, dans la gouttière gauche et un transistor pnp, 8, 9, 10, dans la gouttière droite. On vaporise un matériau de contact, par exemple de 1' aluminium, dans des ouvertures appropriées de la couche d'oxyde 21, ce qui fournit les contacts correspondants 11, 12, 13 pour le transistor 1, 2, 3 et les contacts 18, 22, 20 pour le transistor 8, 9, 10. Sous le contact de collecteur, 13, du transistor-npn, 1, 2, 3, est prévue une zone n, 4, fortement dopée qui est destinée à améliorer les propriétés'ohmiques de ce contact. D'une façon analogue, une zone n, 19, fortement dopée est prévue également sous le contact de la base 22 du transistor 8, 9, 10. Dans le transistor npn, 1, 2, 3, la zone n', 5, fonctionne comme ce qu'on appelle une couche enterrée (burried-layer', qui améliore, d'une façon connue en soi, la résistance de collecteur du transistor. REVENDICATIONS 1. Montage intégré à semiconducteurs comportant des transistors de types complémentaires dans un substrat semicon- ducteur unique, dans lequel des zones monocristallines en forme de gouttières et ayant un premier type de conductivité, sont séparées d'un support polycristallin par des couches isolantes, caractérisé par le fait qu'on a prévu à la partie inférieure d'une première zone en forme de gouttière, une zone du second type de conductivité, formant le collecteur d'un transistor du premier type et se prolongeant d'un côté jusqu'a la surface de ladite première zone en forme de gouttière, que une seconde zone du second type de conductivité, constituant l'émetteur -dudit transistor du premier type est prévue sur la face supérieure de ladite première zone en forme de gouttière, la zone du premier type de conductivité située entre les deux zones du second type de conductivité, formant la base du transistor du premier type, et qu'on a prévu, dans une seconde zone en forme de gouttière et ayant le premier type de conductivité, deux zones imbriquées l'une dans l'autre, du premier et du second type de conductivité, qui constituent l' émetteur et la base d'un transistor du second' type, la partie restante de la seconde zone en forme de gouttière formant le collecteur dudit transistor du second type. 2. Montage intégré à semiconducteurs suivant la revendication 1, caractérisé par le fait qu'une zone dopée fortement par rapport au collecteur du transistor du second type, et ayant le mtme type de conductivité, est prévue sous la zone constituant ledit collecteur dans la seconde zone en forme de gout tière, contenant le transistor du second type.