Brevet FR2003944A1 — publié le 19691114

i 2003944 69 01568 La. présente invention concerne les circuits logiques et notamment les circuits logiques à transistors à effet de champ. L'un des progrès les plus 2r.1pcrta.nts récemment faits dsns la technologie des ser-i-conducteurs est la sise au point des 5 transistors g effet de champ 4-3C) à oxyde métallique appelés également transistors à grille isolée. Contrairement aux dispositifs semi-conducteurs classiques, le TEC est un dispositif commandé par tension et non par intensité. Quand une certaine tension négative s'applique à sa grille, le TEC débite et, quand une seconde tension 10 plus positive (habituellement tension-témoin, pa.r exemple celle de la. masse) s'applique à sa grille, le TEC cesse de débiter, et devient non conducteur. On voit ainsi que le TEC fonctionne en commutateur commandé par tension, et est tout indiqué pour être utilisé dans des circuits de commutation et circuits logiques du type cou-15 rarasent employé dans les calculateurs numériques. L'utilisation de TEC dans des circuits logiques présente en outre l'avantage qu'on peut aisément incorporer ces transistors à éléments de circuits imprimés, ce qui permet une miniaturisation plus poussée et réduit la puissance d'alimentation des circuits 20 logiques. On peut incorporer l'ensemble des TEC et des circuits élémentaires associés à un même élément de circuit imprimé et l'on interconnecte ensuite les divers éléments pour former la. logique complète. Une unité de base pour la construction des logiques ac-25 tuelies est l'inverseur de données qui reçoit des données d'entrée d'un circuit logique situé en amont et fournit un signal de sortie ayant une polarité inverse de celle des données d'entrée, le signal de données inversé constitue le signal d'entrée appliqué à un ou plusieurs étages logiques ultérieurs, qui effectuent des opérations 30 logiques déterminées.. Pour synchroniser le fonctionnement des divers éta~-es de la logique, on applique à chacun d'eux des impulsions horaires synchrones ayant une fréquence et des relations de phase déterminées» II se révèle hautement avantageux, dans les circuits logiques à TEC, d'utiliser des impulsions horaires à quatre phases, 35 présentant entre elles des relations de pha.se déterminées. Un mon-ta.ge permettant d'obtenir des impulsions horaires à quatre phases de ce genre est décrit dans la demande de brevet des Etats-Unis n°992 336 déposée le 12 Juin 1967, au nom de Frank Mo Wanlass# le montage inverseur reçoit certains des signaux d'im-40 pulsion âoraîres, en relation de phase déterminée avec les signaux 69 01568 2 2003944 d'impulsion horaires reçus par les circuits logiques, de sorte qu'on peut soumettre la sortie de l'inverseur de données à un échan tmonnaie synchronisé a.vec celui de la. sortie des circuits logiques 0 Ainsi, 1a. donnée présente à la sortie du premier circuit lo-5 gique pa.sse dans l'inverseur de données et dans l'étage d'entrée d'un second circuit logique.. Le signa.1 de sortie inversé de l'inverseur de données passe aussi dans le second circuit logique, où il peut subir un échantillonnage aux mêmes intervalles que le signal de sortie du premier circuit logique. 10 La, ca.pa,cité interne présente entre 1a, grille et le drain et entre 1a, grille et la, source du TEC soulève, dans les circuits logiques à TEC, des difficultés résultant de la communication indésirable, d'un étage à l'autre du circuit logique, de signaux corres pondant a.ux impulsions horaires. La, comaunication à un étage de logi 15 que d'à,val d'une impulsion horaire d'allure positive, résultant d'un couplage capacitif entre les bornes d'un étage logique d'amont risque de mettre le TEC de l'étage logique d'aval à l'état non conducteur, ce qui provoque une opération logique incorrecte. Il est aussi possible qu'une impulsion horaire d'allure négative soit tran 20 smise à l'étage logique suivant par suite de couplage capacitif et cette transmission d'impulsion horaire négative risque de provoquer 1a. mise intempestive de l'étage logique à l'état conducteur, ffin constate t utefois que ce second risque est moins gênant que le premier. Quand le premier TEC est mis à l'état conducteur par l'im 25 pulsion horaire d1allure négative, l'amplitude de l'impulsion horai re est limitée oar l'impulsion hora,ire négative s'atténue rapidement. Ainsi, 1a. présente invention traite essentiellement du problème posé par 1a, communication à un second étage logique d'impulsions horaires d'allure positive risquant d'avoir pour effet indé-30 sirable de mettre le second étage à l'éta,t non conducteur. L'invention a donc pour but de réaliser un circuit logique perfectionné, tel qu'un inverseur de données, comportant des TEC, dans lequel il y a quasi-neutralisation des effets entraînés par la. corr.iunica.tion à l'inverseur de signaux horaires positifs» 35 Elle a, également pour but de réaliser un circuit logique tel qu'un inverseur de données dans lequel une phase d'une impulsion horaire polyphasée sert à neutraliser les signaux indésirables engendrés par 1a. transmission d'une autre phase du signal horaire. . On a constaté que des moyens prévus pour neutraliser les 40 effets de 1a, transmission d'impulsions horaires risquent d'apporter 69 01568 5 2003944 au signal de données une corection excessive, faisant ainsi tomber le niveau de tension de signalisation du signal de données appliqué à l'inverseur à un niveau inférieur au seuil de tension du TEC d'entrée de l'inverseur, ce oui risque de provoquer une opéra-5 cicii logique incorrecte» En conséquence, l'invention a également pour but de réaliser un circuit; logique tel qu'un inverseur de données comportant des moyens supplément air es propres à corriger l'effet de surcoiii-pensation provoqué par la transmission de l'impulsion horaire de 10 neutralisation. Â ces fins, la présente invention a .pour objet un inverseur de données recevant un signal de données ainsi que des signaux horaires ayant une fréquence et des relations de phase déterminées. Pour neutraliser les signaux indésirables résultants de la 15 transmission par capacité d'au moins une phase d'impulsion horaire à travers un élément de commutation semi-conducteur de l'étage logique précédent, à l'inverseur, il est prévu un moyen propre à appliquer à l'inverseur une autre phase de l'impulsion horaire. Cette dernière phase de l'impulsion horaire neutralise les signaux 20 provenant des effets positifs de transmission des autres phases d'impulsion horaire. Suivant un mode de réalisation préféré, on applique la phase d'impulsion horaire neutralisatrice à travers un condensateur dont une borne est reliée à une source de phase d'impulsion horaire correctrice. On a toutefois constaté que l'impuJsxn 2p horaire neutralisante tend à exercer, un effet de surcompensation sur le signal de données appliqué au TECde l'inverseur. Pour supprimer cet effet de surcompensation,on monte un second condensateur entre la grille du TEC d'inverseur et la masse, ou autre soui*ce de tension-témoin, en vue d'atténuer l'impulsion horaire neutralisante. 50 Grâce à l'agencement suivant 1'invention,des signaux logiques correspondant aux deux états "0" et "I" sont appliqués avec précision à l'inverseur de données malgré la présence des signaux indésirables résultants de la transmission parasite des signaux horaires et la surcompensation opérée par le moyen neutralisant les effets de g; transmission parasite. D'autres caractéristiques et avantages de l'invention res- sortiront de la description qui va suivre, d'un inverseur de données description donnée à titre d'exemple uniquement et en regard des dessins annexés, sur lesquels : iç\ Fig.l est un schéma d'une logiaue-tyoe comportant l'in- ^ verseur de données suivant l'invention; 69 01568 4 2003944 Fig.2 est un diagramme d'impulsions illustrant les relations de phase entre les quatre phases horaires utilisées dans le fonctionnement de la logique ; Pig.3 est. une vue de détail reproduisant une partie du 5 diagramme de la fig.2, et ]?ig.4a à 4d sont des diagrammes d'impulsions illustrant les effets de neutralisation des signaux parasites et de correction de la surcompensation, obtenus suivant l'invention,. On va maintenant considérer les dessins, sur lesquels la 10 fig.I représente schématiquement, à titre d'exemple, le montage d'un élément de logique comportant des transistors à effet de champ (TEC) comme dispositifs logiques ou commutateurs. Par suite des gros progrès réalisés dans les techniques de fabrication de semiconducteurs, on peut maintenant réaliser une série de tels TEC, 15 ainsi que les circuits élémentaires associés, et incorporer l'ensemble à un même élément de circuit intégré, ce qui permet de rédui re énormément l'encombrement des étages de logiques de calculateurs. Gomme noté plus haut, le TEC est un dispositif semi-conducteur différant des transistors plus courants en ce qu'il est 20 commandé par tension et non par intensité. Il diffère encore du transistor classique en ce que son.impédance d'entrée est relativement élewse. Brièvement exposé, le principe de fonctionnement d'un TEC implique le réglage d'intensité du couraoat quicirouLeaaitre la source et la plaque ou drain. Ce courant est réglé par la tension 25 appliquée à la grille du TEC. Eh régime normal de fonctionnement, les connexions de tension du TEC sont maintenues telles que les jonctions des substrats du drain et de la source subissent des polarisations inverses. La grille étant au potentiel de la masse, ces jonctions à polarisations inverses opposent une impédance relative-30 ment élevée à tout courant passant de la source au drain. Par contre, quand la tension de grille est rendue suffisamment négative, il y a inversion de la conductibilité d'une couche mince de semi-conducteur, voisine de la surface sous-jacente à la région de grille. Lors de cette inversion, les jonctions à polarisation inverse qui 35 gênent le passage de courant de la source au drain sont franchies en dérivation pao? une voie induite formée dans la couche de semiconducteur entre la source et le drain. Selon le type de matériau semi-conducteur utilisé, cette couche est dite du type à enrichissement ou à appauvrissement. 40 L'étage logique illustré schématiquement sur la fig.l BÀD ORIGINAL 69 01566 5 -2003944 comprend un premier étage logique 10 dotLt la sortie est reliée à un inverseur dynamique 12, ainsi qu'à l'entrée d'un second étage logique 14. L'étage logique 14 reçoit aussi le signal de sortie de l'inverseur 12. On conçoit que, dans l'exemple choisi, les étages 5 logiques 10 et 14 sont tous deux des circuits lîOïT-ST/lîI dont le fonctionnement est c_nnu du technicien en calculateurs et qui ne font pas en eux-mêmes partie de l'invention. On ne donnera donc des étages 10 et 14 qu'une description relativement "brève. L'étage logique 10 comprend une série de TEC montés en 10 série --parallèle, chaque groupe de TEC montés en série f ornant un seul circuit logique îTOîï-ET. Ainsi, dans l'exemple choisi, le premier circuit ETOF-ET 11 comprend une série de TEC Qa, Qb... Qn montés en circuit-série, le drain et la source en regard des TEC successifs de ce circuit en série étant reliés ensemble. Des si-15 gnaux logiques d'entrée Ll, L2...Iin s1 appliquant a.ux grilles de Qa, 0b...Qn. Un second circuit ITG1Î-ET 13, comprenant des TEC Qa', Qb'...Qn', est monté en parallèle avec le circuit F0ET-ET II et reçoit des signaux de données d'entrée Ll', L2,....LFt respectivement<> On conçoit que chacun des circuits F0F-ET à TEC peut comprendre 20 tout nombre "n" de TEO correspondant a.u nombre de signaux d'entrée appliqués à chacun des circuits ITOïï-ET. Lors de l'application con-vena,ble des impulsions horaires, la présence d'un signal "1*' d'allure négative sur la grille d'entrée de chaque élément logique du TEO de tel ou tel circuit N0ÎT-3T fait a.pparaître un signal positif 25 sur la "borne de sortie 18 de l'étage logique 10. Autrement dit, si chacun des signaux a.ppliqués aux grilles des TEC Qa, Q"b...Qn est négatif, un signal positif est présent à la sortie du circuit FOïï-3T 1± et sur la. borne 18 lors qu'a",ppara.it une phase convenable de l'impulsion horaire. Quand l'un quelconque ou l'ensemble des si-30 gna.ux présents à l'entrée d'un circuit NOH-ET est au potentiel de la masse, ou état "0", le circuit îTOïT-ET émet un signal de sortie négatif» En présence d'un état "1' sur la. borne de sortie de l'un quelconque des circuits F017-ET de l'étage logique 10, un signal logique correspondant apparaît sur la, borne de sortie 18, de sorte que 35 l'étage logique 10 fonctionne en circuit ïïOIï-ET/ïïT. La fonction négative ou inversée des signaux logiques d'entrée dérive de l'inversion du niveau logique du signal d'entrée assurée par chaque TEC dans les circuits F01Î-ET de l'étage logique 10. De même, l'étage logique 14 peut comprendre une série de 40 circuits ITOE-ET montés en parallèle, dont deux seulement sont repré 69 01568 6 2003944 sentes sur la. fig.I, et agencés pour assurer une fonction logique ÎIOïï-ST/FI. Cn notera que le signal logique de sortie de l'étage logique IC s'applique par un conducteur 16 à l'entrée du TEC Q2, qui constitue avec le TEC Q2a un circuit EOE-ET 15» Le signal logique 5 d'entrée appliqué au TEC Q2a, provient d'une source de signa,1 logique (non représentée). Le signal de données de sortie de l'étage logique 10 s'applique à la. grille du TEC d'entrée Q5 de l'inverseur de données 12, puis est inversé par l'inverseur de données 12 et s'applique ensuite à un TEC Q6, monté en parallèle avec le circuit 10 EOîT-ST 15 de l'étage logique 14. Il se révèle très a.va.nta.geux d'utiliser, dans le fonction nement d'étages logiques à TEC, ce qu'on appellera une logique à ■ ■ quatre phases. Dans ce type de circuit, on applique aux divers éta, ges de la. logique une série de quatre impulsions horaires-toutes 15 de même fréquence, mais présentant entre elles des déphasages déterminés . En assurant convenablement les déphasages et l'application des diverses impulsions hora.ires a.ux divers étages de la logique, on peut opérer un échantillonnage synchrone dans ces divers étages. Un circuit permettant d'obtenir des signaux ou impulsions 20 hora.ires à quatre phases est décrit dans la demande de brevet précitée. La. fig.2 donne à titre d'exemple un dia.gramr.e-type de distribution d'impulsions à utiliser dans une logique quadripha.see, les quatre impulsions horaires déphasées étant désignées par les références 01, 02, 03 et 04-, On notera que ces- impulsions horaires 25 ont toutes la même fréquence, qui peut commodément atteindre 5 mégahertz, ma,is que chaque impulsion horaire présente une phase individuelle caractéristiqueo Pour fixer les idées, on notera, que dans la. logique représentée sur 1a. fig.l, 1a. tension positive maximale de chaque impulsion horaire est sensiblement celle de la. masse, 30 tandis que l'amplitude négative maximale de chacune de ces impulsions est d'environ -24 volts. L'impulsion horaire 03 s'applique simultanément au drain et à la. grille du TEC QI et à chaque circuit ÎTOIT-ET de l'étage logique 10. La. source du TEC QI et le drain du TEC Q3 sont reliés à 35 la. borne de sortie 18 de l'étage logique 10 et a,ussi par le conducteur 16, à 1a. grille du TEC Q2 de l'étage logique 14. Le TEC Q2 acquiert automatiquement une pré-charge dans le sens négatif pendant le temps où l'impulsion horaire 03 est négative. L'impulsion horaire 04 s'applique à 1a, grille du TEC Q3 et il en résulte que. 40 les signaux de données d'entrée Ll, L2...Ln de l'étage logique 10 7 2003944 69 01568 sont échantillonnés au moment où l'impulsion horaire 03 reprend le potentiel de la masse et où l'impulsion horaire 04 devient négative. Ainsi, quand les signaux de données d'entrée II, Ii2... lai sont tous négatifs à l'instant d'échantillonnage, le signal de sortie du cir-5 cuit ÎTON-ET 11 et, ainsi, de l'éta.ge logique 10, qui appara.it sur 1a, h orne 18, est au potentiel de la, masse, ou niveau nul, du fait-que le circuit NOIT-ET 11 a. pour effet d'inverser le signa.! d'entrée. le fonctionnement de l'étage logique 14 est sensiblement identique à celui de l'étage logique 10, l'intervalle d'échantillon 10 nage étant déterminé par les impulsions horaires 01 et 02 appliquées aux TEC Qla et 03s. respectivement, l'impulsion horaire 01 s'applique aussi à chaque circuit ITOÎ3-ET de l'étage logique I4« l'échantillonnage a, lieu quand 01 est positive et 02 négative, l'examen du diagramme de distribution d'impulsions de la fig.2 mon-15 tre que l'échantillonnage de l'étage logique 10 n'a pas lieu au même instant que celui de l'étage logique 14. la borne de sortie 18 de l'étage logique 10 est reliée par un conducteur 20 à la grille du TEC Q5 de l'inverseur de données 12. On notera que les signaux d'entrée provenant d'autres étages logi-20 ques (non représentés), désignés par IN2, IN3 et IM, peuvent s'appliquer à d'autres TEC, tels que QI2, QI3 et QN respectivement, présents da,ns l'inverseur 12, de sorte que ce dernier fonctionne en circuit ET à entrées multiples, le fonctionnement de l'étage inverseur de données, qui inverse encore le signal de données de sortie 25 de l'étage logique 10, est le suivant. l'impulsion horaire 03 appliquée au TEC QI imprime, pendant sa fraction négative, une pré-charge néga.tive à la capacité d'entrée de la grille du TEC Q5. Dans le TEC Q4, comme dans les TEC QI et Qla, les grilles sont reliées aux drains en un agencement auto-pola 30 risant qui constitue en fait un montage à deux bornes du genre diode, à caractéristique de résistance non linéaire. Chacun de ces agencements constitue pojtr l'un des TEC Q5, Q3 et Q3a respectivement, une charge limitant le courant, l'impulsion horaire 04 s'applique à 1a. source et à la grille du TEC Q4 de l'inverseur 12, ainsi 35 qu'à 1a. source du TEC Q5 de cet inverseur, de sorte que pendant l'intervalle où 04 est néga.tive et où 03 a repris le potentiel de 3ia masse, on peut opérer le transfert, de l'étage logique 10 à l'entrée de l'inverseur de données 12, d'un signal logique "l1', ou à tension nulle. Ce signa,! logique "1" imprime une charge à la ca.pa 40,cité d'entrée du TEC Q5, qui passe sensiblement d'un potentiel néga- 8 2003944 69 01568 ^uu^44 tif au potentiel de la nasse ou niveau nul. Si un "I" n'est pas présent sur la borne de sortie 18 de l'étape logique 10, la grille du TEC Q5 demeure négative. Pendant l'intervalle de temps où l'impulsion horaire 04 est né :ative, le TEC Q4 iaprine une pré-charge 5 à la, capacité d'entx'ée du TEC Q6 de l'-jtage logique 14. A l'instant où 0â devient positive (par rapport à la masse), le TEC Q4 cesse de débiter et le TEC Q5 devient condu:-;eur et se met à débiter si un "0" (tension négative) arrivant de la. sortie de l'étape logique 10 est présent sur la trille du TEC Q5» Ainsi, la corne de sortie 22 10 de l'inverseur de données 12 r-présente le signa! inverse présent sur la grille du TEO Q5 et approche de l'état "1" quand 04- est devenue positive, puis prend de manière stable le potentiel de la. masse ou niveau nul. Ainsi, on voit que, nrâce aux impulsions logiques à quatre 15 phases appliquées aux divers étages logiques de l'ensemble de la logique, on peut opérer l'échantillonnage synchrone des signa.u:: de données fournis par l'étage logique IC et des signaux de données inversés fournis par l'inverseur 12, présents sur la. borne 22 et 'iiîi s'appliquent à l'étage logique 14 • Au cas où les données émanant de 2C l'étage logique IC sont à appliquer b. un troisième étage logique, les impulsions horaires à synchronise-;ion de phase permettent un échantillonnage synchrone analogue des signaux de données et de données inversé0 Le ror.tage décrit ci-dessus constitue une logique quadri- tùissée connue, cor." ornant un inverseur de données interposé entr divers étages logiques pour fournir un signal de données négatif ou inversé, dans laquelle il est prévu des moyens pour 1'échantillonna, ge synchrone des signaux de données® Toutefois, on a, constaté que le couplage par capacité interne entre la. grille et le drain et en-30 tre la -rille et la source des TEC provoque une transmission para.-site des impulsions hora.ires entre les divers érsges logiques, ainsi qu'entre 1'étage logique et l'inverseur de données. Ainsi, dans le rient are représenté sur la fig.I, l'impulsion horaire 03 se communique entre la -rille le drain de QI du fait de la capacité 33 interne de ce dernier, et 1» iup-ilsirrj horaire 04 se communique entre la -rille et le drain du TEC Q3. En conséquence, les fractions communiquées des impulsions horaires 03 et 04 constituent des signaux additionnels indésirables qui apparaissent sur la. borne de sortie 18 de l'étage logique 10 et s'appliquent inévitablement à 1a. 40 grille du TEC Q5 de l'inverseur de données 12* BAD ORIGINAL 69 01568 9 2003944 On va. ihairécriant exposer les effets nocifs éventuels des signaux additionnels résultant de la. communication parasite des impulsions horairea 03 et 04 à la grille de l'inverseur de données 12, ainsi que la manière dont on compense suivant l'invention cette 5 transmission intempestive, en considérant notamment la, figd et les diagrammes d'impulsions des fi g. 3 et 4a, à 4d. La ti'-a.nsmission intempestive des impulsions horaires à l'entrée du TEC Q5 est plus gênante dans le cas où c'est un signal négatif (état "0") qui doit passer de l'étage logique 10 sur la, grille du TEC Q5<> C'est la fig» 10 4a qui illustre le plus clairement ce cas» Un état "0" établit sur la, trille du TEC Q5 une tension négative telle qu'indiquée en 25» Le signal indésirable résultant de la, transmission du flanc d'allure positive 26 (fig<>3) de l'impulsion horaire 03 appliquée à la grille du TEC Q5 imprime au nivea,u de signal présent sur la grille 15 du TEC Q5 une hausse sensiblement égale à la. grandeur du signal parasite indiqué en 27. La, communication positive d'un flanc d'allure positive 28 de l'impulsion horaire 04 fait apparaître, sur la, grille du TEC Q5 un autre signal parasite, qui imprime une nouvelle hausse positive au niveau présent sur la grille du TEC Q5, comme 20 indiqué en 29. On voit que le niveau de signal indiqué en 29 est dangereusement voisin du potentiel de la, masse pour lequel le TEC Q5 serait intempestivement mis à l'état non conducteur. Autrement dit, le signal parasite qui résulte de 1a. transmission des fractions d'allure positive des impulsions horaires 03 et 04 à travers les 25 TEC QI et Q3 respectivement et apparaît sur la grille du TEC Q5, rapproche le niveau d'ensemble du signal présent sur la grille du TEC Q5 du seuil de tension, ou potentiel de la masse, pour lequel il y a changement intempestif de l'état du TEC Q5. Or, ce changement d'état ferait a.ppara.ître un signal incorrect à l'instant d'é-30 chantillonnage du TEC Q5, c'est-à-dire à l'instant où l'impulsion horaire 04 devient positive. Suivant un aspect important de l'invention, on interpose un condensateur Cl (fig.I) entre la grille du TEC Q5 et la source d'impulsion horaire 02 pour neutraliser l'effet des signaux parasi-35 tes résultant de la transmission des impulsions horaires 03 et 04» ceci pour une raison qui va maintenant apparaître. En considérant 1a. fig. 2 ou 3, on voit que l'impulsion horaire 02 devient négative à l'instant où l'impulsion horaire 04 devient positive, le déphasage entre ces deux impulsions hora.ires étant sensible ment de 180°. 40 Ainsi; du fait que le condensateur Cl transmet le flanc d'allure BAD ORIGINAL A,rie 10 2003944 69 01568 . négative 36 de l'impulsion horaire 02 (fig.3) à la. grille du TEC Q5 à l'instant où apparaît le flanc d'allure positive 28 de l'impulsion horaire 04, il neutralise ou annule les effets du signal parasite résultant de la transmission du flanc positif de l'impul-5 sion horaire 04-. Ce résultai est clairement illustré par 1a, fig.4b, sur laquelle subsiste en 27 l'accroissement résultant de la, transmission de l'impulsion horaire 03» Cet accroissement 27, de grandeur faible, ne risque nullement de provoquer la. mise intempestive du TEC Q5 à l'état non conducteur. Par contre, la communication par le 10 condensateur Cl de l'impulsion horaire 02 à la grille du TEC Q5 évite le nouvel accroissement de niveau du signal indiqué en 28 en neutralisant les effets des signaux résultant de la, transmission de l'impulsion horaire 04 et fait a.insi reprendre au signal, en ce point, le niveau négatif indiqué en 30 à 1'instant où l'impulsion 15 horaire 02 devient négative» Par suite de 1a, transmission, par le condensateur Cl, de la phase horaire de neutralisation 02, le signal de données appliqué à l'entrée de l'inverseur 12 présente ainsi sensiblement le niveau négatif correct correspondant effectivement à un signal correspon-20 dant à l'état "0"» En cas de transmission d'un signal correspondant à l'état "1", au potentiel de la, ma,s se, de l'étage logique 10 à l'inverseur de données 12, 1a, transmission de l'impulsion horaire 02 à la . grille du TEC Q5, à travers le condensateur Cl, pose un a,utre pro-25 blême, comme illustré par la fig. 4c. Lorsqu'un signal "1' ou de masse est présent sur la borne de sortie 18 et tra,nsmis à 1a, grille du TEC Q5, ce signal "1" est représenté par une impulsion 31 qui croît.à partir du niveau négatif 32, pendant un temps de montée déterminé, a.u moment de l'échantillonnage, jusqu'à atteindre le ni-30 veau nul ou de la masse, indiqué en 33. Toutefois, la présence de l'impulsion horaire de compensation ou de neutralisation 02 appliquée à 1a, grille du TEC Q5 imprime au signal "1!I une variation négative, telle qu'indiquée en 34, jusqu'à un niveau provoquant la mise erronée du TEC Q5 à l'état conducteur. Ainsi, la neutralisa-35 tion assurée en introduisant l'impulsion horaire 02 par l'intermédiaire du condensateur Cl, et qui assure la correction d'un signa! "0", risque en l'absence de correction d'entraîner pour les signaux "1" une surcompensât ion provoquant l'apparition d'une indication logique erronée à 1a. sortie de l'inverseur 12. De plus, pour un 40 signal "1", il n'y a pas transmission du flanc positif 28 de l'im- BAD ORIGINAL 6? 0.568 =' 2003""1 pulsion horaire 04, était: donné que la région ? du circuit d'atta.-que 3 .-rtis 2e l'état Indique, au potentiel nul ou de la mas se, intercepte le fla^j positif do 04. la région. P du circuit d *at--' u -;.e- 2 a : - .:r ^. lu "_1J *7 et"'le drain du 730 33. Dans la ■•■>:.-g-i.-;. J.' f iu.-nts d : jiro :!ts inté.ré? eo.r:.orta.nt les comto- :: .- ; -, -5 lopi que 1- lu fi ,-.I, cot-e ré,/' ~-n .? est ma.téri ellemcrî r- ié ; ù lu .ri11-:- i 'entrée 1 haute ii-péîah.ïc de d'invrerseur 12. j?3ndant la pér lole i 'é jhauri llonnate, c-'ea'-h-lire pendant 1'' u-ervalde où i" ! le. puis ion lier aire 03 est au potentiel de la masse et l'hepulsi i: 1; .-raire 04 négative, la région ? lu circuit dlatta-quo est au p r:e:f: ie 1 ne la aasse du fait que 1'ii-ip Csion hora Ire 0~ 1» =?t e~ le-merae» lorsqu'elle reçoit le flanc positif 2" de l'in-pulsion h-ors ire 0L, la régi mi ? api"- à la manière l'une diode de "loeste h polarisation directe et :»sir.tier.t la tension qui y rèraie au potentiel le la masse» Peur corriger cette surcompensât ion apparaissant pour un signal "11, on r.io;.te un second conïensateur 02 entre la. grille du 11Z Z5 et. la niasse, lien qu'il soit difficile, dan3 1a. réalisation di ~hli pur dépôt j.' o:-"-dù, de déterminer la valeur de capacité, on donne su c u:densateur ^2 une capacité environ huit fois supérieure à celle du condensateur jl. Les condensateurs 21 et 02 soir de préférence constitués de uanilro connue sur l'élément de circuit» L'impéicnee introduite par la. capacité 02 oriente vers la une f rao"1 :mv"aM:- de 1'in ulsion horaire neutralisante 02 in~:■ •1 .-i':-:- ù ~rav-:-i.5 le o vndens ateur 01» Sans un montaje-tyoe, 1a. t-'uudeer d^o impulsions parasites de transmission des impulsions horai-'os 0" 0z est d'environ 3 volts, alors que les impulsions „:.rcis variant u-r.-'-t"? le potentiel de la. r.ia. :3e et un potentiel né-.-.. - if -d'environ volts. Ainsi, il suffi- d ' introduire une frac- relatl" faille de 1 ' impulsion horaire neutralisante 02 -ur n - .tvru 74 " :-r l'effet parasite positif de transmission. -le3 impulsions n^rulrso 0-J et f.;. 11: conséquence, lu -rsr.sm? os! ~-n en dé-r~ •' . ! v" d'une fraotim: notaole de l'impulsion horaire neutralisante 02 à trar-rs le oondensatour 02, nécessaire pour éviter la sur-comeen-a-ion dos sisnau;: «i ', n'affecte pas fâcheusement la neutrs.-11 s a-"! m.'. l'impulsion horaire 02 lorsqu^apparalt un sijnal "C". l'amélioration obtenue par interposit i :-t 3.u condensateur 02 entr- la. trille du T'32 Q5 et la masse est i lustrée par la fig. 4d, sur laquelle le signal "!'» est représenté en ol, com? sur la fig» 4c. l'irhrrodaction de l'impulsion horaire neutralisante 02 BAD ORIGINAL 1- 69 01568 12 2003944 tend à réduire le nivea,u du signal "1", comme indiqué en 35, mais cette réduction apportée au niveau de signal demeure minimale et sans effet nocif du fait que 1a. majeure partie de l'impulsion horaire 02 est tra.nsmise en dérivation à 1a. masse à travers le con-5 densateur C2. Ainsi, grâce à cet agencement perfectionné de l'inverseur de données 12, les transferts de niveaux "0" à 1a. grille du TEC Q5 de l'inverseur 12 ne sont pas affectés par les effets parasites de transmission des impulsions horaires à partir de l'étage logique 10 antérieur et les transferts des niveaux "1' ne subissent aucun effet fâcheux du fa.it de la surcompensa,tion résultant de l'introduction de l'impulsion horaire de neutralisation de niveaux "0". Grâce à l'expédient relativement simple consistant à introduire l'une des impulsions horaires existantes, utilisées dans 1a. logique quadri-15 phasée, pour assurer une neutralisation, on corrige de manière sure les effets parasites inévitablement introduits par la transmission des autres impulsions horaires à l'inverseur, ceci à l'aide de composants présents da.ns le monta,ge, ce qui évite efficacement des opérations logiques erronées de commutation de l'inverseur de don-20 nées. De plus, on obtient ce résultat moyennant le minimum de modification des circuits intégrés, qui comportent tous les éléments' logiques classiques, et sans introduire de signaux de neutralisation supplémentaires. Bieç. qu'on u'aafc décrit qu'un seul mode de réalisation de l'in-25 vention, on pourra bien entendu lui apporter diverses modifications et variantes, sans sortir pour cela, du cadre de l'invention. 69 01568 « 20Ô3944 - H 3 7 il 010 A C I 0 S 3 - 1. Montage de commutât i on destiné à recevoir d'une logique ou circuit analogue un signai de données qui lo met soit dans un premier, soit dans un second état de comutailon, ledit jnobtage logi- 5 que recevant des impulsions horaires prima ires (01) et présentant une borne de sortie aur laquelle apparaissent lesdits signaux de données et des signaux addit"5 amels dérivés desdites impulsions horaires primaires, ce montage de commutation étant caractérisé en ce qu'il comprend un moyen de commutation semi—oondacteur (Q5) qui 10 présente une borne d'entrée, un moyen connectant cette borne d'entrée à la borne de sortie dudit monta.ge logique pour transférer à cette borne d'entrée ledit signal de données et lesdits signaux additionnels à partir dudit montage logique, et un moyen correcteur (31) connecté à ladite borne d'entrée pour lui appliquer des impul-15 sions horaires secondaires qui présentent une composante opposée а.uxdits signaux additionnels, en vue de neutraliser au moins partiel lement ces signaux additionnels et de rendre ledit moyen de commutation plus sensible audit signal de données. 2. Kontage de commutation selon la revendication I, caractéri-20 se en ce que ledit moyen de commutation semi-conducteur est un transistor à effet de champ, ladite borne d'entrée étant une borne de grille. 3. H:^ta.ge de commutation selon la revendication-I ou 2, caractérise en ce que ledit moyen correcteur comprend un condensateur 25 monté entre ladite borne de grille et la source desdites impulsions horaires secondaires. 4. Montage de co..mutation selon les revendications I, 2 ou 3, caractérisé en ce qu'il comporte en outre un second moyen correcteur destine à éviter la. surcompensation desdits signaux additionnels 30 par lesdites impulsions horaires secondaires. 5. Montage de commutâticn selon la. revendication 4, caractérisé en ce que ledit second moyen correcteur comprend un moyen propre à atténuer lesdites impulsions horaires secondaires. 6o Montage de commutation selon la revendication 5, cara.ctéri-35 sé en ce que ledit moyen atténuateur comprend un condensateur monté entre une source de potentiel-témoin et ladite borne d'entrée. 7o Montage de co/mutation selon l'une des revendications I à б, caractérisé en ce que ledit montage logique comprend un transistor à effet de champ présentant entre ses bornes une capacité 69 01568 14 2003944 interne, des impulsions dérivées desdites impulsions horaires primaires étant communiquées à ladite borne de grille du fa.it de cette capacité interne et constituant lesdits signaux additionnels. Ce Montage de commutation selon l'une des revendications I à 5 7, caractérisé en ce que lesdites impulsions horaires secondaires sont de polarité opposée à celle desdits signaux additionnels. 9. Montage de commutation selon l'une des revendications 2 à 8, caractérisé en ce qu'un troisième signal, dérivé d'impulsions horaires tertiaires présentant des composantes en pha.se avec lesdi-10 tes impulsions horaires secondaires, pour ne pa.s être neutralisées par elles, s'applique à ladite borne de grille, ce troisième signal ayant une polarité opposée à celle dudit signal de données, mais une amplitude insuffisante pour modifier de manière intempestive l'état imprimé audit montage de commutation par ledit signal de 15 données. 10. logique quadripha.see comprenant un montage logique qui fournit un signal de données de sortie, un inverseur de données a.ccouplé a,liait montage logique pour recevoir et inverser ledit signal de données, un moyen propre à appliquer sélectivement certaines 20 des quatre impulsions horaires dépha.sées audit montage logique et audit inverseur, ledit monta.ge logique étant caractérisé en ce qu'il comprend un moyen de commutation semi-conducteur présentant antre ses bornes une ca,pacité interne, de sorte que des signaux additionnels engendrés par l'une au moins desdites impulsions horaires se 25 communiquent audit inverseur du fait de ladite capa.cite interne, ce moyen de commutation constituant un moyen propre à appliquer audit montage inverseur une autre desdites impulsions horaires qui présan te un déphasage choisi par rapport à la. ou aux impulsions horaires engendrant les signaux additionnels afin de neutraliser au moins 30 partiellement l'effet desdits signaux additionnels appliqués audit montage inverseur. 11. logique selon la. revendication 10, caractérisée en ce que ledit moyen de commutation semi-conducteur est un transistor à effet de champ comportant une grille, un drain et une source, ladite ca- 35 pacité interne comprenant celle existant entre ladite grille et ladite source et entre ladite grille et ledit drain. 12. logique selon la revendication 10 ou II, caractérisée en ce que ledit inverseur de données comprend un tra.nsistor à effet de champ comportant une grille d'entrée, ledit premier moyen correcteur 40 comprenant une capacité connectée à ladite grille d'entrée. 69 01568 15 2003944 13. Logique selon les revendications 10 à 12, caractérisée en ce qu'il *est prévu en outre un second moyen correcteur évita.nt la surcompensâtion desdits signaux additionnels par lesdites impulsions horaires appliquées. 5 14. Logique selon la. revendication 13, caractérisée en ce que ledit second moyen correcteur est un noyén propre à atténuer lesdites impulsions horaires appliquées. 15. logique selon la revendication 14-, caractérisée en ce que ledit moyen d'atténuation comprend un moyen propre à établir 10 une division d'impédance entre l'entrée dudit montage inverseur et un point au potentiel témoin. 16. Logique selon la. revendication 15, caractérisée en ce que ledit moyen établissant une division d'impédance comprend un condensateur monté entre l'entrée dudit monta,ge inverseur et ledit 15 point au potentiel témoin.