Brevet FR2002774A1 — publié le 19691031

La présente invention concerne des systèmes de mémoire à noyau magnétique à coïncidence de courant, dans lesquels pendant les cycles de lecture et d'inscription, des courants de demi-sélection sont appliqués à la fois aux lignes de "bits" et aux lignes noyaux magnétiques est d'augmenter la capacité des mémoires et d'a-broçer les durées des cycles. Pour atteindre ces objectifs, on réduisait fortement la dimension des noyaux. Cependant, le fait de 10 diminuer la dimension des noyaux rend plus difficile l'enfilage de quatre fils d'un système cubique (30} à courants coïncidents dans chaque noyau. Un quatrième fil est habituellement nécessaire dans un système 30 car un enroulement d'inhibition est exigé pour séparer les groupes de noyaux en plans de bits pendant l'opération, de 15 réinscription. circuits magnétiques et les circuits électroniques, on a mis au point un système 2 1/2 D qui utilise au maximum trois fils. Un tel système conserve tous les avantages de décodage d'un système 30 20 et en outre possède certains des avantages économiques ( prix de revient ) d'un système de sélection linéaire dans un seul plan ( 20 ). Le système 2 1/2 D combine un cycle de lecture à courants coïncidents et un cycle d'inscription à sélection linéaire. Plus précisément, ce système sépare les groupes de noyaux en incorporant 25 pour cela des dispositifs de commande de courants séparés dans chaque plan de bits, chaque pian comprenant un. groupe de lignes de bits. Pendant le cycle de lecture, un courant de demi-sélection est envoyé sur une ligne choisie de mots, et un courant de demi-sélection est envoyé également sur une ligne de bits dans chaque plan de 30 bits. Par ce moyen, on amène les noyaux choisis à l'état "D". En conséquence, pour choisir l'adresse correcte de chaque fil de bits dans un plan ou groupe de bits, on effectue une sélection d'un fil de bit parmi un nombre restreint de fils de bits dans un groupe. D'autre part, dans l'axe des fils de mots, on peut orienter effi-35 cacement un dispositif de commande du courant vers l'un ou l'autre d'un nombre relativement important de fils de mots. 5 de "mots". La tendance moderne dans les systèmes de mémoires à En vue d'établir un équilibre plus avantageux entre les En conséquence, dans les systèmes connus 2 1/2 D, alors BAD ORIGINAL 69 05012 2 2002774 que la commutation des fils de mots est relativement - efficace, la commutation des fils de bits est assez inefficace car on est obligé d'utiliser un nombre relativement important de commutateurs pour effectuer la commutation entre le petit nombre de fils de bits dans 5 chaque groupe de tels fils. Le système de mémoires selon 1*invention comprend des premiers dispositifs de commutation pour chaque groupe de fils de bits et il fonctionne de manière à connecter une source de courant de demi-sélection à une première extrémité de tous les fils de bits du 10 groupe associé. On prévoit des paires de conducteurs dont le nombre correspond à celui des lignes de bits dans un groupe. Une seconde extrémité de chaque ligne de bits d'un groupe est connectée par l'entremise d'un moyen unidirectionnel à une paire de conducteurs différente, de sorte que chaque paire nrest associée qu'avec une 15 ligne de bits de chaque groupe. On prévoit également des seconds dispositifs de commutation pour chaque paire de conducteurs et ces derniers permettent de connecter l'un ou l'autre conducteur d'une paire, mais non pas les deux, à un point de potentiel de référence. Chaque second dispositif 20 de commutation comprend un seul commutateur ou une paire de commutateurs jumelés et, par conséquent, chaque second dispositif de commutation établit un. trajet de passage d'un courant de demi-sélection, à travers les lignes de bits associées. Pendant un cycle de lecture, tous les premiers dispositifs de commutation et un dispositif 25 sélectionné parmi les seconds dispositifs sont simultanément actionnés pour ne permettre le passage d'un courant de demi-sélection qu'à travers les lignes de bits associées au second dispositif de commutation, choisi. De plus» un courant de demi-sélection est également fourni à une ligne de mots prédéterminée suivant une direc-30 tion prédéterminée. Quand un courant de demi-sélection dans un fil de bit et un courant de demi-sélection dans une ligne de mots viennent coïncider dans un noyau, ce noyau est commuté à l'état "0" s'il était précédemment dans l'état "1". Ainsi selon l'invention, on effectue le nombre nécessaire de sélections des fils de bits et 35 ces sélections se font simultanément dans tous les groupes de fils de bits, en réduisant ainsi notablement le nombre de commutateurs nécessaires. BAD ORIGINAL 69 05012 2002774 Egalement selon l'invention» on choisit la direction du courant à travers chacun des fils de bits au cours du cycle de lecture et on obtient ainsi un signal unipolaire de lecture destructive sur chacun des amplificateurs de détection. Dans ces candi-5 tions, on peut utiliser des amplificateurs unipolaires au lieu d'amplificateurs bipolaires plus coûteux qui étaient exigés dans la technique antérieure. La description qui va suivre faite en regard du dessin annexé montrera bien comment l'invention peut être mise en oeuvre. 10 La figure 1 est un schéma synoptique partiel d'un système de mémoires selon l'inventions. Les figures 2, 2A, 2B et 2C représentent un autre mode de réalisation de l'invention. La figure 3 illustre de façon plus détaillée certains des 15 circuits apparaissant sur le schéma de la figure 1. La figure 4 représente plus en détail les- circuits des figures 2 à 2C. La figure 5 représente une variante de réalisation ds 1'invention. 20 A la figure lr on a représenté une matrice de mémoire à noyaux du type à douze mots et à quatre bits par mot, cette matrice comportant douze rangées horizontales et quatre colonnes verticales. Bien qu'on puisse utiliser des matrices notablement plus grandes, on a choisi une matrice à douze mots pour bien expliquer les 1:5 concepts de l'invention. Dans chaque rangée de noyaux 11 est enfilé l'un des fils de bits 15 à 26 respectivement. Ces fils de bits sont divisés en groupes ou en plans, chaque groupe ou plan comprenant trois fils de bits et chaque groupe correspondant à une position différente des bits dans un mot. Ainsi les fils de bits 15 à 30 17 correspondent à la position de bit "0" d'un mot, les fils 18 à 20 correspondent à la position de bit "1", les fils 21 à 23 correspondent à la position de bit "2" et les fils 24 à 26 correspondent à la position de bit "3". Chaque groupe de fils de bits comporte une source indivi-35 duelle de courant provenant des dispositifs de commande de courants de bits 30 à 33 ( premiers dispositifs de commutation- ) qui sont *» 2002774 connectés à l'extrémité de gauche des groupes de fils 15 à 17, 18 à 20, 21 à 23 et 24 à 26 respectivement. Chacun des dispositifs ie commande 30 à 33 comporte une source de courant de demi-sélectiv: st un circuit de commutation ou un premier moyen de commutationP 5 le tout étant décrit en détail plus loin» Les dispositifs de commande peuvent fournir un courant de demi-sélection dans une direction prédéterminée, et, dans un but explicatif, les dispositifs 30 et 32 sont représentés comme fournissant un courant de lecture vers la droite tandis que les dispositifs 31 et 33 fournissent un 10 courant de lecture vers la gauche. L'extrémité de droite de chacun des fils 15 à 26 est connectée à l'une de trois paires de conducteurs 35 à 37 par l'entremise de paires de diodes. Le nombre de paires de conducteurs 35 à 37 ne correspond qu'au nombre de fils de bits dans un. groupe, à 15 savoir trois. Plus précisément l'extrémité de droite de chaque fil de bit de chaque groupe est couplée à une paire différente de conducteurs. Ainsi les premiers fils de bit de chaque groupe, c'est-à-dire les fils 15, 18, 21 et 24 sont connectés chacun: à une jonction commune 39 C d'une paire différente de diodes 39 connectées 20 à la paire de conducteurs 35; les seconds fils de bit de chaque groupe, c'est-à-dire les fils 16, 19, 22 et 25 sont connectés chacun à une jonction d'une paire différente de diodes connectées à la paire de conducteurs 36; et les troisièmes fils de bit de chaque groupe, c'est-à-dire les fils 17, 20, 23 et 26 sont connectés 25 chacun: à la jonction commune d'une paire différente de diodes connectées à la paire de conducteurs 37. De cette façon, chaque paire de conducteurs n'est associée qu'à un fil de bit de chaque groupe de tels fils» Chaque paire de diodes 39 est connectée ( les diodes op-30 partenant à un circuit-série } de manière que la cathode de la diode de gauche 39a et l'anode de la diode de droite 39b soient connectées à une jonction 39ç. Pour établir un circuit de passage du courant dans les fils de bits 15 à 26, chaque paire de conducteurs 35 à 37 est con-35 nectée par des paires de commutateurs de bits 40 à 42 ( seconds dispositifs de commutation ) respectivement à un point de potentiel de référence, c'est—à—dire à la masse. Plus précisément, les catt- O " :-V * f sad QRîGlNAL 69 05012 5 2002774 ducteurs de gauche 35_a, 36a et 37a sont connectés à la masse par l'entremise de commutateurs de bits 40ja, 41a et 42a respectivement. Quand on actionne ces commutateurs pour établir un circuit fermé» ils permettent le passage du courant dans une direction ascendante. 5 Les conducteurs de droite 35b, 36b et 37b sont connectés à la masse par l'entremise de commutateurs 40Jd, 4lb et 42b respectivement. Quand on actionne ces commutateurs pour établir un circuit fermé, ils laissent passer le courant dans une direction descendante. Le circuit logique de sélection de la calculatrice n'ac-10 tionne qu'une paire de commutateurs de bits à chaque moment donné ce qui a pour effet de connecter la paire associée de conducteurs à la masse. Simultanément avec 1'actionnement des commutateurs de bits, le circuit logique de sélection actionne tous les dispositifs de commande 30 à 33, par exemple le circuit logique de sélection; 15 peut actionner la paire de commutateurs 40 pour les amener dans une position d'établissement du circuit et les dispositifs de commande 30 à 33 pour fournir du courant de demi-sélection; dans ces conditions, les trajets des courants de demi-sélectian sont les suivants: le dispositif de commande 30 du bit "0" envoie du courant suivant 20 la direction représentée de droite à gauche dans le premier fil de bit 15 du groupe des bits "0", à travers une diode 39b et à travers le commutateur 40b. de bit de droite à la masse. Il va de soi que si le sens du courant dans chacun des fils de bits 15, 18, 21 et 24 est le même, un seulement des commu-25 tateurs de bits transporte quatre fois le courant de demi-sélection. Du fait que la moitié des courants est dans une direction et que l'autre moitié est dans l'autre direction, chacun des commutateurs de bits ne manipule que deux fois le courant de demi-sélection. Naturellement, dans un système typique comportant seize bits, la ré-30 duction de 50/s de la capacité de passage de courant par les commutateurs est un critère hautement important. De façon classique, et en partant de la gauche de la Figure 1, un premier fil de mots est enfilé dans les noyaux de la première colonne correspondant au mot "0" ex ensuite il s'étend à tra-35 vers la seconde colonne de noyaux correspondant au mot "1". Dans ces conditions, le premier fil de mots comporte une première moitié ' 6*D ORIGINAL 69 05012 6 2002774 de fil 45 dans la colonne du mot "0" et un second demi-fil 46 dans la colonne du mot "l". Suivant une variante de réalisation, les maitiés des fils de mots peuvent être déconnectées de sorte que chaque fil de mots n'est enfilé que dans un seul noyau sur 5 chaque fil de bit. Le courant de demi-sélection, d'une direction déterminée par le circuit logique de sélection de la calculatrice, est fourni à partir d'une source de courant 50 ( pour les mots ) qui amène le courant à l'extrémité inférieure des fils 45 et 47. L'extrémité 1Q inférieure du fil 46 est connectée à un commutateur classique de mots 51 alors que l'extrémité inférieure du fil 48 est connectée à un autre commutateur classique de mots 52. On comprend qu'unie matrice d'un format usuel,par exemple capable de manipuler 4000 mots, comporte éventuellement une matrice séparée de diodes pour 15 assurer la commutation des courants de demi-sélection vers un fil de mots prédéterminé. Pour expliquer le fonctionnement du système de mémoires représenté à la Figure 1, on peut choisir par exemple un cycle de lecture et notamment la lecture destructive des noyaux associés à 20 un premier mot. Au cours de la séquence de minutage pour la lecture destructive, le circuit logique de sélection de la calculatrice actionne simultanément : (l) uniquement les commutateurs de bits 40 pour les amener à la position de fermeture du circuit et (2) tous les dispositifs de commande 30 à 33, ce qui a pour effet d'en-25 voyer le courant dans le sens représenté. En conséquence, un courant de lecture de demi-sélectian passe dans les premiers fils 15, 18, 21 et 24 de chaque groupe, comme il a été précédemment; expliqué. A la suite de ce passage initial du courant de demi-sélectiort de lecture, un bruit se développe sur un fil de détection ( qui 30 va être décrit en détail à propos de la Figure 5 ) et par conséquent un laps de temps est exigé avant la distribution du courant de mots. Après la diminution de ce bruit à une valeur suffisamment basse, le circuit logique de sélection de la calculatrice actionne la source 50 et le commutateur de mots 51 pour fournir des courants 35 de demi-sélection de lecture dans les deux"demi-fils 4546 du premier fil de mots, dans la direction représentée. Il eri'résulte ORIGINAL 69 05012 T 2002774 que le courant n'est cumulatif, comme il est représenté, que dans les noyaux contenant les adresses 0,0; 0,1; 0,2; et 0,3. Le premier chiffre de l'adresse indique le mot alors que son second chiffre indique la position du bit. Etant donné que le courant ne s'ad-5 aitionne que dans ces noyaux, ces derniers seront les seuls qui reçoivent un courant total d'entraînement dans une direction tendant à commuter lesdits noyaux à l'état "0". Si donc l'un de ces noyaux est dans l'état "1", il est immédiatement commuté à l'état "0". D'autre part» si un noyau est déjà à l'état zéro, il reste dans 10 cet état. Les noyaux qui auront été commutés de l'état "1" à l'état "0" produisent un changement de flux qui est couplé au fil de détection ( voir Figure 5 ) qui produit la lecture destructive sur l'amplificateur de détection. En conséquence tous les noyaux sont sélectivement associés avec toutes les quatre positions de bits du 15 mot "0". Suivant un autre exemple, on. peut lire le mot "11" au moyen du circuit logique de sélection de la calculatrice qui est capable d'actionner simultanément î (1) seulement la paire de commutateurs 42 associés au troisième conducteur et (2) tous les dis-20 positifs de commande des courants de bits. Les courants de demi-sélection de lecture passent dans les directions indiquées à travers les troisièmes fils de bits 17, 20, 23 et 26 de chaque groupe, par l'entremise de la troisième paire de conducteurs 37. Après un laps de temps, le circuit logique de sélection de la calcula-25 trice actionne la source de courant 50 et le commutateur 52 pour assurer le passage du courant à travers les deux demi-fils 47 et 48 du second mot dans les directions indiquées. En conséquence les courants s 'ajoutent dans les noyaux contenant les adresses 11,0; llrl; 11,2 et 11„3. Dans ces conditions, un courant complet 30 de commutation est appliqué aux noyaux indiqués dans une direction tendant à commuter ces noyaux à l'état "0". On voit donc que tous les noyaux sont sélectivement associés avec toutes les positions de bits du mot "11". On comprend à ce stade de la description que trois pai-35 res seulement- de commutateurs de bits ( c'est-à-dire les paires 40 à 42 ) suffisent pour tous les fils de bits en plus des quatre bao original 6H 05012 2002774 dispositifs de commande 30 à 33 du courant des bits, pour diri .r le courant à travers quatre groupes différents dans le plan det. bits . Dans le cycle d'inscription* le circuit logique de sA-5 lection de la calculatrice actionne les dispositifs de commande 30 à 33 des courants de bits de manière à établir un courant dr demi-sélection dans une direction opposée à celle représentée Fur la Figure 1. Cependant, seuls seront actionnés les dispositifs de commande qui sont associés aux noyaux devant être amenés à l'état 10 "1". En vue d'établir un circuit pour le passage du courant de demi-sélection d'inscription, on actionne la même paire de commutateurs de bits que la paire qui avait été actionnée pour uni; mt-"i désiré au cours du cycle de lecture. Dans l'exemple précédent ce lecture destructive du mot "0", la paire de commutateurs 40 était 15 actionnée et c'est cette même paire qui est actionnée pour inscrire le mot "0". En même temps qu'il actionne les dispositifs de-commande et les commutateurs des bits, le circuit logique de sélection de la calculatrice actionne également les sources de courant 50 et le commutateur 51 des mots dans une direction opposée 20 à celle qui a été représentée dans le cycle de lecture. En conséquence, le sens du courant dans les fils de bits et dans les fils de mots étant opposé à celui du cycle de lecture, on obtient des courants de commutation entièrement additifs aux noyaux portant les adresses 0,0; 1,0; 2,0 et 3,0, si les "1" doivent être ins-25 crits dans tous ces noyaux. On peut diviser par deux le nombre de commutateurs de bits exigés par le système de la Figure 1 et pour cela on peut u~ tiliser un seul commutateur au lieu d'une paire de commutateurs pour desservir chaque paire de conducteurs, comme cela est repreé-30 sente sur la Figure 2<> Un seul commutateur de bit 60 peut être connecté entre deux conducteurs 35a, et 35b. A la Figure 2, dans un; but illustratif seulement, on a représenté uniquement deux des quatre fils de bits associés à la paire de conducteurs 35. Une première diode 61 peut être connectée entre le conducteur de gau-35 che, 35a_ et la masse ( par l'entremise de sop anode et de sa cathode ) et le conducteur de droite 35_b peut être connecté à la masse Ba& ORIGINAL 05012 9 2002774 par 11 intermédiaire de la cathode et de l'anode d'une seconde diode 62. Le courant passant dans le fil de bit 15 peut suivre le trajet indiqué par la flèche en trait plein, c'est-à-dire par le conducteur 35_b, le commutateur 60 et la diode 61 pour arriver à la masse. Le passage du courant dans le fil de bit 24 se fait à partir de la masse, à travers la diode 62 dans la direction de la flèche indiquée en tirets, et ensuite à travers une diode 39a. pour arriver sunr le fil 24. Alors que la moitié seulement du nombre de commutateurs de bits sont nécessaires, comparativement au système de la figure 1, il est clair que chacun des commutateurs de bits doit transporter deux fois plus de courant que les commutateurs correspondants de la figure 1. En conséquence, chacun des commutateurs de bits de la figure 2 doit transporter un courant de demi sélection pour chaque groupe de fils de bits. Dans le cadre de la description générale en regard de la Figure 2, on a présumé que ls courant indiqué en trait plein et le courant indiqué en tirets possèdent des valeurs différentes car ces courants peuvent être engendrés par des nombres différents de fils de bits. Cependant, si un certain nombre de fils de bits assu rent le passage du courant dans une direction et qu'un nombre égal de fils de bits assurent le passage du courant dans le sens opposé, on arrive à une situation qui est représentée sur la Figure 2A. Dans ce dernier cas, il existe des courants de bits égaux et opposés au cours d'un cycle de lecture par exemple. Le courant n'arrive pas à la masse mais passe depuis les fils de bits ( fournissant le courant ) vers la droite, à travers le commutateur 60, pour arriver aux fils de bits dans lesquels le passage du courant se fait vers la gauche. Les deux extrémités du commutateur 60 sont efficacement au potentiel de masse. En se référant maintenant à la Figure 3, cette dernière représente des détails des circuits de deux des dispositifs de commande de courant 3D à 33, par exemple les dispositifs 31 et 32 et de l'une des paires des commutateurs de bits 40 à 42, par exemple de la paire 40. Les dispositifs de commande sont de construction identique et il en est de même des paires de commutateurs de sorte que seuls les éléments représentés ont besoin d'être déBAQ ORIGINAL 05012 10 2002774 crits en détail» Cane le cas du dispositif de commande 32, pour envoyer du courcnt clans le sens représenté, le circuit logique de sélection applique un signal à un enroulement primaire 71 d'un trans-fornateur supérieur 70 dont le secondaire 72 est connecté entre la base et l'émetteur d'un transistor de commutation NPN 74. Ce signal est efficace pour rendre conducteur ce transistor 74 et dans ce cas, le courant de demi-sélectian suit le trajet suivant : à partir d'une source telle que le côté positif d'une- batterie 76, à travers une résistance 77, le collecteur, la base et l'émetteur du transistor 74 et finalement au premier fil de bit 21 du groupe des bits 2. Comme il a été précédemment expliqué à propos du cycle de lecture en même temps que sont actionnés les dispositifs de commande 30 à 33, l'une des paires de commutateurs de bits est actionnée par le circuit logique de sélection. Plus précisément, on peut obterair un circuit de commutation pour les deux commutateurs de bits 40ja et 40.b à l'aide d'un transistor de commutation NPN 82 dont le collecteur est connecté par une résistance 84 à la base d'un transistor de commutation 81 associé au commutateur de bits 40a. En. conséquence, le transistor 82 étant à l'état conducteur, un signal de sens direct est appliqué par le côté positif d'une batterie 52, à travers l'émetteur, la base et le collecteur du transistor 82 et ensuite aux bases des transistors 80 et 81 pour rendre conducteurs lesdits transistors et effectuer de cette façon, 1'actionnement des commutateurs 40a et 40b respectivement. D'autre part, quand le circuit logique de sélection bloque le transistor 82, un signal de sens inverse est appliqué aux bases des transistors 80 et 81 à partir d'une batterie 93 ce qui a pour effet de bloquer ces transistors. Comme il a été précédemment expliqué, le circuit logique de sélection de la calculatrice actionne le transformateur supérieur 70 du dispositif de commande 32 et la paire 40 de commutateurs de bits en vue d'établir le passage du courant dans le fil de bits 21. En même temps, le circuit logique de sélection applique un signal au transformateur inférieur 95 du dispositif de commande i£? oimsmm 69 05012 2002774 31 pour rendre conducteur un transistor de commutation NPN 96 et assurer ainsi le passage d'un courant de demi-sélection à travers le conducteur 18 dans le sens représenté. Sur la Figure 4, on a représenté les détails de circuit 5 du commutateur de bits 60 de la figure 2„ Quand le circuit logique de sélection rend conducteur le transistor 82, un signal de sens direct est appliqué au moyen d'une batterie 92, d'une diode 104 et d'une résistance 102 pour rendre conducteur un transistor 100» Dans ces conditions, le courant peut circuler de droite à gauche 10 dans la direction indiquée par la flèche à travers le transistor 100 comme il a été précédemment décrit en détail à propos des Figures 2 à 2C. A la Figure 5, on a représenté un autre mode de réalisation de l'invention et, dans un but de simplicité, on s'est con-15 tenté de représenter sur cette Figure seulement l'un des divers groupes de fils de bits, deux fils de mots 120 et 121 et les seize noyaux associés à ces fils de mots et à ce groupe de fils de bits. Le groupe représenté comprend quatre fils de bits 105 à 108 au lieu des groupes à trois fils comme c'était le cas sur la Figure 20 1. On comprend naturellement que l'on pourrait incorporer un beaucoup plus grand nombre de fils de mots et de groupes de fils de bits. Selon l'invention, étant donné que le nombre des paires de conducteurs doit être uniquement le même que celui des fils de bits dans un groupe, on a prévu quatre paires de conducteurs 110 25 à 113 associées aux fils de bits 105 à 108 respectivement. Les paires de conducteurs 110 à 113 sont connectées par des paires de commutateurs 115 à 118 respectivement, à la masse. Etant donné que la construction et le fonctionnement des conducteurs et des paires de commutateurs de bits ont déjà été décrits, il ne semble pas 30 nécessaire de revenir sur ces aspects de l'invention. De façon classique, plusieurs paires de lignes de détection s'étendent transversalement par rapport aux fils des mots et parallèlement aux fils de bits. Une paire différente de lignes "de détection est prévue pour chaque groupe de bits, les lignes de 35 chaque paire étant enfilées dans chaque noyau du groupe associé et étant périodiquement transposées. Dans l'exemple représenté à BAO ORIGINAL ' 69 05012 2002774 la Figure 5, on peut voir 11 une des diverses paires de lignes da détection et cette paire comprend deux conducteurs 125 et 126 enfilés à travers les noyaux représentés. Les deux fils 125 et 126 sont transposés à intervalles réguliers comme cela se pratique nor-5 malernent afin de réduire les bruits. Les fils 125 et 126 sont connectés aux bornes positive et négative respectivement d'un amplificateur unipolaire de détection 130. Un dispositif de commande de courant de bits est connecté à une extrémité de tous les fils de bits 105 à 108. Pour un 10 cycle de lecture, le dispositif de commande 101 ne fournit de façon usuelle un courant de demi-sélection que dans une seule direction, indépendamment de la sélection d'un fil de mot particuliero Ainsi la moitié des noyaux fournissent un courant de lecture destructive dans une direction à travers les fils 125 et 126 alors 15 que l'autre moitié de noyaux fournit un courant de lecture destructive dans l'autre direction. Ces différentes directions du courant détecté à travers la paire de lignes de détection sont obtenues par des transpositions périodiques des fils 125 et 126. En raison d'un tel courant bidirectionnel, il fallait dans la technique an-20 térieure utiliser des amplificateurs de détection bipolaires et ces derniers sont notablement plus coûteux que les amplificateurs unipolaires ordinaires. Selon l'invention et en considérant un cycle de lecture, le sens d'un courant de demi-sélection à travers un fil de bit 25 choisi est dans les directions indiquées pour assurer ainsi le passage du courant dans la ligne de détection dans une direction seulement. Ainsi, alors que les mots individuels sont soumis à une lecture destructive de la mémoire, le sens du courant à travers les fils de bits est sélectionné de manière à permettre une lecrbu-30 re destructive unipolaire. Cette direction prédéterminée du courant de demi-sélection des fils de bits devient possible si les dispositifs de commande du. courant fonctionnent conjointement avec les commutateurs de bits selon l'invention, ce qui permet d'établir un trajet dans l'une ou dans l'autre direction pour le courant de 35 demi-sélection. En se référant par exemple au noyau 131, le courant de ûfy 69 05012 13 2002774 demi-sélection de lecture dans le fil 105 étant dans le sens représenté et le demi-courant de sélection dans le fil de mots 120 étant dans la direction correcte, le courant de détection de la lecture destructive se déplace de droite vers la gauche ( voir 5 la flèche en tirets ). En conséquence, le courant arrive dans la borne positive d'entrée 130a. de l'amplificateur 130. Le courant de demi-sélection passant à travers le fil de bits 105 dans le sens représenté par rapport au noyau 133 et le courant de demi-sélection dans le fil de mots 121 étant dans sa direction appropriée, le 10 noyau 133 provoque le passage du courant de lecture destructive de la gauche vers la droite, comme il est indiqué par la flèche en. tirets. Dans ces conditions, le courant de lecture destructive arrive également sur la borne positive 130a.. On peut analyser pareillement les sens du courant de demi-sélection dans les fils de 15 bits pour tous les noyaux restants et on trouve que tous les courants de lecture destructive arrivent dans la borne positive 130a, de l'amplificateur 130, si le courant dans les fils de bits passe . dans les directions représentées. En examinant les directions des courants à travers les 20 fils de bits 105 à 106, on constate que le sens du courant est le même pour tous les noyaux qui sont (1) associés avec le même fil de bit et (2) sont disposés entre les mêmes transpositions des fils 125 et 126. Ainsi les noyaux 137 et 138 sont tous deux associés avec le même fil de bit ( fil 106 ) et sont disposés entre 25 les mêmes transpositions des fils détecteurs. De même, les noyaux 139 et 140 sont tous deux associés au fil 107 et sont placés entre les mêmes transpositions. Dans ces conditions, lorsqu'il s'agit d'effectuer une lecture destructive dans les noyaux 137 e-fe 138, on choisit le demi-courant de sélection dans le fil de bit 30 106 pour qu'il ait la même direction et, lorsqu'il s'agit de faire une lecture destructive dans les noyaux 139 et 140, on sélectionne le courant à travers le fil de bit 107 pour qu'il soit dans la même direction. Comme il a été précédemment décrit, le dispositif de 35 commande du courant de bits est actionné de manière à contrôler le sens du courant de demi-sélection de lecture à travers les fils BAD OWGÏNAt 69 05012 14 2002774 de bits, alors que les commutateurs de bits transportent le cou -rant dans l'une ou l'autre direction. En conséquence, le dispositif de commande 101 peut être actionné de manière à connecter une source de courant de demi-sélection de lecture ayant une direction pré-5 déterminée à l'extrémité de gauche de tous les fils 105 à 108 du groupe considéré. Plus précisément, quand on utilise pour les dispositifs de commande le circuit représenté sur la Figure 3 et si l'on rend conducteur le transistor de commutation supérieur 74, le côté positif d'une source de courant de demi-sélection 76 sera con-1D necté au groupe des fils de bits. D'autre part, si l'on rend conducteur le transistor inférieur de commutation 96, on connecte une source négative du courant de demi-sélection 99 à l'extrémité de gauche des fils de bits. 15 commande 101 fournissant du courant de demi-sélection de lecture suivant une direction correcte, on obtient simultanément l'action-nement de l'une des paires des commutateurs de bits 115-118 et le courant ne passe ainsi qu'à travers la ligne de bits associée à ce commutateur particulier. Pour obtenir donc le passage du courant 20 dans le fil 105 dans la direction indiquée dans le cas du noyait 131, on met en route le transistor 74 du dispositif de commande 101 et on actionne la paire 115 de commutateurs de bits. Par ailleurs,. pour obtenir la direction du courant nécessaire au noyau 133, on rend conducteur le transistor 96 et on actionne la paire 115 de 25 commutateurs de bits. Après un laps de temps notable, on actionne le dispositif de commande du fil de mots choisi et on fournit ainsi un courant de lecture de demi-sélection dans ce fil. Ainsi selon l'invention le circuit logique de sélection de la calculatrice peut contrôler le dispositif de commande du courant des bits de manière 30 à assurer un passage du courant dans les fils de bits choisis dans une direction étudiée pour assurer un passage unidirectionnel du courant dans la ligne de détection, dans le cas de chaque paire de ces lignes de détection. On comprend que la paire de lignes de détection n'est utilisée que pendant le cycle de lecture pour effec-35 tuer la lecture destructive de noyaux choisis. Pendant le cycle d'inscription on n'utilise pas le signal de sortie de la paire des Comme il a été précédemment expliqué, le dispositif de ORIGINAL 69 05012 is 2002774 lignes de détection. Il va de soi que l'on peut apporter des modifications aux modes de réalisation décrits et représentés sans sortir pour autant du cadre de cette invention. BAD ORDINAL. 69 05012 16 2002774 REVENDICATIONS 1 - Un système de mémoire comprenant une matrice à noyaux divisée en "mots" et en "bits" constituant ceux-ci; des lignes de bits dont chacune est enfilée dans les noyaux qui reprs- 5 sentent la même position des bits dans lesdits mots, ces lignes de bits étant réparties en plusieurs groupes comprenant chacun un nombre égal de telles lignes de bits; des premiers dispositifs de commutation pour chaque groupe pouvant connecter une source de courant de demi-sélection; de lecture d'une direction déterminée 10 à une première extrémité de toutes les lignes de bits du groupe associé; des lignes de mots dont chacune est enfilée à travers des noyaux déterminés sur les lignes des bits; des dispositifs de commande connectés aux lignes de mots et pouvant fournir un courant de demi-sélection de lecture passant à travers une ligne dé-15 terminée desdites lignes de mots; des seconds dispositifs de commutation dont le nombre ne correspond qu'à celui des lignes de bits d'un groupe, de sorte que chaque second dispositif de commutation n'est associé qu'avec une ligne de bits d'un groupe et peut établir un circuit pour le courant de demi-sélection de lecture 20 à travers les lignes de bits respectives; et des moyens pour actionner simultanément (a) tous les premiers dispositifs de commutation et (b) l'un des seconds dispositifs de commutation! qui est sélectionné pour assurer le passage du courant de demi-sélection: de lecture uniquement sur les lignes de bits associées à ce second 25 dispositif de commutation et pour actionner les dispositifs de commande de manière à fournir le courant de demi-sélection de lecture dans une ligne de mots déterminée. 2 - Système de mémoire selon la revendication 1, comprenant des paires de conducteurs dont le nombre ne correspond qu'à 30 celui des lignes de bits d'un groupe et des moyens unidirectionnels connectant une seconde extrémité de chaque ligne de bits d'ura groupe à une paire différente desdites paires de conducteurs, de sorte que chaque, paire n'est associée qu'à une ligne de bit de chaque groupe. 35 3 - Système de mémoire selon la revendication 1, compre nant une paire de lignes de détection pour chaque groupe, chaque paire de lignes de détection étant enfilée à travers- chaque noyau 8ad Original. 05012 17 2002774 du croups associé et étant soumise à une transposition périodique, lesdits moyens d'actionnemcnt servant à contrôler les premiers commutateurs de manière à assurer le passage d'un courant de lecture dans les lignes de bits sélectionnées dans une direction de nature à assurer un passage unidirectionnel du courant dans chaque paire des lignes de détection. 4 - 5vstème de mémoire selon la revendication 2, dans lequel chaque second dispositif de commutation comprend une paire de commutateurs de bits, le premier commutateur de la paire étant connecté entre un premier conducteur d'une paire associée de conducteurs et un point de potentiel de référence, et le second commutateur de la paire étant connecté entre un second conducteur de ladite paire et le point précité de potentiel de référence. 5 - Système de mémoire selon la revendication 4, dans lequel le premier commutateur de bits comprend un premier transistor de commutation et le second commutateur de bits comprend un second transistor de commutation, chacun de ces transistors ayant un émetteur, uns base et un collecteur, l'émetteur du premier transistor et le collecteur des premier et second transistors, ainsi que le collecteur du premier transistor et l'émetteur du second transistor étant connectés à ce point de potentiel de référence. 6 - Système de mémoire selon la revendication 5, dans lequel le premier dispositif de commutation comprend une source positive et une source négative de courant de demi-sélection, un premier dispositif de commutation étant connecté entre la source positive et la première extrémité de chacune des lignes de bits d'un groupe associé, un second dispositif de commutation étant connecté entre la source négative et la première extrémité de toutes les lignes de bits de ce groupe, des moyens étant prévus pour être connectés aux premier et second dispositifs de commutation afin d'actionner ces derniers et connecter ainsi la source positive ou la source négative du courant de demi-sélection à ladite première extrémité. 7 - Système de mémoire selon la revendication 2, dans lequel chaque second dispositif de commutation comprend un seul commutateur de bit et une première et une seconde diodes, ce premier "1 BAF> ORIGHAL 69 05012 1b 2002774 commutateur de bit étant connecté entre deux conducteurs d'une p'ii-re associée, la première diode étant connectée entre un premier conducteur de cette paire et le point précité de potentiel de référence et la seconde diode étant connectée entre le second conduc-5 teur de la paire et le point de potentiel de référence. 8 - Système de mémoire selon la revendication: 1, dans lequel les moyens d1actionnement au cours d'un cycle d'inscription actionnent simultanément (a) certains des premiers dispositifs de commutation et (b) ledit second dispositif de commutation qui a 10 été sélectionné pour assurer le passage d'un courant de demi-sélec-tion dans le, sens opposé à celui du cycle de lecture, mais seulement dans les lignes de bits associés aux premier et second dispositifs de commutation et pour actionner les dispositifs de commande afin de fournir du courant de demi-sélection dans le sens opposé à 15 celui du cycle de lecture. \ BA0 ORIGINAL