Brevet FR2005846A1 — publié le 19691219

la présente invention concerne une "bascule du type JK réagissant à des impulsions d'horloge et comportant un maître-basculeur raccordé d'une part à un premier circuit de porte auquel sont fournis le signal d'horloge I, le signal E et 5 le signal de sortie Q, et d'autre part, à un deuxième circuit de porte auquel sont fournis le signal d'horloge T, le signal J et le signal de sortie inverse Q du basculeur asservi, la sortie du maître-basculeur étant raccordée au basculeur asservi par l'intermédiaire de circuits de porte commandés par le 10 signal d'horloge T. De telles bascules JE sont disponibles dans le commerce. Leur fonctionnement est décrit entre autres par Lagemann dans la publication "Elektronische Bechenanlagen" parue en 1967, Volume 1, pages 9 à 16, en particulier à la page 10 - descrip-15 tion en référence à la figure 3d - et à la page 11 - description en référence aux figures 5a. et b Les bascules de ce type sont intéressantes par leur structure bien ordonnée formée par un nombre d'éléments commuta te :ors assez réduit. Certaines bascules JE du genre préconisé sont munies 20 d'éléments capacitifs exerçant une fonction déterminée de mémoire ou de retard. De tels éléments présentent l'inconvénient que la bascule devient sensible à la pente des flancs de signaux qui lui sont appliqués, ce qui généralement est indésirable. D'autres bascules connues présentent l'inconvénient que 25 les informations J et E doivent être présentes à partir de l'instant où le signal d'horloge varie, de façon que ces informations soient emmagasinées dans la bascule ; dans certains cas, une modification se produisant dans les informations après ledit instant, n'est plus emmagasinée, tandis que dans d'au-30 très cas où cet emmagasinage est indésirable - par exemple lors de l'apparition de signaux perturbateurs - les informations modifiées sont par contre emmagasinées ; il en résulte que dans les cas précités, l'état de sortie qui s'instaure après le rétablissement du signal d'horloge dans son état original, 35 ne correspond plus à l'information qui existait en dernier lieu. L'invention remédie à ces inconvénients et est caractérisée en ce que le premier circuit de porte reçoit également le signal J, le deuxième circuit de.porte recevant 40 également le signal E, ces circuits de porte étant réalisés 69 10641 2 2005846 de façon, et commandés par lesdits signaux dans -un sens tel, qu'à partir de l'instant où le signal d'horloge établit, à travers ces circuits de porte, des liaisons entre les entrées J, K et le maître-basculeur et maintient ces liaisons jusqu'au 5 retour du signal d'horloge T dans son état original pour lequel ces liaisons sont interrompues, la nouvelle information soit emmagasinée sur le maître-basculeur pour toute modification de l'information J et E. Avantageusement, la bascule conforme à l'invention 10 est encore caractérisée en ce que le premier et le deuxième circuit logique comportent chacun deux portes, alors qu'à une de celles du premier circuit logique sont appliqués les signaux J et Q, et à l'autre porte de ce circuit les signaux E et Q, tandis qu'à une des portes du deuxième circuit logique sont 15 appliqués les signaux E et 5 et à l'autre porte de ce circuit les signaux J et Q, dans ce sens que lorsque les deux circuits logiques sont raccordés au maître-basculeur par le signal T, le premier circuit logique fournit à un des côtés du maître-basculeur l'information 0, et le deuxième circuit logique four-20 nit à l'autre côté l'information 1, et ce dans les cas où, soit le signal E correspond à 0 et le signal Q à 1, soit le signal J correspond à 1 et le signal Q à 0, tandis que le deuxième ôircuit logique fournit audit autre côté du maître-basculeur 11information 0, et le premier circuit logique four-25 nit au côté opposé 1'information 1, et ce dans les cas où, soit le signal J correspond à 0 et le signal Q à 1, soit le signal E correspond à 1 et le signal Q à 0. L'idée de base de l'invention est que pendant une phase de la période d'horloge, le maître-basculeur est tou-30 jours ouvert pour recevoir l'information J et E, tandis que lors d'une variation de la phase de la période d'horloge, le basculeur asservi reprend l'état occupé en dernier lieu par le maître-basculeur. On peut ainsi utiliser des impulsions d'horloge extrêmement rapides éventuellement symétriques, ce qui 35 permet un gain de temps. En outre, l'influence qu'exercent des signaux perturbateurs sur les entrées J et E est annulée tant que par suite du signal d'horloge, le maître-basculeur est accessible à l'information J et K, du fait qu'après.la suppression du signal perturbateur, l'état initia! est rétabli. 40 Un autre avantage est que la bascule réagit indépendamment de 69 10641 3 2005846 la pente du flanc des impulsions qui lui sont appliquées. la description qui va suivre en regard du dessin annexé, donné à titre d'exemple non limitatif, fera "bien comprendre comment l'invention peut être réalisée. 5 La figure 1 est le schéma d'une partie d'une bascu le JE, perfectionnée selon l'invention. La figure 2 montre un exemple de réalisation d'un montage conforme à l'invention. La figure 3 montre un autre exemple d'ion montage 10 conforme à l'invention. La figure 1 montre le principe de la partie d'entrée et du maître-basculeur d'une bascule JE conforme à l'invention. Le maître-basculeur comporte les transistors n-p-n et T'^ qui, connectés en croix, (montage Eccles-Jordan), forment un 15 basculeur bistable. Le trajet émetteur-collecteur du transistor est shunté par celui du transistor T£, le trajet correspondant du transistor T'^ étant shunté par celui du transistor 2*2, les bases des transistors Tg et T'2 reçoivent des signaux pour la commande du maître-basculeur. Les circuits de 20 collecteur des transistors et et T'g sont reliés à des sources fournissant des courants d'alimentation pouvant être interrompus par des impulsions d'enclenchement S et S'. Les signaux de commande précités proviennent des circuits logiques G et G' qui conformément à l'invention, com-25 portent chacun deux portes. Une des portes dans le circuit logique G comporte les transistors n-p-n l'autre por te de ce circuit comportant les transistors n-p-n - Tg. D'une manière analogue, le circuit logique G' comporte deux portes formées par les transistors T'^ - T'^ et - T'g. 30 Les signaux fournis à ces portes sont représentés comme des sources de courant, l'état mathématique 1 des signaux correspondant à la présence de courant, l'état mathématique 0 correspondant à l'absence de courant. Le signal E est fourni à la base du transistor 35 dont le trajet collecteur-émetteur shunte le trajet base-émetteur du transistor dont la base reçoit le signal de sortie Q du basculeur asservi, non représenté. Ce signal Q est appliqué également à la base du transistor dont le trajet collecteur-émetteur shunte le trajet base-émetteur du tran-40 sistor dont la base reçoit le signal J. 69 10641 4 2005846 Les transistors T'^ et T'g sont montés de manière semblable à celle des transistors T^, T^, T^, Tg, à la différence près que le signal J est appliqué à la base du transistor 1"® signal K à la base du transistor 1'^ et le signal 5 de sortie inverse ^ du basculeur asservi aux bases des transistors T'^ et T'g. Les trajets collecteur-émetteur des transistors T^ et d'une part, et ceux des transistors T1^ et T'^ d'autre part, sont montés en parallèle. Les collecteurs des transis-10 tors T^ et T^ sont raccordés à la base du transistor ^ ainsi qu'à une source de courant, taillis que les collecteurs des transistors T'^ et T'^ sont raccordés à la base d'un transistor T'g ainsi qu'à une source de courant, le signal d'horloge T pouvant interrompre le courant fourni par ces deux sources. 15 La partie du montage, constituée par le transistor Tj et les sources de courant K et Q raccordées à ce transistor, forme une porte ET pour le signal Q et le signal K inversé, la partie correspondante, constituée par le transistor Tg et les sources J et Q, formant une porte ET pour le signal 20 J et le signal Q inversé, des rôles identiques étant joués par la partie comportant le transistor T'^ et les sources J inversé et Q et celle comportant le transistor T'g et les sources K et Q inversé respectivement pour le signal Q et le signal J inversé, et le signal K et le signal Q inversé. Les 25 transistors T^ et T^ d'une part et les transistors T1^ et T'^ d'autre part forment des portes NI pour les signaux de base appliqués à ces transistors. Le fonctionnement des bascules JE habituellement utilisées est tel que pendant l'un des états ou phases du 30 signal d'horloge T, des modifications se produisant dans les signaux J et E ne puissent atteindre le maître-basculeur par suite des portes d'entrée du montage, ces modifications ne pouvant donc influencer l'état des signaux de sortie Q et Q, tandis qu'à l'instant où le signal d'horloge T passe dans l'au-35 tre état, les portes sont ouvertes et le maître-basculeur bascule ou non suivant la nature des signaux présentés, tandis que lors du retour du signal d'horloge dans son état initial, la position du maître-basculeur est transmise au basculeur asservi. L'information J et K doit donc être présente avant 40 ledit instant, tandis que si le maître-basculeur bascule à 69 10641 5 2005846 cet instant, d'autres modifications du signal J ou K sont incapables d'influencer sa position. Toutefois, il existe l'inconvénient que si le maître-basculeur ne bascule pas audit instant et qu'à celui-ci 5 les signaux J et K correspondent à 0, une inversion soit du signal J ou du signal E, soit l'entrée d'une impulsions perturbatrice pendant ledit autre état de l'impulsion d'horloge T, est pourtant capable de provoquer à nouveau un basculement du maître-basculeur, d'autres modifications du signal J ou 10 K, ou la suppression de l'impulsion perturbatrice pendant cet autre état, étant par la suite incapables d'influencer ou de rétablir encore la position du maître-basculeur. Dans la bascule JE conforme à l'invention, les portes empêchent également que le maître-basculeur puisse être 15 influencé par des modifications dans les signaux J ou E pendant l'état original du signal d'horloge T. L'inconvénient mentionné dans le paragraphe précédent est toutefois éliminé par la structure particulière de ces portes. Lorsque, du fait que l'état du signal d'horloge T, 20 état qui dans ce qui précède est désigné par "l'autre état", les sources de courant sont actives aux collecteurs des transistors T^, Tej et ^*5» la base du transistor T'g (état mathématique 1) recevra uniquement un courant dans le sens de conduction - tandis que par contre la base du transistor Tg 25 (état mathématique 0) ne recevra aucun courant - si, soit le signal E correspond à 0 (c'est-à-dire lorsque les transistors et sont bloqués) et le signal Q correspond à 1, le signal Q correspond donc à 0 (c'est-à-dire lorsque les transistors et Tg sont conducteurs, et les transistors et T'g blo-30 qués), soit le signal Q correspond à 0, le signal Q correspondant donc à 1 et le signal J à 1,(c'est-à-dire lorsque les transistors Tg, et sont bloqués, et les transistors et T'g conducteurs) ; dans tous les autres cas, pour un même état du signal d'horloge T, la base du transis-35 tor ^2 recevra un courant correspondant au sens de conduction,, tandis que la base du transistor T'g n'en recevra aucun. Le principe de l'invention mène donc à ce que pendant la durée dudit autre état du signal d'horloge, le maître-baculeur est donc toujours à même de recevoir une nouvelle 40 information J et E. La position de ce basculeur, correspondant 69 10641 6 2005846 à l'information présente en dernier lieu avant que le signal d'horloge T ne reprenne son premier état, est donc transmise vers le "basculeur asservi par cette modification du signal d'horloge. Oh obtient ainsi une "bascule JE fonctionnant con-5 venahlement et de manière extrêmement rapide et étant en outre insensible à la pente du flanc des impulsions qui lui sont appliquées. La figure 2 est un schéma élaboré suivant le principe de la figure 1. Les éléments indiqués sur cette figure 10 1 portent les mêmes repères sur la figure 2 et y remplissent des fonctions correspondantes. Le maître-basculeur - T ' ^ -0?2 ~ T ' 2 es^ encore commandé à partir des circuits logiques G et G1 auxquels les signaux J, E, Q et Q sont fournis de la manière décrite en regard de la figure 1. Le signal d'horloge 15 T est fourni aux collecteurs des transistors T^, T'^ et T'^ à travers des transistors Ty -et Tg. Les résistances R^ à Ej et R'^j à R'j empêchent des couplages et des réactions indésirables. Les sources fournissant les signaux J et E ainsi que celles fournissant le signal d'horloge T ne subissent 20 ainsi qu'une faible charge, la consommation d'énergie additionnelle résultant de l'emploi desdites résistances, étant peu élevée. Le basculeur asservi est formé par les transistors Tçj à et T'^ à transistors qui forment p. basculeur 25 bistable par les connexions en croix entre la sortie Q et la base du transistor T'^ par l'intermédiaire des transistors T'g, T'10 d'une part, et entre la sortie Q et la base du tran»-sistor T^ par l'intermédiaire des transistors T^ et T^Q d'autre part. La position de basculeur asservi est déterminée par 30 la sortie des transistors T^ et T'^^ normalement bloquée dont les bases sont raccordées à l'entrée pour le signal d'horloge T à travers les transistors T^^ à T^. Les bases de tous les transistors p-n-p représentés sur la figure sont raccordées à des points de dérivation de la source de tension d'ali-35 mentation; judicieusement choisis, de sorte que le montage fonctionne convenablement indépendamment de la pente du flanc des signaux appliqués. Dans "l'autre état" du signal d'horloge T, les transistors T^^, T^g et sont conducteurs, les •transistors T^ et T'^ étant donc bloqués. Lorsque le si-40 gnal d'horloge T passe dans son premier état, les transistors 69 10641 7 2005846 à sont "bloqués, de sorte qu'un des transistors ou devient conducteur et transmet alors la position du maître-basculeur - T'2 à la "base d'un des tran sistors et ï'/]>]> 10 au basculeur asservi à I1^ à ^'13» e"b permettent le réglage du maître-basculeur et du basculeur asservi indépendamment des signaux J, K et T. On comprend aisément qu'en pratique, le circuit suivant la figure 2 ainsi que celui qui sera décrit jar rapport à la figure 3 sont réalisés sous forme 15 de circuits intégrés. Sur la figure 3, les circuits logiques G et G' ainsi que le basculeur asservi sont réalisés de manière identique et muni .q de repères correspondant à ceux de la figure 2. le maître-basculeur a subi quelques modifications: dans les con-20 nexions en croix, on a monté des diodes D^ et D'^ dont les sens de conduction correspondent à ceux des trajets base-émetteur des transistors et et on a supprimé les transistors 0?2 e"k ^'2 -*"a 2, tandis que par contre on a ajouté les transistors T^g et T'^g, le trajet collecteur-émet-25 teur du transistor T^g étant monté entre le collecteur du transistor d'une part et les collecteurs des transistors et Tcj d'autre part, tandis que le trajet collecteur-émetteur du transistor T'/]g est monté entre le collecteur du transistor d'une part et les collecteurs des transistors et 30 d'autre part. De plus, l'émetteur du transistor Tg, monté de façon correspondante à la figure 2, est raccordé aux bases des transistors T^g et Pendant "l'autre état" du signal d'horloge T, les transistors Trj et Ig et, par conséquent, également un des transistors T^g et T'^g? sont conducteurs, de 35 sorte qu'une liaison conductrice est formée entre les sorties des circuits logiques G et G' et le maître-basculeur de sorte que ce dernier peut toujours s 'adapter aux signaux de sortie de ces circuits logiques G et G'. Lorsque le signal d'horloge T prend son "premier état", les transistors Tg, 40 ! et T'^jg sont bloqués, alors que la position qu'occupe §AD ORtâîNAL 8 2005846 le maître-basculeur est transmise au basculeur as servi par l'intermédiaire des transistors et 69 10641 9 2005846 BEraroiCATIONS 1 - Bascule JE comportant un maître-basculeur et un basculeur asservi, ce maitre-basculeur étant raccordé d'une part à un premier circuit de porte auquel sont fournis le 5 signal d'horloge î, le signal E et le signal de sortie Q, et d'autre part à un deuxième circuit de porte auquel sont fournis le signal d'horloge T, le signal J et le signal de sortie inverse Q du basculeur asservi, la sortie du maître-basculeur étant raccordée au basculeur asservi par l'intermédiaire de 10 circuits de porte commandés par le signal d'horloge T, caractérisée en ce que le premier circuit de porte reçoit également le signal J, le deuxième circuit de porte recevant également le signal E, ces circuits de porte étant réalisés de façon et commandés par lesdits signaux dans -un sens tel qu'à 15 partir de l'instant où le signal d'horloge établit, à travers ces circuits de porte, des liaisons entre les entrées J, E et le maître-basculeur et maintient ces liaisons jusqu'au retour du signal d'horloge T dans son état original pour lequel ces liaisons sont interrompues, la nouvelle information soit em-20 magasinée sur le maître-basculeur pnur toute modification de l'information J et E. 2 - Bascule JE selon la revendication 1, caractérisée en ce que le premier et le deuxième circuit logiques comportent chacun deux portes, alors qu'à une de celles du 25 premier circuit logique sont appliqués les signaux J et Q, et à l'autre porte de ce circuit les signaux E et Q, tandis qu'à une des portes du deuxième circuit logique sont appliqués les signaux E et Q et à l'autre porte de ce circuit les signaux J et Q, dans ce sens que lorsque les deux circuits lo-30 giques sont raccordés au naître-basculeur par le signal T, le premier circuit logique fournit à un des côtés du maître-basculeur l'information 0, et le deuxième circuit logique fournit à l'autre côté l'information 1,et ce dans les cas où, soit le signal E correspond à 0 et le signal Q à 1, soit le signal 35 J correspond à 1 et le signal Q à Q, tandis que le deuxième circuit logique fournit audit autre côté du maître-basculeur l'information 0, et le premier circuit logique fournit au côté opposé l'information 1, et ce dans les cas où, soit le signal J correspond à 0 et le signal Q à 1, soit le signal E corres-40 pond à 1 et le signal Q à 0. T ^ | PAD ORIGINAL 69 10641 10 2005846 3 - Bascule JE selon les revendications 1 ou 2, caractérisée en ce que chaque circuit logique est constitué par deux transistors dont les trajets collecteur-émetteur sont montés én parallèle, le trajet "base-émetteur de chaque 5 transistor étant shunté par d'autres transistors, le signal Q et ^ étant fourni d'une part à la "base de l'un des autres transistors, transistors dont le collecteur reçoit le signal J ou E et d'autre part, au collecteur de l'autre desdits transistors, transistors dont la "base reçoit le signal K ou J. 10 4- - Bascule JE selon la revendication 3, caractérisée en ce que les collecteurs des transistors cités en premier lieu dans ladite revendication 3, sont raccordés a un point d'alimentation par l'intermédiaire d'un transistor normalement conducteur, celui-ci devenant bloqué pendant l'état de signal 15 d'horloge auquel une liaison est établie entre les entrées J et E et le maître-basculeur. 5 - Bascule JE selon la revendication 3» caractérisée en ce que les collecteurs des transistors cités en premier lieu dans ladite revendication 3, sont raccordés aux émetteurs 20 de transistors dont les collecteurs sont raccordés au maître-basculeur et dont les bases sont reliées à un point d'alimentation par l'intermédiaire d'un transistor normalement conducteur, ce dernier devenant bloqué pendant l'état de signal d'horloge auquel une liaison est établie entre les entrées J 25 et E et le maître-basculeur. &ad original