Brevet FR2007639A1 — publié le 19700109

1517/ i 2007639 -"Knnoat os-coro, les développements technologiques apportés versants as--:.fs eu a~: ccnbinaisens de cczpos~s.£s se faisaient parailè» i;..-: dé--o3cppcisents sinrilairos des composants passifs et des rêsean::,- fj.ii- i ? le.- -, . ;• .-• --i réalisés s partir des tel es i -rf.de jusq«8ffiîs: premiers ■•■\ s- . • ;: 1 r-::v.:_t ~t v_i c^mec; équi'vil ente' mr. progrès réalisés 'dans le ■•? •. . *. ': ;.- à ri-.;, a:; prarders ^c-ndensa^t^rs cr. L -diùîtr-ic;-.iss isGee, le-Kisiatîirisatien -est composants actifs f-rv coivis d- exe . édition correspondante des diDensioas des composants pars-ifs. Cependant, avcc 1 ' introduction des circuits intégrés et l*utilisaticn 30 dsc t?2i}rJ.quc£ photographiques dans la fabrication des circiaits • intégrés ç, c.1." (4- pci^:3G carrés) avec 50 bornes ou davantageo-. Telles--que -le£- choses se- présentent actuellement, de nouveau:: progrès dans l'art, soit dans la 30 ~i2.daturi satien continue, soit dans la combinaison d'éléments de -"circuits s-" S'.-i»', r-'.iïdns inut: les lorsque des éléments passifs sont ratilisés en raison de le :-:-lj;ifS3tt es iiner les composants à des tabîeaux de cir^iaits et dsinter-'.'•:.a:'-''-;-sr élc. rtri ^e-nent une multitude de 1:ornes. -:ç c'tLoûs crique pour combiner les exposants passifs o;? les combinai sons d. cc.:npv'sents actifs et passifs dans un circuit électrique qui élimine coiaplè-t!.-.i.-.ait 1'. rcsc:n ■""utilisât.:k: de t^Ileaust de «*ircuits et de cennejâons sons /...s de rla-jos poar les bornes des ccmposaîitso L'essence c'e Ie investi en est ,;i... | a -a i-dimcns.io::-;:11c* pe^r j.% réception et 1 'interconnexion de cempo-.■i-- ci —£j i. dc.':iç.;:;'".. ; ar talic?^ .---ire et yc-s un xrangoîKnt peur int.cgrcr- La t i .iitien a pour fc:».t de résoudre ce probité à 1 • aid; bad original . >- ' : ' i F ! /- r les >y;zpcs zuts 'iio-yii-iqcss diccvsts £'•- le tableau .zfr~z on. v:: cncox'cic- On vircuits Ecnoliti-i'r'e ■ .1 V ' • ..*'•** iirLerposé . de::.eavi^î ineerpcrée^ Ce .; • ;..... ;. •; ., :em-c Zî£ • '•":• : est i i--;:. ni r ■or travers1- ::-le ■ ;•.- -.2 •'.'*• 1 !" .'• • •;■••.•' -" -.:. -/..r et ;. certain; i: : 7 .r, J .,T.t nee j.e.ueee:7 . _.-;-' ■ 1 . surface î : • v - •=: " .: points r'éûétc-r-.. s T" '■■■?.:■ c.v u^e source- de connojâon éleetriqee i 1*cnsc~.l-lc et v ..r tr-vor •. série d:; eLecins conducteurs à.travers le. système0 Lsç cc.-.;po£-?..-ts d r.,îi v* du--le ?oat fiîrés car le tableau çère atu; bernes des eofinenions électriques qui c-al 10 alcrc fusicîniées au tableau raêrs peso? cesbieer 1g tebleou-nere si les co:np.— nante en un bloc noaolithique0 Ee cotte manière, 1*application des cenpcce.:"tc j. «es série prédéterminée de points de csmoezim cap le tableau nôre relie les coisposents en «a asraageasat prê-d&fcesoiiiê- pour produire uno gonztios; désirée ou un jea de fonetions.® Ou.doit comprendre.â es stade que chaque onsenfelo ce 15 tableau mère est conçu poar produire une- fonction spécifique ou pour introduire une série de fonctions prédéterminées d'une façon très semblable à celle g.« plaques de circuits standards«• Les différences principales sent que le système du tableau raèr-e est un bloc monolithique -intégral plutôt que doc- composants soudés individuellement et qu'il se présente dans une composition à trois 20 . dimensions m lieu, de deux. Ainsi, une fois.que les bats du syrlème- -et que le circuit nécessaire pour les obtenir sont déteminés, le dessia der tableau mère individuel est centré sur 1«orientation dans l'espace, des.composants- individuels les «as par rapport.aux autres dans le table-en mère et sur la disposition des couches conductrices et des connexions entre les couches- conductrices-pour 25 relier les composants dans-ua circuit-coaplefc et de la nenitre désirée « Ijn autre objet de 1 « intention. est done.de fournir-. iîn= élément de circuits Eonolithique pour interconnecter Eêcaniguemeat.et éJoctriquor-ent %?n encsnble de cosposests électroniques, ledit élément cvirpertmi^:,. i'îllcai5 n.ivz possèdent atî moins. une .couche conductrice, avec - su -moins .U5°.e p?.i -•.;•• *.!-o 30 incorporée dans, le tableau mère et en isoins deux -pointe o^ûur.tro'.tre -espacés sur les surfaces d-.i trisleau Kère, les points., conducteur? 4tsat - en cvnfnuuiee.tio:^ éle--striiç::.e. sxree les couches conductricesff les points GGMaqteurs^-el -Iç-s ccnoî:'; s •.:-;;.Cictr-ioes définissant .eu .coins m* -p?.£.safje conducteur daiS -le "-tobîeuu iiiôrs .... ; cï-.noirn dos composants est eu c\-.pui"Jo£i:ioî4 ^électrique b.'*oc cC." mciiiL •- ci- ccnûiïoteur, de façon è être relié h a? moins im des .pas s âge s- eon-iaeto.-.r-s. ns -un cir-ouit et G tire -fusionné dans- une unité -intégrée afoo 3 .. Xe prisente inventiez enrcrc. poiïr .-J-nt v,-. v:.-lo?.u : r- £-:i n£ i t ":. rétî.rdc déorits eu brevet des ZA'Jic 2C7J9-^7X Mc- 6ad original 20076::- 7 69 13177 3 2007639 été déterminée, le tableau mère est construit en déposant des couches alternées d'un matériau isolant approprié, tel qu'une céramique, et un matériau conducteur et ou semi-conducteur. La surface, la forme et l'épaisseur de chaque conducteur ou couche semi-conductrice dépendent de la position relative dans la 5 construction, des composants qui sont adjoints, de l'endroit où ces composants 3'intègrent dans le circuit pré-assigné et de la manière dont ces composants sont connectés les uns par rapport aux autres. Une fois que le processus de construction est achevé, les composants sont connectés ou insérés dans le tableau mère, de la manière qui sera décrite plus en détail ci-après, et le système 10 entier est passé à la cuisson conrae pour un élément» La cuisson fusionne ou soude chacun des composants et les couches "vertes", c'est-à-dire les couches non encore complètement traitées thermiquement, du tableau mère en un corps monolithique unitaire. il en résulte tin bloc monolithique contenant un ensemble d'éléments de circuit^ chacun d'eux étant interconnecté dans un arrangement 15 prédéterminé pour assurer une fonction déterminée sans une multiplicité de bornes pour chaque élément, sans connexion par plage pour chaque élément et sans plaque de circuits. Un autre objet de la présente invention est de fournir une méthode de formation d'un bloc de circuits monolithique comprenant des couches alter-20 nées de dépôt de matériau isolant et de matériau conducteur dans un modèle prédéterminé, pour former un corps à couches multiples possédant au moins un passage conducteur interne et un ensemble de points de contact pour composants, sur la surface du corps, chacun étant en communication électrique avec au moins un chemin conducteur, en plaçant les composants électroniques pré-sélectionnés 25 contre les points pré-sélectionnés de contact pour composants, pour interconnecter électriquement les composants dans un circuit désiré et en passant le corps à couches multiples et les composants à la cuisson afin de fusionner les composants et les couches du corps à couches multiples en un bloc de circuits monolithique. 30 L'objet de l'invention est défini tout particulièrement aux reven dications suivant la description. L'invention sera mieux comprise cependant, en ce qui concerne son organisation et sa méthode d'opération, dans la description suivante faisant ressortir d'autres objets et avantages, cette description étant faite en se référant au dessin annexé, dans lequel : 35 La figure 1 est une vue en perspective d'un tableau mère simple utilisé dans le système de la présente invention, la figure 2 est une vue en bout d'une section prise le long de la ligne II-II de la figure 1, la figure 3 est une vue de dessus de la coupe prise le long de la 40 ligne III-III de la figure 1, 69 13177 4 2007639 la figure 4 est une vue perspective d'un composant adapté pour l'utilisation dans un système de tableau mère de la présente invention, la figure 5 est une vue perspective du tableau mère avec une série de composants fusionnés en un bloc de circuits monolithique, 5 la figure 6 est une vue perspective d'un tableau mère complexe adapté pour son utilisation dans le système de la présente invention, et la figure 7 une vue perspective d'un autre dessin de tableau mère adapté pour être utilisé dans le système de la présente invention. La présente invention sera décrite en détail en se rapportant au 10 dessin. Un tableau mère, représenté d'une façon générale en 10, se compose d'un matériau isolant approprié qui peut être par exemple une céramique à base de titanate de baryum, interposé avec une série de couches espacées de matériaux conducteurs ou semi-conducteurs. Chaque couche conductrice ou semi-conductrice 12, désignée ci-après par couches conductrices, s'étend jusqu'à la 15 surface du tableau mère et en émerge par une borne en forme de gouttelette 14. Le point exact ou les points d'affleurement de chaque couche conductrice 12 sur la surface du tableau mère, sa configuration et sa surface dans le tableau mère dépendent du dessin et du but du circuit défini par l'ensemble du tableau mère. De préférence, le tableau mère est préparé selon la méthode de construc-20 tion décrite au brevet des E.U.A, N* 2.779.975 de Lee et Weller. Ainsi, une fois que la fonction, ou un jeu de fonctions, ont été choisies ainsi que les composants et les circuits nécessaires pour accomplir la fonction, le dessin du système de connexion du tableau mère est conçu pour obtenir un encombrement optimum des composants et des interconnexions entre composants. D'une façon 25 idéale, les composants sont des éléments multiples du type représenté à la figure 4 bien qu'en fait tout autre composant actif ou passif convient également pour ce système. Le composant 16, choisi à titre d'exemple figure 4» est un condensateur possédant une borne 18, une résistance cermet 20 plaquée sur une surface et une paire d'éléments actifs 22 plaqués sur l'autre surface. Ce 30 type particulier de composant est préféré parce qu'il ne réduit pas le nombre des composants du système et qu'il permet à un grand nombre de composants d'être interconnectés électriquement par simple contact mécanique les uns contre les autres. Par exemple, la borne extrême 18 du condensateur peut buter contre une borne similaire sur un autre condensateur ou 'sur une plaque résis-35 tive, similaire à celle représentée à la figure 20 pour interconnecter électriquement les composants. Une fois que les circuits et les composants devant accomplir la fonction choisie ont été schématisés, la configuration spatiale optima des composants et les chemins conducteurs d'interconnexion doivent être déterminés. 40 Chaque couche conductrice 12 possède au moins un chemin conducteur 13 qui s'y 13177 5 2007639 trouve déposé, des bornes en forme de gouttelettes 14 fournissant des interconnexions électriques pour les composants ou "entrées" aux chemins conducteurs 13. D'une manière connue dans l'art, les chemins conducteurs individuels à un niveau peuvent être reliés aux passages conducteurs d'un autre niveau, soit par 5 l'intermédiaire de chemins verticaux internes 24, soit par des connexions externes 26, figure 2, pour accroître la distance parcourue par un chemin particulier et de ce fait pour interconnecter les composants ou les bornes de composants à différents niveaux sur le tableau mère. Le procédé de réalisation commence alors en déposant des couches alternées sur la céramique et le 10 matériau conducteur sur la plaque de base (non représentée). La surface, la configuration, le nombre des chemins et les points d'émergence de chaque couche de matériau conducteur dépendent de sa position relative dans le tableau mère, des composants qu'elle doit contacter, de l'endroit où ces composants doivent être situés dans le circuit désiré et de la manière dont ces composants sont 15 connectés les uns par rapport aux autres. Un grand soin doit être pris pour la configuration spatiale des couches conductrices pour minimiser les effets parasites engendrés par la proximité des couches conductrices 12. Alternativement, les effets parasites peuvent être utilisés pour accroître l'efficacité du système par inclusion par 20 exemple de couches conductrices additionnelles 27, figure 2, formant un condensateur à l'intérieur du tableau mère ou d'une couche ceraet 28 pour inclure une fonction résistive additionnelle sans accroître la dimension du tableau mère. Après l'élaboration complète du tableau mère, les composants, de préférence encore à l'état non complètement traités thermiquement, sont posi-25 tionnés sur le tableau mère, les bornes appropriées ou les éléments sur les composants étant adjacents et en contact avec les bornes 14 pré-sélectionnées ou étant adjacents à une borne ou à un élément correspondant d'un autre composant tel que décrit précédemment. La combinaison des composants et du tableau mère est alors passée à la cuisson pour fusionner ensemble les couches 30 du tableau mère et des composants et fusionner les composants et le tableau mère en un bloc monolithique. Le produit en résultant, illustré à la figure 3, est un bloc solide composé de multiples éléments de circuit 16, chacun étant connecté d'une manière prédéterminée dans un circuit pour effectuer une fonction désirée ou une série de fonctions. On notera, d'après les figures 2 et 3, 35 que plusieurs couches conductrices 12 ont leurs bornes 14 sur la surface ; arrière du tableau mère. Ces bornes ou terminaisons, peuvent, être-utilisées pour connecter des composants particuliers dans le système de tableau mère ou pour connecter le système entier au circuit extérieur ou à un autre,tableau mère. - • • . • 40 Si l'on :se réfère maintenant à la figure,6, on voit qu'on y a ; . BA0 OFttGlN*1^ 69 13177 6 2007639 représenté un autre type de tableau mère, convenable pour une utilisation dans un système de la présente invention. Ce tableau mère particulier 30 possède line série de pochettes 32 et une paire d'éléments connecteurs 34 qui procure des chemins conducteurs additionnels s'étendant latéralement pour les compo-5 sants. Ainsi, les chemins conducteurs s'étendant à travers les éléments connecteurs 34 se trouvent en plus des chemins conducteurs dans la partie du corps principal 36 du tableau mère 30, De cette manière, le nombre des interconnexions entre les composants dans le système et le nombre des arrangements d'interconnexions dans le système sont accrus sans accroître les 10 dimensions externes du tableau mère. Si l'on se réfère maintenant à la figure 7, on voit que l'on y a représenté un autre type de tableau mère adaptable pour son utilisation dans le système de la présente invention. Ce tableau mère 40 possède à la fois des colonnes et des rangées de pochettes réceptrices de composants 42, les compo-15 sants étant empilés et rangés par ordre, bord à bord, pour former le circuit désiré. On comprendra à ce stade que les tableaux mères représentés aux figures 1 à 3 et 5 à 7 sont donnés seulement à titre d'exemple, le tableau mère étant susceptible de prendre d'autres configurations à trois dimensions. L'invention peut être réalisée sous plusieurs formes sans se 20 départir de l'esprit général et des caractéristiques essentielles de la présente invention dont les modes de réalisation décrits n'ont été donnés qu'à titre illustratif et non restrictif. La portée de l'invention est donc définie par les revendications qui suivent dont l'interprétation doit étendre le champ d'application de l'invention à tous modes de réalisation équivalents. |fiad ORIGINAL 13177 7 2007639 REVENDICATIONS l-) Unité de circuits monolithique pour interconnexion mécanique et électrique d'un ensemble de composants électroniques comportant un tableau mère possédant au moins une couche conductrice incorporée et au moins deux 5 bornes espacées, en forme de gouttelettes, sur la surface du tableau mère, chaque borne étant en communication électrique avec les couches conductrices, lesdites bornes et les couches conductrices définissant au moins un passage conducteur à l'intérieur du tableau mère où chacun des composants se trouve en communication électrique avec au moins une borne, de façon à être relié dans 10 un circuit par au moins l'un des passages conducteurs,et est fusionné à une unité intégrée avec le tableau mère pour former ladite unité de circuits monolithique. 2*) Unité de circuits,monolithique, telle que définie à la revendication 1 où le tableau mère possède un ensemble de composants espacés et de 15 pochettes pour la réception de composants recevant chacune au moins un composant, chaque pochette comportant au moins une borne pour connecter les composants qui s'y trouvent introduits à un chemin conducteur dans le tableau mère. 3#) Unité de circuits, monolithique, telle que définie à la revendication 1 où le tableau mère est composé de couches alternées d'un matériau 20 isolant et d'un matériau conducteur, chaque couche de matériau conducteur possédant au moins un chemin conducteur. 4*) Unité de circuits, monolithique, telle que définie à la revendication 3 où les chemins conducteurs sélectionnés sur une couche d'un matériau conducteur sont en communication électrique avec des chemins conducteurs 25 sélectionnés sur une autre couche du matériau conducteur. 5*) Unité de circuits, monolithique, telle que définie à la revendication 4 où la communication électrique entre les chemins conducteurs sélectionnés sur des couches de matériau conducteur différentes est obtenue pair des moyens complètement incorporés au tableau mère. 30 6*) Unité de circuit monolithique, telle que définie à la reven dication 3 où chaque chemin conducteur est en communication électrique avec au moins l'une des bornes. 7*) Unité de circuits, monolithique, telle que définie à la revendication 1 où le tableau mère comporte au moins une rangée et au moins une colonne de pochettes espacées, réceptrices de composants, chaque rangée et chaque colonne contenant au moins deux pochettes, chaque pochette recevant au moins un composant et possédant au moins une borne en forme de gouttelette. 8*) Unité de circuits, monolithique, telle que définie à la revendication 1 où les couches de matériau conducteur sélectionnées sont positionnées suffisamment prêt des couches de matériau conducteur adjacentes pour 69 13177 8 2007639 introduire une fonction capacitive en conjonction avec des couches adjacentes de matériau conducteur dans l'imité de circuits, monolithique. 9#) Unité de circuits, monolithique, telle que définie à la revendication 1 où les couches conductrices sélectionnées sont composées de matériau 5 cermet pour former une fonction résistive dans l'unité de circuits monolithique. 10") Méthode pour former un bloc de circuits monolithique comportant (a) le dépOt de couches alternées de matériau isolant et de matériau conducteur dans modèle prédéterminé pour former un corps à couches multiples 10 comportant au moins un chemin conducteur interne et un ensemble de bornes, en forme de gouttelettes, sur la surface du corps, pour les composants, chacune d'elles étant en communication électrique avec au moins un chemin conducteur ; (b) en plaçant les composants électroniques pré-sélectionnés contre les bornes pré-sélectionnées pour les composants afin d'interconnecter électrique- 15 ment les composants au circuit désiré, et (c) en passant à la cuisson le corps à couches multiples et les composants pour fusionner les composants et les couches du corps à couches multiples en un bloc de circuits, monolithique. 11*) Méthode pour former un bloc de circuits monolithique tel que défini à la revendication 10 dans lequel chaque couche conductrice est déposée 20 avec au moins Tin chemin conducteur. 12") Méthode pour former un bloc de circuits monolithique tel que défini à la revendication 10 où chaque chemin conducteur est déposé pour qu'au moins une partie s'étende jusqu'à la surface du corps à couches multiples de façon à être en communication électrique avec une borne du composant. 25 13*) Méthode pour former un bloc de circuits monolithique tel que défini à la revendication 10 où au moins l'un des composants électroniques est "vert", c'est-à-dire dans un état où il n'a pas encore été complètement traité thermiquement avant le passage à la cuisson. 14*) Méthode pour former un bloc de circuits monolithique tel que 30 défini à la revendication 10 où les couches conductrices sélectionnées sont déposées suffisamment prêt des couches conductrices adjacentes pour former une fonction capacitive en combinaison avec les couches de matériau conducteur adjacentes dans le bloc de circuits monolithique. 15") Méthode pour former un bloc de circuits monolithique tel que 35 défini à la revendication 10 où les couches conductrices sélectionnées sont composées d'un matériau cermet pour introduire une fonction résistive dans le bloc de circuits monolithique. 16*) Méthode pour former un bloc de circuits monolithique tel que défini à la revendication 10 où le corps à couches multiples est à l'état 40 "vert", c'est-à-dire dans un état où il n'a pas encore été complètement traité thermiquement avant le passage au four de cuisson.