Brevet FR2013138A1 — publié le 19700327

î 2013138 L5invention se rapporte, de façon générale aux convertisseurs analogiques numériques, et plus particulièrement à des convertisseurs analogiques numériques dTamplitude à approximation séquentielle appropriés à leur utilisation avec des impulsions aléatoi-5 res à haute vitesse. Un certain nombre de convertisseurs dfamplitude sont commercialement disponibles et destinés aux résultats nucléaires dfanalyse. Dans la plupart des cas ces dispositifs utilisent un convertisseur du type à dents de scie qui accumule une charge dans un condensa-10 teur, et la décharge du condensateur en escalier» Le nombre nécessaire de degrés est une mesure de 1*amplitude de lfimpulsion d'en-trée. Le principal inconvénient de ce type de convertisseur est le temps qui est nécessaire pour réduire la tension sur le condensateur. Pendant le temps du phénomène aucune autre donnée ne peut 15 être reçue. Cet intervalle de temps, pendant lequel la tension est diminuée sur le condensateur est indiqué ici comme " un temps mort " et il crée des difficultés dans X*analyse des données, n est hautement souhaitable que ce " temps mort n soit réduit au minimum. 20 Un objet de la présente invention est d'offrir un converti-seur analogique numérique d'amplitude où le temps mort est substantiellement réduit. Un autre objet de la présente invention est d'offrir un convertisseur analogique numérique (A-D) de type à approximation séquen-25 tielle où le " temps mort n est réduit» Un autre objet de la présente intention est d'offrir un convertisseur A-D à approximation séquentielle qui est spécialement intéressant pour les impulsions aléatoires à haute vitesse. D'autres particularités et avantages de l'invention apparaî-30 tront au cours de la description qui va suivre, laquelle, faite en référence aux dessins annexés donnés à titre d'exemples non limitatifs fera bien comprendre comment la présente invention peut être mise en pratique, les particularités qui ressortent tant du texte que des dessins faisant, bien entendu, partie de celle-ci0 35 La figure 1 est un schéma d'ensembles qui présente un fonctionnement global du convertisseur analogique numérique à approximation séquentielle conforme à l'invention® La figure 2 est un schéma montrant un circuit de maintien et d'échantillonnages qui est inclus dans le schéma d'ensembles re-40 présenté dans la figure 1 du dit convertisseur» BAD ORIGINAL 69 24382 g 2013138 La figure 3 ©st un schéma ô*uii eomaut&vfciii- typique utilisé dana les figures 1 et 2. Sur la figure 1 est. représenté wi scbésa du convertisseur en liaison avec un exemple de réalisation de l*inventione Le schéma 5 de la figure 1 peut être utilisé pour la compréhension du fonctionnement global du convertisseur de l'invention. Gomme on peut le voir sur la figure 1 le convertisseur est muni d8une borne dseatrée 10, En parallèle sur celle-ci sont montés une ligne retard 12 et un comparateur de niveau 14. Dans l'exemple représea-10 té la ligne retard 12 peut par exemple êtr& mm. ligne retard à 1 microseconde. Couplé sur la sortie du comparateur de niveau 14 se trouve un flip-flop 16 (basculeur de commande d'interrupteur). Couplé sur la sortie de la ligne retard 12 se trouve un pré-amplificateur ou pré-amp.18. Dans l'exemple représenté sur la figure 15 1 le pré-amp« 18 a un gain ou facteur d»aaplification de G=-l, Le signal de sortie du pré-amp. 18 est distribué sur tan circuit de maintien et d'échantillonnage® Ce circuit de maintien et d'échantillonnage est composé des commutateurs SI, S2 et S3> de l'am-plificateur opérationnel Al de l'amplificateur de maintien 20, de 20 la diode D 1, du condensateur de maintien 22 et du condensateur d'équilibrage C2® On donnera plus loin plus dé détails sur le circuit de maintien et d'échantillonnage et sur les différents éléments qui le composent. Le circuit du dit convertisseur est en outre composé du comparateur analogique numérique 24s des commu-25 tateurs et de l'unité à échelon d'addition 26; l'unité flip-flop du registre numérique, le registre d5échelonnement des temps 30 et l'horloge 32. Si l'on se réfère à la figure 1 1© fonctionnement global du circuit du convertisseur de l'invention se déroule coasse suit : 30 Un signal d'impulsion d'entrée négatif est distribué sur la borne d'entrée 10 du convertisseur de l'invention. Ce signal d'impulsion d'entrée est comparé avec un niveau DC prédéterminé de telle sorte que les signaux inférieurs â un niveau d'intérêt prédéterminé sont laissés de côté. Ainsi seuls les impulsions de si-35 gnal qui ont une amplitude supérieur® à ce niveau de discrimination parviendront à basculer l'unité du comparateur de niveau 14® Lorsqu'une impulsion d'entrée qui a une amplitude suffisante est distribuée sur la. borne d'entrée 10 et sur 1® comparateur de niveau 14j, le comparateur de niveau 14 agit sur le flip-flop de cosi-40 mande de commutateur 160 Cette action amène les commutateurs S£ et BAD ORK3INAL 69 24382 3 2013138 S3 qui se trouvent dans le circuit de maintien et d®échantillonnage à s'ouvrir, permettant ainsi une opération d*échantillonnage. Dans le même temps l'impulsion d'entrée négative est acheminée par la ligne retard 12 afin de permettre le fonctionnement des 5 commutateurs déjà indiqués avant que l'impulsion d'entrée n'arrive sur la borne d'entrée du pré-amp. 18. Le pré-amp. 18 assure une adaptation de l'impédance aussi bien que l'étalonage du gain. De plus, le commutateur SI qui suit le pré-amp. 18 est pratiquement incorporé dans le circuit avec le pré-amp. 18. Mais pour le 10 présent exposé on considérera le commutateur SI comme s'il s'agissait d'une unité séparée afin de rendre l'explication plus facile. Le pré-amp. 18 est un amplificateur inverseur. Aussi son impulsion de sortie sera une impulsion agissant positivement. Comme on peut le voir la sortie du pré-amp. 18 est reliée à l'entrée du cifrcuit 15 de maintien et d'échantillonnage par 1'intermédiaire du commutateur SI. Le commutateur SI est encore fermé à ce moment. Dans le circuit de maintien et d'échantillonnage, un amplificateur à haut gain Al, une diode D1 et l'amplificateur de maintien 20 forment en effet un amplificateur opérationnel qui a un gain de -1 pour 20 des impulsions agissant positivement. Le circuit d'amplificateur opérationnel ne suivra pas les transitions négatives avec le comr-mutateur S2 ouvert. Lorsque l'impulsion d'entrée atteint sa valeur de crête la sortie de l'amplificateur de maintien 20 suit avec un gain de -1 qui est exactement dans les limites fixées par 25 la théorie de l'amplificateur opérationnel. Toutes les non linéarités crées par la diode D1 sont diminuées par le gain de l'amplificateur Al qui est d'environ 80-db. Aussitôt que l'impulsion d'entrée atteint sa valeur de crête et commence à retomber la diode D1 cesse d'être conductrice et l'amplificateur de maintien 20 30 et le condensateur de maintien C2 sont effectivement déconnectés de l'amplificateur Al. La tension dans le condensateur 22 reste à la valeur de crête de l'impulsion. Par suite la sortie de l'amplificateur de maintien 20 reste à l'amplitude de crête de l'impulsion. L'amplificateur de maintien 20 a une très haute impédance 35 d'entrée et la diode D1 a un courant de fuite très bas de telle sorte que la constante de temps de la décharge du condensateur 22 est de l'ordre de quelques secondes. Etant donné qu'il n'est nécessaire de maintenir la charge sur le condensateur 22 que pour quelques microsecondes, la sortie de l'amplificateur 20 de maintien 40 peut être considéré comme constante. 2013138 De ce point de vus la conversion analogique numérique est accomplie selon le mode d'approximation séquentielle habituelle. La sortie de l'amplificateur de maintien 20 est distribué sur le comparateur Â-D 24 où elle est comparée avec une tension provenant 5 de l'unité itérative de sommation 26. Chaque entrée sur l'unité itérative de sommation 26 est commandée par l'état d'un flip-flop de registre numérique correspondant 28. Lorsque le flip-flop particulier est dans l'état "ln l'entrée itérative de sommation est reliée à la tension de référence positive de précision V réf. 10 Cependant lorsque le flip-flop particulier est dans l'état w0n l'entrée est reliée à 1* terre. L'unité itérative de sommation 26 est construite sous la forme binaire de telle sorte que la première entrée crée une tension de sortie Vref/2, l'entrée suivante crée une tension de sortie de Vref/4 et ainsi de suite jusqu'à la 15 dernière entrée. Le registre numérique 28 démarre avec le flip-flop le plus significatif dans l'état W1H. Après une microseconde de retard, le comparateur A-D 24 a eu assez de temps pour décider si la sortie provenant de l'unité itérative de sommation 26 est plus grande ou 20 moins grande que la sortie de l'amplificateur de maintien 20. Le flip-flop restera à sa position de remise à zéro si la tension i-térative est plus grande. Chaque flip-flop est essayé en séquence jusqu'à ce que la conversion soit complète. Lorsqu'elle est achevée le registre numérique 28 contient le nombre binaire représen-25 tant l'amplitude de l'impulsion d'entrée. Ce nombre est alors extrait et transmis à un système d'enregistrement numérique et le registre numérique 28 est ramené à zéro. A la fin de la conversion le registre primaire 30 ramènera à zéro le flip-flop de commande de commutateur 16 et commutera les commutateurs S2 et. S3. 30 Le commutateur S2 complétera le circuit pour faire fonctionner l'amplificateur de maintien 20 en amplificateur opérationnel de nouveau et l'amplificateur de maintien 22 sera déchargé très rapidement. Les commutateurs numériques sont ramenés à zéro de telle sorte que la sortie de l'unité itérative de sommation 26 deviendra 35 0 volt. Si aucune tension continue d'erreur de déplacement n'existe quelque part dans le système la sortie du comparateur A-D 24 sera aussi de 0 volt. La sortie du comparateur 24 sera la tension d'erreur accumulée multipliée par le gain du comparateur qui, dans le cas représenté, est de 80 db. La sortie du comparateur 24 40 est renvoyée par la boucle de réaction de compensation de déplace- 69 24382 5 2013138 aient sur le commutateur S3 aussi bien que sur le condensateur d'équilibrage C2. Alors la tension sur le condensateur C2 est modifiée pour mener la sortie du comparateur 24 à 0 volt. Par là la compensation est faite pour toute tension de déplacement qui 5 puisse exister. Cette compensation est assurée en continu sauf pendant le court intervalle de la conversion. Le commutateur SI est commandé par la sortie de l'amplificateur à haut gain 18. Lorsque l'impulsion d'entrée atteint sa valeur de crête, la sortie de l'amplificateur à haut gain Al ossil-10 le positivement très rapidement. Lorsque la sortie passe par la valeur 0, le commutateur SI est fermé ou est ouvert® Ceci empêche l'apparition d'une autre impulsion provenant de l'ouverture brusque du circuit de maintien et d'échantillonnage fonctionnant pendant la conversion. Par là on aboutira à ion temps mort d'environ 15 10 microsecondes ou du temps nécessaire pour achever la conversion® Si des débits d'impulsion très importants sont prévus il est possible d'utiliser deux circuits de maintien et d'échantillonnage on davantage comme représenté en alternative, de telle sorte que lorsqu'on en utilise un l'autre est disponible pour recevoir de 20 nouvelles impulsions. Dans la figure 2 le circuit de maintien et d'échantillonnage auquel on s'est référé pour la figure 1 est représenté en plus détaillé. Comme on le voit sur la figure 2 l'amplificateur Al est muni d'une borne d'entrée négative et d'une borne d'entrée posi-25 tive. Comme on le voit sur la figure 2 se trouve associé à l'entrée positive de l'amplificateur Al un système d'entrée d'équilibrage qui est l'équivalent du condensateur d'équilibrage C2 sauf que sur la figure 2 on a utilisé trois condensateurs 34, 36 et 38 avec une résistance d'entrée, les condensateurs étant reliés 30 à un signal terre (SG). Comme représenté sur la figure 2 la sortie de l'amplificateur Al est ramenée sur la borne d'entrée négative de celui-ci au moyen d'un circuit comprenant une diode 40, une résistance en série 42 et un condensateur 44. De même dans le circuit de sortie de l'amplificateur Al se trouve inclus la diode BOL 35 qui, comme représenté est shuntée par le commutateur S2. Les dé» tails du commutateur S2 sont présentés schématiquement sur la figure 3. Comme représenté se trouve associé à la diode B1 et au commutateur S2 un autre circuit comprenant la diode 46, la résistance 48 et le condensateur 50; le condensateur 50 étant relié au 40 signal terre (SG). A la borne de sortie du commutateur S2 et à la BAD ORIGINAL 69 24382 6 2013138 diode BI s© Srowe relié amplificateur dfe ia Sur la figure 3 on a représenté un schéma des différents éléments et connections qui forment le conmutAteur S2. Les coiamuta-Seurs SI et S2 sont construits de façon similaire. Gomme on le voit sur la figure 3 le commutateur S2 comprend deux transistors 10 d'effet de champ Q4 et Q5« Les transistor-s Q4 et Q5 sont disposés aux bornes d'entrée et de sortie du commutateur respectivement® Les deux électrodes de source des transistors Q4 et Q5 sont couplées en série comme représenté et entre les électrodes émettriee s des transistors Q4 et Q5 se trouvent placés symétriquement 15 les bobines T1 et T2 et les résistances 52 et 54» respectivement® De façon semblable les deux bobines ïl et T2 sont shuntées par les résistances 60 et 62 respectivement• Les deux bobines ïl et Ï2 ont leurs extrémités coismusies reliées au signal de terre par une résistance 64. La résistance 64 est, comme on le voit, reliée 20 en parallèle au signal de terre (SG) par le condensateur 66. Bien que les valeurs spécifiques des différents éléments du circuit soient indiquées de façon détaillée sur les figures 2 et 3, il est bien entendu que ce n'a été fait que dans tin but d'illustration et que cette description spécifique n'a pas pour but 25 de limiter l'étendue de l'invention. BAD ORIGINAL 69 24382 7 2013138 REVENDICATIONS 1 - Un convertisseur analogique numérique d'amplitude à approximation séquentielle caractérisé par des moyens constitués de ligne de retard, des moyens assurant le rôle de comparateur de 5 niveau, les bornes d'entrée des dits moyens constitués de ligne de retard et des dits moyens jouant le rôle de comparateur de niveau étant reliées en commun, des moyens de pré-amplification ayant les moyens assurant le rôle de borne d'entrée reliés à la borne de sortie des dits moyens constitués de ligne de retard; 10 des moyens constitués de flip-flop ayant des moyens de positionnement, de remise à zéro, et des moyens assurant le rôle de borne de sortie, les moyens tenant le rôle de borne de positionnement étant reliés aux moyens assurant le rôle de borne de sortie des dits moyens assurant le rôle de comparateur de niveau, les moyens 15 assurant le rôle de borne de sortie des dits moyens constitués de flip-flop étant reliés à des moyens assurant le rôle de circuit de maintien et d'échantillonnage, des moyens de comparaison analogiques numériques ayant leurs moyens assurant le rôle de borne d'entrée couplés sur les moyens assurant le rôle de borne de sortie 20 des dits moyens assurant le rôle de circuit de maintien et d'échantillonnage, des moyens faisant office de registre de cadence qui ont leur borne de sortie reliée aux moyens assurant le rôle de borne de remise à zéro,des moyens constitués de flip-flop, et les moyens assurant le rôle de borne de sortie des dits moyens 25 constitués de flip-flop étant reliés aux moyens assurant le rôle de borne d'entrée des dits moyens faisant office de registre de cadence, des moyens faisant office d'horloge couplés aux moyens assurant le rôle de borne d'entrée des dits moyens faisant office de registre de cadence, la borne de sortie des dits moyens faisant 30 office de registre de cadence étant couplée aux moyens assurant le rôle de borne d'entrée de moyens constitués de flip-flop de registre numérique, et les moyens faisant office de borne de sortie des dits moyens de comparaison analogiques numériques étant couplés sur les moyens faisant office de borne d'entrée des dits 35 moyens constitués de flip-flop de registre numérique, et des moyens de commutation et d'itération de sommation qui ont leurs moyens assurant le rôle de borne d'entrée couplés sur les moyens assurant le rôle de borne de sortie des dits moyens constitués de flip-flop de registre numérique, et les moyens assurant le rôle 40 de borne de sortie des dits moyens de commutation et d'itération 69 24382 8 2013138 de sommation étant couplés sur les moyens assurant le rôle de borne d'entrée des dits moyens de comparaison analogiques numériques. 2 - Un convertisseur selon la revendication 1, caractérisé en 5 ce que les dits moyens assurant le rôle de circuit de maintien et d'échantillonnage comprennent des premiers moyens de commutation dont la borne d'entrée est couplée sur la borne de sortie des dits moyens de pré-amplification, des premiers moyens d'amplification qui ont des moyens assurant le rôle de borne d'entrée néga-10 tive couplés sur la borne de sortie du premier commutateur, des deuxième moyens d'amplification qui ont des moyens assurant le rôle de borne d'entrée et de sortie, des moyens faisant office de diode reliés en série entre les moyens assurant le rôle de borne d'entrée et de sortie des dits premier et second moyens d'ampli-15 fication, respectivement, les dits moyens assurant le rôle de borne de sortie du second amplificateur étant couplés à la borne d'entrée du dit comparateur analogique numérique; des second moyens de commutation en parallèle avec les dits moyens faisant office de diode, des moyens faisant office de condensateur de maintien 20 couplés sur les moyens assurant le rôle de borne d'entrée des dits second moyens d'amplification, des troisième moyens de commutation ayant leurs moyens assurant le rôle de borne de sortie couplés sur les moyens assurant le rôle de borne d'entrée positive du premier amplificateur, des moyens assurant le rôle de condensa-25 teur d'équilibrage couplés sur les moyens assurant le rôle de borne d'entrée positive des dits premiers moyens d'amplification, et des moyens faisant impédance couplés entre les moyens assurant le rôle de borne de sortie du dit comparateur analogique numérique et la borne d'entrée des dits troisième moyens de commutation.. 30 3 - Un convertisseur selon la revendication 2, caractérisé par des moyens supplémentaires formant circuit couplant les dits moyens assurant le rôle de borne de sortie des dits second moyens de commutation sur les dits moyens assurant le rôle de borne d'entrée des dits premier moyens de commutation. 35 4 - Un convertisseur selon les revendications 1 et 2 caractérisé par des moyens formant circuit destinés au couplage des dits moyens assurant le rôle de borne de sortie du dit flip-flop sur les moyens assurant le rôle de borne d'entrée des dits second et troisième moyens de commutation. 40 5 - Un convertisseur selon les revendications 2, 3 ou 4, carac 69 24382 9 2013138 térisé en ce que les dits moyens assurant le r&Le de condensateur de maintien sont reliés entre les dits moyens assurant le rôle de borne d'entrée des dits second moyens d'amplification et le potentiel de la terre.