Brevet FR2010912A1 — publié le 19700220

, : La présente invention se rapporte au domaine des mesures et des essais ou tests et plus particulièrement à un système nouveau pour essayer rapidement la qualité et les performances dé circuits électriques. 5 le développement des circuits intégrés a compliqué considéra blement la? problèmes qui se posent aux fabricants et aux utilisateurs ?.e circuits électroniques su cours de l'essai des circuits en .rue î'iim. contrôle -.de la-qualité, d'une inspection et-de l'entretien» Le problème est particulièrement ardu pour des circuits numériques 10 dans lesquels le circuit effectif réel dépend à tout moment de la suite ds sirn-riiz appliqués aux bornas d'entrée « Un très grand nombre :;e test# seraient nécessaire pour déterminer si un tel circuit ou ruCuitags électrique pourrait fonctionner conformément à des spécifications dans toutes les conditions qui pourraient se présenter. Par 15 exemple, un des circuits les plus simples utilisé couramment est un circuit intégré à quatorze broches, enrobé dans une matière plastique, comprenant quatre circuits d'intersection-négation indépendants à deux entrées et une sortie, alimentés chacun par l'intermédiaire d'une borne d'entrée d'alimentation en énergie commune et partageant une 20 connexion de masse commune. Un programme complet pour déterminer si oui ou non un tel circuit comporte des courts^eircuits incorrects, des circuits ouverts ou des courts-circuits unidirectionnels produits par des connexions parasiteg&e diodes, pourrait nécessiter jusqu'à 2^ tests. En plus de ces tests, un programme d'essai complet compor-25 terait une vérification des bornes de sortie pour voir si elles produisent les signaux numériques incorrects en réponse à tous les signaux d'entrée possibles. Des tests supplémentaires seraient nécessaires pour déterminer si la tension la plus basse acceptée par un des conditionneurs à titre de signal binaire "1" de commande dépasse 30 un minimum spécifié, et que la tension la plus haute acceptée à titre de signal de commande "0" est inférieure à un maximum spécifié. Finalement, il serait nécessaire de déterminer si le courant d'alimentation consommé dans toutes les conditions possibles ne dépasse pas un ma/rironm spécifié, et que le niveau de la tension est toujours adéquat. 35 Le problème est compliqué par le fait qu'il existe de nombreux types différents de circuits intégrés disponibles comprenant de nombreux conditionneurs différents et d'autres circuits intégrés tels que des basculeurs^ des étaleurs de bande, des séparateurs, des compteurs, des registres de commutation, des additionneurs à deux entrées et 40 deux sorties, et d'autres composants semblables et des combinaisons * BAD ORIGINAL 69 19734 2 2010912 de tels circuits intégrés. ■ Il a été.constate qu'il est tout à fait peu pratique d'effectuer une série complète, de tests sur des circuits intégrés. D'autre part, le prix de retient de la localisation et du remplacement d'un > -eir-euit intégré défectueux après qu'il a été soudé à tin système compiles:© .dont il fait, partie est si- élevé qu!on a des raisons sérieuses â2effectuer des tests aussi nombreux- que- possible. Dans le domaine connu, on a traité le problème des tests au moyen d'une méthode parmi deux méthodes. Les fabricants de circuits i?>> 'àê-^pêz et- Iss utilisateurs de grands s .quantités - de tels circuits utî- 'j-siis&t ciss systssss- de tesë très coiaplisués et eoôteus qkî effeo-feaient isne série choisie de teste sur tm oirouit istegré/le eoBS'a™ ê.? deuas calculatrice siMérique- • coîEsa-Râée pas? m programme- e-pécislo Cas systèmes comprennent généralement, en plus de la calculatrice, im 15 certain nombre de sources de tension et de courant séparées, une ou plusieurs unités de mesure, et une matrice de commutation qui assigne, suivant une succession, des sources et des mesures à différentes bro- • ches du circuit intégré commandé par le programme de- calculatrice. Un tel système augmente évidemment la vitesse à laquelle des tests peu- 20 vent être effectués, mais présente encore des limitations indésirables. D'une manière typique, la durée de chaque test effectué simplement est comprise entre 2 et 10 millisecondes à cause du temps nécessaire pour effectuer line commutation dans la matrice» En outre, étant donné que plusieurs instructions de test doivent être prises en considéra-25 tion dans la programmation de chaque test, il est très peu pratique de considérer des tests pour toutes les combinaisons fonctionnelles de chiffres binaires 1 et 0, même dans le conditionneur multiple le plus simple. Au lieu de cela, une succession de.tests soigneusement planifiée comprenant, d'une manière typique,, entre 50 et 100 tests, 30 sont exécutés. Même ce système élaboré d'essai laisse passer toutefois • un dispositif à l'essai occasionnel qui provoque un mauvais fonction- • nemeiit d'un système quand il y est installé par suite d'un défaut qui n'a pas été découvert parce qu'aucun test n'a été effectué pour le - mettre en évidence» Pour prendre un exemple simplifié, un circuit ET 35 à deux bornes pourrait subir une succession de tests qui. comporteraient ' - 11application de trois combinaisons parmi quatre combinaisons possi- ' bles de signaux d'entrée, même si les deux bornes d'entrée, étaient en circuit ouvert» Des circuits plus complexes peuvent présenter des défauts différents très nombreux qui ne seraient pas découverts confor-40 mément à un programme .de tests limité.» Par conséquent» les systèmes ) BAD ORIGINAL 69 19734 5 2010912 de test commandés par des calculatrices ne sont pas tout à fait satisfaisants, même pour ceux qui peuvent se permettre de les acheter, de les programmer et de les faire fonctionner. Les utilisateurs de faibles quantités de circuits intégrés c1 5 est-à-dire ceux qui utilisent moins d'un quart de million d'unités par an, ne peuvent pas justifier le prix de revient des systèmes complexes commandés par des calculatrices. En vue de leur utilisation, on a développé des systèmes simplifiés qui s'approchent des systèmes plus complexes par l'utilisation de plaquettes ou cartes de program-10 mation. à connexions établies manuellement de systèmes logiques et d'emmagasinage constitués par des connexions dans la calculatrice elle-même et de son programme, d'une commande de séquence et d'une commutation par programme manuelles ou semi-automatiques, et d'autres techniques de ce genre. Toutefois, un tel équipement est par inhéren-15 ce d'un fonctionnement moins sûr, et moins efficace que les systèmes plus complexes disponibles, et nécessite l'établissement manuel des connexions qui est fastidieux et qui prend du temps pour établir chaque série particulière de conditions de tests. L'invention a pour but de simplifier beaucoup l'essai des circuits intégrés tout en rédui-20 sant le temps et le prix de revient des essais pour un degré de sécurité de fonctionnement donné. En résumé, l'équipement ou appareillage de test de l'invention comprend trois sous-ensembles de structures séparées qui, lorsqu'ils sont enfichés mutuellement, constituent un appareillage de test des-25 biné à un circuit intégré particulier. Le premier de ces sous-ensembles comprend un équipement d'essai permanent qui peut être utilisé avec n'importe quel circuit intégré ayant un nombre de bornes d'entrée, de sortie et d'alimentation en énergie quin'est pas supérieur, au nombre iriaTimal de bornes d'entrée,de sortie et d'alimentation en énergie pour 30 lequel l'appareillage de test a été conçu. Le second sous-ensemble, qui est commodément une platine ou plaquette à circuits imprimés, est préalablement câblé de façon à adapter l'appareillage de test pour qu'il accomplisse une classe de tests particulière sur une famille donnée de circuits intégrés. Cet arran-35 gement utilise le fait que les fabricants fabriquent couramment des circuits différents par familles conçues de façon à être utilisées ensemble pour constituer des systèmes. Les différents circuits d'une telle famille partagent un groupe commun de niveaux de tensions ou de courants d'entrée logique et sont assujettis à des conditions imposées 40 compatibles de consommation de puissance. 69 19734 4 2010912 le troisième sous-ensemble comprend une carte à circuits imprimés dont les connexions sont établies préalablement de façon à adapter l'appareillage à un dispositif particulier d'une famille de circuits intégrés. Ce sous-ensemble comprend de préférence une douil-5 le ou un autre connecteur pour recevoir le circuit intégré particulier à soumettre aux tests. Quand il est assemblé, l'appareillage constitue une unité de commande qui produit des signaux de commande de séquence destinés à contraindre l'appareillage à effectuer,suivant une séquence ou succes-10 sion une série de tests sur un dispositif à l'essai connecté à la carte de test du dispositif. Ces signaux de commande de séquence sont appliqués à un générateur de fonction d'entrée qui produit suivant une succession une suite complète de signaux d'entrée auquel le dispositif à l'essai peut être soumis lors de l'utilisation réelle. 15 Les signaux de sortie du générateur de fonction d'entrée sont utilisés pour commander par échelons un générateur de fonction de sortie, qui peut être un dispositif semblable au dispositif à l'essai ou un autre dispositif présentant le même tableau de fonctions logiques. Il est ainsi produit une série de signaux correspondant aux signaux 20 d'entrée que le dispositif à l'essai reçoit en pratique, et -une série de signaux correspondant aux signaux de sortie qui devraient être produits par le dispositif à l'essai» Les générateurs des fonctions d'entrée et de sortie sont utilisés pour commander une source d'alimentation en puissance de test de 25 telle sorte qu'à chaque stade des tests le dispositif à l'essai reçoit une série appropriée de signaux analogiques d'entrée. Il est aussi produit pour chaque borne un signal de sortie approprié auquel le signal de sortie réel produit par le dispositif à l'essai peut être incorrecte du dispositif à l'essai à un signal d'entrée appliqué, ou la production d'un signal de sortie qui est soit logiquement incorrect soit en dehors des limites spécifiées. Quand une telle condition est détectée, une indication de cette condition est affichée, et l'opéra-35 teur ou un dispositif de manipulation automatique peut disposer du dispositif à l'essai. L'appareillage est arrangé de façon à fonctionner suivant un mode de fonctionnement manuel, auquel cas llunité de commande arrête la commande suivant une séquence des circuits de test quand un disposi-40 tif à l'essai rejeté est détecté. Une indication de la condition compare. 30 Un dispositif de détection est prévu pour détecter une réponse 69 19734 5 2010.912. défectueuse est alors affichée jusqu'au moment où l'opérateur appuie sur un bout;on d'avancement de façon à çontinuer la .séquence. De cette manière, on peut effectuer une analyse approfondie des défauts pouvant exister dans un dispositif particulier.à l'essai. 5 L'appareillage est aussi arrangé de préférence de façon à-fonc tionner suivant un mode de fonctionnement automatique, auquel cas des.indications des composants rejetés sont affichées "brièvement, puis l'appareillage continue à fonctionner suivant une séquence de façon.à effectuer toute la série-de tests..Grâce à cet arrangement, 10 on peut effectuer des tests analogiques, raisonnablement complets sur ■les propriétés du dispositif à l'essai dans toutes les conditions d'entrée et de sortie prévues, en un temps très court» En utilisant les signaux numériques pour commander la sélection des.signaux de test analogiques, on peut effectuer des essais à la fois numériques 15 et analogiques dans un minimum de temps et avec un minimum de programmation. •.D'autres caractéristiques et avantages de la présente invention ressortiront de la description qui va suivre, faite en regard des dessins-annéxés. et donnant à titre explicatif mais nullement li-20 .mitatif, une forme de réalisation conforme à l'invention. •.Sur ces dessins : • --la figure 1 est un schéma simplifié de l'appareillage selon l'invention montrant ses rapports avec un dispositif à l'essai lorsqu'il fonctionne,; 25 - la figure 2 est un diagramme synoptiqu§â.e la structure de l'appareillage selon l'invention qui illustre les rapports entre les éléments composants entre eux et avec le dispositif à l'essai; - la figure 3 est un schéma électrique d'une unité de.commande faisant partie de l'appareillage de la figure 1 ; 30 - la figure 4 est un schéma électrique d'un ensemble ou unité d'affichage faisant partie de l'appareillage de la figure 1; - la figure 5 est un schéma électrique d'un.générateur -de fonction d'entrée.faisant partie de l1appareillage de la figure 1; - la figure 6 -comprend des graphiqu.es représentatifs de formes d'on-35 de illustrant le- fonctionnement du dispositif de la figure 5; - - la figure 7 est un schéma électrique d'un générateur de fonction de sortie selon un mode d'exécution particulier.de l'invention? - la figure 8 est un schéma électrique d'une partie de la source d'ali-. mentation en puissances de test de la figure 1 -comprenant l'un des 40 détecteurs de rejet faisant partie de l'appareillage- de la figure 1; 69 19734 6 2010912 - la figure 9 est un schéma électrique de la série de détecteurs de conditions d'entrée faisant partie de la source d'alimentation en puissances de. test et de certains détecteurs de rejet de ^appareillage de la figure 1 ; et 5 - la figure 10 est un schéma électrique représentant un dispositif typique à l'essai en combinaison avec une série de détecteurs de sortie comprenant certains des détecteurs de rejet représentés sur la figure 1. La figure 1 représente l'appareillage de l'invention connecté 10 de façon à effectuer une succession d'opérations de tests sur un dispositif à l'essai représenté schématiquement en 1. L'appareillage comprend une unité de commande 3.. L'unité de commande 3 est pourvue d'un bouton-poussoir 5 et'd'un commutateur-sélecteur 7 pour régler l'unité de commande de façon à ce qu'elle fonctionne suivant le mode 15 de fonctionnement automatique ou suivant le mode de fonctionnement manuel. En outre, un interrupteur de mise en marche (non représenté) est prévu» Lors du fonctionnement soit suivant le mode de fonctionnement automatique soit suivant le mode de fonctionnement manuel, l'unité 20 de commande 3 produit des impulsions de comptage et les applique à un générateur de fonction d'entrée 9 jusqu'au moment où un défaut est détecté dans le dispositif à l'essai 1. Le générateur de fonction d'entrée produit successivement une série de suites de signaux de sortie pour chaque suite de signauxd'entrée à laquelle le dispositif 25 à l'essai est soumis lors du fonctionnement. Les signaux de sortie du générateur de fonction d'entrée 9 sont appliqués à un ensemble d'affichage 11 de façon à indiquer la combinaison de signaux d'entrée qui sont fournis couramment à un générateur de fonction de sortie 13 et à une source d'alimentation en 30 puissance de test 15. Le générateur de fonction de sortie 13 réagit à des signaux provenant du générateur de fonction d'entrée 9 en produisant une suite de signaux de sortie correspondant aux signaux de sortie que le dispositif à l'essai 1 produirait s'il fonctionnait correctement 35. en réponse aux mêmes signaux d'entrée» Les signaux de sortie du générateur de fonction 13 sont appliqués à l'unité d'affichage 11 pour indiquer à l'opérateur quels peuvent être à un moment donné quelconque les signaux de sortie prévus, ainsi qu'à la source d'alimentation en puissance de test 15. 40 La source d'alimentation en puissance de test. 15 produit des 69 19734 7 2010912 niveaux de puissance d'alimentation appropriés pour le dispositif à l'essai et a aussi pour effet d'appliquer en réponse aux signaux produits par le générateur de fonction d'entrée au dispositif à l'essai 1 des signaux d'entrée correspondants qui sont à des niveaux 5 analogiques appropriés pour le test en train d'être éxécuté. Le dispositif 1 réagit à ces signaux d'entrée en question de façon à produire des signaux de sortie et les applique à une série de détecteurs de rejet 17. Les détecteurs de rejet 17 détectent aussi les courants consommés par le dispositif à l'essai en réponse aux signaux fournis 10 par la source d'alimentation en puissance 15. Quand un circuit défectueux est détecté, les détecteurs de rejet 17 fournissent un signal indiquant la cause du rejet à l'organe d'affichage 11 et produisent en même temps un signal indiquant qu'un dispositif rejeté a été détecté et appliquent ce signal à l'unité de 15 commande 3. Si l'unité de commande 3 fonctionne suivant le mode de fonctionnement manuel, la production d'impulsions de comptage s'arrête et l'affichage est maintenu jusqu'au moment où le bouton-poussoir d'avancement 5 est enfoncé pour provoquer la continuation de la séquence. Dans le mode d'e fonctionnement automatique, les impulsions 20 de comptage sont interrompues pendant une période suffisante pour réaliser un affichage lisible de l'indication de la cause du rejet, puis la succession de tests est poursuivie automatiquement jusqu'au moment où le dispositif rejeté suivant est détecté. La figure 2 illustre les rapports de structure entre les éléments 25 de l'appareillage de la figure 1. Le dispositif 1 qui est soumis aux tests est relié directement à une carte 19 d'essai de dispositif sur laquelle sont disposés des composants électriques qui adaptent l'appareillage au dispositif particulier soumis aux essais. La carte 19 d'essai est reliée à un équipement d'essai 21 à connexions permanen-30 tes. L'équipement d'essai 21 est relié à une carte 23 à limites de famille sur laquelle sont montés des éléments pour adapter l'appareillage à la famille particulière de circuits intégrés à soumettre aux tests et pour déterminer la classe de tests à éxécuter. Par exemple, on peut souhaiter effectuer des essais sur une famille particulière 35 de dispositifs destinés à être utilisés dans un système ou dans un milieu ambiant conformément à une série de spécifications et soumettre à des tests des dispositifs de la même famille sous des spécifications plus rigoureuses ou moins rigoureuses pour un système différent ou un milieu ambiant différent. On peut effectuer ces changements 40 simplement en changeant la carte- 23 à limitesj&e famille. 19734 8 2010912 La figure 3 représente schématiquement le système constituant un ensemble de commande propre à être utilisé comme unité de commande 3 de la figure 1. Cette unité de commande comprend un oscillateur d'horloge classique 25 de n'importe quelle construction connue appropriée pourvu de préférence de circuits de filtrage pour produire une suite d'impulsions d'horloge appropriée, pour faire avancer un compteur. Le signal de sortie de l'oscillateur 25 est appliqué à une borne d'un circuit ET 27 à deux entrées de n'importe quelle structure classique. Bien que la série particulière de niveaux logiques et de valeurs véritable utilisée soit une question de choix,, pour plus de clarté et de simplicité dans l'illustration, on supposera qu'un chiffre logique "1" est représenté par un niveau positif supérieur au potentiel de la masse et qu'un chiffre logique "0" est représenté par le potentiel de la masse. Ainsi, le circuit ou porte ET 27 produit une impulsion positive chaque fois qu'une impulsion d'horloge positive, est appliquée à une borne d'entrée et qu'une impulsion positive par rapport à la masse est appliquée en même temps à l'autre borne d'entrée. La seconde borne d'entrée du circuit ET 27 est reliée à la borne de sortie d'un circuit ou porte de réunion-négation 29 classique. La porte 29 est pourvue de deux bornes d'entrée et produit un signal de sortie positif quand et seulement quand ses deux bornes d'entrée sont au potentiel de la masse. Si l'une ou l'autre des bornes d'entrée du circuit de réunion-négation 29 est à un potentiel positif par rapport à la masse, sa borne de sortie est au potentiel de la masse• Une borne d'entrée du circuit de réunion-négation 29 est reliée à la borne de sortie du signal logique "1" d'un basculeur SE1. Ce bas-culeur peut avoir n'importe quelle structure connue mais,ainsi qu'il est représenté, il est du type qui produit un signal de sortie positif sur sa borne de sortie logique "1" quand il est placé dans l'état de travail par un signal positif appliqué à sa borne d'entrée de mise à l'état de travail S et qui produit un potentiel égal à celui de la masse sur sa borne de sortie logique 1 quand un signal positif est appliqué à sa borne d'entrée de remise à zéro R ou quand sa borne de sortie logique"1"est mise à la masse. Ainsi qu'il est représenté, le bouton-poussoir d'avancement 5 est connecté de façon à appliquer le potentiel de la masse à la borne de sortie logique "1" et à ramener ainsi à zéro le basculeur SF quand le bouton-poussoir est enfoncé momentanément. 69 19734 9 2010912 Le basculeur. SF peut être placé dans l'état de travail quand le commutateur de commande ou réglage 7 est placé dans sa position - de fonctionnement manuel et qu'une impulsion de rejet positive est appliquée. Le basculeur SF est alors placé dans l'état de travail de 5 façon à bloquer le circuit de réunion-négation 29 et par suite le circuit ET 27 jusqu'au moment où le bouton-poussoir d'avancement 5 est enfoncé. Lorsque le commutateur 7 est dans la position de fonctionnement automatique, une impulsion de rejet- qui peut se présenter est appli-10 quée de façon à déclencher un multivibrateur monostable classique 0S1. Le multivibrateur 0S1 peut être du type dont la borne de sortie est normalement.au potentiel de la masse et qui produit sur cette borne une impulsion de tension positive par rapport à la masse, pendant un - intervalle de temps prédéterminé, quand line impulsion de déclenchement 15 positive est appliquée à sa borne d'entrée. Cette impulsion de sortie peut, par exemple, avoir une durée de 10 millisecondes et, pendant cet intervalle de temps, le circuit ET 27 est bloqué. Par cet arrangement, les impulsions de comptage sont interrompues pendant un intervalle de temps suffisant pour permettre un affichage visible d'une manière qui 20 sera décrite.. La figure 4 représente un dispositif propre à être utilisé comme ensemble d'affichage 11 de la figure 1. Ainsi qu'il est représenté sur la figure 4, l'ensemble d'affichage comprend une première série de dix. lampes indicatrices KC1-KC10 alimentées en courant d'éclairement 25 au moyen d'amplificateurs d'excitation classiques, tels que l'amplificateur 31 représenté relativement à la lampe KC1, en réponse à une suite de signaux numériques C1-C10 qui répète l'état du générateur de fonction d1entrée 9 de la figure 1. Une seconde série de lampes indicatrices comprenant quatre lam-30 pes BB1-KB4 est prévue pour répéter les signaux de sortie du générateur de fonction de sortie 13 et indique ainsi les signaux de sortie prévus du dispositif à l'essai en réponse aux signaux d'entrée appliqués indiqués par les lampes KC1-KC10. Les lampes ou voyants KB1-KB4 Sont allumées quand les bornes d'entrée correspondantes B1-B4 sont à 55 des potentiels positifs par rapport à la masse. Dans un mode d'exécution de l'invention les voyants d'indication d'entrée et d'indication de sortie étaient arrangés de façon à être allumés quand les signaus d'entrée correspondants étaient à un niveau bas, c'est-à-dire au niveau représentant le. chiffre logique 0. Pour 40 plus de clarté et de compatibilité;, étant donné que ceci est me 69 19734 10 2010912 question de choix et de réalisation, on dira qu'une lampe est allumée quand la "borne d'entrée correspondante est au niveau logique 1 ou à un potentiel supérieur au potentiel de la masse. Comme cela ressortira du texte, ci-aprèa lors du fonctionne-5 * ment de l'appareillage suivant une séquence normale, quand aucun défaut n'est détecté, les signaux C1-C10"et B1-B4 sont présents chacun séparément la moitié du temps de sorte que les voyants EC1-KC10 et EB1-EB4 s'éclairent faiblement à la moitié du courant de travail. Quand un affichage doit être effectué, les voyants choisis sont al-10 lumés par le courant de travail maximum, ce qui les fait briller avec éclat. Si l'une des quatre bornes de sortie du dispositif à l'essai ■produit toi signal de sortie de défaut, une des quatre lampes indicatrices KR1-KR4 est allumée. Ces lampes sont commandées par des signaux 15 de rejet R1-R4 qui sont produits chacun d'une manière qui sera décrite quand une borne de sortie correspondante du dispositif à l'essai produit un signal de sortie incorrect. Ainsi qu'il est indiqué pour la lampe ou voyant KR1, ces circuits de sortie de rejet peuvent aussi être utilisés pour fournir des signaux de commande, tels que le signal R1C, 20 destinés à être utilisés dans un équipement de manipulation automatique de circuits intégrés,_par exemple pour produire une commande appropriée de façon à choisir la catégorie dans laquelle le circuit intégré doit être classé . Toutefois, étant donné que les détails de dispositifs de traitement de cartes appropriés n'entrent pas dans le cadre 25 de l'invention et sont connus des spécialistes,cet emploi de 1*appareillage selon l'invention sera mentionné seulement en passant. Bien qu'il entre dans le cadre de l'invention, sous ses aspects les plus larges, d'identifier des bornes d'entrée défectueuses particulières, dans le mode d'éxecution préféré de l'invention décrit ici 30 n est prévu un seul voyant d'indication d'entrée Kl qui est allumé quand l'une quelconque des bornes d'entrée présente une impédance incorrecte à la source d'alimentation en puissance de test. Cette lampe El est allumée quand un signal IR est produit d'une manière qui sera décrite ci-après» Il est prévu un voyant indicateur d5alimentation 13 35 qui est allumé quand le dispositif à l'essai consomme un courant supérieur au courant de fonctionnement prescrit. Cette lampe est allumée quand un 'signal de rejet ICR est produit d'une manière qui sera décrite ci-aprèsc Les signaux de rejets R1-R4, IR et ICR sont appliqués aux bornes 4° d'entrée d'un circuit ou porte OU. 33» Quand l'un quelconque des signaux 69 19734 11 2010912 ' d'entrée appliqués à la porte 33 est à un potentiel supérieur au potentiel de la masse, la porte produit un signal de sortie qui est au-dessus du potentiel de la masse de façon à contraindre un amplificateur d'excitation 35 à allumer un voyant KR qui indique le rejet 5 de n'importe quel composant rejeté. Le signal de sortie de la porte 33 commande aussi un générateur d'impulsions classique 37 de façon, à produire l'impulsion de rejet dont il a été discuté à propos de l'unité de commande de la figure 3. la figure 5 représente un mode d1éxécution préféré du généra-10 teur de fonction d'entrée 9 selon l'invention. Le générateur de fonction d'entrée peut comporter simplement un compteur "binaire à grande vitesse. Toutefois, conformément au mode d'éxécution préféré représenté sur la figure 5, le générateur de fonction d'entrée comprend un compteur arrangé de façon à compter suivant une séquence particu-15 lière dans toute la gamme de séquences de sortie possible. La séquence préférée est une séquence du type dans lequel chaque séquence de sortie du compteur est produite seulement par changement d'un seul bit de la séquence précédente. L'emploi d'un générateur de séquence de ce type rend possible l'essai de dispositifs qui pourraient réagir 20 d'une manière ambiguë' si deux signaux d'entrée étaient changés en même temps. Par exemple, un simple basculeur du type réalisé en connectant par croisement deux circuits d'intersection-négation est placé dans l'état de travail d'une manière non ambiguë de sorte que les deux circuits d'intersection-négation produisent un signal de sortie 25 0 si deux signaux d'entrée logique "1" sont appliqués simultanément à sa borne de mise à l'état de travail et à sa borne de mise à l'état de repos ou borne de mise à zéro. Toutefois, l'état dans lequel un tel basculeur se trouve si les deux signaux logiques 1 sont supprimés des bornes à peu près en même temps dépend de celui qui est supprimé 30 le premier, un fait qui est essentiellement imprévisible à moins qu'un seul signal ne soit changé à la fois. En général, une telle séquence pourrait être prévue par un compteur suivi par une matrice de décodage complexe constituée par des conditionneurs. Toutefois, l'inventeur a découvert qu'une telle séquence peut être produite très simplement 35 par le système de la figure 5. Il est prévu, dans le mode d'éxécution de l'invention décrit des moyens pour soumettre à des tests des circuits ayant un nombre de bornes d'entrée actives allant jusqu'à dix et quatre bornes de. sortie actives, en plus d'une borne de masse et d'une borne d'alimentation 40 en énergie. Afin de produire des suites de signaux d'entrée comportant 69 19734 12 2010912 tous- les états- possibles des dix "bornes d'entrée, dix basculeur s de comptage 01F-CT0F ont été prévus. Ainsi qu'il est représenté, les basculeurs de comptage sont commandés par un basculeur BP du type synchrone classique, connecté en 5 basculeur symétrique. Dans ce but, la borne de sortie logique 1 est connectée à la borne d'entrée de remise à zéro R, la borne de sortie logique 0 est reliée à la borne d'entrée de mise à l'état de travail S, et les impulsions de comptage produites par le système de la figure 3 sont appliquées à la borne d'entrée de conditionnement G- du bas-10 culeur. Ce basculeur DP, ainsi que d'autres basculeurs synchrones qui seront décrits, peut être du type bien connu dans lequel une impulsion et un niveau sont nécessaires pour changer l'état du basculeur. Une impulsion appliquée à la borne de conditionnement G- sert a préparer le basculeur à la mise au travail ou à la remise à zéro. Avec les con-15 nexions représentées, le basculeur DP étant dans l'état de travail, sa borne de sortie logique 1 est positive et sa borne de sortie logique 0 est au potentiel de la masse. Ainsi, le basculeur est en état d'être remis à zéro par l'impulsion de conditionnement suivante. Quand le basculeur est dans l'état zéro, il est conditionné pour être placé 20 dans l'état de travail par l'impulsion de conditionnement suivante. Le basculeur DP est ainsi alternativement placé dans l'état de travail et dans l'état de repos ou état zéro par des impulsions de comptage successives. Les bornes logiques 1 et 0 du basculeur DP sont reliées chacune 25 à un réseau de formation d'impulsions ainsi, la borne de sortie logique 0 du basculeur est reliés à la masse par l'intermédiaire d'une résistance R1 et à la borne d'entrée de conditionnement G- du basculeur C1F par l'intermédiaire d'un condensateur C1 en série avec une diode CR1. Par cet arrangement, chaque fois que le basculeur DP est remis à 30 zéro, de sorte que sa borne de sortie logique 0 passe de zéro à un potentiel positif, -une impulsion positive T1 est appliquée à la borne de conditionnement G du basculeur 01 P. De même, la borne de sortie logique 1 du basculeur DP est reliée à la masse par l'intermédiaire d'une résistance R2, et à la borne 35 d'entrée de conditionnement G d'un basculeur C2P par l'intermédiaire d'un condensateur C2 en série avec une diode CR2. Par cet arrangement, chaque fois que la borne de sortie logique 1 du basculeur DP devient positive lorsque le basculeur est placé dans l'état de travail, une impulsioa de conditionnement positive T2 est appliquée à la borne de 40 coaditiQiEŒtenie'iït Gf du basculeur- G2P. En référence à la figure 6, les 69 19734 13 2010912 impulsions de comptage sont ainsi utilisées pour produire deux suites d'impulsions T1 et T2 qui sont déphasées de 1800„ Ainsi qu'il a été remarqué précédemment, le basculeur C1F est connecté en basculeur symétrique de la même manière que le basculeur 5 DP de sorte qu'à chaque impulsion T1 son état est changé. Les bornes d'entrée de mise à l'état de travail et de remise à zéro de chacun des basculeurs C2F - C10F sont reliées à la borne de sortie logique 1 du basculeur précèdent de la série. Toutefois, chacun de ces basculeurs C2F-C1OF reçoit un signal d'entrée de conditionnement différent. 10 Ainsi qu'il a été remarqué précédemment, les bornes d'entrée du conditionnement du basculeur CF2 reçoivent chaque impulsion T2, Ces impulsions T2 sont aussi appliquées à une borne d'entrée d'un circuit ou porte ET 39 à deux entrées. Une. seconde borne d'entrée du même conditionneur 39 est reliée à la borne de sortie logique 0 du 15 basculeur C1F. Le conditionneur 39 produit ainsi une impulsion de sortie quand une impulsion T2 est appliquée seulement quand le basculeur C1F est dans son état logique 0. La borne de sortie du conditionneur 39 est reliée à la borne d'entrée du conditionnement du basculeur C3F. Le basculeur C3F est ainsi placé dans son autre état quand 20 et seulement quand une impulsion T2 est produite lorsque le basculeur C1F est dans son état logique 0 et que le basculeur C2F est dans son état logique 1. Le signal de sortie du conditionneur 39 est appliqué à une borne d'entrée d'.un circuit ET 41 à deux bornes d'entrée» La seconde 25 borne d'entrée du conditionneur 41 est reliée à la borne de sortie logique 0 du basculeur C2F. Le conditionneur 41 produit ainsi une impulsion de sortie seulement à l'instant T2 où les basculeurs C1F et C2F sont tous deux dans l'état de repos ou état zéro. Les basculeurs C4F - C8F et leurg'connexions ne sont pas représen-30 tés dans le détail, étant donné que cellee-ci sont identiques aux connexions des basculeurs C3F et C9F. Ainsi qu'il est indiqué, la borne de sortie logique 1 du basculeur C3F est reliée au basculeur C4F de la même manière que la borne de sortie logique 1 du basculeur C8F (non représentée) est reliée au basculeur C9F„ La sortie du con-35 ditionneur 41 est connectée à la borne d'entrée du conditionnement du basculeur G4F et à une borne d'entrée d'un circuit ET 43 à deux entrées. La seconde borne d'entrée du circuit ET 43 est reliée à la borne de sortie 0 du basculeur C3F. Les basculeurs suivants continuent à être interconnectés de cette manière et, ainsi qu'il est indiqué 40 poxtt' le basculeur C9F, le signal de sa borne d'entrée de 69 19734 H 2010912 conditionnement est produit à l'instant T2 où tous les basculeurs précédents C1-C7 sont dans l'état zéro. Le basculeur C9E est placé dans son autre état quand cette impulsion est produite et quand le basculeur C8F est dans son état logique 1. Le basculeur C10F reçoit 5 une impulsion de conditionnement à partir d'un circuit ET 45 qui réagit à l'état zéro du basculeur C81P-et à l'impulsion de conditionnement précédente du basculeur C9F. En se référant à la figure 6, il est évident qu'avec les connexions représentées sur la figure 5, le basculeur C1P est placé dans 10 son autre état lors de chaque impulsion T1. Le basculeur C2F est placé dans son autre état toutes les deux impulsions T2, le basculeur 01F étant dans son état logique 1. Le basculeur CJF est placé dans son autre état toutes les quatre impulsions T2, quand le basculeur précèdent C2F est dans l'état de travail et que le basculeur C1F est 15 dans l'état zéro. De même, chacun des basculeurs d'ordre supérieur est placé dans son autre état lors de l'apparition d'une impulsion T2 quand le basculeur qui le précède immédiatement est dans l'état de travail et que tous les basculeurs précédents sont dans leur état de repos ou état "0". Il paraîtra évident aux spécialistes que, lors" 20 de l'apparition de chaque impulsion T1 ou T2, un seul basculeur est placé dans son autre état de sorte que la succession d'états voulue est produite. Les signaux de sortie de chacun des basculeurs C1F - C10F peu-Vent être prélevés sur l'une ou l'autre borne de sortie du basculeur 25 en question, mais selon l'illustration présente, ils sont prélevés sur les bornes de sortie logique 1 du basculeur. Ces bornes de sortie logiques 1 sont reliées aux bornes d'entrée d'amplificateurs limiteurs classiques, tels que lsamplificateur .47, de sorte que des signaux de commande standard 01 - C10 de niveau approprié sont produits. Les 30 signaux Cl - C10 sont appliqués aux lampes indicatrices KC1 - KC10, ainsi qu'il a été exposé en référence à la figure 4. Il-est à remarquer qu'aucun moyen n!a été prévu pour ramener à zéro les basculeurs G1F - C10J? dans un état standard. Une telle opération de remise à zéro n'est pas nécessaire étant donné que la séquen-35 ce d'essai tout entière est produite indépendamment des états initiaux ies basculeurs et que le dispositif est mis en marche lors de l'apparition d'une impulsion T2 ou lors de l'apparition d'une impulsion T1 , bien qu'il commence la séquence à un point différent qui dépend de 1'impulsion qui est produite la première» Par exemple, 'on va supposer 40 que le fonctionnement commence à l'impulsion T1 quand l'appareillage 69 19734 15 2010912 se trouve dans l'état 0110101100, en lisant de gauche à droite sur la figure 5. Puisque le "basculeur 01F est placé dans son autre état lors de chaque impulsion T1, la séquence ou succession suivante adoptée par les basculeurs serait 1110101100. Lors de 1 ' impulsion. Ï2 sui-5 vante, seul le basculeur C2F pourrait être placé dans son a.titre état et le fonctionnement continuerait correctement. D'autre part, en supposant la même séquence de départ et que le fonctionnement commence lors d'une impulsion T2, l'appareillage prend ensuite 1'état 0100101100 et continue à partir de là. Il est évident que l'on peut rendre le 10 compteur suffisamment rapide pour que le dispositif à l'essai ne puisse pas être co/mecté à l'équipement de test et soit ensuite enlevé de cet équipement de test avant au moins qu'une séquence complète de fo/ictionnement ait été exécutée, de sorte que le point auquel la séquence de tests débute importe peu. 15 Si on souhaite attribuer au dispositif à l'essai toutes les sé quences possibles des signaux d'entrée, les signaux C1-C10 peuvent être utilisés dans ce but. En pratique, il peut y avoir des combinaisons de signaux d'entrée pour lesquels on ne s'attend pas à ce qu'un dispositif à l'essai particulier réagisse correctement ou qui ne sont 20 pas nécessaires pour l'essai de ce dispositif à l'essai. Pour exclure de telles combinaisons indésirables de signaux d' entrée, le générateur de fonctions d'entrée comporte en général des circuits logiques d'exclusion indiqués schématiquement en 47 sur la figure 5. Dans certains buts, il pourrait être souhaitable de comman-25 der une série de conditionneurs de façon à exclure des séquences particulières; par exemple, pour assurer que deux bornes d'entrée du dispositif à l'essai ne soient pas soumises au même signal d'entrée en même temps. De nombreuses variantes de tels circuits pourraient être nécessaires et pourraient être réalisées par un procédé classique . 30 Ainsi qu'il est représenté, on a illustré simplement un équipement destiné à être utilisé pour l'essai d'un dispositif à l'essai ayant un nombre de bornes d'entrée inférieur au nombre maximum de bornes d'entrée. Les circuits d'exclusion destinés à cet effet comprennent simplement des cavaliers destinés à connecter les connexions à signaux 35 d'entrée C1 - G8 à des bornes correspondantes d'alimentation en signaux d'entrée 11 - 18 et des circuits ouverts présentés aux conducteurs C9 - C10 qui seraient connectés aux bornes correspondantes d'alimentation en signaux d'entrée 19 et 110 si de telles ©annexions étaient nécessaires. 40 Puisque le système logique d'exclusion pour un dispositif à 69 19734 16 2010912 l'essai donné est en général propre à ce dispositif lui-même, ainsi qu'il est indiqué sur la figure 5, les circuits logiques d'exclusion 47 peuvent être montés sur la carte d'essai de dispositif C19. Le reste du montage représenté sur la figure 5 peut faire partie de 5 l'équipement d'essai permanent représenté en 21 sur la figure 2. La figure 7 représente un générateur de fonction de' sortie typique 13. Ce montage peut aussi être monté sur la carte d'essai du dispositif et peut comporter, sous sa forme de réalisation la plus simple, un dispositif analogue au dispositif à l'essai. Toutefois, 10 en général, il suffit que le générateur de fonction de sortie présente le même tableau de fonctions que le dispositif à l'essai. Pour illustrer la construction et le fonctionnement de l'appareillage selon l'invention, on a choisi un circuit intégré comprenant quatre circuits d'intersection-négation indépendants comme dispositif 15 à l'essai typique. Dans ce but, le générateur de fonction de sortie 13 peut comporter pareillement quatre circuits d'intersection-négation indépendants à deux bornes, désignés schématiquement par le symbole NA. Les différentes bornes d'entrée de ces conditionneurs sont, d'après le dessin, connectées de façon à recevoir les signaux d'entrée 11-18 20 produits par le générateur de fonction d'entrée de la figure 5» Chacun des circuits d'intersection-négation, tel que le circuit 49, produit un signal de sortie logique 1 quand un signal de sortie logique 0 est appliqué à l'une ou l'autre de ses bornes d'entrée ou à ses deux bornes d'entrée, et produit un signal de sortie logique 0 25 quand des signaux logiques 1 sont appliqués à ses deux bornes d'entrée. Les signaux de sortie de ces conditionneurs sont respectivement les signaux B1 - 334 qui commandent les voyants indicateurs KB1 - KB4 de la figure 4 et qui accomplissent d'autres fonctions qui seront décrites. 30 La figure 8 représente une partie de la source d'alimentation en puissance de test utilisée dans l'équipement selon l'invention. Tout les éléments du montage de la figure 8 qui ne sont pas représentés sur la carte à limite de famille font partie de l'équipement d' essai permanent 21 de la figure 2. 35 Bien que n'importe quelle combinaison de tensions de test, d'impulsions de test, de niveaux de test, de courants de test etc... qui pourraient être nécessités par un dispositif particulier à l'essai pourrait être manifestement fournie, ainsi qu'il est représenté, on dispose d'un équipement pour produire cinq tensions d'entrée de 40 test voulues à partir d'une seule tension de référence stabilisée 69 19734 17 2010912 Vr, ..de + 5 volts par exemple, qui est appliquée entre une borne d'alimentation 50 et la masse, les tensions d'.essai sont produites ..par une série d'amplificateurs fonctionnels 51, 53, 57 et 59. L'amplificateur 51 produit une tension de sortie VIH servant 5 de signal standard pour l'essai de l'impédance d'une borne d'entrée quand le signal d'entrée doit être un bit logique 1. Dans ce but, l'amplificateur 51 comporte une première borne d'entrée reliée à la borne , „ • masse, et une seconde/d'entrée reliée a la borne d'alimentation 50 . par l'intermédiaire d'une résistance 3- Une réaction est établie par 10 une^résistance réglable R4 qui est montée sur la carte 23 à limite de famille. Le réglage de cette résistance permet de changer la tolérance sur.l'impédance d'entrée lors de l'essai de celle-ci. Une tension VIL servant de tension représentative du chiffre lo-. gique 0 .est produite par le fonctionnement de l'amplificateur 53. Cet 15- amplificateur présente une borne d'entrée reliée à la masse et une seconde borne d'entrée reliée à la borne d'alimentation 50 par l'inter médiaire d'une résistance R5« Une réaction est établie par une résistance réglable R6 montée sur la carte 23 à limites de famille. La tension VOL, qui sert de signal logique de référence "0", 20 est produite par l'amplificateur fonctionnel 55. Cet amplificateur comporte une borne d'entrée reliée à la masse et une seconde borne - dCentrée reliée à la borne d'alimentation 50 par 1'intermédiaire d'une résistance R7. Une réaction est établie par une résistance R8 réglable, disposée sur la carte 23 à limites de famille. .25 -. Un- amplificateur fonctionnel 57 produit une tension V0H qui sert de signal de sortie logique de référence 1. Etant donné que le niveau approprié de ce signal dépend quelque peu de la tension Vcc de la source d'alimentation en tension qui est fournie au dispositif à l'essai, cette dernière tension est utilisée pour commander une borne 30 .. d'entrée de l'amplificateur 57. Ainsi qu'il est représenté, la tension Vcc, produite d'une manière qui sera décrite ci-après, est .appliquée à un diviseur de tension .comprenant deux résistances variables R9 et R10 montées sur la carte à limites de famille. Ainsi qu'il est représenté,, ces résistances 35 sont connectées en série et la résistance R10 est reliée à la masse. Le point de. jonction entre les résistances R9 et R10 est relié à une borner d'entrée de l'amplificateur 57» La seconde borne d'entrée de l'amplificateur 57 est reliée'directement à la borne de sortie active et est .reliée en retour à la borne 50 par l'intermédiaire d'une résistance 40 RU.- Par cet arrangement, la tension VOH est déterminée par la 69 19734 18 2010912 relation entre la tension Vcc et la tension de référence Vr, et par •les réglages de résistance R9 et R10o la tension Vcc est produite par un amplificateur fonctionnel 59 connecté en série avec un amplificateur d isolement 60.1'-ampli-5 ficateur- 59 comporte une borne d'entrée connectée à la masse et une seconde borne d'entrée reliée à la borne d'alimentation 50 par l'intermédiaire d'une résistance R12. Une branche de réaction est établie à partir de la borne de sortie de l'amplificateur 60 par l'intermédiaire.d'une résistance réglable R13 se trouvant sur la carte à limi-10 tes de famille jusqu'à la borne d'entrée de l'amplificateur 59. L'amplificateur 60 est arrangé de façon à présenter un gain égal à l'unité avec une résistance de réaction R14= Il reçoit une tension dAlimentation à partir d'une borne à tension d'alimentation de référence portée au potentiel + Vs par l'intermédiaire d'une résistance 15 R15. La chute de tension à travers cette résistance R15 est déterminée par le courant consommé par le dispositif à l'essai sous la tension Vcc. En d'autres termes, les amplificateurs 59 et 60 maintiennent la tension fournie au dispositif à l'essai à la valeur Vcc, mais le dispositif soumis à l'essai détermine le courant qu'il consomme, et 20 ce courant est mesuré par la chute de tension à travers la résistance R15. Un détecteur de niveau classique 61 est connecté entre la borne de la résistance R15 qui est reliée à l'amplificateur 60 et la masse, de façon à produire un signal de rejet ICR quand la tension appliquée 25 au détecteur 61 indique qu'un courant trop intense est consommé par . le dispositif à l'essai. La figure 9 représente le système qui fournit les signaux d'entrée au dispositif à l'essai et qui détermine si oui ou non les impédances présentées par les bornes d'entrée du dispositif à l'essai en~ 30 trent dans les limites spécifiées» Dans ce "Dut, une série de dix détecteurs d'excitation d'entrée ID1 - ID10 sont prévus. En vue d'une utilisation avec le dispositif à l'essai représenté dans le cas présent à titre d'exemple, les connexions d'entrée 19 et 110 provenant du générateur de fonction d'entrée et. les connexions de sortie sur lesquelles 35 apparaissent les signaux d'entrée correspondants 191 et 11OT, dont on discutera ultérieurement, ne sont pas nécessaires. Les détecteurs d8excitation d'entrée ID1 - ID10 peuvent avoir la même construction, par conséquent, seule la construction de l'ensemble ID1 est représentée d'une manière détaillée» 40 • Chacun des détecteurs d'excitation d'entrée, tel que le détecteur 69 19734 19 2010912 ID1, accomplit deux fonctions. Premièrement, il produit un signal, tel que le signal Ht, qui est a un niveau logique prédéterminé 1 ou 0 selon l'état du signal d'entrée 11. Deuxièmement, l'ensemble ID1 mesure le courant consommé pou1* 5 niveau I1t quand la tension logique I1t est un bit logique 1. Quand le courant consommé par le dispositif à l'essai est trop intense, un signal de rejet IR1 est produit. Il pourrait être prévu des moyens pour mesurer le courant quand le signal d'entrée est au niveau logique 0, mais un équipement supplémentaire considérable serait nécessai-10 re, et un test suffisant pour la condition d'entrée logique 0 est effectué d'une autre manière qui sera décrite ci-après. Le signal d'entrée 11 est appliqué à un premier inverseur 63 et à une borne d'un circuit ou porte ET 65 à deux bornes d'entrée. Quand le signal d'entrée 11 est au niveau logique 0, la sortie de l'inver-15 seur 63 est à un potentiel élevé et le circuit ET 65 est bloqué. L'inverseur 63 commande un commutateur électronique, qui est représenté dans le cas présent par un transistor Q1 ayant un circuit de base commandé par l'inverseur 63, de telle sorte que la base soit polarisée dans le sens passant par rapport à l'émetteur quand le signal d'en-20 trée de l'inverseur 63 est à un bit logique 0. Lorsqu'il est dans cet état, le transistor Q1 est polarisé de façon à être conducteur et se comporte en interrupteur fermé, permettant l'application de la tension standard d'entrée VIL à une borne d'entrée d'un amplificateur différentiel 67 et au point de jonction entre deux résistances R16 et R17. 25 Ces résistances sont connectées en série entre une borne qui reçoit la tension d'alimentation +Vs et la borne 69 sur laquelle le signal Ht apparait. La fonction de l'ensemble It1 consiste simplement, dans ces conditions, à appliquer un signal logique d'entrée 0 correct I1t au dispositif à l'essai# 30 Quand le signal d'entrée 11 est un bit logique 1, le transistor Q1 est bloqué, la sortie de l'inverseur 63 est à un potentiel bas, c'est-à-dire au niveau logique 0 et dans ces conditions un interrupteur, représenté par le. transistor Q2, est fermé. Dans ce but, le transistor Q2 comporte un circuit de base commandé par un inverseur 71. 35 L'inverseur polarise le transistor Q2 de façon à ce que ce dernier soit conducteur quand sa borne d'entrée, qui est reliée à la borne de sortie de l'amplificateur 63, est à un potentiel bas. Quand l'interrupteur Q2 est fermé, la tension VIH est appliquée à une seconde borne d'entrée de l'amplificateur différentiel 67. Dans 40 ces conditions, le transistor Q1 est bloqué, et la tension appliquée 69 19734 2Q 2010912 à la seconde "borne d'entrée de l'amplificateur 67 est égale à celle du point de jonction entre les résistances R16 et R17. Les résistances R16 et R17 sont montées sur la carte 19 d'essai du dispositif à l'essai de la figure 2. La partie restante du montage 5 de la figure 9 fait partie de l'équipement d'essai permanent 21» Quand le signal d'entrée 11 est à un niveau logique 1, le circuit ET 65 est débloqué et produit le signal IR1 si le signal de sortie de l'amplificateur différentiel 67 a la polarité appropriée. L'équipement est arrangé de telle sorte que le signal de sortie de l'amplifi-. 10 cateur 67 présente le signe approprié pour produire le signal IR1 si la tension au point de jonction entre les résistances R16 et R17 est inférieure au niveau standard VIH, ce qui indique qu'un courant trop intense est consommé par cette borne du dispositif à l'essai. Si la tension au point de jonction entre les résistances R16 et R1 7 est au 15 moins aussi grande que VTH, le dispositif à l'essai est soumis à ce test. Chacun des signaux de rejet, tels que IR1, est appliqué à une borne distincte d'un circuit OU 73 à bornes d'entrée multiples. Le signal de sortie IR de ce conditionneur 73 est produit quand l'une 20 quelconque des bornes d'entrée consomme un courant trop intense. La figure 10 représente un dispositif à l'essai typique et l'équipement de détection de sortie. Ainsi qu'il est représenté, le dispositif à l'essai est un circuit intégré comprenant quatre circuits d'intersection-négation à deux entrées et à une sortie identifiés par le 25 symbole HA et comportant une borne d'alimentation en tension commune et une borne de retour du courant commune. De nombreux circuits sont disponibles pour être utilisés en circuit d'intersection-négation mais, ainsi qu'il est représenté, chacun des circuits d'intersection-négation NA peut avoir la structure repré-30 sentée pour le conditionneur 75. Ainsi qu'il est représenté, ce conditionneur comprend deux bornes d'entrée a et b, une borne de sortie £, une borne d'entrée d à tension d'alimentation et une borne e de retour de tension; La borne d à tension d'alimentation est reliée à la borne cor-35 respondante de chacun des autres circuits d'intersection-négation NA. Quand le dispositif à l'essai est connecté à l'équipement de test,les bornes d reçoivent la tension Vcc obtenue de la manière décrite précédemment en référence à la figure 8. La borne de retour e est reliée aux bornes semblables des autres conditionneurs NA. Quand le disposi-40 tif à l'essai est connecté à la carte d'essai de dispositifs, ces j ■l 69 19734 2 bornes sont reliées à la masse. La borne d à tension d'alimentation est reliée par l'intermédiaire d'une paire de résistances R18 et R19 à' la base d'un transistor Q3. Le collecteur du transistor est relié au point de jonction 5 entre les résistances R18 et R19. Les bornes d'entrée a et b, auxquelles les signaux'I1t et I2t provenant du montage de la figure 9 sont appliqués, sont reliées à la base du transistor Q3 par l'intermédiaire de deux diodes CR3 et CR4. L'émetteur du transistor Q3 est relié à la base d'un second 10 transistor Q4 par l'intermédiaire d'une diode CR5» L'émetteur du transistor Q4 est relié directement à la borne de masse e . La base du transistor Q4 est reliée à la borne e par une résistance R21. Le collecteur du transistor Q4 est relié à la borne de sortie ç par le conditionneur 75 et est relié en retour à la borne d'alimentation d par 15 l'intermédiaire d'une résistance R20. Avec cette structure classique, si l'une ou l'autre des bornes d'entrée a et b est au potentiel de la masse, le transistor Q3 est bloqué et le transistor Q4 est aussi bloqué, de sorte que le collecteur de ce dernier est à un potentiel élevé représentant le bit logi-20 que 1. Quand et seulement quand les deux bornes d'entrée a et b sont au potentiel logique 1, les diodes CR3 et CR4 sont polarisées dans le sens bloquant et le transistor Q3 est débloqué, ce qui débloque le transistor Q4 et abaisse le potentiel de la borne de sortie ç. à la valeur du potentiel de la masse, c'est-à-dire au niveau logique 0. 25 II est évidént que si le signal I1t par exemple est au niveau logique 1, il n'y a aucun passage d'un courant appréciable à travers la diode CR3. Le passage d'un courant appréciable quelconque indique un défaut dans le circuit. En'se référant à la figure 9, on rappellera que les circuits de la figure 9 sont arrangés pour produire un si-30 gnal de rejet en réponse au passage d'un courant d'une intensité incorrecte quand un signal ou tension logique d'entrée 1 est appliqué. On va se référer maintenant aux figures 8 et 10; le passage d'un courant excessif dans les résistances R18 et R19 de la figure 10 quand un signal d'entrée logique 0 est appliqué à l'une des bornes a 35 et b du conditionneur 75 serait détecté si l'excès était suffisant pour contraindre le détecteur de niveau 61 de la figure 8 à réagir. Un tel test est adéquat pour la plupart des buts, étant donné que cet organe est habituellement suffisamment sensible pour détecter un court-circuit dans une des résistances, et qu'un circuit ouvert serait 40" détecté par le fait que les signaux de sortie logiques corrects ne 69 19734 2010912 seraient pas produits. En outre, pour soumettre à des tests des circuits intégrés, il n'est pas pratique habituellement d'effectuer un contrôle serré de résistances, étant donné qu'elles ne sont pas fabriquées habituellement selon des tolérances étroites. 5 Les signaux de sortie produits par le dispositif à l'essai sont désignés par D1, D2, D3, et B4. Ces signaux sont appliqués à un groupe de points de jonction dans des réseaux portés par la carte 19 d'essai de dispositif. Ces réseaux comprennent un circuit allant de la borne d'alimentation en tension portée au potentiel +Vs à la masse en passant 10 par une résistance R22 et une diode Zéner R1 polarisé dans le sens bloquant. Une tension de référence apparait donc aux bornes de la diode Zéner du fait qu'.une décharge est produite dans celle-ci dans le sens bloquant. Cette tension est fournie aux bornes de réception des signaux D1, D2, D3 et D4 par l'intermédiaire de diodes d'isolement CR6, 15 CR7, CR8 et CR9, respectivement. Ces bornes, sur lesquelles apparaissent respectivement les signaux D1 - D4, sont aussi reliées en retour à la borne au potentiel Vs par les résistances R23, R24, R25' et R26. Les réseaux qui viennent d'être décrits servent à présenter des impédances de charge appropriées aux bornes de sortie du dispositif sou-20 mis à l'es'sai. Une résistance R27 est connectée sur les bornes sur lesquelles apparaissent les tensions Vs et Vcc. Le but de cette résistance est de produire le courant pour le régulateur de tension Vcc par chute de courant et,.par conséquent, elle impose une limite à la valeur ma-25 ximum permise de Icc. Les signaux de sortie D1•- D4 produits par le dispositif à l'essai sont appliqués à une série de quatre détecteurs de sortie 0D1 -0D4. Etant donné que ces différents détecteurs peuvent avoir la même structure, on n'a représenté que les détails du détecteur 0D1. 30 Le signal de sortie D1 est comparé à la tension de test V0H si c'est un bit logique 1, et à la tension VOL si c'est un bit logique 0. L'état prévu du signal est déterminé par le signal, tel que le signal B1 , qui provient du générateur de fonction de sortie 13, décrit précédemment en référence à la figure 1, . 35 Le signal B1 est appliqué à un inverseur 77 et à une borne d'entrée d'un circuit OU exclusif X0R qui sera décrit ci-après d'une manière plus détaillée. Les bornes de sortie de l'inverseur 77 commandent un commutateur électronique. Tel qu8il est représenté, le commutateur' comprend un transistor Q6 ayant un circuit de base connecté 40 ' entre la borne de sortie active de l'inverseur 77 et la masse. 69 19734 23 2010912 La borne de sortie de l'inverseur 77 est aussi reliée à la borne d'entrée d'un inverseur 79. L'inverseur 79 commande un commutateur électronique, qui est représenté ici par le transistor Q5. L'émetteur du transistor Q6 est connecté à la borne d'alimen-5 tation en tension VOL. Le collecteur du transistor Q5 est connecté de façon à recevoir la tension de référence de test VOH. Le collecteur du transistor Q6 est connecté à l'émetteur du transistor Q5 et à une borne d'entrée d'un amplificateur différentiel 81. Une seconde borne d'entrée de l'amplificateur différentiel 81 re-10 çoit le signal D1. Grâce à l'arrangement qui vient d'être décrit, quand le signal B1 est au potentiel logique 1, la sortie de l'inverseur 77 est au potentiel logique 0, et le transistor Q6 est bloqué. Le signal de sortie de l'inverseur 79 est un signal logique 1 débloquant le transis-15 tor Q5 de façon à appliquer la tension VOH à l'amplificateur différentiel DA pour être comparé au signal D1. Si le signal D1 est inférieur à la tension VOH, ce qui indique soit qu'un signal de sortie erroné est produit, soit qu'il est produit un signal logique 1 au-dessous du niveau minimum acceptable, l'amplificateur différentiel 81 pro-20 duit un signal de sortie d'un certain signe. Ce signal de sortie est appliqué par l'intermédiaire d'un amplificateur limiteur classique 83 à une seconde borne d'entrée du conditionneur XOR. Si le signal D1 est trop faible dans ces conditions, ce signal provenant de l'amplificateur limiteur 83 est un signal logique 0 standard. D'autre part, si 25 le signal D1 est supérieur au signal VOH, ce qui indique qu'un signal de sortie logique 1 correct provient du conditionneur 75, l'amplificateur 81 produit un signal de signe opposé, ce qui contraint l'amplificateur limiteur 83 à appliquer un signal logique 1 de référence au conditionneur XOR. 30 35 40 Le conditionneur XOR est un circuit ou porte OU exclusif, ou comparateur numérique classique. Il peut avoir n'importe quelle construction classique mais, tel qu'il est représenté, il comprend deux circuits ET 85 et 87, un circuit OU 89 et deux inverseurs 91 et 93. Ainsi qu'il est représenté, chacune des bornes d'entrée a et h est connectée à une borne d'un circuit ET, la borne a étant reliée directement à une borne d'entrée du conditionneur 87 et la borne b étant connectée à une borne d'entrée du conditionneur 85. Chaque borne d'entrée est aussi reliée à une seconde borne d'entrée du second conditionneur par l'intermédiaire d'un des inverseurs 91 et 93. Les bornes de sortie des conditionneurs 85 et 87 sont reliées aux bornes d'entrée 69 19734 24 2010912 du conditionneur 89 de façon à produire un signal de sortie de rejet R1 quand et seulement quand des signaux différents sont appliqués aux "bornes a et b. Ainsi, si le signal d'entrée B1 provenant du générateur de fonction de sortie est un signal logique 1 et si le signal 5 D1 est à un niveau approprié correspondant au. "bit logique 1, les deux bornes a et b sont au potentiel logique 1 et le signal de rejet R1 n'est pas produit. Si le signal de sortie B1 prévu est le bit logique 0, le transistor Q6 est débloqué par l'inverseur 77 et le transistor Q5 est blo-10 qué q La tension VOL est alors appliquée à la borne d'entrée de 1'amplificateur 81 .A ce moment, si la tension D1 est supérieure à ce qu' elle devrait être pour représenter le chiffre logique 0, l'amplificateur 81 produit un signal de sortie du signe approprié pour contraindre le limiteur 83 à appliquer un signal logique 1 à la borne d'entrée 15 b. Puisque la borne a est au niveau logique 0, le signal de rejet R1 est produit. D'autre part, si le signal D1 est inférieur au niveau maximum tolérable pour un chiffre logique 0, le signal de sortie de l'amplificateur 81 contraint le limiteur 83 à appliquer un signal logique 0 à la borne b du conditionneur XOR, supprimant la production du 20 signal de rejet. Il est évident que les détecteurs de sortie, tels que 0D1, rejettent un dispositif à l'essai qui produit soit un mauvais signal logique de sortie, soit le signal logique de sortie correct mais à un niveau incorrect. Des signaux de sortie au niveau logique 1 qui sont 25 supérieurs à la valeur de référence ou des signaux logiques zéro qui sont inférieurs à la valeur de référence ne posent pas habituellement de problèmes dans les circuits numériques, et l'équipement n'effectue pas de tests concernant ces conditions. Le fonctionnement d'ensemble de l'équipement de test selon l'invention est généralement évident 30 d'après la description précédente mais sera décrit sommairement. On va discuter du fonctionnement en supposant que le dispositif à l'essai est du type représenté sur la figure 10. On suppose que la carte d'essai de dispositif 19 et la carte à limites de famille 23 sont introduites dans l'équipement d'essai per-35 manent 21 et que l'appareillage est en marche. Avant que le dispositif à l'essai soit enfiché le commutateur 7 étant dans la position de fonctionnement manuel de la figure 3, le basculeur SF est rapidement placé dans l'état de travail parce que les détecteurs de sortie 0D1 - 0D4 de la figure 10 réagissent aux signaux incorrects apparais-40 ' sant sur les bornes de la carte d'essai du dispositif destinée à 69 19734 2010912 recevoir le dispositif à l'essai. La lampe de rejet KR de la figure 4 reste allumée. . • Le commutateur 7 de la figure 3 étant dans la position.de fonctionnement automatique, la lampe ou voyant KR reste allumée pendant la 5 majeure partie du temps parce que la majeure partie des signaux d*entrée appliqués au générateur de fonction d'entrée et la source d'alimentation en puissance de tests produisent un signal de sortie incorrect. Ainsi le générateur de fonction d'entrée est avancé par échelon à une vitesse qui est déterminée par le retard prévu pour un afficha-10 ge d'une indication de rejet. Dès que le dispositif à l'essai est enfiché l'équipement fonctionne suivant le mode de fonctionnement automatique, le conditionneur 27 de la figure 3 est débloqué et le générateur de fonction d'entrée de la figure 5 commence à passer les états d'entrée possibles 15 suivant une séquence. En supposant, à titre d'exemple, que l'émetteur du transistor Q4 du conditionneur 75 est en circuit ouvert (figure 10), ce conditionneur est incapable de produire un signal de sortie logique 0. Par conséquent, chaque fois que le générateur de fonction d'entrée de la figure 5 produit des signaux 11 et 12 tous deux au niveau logi-20 que 1, contraignant le conditionneur 49 du générateur de fonction de sortie de la figure 7 à produire un signal logique B1 de valeur 0, et contraignant les détecteurs d'excitation d'entrée de la source d'alimentation en puissance de test de la figure 9 à produire des signaux logiques I1t et I2t de valeur 1, le conditionneur 75 produit un signal 25 logique de sortie 1 qui contraint le détecteur de sortie 0D1 à produire un signal de rejet. Ce signal de rejet provoque 1'allumage du voyant ER1 ainsi que celui de la lampe ou voyant de rejet KR. Le conditionneur 33 de la figure 4 produit.un signal de sortie qui contraint le générateur d'impulsions 37 à produire une impulsion 30 de rejet. Cette impulsion déclenche les multivibrateurs monostables 0S1 de la figure 3 de façon à contraindre l'équipement à s'arrêter à une telle séquence et à afficher la séquence d'entrée qui a provoqué le rejet. Ainsi qu'il est représenté sur. la figure 4, cette séquence serait toute séquence pour laquelle les voyants KC1 et XC2 seraient 35 allumés. Il a été constaté qu'un opérateur entraîné peut détecter de nombreuses conditions particulières ou spécifiques en observant la succession d'allumage des voyants produite de cette façon. Il va de soi que la présente invention n'a été décrite .et représentée qu'à titre explicatif mais nullement limitatif,.et qu'elle est 40 ' susceptible de diverses variantes sans sortir de son cadre. 69 19734 26 2010912 REVENDICATIONS 1- Appareillage de test pour.l'essai de circuits numériques ayant m tomes d'entrée, cet appareillage étant caractérisé en ce qu'il comprend un générateur de séquence pour produire une série 5 de signaux numériques à m "bits correspondant à la série de signaux ; d'entrée numériques qui peuvent être appliqués auxdites bornes, une première et une seconde sources de signaux de référence produisant chacune un signal différent parmi deux signaux numériques à des niveaux correspondant respectivement au bit logique 0 correct et au 10 bit logique 1 correct pour une borne d'entrée du circuit numérique . à soumettre à l'essai, et un moyen de commutation commandé par le générateur de séquence et destiné à être connecté entre lesdites sources de signaux de référence et les bornes d'entrée d'un circuit à soumettre à l'essai pour appliquer la tension de l'une ou l'autre 15 desdites sources de signaux de référence à chacune des bornes d'entrée selon que le bit correspondant du signal de sortie du générateur de séquence est le bit 1 ou 0. 2- Appareillage selon la revendication 1, caractérisé en ce qu'il comprend des moyens de contrôle d'impédance commandés par le 20 moyen de commutation et destinés à être connectés aux bornes d'en-. trée du circuit à soumettre à l'essai pour contrôler l'impédance d'entrée présentée par chaque borne d'entrée en réponse à la tension d'une desdites sources de signaux de référence au moins quand cette source, est connectée à la borne par le moyen de commutation, 25 et un moyen commandé par les moyens de contrôle d'impédance pour produire une indication quand l'impédance présentée par une desdites bornes d'entrée dépasse une limite prédéterminée. 3- Equipement de test pour soumettre à des essais des circuits numériques ayant chacun n bornes de sortie, cet équipement de test 30 étant caractérisé en ce qu'il comprend ion générateur de séquence de signaux d'entrée pour produire une suite de signaux numériques correspondant à la série de signaux qui peuvent être appliqués au cir-• cuit à soumettre aux tests, une source de signaux numériques commandée par le générateur de séquence de signaux d'entrée pour appliquer 35 à chaque borne d'entrée d'un circuit à soumettre à l'essai un signal d'entrée prédéterminé à un niveau analogique déterminé par la valeur véritable du bit correspondant du signal numérique produit par le générateur de séquence de signaux d'entrée, un générateur de séquence de signaux de sortie commandé par le générateur de séquence de si-40 • gnaux d'entrée et ayant n bornes de sortie et un tableau de fonctions 69 19734 27 2010912 correspondant à celui du circuit à soumettre à l'essai pour produire une suite de signaux de sortie correspondant à la suite de signaux appropriée pour le circuit à soumettre à l'essai en réponse à chaque suite ou séquence de Signaux d'entrée produite par le 5 générateur de séquence de signaux d'entrée, un moyen générateur de signaux de référence pour produire deux signaux de référence à des niveaux analogiques correspondant au signal de sortie logique 1 correct et au signal logique de sortie 0 correct du circuit soumis aux essais, un moyen connecté au moyen générateur de signaux de référen-10 ce et destiné à être connecté aux bornes de sortie du circuit soumis aux essais, et commandé par le générateur de séquence de signaux de sortie pour comparer le signal de sortie engendré à chaque borne de sortie du circuit soumis à l'essai à l'un desdits signaux de référence choisi en fonction de la valeur véritable du bit correspondant de 15 la suite de signaux produits par le générateur de séquence de signaux de sortie. 4- Equipement d'essai de circuit numérique destiné à un circuit numérique ayant au moins une borne de sortie, cet équipement d'essai comprenant un circuit de référence ayant le même tableau de fonctions 20 que le circuit soumis aux essais, un moyen d'application de signaux pour appliquer successivement une série complète de signaux d'entrée numériques en parallèle au circuit soumis aux essais et au circuit de référence, un moyen comparateur analogique pour produire un signal de sortie conforme à la différence entre deux signaux appliqués, un 25 moyen pour appliquer le signal engendré sur la borne de sortie du circuit soumis à l'essai au moyen comparateur analogique, une première source de signaux de référence pour produire un signal à un niveau analogique correspondant à un signal de sortie au niveau minimum acceptable pour une première valeur véritable, une seconde source de 30 référence pour produire un signal d'une valeur analogique correspondant à Tin signal de sortie d'un niveau minimum acceptable pour une seconde valeur véritable, un moyen commandé par le circuit de référence pour appliquer le signal provenant d'une première desdites sources, choisie en fonction de la valeur véritable du signal de sortie 35 du circuit de référence à titre de signal de référence, au moyen comparateur analogique, un moyen générateur de signal numérique commandé par le moyen comparateur analogique de façon à produire un signal ayant une première valeur véritable ou une seconde valeur véritable selon que le signal de sortie du circuit soumis à l'essai est supé-40 ' rieur ou inférieur au signal de référence appliqué au moyen comparateur 69 19734 2010912 et un comparateur numérique commandé par ledit circuit de référence et le moyen générateur du signal numérique pour produire un signal indiquant une condition défectueuse quand les signaux produits par le circuit de référence et le moyen générateur de signaux sont 5 différents. 5- Dispositif de test pour contrôler par test la valeur véritable, numérique et le niveau analogique du signal de sortie provenant d'un circuit numérique, ce dispositif de test étant caractérisé en ce qu'il comprend un amplificateur différentiel ayant une première 10 borne d'entrée, une seconde borne d'entrée et une borne de sortie, et réagissant à des signaux appliqués à ces bornes d'entrée en produisant un premier signal ou -un second signal à sa borne de sortie selon que le signal appliqué à sa première borne d'entrée est supérieur ou inférieur, respectivement, au signal appliqué à sa seconde borne d'en-15 trée, un moyen appliquant le signal de sortie du circuit soumis à l'essai à la première borne d'entrée, un premier moyen générateur du signal numérique commandé par l'amplificateur différentiel pour produire un signal numérique ayant une première valeur véritable ou une seconde valeur véritable selon que l'amplificateur différentiel produit 20 ledit premier signal ou ledit second signal, respectivement, une première source de signal de référence pour produire un signal à un niveau analogique correspondant à un signal de sortie d'un niveau minimum acceptable pour une première valeur véritable, une seconde source de signal de référence pour produire un signal analogique à un ni-25 veau analogique correspondant à un signal de sortie d'un niveau maximum acceptable pour une seconde valeur véritable, un moyen générateur de séquence pour appliquer successivement une série complète de signaux d'entrée au circuit soumis à l'essai, un second moyen générateur de signal numérique commandé par le moyen générateur de séquence pour 30 produire un signal de référence numérique correspondant au signal de sortie correct du circuit soumis à l'essai, un moyen de commutation réagissant au signal de référence numérique en appliquant le signal provenant de la première source de signal de référence ou de la seconde source de signal de référence à la seconde borne d'entrée selon 35 que le signal de sortie de ladite source doit avoir la première valeur véritable ou la seconde valeur véritable, respectivement, et un moyen comparateur commandé par le premier moyen générateur de signal numérique et par le second moyen générateur de signal numérique pour produire un signal de sortie quand les signaux produits par les moyens 40 générateurs de signaux numériques sont différents. 69 19734 29 2010912 6- Ensemble, caractérisé en ce qu'il comprend un moyen générateur de séquence ayant (m+n) bornes de sortie et réagissant à une suite de signaux appliqués d'avancement.par échelons en produisant périodiquement sur lesdites.bornes de sortie une série complète de 5 séquences permises constituée chacune par une suite de signaux numériques à m bits, et une suite de signaux numériques a n bits qui est une fonction prédéterminée de ladite suite ou séquence à m bits, une première série de m bornes de test destinées à être connectées aux bornes d'entrée d'un circuit soumis à l'essai, une seconde série de n 10 bornes de test destinées à être connectées aux bornes de sortie d'un circuit soumis à l'essai, une première source de signaux de référence pour produire ion signal numérique à un niveau prédéterminé choisi de façon à représenter une première valeur véritable, une seconde source de signal de référence pour produire un signal numérique prédéterminé 15 choisi de façon à représenter une seconde valeur véritable, une troisième source de signal de référence pour produire un signal numérique à un niveau prédéterminé qui est le niveau minimum acceptable pour ladite première valeur véritable, une quatrième source de signal de référence pour produire un signal numérique à un niveau prédéterminé 20 qui est le niveau maximum acceptable pour la seconde valeur véritable, un moyen de commutation commandé par les m bornes de sortie du moyen générateur de séquence sur lesquelles ledit signal à m bits apparaît de façon à appliquer à chacune desdites bornes de test le signal numérique provenant de la première source ou de la seconde source selon 25 que le bit correspondant du signal à m bits présente la première valeur véritable ou la seconde valeur véritable respectivement, n premiers moyens comparateurs ayant chacun une première borne et une seconde borne et réagissant respectivement à un premier signal et à un second signal appliqués respectivement à ces bornes en produisant un 30 signal de sortie numérique de ladite première valeur véritable ou de ladite seconde valeur véritable selon que le premier signal appliqué est supérieur ou inférieur au second signal appliqué, un moyen connectant chacune desdites n bornes de test à la première borne d'un moyen comparateur différent parmi lesdits moyens comparateurs, un moyen de 35 commutation commandé par les n bornes du.générateur de séquence pour appliquer les signaux provenant de la troisième source de signal de référence ou de la .quatrième source de signal de référence à la seconde borne d'entrée de chacun de moyens comparateurs .selon que le .bit correspondant du signal à n bits présente la première valeur vérita-40 ble ou la seconde valeur véritable, respectivement, n seconds moyens 69 19734 30 2010912 comparateurs réagissant chacun à deux signaux numériques appliqués de façon à produire un signal de sortie quand, les signaux appliqués sont différents, et un moyen servant à appliquer à chaque second moyen comparateur le signal de sortie d'un desdits premiers moyens com-5 parateurs et un signal provenant du générateur de séquence. 7- Equipement de test pour soumettre à des essais n'importe quel circuit appartenant à une série de familles de circuits numériques n'ayant chacun pas plus de m bornes d'entrée et pas plus de n bornes de sortie, cet équipement de test étant caractérisé en ce qu'il 10 comprend un châssis principal sur lequel sont montés un compteur numérique, une source d'alimentation en énergie, une série d'amplificateurs fonctionnels et -une série de comparateurs, un sous-ensemble à limites de famille pour chaque famille de la série destiné à être connecté au châssis et comprenant une série d'impédances adaptées 15 quand.il est connecté aux amplificateurs suivant un arrangement prédéterminé de façon à produire les niveaux de signaux requis.pour simuler des signaux d'entrée et contrôler les niveaux de signaux de sortie de circuits appartenant à la famille, des moyens de connexion ou moyens à circuit ayant pour effet, quand un sous-ensemble à limi-20 tes de famille est connecté au châssis de connecter lesdites impédances auxdits amplificateurs suivant ledit arrangement prédéterminé, un sous-ensemble séparé étant associé à chaque circuit à soumettre à l'essai chaque sous-ensemble séparé étant destiné à être connecté au châssis et au circuit soumis*à l'essai, un circuit de référence disposé 25 sur chacun deadits sous-ensembles séparés présentant les mêmes tableaux de fonctions que le circuit soumis à 1!essai, ion moyen à circuit commandé par le compteur et ayant pour effet, lorsqu'un sous-ensemble à limites de famille et un sous-ensemble séparé sont connectés au châssis et qu'un circuit à soumettre à l'essai est connecté au sous-en-30 semble séparé, de fournir successivement une suite ou séquence complète de signaux d'entrée admissibles au circuit soumis à l'essai et au circuit de référence à partir de certains desdits amplificateurs fonctionnels choisis en fonction des signaux de. sortie du compteur, un moyen étant commandé par le circuit de référence et les compara-35 teurs de façon à comparer les signaux de sortie du circuit soumis à l'essai à des niveaux de signaux provenant de certains des amplificateurs fonctionnels choisis en fonction du signal de sortie du circuit de référence, et des moyens indicateurs étant commandés par les comparateurs pour indiquer un signal de sortie incorrect du circuit 40 . soumis à l'essai. 69 19734 31 2010912 8- Equipement de.test pour soumettre à des essais des circuits électriques n'ayant pas plus de m bornes d'entrée et pas plus de n bornes de sortie, cet équipement de test étant caractérisé en ce qu'il comprend un premier moyen générateur de séquence ayant A bornes de 5 sortie pour produire une suite ou séquence de signaux binaires à m bits correspondant chacune à un état différent parmi la série d'états des bornes d'entrée dans lequel le fonctionnement du circuit soumis à l'essai est prévu, un second moyen générateur de séquence commandé par le premier moyen générateur de séquence et ayant n bornes de sortie 10 pour produire sur ces bornes de sortie une suite ou séquence de signaux de sortie à n bits pour chaque suite appliquée de m bits correspondant à l'état des bornes du circuit soumis à l'essai. Lorsqu'il fonctionne correctement en réponse à la même suite de signaux appliqués, une source de référence fournissant des signaux numériques à des niveaux 1 et 15 0 prédéterminés, un moyen de commutation commandé par le premier générateur de séquence pour appliquer des signaux d'entrée au circuit soumis à l'essai conformément aux signaux provenant du premier moyen générateur de séquence, et des moyens comparateurs commandés par le second moyen générateur de séquence pour comparer le signal engendré 20 sur chaque borne de sortie d'un circuit soumis à l'essai à un niveau parmi deux niveaux de référence choisis en fonction de la valeur véritable d'un bit correspondant du signal de sortie provenant du second moyen générateur de séquence. 9- Equipement de test de circuits, caractérisé en ce qu'il com-25 prend un générateur de fonction d'entrée réagissant à une suite d'impulsions de comptage en produisant une suite de signaux numériques à m bits, une série de sources de signaux de référence pour produire un premier, un second, Ù21. troisième et-un.quatrième signal correspondant respectivement à un signal standard T1 , à un signal standard T2, à un 30 signal T1 minimum acceptable et à un signal T2 maximum acceptable, T1 et Ï2 étant les deux valeurs véritables d'un groupe binaire, une première série de m bornes de test étant destinées à être connectées aux bornes d'entrée d'un circuit numérique soumis à l'essai, un premier moyen de commutation étant commandé par le générateur de fonction d'en-35 trée de façon à appliquer aux bornes de test des signaux choisis parmi lesdits premier et second signaux en fonction de la suite de signaux produite par le générateur de fonction d'entrée, un générateur de fonction de sortie commandé par le générateur de fonction d'entrée de façon à produire en réponse à chaque suite de m bits une suite de signaux 40 à n bits qui dépend de la suite ou séquence de m bits déterminée par 69 19734 32 2010912 le tabàeau de fonctions du circuit soumis à l'essai une seconde série de n bornes de test étant destinées à être connectées aux bornes de sortie du circuit à soumettre aux essais, et des moyens comparateurs commandés par le générateur de fonction de sortie servant 5 à comparer le signal engendré sur chacune des secondes bornes de test à un signal choisi parmi lesdits troisième et quatrième signaux en fonction de la valeur véritable du bit correspondant de la suite de signaux à n bits produite par le générateur de fonction de sortie. 10- Equipement de test selon la revendication 9, caractérisé en 10 ce que chacun des moyens comparateurs produit un signal numérique de sortie ayant une valeur véritable qui dépend du signe de la différence entre les niveaux des signaux qui lui sont appliqués, et en ce qu'il comprend en outre un comparateur numérique connecté à chacun des moyens comparateurs et au générateur de fonction de sortie pour produire 15 un signal de sortie quand le signal de sortie du moyen comparateur et le bit correspondant du signal de sortie du générateur de sortie sont différents. 11- Equipement de" test selon la revendication 10, caractérisé en ce qu'il comprend un moyen indicateur qui réagit au signal de sortie 20 de chacun des comparateurs numériques en produisant une indication en réponse à un signal de sortie du comparateur numérique, et une source d'impulsions de comptage, un moyen de commutation ayant un premier état possible et un second état possible, un moyen commandé par le moyen de commutation, lorsqu'il est dans son premier état, de façon 25 à appliquer les impulsions de comptage au générateur de fonction d'entrée, et un moyen à temps de retard qui réagit au signal de sortie de n'importe lequel des comparateurs numériques en plaçant le moyen de commutation dans son second état pendant un intervalle de temps prédéterminé. 30 12- Equipement de test selon la revendication 9, caractérisé en ce que le générateur de fonction d'entrée comprend un moyen pour produire suivant une succession un cycle complet de séquences de sortie binaires dont chacune diffère de la précédente et de la séquence suivante par un seul bit. 35 13- Equipement de test selon la revendication 12, caractérisé en ce que le générateur de fonction d'entrée comprend un premier basculeur symétrique qui réagit à une suite d'impulsions de comptage appliquée en produisant une première suite d'impulsions de comptage et une seconde suite d'impulsions de comptage électriquement indépendantes 40 l'une de l'autre et présentant entre elles un déphasage de 180° sur 19734 33 2010912 ses bornes de sortie, un second basculeur symétrique connecté au premier basculeur de façon à changer d'état sous l'action de chaque impulsion de la première suite d'impulsions, un troisième basculeur, et un moyen commandé par les premier et second basculeurs et réagissant à chaque impulsion de la seconde suite quand le premier basculeur est dans un état prédéterminé pour changer l'état du troisième basculeur. 14- Générateur de séquence pour produire périodiquement une série binaire complète de séquences de m bits dans un ordre tel que des séquences adjacentes diffèrent seulement par un bit, caractérisé en ce qu'il comprend des moyens générateurs d'impulsions pour produire une première suite d'impulsions et une seconde suite d1 impulsions, les impulsions d'une suite apparaissant à des instants différents à ceux auxquels apparaissent les impulsions de'l'autre suite, un premier registre ayant un premier état et un second état, un moyen servant à changer l'état du premier registre en réponse à chaque impulsion de la première suite d'impulsions, un second registre ayant un premier état et un second état, un moyen "étant commandé par les moyens générateurs d'impulsions et par le premier registre de façon à changer l'état du second registre en réponse à chaque impulsion de la seconde suite d'impulsions qui apparaît quand le premier registre est dans son premier état, un troisième- registre ayant un premier état et un second état, et un moyen étant commandé par les moyens générateurs d'impulsions et par les premier et second registregAe façon à changer l'état du troisième registre en réponse à chaque impulsion de la seconde suite d'impulsions qui apparaît quand le premier registre est dans son second état et que le second registre est dans son premier état. 15- Générateur de séquence selon la revendication 14, caractérisé en ce qu'il comprend une succession ordonnée de registres supplémentaires ayant chacun un premier état et un seeond état, et des moyens conditionneurs commandés par les moyens générateurs d'impulsions et par les registres précédents de ladite succession de registres de façon à changer l'état de chaque registre en réponse à chaque impulsion de la seconde suite qui apparaît quand le registre qui le précède immédiatement est dans son premier état et que tous les registres précédents sont dans leur second état. 16- Equipement de test pour soumettre à des' e ssais un circuit numérique ayant un tableau de fonctions prédéterminé cet équipement de test étant caractérisé en ce qu'il comprend un circuit de référence 34 69 19734 2010912 ayant ledit tableau de fonctions, un moyen producteur de séquence pour appliquer, suivant Une succession, une série complète de signaux d'entrée permis en parallèle au circuit à "l'essai et au circuit de référence, et un moyen commandé" par le circuit de référence pour oom-5 parer les signaux de sortie du circuit soumis à l'essai à des signaux de référence analogiques choisis en fonction des signaux de sortie du circuit de référence. 17- Moyen d'évaluation pour évaluer les performances analogiques et numériques d'un circuit ayant une borne de sortie sur laquelle doi-10 vent apparaître, suivant une séquence un premier signal numérique et un second signal numérique à deux niveaux analogiques prédéterminés différents en réponse à un premier signal d'entrée et à un second signal d'entrée appliqués successivement dudit circuit, ledit moyen d' évaluation étant caractérisé en ce qu'il comprend un moyen producteur 15 de séquence pour appliquer successivement lesdits premier et second signaux d'entrée au circuit à soumettre à l'essai, des moyens à circuit indépendants commandés par le moyen producteur de séquences de façon à produire des signaux numériques correspondant, en valeur véritable. , à ceux qui devraient être produits par le circuit soumis à 20 l'essai en réponse aux signaux appliqués, une première source de signaux de référence pour produire un signal à un niveau minimum acceptable prédéterminé pour le niveau le plus élevé parmi lesdits niveaux analogiques prédéterminés, -une seconde source de signaux de référence pour produire un signal h un niveau maximum acceptable prédéterminé 25 pour le niveau le plus bas parni lesdits niveaux analogiques prédéterminés, un premier moyen comparateur ayant une première borne d'entrée destinée à être connecté à la borne de sortie du circuit à soumettre aux essais, ce premier moyen comparateur comprenant une seconde borne d'entrée, une borne de sortie, et un. moyen réagissant à deux signaux 30 appliqués à ses bornes d'entrée en produisant un signal de sortie numérique ayant une valeur véritable déterminée par les signes de la différence entre les niveaux des signaux appliqués à ses bornes d'entrée, un moyen de commutation commandé par ledit moyen à circuit indépendant de façon à appliquer le signal provenant de la première sour-35 ce de référence ou de la seconde source de référence à la seconde borne d'entrée cfo premier moyen comparateur, et un second moyen comparateur réagissant aux signaux de sortie du premier moyen comparateur et du moyen à circuit indépendant pour produire en signal de sortie quand ces signaux de sortie sont différents» 40 18- Equipement de test pour soumettre à des essais un circuit 69 19734 35 2010912 numérique présentant une série prédéterminée de séquences permises de signaux d'entrée numériques différentes, chacune d'elle comprenant une suite de signaux qui sont à un niveau bas et à un niveau élevé suivant une permutation différente, ledit équipement de test 5 étant caractérisé en ce qu'il comprend un premier générateur de séquence de signaux destiné à être connecté au circuit à soumettre à l'essai pour produire suivant une succession ladite série de séquences de signaux d'entrée et les appliquer au circuit soumis à l'essai, un second générateur de séquence commandé par le premier générateur 10 de séquence pour produire une séquence de signaux de sortie correspondant immédiatement aux signaux de sortie qui devraient être produits par le circuit soumis à l'essai, une source de signal de référence de niveau bas, une source de signal de référence de niveau élevé, et un moyen comparateur commandé par le second générateur de sé-15 quence et destiné à être connecté au circuit soumis à l'essai pour comparer les signaux de sortie produits par le circuit soumis à l'essai aux signaux de la source de signal de référence à un niveau élevé ou à un niveau bas selon la séquence ou suite de signaux de sortie produite par le second générateur de séquence.