Brevet FR2011359A1 — publié le 19700227

Un dispositif de transformation répondant à un dispositif digital d'entrée produit un signal analogique composé qui est converti en digits par un dispositif d'échantillonnage et emmagasine dans une mémoire analogique. Un dispositif de synthèse relié à la mémoire analogique produit un signal recons titué du signal, et un dispositif de détection sensible au signal reconstitué fournit une sortie digitale selon les caractéristiques amplitude-temps di signal reconstitué, qui digitale correspond à l'entrée digitale préalablement enregistre e dans la mémoire. L'invention porte sur un système d'emmagasinage d'information et plus particulièrement sur un système d'emmagasinage d'information dans lequel l'information digitale est emmagasinée dans une mémoire analogique dans le domaine amplitude-temps. Autrefois, la défaillance des emplacements des mémoires d'emmagasinage, telle qutun noyau magnètique ou un condensateur, résultait dans la perte de toute l'information associés avec cette position d'emmagasinage. Cela est dû au fait qu'un seul bit d'information est emmagasine dans chaque position physique de la mémoire. Afin de résoudre ce problème. plusieurs méthodes de vé- rification d'erreurs ont éte trouvées qui peuvent être classées généralement comme système de duplication de la mémoire. Par exemple, il est possible d'emmagasiner un seul bit dans deux positions de mémoire, de telle sorte que la défaillance d'une position cause, par contrôle effectué par des circuits convenables, la lecture de l'information de la deuxième mémoire contenant la même information. Ainsi, dans les systèmes de mémoire qui emmagasinent un bit digital dans chaque position digitale de mémoire, la duplication de la mémoire, jusqu'à un certain point, évite le problème qui se produit à cause de la position de memoire défectueuse. Cependant, la solution constituant en la duplication de la-mémoire ne se prête p-as à la fabrication économique des mémoires qui sont construites en série par des techniques modernes ni à leur contrôle economique. La fabrication en série de plans de mémoire réalise un moyen très économique pour labri quer le système de mémoire. Naturellement, la production en série de mémoire, avec un gros rendement, est très souhaitable. Cependant, aujourd'hui il est souvent nécessaire ou plus économique d'écarter un plan de la mémoire entier à cause d'une position d'emmagasinage défectueuse. Ainsi, la production en série de systèmes de mémoire présente des avantages économiques par rapport aux systèmes de l'art précédent, mais elle contient toujours des procédures et techniques coûteuses parce que les mémoires sont employéespremièrement pour emmagasiner une seule position de bit dans chaque position physique. En conséquence, la technique qui consiste à employer deux mémoires bien qu'elle soit satisfaisante pour se protéger contre l'absence de fonctionnement d'une position de bit de mémoire, a l'inconvénient de la production en série des plans de mémoire. En conséquence, il est avantageux d'employer un plan de mémoire qui peut supporter les imperfections au hasard de chacune des aires d'emmagasinage. Un plan de mémoire qui supporte les défauts augmenterait sensiblement le rendement dans la fabrication de telles mémoires, et simultanément réduira le prix et le temps pour effectuer le contrôle d'une telle mémoira. Cependant, un système de mémoire qui accepte des imperfections au hasard est psu fait pour l'-emmagasinage de l'information digitale dans des aires individuelles d'emmagasinage, comne on l'a déja exposé. Des mémoires analogiques ont été employées dans le passé J par exemple, à cette fin on a utilisé des noyaux de mémoire ferrite ainsi que des moyens d'emmagasinage à condensateurs. Dans un système de ce genre, un niveau de- si- gnal analogique, par exemple un niveau de tension, est emmagasiné dans une saule position de mémoire. De plus, plusieurs formes de convertisseur numérique-analogique sont elles mOrnes connues. Mais, il est évident que la perte d'informa- tion analogique qui représente un signal digital cause aussi la perte de l'information digitale associée avec cette valeur analogique. Ainsi, l'emmagasinage seul de. 1 'information analogique dans une mémoire analogique a les mêmes incon vénients et problèmes qui se trouvent dans l'emmagasinage d'un seul bit digital dans chaque position de mémoire, comme on l'a déjà indiqué. Selon la théorie de l'information, une onde variant de façon continue peut être représentée par des signaux discrets. De plus, l'onde continue peut être reproduite exactement à partir d'une connaissance de ces échantillons, pourvu que le nombre d'échantillons par seconde dépasse deux fois la largeur de bande significative. Pour la présente invention, le nombre d'échantillons instantanés par seconde doit dépasser deux fois le nombre de cycles par seconde de la composante de la fréquence la plus élevée présente dans le signal composé. En conséquence, on peut dire que si un signal représenté par une fonction amplitude-temps est échantillonné instantanément à intervalles réguliers et à un taux plus élevé que deux fois la fréquence significative la plus élevée présente dans le signal, les échantillons contiennent toute l'information du signal original. Une mémoire qu'accepte des défauts peut être réalisée du fait que si une onde composée est échantillonnée en un nombre de points significatifs, la perte d'un point d'échantillonnage ou un niveau de signal discret à cause des im- perfections au hasard dans la mémoire, laisse toujours assez d'échantillons pour reproduire la forme d'onde. Une aitre spmitop, cp,soste à ccnsidérer une seule position de bit comme représentée par une pluralité de niveaux de signaux, lesquels niveaux de signaux sont répartis sur une pluralité de positions dans une mémoire analogique. Ainsi, par contraste avec les systèmes classiques de la mémoire d'emmagasinage digitale qui emmagasine un seul bit dans une seule position physique, la présente invention permet de répartir l'information d'un seul bit digital dans une pluralité d'aires d'emmagasinage. Naturellement, plus le nombre d'échantillons est, grand, l'exactitude qui résulte, est grande puisque d'avantage d'échantillons peuvent être perdus du fait de défauts dans les positions de mémoire sans perdre pour autant l'information pourvu qu'un nombre minimum d'échantillons reste, comme déterminé par la composante à la fréquence la plus élevée de l'onde composée. Nettement, on peut arriver à un équilibre entre le nombre d'échantillons et les emplacements d'emmagasinage. Ainsi, l'exactitude doit être mise en balance par rapport à l'utilisation maximum dss positions de mémoire. C'est un objet de cette invention de réaliser un système de mémoire de fonctionnement sur qui accepte des imperfections au hasard. C'est un autre objet de l'invention de réaliser un système d'emmagasinage qui répartit l'information représentant une seule position de bit sur une pluralité de positions discrètes de mémoire. Un autre objet de cette invention est d'emmagasiner et de retrouver l'in- formation digitale représentée dans le domains amplitude-temps. Un autre objet de l'invention est d'augmenter le rendement dans la fabri cation son série des mémoires. La présente invention concerne un système d'emmagasinage d'informations qui comprend des moyens d'entrée digitaux recevant des bits d'information, connectés à un moyen de transformation qui produit un signal composé ayant des caractéristiques dans le domaine amplitude-temps qui représente les bits de l'information de l'entrée. Des moyens d'échantillonnage'quantifient le signal composé sn une pluralité de niveaux discrets de signaux en vue de leur emna- gasinage dans une mémoire analogique. DEs moyens de synthèse sensibles à des niveaux de signaux discrets dans la mémoire analogique engendrent une onde reconstruite du signal composé. Le signal reconstruit est appliqué à des moyens de détection de fréquence pour produire les bits de l'information d'entrée selon les caractéristiquss de amplitude-temps du signal reconstruit. D'autres objetss caractéristiques et avantages dea présente invention ressortiront mieux de l'exposé qui suit, fait en référence aux dessins annexés à ce texte qui représentent un mode de réalisation préféré de celle-ci. La figure 1 est un diagramme schématique illustrant une réalisation prdfé- rée du système d'emmagasinage d'information de la présente invention. La figure 2 montre les signaux en des positions diverses du circuit de la figure 1. Les figures 3ta) et 3(b) montrent un noyau ferrite à murs épais et ses caractéristiques électriques, et représentent une réalisation qui peut être utilisée comme élément d'emmagasinage dans la mémoire analogique de la figure 1. On va se référer maintenant aux figures 1 et 2. Un dispositif d'entrée digital comprenant un enregistreur de données 10 reçoit des bits d'information dans une pluralité de positions de bits 12. Afin de transformer les bits d'entrée des données en un signal composé dont l'amplitude en fonction du temps représente l'information des bits d'entrée. Le dispositif d'entrée digital 10 est connecté à un circuit de transformation 14 pour produire un sgnal composé sur la ligne de sortie 16. Le circuit de transformation comprend une pluralité de sources de fréquence 18, 20, 22 et 24, chacune desquelles produit des signaux à des fréquences différente,s illustrés par f1 à f . Une pluralité d'amplificateurs à déclenchement périodique 25 sont déclenchés sélectivement en réponse aux bits dans l'entrée digitale 10 afin de laisser passer les fréquences individuelles I à f n à une pluralité de bornes d'entrée associées 26, 27, 28 et 29 d'un additionneur linéaire 30. L'additionneur linéaire 30 additionne les fréquences de signaux individuels reçus à son entrée et engendre un signal composé à la borne de sortie 16. Chacune des sources de fréquence ou oscillateurs 18, 20, 22 et 24 est normalement accordée individuellement pour générer des rapports irrationnels entre les fréquences f1 jusqu'à f afin d'éviter les problèmes du bruit provo n qués par les harmoniques dOs à la non linéarité. Cependant, des rapports rationnels de fréquences peuvent être employés si la non linéarité n'est pas un problème. Afin de convertir en digits le signal composé dans une pluralité de niveaux discrets, la ligne de sortie 16 du dispositif de transformation 14 est connectée à un dispositif d'échantillonnage 31. Le dispositif d'échantillonnage comprend une ligne de transmission 32 connectée à son entrée à la ligne 16 et terminée par son impédance caractéristique Zc. Plusieurs de lignes de sortie 33 de la ligne de transmission 32 sont attachées à une pluralité de circuits d'échantillonnage individuels 34 qui à leur tour sont connectés par une pluralité de lignes d'échantillonnage de sortie 36 à une pluralité d'organes de commande 38 classiques, à déclenchement périodique. Des signaux de niveaux discrets, comme illustré par la forme d'onde (e) dans la figure 2, passent sur plusieurs lignes de sortie 39 à partir des organes de commande 38 synchronisés par une impulsion d'horloge tfl, aussi illustrée à la figure 2. La ligne de transmission 32 est échantillonnée d'un bout à l'autre par une pluralité de circuits d'échantillonnage classiques 34, qui ont une impédance d'entrée élevée afin d'éviter de charger la ligne de transmission 32. Les circuits d'échantillonnage 34 sont lus par une impulsion d'horloge (f) appliquée à une ligne 40. La durée de l'impulsion d'horloge appliquée à la ligne 40 est courte par rapport à la période de la composante à la fréquence la plus élevée du signal à onde composée appliqué à la ligne de transmission 32 par l'intermédiaire de la connexion 16. En conséquence, chaque échantillon 34 emmagasine la tension instantanée d'un point sur la ligne de transmission 32 à un temps déterminé par l'impulsion d'horloge (f] appliquée sur la ligne 40. Les circuits de commande à déclenchement 38 sont de type classique et sont conditionnés simultanément par une impulsion (g] formée en appliquant une impulsion d'horloge (f) à un circuit de retard 42 qui, à son tour, est connecté à une porte 44 ayant une ligne de sortie 46. Le circuit de retard 42 relié à la ligne 40 est nécessaire afin de permettre à la pluralité de circuit de commande 38 de laisser passer la tension nécessaire en réponse aux signaux d'entrée appliqués sur la pluralité de lignes 36. Le retard nécessaire correspond à la durée de transition des circuits de commande à déclenchement. De plus, dans la réalisation préférée, on a trouvé qu'on pouvait améliorer les résultats en changeant le signal composé td] en un signal unipolaire avant l'emmagasinage. Cela est accompli simplement d'une manière bien connue en polarisant les circuits de commande à déclenchement 38 afin d'obtenir un signal unipolaire (e) sur la pluralité de lignes 39. Un circuit de sélection de mot et un circuit de commande classiques sont employés pour écrire les niveaux de signaux illustrés dans la mémoire analogique 48, ayant une pluralité de positions discrètes d'emmagasinage 501 ces positions d'emmagasinage sont décrites plus précisément cidessous en se référant aux figures 3tua) et 3tub). Une pluralité de circuits de commande classiques de mot 52 sont connectés à la mémoire analogique 48 pour produire les signaux de contrôle pour écrire et lire sélectivement lesdits niveaux des signaux discrets dans les zônes d'emmagasinage 50. Les impulsions d'écriture et de lecture, illustrées en figure 2, comme les impulsions (h) et (o) respectivement, produisent des signaux de contrôle qui sont appliqués à une pluralité de lignes d'entrée 54 connectées à la mémoire 48. Dans un mode d'opération, les impulsions (g) et (h) sont simultanées en vue de conditionner la mémoire 48 pour recevoir simultanément les niveaux discrets des tensions appliquées aux lignes 39, en d'autres termes, les circuits de commande 38 à déclenchement et les circuits de commande de mot 52 sont synchronisés pour réaliser l'emmagasinage simultané des niveaux de signaux discrets dans la mémoire 48. Afin de former un signal reconstitué du signal composé à partir des niveaux discrets du signal emmagasinés dans la pluralité des zônes d'emmagasinage 50, un circuit de synthèse 55 est connecté à la mémoire analogique 50 par une pluralité de connexions 56. Le circuit de synthèse 55 comprend une pluralité d'amplificateurs intégrateur de détection 58 de structure classique, qui engendrent un signal sur-leur ligne de sortie respective 60, qui à leur tour fournissent des signaux d'entrée à une pluralité de 'circuits de commande à déclenchement 62. Puisque la sortie de la mémoire 48 est transmise à l'amplificateur d'intégration 58, les signaux de sortie individuels sur la ligne 60 représentent un signal qui correspond au flux total emmagasiné dans les positions d'emmagasinage discrètes 50, par contraste avec les circuits de lecture classiques qui fourniraient un signal qui serait de fait une mesure du changement de flux par rapport au temps. Chacun des circuits de commande à déclenchement est actionné individuellement en réponse à une impulsion d'horloge (m] appliquée sur la ligne 64 attachée à un circuit de retard 65, et snsuite à un circuit de déclenchement 66 afin de produire une impulsion (n) sur la ligne 67, qui est appliquée à chacun des circuits de commande 62 à déclenchement. Comme déjà mentionné, une impulsion d'écriture (o) et une impulsion d'horloge (m) sont synchronisées d'une minière appropriée, comme illustré dans la figure 2, de telle façon que le temps de retard produit par le circuit de retard 65 permettgyla tension sur les lignes d'sntrée des circuits de commande 60 d'augmenter jusqu'au niveau nécessité par de la période de transition des circuits de commande à déclenchement propres. Plusieurs lignes de sortie 68 à partir de chacun des circuits de commande 62 appliquent simultanément leurs niveaux de signal respectifs, tun-ds ces bst illustré comme signal (k) dans la figure 2), à une ligne de transmission 70 qui est terminée par son impédance caractéristique Z . La ligne de transmission c 70 qui est connectée à des amplificateurs intégrateurs ds détection combine les niveaux de signal présents sur la ligne 68 en vue de former un signal 'reconstitué. Le signal reconstitué est illustré à la figure 2 comme signal (13 et contient les caractéristiques amplitude-temps qui représentent les bits d'information emmagasinés dans le registre d'entrée digitale. Pour engendrer les bits d'information selon les caractéristiques d'ampli tude-temps du signal reconstitué (1), un circuit de détection est relié, à une ligne 72 connectée à la ligne de transmission 70. La ligne 72 produit des signaux d'entrée en parallèle à une pluralité de discriminateurs de fréquence ou détecteurs 74, chacun desquels répond à une fréquence déterminée et indiquée dans le dessin comme I - f n Les connexions de sortie, illustrées de fa çon générale par 76, des détecteurs 74 alimentent individuellement les positions respectives de bit dans un registre de données de sortie 78. Les noyaux ferrite de mémoire sont très bien adaptés à ce mode analogique d'emmagasinage. On se référérera maintenant aux figures 3(a) et 3tub): la figure 3(a) montre une courbe ou une boucle B-H pour un noyau ferrite de mémoire. Si le noyau est dans l'état illustré par le point 82 à cause du courant de magnétisation comme illustré dans la partie à gauche de la figure 3in). et est amené à l'état partiel comme indiqué par le point 84, le change de magnétisation sera celui illustré dans la partie à droite de la figure 3tu). Cet état est stable pour toute amplitude moindre que celle du courant d'écriture (hui. Ainsi, dans son état partiel, le noyau n'est pas sensible à des perturbations, pourvu que la force X de magnétisation soit plus faible que Y, comme illustré en figure 3tau. Bien que la présente invention fût décrite pour un noyau en ferrite, il est évident que l'on pourrait utiliser des éléments d'emmagasinage analogique, par exemple des condensateurs ainsi que d'autres, sans sortir du cadre de la présente invention. Afin d'illustrer la présente invention, on suppose que des niveaux digitaux "UN" sont emmagasinés dans les deux premières positions d'enregistrement pendant que le niveau "zéro" est emmagasinés dans la troisième position. Les amplificatsurs à déclenchement 25 sont ouverts en réponse à un niveau digital "un". En conséquence, les signaux illustrés par (a) et (b) et engendrés par leurs oscillateurs de fréquence respectifs 1B et 20 sont appliquées à l'additionneur lidéaire-30. Puisqu'un niveau "zéro " se trouve dans la troisième posiez tion de bit, son amplificateur à déclenchement associé sera fermé et donc le signal f3 ne sera pas appliqué à l'additionneur linéaire. l'additionneur li néaire additionne les divers signaux d'entrée et produit une sortie qui est appliquée à la ligne de transmission 32. La forme d'onde (d) dans la figure 2 représente l'addition linéaire des formes d'onde (a) et (b). La pluralité d'échantillonneurs contrôlés par une impulsion d'horloge ap pliquée sur la ligne 40 , échantillonna le signal composé sur la ligna de transmission 28 d'une manière classique. Les circuits de commande 38 sont débloqués par une impulsion retardée (g) appliquée sur la ligne 46 après un retard déterminé qui permet aux circuits de commande d'atteindre le niveau de tension qui est appliqué à ses lignes d'entrée 36. Les circuits de commande sont aussi po larisés d'une manière classique, de telle sorte que le signal composé (d) soit transformá en un signal unipolaire, commue illustré par le signal (e). Ainsi, chacun des niveaux discrets de signal comme illustré dans la forme d'onde (et, est emmagasiné dans des positions de mémoire individuelles 50. Comme déjà exprimé, une impulsion d'écriture (h] coopère avec l'impulsion (g) pour emmagasiner simultanément ou écrire les niveaux discrets des signaux dans la mémoire analogique. Jusqu'à ce point, le signal composé a été converti en dlLts par les niveaux discrets du signal avec les résultats emmagasinés en mémoire. Afin d'engendrer un signal reconstitué correspondant au signal composé, une impulsion d'écriture (o) est appliquée au circuit approprié de commande de mot 52. Un signal du genre de celui illustré en (i) est lu à partir de char cune des lignes 56. Afin d'obtenir une mesure du signal entier emmagasiné dans les positions individuelles 50, les signaux sont intégrés par l'amplificateur intégrateur de détection 58 afin de produire un signal à chacune de ses bornes de sortie 60 du même genre que celui illustré comme (j]. Il est apparent que le signal (j) est une mesure du signal absolu qui est emmagasiné dans chacune des positions de mémoire 50, par contraste à un signal qui représente un change de flux par rapport au tamps. On aperçoit de nouveau que l'impulsion de déclenchement est retardés d'une durée déterminée à partir de l'impulsion de lec ture Co) avant d'être appliquée à chacun des circuits de commande 62, afin de permettre aux circuits de commande d'atteindre la tension dé airée en réponse à un niveau de tension aur les lignes 60. Chacun des circuits de commande produit une impulsion ayant un niveau déterminé illustré par le signal (k). Les impulsions individuelles sur les lignes 68 sont introduites dans la ligne de transmission 70 en des points détermFnéa sur celle-ci. Le résultat est de former un signal reconstitué, comme illustré par (1) qui se propage dans deux directions le long de la ligne de transmission j vers l'impédance caractéristique Z de la ligne de transmission et vers la li c gne 72. Ainsi, les amplificateurs intégrateur de détection, les circuits de commande à déclenchement, la ligne de transmission 70, et les signaux de synchronisation appropriés opèrent comme un moyen de synthèse qui engendre un signal reconstitué du signal composé, selon les niveaux discrets-de signal qui étaient emmagasinés dans la mémoire analogique 50. Le signal reconstitué est ensuite amené aux détecteurs de fréquence 74 qui sont accordés pour engendrer un niveau élevé en réponse à des fréquences déterminés. Dans les exemples illustrés, le détecteur de fréquence associe la fréquence f1 ne répond qu'à un signal ayant la fréquence illustrée dans la forme d'onde (a), et de morfle le détecteur de fréquence associé avec f2 à cells illustrée en (b), etc.. En conséquence, la sortie de l'enregistreur de données 78 répond aux détecteurs de fréquence afin d'emmagasiner les bits d'in- formation selon les caractéristiques amplitude-temps du signal reconstitué et qui, naturellement, correspond aux bits d'information emmagasinés à l'origine dans le dispositif digital d'entrée. En assignant délibérément la composante de plus basse fréquence au bit le plus significatif de l'entrée digitale, une sûreté plus grande est obtenue. Puisque les signaux à composante à fréquence basse qui font partie du signa composé sont échantillonnés plus souvent pandant chaque longueur d'onde pour une fréquence déterminée d'échantillonnage. on emmagasinera un nombre plus éle vé de niveaux discrets de signaux dans la mémoire analogique pour ce bit particulier. En vertu de ce fait, il reste assez d'échantillons pour produire le aiganl reconstituée, même si certains niveaux sont perdus à cause de défauts physiques dans une position de mémoire. Ainsi, il est très peu propable qu'une erreur se présentera dans le bit le plus significatif du mot digital. Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques principales de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de la dite invention. REVENDICATIONS 1.- Système d'emmagasinage d'infdrmation pour emmagasiner une représentation d'un bit dans plusieurs emplacements de mémoire, caractérisé en ce qu'un dispositif d'entrée digital reçoit des bits d'information,que des moyens de transformation sont connectés au dispositif d'entrée digital et engendrent un signal composé analogique représentatif des bits, que des organes d'échantillonnage sont connectés aux moyens de transformation et quantifient le signal composé en une pluralité de niveaux discrets, qu'une mémoire analogique possède une pluralité d'aires d'emmagasinage qui sont connectées aux organes d'échantillonnage, que des moyens reliés à la mémoire analogique fournissent des signaux de contrôle pour écrire les niveaux discrets dans la mémoire analogique et pour les en extraire, que des moyens de synthèse sont connectés à la mémoire analogique pour engendrer un signal reconstruit du signal composé à partir des niveaux emmagasinés dans la pluralité d'aires d'emmagasinage, que le signal re reconstruit analogique est représentatif des bits d'information, que des détecteurs sont reliés aux moyens de synthèse et génèrent des bits d'informa- tion à partir du signal reconstruit, le système d'emmagasinage permettant d'obtenir un signal de sortie exempt d'erreur alors que la mémoire peut pré senteur des défectuosités dans le fonctionnement d'aires d'emmagasinage. 2.- Système d'emmagasinage selon la revendication 1. caractérisé en ce que les moyens de transformation comprennent une pluralité de sources de fréquence générant des signaux à des fréquences différentes, un additionneur possédant des bornes d'entrée pour effectuer la combinaison des signaux de fréquences différentes et des moyens répondant aux bits d'information qui laissent passer les signaux à fréquences différentes jusqu'aux bornes d'entrée de l'additionneur. 3.- Système d'emmagasinage selon la revendication 2, caractérisé en ce qu'une ligne d'échantillonnage connectée aux organes d'échantillonnage, reçoit un signal d'échantillonnage qui permet la quantification du signal composé à des intervalles de temps plus courts que la moitié de la longueur d'onde de la composante de plus haute fréquence contenue dans le signal composé. 4.- Système d'emmagasinage selon la revendication 2, caractérisé en ce que les moyens de synthèse comprennent de plus une pluralité de détecteurs qu'engendrent une pluralité de niveaux absolus et que des moyens sont connectés à la pluralité de détecteurs pour combiner les niveaux absolus afin de former un signal reconstruit. 5.- Système d'emmagasinage selon la revendication 4, caractérisé en ce que les détecteurs comprennent une pluralité de détecteurs de fréquence dont chacun répond de façon sélective à une fréquence qui correspond à la fréquence engendré par une des sources de fréquence.