Brevet FR2006291A1 — publié le 19691226

L'invention se rapporte à an appareil électronique pour la synchronisation de cadrage d'un décodeur orthogonal ou bi-orthogonal et d'une transmission d'information lors de la réception. La transmission de données sous forme digitale diffère de la trans-5 mission analogique non seulement dans le mode de signalisation continu ou discret, mais encore en ce que la transmission digitale implique à la fois une synchronisation de temps et de mot ainsi que l'emploi d'éléœents effectifs. La transmission d'informations digitales employant la forme orthogonale ou bi-orthogonale de codage d'impulsion est particulièrement utile dans les appareils 10 utilisés avec les systèmes de communications, car elle est caractérisée par un faible taux du rapport signal sur bruit en raison de sa faible probabilité d'erreur en face de telles conditions, cependant le mime facteur de bruit élevé présente des problèmes considérables dans l'établissement de la synchronisation nécessaire de temps et de mot. Il existe un certain nombre de solu— 15 tions utilisées par l'art antérieur concernant les techniques de synchronisation pour des systèmes de communications digitales mais l'exigence d'obtenir la synchronisation dans un environnement à faible valeur du rapport signal / bruit laisse relativement peu de solutions qui soient effectives et suffisamment sûres pour leur utilisation dans les systèmes employant un codage 20 orthogonal eu bi-orthogonal. L'invention concerne par conséquent une technique de synchronisation de cadrage ou de mots qui permet une acquisition exceptionnellement rapide et sâre dans des conditions de faibles valeurs du rapport signal / bruit et qui accomplit cette fonction d'une manière très économique dans les systèmes de communications sous forme digitale employant des codages 25 orthogonaux ou bi-orthogonaux, puisqu'ils peuvent âtre largement mis en oeuvre en utilisant les circuits de décodage d'information existants. Dans un mode préféré de l'invention, l'appareil procure des moyens pour comparer simultanément, par détection de corrélation, un mot de synchronisation de cadrage reçu avec chacune des phases possibles du aot engendrées 30 localement. Des moyens sont prévus pour prélever chacune des serties du dispositif de détection de corrélation, la plus grande corrélation correspondant à la comparaison de phase produisant line impulsion excitant un décodeur répondant à la phase sélectionnée. Chaque fois que la phase sélectionnée est engendrée ultérieurement, ce qui arrive à chaque période de cadrage ou de sot, le déco— 35 deur produit l'impulsion de synchronisation désirée. Les circuits de détection de corrélation et les circuits de sélection et de prélèvement utilisés sont des composants de décodeur d'information existant, de sorte que l'on réalise des économies considérables de matériels. Puisque la technisjue de base de la synchronisation de cadrage implique elle-aèae un codage orthogonal et le déce-40 dage de la détection de corrélation, elle procure une vitessa et une sécurité - COPY^ 69 11707 2 2006291 exceptionnelles dans les appareils 4e faible valeur du rappert signal / bruit de l'environnement comparés* à l'art antérieur et la synchronisation complète du cadrage est aisément obtenue ** quelques périodes de cadrage... Sur le dessin. î 5 La figure 1 représente va schécsa logique sous fente de feloes d'ua synchroaisateur de cadrage construit selon les principes de l'iaveatiea, et les figures 2a à 2a montrent les tracés ea fonction du temps des divers signaux apparaissant daas le schéma de la figure 1* Dans la description f«i soit, en supposera que la transnissiea par 10 rafale de signaux est employée et tue l'information est codée en cède bi- «rthegenal. La prenière partie de chaque rafale contient senlenent une porteuse non nodalée pour permettre an démodulateur à la réception d'obtenir un* coké-reace de fréqueace et de phase, c'est-à-dire la reprise de la porteuse. La seeoade partie de chaque rafale est composée d'uae porteuse Modulée par «a 15 signal de reprise de teaps en de synchronisation, géaéraleneat an train répété d'impulsion. La troisième partie contient «ne saite répétée da aot de synchronisation de cadrage ayant de bonnes propriétés d'auto-corrélation comme mentionné pins haut, tandis ftHi le reste de chaque rafale contient des bits d*information codés bi-orthegenalencnt» L'invention se rapporte seulement à la 20 synchronisation de cadrage Mettant en jeu la troisième partie de chaque rafale d*information et on supposera en outre dans le texte que la reprise de la porteuse et de la synchronisation ont déjà été obteaaes par «a circuit séparé non représeaté. Le mot de synchronisation particulier employé dans la description 25 suivante est la séquence des huit bits binaires 11100106, bien qu'il ae s'agisse là que d'un simple exemple et qusan certaia nombre d'autres mots, ayant de bonnes propriétés d'auto-corrélation, p««rrait également convenir. La longueur des huit bits est chc-isie pour correspondre & la longueur de Mot employé dans le système entier de communication d3 information. La table suivan-30 te est une représentation d* auto-corrélation du sot de synchronisation de cadrage 11100100. Suite Bits semblables Bits différents Somme 11100100 8 ... .• ,0 - + 8 01110010 4 ■ . . 4., ■ .... 00111001 2 f . t. - 4 10011100 4 4 . o 01001110 4 4 0 00100111 4 4 0 1001GS11 2 6 - 4 11001001 4 4 0 - - * BAD ORIGINAL 69 11707 3 2006291 La table représente chacune des huit phases du mot sélectionné et donne la liste du nombre des coïncidences et des différences de bits entre chaque phase et la phase de référence ou phase initiale. En assignant la valeur + 1 aiuc ceîncidences et la valeur - 1 aux différences, on obtient la 5 colonne somme qui contre que seule la séquence en phase correspond à une somme positive, toutes les. autres séquences correspondant à des valeurs nulles ou négatives. Dans le circuit décrit ci-dessous, la phase de référence 11100100 est transmise d'une façon répétée immédiatement après la période de synchronisa-10 tion de teaps. Au mSme moment, les huit phases ou séquences du mot sont engendrées simultanément au récepteur, dans un enregistreur à décalage en anneau pour la circulation répétée de la séquence. Chaque phase est comparée avec la phase de référence reçue en multipliant ensemble les deux nombres et en intégrant les résultats de chaque multiplication, c'est-à-dire en effectuant 15 la détection de corrélation. Après un nombre convenable de périodes de cadrage, toutes les intégrations, exceptée une, seront voisines de zéro ou seront très négatives d'après la table précédente, l'exception étant l'intégration associée à la séquence en phase du mot de cadrage, laquelle correspond à une valeur très positive. Ses moyens formant une partie du circuit de décodage bi-orthogonal 20 du récepteur sont utilisés pour sélectionner les'intégrations et produire une impulsion sur l'une des huit lignes de sélection identifiant la séquence qui se trouve en phase. Cette impulsion excite un simple décodeur logique qui engendre une impulsion de sortie lorsque la séquence sélectionnée eu en phase est présente dans l'enregistreur à décalage. Cette impulsion de sortie sert d'impul-25 sien de synchronisation de cadrage désirée pour la transmission ultérieure d'informations et est engendrée au début de chaque période de mot ou de cadrage. Si l'on se réfère maintenant au dessin, la figure 2a montre le signal de temps d'horloge appliqué à la borne d'entrée 10 de la figure 1, couplé directement à l'entrée pas à pas d'un enregistreur à décalage 12 à huit 30 étages. La figure 2b montre le signal de rafale démodulé comprenant la synchronisation de temps, la synchronisation de cadrage et les parties d'information transmises à la borne d'entrée 14 de la figure 1 tandis que la figure 2c représente le signal d'acquisition de temps transmis à la borne d'entrée 16. La synchronisation de cadrage est commandée au départ par une 35 impulsion courte, figure 2d, qui est engendrée par le générateur d'impulsion 18 en réponse au signal d'acquisition de temps transmis à la borne d.'entrée 16. Cette impulsion est transmise à l'entrée de commande du basculeur 20 dont l'élévation du signal de sortie sur la ligne 22, figure 2e, rend passantes les portes ET 24* tandis que la diminution du signal de sortie sur la ligne 26 40 verrouille les portes ET 28. L'impulsion de départ du générateur 18 restaure BAD ORIGINAL 69 11707 4 2006291 aussi les basculeurs 30, 32 et 34 ainsi que six autres basculeurs associés à six décodeurs additionnels non représentés, bascule le monocoup 36 et introduit la séquence binaire 11100100 dans l'enregistreur à décalage 12 dans 1*ordre inversé représenté. L'enregistreur monté en anneau commence immédiatement le 5 décalage vers la droite et fait circuler l'information dans l'anneau à la cadence des impulsions de teaps, tandis que les sorties série de chaque étage, correspondant au huit phases du mot de synchronisation de cadrage, sont couplées aux multiplicateurs de signaux 40 par les portes passantes ET 24 et les portes OU 38. Les multiplicateurs reçoivent également les signaux en rafale 10 qui sont appliqués à la borne d'entrée 14 et amplifiés par 1'amplificateur 42 procurant de la sorte la multiplication simultanée du aot de synchronisation de cadrage en cours d'introduction avec chacune de ces huit phases. Les sorties des multiplicateurs 40 sont reliées aux intégrateurs 44 qui sent des amplificateurs opérationnels conventionnels à circuit de réaction 15 par capacité, les sorties de l'intégrateur étant à leur tour reliées au circuit de décision du décodeur 46. Les multiplicateurs, intégrateurs et le circuit de décision de décodeur forment ensemble un détecteur de corrélation ou un filtre de digits assorti. Les multiplicateurs et intégrateurs sont eux-mtaes des dispositifs anciens de l'art antérieur et ne seront donc pas décrits 20 en détail. Le circuit de décision du décodeur 46 est conçu pour prélever les sorties de l'intégrateur sur demande et élever la tension d'une ligne sélectionnée parmi un certain nombre de lignes de sortie correspondant à l'intégrateur comportant la valeur de sortie ou enregistrée la plus élevée. Lorsque l'enregistreur à décalage 12 est décalé pas à pas, chaque 25 étage engendre, selon le mode série, l*uae des huit phases du mot de synchronisation de cadrage, corne mentionné ci-dessus. La sortie de l'étage numéro huit est représentée, à titre d'exemple, à la figure 2f et on peut voir que cette séquence est en dehors de phase avec la référence en la comparant avec la figure 2b. Lorsque les signaux sont multipliés ensemble et intégrés dans le 30 détecteur de corrélation, la sortie de l'intégrateur prend la forme représentée dans l'exemple de la figure 2g. On notera que sa valeur est toujours soit zéro, soit négative et qu'elle ne dépasse jamais l'origine vers la région positive. Cinq périodes de temps, après l'acquisition de cadrage, sont déclenchées au récepteur, le premier bit de la phase de référence du mot de synchro-35 nisation de cadrage apparaissant dans le signal de rafale. Pendant ce temps, le bit 1 qui était originellement dans l'étage numéro huit avance vers 1*étage numéro 5. Le signal de sortie en série provenant de l'étage X* 5 de l'enregistreur de décalage est représenté à la figure 2h et en peut voir qu'il est exactement en phase avec le mot de synchronisation de cadrage en cours d'intro-40 duction et représenté figure 2b. Lorsque les signaux des figures 2b et 2h sont BAD ORIGINAL 69 11707 5 2006291 multipliées ensemble et intégrées dans le détecteur de corrélation, la sortie de l'intégrateur apparaît coame une fonction positive et constamment croissante telle que représentée à la figure 2i. Toutes les autres sorties de l'intégrateur seront soit nulles, soit très négatives et semblables à l'une de celles 5 représentées à la figure 2§ pour l'étage **8, Après un délai prédéterminé, entre trois et quatre longueurs de sut. la sortie du basculeur monocoup 36, figure 2j, bascule de nouveau commandant ainsi le générateur d'impulsion 38. Ce dernier produit une impulsion de décision de cadrage, figure 2k, qui agit sur le circuit de décision décodeur 46 et 10 commande le basculeur 50. Le circuit de décision décodeur engendre un signal sur la ligne de sortie correspondant à l'étage V* 5 de l'enregistreur à décala.» ge l'identifiant ainsi comie l'étage produisant la séquence en phase qui c«Mande le basculeur 32. Celui-ci excite à son tour le décodeur 52 qui produit alors une impulsion de sortie, figure 2m, chaque fois que la séquence binaire 15 représentée aux huit lignes d'entrée est présentée dans l'enregistreur de décalage 12. Ainsi qu'on le voit, cette séquence survient dans l'enregistreur à décalage a» début de chaque mot ou de chaque période de cadrage du signal de rafale en cours d'introduction. L'impulsion du décodeur 52 est appliquée & la porte OU 54 dont les conditions de sortie de la porte ET 56 basculent le 20 basculeur 30 et restaure le basculeur 20. La croissance du signal de sortie du basculeur 30 conditionne continuellement la porte ET 56, de sorte qu'elle délivre l'impulsion de cadrage du signal désiré à la borne 58» chaque fois que le décodeur 52 produit une impulsion. La sortie de la porte ET 52 est représentée à la figure 2n. 25 La commande du basculeur 50 par l'impulsion de décision de cadrage produit une sortie à la porte OtJ 60, figure 21, qui efface les valeurs enregistrées dans les intégrateurs, en déchargeant leur condensateur de réaction pour les préparer à l'opération de décodage de l'information en cours d'introduction. Lorsque le basculeur monocoup 36 est basculé au dé&ut Se la période 30 de synchronisation de cadrage, sa sortie de niveau élevé ehasge les circuits de l'intégrateur en connectant une capacité additionnelle daas chacun de ses circuits de réaction. Ceci est nécessaire parce que les intégrateurs doivent fonctionner d'une manière linéaire sur une période de temps plus longue qus celle qui est requise dans le mode de décodage d'information. Lorsque le 35 signal de sortie du monocoup 36 tombe, ces condensateurs additieanels sont déconnectés de l'intégrateur. Lorsque le basculeur 20 est remis dans son état primitif par 1* impulsion provenant de la porte OU 54, la chute de sortie sur la ligne 22, figure 2e, verrouille les portes ET 24 et verrouille en outre les serties de 40 l'enregistreur à décalage 12 les empêchant d'affecter les Multiplicateurs 40, BAD ORIGINAL 69 11707 6 2006291 tandis que la croissance du signal sur la ligne 26 rend passantes les portes ET 28. Les autres signaux d'entrées de ces portes sur les lignes 62, sont dérivés du générateur de réplique de mot enregistré du type décrit dans la demande de brevet américain H° 133.050s déposée le 14 Juin 1968 par la deman-5 deresse, intitulée : "Générateur de code bi-orthogonal". Dans ce «ode de décodage âsiaformation, les signaux de réplique représentent les diverses phases eu séquences d'un modèle de code orthogonal. Ils passent par les portes ET 28 et les pertes OU 38 jusqu'aux multiplicateurs 40 pour la détection de corrélation avec le signal de rafale d'entrée. A la fin de chaque période de 10 cadrage au cours du mode de transmission de l'information, une impulsion de restauration est envoyée aux intégrateurs par la porte OU 60 à partir 4-une source, non représentée, pour décharger les coMensateurs intégrateurs «t les préparer pour la période do eaUrag Ainsi qu*on pourra sse&. rendre pleinement compte, le détecteur de 15 corrélation comportant les multiplicurs 40, les intégrateurs 44 et le circuit de décision décodeur 46 ivïaeui line partie û« eireuit de décodage de l'information dm rêeepteur efc. ^Utilisation âe ee eir-euit permet d9 obtenir la syashrs&isatioQ du caâragâ ain^x qpabtaEa ëeoEsaii* ecœsidérablt de matériels en caaparaisea des systèaes lto aniêifieuy. Ba fins, l'économie de matériels 20 réduit «usai le poids BAD ORIGINAL 69 11707 7 2006291 REVENDICATIONS 1*) Perfectionnement à un système de synchronisation de cadrage pour un décodeur orthogonal dont la longueur de cadrage est de n bits et comportant un détecteur de corrélation ayant un premier et un second groupes 5 de n bornes d'entrée et de n bornes de sortie, des moyens pour recevoir une rafale de signaux d'entrée incluant une partie réservée aux données précédée par une suite répétée d'un mot de n bits ayant de bonnes propriétés d'autocorrélation et des moyens pour transmettre individuellement les signaux au premier groupe de bornes d'entrée du détecteur de corrélation, ledit perfec-10 tionnement étant caractérisé par : (a) des moyens pour engendrer simultanément chacune des phases possibles du mot,(b) des moyens pour appliquer individuellement les phases engendrées au second groupe des bornes d'entrée du détecteur de corrélation, et (c) des moyens répondant à un signal d'une des n bornes de sortie du détecteur de corrélation identifiant la phase engendrée du mot 15 qui est en phase avec le mot reçu pour engendrer line impulsion de synchronisation de cadrage au début de chaque période de cadrage. 2*) Système de synchronisation de cadrage tel que défini à la revendication 1 où lesdits moyens indiqués en (a) comprennent un enregistreur de décalage en anneau pour la recirculation de l'information comportant n 20 étages et contenant à l'origine l'une des phases du mot. 3*) Système de synchronisation de cadrage tel que défini à la revendication 2 dans lequel les moyens indiqués en (c) à la revendication 1 comportent un décodeur qui produit une impulsion de sortie chaque fois que le premier bit de la séquence en phase du mot se trouve dans l'étage enregistreur 25 identifié par le détecteur de corrélation. 4*) Système de synchronisation de cadrage tel que défini à la revendication 1 comportant en outre des moyens pour commander les moyens de génération indiqués en (a) et permettant l'application desdits moyens indiqués en (b) en réponse à l'acquisition des impulsions de temps. 30 5*) Système de synchronisation de cadrage tel que défini à la revendication 2 emportant en outre des moyens pour l'enregistrement dans l'enregistreur à décalage et 1'application des moyens indiqués en (b) de la revendication 1 en réponse à l'acquisition des impulsions de temps. 6*} Système de synchronisation de cadrage tel que défini à la 35 revendication 1 comportant en outre des moyens pour la restauration du détecteur de corrélation pour la réception de la partie réservée à l'information des signaux en rafale après un temps prédéterminé.