Brevet FR2006169A1 — publié le 19691219

La présente invention concerne un circuit intégré monolithique d'une cellule de mémoire comprenant un multi-vibrateur bistable à transistors couplés directement. La lecture et l'écriture de cette cellule peuvent être déterminés à l'aide d'un amplificateur différentiel. 5 Une cellule de ce type a été décrite dans le brevet n° 1 474 500 déposé par la demanderesse en France le 4 avril 1966. Dans cette cellule, le potentiel en A des émetteurs de l'amplificateur différentiel est abaissé à la suite de l'adressage. Ceci peut être réalisé en appliquant une impulsion X à la base et une impulsion Y à l'émetteur d'un transistor de commutation T,. qui, devient 10 ainsi conducteur, ce qui relie des émetteurs à une source de basse tension. Les lignes des collecteurs B , B des deux transistors T , T de l'amplifica- U 1 O H teur différentiel sont utilisées comme lignes de bit communes pour une multitude de cellules de mémoires analogues. Lorsqu'on veut écrire l'information, dans une cellule de mémoire adressée, le potentiel sur une des lignes 35 de bit (par exemple B^) est abaissé de sorte que le transistor respectif (par exemple T^) devient saturé. Il en résulte une augmentation de son courant base et la chute de tension provoquée par ce courant base dans la résistance collecteur (par exemple R^) prend une valeur telle que l'autre transistor de la bascule est bloqué par l'intermédiaire de la base couplée et le circuit 20 complet passe à un autre état stable (à moins qu'il nait déjà été dans cet état). Carme de nombreuses cellules sont reliées sur les sorties BQ et des lignes de bit le découplage des cellules l'une de l'autre ne nécessite qu'une diode ou qu'une résistance dans le circuit collecteur de chacun des transis-25 tors Tg, de l'amplificateur différentiel. Cette cellule de mémoire connue présente certains inconvénients à savoir que pendant l'écriture le potentiel collecteur d'un des deux transistors de l'amplificateur différentiel doit diminuer à un niveau relativement bas. Par conséquent, il faut deux diodes de découplage ou deux résistances de 30 découplage par cellule dans les circuits collecteurs des transistors de lecture Tg, afin de connecter les cellules différentes aux lignes de bit communes. Ceci constitue un inconvénient lorsqu'on veut réaliser la cellule par des techniques monolithiques. Une diode ou une résistance supplémentaire nécessite sur la surface semi-conductrice une zone supplémentaire qui est -35 isolée électriquement des collecteurs. Pour cela il faut une place importante. Un objet de la présente invention est de réaliser une cellule de mémoire du type décrit qui par rapport aux cellules de mémoire précédemment décrites présente l'avantage que l'on économise par cellule deux éléments de découplage tels que des diodes ou résistances de sorte que les collecteurs des transistors 40 lecture/écriture T3 ou T4 pour toutes les cellules de mémoire reliées par un 69 05645 2 2006169 couple de lignes de bits (B^, B^) peuvent être fabriqués dans une zone semi-conductrice commune et les éléments de commutation supplémentaires sont superflus. Pour cela la cellule de l'invention est adressée en augmentant le poten- 5 tiel du multivibrateur bistable. Pour augmenter le potentiel du multivibrateur bistable,deux impulsions de tension positives sont appliquées aux émetteurs communé des deux transistors T^» couplés en croix et à leur borne d'alimentation de tension. D'autres objets, caractéristiques et avantages de la présente invention, 10 ressortiront mieux de l'exposé qui suit fait en référence aux dessins annexés à ce texte, qui représentent un mode de réalisation préféré de celle-ci. La figure 1 représente une cellule d'emmagasinage utilisant une diode pour réaliser le découplage des lignes de bit. La figure 2 représente la cellule d'emmagasinage sans diode de couplage 15 réalisée conformément à l'invention avec un procédé d'adressage nouveau. La figure 2 représente une réalisation de l'invention comprenant un multivibrateur bistable constitué de deux transistors T,, T„ dont les 1 2 émetteurs sont connectés en A' et les résistances collecteurs associées R„„, C1 sont reliées à une borne de l'alimentation de tension du circuit. Une 20 résistance série ou commune aux deux circuits collecteurs peut aussi être utilisée. Les deux états stables du multi-vibrateur sont déterminés par le fait qu'un des transistors (par exemple T^) est conducteur. Le courant amené au collecteur par l'intermédiaire de la résistance collecteur associée (par exemple provoque une chute de tension qui à causs du couplage en croix" 25 est appliquée à l'autre transistor (par exemple T^î ce qui bloqus es dernier. Les collecteurs sont reliés aux bases des deux transistors T_ ou T. 3 4 et à cause de leurs potentiels différents et de l'existence de potentiels émetteur et collecteur appropriés, chacun de ces transistors peut être bloqué ou conducteur. Sur les lignes de bits reliées aux collecteurs l'information 30 contenue dans la cellule peut être déduite à partir des courants différents. Cependant, la "liaison commune des deux transistors Tg, à la masse par l'intermédiaire de la résistance émetteur R, donne une tension sur les 1 émetteurs des transistors qui est si élevée que le potentiel du collecteur du transistor de la bascule non excité ou 7^ n"est pas suffisant pour rendre 35 le transistor conducteur grâce au potentiel de base de ou T^. Cpci signifie que la différence de potentiel entre le collecteur du transistor non excité (T^ ou T^) et les émetteurs de ou naest pas adéquate. Ce n'est que lorsqu'on augmente le potentiel de commande du collecteur en adressant la cellule que le transistor connecté T ou T. devient conducteur ce qui amorce O T 40 le processus de lecture de cette cellule. L°adressage est réalisé en appliquant 05645 3 2006169 des impulsions d'adressage positives au point A' et à la borne d'alimentation V L'information est écrite comme on l'a décrit précédemment en diminuant le potentiel d'un des deux collecteurs de T3 ou [correspondant à un "0" binaire ou à un "1" binaire], par l'intermédiaire des lignes de bits BQ et de sorte que le transistor est rendu conducteur à la saturation et le courant base dans la résistance collecteur R ou de la bascule donne une chute de tension dont l'amplitude fait que l'autre transistor de la bascule ou est bloqué. Comme la cellule est adressée simultanément ceci signifie que tous .i£> les potentiels de la bascule sont augmentés par des impulsions d'adressage positives et que les éléments de découplage entre la cellule et la ligne de bit ou en d'autres termes entre les cellules sont éliminés. Ceci permet d'utiliser une seule zone semi-conductrice sans isolant entre les parties conductrices métalliques pour les collecteurs ou de tous les transistors connectés à la même ligne de bit. Ainsi la cellule d'emmagasinage de la présente invention est bien plus intéressante que les cellules connues. La cellule d'emmagasinage conformément à la présente invention peut être montée suivant une organisation par mots et par bits sur le support. Zo Bien que l'on ait décrit dans ce qui précède et représenté sur les dessins les caractéristiques essentielles de l'invention appliquées à un mode de réalisation préféré de celle-ci, il est évident que l'homme de l'art peut y apporter toutes modifications de forme ou de détail qu'il juge utiles sans pour autant sortir du cadre de ladite invention. 05645 2066169 REVENDICATIONS 1. Cellule as mémoire monolithique comprenant un multivibrateur bistable à transistors à connexions croisées directes, -dont l'écriture et la lecture . psuvsnt être obtenues grâce à l'utilisation d'un amplificateur différentiel, caractérisé sn ce qus l'adressage de ladite cellule est réalisé' en appliquant iss impulsions de r.iëme signe aux émetteurs communs et aux collecteurs de ses transistors, tandis que les transistors uL'dit amplificateur différentiel ont leurs émetteurs reliés à une résistance sc&mune et leurs collecteurs reliés directament «àics lignes as bits de Is 2o Ceiluis de mémoire selon la revendication ci-dessus et caractérisés .fi an ce que iss collecteurs des dits empii^icateurs différentiels ds toutes Ses cellules reliées à une rnsshe paire de lignes de bits sont fabriquées dans une même zone semi-inductrice» BAD ORIGINAL