Brevet FR2009798A1 — publié le 19700206

L'invention concerne des perfectionnements apportés à des circuits semiconducteurs de type intégré monolithique. Plus précisément, l'invention concerne un circuit intégré semiconducteur monolithique amélioré, du type qui utilise le principe de l'isola-5 tion du support par diodes à polarisation inverse, ainsi que des caractéristiques de ce circuit qui permettent son fonctionnement direct à partir d'une source de tension de courant alternatif. l'isolation du support par diodes à polarisation inverse est une technique ou une disposition qui, comme il apparaît manifes-10 tement à l'homme de l'art, est particulièrement valable dans les circuits intégrés monolithiques semiconducteurs pour assurer l'isolation électrique voulue des différents éléments du circuit, les uns par rapport aux autres et par rapport au support commun. Pour assurer une telle isolation, la région ou partie support du 15 corps semiconducteur où. sont formés les éléments qui constituent le circuit intégré monolithique est en général connectée directement à un point de référence ou de polarisation du support dans le circuit intégré. Le point de référence du support choisi est celui qui, en fonctionnement normal du circuit, est en 20 connexion directe avec le potentiel le plus extrême de polarité opposée à celle du type de conductivité du support. Par exemple, un support semiconducteur à conductivité de type P est normalement en contact avec un point de référence qui est connecté au potentiel le plus négatif du circuit. Lorsqu'on utilise une ali-25 mentation à polarité non alternante, par exemple une source de tension continue, un seul point de référence du support convenablement choisi est capable d'assurer constamment la polarisation voulue du support pour fournir sans interruption l'isolation du support par diodes à polarisation inverse. Par contre,lorsqu'on 30 utilise une source de courant alternatif, aucun point de référence du support ne peut suffire, car son potentiel ne restera pas constamment à la tension extrême voulue pendant toutes les parties de la période de 360° de la tension alternative d'alimentation. Cela signifie que si'le support était relié à un seul point de 35 référence pour créer l'isolation par diodes à polarisation inverse voulue du support pendant une demi-période particulière de l'alimentation de courant alternatif.par exemple, les diodes d'isolation prévues entre le support et chaque élément contigu du circuit intégré seraient polarisées en sens direct pendant la 40 partie à polarité opposée de la période de la tension alternative 69 17943 a 2009798 d'alimentation, ce qui se traduirait par des effets chaotiques sur le fonctionnement du circuit. C'est pourquoi il a jusqu'ici été impossible d'exciter un circuit intégré monolithique de ce genre directement à partir de la pleine onde d'une alimentation 5 de courant alternatif, ou de disposer, dans un circuit de ce genre, un redresseur biphasé interne ou incorporé. Ces limitations des circuits intégrés monolithiques semiconducteurs antérieurement connus sont supprimées et une excitation directe par la pleine onde d'une alimentation de courant 10 alternatif est rendue possible, selon l'invention, par l'utilisation d'un circuit de commutation du support qui maintient le point de référence du support au potentiel voulu pour une isolation efficace par diodes à polarisation inverse, pendant la totalité de chaque période d'une tension alternative d'alimentation. 15 Ainsi, les diodes d'isolation du support resteront polarisées en sens inverse à tout moment pendant la période entière de 360° de la tension alternative d'alimentation. L'un des buts de l'invention est de fournir un circuit intégré monolithique semiconducteur amélioré, doté d'une isolation 20 du support par diodes à polarisation inverse et susceptible de fonctionner en connexion directe avec une alimentation à polarité alternante, c'est-à-dire une alimentation de tension alternative. D'autres buts et avantages de l'invention ressortiront de la description suivante et des dessins annexés. 25 la fig. 1 est un schéma d'un circuit qui comprend un modèle de circuit intégré semiconducteur monolithique réalisé selon l'invention; la fig. 2 est une vue en coupe fragmentaire à échelle agrandie de la partie commutateur de support du circuit intégré mono-30 lithique représenté dans la fig. 1j et la fig. 3 est un schéma analogue à celui de la fig. 1, représentant une autre forme d'exécution d'un circuit intégré monolithique semiconducteur réalisé selon l'invention. Pour permettre de bien comprendre les détails des circuits 35 réalisés selon l'invention, il convient d'expliquer d'abord le fonctionnement d'un tel circuit, en se référant en particulier aux fig. 1 et 2. La ligne discontinue 50 de la fig. 1 représente les bords d'un corps semiconducteur monolithique, à l'intérieur duquel le circuit intégré de l'invention est formé. 40 Le corps monolithique de matière semiconductrice 50 comprend BAD original 69 17943 3 2009798 une région support S qui, dans les modèles des fig. 1 et 2, a une conductivité de type P. Une alimentation de courant alternatif 10, dont la sortie peut ê+re par exemple une tension alternative à forme d'onde sinusoïdale, est connectée directement aux 5 bornes d'entrée d'alimentation 5 et 6 du circuit intégré. Le circuit intégré comprend également une partie formant circuit de charge, indiquée par le bloc 20 et susceptible de revêtir toute forme appropriée, ses détails n'entrant pas dans le cadre de l'invention. Le circuit de charge 20 peut être, à titre d'exemple 10 et sans aucune limitation, tin générateur de signal ou un amplificateur. Le circuit de charge 20 est excité par une tension continue délivrée à l'intérieur du circuit intégré aux bornes C et E, selon ce qui sera décrit plus amplement ci-après. Entre les bornes 5,6 et les bornes C, E, il est prévu, dans 15 le circuit intégré monolithique, un redresseur biphasé pourr transformer la puissance du courant alternatif appliquée aux bornes 5 et 6 en une puissance de courant continu utilisable par le circuit de charge 20. Le redresseur biphasé est constitué par les diodes D1 et D2, la diode émetteur-base du transistor Q2 et 20 la diode émetteur-base du transistor Q4. L'anode de type P de la diode D1 est connectée à la borne 5 et sa cathode à la borne 0. L'anode de type P de la diode D2 eét connectée à la borne 6 et sa cathode à la borne C. L'émetteur du transistor PUP Q2 est connecté à la borne E et sa base est connectée à la borne 5 par 25 l'intermédiaire d'une résistance R1. L'émetteur du transistor NPîî Q4 est connecté à la borne E et sa base est connectée à la borne 6 par une résistance E2. Lorsque les éléments du circuit redresseur biphasé ci-dessus décrits sont en service, pendant la demi-période de l'alimentation 30 de courant alternatif 10 où la borne 5 est positive et la borne 6 négative, le courant passera à travers 3)1 vers la borne G, à travers le circuit de charge 20 pour revenir à la borne 6 par S2 et la diode ,émetteur-base de Q4» Lorsque la borne 6 est positivé, le courant passera à travers D2 vers la borne G, à travers le 35 circuit de charge 20, pour revenir de la borne E à la "boEtie 5 ©n traversant B1 et la Jonction émetteur-base de Q2. Lorsque la borne 5 est positive, le point A est le point du circuit dont le potentiel est le plus négatif, c'est-à-dire le point de potentiel le plus extrême de polarité opposée à la conductivité de type 2? 40 du support. Par suite, pour une isolation optimale du support S BAD orignal* 69 17943 4 2009798 par diodes à polarisation inverse, le point de référence D du support qui est en contact direct avec le support S doit être connecté au point A lorsque la borne 5 est positive. Mais quand la borne 6 est positive, c'est le point B qui est le point le plus 5 négatif du circuit, c'est-à-dire qui a le potentiel le plus extrême de polarité opposée à la conductivité de type P du support S. Pour une isolation optimale du support S par diodes à polarisation inverse, le point de référence D du support doit donc être connecté au point B lorsque la borne 6 est positive. Conformément 10 à l'invention, le point de référence D du support est automatiquement connecté au point B lorsque la borne 6 est positive et au point A quand la borne 5 est positive, selon ce qui va maintenant être décrit. Aux fins de l'explication, on supposera que le support mono-15 lithique est du type P et que la borne 5 du circuit est positive. Le courant d'entrée en provenance de la borne 5 passera alors à travers la diode D1, puis à travers le circuit de charge 10, pour revenir par le point E. A ce moment, le courant de retour parcourt la jonction émetteur-base du transistor Q4 et atteint la région 20 de base de Q4 où il se divise en deux parties. L'une de ces parties continue à travers la fonction émetteur-base de Q4, traverse R2 et retourne à la borne 6 par le point A, tandis que l'autre partie parcourt la jonction collecteur-base de Q4 et joue le rôle de courant de commande pour commuter Q3» Q3 étant comuiuté à 25 l'état conducteur, le courant de commande Va parcourir la jonction colxecteur-base de Q3, puis continuer jusqu'à la borne 6 du circuit. Lorsqu'il est en mode saturé, Q3 se comporte également comme un. dispositif d'abaissement de courant qui absorbe la totalité du courant inverse et des courants vagabonds engendrés par 30 les autres éléments du circuit monolithique et accumulés dans le support S. Pendant la demi-période de l'alimentation de courant alternatif où. la borne 5 est positive par rapport à la borne 6 et où le point A est donc le point le plus négatif du circuit, le point 35 de référence D, qui est sa contact direct avec le support S, est maint eau par le transistor Q3 à use tension qui ne dépasse guère plus celle du point A que la tension de saturation émetteur-collecteur de Q3. Etant donné que cette tension de saturation est de 0,2 Y environ, c'est-à-dire nettement inférieure aux 0,7 T 40 environ nécessaires pour que les diodes d'isolation du support . ' ' 0rAD ORIGINAL 69 17943 5 2009798 soient polarisées en sens direct, l'isolation voulue du support sera maintenue et le fonctionnement du circuit intégré ne sera pas influencé défavorablement par l'injection de porteurs de charge issus du support à travers une jonction PB de diode d'iso-5 lation du support, qui pourrait créer un effet parasite de transistor indésirable dans le circuit. Pendant la saturation du transistor Q3» Q2 aura ses deux jonctions polarisées en sens inverse, ce qui empêche Q1 de devenir conducteur et s'oppose à une dérivation du courant d'alimentation par Q1 et Q30 10 Pendant l'autre demi-période de l'alimentation de courant alternatif où la borne 5 du circuit est négative et la borne 6 est positive, Q1 et Q2 seront conducteurs et, par suite, le point de référence D du support sera maintenu à un potentiel qui ne dépasse guère plus le potentiel du point le plus négatif du 15 circuit intégré (point B) que la chute de tension de saturation du transistor Q1. R1 et E2, qui peuvent être par exemple de l'ordre de 100 ohms, compensent respectivement les différences de résistance de saturation entre la tension base-émetteur de Q2 et la tension base-collecteur de Q1, et la tension base-émetteur 20 de Q4 et la tension base-collecteur de Q3, maintenant ainsi Q1 ou Q3 à l'état conducteur avec une tension de saturation inférieure à la tension de seuil des diodes d'isolation du support. Ainsi, avec le circuit de commutation du support décrit et représenté, les diodes d'isolation du circuit intégré ne seront jamais 25 polarisées en sens direct pendant la totalité de la période de 360° de l'alimentation de courant alternatif, alors même qu'une sortie redressée à pleine onde est délivrée à la .borne 0 pour exciter le reste du circuit intégré. la fig. 2 est une vue fragmentaire en coupe représentant par-30 tieliement la structure physique de la partie circuit de commutation du support du circuit intégré monolithique illustré par la fig. 1, c5 -sg'j-à-dire Q3» Q4» E1 et Le transistor uPïï Q3 est composé de la région émetxeur "60, d® la région base 61 et d® la région collecteur 62. le transistor BIP Q4 est constitué par la 35 région émettetr-? 72, la région base 71 et la région collecteur 70o La résistance E2 est formée par la région P entre les points 30 et 31. Le support est désigné par S. Les connexions électriques entre ces éléments sont indiquées par les conducteurs électriques 80, 81, 82 et 83. Le conducteur 80 relie la borne 31 de la résis-40 tance R2 à la région collecteur du transistor Q3. Le conducteur BAD ORIGINAL ' 69 17943 b 2009798 81 relie la borne 30 de la résistance R2 à la région, base 71 transistor Q4. Le conducteur 82 relie la région collecteur 70 fe. transistor Q4 à la région base "61 du transistor Q3 et le cohdu • teur 85 connecte la région émetteur 60 de Q3 au point de référer 5 D du support, lequel est en contact direct avec le support S. Lis points A et E dans la ^'ig. ? correspondent aux mêmes points dans la fig. 1 et servent à situer la partie de la fig. 1 qui est représentée dans la fig. 2. La fig. 3 est un schéma d'une autre forme d'exécution de 10 l'invention, semblable à celle qui a été décrite à propos de 1s fig. 1, à ces exceptions que le support monolithique a une conductivité de type Xi, que les diodes D11 et D12 sont substituées à D1 et D2 et sont montées à l'inverse de celles-ci, que les transistors lïPii Q11 et Q13 remplacent les transistors PNP Q2 et-15 Q4 et que les transistoré PHP Q12 et Q14 sont utilisés à la'pl des transistors NPU Q1 et Q3» La ligne discontinue 50 de la ?igB 3 représente les bords d'un matériau semiconducteur monolithique, à l'intérieur duquel est formé le circuit intégré de l'invention. Le corps monolithir circuit de charge 20 est sxcité par une tension de courant con^ir". délivrée à l'intérieur du circuit intégré au niveau des bornes Entre les bornes 5» 6 et las bornes C et E est monté, dans 35 le circuit intégré monolithique, un redresseur biphasé destiné t. convertir la puissance du courant alternatif délivrée aux borne; 5 et 6 en puissance de courant continu utilisable par le circuit de charge 20. Le redresseur biphasé comprend les diodes D11 et D12, la diode émetteur-base du transistor Q11 et la diode émet-40 teur-base du transistor Q13. La cathode de type N de la diode D1» BAD ORIGINAL 69 17943 7 2009798 est connectée à la borne 5 et son anode à la borne E* La cathode de type H de la diode D12'est connectée à la borne 6 et son anode à la borne E. L'émétteur dtl transistor UPïïi Q11 est connectée à la borne C et sa base est reliée à la borne 5 par l'inter-5 médiaire d'une résistance R1 • L'émetteur du transistor NPN Q13 est comecté à la borne C et sa base est reliée à la borne 6 par l'intermédiaire d'une résistance E2. Lorsque les composants ainsi décrits du circuit redresseur biphasé sont en service, pendant la demi-période de l'alimenta-10 tion de courant alternatif 10 où la borne 5 est positive et la borne b négative, le courant passe à travers R1, à travers la diode émetteur-base de Q11, à travers le circuit de charge 20, pour revenir à la borne 6 par D12. Lorsque la borne 6 est positive, le courant passe à travers R2, à travers la diode émetteur-15 base de Q 13 et revient de la borne E à la borne 5 par D11. Quand la borne 5 est positive, le point B est le point du circuit dont le potentiel est le plus positif, c'est-à-dire le point de potentiel le plus extrême de polarité opposée à la conductivité de type M du support. Par suite, pour une isolation optimale du 20 support 5 par diodes à polarisation inverse, le T>oint de référence D du support, qui est en contact direct avec le support S, doit être connecté au point B lorsque la borne 5 est positive. Mais quand la borne 6 est positive, c'est le point A qui est ie point le plus positif du circuit, c'est-à-dire qui a le potentiel 25 le plus extrême de polarité opposée à la conductivité de type H du support S. Pour une isolation optimale du support S par diodes à polarisation inverse, le point de référence D du support doit donc être connecté au point A lorsque la borne 6 est positive. Conformément à l'invention, le point de référence D du support 30 est automatiquement connecté au point A lorsque la borne 6 est positive et au point B lorsque la borne 5 est positive, selon ce qui va être maintenant décrit. Aux fins de l'exposé, on considérera que la borne 5 du circuit est positive. Dans ces conditions, lorsqu'un potentiel posi-35 tif est appliqué à la borne 5 du circuit, le courant d'entrée provenant de la borne 5 va parcourir la résistance R1 et pénétrer dans la région base de Q11, plaçant ce dernier à l'état conducteur. Le courant de collecteur de Q11 agit alors comme courant de commande pour commuter Q12 à l'état conducteur. Les courants combinés 40 de Q11 traversent alors liémet-ceur de Q11 et, par le point G, bad original ' 69 17943 » 2009798 continuent à travers le circuit de charge. A son arrivée au point E, le courant poursuit son trajet à travers la diode D12 et revient à la borne 6 par le point A. Une fois que Q12 a été commuté, il maintient le point de référence D du support à une 5 tension qui n'est guère plus inférieure à celle de la borne 5 que la tension de saturation collecteur-émetteur de Q12. Etant donné que cette tension de saturation est de 0,2 V environ, c'est-à-dire nettement inférieure aux 0,7 V environ nécessaires pour que les diodes d'isolation du support soient polarisées en 10 sens direct, l'isolation voulue du support sera maintenue et le fonctionnement du circuit intégré ne sera pas influencé défavorablement par l'injection de porteurs de charge en provenance du support à travers l'une quelconque des jonctions PN de diode d'isolation, injection qui pourrait donner lieu à une action 15 parasite de transistor dans le circuit» Pendant la saturation du transistor Q12, Q13 aura ses deux jonctions polarisées en sens inverse, ce qui empêche Q14 de passer à l'état conducteur et s'oppose à une dérivation du courant d'alimentation à travers Q12 et Q14. 20 Pendant l'autre demi-période de l'alimentation de courant alternatif où. la borne 5 du circuit de la fig. 3 est négative et la borne 6 est positivej Q13 et Q14 seront conducteurs et, pas suite, maintiendront le point de référence 35 du support, qui eat en contact direct avec le support S, à un potentiel qui n'est 25 guère plus inférieur au potentiel du point le plus positif du circuit intégré (point A) que la chute de tension de saturation du transistor Q13« S1 et E2, qui peuvent être par exemple de 100 ohms environ, compensent respectivement les différences de résistance de saturation entre la tension base-émetteur de Q11 et 30 la tension base-collecteur de Q12, et la tension base-émetteur de Q13 et la tension base-collecteur de Q14, maintenant ainsi Q12 ou Q14 à l'état conducteur avec une tension de saturation infériéuxe à la tension de seuil des diodes dsisolation du support0 Ainsi, avec 1© circuit de commutation du support décrit, les 35 diodes d'isolation du circuit intégré ne deviendront jamais, à aucun moiasnt de la période entière de 360° de l'alimentation de courant alternatif, suffisamcient polarisées en sens direct pour permettre un flux nuisible de porteurs de charge et les effets chaotiques qui en résulteraient sur le fonctionnement du circuit, 40 alors même qu'une sortie redressée à pleine onde est délivrée à BAD ORIGINAL 69 17943 9 2009798 la borne C pour exciter le reste du circuit intégré. Cela provient du fait que la commutation et la conduction à saturation du transistor Q1 ou Q3 (selon le cas) de la fig. 1, ou Q12 ou Q14 (selon le cas) de la fig. 3 provoquent la connexion du point D 5 au point A ou au point B (selon le cas) par un trajet dont la chute de tension (c'est-à-dire 0,2 Y environ) est telle qu'il n'est jamais appliqué aux diodes d'isolation les 0,7 V par exemple qui sont nécessaires pour qu'elles soient nettement conductrices dans le sens direct. 10 II est du reste bien entendu que les modes de réalisation de l'invention qui ont été décrits ci-dessus, en référence aux dessins annexés, ont été donnés à titre purement indicatif et nullement limitatif et que de nombreuses modifications peuvent être apportées sans que l'on s'écarte pour cela du cadre de la 15 présente invention. 69 17943 io 2009798 BEYBMBIOÀIIOSS 1.- Circuit intégré semiconducteur monolithique, destiné à être excité par une alimentation à polarité alternante et comprenant un corps en une substance semiconductrice dont les régions qui constituent des éléments du circuit sont isolés de la partie 5 support du corps par des diodes d'isolation à jonction PN formées entre ces éléments du circuit et la partie support, ce circuit étant caractérisé par un premier point de polarisation dans le circuit, qui présente, lorsque l'alimentation est à l'une de ses polarités, un potentiel qui est plus extrême que celui de toute 10 région du corps et dont la polarité est opposée au type de conductivité de la partie support? un second point de polarisation «. Jr • . - dans le circuit, présentant, lorsque l'alimentation est à une polarité opposée à la première, un potentiel qui est plus extrême que celui de toute région du corps et dont la polarité est oppo-15 sée au type de conductivité de la partie support; et un circuit commutateur qui établit, entre le point de référence du support et le premier point de polarisation; lorsque l'alimentation est à sa première polarité, et entre le point de référence du support et le second point de polarisation lorsque l'alimentation est à 20 sa polarité opposée, un trajet de connexion dont la chute de tension est inférieure à celle qui est requise pour polariser en sens direct les diodes d'isolation, de sorte que ces diodes d'isolation à jonction 3?N ne peuvent être polarisées en sens direct à aucun moment au cours de la période complète de 360° 25 des alternances de l'alimentation entre la première polarité et la polarité opposée; 2.- Circuit intégré semiconducteur monolithique selon la revendication 1), caractérisé par le fait que le circuit de commutation comprend des premiers moyens de connexion qui s'étendent 30 entre le point de référence du support et le premier point de polarisation et des seconds moyens de connexion qui s'étendent entre le point ds référence du support et le second point de polarisation, chacun de ces premiers at seconds moyens de connexion pouvant être commutés entre un état QUVER'i! établissant une impé-35 dance relativement élevée et un état FEBME qui établi un trajet entre le point de référence du support et l'un des points de polarisation, trajet dont la chute de tension est inférieure à celle qui est requise pour polariser en sens direct les diodes d'isolation; le circuit de commutation comprend des moyens de commande 40 agencés de façon à réagir aux alternances de polarité de BAD ORIGINAL 69 17943 " 2009798 l'alimentation pour commuter les premiers moyens de connexion à l'état FERMÉ lorsque l'alimentation est à sa première polarité et commuter les seconds moyens de connexion à l'état FERME quand 1 * alimenta non est à la polarité opposée} de telle sorte que les 5 diodes d'isolation ne peuvent pas être suffisamment polarisées en sens direct pour permettre un flux nuisible de porteurs de charge à travers ces moyens à aucun moment de la période entière de 360° d'alternance de l'alimentation entre sa première polarité et sa polarité opposée; 10 3«- Circuit intégré monolithique selon la revendication 1), caractérisé par le fait que certains au moins des éléments du circuit et une partie au moins du circuit de commutation constituent un redresseur biphasé; 4.- Circuit selon la revendication 2), caractérisé par le fait 15 que chacun des moyens de connexion contient un transistor de commutation dont le collecteur est relié à l'un des points de polarisation et dont l'émetteur est relié au point de référence du support.