通用驗證方法學

通用驗證方法學  是一個以SystemVerilog類庫爲主體的驗證平臺開發框架 ， 驗證工程師可以利用其可重用組件構建具有標準化層次結構和接口的功能驗證環境 。 它是第一個由電子設計自動化領域三巨頭 （ Cadence 、 Synopsys和Mentor Graphics ） 聯合支持的驗證方法學 ， 其最新版本爲 1.2 版 。