半導體IP核

IP核 ， 全稱知識產權核  ， 是在集成電路的可重用設計方法學中 ， 指某一方提供的 、 形式爲邏輯單元 、 芯片設計的可重用模組 。 IP核通常已經通過了設計驗證 ， 設計人員以IP核爲基礎進行設計 ， 可以縮短設計所需的週期 。 IP核可以通過協議由一方提供給另一方 ， 或由一方獨自佔有 。 IP核的概念源於產品設計的專利證書和源代碼的版權等 。 設計人員能夠以IP核爲基礎進行特殊應用積體電路或現場可編程邏輯門陣列的邏輯設計 ， 以減少設計週期 。 IP核分爲軟核 、 硬核和固核 。 軟核通常是與工藝無關 、 具有寄存器傳輸級硬件描述語言描述的設計代碼 ， 可以進行後續設計 ； 硬核是前者通過邏輯綜合 、 佈局 、 佈線之後的一系列表徵文件 ， 具有特定的工藝形式 、 物理實現方式 ； 固核則通常介於上面兩者之間 ， 它已經通過功能驗證 、 時序分析等過程 ， 設計人員可以以邏輯門級網表的形式獲取 。