VHDL-AMS

VHDL - AMS 是硬件描述語言VHDL （ IEEE 1076 - 1993 ） 的一個衍生部分 。 它包含了模擬和混合信號的擴展 ， 從而能夠對模擬和混合信號系統的行爲進行描述 。