寄存器傳輸級

在數位電路設計中 ， 寄存器傳輸級  是一種對同步數位電路的抽象模型 ， 這種模型是根據數字信號在硬件寄存器 、 存儲器 、 組合邏輯裝置和總線等邏輯單元之間的流動 ， 以及其邏輯代數運作方式來確定的 。 寄存器傳輸級抽象模型在諸如Verilog和VHDL的硬件描述語言中被用於創建對實際電路的高層次描述 ， 而低層次描述甚至實際電路可以通過高層次描述導出 。 在現代的數位設計中 ， 寄存器傳輸級上的設計是最典型的工作流程 。 邏輯合成工具可以根據寄存器傳輸級的描述構建更低級別的電路描述 。