動態時序驗證

動態時序驗證  是指對專用集成電路的一種驗證過程 ， 它被用來檢查電路是否能夠以足夠快的速率在指定的時鐘頻率下正常 。 將用於集成電路綜合過程的設計文件進行仿真 ， 動態時序驗證得以進行 。 該過程與靜態時序分析相對應 ， 後者與動態時序驗證有着相似的目標 ， 但是它並不需要對集成電路的實際功能進行仿真 。