高級綜合

高級綜合 （ High - level Synthesis ， 縮寫 HLS ） ， 又譯高層次綜合 ， 另又稱C合成 （ C synthesis ） 、 電子系統層次合成 （ Electronic System Level synthesis ， 縮寫 ESL synthesis ） ， 是將電路設計規範的算法級或行爲級描述在一定的約束條件下轉化爲電路結構描述的方法和過程 。 高層次綜合又稱爲行爲級綜合 、 算法級綜合等 。 它使設計者能夠在更高層次進行電子設計 ， 更快速有效地在較高層次設計驗證和仿真 ， 而較低層次的工作由工具來自動完成 ， 從而讓數字電路系統設計工程師可以有更多的精力和更充分的條件去進行設計空間的搜索 ， 尋求最佳的設計方案 。 HLS 的過程通常基本包括預處理 、 編譯 、 轉換 、 調度 、 分配 、 控制器 、 綜合 、 RTL 、 生成 、 和反編譯等幾個部分 。 編譯 、 轉換部分決定了軟件的兼容性和易用性 ， 調度 （ schedule ） 和分配 （ binding ） 主要決定了產生的 RTL 的性能 、 資源大小等 。