異或門

異或門 ( 簡稱 ， 又稱 、 ） 是數字邏輯中實現邏輯異或的邏輯門 ， 功能見右側真值表 。 若兩個輸入的電平相異 ， 則輸出爲高電平 （ 1 ） ； 若兩個輸入的電平相同 ， 則輸出爲低電平 （ 0 ） 。 這一函數能實現模爲2的加法 ， 因此 ， 異或門可以實現計算機中的二進制加法 。 半加器是由異或門和與門組成的 。