總線週期

總線週期指CPU通過總線和存儲器或I / O接口進行一次數據傳輸所需要的時間 。 通常爲四個或更多時鐘週期組成 。 總線週期 = T1 + T2 + T3 + 【 n * Tw 】 + T4 T1 ： 輸出存儲器地址或I / O地址 T2 ： 輸出控制信號 T3和Tw （ time wait ， 自己蒙的 ） ： 總線持續操作 ， 並檢測READY來決定是否延長時序 T4 ： 完成數據傳輸 總線週期與總線上連接的設備密切相關 。 一般情況下 ， 傳統總線 ， 通常爲同步總線 ， 其總線週期取決於最慢的設備 。 對於異步總線而言 ， 總線週期往往是可變的 ， 其有非互鎖 、 半互鎖和互鎖這三種實現方式 。 由於週期可變 ， 在設備的速度差異較大時 ， 能取得較高的效率 。 Category: 電腦架構