或非門

或非門  是數字邏輯中實現邏輯或非的邏輯門 ， 功能見右側真值表 。 若輸入均爲低電平 （ 0 ） ， 則輸出爲高電平 （ 1 ） ； 若輸入中至少有一個爲高電平 （ 1 ） ， 則輸出爲低電平 （ 0 ） 。 或非是邏輯或加邏輯非得到的結果 。 或非是一種具有函數完備性的運算 ， 因此其他任何邏輯函數都能用或非門實現 。 相比之下 ， 邏輯或運算器是一種單調的運算器 ， 其只能將低電平變爲高電平 ， 但不能將高電平變爲低電平 。 在絕大多數但不是所有的電路設計中 ， 邏輯非的功能本身就包含在結構中 ， 如CMOS和TTL等 。 在這樣的邏輯系列中 ， 要實現或門 ， 唯一的方法是用2個或更多的邏輯門來實現 ， 如一個或非門加一個反相器 ， 但一個重要的例外是 ， 因爲其結構中本身就沒有反相邏輯 。