* Load responses from a memory hierarchy which includes CPU caches and DRAM do not have a deterministic delay.
* Задержки загрузки данных из иерархии памяти (кэшей, DRAM) не являются полностью предсказуемыми.