The CPU employs a variable bus speed depending on the memory region being accessed for each instruction cycle: the input clock is divided by 6, 8, or 12 to obtain the bus clock rate.
CPU обеспечивает переменную скорость передачи данных по шине, в зависимости от области памяти, к которой осуществляется доступ в каждом цикле: входная тактовая частота делится на 6, 8 или 12 для получения тактовой частоты шины.