P6-based core, now including Streaming SIMD Extensions (SSE)** Number of transistors 9.5 million** 512 KB bandwidth L2 External cache** 242-pin Slot 1 SECC2 (Single Edge Contact cartridge 2) processor package** System Bus clock rate 100 MHz, 133 MHz (B-models)** Slot 1** Family 6 model 7** Variants*** 450, 500 MHz Introduced February 26, 1999*** 550 MHz Introduced May 17, 1999*** 600 MHz Introduced August 2, 1999*** 533, 600 MHz Introduced (133 MHz bus clock rate) September 27, 1999* Coppermine – 0.18 μm process technology** Introduced October 25, 1999** Number of transistors 28.1 million** 256 KB Advanced Transfer L2 Cache (Integrated)** 242-pin Slot-1 SECC2 (Single Edge Contact cartridge 2) processor package, 370-pin FC-PGA (Flip-chip pin grid array) package** System Bus clock rate 100 MHz (E-models), 133 MHz (EB models)** Slot 1, Socket 370** Family 6 model 8** Variants*** 500 MHz (100 MHz bus clock rate)*** 533 MHz*** 550 MHz (100 MHz bus clock rate)*** 600 MHz*** 600 MHz (100 MHz bus clock rate)*** 650 MHz (100 MHz bus clock rate) Introduced October 25, 1999*** 667 MHz Introduced October 25, 1999*** 700 MHz (100 MHz bus clock rate) Introduced October 25, 1999*** 733 MHz Introduced October 25, 1999*** 750, 800 MHz (100 MHz bus clock rate) Introduced December 20, 1999*** 850 MHz (100 MHz bus clock rate) Introduced March 20, 2000*** 866 MHz Introduced March 20, 2000*** 933 MHz Introduced May 24, 2000*** 1000 MHz Introduced March 8, 2000 (not widely available at time of release)*** 1100 MHz*** 1133 MHz (first version recalled, later re-released)*** 400, 450, 500 MHz (Mobile) Introduced October 25, 1999*** 600, 650 MHz (Mobile) Introduced January 18, 2000*** 700 MHz (Mobile) Introduced April 24, 2000*** 750 MHz (Mobile) Introduced June 19, 2000*** 800, 850 MHz (Mobile) Introduced September 25, 2000*** 900, 1000 MHz (Mobile) Introduced March 19, 2001* Tualatin – 0.13 μm process technology** Introduced July 2001** Number of transistors 28.1 million** 32 KB L1 cache** 256 KB or 512 KB Advanced Transfer L2 cache (integrated)** 370-pin FC-PGA2 (flip-chip pin grid array) package** 133 MHz system bus clock rate** Socket 370** Family 6 model 11** Variants*** 1133 MHz (256 KB L2)*** 1133 MHz (512 KB L2)*** 1200 MHz*** 1266 MHz (512 KB L2)*** 1333 MHz*** 1400 MHz (512 KB L2)===Pentium II and III Xeon===* PII Xeon** Variants*** 400 MHz Introduced June 29, 1998*** 450 MHz (512 KB L2 Cache) Introduced October 6, 1998*** 450 MHz (1 MB and 2 MB L2 Cache) Introduced January 5, 1999* PIII Xeon** Introduced October 25, 1999** Number of transistors: 9.5 million at 0.25 μm or 28 million at 0.18 μm** L2 cache is 256 KB, 1 MB, or 2 MB Advanced Transfer Cache (Integrated)** Processor Package Style is Single Edge Contact Cartridge (S.E.C.C.2) or SC330** System Bus clock rate 133 MHz (256 KB L2 cache) or 100 MHz (1–2 MB L2 cache)** System Bus width 64 bits** Addressable memory 64 GB** Used in two-way servers and workstations (256 KB L2) or 4- and 8-way servers (1–2 MB L2)** Family 6 model 10** Variants*** 500 MHz (0.25 μm process) Introduced March 17, 1999*** 550 MHz (0.25 μm process) Introduced August 23, 1999*** 600 MHz (0.18 μm process, 256 KB L2 cache) Introduced October 25, 1999*** 667 MHz (0.18 μm process, 256 KB L2 cache) Introduced October 25, 1999*** 733 MHz (0.18 μm process, 256 KB L2 cache) Introduced October 25, 1999*** 800 MHz (0.18 μm process, 256 KB L2 cache) Introduced January 12, 2000*** 866 MHz (0.18 μm process, 256 KB L2 cache) Introduced April 10, 2000*** 933 MHz (0.18 μm process, 256 KB L2 cache)*** 1000 MHz (0.18 μm process, 256 KB L2 cache) Introduced August 22, 2000*** 700 MHz (0.18 μm process, 1–2 MB L2 cache) Introduced May 22, 2000===Celeron (Pentium III Coppermine-based)===* Coppermine-128, 0.18 μm process technology** Introduced March, 2000** Streaming SIMD Extensions (SSE)** Socket 370, FC-PGA processor package** Number of transistors: 28.1 million** 66 MHz system bus clock rate, 100 MHz system bus clock rate from January 3, 2001** 32 kB L1 cache** 128 kB Advanced Transfer L2 cache** Family 6 model 8** Variants*** 533 MHz*** 566 MHz*** 600 MHz*** 633, 667, 700 MHz Introduced June 26, 2000*** 733, 766 MHz Introduced November 13, 2000*** 800 MHz Introduced January 3, 2001*** 850 MHz Introduced April 9, 2001*** 900 MHz Introduced July 2, 2001*** 950, 1000, 1100 MHz Introduced August 31, 2001*** 550 MHz (Mobile)*** 600, 650 MHz (Mobile) Introduced June 19, 2000*** 700 MHz (Mobile) Introduced September 25, 2000*** 750 MHz (Mobile) Introduced March 19, 2001*** 800 MHz (Mobile)*** 850 MHz (Mobile) Introduced July 2, 2001*** 600 MHz (LV Mobile)*** 500 MHz (ULV Mobile) Introduced January 30, 2001*** 600 MHz (ULV Mobile)XScale "(chronological entry - non-x86 architecture)"* Introduced August 23, 2000* "See main entry"Pentium 4 (not 4EE, 4E, 4F), Itanium, P4-based Xeon, Itanium 2 "(chronological entries)"* Introduced April 2000 – July 2002* "See main entries"===Celeron (Pentium III Tualatin-based)===* Tualatin Celeron – 0.13 μm process technology** 32 KB L1 cache** 256 KB Advanced Transfer L2 cache** 100 MHz system bus clock rate** Socket 370** Family 6 model 11** Variants*** 1.0 GHz*** 1.1 GHz*** 1.2 GHz*** 1.3 GHz*** 1.4 GHz===Pentium M===* Banias 0.13 μm process technology** Introduced March 2003** 64 KB L1 cache** 1 MB L2 cache (integrated)** Based on Pentium III core, with SSE2 SIMD instructions and deeper pipeline** Number of transistors 77 million** Micro-FCPGA, Micro-FCBGA processor package** Heart of the Intel mobile "Centrino" system** 400 MHz Netburst-style system bus** Family 6 model 9** Variants*** 900 MHz (ultra low voltage)*** 1.0 GHz (ultra low voltage)*** 1.1 GHz (low voltage)*** 1.2 GHz (low voltage)*** 1.3 GHz*** 1.4 GHz*** 1.5 GHz*** 1.6 GHz*** 1.7 GHz* Dothan 0.09 μm (90 nm) process technology** Introduced May 2004** 2 MB L2 cache** 140 million transistors** Revised data prefetch unit** 400 MHz Netburst-style system bus** 21W TDP** Family 6 model 13** Variants*** 1.00 GHz (Pentium M 723) (ultra low voltage, 5W TDP)*** 1.10 GHz (Pentium M 733) (ultra low voltage, 5W TDP)*** 1.20 GHz (Pentium M 753) (ultra low voltage, 5W TDP)*** 1.30 GHz (Pentium M 718) (low voltage, 10W TDP)*** 1.40 GHz (Pentium M 738) (low voltage, 10W TDP)*** 1.50 GHz (Pentium M 758) (low voltage, 10W TDP)*** 1.60 GHz (Pentium M 778) (low voltage, 10W TDP)*** 1.40 GHz (Pentium M 710)*** 1.50 GHz (Pentium M 715)*** 1.60 GHz (Pentium M 725)*** 1.70 GHz (Pentium M 735)*** 1.80 GHz (Pentium M 745)*** 2.00 GHz (Pentium M 755)*** 2.10 GHz (Pentium M 765)* Dothan 533 0.09 μm (90 nm) process technology** Introduced Q1 2005** Same as Dothan except with a 533 MHz NetBurst-style system bus and 27W TDP** Variants*** 1.60 GHz (Pentium M 730)*** 1.73 GHz (Pentium M 740)*** 1.86 GHz (Pentium M 750)*** 2.00 GHz (Pentium M 760)*** 2.13 GHz (Pentium M 770)*** 2.26 GHz (Pentium M 780)* Stealey 0.09 μm (90 nm) process technology** Introduced Q2 2007** 512 KB L2, 3W TDP** Variants*** 600 MHz (A100)*** 800 MHz (A110)===Celeron M===* Banias-512 0.13 μm process technology** Introduced March 2003** 64 KB L1 cache** 512 KB L2 cache (integrated)** SSE2 SIMD instructions** No SpeedStep technology, is not part of the 'Centrino' package** Family 6 model 9** Variants*** 310 – 1.20 GHz*** 320 – 1.30 GHz*** 330 – 1.40 GHz*** 340 – 1.50 GHz* Dothan-1024 90 nm process technology** 64 KB L1 cache** 1 MB L2 cache (integrated)** SSE2 SIMD instructions** No SpeedStep technology, is not part of the 'Centrino' package** Variants*** 350 – 1.30 GHz*** 350J – 1.30 GHz, with Execute Disable bit*** 360 – 1.40 GHz*** 360J – 1.40 GHz, with Execute Disable bit*** 370 – 1.50 GHz, with Execute Disable bit**** Family 6, Model 13, Stepping 8*** 380 – 1.60 GHz, with Execute Disable bit*** 390 – 1.70 GHz, with Execute Disable bit* Yonah-1024 65 nm process technology** 64 KB L1 cache** 1 MB L2 cache (integrated)** SSE3 SIMD instructions, 533 MHz front-side bus, execute-disable bit** No SpeedStep technology, is not part of the 'Centrino' package** Variants*** 410 – 1.46 GHz*** 420 – 1.60 GHz,*** 423 – 1.06 GHz (ultra low voltage)*** 430 – 1.73 GHz*** 440 – 1.86 GHz*** 443 – 1.20 GHz (ultra low voltage)*** 450 – 2.00 GHz===Intel Core===* Yonah 0.065 μm (65 nm) process technology** Introduced January 2006** 533/667 MHz front side bus** 2 MB (Shared on Duo) L2 cache** SSE3 SIMD instructions** 31W TDP (T versions)** Family 6, Model 14** Variants:*** Intel Core Duo T2700 2.33 GHz*** Intel Core Duo T2600 2.16 GHz*** Intel Core Duo T2500 2 GHz*** Intel Core Duo T2450 2 GHz*** Intel Core Duo T2400 1.83 GHz*** Intel Core Duo T2300 1.66 GHz*** Intel Core Duo T2050 1.6 GHz*** Intel Core Duo T2300e 1.66 GHz*** Intel Core Duo T2080 1.73 GHz*** Intel Core Duo L2500 1.83 GHz (low voltage, 15W TDP)*** Intel Core Duo L2400 1.66 GHz (low voltage, 15W TDP)*** Intel Core Duo L2300 1.5 GHz (low voltage, 15W TDP)*** Intel Core Duo U2500 1.2 GHz (ultra low voltage, 9W TDP)*** Intel Core Solo T1350 1.86 GHz (533 FSB)*** Intel Core Solo T1300 1.66 GHz*** Intel Core Solo T1200 1.5 GHz===Dual-Core Xeon LV===* Sossaman 0.065 μm (65 nm) process technology** Introduced March 2006** Based on Yonah core, with SSE3 SIMD instructions** 667 MHz frontside bus** 2 MB Shared L2 cache** Variants*** 2.0 GHz==32-bit processors: NetBurst microarchitecture=====Pentium 4===* 0.18 μm process technology (1.40 and 1.50 GHz)** Introduced November 20, 2000** L2 cache was 256 KB Advanced Transfer Cache (Integrated)** Processor Package Style was PGA423, PGA478** System Bus clock rate 400 MHz** SSE2 SIMD Extensions** Number of transistors 42 million** Used in desktops and entry-level workstations* 0.18 μm process technology (1.7 GHz)** Introduced April 23, 2001** See the 1.4 and 1.5 chips for details* 0.18 μm process technology (1.6 and 1.8 GHz)** Introduced July 2, 2001** See 1.4 and 1.5 chips for details** Core Voltage is 1.15 volts in Maximum Performance Mode; 1.05 volts in Battery Optimized Mode** Power <1 watt in Battery Optimized Mode** Used in full-size and then light mobile PCs* 0.18 μm process technology Willamette (1.9 and 2.0 GHz)** Introduced August 27, 2001** See 1.4 and 1.5 chips for details* Family 15 model 1* Pentium 4 (2 GHz, 2.20 GHz)** Introduced January 7, 2002* Pentium 4 (2.4 GHz)** Introduced April 2, 2002* 0.13 μm process technology Northwood A (1.7, 1.8, 1.9, 2, 2.2, 2.4, 2.5, 2.6, 2.8(OEM),3.0(OEM) GHz)** Improved branch prediction and other microcodes tweaks** 512 KB integrated L2 cache** Number of transistors 55 million** 400 MHz system bus.
Начиная с этого процессора, упаковка только PPGA*** 500 МГц, представлен 2 августа 1999 года*** 533 МГц, представлен 4 января 2000 года*** 266 МГц (Mobile)*** 300 МГц (Mobile)*** 333 МГц (Mobile), представлен 5 апреля 1999 года*** 366 МГц (Mobile)*** 400 МГц (Mobile)*** 433 МГц (Mobile)*** 450 МГц (Mobile), представлен 14 февраля 2000 года*** 466 МГц (Mobile)*** 500 МГц (Mobile), представлен 14 февраля 2000 годаPentium II Xeon "(хронологическая запись)"* Представлен: 29 июня, 1998=== Pentium III ===* Микропроцессор для настольных систем с поддержкой симметричной многопроцессорности (SMP), ограниченной двумя микропроцессорами* Katmai — технологический процесс: 0,25 мкм** Представлен: 26 февраля 1999 года** Улучшенный Pentium II, а именно - ядро, основанное на P6, включающее в себя Streaming SIMD Extensions (SSE)** Количество транзисторов: 9,5 миллионов** Кэш L1: 32 КБ*** Кэш данных: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта, двухпортовый*** Кэш инструкций: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта** Кэш L2: 512 КБ (внешний, на 1/2 скорости)** Упаковка процессора: 242-контактный Slot-1 SECC2 (Single Edge Contact cartridge 2)** Частота системной шины: 100 МГц*** 450 МГц, представлен 26 февраля 1999 года*** 500 МГц, представлен 26 февраля 1999 года*** 550 МГц, представлен 17 мая 1999 года*** 600 МГц, представлен 2 августа 1999 года*** 533 МГц (частота шины 133 МГц), представлен 27 сентября 1999 года*** 600 МГц (частота шины 133 МГц), представлен 27 сентября 1999 года* Coppermine — технологический процесс: 0,18 мкм** Представлен: 25 октября 1999 года** Количество транзисторов: 28,1 миллиона** Кэш L1: 32 КБ*** Кэш данных: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта, двухпортовый*** Кэш инструкций: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта** Кэш L2: 256 КБ (встроенный) с улучшенным обменом** Упаковка процессора: 242-контактный Slot-1 SECC2 (Single Edge Contact cartridge 2), 370-ножечный FC-PGA (Flip-chip pin grid array)** Частота системной шины: 100 МГц, 133 МГц (Те, которые имеют частоту шины 133 МГц несут суффикс «B» в своём названии)*** 500 МГц (частота шины 100 МГц)*** 533 МГц (частота шины 133 МГц)*** 550 МГц (частота шины 100 МГц)*** 600 МГц (частота шины 100 МГц)*** 650 МГц (частота шины 100 МГц), представлен 25 октября 1999 года*** 667 МГц, представлен 25 октября 1999 года*** 700 МГц (частота шины 100 МГц), представлен 25 октября 1999 года*** 733 МГц Introduced 25 октября 1999 года*** 750 МГц (частота шины 100 МГц), представлен 20 декабря 1999 года*** 800 МГц (частота шины 100 МГц), представлен 20 декабря 1999 года*** 800 МГц, представлен 20 декабря 1999 года*** 850 МГц (частота шины 100 МГц), представлен 20 марта 2000 года*** 866 МГц, представлен 20 марта 2000 года*** 933 МГц, представлен 24 марта 2000 года*** 1000 МГц, представлен 8 марта 2000 года (Не был широко доступен во время выпуска)*** 1000 МГц, (частота шины 100 МГц), исполнение — Slot 1 SECC2, очень редкая разновидность*** 1100 МГц, (частота шины 100 МГц)*** 1133 МГц, (Был выпущен малой партией и снят с производства из-за проблем со стабильностью)*** 400 МГц (Mobile), представлен 25 октября 1999 года*** 450 МГц (Mobile), представлен 25 октября 1999 года*** 500 МГц (Mobile), представлен 25 октября 1999 года*** 600 МГц (Mobile), представлен 18 января 2000 года*** 650 МГц (Mobile), представлен 18 января 2000 года*** 700 МГц (Mobile), представлен 24 апреля 2000 года*** 750 МГц (Mobile), представлен 19 июня 2000 года*** 800 МГц (Mobile), представлен 25 сентября 2000 года*** 850 МГц (Mobile), представлен 25 сентября 2000 года*** 900 МГц (Mobile), представлен 19 марта 2001 года*** 1000 МГц (Mobile), представлен 19 марта 2001 года* Tualatin — технологический процесс: 0,13 мкм** Представлен: в июле 2001 года** Количество транзисторов: 28,1 миллиона** Кэш L1: 32 КБ*** Кэш данных: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта, двухпортовый*** Кэш инструкций: 16 Кб, 4-канальный наборно-ассоциативный, длина строки — 32 байта** Кэш L2: 256 КБ или 512 КБ (встроенный) с улучшенным обменом** Упаковка процессора: 370-пиновый FC-PGA (Flip-chip pin grid array)** Частота системной шины: 133 МГц*** 1133 МГц (кэш L2 размером 512 КБ, поддержка двухпроцессорных конфигураций)*** 1200 МГц*** 1266 МГц (кэш L2 размером 512 КБ, поддержка двухпроцессорных конфигураций)*** 1333 МГц*** 1400 МГц (кэш L2 размером 512 КБ, поддержка двухпроцессорных конфигураций)=== Pentium II и III Xeon ===* Микропроцессоры для серверов и рабочих станций с поддержкой симметричной многопроцессорности (SMP)* PII Xeon*** 400 МГц, представлен 29 июня 1998 года*** 450 МГц (с кэшем L2 размером 512 КБ), представлен 6 октября 1998 года*** 450 МГц (с кэшем L2 размером 1 МБ и 2 МБ), представлен 5 января 1999 года* PIII Xeon** Представлен: 25 октября 1999 года** Количество транзисторов: 9,5 миллионов при технологии 0,25 мкм или 28 миллионов при 0,18 мкм)** Кэш L2: 256 КБ, 1 МБ или 2 МБ (интегрированный)** Упаковка процессора: Single Edge Contact Cartridge (SECC2) или SC330** Частота системной шины: 133 МГц (с кэшем L2 256 КБ) или 100 МГц (с кэшем L2 1-2 МБ)** Ширина системной шины: 64 бит** Адресуемая память: 64 гигабайта** Использовался в двухпроцессорных серверах и рабочих станциях (256 КБ L2) или 4- и 8-процессорных серверах (1-2 МБ L2)*** 500 МГц (0,25 мкм процесс), представлен 17 марта 1999 года*** 550 МГц (0,25 мкм процесс), представлен 23 августа 1999 года*** 600 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 25 октября 1999 года*** 667 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 25 октября 1999 года*** 733 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 25 октября 1999 года*** 800 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 12 января 2000 года*** 866 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 10 апреля 2000 года*** 933 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ)*** 1000 МГц (0,18 мкм процесс, кэш L2 размером 256 КБ), представлен 22 августа 2000 года*** 700 МГц (0,18 мкм процесс, кэш L2 размером 1-2 МБ), представлен 22 мая 2000 года=== Celeron (Pentium III базирующийся на ядре Coppermine) ===* Представлен: в марте 2000 года* Технологический процесс Coppermine-128 — 0,18 мкм* Streaming SIMD Extensions (SSE)* Упаковка процессора: Socket 370 PPGA* Количество транзисторов: 28,1 миллионов* Частота системной шины: 66 МГц, процессор с частотой шины 100МГц был представлен 3 января 2001 года* Кэш L1: 32 КБ* Кэш L2: 128 КБ (Advanced Transfer)** 533 МГц** 566 МГц** 600 МГц** 633 МГц, представлен 26 июня 2000 года** 667 МГц, представлен 26 июня 2000 года** 700 МГц, представлен 26 июня 2000 года** 733 МГц, представлен 13 ноября 2000 года** 766 МГц, представлен 13 ноября 2000 года** 800 МГц** 850 МГц, представлен 9 апреля 2001 года** 900 МГц, представлен 2 июля 2001 года** 950 МГц, представлен 31 августа 2001 года** 1000 МГц, представлен 31 августа 2001 года** 1100 МГц, представлен 31 августа 2001 года** 550 МГц (Mobile)** 600 МГц (Mobile), представлен 19 июня 2000 года** 650 МГц (Mobile), представлен 19 июня 2000 года** 700 МГц (Mobile), представлен 25 сентября 2000 года** 750 МГц (Mobile), представлен 19 марта 2001 года** 800 МГц (Mobile)** 850 МГц (Mobile), представлен 2 июля 2001 года** 600 МГц (LV Mobile)** 500 МГц (ULV Mobile), представлен 30 января 2001 года** 600 МГц (ULV Mobile)XScale "(хронологическая запись)"* Представлен: 23 августа, 2000Pentium 4 (not 4EE, 4E, 4F), Itanium, P4-based Xeon, Itanium 2 "(хронологические записи)"* Представлены: в апреле 2000 — июле 2002=== Celeron (Pentium III на ядре Tualatin) ===* Технологический процесс Tualatin Celeron — 0,13 мкм* Кэш L1: 32 КБ* Кэш L2: 256 КБ (Advanced Transfer)* Частота системной шины: 100 МГц** 900 МГц** 950 МГц** 1,0 ГГц** 1,1 ГГц** 1,2 ГГц** 1,3 ГГц** 1,4 ГГц=== Pentium M ===* Представлен в марте 2003* Технологический процесс: 0,13 мкм (Banias)* Кэш L1: 64 КБ* Кэш L2: 1 МБ (встроенный)* Базируется на ядре Pentium III, с инструкциями SIMD SSE2 и глубоким конвейером* Количество транзисторов: 77 миллионов* Упаковка процессора: Micro-FCPGA, Micro-FCBGA* Сердце мобильной системы Intel «Centrino»* Частота системной шины: 400 МГц (Netburst)** 900МГц (Ультранизкий вольтаж)** 1,0 ГГц (Ультранизкий вольтаж)** 1,1 ГГц (Низкий вольтаж)** 1,2 ГГц (Низкий вольтаж)** 1,3 ГГц** 1,4 ГГц** 1,5 ГГц** 1,6 ГГц** 1,7 ГГц* Технологический процесс: 0,09 мкм = 90 нм (Dothan)* Представлен в мае 2004* Кэш L2: 2 МБ* Варианты:** 1,0 ГГц (Ультранизкий вольтаж)** 1,1 ГГц (Ультранизкий вольтаж)** 1,2 ГГц (Ультранизкий вольтаж)** 1,3 ГГц (Ультранизкий вольтаж)** 1,3 ГГц (Низкий вольтаж)** 1,4 ГГц (Низкий вольтаж)** 1,5 ГГц** 1,6 ГГц** 1,7 ГГц** 1,8 ГГц** 1,9 ГГц** 2,0 ГГц** 2,13 ГГц** 2,26 ГГц=== Celeron M ===* Технологический процесс: 0,13 мкм (Shelton)** Кэш L1: 64 КБ** Кэш L2: 0 КБ** SSE2 SIMD-инструкции** Нет поддержки технологии SpeedStep, поэтому не является частью 'Centrino'*** Celeron 1.0B — 1,00 ГГц* Технологический процесс: 0,13 мкм (Banias-512)** Представлен: в марте 2003** Кэш L1: 64 КБ** Кэш L2: 512 КБ (интегрированный)** SSE2 SIMD-инструкции** Нет поддержки технологии SpeedStep, поэтому не является частью 'Centrino'** Обозначение: Family 6 model 9*** 310 — 1,20 ГГц*** 320 — 1,30 ГГц*** 330 — 1,40 ГГц*** 333 — 0,9 ГГц (модель с низким энергопотреблением (ULV))*** 340 — 1,50 ГГц* Технологический процесс: 0,09 мкм = 90 нм (Dothan-1024)** Кэш L1: 64 КБ** Кэш L2: 1 МБ (интегрированный), 512 Кб — в некоторых моделях с низким энергопотреблением (ULV)** SSE2 SIMD-инструкции** Частота системной шины (FSB): 400 MHz** Нет поддержки технологии SpeedStep, поэтому не является частью 'Centrino'*** 350 — 1,30 ГГц*** 350J — 1,30 ГГц, с битом Защиты Исполнения (Execute Disable Bit)*** 353 — 0,90 ГГц (ULV, 512 Кб L2)*** 360 — 1,40 ГГц*** 360J — 1,40 ГГц, с битом Защиты Исполнения (Execute Disable)*** 370 — 1,50 ГГц, с битом Защиты Исполнения (Execute Disable)*** 373 — 1,00 ГГц (ULV, 512 Кб L2)*** 380 — 1,60 ГГц, с битом Защиты Исполнения (Execute Disable)*** 383 — 1,00 ГГц (ULV, 1 Мб L2)*** 390 — 1,70 ГГц, с битом Защиты Исполнения (Execute Disable)* Технологический процесс: 0,09 мкм = 90 нм (Stealey)** Представлен в середине 2007** Кэш L1: 64 КБ** Кэш L2: 512 КБ** SSE2 SIMD-инструкции** Энергопотребление: 0,4-3 Вт*** A100 — 0,60 ГГц*** A110 — 0,80 ГГц* Технологический процесс: 0,065 мкм = 65 нм (Yonah-1024)** Представлен: в январе 2006** Кэш L1: 64 KB** Кэш L2: 1 MB (интегрированный)** SSE2 SIMD-инструкции** Частота системной шины (FSB): 533 MHz** Execute Disable Bit во всех моделях** Нет поддержки технологии SpeedStep, поэтому не является частью 'Centrino'*** 410 — 1,46 ГГц*** 420 — 1,60 ГГц*** 423 — 1,06 ГГц (модель с низким энергопотреблением)*** 430 — 1,73 ГГц*** 440 — 1,86 ГГц*** 443 — 1,20 ГГц (модель с низким энергопотреблением)*** 450 — 2,00 ГГц=== Intel Core ===* Технологический процесс: 0,065 мкм = 65 нм (Yonah)* Представлен: в январе 2006 года* Частота системной шины: 667 МГц* Удвоенное (или одиночное в случае Solo) ядро с разделяемым кэшем L2 размером 2 МБ* SSE3 SIMD-инструкции** Intel Core Duo T2700 2,33 ГГц** Intel Core Duo T2600 2,16 ГГц** Intel Core Duo T2500 2,00 ГГц** Intel Core Duo T2400 1,83 ГГц** Intel Core Duo T2300 1,66 ГГц** Intel Core Solo T1300 1,66 ГГц** Intel Core Solo T1200 1,50 ГГц=== Pentium Dual-Core ===* Технологический процесс: 0,065 мкм = 65 нм (Yonah)** Представлен: в январе 2006 года** Частота системной шины: 533 МГц*** Pentium T2050 (1,60 ГГц, 2 Мб кэш L2)*** Pentium T2060 (1,60 ГГц, 1 Мб кэш L2)*** Pentium T2080 (1,73 ГГц, 1 Мб кэш L2)*** Pentium T2130 (1,86 ГГц, 1 Мб кэш L2)=== Dual-Core Xeon LV ===* Технологический процесс: 0,065 мкм = 65 нм (Sossaman)** Представлен: в марте 2006** Основан на ядре Yonah, с поддержкой SSE3 SIMD-инструкций** Частота системной шины: 667 МГц** Разделяемый кэш L2 размером 2 МБ*** 2.0 ГГц== 32-битные процессоры: микроархитектура NetBurst ===== Pentium 4 ===* Технологический процесс: 0,18 мкм (1,40 и 1,50 ГГц)** Представлен 20 ноября 2000 года** L2-кэш — интегрированный 256 КБ (Advanced Transfer)** Упаковка процессора: PGA423, PGA478** Частота системной шины: 400 МГц** SSE2 SIMD Extensions** Количество транзисторов: 42 миллиона* Технологический процесс: 0,18 мкм (1.7 ГГц)** Представлен 23 апреля 2001 года** Подробнее см.