位输出的进位有一点不同：输入进位必须经过 "n" 个进位生成器模块来得到进位输出的效果交替进位极性和优化的的设计可以减少一半的延迟时间。
超前进位加法器.为了减少多位二进制数加减计算所需的时间，工程师设计了一种比脉动进位加法器速度更快的加法器电路，这种加法器被称为“超前进位加法器”（carry-lookahead adder）。下面简述超前进位加法器的主要原理。我们先来考虑构成多位加法器的单个全加器从其低一位获得的进位信号formula_11，我们可以将它变换为formu