工具，设计人员可以将更多的精力放在高抽象级别的硬件描述语言设计。
可综合代码.逻辑综合工具不能接受所有的Verilog代码。设计人员需要确保硬件描述语言代码是周期到周期的寄存器传输级描述。诸如codice_83的循环结构必须通过信号边缘的形式（如codice_248）提供终止条件；codice_13结构可能也不能被转换。如果不指明数字的位宽，那么系统可能默认它为一个较大的值（如32位），这就可能产生规模非常庞大的逻辑门级网表，其中一部分是不必要的，这将造成资源的浪费。与未知逻辑cod