接下来，综合工具会使用对设计者来说不可见的技术方法，将这个逻辑电路网络进行优化。优化的内容，是在此阶段采取一些与具体半导体器件工艺无关的计算机技术，来简化逻辑函数，从而让所用的逻辑门数减少，并满足一定的时序、面积、功耗要求。这一步所完成的任务和人工利用卡诺图化简逻辑函数的目的一致，不过自动化的逻辑综合工具大大降低了人工操作的难度和错误率。最后，优化过后的逻辑门网表将进一步接受各种验证，保证其功能符合设计人员的预期。然后，网表将被送往集成电路硬件厂商，在那里技术人员将采用器件与具体器件工艺相关的技术，根据