出和半加器类似，包括向高位的进位信号"C"和本位的和信号"S"，相加结果的总和表达为formula_1。一位全加器的真值表为：在实际的应用中，全加器可以通过不同的方式制造，例如直接利用晶体管级的电路，或者由其他现成的逻辑门来构成。和、进位信号对应的逻辑函数表达式分别为formula_2以及formula_3。另一种全加器电路与之前的方式略有不同，它用一个异或门来代替或门对其中两个输入信号进行求和，其进位信号对应的逻辑函数表达式分别为formula_4。通过适当的逻辑函数变化，可以证明它与前面的计算方法结