预读取是2位，DDR3预读取是8位。DDR SDRAM一般是2到3个总线周期的读取等待时间，而DDR2一般是4到6个总线周期的读取等待时间。另外增加的带宽导致的成本是芯片封装更昂贵且更困难，因为BGA封装相比于先前采用TSSOP封装技术生产的DDR SDRAM和SDR SDRAM更昂贵且更困难。这种封装的改变需要更高的总线速度以维持信号的完整。节能得以实现主要是由于生产过程中的模具收缩导致工作电压的下降（从DDR的2.5V到DDR2的1.8V）。更低的内存时钟频率也能使应用程序不需要最高的可用数据传