出形式的移位寄存器接法，可以将输入的串行数据以并行格式输出。串行通信要求的几位数据完成输入之后，就可以在输出端的各位同时读出并行数据。在这种设置中，每个触发器都是边沿触发的。第一个触发器工作在给定的时钟频率下。其余后级触发器将前级的频率折半，也就是占空比变为二倍。因此，它需要两倍长的上升/下降沿来触发后续的每一个触发器；这就错开了时域中的串行输入，从而导致并行输出。
并入串出.并入串出形式的移位寄存器接法，通过下图所示D1-D4并行输入段接收4位外部并行数据，而Q为串行输出的引