部署多核（原型为48核），硬件支持对每核的频率与电压控制以最大化能耗效用，还有mesh网络用于片间通信。该设计缺乏高速缓存一致性内核，主要用于使设计适用于很多核的情形。2007年披露的研究项目是片上80核，每核2套浮点单元，非x86实现而是96位超长指令字架构。该项目研究了核间通信方法、片上能耗管理，获得了1.01 TFLOPS在3.16 GHz功率62 W。
至强融核的原型Knights Ferry.英特尔 集成众核（Many Integrated Core，MIC）原型板，