个阶段花费1个cycle的时间。处理器使用了有如工厂流水线的设计，当指令由一边进来的同时就有另一个指令从另一边出去。由于RISC流水线是降低复杂度的设计，使得流水线核心跟指令快取可以被装置在同一个芯片内，这是精简指令集较为快速的原因。早期的装置，例如SPARC和MIPS比Intel和Motorola的CISC还快10倍。
与指令集架构的关系.指令集架构大致上和处理器的程式设计模型（programming model）一样。指令集架构包括执行模型（execution model），暂