一半。另外执行核心亦由P6、P6-M、及Netburst的一次可处理3个指令，增加至4个。本架构亦是双核心设计，两个核心的L1快取互相连接，共用L2快取。使用以上设计以达到最高效能功耗比（Performance per watt）。其中一个新设计为宏融合，将两个x86指令合併成为一个，以达到优化。另外，本架构亦将128位元的SSE指令的思考时间由两个週期缩短为一个週期，及全新的省电设计。所有核心会以最低速度运行，当有需要时则自动增速，以减低晶片的发热量，及其耗电量。本架构的前端总线（FSB）为Woodc