行频率。实际上，信号可能无法准确地在理想的信号边缘到来之前的瞬间保持在其正确的信号值上，它保持稳定所需的时间于理想情况有一定的偏移，这种偏移就是时钟偏移。除了上面这种情况，还有其他多种原因可以导致时钟偏移的现象。
基本概念.同步时序电路的基本模型是由寄存器（实现时序功能）和寄存器之间的组合逻辑电路（实现组合逻辑功能）构成的。数据信号被锁存在寄存器中，并可以“穿过”组合逻辑电路到达下一个寄存器，然后在时钟的有效边缘到来时，下一级寄存器对数据信号进行锁存。理想的电路系统需要时钟信号在各