得的进位信号则为formula_17。在多位脉动进位加法器中，formula_18必须连接到低一位的进位输出信号，如果使用这种方式构成多位全加器，则逻辑门的延迟会发生累加，导致降低电路的计算效率下降。超前进位加法器采取的方式是，将formula_19的逻辑函数代入到formula_18，即formula_21，于是，这一位的进位输出就只取决于formula_22、formula_23、formula_24、formula_25、formula_26几个信号，而这几个信号都是计算电路外部的已知信号，而非低一位