。异或的运算顺序如下：输入的顺序对输出没有影响，因为异或满足结合律。与非逻辑实现的异或运算的逻辑表达式如下：
硬件描述和引脚分配.异或门是基本的逻辑门，因此在TTL和CMOS集成电路中都是可以使用的。标准的CMOS集成电路为4070，包含四个独立的2输入异或门。4070替换了可靠性差的4030，但二者的引脚分配相同。下面是引脚分配表：包括NXP在内的很多半导体制造商都生产这一元件，封装方式分为直插DIP封装和两种。元件的数据表可在大多数元件数据库查询到。Secti