风格等因素会影响综合后网表的效率。目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。
等效性检查.为了比较门级网表和寄存器传输级的等效性，可以通过生成诸如不二可满足性、二元决策图等途径来完成形式等效性检查（形式验证）。实际上，等效性检查还可以检查两个寄存器传输级设计之间，或者两个门级网表之间的逻辑等效性。
时序分析.现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，