入信号、进位输出延迟，加上31乘以3倍的其他全加器上的延迟，总共等于95倍的逻辑闸延迟。一个 "n" 位波纹进位加法器的最坏情形延迟方程为从位位置0到进位输出的进位有一点不同：输入进位必须经过 "n" 个进位生成器模块来得到进位输出的效果交替进位极性和优化的的设计可以减少一半的延迟时间。
超前进位加法器.为了减少多位二进制数加减计算所需的时间，工程师设计了一种比脉动进位加法器速度更快的加法器电路，这种加法器被称为“超前进位加法器”（carry-lookahead adder