一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟週期'。只有在这个条件满足下（不考虑其他的某些细节），电路才能保证是可靠的。同步逻辑也有两个主要的缺点：
同步时序逻辑电路的存储器件——触发器.触发器是一种具有记忆能力、构成时序逻辑的基本单元电路。一个触发器能“存储”一位二进制数字信息：“0”或“1”。
非同步逻辑（异步逻辑）.非同步时序逻辑是循序逻辑的普遍本质，但是由于它的弹性关系，他也是设计上困难度最高的。最基本的储存