反馈给D输入的D型触发器。该电路可以存储一个比特，因此在它溢出（从0重新开始）之前可以从零计数到一。该计数器每个时钟周期会递增一次，两个时钟周期会溢出，故每个周期会从0转换到1，再从1转换到0。异步计数器会产生一个新的新时钟，频率是输入时钟频率的一半，占空比50%。如果这个输出再接到D型触发器（其反向输出也反馈给D输入）作为时钟，将会得到计数速度为其一半的另一个1位计数器。把它们整合在一起，就产生了两位计数器：可以继续添加触发器（反向输出需作为触发器自己的输入），并使用前一个触发器的输出作为时钟信号。