现逻辑或非的逻辑门，功能见右侧真值表。若输入均为低电平（0），则输出为高电平（1）；若输入中至少有一个为高电平（1），则输出为低电平（0）。或非是逻辑或加逻辑非得到的结果。或非是一种具有函数完备性的运算，因此其他任何逻辑函数都能用或非门实现。相比之下，逻辑或运算器是一种单调的运算器，其只能将低电平变为高电平，但不能将高电平变为低电平。在绝大多数但不是所有的电路设计中，逻辑非的功能本身就包含在结构中，如CMOS和TTL等。在这样的逻辑系列中，要实现或门，唯一的方法是用2个或更多的逻辑门来实现，如一个或非门