号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。
设计验证.设计人员