素构成：寄存器和组合逻辑电路。寄存器通常由D触发器组成，按照给定时间脉冲来进行同步时序操作，这个部分使得时序逻辑电路具有记忆的功能。组合逻辑电路则由逻辑门组成，提供电路的所有逻辑功能。例如，一个非常简单的同步电路如右图所示。寄存器的输出端，通过一个反相器连接到其输入端，这样，每遇到一个时间脉冲的上升沿信号，输出端的逻辑电平改变一次。在这个电路中，反相器构成了组合逻辑电路部分。如果使用硬件描述语言来设计数字集成电路，设计人员通常并不在晶体管级进行设计，而是在更高的抽象级别（层次）进行工程设计。在硬件描