辑装置为技术基础发展而成。作为特殊应用积体电路中的一种半客制电路，它既弥补专用集成电路电路不足，又克服原有可编程逻辑器件门电路数有限的缺点。
概要.目前以硬体描述语言（Verilog或VHDL）描述的逻辑电路，可以利用逻辑合成和布局、布线工具软件，快速地烧录至FPGA上进行测试，这一过程是现代集成电路设计验证的技术主流。这些可编程逻辑元件可以被用来实现一些基本的逻辑闸数字电路（比如与门、或门、异或门、非门）或者更复杂一些的组合逻辑功能，比如译码器等。在大多数的FPGA里面，这些可编