DDR3 SDRAM为了更省电、传输效率更快，使用SSTL 15的I/O介面，运作I/O电压是1.5V，採用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增更为精进的CWD、Reset、ZQ、SRT、PASR功能。CWD是作为写入延迟之用，Reset提供超省电功能的命令，可以让DDR3 SDRAM记忆体颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（On Die Cali