容还会导致信号传递的延迟，这样的延迟在超大规模集成电路中的负面效果十分显着。在进行半导体器件制造时，研究人员会通过各种方式来改善器件结构，尽可能地降低寄生电容带来的负面效应。前端的集成电路设计人员则会在物理设计时提取寄生电容参数，通过合理的布局、布线、版图设计来缓解电路的延迟。