到刷新并等待下一帧完成。 在非固定刷新场景且解决方案预测下次刷新时间的情况下，过驱动像素会变得棘手，因此必须针对每个面板实施和调整过驱动值以避免重影。 
硬件.模块包含所有功能组件。其基于Altera Arria V GX系列FPGA，具有156K逻辑单元，396个DSP模块，67个LVDS通道。采用TSMC 28LP工艺生产，配备三个DDR3L DRAM芯片来获得一定的带宽，总容量768MB。采用的FPGA还具有LVDS接口，用于驱动监视器面板。它旨在取代常见的倍线器，可以轻松由