于集群多线程的模块化设计，一个模组包含两个整数丛集（在作业系统中显示为两个逻辑核心）、一个双执行绪的浮点运算单元（FlexFPU）、64KB一级资料快取以及每个整数丛集单独配备的16KB一级指令快取其，其每个整数丛集拥有4条管线，在这4条管线中，2个算术逻辑单元（ALU）与2个位址生成单元（AGU）为一组。由此每个模块可在每个时钟週期内处理4条指令（2次运算操作和2次存取操作）。而x86指令集会被分成8个uOPs，这就刚好与管线内的ALU和AGU两两成对。AMD官方指出这会使性能相对于K10构架提升50%以