将试图把总线电压拉回低电平，造成不可预知的输出。基于上面的优点，可以将几个 OC 连接在一起形成“线与（wired AND）”（正逻辑，即高电平代表真）或“线或（wired OR）”（负逻辑，低电平代表真）。线或的原理可通过简单的分析得知，也可由德摩根定律证明。OC 唯一的问题就是功率耗损。因为这样的组态往往需要较高的电流才能正确的工作，即使在关闭的状态，也通常会有几个 nA 的洩漏电流，更不用说输出侧上拉电阻所带来的损耗。