）是电子设计自动化中的一个重要步骤，在这过程中会把电路元件安置在指定面积的晶片上进行物理设计的流程。如果电路的布局存在设计不良，那么集成电路芯片的性能将会受到影响甚至部份失灵或严重的产生故障，而且会因为纳米级别的微电路连线设计得不到优化（对连线的配置称为布线），导致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。
延伸阅读.下列学术期刊提供了有关电子设计自动化的更多信息：下列学术文献解释了用于元件布