致性（，或cache coherency），又译为快取连贯性、快取同调，是指保留在快取记忆体中的共享资源，保持资料一致性的机制。在一个系统中，当许多不同的装置共享一个共同记忆体资源，在快取记忆体中的资料不一致，就会产生问题。这个问题在有数个CPU的多处理机系统中特别容易出现。快取一致性可以分为三个层级：