From: kropf@i80s19.ira.uka.de (Thomas Kropf)
Newsgroups: comp.lang.vhdl
Subject: CFP GI/ITG_Workshop (German)
Date: 14 Aug 1992 07:09:12 GMT
Organization: University of Karlsruhe, FRG
Distribution: de
NNTP-Posting-Host: i80s19.ira.uka.de
Keywords: call for papers


                      CALL FOR PAPERS
                      ===============

                      GI/ITG-Workshop (*) 

       "FORMALE METHODEN ZUM ENTWURF KORREKTER SYSTEME"

                     21.-23. Maerz 1993
          Treff Hotel, Bad Herrenalb, Schwarzwald

___________________________________________________________

Veranstalter:    GI/ITG  Fachgruppe  "Methoden des Entwurfs
                 und der Verifikation digitaler Schaltungen 
                 und Systeme"
___________________________________________________________

Herkoemmliche Methoden  wie Simulation  reichen zur Sicher-
stellung der Entwurfsfehlerfreiheit komplexer Systeme nicht 
mehr aus. Deshalb haben  in letzter  Zeit formale Techniken 
zum Entwurf korrekter Schaltungen und  Systemen zunehmendes 
Interesse gefunden.  Ziel dieses Workshops ist es, Forscher 
und Anwender aus Universitaet und Industrie zusammenzufueh-
ren, die an der Anwendung formaler Methoden fuer den Schal-
tungsentwurf  interessiert sind.  In Vortraegen und Diskus-
sionen sollen neueste Ergebnisse ausgetauscht und Werkzeuge 
vorgestellt werden. Anwendungsbezogene Beitraege sind hier-
bei ebenso willkommen wie theoretische Grundlagen. 
___________________________________________________________

THEMENSCHWERPUNKTE

o Spezifikation
  Systemspezifikation, Hardware-Beschreibungssprachen, 
  Schnittstellenspezifikation

o Modellierung
  Verhaltensmodellierung asynchroner Systeme,
  "trace theory", Nebenlaeufigkeit

o Synthese
  interaktive formale Synthese, transformationale Synthese, 
  High-Level-Synthese

o Zeitverifikation
  Bestimmung kritischer Pfade ("false path" Problematik), 
  Hazarderkennung, asynchrone Verifikation

o funktionale Verifikation
  Einsatz von Theorembeweisern (HOL, OTTER, ...),
  Temporale Logik, Rueckuebersetzung

o endliche Automaten 
  symbolische Automatentraversierung,
  binaere Entscheidungsdiagramme (BDDs)

o Validierungsmethoden
  Simulationsplanung, 
  probabilistische Verfahren zur Korrektheitsueberpruefung

o praktische Erfahrungsberichte
  Einsatz formaler Methoden und Werkzeuge in der Industrie
___________________________________________________________

Interessenten sind  herzlich  eingeladen,  3  Kopien eines 
Kurzmanuskripts (ca. 1000 Worte)  in Deutsch oder Englisch 
bis zum  30.  November  1992 (+)  an den  Tagungsleiter zu 
senden. 

Die Benachrichtigung der Autoren ueber Annahme oder Ableh-
nung  erfolgt  bis zum  31. Januar 1993.  Die angenommenen 
Beitraege werden  an die Workshop-Teilnehmer verteilt.  Es 
ist geplant,  waehrend des Workshops  die besten Beitraege 
auszuwaehlen,  die dann  in Form eines ausfuehrlichen Bei-
trages in einem Konferenzband veroeffentlicht werden.

Um eine ergiebige Diskussion der Vortraege  sowie Kontakte 
und informelle Gespraeche  unter den Anwesenden zu ermoeg-
lichen,  ist  die Zahl der  Teilnehmer auf 80 Personen be-
grenzt.
___________________________________________________________

TAGUNGSLEITER

Prof. Dr.-Ing. D. Schmid
Universitaet Karlsruhe,   Institut fuer Rechnerentwurf und
Fehlertoleranz, Postfach 6980, W-7500 Karlsruhe
Tel. (0721) 608 3960,  FAX (0721) 370 455
___________________________________________________________

PROGRAMMKOMITEE (+)

H. Eveking Uni Frankfurt       P. Marwedel Uni Dortmund
T. Filkorn SIEMENS Muenchen    F.J. Rammig Uni-GH Paderborn
W. Grass   Uni Passau          D. Schmid   Uni Karlsruhe
T. Kropf   Uni Karlsruhe       B. Straube  EAS Dresden
R. Kumar   Uni Karlsruhe       E. Tid'en   SIEMENS Muenchen
H.M. Lipp  Uni Karlsruhe
___________________________________________________________

WEITERE INFORMATIONEN BEI:

Thomas Kropf
Universitaet Karlsruhe,   Institut fuer Rechnerentwurf und
Fehlertoleranz, Postfach 6980, W-7500 Karlsruhe
Tel. (0721) 608 4220, FAX (0721) 370 455
email: kropf@ira.uka.de
___________________________________________________________

(*) Genehmigung durch die GI/ITG steht noch aus.
(+) Aenderungen noch moeglich

Xref: sparky comp.lang.vhdl:411 comp.lang.verilog:313 comp.specification:367