DDR4 SDRAM

title: 发展历史.
content: JEDEC,内存标准的主体制定组织,在2005年时已经着手DDR3 SDRAM的继任标准,此时离DDR3标准亮相的2007年还有2年。DDR4的高层级架构原定计划在2008年完成。  2007年开始就有DDR4标准的一些早前资讯被公开,2008年8月份于旧金山举行的英特尔开发者论坛(IDF)上,一位来自奇梦达的出席演讲嘉宾提供更多关于DDR4的公开资讯。当年关于DDR4的描述中,DDR4将使用30奈米制程、1.2伏的运行电压、常规总线时脉速率在2133MT/s而“发烧级”的有3200MT/s、在2012年推出市场、在2013年它的运行电压将改进至只有1伏。  后来,在2010年于东京举行的MenCon(一个电脑内存工业的大会)上,由JEDEC主导的题为“Time to rethink DDR4”的技术展示中,更多的DDR4技术资料被公布。当时以“New roadmap: More realistic roadmap is 2015”为题公布DDR4内存标准的新时间线,使不少媒体站点报导DDR4的发布将会或已定好推迟至2015年。然而早在2011年初,三星电子、海力士已制造出并公布全球首支DDR4-SDRAM内存模组工程样品,这个时间刚好是原定计划上,而且内存厂商也开始准备进行DDR4 SDRAM颗粒、模组的大规模商业化生产以达到计划2012年推出市场的目标。  预期计划DDR4在2013年的DRAM市场上获得5%的市场占有率,大约2015年普及并占有50%的市占率。然而到2013年,DDR4的市场普及计划被延期至2016年或以后。DDR3至DDR4的市场普及过渡速度将比DDR2过渡至DDR3的要快上不少,DDR3花大约5年才从市场占有率上超过DDR2。在这个层面上,是由于现时升级DDR4 SDRAM需要连带电脑系统的一些部件(如主板、CPU)一并更换而致的。  2009年2月,三星电子放出消息确认40奈米制程的DRAM芯片已成功流片,成为DDR4发展的关键一步。自2009年开始,DRAM的制程仅开始迁移至50奈米。2011年1月,三星电子宣布他们已经完成2GB的DDR4 DRAM模组的制造和测试,并公布全球首支DDR4 SDRAM模组,其DDR4 DRAM颗粒基于30至39奈米之间的制程,资料传输率为2133MT/s,运作电压在1.2V,使用漏极开路(Open Drain)技术(从制造GDDR图形内存的工艺改造而来)并且表现出比同规格DDR3模组低40%的耗电量。  三个月以后(即2011年4月),海力士宣布运作于2400MT/s资料速率的2GB DDR4内存模组面世,运作电压同样在1.2V,也采用30至39奈米的制程(未具体指明),另外他们还预期在2012年下半年开始大批量生产。DDR4的半导体制程预期计划是需要30奈米或更小长度的制程,预期将在2012年至2014年之间完成这个转变。  2012年5月,美光科技宣布他们将在2012年后期使用30奈米制程生产DRAM及闪存颗粒。  在2012年7月,三星电子宣布试制业界首支16GB的寄存式双列直插内存模组(registered dual inline memory modules,RDIMM),采用DDR4 SDRAM颗粒,用于企业级服务器系统。  2012年9月,JEDEC宣布DDR4 SDRAM的最终规格,正式成为DDR3 SDRAM的后继内存标准。起始资料传送率由2133MT/s起跳,上限暂定为4266MT/s。  2014年4月,海力士宣布他们已经开发出世界上首支并且存储密度最高的128GB的DDR4 SDRAM内存模组,基于使用20奈米制程级别的8Gb DDR4颗粒。该模组工作于2133MT/s,位宽64位元,资料带宽为17GB/s。海力士预计2015年开始DDR4 SDRAM投入商业化,2016年将成为主流标准。
title: 未来市场发展.
content: 2013年4月,一名新闻作家对国际数据集团(IDG)旗下的国际数据资讯(IDC)的关于DDR4 SDRAM制造生产的相关调查发表看法。其中指出,随着行动式运算平台以及相关装置的日益普及——它们都使用效能较低但极低功耗的内存,传统桌上型运算平台的市场增长缓慢,以及内存厂商市场份额的巩固以及制造流程业务的整合(即内存颗粒以及内存模组的制造同属于内存厂商的业务,如三星电子),这些就意味着RAM行业的利润空间将十分低下。结果就是他们会寻求保费定价的方式来保证营业利润,以支持庞大的研发费用以向市场推出新技术,但是要做到这样是十分困难的,而且市场容量已转移至其它领域上;根据iSupply的报导指出,SDRAM制造商和芯片组开发者在某种程度上处于「进退两难的境地」,「没有人(消费者)愿意花大钱购买DDR4的产品,而价位低,利润也低,造成制造商对这产品的生意兴致缺缺」。市场情绪的转变在于桌上型运算平台,而由英特尔、超微制造的支援DDR4的芯片组、处理器产品,可能会引领新一轮的内存市场增长。  不过由于当前DDR4相较于DDR3的实际效能表现并不是十分出彩(除非运作时脉能有大幅度的提升),2015年下半年到2016年中时虽然DDR4内存每MB容量的价格比DDR3的低,然而这个时间段市面上支援DDR4的处理器较少,而这些处理器的效能对比DDR3世代的产品的也没有明显提升,主要依靠旧电脑的汰换升级来获得市场普及机会;而到2017年时,尽管有更多的支援DDR4内存的处理器和主板推出,由于各大内存芯片厂商的减产加上制程更新而导致的新一轮抬价,本来已经不佳的个人电脑出货量则是持续灰暗光景,为DDR4全面取代DDR3的进程增添未知数。
title: 支援产品.
content: 实际可支援DDR4内存的主板、处理器产品于2014年面世,包括英特尔、超微于2014年下半年发布的处理器。2014年第二季度已经有带有ECC校验功能的产品推出市场,无ECC校验功能的型号在2014年第三季度推出。超微在2014年发布的「Hierofalcon」系统芯片(SoC)开始支援DDR4内存。而英特尔早在2014年Haswell-E的路线图上计划支援DDR4,2014年底发布的「Haswell-E」核心之处理器是英特尔首款支援DDR4 SDRAM的产品。此时,已经有不少DDR4内存模组持续铺货中。目前Intel的Coffe Lake、Kaby Lake、Skylake、Haswell-E和Broadwell-E处理器架构全面支持DDR4内存,而它们当中Kaby Lake和Skylake保留DDR3和LPDDR3的支援(LPDDR3主要是低功耗处理器,即型号中带Y的产品线,它们禁用DDR4内存控制器)。  2014年8月下旬,英特尔发布支持DDR4内存,基于Haswell-E/EP核心的Core i7-5900/5800处理器系列以及配套的X99芯片组,支持四通道内存技术。是全球首款支援DDR4内存的处理器。此外还采用与LGA 2011不相容的LGA 2011v3插座,与使用DDR3内存的前代型号有所区分。  2015年8月上旬,英特尔发布Skylake微架构的CPU,Core i7-6700K和Core i5-6600K以及Z170芯片组,支援DDR4。其后除了Core m系列不支援DDR4之外,Core i全系列型号均全数支援,不过这些处理器同时也支援DDR3L内存(低电压版DDR3内存),只是DDR3L和DDR4不能同时使用,只能二者择其一。  2016年8月,超微发表最后一代基于Bulldozer微架构、核心代号「Bristol Ridge」的AMD APU,仅支援DDR4 SDRAM,采用Socket AM4插座。2017年3月发表的基于Zen微架构的Ryzen系列处理器上,这些处理器也使用Socket AM4,仅支援DDR4内存。
title: 效能提升.
content: 与DDR3 SDRAM相比,DDR4 SDRAM拥有更高的时脉速率以及资料传输速率,初期支援2133至4266MT/s的资料传输率,而现行的DDR3,JEDEC制定的标准也仅从800至1600MT/s,后期才扩展至2133MT/s,非标准的也只有规格强大但产量较少的2400MT/s。而且,在效能提升的前提下,还比DDR3 SDRAM拥有更好的功耗表现,得益于更高的内存颗粒制程以及DDR4只有1.05V至1.2V的供电电压(DDR3的为1.2V至1.65V),最大电流值仅和DDR3相当。对于服务器市场,还提供Banks切换特性,但也就这样使得服务器用DDR4内存与桌面版本的DDR4内存从物理层面上就无法互用。
title: 技术细节.
content: DDR4相较于前代的DDR3的优势,主要是更高的模组密度(容量单位体积容量更大)、操作电压更低(功耗降低)以及带宽增加三方面。
title: 容量.
content: 相较于DDR3,DDR4理论上每根DIMM模组能达到512GiB的容量,而DDR3每个DIMM模组的理论最大容量仅128GiB;一个rank单元内的bank单元数量增长至16个(4个bank选择位元),每个DIMM模组最高拥有8个rank单元。  DDR4为提升资料存储密度,达到预定的容量目标,可能选择硅穿孔制程或其它3D堆叠制程。.DDR4的规格中一开始也包含有标准的3D堆叠制程,最大的堆叠层数可达一颗DRAM颗粒8层芯片堆叠封装。X-bit Labs预料如果采用这样高成本的高规格制程,将会导致高密度DDR4颗粒的价格非常的昂贵。内存预取依旧是8n带bank群组,包括两个或4个可选择的bank群组。另外在服务器平台上,还可选可切换内存bank的功能。  2008年一本关于半导体制程的书籍《Wafer Level 3-D ICs Process Technology》受到了关注,无标明制程的类比电子元件,例如电荷泵浦(charge pump)以及稳压器,另外额外的电路「可允许增加一定的特定带宽,但这样会消耗更多的晶圆面积」。这样的例子有CRC错误校验、片上终端、突发式硬件(burst hardware)、可程序管线、低阻抗,以及对传感放大器的需求越来越多(由于低工作电压而导致的位线的电平会有下降的可能)。该书的作者也指出,这样的结果导致内存阵列本身用到的晶圆面积占内存芯片的面积比,随着时间推移,下降至SDRAM、DDR芯片的70%至78%,DDR2的47%,DDR3的38%,DDR4更可能低至30%以下。  DDR4规格中也为x4、x8、x16等内存装置定义了标准。
title: 资料传输.
content: 最初三星的技术文档中表示DDR4的资料传输率也从2133MT/s起跳,最高速率在2013年的标准中暂定为4266MT/s,由于当时已有一些超频版DDR3内存模组已能上探至2133MT/s的资料传输率,因此为了与DDR3拉开效能差距而将最低资料传输率定为2133MT/s。Techage报导三星电子于2011年制造的DDR4 SDRAM内存模组的工程样品中,CAS延时值为13个时钟周期,与DDR3的相比,延时值增长幅度和DDR2升级至DDR3时差不多。至2012年,JEDEC正式确定DDR4 SDRAM的标准后,其资料传输率仅从1600MT/s起跳,但是以来其内存阵列的核心时脉比DDR3的翻倍,达200MHz～400MHz,而I/O总线时脉也从DDR3 SDRAM的400MHz～1066MHz提升至DDR4 SDRAM的800至1600MHz,不过I/O Buffer预取仍和DDR3一样维持8n倍率。由于DDR4内存的预取没有变动,仅以拉升运作时脉来提升传输率、传输延时也较高,而恰恰初面世时DDR4的运作时脉有普遍较低(1866～2400MT/s之间,更高的规格又多为XMP/AMP超频设定档来产生),这么低的运作时脉下实际的效能表现相比DDR3的并不会有太多出彩之处,除非大幅度地提升时脉。不过在2017年,一些有实力的厂商已经能将DDR4内存模组的资料传输率设定至3200MT/s之谱并能稳定运行,带宽表现也足够突出。  传输协议还有些以下改变:
title: 供电.
content: 新技术使用最高1.2V的内存模组供电电压,,最大字线电压峰值2.5V(V),相对地,DDR3的模组供电电压为1.5V;2013年释出的技术说明中,DDR4最低供电电压为1.05V(DDR4L),而至相对的是DDR3的低电压版本DDR3L以及DDR3U,最低也分别仅1.35V和1.25V()。
title: 命令编码.
content: 尽管运行方式与前代的DDR3、DDR2等基本相同,而DDR4还是相对于前几代SDRAM的命令格式上作出了修改。一个新命令信号「/ACT」用来指示激活(open row,开行)命令。  激活命令需要比任何其它的命令更多的位址位元数(在一个8Gb的部分需要18列位址位元数),因此当 /ACT 命令处于高电平时其高位元是闲置时,标准的「/RAS」、「/CAS」以及「/WE」信号是和位址位元的高位共享的。先前已编码的一个激活命令是不使用 /RAS=L、/CAS=H 以及 /WE=H 这样的组合的。  就如以往的SDRAM编码,A10被用于选取命令变体:自动预充电存取命令,和对单个bank单元与全部bank单元预充电命令的选取。它也选取ZQ校准命令的两个变体。  另外,A12被用作请求突发突变(burst chop):在 4 transfers 进行以后截断一个 8-transfer 突发。尽管直到8个传输时间过去之前bank仍然处于忙碌状态并且其他命令不可用,不同的bank可供存取。  同样,bank的位址数量也被大幅提升。每个DRAM里有4个bank选取位元可用来选取多达16个bank单元:两个bank位址位元(BA0、BA1),和两个bank群组位元(BG0、BG1)。当在同一个bank群组中存取不同的bank单元时会有另外的时间限制;在不同的bank群组中,存取一个bank比以往的更快。  另外,3个芯片层选取信号(C0、C1、C2),允许最多8个堆叠式芯片层封装于一块DRAM封装上。这可以更有效地充当3个以上的bank单元选取位元,使选取总数达到7(可以定位128个bank单元)。  注:  旧有的标准传输率仅为1600、1866、2133以及2400MT/s(12/15,14/15,16/15以及18/15GHz的时脉速率,双倍资料率),2666和3200MT/s(20/15以及24/15GHz的时脉速率)也有提供,但当时的规格尚未落定。
title: 设计考量.
content: 美光科技的DDR4研发团队释出了一些积体电路(IC)以及印刷电路板(PCB)的关键设计要点:  积体电路设计:  印刷电路板设计:
title: 模组封装.
content: DDR4有数种封装规格。  一种是288 PIN U-DIMM模组,与240 PIN的DDR2/DDR3 DIMM模组相近,供普通的台式电脑使用。每个PIN的之间的宽度极其接近(而每个PIN的宽度改为0.85毫米而非1.0毫米)以便符合标准的51⁄4英寸()的DIMM模组宽度,标准的模组高度小幅增加到(而非)以使信号布线更容易,模组厚度也从1.0毫米增加到1.2毫米以容纳更多的信号层。  另有288 PIN的R-DIMM模组,供服务器主板使用,除PIN数量、更精确更精确的电气效能要求(但和U-DIMM一样是1.2V工作电压)、支援ECC以外,和U-DIMM相近,但和U-DIMM不能互用。  260 PIN的SO-DIMM(DDR3 SO-DIMM拥有204 PIN),每个PIN的宽度是0.5毫米(DDR3 SO-DIMM的为0.6毫米),模组整体长度由DDR3的67.6毫米增加到68.6毫米,但高度保持30毫米不变。
title: 模组型号.
title: JEDEC标准DDR4模组.
content: <nowiki>* 可选项</nowiki>  资料来源:  此回,DDR4-xxxx以及PC4-xxxx中的「xxxx」都代表资料传输率(MT/s),「DDR4-xxxx」适用于内存芯片而「PC4-xxxx」则用于已组装完成的DIMM内存模组。此前DDR3以及更早的模组,标示内存的带宽(MB/s),所以像是PC4-1866对比PC3-14900,它们的带宽是一样的。模组的峰值带宽,由资料传输率/每秒的资料吞吐量乘以8。乘以8是由于DDR4内存模组的资料总线为64位元,以此除以8位元每字节而得。  不过往后的标准模组,型号又全数回到原来PCx-xxxxx,带宽数值标示于型号上。

Summary: 第四代双倍资料率同步动态随机存取内存(英文:Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory,简称为DDR4 SDRAM),是一种高带宽的电脑内存规格。它属于SDRAM家族的内存产品,是自1970年DRAM开始使用以来,现时最新的内存规格,旨在全面取代旧有的内存规格。