system: [SYSTEM]

user: 3. 实验结果分析与讨论 3.1. 锂镧钛固体电解质的结构及性能分析 利用X射线衍射分析对通过烧结获得的陶瓷片的成分信息、晶体结构和物相纯度进行测定。测试仪器为丹东方圆仪器厂制造的DX-2700型X射线衍射仪。测试条件为：Cu-Kα射线，波长λ = 1.5418 Å，管电压40 kV，管电流30 mA，扫描范围为20℃~70℃。Li 0.33 La 0.57 TiO 3 陶瓷片的XRD图谱如图1所示。 与标准图谱对比得出所测样品为Li 0.33 La 0.57 TiO 3 ，属于四方相(P4/3m空间群)。见图1可以看到不同烧结温度下陶瓷片的XRD图，它们的主峰位置一致。通过对比可以发现，在1300℃下烧结的陶瓷片在(200)晶面衍射峰的强度比其他温度下高出很多，XRD谱峰很尖，半峰宽很窄，具有很高的结晶性，表现出择优取向生长特性。 将各温度下烧结的样品镀上金电极后，采用电化学工作站CHI660E对样品进行电化学阻抗测试，测试结果见图2所示的阻抗谱图，其中半圆代表：离子在电解质内传输的过程中，晶内电阻和晶界电阻共同作用随频率由高到低的变化情况。图中的直线表示的是在低频下，电解质和金电极界面出现阻塞电极的电极极化现象。由于导电离子无法穿过电极或者电解质界面，只能在电场力的作用下富集在界面上。阻抗谱图中的转折点表示锂离子在传输到电解质和电极界面时开始出现电极极化现象。通过ZView拟合计算得到电解质材料的各阻抗值，从中可以发现阻抗越大，半圆的直径也越大，转折点的位置也跟着变化。由于不同温度下，材料的阻抗存在差异，所以会发生曲线的偏移。从图中可以看出所获得的LLTO电解质材料的晶界阻抗很高。电导率相关计算公式： 图1. Li 0.33 La 0.57 TiO 3 固态电解质XRD衍射图谱 图2. 在不同温度下烧结获得的LLTO基固态电解质的阻抗谱图 σ = L R × S 其中 σ 、R、S、L分别代表所测陶瓷片的电导率、阻抗、电极截面积和厚度，又 R t = R g + R g b ( R t ， R g 和 R g b 分别代表总电阻、晶粒电阻和晶界电阻)，通过计算可得到相应的 σ t ， σ g 和 σ g b ，分别表示总电导率、晶粒电导率和晶界电导率。 通过计算，得到见图3所示各样品的电导率。从图3中可以看到，材料的晶体电导率接近于10 −3 S/cm，与文献中的描述相符 [ 10 ] ，而晶界电导率和总电导率则比热压烧结的LLTO更低近一个数量级。因此， 图3. Li 0.33 La 0.57 TiO 3 固态电解质的晶粒、晶界和总电导率 我们采用了Zr 4+ 掺杂和延长烧结时间等方式对LLTO基固体电解质进行了改性研究，相关数据和讨论如下文所示。见图3清楚地反映出，Li 0.33 La 0.57 TiO 3 电解质材料电导率随着烧结温度变化呈现先升高后下降的趋势。在1300℃，其晶界电导率和总电导率同时取得最大值，分别为2.41 × 10 −5 S/cm和2.29 × 10 −5 S/cm，出现这种现象的原因可能是： 第一、锂离子在材料内的迁移数不均一。在烧结过程中，随着烧结温度的升高，电解质材料的锂离子烧损越来越强。电解质总的电导率由晶界电导率控制，由于晶界处缺陷密度和表面能量高，所以在相同温度下烧结，晶界处的锂离子热烧损比晶体内部要强，这导致锂离子的分布不均匀，离子在材料内的迁移数均一性下降，进而表现出材料的总电导下降。 第二、电解质内部致密性变化。在1300℃附近可能存在一个临界温度，即致密化温度，当从低温状态下不断升温时，材料的致密化程度不断提高，孔隙减少，电解质的电导率呈现不断提高的趋势。当达到临界温度后继续提高烧结温度，材料内晶体急剧长大，直到晶粒之间相互接触挤压才停止生长。这种大晶体颗粒在过热后冷却，在晶体内很容易产生热应力，当内应力超过晶体所能承受的临界应力时，材料容易产生裂纹，并在材料内部扩展。这些大的缺陷若处在锂离子传输通道上，将极大的阻碍离子的传输，从而增大电荷传递阻抗，宏观上表现为材料总的电导率下降 [ 6 ] [ 10 ] [ 11 ] 。 3.2. 锆掺杂锂镧钛固体电解质的结构与性能 晶界阻抗的大小对电解质的离子导电性有着重要的影响，而通过Zr 4+ 掺杂可以有效改善材料的电导率 [ 5 ] [ 7 ] [ 9 ] [ 12 ] [ 13 ] 。如上所述，1300℃下烧结的材料的性能相对较好，本文选择了将不同Zr 4+ 含量分别加入到LLTO基固态电解质体系中，通过固相法，在1300℃制备Zr 4+ 杂的LLTO，即Li 0.33 La 0.57 (Ti (1-x) ， Zr x )O 3 (x = 0， 0.02， 0.04， 0.06， 0.08， 0.10)，旨在改善晶界降低晶界阻抗，提升材料的导电性能。烧结完成后对各成分下的陶瓷片做了XRD、SEM和交流阻抗测试。 通过对各掺杂样品的XRD测试，得到见图4所示的X射线衍射图。从图中可以发现，随着掺杂Zr 4+ 含量的增加，(200)和(220)晶面的衍射峰劈裂越加明显，材料晶格的四方化程度增大，这是由于Zr 4+ 离子半径大于Ti 4+ ，Zr 4+ 掺杂进入LLTO晶格后，引起晶格畸变，且随着Zr 4+ 含量增加，晶格畸变度(即四方化程度)逐渐增大。 图4. 1300˚C烧结得到Zr 4+ 掺杂Li 0.33 La 0.57 (Ti (1-x) ，Zr x )O 3 的XRD图谱(x = 0， 0.02， 0.04， 0.06， 0.08， 0.10) 通过交流阻抗测试，可以得到，随着掺杂量的变化，材料的界内电阻和晶界电阻变化情况见图5所示。通过计算得到陶瓷片的离子电导变化见图6。由图知，Li 0.33 La 0.57 (Ti 1-x ， Zr x )O 3 的室温晶粒电导率随着Zr 4+ 含量的增加而降低，晶粒电导率减少源于离子掺杂造成衍射峰的劈裂和晶格畸变 [ 5 ] 。然而，在图6中，随着掺杂离子含量增加晶界电导率在x = 0.02至0.06区间增加，而在0.06至0.10区间减小。晶界阻抗在x = 0.06取得最小值，相应的晶界电导率在此处取得最大值σ gb = 6.05 × 10 −5 S/cm，该值是掺杂之前的2倍多。见图7为纯相和Zr 4+ 掺杂的Li 0.33 La 0.57 TiO 3 陶瓷片的表面形貌SEM图像，从图中可以发现，在相同的热处理工艺下，Zr 4+ 掺杂的陶瓷片相对于未掺杂的陶瓷片孔隙率更低、致密性更高。从图7(c)和图7(f)中可以发现，掺杂相对于未掺杂的陶瓷片晶界变得相对要模糊，局部呈现融化状态。总体分析，可以发现Zr 4+ 可以在一定范围内提升材料的致密性，增加锂离子有效传递路径，避免电解质内部微孔聚集阻碍离子传递；同时，掺杂在一定程度上降低材料的比表面积，降低材料的晶界阻抗，从而提升材料的总的电导率。 要提升材料的电导率，很大程度上就是要改善晶界特性，降低其对离子传输的阻碍作用。通过Zr 4+ 掺杂来改善LLTO快离子导体电导率的方式，在很大程度上就是发挥Zr 4+ 对多晶电解质材料的晶界进行修饰改性作用。从图7的(e)、(f)可以发现：材料的致密程度虽有很大的提升，但母相的均匀性并不好，大小不一，有可能源于母相的烧结并不充分，基体相没能够得到充分的长大。所以，我们采取了延长保温烧结时间，从12小时延长到24小时的热处理方式对之前得到的性能进一步优化。通过延长保温时间，为母相提供充分的长大时间，使组织均匀化，同时降低材料的比表面积，减小晶界对离子传输的影响。将所得到的样品进行交流阻抗测试，测试结果如图8所示。通过Z-VIEW软件拟合，得到材料的晶体阻抗为291 Ω，晶界电阻为1282 Ω，通过计算得到材料的晶体电导率、晶界电导率和总电导率分别为6.95 × 10 −4 S/cm、1.58 × 10 −4 S/cm和1.29 × 10 −4 S/cm。从中可以发现相比于仅12小时的保温时间，保温24小 图5. 1300˚C烧结的不同Zr 4+ 掺杂量的LLTO晶界及晶粒阻抗谱图 图6. 1300˚C烧结的不同Zr 4+ 掺杂量的LLTO电导率变化图 时得到的电解质性能有很大的提升，尤其是晶界阻抗下降明显，从而整体上大幅度提升了电解质材料的电导率。