Projet ANR-14-CE22-0022 – EFT-SAFE3A : Electronique Embarquée robuste aux agressions transitoires rapides pour les applications aéronautiques et automobiles.
Programme : Mobilité durable et systèmes de transport (DS0603) 2014
Année de financement : 2014
Coordinateur du projet : Monsieur Fabrice CAIGNET (Laboratoire d'Analyses et d'Architecture des Systèmes)
Partenaires : Entreprise autre que TPE ou PME; Laboratoire public; PME; VALEO EQUIPEMENTS ELECTRIQUES MOTEUR
Montant : 607697.0 euros
Date de début : 2014
Durée : 48 mois
Résumé : A ce jour, la réponse électrique des systèmes électroniques vis-vis de stress transitoires électriques rapides, ou Electrical Fast Transient (EFT), n’est pas caractérisée précisément. Parallèlement, de par l’évolution des technologies des semi-conducteurs et la multiplication d’applications embarquées dans des environnements sévères, les défaillances induites pas des EFT deviennent une préoccupation majeure non maitrisée. 
Les EFT sont des sources puissantes d’interférences pouvant générer des défaillances électroniques et des pertes de fonctions, réduisant fortement la fiabilité des équipements. Ceci est d’autant plus critique pour les applications aéronautiques et automobiles où la sécurité des personnes dépend de la fiabilité des systèmes électroniques embarqués.
Au niveau des équipements, deux types de défaillances peuvent apparaître lors d’EFT. Le premier est une défaillance permanente du circuit. Les méthodes de prévention utilisées pour gérer les marges de sécurité vis-à-vis des EFT montrent encore des incertitudes importantes. Des modifications tardives au niveau système ou circuit intégré augmentent les délais de mise sur le marché et génèrent des coûts très importants.
Le second type de défaillance, appelé défaillance fonctionnelle, est lié à des disfonctionnements réversibles comme des RESET, ou des pertes de fonction du système. L’analyse de ce type de défaut est complexe et nécessite souvent  de profondes connaissances du système et des circuits intégrés, associées à des méthodes de tests spécifiques.
L’état de l’art montre des lacunes au niveau de la méthodologie, des modèles et des outils permettant de simuler la robustesse fonctionnelle d’une application électronique. Aujourd’hui, la conception des systèmes embarqués est basée sur l’expérience. Le projet E-SAFE a permis de définir une première méthodologie de mesure et de simulation, focalisée sur les défauts permanents suite aux ESD. Les résultats ont été soumis au comité normatif de l’ESD Association et le LAAS-CNRS a été nommé pour animer un groupe de standardisation de ce travail. La robustesse fonctionnelle n’est pas encore abordée, et sera le prochain défi à relever pour garantir la fiabilité des équipements électroniques embarqués. Suite aux recommandations de l’ANR, nous espérons par ce nouveau projet apporter une avancée significative permettant d’améliorer la robustesse et la fiabilité des systèmes électroniques. Les types de stress étudiés seront les ESD, et les impulsions courtes (EOS – Electrical Over Stress) dans la gamme des microsecondes.
Grâce à des applications réalistes définies par VALEO, NEXIO et FREESCALE nous proposons de développer une approche comportementale basée sur des caractérisations expérimentales des composants pour l’aspect destructif, dans un premier temps, puis fonctionnel dans un second. La validation expérimentale des modèles proposés sera faite en étroite collaboration avec les partenaires. La forte expérience dans les techniques de modélisation et de mesure proposées par le LAAS-CNRS et les méthodes de mesure et de simulation basées sur les exigences du système mis en place par les partenaires industriels, seront confrontées et combinées.
L'objectif final du projet est de construire une méthodologie de co-conception des systèmes, commune de la puce à l'équipement afin d’accélérer le développement des systèmes électroniques tout en garantissant fiabilité et sécurité.
Plus qu’une bibliothèque de modèles, nous prévoyons de fournir une méthodologie claire pour extraire les modèles des réseaux de distribution d'alimentation (PDN – Power Delivery Network) des circuits intégrés, basée sur de nouvelles techniques (si nécessaire). Pour que les modèles soient facilement utilisés, nous mettrons l’accent sur l’unicité du langage de description. Ceci permettra la mise à disposition des ingénieurs un « tool-kit » aussi bien au niveau application que composant afin d’accroitre la robustesse des systèmes.