Projet ANR-06-TLOG-0030 – SoCLib : SoCLib : Plate-forme de Prototypage Virtuel pour Applications Logicielles Embarquées sur Puce
Programme : Programme Technologies Logicielles (TLOG) 2006
Année de financement : 2006
Coordinateur du projet : UNIVERSITE PARIS VI [PIERRE ET MARIE CURIE] (UNIVERSITE PARIS VI [PIERRE ET MARIE CURIE])
Partenaires : Commissariat à l'énergie atomique et aux énergies alternatives; Commissariat à l'énergie atomique et aux énergies alternatives; Inria Centre Paris - Rocquencourt; Inria Centre Paris - Rocquencourt; Institut national des sciences appliquées de Lyon; Grenoble INP; Grenoble INP; Institut Mines-Télécom; TPE; Entreprise autre que TPE ou PME; Entreprise autre que TPE ou PME; Entreprise autre que TPE ou PME; Entreprise autre que TPE ou PME; TPE; Université de Bretagne-Sud; Université Pierre et Marie Curie; Université Pierre et Marie Curie
Montant : 2555246.0 euros
Durée : 36 mois
Résumé : La plate-forme SoCLib adresse une classe particulière de systèmes embarqués : les systèmes multiprocesseurs intégrés sur puce (MP-SoC). Ces composants sont utilisés dans pratiquement tous les secteurs industriels : télécommunications, vidéo et multimédia, automobile, transports, etc.  Dans de nombreux secteurs industriels, les puces qui contrôlent les équipements sont les principaux facteurs de différenciation entre les produits, et le temps de conception et de développement d’un nouveau produit (time to market) joue un rôle décisif dans la compétition entre les industriels concernés.    Notre proposition consiste à développer une plate-forme de prototypage virtuel permettant un gain de temps important dans la conception rapide et fiable d’applications logicielles destinées à être déployées sur des systèmes multiprocesseurs intégrés sur puce.      La conception de systèmes sur puce fait aujourd’hui largement appel à la réutilisation de composants préexistants. C’est ainsi que l’on parvient à produire des dispositifs de grande complexité en maîtrisant l’effort de conception et de validation. Les éléments réutilisables (ou composants virtuels) sont matériels (CPU, DSP, contrôleurs de périphérique ou de mémoire, coprocesseurs spécialisés, réseaux d'interconnexion sur puce, etc.) ou logiciels (OS, intergiciels de communication, logiciels applicatifs, etc.)    Le coeur de la plate-forme SoCLib est donc une bibliothèque de modèles de simulation pour les composants matériels (IP cores) constituant les briques de base de ces systèmes.     Autour de cette bibliothèque, la plate-forme SoCLib fournira différents outils logiciels aux concepteurs d’applications embarquées:    - accélérerateurs de simulation  - outils de prototypage sur FPGA  - systèmes d’exploitation embarqués temps réel  -  intergiciels de communication   - outils de configuration   - outils de déverminage  - génération automatiques des modèles de simulation  - outils de qualification des modèles    Les principaux choix techniques retenus pour la réalisation de la plate-forme SoCLib sont les suivants :    • Les modèles de simulation utiliseront le langage SystemC  (http://www.systemc.org), dérivé du C++, bien adapté aux deux niveaux de modélisation retenus, qui est de plus en plus largement utilisé dans l'industrie. De plus l’équipe de ST active dans OpenTLM, coordonne le groupe de travail international définissant l’évolution du standard TLM 1.0 au sein de l’OSCI.    • La plate-forme SoCLib fournira deux types de modèles de simulation. Les modèles de niveau CABA (Cycle-Accurate & Bit-Accurate), permettent une évaluation précise des performances. Les modèles de niveau TLM-T (Transaction Level Model with Timing) permettent une réduction sensible des temps de simulation (un ou deux ordres de grandeur) au prix d'une perte de précision inférieure à 3%.     • Pour garantir une réelle interopérabilité, tous les composants virtuels utiliseront le protocole d’interface VCI/OCP (http://www.vsi.org), normalisé par le consortium VSIA, afin de garantir l’interopérabilité entre les différents composants du système.    • Pour chaque modèle de simulation développé dans le cadre du présent projet, un modèle RTL synthétisable devra être disponible. Ces modèles RTL sont généralement des produits commerciaux. Ces modèles RTL synthétisables ne font pas partie de la bibliothèque SoCLib, de façon à préserver les intérêts des vendeurs de composants IP. Cette règle de disponibilité a pour seul objectif de garantir aux utilisateurs de SoCLib l’existence d’un chemin assuré vers le silicium.    • Pour chaque modèle CABA et TLM, une description XML suivant la norme SPIRIT 2.0 (http://www.spiritconsortium.com) sera fournie. La norme SPIRIT est supportée par les principaux leaders du monde de la CAO microélectronique et du semi-conducteur (notamment ST, Philips, Cadence, Mentor, Synopsys, ARM).       La bibliothèque SoCLib, sera accessible aux laboratoires universitaires comme aux industriels selon un