Projet ANR-12-NANO-0010 – DIPMEM : Conception et démonstration d'une IP numérique basée sur des mémoires émergentes non-volatiles
Programme : Nanotechnologies et Nanosystèmes (P2N) 2012
Année de financement : 2012
Coordinateur du projet : Monsieur Fabien CLERMIDY (Commissariat à l'énergie atomique et aux énergies alternatives)
Partenaires : Circuits Multi-Projets; Commissariat à l'énergie atomique et aux énergies alternatives; Institut des Matériaux, de Microélectronique et des Nanosciences de Provence; Laboratoire d'Électronique et de Technologie de l'Information; Institut d'Électronique Fondamentale; Laboratoire d'Informatique, de Robotique et de Microélectronique de Montpellier; STMICROELECTRONICS ROUSSET SAS
Montant : 1945229.0 euros
Date de début : 2012
Durée : 30 mois
Résumé : L’objectif du projet DIPMEM est de démontrer les avantages que peuvent apporter l’intégration de mémoires non volatiles émergentes dans les applications liées à la santé ou de type « réseau d’alimentation intelligent » (smart-grid). Ces applications présentent des contraintes, largement supérieurs aux contraintes habituelles, en termes d’ultra faible consommation et de très forte fiabilité et sécurité (intégrité, confidentialité des données). De plus, elles ont en commun un cœur de calcul nécessitant une fonction de mémorisation non-volatile. Actuellement, seules les mémoires Flash ont la caractéristique de non-volatilité requise, mais elles nécessitent de hautes tensions difficilement compatibles avec des applications ultra-basse consommation. De plus, ces mémoires requièrent des technologies spécifiques et peuvent donc difficilement s’intégrer dans des systèmes performants qui réclament des technologies logiques avancées. 
Avec l’avènement de mémoires dites « back-end », la réalisation du point mémoire se fait au-dessus de la logique réalisée en technologie CMOS standard. L’intérêt est énorme, car les potentiels ouverts permettent d’envisager des systèmes à la fois performants (faible consommation, temps d’accès réduits) et sûrs, ouvrant la voie au développement de  nouvelles applications émergeantes. 
Ces mémoires « back-end » (STT-MRAM, ReRAM, CBRAM, etc), sont des mémoires à changement de résistance ou « Resistive switching » qui appartiennent à la famille des « Memristor ». L’état logique mémorisé correspond à une variation de résistance. L’idée de DIPMEM est de mettre en commun les développements sur les deux technologies les plus prometteuses (STT-MRAM et ReRAM), en développant des briques de base « universelles » pour les mémoires à changement de résistance nécessaires aux applications visées. L’objectif ambitieux de DIPMEM est ensuite de réaliser des démonstrateurs d’un processeur embarqué, cœur de calcul des systèmes visés. Cela permettra de mettre en exergue les avantages/inconvénients de l’intégration de ces technologies émergentes comparativement aux solutions classiques à base de Flash embarquée, tout en développant des nouvelles structures et architectures donnant un avantage technique indéniable pour l’exploitation industrielle de ces mémoires. 
Le projet DIPMEM rassemble un consortium fortement complémentaire, comprenant les aspects technologiques, modélisation, conception, architecture et applications. Le CEA-LETI assure la coordination du démonstrateur et fournit la technologie ReRAM, ST apporte le contexte applicatif permettant de donner les spécifications des démonstrateurs, SPINTEC apporte la technologie STT-MRAM, l’IEF et l’IM2NP (respectivement pour les STT-MRAM et les ReRAM) travaillent sur les modèles et la conception des briques de base conjointement avec le LIRMM, qui au-delà étudie la robustesse des démonstrateurs. Enfin, le CMP fournit le support pour la réalisation et la validation des démonstrateurs.