Projet ANR-13-NANO-0001 – MOSINAS : MOSFET à hétérostructure et film ultra mince d’InAs sur substrat silicium
Programme : Nanotechnologies et nanosystèmes (P2N)
Année de financement : 2013
Coordinateur du projet : Monsieur Sylvain BOLLAERT (Institut d'Electronique, de Microélectronique et de Nanotechnologie)
Partenaires : Laboratoire d'Électronique et de Technologie de l'Information; Institut d'Électronique, de Microélectronique et de Nanotechnologie; Institut de Microélectronique, Electromagnétisme et Photonique-Laboratoire d'Hyperfréquence et Caractérisation; Laboratoire des Technologies de la Microélectronique; STMICROELECTRONICS (CROLLES 2) SAS; Institut d'Électronique Fondamentale
Montant : 997656.0 euros
Date de début : 2014
Durée : 48 mois
Résumé : MOSFET à hétérostructure et film ultra mince d’InAs sur substrat siliciumL'objectif du projet est de réduire la consommation des MOSFET canal N pour introduction d'un matériau III-V haute mobilité. L'utilisation de ces matériaux devrait permettre de diminuer la tension de fonctionnement à des valeurs sub-0.5V.
La réduction de la consommation des technologies MOSFET par utilisation d'un canal III-VLes enjeux sont la poursuite de la loi de Moore, Un frein à cette loi est la consommation de puissance des transistors. L'utilisation de matériaux III-V devrait permettre la réduction de la consommation tout en conservant les mêmes performances électriques voire meilleures
Développement de MOSFET ultra thin body InAsLe matériau choisi est l'InAs de par sa très forte mobilité. La mobilité de matériau en volume est 40 fois plus grande que celle du silicium.  Afin d'éviter les courants de fuite et pour conserver une bonne commande de charge la structure ultra thin body est choisie. Plusieurs points importants seront abordés d'un point de vue technologique: la croissance de matériaux III-V sur substrat silicium 300mm; la fabrication de N-MOSFET sub-50nm; l'utilisation de la croissance sélective de III-V et d'une technologie silicide-like pour les contacts ohmiques; le développement d'un oxyde high-k haute qualité sur III-V. L'ensemble de ces étapes technologiques seront caractérisées. Une tâche de simulation vient en appoint des technologies afin d'optimiser les structures et d'interpréter les résultats électriques.
Résumé de la soumission : Depuis quelques années, la technologie CMOS est confrontée à la crise de la consommation de puissance, car la loi historique de réduction d’échelle de Moore, qui consiste à réduire les dimensions et la tension d’alimentation, ne fonctionnent plus depuis le nœud 90nm (en 2005). Ceci à conduit à trouver des solutions alternatives: le canal Si contraint, les high-K, la grille métallique et les structures couche mince (thin-body). Cependant, de nouvelles solutions de rupture doivent être envisagées pour les prochaines générations, d’après ITRS.C’est dans ce contexte, que de développer des FET fonctionnant à des tensions plus faibles que celles des Si-MOSFET est une solution très prometteuse pour répondre à ce problème de consommation. MOSINAS est un projet de recherche industriel, qui propose l’utilisation du matériau InAs pour le canal N d’un MOSFET. En effet, l’excellente mobilité électronique et la forte vitesse d’injection sont des atouts, des courant Ion plus importants sont attendus et ces avantages peuvent permettre la réduction du couple tension d’alimentation/ tension de seuil Vdd/VT, et donc du courant de fuite et de la consommation de puissance. Le matériau InAs a l'une des plus fortes mobilités électronique des III-V (proche de InSb) et peut aussi offrir la possibilité de co-intégration avec des matériaux GaSb ou dérivés pour le canal P, le GaSb ayant la plus forte mobilité de trou des III-V (proche de Ge).Le principal objectif de ce projet est l’étude et la fabrication de MOSFET à hétérostructure et film ultra mince d’InAs (InAs Ultra Thin Body MOS Heterostructure FET : UTB-MOSHFET). Cette architecture est préférée au FinFET, due à une plus grande facilité de fabrication. En effet, la technologie planaire d’un UTB-MOSHFET est une étape intermédiaire nécessaire et requise, pour confirmer les possibilités d’intégration de FET III-V sur substrat 300mm de Silicium.Ce projet est en partie la suite d’un précédent projet MOS35 supporté par l’ANR, dont l’objectif était l’exploration des potentialités des MOSFET bulk InGaAs pour la faible consommation dans les applications analogiques, et pour lequel des possibilités en performances fréquentielles ont été démontrées.L’expérience acquise dans MOS35 est un point de départ pour une nouvelle étude, dont les objectifs sont résumés par les quatre points suivants :i) L’insertion d’une couche fine semiconductrice grand gap entre le canal InAs et l’oxyde de grille.ii) L’utilisation d’un canal ultra mince d’InAs reposant sur un matériau semiconducteur grand gap jouant le rôle d’une couche isolanteiii)	Pour les contacts de source et de drain region, la suppression de la technoique d'implantation incompatible avec un faible budget thermique et le développement de nouveau procédé sur la formation de ces zones de contactiiii) L’évaluation du matériau InAs sur substrat silicium 300mm utilisant une couche tampon.Une retombée de ce projet concerne les applications RF, le matériau III-V offrant de bonnes performances pour les applications haute fréquence et faible bruit. La co-intégration de III-V sur silicium font des MOSFETs III-V un candidat intéressant pour le domaine « More than Moore ».Ce projet entre dans les thématiques de l’appel à projet P2N et concerne "l'axe thématique 1 : miniaturisation " et « l’introduction de matériaux de haute mobilité type III-V" .
Résultats : Les premiers résultats concernent: la croissance de GaAs sur silicium 300mm avec une bonne qualité morphologique. Un oxyde Al2O3 densifié avec des défauts d'interface de quelques 10E11 /cm²EV. La croissance sélective de III-V sur III-V.
Perspectives : La prochaine étape est de fabriquer le premier transistor sub-50nm englobant l'ensemble des briques technologiques développées dans le cadre du projet.
Publications et brevets : On July 2015: 1 RICL, 6 CICL, 6 CNCL