Projet ANR-12-INSE-0003 – HOPE : Hierarchically Organized Power/Energy management
Programme : Ingénierie Numérique & Sécurité (INS) 2012
Année de financement : 2012
Coordinateur du projet : Monsieur Auguin MICHEL (Laboratoire d'Electronique, Antennes et Télécommunications)
Partenaires : DOCEA POWER; Inria Centre Sophia Antipolis - Méditerranée; Laboratoire d'Électronique Antennes et Télécommunications; MAGILLEM DESIGN SERVICES; SYNOPSYS; TEXAS INSTRUMENTS FRANCE
Montant : 824076.0 euros
Date de début : 2012
Durée : 40 mois
Résumé : Le projet HOPE vise à apporter une solution pertinente à la conception haut niveau de systèmes sur puce (SoC) optimisés en énergie, en s’appuyant sur des standards du domaine, et en complément de flots de conception classiques. La conception en contexte industriel d’objets mobiles communicants alimentés sur batterie est rendu difficile de par la multitude des contraintes à considérer, en particulier la performance et l’énergie. Avec l’accroissement du nombre de CPU embarqués, ayant des fréquences élevées, la taille grandissante des écrans LCD et la multitude de capteurs (e.g. caméra) ou d’interfaces radio, la consommation d’énergie peut aller rapidement au-delà de ce qui est acceptable par rapport à la durée de fonctionnement entre deux recharges de la batterie. 
Définir une architecture logicielle/matérielle ayant le niveau de performance exigé par la vue applicative du système avec une ou des stratégies de gestion de la consommation est devenu un problème extrêmement complexe.  Cette complexité a en particulier deux origines. 
La première est liée à la complexité intrinsèque de l’objet : il y a par exemple plus de 300 blocs IP dans un OMAP4 de Texas Instruments qui doivent être contrôlés en énergie et de manière à supporter l’exécution d’un nombre croissant de scénarios applicatifs. Ainsi, pour chaque scénario un sous-ensemble de composants nécessaires à son exécution doit être identifié ainsi qu’une stratégie de gestion en puissance de ces composants (e.g. V, F). Par exemple, si 50% de la performance d’un composant est requise pour un scénario, faut-il diminuer sa fréquence de 50% ou le laisser à sa fréquence maximale puis le mettre en mode repos pour 50% du temps. Les aspects thermiques et/ou courants de fuite sont aussi à considérer. De plus, pour des raisons de coûts,  il n’est pas possible de contrôler  individuellement (en V,F) chaque composant ce qui impose un partitionnement à optimiser. 
La deuxième vient de l’insuffisance des outils d’aide à la conception de niveau système pour traiter ce problème. Ainsi la solution identifiée doit être cohérente pour supporter l’exécution des scénarios applicatifs avec leur dynamique associée (incluant le logiciel embarqué), suivant le niveau de performance exigé, avec la stratégie de gestion d’énergie. Vérifier cette cohérence est également complexe à assurer. Enfin, la qualité du logiciel embarqué a aussi une grande influence sur l’énergie et les effets thermiques. Evaluer cette efficacité atteinte par le logiciel et identifier les possibilités d’optimisation sont aussi des fonctionnalités importantes pour le concepteur.
Au niveau micro-architecture les industriels disposent d’une technologie et d’outils matures pour modéliser une architecture intégrant les techniques classiques d’optimisation de la consommation de puissance (e.g. power gating). Ainsi, le standard UPF (Unified Power Format - IEEE 1801) définit les primitives permettant d’inclure dans un modèle fonctionnel RTL les composants de gestion du « power gating ». Cependant ce type de standard, indispensable au niveau RTL, n’est pas prévu pour les étapes amont de la conception système. 
Le projet HOPE propose d’étudier et de développer une approche d’aide à la conception au niveau système, basée sur les points suivants :
• Approche pour le dimensionnement d’une architecture « power » à partir de l’analyse de comportements fonctionnels : décomposition en domaines et définition d’une stratégie power (le power intent); évaluation en énergie/thermique de la solution.
• Etude et développement des modèles SystemC-TLM des composants de contrôle liés à puissance/clock/reset. Transformation d’un modèle fonctionnel SystemC-TLM d’une plateforme virtuelle en  un modèle augmenté du power intent. Vérification de la cohérence fonctionnelle/non-fonctionnelle, évaluation précise de la dynamique de la consommation de puissance et de la température.
• Connexion à un flot de conception avec gestion de la traçabilité des contraintes/exigences.