CALM/arwiki huggingface dataset:
تسمح هذه العملية بجلب كلمتين من التعليمات إلى خط التوازي من طبقة الخابية (L1) خلال نبضة الساعة مما يسمح بتنفيذ 6 تعليمات خلال نبضة الساعة.
السجلات وتقسم إلى.
v الذاكرة الخابية في هذا المعالج غير مغلقة وتتألف من ثلاث طبقات هي:
طبقات الخابية للمعالج.
ان المسرى بين هذه الطبقات يسمى بمنفذ التوسع (Scalability Port) وهو قادر على نقل (2×128) بت خلال نبضة الساعة وبسرعة تصل إلى 533MHZ (تنقل بـ 17.056 GB/s).
سمعون بلدية بولاية بجاية بالجزائر
أميزور بلدية بولاية بجاية بالجزائر
ذراع القايد بلدية بولاية بجاية بالجزائر.
مرباشة بلدية بدائرة برباشة ولاية بجاية بالجزائر.
مسيسنة أو سيدي سعيد بلدية بولاية بجاية بالجزائر
صدوق بلدية بولاية بجاية في الجزائر، تجمع بلدية صدوق 35،000 نسمة في عام 2010. تقع في وادي الصومام، مواردها الرئيسية الزيتون و التين.
أوزلاقن بلدية بولاية بجاية بالجزائر
آدكار بلدية بولاية بجاية بالجزائر
ادكار منطقة جبلية تقع شمال بجاية حولى 59. كلم عن مركز المدينة على علو 1000متر وهي من اجمال مناطق بجاية
شلاطة (بالقبائلية "icelladen") هي بلدية جبلية تابعة لدائرة أقبو بولاية بجاية الجزائرية، مناخها شديد البرودة خاصة في فصل الشتاء بحيث يتراوح طول جبالها بين
1050 متر إلى غاية 1600 متر والتي تكون مكسوة برداء ابيض طول الشتاء وبرداء اخضر في باقي الفصول، مقر البلدية يقع بين بلدتي "m'liha"
و "fethoune" .
"'البلدية تحتوي على 14 بلدة أو قرية كما تسمى وهي : "ايت حياني- ايت مقدم- ايت عنان- شلاطة- ألما- ثيزي نصليب- تخليشت- فتحون- ايت سيدي اعمر- تالة ملال-توريرت- فلدن - اغيل اوبرقي - مليحة وايت بسعي"
بني معوش بلدية بولاية بجاية بالجزائر
درڤينة ؛ هي بلدية تابعة لولاية بجاية، تقع في الجهة الشرقية للولاية على بعد حوالي 41 كم، بلغ عدد سكانها عام 2008 حوالي 15000 نسمة، مساحتها تقدر بحوالي 82.85 كم2.
تحدها من الشمال بلدية سوق الإثنين، غربا بلدية تاسكريوت، شرقا بلدية تامريجت، جنوبا بلدية واد البارد ولاية سطيف و كذا الجنوب الغربي بلدية خراطة، تقدّر نسبة الجبال فيها بتسع وتسعين بالمئة.
تم تصميم الحاسوب العملاق Roadrunner (عداء الطريق بالعربية) من قبل شركة IBM لحساب إدارة الأمن النووية الوطنية لدى مختبرات لوس ألاموس (نيومكسيكو) الوطنية في ولاية New Mexico . الغرض الرئيسي من بناء هذا العملاق هي محاكات تطور العناصر النووية فيما إذا ترسانة أسلحة الولايات المتحدة النووية آمنة وموثوقة.
يعد الآن عداء الطريق ثاني أسرع حاسوب في العالم كما ورد في تقرير نوفمبر من عام 2009 لترتيب أعلى أداء 500 حاسوب , بسرعة إنتاجية تقدر ب 1.7 فلوبس أي أسرع ب 6000 مرة من أسرع حاسوب شخصي اليوم. ونال المرتبة الرابعة لأكثر الحواسيب العملاقة توفيرا للطاقة، بمعدل إستهلاك 53624 مليون عملية فاصلة عائمة لكل واط megaflops per watt .
بغض النظر عن قوته الإنتاجية وسرعة أدائه الباهرة، فتصميم هذا الحاسوب الهجين يستدعي لفت الانتباه فهو أول حاسوب يستخدم بنية معالجين مختلفين بعكس البناء التقليدي للحواسيب العملاقة ذو بنية معالج وحيدة، لسهولة تصميمها وبرمجتها. لذلك تطلب إعادة كتابة البرامج التي سيتم تنفيذها على العملاق ليناسب الطبيعة الثنوية للمعالجات وهي Opteron dual core و PowerXCell8i.
وتركب في صناديق خاصة(حاويات) لهذه البنية تدعى BladeServer وهي بدورها توصل ببعضها بشبكة Infiniband Network .
نظام التشغيل الساري على هذا الحاسوب هو إصداري Red Hat Enterprise و Fedora لنظام التشغيل Linux ويحتاج إلى برمجيات خاصة لتوزيع العمليات على كافة المعالجات مثل :xCat distributed computing software .
يحتل هذا العملاق مساحة تقدر ب 560 مترا مربعا ويحتاج إلى 53624 megaflops/watt من أجل إيقاظ العملاق .
المواصفات التقنية والبنية الداخلية.
ابتداء من المعالجات حتى العناقيد فهو يتألف من :
1- المعالجات :
له بنية مميزة فهو يستخدم طبيعة مزدوجة من المعالجات :
Opteron 2210 : من شركة AMD بتردد عمل 1,2 GHz بنواتين مخصصة للعمليات الرئيسية، والحاسوب Roadrunner يحوي 6912 معالج من هذا النوع أي 13824 نواة.
PowerXCell 8i: من شركة IBM بتردد عمل 3,2 GHz له نواة للعمليات الحسابية الرئيسية PPE و ثمانية أنوية من أجل عمليات الفاصلة العائمة SPE . وهذا المعالج هو إصدار مطور من رقاقة خاصة تدعى Cell وهي إنجاز تشارك ثلاث شركات كبرى هي :Sony Computer Entertainment, IBM, Toshiba و عرفت الشراكة باسم SIT.
يحوي الحاسوب 12960 معالج PowerXCell 8i ب 116640 نواة من النوع PPE,SPE
2- الحاوي من نوعTriBlade:
يتألف الحاوي من معالجين Opteron ذو نواتين ب 16GB ذاكرة أي 8GB لكل معالج.
وأربع معالجات PowerXCell 8i بإجمالي 16GB ذاكرة، كل زوجين من هذه المعالجات موجودة في حاوي خاص QS22 Blade وبذلك يؤمن لكل معالج 4GB ذاكرة .
والحاوي الخاص بمعالجات Opteron تسمى LS21 OpteronBlade.
وتوضع هذه الحاويات الثلاثة ضمن حاوي آخر يدعى BladeCenter.
3- وحدة التوصيل Connection Unit:
تتألف من 60 حاوي BladeCenter أي 180 TriBlade موصولة ببعضها بمبدل من نوع ISR2012 Infiniband Switch ..
مواصفات وحدة التوصيل :
360 معالج Ooptern dual-core ب 2.88 TIB ذاكرة. RAM .
720 معالجPowerXcell 8i ب 2.88 TIB ذاكرة RAM .
12 نظام x3755 ببوابتين Ethernet بسرعة تدفق 10GBit لكل واحدة .
4- العناقيد:
كل عنقود مؤلف من 18 وحدة توصيل موصولة ب 18 مبدل ISR2012 infiniband Switch
مواصفات العنقود :
6480 معالج Opteron dual-core ب 51.8 Tib ذاكرة RAM.
12940 معالج PowerXCell 8i ب 51.8 Tib ذاكرة RAM.
216 نظام x3755 I/O nodes من أجل الدخل والخرج .
يستهلك 2,35 MW .
^Computer World
^Green500
^IBM Roadrunner
^Los Alamos Laboratory
^Blade Center in German Language
وهو سياسي أمريكي ينتمي إلى الحزب الديموقراطي ولد جورج هنري ديرن في 8 أيلول - سبتمبر من سنة 1872 في ولاية نبراسكا الأمريكية شغل جورج هنري ديرن منصب حاكم ولاية يوتا ما بين عامي 1925 إلى عام 1933 توفي جورج هنري ديرن في 27 آب - أغسطس من عام 1936 في العاصمة الأمريكية واشنطن.
تيزي أنبربار بلدية بولاية بجاية بالجزائر.
سوق الإثنين بلدية بولاية بجاية بالجزائر
ملبو بلدية بولاية بجاية بالجزائر
وادي غير بلدية بولاية بجاية بالجزائر
تازمالت بلدية بولاية بجاية شمالي الجزائر. تقع على بعد 85 كيلومتر جنوبي غربي بجاية، و50 كيلومتر شرقي بويرة، و55 كيلومتر جنوبي شرقي تيزي أوزو، و165 كيلومتر جنوبي شرقي العاصة الجزائر. تعتبر تازمالت أكبر مدينة في منطقة سهل جرجورة والرابعة في منطقة القبائل. يبلغ عدد سكانها 25 ألف نسمة.
نديم الجميّل (1 مايو 1982 -)، سياسي لبناني. هو ابن رئيس لبنان السابق بشير الجميّل والذي اغتيل قبل أن يتسلم الرئاسة والنائبة السابقة صولانج الجميّل، كما إنه عضو في حزب الكتائب اللبنانية.
هو الابن الثالث لبشير وصولانج بعد مايا () ويمنى، اغتيل والده في 14 سبتمبر 1982 بعد 21 يوم من انتخابه رئيسًا وقبل أيام من تسلمه الرئاسة وكان حينها يبلغ من العمر أربعة أشهر.
بعد انتهائه من المرحلة الثانوية عام 2000 انتقل إلى فرنسا ليتابع دراسة القانون، وفي عام 2004 تخرج من «جامعة باريس الثانية بانثيون أساس» ، وعاد إلى لبنان في عام 2005 وأكمل دراسته في الجامعة اللبنانية وتخرج منها بشهادة بالقانون المدني اللبناني، وانضم بعد ذلك إلى مكتب بدري وسليم المعوشي للمحاماة والتي تملك مكاتب في لبنان وقطر، وقد بدأ العمل فيها في مكتب بيروت، وفي يناير من عام 2007 انضم إلى مكتب قطر. كما أنه ومنذ عام 2003 أصبح يترأس «مؤسسة بشير الجميّل».
بدأ دخوله إلى عالم السياسة أثناء فترة الوجود السوري في لبنان وذلك من خلال المشاركة في التظاهرات المناهضة للقيادة السورية وتنظيم الاعتصامات داخل الجامعات مع الفصائل الأخرى المناهضة للسوريين. وكانت أبرز مشاركاته في المظاهرات التي أعقبت إغلاق محطة mtv عام 2002، حيث كان في مقدمة المظاهرة لإعادة فتحها المحطة، وكادت قوات الأمن تقبض عليه.
بعد اغتيال رئيس الوزراء السابق رفيق الحريري في عام 2005 واندلاع المظاهرات ضد القوات السورية المتواجدة في لبنان، وضد رئيس الجمهورية إميل لحود ورئيس الحكومة عمر كرامي ووصول هذه المظاهرات إلى ذروتها في 14 مارس 2005 لتشكل ما عرف لاحقًا باسم ثورة الأرز، وكان حينها من بين المتظاهرين الذين أقامو الخيام في ساحة الشهداء مطالبين باستقالة الحكومة ومسؤولي الأمن والانسحاب الكامل وغير المشروط للقوات السورية وإنشاء لجنة دولية للتحقيق في اغتيال رفيق الحريري والسياسيون المغتالون في الماضي. وقد نجحت ثورة الأرز بانسحاب القوات السورية في 26 أبريل 2005 وذلك بعد ضغوط دولية خصوصا من قبل الولايات المتحدة والدول الأوروبية.
الانتخابات البرلمانية 2009.
قرر ترشيح نفسه للانتخابات النيابية في دائرة بيروت الأولى مرشحًا عن حزب الكتائب وتحالف 14 آذار، واستطاع أن يحقق الفوز بالمقعد الماروني.
تفاعل الازدواج في الكيمياء العضوية هو مختلف التفاعلات في الكيمياء العضوية الفلزية التي يرتبط فيها جزئان من الهيدروكربونات بمساعدة معدن يحتوي محفز.
يجب أن تقسم تفاعلات الازدواج إلى صنفين أساسيين:
معالجات SPARC 64 هي معالجات حاسوب ويوجد منها عدة أنواع.
معالجات UltraSPARC IV+.
تنتمي هذه المعالجات إلى الجيل الخامس من عائلة UltraSPARC. تعتمد تصنيف MIMD ،و ككل صانعي المعالجات وضعت شركة صن ميكروسيستمز نواتين على قرص من معالج UltraSPARC IV. إن نواة و.ح.م. في معالجات UltraSPARC IV ما هي في الحقيقة إلا تعديل على معالجات UltraSPARC III.
صنعت معالجات UltraSPARC IV+ بحجم 90 nm، فهي أصغر حجما من معالجات ltraSPARC IV
نجد في المخطط شكل 13 بنية نواة المعالج UltraSPARC IV+ مثبتة على قرص المعالج UltraSPARC IV
يتميز المعالج بعدد كبير من الخوابي ذات الأنواع المختلفة كما يظهر في الشكل 13. خابية تخزين المعطيات عبارة عن ذاكرة تجميعية في مجموعات رباعية الممرات 4-way set associative وحجمها 64 KB، كما هناك خابية للجلب وخابية للكتابة حجم كل واحدة منهما 2KB. كل هذه الخوابي من المستوى الأول تعمل بسرعة النصف :عمليات التحميل والتخزين تحتاج لدورتين فقط، كما نلاحظ أن الخابية المسؤولة عن الجلب مستقلة عن خابية المعطيات مما يمكنها أن تقوم بتحميل المعطيات عندما ترى بأن هناك حاجة لذلك. تؤجل خابية الكتابة إلى المستوى L2 وبذلك يمكن أن تهمل كتابة البايتات الفردية حتى يتم إنعاش كافة سطور الخابية. وحدة التعليمات Instruction Issue Unit (IIU) تحوي خابية تعليمات رباعية الممرات حجمها 64KB مع TLB Instruction translation buffer. يمكن مضاعفة حجم خابية التعليمات وذلك بفضل تقنية shrink (الانكماش)بالمقارنة مع معالجات UltraSPARC IIIو UltraSPARC IV
بالإضافة إلى خابية من المستوى L2 ذات حجم 2MB وخابية ثانية من المستوى L3 يمكن وضعها على القرص بينما تضاف خابية حجمها 32MB خارج القرص. تحتوي وحدة التعليمات IIU أيضا على رتل يدعى miss queue الذي يحتفظ بالتعليمات الجاهزة لتنفيذها في وحدة التنفيذ في حال أخفق التنبؤ بالقفز. أما التنبؤ بالقفز فهو ستاتيكي تماما في معالجات UltraSPARC IIIKو يمثل بجدول طوله 16KB في وحدة التعليمات التي تعمل بالتوارد بسبب حجمها.
وحدة تنفيذ عمليات الأعداد الصحيحة IEU تحوي وحدتي جمع ومنطق كما تحوي وحدة قفز. يتم تنفيذ تعليمات الجمع والضرب بالتوارد بينما تنفذ عمليات القسمة عن طريق وحدة حساب خاصة(لم تظهر في المخطط) لا تعمل بالتوارد. قسمت شركة صن ميكروسيستمز سجل عمليات الأعداد الصحيحة إلى قسمين فعالين يدعيان سجلا العمل والبنيان. يتم الوصول إلى المعاملات والنتائج المخزنة في سجل العمل. في حال حصول تعارض ما أدى إلى عدم كتابة النتيجة في سجل العمل تتم كتابة تلك النتيجة بواسطة سجل البنيان. إحدى التحسينات التي أضيفت زيادةً عن معالجات UltraSPARC III هي إضافة Hash indexing لخابية الكتابة، والذي من شأنه رفع معدل إخفاق الكتابة مما يترك كمية بيانات تحتاج إلى تخزين.
تحوي وحدة حساب الفاصلة العائمة FPU وحدتي جمع وضرب تعملان بالتوارد ووحدة خاصة لقسمة الأعداد بالفاصلة العائمة وإيجاد جذرها التربيعي التي تحتاج من 20 إلى 25 دورة.
تحوي FPU على جهاز عتادي للرسم البياني (لم يظهر بالمخطط13) هذا الجهاز يتشارك مع وحدة الجمع والضرب من ناحية التوارد لحسابات عامة تم على 64-bit.من أجل الأقراص التي تردد عملها 1.5GH تصل ذروة أدائها النظرية 3.0 Gflop/s من أجل كل نواة. حسنت وحدة حساب الأعداد العائمة بإضافة جهاز عتادي داعم لمعالجة أخطاء الفاصلة العائمة بمعيار IEEE 754 (هذه الأخطاء ذات كلفة عالية ما لم تتم معالجتها)
كما هو واضح في الشكل 14 وحدة التحكم في الذاكرة متوضعة على قرص كما متحكم الخابية في المستوى L3 (في وحدة التحكم الموجودة في الذاكرة MCU) والخابية في المستوى L3 ،و هذا ينقص من التأخير بين مختلف مستويات الذاكرة. بالإضافة إلى ذلك كلا المتحكمين يتواصلان مع وحدة واجهة النظام system
يتوافر معالج UltraSPARC IV+ في الأسواق منذ منتصف 2005. أشارت شركة صن ميكروسيستمز إلى أنها وضعت كلا من نواتي المعالج على قرص واحد وأنها شغلت على كل من النواتين خيط معالجة بحيث يبصح القرص متعدد خيوظ المعالجة CMT.
- معالجات SPARC 64.
صنعت شركة فوجيستو المعالج SPARC64 V. من الواضح أن هذا المعالج يجب أن يكون قادرا على تنفيذ جدول تعليمات SPARC64 ولكن بنية المعالج (SPARC64 V) الداخلية تختلف نوعا ما عن المعالج الذي صنعته شركة صن ميكروسيستمز. يوضح المخطط التالي بنية المعالج SPARC64 V الذي صنعته شركة فوجيستو.
على الرغم من وجود صفات متطابقة بين المعالجين السابقين المختلفين في الIMPLIMENTATIONS إلا أن هناك بعض الاختلاف في تحقيق بنية المعالجين كما يتوضح بمقارنة المخططين 13 و15.حيث حجم الذاكرة في المستوى L1 والخوابي يصل إلى 128KB أي أكبر بمرتين من SPARC 4+ CORE ،وكلاهما ذاكرتان ثنائيتا الممرات 2-Way set associative.هناك أيضا buffer تعليمات IBF يحوي 48 4-byte تعليمة ويستمر ليغذي السجلات عبر سجل التعليمات عندما تكون هناك حالة إخفاق في الخابية.
There is also an Instruction Buffer (IBF) than contains up to 48 4-byte instructions and continues to feed the registers through the Instruction Word Register when an L1 I-cache miss has occurred. A maximum of four instructions can be scheduled each cycle and find their way via the reservation stations for address generation (RSA),
وحدة تنفيذ عمليات الأعداد الصحيحة ووحدة تنفيذ عمليات أعداد الفاصلة العائمة إلى السجلات.
يخدم ملفي السجلات العامين كلا من وحدة توليد العناوين EAG-A AND –B ووحدتي تنفيذ الأعداد الصحيحة EX-A AND –B. وهاتين الوحدتين المذكورتين آخرا ليستا متساويتين: حيث تستطيع EX-A فقط تنفيذ عمليات الضرب والقسمة. هناك أيضا ملفي سجلات للأعداد بالفاصلة العائمة FPR يغذيان وحدتي أعداد الفاصلة العائمة FL-A AND –B. تختلف وحدتي التحكم هاتين عن مقابليهما في المعالج الذي صنعته شركة صن بأنهما قادرتان على تنفيذ
تعليمات fused multiply-add كما في معالجات POWER وItanium. وبذلك يمكن حساب 4 عمليات فاصلة عائمة بالدورة الواحدة على الأكثر. بالإضافة إلى ذلك تؤدي وحدتي FL-A AND –B عمليات إيجاد الجذر التربيعي والقسمة خلافا لمعالجات SPARC4+ التي تحوي وحدات منفصلة للقيان بتلك العمليات. وبسبب طبيعيتيهما التكرارية فإن عمليتي القسمة والجذر التربيعي لا تنفذان بالتوارد. تتم عملية feedBack في ملف السجلات تتم بإنعاش buffers: GUB للسجلات العامة وFUB لسجلات الفاصلة العائمة.
لا يحوي معالج SPARC64 V خابية من المستوى L3 ولكن هناك على القرص يوجد خابية من المستوى L2 حجمها 4MB رباعية الممرات تعتمد طريقة الكتابة أثناء التعديل. علاوة على ذلك وحدة الإدارة في الذاكرة(لم تظهر في) تحوي مجموعات منفصلة من Translation Look aside Buffers (TLB) للتعليمات والمعطيات.تتألف كل مجموعة من 32-entry µTLB and a 1024-entry main.
- المعالج رباعي النوى SPARC64 VII.
عززت شركتا Fujitsu وصن ميكروسيستمز للأنظمة الصغرية مشروع مزودات SPARC بالمعالجات الجديدة SPARC64 (أخبار العلوم والتكنولوجيا، 23 نوفمبر2009)،وكانت قد أعلنت الشركتان عن المعالج رباعي النوى SPARC64 VII،بالإضافة لذاكرة متحكم محسنة لمزودات SPARC.
يتميز المعالج الجديد SPARC64 VII بأدائه الذي يزيد بنسبة 25% من معالجات الجيل السابق وبوجود الذاكرة الجديدة المحسنة يصبح نظام SPARC المحدث متميزا بأدائه، تثبت هذه النتائج أن نظام SPARC المحدّث مع نظام التشغيل Solaris إنما هو نظام مثالي لدعم التطبيقات ذات المهام الحساسة بما في ذلك مشاريع قواعد البيانات الكبيرة BIDW ،ERP ،وإدارة رؤوس الأموال البشرية (HCM).
تستخدم المخدمات M9000 وM8000مع معالجات SPARCعند التردد 2.88 GHz، بينما تستخدم المخدمات M5000 and M4000 عند التردد 2.53 GHz، وتوفر المعالجات الجديدة مزيدا من الأداء العام للنظام، في حين أن متحكم الذاكرة المحسنة (memory controller) في المخدمات M8000 and M9000 مع نظام SPARC ،وتتميز المعالجات الجديدة بقدرة تشغيل 64 خيط معالجة (Thread) في نفس الوقت.
بإضافة المعالج SPARC64 VII، تستمر شركتا Fujitsu وSunفي زيادة سعة الحساب في نظام مخدمات SPARC، بينما تمتد حماية الاستثمارات الطويلة الأمد.إن الأنظمة الحديثة تبرز من المنافسة لأكثر من 15 عاما من التوافق الثنائي وطريقة بنيان المعالج SPARC64 “mix-and-match” ،كما في الافتراضية عن طريق النطاقات" Domains" الديناميكية، وحاويات Solaris(TM).
http://www.sun.com/processors/UltraSPARC-T1/
http://www.ednindia.com/article-25149-fujitsuandsunmicrosystemsboostsparcenterpriseserverswithnewsparc64processors-Asia.html-Asia.html
http://www.euroben.nl/reports/web06/sparcIV.html
التجمع الشعبي من أجل التقدمهو حزب سياسي جيبوتي، أسس في 4 مارس 1979، يقع مقره في جيبوتي. وهو أحد الأحزاب الأربعة الممثلة بمجلس النواب في جيبوتي والتي حددها دستور 1992. وهو الحزب الحاكم. ويرأسه إسماعيل عمر جيله.
إي إم دي أبترون هو معالج إكس 86 السابق لخادم إي إم دي AMD والمعالج الدقيق لمحطة العمل وكان المعالج الأول الذي دعم بنية مجموعة التعليمات إكس86-64 (المعروفة بشكل عام باسم إكس86-64 أو AMD64).
شكّلت الانطلاقة الحتمية لبنية المعالجات ثنائية النواة dual-core التي تعتمد نظام الحوسبة bit64 أحد ابرز الأحداث التي اطل بها العام 2005 في مجال تصنيع المعالجات، فعلى الرغم من الصعوبات الكثيرة التي منعت من انتشار هذه المعالجات على مستوى الأجهزة المكتبة desktop بشكل واسع، فإن أكبر شركات تصنيع المعالجات مثل Intel وAMD كانت قد عقدت آمال كبيرة على هذه الطريقة لزيادة أداء وفاعلية الأنظمة التي تعتمد المعالج ثنائي النواة. لقد كانت الفكرة وراء المعالجات ثنائية النواة أنه من الناحية الفيزيائية سيكون لدينا معالج واحد متوضع على شريحة نصف ناقلة وحيدة ويقوم بنفس الدور الذي يمكن أن يقوم به معالجان موصولان معاً على نفس المنصة، لكن هذا المعالج سيحتوي في بنيته على نواتان { {Dual-Core، وسيبدو الأمر كما لو أننا نمتلك معالجان متوضعان داخل شكل فيزيائي لمعالج واحد..
بنية المعالج ثنائي النواة من AMD:
تعتمد بنية المعالج ثنائي النواة من أدفانسد مايكرو دفايسز على تزويد كل نواة بوحدات تنفيذ مستقلة، وذاكرة سريعة من المستوى الثاني L2 cache بمقدار 1 MBخاصة بكل نواة، وهو أمر بالغ التعقيد حيث سيتوجب على مهندسي الشركة أن يعيروا مزيداً من الانتباه لعملية التنسيق بين هاتين النواتين، بالنسبة لعملية مشاركة الموارد، قامتAMD بتضمين جميع الوحدات الأخرى التي ستؤدي مهام الجسر الشمالي North Bridge في بنية المعالج(الجسر الشمالي مسئول عن نقل المعلومات والاتصال ما بين المعالج والذاكرة وكرت الشاشة)، ويحتوي المعالج على واجهة ثنائية المنفذ من أجل التحكم بطلبات النظام dual-port System Request Interface تؤمن ربط النواتان على شريحة سيليكونية واحدة، والتنسيق بينهما.
هناك أيضاً مفتاح متصالب على شكل أنبوب Crossbar Switch سيربط نواتي المعالج مع كل من الموارد المشتركة والموارد التي ستشارك بين النواتين(ممكن أن تصل إلى ثلاث ممرات نقل ومتحكم وحيد بالذاكرة).
وباختصار: فإن معالج AMD ثنائي النواة يحتوي على ذاكرة cache خاصة بكل نواة، لكن بنفس الوقت هو مجهزا بمتحكم واحد فقط بالذاكرة يعمل مع كلا النواتين.
المعالجات ثنائية النواة الأولى منAMD تم تصنيعها اعتماداً على تقنية التصنيع 90 نانومتر (65 nm ستطرح قريبا) التي كانت الشركة قد انتقلت إليها خلال الربع الثالث من العام الماضي. يمكننا ملاحظة انه حتى الآن لم يطرأ أي تبدّل مفاجئ في معمارية المعالج مقارنة مع المعالجات الحديثة التي تعتمد بنية 64bit من AMD، هذا يعني أن المعالجات ثنائية النواة الأولى منAMD تملك الكثير من سمات معالجات AMD 64 من حيث البنية، وبتفصيل أكثر: فإن المعالج ثنائي النواة سيستخدم ممر نقل بتردد 1 GHz يوصل مع الشريحة، إضافةً على قناة للتعامل مع الذاكرة متوافقة للعمل مع النوع SDRAM وDDR من الذواكر. فقط وبسبب غياب أي ابتكار جديد على مستوى الواجهة التي تؤمن عمليات النقل الفيزيائي بين المعالج وبقية أجزاء الحاسب، فإن هذه المعالجات تم تصنيعها مبدئياً لتتلاءم مع المنصات الحالية المستخدمة من اجل المعالجات أحادية النواة من نوع Athlon 64 وOpteron وستكون عملية تحديث البيوس الأمر الوحيد الذي سيلزم هذه المنصات لكي تؤمن الدعم الكامل للمعالجات ثنائية النواة. حيث أن أول معالج قامت AMD بإطلاقه من نوع Athlon 64 الخاص بالأجهزة المكتبية، ومعالج Opteron الخاص بالمخدمات خادم (توضيح).
إن معالج Opteron dual core هو الأكثر شيوعا حاليا في عائلة Opteron وأصبح متوفر في أواخر سنة 2005.
يمتلك معالج Opteron العديد من الميزات المتوفرة أيضا في ال modern RISC processors : فهو يمتلك عدد مضاعف من وحدات الفاصلة العائمة multiple floating-point units)) كما يستطيع إصدار 9 تعليمات تصدر متزامنة، في الحقيقة فإن بنية هذا المعالج ونواته مشابه جدا ل Athlon processor
يمتلك معالج AMD Opteron ثلاثة أزواج من وحدات تنفيذ الأعداد الصحيحة ووحدات الAddress Generation بواسطة 24 مدخل للقيام بعمليات الأعداد الصحيحة وحساب العناوين كما أنه كلا الInteger Scheduler وال Floating-Point Scheduler تغذيها 96 وحدة تحكم ومراقبة دخول التعليمات التي تتلقى تعليمات من مفكك ترميز التعليمات الinstruction decoders
الميزة الهامة والممتعة في معالجات AMD Opteron هي pre-decoding of x86 instruction ميزة فك التشفير للتعليمات بطول ثابت والتي تدعى(مجموعة تعليمات بنية الحاسب Operations (ROPs حيث يمكن أن تخزن في خابية خاصة تدعى Pre-decode Cache تؤمن هذه الميزة سرعة أكبر كما تؤمن تدفق العديد من التعليمات الثابتة إلى مفكك ترميز التعليمات.
تسمح وحدات الفاصلة العائمة بتنفيذ التعليمات غير المرتبة بواسطة FPU Stack Map وRename unit فهي تستقبل تعليمات الفاصلة العائمة من وحدة التحكم وتعيد ترتيبها إن لزم قبل تسليمها إلى ال FPU Scheduler ،سجلات الفاصلة العائمة هي 88 فهي تقترب من عدد السجلات المتوفرة في معالجات ال RISC
إن جزء الفاصلة العائمة في الAMD Opteron يتألف من ثلاثة وحدات Floating Store unit : والتي تخزن نتائج التحميل \التخزين للرتل Queue Unit وال Floating Add وال Multiply units والتي تعمل بشكل متوازي تردد ساعة العمل هي حوالي 2.2-2.8 GHz مما يجعل الOpteron بديل لمعالجات RISC التي ماتزال متاحة ومتوفرة حتى الآن.
الذاكرة الموزعة (في علم الحاسب) تشير إلى تعددية المعالجات في نظام الحاسب بحيث أن يكون لكل معالج ذاكرته الخاصة.
المهام الحسابية تستطيع ان تعمل فقط على المعطيات المحلية (الموضعية).
وإذا كانت المعطيات الصغرى مطلوبة فالمهمة الحسابية يجب أن تتواصل مع واحد أو أكثر من معالج صغري وبالمقارنة فان الذاكرة المشتركة تقدم للمعالجات المتعددة مساحة ذاكرة وحيدة مستخدمة من قبل كل المعالجات.
هذه المعالجات ليس عليها أن تعرف بمكان تواجد المعطيات باستثناء تلك التي عليها شرط مسبق وتتجنبه.
أسلوب بناء الذاكرة الموزعة.
في نظام الذاكرة الموزعة يوجد عادة معالج وذاكرة وبعض تقنيات الربط التي تسمح للبرامج في كل معالج بالتغاعل مع الاخر.
الربط ممكن ان ينظم ب point to point هي تقنية من تقنيات ربط الشبكات
أو ينظم بتقنيات مادية تستطيع أن تجهز ب switching network
تقنيات ربط الشبكات (network topology)هي المفتاح العاملي في تحديد كيف تتناسب عمل الية المعالجات الصغرية.
الخطوط بين العقد يمكن ان تنفذ باستخدام بعض من بروتوكولات الشبكة القياسية (على سبيل المثال بروتوكول Ethernet) باستخدام خطوط الشبكة المعدة لهذا الاستخدام (على سبيل المثال للنقل)أو باستخدام تقنية duol ported memory.
برمجة آلية الذاكرة الموزعة.
القضية في برمجة آلة الذاكرة الموزعة هي كيف توزع المعطيات على كل الذواكر، تعتمد على حل المشكلة فتستطيع المعطيات التوزع بشكل ثابت أو الانتقال عبر العقد.
المعطيات تستطيع التنقل عند الطلب أو تستطيع ان تدفع إلى العقدة الجديدة لخطوة للأمام.
على سبيل المثال :إذا كان لدينا التابع التالي :H(G(F(X))) حيث قيمة X تعالج ومن ثم تعطى لهذا التابع.
حيث هذا التابع يعرض مشكلة من مشاكل الذاكرة الموزعة حيث المعطيات أحيلت أولا"إلى العقدة التي تنفذ F التي ستمرر النتيجة إلى العقدة الثانية التي تحسب G وأخيرا" إلى العقدة الثالثة التي تحسب H وهذه العملية تعرف ب التنفيذ الانقباضي (Systolic Computation).
الذاكرة الموزعة المشتركة.
وبالمثل في الذاكرة الموزعة المشتركة كل عقدة في العنقود أو الكتلة تستطيع الولوج إلى عدد كبيرمن ذاكرة مشتركة بالإضافة لكل عقدة محدودة غير مشتركة في الذاكرة الخاصة.
الذاكرة المشتركة مقابل الذاكرة الموزعة مقابل الذاكرة المشتركة الموزعة :
Flynn's Taxonomy for MIMD:
فيما يلي سوف نتحدث عن مخطط فلانس ل MIMD :
-مسار تعليمات متعدد، مسار معطيات متعدد.
-معالجات متعددة كل منها ينفذ مسار التعليمات الخاص به، لتعالج مسار المعطيات المعطى لها.
MIMD هي صحة تعددية المعالجات وهي آلية عمومية الأغراض.
عندما كل المعالجات في MIMD تعمل على نفس البرنامج ندعو ذلك بتنفيذ المعطيات المتعدد لبرنامج واحد(SPMD).
تصنيفات آلية الMMID:
آلات الMIMD تصنف على أساس كيفية الاتصال بين المعالجات وهناك فئتان وهما :
1-shared memory processors
ميزاتها:
1-فضاء عنوان واحد مشترك بين جميع المعالجات.
2-القصد من فضاء عنوان واحد هو أن نفس العنوان يولد لكل معالج ويشير إلى نفس عنصر الذاكرة في واحدة من الذواكر.
3-تتشارك الذواكر مع المعالجات بالمسرى bus المتصلة معه.
2- Distributed ذاكرة مشتركة:
1- فضاء عنوان واحد مشترك بين جميع المعالجات.
2- نلاحظ وجود ذاكرة لكل معالج مربوطة معه.
3- يتواصل المعالج رقم 1 مع الذاكرة رقم 1 ولا يتواصل مع الbus.
4- نلاحظ ان المعالج رقم 1 يتعامل مع الذاكرة رقم 1 بوقت أقل من تعامله مع ذاكرة أخرى.
اللوزية قريه من القرى السوريه الساحره تتبع لمدينة جبله ولناحية القطيلبيه في محافظة اللاذقية تنتشر بها أشجار الفواكه والزيتون والتين والكرمة واللوزيات تشتهر بوادي من أشجار السنديان المعمره والاحراش يتخلله ينابيع عذبه تألف بيئة غايه في الجمال والروعة يمتاذ سكانها بالتحصيل العلمي العالي والود والكرم .
بنية SIMD المتوازية صنف فلين البنى المتوازية تصنيفا مبني على كمية تدفق البيانات والتعليمات الموجودة في الآلة، أي تتابع أو تسلسل العناصر (التعليمات أو المعطيات)، فهناك آلات تنفذ تدفق واحد من التعليمات بينما يتم تنفيذ عدة تدفقات في آلات أخرى وبنفس الطريقة فبعض الآلات ترجع تدفقاً واحداً من المعطيات وآلات أخرى ترجع تدفقات متعددة، وعلى ذلك نجد أن فلين يضع الآلة في تصنيف واحد من بين أربعة (SIMD,MIMD,MISD,SISD) وذلك اعتماداً على وجود تدفق واحد أو تدفقات متعددة.
ومن هذه الأنواع الأربعة:(SIMD Single Instruction stream, Multiple Data stream) ويتضمن هذا التصنيف الحاسبات التي تحتوي على وحدة تعليمات واحدة تصدر أوامر إلى عدة عناصر معالجة ولأن كل عنصر معالجة يُشغّل بياناته المحلية الخاصة فهناك تدفقات متعددة للبيانات وعادة فإن وحدة التعليمات تصدر نفس الأمر إلى جميع عناصر المعالجة يتميز هذا النوع من الحاسبات بوجود وحدة تحكم مركزية وتشرف على عناصر المعالجة المختلفة تعليمة واحدة من وحدة التحكم وتقوم بتنفيذ هذه التعليمة بشكل متزامن على معاملات مختلفة تكون هذه الحاسبات متزامنة وغالباً ما تملك ذاكرة مشتركة بين الوحدات ولكي نسهل عملية الولوج المتوازي إلى الذاكرة يُلجأُ إلى تقسيمها إلى عدة أقسام مما يسمح باستخلاص عدة معاملات في نفس الوقت تتبادل وحدات معالجة المعطيات عن طريق الذاكرة المشتركة ويتم الاتصال بين وحدات المعالجة المختلفة وأقسام الذاكرة عبر شبكة الربط.
وبما أن تنفيذ العملية يتم على الوحدات المختلفة فمن الممكن اعتبار الحاسبات SIMD كحاسوب وحيد المعالج يقوم بتنفيذ التعليمات على أجزاء مختلفة من المعطيات ويلائم هذا النوع من الحاسبات العمليات على الأشعة وعلى المصفوفات