Nehalem微架构

Intel Nehalem (pron) ，是Intel研发的中央处理器微架构之代号，该架构取代了前代的Core微处理器架构。 使用Nehalem架构的微处理器采用45纳米制程（后期改用32纳米制程），在2007年的Intel开发者论坛上Intel官方展示了一个采用两颗Nehalem微架构的处理器的系统平台。首款采用Intel Nehalem架构的处理器是2008年11月正式发售的桌上型处理器Intel Core i7。 
Intel在Pentium 4时代也使用过“Nehalem”的代号，该代号曾使用于NetBurst微架构的10Ghz版本之Pentium 4微处理器，后来改计划取消。Nehalem微架构尽管与Netburst架构不是同一个时代的产物，但是两者之间有一些共同的技术和特点，如超执行绪、较高的预设时脉等。尽管Nehalem架构的微处理器预设时脉普遍较高，但能效比依然比Core微架构的制程改进版Penryn微架构的微处理器要高。2011年1月，Intel Nehalem微架构由其下一代微架构Intel Sandy Bridge所取代。
Intel Nehalem的架构设计有不少地方与AMD K10类似（譬如每核心独立电压及时脉等），但要比AMD K10的效能更佳、能耗更低。AMD后来也推出K10的改进版K10.5来与Intel的Nehalem竞争。

**技术特点**
原生四核心的Nehalem微架构

**整合北桥**
全部型号的微处理器核心都整合了记忆体控制器，一般支援双通道DDR3 SDRAM，消费级产品最高支援三通道DDR3 SDRAM，而伺服器平台则可以支援四通道DDR3 SDRAM；除此以外还处理器核心还整合了PCI Express 2.0控制器。

**直连式总线**
从Nehalem微架构开始，Intel改用QPI/DMI直连式总线，放弃了传统的FSB。首发的Core i7使用了新的“Quick Path Interconnect”直连式总线，与AMD的HyperTransport相似。
相比FSB，每一个处理器都可以有独立的QPI通道与其他处理器连接，处理器之间不用再共享FSB频宽，并绕路到北桥才能通讯。此外，QPI是双向传输。
后来发布的Core i5、i3，处理器内部仍使用QPI，但与外部晶片组连接则使用与QPI类似但较QPI的频宽小的DMI（Direct Media Interface）总线。
随着FSB的『卸任』，一般意义上的『外频』概念由『基准时钟频率』（BLCK）所取代。

**模组化的多核心设计**
处理器采用模组化设计。例如核心、记忆体控制器、以至输入输出介面控制器，都能够以不同的数量配搭，而且都能做到原生多核心设计。这样使得Nehalem架构的处理器产品线可以做成双核心、四核心、六核心乃至八核心、十核心（仅见于Xeon E7），可以使到产品更容易针对不同市场。与AMD K10微架构类似，每一个模组都可以有独立的电压和独立的时脉，让处理器在不同负载水平的效能最大化的同时更省电。
二级分支预测器和新的转译后备缓冲区（Translation Lookaside Buffer，TLB）。

**超执行绪**
超执行绪技术回归：部分处理器型号支援超线程的技术。消费级市场发售的最高六核心，十二执行绪，企业级的更达到八核心，十六执行绪甚至到后期的十核心，二十执行绪。不仅多执行绪处理能力加强，Intel认为该技术还能最多提升处理器30%的效能。

**快取**
多级快取：每核心64KB的L1快取（32KB指令快取+32KB资料快取）；每核心256KB的L2快取，虽容量大小较Core微架构的小但拥有更低的读写延迟值；与AMD K10一样，Intel Nehalem微架构的处理器都内建L3快取，每一个处理器共享最小4MB至最大12MB（企业级处理器更达到30MB）。

**效能、电源管理**
效能动态调节和电源管理：中高阶型号的处理器会支援Turbo Boost（港澳地区没有正式官方中文名称，台湾官方中文名称为『涡轮加速』，中国大陆官方中文名称为『睿频』。其后该技术更名为Dynamic Speed，动态时脉）动态时脉调整技术，倘若有程式使用较多的处理器负载，处理器的频率可以按步骤提升，此外，可以自动往上提升倍频该功能基本不需要作业系统的支援，完全由硬体监控。除了时脉管理，电源管理方面引入Power Gates技术，核心闲置的时候可被关闭。对比上一代的Core架构，的核心电阻可以被关闭，电流可以完全不通过核心。各个处理器核心可运作于不同的频率和电压。Turbo Boost及Power Gates功能都是由同一个单元提供，占去大约一百万个晶体管。而AMD K10及后来的改进版K10.5，核心必须手动才能关闭。

**指令集**
指令集更新：SIMD指令SSE4的版本会提升为SSE 4.2，SSE4.2在SSE4.1（于Core架构上）的基础上新增了7条指令；引入第二代Intel虚拟化技术，支援EPT（Extended Page Table，扩展分页表）、VPIDs（virtual processor identifiers，虚拟处理器标识）以及非屏蔽中断窗口退出（non-maskable interrupt-window exiting）。Intel Nehalem架构的原子操作延时降低了50%，在试图限制原子的开销上。

**搭配晶片组**
晶片组方面，Intel推出了5系列晶片组与之搭配，桌面平台有P5*、H5*、X5*等系列型号，其中P5*、H5*系列型号采用LGA1156插座，X5*采用LGA1366插座。代号Bloomfield的Core i7和后期第二批的Intel X58晶片组（允许更变倍频）的组合再次提升Intel平台的超频极限。核心代号Lynnfield的Core i5所使用的晶片组，更名为“PCH”（Platform Controller Hub，PCH，整合了一部分北桥和整个南桥），取代以往分离的北桥晶片和南桥晶片，成为单晶片组。早期，处理器核心的电压与系统记忆体同步。此前，Intel官方表示首批处理器产品会支持DDR3-800和DDR3-1066规格的记忆体。对于DDR3-1333，由于处理器只可以接受较低的电压水平（限制在1.65V或以下），高速的记忆体意味着需要较高的电压，所以此规格的官方支援仍然存在疑问。后来第二批X58晶片组主机版上，处理器核心电压与系统记忆体电压可以实现异步，方便用家超频。另外，原先只有XE版本处理器可以调整记忆体频率。后来Intel修改为所有上市的Core i7处理器，均可以修改记忆体和QPI总线的频率。

**效能和能耗之改进**
尽管核心面积比Core架构要大不少，性能较Core架构系列则仍大幅提升，并没有令市场期望失望。
与Core架构的45纳米制程版本Core相比，Nehalem架构：- 在相同的能耗下比Core架构的单执行绪效能高出10%至100%；- 同样的效能下的能耗平均比Core架构的低30%；- 每核心每时钟周期的效能平均比上代架构高12%至20%。

**核心及其步进**
 极致效能级别的处理器无倍频限制；- 全部微处理器使用133MHz的基准时钟频率。

**处理器列表**

**继任微架构**
Intel遵循Tick-Tock策略，于2011年第一季度发布了Intel Sandy Bridge微架构，正式取代Intel Nehalem微架构以及其制程改进版Intel Westmere微架构。

**参考**

**外部连结**
 Nehalem processordate=20100722163629  at Intel.com- dead-url=no - dead-url=yes - dead-url=no - dead-url=no - dead-url=no - accessdate=2012-05-01 - accessdate=2012-05-01 - dead-url=no - accessdate=2012-05-01 - dead-url=no - dead-url=no