集成电路

Samsung Exynos
，指的是在电子学中是一种将电路（主要包括半导体装置，也包括被动元件等）集中制造在半导体晶圆表面上的小型化方式。
前述将电路制造在半导体晶片表面上的积体电路，又称薄膜（thin-film）积体电路。另有一种厚膜（thick-film）（hybrid integrated circuit）是由独立半导体设备和被动元件集成到基板或线路板所构成的小型化电路。

**别称**
积体电路的别称非常多，在中文和英文里可直接称它为「」，或是“集成电路（integrated circuit）”，缩写为“IC”；也可用“微芯片（microchip）”、“微电路（microcircuit）”等用词称呼。

**介绍**
电晶体发明并大量生产之后，各式固态半导体元件如二极体、电晶体等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步，便使集成电路成为可能。相对于手工组装电路使用个别的分立电子元件，积体电路可以把很大数量的微晶体管集成到一个小芯片，是一个巨大的进步。集成电路凭借标准化、可大规模生产、高可靠性、电路设计可模块化等特点，实现了对离散晶体管的取代。
从1949年到1957年，维尔纳·雅各比、杰佛理·杜莫、西德尼·达林顿、樽井康夫都开发出了原型，现代的积体电路则是由杰克·基尔比在1958年发明，并因此荣获2000年诺贝尔物理奖。同时间发展出近代实用的积体电路的罗伯特·诺伊斯，却早在1990年就过世。
集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的元件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于元件快速开关，消耗更低能量，因为元件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm²，每mm²可以达到一百万个晶体管。
第一个集成电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性晶体管，三个电阻和一个电容器，相较于现今科技的尺寸来讲，体积相当庞大。
电子显微镜下碳纳米管微电脑晶片体的场效应画面
根据一个芯片上集成的微电子器件的数量，集成电路可以分为以下几类：- 小型积体电路（SSI, Small Scale Integration）逻辑闸10个以下或 电晶体100个以下。- 中型积体电路（MSI, Medium Scale Integration）逻辑闸11~100个或 电晶体101~1k个。- 大型积体电路（LSI, Large Scale Integration）逻辑闸101~1k个或 电晶体1,001~10k个。- 超大型积体电路（VLSI, Very Large Scale Integration）逻辑闸1,001~10k个或 电晶体10,001~100k个。- 极大型积体电路（ULSI, Ultra Large Scale Integration）逻辑闸10,001~1M个或 电晶体100,001~10M个。- 巨大规模积体电路（GSI, Giga Scale Integration）逻辑门1,000,001个以上或电晶体10,000,001个以上。
而根据处理信号的不同，可以分为-{zh-hans:模拟集成电路;zh-hant:类比积体电路}-、-{zh-hans:数字集成电路;zh-hant:数位积体电路}-、和兼具类比与数位的混合讯号积体电路。

**发展**
最先进的集成电路是微处理器或多核处理器的核心，可以控制一切电路，从数字微波炉、手机到电脑。记忆体和特定应用积体电路是其他集成电路家族的例子，对于现代信息社会非常重要。虽然设计开发一个复杂集成电路的成本非常高，但是当成本分散到数以百万计的产品上时，每个集成电路的成本便能最小化。集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
这些年来，集成电路持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能－见摩尔定律，集成电路中的晶体管数量，每1.5年增加一倍。总之，随着外形尺寸缩小，几乎所有的指标改善了－单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的IC不是没有问题，主要是泄漏电流。因此，对于最终用户的速度和功率消耗增加非常明显，制造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步，在半导体国际技术路线图中有很好的描述。

**普及**
仅仅在其开发后半个世纪，集成电路变得无处不在，电脑、手机和其他数字电器成为现代社会结构不可缺少的一部分。这是因为，现代计算、交流、制造和交通系统，包括互联网，全都依赖于集成电路的存在。甚至有很多学者认为集成电路带来的数位革命是人类历史中最重要的事件。IC的成熟将会带来科技的大跃进，不论是在设计的技术上，或是半导体的制程突破，两者都是息息相关。

**分类**
加以颜色标示的积体电路内部单元构成实例，四层铜平面作电路连接，之下是多晶矽（粉红）、阱（灰）、与基片（绿）
集成电路的分类方法很多，依照电路属类比或数位，可以分为：类比积体电路、数位积体电路和混合讯号积体电路（类比和数位在一个芯片上）。
数位积体电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、正反器、多工器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。
类比积体电路有，例如传感器、电源控制电路和运放，处理类比讯号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的类比积体电路，减轻了电路设计师的重担，不需凡事再由基础的一个个电晶体处设计起。
集成电路可以把类比和数位电路集成在一个单芯片上，以做出如类比数位转换器和数位类比转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。

**制造**
从1930年代开始，元素周期表化学元素中的半导体被诸如贝尔实验室威廉·肖克利（William Shockley）的研究者认为是最适合做固态真空管的原料。这些原料在1940至50年代被系统地研究，从氧化铜开始，然后到锗，再到硅。现今，单晶硅是集成电路的主要基层，尽管元素周期表中的一些III-V价化合物（比如砷化镓）有特殊用途，例如发光二极管、激光、太阳能电池和最高速集成电路。发现无缺陷晶体的制造方法需要数十年的时间。
半导体集成电路制程，包括以下步骤，并重复使用：- 光刻- 刻蚀- 薄膜（化学气相沉积或物理气相沉积）- 掺杂（热扩散或离子注入）- 化学机械平坦化CMP
使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等元件，再利用薄膜和CMP技术制成导线，如此便完成晶片制作。因产品效能需求及成本考量，导线可分为铝制程（以溅镀为主）和铜制程（以电镀为主参见Damascene）。主要的制程技术可以分为以下几大类：黄光微影、蚀刻、扩散、薄膜、平坦化制成、金属化制成。
IC由很多重叠的层组成，每层由影像技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的元件由这些层的特定组合构成。- 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。- 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。- 电容结构，由于尺寸限制，在IC上只能产生很小的电容。- 更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型元件（如双极性晶体管）消耗的电流少很多，也是现在主流的元件。透过电路的设计，将多颗的电晶体管画在矽晶圆上，就可以画出不同作用的集成电路。
随机存取存储器是最常见类型的集成电路，所以密度最高的设备是-{zh-cn:存储器;zh-hant:记忆体;}-，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。元件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光元件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为裸晶（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25％，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个制造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。

**封装**
2019年AMD公司Ryzen5-3600处理器的积体电路未封装状态，内部结构可见。
最早的集成电路使用陶瓷扁平封装，这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装，简单来说，即开始是陶瓷，之后是塑料。1980年代，VLSI电路的针脚超过了DIP封装的应用限制，最后导致插针网格阵列和芯片载体的出现。
-{zh-hans:表面贴着封装;zh-hant:表面黏着技术;}-在1980年代初期出现，该年代后期开始流行。它的针脚使用更细的间距，引脚形状为海鸥翼型或J型。以小尺寸集成电路（SOIC）为例，比相等的DIP面积少30－50%，厚度少70%。这种封装在两个长边有海鸥翼型引脚突出，引脚间距为0.05英寸。
小尺寸集成电路（SOIC）和PLCC封装。1990年代，尽管PGA封装依然经常用于高端微处理器。PQFP和薄型小尺寸封装（TSOP）成为高引脚数设备的通常封装。Intel和AMD的高端微处理器现在从PGA（Pine Grid Array）封装转到了平面网格阵列封装（Land Grid Array，LGA）封装。
球栅阵列封装封装从1970年代开始出现，1990年代开发了比其他封装有更多管脚数的覆晶球栅阵列封装封装。在FCBGA封装中，-{zh-hans:晶片;zh-hant:晶粒;}-被上下翻转（flipped）安装，通过与PCB相似的基层而不是线与封装上的焊球连接。FCBGA封装使得输入输出信号阵列（称为I/O区域）分布在整个晶片的表面，而不是限制于晶片的外围。
如今的市场，封装采用技术与特性已经非常复杂，也已经是独立出来的一环，封装的技术也会影响到产品的品质及良率。

**注释**

**参考文献**
 引用

**延伸阅读**
  The first monolithic integrated circuits-  Who invented the IC? date=20190703114016 -  isbn = 978-0-470-88132-3  http://cmosedu.com/ date=20110708170335 -  isbn = 978-0-07-228365-5 -  isbn = 978-3-540-40600-6 - isbn=0-13-090996-3-  isbn = 978-0-201-04358-7 -  isbn=978-1-4020-8332-7 http://springer.com/cn/book/9781402083327?referer=springer.com-  isbn = 978-981-281-446-3 - oclc= https://openlibrary.org/works/OL15759799W/Bits_on_Chips/ date=20170220174305 

**外部链接**
 一般-  a large chart listing ICs by generic number date=20081221195327  including access to most of the datasheets for the parts.- ISBN = 978-1-59693-036-0 - Introduction to Circuit Boards and  Integrated Circuits 6/21/2011-  The History of the Integrated Circuit date=20180702200555  at Nobelprize.org
 专利- US3,138,743 – Miniaturized electronic circuit – J. S. Kilby- US3,138,747 – Integrated semiconductor circuit device – R. F. Stewart- US3,261,081 – Method of making miniaturized electronic circuits – J. S. Kilby- US3,434,015 – Capacitor for miniaturized electronic circuits or the like – J. S. Kilby
 集成电路模具制造-  Zeptobars date=20160126082619  – Yet another gallery of IC die photographs- title=Silicon Chip Wafer Fab Mailbag A look at some equipment and wafers used in the manufacturing of silicon chip wafers

**参见**
 印刷电路板- CPU- GPU