[ca] La ràpida evolució en la tecnologia de navegació per satèl·lit (GNSS) requereix eines de prototipatge avançades per a l'exploració de nous senyals i el desenvolupament de sistemes innovadors. El prototipatge és essencial en el procés de disseny i desenvolupament, ja que permet als investigadors provar i perfeccionar les seves idees abans de dur a terme una implementació a gran escala. El prototipatge utilitzant receptors GNSS comercials planteja diversos reptes. En l'actualitat, aquests receptors es basen majoritàriament en circuits integrats d'aplicació específica (ASICs), els quals es caracteritzen per un consum energètic reduït, dimensions compactes i un cost baix, però ofereixen una flexibilitat limitada. Tot i que alguns dispositius comercials incorporen tècniques de ràdio definida per programari (SDR), aquests freqüentment contenen codi propietari que en restringeix la reconfiguració mitjançant una interfície de programació d'aplicacions (API) establerta pel fabricant. Els receptors GNSS basats en programari lliure i codi obert han esdevingut recursos molt valuosos en el camp de la recerca i desenvolupament, especialment en el camp de la navegació per satèl·lit. Aquests receptors són molt valorats per la seva adaptabilitat i flexibilitat, permetent als investigadors adaptar el programari a necessitats experimentals específiques o desenvolupar nous algoritmes de processament de senyal. Tanmateix, els receptors definits per programari solen ser menys eficients energèticament en comparació amb els receptors basats en maquinari, ja que operen en processadors de propòsit general, que no estan optimitzats per a un baix consum energètic. Aquesta tesi se centra en el disseny i desenvolupament d'una arquitectura de baix cost per al prototipatge de receptors GNSS experimentals, basada en sistemes en un xip amb matrius de portes lògiques programables in situ (SoC FPGA). Aquesta arquitectura supera les limitacions dels receptors GNSS comercials en termes d'adaptabilitat, flexibilitat i capacitat de reprogramació, i ofereix una eficiència energètica millorada en comparació amb els receptors basats en programari que depenen de processadors de propòsit general. L'estratègia consisteix a combinar la versatilitat de la ràdio definida per programari amb el paral·lelisme intensiu i el consum energètic optimitzat dels dispositius lògics programables, proporcionant el millor de tots dos mons. Aquesta fusió permet el desenvolupament de receptors GNSS compactes, portàtils, facilitant així el prototipatge de dispositius encastats adequats per a proves de camp. A més, el nucli de processament GNSS es basa en una implementació de programari lliure i obert, que proporciona un accés detallat a la cadena de processament de senyal i permet una exploració i modificació sense restriccions dels algoritmes utilitzats. Aquesta tesi també presenta una metodologia de disseny per al desenvolupament de nous prototips i nous algoritmes de processament de senyal GNSS basats en l'arquitectura SoC FPGA que es proposa. Aquesta metodologia posa especial èmfasi en la reutilització de codi, aspecte clau per a reduir els costos i temps de desenvolupament. Les aplicacions pràctiques d'aquesta arquitectura s'han demostrat a través de tres prototips: un receptor GNSS per a òrbita baixa terrestre (LEO), un retransmissor de senyals GNSS, i un receptor GNSS d'alta sensibilitat. L'enfocament innovador presentat en aquesta tesi facilita al desenvolupament de prototips experimentals de receptors i generadors de senyals GNSS flexibles i portàtils, aptes tant per a experiments de laboratori com per a proves de camp.

[es] La rápida evolución en la tecnología de navegación por satélite (GNSS) requiere herramientas avanzadas de prototipado para explorar nuevas señales y desarrollar sistemas innovadores. El prototipado es esencial en el proceso de diseño y desarrollo, ya que permite a los investigadores probar y refinar sus ideas antes de implementarlas a gran escala. El prototipado utilizando receptores GNSS comerciales plantea varios desafíos. Actualmente, estos receptores se basan principalmente en circuitos integrados de aplicación específica (ASICs), los cuales se caracterizan por su bajo consumo de energía, dimensiones compactas y bajo coste, pero ofrecen flexibilidad limitada. Aunque algunos dispositivos comerciales incorporan técnicas de radio definida por software (SDR), a menudo contienen código propietario que restringe la reconfiguración a través de una interfaz de programación de aplicaciones (API) establecida por el fabricante. Los receptores GNSS basados en software libre y de código abierto se han convertido en recursos muy valiosos en el campo de la investigación y desarrollo, especialmente en la navegación por satélite. Estos receptores son muy valorados por su adaptabilidad y flexibilidad, lo que permite a los investigadores adaptar el software para necesidades experimentales específicas o desarrollar nuevos algoritmos de procesado de señales. Sin embargo, los receptores definidos por software tienden a ser menos eficientes en términos de energía en comparación con los receptores basados en hardware, ya que operan en procesadores de propósito general, los cuales no están optimizados para el bajo consumo de energía. Esta tesis se enfoca en el diseño y desarrollo de una arquitectura de bajo coste para el prototipado de receptores GNSS experimentales, basada en sistemas en un chip con matrices de puertas programables en campo (SoC FPGAs). Esta arquitectura supera las limitaciones de los receptores GNSS comerciales en términos de adaptabilidad, flexibilidad y capacidad de reprogramación, y ofrece una eficiencia energética mejorada en comparación con los receptores basados en software que dependen de procesadores de propósito general. La estrategia consiste en combinar la versatilidad de la radio definida por software con el paralelismo intensivo y el consumo de energía optimizado de los dispositivos lógicos programables, proporcionando lo mejor de ambos mundos. Esta fusión permite el desarrollo de receptores GNSS compactos y portátiles, facilitando así el prototipado de dispositivos embebidos adecuados para pruebas de campo. Además, el núcleo de procesado GNSS se basa en una implementación de software libre y de código abierto, lo que proporciona acceso detallado a la cadena de procesamiento de señales y permite la exploración y modificación sin restricciones de los algoritmos utilizados. Esta tesis también presenta una metodología de diseño para el desarrollo de nuevos prototipos y nuevos algoritmos de procesado de señales GNSS basados en la arquitectura SoC FPGA propuesta. Esta metodología pone especial énfasis en la reutilización de código, un aspecto clave para reducir los costes y tiempos de desarrollo. Las aplicaciones prácticas de esta arquitectura se han demostrado a través de tres prototipos: un receptor GNSS para órbita terrestre baja (LEO), un regenerador de señales GNSS y un receptor GNSS de alta sensibilidad. El enfoque innovador presentado en esta tesis facilita el desarrollo de prototipos experimentales de receptores y generadores de señales GNSS flexibles y portátiles, adecuados tanto para experimentos de laboratorio como para pruebas de campo.