[en] In this project, the design of an ultra-wideband (UWB) low noise amplifier (LNA) based on CMOS transistors for the IEEE 802.15.4z standard is carried out using 45RFSOI technology. The LNA features a common-gate configuration topology, an input matching network, an LC tank as a broadband load, and a feedback inverter at the circuit output. It consists of an NMOS transistor in a Common Gate (CG) configuration, a low-pass filter formed by a series capacitor and a parallel inductor, a high-pass filter formed by a series inductor and a parallel capacitor, which are connected to the transistor's source and the circuit input to achieve good input matching, an LC tank connected to the transistor's drain to achieve broadband matching, a series capacitor connected to the CG drain to adjust the gain within the bandwidth, and finally, a resistively feedback inverter formed by a feedback resistor and an NMOS and a PMOS transistor, with a current reuse technique, which is connected to the output to provide greater gain to the circuit. This design achieves an ideal maximum gain of 25,14 dB and an ideal minimum noise figure of 4,73 dB, with a power consumption of 4,93 mW. Furthermore, this design is implemented with real components from the 45RFSOI Process Design Kit (PDK), resulting in some modifications to the previous parameters, achieving a maximum gain of 23,28 dB, a minimum noise figure of 5,94 dB, with a power consumption of 4,93 mW. Following this, the layout of the LNA is carried out with real components from the design kit. Additionally, a Design Rule Checker (DRC) analysis and a Layout Vs Schematic (LVS) analysis are performed to ensure the design has been correctly implemented and post-layout simulations can be conducted. Finally, a comparison of results with the state of the art is performed.

[es] En este proyecto se lleva a cabo el diseño de un amplificador de bajo ruido (LNA) de banda ultra ancha (UWB) basado en transistores CMOS para el estándar IEEE 802.15.4z, utilizando la tecnología 45RFSOI. El LNA cuenta con una topología en configuración en puerta común, una red de adaptación de entrada, un tanque LC como carga de banda ancha y un inversor realimentado a la salida del circuito. Está compuesto por un transistor NMOS con una configuración en Common Gate (CG), un filtro paso bajo formado por un condensador en serie y una bobina en paralelo, un filtro paso alto formado por una bobina en serie y un condensador en paralelo, que son conectados al surtidor del transistor y a la entrada del circuito para lograr una buena adaptación de entrada, un tanque LC conectado al drenador del transistor para conseguir una adaptación de banda ancha, un condensador en serie conectado al drenador del CG para conseguir ajustar la ganancia dentro del ancho de banda y, por último, un inversor resistivamente realimentado formado por una resistencia de realimentación y un transistor NMOS y un PMOS, con técnica de reutilización de corriente, que está conectado a la salida para proporcionar mayor ganancia al circuito. Con este diseño se obtiene una ganancia máxima ideal de 25,14 dB y una figura de ruido mínima ideal de 4,73 dB, con un consumo de 4,93 mW. Asimismo, se realiza este diseño con componentes reales del PDK (Process Design Kit) de la tecnología 45RFSOI, obteniendo algunas modificaciones en los parámetros anteriores, siendo la ganancia máxima de 23,28 dB, la figura de ruido mínima de 5,94 dB con un consumo de 4,93 mW. Tras lo anterior, se lleva a cabo el layout del LNA con componentes reales del kit de diseño. Además, se le pasa el análisis de las reglas de diseño DRC (Design Rule Checker) y el análisis LVS (Layout Vs Schematic) para determinar que el diseño ha sido correctamente implementado y se pueden realizar las simulaciones post-layout. Para finalizar, se realiza una comparación de resultados con el estado del arte.