[en] Nowadays, the electronic is advancing an extremely high rhythm. The new applications demand great computational load and high speeds. Therefore the electronic future is linked with multi-tasking concept and the multi-processor assembled on a single chip. It is known as MPSoC (Multi Processors System-on-chip). One of the main factors that affects directly to the chip performance is the interconnect system among the different cores. So far, there have developed several interconnect alternatives for systems that have less than tenth cores. However the problem gets out of control when the number of processing elements increases more than 10. Then start to appear problems like bottleneck performance, the effect of the high electromagnetism interference can disturb the interconnect functionality, the wiring complexity problems, in general no one is flexible. Root of all this, one solution that has won more strongly is known as NoC (Network on chip). The NoC is a communication infrastructure that provides better scalability and flexibility as well as a great bandwidth. In addition it has a large level of reconfiguration. This thesis is based on, firstly, a documentation chapter where examined two networks-on-chip completely different, HeMPS NoC and XHiNoC. Then there is a design and implementation chapter that involves the adaptation and commissioning of XHiNoC within design platform known as HeMPS. This platform allows us evaluate the NoC performance. The third point we find measures and comparatives between the two NoC and finally, at the end, there are some conclusion drawn during the project.

[es] La electrónica de hoy en día está avanzando a un ritmo extremadamente elevado. Las nuevas aplicaciones exigen unas cargas computacionales y unas velocidades elevadísimas. Es por eso que el futuro de la electrónica está ligado con el concepto de multi-tarea y a la integración de multiprocesadores en un solo chip, el cual se conoce como MPSoC (Multi Processors System-on-chip). Uno de los principales factores que afectan directamente al rendimiento del chip es el sistema de interconexión entre los diferentes núcleos. Hasta el día de hoy se han desarrollado diferentes sistemas para chips que no llegan a la decena de núcleos. Ahora bien, el problema se desborda cuando el número de elementos integrados supera los 10. Entonces empiezan a aparecer problemas de cuello de botella, niveles altos de electromagnetismo y los sistemas de interconexión se complican. A raíz de todo esto, una de las soluciones que se ha impuesto con más fuerza es la conocida como NoC (Network-on-chip). La NoC es una de las infraestructuras de comunicación que proporciona una mayor escalabilidad y flexibilidad, a parte de un gran ancho de banda de comunicación. También posee un gran grado de reconfiguración. Este proyecto esta basado en, primeramente, una parte de documentación donde se estudian dos networks-on-chip totalmente diferentes, HeMPS NoC y XHiNoC. A continuación hay una parte de diseño e implementación que consiste en la adaptación y puesta en marcha de XHiNoC dentro de la plataforma de diseño conocida como HeMPS, la cual nos permite evaluar el rendimiento. En tercer lugar encontramos unas medidas y unas comparativas entre las dos NoC y finalmente se extraen unas conclusiones de la realización del proyecto.