[ca] El ràpid avanç de la Intel·ligència Artificial, especialment en l'àmbit de les xarxes neuronals convolucionals (CNN), juntament amb les capacitats favorables de les FPGAs, ha motivat aquest projecte de recerca. L'objectiu principal és establir un marc fonamental mitjançant el disseny d'una implementació inicial de la xarxa neuronal Lenet5. En la nostra cerca per implementar la xarxa neuronal, vam considerar diverses alternatives de manera minuciosa. Atès la naturalesa d'aquest projecte inicial, vam prendre la decisió de desenvolupar la xarxa neuronal des de zero. Aquest enfocament ens va permetre aprofundir en la comprensió dels principis de disseny intricats que subjeuen a les Xarxes Neuronals Convolucionals (CNN) i ens va proporcionar un control total sobre la implementació del maquinari. Vam dissenyar la Xarxa Neuronal Lenet5, especialment concebuda per al reconeixement de dígits manuscrits, utilitzant VHDL i les eines Vivado. Al mateix temps, vam desenvolupar una simulació en MATLAB de la xarxa per servir com a punt de referència per comparar els resultats obtinguts de la implementació en maquinari. Es va determinar que l'exactitud del sistema era excel·lent, amb una confiança mínima del 95,22% en el reconeixement de dígits. No obstant això, es requereix treball addicional per optimitzar l'ús dels recursos, ja que hem superat la capacitat de l'FPGA Zedboard, utilitzada per a la simulació del sistema, especialment en termes de l'ús de LUTs. Els resultats obtinguts en aquest projecte proporcionen una base sòlida per a la seva continuació, demostrant la viabilitat del sistema implementat. Aquests resultats també destaquen tres àrees clau en les quals cal centrar-se en futurs desenvolupaments. En primer lloc, és necessari optimitzar la utilització dels bits per a la representació dels coeficients i les dades dins de la xarxa. Explorar mètodes més eficients d'assignació de filtres fora de la memòria interna és també crucial. Finalment, el projecte obre noves vies per a la implementació d'algoritmes millorats que puguin reduir eficaçment la latència del sistema.

[es] El rápido avance de la Inteligencia Artificial, particularmente en el ámbito de las redes neuronales convolucionales (CNN), junto con las ventajosas capacidades de las FPGAs, ha motivado este proyecto de investigación. El objetivo principal es establecer un marco fundamental mediante el diseño de una implementación inicial de la red neuronal Lenet5. En nuestra búsqueda por implementar la red neuronal, consideramos diversas alternativas de manera cuidadosa. Dado el carácter inicial de este proyecto, tomamos la decisión de desarrollar la red neuronal desde cero. Este enfoque nos permitió adquirir un conocimiento más profundo de los intrincados principios de diseño que subyacen a las Redes Neuronales Convolucionales (CNN) y nos proporcionó un control absoluto sobre la implementación del hardware. Diseñamos la Red Neuronal Lenet5, especializada en el reconocimiento de dígitos escritos a mano, utilizando VHDL y las herramientas de Vivado. De forma paralela, desarrollamos una simulación en MATLAB de la red como referencia para comparar los resultados obtenidos de la implementación en hardware. La precisión del sistema resultó excelente, con una confianza mínima del 95,22% en el reconocimiento de dígitos. Sin embargo, aún se requiere trabajo adicional para optimizar la utilización de recursos, ya que hemos superado la capacidad de la FPGA Zedboard, utilizada para la simulación del sistema, especialmente en términos del uso LUTs. Los resultados obtenidos en este proyecto proporcionan una base sólida para su continuación, demostrando la viabilidad del sistema implementado. Estos resultados también destacan tres áreas clave en las que enfocarse en futuros desarrollos. En primer lugar, es necesario optimizar la utilización de bits para la representación de coeficientes y datos dentro de la red. Explorar métodos más eficientes de asignación de filtros fuera de la memoria interna es también crucial. Por último, el proyecto abre nuevas posibilidades para implementar algoritmos mejorados que puedan reducir eficazmente la latencia del sistema.