[en] The purpose of this study was to perform the hardware description in VHDL language of an Edge Detection system based in Sobel operator and Multifiltering for a Virtex-5 FPGA. The procedure of the algorithm was learned from a previous Master Thesis which studies this new Edge Detection system for High Dynamic Range (HDR) images. The study was focused on learning in a first step the procedure, programing the algorithm and functional testing it until the same results are obtained. Next a mapping scheme and a hardware description are done block by block. The description was done starting with the lowest hierarchy and rising until the top level entity. Finally the complete system was synthesized and simulated with the logic gates delays. The programming and test of the algorithm was done thanks to the MATLAB R2011a environment and the available image processing tools. The VHDL code was written in plain text and simulated using the Modelsim 6.4 simulation tool. The synthesis and the mapping were done using the Xilinx ISE 12.3, which has the libraries for the Virtex5 Family. The results of the study indicate that the quality of the system described in VHDL is a 94'75% according to the results obtained after the MATLAB simulation. The results are compared too with the ones obtained with a Canny system implemented in a Virtex5 FPGA; was found that the Multifiltering system is better in terms of edge map quality but not in speed of processing. As a result the Edge Detection system based in Multifiltering is better for HDR images and obtains a better edge map. However, it is not the best solution for video processing or real time images due to his huge processing time between the first input pixel and the last output pixel.

[es] El propósito de éste trabajo ha sido el de realizar la descripción hardware en lenguaje VHDL de un sistema de detección de contornos basado en Sobel y Multifiltrado para FPGA. El procedimiento se extrajo de un trabajo anterior dónde se estudiaba éste nuevo sistema de detección de contornos para imágenes de un alto rango dinámico en términos de intensidad (HDR). La metodología utilizada en éste proyecto ha sido en una primera instancia la programación y el test funcional del procedimiento estudiado en el trabajo anterior. Una vez obtenidos unos resultados parecidos a los expuestos, se ha procedido a la realización del esquema de mapeado del sistema completo y la descripción hardware bloque a bloque. Se ha comenzado por la jerarquía más baja y se ha ascendido hasta llegar al nivel más elevado, y por lo tanto al sistema completo. Finalmente se ha sintetizado el sistema completo y simulado con los retardos correspondientes a las puertas lógicas para comprobar su correcto funcionamiento. La programación y test iniciales del algoritmo se han realizado con la ayuda del entorno de MATLAB R2011a y las herramientas disponibles para procesado de señal. El código en VHDL se ha escrito en texto plano y simulado utilizando el software de simulación Modelsim 6.4. Para la síntesis y mapeado finales se ha utilizado el entorno Xilinx ISE 12.3, el cual permitía la síntesis para la familia de Virtex5. Los resultados obtenidos en cuanto a cualidad del sistema han sido de un 94'75% en relación a los obtenidos mediante las simulaciones con MATLAB. Se han comparado también los resultados obtenidos con los de una publicación reciente de un sistema de detección de contornos basado en Canny e implementado sobre FPGA, con el cual se han visto mejoras en la cualidad del mapa de contornos obtenido pero no en términos de velocidad de procesamiento. En resumen, el sistema de detección de contornos basado en Multifiltrado aumenta la cualidad del mapa de contornos a la salida para imágenes con un alto rango dinámico, pero no sería la solución perfecta para la aplicación en sistemas de procesado de vídeo o imagen en tiempo real, a causa de su alto tiempo de procesado intermedio.