[en] The current trend in computer architecture is to integrate smaller chips called chiplets, enabling more scalable and versatile computing solutions. However, communication between chiplets is slow relative to communication within a chiplet, which can become a significant bottleneck in terms of efficiency and speed. In response to this challenge, this project proposes to eliminate this bottleneck with the implementation of wireless interconnects within chiplet-based computing architectures. The purpose of this project is to explore and evaluate the implementation of wireless interconnects within chiplet-based CPU architectures. We will compare the advantages and limitations of wireless versus wired interconnections in terms of latency, power consumption, and the potential for system integration and future upgrades. By characterizing the interconnect traffic and analyzing the performance of cache coherence protocols in a wireless interconnect setting, the project endeavors to identify key strategies for optimizing the design and functionality of chiplet-based systems. The results show that wireless links can significantly enhance performance, with systems showing an average improvement of 30\% in scenarios with an inter-chip communication latency of 100 times the intra-chip communication latency. Additionally, wireless interconnects reduce average packet latency by 50\% compared to wired systems. Ultimately, this project aims to contribute to the development of more scalable, power-efficient, and high-performance computing solutions that leverage the potential of wireless technology to overcome the current limitations of wired interconnects.

[es] La tendencia actual en la arquitectura de ordenadores es integrar chips más pequeños llamados chiplets, permitiendo soluciones de computación más escalables y versátiles. Sin embargo, la comunicación entre chiplets es lenta en relación con la comunicación dentro de un chiplet, lo que puede convertirse en un cuello de botella significativo en términos de eficiencia y velocidad. En respuesta a este desafío, este proyecto propone eliminar este cuello de botella con la implementación de interconexiones inalámbricas dentro de arquitecturas de computación basadas en chiplets. El objetivo de este proyecto es explorar y evaluar la implementación de interconexiones inalámbricas dentro de arquitecturas de CPU basadas en chiplets. Compararemos las ventajas y las limitaciones de las interconexiones inalámbricas versus las interconexiones por cable en términos de latencia, consumo de energía y el potencial para la integración del sistema y las futuras actualizaciones. Caracterizando el tráfico de interconexión y analizando el rendimiento de los protocolos de coherencia de caché en un entorno de interconexión inalámbrica, el proyecto pretende identificar estrategias clave para optimizar el diseño y la funcionalidad de los sistemas basados en chiplets. Los resultados muestran que las conexiones inalámbricas pueden mejorar significativamente el rendimiento, con sistemas que muestran una mejora media del 30% en escenarios con una latencia de comunicación entre chiplets 100 veces la latencia de comunicación dentro de un chiplet. Además, las interconexiones inalámbricas reducen la latencia media de los paquetes en un 50% en comparación con los sistemas por cable. En última instancia, este proyecto pretende contribuir al desarrollo de soluciones de computación más escalables, eficientes en términos de energía y de alto rendimiento que aprovechen el potencial de la tecnología inalámbrica para superar las limitaciones actuales de las interconexiones por cable.