[ca] La tendència actual en l'arquitectura d'ordinadors és integrar xips més petits anomenats chiplets, permetent solucions de computació més escalables i versàtils. No obstant això, la comunicació entre chiplets és lenta en relació amb la comunicació dins d'un chiplet, cosa que pot convertir-se en un coll d'ampolla significatiu en termes d'eficiència i velocitat. En resposta a aquest repte, aquest projecte proposa eliminar aquest coll d'ampolla amb la implementació d'interconnexions sense fils dins d'arquitectures de computació basades en chiplets. L'objectiu d'aquest projecte és explorar i avaluar la implementació d'interconnexions sense fils dins d'arquitectures de CPU basades en chiplets. Compararem els avantatges i les limitacions de les interconnexions sense fils versus les interconnexions per cable en termes de latència, consum d'energia i el potencial per a la integració del sistema i les futures actualitzacions. Caracteritzant el tràfic d'interconnexió i analitzant el rendiment dels protocols de coherència de memòria cau en un entorn d'interconnexió sense fils, el projecte pretén identificar estratègies clau per optimitzar el disseny i la funcionalitat dels sistemes basats en chiplets. Els resultats mostren que les connexions sense fils poden millorar significativament el rendiment, amb sistemes que mostren una millora mitjana del 30% en escenaris amb una latència de comunicació entre chiplets 100 vegades la latència de comunicació dins d'un chiplet. A més, les interconnexions sense fils redueixen la latència mitjana dels paquets en un 50% en comparació amb els sistemes per cable. Finalment, aquest projecte pretén contribuir al desenvolupament de solucions de computació més escalables, eficients en termes d'energia i d'alt rendiment que aprofitin el potencial de la tecnologia sense fils per superar les limitacions actuals de les interconnexions per cable.

[en] The current trend in computer architecture is to integrate smaller chips called chiplets, enabling more scalable and versatile computing solutions. However, communication between chiplets is slow relative to communication within a chiplet, which can become a significant bottleneck in terms of efficiency and speed. In response to this challenge, this project proposes to eliminate this bottleneck with the implementation of wireless interconnects within chiplet-based computing architectures. The purpose of this project is to explore and evaluate the implementation of wireless interconnects within chiplet-based CPU architectures. We will compare the advantages and limitations of wireless versus wired interconnections in terms of latency, power consumption, and the potential for system integration and future upgrades. By characterizing the interconnect traffic and analyzing the performance of cache coherence protocols in a wireless interconnect setting, the project endeavors to identify key strategies for optimizing the design and functionality of chiplet-based systems. The results show that wireless links can significantly enhance performance, with systems showing an average improvement of 30\% in scenarios with an inter-chip communication latency of 100 times the intra-chip communication latency. Additionally, wireless interconnects reduce average packet latency by 50\% compared to wired systems. Ultimately, this project aims to contribute to the development of more scalable, power-efficient, and high-performance computing solutions that leverage the potential of wireless technology to overcome the current limitations of wired interconnects.