[en] The rapid evolution in satellite navigation technology (GNSS) requires advanced prototyping tools for exploring new signals and developing innovative systems. Prototyping is essential in the design and development process, as it allows researchers to test and refine their ideas before implementing them on a large scale. Prototyping using commercial GNSS receivers poses several challenges. Currently, these receivers are primarily based on application-specific integrated circuits (ASICs), which are characterized by low power consumption, compact dimensions, and low cost, but offer limited flexibility. Although some commercial devices incorporate software-defined radio (SDR) techniques, they often contain proprietary code that restricts reconfiguration through an application programming interface (API) established by the manufacturer. GNSS receivers based on free and open-source software have become very valuable resources in the field of research and development, especially in satellite navigation. These receivers are highly valued for their adaptability and flexibility, allowing researchers to tailor the software to specific experimental needs or develop new signal processing algorithms. However, software-defined receivers tend to be less energy-efficient compared to hardware-based receivers, as they operate on general-purpose processors, which are not optimized for low power consumption. This thesis focuses on the design and development of a low-cost architecture for prototyping experimental GNSS receivers, based on System-on-Chip Field Programmable Gate Arrays (SoC FPGAs). This architecture overcomes the limitations of commercial GNSS receivers in terms of adaptability, flexibility, and reprogramming capacity, and offers improved energy efficiency compared to software-based receivers that rely on general-purpose processors. The strategy consists of combining the versatility of software-defined radio with the intensive parallelism and optimized energy consumption of programmable logic devices, providing the best of both worlds. This fusion allows the development of compact, portable GNSS receivers, thus facilitating the prototyping of embedded devices suitable for field testing. In addition, the GNSS processing core is based on a free and open-source software implementation, which provides detailed access to the signal processing chain and allows unrestricted exploration and modification of the algorithms used. This thesis also presents a design methodology for the development of new prototypes and new GNSS signal processing algorithms based on the proposed SoC FPGA architecture. This methodology places special emphasis on code reuse, a key aspect for reducing development costs and time. The practical applications of this architecture have been demonstrated through three prototypes: a GNSS receiver for low Earth orbit (LEO), a GNSS signal repeater, and a high-sensitivity GNSS receiver. The innovative approach presented in this thesis facilitates the development of experimental prototypes of flexible and portable GNSS receivers and signal generators, suitable for both laboratory experiments and field testing.

[es] La rápida evolución en la tecnología de navegación por satélite (GNSS) requiere herramientas avanzadas de prototipado para explorar nuevas señales y desarrollar sistemas innovadores. El prototipado es esencial en el proceso de diseño y desarrollo, ya que permite a los investigadores probar y refinar sus ideas antes de implementarlas a gran escala. El prototipado utilizando receptores GNSS comerciales plantea varios desafíos. Actualmente, estos receptores se basan principalmente en circuitos integrados de aplicación específica (ASICs), los cuales se caracterizan por su bajo consumo de energía, dimensiones compactas y bajo coste, pero ofrecen flexibilidad limitada. Aunque algunos dispositivos comerciales incorporan técnicas de radio definida por software (SDR), a menudo contienen código propietario que restringe la reconfiguración a través de una interfaz de programación de aplicaciones (API) establecida por el fabricante. Los receptores GNSS basados en software libre y de código abierto se han convertido en recursos muy valiosos en el campo de la investigación y desarrollo, especialmente en la navegación por satélite. Estos receptores son muy valorados por su adaptabilidad y flexibilidad, lo que permite a los investigadores adaptar el software para necesidades experimentales específicas o desarrollar nuevos algoritmos de procesado de señales. Sin embargo, los receptores definidos por software tienden a ser menos eficientes en términos de energía en comparación con los receptores basados en hardware, ya que operan en procesadores de propósito general, los cuales no están optimizados para el bajo consumo de energía. Esta tesis se enfoca en el diseño y desarrollo de una arquitectura de bajo coste para el prototipado de receptores GNSS experimentales, basada en sistemas en un chip con matrices de puertas programables en campo (SoC FPGAs). Esta arquitectura supera las limitaciones de los receptores GNSS comerciales en términos de adaptabilidad, flexibilidad y capacidad de reprogramación, y ofrece una eficiencia energética mejorada en comparación con los receptores basados en software que dependen de procesadores de propósito general. La estrategia consiste en combinar la versatilidad de la radio definida por software con el paralelismo intensivo y el consumo de energía optimizado de los dispositivos lógicos programables, proporcionando lo mejor de ambos mundos. Esta fusión permite el desarrollo de receptores GNSS compactos y portátiles, facilitando así el prototipado de dispositivos embebidos adecuados para pruebas de campo. Además, el núcleo de procesado GNSS se basa en una implementación de software libre y de código abierto, lo que proporciona acceso detallado a la cadena de procesamiento de señales y permite la exploración y modificación sin restricciones de los algoritmos utilizados. Esta tesis también presenta una metodología de diseño para el desarrollo de nuevos prototipos y nuevos algoritmos de procesado de señales GNSS basados en la arquitectura SoC FPGA propuesta. Esta metodología pone especial énfasis en la reutilización de código, un aspecto clave para reducir los costes y tiempos de desarrollo. Las aplicaciones prácticas de esta arquitectura se han demostrado a través de tres prototipos: un receptor GNSS para órbita terrestre baja (LEO), un regenerador de señales GNSS y un receptor GNSS de alta sensibilidad. El enfoque innovador presentado en esta tesis facilita el desarrollo de prototipos experimentales de receptores y generadores de señales GNSS flexibles y portátiles, adecuados tanto para experimentos de laboratorio como para pruebas de campo.