[en] The need to provide better services to Internet users requires companies to have the ability to monitor the status of their services. For a long time the quality of service received by a user is determinated the delay on the links of the network, data loss, bandwidth on links... and to get these details have implemented several platforms that handle network study. However, the development and use of these systems is complex and involves high economic costs To facilitate and cheapen these systems has been studied using a low cost programmable chip. Xilinx Zynq programmable SoC is a device consisting of a traditional FPGA more physical processor. This structure allows the development of a device with the power of a market processor not getting a very high price. Thanks to the architecture of this device has been raised the development of network monitoring probe with the ability to have an autonomous system running its own operating system that is not dependent upon a host computer. To develop the network monitoring probe has been implemented two desing two designs aimed at studying delays between packets. One of the designs is responsible for generating traffic to take measures while the other design is responsible for redirecting traffic through the network back to its origin. This allows both designs use as a point to point connection and take the packet's time to return. These designs are based in logical components provided by Xilinx. Some of these components are the Tri-Mode Ethernet MAC, AXI-DMA, Zynq Processing System, AXI buses, etc. Another aspect discussed in this paper is the hardware development from high level interfaces and languages, esasing the development and lowering costs involved in typical development scheme on FPGA. This task is performed using the Xilinx software, Vivado(IP Integrator) and Vivado HLS. After this project has been achieved the basis for the development of network devices based on Xilinx Zynq, providing a development scheme that streamlines the implementation of specific features for the proposed design. Also has been verified that the network monitoring probe can be easily integrated for use in real systems network.

[es] La necesidad de proveer mejores servicios a los usuarios de Internet obliga a las empresas a tener la capacidad de controlar el estado de sus servicios. Durante mucho tiempo la calidad de servicio que recibe un usuario viene determinada por el retraso en los enlaces de la red, la pérdida de datos, el ancho de banda en los enlaces... y para obtener estos datos se han implementado diversas plataformas que se encargan del estudio de la red. Sin embargo el desarrollo y el uso de estos sistemas es complejo y conlleva gastos económicos elevados. Para facilitar y abaratar estos sistemas se ha estudiado el uso de un chip programable de bajo coste. El SoC programable de Xilinx Zynq es un dispositivo formado por una FPGA tradicional más un procesador físico. Esta estructura permite el desarrollo de un dispositivo a medida con toda la potencia de un procesador del mercado consiguiendo un precio no muy elevado. Gracias a la arquitectura de este dispositivo, se ha planteado el desarrollo de una sonda de monitorización de red con la capacidad de disponer de un sistema autónomo ejecutando su propio sistema operativo, es decir, no dependerá de un ordenador anfitrión al que conectarse. Para desarrollar la sonda de monitorización de red se han implementado dos diseños orientados al estudio de los retardos entre paquetes. Uno de los diseños es el encargado de la generación del tráfico con el que tomar las medidas, mientras que el otro diseño es el encargado de redirigir el tráfico por la red de vuelta a su origen, pudiendo utilizar ambos diseños como una conexión punto a punto y tomar el tiempo de ida y vuelta de los paquetes de red. Estos diseños están basados en los componentes lógicos que proporciona Xilinx. Algunos de estos componentes son el Tri-Mode Ethernet MAC, AXI-DMA, Zynq Processing System, buses AXI, etc. Otro de los aspectos abordados en este documento es el desarrollo de hardware desde interfaces y lenguajes de alto nivel, facilitando el desarrollo y abaratando los costes que supondría el esquema de desarrollo típico sobre FPGAs. Esta tarea se ha realizado mediante el software de Xilinx, Vivado(IP Integrator) y Vivado HLS. Después de realizar el proyecto se ha conseguido establecer la base para el desarrollo de dispositivos de red basados en Xilinx Zynq, proporcionando un esquema de desarrollo que agiliza la implementación de funcionalidades específicas para el diseño propuesto. Además se ha comprobado que la sonda de monitorización desarrollada se puede integrar fácilmente para su uso en sistemas de red reales.