[en] Digital control for switching power converters has undergone tremendous growth because it offers significant benefits over analog control. The verification of regulators is key to prove them together with the regulated plant. However, the digital regulator simulation for a power converter is not trivial due to the union between an analog element (plant) and a digital element (regulator). In addition to it, testing the system with a real plant can provoke accidents due to the big amount of energy which is capable to manage a power converter. Although there are solutions that allow this verification through simulation, there is not a standard methodology, but in literature there are different alternatives and, in many cases, the verification is a slow process due to the tools used. One of the options for the verification stage is using an HIL system (Hardware-in-theloop) in which a digital model of the plant with the same operation as the plant is emulated in real hardware, generating simulations significantly faster that cannot be reached with other conventional methods of simulation. This way, the testing stage is improved and testing with a real plant is avoided. The objective of this Bachelor Thesis is to implement a digital model of a full-bridge converter using fixed point parametrizable arithmetic, to integrate it as a HIL system. The implementation in fixed point, instead of floating point, allows higher emulation speeds, so that it can emulate the model with accuracy and in real time, while the hardware area of the model is very low. The great disadvantage of the fixed point is that it is restricted to the simulation conditions because the position of the point is fixed during the design stage and it cannot be changed. For these reasons, in this work it is proposed to use parametrizable fixed point, which can be configured to change the position of the point of the model variables, dynamically and without resynthesizing code. Thus, the model can adapt itself to any simulation condition. This work shows the design of the HIL model, its integration with a microprocessor-based system on a FPGA Xilinx Zynq, as well as the tests that have been realized to the model in open loop with each of the presented models. Results show the accuracy and the simulation/emulation time of the model of different arithmetic, including the parametrizable fixed point, as well as resources used on the FPGA.

[es] El control digital para convertidores conmutados de potencia ha sufrido un gran crecimiento ya que ofrece beneficios significativos sobre el control analógico. La verificación de un regulador es clave antes de probarlo junto a una planta a regular. Sin embargo, la simulación de un regulador digital para convertidores conmutados no es trivial debido a la unión de un elemento analógico (planta) y otro digital (regulador). Además, la realización de pruebas con la planta real puede provocar accidentes debido a la gran cantidad de energía que es capaz de manejar un convertidor conmutado. Aunque hay soluciones que permiten esta verificación mediante simulación, no hay una metodología estándar, sino que en la literatura existen diferentes alternativas, y, en muchos casos, la verificación es un proceso lento debido a las herramientas que se usan. Una de las opciones para la etapa de verificación es utilizar un sistema HIL (Hardwarein- the-loop) en el que se emula en hardware real un modelo digital de la planta con el mismo funcionamiento que el elemento a regular, generando simulaciones significativamente más rápidas que no pueden alcanzarse con otros medios de simulación convencionales. De esta manera, se mejora la etapa de pruebas del regulador y se evita tener que realizar pruebas sobre la planta real que pueda provocar daños. El objetivo de este Trabajo Fin de Grado es implementar un modelo digital de un convertidor full-bridge utilizando aritmética en coma fija parametrizable, para integrarlo como sistema HIL. La implementación en coma fija, en vez de coma flotante, permite velocidades de emulación mayores, por lo que se podrá emular el modelo con precisión y en tiempo real, mientras que el área es muy baja. La gran desventaja de la coma fija es que está restringida a las condiciones de la simulación ya que la posición de la coma queda fijada durante la etapa de diseño y no puede cambiarse. Por ello, en este TFG se propone usar coma fija parametrizable, la cual puede ser configurada para cambiar la posición de la coma de las variables del modelo, de forma dinámica y sin necesidad de resintetizar código. Así, el modelo puede adaptarse a cualquier condición de simulación. El trabajo muestra el diseño del modelo HIL, su integración en un sistema basado en microprocesador en una FPGA Xilinx Zynq, así como las pruebas que se realizan al modelo en lazo abierto con cada uno de los modelos presentados. En los resultados se muestra la precisión y los tiempos de simulación/emulación del modelo de diferentes aritméticas, incluida la coma fija parametrizable, así como los recursos utilizados en la FPGA.