[en] In this work, the lossy hyperspectral image predictor defined at the standard CCSDS 123.0-B-2 has been implemented on an FPGA. A design flow based on the Matlab and Simulink environments was followed to accomplish this goal. This offers an advantage in the initial comprehension of the algorithm, reducing at the same time the design process. By choosing this design flow, it has been necessary to implement the lossless version of the predictor stage, defined in the previous CCSDS 123.0-B-1 standard. Then, the improvements incorporated by the new predictor were added to the design. By this way, we have been able to verify and compare the system designed with a previous implementation of the lossless predictor, developed by the DSI (División de Sistemas Integrados) of the IUMA (Instituto Universitario de Microelectrónica Aplicada), which is part of the ULPGC (Universidad de las Palmas de Gran Canaria). Initially, both versions of the predictor were developed and tested in Matlab. The objective was to get a functional algorithm from the mathematical definition, taking the standard as starting point, although the result was at a high level of abstraction. Next, we changed the environment to Simulink, developing again both versions of the predictor. The Simulink implementations are the ones that are going to be implemented on the FPGA. This is achieved by the HDL Coder package, which synthetizes the design to VHDL and creates an IP block to be implemented by using the Vivado environment. The implementation has been validated using a benchmark run on an FPGA from the Zynq family provided by Xilinx. In this environment, the predictor was integrated with the system needed to feed the IP with a hyperspectral image and save the residuals generated in an SD card. The data output obtained from the FPGA has been compared against the data obtained from the simulations and the golden reference. In this way, the functionality of the generated IP has been validated. Finally, we compared the results and performance obtained following this design flow, with the ones achieved by a previous implementation of the lossless standard developed by the DSI group.

[es] En este trabajo se realiza la implementación en FPGA del predictor de imágenes hiperespectrales con pérdidas definido en el estándar CCSDS 123.0-B-2. Para lograr este objetivo, se ha optado por seguir un flujo de trabajo basado en el entorno de Matlab y Simulink, ya que ofrecía claras ventajas para la comprensión inicial del algoritmo y para reducir el tiempo de diseño. Para facilitar la verificación, inicialmente se ha implementado la versión sin pérdidas del predictor, definida en el estándar CCSDS 123.0-B-1. Posteriormente, se han incluido sobre el diseño las mejoras que incorpora el nuevo predictor en su versión B-2. De esta forma, se ha podido validar y comparar el sistema diseñado con un trabajo realizado previamente dentro de la División de Sistemas Integrados (DSI) del Instituto Universitario de Microelectrónica Aplicada (IUMA) que implementaba el CCSDS 123 en su versión sin pérdidas. Como primer paso se desarrollaron y verificaron ambas versiones del predictor en el entorno de Matlab. El objetivo ha sido pasar de una descripción matemática, partiendo del documento del estándar, a un algoritmo funcional con un alto nivel de abstracción. A continuación, se realizó la implementación sobre el entorno de Simulink, nuevamente para ambas versiones. Dentro de Simulink se ha realizado el diseño implementado en la FPGA. Mediante el paquete HDL Coder, se ha sintetizado el diseño en VHDL y se ha generado como bloque IP para ser implementado empleando el entorno de Vivado. Para validar la implementación, se ha diseñado un banco de pruebas sobre una plataforma configurable de Xilinx de la familia ZYNQ. En este entorno se realizó la integración del predictor añadiendo los elementos necesarios para proporcionar al IP una imagen hiperespectral de prueba y almacenar los resultados generados (residuos) en una tarjeta SD. A partir de los datos obtenidos, se ha comprobado el flujo de datos generado en la FPGA con los simulados inicialmente y con los de referencia. Los resultados obtenidos demuestran la funcionalidad del sistema diseñado y su validez frente al estándar. Finalmente, se comparan los resultados y rendimiento obtenido bajo este flujo de trabajo, con las implementaciones previas del estándar sin pérdidas, realizadas por el grupo DSI.