[en] ABSTRACT: Microwave filter design is one of the key factors for the proper functioning of communications systems [1]. These filters are implemented in high-frequency technology using waveguides because they present better performance than microstrip technology. In order to know the response of these waveguide filters, is necessary use 3D electromagnetic simulators that need large consumption of CPU time. So, a deeply reduction of computation time it is required that allows a quick design in a reasonable time interval. Usually, the microwave designer uses linear simulators based on S parameters and a very simple circuital approach to avoid the above mentioned problem. Several problems appear, for these kind of simulators when a large number of obstacles (sections) are used within the design. Using accurate circuital approaches, is possible to design and simulate precise waveguides filters reducing consumption of CPU. The aim of this work resides in validate the development of a procedure based on equivalents circuits of obstacles in waveguide to obtain design waveguide filters using linear simulators with low computational delay. The method used is based on an article of Macchiarella for the double post obstacles [2]. The language used to implement the different approaches is Verilog-A as it allows a compatible equivalent model to other commercial simulators. The simulations were carried out using Keysight Genesys™. A comparative study of responses and computational times of electromagnetic simulations against simulations using Verilog-A for different types, waveguide sizes (WR-75 for Ku Band and WR-90 for X Band) and waveguide filter order, using double post obstacles working have been carried out in order to validate the approach. Finally, important conclusions have been presented. Furthermore, a specific library of waveguide obstacles suitable to design waveguide filters, it has been created. The library it can be using by user in Keysight Genesys™ and Keysight ADS using and many other simulators that supports Verilog-A files.

[es] RESUMEN: El diseño de filtros microondas es uno de los factores fundamentales para el correcto funcionamiento de los sistemas de comunicaciones [1]. Estos filtros son implementados en tecnologías de alta frecuencia mediante guías de onda ya que presentan mejores prestaciones que la tecnología microstrip. Para conocer la respuesta de estos filtros en guía de onda es necesario el uso de simuladores electromagnéticos que conllevan un gran consumo de CPU es por eso que se requieren nuevos simuladores que reduzcan dichos tiempos de computación. Existen simuladores lineales de parámetros S basados en análisis circuitales donde para un gran número de obstáculos existen circuitos equivalentes aproximados que permiten así simular filtros en guías de onda en un simulador reduciendo el consumo de CPU. El objetivo de este trabajo es validar el desarrollo de un método basado en circuitos equivalentes de obstáculos en guías de onda que consiga diseñar filtros en guía de onda utilizando simuladores lineales de menor coste computacional. El método utilizado se basa en el artículo de Macchiarella [2]. El lenguaje que se ha utilizado es Verilog-A debido a la fácil programación del mismo y porque permite obtener un modelo equivalente compatible a otros simuladores. Las simulaciones se han llevado a cabo empleando Keysight Genesys™. Para validar los resultados se realizará un estudio comparativo de las respuestas y tiempos computacionales de las medidas realizadas mediante un analizador de redes y de las simulaciones electromagnéticas frente a las simulaciones mediante Verilog-A para 5 tipos de filtros de guía de onda con obstáculos de doble poste de orden cinco y orden tres trabajando en WR-75 (Banda Ku) y un filtro de cinco secciones trabajando en WR-90 (Banda X). Finalmente se obtendrán las conclusiones más relevantes. Además, se ha creado una biblioteca específica de filtros de guía de onda rectangular para diferentes obstáculos la cual puede ser añadida al simulador Keysight Genesys™ utilizándola así cualquier usuario que contenga dichos ficheros Verilog-A.